Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(c) 2017 Intel Corporation
3 : : */
4 : :
5 : : #include <stdint.h>
6 : : #include <ethdev_driver.h>
7 : : #include <rte_malloc.h>
8 : :
9 : : #include "iavf.h"
10 : : #include "iavf_rxtx.h"
11 : : #include "iavf_rxtx_vec_common.h"
12 : :
13 : : #include <tmmintrin.h>
14 : :
15 : : #ifndef __INTEL_COMPILER
16 : : #pragma GCC diagnostic ignored "-Wcast-qual"
17 : : #endif
18 : :
19 : : static inline void
20 : 0 : iavf_rxq_rearm(struct iavf_rx_queue *rxq)
21 : : {
22 : : int i;
23 : : uint16_t rx_id;
24 : :
25 : : volatile union iavf_rx_desc *rxdp;
26 : 0 : struct rte_mbuf **rxp = &rxq->sw_ring[rxq->rxrearm_start];
27 : : struct rte_mbuf *mb0, *mb1;
28 : : __m128i hdr_room = _mm_set_epi64x(RTE_PKTMBUF_HEADROOM,
29 : : RTE_PKTMBUF_HEADROOM);
30 : : __m128i dma_addr0, dma_addr1;
31 : :
32 : 0 : rxdp = rxq->rx_ring + rxq->rxrearm_start;
33 : :
34 : : /* Pull 'n' more MBUFs into the software ring */
35 [ # # ]: 0 : if (rte_mempool_get_bulk(rxq->mp, (void *)rxp,
36 [ # # ]: 0 : rxq->rx_free_thresh) < 0) {
37 [ # # ]: 0 : if (rxq->rxrearm_nb + rxq->rx_free_thresh >= rxq->nb_rx_desc) {
38 : : dma_addr0 = _mm_setzero_si128();
39 [ # # ]: 0 : for (i = 0; i < IAVF_VPMD_DESCS_PER_LOOP; i++) {
40 : 0 : rxp[i] = &rxq->fake_mbuf;
41 : 0 : _mm_store_si128((__m128i *)&rxdp[i].read,
42 : : dma_addr0);
43 : : }
44 : : }
45 : 0 : rte_eth_devices[rxq->port_id].data->rx_mbuf_alloc_failed +=
46 : 0 : rxq->rx_free_thresh;
47 : 0 : return;
48 : : }
49 : :
50 : : /* Initialize the mbufs in vector, process 2 mbufs in one loop */
51 [ # # ]: 0 : for (i = 0; i < rxq->rx_free_thresh; i += 2, rxp += 2) {
52 : : __m128i vaddr0, vaddr1;
53 : :
54 : 0 : mb0 = rxp[0];
55 : 0 : mb1 = rxp[1];
56 : :
57 : : /* load buf_addr(lo 64bit) and buf_iova(hi 64bit) */
58 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, buf_iova) !=
59 : : offsetof(struct rte_mbuf, buf_addr) + 8);
60 : : vaddr0 = _mm_loadu_si128((__m128i *)&mb0->buf_addr);
61 : : vaddr1 = _mm_loadu_si128((__m128i *)&mb1->buf_addr);
62 : :
63 : : /* convert pa to dma_addr hdr/data */
64 : : dma_addr0 = _mm_unpackhi_epi64(vaddr0, vaddr0);
65 : : dma_addr1 = _mm_unpackhi_epi64(vaddr1, vaddr1);
66 : :
67 : : /* add headroom to pa values */
68 : : dma_addr0 = _mm_add_epi64(dma_addr0, hdr_room);
69 : : dma_addr1 = _mm_add_epi64(dma_addr1, hdr_room);
70 : :
71 : : /* flush desc with pa dma_addr */
72 : : _mm_store_si128((__m128i *)&rxdp++->read, dma_addr0);
73 : 0 : _mm_store_si128((__m128i *)&rxdp++->read, dma_addr1);
74 : : }
75 : :
76 : 0 : rxq->rxrearm_start += rxq->rx_free_thresh;
77 [ # # ]: 0 : if (rxq->rxrearm_start >= rxq->nb_rx_desc)
78 : 0 : rxq->rxrearm_start = 0;
79 : :
80 : 0 : rxq->rxrearm_nb -= rxq->rx_free_thresh;
81 : :
82 [ # # ]: 0 : rx_id = (uint16_t)((rxq->rxrearm_start == 0) ?
83 : : (rxq->nb_rx_desc - 1) : (rxq->rxrearm_start - 1));
84 : :
85 : : PMD_RX_LOG(DEBUG, "port_id=%u queue_id=%u rx_tail=%u "
86 : : "rearm_start=%u rearm_nb=%u",
87 : : rxq->port_id, rxq->queue_id,
88 : : rx_id, rxq->rxrearm_start, rxq->rxrearm_nb);
89 : :
90 : : /* Update the tail pointer on the NIC */
91 : 0 : IAVF_PCI_REG_WC_WRITE(rxq->qrx_tail, rx_id);
92 : : }
93 : :
94 : : static inline void
95 : 0 : desc_to_olflags_v(struct iavf_rx_queue *rxq, __m128i descs[4],
96 : : struct rte_mbuf **rx_pkts)
97 : : {
98 : 0 : const __m128i mbuf_init = _mm_set_epi64x(0, rxq->mbuf_initializer);
99 : : __m128i rearm0, rearm1, rearm2, rearm3;
100 : :
101 : : __m128i vlan0, vlan1, rss, l3_l4e;
102 : :
103 : : /* mask everything except RSS, flow director and VLAN flags
104 : : * bit2 is for VLAN tag, bit11 for flow director indication
105 : : * bit13:12 for RSS indication.
106 : : */
107 : : const __m128i rss_vlan_msk = _mm_set_epi32(
108 : : 0x1c03804, 0x1c03804, 0x1c03804, 0x1c03804);
109 : :
110 : : const __m128i cksum_mask = _mm_set_epi32(
111 : : RTE_MBUF_F_RX_IP_CKSUM_GOOD | RTE_MBUF_F_RX_IP_CKSUM_BAD |
112 : : RTE_MBUF_F_RX_L4_CKSUM_GOOD | RTE_MBUF_F_RX_L4_CKSUM_BAD |
113 : : RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD,
114 : : RTE_MBUF_F_RX_IP_CKSUM_GOOD | RTE_MBUF_F_RX_IP_CKSUM_BAD |
115 : : RTE_MBUF_F_RX_L4_CKSUM_GOOD | RTE_MBUF_F_RX_L4_CKSUM_BAD |
116 : : RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD,
117 : : RTE_MBUF_F_RX_IP_CKSUM_GOOD | RTE_MBUF_F_RX_IP_CKSUM_BAD |
118 : : RTE_MBUF_F_RX_L4_CKSUM_GOOD | RTE_MBUF_F_RX_L4_CKSUM_BAD |
119 : : RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD,
120 : : RTE_MBUF_F_RX_IP_CKSUM_GOOD | RTE_MBUF_F_RX_IP_CKSUM_BAD |
121 : : RTE_MBUF_F_RX_L4_CKSUM_GOOD | RTE_MBUF_F_RX_L4_CKSUM_BAD |
122 : : RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD);
123 : :
124 : : /* map rss and vlan type to rss hash and vlan flag */
125 : : const __m128i vlan_flags = _mm_set_epi8(0, 0, 0, 0,
126 : : 0, 0, 0, 0,
127 : : 0, 0, 0, RTE_MBUF_F_RX_VLAN | RTE_MBUF_F_RX_VLAN_STRIPPED,
128 : : 0, 0, 0, 0);
129 : :
130 : : const __m128i rss_flags = _mm_set_epi8(0, 0, 0, 0,
131 : : 0, 0, 0, 0,
132 : : RTE_MBUF_F_RX_RSS_HASH | RTE_MBUF_F_RX_FDIR, RTE_MBUF_F_RX_RSS_HASH, 0, 0,
133 : : 0, 0, RTE_MBUF_F_RX_FDIR, 0);
134 : :
135 : : const __m128i l3_l4e_flags = _mm_set_epi8(0, 0, 0, 0, 0, 0, 0, 0,
136 : : /* shift right 1 bit to make sure it not exceed 255 */
137 : : (RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD | RTE_MBUF_F_RX_L4_CKSUM_BAD |
138 : : RTE_MBUF_F_RX_IP_CKSUM_BAD) >> 1,
139 : : (RTE_MBUF_F_RX_IP_CKSUM_GOOD | RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD |
140 : : RTE_MBUF_F_RX_L4_CKSUM_BAD) >> 1,
141 : : (RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD | RTE_MBUF_F_RX_IP_CKSUM_BAD) >> 1,
142 : : (RTE_MBUF_F_RX_IP_CKSUM_GOOD | RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD) >> 1,
143 : : (RTE_MBUF_F_RX_L4_CKSUM_BAD | RTE_MBUF_F_RX_IP_CKSUM_BAD) >> 1,
144 : : (RTE_MBUF_F_RX_IP_CKSUM_GOOD | RTE_MBUF_F_RX_L4_CKSUM_BAD) >> 1,
145 : : RTE_MBUF_F_RX_IP_CKSUM_BAD >> 1,
146 : : (RTE_MBUF_F_RX_IP_CKSUM_GOOD | RTE_MBUF_F_RX_L4_CKSUM_GOOD) >> 1);
147 : :
148 : 0 : vlan0 = _mm_unpackhi_epi32(descs[0], descs[1]);
149 : 0 : vlan1 = _mm_unpackhi_epi32(descs[2], descs[3]);
150 : : vlan0 = _mm_unpacklo_epi64(vlan0, vlan1);
151 : :
152 : : vlan1 = _mm_and_si128(vlan0, rss_vlan_msk);
153 : : vlan0 = _mm_shuffle_epi8(vlan_flags, vlan1);
154 : :
155 : : rss = _mm_srli_epi32(vlan1, 11);
156 : : rss = _mm_shuffle_epi8(rss_flags, rss);
157 : :
158 : : l3_l4e = _mm_srli_epi32(vlan1, 22);
159 : : l3_l4e = _mm_shuffle_epi8(l3_l4e_flags, l3_l4e);
160 : : /* then we shift left 1 bit */
161 : : l3_l4e = _mm_slli_epi32(l3_l4e, 1);
162 : : /* we need to mask out the redundant bits */
163 : : l3_l4e = _mm_and_si128(l3_l4e, cksum_mask);
164 : :
165 : : vlan0 = _mm_or_si128(vlan0, rss);
166 : : vlan0 = _mm_or_si128(vlan0, l3_l4e);
167 : :
168 : : /* At this point, we have the 4 sets of flags in the low 16-bits
169 : : * of each 32-bit value in vlan0.
170 : : * We want to extract these, and merge them with the mbuf init data
171 : : * so we can do a single 16-byte write to the mbuf to set the flags
172 : : * and all the other initialization fields. Extracting the
173 : : * appropriate flags means that we have to do a shift and blend for
174 : : * each mbuf before we do the write.
175 : : */
176 : : rearm0 = _mm_blend_epi16(mbuf_init, _mm_slli_si128(vlan0, 8), 0x10);
177 : : rearm1 = _mm_blend_epi16(mbuf_init, _mm_slli_si128(vlan0, 4), 0x10);
178 : : rearm2 = _mm_blend_epi16(mbuf_init, vlan0, 0x10);
179 : : rearm3 = _mm_blend_epi16(mbuf_init, _mm_srli_si128(vlan0, 4), 0x10);
180 : :
181 : : /* write the rearm data and the olflags in one write */
182 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, ol_flags) !=
183 : : offsetof(struct rte_mbuf, rearm_data) + 8);
184 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, rearm_data) !=
185 : : RTE_ALIGN(offsetof(struct rte_mbuf, rearm_data), 16));
186 : 0 : _mm_store_si128((__m128i *)&rx_pkts[0]->rearm_data, rearm0);
187 : 0 : _mm_store_si128((__m128i *)&rx_pkts[1]->rearm_data, rearm1);
188 : 0 : _mm_store_si128((__m128i *)&rx_pkts[2]->rearm_data, rearm2);
189 : 0 : _mm_store_si128((__m128i *)&rx_pkts[3]->rearm_data, rearm3);
190 : 0 : }
191 : :
192 : : static inline __m128i
193 : : flex_rxd_to_fdir_flags_vec(const __m128i fdir_id0_3)
194 : : {
195 : : #define FDID_MIS_MAGIC 0xFFFFFFFF
196 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_RX_FDIR != (1 << 2));
197 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_RX_FDIR_ID != (1 << 13));
198 : : const __m128i pkt_fdir_bit = _mm_set1_epi32(RTE_MBUF_F_RX_FDIR |
199 : : RTE_MBUF_F_RX_FDIR_ID);
200 : : /* desc->flow_id field == 0xFFFFFFFF means fdir mismatch */
201 : : const __m128i fdir_mis_mask = _mm_set1_epi32(FDID_MIS_MAGIC);
202 : : __m128i fdir_mask = _mm_cmpeq_epi32(fdir_id0_3,
203 : : fdir_mis_mask);
204 : : /* this XOR op results to bit-reverse the fdir_mask */
205 : : fdir_mask = _mm_xor_si128(fdir_mask, fdir_mis_mask);
206 : : const __m128i fdir_flags = _mm_and_si128(fdir_mask, pkt_fdir_bit);
207 : :
208 : : return fdir_flags;
209 : : }
210 : :
211 : : #ifndef RTE_LIBRTE_IAVF_16BYTE_RX_DESC
212 : : static inline void
213 : 0 : flex_desc_to_olflags_v(struct iavf_rx_queue *rxq, __m128i descs[4], __m128i descs_bh[4],
214 : : struct rte_mbuf **rx_pkts)
215 : : #else
216 : : static inline void
217 : : flex_desc_to_olflags_v(struct iavf_rx_queue *rxq, __m128i descs[4],
218 : : struct rte_mbuf **rx_pkts)
219 : : #endif
220 : : {
221 [ # # ]: 0 : const __m128i mbuf_init = _mm_set_epi64x(0, rxq->mbuf_initializer);
222 : : __m128i rearm0, rearm1, rearm2, rearm3;
223 : :
224 : : __m128i tmp_desc, flags, rss_vlan;
225 : :
226 : : /* mask everything except checksum, RSS and VLAN flags.
227 : : * bit6:4 for checksum.
228 : : * bit12 for RSS indication.
229 : : * bit13 for VLAN indication.
230 : : */
231 : : const __m128i desc_mask = _mm_set_epi32(0x30f0, 0x30f0,
232 : : 0x30f0, 0x30f0);
233 : :
234 : : const __m128i cksum_mask = _mm_set_epi32(RTE_MBUF_F_RX_IP_CKSUM_MASK |
235 : : RTE_MBUF_F_RX_L4_CKSUM_MASK |
236 : : RTE_MBUF_F_RX_OUTER_L4_CKSUM_MASK |
237 : : RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD,
238 : : RTE_MBUF_F_RX_IP_CKSUM_MASK |
239 : : RTE_MBUF_F_RX_L4_CKSUM_MASK |
240 : : RTE_MBUF_F_RX_OUTER_L4_CKSUM_MASK |
241 : : RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD,
242 : : RTE_MBUF_F_RX_IP_CKSUM_MASK |
243 : : RTE_MBUF_F_RX_L4_CKSUM_MASK |
244 : : RTE_MBUF_F_RX_OUTER_L4_CKSUM_MASK |
245 : : RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD,
246 : : RTE_MBUF_F_RX_IP_CKSUM_MASK |
247 : : RTE_MBUF_F_RX_L4_CKSUM_MASK |
248 : : RTE_MBUF_F_RX_OUTER_L4_CKSUM_MASK |
249 : : RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD);
250 : :
251 : : /* map the checksum, rss and vlan fields to the checksum, rss
252 : : * and vlan flag
253 : : */
254 : : const __m128i cksum_flags =
255 : : _mm_set_epi8((RTE_MBUF_F_RX_OUTER_L4_CKSUM_BAD >> 20 |
256 : : RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD | RTE_MBUF_F_RX_L4_CKSUM_BAD |
257 : : RTE_MBUF_F_RX_IP_CKSUM_BAD) >> 1,
258 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_BAD >> 20 | RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD |
259 : : RTE_MBUF_F_RX_L4_CKSUM_BAD | RTE_MBUF_F_RX_IP_CKSUM_GOOD) >> 1,
260 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_BAD >> 20 | RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD |
261 : : RTE_MBUF_F_RX_L4_CKSUM_GOOD | RTE_MBUF_F_RX_IP_CKSUM_BAD) >> 1,
262 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_BAD >> 20 | RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD |
263 : : RTE_MBUF_F_RX_L4_CKSUM_GOOD | RTE_MBUF_F_RX_IP_CKSUM_GOOD) >> 1,
264 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_BAD >> 20 | RTE_MBUF_F_RX_L4_CKSUM_BAD |
265 : : RTE_MBUF_F_RX_IP_CKSUM_BAD) >> 1,
266 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_BAD >> 20 | RTE_MBUF_F_RX_L4_CKSUM_BAD |
267 : : RTE_MBUF_F_RX_IP_CKSUM_GOOD) >> 1,
268 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_BAD >> 20 | RTE_MBUF_F_RX_L4_CKSUM_GOOD |
269 : : RTE_MBUF_F_RX_IP_CKSUM_BAD) >> 1,
270 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_BAD >> 20 | RTE_MBUF_F_RX_L4_CKSUM_GOOD |
271 : : RTE_MBUF_F_RX_IP_CKSUM_GOOD) >> 1,
272 : : /**
273 : : * shift right 20 bits to use the low two bits to indicate
274 : : * outer checksum status
275 : : * shift right 1 bit to make sure it not exceed 255
276 : : */
277 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_GOOD >> 20 | RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD |
278 : : RTE_MBUF_F_RX_L4_CKSUM_BAD | RTE_MBUF_F_RX_IP_CKSUM_BAD) >> 1,
279 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_GOOD >> 20 | RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD |
280 : : RTE_MBUF_F_RX_L4_CKSUM_BAD | RTE_MBUF_F_RX_IP_CKSUM_GOOD) >> 1,
281 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_GOOD >> 20 | RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD |
282 : : RTE_MBUF_F_RX_L4_CKSUM_GOOD | RTE_MBUF_F_RX_IP_CKSUM_BAD) >> 1,
283 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_GOOD >> 20 | RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD |
284 : : RTE_MBUF_F_RX_L4_CKSUM_GOOD | RTE_MBUF_F_RX_IP_CKSUM_GOOD) >> 1,
285 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_GOOD >> 20 | RTE_MBUF_F_RX_L4_CKSUM_BAD |
286 : : RTE_MBUF_F_RX_IP_CKSUM_BAD) >> 1,
287 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_GOOD >> 20 | RTE_MBUF_F_RX_L4_CKSUM_BAD |
288 : : RTE_MBUF_F_RX_IP_CKSUM_GOOD) >> 1,
289 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_GOOD >> 20 | RTE_MBUF_F_RX_L4_CKSUM_GOOD |
290 : : RTE_MBUF_F_RX_IP_CKSUM_BAD) >> 1,
291 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_GOOD >> 20 | RTE_MBUF_F_RX_L4_CKSUM_GOOD |
292 : : RTE_MBUF_F_RX_IP_CKSUM_GOOD) >> 1);
293 : :
294 : :
295 : : const __m128i rss_vlan_flags = _mm_set_epi8(0, 0, 0, 0,
296 : : 0, 0, 0, 0,
297 : : 0, 0, 0, 0,
298 : : RTE_MBUF_F_RX_RSS_HASH | RTE_MBUF_F_RX_VLAN | RTE_MBUF_F_RX_VLAN_STRIPPED,
299 : : RTE_MBUF_F_RX_VLAN | RTE_MBUF_F_RX_VLAN_STRIPPED,
300 : : RTE_MBUF_F_RX_RSS_HASH, 0);
301 : :
302 : : /* merge 4 descriptors */
303 [ # # ]: 0 : flags = _mm_unpackhi_epi32(descs[0], descs[1]);
304 [ # # ]: 0 : tmp_desc = _mm_unpackhi_epi32(descs[2], descs[3]);
305 : : tmp_desc = _mm_unpacklo_epi64(flags, tmp_desc);
306 : : tmp_desc = _mm_and_si128(tmp_desc, desc_mask);
307 : :
308 : : /* checksum flags */
309 : : tmp_desc = _mm_srli_epi32(tmp_desc, 4);
310 : : flags = _mm_shuffle_epi8(cksum_flags, tmp_desc);
311 : : /* then we shift left 1 bit */
312 : : flags = _mm_slli_epi32(flags, 1);
313 : : __m128i l4_outer_mask = _mm_set_epi32(0x6, 0x6, 0x6, 0x6);
314 : : __m128i l4_outer_flags = _mm_and_si128(flags, l4_outer_mask);
315 : : l4_outer_flags = _mm_slli_epi32(l4_outer_flags, 20);
316 : :
317 : : __m128i l3_l4_mask = _mm_set_epi32(~0x6, ~0x6, ~0x6, ~0x6);
318 : : __m128i l3_l4_flags = _mm_and_si128(flags, l3_l4_mask);
319 : : flags = _mm_or_si128(l3_l4_flags, l4_outer_flags);
320 : : /* we need to mask out the redundant bits introduced by RSS or
321 : : * VLAN fields.
322 : : */
323 : : flags = _mm_and_si128(flags, cksum_mask);
324 : :
325 : : /* RSS, VLAN flag */
326 : : tmp_desc = _mm_srli_epi32(tmp_desc, 8);
327 : : rss_vlan = _mm_shuffle_epi8(rss_vlan_flags, tmp_desc);
328 : :
329 : : /* merge the flags */
330 : : flags = _mm_or_si128(flags, rss_vlan);
331 : :
332 : : #ifndef RTE_LIBRTE_IAVF_16BYTE_RX_DESC
333 [ # # ]: 0 : if (rxq->rx_flags & IAVF_RX_FLAGS_VLAN_TAG_LOC_L2TAG2_2) {
334 : : const __m128i l2tag2_mask =
335 : : _mm_set1_epi32(1 << IAVF_RX_FLEX_DESC_STATUS1_L2TAG2P_S);
336 : :
337 : : const __m128i vlan_tci0_1 =
338 : 0 : _mm_unpacklo_epi32(descs_bh[0], descs_bh[1]);
339 : : const __m128i vlan_tci2_3 =
340 : 0 : _mm_unpacklo_epi32(descs_bh[2], descs_bh[3]);
341 : : const __m128i vlan_tci0_3 =
342 : : _mm_unpacklo_epi64(vlan_tci0_1, vlan_tci2_3);
343 : :
344 : : __m128i vlan_bits = _mm_and_si128(vlan_tci0_3, l2tag2_mask);
345 : :
346 : : vlan_bits = _mm_srli_epi32(vlan_bits,
347 : : IAVF_RX_FLEX_DESC_STATUS1_L2TAG2P_S);
348 : :
349 : : const __m128i vlan_flags_shuf =
350 : : _mm_set_epi8(0, 0, 0, 0,
351 : : 0, 0, 0, 0,
352 : : 0, 0, 0, 0,
353 : : 0, 0,
354 : : RTE_MBUF_F_RX_VLAN |
355 : : RTE_MBUF_F_RX_VLAN_STRIPPED,
356 : : 0);
357 : :
358 : : const __m128i vlan_flags = _mm_shuffle_epi8(vlan_flags_shuf, vlan_bits);
359 : :
360 : : /* merge with vlan_flags */
361 : : flags = _mm_or_si128(flags, vlan_flags);
362 : : }
363 : : #endif
364 : :
365 [ # # ]: 0 : if (rxq->fdir_enabled) {
366 : : const __m128i fdir_id0_1 =
367 : : _mm_unpackhi_epi32(descs[0], descs[1]);
368 : :
369 : : const __m128i fdir_id2_3 =
370 : : _mm_unpackhi_epi32(descs[2], descs[3]);
371 : :
372 : : const __m128i fdir_id0_3 =
373 : : _mm_unpackhi_epi64(fdir_id0_1, fdir_id2_3);
374 : :
375 : : const __m128i fdir_flags =
376 : : flex_rxd_to_fdir_flags_vec(fdir_id0_3);
377 : :
378 : : /* merge with fdir_flags */
379 : : flags = _mm_or_si128(flags, fdir_flags);
380 : :
381 : : /* write fdir_id to mbuf */
382 : 0 : rx_pkts[0]->hash.fdir.hi =
383 : 0 : _mm_extract_epi32(fdir_id0_3, 0);
384 : :
385 : 0 : rx_pkts[1]->hash.fdir.hi =
386 : 0 : _mm_extract_epi32(fdir_id0_3, 1);
387 : :
388 : 0 : rx_pkts[2]->hash.fdir.hi =
389 : 0 : _mm_extract_epi32(fdir_id0_3, 2);
390 : :
391 : 0 : rx_pkts[3]->hash.fdir.hi =
392 : 0 : _mm_extract_epi32(fdir_id0_3, 3);
393 : : } /* if() on fdir_enabled */
394 : :
395 : : #ifndef RTE_LIBRTE_IAVF_16BYTE_RX_DESC
396 [ # # ]: 0 : if (rxq->offloads & RTE_ETH_RX_OFFLOAD_TIMESTAMP)
397 : 0 : flags = _mm_or_si128(flags, _mm_set1_epi32(iavf_timestamp_dynflag));
398 : : #endif
399 : :
400 : : /**
401 : : * At this point, we have the 4 sets of flags in the low 16-bits
402 : : * of each 32-bit value in flags.
403 : : * We want to extract these, and merge them with the mbuf init data
404 : : * so we can do a single 16-byte write to the mbuf to set the flags
405 : : * and all the other initialization fields. Extracting the
406 : : * appropriate flags means that we have to do a shift and blend for
407 : : * each mbuf before we do the write.
408 : : */
409 : : rearm0 = _mm_blend_epi16(mbuf_init, _mm_slli_si128(flags, 8), 0x30);
410 : : rearm1 = _mm_blend_epi16(mbuf_init, _mm_slli_si128(flags, 4), 0x30);
411 : : rearm2 = _mm_blend_epi16(mbuf_init, flags, 0x30);
412 : : rearm3 = _mm_blend_epi16(mbuf_init, _mm_srli_si128(flags, 4), 0x30);
413 : :
414 : : /* write the rearm data and the olflags in one write */
415 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, ol_flags) !=
416 : : offsetof(struct rte_mbuf, rearm_data) + 8);
417 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, rearm_data) !=
418 : : RTE_ALIGN(offsetof(struct rte_mbuf, rearm_data), 16));
419 : 0 : _mm_store_si128((__m128i *)&rx_pkts[0]->rearm_data, rearm0);
420 : 0 : _mm_store_si128((__m128i *)&rx_pkts[1]->rearm_data, rearm1);
421 : 0 : _mm_store_si128((__m128i *)&rx_pkts[2]->rearm_data, rearm2);
422 : 0 : _mm_store_si128((__m128i *)&rx_pkts[3]->rearm_data, rearm3);
423 : 0 : }
424 : :
425 : : #define PKTLEN_SHIFT 10
426 : :
427 : : static inline void
428 : 0 : desc_to_ptype_v(__m128i descs[4], struct rte_mbuf **rx_pkts,
429 : : const uint32_t *type_table)
430 : : {
431 : 0 : __m128i ptype0 = _mm_unpackhi_epi64(descs[0], descs[1]);
432 : 0 : __m128i ptype1 = _mm_unpackhi_epi64(descs[2], descs[3]);
433 : :
434 : : ptype0 = _mm_srli_epi64(ptype0, 30);
435 : : ptype1 = _mm_srli_epi64(ptype1, 30);
436 : :
437 : 0 : rx_pkts[0]->packet_type = type_table[_mm_extract_epi8(ptype0, 0)];
438 : 0 : rx_pkts[1]->packet_type = type_table[_mm_extract_epi8(ptype0, 8)];
439 : 0 : rx_pkts[2]->packet_type = type_table[_mm_extract_epi8(ptype1, 0)];
440 : 0 : rx_pkts[3]->packet_type = type_table[_mm_extract_epi8(ptype1, 8)];
441 : 0 : }
442 : :
443 : : static inline void
444 : 0 : flex_desc_to_ptype_v(__m128i descs[4], struct rte_mbuf **rx_pkts,
445 : : const uint32_t *type_table)
446 : : {
447 : : const __m128i ptype_mask =
448 : : _mm_set_epi16(IAVF_RX_FLEX_DESC_PTYPE_M, 0x0,
449 : : IAVF_RX_FLEX_DESC_PTYPE_M, 0x0,
450 : : IAVF_RX_FLEX_DESC_PTYPE_M, 0x0,
451 : : IAVF_RX_FLEX_DESC_PTYPE_M, 0x0);
452 : :
453 : 0 : __m128i ptype_01 = _mm_unpacklo_epi32(descs[0], descs[1]);
454 : 0 : __m128i ptype_23 = _mm_unpacklo_epi32(descs[2], descs[3]);
455 : : __m128i ptype_all = _mm_unpacklo_epi64(ptype_01, ptype_23);
456 : :
457 : : ptype_all = _mm_and_si128(ptype_all, ptype_mask);
458 : :
459 : 0 : rx_pkts[0]->packet_type = type_table[_mm_extract_epi16(ptype_all, 1)];
460 : 0 : rx_pkts[1]->packet_type = type_table[_mm_extract_epi16(ptype_all, 3)];
461 : 0 : rx_pkts[2]->packet_type = type_table[_mm_extract_epi16(ptype_all, 5)];
462 : 0 : rx_pkts[3]->packet_type = type_table[_mm_extract_epi16(ptype_all, 7)];
463 : 0 : }
464 : :
465 : : /**
466 : : * vPMD raw receive routine, only accept(nb_pkts >= IAVF_VPMD_DESCS_PER_LOOP)
467 : : *
468 : : * Notice:
469 : : * - nb_pkts < IAVF_VPMD_DESCS_PER_LOOP, just return no packet
470 : : * - floor align nb_pkts to a IAVF_VPMD_DESCS_PER_LOOP power-of-two
471 : : */
472 : : static inline uint16_t
473 : 0 : _recv_raw_pkts_vec(struct iavf_rx_queue *rxq, struct rte_mbuf **rx_pkts,
474 : : uint16_t nb_pkts, uint8_t *split_packet)
475 : : {
476 : : volatile union iavf_rx_desc *rxdp;
477 : : struct rte_mbuf **sw_ring;
478 : : uint16_t nb_pkts_recd;
479 : : int pos;
480 : : uint64_t var;
481 : : __m128i shuf_msk;
482 : 0 : const uint32_t *ptype_tbl = rxq->vsi->adapter->ptype_tbl;
483 : :
484 : 0 : __m128i crc_adjust = _mm_set_epi16(
485 : : 0, 0, 0, /* ignore non-length fields */
486 : : -rxq->crc_len, /* sub crc on data_len */
487 : : 0, /* ignore high-16bits of pkt_len */
488 : 0 : -rxq->crc_len, /* sub crc on pkt_len */
489 : : 0, 0 /* ignore pkt_type field */
490 : : );
491 : : /* compile-time check the above crc_adjust layout is correct.
492 : : * NOTE: the first field (lowest address) is given last in set_epi16
493 : : * call above.
494 : : */
495 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, pkt_len) !=
496 : : offsetof(struct rte_mbuf, rx_descriptor_fields1) + 4);
497 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, data_len) !=
498 : : offsetof(struct rte_mbuf, rx_descriptor_fields1) + 8);
499 : : __m128i dd_check, eop_check;
500 : :
501 : : /* nb_pkts has to be floor-aligned to IAVF_VPMD_DESCS_PER_LOOP */
502 : 0 : nb_pkts = RTE_ALIGN_FLOOR(nb_pkts, IAVF_VPMD_DESCS_PER_LOOP);
503 : :
504 : : /* Just the act of getting into the function from the application is
505 : : * going to cost about 7 cycles
506 : : */
507 : 0 : rxdp = rxq->rx_ring + rxq->rx_tail;
508 : :
509 : : rte_prefetch0(rxdp);
510 : :
511 : : /* See if we need to rearm the RX queue - gives the prefetch a bit
512 : : * of time to act
513 : : */
514 [ # # ]: 0 : if (rxq->rxrearm_nb > rxq->rx_free_thresh)
515 : 0 : iavf_rxq_rearm(rxq);
516 : :
517 : : /* Before we start moving massive data around, check to see if
518 : : * there is actually a packet available
519 : : */
520 [ # # ]: 0 : if (!(rxdp->wb.qword1.status_error_len &
521 : : rte_cpu_to_le_32(1 << IAVF_RX_DESC_STATUS_DD_SHIFT)))
522 : : return 0;
523 : :
524 : : /* 4 packets DD mask */
525 : : dd_check = _mm_set_epi64x(0x0000000100000001LL, 0x0000000100000001LL);
526 : :
527 : : /* 4 packets EOP mask */
528 : : eop_check = _mm_set_epi64x(0x0000000200000002LL, 0x0000000200000002LL);
529 : :
530 : : /* mask to shuffle from desc. to mbuf */
531 : : shuf_msk = _mm_set_epi8(
532 : : 7, 6, 5, 4, /* octet 4~7, 32bits rss */
533 : : 3, 2, /* octet 2~3, low 16 bits vlan_macip */
534 : : 15, 14, /* octet 15~14, 16 bits data_len */
535 : : 0xFF, 0xFF, /* skip high 16 bits pkt_len, zero out */
536 : : 15, 14, /* octet 15~14, low 16 bits pkt_len */
537 : : 0xFF, 0xFF, 0xFF, 0xFF /* pkt_type set as unknown */
538 : : );
539 : : /* Compile-time verify the shuffle mask
540 : : * NOTE: some field positions already verified above, but duplicated
541 : : * here for completeness in case of future modifications.
542 : : */
543 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, pkt_len) !=
544 : : offsetof(struct rte_mbuf, rx_descriptor_fields1) + 4);
545 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, data_len) !=
546 : : offsetof(struct rte_mbuf, rx_descriptor_fields1) + 8);
547 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, vlan_tci) !=
548 : : offsetof(struct rte_mbuf, rx_descriptor_fields1) + 10);
549 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, hash) !=
550 : : offsetof(struct rte_mbuf, rx_descriptor_fields1) + 12);
551 : :
552 : : /* Cache is empty -> need to scan the buffer rings, but first move
553 : : * the next 'n' mbufs into the cache
554 : : */
555 : 0 : sw_ring = &rxq->sw_ring[rxq->rx_tail];
556 : :
557 : : /* A. load 4 packet in one loop
558 : : * [A*. mask out 4 unused dirty field in desc]
559 : : * B. copy 4 mbuf point from swring to rx_pkts
560 : : * C. calc the number of DD bits among the 4 packets
561 : : * [C*. extract the end-of-packet bit, if requested]
562 : : * D. fill info. from desc to mbuf
563 : : */
564 : :
565 [ # # ]: 0 : for (pos = 0, nb_pkts_recd = 0; pos < nb_pkts;
566 : 0 : pos += IAVF_VPMD_DESCS_PER_LOOP,
567 : 0 : rxdp += IAVF_VPMD_DESCS_PER_LOOP) {
568 : : __m128i descs[IAVF_VPMD_DESCS_PER_LOOP];
569 : : __m128i pkt_mb1, pkt_mb2, pkt_mb3, pkt_mb4;
570 : : __m128i zero, staterr, sterr_tmp1, sterr_tmp2;
571 : : /* 2 64 bit or 4 32 bit mbuf pointers in one XMM reg. */
572 : : __m128i mbp1;
573 : : #if defined(RTE_ARCH_X86_64)
574 : : __m128i mbp2;
575 : : #endif
576 : :
577 : : /* B.1 load 2 (64 bit) or 4 (32 bit) mbuf points */
578 : 0 : mbp1 = _mm_loadu_si128((__m128i *)&sw_ring[pos]);
579 : : /* Read desc statuses backwards to avoid race condition */
580 : : /* A.1 load desc[3] */
581 : 0 : descs[3] = _mm_loadu_si128((__m128i *)(rxdp + 3));
582 : 0 : rte_compiler_barrier();
583 : :
584 : : /* B.2 copy 2 64 bit or 4 32 bit mbuf point into rx_pkts */
585 : 0 : _mm_storeu_si128((__m128i *)&rx_pkts[pos], mbp1);
586 : :
587 : : #if defined(RTE_ARCH_X86_64)
588 : : /* B.1 load 2 64 bit mbuf points */
589 : 0 : mbp2 = _mm_loadu_si128((__m128i *)&sw_ring[pos + 2]);
590 : : #endif
591 : :
592 : : /* A.1 load desc[2-0] */
593 : 0 : descs[2] = _mm_loadu_si128((__m128i *)(rxdp + 2));
594 : 0 : rte_compiler_barrier();
595 : 0 : descs[1] = _mm_loadu_si128((__m128i *)(rxdp + 1));
596 : 0 : rte_compiler_barrier();
597 : 0 : descs[0] = _mm_loadu_si128((__m128i *)(rxdp));
598 : :
599 : : #if defined(RTE_ARCH_X86_64)
600 : : /* B.2 copy 2 mbuf point into rx_pkts */
601 [ # # ]: 0 : _mm_storeu_si128((__m128i *)&rx_pkts[pos + 2], mbp2);
602 : : #endif
603 : :
604 [ # # ]: 0 : if (split_packet) {
605 : 0 : rte_mbuf_prefetch_part2(rx_pkts[pos]);
606 : 0 : rte_mbuf_prefetch_part2(rx_pkts[pos + 1]);
607 : : rte_mbuf_prefetch_part2(rx_pkts[pos + 2]);
608 : 0 : rte_mbuf_prefetch_part2(rx_pkts[pos + 3]);
609 : : }
610 : :
611 : : /* avoid compiler reorder optimization */
612 : 0 : rte_compiler_barrier();
613 : :
614 : : /* pkt 3,4 shift the pktlen field to be 16-bit aligned*/
615 : 0 : const __m128i len3 = _mm_slli_epi32(descs[3], PKTLEN_SHIFT);
616 : 0 : const __m128i len2 = _mm_slli_epi32(descs[2], PKTLEN_SHIFT);
617 : :
618 : : /* merge the now-aligned packet length fields back in */
619 : 0 : descs[3] = _mm_blend_epi16(descs[3], len3, 0x80);
620 : 0 : descs[2] = _mm_blend_epi16(descs[2], len2, 0x80);
621 : :
622 : : /* D.1 pkt 3,4 convert format from desc to pktmbuf */
623 : : pkt_mb4 = _mm_shuffle_epi8(descs[3], shuf_msk);
624 : : pkt_mb3 = _mm_shuffle_epi8(descs[2], shuf_msk);
625 : :
626 : : /* C.1 4=>2 status err info only */
627 : : sterr_tmp2 = _mm_unpackhi_epi32(descs[3], descs[2]);
628 : 0 : sterr_tmp1 = _mm_unpackhi_epi32(descs[1], descs[0]);
629 : :
630 : 0 : desc_to_olflags_v(rxq, descs, &rx_pkts[pos]);
631 : :
632 : : /* D.2 pkt 3,4 set in_port/nb_seg and remove crc */
633 : : pkt_mb4 = _mm_add_epi16(pkt_mb4, crc_adjust);
634 : : pkt_mb3 = _mm_add_epi16(pkt_mb3, crc_adjust);
635 : :
636 : : /* pkt 1,2 shift the pktlen field to be 16-bit aligned*/
637 [ # # ]: 0 : const __m128i len1 = _mm_slli_epi32(descs[1], PKTLEN_SHIFT);
638 [ # # ]: 0 : const __m128i len0 = _mm_slli_epi32(descs[0], PKTLEN_SHIFT);
639 : :
640 : : /* merge the now-aligned packet length fields back in */
641 : 0 : descs[1] = _mm_blend_epi16(descs[1], len1, 0x80);
642 [ # # ]: 0 : descs[0] = _mm_blend_epi16(descs[0], len0, 0x80);
643 : :
644 : : /* D.1 pkt 1,2 convert format from desc to pktmbuf */
645 : : pkt_mb2 = _mm_shuffle_epi8(descs[1], shuf_msk);
646 : : pkt_mb1 = _mm_shuffle_epi8(descs[0], shuf_msk);
647 : :
648 : : /* C.2 get 4 pkts status err value */
649 : : zero = _mm_xor_si128(dd_check, dd_check);
650 : : staterr = _mm_unpacklo_epi32(sterr_tmp1, sterr_tmp2);
651 : :
652 : : /* D.3 copy final 3,4 data to rx_pkts */
653 : : _mm_storeu_si128(
654 [ # # ]: 0 : (void *)&rx_pkts[pos + 3]->rx_descriptor_fields1,
655 : : pkt_mb4);
656 : : _mm_storeu_si128(
657 : 0 : (void *)&rx_pkts[pos + 2]->rx_descriptor_fields1,
658 : : pkt_mb3);
659 : :
660 : : /* D.2 pkt 1,2 remove crc */
661 : : pkt_mb2 = _mm_add_epi16(pkt_mb2, crc_adjust);
662 : : pkt_mb1 = _mm_add_epi16(pkt_mb1, crc_adjust);
663 : :
664 : : /* C* extract and record EOP bit */
665 [ # # ]: 0 : if (split_packet) {
666 : : __m128i eop_shuf_mask = _mm_set_epi8(
667 : : 0xFF, 0xFF, 0xFF, 0xFF,
668 : : 0xFF, 0xFF, 0xFF, 0xFF,
669 : : 0xFF, 0xFF, 0xFF, 0xFF,
670 : : 0x04, 0x0C, 0x00, 0x08
671 : : );
672 : :
673 : : /* and with mask to extract bits, flipping 1-0 */
674 : : __m128i eop_bits = _mm_andnot_si128(staterr, eop_check);
675 : : /* the staterr values are not in order, as the count
676 : : * of dd bits doesn't care. However, for end of
677 : : * packet tracking, we do care, so shuffle. This also
678 : : * compresses the 32-bit values to 8-bit
679 : : */
680 : : eop_bits = _mm_shuffle_epi8(eop_bits, eop_shuf_mask);
681 : : /* store the resulting 32-bit value */
682 : 0 : *(int *)split_packet = _mm_cvtsi128_si32(eop_bits);
683 : 0 : split_packet += IAVF_VPMD_DESCS_PER_LOOP;
684 : : }
685 : :
686 : : /* C.3 calc available number of desc */
687 : : staterr = _mm_and_si128(staterr, dd_check);
688 : : staterr = _mm_packs_epi32(staterr, zero);
689 : :
690 : : /* D.3 copy final 1,2 data to rx_pkts */
691 : : _mm_storeu_si128(
692 : 0 : (void *)&rx_pkts[pos + 1]->rx_descriptor_fields1,
693 : : pkt_mb2);
694 : 0 : _mm_storeu_si128((void *)&rx_pkts[pos]->rx_descriptor_fields1,
695 : : pkt_mb1);
696 : 0 : desc_to_ptype_v(descs, &rx_pkts[pos], ptype_tbl);
697 : : /* C.4 calc available number of desc */
698 [ # # ]: 0 : var = rte_popcount64(_mm_cvtsi128_si64(staterr));
699 : 0 : nb_pkts_recd += var;
700 [ # # ]: 0 : if (likely(var != IAVF_VPMD_DESCS_PER_LOOP))
701 : : break;
702 : : }
703 : :
704 : : /* Update our internal tail pointer */
705 : 0 : rxq->rx_tail = (uint16_t)(rxq->rx_tail + nb_pkts_recd);
706 : 0 : rxq->rx_tail = (uint16_t)(rxq->rx_tail & (rxq->nb_rx_desc - 1));
707 : 0 : rxq->rxrearm_nb = (uint16_t)(rxq->rxrearm_nb + nb_pkts_recd);
708 : :
709 : 0 : return nb_pkts_recd;
710 : : }
711 : :
712 : : /**
713 : : * vPMD raw receive routine for flex RxD,
714 : : * only accept(nb_pkts >= IAVF_VPMD_DESCS_PER_LOOP)
715 : : *
716 : : * Notice:
717 : : * - nb_pkts < IAVF_VPMD_DESCS_PER_LOOP, just return no packet
718 : : * - floor align nb_pkts to a IAVF_VPMD_DESCS_PER_LOOP power-of-two
719 : : */
720 : : static inline uint16_t
721 : 0 : _recv_raw_pkts_vec_flex_rxd(struct iavf_rx_queue *rxq,
722 : : struct rte_mbuf **rx_pkts,
723 : : uint16_t nb_pkts, uint8_t *split_packet)
724 : : {
725 : : volatile union iavf_rx_flex_desc *rxdp;
726 : : struct rte_mbuf **sw_ring;
727 : : uint16_t nb_pkts_recd;
728 : : int pos;
729 : : uint64_t var;
730 : 0 : struct iavf_adapter *adapter = rxq->vsi->adapter;
731 : : #ifndef RTE_LIBRTE_IAVF_16BYTE_RX_DESC
732 : 0 : uint64_t offloads = adapter->dev_data->dev_conf.rxmode.offloads;
733 : : #endif
734 : 0 : const uint32_t *ptype_tbl = adapter->ptype_tbl;
735 : 0 : __m128i crc_adjust = _mm_set_epi16
736 : : (0, 0, 0, /* ignore non-length fields */
737 : : -rxq->crc_len, /* sub crc on data_len */
738 : : 0, /* ignore high-16bits of pkt_len */
739 : 0 : -rxq->crc_len, /* sub crc on pkt_len */
740 : : 0, 0 /* ignore pkt_type field */
741 : : );
742 : : const __m128i zero = _mm_setzero_si128();
743 : : /* mask to shuffle from desc. to mbuf */
744 : : const __m128i shuf_msk = _mm_set_epi8
745 : : (0xFF, 0xFF,
746 : : 0xFF, 0xFF, /* rss hash parsed separately */
747 : : 11, 10, /* octet 10~11, 16 bits vlan_macip */
748 : : 5, 4, /* octet 4~5, 16 bits data_len */
749 : : 0xFF, 0xFF, /* skip high 16 bits pkt_len, zero out */
750 : : 5, 4, /* octet 4~5, low 16 bits pkt_len */
751 : : 0xFF, 0xFF, /* pkt_type set as unknown */
752 : : 0xFF, 0xFF /* pkt_type set as unknown */
753 : : );
754 : : const __m128i eop_shuf_mask = _mm_set_epi8(0xFF, 0xFF,
755 : : 0xFF, 0xFF,
756 : : 0xFF, 0xFF,
757 : : 0xFF, 0xFF,
758 : : 0xFF, 0xFF,
759 : : 0xFF, 0xFF,
760 : : 0x04, 0x0C,
761 : : 0x00, 0x08);
762 : :
763 : : /**
764 : : * compile-time check the above crc_adjust layout is correct.
765 : : * NOTE: the first field (lowest address) is given last in set_epi16
766 : : * call above.
767 : : */
768 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, pkt_len) !=
769 : : offsetof(struct rte_mbuf, rx_descriptor_fields1) + 4);
770 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, data_len) !=
771 : : offsetof(struct rte_mbuf, rx_descriptor_fields1) + 8);
772 : :
773 : : /* 4 packets DD mask */
774 : : const __m128i dd_check = _mm_set_epi64x(0x0000000100000001LL,
775 : : 0x0000000100000001LL);
776 : : /* 4 packets EOP mask */
777 : : const __m128i eop_check = _mm_set_epi64x(0x0000000200000002LL,
778 : : 0x0000000200000002LL);
779 : :
780 : : /* nb_pkts has to be floor-aligned to IAVF_VPMD_DESCS_PER_LOOP */
781 : 0 : nb_pkts = RTE_ALIGN_FLOOR(nb_pkts, IAVF_VPMD_DESCS_PER_LOOP);
782 : :
783 : : /* Just the act of getting into the function from the application is
784 : : * going to cost about 7 cycles
785 : : */
786 : 0 : rxdp = (union iavf_rx_flex_desc *)rxq->rx_ring + rxq->rx_tail;
787 : :
788 : : rte_prefetch0(rxdp);
789 : :
790 : : /* See if we need to rearm the RX queue - gives the prefetch a bit
791 : : * of time to act
792 : : */
793 [ # # ]: 0 : if (rxq->rxrearm_nb > rxq->rx_free_thresh)
794 : 0 : iavf_rxq_rearm(rxq);
795 : :
796 : : /* Before we start moving massive data around, check to see if
797 : : * there is actually a packet available
798 : : */
799 [ # # ]: 0 : if (!(rxdp->wb.status_error0 &
800 : : rte_cpu_to_le_32(1 << IAVF_RX_FLEX_DESC_STATUS0_DD_S)))
801 : : return 0;
802 : :
803 : : #ifndef RTE_LIBRTE_IAVF_16BYTE_RX_DESC
804 : : uint8_t inflection_point = 0;
805 : : bool is_tsinit = false;
806 [ # # ]: 0 : __m128i hw_low_last = _mm_set_epi32(0, 0, 0, (uint32_t)rxq->phc_time);
807 : :
808 [ # # ]: 0 : if (rxq->offloads & RTE_ETH_RX_OFFLOAD_TIMESTAMP) {
809 : 0 : uint64_t sw_cur_time = rte_get_timer_cycles() / (rte_get_timer_hz() / 1000);
810 : :
811 [ # # ]: 0 : if (unlikely(sw_cur_time - rxq->hw_time_update > 4)) {
812 : : hw_low_last = _mm_setzero_si128();
813 : : is_tsinit = 1;
814 : : } else {
815 : 0 : hw_low_last = _mm_set_epi32(0, 0, 0, (uint32_t)rxq->phc_time);
816 : : }
817 : : }
818 : :
819 : : #endif
820 : :
821 : : /**
822 : : * Compile-time verify the shuffle mask
823 : : * NOTE: some field positions already verified above, but duplicated
824 : : * here for completeness in case of future modifications.
825 : : */
826 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, pkt_len) !=
827 : : offsetof(struct rte_mbuf, rx_descriptor_fields1) + 4);
828 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, data_len) !=
829 : : offsetof(struct rte_mbuf, rx_descriptor_fields1) + 8);
830 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, vlan_tci) !=
831 : : offsetof(struct rte_mbuf, rx_descriptor_fields1) + 10);
832 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, hash) !=
833 : : offsetof(struct rte_mbuf, rx_descriptor_fields1) + 12);
834 : :
835 : : /* Cache is empty -> need to scan the buffer rings, but first move
836 : : * the next 'n' mbufs into the cache
837 : : */
838 : 0 : sw_ring = &rxq->sw_ring[rxq->rx_tail];
839 : :
840 : : /* A. load 4 packet in one loop
841 : : * [A*. mask out 4 unused dirty field in desc]
842 : : * B. copy 4 mbuf point from swring to rx_pkts
843 : : * C. calc the number of DD bits among the 4 packets
844 : : * [C*. extract the end-of-packet bit, if requested]
845 : : * D. fill info. from desc to mbuf
846 : : */
847 : :
848 [ # # ]: 0 : for (pos = 0, nb_pkts_recd = 0; pos < nb_pkts;
849 : 0 : pos += IAVF_VPMD_DESCS_PER_LOOP,
850 : 0 : rxdp += IAVF_VPMD_DESCS_PER_LOOP) {
851 : : __m128i descs[IAVF_VPMD_DESCS_PER_LOOP];
852 : : #ifndef RTE_LIBRTE_IAVF_16BYTE_RX_DESC
853 : 0 : __m128i descs_bh[IAVF_VPMD_DESCS_PER_LOOP] = {_mm_setzero_si128()};
854 : : #endif
855 : : __m128i pkt_mb0, pkt_mb1, pkt_mb2, pkt_mb3;
856 : : __m128i staterr, sterr_tmp1, sterr_tmp2;
857 : : /* 2 64 bit or 4 32 bit mbuf pointers in one XMM reg. */
858 : : __m128i mbp1;
859 : : #if defined(RTE_ARCH_X86_64)
860 : : __m128i mbp2;
861 : : #endif
862 : :
863 : : /* B.1 load 2 (64 bit) or 4 (32 bit) mbuf points */
864 : 0 : mbp1 = _mm_loadu_si128((__m128i *)&sw_ring[pos]);
865 : : /* Read desc statuses backwards to avoid race condition */
866 : : /* A.1 load desc[3] */
867 : 0 : descs[3] = _mm_loadu_si128((__m128i *)(rxdp + 3));
868 : 0 : rte_compiler_barrier();
869 : :
870 : : /* B.2 copy 2 64 bit or 4 32 bit mbuf point into rx_pkts */
871 : 0 : _mm_storeu_si128((__m128i *)&rx_pkts[pos], mbp1);
872 : :
873 : : #if defined(RTE_ARCH_X86_64)
874 : : /* B.1 load 2 64 bit mbuf points */
875 : 0 : mbp2 = _mm_loadu_si128((__m128i *)&sw_ring[pos + 2]);
876 : : #endif
877 : :
878 : : /* A.1 load desc[2-0] */
879 : 0 : descs[2] = _mm_loadu_si128((__m128i *)(rxdp + 2));
880 : 0 : rte_compiler_barrier();
881 : 0 : descs[1] = _mm_loadu_si128((__m128i *)(rxdp + 1));
882 : 0 : rte_compiler_barrier();
883 : 0 : descs[0] = _mm_loadu_si128((__m128i *)(rxdp));
884 : :
885 : : #if defined(RTE_ARCH_X86_64)
886 : : /* B.2 copy 2 mbuf point into rx_pkts */
887 [ # # ]: 0 : _mm_storeu_si128((__m128i *)&rx_pkts[pos + 2], mbp2);
888 : : #endif
889 : :
890 [ # # ]: 0 : if (split_packet) {
891 : 0 : rte_mbuf_prefetch_part2(rx_pkts[pos]);
892 : 0 : rte_mbuf_prefetch_part2(rx_pkts[pos + 1]);
893 : : rte_mbuf_prefetch_part2(rx_pkts[pos + 2]);
894 : 0 : rte_mbuf_prefetch_part2(rx_pkts[pos + 3]);
895 : : }
896 : :
897 : : /* avoid compiler reorder optimization */
898 : 0 : rte_compiler_barrier();
899 : :
900 : : /* D.1 pkt 3,4 convert format from desc to pktmbuf */
901 [ # # ]: 0 : pkt_mb3 = _mm_shuffle_epi8(descs[3], shuf_msk);
902 : 0 : pkt_mb2 = _mm_shuffle_epi8(descs[2], shuf_msk);
903 : :
904 : : /* D.1 pkt 1,2 convert format from desc to pktmbuf */
905 : 0 : pkt_mb1 = _mm_shuffle_epi8(descs[1], shuf_msk);
906 [ # # ]: 0 : pkt_mb0 = _mm_shuffle_epi8(descs[0], shuf_msk);
907 : :
908 : : /* C.1 4=>2 filter staterr info only */
909 : : sterr_tmp2 = _mm_unpackhi_epi32(descs[3], descs[2]);
910 : : /* C.1 4=>2 filter staterr info only */
911 : : sterr_tmp1 = _mm_unpackhi_epi32(descs[1], descs[0]);
912 : :
913 : : /* D.2 pkt 3,4 set in_port/nb_seg and remove crc */
914 : : pkt_mb3 = _mm_add_epi16(pkt_mb3, crc_adjust);
915 : : pkt_mb2 = _mm_add_epi16(pkt_mb2, crc_adjust);
916 : :
917 : : /* D.2 pkt 1,2 set in_port/nb_seg and remove crc */
918 : : pkt_mb1 = _mm_add_epi16(pkt_mb1, crc_adjust);
919 : : pkt_mb0 = _mm_add_epi16(pkt_mb0, crc_adjust);
920 : :
921 : : #ifndef RTE_LIBRTE_IAVF_16BYTE_RX_DESC
922 : : /**
923 : : * needs to load 2nd 16B of each desc,
924 : : * will cause performance drop to get into this context.
925 : : */
926 [ # # ]: 0 : if (offloads & RTE_ETH_RX_OFFLOAD_RSS_HASH ||
927 : 0 : offloads & RTE_ETH_RX_OFFLOAD_TIMESTAMP ||
928 [ # # ]: 0 : rxq->rx_flags & IAVF_RX_FLAGS_VLAN_TAG_LOC_L2TAG2_2) {
929 : : /* load bottom half of every 32B desc */
930 : 0 : descs_bh[3] = _mm_load_si128
931 : : ((void *)(&rxdp[3].wb.status_error1));
932 : 0 : rte_compiler_barrier();
933 : 0 : descs_bh[2] = _mm_load_si128
934 : : ((void *)(&rxdp[2].wb.status_error1));
935 : 0 : rte_compiler_barrier();
936 : 0 : descs_bh[1] = _mm_load_si128
937 : : ((void *)(&rxdp[1].wb.status_error1));
938 : 0 : rte_compiler_barrier();
939 : 0 : descs_bh[0] = _mm_load_si128
940 : : ((void *)(&rxdp[0].wb.status_error1));
941 : : }
942 : :
943 [ # # ]: 0 : if (offloads & RTE_ETH_RX_OFFLOAD_RSS_HASH) {
944 : : /**
945 : : * to shift the 32b RSS hash value to the
946 : : * highest 32b of each 128b before mask
947 : : */
948 : : __m128i rss_hash3 =
949 : 0 : _mm_slli_epi64(descs_bh[3], 32);
950 : : __m128i rss_hash2 =
951 : 0 : _mm_slli_epi64(descs_bh[2], 32);
952 : : __m128i rss_hash1 =
953 : 0 : _mm_slli_epi64(descs_bh[1], 32);
954 : : __m128i rss_hash0 =
955 : 0 : _mm_slli_epi64(descs_bh[0], 32);
956 : :
957 : : __m128i rss_hash_msk =
958 : : _mm_set_epi32(0xFFFFFFFF, 0, 0, 0);
959 : :
960 : : rss_hash3 = _mm_and_si128
961 : : (rss_hash3, rss_hash_msk);
962 : : rss_hash2 = _mm_and_si128
963 : : (rss_hash2, rss_hash_msk);
964 : : rss_hash1 = _mm_and_si128
965 : : (rss_hash1, rss_hash_msk);
966 : : rss_hash0 = _mm_and_si128
967 : : (rss_hash0, rss_hash_msk);
968 : :
969 : : pkt_mb3 = _mm_or_si128(pkt_mb3, rss_hash3);
970 : : pkt_mb2 = _mm_or_si128(pkt_mb2, rss_hash2);
971 : : pkt_mb1 = _mm_or_si128(pkt_mb1, rss_hash1);
972 : : pkt_mb0 = _mm_or_si128(pkt_mb0, rss_hash0);
973 : : } /* if() on RSS hash parsing */
974 : :
975 [ # # ]: 0 : if (rxq->rx_flags & IAVF_RX_FLAGS_VLAN_TAG_LOC_L2TAG2_2) {
976 : : /* L2TAG2_2 */
977 : 0 : __m128i vlan_tci3 = _mm_slli_si128(descs_bh[3], 4);
978 : 0 : __m128i vlan_tci2 = _mm_slli_si128(descs_bh[2], 4);
979 : 0 : __m128i vlan_tci1 = _mm_slli_si128(descs_bh[1], 4);
980 : 0 : __m128i vlan_tci0 = _mm_slli_si128(descs_bh[0], 4);
981 : :
982 : : const __m128i vlan_tci_msk = _mm_set_epi32(0, 0xFFFF0000, 0, 0);
983 : :
984 : : vlan_tci3 = _mm_and_si128(vlan_tci3, vlan_tci_msk);
985 : : vlan_tci2 = _mm_and_si128(vlan_tci2, vlan_tci_msk);
986 : : vlan_tci1 = _mm_and_si128(vlan_tci1, vlan_tci_msk);
987 : : vlan_tci0 = _mm_and_si128(vlan_tci0, vlan_tci_msk);
988 : :
989 : : pkt_mb3 = _mm_or_si128(pkt_mb3, vlan_tci3);
990 : : pkt_mb2 = _mm_or_si128(pkt_mb2, vlan_tci2);
991 : : pkt_mb1 = _mm_or_si128(pkt_mb1, vlan_tci1);
992 : : pkt_mb0 = _mm_or_si128(pkt_mb0, vlan_tci0);
993 : : } /* if() on Vlan parsing */
994 : :
995 [ # # ]: 0 : if (offloads & RTE_ETH_RX_OFFLOAD_TIMESTAMP) {
996 : : uint32_t mask = 0xFFFFFFFF;
997 : : __m128i ts;
998 : : __m128i ts_low = _mm_setzero_si128();
999 : : __m128i ts_low1;
1000 : : __m128i max_ret;
1001 : : __m128i cmp_ret;
1002 : : uint8_t ret = 0;
1003 : : uint8_t shift = 4;
1004 : : __m128i ts_desp_mask = _mm_set_epi32(mask, 0, 0, 0);
1005 : : __m128i cmp_mask = _mm_set1_epi32(mask);
1006 : :
1007 [ # # ]: 0 : ts = _mm_and_si128(descs_bh[0], ts_desp_mask);
1008 : : ts_low = _mm_or_si128(ts_low, _mm_srli_si128(ts, 3 * 4));
1009 : 0 : ts = _mm_and_si128(descs_bh[1], ts_desp_mask);
1010 : : ts_low = _mm_or_si128(ts_low, _mm_srli_si128(ts, 2 * 4));
1011 : 0 : ts = _mm_and_si128(descs_bh[2], ts_desp_mask);
1012 : : ts_low = _mm_or_si128(ts_low, _mm_srli_si128(ts, 1 * 4));
1013 [ # # ]: 0 : ts = _mm_and_si128(descs_bh[3], ts_desp_mask);
1014 : : ts_low = _mm_or_si128(ts_low, ts);
1015 : :
1016 : : ts_low1 = _mm_slli_si128(ts_low, 4);
1017 : : ts_low1 = _mm_and_si128(ts_low, _mm_set_epi32(mask, mask, mask, 0));
1018 : : ts_low1 = _mm_or_si128(ts_low1, hw_low_last);
1019 : : hw_low_last = _mm_and_si128(ts_low, _mm_set_epi32(0, 0, 0, mask));
1020 : :
1021 : 0 : *RTE_MBUF_DYNFIELD(rx_pkts[pos + 0],
1022 : 0 : iavf_timestamp_dynfield_offset, uint32_t *) = _mm_extract_epi32(ts_low, 0);
1023 : 0 : *RTE_MBUF_DYNFIELD(rx_pkts[pos + 1],
1024 : 0 : iavf_timestamp_dynfield_offset, uint32_t *) = _mm_extract_epi32(ts_low, 1);
1025 : 0 : *RTE_MBUF_DYNFIELD(rx_pkts[pos + 2],
1026 : 0 : iavf_timestamp_dynfield_offset, uint32_t *) = _mm_extract_epi32(ts_low, 2);
1027 : 0 : *RTE_MBUF_DYNFIELD(rx_pkts[pos + 3],
1028 : 0 : iavf_timestamp_dynfield_offset, uint32_t *) = _mm_extract_epi32(ts_low, 3);
1029 : :
1030 [ # # ]: 0 : if (unlikely(is_tsinit)) {
1031 : : uint32_t in_timestamp;
1032 : :
1033 [ # # ]: 0 : if (iavf_get_phc_time(rxq))
1034 : 0 : PMD_DRV_LOG(ERR, "get physical time failed");
1035 : 0 : in_timestamp = *RTE_MBUF_DYNFIELD(rx_pkts[pos + 0],
1036 : : iavf_timestamp_dynfield_offset, uint32_t *);
1037 [ # # ]: 0 : rxq->phc_time = iavf_tstamp_convert_32b_64b(rxq->phc_time, in_timestamp);
1038 : : }
1039 : :
1040 : 0 : *RTE_MBUF_DYNFIELD(rx_pkts[pos + 0],
1041 : 0 : iavf_timestamp_dynfield_offset + 4, uint32_t *) = (uint32_t)(rxq->phc_time >> 32);
1042 : 0 : *RTE_MBUF_DYNFIELD(rx_pkts[pos + 1],
1043 : 0 : iavf_timestamp_dynfield_offset + 4, uint32_t *) = (uint32_t)(rxq->phc_time >> 32);
1044 : 0 : *RTE_MBUF_DYNFIELD(rx_pkts[pos + 2],
1045 : 0 : iavf_timestamp_dynfield_offset + 4, uint32_t *) = (uint32_t)(rxq->phc_time >> 32);
1046 : 0 : *RTE_MBUF_DYNFIELD(rx_pkts[pos + 3],
1047 [ # # ]: 0 : iavf_timestamp_dynfield_offset + 4, uint32_t *) = (uint32_t)(rxq->phc_time >> 32);
1048 : :
1049 : : max_ret = _mm_max_epu32(ts_low, ts_low1);
1050 : : cmp_ret = _mm_andnot_si128(_mm_cmpeq_epi32(max_ret, ts_low), cmp_mask);
1051 : :
1052 [ # # ]: 0 : if (_mm_testz_si128(cmp_ret, cmp_mask)) {
1053 : : inflection_point = 0;
1054 : : } else {
1055 : : inflection_point = 1;
1056 [ # # ]: 0 : while (shift > 1) {
1057 : 0 : shift = shift >> 1;
1058 : : __m128i mask_low = _mm_setzero_si128();
1059 : : __m128i mask_high = _mm_setzero_si128();
1060 [ # # # ]: 0 : switch (shift) {
1061 : 0 : case 2:
1062 : : mask_low = _mm_set_epi32(0, 0, mask, mask);
1063 : : mask_high = _mm_set_epi32(mask, mask, 0, 0);
1064 : 0 : break;
1065 : : case 1:
1066 : : mask_low = _mm_srli_si128(cmp_mask, 4);
1067 : : mask_high = _mm_slli_si128(cmp_mask, 4);
1068 : 0 : break;
1069 : : }
1070 : 0 : ret = _mm_testz_si128(cmp_ret, mask_low);
1071 [ # # ]: 0 : if (ret) {
1072 : 0 : ret = _mm_testz_si128(cmp_ret, mask_high);
1073 [ # # ]: 0 : inflection_point += ret ? 0 : shift;
1074 : : cmp_mask = mask_high;
1075 : : } else {
1076 : : cmp_mask = mask_low;
1077 : : }
1078 : : }
1079 : : }
1080 : : } /* if() on Timestamp parsing */
1081 : :
1082 : 0 : flex_desc_to_olflags_v(rxq, descs, descs_bh, &rx_pkts[pos]);
1083 : : #else
1084 : : flex_desc_to_olflags_v(rxq, descs, &rx_pkts[pos]);
1085 : : #endif
1086 : :
1087 : : /* C.2 get 4 pkts staterr value */
1088 : : staterr = _mm_unpacklo_epi32(sterr_tmp1, sterr_tmp2);
1089 : :
1090 : : /* D.3 copy final 3,4 data to rx_pkts */
1091 : : _mm_storeu_si128
1092 [ # # ]: 0 : ((void *)&rx_pkts[pos + 3]->rx_descriptor_fields1,
1093 : : pkt_mb3);
1094 : : _mm_storeu_si128
1095 : 0 : ((void *)&rx_pkts[pos + 2]->rx_descriptor_fields1,
1096 : : pkt_mb2);
1097 : :
1098 : : /* C* extract and record EOP bit */
1099 [ # # ]: 0 : if (split_packet) {
1100 : : /* and with mask to extract bits, flipping 1-0 */
1101 : : __m128i eop_bits = _mm_andnot_si128(staterr, eop_check);
1102 : : /* the staterr values are not in order, as the count
1103 : : * of dd bits doesn't care. However, for end of
1104 : : * packet tracking, we do care, so shuffle. This also
1105 : : * compresses the 32-bit values to 8-bit
1106 : : */
1107 : : eop_bits = _mm_shuffle_epi8(eop_bits, eop_shuf_mask);
1108 : : /* store the resulting 32-bit value */
1109 : 0 : *(int *)split_packet = _mm_cvtsi128_si32(eop_bits);
1110 : 0 : split_packet += IAVF_VPMD_DESCS_PER_LOOP;
1111 : : }
1112 : :
1113 : : /* C.3 calc available number of desc */
1114 : : staterr = _mm_and_si128(staterr, dd_check);
1115 : : staterr = _mm_packs_epi32(staterr, zero);
1116 : :
1117 : : /* D.3 copy final 1,2 data to rx_pkts */
1118 : : _mm_storeu_si128
1119 : 0 : ((void *)&rx_pkts[pos + 1]->rx_descriptor_fields1,
1120 : : pkt_mb1);
1121 : 0 : _mm_storeu_si128((void *)&rx_pkts[pos]->rx_descriptor_fields1,
1122 : : pkt_mb0);
1123 : 0 : flex_desc_to_ptype_v(descs, &rx_pkts[pos], ptype_tbl);
1124 : : /* C.4 calc available number of desc */
1125 [ # # ]: 0 : var = rte_popcount64(_mm_cvtsi128_si64(staterr));
1126 : 0 : nb_pkts_recd += var;
1127 : :
1128 : : #ifndef RTE_LIBRTE_IAVF_16BYTE_RX_DESC
1129 [ # # ]: 0 : if (rxq->offloads & RTE_ETH_RX_OFFLOAD_TIMESTAMP) {
1130 [ # # ]: 0 : inflection_point = (inflection_point <= var) ? inflection_point : 0;
1131 [ # # # # : 0 : switch (inflection_point) {
# # ]
1132 : 0 : case 1:
1133 : 0 : *RTE_MBUF_DYNFIELD(rx_pkts[pos + 0],
1134 : 0 : iavf_timestamp_dynfield_offset + 4, uint32_t *) += 1;
1135 : : /* fallthrough */
1136 : 0 : case 2:
1137 : 0 : *RTE_MBUF_DYNFIELD(rx_pkts[pos + 1],
1138 : 0 : iavf_timestamp_dynfield_offset + 4, uint32_t *) += 1;
1139 : : /* fallthrough */
1140 : 0 : case 3:
1141 : 0 : *RTE_MBUF_DYNFIELD(rx_pkts[pos + 2],
1142 : 0 : iavf_timestamp_dynfield_offset + 4, uint32_t *) += 1;
1143 : : /* fallthrough */
1144 : 0 : case 4:
1145 : 0 : *RTE_MBUF_DYNFIELD(rx_pkts[pos + 3],
1146 : 0 : iavf_timestamp_dynfield_offset + 4, uint32_t *) += 1;
1147 : 0 : rxq->phc_time += (uint64_t)1 << 32;
1148 : : /* fallthrough */
1149 : : case 0:
1150 : : break;
1151 : 0 : default:
1152 : 0 : PMD_DRV_LOG(ERR, "invalid inflection point for rx timestamp");
1153 : 0 : break;
1154 : : }
1155 : :
1156 : 0 : rxq->hw_time_update = rte_get_timer_cycles() / (rte_get_timer_hz() / 1000);
1157 : : }
1158 : : #endif
1159 : :
1160 [ # # ]: 0 : if (likely(var != IAVF_VPMD_DESCS_PER_LOOP))
1161 : : break;
1162 : : }
1163 : :
1164 : : #ifndef RTE_LIBRTE_IAVF_16BYTE_RX_DESC
1165 : : #ifdef IAVF_RX_TS_OFFLOAD
1166 : : if (nb_pkts_recd > 0 && (rxq->offloads & RTE_ETH_RX_OFFLOAD_TIMESTAMP))
1167 : : rxq->phc_time = *RTE_MBUF_DYNFIELD(rx_pkts[nb_pkts_recd - 1],
1168 : : iavf_timestamp_dynfield_offset, uint32_t *);
1169 : : #endif
1170 : : #endif
1171 : :
1172 : : /* Update our internal tail pointer */
1173 : 0 : rxq->rx_tail = (uint16_t)(rxq->rx_tail + nb_pkts_recd);
1174 : 0 : rxq->rx_tail = (uint16_t)(rxq->rx_tail & (rxq->nb_rx_desc - 1));
1175 : 0 : rxq->rxrearm_nb = (uint16_t)(rxq->rxrearm_nb + nb_pkts_recd);
1176 : :
1177 : 0 : return nb_pkts_recd;
1178 : : }
1179 : :
1180 : : /* Notice:
1181 : : * - nb_pkts < IAVF_DESCS_PER_LOOP, just return no packet
1182 : : * - nb_pkts > IAVF_VPMD_RX_MAX_BURST, only scan IAVF_VPMD_RX_MAX_BURST
1183 : : * numbers of DD bits
1184 : : */
1185 : : uint16_t
1186 : 0 : iavf_recv_pkts_vec(void *rx_queue, struct rte_mbuf **rx_pkts,
1187 : : uint16_t nb_pkts)
1188 : : {
1189 : 0 : return _recv_raw_pkts_vec(rx_queue, rx_pkts, nb_pkts, NULL);
1190 : : }
1191 : :
1192 : : /* Notice:
1193 : : * - nb_pkts < IAVF_DESCS_PER_LOOP, just return no packet
1194 : : * - nb_pkts > IAVF_VPMD_RX_MAX_BURST, only scan IAVF_VPMD_RX_MAX_BURST
1195 : : * numbers of DD bits
1196 : : */
1197 : : uint16_t
1198 : 0 : iavf_recv_pkts_vec_flex_rxd(void *rx_queue, struct rte_mbuf **rx_pkts,
1199 : : uint16_t nb_pkts)
1200 : : {
1201 : 0 : return _recv_raw_pkts_vec_flex_rxd(rx_queue, rx_pkts, nb_pkts, NULL);
1202 : : }
1203 : :
1204 : : /**
1205 : : * vPMD receive routine that reassembles single burst of 32 scattered packets
1206 : : *
1207 : : * Notice:
1208 : : * - nb_pkts < IAVF_VPMD_DESCS_PER_LOOP, just return no packet
1209 : : */
1210 : : static uint16_t
1211 : 0 : iavf_recv_scattered_burst_vec(void *rx_queue, struct rte_mbuf **rx_pkts,
1212 : : uint16_t nb_pkts)
1213 : : {
1214 : : struct iavf_rx_queue *rxq = rx_queue;
1215 : 0 : uint8_t split_flags[IAVF_VPMD_RX_MAX_BURST] = {0};
1216 : : unsigned int i = 0;
1217 : :
1218 : : /* get some new buffers */
1219 : 0 : uint16_t nb_bufs = _recv_raw_pkts_vec(rxq, rx_pkts, nb_pkts,
1220 : : split_flags);
1221 [ # # ]: 0 : if (nb_bufs == 0)
1222 : : return 0;
1223 : :
1224 : : /* happy day case, full burst + no packets to be joined */
1225 : : const uint64_t *split_fl64 = (uint64_t *)split_flags;
1226 : :
1227 [ # # ]: 0 : if (!rxq->pkt_first_seg &&
1228 [ # # # # ]: 0 : split_fl64[0] == 0 && split_fl64[1] == 0 &&
1229 [ # # # # ]: 0 : split_fl64[2] == 0 && split_fl64[3] == 0)
1230 : : return nb_bufs;
1231 : :
1232 : : /* reassemble any packets that need reassembly*/
1233 [ # # ]: 0 : if (!rxq->pkt_first_seg) {
1234 : : /* find the first split flag, and only reassemble then*/
1235 [ # # # # ]: 0 : while (i < nb_bufs && !split_flags[i])
1236 : 0 : i++;
1237 [ # # ]: 0 : if (i == nb_bufs)
1238 : : return nb_bufs;
1239 : 0 : rxq->pkt_first_seg = rx_pkts[i];
1240 : : }
1241 : 0 : return i + reassemble_packets(rxq, &rx_pkts[i], nb_bufs - i,
1242 : : &split_flags[i]);
1243 : : }
1244 : :
1245 : : /**
1246 : : * vPMD receive routine that reassembles scattered packets.
1247 : : */
1248 : : uint16_t
1249 : 0 : iavf_recv_scattered_pkts_vec(void *rx_queue, struct rte_mbuf **rx_pkts,
1250 : : uint16_t nb_pkts)
1251 : : {
1252 : : uint16_t retval = 0;
1253 : :
1254 [ # # ]: 0 : while (nb_pkts > IAVF_VPMD_RX_MAX_BURST) {
1255 : : uint16_t burst;
1256 : :
1257 : 0 : burst = iavf_recv_scattered_burst_vec(rx_queue,
1258 : 0 : rx_pkts + retval,
1259 : : IAVF_VPMD_RX_MAX_BURST);
1260 : 0 : retval += burst;
1261 : 0 : nb_pkts -= burst;
1262 [ # # ]: 0 : if (burst < IAVF_VPMD_RX_MAX_BURST)
1263 : 0 : return retval;
1264 : : }
1265 : :
1266 : 0 : return retval + iavf_recv_scattered_burst_vec(rx_queue,
1267 : 0 : rx_pkts + retval,
1268 : : nb_pkts);
1269 : : }
1270 : :
1271 : : /**
1272 : : * vPMD receive routine that reassembles single burst of 32 scattered packets
1273 : : * for flex RxD
1274 : : *
1275 : : * Notice:
1276 : : * - nb_pkts < IAVF_VPMD_DESCS_PER_LOOP, just return no packet
1277 : : */
1278 : : static uint16_t
1279 : 0 : iavf_recv_scattered_burst_vec_flex_rxd(void *rx_queue,
1280 : : struct rte_mbuf **rx_pkts,
1281 : : uint16_t nb_pkts)
1282 : : {
1283 : : struct iavf_rx_queue *rxq = rx_queue;
1284 : 0 : uint8_t split_flags[IAVF_VPMD_RX_MAX_BURST] = {0};
1285 : : unsigned int i = 0;
1286 : :
1287 : : /* get some new buffers */
1288 : 0 : uint16_t nb_bufs = _recv_raw_pkts_vec_flex_rxd(rxq, rx_pkts, nb_pkts,
1289 : : split_flags);
1290 [ # # ]: 0 : if (nb_bufs == 0)
1291 : : return 0;
1292 : :
1293 : : /* happy day case, full burst + no packets to be joined */
1294 : : const uint64_t *split_fl64 = (uint64_t *)split_flags;
1295 : :
1296 [ # # ]: 0 : if (!rxq->pkt_first_seg &&
1297 [ # # # # ]: 0 : split_fl64[0] == 0 && split_fl64[1] == 0 &&
1298 [ # # # # ]: 0 : split_fl64[2] == 0 && split_fl64[3] == 0)
1299 : : return nb_bufs;
1300 : :
1301 : : /* reassemble any packets that need reassembly*/
1302 [ # # ]: 0 : if (!rxq->pkt_first_seg) {
1303 : : /* find the first split flag, and only reassemble then*/
1304 [ # # # # ]: 0 : while (i < nb_bufs && !split_flags[i])
1305 : 0 : i++;
1306 [ # # ]: 0 : if (i == nb_bufs)
1307 : : return nb_bufs;
1308 : 0 : rxq->pkt_first_seg = rx_pkts[i];
1309 : : }
1310 : 0 : return i + reassemble_packets(rxq, &rx_pkts[i], nb_bufs - i,
1311 : : &split_flags[i]);
1312 : : }
1313 : :
1314 : : /**
1315 : : * vPMD receive routine that reassembles scattered packets for flex RxD
1316 : : */
1317 : : uint16_t
1318 : 0 : iavf_recv_scattered_pkts_vec_flex_rxd(void *rx_queue,
1319 : : struct rte_mbuf **rx_pkts,
1320 : : uint16_t nb_pkts)
1321 : : {
1322 : : uint16_t retval = 0;
1323 : :
1324 [ # # ]: 0 : while (nb_pkts > IAVF_VPMD_RX_MAX_BURST) {
1325 : : uint16_t burst;
1326 : :
1327 : 0 : burst = iavf_recv_scattered_burst_vec_flex_rxd(rx_queue,
1328 : 0 : rx_pkts + retval,
1329 : : IAVF_VPMD_RX_MAX_BURST);
1330 : 0 : retval += burst;
1331 : 0 : nb_pkts -= burst;
1332 [ # # ]: 0 : if (burst < IAVF_VPMD_RX_MAX_BURST)
1333 : 0 : return retval;
1334 : : }
1335 : :
1336 : 0 : return retval + iavf_recv_scattered_burst_vec_flex_rxd(rx_queue,
1337 : 0 : rx_pkts + retval,
1338 : : nb_pkts);
1339 : : }
1340 : :
1341 : : static inline void
1342 : : vtx1(volatile struct iavf_tx_desc *txdp, struct rte_mbuf *pkt, uint64_t flags)
1343 : : {
1344 : 0 : uint64_t high_qw =
1345 : : (IAVF_TX_DESC_DTYPE_DATA |
1346 : : ((uint64_t)flags << IAVF_TXD_QW1_CMD_SHIFT) |
1347 : 0 : ((uint64_t)pkt->data_len <<
1348 : : IAVF_TXD_QW1_TX_BUF_SZ_SHIFT));
1349 : :
1350 : 0 : __m128i descriptor = _mm_set_epi64x(high_qw,
1351 : 0 : pkt->buf_iova + pkt->data_off);
1352 : : _mm_store_si128((__m128i *)txdp, descriptor);
1353 : : }
1354 : :
1355 : : static inline void
1356 : : iavf_vtx(volatile struct iavf_tx_desc *txdp, struct rte_mbuf **pkt,
1357 : : uint16_t nb_pkts, uint64_t flags)
1358 : : {
1359 : : int i;
1360 : :
1361 [ # # ]: 0 : for (i = 0; i < nb_pkts; ++i, ++txdp, ++pkt)
1362 : 0 : vtx1(txdp, *pkt, flags);
1363 : : }
1364 : :
1365 : : uint16_t
1366 : 0 : iavf_xmit_fixed_burst_vec(void *tx_queue, struct rte_mbuf **tx_pkts,
1367 : : uint16_t nb_pkts)
1368 : : {
1369 : : struct iavf_tx_queue *txq = (struct iavf_tx_queue *)tx_queue;
1370 : : volatile struct iavf_tx_desc *txdp;
1371 : : struct iavf_tx_entry *txep;
1372 : : uint16_t n, nb_commit, tx_id;
1373 : : uint64_t flags = IAVF_TX_DESC_CMD_EOP | 0x04; /* bit 2 must be set */
1374 : : uint64_t rs = IAVF_TX_DESC_CMD_RS | flags;
1375 : : int i;
1376 : :
1377 [ # # ]: 0 : if (txq->nb_free < txq->free_thresh)
1378 : : iavf_tx_free_bufs(txq);
1379 : :
1380 : 0 : nb_pkts = (uint16_t)RTE_MIN(txq->nb_free, nb_pkts);
1381 [ # # ]: 0 : if (unlikely(nb_pkts == 0))
1382 : : return 0;
1383 : : nb_commit = nb_pkts;
1384 : :
1385 : 0 : tx_id = txq->tx_tail;
1386 : 0 : txdp = &txq->tx_ring[tx_id];
1387 : 0 : txep = &txq->sw_ring[tx_id];
1388 : :
1389 : 0 : txq->nb_free = (uint16_t)(txq->nb_free - nb_pkts);
1390 : :
1391 : 0 : n = (uint16_t)(txq->nb_tx_desc - tx_id);
1392 [ # # ]: 0 : if (nb_commit >= n) {
1393 : 0 : tx_backlog_entry(txep, tx_pkts, n);
1394 : :
1395 [ # # ]: 0 : for (i = 0; i < n - 1; ++i, ++tx_pkts, ++txdp)
1396 : 0 : vtx1(txdp, *tx_pkts, flags);
1397 : :
1398 : 0 : vtx1(txdp, *tx_pkts++, rs);
1399 : :
1400 : 0 : nb_commit = (uint16_t)(nb_commit - n);
1401 : :
1402 : : tx_id = 0;
1403 : 0 : txq->next_rs = (uint16_t)(txq->rs_thresh - 1);
1404 : :
1405 : : /* avoid reach the end of ring */
1406 : 0 : txdp = &txq->tx_ring[tx_id];
1407 : 0 : txep = &txq->sw_ring[tx_id];
1408 : : }
1409 : :
1410 : 0 : tx_backlog_entry(txep, tx_pkts, nb_commit);
1411 : :
1412 : : iavf_vtx(txdp, tx_pkts, nb_commit, flags);
1413 : :
1414 : 0 : tx_id = (uint16_t)(tx_id + nb_commit);
1415 [ # # ]: 0 : if (tx_id > txq->next_rs) {
1416 : 0 : txq->tx_ring[txq->next_rs].cmd_type_offset_bsz |=
1417 : : rte_cpu_to_le_64(((uint64_t)IAVF_TX_DESC_CMD_RS) <<
1418 : : IAVF_TXD_QW1_CMD_SHIFT);
1419 : 0 : txq->next_rs =
1420 : 0 : (uint16_t)(txq->next_rs + txq->rs_thresh);
1421 : : }
1422 : :
1423 : 0 : txq->tx_tail = tx_id;
1424 : :
1425 : : PMD_TX_LOG(DEBUG, "port_id=%u queue_id=%u tx_tail=%u nb_pkts=%u",
1426 : : txq->port_id, txq->queue_id, tx_id, nb_pkts);
1427 : :
1428 : 0 : IAVF_PCI_REG_WC_WRITE(txq->qtx_tail, txq->tx_tail);
1429 : :
1430 : : return nb_pkts;
1431 : : }
1432 : :
1433 : : uint16_t
1434 : 0 : iavf_xmit_pkts_vec(void *tx_queue, struct rte_mbuf **tx_pkts,
1435 : : uint16_t nb_pkts)
1436 : : {
1437 : : uint16_t nb_tx = 0;
1438 : : struct iavf_tx_queue *txq = (struct iavf_tx_queue *)tx_queue;
1439 : :
1440 [ # # ]: 0 : while (nb_pkts) {
1441 : : uint16_t ret, num;
1442 : :
1443 : : /* cross rs_thresh boundary is not allowed */
1444 : 0 : num = (uint16_t)RTE_MIN(nb_pkts, txq->rs_thresh);
1445 : 0 : ret = iavf_xmit_fixed_burst_vec(tx_queue, &tx_pkts[nb_tx], num);
1446 : 0 : nb_tx += ret;
1447 : 0 : nb_pkts -= ret;
1448 [ # # ]: 0 : if (ret < num)
1449 : : break;
1450 : : }
1451 : :
1452 : 0 : return nb_tx;
1453 : : }
1454 : :
1455 : : void __rte_cold
1456 : 0 : iavf_rx_queue_release_mbufs_sse(struct iavf_rx_queue *rxq)
1457 : : {
1458 : 0 : _iavf_rx_queue_release_mbufs_vec(rxq);
1459 : 0 : }
1460 : :
1461 : : void __rte_cold
1462 : 0 : iavf_tx_queue_release_mbufs_sse(struct iavf_tx_queue *txq)
1463 : : {
1464 : 0 : _iavf_tx_queue_release_mbufs_vec(txq);
1465 : 0 : }
1466 : :
1467 : : int __rte_cold
1468 : 0 : iavf_txq_vec_setup(struct iavf_tx_queue *txq)
1469 : : {
1470 : 0 : txq->rel_mbufs_type = IAVF_REL_MBUFS_SSE_VEC;
1471 : 0 : return 0;
1472 : : }
1473 : :
1474 : : int __rte_cold
1475 : 0 : iavf_rxq_vec_setup(struct iavf_rx_queue *rxq)
1476 : : {
1477 : 0 : rxq->rel_mbufs_type = IAVF_REL_MBUFS_SSE_VEC;
1478 : 0 : return iavf_rxq_vec_setup_default(rxq);
1479 : : }
1480 : :
1481 : : int __rte_cold
1482 : 0 : iavf_rx_vec_dev_check(struct rte_eth_dev *dev)
1483 : : {
1484 : 0 : return iavf_rx_vec_dev_check_default(dev);
1485 : : }
1486 : :
1487 : : int __rte_cold
1488 : 0 : iavf_tx_vec_dev_check(struct rte_eth_dev *dev)
1489 : : {
1490 : 0 : return iavf_tx_vec_dev_check_default(dev);
1491 : : }
|