Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(c) 2019 Intel Corporation
3 : : */
4 : :
5 : : #include "ice_rxtx_vec_common.h"
6 : :
7 : : #include <tmmintrin.h>
8 : :
9 : : #ifndef __INTEL_COMPILER
10 : : #pragma GCC diagnostic ignored "-Wcast-qual"
11 : : #endif
12 : :
13 : : static inline __m128i
14 : : ice_flex_rxd_to_fdir_flags_vec(const __m128i fdir_id0_3)
15 : : {
16 : : #define FDID_MIS_MAGIC 0xFFFFFFFF
17 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_RX_FDIR != (1 << 2));
18 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_RX_FDIR_ID != (1 << 13));
19 : : const __m128i pkt_fdir_bit = _mm_set1_epi32(RTE_MBUF_F_RX_FDIR |
20 : : RTE_MBUF_F_RX_FDIR_ID);
21 : : /* desc->flow_id field == 0xFFFFFFFF means fdir mismatch */
22 : : const __m128i fdir_mis_mask = _mm_set1_epi32(FDID_MIS_MAGIC);
23 : : __m128i fdir_mask = _mm_cmpeq_epi32(fdir_id0_3,
24 : : fdir_mis_mask);
25 : : /* this XOR op results to bit-reverse the fdir_mask */
26 : : fdir_mask = _mm_xor_si128(fdir_mask, fdir_mis_mask);
27 : : const __m128i fdir_flags = _mm_and_si128(fdir_mask, pkt_fdir_bit);
28 : :
29 : : return fdir_flags;
30 : : }
31 : :
32 : : static inline void
33 : 0 : ice_rxq_rearm(struct ice_rx_queue *rxq)
34 : : {
35 : : int i;
36 : : uint16_t rx_id;
37 : : volatile union ice_rx_flex_desc *rxdp;
38 : 0 : struct ice_rx_entry *rxep = &rxq->sw_ring[rxq->rxrearm_start];
39 : : struct rte_mbuf *mb0, *mb1;
40 : : __m128i hdr_room = _mm_set_epi64x(RTE_PKTMBUF_HEADROOM,
41 : : RTE_PKTMBUF_HEADROOM);
42 : : __m128i dma_addr0, dma_addr1;
43 : :
44 : 0 : rxdp = rxq->rx_ring + rxq->rxrearm_start;
45 : :
46 : : /* Pull 'n' more MBUFs into the software ring */
47 [ # # # # ]: 0 : if (rte_mempool_get_bulk(rxq->mp,
48 : : (void *)rxep,
49 : : ICE_RXQ_REARM_THRESH) < 0) {
50 : 0 : if (rxq->rxrearm_nb + ICE_RXQ_REARM_THRESH >=
51 [ # # ]: 0 : rxq->nb_rx_desc) {
52 : : dma_addr0 = _mm_setzero_si128();
53 [ # # ]: 0 : for (i = 0; i < ICE_DESCS_PER_LOOP; i++) {
54 : 0 : rxep[i].mbuf = &rxq->fake_mbuf;
55 : 0 : _mm_store_si128((__m128i *)&rxdp[i].read,
56 : : dma_addr0);
57 : : }
58 : : }
59 : 0 : rte_eth_devices[rxq->port_id].data->rx_mbuf_alloc_failed +=
60 : : ICE_RXQ_REARM_THRESH;
61 : 0 : return;
62 : : }
63 : :
64 : : /* Initialize the mbufs in vector, process 2 mbufs in one loop */
65 [ # # ]: 0 : for (i = 0; i < ICE_RXQ_REARM_THRESH; i += 2, rxep += 2) {
66 : : __m128i vaddr0, vaddr1;
67 : :
68 : 0 : mb0 = rxep[0].mbuf;
69 : 0 : mb1 = rxep[1].mbuf;
70 : :
71 : : #if RTE_IOVA_IN_MBUF
72 : : /* load buf_addr(lo 64bit) and buf_iova(hi 64bit) */
73 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, buf_iova) !=
74 : : offsetof(struct rte_mbuf, buf_addr) + 8);
75 : : #endif
76 : : vaddr0 = _mm_loadu_si128((__m128i *)&mb0->buf_addr);
77 : : vaddr1 = _mm_loadu_si128((__m128i *)&mb1->buf_addr);
78 : :
79 : : #if RTE_IOVA_IN_MBUF
80 : : /* convert pa to dma_addr hdr/data */
81 : : dma_addr0 = _mm_unpackhi_epi64(vaddr0, vaddr0);
82 : : dma_addr1 = _mm_unpackhi_epi64(vaddr1, vaddr1);
83 : : #else
84 : : /* convert va to dma_addr hdr/data */
85 : : dma_addr0 = _mm_unpacklo_epi64(vaddr0, vaddr0);
86 : : dma_addr1 = _mm_unpacklo_epi64(vaddr1, vaddr1);
87 : : #endif
88 : :
89 : : /* add headroom to pa values */
90 : : dma_addr0 = _mm_add_epi64(dma_addr0, hdr_room);
91 : : dma_addr1 = _mm_add_epi64(dma_addr1, hdr_room);
92 : :
93 : : /* flush desc with pa dma_addr */
94 : : _mm_store_si128((__m128i *)&rxdp++->read, dma_addr0);
95 : 0 : _mm_store_si128((__m128i *)&rxdp++->read, dma_addr1);
96 : : }
97 : :
98 : 0 : rxq->rxrearm_start += ICE_RXQ_REARM_THRESH;
99 [ # # ]: 0 : if (rxq->rxrearm_start >= rxq->nb_rx_desc)
100 : 0 : rxq->rxrearm_start = 0;
101 : :
102 : 0 : rxq->rxrearm_nb -= ICE_RXQ_REARM_THRESH;
103 : :
104 [ # # ]: 0 : rx_id = (uint16_t)((rxq->rxrearm_start == 0) ?
105 : : (rxq->nb_rx_desc - 1) : (rxq->rxrearm_start - 1));
106 : :
107 : : /* Update the tail pointer on the NIC */
108 : 0 : ICE_PCI_REG_WC_WRITE(rxq->qrx_tail, rx_id);
109 : : }
110 : :
111 : : static inline void
112 : 0 : ice_rx_desc_to_olflags_v(struct ice_rx_queue *rxq, __m128i descs[4],
113 : : struct rte_mbuf **rx_pkts)
114 : : {
115 [ # # ]: 0 : const __m128i mbuf_init = _mm_set_epi64x(0, rxq->mbuf_initializer);
116 : : __m128i rearm0, rearm1, rearm2, rearm3;
117 : :
118 : : __m128i tmp_desc, flags, rss_vlan;
119 : :
120 : : /* mask everything except checksum, RSS and VLAN flags.
121 : : * bit6:4 for checksum.
122 : : * bit12 for RSS indication.
123 : : * bit13 for VLAN indication.
124 : : */
125 : : const __m128i desc_mask = _mm_set_epi32(0x30f0, 0x30f0,
126 : : 0x30f0, 0x30f0);
127 : : const __m128i cksum_mask = _mm_set_epi32(RTE_MBUF_F_RX_IP_CKSUM_MASK |
128 : : RTE_MBUF_F_RX_L4_CKSUM_MASK |
129 : : RTE_MBUF_F_RX_OUTER_L4_CKSUM_MASK |
130 : : RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD,
131 : : RTE_MBUF_F_RX_IP_CKSUM_MASK |
132 : : RTE_MBUF_F_RX_L4_CKSUM_MASK |
133 : : RTE_MBUF_F_RX_OUTER_L4_CKSUM_MASK |
134 : : RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD,
135 : : RTE_MBUF_F_RX_IP_CKSUM_MASK |
136 : : RTE_MBUF_F_RX_L4_CKSUM_MASK |
137 : : RTE_MBUF_F_RX_OUTER_L4_CKSUM_MASK |
138 : : RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD,
139 : : RTE_MBUF_F_RX_IP_CKSUM_MASK |
140 : : RTE_MBUF_F_RX_L4_CKSUM_MASK |
141 : : RTE_MBUF_F_RX_OUTER_L4_CKSUM_MASK |
142 : : RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD);
143 : :
144 : : /* map the checksum, rss and vlan fields to the checksum, rss
145 : : * and vlan flag
146 : : */
147 : : const __m128i cksum_flags =
148 : : _mm_set_epi8((RTE_MBUF_F_RX_OUTER_L4_CKSUM_BAD >> 20 |
149 : : RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD | RTE_MBUF_F_RX_L4_CKSUM_BAD |
150 : : RTE_MBUF_F_RX_IP_CKSUM_BAD) >> 1,
151 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_BAD >> 20 | RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD |
152 : : RTE_MBUF_F_RX_L4_CKSUM_BAD | RTE_MBUF_F_RX_IP_CKSUM_GOOD) >> 1,
153 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_BAD >> 20 | RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD |
154 : : RTE_MBUF_F_RX_L4_CKSUM_GOOD | RTE_MBUF_F_RX_IP_CKSUM_BAD) >> 1,
155 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_BAD >> 20 | RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD |
156 : : RTE_MBUF_F_RX_L4_CKSUM_GOOD | RTE_MBUF_F_RX_IP_CKSUM_GOOD) >> 1,
157 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_BAD >> 20 | RTE_MBUF_F_RX_L4_CKSUM_BAD |
158 : : RTE_MBUF_F_RX_IP_CKSUM_BAD) >> 1,
159 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_BAD >> 20 | RTE_MBUF_F_RX_L4_CKSUM_BAD |
160 : : RTE_MBUF_F_RX_IP_CKSUM_GOOD) >> 1,
161 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_BAD >> 20 | RTE_MBUF_F_RX_L4_CKSUM_GOOD |
162 : : RTE_MBUF_F_RX_IP_CKSUM_BAD) >> 1,
163 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_BAD >> 20 | RTE_MBUF_F_RX_L4_CKSUM_GOOD |
164 : : RTE_MBUF_F_RX_IP_CKSUM_GOOD) >> 1,
165 : : /**
166 : : * shift right 20 bits to use the low two bits to indicate
167 : : * outer checksum status
168 : : * shift right 1 bit to make sure it not exceed 255
169 : : */
170 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_GOOD >> 20 | RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD |
171 : : RTE_MBUF_F_RX_L4_CKSUM_BAD | RTE_MBUF_F_RX_IP_CKSUM_BAD) >> 1,
172 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_GOOD >> 20 | RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD |
173 : : RTE_MBUF_F_RX_L4_CKSUM_BAD | RTE_MBUF_F_RX_IP_CKSUM_GOOD) >> 1,
174 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_GOOD >> 20 | RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD |
175 : : RTE_MBUF_F_RX_L4_CKSUM_GOOD | RTE_MBUF_F_RX_IP_CKSUM_BAD) >> 1,
176 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_GOOD >> 20 | RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD |
177 : : RTE_MBUF_F_RX_L4_CKSUM_GOOD | RTE_MBUF_F_RX_IP_CKSUM_GOOD) >> 1,
178 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_GOOD >> 20 | RTE_MBUF_F_RX_L4_CKSUM_BAD |
179 : : RTE_MBUF_F_RX_IP_CKSUM_BAD) >> 1,
180 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_GOOD >> 20 | RTE_MBUF_F_RX_L4_CKSUM_BAD |
181 : : RTE_MBUF_F_RX_IP_CKSUM_GOOD) >> 1,
182 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_GOOD >> 20 | RTE_MBUF_F_RX_L4_CKSUM_GOOD |
183 : : RTE_MBUF_F_RX_IP_CKSUM_BAD) >> 1,
184 : : (RTE_MBUF_F_RX_OUTER_L4_CKSUM_GOOD >> 20 | RTE_MBUF_F_RX_L4_CKSUM_GOOD |
185 : : RTE_MBUF_F_RX_IP_CKSUM_GOOD) >> 1);
186 : :
187 : : const __m128i rss_vlan_flags = _mm_set_epi8(0, 0, 0, 0,
188 : : 0, 0, 0, 0,
189 : : 0, 0, 0, 0,
190 : : RTE_MBUF_F_RX_RSS_HASH | RTE_MBUF_F_RX_VLAN | RTE_MBUF_F_RX_VLAN_STRIPPED,
191 : : RTE_MBUF_F_RX_VLAN | RTE_MBUF_F_RX_VLAN_STRIPPED,
192 : : RTE_MBUF_F_RX_RSS_HASH, 0);
193 : :
194 : : /* merge 4 descriptors */
195 [ # # ]: 0 : flags = _mm_unpackhi_epi32(descs[0], descs[1]);
196 [ # # ]: 0 : tmp_desc = _mm_unpackhi_epi32(descs[2], descs[3]);
197 : : tmp_desc = _mm_unpacklo_epi64(flags, tmp_desc);
198 : : tmp_desc = _mm_and_si128(tmp_desc, desc_mask);
199 : :
200 : : /* checksum flags */
201 : : tmp_desc = _mm_srli_epi32(tmp_desc, 4);
202 : : flags = _mm_shuffle_epi8(cksum_flags, tmp_desc);
203 : : /* then we shift left 1 bit */
204 : : flags = _mm_slli_epi32(flags, 1);
205 : :
206 : : __m128i l4_outer_mask = _mm_set_epi32(0x6, 0x6, 0x6, 0x6);
207 : : __m128i l4_outer_flags = _mm_and_si128(flags, l4_outer_mask);
208 : : l4_outer_flags = _mm_slli_epi32(l4_outer_flags, 20);
209 : :
210 : : __m128i l3_l4_mask = _mm_set_epi32(~0x6, ~0x6, ~0x6, ~0x6);
211 : : __m128i l3_l4_flags = _mm_and_si128(flags, l3_l4_mask);
212 : : flags = _mm_or_si128(l3_l4_flags, l4_outer_flags);
213 : : /* we need to mask out the redundant bits introduced by RSS or
214 : : * VLAN fields.
215 : : */
216 : : flags = _mm_and_si128(flags, cksum_mask);
217 : :
218 : : /* RSS, VLAN flag */
219 : : tmp_desc = _mm_srli_epi32(tmp_desc, 8);
220 : : rss_vlan = _mm_shuffle_epi8(rss_vlan_flags, tmp_desc);
221 : :
222 : : /* merge the flags */
223 : : flags = _mm_or_si128(flags, rss_vlan);
224 : :
225 [ # # ]: 0 : if (rxq->fdir_enabled) {
226 : : const __m128i fdir_id0_1 =
227 : : _mm_unpackhi_epi32(descs[0], descs[1]);
228 : :
229 : : const __m128i fdir_id2_3 =
230 : : _mm_unpackhi_epi32(descs[2], descs[3]);
231 : :
232 : : const __m128i fdir_id0_3 =
233 : : _mm_unpackhi_epi64(fdir_id0_1, fdir_id2_3);
234 : :
235 : : const __m128i fdir_flags =
236 : : ice_flex_rxd_to_fdir_flags_vec(fdir_id0_3);
237 : :
238 : : /* merge with fdir_flags */
239 : : flags = _mm_or_si128(flags, fdir_flags);
240 : :
241 : : /* write fdir_id to mbuf */
242 : 0 : rx_pkts[0]->hash.fdir.hi =
243 : 0 : _mm_extract_epi32(fdir_id0_3, 0);
244 : :
245 : 0 : rx_pkts[1]->hash.fdir.hi =
246 : 0 : _mm_extract_epi32(fdir_id0_3, 1);
247 : :
248 : 0 : rx_pkts[2]->hash.fdir.hi =
249 : 0 : _mm_extract_epi32(fdir_id0_3, 2);
250 : :
251 : 0 : rx_pkts[3]->hash.fdir.hi =
252 : 0 : _mm_extract_epi32(fdir_id0_3, 3);
253 : : } /* if() on fdir_enabled */
254 : :
255 : : /**
256 : : * At this point, we have the 4 sets of flags in the low 16-bits
257 : : * of each 32-bit value in flags.
258 : : * We want to extract these, and merge them with the mbuf init data
259 : : * so we can do a single 16-byte write to the mbuf to set the flags
260 : : * and all the other initialization fields. Extracting the
261 : : * appropriate flags means that we have to do a shift and blend for
262 : : * each mbuf before we do the write.
263 : : */
264 : : rearm0 = _mm_blend_epi16(mbuf_init, _mm_slli_si128(flags, 8), 0x30);
265 : : rearm1 = _mm_blend_epi16(mbuf_init, _mm_slli_si128(flags, 4), 0x30);
266 : : rearm2 = _mm_blend_epi16(mbuf_init, flags, 0x30);
267 : : rearm3 = _mm_blend_epi16(mbuf_init, _mm_srli_si128(flags, 4), 0x30);
268 : :
269 : : /* write the rearm data and the olflags in one write */
270 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, ol_flags) !=
271 : : offsetof(struct rte_mbuf, rearm_data) + 8);
272 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, rearm_data) !=
273 : : RTE_ALIGN(offsetof(struct rte_mbuf, rearm_data), 16));
274 : 0 : _mm_store_si128((__m128i *)&rx_pkts[0]->rearm_data, rearm0);
275 : 0 : _mm_store_si128((__m128i *)&rx_pkts[1]->rearm_data, rearm1);
276 : 0 : _mm_store_si128((__m128i *)&rx_pkts[2]->rearm_data, rearm2);
277 : 0 : _mm_store_si128((__m128i *)&rx_pkts[3]->rearm_data, rearm3);
278 : 0 : }
279 : :
280 : : static inline void
281 : 0 : ice_rx_desc_to_ptype_v(__m128i descs[4], struct rte_mbuf **rx_pkts,
282 : : uint32_t *ptype_tbl)
283 : : {
284 : : const __m128i ptype_mask = _mm_set_epi16(ICE_RX_FLEX_DESC_PTYPE_M, 0,
285 : : ICE_RX_FLEX_DESC_PTYPE_M, 0,
286 : : ICE_RX_FLEX_DESC_PTYPE_M, 0,
287 : : ICE_RX_FLEX_DESC_PTYPE_M, 0);
288 : 0 : __m128i ptype_01 = _mm_unpacklo_epi32(descs[0], descs[1]);
289 : 0 : __m128i ptype_23 = _mm_unpacklo_epi32(descs[2], descs[3]);
290 : : __m128i ptype_all = _mm_unpacklo_epi64(ptype_01, ptype_23);
291 : :
292 : : ptype_all = _mm_and_si128(ptype_all, ptype_mask);
293 : :
294 : 0 : rx_pkts[0]->packet_type = ptype_tbl[_mm_extract_epi16(ptype_all, 1)];
295 : 0 : rx_pkts[1]->packet_type = ptype_tbl[_mm_extract_epi16(ptype_all, 3)];
296 : 0 : rx_pkts[2]->packet_type = ptype_tbl[_mm_extract_epi16(ptype_all, 5)];
297 : 0 : rx_pkts[3]->packet_type = ptype_tbl[_mm_extract_epi16(ptype_all, 7)];
298 : 0 : }
299 : :
300 : : /**
301 : : * vPMD raw receive routine, only accept(nb_pkts >= ICE_DESCS_PER_LOOP)
302 : : *
303 : : * Notice:
304 : : * - nb_pkts < ICE_DESCS_PER_LOOP, just return no packet
305 : : * - floor align nb_pkts to a ICE_DESCS_PER_LOOP power-of-two
306 : : */
307 : : static inline uint16_t
308 : 0 : _ice_recv_raw_pkts_vec(struct ice_rx_queue *rxq, struct rte_mbuf **rx_pkts,
309 : : uint16_t nb_pkts, uint8_t *split_packet)
310 : : {
311 : : volatile union ice_rx_flex_desc *rxdp;
312 : : struct ice_rx_entry *sw_ring;
313 : : uint16_t nb_pkts_recd;
314 : : int pos;
315 : : uint64_t var;
316 : 0 : uint32_t *ptype_tbl = rxq->vsi->adapter->ptype_tbl;
317 : 0 : __m128i crc_adjust = _mm_set_epi16
318 : : (0, 0, 0, /* ignore non-length fields */
319 : : -rxq->crc_len, /* sub crc on data_len */
320 : : 0, /* ignore high-16bits of pkt_len */
321 : 0 : -rxq->crc_len, /* sub crc on pkt_len */
322 : : 0, 0 /* ignore pkt_type field */
323 : : );
324 : : const __m128i zero = _mm_setzero_si128();
325 : : /* mask to shuffle from desc. to mbuf */
326 : : const __m128i shuf_msk = _mm_set_epi8
327 : : (0xFF, 0xFF,
328 : : 0xFF, 0xFF, /* rss hash parsed separately */
329 : : 11, 10, /* octet 10~11, 16 bits vlan_macip */
330 : : 5, 4, /* octet 4~5, 16 bits data_len */
331 : : 0xFF, 0xFF, /* skip high 16 bits pkt_len, zero out */
332 : : 5, 4, /* octet 4~5, low 16 bits pkt_len */
333 : : 0xFF, 0xFF, /* pkt_type set as unknown */
334 : : 0xFF, 0xFF /* pkt_type set as unknown */
335 : : );
336 : : const __m128i eop_shuf_mask = _mm_set_epi8(0xFF, 0xFF,
337 : : 0xFF, 0xFF,
338 : : 0xFF, 0xFF,
339 : : 0xFF, 0xFF,
340 : : 0xFF, 0xFF,
341 : : 0xFF, 0xFF,
342 : : 0x04, 0x0C,
343 : : 0x00, 0x08);
344 : :
345 : : /**
346 : : * compile-time check the above crc_adjust layout is correct.
347 : : * NOTE: the first field (lowest address) is given last in set_epi16
348 : : * call above.
349 : : */
350 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, pkt_len) !=
351 : : offsetof(struct rte_mbuf, rx_descriptor_fields1) + 4);
352 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, data_len) !=
353 : : offsetof(struct rte_mbuf, rx_descriptor_fields1) + 8);
354 : :
355 : : /* 4 packets DD mask */
356 : : const __m128i dd_check = _mm_set_epi64x(0x0000000100000001LL,
357 : : 0x0000000100000001LL);
358 : : /* 4 packets EOP mask */
359 : : const __m128i eop_check = _mm_set_epi64x(0x0000000200000002LL,
360 : : 0x0000000200000002LL);
361 : :
362 : : /* nb_pkts has to be floor-aligned to ICE_DESCS_PER_LOOP */
363 : 0 : nb_pkts = RTE_ALIGN_FLOOR(nb_pkts, ICE_DESCS_PER_LOOP);
364 : :
365 : : /* Just the act of getting into the function from the application is
366 : : * going to cost about 7 cycles
367 : : */
368 : 0 : rxdp = rxq->rx_ring + rxq->rx_tail;
369 : :
370 : : rte_prefetch0(rxdp);
371 : :
372 : : /* See if we need to rearm the RX queue - gives the prefetch a bit
373 : : * of time to act
374 : : */
375 [ # # ]: 0 : if (rxq->rxrearm_nb > ICE_RXQ_REARM_THRESH)
376 : 0 : ice_rxq_rearm(rxq);
377 : :
378 : : /* Before we start moving massive data around, check to see if
379 : : * there is actually a packet available
380 : : */
381 [ # # ]: 0 : if (!(rxdp->wb.status_error0 &
382 : : rte_cpu_to_le_32(1 << ICE_RX_FLEX_DESC_STATUS0_DD_S)))
383 : : return 0;
384 : :
385 : : /**
386 : : * Compile-time verify the shuffle mask
387 : : * NOTE: some field positions already verified above, but duplicated
388 : : * here for completeness in case of future modifications.
389 : : */
390 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, pkt_len) !=
391 : : offsetof(struct rte_mbuf, rx_descriptor_fields1) + 4);
392 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, data_len) !=
393 : : offsetof(struct rte_mbuf, rx_descriptor_fields1) + 8);
394 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, vlan_tci) !=
395 : : offsetof(struct rte_mbuf, rx_descriptor_fields1) + 10);
396 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, hash) !=
397 : : offsetof(struct rte_mbuf, rx_descriptor_fields1) + 12);
398 : :
399 : : /* Cache is empty -> need to scan the buffer rings, but first move
400 : : * the next 'n' mbufs into the cache
401 : : */
402 : 0 : sw_ring = &rxq->sw_ring[rxq->rx_tail];
403 : :
404 : : /* A. load 4 packet in one loop
405 : : * [A*. mask out 4 unused dirty field in desc]
406 : : * B. copy 4 mbuf point from swring to rx_pkts
407 : : * C. calc the number of DD bits among the 4 packets
408 : : * [C*. extract the end-of-packet bit, if requested]
409 : : * D. fill info. from desc to mbuf
410 : : */
411 : :
412 [ # # ]: 0 : for (pos = 0, nb_pkts_recd = 0; pos < nb_pkts;
413 : 0 : pos += ICE_DESCS_PER_LOOP,
414 : 0 : rxdp += ICE_DESCS_PER_LOOP) {
415 : : __m128i descs[ICE_DESCS_PER_LOOP];
416 : : __m128i pkt_mb0, pkt_mb1, pkt_mb2, pkt_mb3;
417 : : __m128i staterr, sterr_tmp1, sterr_tmp2;
418 : : /* 2 64 bit or 4 32 bit mbuf pointers in one XMM reg. */
419 : : __m128i mbp1;
420 : : #if defined(RTE_ARCH_X86_64)
421 : : __m128i mbp2;
422 : : #endif
423 : :
424 : : /* B.1 load 2 (64 bit) or 4 (32 bit) mbuf points */
425 : 0 : mbp1 = _mm_loadu_si128((__m128i *)&sw_ring[pos]);
426 : : /* Read desc statuses backwards to avoid race condition */
427 : : /* A.1 load desc[3] */
428 : 0 : descs[3] = _mm_loadu_si128((__m128i *)(rxdp + 3));
429 : 0 : rte_compiler_barrier();
430 : :
431 : : /* B.2 copy 2 64 bit or 4 32 bit mbuf point into rx_pkts */
432 : 0 : _mm_storeu_si128((__m128i *)&rx_pkts[pos], mbp1);
433 : :
434 : : #if defined(RTE_ARCH_X86_64)
435 : : /* B.1 load 2 64 bit mbuf points */
436 : 0 : mbp2 = _mm_loadu_si128((__m128i *)&sw_ring[pos + 2]);
437 : : #endif
438 : :
439 : : /* A.1 load desc[2-0] */
440 : 0 : descs[2] = _mm_loadu_si128((__m128i *)(rxdp + 2));
441 : 0 : rte_compiler_barrier();
442 : 0 : descs[1] = _mm_loadu_si128((__m128i *)(rxdp + 1));
443 : 0 : rte_compiler_barrier();
444 : 0 : descs[0] = _mm_loadu_si128((__m128i *)(rxdp));
445 : :
446 : : #if defined(RTE_ARCH_X86_64)
447 : : /* B.2 copy 2 mbuf point into rx_pkts */
448 [ # # ]: 0 : _mm_storeu_si128((__m128i *)&rx_pkts[pos + 2], mbp2);
449 : : #endif
450 : :
451 [ # # ]: 0 : if (split_packet) {
452 : 0 : rte_mbuf_prefetch_part2(rx_pkts[pos]);
453 : 0 : rte_mbuf_prefetch_part2(rx_pkts[pos + 1]);
454 : : rte_mbuf_prefetch_part2(rx_pkts[pos + 2]);
455 : 0 : rte_mbuf_prefetch_part2(rx_pkts[pos + 3]);
456 : : }
457 : :
458 : : /* avoid compiler reorder optimization */
459 : 0 : rte_compiler_barrier();
460 : :
461 : : /* D.1 pkt 3,4 convert format from desc to pktmbuf */
462 : 0 : pkt_mb3 = _mm_shuffle_epi8(descs[3], shuf_msk);
463 : 0 : pkt_mb2 = _mm_shuffle_epi8(descs[2], shuf_msk);
464 : :
465 : : /* D.1 pkt 1,2 convert format from desc to pktmbuf */
466 : 0 : pkt_mb1 = _mm_shuffle_epi8(descs[1], shuf_msk);
467 : 0 : pkt_mb0 = _mm_shuffle_epi8(descs[0], shuf_msk);
468 : :
469 : : /* C.1 4=>2 filter staterr info only */
470 : : sterr_tmp2 = _mm_unpackhi_epi32(descs[3], descs[2]);
471 : : /* C.1 4=>2 filter staterr info only */
472 : : sterr_tmp1 = _mm_unpackhi_epi32(descs[1], descs[0]);
473 : :
474 : 0 : ice_rx_desc_to_olflags_v(rxq, descs, &rx_pkts[pos]);
475 : :
476 : : /* D.2 pkt 3,4 set in_port/nb_seg and remove crc */
477 : : pkt_mb3 = _mm_add_epi16(pkt_mb3, crc_adjust);
478 : : pkt_mb2 = _mm_add_epi16(pkt_mb2, crc_adjust);
479 : :
480 : : /* D.2 pkt 1,2 set in_port/nb_seg and remove crc */
481 : : pkt_mb1 = _mm_add_epi16(pkt_mb1, crc_adjust);
482 : : pkt_mb0 = _mm_add_epi16(pkt_mb0, crc_adjust);
483 : :
484 : : #ifndef RTE_LIBRTE_ICE_16BYTE_RX_DESC
485 : : /**
486 : : * needs to load 2nd 16B of each desc for RSS hash parsing,
487 : : * will cause performance drop to get into this context.
488 : : */
489 [ # # ]: 0 : if (rxq->vsi->adapter->pf.dev_data->dev_conf.rxmode.offloads &
490 : : RTE_ETH_RX_OFFLOAD_RSS_HASH) {
491 : : /* load bottom half of every 32B desc */
492 : : const __m128i raw_desc_bh3 =
493 : : _mm_load_si128
494 : : ((void *)(&rxdp[3].wb.status_error1));
495 : 0 : rte_compiler_barrier();
496 : : const __m128i raw_desc_bh2 =
497 : : _mm_load_si128
498 : : ((void *)(&rxdp[2].wb.status_error1));
499 : 0 : rte_compiler_barrier();
500 : : const __m128i raw_desc_bh1 =
501 : : _mm_load_si128
502 : : ((void *)(&rxdp[1].wb.status_error1));
503 : 0 : rte_compiler_barrier();
504 : : const __m128i raw_desc_bh0 =
505 : : _mm_load_si128
506 : : ((void *)(&rxdp[0].wb.status_error1));
507 : :
508 : : /**
509 : : * to shift the 32b RSS hash value to the
510 : : * highest 32b of each 128b before mask
511 : : */
512 : : __m128i rss_hash3 =
513 : : _mm_slli_epi64(raw_desc_bh3, 32);
514 : : __m128i rss_hash2 =
515 : : _mm_slli_epi64(raw_desc_bh2, 32);
516 : : __m128i rss_hash1 =
517 : : _mm_slli_epi64(raw_desc_bh1, 32);
518 : : __m128i rss_hash0 =
519 : : _mm_slli_epi64(raw_desc_bh0, 32);
520 : :
521 : : __m128i rss_hash_msk =
522 : : _mm_set_epi32(0xFFFFFFFF, 0, 0, 0);
523 : :
524 : : rss_hash3 = _mm_and_si128
525 : : (rss_hash3, rss_hash_msk);
526 : : rss_hash2 = _mm_and_si128
527 : : (rss_hash2, rss_hash_msk);
528 : : rss_hash1 = _mm_and_si128
529 : : (rss_hash1, rss_hash_msk);
530 : : rss_hash0 = _mm_and_si128
531 : : (rss_hash0, rss_hash_msk);
532 : :
533 : : pkt_mb3 = _mm_or_si128(pkt_mb3, rss_hash3);
534 : : pkt_mb2 = _mm_or_si128(pkt_mb2, rss_hash2);
535 : : pkt_mb1 = _mm_or_si128(pkt_mb1, rss_hash1);
536 : : pkt_mb0 = _mm_or_si128(pkt_mb0, rss_hash0);
537 : : } /* if() on RSS hash parsing */
538 : : #endif
539 : :
540 : : /* C.2 get 4 pkts staterr value */
541 : : staterr = _mm_unpacklo_epi32(sterr_tmp1, sterr_tmp2);
542 : :
543 : : /* D.3 copy final 3,4 data to rx_pkts */
544 : : _mm_storeu_si128
545 [ # # ]: 0 : ((void *)&rx_pkts[pos + 3]->rx_descriptor_fields1,
546 : : pkt_mb3);
547 : : _mm_storeu_si128
548 : 0 : ((void *)&rx_pkts[pos + 2]->rx_descriptor_fields1,
549 : : pkt_mb2);
550 : :
551 : : /* C* extract and record EOP bit */
552 [ # # ]: 0 : if (split_packet) {
553 : : /* and with mask to extract bits, flipping 1-0 */
554 : : __m128i eop_bits = _mm_andnot_si128(staterr, eop_check);
555 : : /* the staterr values are not in order, as the count
556 : : * of dd bits doesn't care. However, for end of
557 : : * packet tracking, we do care, so shuffle. This also
558 : : * compresses the 32-bit values to 8-bit
559 : : */
560 : : eop_bits = _mm_shuffle_epi8(eop_bits, eop_shuf_mask);
561 : : /* store the resulting 32-bit value */
562 : 0 : *(int *)split_packet = _mm_cvtsi128_si32(eop_bits);
563 : 0 : split_packet += ICE_DESCS_PER_LOOP;
564 : : }
565 : :
566 : : /* C.3 calc available number of desc */
567 : : staterr = _mm_and_si128(staterr, dd_check);
568 : : staterr = _mm_packs_epi32(staterr, zero);
569 : :
570 : : /* D.3 copy final 1,2 data to rx_pkts */
571 : : _mm_storeu_si128
572 : 0 : ((void *)&rx_pkts[pos + 1]->rx_descriptor_fields1,
573 : : pkt_mb1);
574 : 0 : _mm_storeu_si128((void *)&rx_pkts[pos]->rx_descriptor_fields1,
575 : : pkt_mb0);
576 : 0 : ice_rx_desc_to_ptype_v(descs, &rx_pkts[pos], ptype_tbl);
577 : : /* C.4 calc available number of desc */
578 [ # # ]: 0 : var = rte_popcount64(_mm_cvtsi128_si64(staterr));
579 : 0 : nb_pkts_recd += var;
580 [ # # ]: 0 : if (likely(var != ICE_DESCS_PER_LOOP))
581 : : break;
582 : : }
583 : :
584 : : /* Update our internal tail pointer */
585 : 0 : rxq->rx_tail = (uint16_t)(rxq->rx_tail + nb_pkts_recd);
586 : 0 : rxq->rx_tail = (uint16_t)(rxq->rx_tail & (rxq->nb_rx_desc - 1));
587 : 0 : rxq->rxrearm_nb = (uint16_t)(rxq->rxrearm_nb + nb_pkts_recd);
588 : :
589 : 0 : return nb_pkts_recd;
590 : : }
591 : :
592 : : /**
593 : : * Notice:
594 : : * - nb_pkts < ICE_DESCS_PER_LOOP, just return no packet
595 : : * - nb_pkts > ICE_VPMD_RX_BURST, only scan ICE_VPMD_RX_BURST
596 : : * numbers of DD bits
597 : : */
598 : : uint16_t
599 : 0 : ice_recv_pkts_vec(void *rx_queue, struct rte_mbuf **rx_pkts,
600 : : uint16_t nb_pkts)
601 : : {
602 : 0 : return _ice_recv_raw_pkts_vec(rx_queue, rx_pkts, nb_pkts, NULL);
603 : : }
604 : :
605 : : /**
606 : : * vPMD receive routine that reassembles single burst of 32 scattered packets
607 : : *
608 : : * Notice:
609 : : * - nb_pkts < ICE_DESCS_PER_LOOP, just return no packet
610 : : */
611 : : static uint16_t
612 : 0 : ice_recv_scattered_burst_vec(void *rx_queue, struct rte_mbuf **rx_pkts,
613 : : uint16_t nb_pkts)
614 : : {
615 : : struct ice_rx_queue *rxq = rx_queue;
616 : 0 : uint8_t split_flags[ICE_VPMD_RX_BURST] = {0};
617 : :
618 : : /* get some new buffers */
619 : 0 : uint16_t nb_bufs = _ice_recv_raw_pkts_vec(rxq, rx_pkts, nb_pkts,
620 : : split_flags);
621 [ # # ]: 0 : if (nb_bufs == 0)
622 : : return 0;
623 : :
624 : : /* happy day case, full burst + no packets to be joined */
625 : : const uint64_t *split_fl64 = (uint64_t *)split_flags;
626 : :
627 [ # # ]: 0 : if (!rxq->pkt_first_seg &&
628 [ # # # # ]: 0 : split_fl64[0] == 0 && split_fl64[1] == 0 &&
629 [ # # # # ]: 0 : split_fl64[2] == 0 && split_fl64[3] == 0)
630 : : return nb_bufs;
631 : :
632 : : /* reassemble any packets that need reassembly*/
633 : : unsigned int i = 0;
634 : :
635 [ # # ]: 0 : if (!rxq->pkt_first_seg) {
636 : : /* find the first split flag, and only reassemble then*/
637 [ # # # # ]: 0 : while (i < nb_bufs && !split_flags[i])
638 : 0 : i++;
639 [ # # ]: 0 : if (i == nb_bufs)
640 : : return nb_bufs;
641 : 0 : rxq->pkt_first_seg = rx_pkts[i];
642 : : }
643 : 0 : return i + ice_rx_reassemble_packets(rxq, &rx_pkts[i], nb_bufs - i,
644 : : &split_flags[i]);
645 : : }
646 : :
647 : : /**
648 : : * vPMD receive routine that reassembles scattered packets.
649 : : */
650 : : uint16_t
651 : 0 : ice_recv_scattered_pkts_vec(void *rx_queue, struct rte_mbuf **rx_pkts,
652 : : uint16_t nb_pkts)
653 : : {
654 : : uint16_t retval = 0;
655 : :
656 [ # # ]: 0 : while (nb_pkts > ICE_VPMD_RX_BURST) {
657 : : uint16_t burst;
658 : :
659 : 0 : burst = ice_recv_scattered_burst_vec(rx_queue,
660 : 0 : rx_pkts + retval,
661 : : ICE_VPMD_RX_BURST);
662 : 0 : retval += burst;
663 : 0 : nb_pkts -= burst;
664 [ # # ]: 0 : if (burst < ICE_VPMD_RX_BURST)
665 : 0 : return retval;
666 : : }
667 : :
668 : 0 : return retval + ice_recv_scattered_burst_vec(rx_queue,
669 : 0 : rx_pkts + retval,
670 : : nb_pkts);
671 : : }
672 : :
673 : : static inline void
674 : : ice_vtx1(volatile struct ice_tx_desc *txdp, struct rte_mbuf *pkt,
675 : : uint64_t flags)
676 : : {
677 : 0 : uint64_t high_qw =
678 : : (ICE_TX_DESC_DTYPE_DATA |
679 : : ((uint64_t)flags << ICE_TXD_QW1_CMD_S) |
680 : 0 : ((uint64_t)pkt->data_len << ICE_TXD_QW1_TX_BUF_SZ_S));
681 : :
682 : 0 : __m128i descriptor = _mm_set_epi64x(high_qw, rte_pktmbuf_iova(pkt));
683 : : _mm_store_si128((__m128i *)txdp, descriptor);
684 : : }
685 : :
686 : : static inline void
687 : : ice_vtx(volatile struct ice_tx_desc *txdp, struct rte_mbuf **pkt,
688 : : uint16_t nb_pkts, uint64_t flags)
689 : : {
690 : : int i;
691 : :
692 [ # # ]: 0 : for (i = 0; i < nb_pkts; ++i, ++txdp, ++pkt)
693 : 0 : ice_vtx1(txdp, *pkt, flags);
694 : : }
695 : :
696 : : static uint16_t
697 : 0 : ice_xmit_fixed_burst_vec(void *tx_queue, struct rte_mbuf **tx_pkts,
698 : : uint16_t nb_pkts)
699 : : {
700 : : struct ice_tx_queue *txq = (struct ice_tx_queue *)tx_queue;
701 : : volatile struct ice_tx_desc *txdp;
702 : : struct ice_tx_entry *txep;
703 : : uint16_t n, nb_commit, tx_id;
704 : : uint64_t flags = ICE_TD_CMD;
705 : : uint64_t rs = ICE_TX_DESC_CMD_RS | ICE_TD_CMD;
706 : : int i;
707 : :
708 : : /* cross rx_thresh boundary is not allowed */
709 : 0 : nb_pkts = RTE_MIN(nb_pkts, txq->tx_rs_thresh);
710 : :
711 [ # # ]: 0 : if (txq->nb_tx_free < txq->tx_free_thresh)
712 : : ice_tx_free_bufs_vec(txq);
713 : :
714 : 0 : nb_pkts = (uint16_t)RTE_MIN(txq->nb_tx_free, nb_pkts);
715 : : nb_commit = nb_pkts;
716 [ # # ]: 0 : if (unlikely(nb_pkts == 0))
717 : : return 0;
718 : :
719 : 0 : tx_id = txq->tx_tail;
720 : 0 : txdp = &txq->tx_ring[tx_id];
721 : 0 : txep = &txq->sw_ring[tx_id];
722 : :
723 : 0 : txq->nb_tx_free = (uint16_t)(txq->nb_tx_free - nb_pkts);
724 : :
725 : 0 : n = (uint16_t)(txq->nb_tx_desc - tx_id);
726 [ # # ]: 0 : if (nb_commit >= n) {
727 : 0 : ice_tx_backlog_entry(txep, tx_pkts, n);
728 : :
729 [ # # ]: 0 : for (i = 0; i < n - 1; ++i, ++tx_pkts, ++txdp)
730 : 0 : ice_vtx1(txdp, *tx_pkts, flags);
731 : :
732 : 0 : ice_vtx1(txdp, *tx_pkts++, rs);
733 : :
734 : 0 : nb_commit = (uint16_t)(nb_commit - n);
735 : :
736 : : tx_id = 0;
737 : 0 : txq->tx_next_rs = (uint16_t)(txq->tx_rs_thresh - 1);
738 : :
739 : : /* avoid reach the end of ring */
740 : 0 : txdp = &txq->tx_ring[tx_id];
741 : 0 : txep = &txq->sw_ring[tx_id];
742 : : }
743 : :
744 : 0 : ice_tx_backlog_entry(txep, tx_pkts, nb_commit);
745 : :
746 : : ice_vtx(txdp, tx_pkts, nb_commit, flags);
747 : :
748 : 0 : tx_id = (uint16_t)(tx_id + nb_commit);
749 [ # # ]: 0 : if (tx_id > txq->tx_next_rs) {
750 : 0 : txq->tx_ring[txq->tx_next_rs].cmd_type_offset_bsz |=
751 : : rte_cpu_to_le_64(((uint64_t)ICE_TX_DESC_CMD_RS) <<
752 : : ICE_TXD_QW1_CMD_S);
753 : 0 : txq->tx_next_rs =
754 : 0 : (uint16_t)(txq->tx_next_rs + txq->tx_rs_thresh);
755 : : }
756 : :
757 : 0 : txq->tx_tail = tx_id;
758 : :
759 : 0 : ICE_PCI_REG_WC_WRITE(txq->qtx_tail, txq->tx_tail);
760 : :
761 : : return nb_pkts;
762 : : }
763 : :
764 : : uint16_t
765 : 0 : ice_xmit_pkts_vec(void *tx_queue, struct rte_mbuf **tx_pkts,
766 : : uint16_t nb_pkts)
767 : : {
768 : : uint16_t nb_tx = 0;
769 : : struct ice_tx_queue *txq = (struct ice_tx_queue *)tx_queue;
770 : :
771 [ # # ]: 0 : while (nb_pkts) {
772 : : uint16_t ret, num;
773 : :
774 : 0 : num = (uint16_t)RTE_MIN(nb_pkts, txq->tx_rs_thresh);
775 : 0 : ret = ice_xmit_fixed_burst_vec(tx_queue, &tx_pkts[nb_tx], num);
776 : 0 : nb_tx += ret;
777 : 0 : nb_pkts -= ret;
778 [ # # ]: 0 : if (ret < num)
779 : : break;
780 : : }
781 : :
782 : 0 : return nb_tx;
783 : : }
784 : :
785 : : int __rte_cold
786 : 0 : ice_rxq_vec_setup(struct ice_rx_queue *rxq)
787 : : {
788 [ # # ]: 0 : if (!rxq)
789 : : return -1;
790 : :
791 : 0 : rxq->rx_rel_mbufs = _ice_rx_queue_release_mbufs_vec;
792 : 0 : return ice_rxq_vec_setup_default(rxq);
793 : : }
794 : :
795 : : int __rte_cold
796 : 0 : ice_txq_vec_setup(struct ice_tx_queue __rte_unused *txq)
797 : : {
798 [ # # ]: 0 : if (!txq)
799 : : return -1;
800 : :
801 : 0 : txq->tx_rel_mbufs = _ice_tx_queue_release_mbufs_vec;
802 : 0 : return 0;
803 : : }
804 : :
805 : : int __rte_cold
806 : 0 : ice_rx_vec_dev_check(struct rte_eth_dev *dev)
807 : : {
808 : 0 : return ice_rx_vec_dev_check_default(dev);
809 : : }
810 : :
811 : : int __rte_cold
812 : 0 : ice_tx_vec_dev_check(struct rte_eth_dev *dev)
813 : : {
814 : 0 : return ice_tx_vec_dev_check_default(dev);
815 : : }
|