Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(C) 2021 Marvell.
3 : : */
4 : : #include "cn10k_ethdev.h"
5 : : #include "cn10k_flow.h"
6 : : #include "cn10k_rx.h"
7 : : #include "cn10k_tx.h"
8 : :
9 : : static uint16_t
10 [ # # ]: 0 : nix_rx_offload_flags(struct rte_eth_dev *eth_dev)
11 : : {
12 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
13 : : struct rte_eth_dev_data *data = eth_dev->data;
14 : : struct rte_eth_conf *conf = &data->dev_conf;
15 : : struct rte_eth_rxmode *rxmode = &conf->rxmode;
16 : : uint16_t flags = 0;
17 : :
18 [ # # ]: 0 : if (rxmode->mq_mode == RTE_ETH_MQ_RX_RSS &&
19 [ # # ]: 0 : (dev->rx_offloads & RTE_ETH_RX_OFFLOAD_RSS_HASH))
20 : : flags |= NIX_RX_OFFLOAD_RSS_F;
21 : :
22 [ # # ]: 0 : if (dev->rx_offloads &
23 : : (RTE_ETH_RX_OFFLOAD_TCP_CKSUM | RTE_ETH_RX_OFFLOAD_UDP_CKSUM))
24 : 0 : flags |= NIX_RX_OFFLOAD_CHECKSUM_F;
25 : :
26 [ # # ]: 0 : if (dev->rx_offloads &
27 : : (RTE_ETH_RX_OFFLOAD_IPV4_CKSUM | RTE_ETH_RX_OFFLOAD_OUTER_IPV4_CKSUM))
28 : 0 : flags |= NIX_RX_OFFLOAD_CHECKSUM_F;
29 : :
30 [ # # ]: 0 : if (dev->rx_offloads & RTE_ETH_RX_OFFLOAD_SCATTER)
31 : 0 : flags |= NIX_RX_MULTI_SEG_F;
32 : :
33 [ # # ]: 0 : if ((dev->rx_offloads & RTE_ETH_RX_OFFLOAD_TIMESTAMP))
34 : 0 : flags |= NIX_RX_OFFLOAD_TSTAMP_F;
35 : :
36 [ # # ]: 0 : if (!dev->ptype_disable)
37 : 0 : flags |= NIX_RX_OFFLOAD_PTYPE_F;
38 : :
39 [ # # ]: 0 : if (dev->rx_offloads & RTE_ETH_RX_OFFLOAD_SECURITY)
40 : 0 : flags |= NIX_RX_OFFLOAD_SECURITY_F;
41 : :
42 : 0 : return flags;
43 : : }
44 : :
45 : : static uint16_t
46 [ # # ]: 0 : nix_tx_offload_flags(struct rte_eth_dev *eth_dev)
47 : : {
48 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
49 : 0 : uint64_t conf = dev->tx_offloads;
50 : : struct roc_nix *nix = &dev->nix;
51 : : uint16_t flags = 0;
52 : :
53 : : /* Fastpath is dependent on these enums */
54 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_TCP_CKSUM != (1ULL << 52));
55 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_SCTP_CKSUM != (2ULL << 52));
56 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_UDP_CKSUM != (3ULL << 52));
57 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_IP_CKSUM != (1ULL << 54));
58 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_IPV4 != (1ULL << 55));
59 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_OUTER_IP_CKSUM != (1ULL << 58));
60 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_OUTER_IPV4 != (1ULL << 59));
61 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_OUTER_IPV6 != (1ULL << 60));
62 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_OUTER_UDP_CKSUM != (1ULL << 41));
63 : : RTE_BUILD_BUG_ON(RTE_MBUF_L2_LEN_BITS != 7);
64 : : RTE_BUILD_BUG_ON(RTE_MBUF_L3_LEN_BITS != 9);
65 : : RTE_BUILD_BUG_ON(RTE_MBUF_OUTL2_LEN_BITS != 7);
66 : : RTE_BUILD_BUG_ON(RTE_MBUF_OUTL3_LEN_BITS != 9);
67 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, data_off) !=
68 : : offsetof(struct rte_mbuf, buf_addr) + 16);
69 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, ol_flags) !=
70 : : offsetof(struct rte_mbuf, buf_addr) + 24);
71 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, pkt_len) !=
72 : : offsetof(struct rte_mbuf, ol_flags) + 12);
73 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, tx_offload) !=
74 : : offsetof(struct rte_mbuf, pool) + 2 * sizeof(void *));
75 : :
76 [ # # ]: 0 : if (conf & RTE_ETH_TX_OFFLOAD_VLAN_INSERT ||
77 : : conf & RTE_ETH_TX_OFFLOAD_QINQ_INSERT)
78 : : flags |= NIX_TX_OFFLOAD_VLAN_QINQ_F;
79 : :
80 [ # # ]: 0 : if (conf & RTE_ETH_TX_OFFLOAD_OUTER_IPV4_CKSUM ||
81 : : conf & RTE_ETH_TX_OFFLOAD_OUTER_UDP_CKSUM)
82 : 0 : flags |= NIX_TX_OFFLOAD_OL3_OL4_CSUM_F;
83 : :
84 : 0 : if (conf & RTE_ETH_TX_OFFLOAD_IPV4_CKSUM ||
85 : : conf & RTE_ETH_TX_OFFLOAD_TCP_CKSUM ||
86 [ # # ]: 0 : conf & RTE_ETH_TX_OFFLOAD_UDP_CKSUM || conf & RTE_ETH_TX_OFFLOAD_SCTP_CKSUM)
87 : 0 : flags |= NIX_TX_OFFLOAD_L3_L4_CSUM_F;
88 : :
89 [ # # ]: 0 : if (!(conf & RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE))
90 : 0 : flags |= NIX_TX_OFFLOAD_MBUF_NOFF_F;
91 : :
92 [ # # ]: 0 : if (conf & RTE_ETH_TX_OFFLOAD_MULTI_SEGS)
93 : 0 : flags |= NIX_TX_MULTI_SEG_F;
94 : :
95 : : /* Enable Inner checksum for TSO */
96 [ # # ]: 0 : if (conf & RTE_ETH_TX_OFFLOAD_TCP_TSO)
97 : 0 : flags |= (NIX_TX_OFFLOAD_TSO_F | NIX_TX_OFFLOAD_L3_L4_CSUM_F);
98 : :
99 : : /* Enable Inner and Outer checksum for Tunnel TSO */
100 [ # # ]: 0 : if (conf & (RTE_ETH_TX_OFFLOAD_VXLAN_TNL_TSO |
101 : : RTE_ETH_TX_OFFLOAD_GENEVE_TNL_TSO | RTE_ETH_TX_OFFLOAD_GRE_TNL_TSO))
102 : 0 : flags |= (NIX_TX_OFFLOAD_TSO_F | NIX_TX_OFFLOAD_OL3_OL4_CSUM_F |
103 : : NIX_TX_OFFLOAD_L3_L4_CSUM_F);
104 : :
105 [ # # ]: 0 : if ((dev->rx_offloads & RTE_ETH_RX_OFFLOAD_TIMESTAMP))
106 : 0 : flags |= NIX_TX_OFFLOAD_TSTAMP_F;
107 : :
108 [ # # ]: 0 : if (conf & RTE_ETH_TX_OFFLOAD_SECURITY)
109 : 0 : flags |= NIX_TX_OFFLOAD_SECURITY_F;
110 : :
111 [ # # ]: 0 : if (dev->tx_mark)
112 : 0 : flags |= NIX_TX_OFFLOAD_VLAN_QINQ_F;
113 : :
114 [ # # ]: 0 : if (nix->tx_compl_ena)
115 : 0 : flags |= NIX_TX_OFFLOAD_MBUF_NOFF_F;
116 : :
117 : 0 : return flags;
118 : : }
119 : :
120 : : static int
121 [ # # ]: 0 : cn10k_nix_ptypes_set(struct rte_eth_dev *eth_dev, uint32_t ptype_mask)
122 : : {
123 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
124 : :
125 [ # # ]: 0 : if (ptype_mask) {
126 : 0 : dev->rx_offload_flags |= NIX_RX_OFFLOAD_PTYPE_F;
127 : 0 : dev->ptype_disable = 0;
128 : : } else {
129 : 0 : dev->rx_offload_flags &= ~NIX_RX_OFFLOAD_PTYPE_F;
130 : 0 : dev->ptype_disable = 1;
131 : : }
132 : :
133 : 0 : cn10k_eth_set_rx_function(eth_dev);
134 : 0 : return 0;
135 : : }
136 : :
137 : : static void
138 : : nix_form_default_desc(struct cnxk_eth_dev *dev, struct cn10k_eth_txq *txq,
139 : : uint16_t qid)
140 : : {
141 : : union nix_send_hdr_w0_u send_hdr_w0;
142 : :
143 : : /* Initialize the fields based on basic single segment packet */
144 : 0 : send_hdr_w0.u = 0;
145 : 0 : if (dev->tx_offload_flags & NIX_TX_NEED_EXT_HDR) {
146 : : /* 2(HDR) + 2(EXT_HDR) + 1(SG) + 1(IOVA) = 6/2 - 1 = 2 */
147 : 0 : send_hdr_w0.sizem1 = 2;
148 [ # # # # : 0 : if (dev->tx_offload_flags & NIX_TX_OFFLOAD_TSTAMP_F) {
# # ]
149 : : /* Default: one seg packet would have:
150 : : * 2(HDR) + 2(EXT) + 1(SG) + 1(IOVA) + 2(MEM)
151 : : * => 8/2 - 1 = 3
152 : : */
153 : 0 : send_hdr_w0.sizem1 = 3;
154 : :
155 : : /* To calculate the offset for send_mem,
156 : : * send_hdr->w0.sizem1 * 2
157 : : */
158 : 0 : txq->ts_mem = dev->tstamp.tx_tstamp_iova;
159 : : }
160 : : } else {
161 : : /* 2(HDR) + 1(SG) + 1(IOVA) = 4/2 - 1 = 1 */
162 : 0 : send_hdr_w0.sizem1 = 1;
163 : : }
164 : 0 : send_hdr_w0.sq = qid;
165 : 0 : txq->send_hdr_w0 = send_hdr_w0.u;
166 : : rte_wmb();
167 : : }
168 : :
169 : : static int
170 : 0 : cn10k_nix_tx_compl_setup(struct cnxk_eth_dev *dev,
171 : : struct cn10k_eth_txq *txq,
172 : : struct roc_nix_sq *sq, uint16_t nb_desc)
173 : : {
174 : : struct roc_nix_cq *cq;
175 : :
176 : 0 : cq = &dev->cqs[sq->cqid];
177 : 0 : txq->tx_compl.desc_base = (uintptr_t)cq->desc_base;
178 : 0 : txq->tx_compl.cq_door = cq->door;
179 : 0 : txq->tx_compl.cq_status = cq->status;
180 : 0 : txq->tx_compl.wdata = cq->wdata;
181 : 0 : txq->tx_compl.head = cq->head;
182 : 0 : txq->tx_compl.qmask = cq->qmask;
183 : : /* Total array size holding buffers is equal to
184 : : * number of entries in cq and sq
185 : : * max buffer in array = desc in cq + desc in sq
186 : : */
187 : 0 : txq->tx_compl.nb_desc_mask = (2 * rte_align32pow2(nb_desc)) - 1;
188 : 0 : txq->tx_compl.ena = true;
189 : :
190 : 0 : txq->tx_compl.ptr = (struct rte_mbuf **)plt_zmalloc(txq->tx_compl.nb_desc_mask *
191 : : sizeof(struct rte_mbuf *), 0);
192 [ # # ]: 0 : if (!txq->tx_compl.ptr)
193 : 0 : return -1;
194 : :
195 : : return 0;
196 : : }
197 : :
198 : : static void
199 : 0 : cn10k_nix_tx_queue_release(struct rte_eth_dev *eth_dev, uint16_t qid)
200 : : {
201 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
202 : : struct roc_nix *nix = &dev->nix;
203 : : struct cn10k_eth_txq *txq;
204 : :
205 : 0 : cnxk_nix_tx_queue_release(eth_dev, qid);
206 : 0 : txq = eth_dev->data->tx_queues[qid];
207 : :
208 [ # # ]: 0 : if (nix->tx_compl_ena)
209 : 0 : plt_free(txq->tx_compl.ptr);
210 : 0 : }
211 : :
212 : : static int
213 : 0 : cn10k_nix_tx_queue_setup(struct rte_eth_dev *eth_dev, uint16_t qid,
214 : : uint16_t nb_desc, unsigned int socket,
215 : : const struct rte_eth_txconf *tx_conf)
216 : : {
217 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
218 : 0 : struct roc_nix *nix = &dev->nix;
219 : : uint64_t mark_fmt, mark_flag;
220 : : struct roc_cpt_lf *inl_lf;
221 : : struct cn10k_eth_txq *txq;
222 : : struct roc_nix_sq *sq;
223 : : uint16_t crypto_qid;
224 : : int rc;
225 : :
226 : : RTE_SET_USED(socket);
227 : :
228 : : /* Common Tx queue setup */
229 : 0 : rc = cnxk_nix_tx_queue_setup(eth_dev, qid, nb_desc,
230 : : sizeof(struct cn10k_eth_txq), tx_conf);
231 [ # # ]: 0 : if (rc)
232 : : return rc;
233 : :
234 : 0 : sq = &dev->sqs[qid];
235 : : /* Update fast path queue */
236 : 0 : txq = eth_dev->data->tx_queues[qid];
237 : 0 : txq->fc_mem = sq->fc;
238 [ # # ]: 0 : if (nix->tx_compl_ena) {
239 : 0 : rc = cn10k_nix_tx_compl_setup(dev, txq, sq, nb_desc);
240 [ # # ]: 0 : if (rc)
241 : : return rc;
242 : : }
243 : :
244 : : /* Set Txq flag for MT_LOCKFREE */
245 : 0 : txq->flag = !!(dev->tx_offloads & RTE_ETH_TX_OFFLOAD_MT_LOCKFREE);
246 : :
247 : : /* Store lmt base in tx queue for easy access */
248 : 0 : txq->lmt_base = nix->lmt_base;
249 : 0 : txq->io_addr = sq->io_addr;
250 : 0 : txq->nb_sqb_bufs_adj = sq->nb_sqb_bufs_adj;
251 : 0 : txq->sqes_per_sqb_log2 = sq->sqes_per_sqb_log2;
252 : :
253 : : /* Fetch CPT LF info for outbound if present */
254 [ # # ]: 0 : if (dev->outb.lf_base) {
255 : 0 : crypto_qid = qid % dev->outb.nb_crypto_qs;
256 : 0 : inl_lf = dev->outb.lf_base + crypto_qid;
257 : :
258 : 0 : txq->cpt_io_addr = inl_lf->io_addr;
259 : 0 : txq->cpt_fc = inl_lf->fc_addr;
260 : 0 : txq->cpt_fc_sw = (int32_t *)((uintptr_t)dev->outb.fc_sw_mem +
261 : 0 : crypto_qid * RTE_CACHE_LINE_SIZE);
262 : :
263 : 0 : txq->cpt_desc = inl_lf->nb_desc * 0.7;
264 : 0 : txq->sa_base = (uint64_t)dev->outb.sa_base;
265 : 0 : txq->sa_base |= (uint64_t)eth_dev->data->port_id;
266 : : PLT_STATIC_ASSERT(ROC_NIX_INL_SA_BASE_ALIGN == BIT_ULL(16));
267 : : }
268 : :
269 : : /* Restore marking flag from roc */
270 : 0 : mark_fmt = roc_nix_tm_mark_format_get(nix, &mark_flag);
271 : 0 : txq->mark_flag = mark_flag & CNXK_TM_MARK_MASK;
272 [ # # ]: 0 : txq->mark_fmt = mark_fmt & CNXK_TX_MARK_FMT_MASK;
273 : :
274 : : nix_form_default_desc(dev, txq, qid);
275 : 0 : txq->lso_tun_fmt = dev->lso_tun_fmt;
276 : 0 : return 0;
277 : : }
278 : :
279 : : static int
280 [ # # ]: 0 : cn10k_nix_rx_queue_setup(struct rte_eth_dev *eth_dev, uint16_t qid,
281 : : uint16_t nb_desc, unsigned int socket,
282 : : const struct rte_eth_rxconf *rx_conf,
283 : : struct rte_mempool *mp)
284 : : {
285 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
286 : : struct cn10k_eth_rxq *rxq;
287 : : struct roc_nix_rq *rq;
288 : : struct roc_nix_cq *cq;
289 : : int rc;
290 : :
291 : : RTE_SET_USED(socket);
292 : :
293 : : /* CQ Errata needs min 4K ring */
294 [ # # ]: 0 : if (dev->cq_min_4k && nb_desc < 4096)
295 : : nb_desc = 4096;
296 : :
297 : : /* Common Rx queue setup */
298 : 0 : rc = cnxk_nix_rx_queue_setup(eth_dev, qid, nb_desc,
299 : : sizeof(struct cn10k_eth_rxq), rx_conf, mp);
300 [ # # ]: 0 : if (rc)
301 : : return rc;
302 : :
303 : : /* Do initial mtu setup for RQ0 before device start */
304 [ # # ]: 0 : if (!qid) {
305 : 0 : rc = nix_recalc_mtu(eth_dev);
306 [ # # ]: 0 : if (rc)
307 : : return rc;
308 : :
309 : : /* Update offload flags */
310 : 0 : dev->rx_offload_flags = nix_rx_offload_flags(eth_dev);
311 : 0 : dev->tx_offload_flags = nix_tx_offload_flags(eth_dev);
312 : : }
313 : :
314 : 0 : rq = &dev->rqs[qid];
315 : 0 : cq = &dev->cqs[qid];
316 : :
317 : : /* Update fast path queue */
318 : 0 : rxq = eth_dev->data->rx_queues[qid];
319 : 0 : rxq->rq = qid;
320 : 0 : rxq->desc = (uintptr_t)cq->desc_base;
321 : 0 : rxq->cq_door = cq->door;
322 : 0 : rxq->cq_status = cq->status;
323 : 0 : rxq->wdata = cq->wdata;
324 : 0 : rxq->head = cq->head;
325 : 0 : rxq->qmask = cq->qmask;
326 : 0 : rxq->tstamp = &dev->tstamp;
327 : :
328 : : /* Data offset from data to start of mbuf is first_skip */
329 : 0 : rxq->data_off = rq->first_skip;
330 : 0 : rxq->mbuf_initializer = cnxk_nix_rxq_mbuf_setup(dev);
331 : :
332 : : /* Setup security related info */
333 [ # # ]: 0 : if (dev->rx_offload_flags & NIX_RX_OFFLOAD_SECURITY_F) {
334 : 0 : rxq->lmt_base = dev->nix.lmt_base;
335 : 0 : rxq->sa_base = roc_nix_inl_inb_sa_base_get(&dev->nix,
336 : 0 : dev->inb.inl_dev);
337 : : }
338 : :
339 : : /* Lookup mem */
340 : 0 : rxq->lookup_mem = cnxk_nix_fastpath_lookup_mem_get();
341 : 0 : return 0;
342 : : }
343 : :
344 : : static void
345 : 0 : cn10k_nix_rx_queue_meta_aura_update(struct rte_eth_dev *eth_dev)
346 : : {
347 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
348 : : struct cnxk_eth_rxq_sp *rxq_sp;
349 : : struct cn10k_eth_rxq *rxq;
350 : : struct roc_nix_rq *rq;
351 : : int i;
352 : :
353 : : /* Update Aura handle for fastpath rx queues */
354 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_rx_queues; i++) {
355 : 0 : rq = &dev->rqs[i];
356 : 0 : rxq = eth_dev->data->rx_queues[i];
357 : 0 : rxq->meta_aura = rq->meta_aura_handle;
358 : 0 : rxq->meta_pool = dev->nix.meta_mempool;
359 : : /* Assume meta packet from normal aura if meta aura is not setup
360 : : */
361 [ # # ]: 0 : if (!rxq->meta_aura) {
362 : : rxq_sp = cnxk_eth_rxq_to_sp(rxq);
363 : 0 : rxq->meta_aura = rxq_sp->qconf.mp->pool_id;
364 : 0 : rxq->meta_pool = (uintptr_t)rxq_sp->qconf.mp;
365 : : }
366 : : }
367 : : /* Store mempool in lookup mem */
368 : 0 : cnxk_nix_lookup_mem_metapool_set(dev);
369 : 0 : }
370 : :
371 : : static int
372 : 0 : cn10k_nix_tx_queue_stop(struct rte_eth_dev *eth_dev, uint16_t qidx)
373 : : {
374 : 0 : struct cn10k_eth_txq *txq = eth_dev->data->tx_queues[qidx];
375 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
376 : 0 : uint16_t flags = dev->tx_offload_flags;
377 : 0 : struct roc_nix *nix = &dev->nix;
378 : 0 : uint32_t head = 0, tail = 0;
379 : : int rc;
380 : :
381 : 0 : rc = cnxk_nix_tx_queue_stop(eth_dev, qidx);
382 [ # # ]: 0 : if (rc)
383 : : return rc;
384 : :
385 : : /* Clear fc cache pkts to trigger worker stop */
386 : 0 : txq->fc_cache_pkts = 0;
387 : :
388 [ # # # # ]: 0 : if ((flags & NIX_TX_OFFLOAD_MBUF_NOFF_F) && txq->tx_compl.ena) {
389 : 0 : struct roc_nix_sq *sq = &dev->sqs[qidx];
390 : : do {
391 : 0 : handle_tx_completion_pkts(txq, flags & NIX_TX_VWQE_F);
392 : : /* Check if SQ is empty */
393 : 0 : roc_nix_sq_head_tail_get(nix, sq->qid, &head, &tail);
394 [ # # ]: 0 : if (head != tail)
395 : 0 : continue;
396 : :
397 : : /* Check if completion CQ is empty */
398 : 0 : roc_nix_cq_head_tail_get(nix, sq->cqid, &head, &tail);
399 [ # # ]: 0 : } while (head != tail);
400 : : }
401 : :
402 : : return 0;
403 : : }
404 : :
405 : : static int
406 : 0 : cn10k_nix_configure(struct rte_eth_dev *eth_dev)
407 : : {
408 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
409 : : int rc;
410 : :
411 : : /* Common nix configure */
412 : 0 : rc = cnxk_nix_configure(eth_dev);
413 [ # # ]: 0 : if (rc)
414 : : return rc;
415 : :
416 [ # # ]: 0 : if (dev->tx_offloads & RTE_ETH_TX_OFFLOAD_SECURITY ||
417 [ # # ]: 0 : dev->rx_offloads & RTE_ETH_RX_OFFLOAD_SECURITY) {
418 : : /* Register callback to handle security error work */
419 : 0 : roc_nix_inl_cb_register(cn10k_eth_sec_sso_work_cb, NULL);
420 : : }
421 : :
422 : : /* Update offload flags */
423 : 0 : dev->rx_offload_flags = nix_rx_offload_flags(eth_dev);
424 : 0 : dev->tx_offload_flags = nix_tx_offload_flags(eth_dev);
425 : :
426 : : /* reset reassembly dynfield/flag offset */
427 : 0 : dev->reass_dynfield_off = -1;
428 : 0 : dev->reass_dynflag_bit = -1;
429 : :
430 : 0 : plt_nix_dbg("Configured port%d platform specific rx_offload_flags=%x"
431 : : " tx_offload_flags=0x%x",
432 : : eth_dev->data->port_id, dev->rx_offload_flags,
433 : : dev->tx_offload_flags);
434 : 0 : return 0;
435 : : }
436 : :
437 : : /* Function to enable ptp config for VFs */
438 : : static void
439 : 0 : nix_ptp_enable_vf(struct rte_eth_dev *eth_dev)
440 : : {
441 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
442 : :
443 [ # # ]: 0 : if (nix_recalc_mtu(eth_dev))
444 : 0 : plt_err("Failed to set MTU size for ptp");
445 : :
446 : 0 : dev->rx_offload_flags |= NIX_RX_OFFLOAD_TSTAMP_F;
447 : :
448 : : /* Setting up the function pointers as per new offload flags */
449 : 0 : cn10k_eth_set_rx_function(eth_dev);
450 : 0 : cn10k_eth_set_tx_function(eth_dev);
451 : 0 : }
452 : :
453 : : static uint16_t
454 : 0 : nix_ptp_vf_burst(void *queue, struct rte_mbuf **mbufs, uint16_t pkts)
455 : : {
456 : : struct cn10k_eth_rxq *rxq = queue;
457 : : struct cnxk_eth_rxq_sp *rxq_sp;
458 : : struct rte_eth_dev *eth_dev;
459 : :
460 : : RTE_SET_USED(mbufs);
461 : : RTE_SET_USED(pkts);
462 : :
463 : : rxq_sp = cnxk_eth_rxq_to_sp(rxq);
464 : 0 : eth_dev = rxq_sp->dev->eth_dev;
465 : 0 : nix_ptp_enable_vf(eth_dev);
466 : :
467 : 0 : return 0;
468 : : }
469 : :
470 : : static int
471 : 0 : cn10k_nix_ptp_info_update_cb(struct roc_nix *nix, bool ptp_en)
472 : : {
473 : : struct cnxk_eth_dev *dev = (struct cnxk_eth_dev *)nix;
474 : : struct rte_eth_dev *eth_dev;
475 : : struct cn10k_eth_rxq *rxq;
476 : : int i;
477 : :
478 [ # # ]: 0 : if (!dev)
479 : : return -EINVAL;
480 : :
481 : 0 : eth_dev = dev->eth_dev;
482 [ # # ]: 0 : if (!eth_dev)
483 : : return -EINVAL;
484 : :
485 : 0 : dev->ptp_en = ptp_en;
486 : :
487 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_rx_queues; i++) {
488 : 0 : rxq = eth_dev->data->rx_queues[i];
489 : 0 : rxq->mbuf_initializer = cnxk_nix_rxq_mbuf_setup(dev);
490 : : }
491 : :
492 [ # # # # : 0 : if (roc_nix_is_vf_or_sdp(nix) && !(roc_nix_is_sdp(nix)) &&
# # ]
493 : 0 : !(roc_nix_is_lbk(nix))) {
494 : : /* In case of VF, setting of MTU cannot be done directly in this
495 : : * function as this is running as part of MBOX request(PF->VF)
496 : : * and MTU setting also requires MBOX message to be
497 : : * sent(VF->PF)
498 : : */
499 : 0 : eth_dev->rx_pkt_burst = nix_ptp_vf_burst;
500 : : rte_mb();
501 : : }
502 : :
503 : : return 0;
504 : : }
505 : :
506 : : static int
507 : 0 : cn10k_nix_timesync_enable(struct rte_eth_dev *eth_dev)
508 : : {
509 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
510 : : int i, rc;
511 : :
512 : 0 : rc = cnxk_nix_timesync_enable(eth_dev);
513 [ # # ]: 0 : if (rc)
514 : : return rc;
515 : :
516 : 0 : dev->rx_offload_flags |= NIX_RX_OFFLOAD_TSTAMP_F;
517 : 0 : dev->tx_offload_flags |= NIX_TX_OFFLOAD_TSTAMP_F;
518 : :
519 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_tx_queues; i++)
520 [ # # ]: 0 : nix_form_default_desc(dev, eth_dev->data->tx_queues[i], i);
521 : :
522 : : /* Setting up the rx[tx]_offload_flags due to change
523 : : * in rx[tx]_offloads.
524 : : */
525 : 0 : cn10k_eth_set_rx_function(eth_dev);
526 : 0 : cn10k_eth_set_tx_function(eth_dev);
527 : 0 : return 0;
528 : : }
529 : :
530 : : static int
531 : 0 : cn10k_nix_timesync_disable(struct rte_eth_dev *eth_dev)
532 : : {
533 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
534 : : int i, rc;
535 : :
536 : 0 : rc = cnxk_nix_timesync_disable(eth_dev);
537 [ # # ]: 0 : if (rc)
538 : : return rc;
539 : :
540 : 0 : dev->rx_offload_flags &= ~NIX_RX_OFFLOAD_TSTAMP_F;
541 : 0 : dev->tx_offload_flags &= ~NIX_TX_OFFLOAD_TSTAMP_F;
542 : :
543 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_tx_queues; i++)
544 [ # # ]: 0 : nix_form_default_desc(dev, eth_dev->data->tx_queues[i], i);
545 : :
546 : : /* Setting up the rx[tx]_offload_flags due to change
547 : : * in rx[tx]_offloads.
548 : : */
549 : 0 : cn10k_eth_set_rx_function(eth_dev);
550 : 0 : cn10k_eth_set_tx_function(eth_dev);
551 : 0 : return 0;
552 : : }
553 : :
554 : : static int
555 [ # # ]: 0 : cn10k_nix_timesync_read_tx_timestamp(struct rte_eth_dev *eth_dev,
556 : : struct timespec *timestamp)
557 : : {
558 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
559 : : struct cnxk_timesync_info *tstamp = &dev->tstamp;
560 : : uint64_t ns;
561 : :
562 [ # # ]: 0 : if (*tstamp->tx_tstamp == 0)
563 : : return -EINVAL;
564 : :
565 : 0 : *tstamp->tx_tstamp = ((*tstamp->tx_tstamp >> 32) * NSEC_PER_SEC) +
566 [ # # ]: 0 : (*tstamp->tx_tstamp & 0xFFFFFFFFUL);
567 : : ns = rte_timecounter_update(&dev->tx_tstamp_tc, *tstamp->tx_tstamp);
568 : 0 : *timestamp = rte_ns_to_timespec(ns);
569 : 0 : *tstamp->tx_tstamp = 0;
570 : : rte_wmb();
571 : :
572 : 0 : return 0;
573 : : }
574 : :
575 : : static int
576 : 0 : cn10k_nix_dev_start(struct rte_eth_dev *eth_dev)
577 : : {
578 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
579 : 0 : struct roc_nix *nix = &dev->nix;
580 : : int rc;
581 : :
582 : : /* Common eth dev start */
583 : 0 : rc = cnxk_nix_dev_start(eth_dev);
584 [ # # ]: 0 : if (rc)
585 : : return rc;
586 : :
587 : : /* Update VF about data off shifted by 8 bytes if PTP already
588 : : * enabled in PF owning this VF
589 : : */
590 [ # # # # : 0 : if (dev->ptp_en && (!roc_nix_is_pf(nix) && (!roc_nix_is_sdp(nix))))
# # ]
591 : 0 : nix_ptp_enable_vf(eth_dev);
592 : :
593 : : /* Setting up the rx[tx]_offload_flags due to change
594 : : * in rx[tx]_offloads.
595 : : */
596 : 0 : dev->rx_offload_flags |= nix_rx_offload_flags(eth_dev);
597 : 0 : dev->tx_offload_flags |= nix_tx_offload_flags(eth_dev);
598 : :
599 [ # # ]: 0 : if (dev->rx_offload_flags & NIX_RX_OFFLOAD_SECURITY_F)
600 : 0 : cn10k_nix_rx_queue_meta_aura_update(eth_dev);
601 : :
602 : : /* Set flags for Rx Inject feature */
603 [ # # ]: 0 : if (roc_idev_nix_rx_inject_get(nix->port_id))
604 : 0 : dev->rx_offload_flags |= NIX_RX_SEC_REASSEMBLY_F;
605 : :
606 : 0 : cn10k_eth_set_tx_function(eth_dev);
607 : 0 : cn10k_eth_set_rx_function(eth_dev);
608 : 0 : return 0;
609 : : }
610 : :
611 : : static int
612 [ # # ]: 0 : cn10k_nix_reassembly_capability_get(struct rte_eth_dev *eth_dev,
613 : : struct rte_eth_ip_reassembly_params *reassembly_capa)
614 : : {
615 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
616 : : int rc = -ENOTSUP;
617 : : RTE_SET_USED(eth_dev);
618 : :
619 [ # # ]: 0 : if (!roc_feature_nix_has_reass())
620 : : return -ENOTSUP;
621 : :
622 [ # # ]: 0 : if (dev->rx_offloads & RTE_ETH_RX_OFFLOAD_SECURITY) {
623 : 0 : reassembly_capa->timeout_ms = 60 * 1000;
624 : 0 : reassembly_capa->max_frags = 4;
625 : 0 : reassembly_capa->flags = RTE_ETH_DEV_REASSEMBLY_F_IPV4 |
626 : : RTE_ETH_DEV_REASSEMBLY_F_IPV6;
627 : : rc = 0;
628 : : }
629 : :
630 : : return rc;
631 : : }
632 : :
633 : : static int
634 : 0 : cn10k_nix_reassembly_conf_get(struct rte_eth_dev *eth_dev,
635 : : struct rte_eth_ip_reassembly_params *conf)
636 : : {
637 : : RTE_SET_USED(eth_dev);
638 : : RTE_SET_USED(conf);
639 : 0 : return -ENOTSUP;
640 : : }
641 : :
642 : : static int
643 [ # # ]: 0 : cn10k_nix_reassembly_conf_set(struct rte_eth_dev *eth_dev,
644 : : const struct rte_eth_ip_reassembly_params *conf)
645 : : {
646 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
647 : : int rc = 0;
648 : :
649 [ # # ]: 0 : if (!roc_feature_nix_has_reass())
650 : : return -ENOTSUP;
651 : :
652 [ # # ]: 0 : if (!conf->flags) {
653 : : /* Clear offload flags on disable */
654 [ # # ]: 0 : if (!dev->inb.nb_oop)
655 : 0 : dev->rx_offload_flags &= ~NIX_RX_REAS_F;
656 : 0 : dev->inb.reass_en = false;
657 : 0 : return 0;
658 : : }
659 : :
660 : 0 : rc = roc_nix_reassembly_configure(conf->timeout_ms, conf->max_frags);
661 [ # # # # ]: 0 : if (!rc && dev->rx_offloads & RTE_ETH_RX_OFFLOAD_SECURITY) {
662 : 0 : dev->rx_offload_flags |= NIX_RX_REAS_F;
663 : 0 : dev->inb.reass_en = true;
664 : : }
665 : :
666 : : return rc;
667 : : }
668 : :
669 : : static int
670 : : cn10k_nix_rx_avail_get(struct cn10k_eth_rxq *rxq)
671 : : {
672 : : uint32_t qmask = rxq->qmask;
673 : : uint64_t reg, head, tail;
674 : : int available;
675 : :
676 : : /* Use LDADDA version to avoid reorder */
677 : : reg = roc_atomic64_add_sync(rxq->wdata, rxq->cq_status);
678 : : /* CQ_OP_STATUS operation error */
679 : : if (reg & BIT_ULL(NIX_CQ_OP_STAT_OP_ERR) ||
680 : : reg & BIT_ULL(NIX_CQ_OP_STAT_CQ_ERR))
681 : : return 0;
682 : : tail = reg & 0xFFFFF;
683 : : head = (reg >> 20) & 0xFFFFF;
684 : : if (tail < head)
685 : : available = tail - head + qmask + 1;
686 : : else
687 : : available = tail - head;
688 : :
689 : : return available;
690 : : }
691 : :
692 : : static int
693 : 0 : cn10k_rx_descriptor_dump(const struct rte_eth_dev *eth_dev, uint16_t qid,
694 : : uint16_t offset, uint16_t num, FILE *file)
695 : : {
696 : : struct cn10k_eth_rxq *rxq = eth_dev->data->rx_queues[qid];
697 : : const uint64_t data_off = rxq->data_off;
698 : : const uint32_t qmask = rxq->qmask;
699 : : const uintptr_t desc = rxq->desc;
700 : : struct cpt_parse_hdr_s *cpth;
701 : : uint32_t head = rxq->head;
702 : : struct nix_cqe_hdr_s *cq;
703 : : uint16_t count = 0;
704 : : int available_pkts;
705 : : uint64_t cq_w1;
706 : :
707 : : available_pkts = cn10k_nix_rx_avail_get(rxq);
708 : :
709 [ # # ]: 0 : if ((offset + num - 1) >= available_pkts) {
710 : 0 : plt_err("Invalid BD num=%u\n", num);
711 : 0 : return -EINVAL;
712 : : }
713 : :
714 : : while (count < num) {
715 : : cq = (struct nix_cqe_hdr_s *)(desc + CQE_SZ(head) +
716 : : count + offset);
717 : : cq_w1 = *((const uint64_t *)cq + 1);
718 : : if (cq_w1 & BIT(11)) {
719 : : rte_iova_t buff = *((rte_iova_t *)((uint64_t *)cq + 9));
720 : : struct rte_mbuf *mbuf =
721 : : (struct rte_mbuf *)(buff - data_off);
722 : : cpth = (struct cpt_parse_hdr_s *)
723 : : ((uintptr_t)mbuf + (uint16_t)data_off);
724 : : roc_cpt_parse_hdr_dump(file, cpth);
725 : : } else {
726 : : roc_nix_cqe_dump(file, cq);
727 : : }
728 : :
729 : : count++;
730 : : head &= qmask;
731 : : }
732 : : return 0;
733 : : }
734 : :
735 : : static int
736 : 0 : cn10k_nix_tm_mark_vlan_dei(struct rte_eth_dev *eth_dev, int mark_green,
737 : : int mark_yellow, int mark_red,
738 : : struct rte_tm_error *error)
739 : : {
740 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
741 : 0 : struct roc_nix *roc_nix = &dev->nix;
742 : : uint64_t mark_fmt, mark_flag;
743 : : int rc, i;
744 : :
745 : 0 : rc = cnxk_nix_tm_mark_vlan_dei(eth_dev, mark_green, mark_yellow,
746 : : mark_red, error);
747 : :
748 [ # # ]: 0 : if (rc)
749 : 0 : goto exit;
750 : :
751 : 0 : mark_fmt = roc_nix_tm_mark_format_get(roc_nix, &mark_flag);
752 [ # # ]: 0 : if (mark_flag) {
753 : 0 : dev->tx_offload_flags |= NIX_TX_OFFLOAD_VLAN_QINQ_F;
754 : 0 : dev->tx_mark = true;
755 : : } else {
756 : 0 : dev->tx_mark = false;
757 [ # # ]: 0 : if (!(dev->tx_offloads & RTE_ETH_TX_OFFLOAD_VLAN_INSERT ||
758 : : dev->tx_offloads & RTE_ETH_TX_OFFLOAD_QINQ_INSERT))
759 : 0 : dev->tx_offload_flags &= ~NIX_TX_OFFLOAD_VLAN_QINQ_F;
760 : : }
761 : :
762 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_tx_queues; i++) {
763 : 0 : struct cn10k_eth_txq *txq = eth_dev->data->tx_queues[i];
764 : :
765 : 0 : txq->mark_flag = mark_flag & CNXK_TM_MARK_MASK;
766 : 0 : txq->mark_fmt = mark_fmt & CNXK_TX_MARK_FMT_MASK;
767 : : }
768 : 0 : cn10k_eth_set_tx_function(eth_dev);
769 : 0 : exit:
770 : 0 : return rc;
771 : : }
772 : :
773 : : static int
774 : 0 : cn10k_nix_tm_mark_ip_ecn(struct rte_eth_dev *eth_dev, int mark_green,
775 : : int mark_yellow, int mark_red,
776 : : struct rte_tm_error *error)
777 : : {
778 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
779 : 0 : struct roc_nix *roc_nix = &dev->nix;
780 : : uint64_t mark_fmt, mark_flag;
781 : : int rc, i;
782 : :
783 : 0 : rc = cnxk_nix_tm_mark_ip_ecn(eth_dev, mark_green, mark_yellow, mark_red,
784 : : error);
785 [ # # ]: 0 : if (rc)
786 : 0 : goto exit;
787 : :
788 : 0 : mark_fmt = roc_nix_tm_mark_format_get(roc_nix, &mark_flag);
789 [ # # ]: 0 : if (mark_flag) {
790 : 0 : dev->tx_offload_flags |= NIX_TX_OFFLOAD_VLAN_QINQ_F;
791 : 0 : dev->tx_mark = true;
792 : : } else {
793 : 0 : dev->tx_mark = false;
794 [ # # ]: 0 : if (!(dev->tx_offloads & RTE_ETH_TX_OFFLOAD_VLAN_INSERT ||
795 : : dev->tx_offloads & RTE_ETH_TX_OFFLOAD_QINQ_INSERT))
796 : 0 : dev->tx_offload_flags &= ~NIX_TX_OFFLOAD_VLAN_QINQ_F;
797 : : }
798 : :
799 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_tx_queues; i++) {
800 : 0 : struct cn10k_eth_txq *txq = eth_dev->data->tx_queues[i];
801 : :
802 : 0 : txq->mark_flag = mark_flag & CNXK_TM_MARK_MASK;
803 : 0 : txq->mark_fmt = mark_fmt & CNXK_TX_MARK_FMT_MASK;
804 : : }
805 : 0 : cn10k_eth_set_tx_function(eth_dev);
806 : 0 : exit:
807 : 0 : return rc;
808 : : }
809 : :
810 : : static int
811 : 0 : cn10k_nix_tm_mark_ip_dscp(struct rte_eth_dev *eth_dev, int mark_green,
812 : : int mark_yellow, int mark_red,
813 : : struct rte_tm_error *error)
814 : : {
815 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
816 : 0 : struct roc_nix *roc_nix = &dev->nix;
817 : : uint64_t mark_fmt, mark_flag;
818 : : int rc, i;
819 : :
820 : 0 : rc = cnxk_nix_tm_mark_ip_dscp(eth_dev, mark_green, mark_yellow,
821 : : mark_red, error);
822 [ # # ]: 0 : if (rc)
823 : 0 : goto exit;
824 : :
825 : 0 : mark_fmt = roc_nix_tm_mark_format_get(roc_nix, &mark_flag);
826 [ # # ]: 0 : if (mark_flag) {
827 : 0 : dev->tx_offload_flags |= NIX_TX_OFFLOAD_VLAN_QINQ_F;
828 : 0 : dev->tx_mark = true;
829 : : } else {
830 : 0 : dev->tx_mark = false;
831 [ # # ]: 0 : if (!(dev->tx_offloads & RTE_ETH_TX_OFFLOAD_VLAN_INSERT ||
832 : : dev->tx_offloads & RTE_ETH_TX_OFFLOAD_QINQ_INSERT))
833 : 0 : dev->tx_offload_flags &= ~NIX_TX_OFFLOAD_VLAN_QINQ_F;
834 : : }
835 : :
836 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_tx_queues; i++) {
837 : 0 : struct cn10k_eth_txq *txq = eth_dev->data->tx_queues[i];
838 : :
839 : 0 : txq->mark_flag = mark_flag & CNXK_TM_MARK_MASK;
840 : 0 : txq->mark_fmt = mark_fmt & CNXK_TX_MARK_FMT_MASK;
841 : : }
842 : 0 : cn10k_eth_set_tx_function(eth_dev);
843 : 0 : exit:
844 : 0 : return rc;
845 : : }
846 : :
847 : : /* Update platform specific eth dev ops */
848 : : static void
849 : 0 : nix_eth_dev_ops_override(void)
850 : : {
851 : : static int init_once;
852 : :
853 [ # # ]: 0 : if (init_once)
854 : : return;
855 : 0 : init_once = 1;
856 : :
857 : : /* Update platform specific ops */
858 : 0 : cnxk_eth_dev_ops.dev_configure = cn10k_nix_configure;
859 : 0 : cnxk_eth_dev_ops.tx_queue_setup = cn10k_nix_tx_queue_setup;
860 : 0 : cnxk_eth_dev_ops.rx_queue_setup = cn10k_nix_rx_queue_setup;
861 : 0 : cnxk_eth_dev_ops.tx_queue_release = cn10k_nix_tx_queue_release;
862 : 0 : cnxk_eth_dev_ops.tx_queue_stop = cn10k_nix_tx_queue_stop;
863 : 0 : cnxk_eth_dev_ops.dev_start = cn10k_nix_dev_start;
864 : 0 : cnxk_eth_dev_ops.dev_ptypes_set = cn10k_nix_ptypes_set;
865 : 0 : cnxk_eth_dev_ops.timesync_enable = cn10k_nix_timesync_enable;
866 : 0 : cnxk_eth_dev_ops.timesync_disable = cn10k_nix_timesync_disable;
867 : 0 : cnxk_eth_dev_ops.timesync_read_tx_timestamp =
868 : : cn10k_nix_timesync_read_tx_timestamp;
869 : 0 : cnxk_eth_dev_ops.ip_reassembly_capability_get =
870 : : cn10k_nix_reassembly_capability_get;
871 : 0 : cnxk_eth_dev_ops.ip_reassembly_conf_get = cn10k_nix_reassembly_conf_get;
872 : 0 : cnxk_eth_dev_ops.ip_reassembly_conf_set = cn10k_nix_reassembly_conf_set;
873 : 0 : cnxk_eth_dev_ops.eth_rx_descriptor_dump = cn10k_rx_descriptor_dump;
874 : : }
875 : :
876 : : /* Update platform specific tm ops */
877 : : static void
878 : : nix_tm_ops_override(void)
879 : : {
880 : : static int init_once;
881 : :
882 [ # # ]: 0 : if (init_once)
883 : : return;
884 : 0 : init_once = 1;
885 : :
886 : : /* Update platform specific ops */
887 : 0 : cnxk_tm_ops.mark_vlan_dei = cn10k_nix_tm_mark_vlan_dei;
888 : 0 : cnxk_tm_ops.mark_ip_ecn = cn10k_nix_tm_mark_ip_ecn;
889 : 0 : cnxk_tm_ops.mark_ip_dscp = cn10k_nix_tm_mark_ip_dscp;
890 : : }
891 : :
892 : : static void
893 : : npc_flow_ops_override(void)
894 : : {
895 : : static int init_once;
896 : :
897 [ # # ]: 0 : if (init_once)
898 : : return;
899 : 0 : init_once = 1;
900 : :
901 : : /* Update platform specific ops */
902 : 0 : cnxk_flow_ops.create = cn10k_flow_create;
903 : 0 : cnxk_flow_ops.destroy = cn10k_flow_destroy;
904 : 0 : cnxk_flow_ops.info_get = cn10k_flow_info_get;
905 : : }
906 : :
907 : : static int
908 : 0 : cn10k_nix_remove(struct rte_pci_device *pci_dev)
909 : : {
910 : 0 : return cnxk_nix_remove(pci_dev);
911 : : }
912 : :
913 : : static int
914 : 0 : cn10k_nix_probe(struct rte_pci_driver *pci_drv, struct rte_pci_device *pci_dev)
915 : : {
916 : : struct rte_eth_dev *eth_dev;
917 : : struct cnxk_eth_dev *dev;
918 : : int rc;
919 : :
920 : 0 : rc = roc_plt_init();
921 [ # # ]: 0 : if (rc) {
922 : 0 : plt_err("Failed to initialize platform model, rc=%d", rc);
923 : 0 : return rc;
924 : : }
925 : :
926 : 0 : nix_eth_dev_ops_override();
927 : : nix_tm_ops_override();
928 : : npc_flow_ops_override();
929 : :
930 : 0 : cn10k_eth_sec_ops_override();
931 : :
932 : : /* Common probe */
933 : 0 : rc = cnxk_nix_probe(pci_drv, pci_dev);
934 [ # # ]: 0 : if (rc)
935 : : return rc;
936 : :
937 : : /* Find eth dev allocated */
938 : 0 : eth_dev = rte_eth_dev_allocated(pci_dev->device.name);
939 [ # # ]: 0 : if (!eth_dev) {
940 : : /* Ignore if ethdev is in mid of detach state in secondary */
941 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY)
942 : : return 0;
943 : 0 : return -ENOENT;
944 : : }
945 : :
946 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY) {
947 : : /* Setup callbacks for secondary process */
948 : 0 : cn10k_eth_set_tx_function(eth_dev);
949 : 0 : cn10k_eth_set_rx_function(eth_dev);
950 : 0 : return 0;
951 : : }
952 : :
953 : : dev = cnxk_eth_pmd_priv(eth_dev);
954 : :
955 : : /* DROP_RE is not supported with inline IPSec for CN10K A0 and
956 : : * when vector mode is enabled.
957 : : */
958 [ # # # # ]: 0 : if (roc_errata_nix_has_no_drop_re() && !roc_env_is_asim()) {
959 : 0 : dev->ipsecd_drop_re_dis = 1;
960 : 0 : dev->vec_drop_re_dis = 1;
961 : : }
962 : :
963 : : /* Register up msg callbacks for PTP information */
964 : 0 : roc_nix_ptp_info_cb_register(&dev->nix, cn10k_nix_ptp_info_update_cb);
965 : :
966 : 0 : return 0;
967 : : }
968 : :
969 : : static const struct rte_pci_id cn10k_pci_nix_map[] = {
970 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KA, PCI_DEVID_CNXK_RVU_PF),
971 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KAS, PCI_DEVID_CNXK_RVU_PF),
972 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CNF10KA, PCI_DEVID_CNXK_RVU_PF),
973 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KB, PCI_DEVID_CNXK_RVU_PF),
974 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CNF10KB, PCI_DEVID_CNXK_RVU_PF),
975 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KA, PCI_DEVID_CNXK_RVU_VF),
976 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KA, PCI_DEVID_CNXK_RVU_ESWITCH_VF),
977 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KB, PCI_DEVID_CNXK_RVU_ESWITCH_VF),
978 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CNF10KA, PCI_DEVID_CNXK_RVU_ESWITCH_VF),
979 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KAS, PCI_DEVID_CNXK_RVU_VF),
980 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CNF10KA, PCI_DEVID_CNXK_RVU_VF),
981 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KB, PCI_DEVID_CNXK_RVU_VF),
982 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CNF10KB, PCI_DEVID_CNXK_RVU_VF),
983 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KA, PCI_DEVID_CNXK_RVU_AF_VF),
984 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KAS, PCI_DEVID_CNXK_RVU_AF_VF),
985 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CNF10KA, PCI_DEVID_CNXK_RVU_AF_VF),
986 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KB, PCI_DEVID_CNXK_RVU_AF_VF),
987 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CNF10KB, PCI_DEVID_CNXK_RVU_AF_VF),
988 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KA, PCI_DEVID_CNXK_RVU_SDP_VF),
989 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KAS, PCI_DEVID_CNXK_RVU_SDP_VF),
990 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CNF10KA, PCI_DEVID_CNXK_RVU_SDP_VF),
991 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KB, PCI_DEVID_CNXK_RVU_SDP_VF),
992 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CNF10KB, PCI_DEVID_CNXK_RVU_SDP_VF),
993 : : {
994 : : .vendor_id = 0,
995 : : },
996 : : };
997 : :
998 : : static struct rte_pci_driver cn10k_pci_nix = {
999 : : .id_table = cn10k_pci_nix_map,
1000 : : .drv_flags = RTE_PCI_DRV_NEED_MAPPING | RTE_PCI_DRV_NEED_IOVA_AS_VA |
1001 : : RTE_PCI_DRV_INTR_LSC,
1002 : : .probe = cn10k_nix_probe,
1003 : : .remove = cn10k_nix_remove,
1004 : : };
1005 : :
1006 : 238 : RTE_PMD_REGISTER_PCI(net_cn10k, cn10k_pci_nix);
1007 : : RTE_PMD_REGISTER_PCI_TABLE(net_cn10k, cn10k_pci_nix_map);
1008 : : RTE_PMD_REGISTER_KMOD_DEP(net_cn10k, "vfio-pci");
|