Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(c) 2010-2015 Intel Corporation
3 : : */
4 : :
5 : : #include <stdint.h>
6 : : #include <ethdev_driver.h>
7 : : #include <rte_malloc.h>
8 : :
9 : : #include "base/i40e_prototype.h"
10 : : #include "base/i40e_type.h"
11 : : #include "i40e_ethdev.h"
12 : : #include "i40e_rxtx.h"
13 : : #include "i40e_rxtx_vec_common.h"
14 : :
15 : : #include <tmmintrin.h>
16 : :
17 : : #ifndef __INTEL_COMPILER
18 : : #pragma GCC diagnostic ignored "-Wcast-qual"
19 : : #endif
20 : :
21 : : static inline void
22 : 0 : i40e_rxq_rearm(struct i40e_rx_queue *rxq)
23 : : {
24 : : int i;
25 : : uint16_t rx_id;
26 : : volatile union i40e_rx_desc *rxdp;
27 : 0 : struct i40e_rx_entry *rxep = &rxq->sw_ring[rxq->rxrearm_start];
28 : : struct rte_mbuf *mb0, *mb1;
29 : : __m128i hdr_room = _mm_set_epi64x(RTE_PKTMBUF_HEADROOM,
30 : : RTE_PKTMBUF_HEADROOM);
31 : : __m128i dma_addr0, dma_addr1;
32 : :
33 : 0 : rxdp = rxq->rx_ring + rxq->rxrearm_start;
34 : :
35 : : /* Pull 'n' more MBUFs into the software ring */
36 [ # # # # ]: 0 : if (rte_mempool_get_bulk(rxq->mp,
37 : : (void *)rxep,
38 : : RTE_I40E_RXQ_REARM_THRESH) < 0) {
39 : 0 : if (rxq->rxrearm_nb + RTE_I40E_RXQ_REARM_THRESH >=
40 [ # # ]: 0 : rxq->nb_rx_desc) {
41 : : dma_addr0 = _mm_setzero_si128();
42 [ # # ]: 0 : for (i = 0; i < RTE_I40E_DESCS_PER_LOOP; i++) {
43 : 0 : rxep[i].mbuf = &rxq->fake_mbuf;
44 : 0 : _mm_store_si128((__m128i *)&rxdp[i].read,
45 : : dma_addr0);
46 : : }
47 : : }
48 : 0 : rte_eth_devices[rxq->port_id].data->rx_mbuf_alloc_failed +=
49 : : RTE_I40E_RXQ_REARM_THRESH;
50 : 0 : return;
51 : : }
52 : :
53 : : /* Initialize the mbufs in vector, process 2 mbufs in one loop */
54 [ # # ]: 0 : for (i = 0; i < RTE_I40E_RXQ_REARM_THRESH; i += 2, rxep += 2) {
55 : : __m128i vaddr0, vaddr1;
56 : :
57 : 0 : mb0 = rxep[0].mbuf;
58 : 0 : mb1 = rxep[1].mbuf;
59 : :
60 : : /* load buf_addr(lo 64bit) and buf_iova(hi 64bit) */
61 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, buf_iova) !=
62 : : offsetof(struct rte_mbuf, buf_addr) + 8);
63 : : vaddr0 = _mm_loadu_si128((__m128i *)&mb0->buf_addr);
64 : : vaddr1 = _mm_loadu_si128((__m128i *)&mb1->buf_addr);
65 : :
66 : : /* convert pa to dma_addr hdr/data */
67 : : dma_addr0 = _mm_unpackhi_epi64(vaddr0, vaddr0);
68 : : dma_addr1 = _mm_unpackhi_epi64(vaddr1, vaddr1);
69 : :
70 : : /* add headroom to pa values */
71 : : dma_addr0 = _mm_add_epi64(dma_addr0, hdr_room);
72 : : dma_addr1 = _mm_add_epi64(dma_addr1, hdr_room);
73 : :
74 : : /* flush desc with pa dma_addr */
75 : : _mm_store_si128((__m128i *)&rxdp++->read, dma_addr0);
76 : 0 : _mm_store_si128((__m128i *)&rxdp++->read, dma_addr1);
77 : : }
78 : :
79 : 0 : rxq->rxrearm_start += RTE_I40E_RXQ_REARM_THRESH;
80 : 0 : rx_id = rxq->rxrearm_start - 1;
81 : :
82 [ # # ]: 0 : if (unlikely(rxq->rxrearm_start >= rxq->nb_rx_desc)) {
83 : 0 : rxq->rxrearm_start = 0;
84 : 0 : rx_id = rxq->nb_rx_desc - 1;
85 : : }
86 : :
87 : 0 : rxq->rxrearm_nb -= RTE_I40E_RXQ_REARM_THRESH;
88 : :
89 : : /* Update the tail pointer on the NIC */
90 : 0 : I40E_PCI_REG_WC_WRITE(rxq->qrx_tail, rx_id);
91 : : }
92 : :
93 : : #ifndef RTE_LIBRTE_I40E_16BYTE_RX_DESC
94 : : /* SSE version of FDIR mark extraction for 4 32B descriptors at a time */
95 : : static inline __m128i
96 : 0 : descs_to_fdir_32b(volatile union i40e_rx_desc *rxdp, struct rte_mbuf **rx_pkt)
97 : : {
98 : : /* 32B descriptors: Load 2nd half of descriptors for FDIR ID data */
99 : : __m128i desc0_qw23, desc1_qw23, desc2_qw23, desc3_qw23;
100 : : desc0_qw23 = _mm_loadu_si128((__m128i *)&(rxdp + 0)->wb.qword2);
101 : : desc1_qw23 = _mm_loadu_si128((__m128i *)&(rxdp + 1)->wb.qword2);
102 : : desc2_qw23 = _mm_loadu_si128((__m128i *)&(rxdp + 2)->wb.qword2);
103 : : desc3_qw23 = _mm_loadu_si128((__m128i *)&(rxdp + 3)->wb.qword2);
104 : :
105 : : /* FDIR ID data: move last u32 of each desc to 4 u32 lanes */
106 : : __m128i v_unpack_01, v_unpack_23;
107 : : v_unpack_01 = _mm_unpackhi_epi32(desc0_qw23, desc1_qw23);
108 : : v_unpack_23 = _mm_unpackhi_epi32(desc2_qw23, desc3_qw23);
109 : : __m128i v_fdir_ids = _mm_unpackhi_epi64(v_unpack_01, v_unpack_23);
110 : :
111 : : /* Extended Status: extract from each lower 32 bits, to u32 lanes */
112 : : v_unpack_01 = _mm_unpacklo_epi32(desc0_qw23, desc1_qw23);
113 : : v_unpack_23 = _mm_unpacklo_epi32(desc2_qw23, desc3_qw23);
114 : : __m128i v_flt_status = _mm_unpacklo_epi64(v_unpack_01, v_unpack_23);
115 : :
116 : : /* Shift u32 left and right to "mask away" bits not required.
117 : : * Data required is 4:5 (zero based), so left shift by 26 (32-6)
118 : : * and then right shift by 30 (32 - 2 bits required).
119 : : */
120 : : v_flt_status = _mm_slli_epi32(v_flt_status, 26);
121 : : v_flt_status = _mm_srli_epi32(v_flt_status, 30);
122 : :
123 : : /* Generate constant 1 in all u32 lanes and compare */
124 : : RTE_BUILD_BUG_ON(I40E_RX_DESC_EXT_STATUS_FLEXBH_FD_ID != 1);
125 : : __m128i v_zeros = _mm_setzero_si128();
126 : : __m128i v_ffff = _mm_cmpeq_epi32(v_zeros, v_zeros);
127 : : __m128i v_u32_one = _mm_srli_epi32(v_ffff, 31);
128 : :
129 : : /* per desc mask, bits set if FDIR ID is valid */
130 : : __m128i v_fd_id_mask = _mm_cmpeq_epi32(v_flt_status, v_u32_one);
131 : :
132 : : /* Mask ID data to zero if the FD_ID bit not set in desc */
133 : : v_fdir_ids = _mm_and_si128(v_fdir_ids, v_fd_id_mask);
134 : :
135 : : /* Extract and store as u32. No advantage to combining into SSE
136 : : * stores, there are no surrounding stores to around fdir.hi
137 : : */
138 : 0 : rx_pkt[0]->hash.fdir.hi = _mm_extract_epi32(v_fdir_ids, 0);
139 : 0 : rx_pkt[1]->hash.fdir.hi = _mm_extract_epi32(v_fdir_ids, 1);
140 : 0 : rx_pkt[2]->hash.fdir.hi = _mm_extract_epi32(v_fdir_ids, 2);
141 : 0 : rx_pkt[3]->hash.fdir.hi = _mm_extract_epi32(v_fdir_ids, 3);
142 : :
143 : : /* convert fdir_id_mask into a single bit, then shift as required for
144 : : * correct location in the mbuf->olflags
145 : : */
146 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_RX_FDIR_ID != (1 << I40E_FDIR_ID_BIT_SHIFT));
147 : : v_fd_id_mask = _mm_srli_epi32(v_fd_id_mask, 31);
148 : : v_fd_id_mask = _mm_slli_epi32(v_fd_id_mask, I40E_FDIR_ID_BIT_SHIFT);
149 : :
150 : : /* The returned value must be combined into each mbuf. This is already
151 : : * being done for RSS and VLAN mbuf olflags, so return bits to OR in.
152 : : */
153 : 0 : return v_fd_id_mask;
154 : : }
155 : :
156 : : #else /* 32 or 16B FDIR ID handling */
157 : :
158 : : /* Handle 16B descriptor FDIR ID flag setting based on FLM. See scalar driver
159 : : * for scalar implementation of the same functionality.
160 : : */
161 : : static inline __m128i
162 : : descs_to_fdir_16b(__m128i fltstat, __m128i descs[4], struct rte_mbuf **rx_pkt)
163 : : {
164 : : /* unpack filter-status data from descriptors */
165 : : __m128i v_tmp_01 = _mm_unpacklo_epi32(descs[0], descs[1]);
166 : : __m128i v_tmp_23 = _mm_unpacklo_epi32(descs[2], descs[3]);
167 : : __m128i v_fdir_ids = _mm_unpackhi_epi64(v_tmp_01, v_tmp_23);
168 : :
169 : : /* Generate one bit in each u32 lane */
170 : : __m128i v_zeros = _mm_setzero_si128();
171 : : __m128i v_ffff = _mm_cmpeq_epi32(v_zeros, v_zeros);
172 : : __m128i v_111_mask = _mm_srli_epi32(v_ffff, 29);
173 : : __m128i v_11_mask = _mm_srli_epi32(v_ffff, 30);
174 : :
175 : : /* Top lane ones mask for FDIR isolation */
176 : : __m128i v_desc_fdir_mask = _mm_insert_epi32(v_zeros, UINT32_MAX, 1);
177 : :
178 : : /* Compare and mask away FDIR ID data if bit not set */
179 : : __m128i v_u32_bits = _mm_and_si128(v_111_mask, fltstat);
180 : : __m128i v_fdir_id_mask = _mm_cmpeq_epi32(v_u32_bits, v_11_mask);
181 : : v_fdir_ids = _mm_and_si128(v_fdir_id_mask, v_fdir_ids);
182 : :
183 : : /* Store data to fdir.hi in mbuf */
184 : : rx_pkt[0]->hash.fdir.hi = _mm_extract_epi32(v_fdir_ids, 0);
185 : : rx_pkt[1]->hash.fdir.hi = _mm_extract_epi32(v_fdir_ids, 1);
186 : : rx_pkt[2]->hash.fdir.hi = _mm_extract_epi32(v_fdir_ids, 2);
187 : : rx_pkt[3]->hash.fdir.hi = _mm_extract_epi32(v_fdir_ids, 3);
188 : :
189 : : /* Move fdir_id_mask to correct lane, blend RSS to zero on hits */
190 : : __m128i v_desc3_shift = _mm_alignr_epi8(v_zeros, v_fdir_id_mask, 8);
191 : : __m128i v_desc3_mask = _mm_and_si128(v_desc_fdir_mask, v_desc3_shift);
192 : : descs[3] = _mm_blendv_epi8(descs[3], _mm_setzero_si128(), v_desc3_mask);
193 : :
194 : : __m128i v_desc2_shift = _mm_alignr_epi8(v_zeros, v_fdir_id_mask, 4);
195 : : __m128i v_desc2_mask = _mm_and_si128(v_desc_fdir_mask, v_desc2_shift);
196 : : descs[2] = _mm_blendv_epi8(descs[2], _mm_setzero_si128(), v_desc2_mask);
197 : :
198 : : __m128i v_desc1_shift = v_fdir_id_mask;
199 : : __m128i v_desc1_mask = _mm_and_si128(v_desc_fdir_mask, v_desc1_shift);
200 : : descs[1] = _mm_blendv_epi8(descs[1], _mm_setzero_si128(), v_desc1_mask);
201 : :
202 : : __m128i v_desc0_shift = _mm_alignr_epi8(v_fdir_id_mask, v_zeros, 12);
203 : : __m128i v_desc0_mask = _mm_and_si128(v_desc_fdir_mask, v_desc0_shift);
204 : : descs[0] = _mm_blendv_epi8(descs[0], _mm_setzero_si128(), v_desc0_mask);
205 : :
206 : : /* Shift to 1 or 0 bit per u32 lane, then to RTE_MBUF_F_RX_FDIR_ID offset */
207 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_RX_FDIR_ID != (1 << I40E_FDIR_ID_BIT_SHIFT));
208 : : __m128i v_mask_one_bit = _mm_srli_epi32(v_fdir_id_mask, 31);
209 : : return _mm_slli_epi32(v_mask_one_bit, I40E_FDIR_ID_BIT_SHIFT);
210 : : }
211 : : #endif
212 : :
213 : : static inline void
214 : 0 : desc_to_olflags_v(struct i40e_rx_queue *rxq, volatile union i40e_rx_desc *rxdp,
215 : : __m128i descs[4], struct rte_mbuf **rx_pkts)
216 : : {
217 [ # # ]: 0 : const __m128i mbuf_init = _mm_set_epi64x(0, rxq->mbuf_initializer);
218 : : __m128i rearm0, rearm1, rearm2, rearm3;
219 : :
220 : : __m128i vlan0, vlan1, rss, l3_l4e;
221 : :
222 : : /* mask everything except RSS, flow director and VLAN flags
223 : : * bit2 is for VLAN tag, bit11 for flow director indication
224 : : * bit13:12 for RSS indication.
225 : : */
226 : : const __m128i rss_vlan_msk = _mm_set_epi32(
227 : : 0x1c03804, 0x1c03804, 0x1c03804, 0x1c03804);
228 : :
229 : : const __m128i cksum_mask = _mm_set_epi32(
230 : : RTE_MBUF_F_RX_IP_CKSUM_GOOD | RTE_MBUF_F_RX_IP_CKSUM_BAD |
231 : : RTE_MBUF_F_RX_L4_CKSUM_GOOD | RTE_MBUF_F_RX_L4_CKSUM_BAD |
232 : : RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD,
233 : : RTE_MBUF_F_RX_IP_CKSUM_GOOD | RTE_MBUF_F_RX_IP_CKSUM_BAD |
234 : : RTE_MBUF_F_RX_L4_CKSUM_GOOD | RTE_MBUF_F_RX_L4_CKSUM_BAD |
235 : : RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD,
236 : : RTE_MBUF_F_RX_IP_CKSUM_GOOD | RTE_MBUF_F_RX_IP_CKSUM_BAD |
237 : : RTE_MBUF_F_RX_L4_CKSUM_GOOD | RTE_MBUF_F_RX_L4_CKSUM_BAD |
238 : : RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD,
239 : : RTE_MBUF_F_RX_IP_CKSUM_GOOD | RTE_MBUF_F_RX_IP_CKSUM_BAD |
240 : : RTE_MBUF_F_RX_L4_CKSUM_GOOD | RTE_MBUF_F_RX_L4_CKSUM_BAD |
241 : : RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD);
242 : :
243 : : /* map rss and vlan type to rss hash and vlan flag */
244 : : const __m128i vlan_flags = _mm_set_epi8(0, 0, 0, 0,
245 : : 0, 0, 0, 0,
246 : : 0, 0, 0, RTE_MBUF_F_RX_VLAN | RTE_MBUF_F_RX_VLAN_STRIPPED,
247 : : 0, 0, 0, 0);
248 : :
249 : : const __m128i rss_flags = _mm_set_epi8(0, 0, 0, 0,
250 : : 0, 0, 0, 0,
251 : : RTE_MBUF_F_RX_RSS_HASH | RTE_MBUF_F_RX_FDIR, RTE_MBUF_F_RX_RSS_HASH, 0, 0,
252 : : 0, 0, RTE_MBUF_F_RX_FDIR, 0);
253 : :
254 : : const __m128i l3_l4e_flags = _mm_set_epi8(0, 0, 0, 0, 0, 0, 0, 0,
255 : : /* shift right 1 bit to make sure it not exceed 255 */
256 : : (RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD | RTE_MBUF_F_RX_L4_CKSUM_BAD |
257 : : RTE_MBUF_F_RX_IP_CKSUM_BAD) >> 1,
258 : : (RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD | RTE_MBUF_F_RX_L4_CKSUM_BAD |
259 : : RTE_MBUF_F_RX_IP_CKSUM_GOOD) >> 1,
260 : : (RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD | RTE_MBUF_F_RX_L4_CKSUM_GOOD |
261 : : RTE_MBUF_F_RX_IP_CKSUM_BAD) >> 1,
262 : : (RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD | RTE_MBUF_F_RX_L4_CKSUM_GOOD |
263 : : RTE_MBUF_F_RX_IP_CKSUM_GOOD) >> 1,
264 : : (RTE_MBUF_F_RX_L4_CKSUM_BAD | RTE_MBUF_F_RX_IP_CKSUM_BAD) >> 1,
265 : : (RTE_MBUF_F_RX_L4_CKSUM_BAD | RTE_MBUF_F_RX_IP_CKSUM_GOOD) >> 1,
266 : : (RTE_MBUF_F_RX_L4_CKSUM_GOOD | RTE_MBUF_F_RX_IP_CKSUM_BAD) >> 1,
267 : : (RTE_MBUF_F_RX_L4_CKSUM_GOOD | RTE_MBUF_F_RX_IP_CKSUM_GOOD) >> 1);
268 : :
269 : : /* Unpack "status" from quadword 1, bits 0:32 */
270 [ # # ]: 0 : vlan0 = _mm_unpackhi_epi32(descs[0], descs[1]);
271 [ # # ]: 0 : vlan1 = _mm_unpackhi_epi32(descs[2], descs[3]);
272 : : vlan0 = _mm_unpacklo_epi64(vlan0, vlan1);
273 : :
274 : : vlan1 = _mm_and_si128(vlan0, rss_vlan_msk);
275 : : vlan0 = _mm_shuffle_epi8(vlan_flags, vlan1);
276 : :
277 : : const __m128i desc_fltstat = _mm_srli_epi32(vlan1, 11);
278 : : rss = _mm_shuffle_epi8(rss_flags, desc_fltstat);
279 : :
280 : : l3_l4e = _mm_srli_epi32(vlan1, 22);
281 : : l3_l4e = _mm_shuffle_epi8(l3_l4e_flags, l3_l4e);
282 : : /* then we shift left 1 bit */
283 : : l3_l4e = _mm_slli_epi32(l3_l4e, 1);
284 : : /* we need to mask out the redundant bits */
285 : : l3_l4e = _mm_and_si128(l3_l4e, cksum_mask);
286 : :
287 : : vlan0 = _mm_or_si128(vlan0, rss);
288 : : vlan0 = _mm_or_si128(vlan0, l3_l4e);
289 : :
290 : : /* Extract FDIR ID only if FDIR is enabled to avoid useless work */
291 [ # # ]: 0 : if (rxq->fdir_enabled) {
292 : : #ifndef RTE_LIBRTE_I40E_16BYTE_RX_DESC
293 : 0 : __m128i v_fdir_ol_flags = descs_to_fdir_32b(rxdp, rx_pkts);
294 : : #else
295 : : (void)rxdp; /* rxdp not required for 16B desc mode */
296 : : __m128i v_fdir_ol_flags = descs_to_fdir_16b(desc_fltstat,
297 : : descs, rx_pkts);
298 : : #endif
299 : : /* OR in ol_flag bits after descriptor specific extraction */
300 : : vlan0 = _mm_or_si128(vlan0, v_fdir_ol_flags);
301 : : }
302 : :
303 : : /*
304 : : * At this point, we have the 4 sets of flags in the low 16-bits
305 : : * of each 32-bit value in vlan0.
306 : : * We want to extract these, and merge them with the mbuf init data
307 : : * so we can do a single 16-byte write to the mbuf to set the flags
308 : : * and all the other initialization fields. Extracting the
309 : : * appropriate flags means that we have to do a shift and blend for
310 : : * each mbuf before we do the write.
311 : : */
312 : : rearm0 = _mm_blend_epi16(mbuf_init, _mm_slli_si128(vlan0, 8), 0x10);
313 : : rearm1 = _mm_blend_epi16(mbuf_init, _mm_slli_si128(vlan0, 4), 0x10);
314 : : rearm2 = _mm_blend_epi16(mbuf_init, vlan0, 0x10);
315 : : rearm3 = _mm_blend_epi16(mbuf_init, _mm_srli_si128(vlan0, 4), 0x10);
316 : :
317 : : /* write the rearm data and the olflags in one write */
318 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, ol_flags) !=
319 : : offsetof(struct rte_mbuf, rearm_data) + 8);
320 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, rearm_data) !=
321 : : RTE_ALIGN(offsetof(struct rte_mbuf, rearm_data), 16));
322 : 0 : _mm_store_si128((__m128i *)&rx_pkts[0]->rearm_data, rearm0);
323 : 0 : _mm_store_si128((__m128i *)&rx_pkts[1]->rearm_data, rearm1);
324 : 0 : _mm_store_si128((__m128i *)&rx_pkts[2]->rearm_data, rearm2);
325 : 0 : _mm_store_si128((__m128i *)&rx_pkts[3]->rearm_data, rearm3);
326 : 0 : }
327 : :
328 : : #define PKTLEN_SHIFT 10
329 : :
330 : : static inline void
331 : 0 : desc_to_ptype_v(__m128i descs[4], struct rte_mbuf **rx_pkts,
332 : : uint32_t *ptype_tbl)
333 : : {
334 : 0 : __m128i ptype0 = _mm_unpackhi_epi64(descs[0], descs[1]);
335 : 0 : __m128i ptype1 = _mm_unpackhi_epi64(descs[2], descs[3]);
336 : :
337 : : ptype0 = _mm_srli_epi64(ptype0, 30);
338 : : ptype1 = _mm_srli_epi64(ptype1, 30);
339 : :
340 : 0 : rx_pkts[0]->packet_type = ptype_tbl[_mm_extract_epi8(ptype0, 0)];
341 : 0 : rx_pkts[1]->packet_type = ptype_tbl[_mm_extract_epi8(ptype0, 8)];
342 : 0 : rx_pkts[2]->packet_type = ptype_tbl[_mm_extract_epi8(ptype1, 0)];
343 : 0 : rx_pkts[3]->packet_type = ptype_tbl[_mm_extract_epi8(ptype1, 8)];
344 : 0 : }
345 : :
346 : : /**
347 : : * vPMD raw receive routine, only accept(nb_pkts >= RTE_I40E_DESCS_PER_LOOP)
348 : : *
349 : : * Notice:
350 : : * - nb_pkts < RTE_I40E_DESCS_PER_LOOP, just return no packet
351 : : * - floor align nb_pkts to a RTE_I40E_DESCS_PER_LOOP power-of-two
352 : : */
353 : : static inline uint16_t
354 : 0 : _recv_raw_pkts_vec(struct i40e_rx_queue *rxq, struct rte_mbuf **rx_pkts,
355 : : uint16_t nb_pkts, uint8_t *split_packet)
356 : : {
357 : : volatile union i40e_rx_desc *rxdp;
358 : : struct i40e_rx_entry *sw_ring;
359 : : uint16_t nb_pkts_recd;
360 : : int pos;
361 : : uint64_t var;
362 : : __m128i shuf_msk;
363 : 0 : uint32_t *ptype_tbl = rxq->vsi->adapter->ptype_tbl;
364 : :
365 : 0 : __m128i crc_adjust = _mm_set_epi16(
366 : : 0, 0, 0, /* ignore non-length fields */
367 : : -rxq->crc_len, /* sub crc on data_len */
368 : : 0, /* ignore high-16bits of pkt_len */
369 : 0 : -rxq->crc_len, /* sub crc on pkt_len */
370 : : 0, 0 /* ignore pkt_type field */
371 : : );
372 : : /*
373 : : * compile-time check the above crc_adjust layout is correct.
374 : : * NOTE: the first field (lowest address) is given last in set_epi16
375 : : * call above.
376 : : */
377 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, pkt_len) !=
378 : : offsetof(struct rte_mbuf, rx_descriptor_fields1) + 4);
379 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, data_len) !=
380 : : offsetof(struct rte_mbuf, rx_descriptor_fields1) + 8);
381 : : __m128i dd_check, eop_check;
382 : :
383 : : /* nb_pkts has to be floor-aligned to RTE_I40E_DESCS_PER_LOOP */
384 : 0 : nb_pkts = RTE_ALIGN_FLOOR(nb_pkts, RTE_I40E_DESCS_PER_LOOP);
385 : :
386 : : /* Just the act of getting into the function from the application is
387 : : * going to cost about 7 cycles
388 : : */
389 : 0 : rxdp = rxq->rx_ring + rxq->rx_tail;
390 : :
391 : : rte_prefetch0(rxdp);
392 : :
393 : : /* See if we need to rearm the RX queue - gives the prefetch a bit
394 : : * of time to act
395 : : */
396 [ # # ]: 0 : if (rxq->rxrearm_nb > RTE_I40E_RXQ_REARM_THRESH)
397 : 0 : i40e_rxq_rearm(rxq);
398 : :
399 : : /* Before we start moving massive data around, check to see if
400 : : * there is actually a packet available
401 : : */
402 [ # # ]: 0 : if (!(rxdp->wb.qword1.status_error_len &
403 : : rte_cpu_to_le_32(1 << I40E_RX_DESC_STATUS_DD_SHIFT)))
404 : : return 0;
405 : :
406 : : /* 4 packets DD mask */
407 : : dd_check = _mm_set_epi64x(0x0000000100000001LL, 0x0000000100000001LL);
408 : :
409 : : /* 4 packets EOP mask */
410 : : eop_check = _mm_set_epi64x(0x0000000200000002LL, 0x0000000200000002LL);
411 : :
412 : : /* mask to shuffle from desc. to mbuf */
413 : : shuf_msk = _mm_set_epi8(
414 : : 7, 6, 5, 4, /* octet 4~7, 32bits rss */
415 : : 3, 2, /* octet 2~3, low 16 bits vlan_macip */
416 : : 15, 14, /* octet 15~14, 16 bits data_len */
417 : : 0xFF, 0xFF, /* skip high 16 bits pkt_len, zero out */
418 : : 15, 14, /* octet 15~14, low 16 bits pkt_len */
419 : : 0xFF, 0xFF, /* pkt_type set as unknown */
420 : : 0xFF, 0xFF /*pkt_type set as unknown */
421 : : );
422 : : /*
423 : : * Compile-time verify the shuffle mask
424 : : * NOTE: some field positions already verified above, but duplicated
425 : : * here for completeness in case of future modifications.
426 : : */
427 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, pkt_len) !=
428 : : offsetof(struct rte_mbuf, rx_descriptor_fields1) + 4);
429 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, data_len) !=
430 : : offsetof(struct rte_mbuf, rx_descriptor_fields1) + 8);
431 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, vlan_tci) !=
432 : : offsetof(struct rte_mbuf, rx_descriptor_fields1) + 10);
433 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, hash) !=
434 : : offsetof(struct rte_mbuf, rx_descriptor_fields1) + 12);
435 : :
436 : : /* Cache is empty -> need to scan the buffer rings, but first move
437 : : * the next 'n' mbufs into the cache
438 : : */
439 : 0 : sw_ring = &rxq->sw_ring[rxq->rx_tail];
440 : :
441 : : /* A. load 4 packet in one loop
442 : : * [A*. mask out 4 unused dirty field in desc]
443 : : * B. copy 4 mbuf point from swring to rx_pkts
444 : : * C. calc the number of DD bits among the 4 packets
445 : : * [C*. extract the end-of-packet bit, if requested]
446 : : * D. fill info. from desc to mbuf
447 : : */
448 : :
449 [ # # ]: 0 : for (pos = 0, nb_pkts_recd = 0; pos < nb_pkts;
450 : 0 : pos += RTE_I40E_DESCS_PER_LOOP,
451 : 0 : rxdp += RTE_I40E_DESCS_PER_LOOP) {
452 : : __m128i descs[RTE_I40E_DESCS_PER_LOOP];
453 : : __m128i pkt_mb1, pkt_mb2, pkt_mb3, pkt_mb4;
454 : : __m128i zero, staterr, sterr_tmp1, sterr_tmp2;
455 : : /* 2 64 bit or 4 32 bit mbuf pointers in one XMM reg. */
456 : : __m128i mbp1;
457 : : #if defined(RTE_ARCH_X86_64)
458 : : __m128i mbp2;
459 : : #endif
460 : :
461 : : /* B.1 load 2 (64 bit) or 4 (32 bit) mbuf points */
462 : 0 : mbp1 = _mm_loadu_si128((__m128i *)&sw_ring[pos]);
463 : : /* Read desc statuses backwards to avoid race condition */
464 : : /* A.1 load desc[3] */
465 : 0 : descs[3] = _mm_loadu_si128((__m128i *)(rxdp + 3));
466 : 0 : rte_compiler_barrier();
467 : :
468 : : /* B.2 copy 2 64 bit or 4 32 bit mbuf point into rx_pkts */
469 : 0 : _mm_storeu_si128((__m128i *)&rx_pkts[pos], mbp1);
470 : :
471 : : #if defined(RTE_ARCH_X86_64)
472 : : /* B.1 load 2 64 bit mbuf points */
473 : 0 : mbp2 = _mm_loadu_si128((__m128i *)&sw_ring[pos+2]);
474 : : #endif
475 : :
476 : : /* A.1 load desc[2-0] */
477 : 0 : descs[2] = _mm_loadu_si128((__m128i *)(rxdp + 2));
478 : 0 : rte_compiler_barrier();
479 : 0 : descs[1] = _mm_loadu_si128((__m128i *)(rxdp + 1));
480 : 0 : rte_compiler_barrier();
481 : 0 : descs[0] = _mm_loadu_si128((__m128i *)(rxdp));
482 : :
483 : : #if defined(RTE_ARCH_X86_64)
484 : : /* B.2 copy 2 mbuf point into rx_pkts */
485 [ # # ]: 0 : _mm_storeu_si128((__m128i *)&rx_pkts[pos+2], mbp2);
486 : : #endif
487 : :
488 [ # # ]: 0 : if (split_packet) {
489 : 0 : rte_mbuf_prefetch_part2(rx_pkts[pos]);
490 : 0 : rte_mbuf_prefetch_part2(rx_pkts[pos + 1]);
491 : : rte_mbuf_prefetch_part2(rx_pkts[pos + 2]);
492 : 0 : rte_mbuf_prefetch_part2(rx_pkts[pos + 3]);
493 : : }
494 : :
495 : : /* avoid compiler reorder optimization */
496 : 0 : rte_compiler_barrier();
497 : :
498 : : /* pkt 3,4 shift the pktlen field to be 16-bit aligned*/
499 : 0 : const __m128i len3 = _mm_slli_epi32(descs[3], PKTLEN_SHIFT);
500 : 0 : const __m128i len2 = _mm_slli_epi32(descs[2], PKTLEN_SHIFT);
501 : :
502 : : /* merge the now-aligned packet length fields back in */
503 : 0 : descs[3] = _mm_blend_epi16(descs[3], len3, 0x80);
504 : 0 : descs[2] = _mm_blend_epi16(descs[2], len2, 0x80);
505 : :
506 : : /* C.1 4=>2 filter staterr info only */
507 : : sterr_tmp2 = _mm_unpackhi_epi32(descs[3], descs[2]);
508 : : /* C.1 4=>2 filter staterr info only */
509 : 0 : sterr_tmp1 = _mm_unpackhi_epi32(descs[1], descs[0]);
510 : :
511 : 0 : desc_to_olflags_v(rxq, rxdp, descs, &rx_pkts[pos]);
512 : :
513 : : /* D.1 pkt 3,4 convert format from desc to pktmbuf */
514 [ # # ]: 0 : pkt_mb4 = _mm_shuffle_epi8(descs[3], shuf_msk);
515 [ # # ]: 0 : pkt_mb3 = _mm_shuffle_epi8(descs[2], shuf_msk);
516 : :
517 : : /* D.2 pkt 3,4 set in_port/nb_seg and remove crc */
518 : : pkt_mb4 = _mm_add_epi16(pkt_mb4, crc_adjust);
519 : : pkt_mb3 = _mm_add_epi16(pkt_mb3, crc_adjust);
520 : :
521 : : /* pkt 1,2 shift the pktlen field to be 16-bit aligned*/
522 [ # # ]: 0 : const __m128i len1 = _mm_slli_epi32(descs[1], PKTLEN_SHIFT);
523 [ # # ]: 0 : const __m128i len0 = _mm_slli_epi32(descs[0], PKTLEN_SHIFT);
524 : :
525 : : /* merge the now-aligned packet length fields back in */
526 : 0 : descs[1] = _mm_blend_epi16(descs[1], len1, 0x80);
527 [ # # ]: 0 : descs[0] = _mm_blend_epi16(descs[0], len0, 0x80);
528 : :
529 : : /* D.1 pkt 1,2 convert format from desc to pktmbuf */
530 : : pkt_mb2 = _mm_shuffle_epi8(descs[1], shuf_msk);
531 : : pkt_mb1 = _mm_shuffle_epi8(descs[0], shuf_msk);
532 : :
533 : : /* C.2 get 4 pkts staterr value */
534 : : zero = _mm_xor_si128(dd_check, dd_check);
535 : : staterr = _mm_unpacklo_epi32(sterr_tmp1, sterr_tmp2);
536 : :
537 : : /* D.3 copy final 3,4 data to rx_pkts */
538 [ # # ]: 0 : _mm_storeu_si128((void *)&rx_pkts[pos+3]->rx_descriptor_fields1,
539 : : pkt_mb4);
540 : 0 : _mm_storeu_si128((void *)&rx_pkts[pos+2]->rx_descriptor_fields1,
541 : : pkt_mb3);
542 : :
543 : : /* D.2 pkt 1,2 set in_port/nb_seg and remove crc */
544 : : pkt_mb2 = _mm_add_epi16(pkt_mb2, crc_adjust);
545 : : pkt_mb1 = _mm_add_epi16(pkt_mb1, crc_adjust);
546 : :
547 : : /* C* extract and record EOP bit */
548 [ # # ]: 0 : if (split_packet) {
549 : : __m128i eop_shuf_mask = _mm_set_epi8(
550 : : 0xFF, 0xFF, 0xFF, 0xFF,
551 : : 0xFF, 0xFF, 0xFF, 0xFF,
552 : : 0xFF, 0xFF, 0xFF, 0xFF,
553 : : 0x04, 0x0C, 0x00, 0x08
554 : : );
555 : :
556 : : /* and with mask to extract bits, flipping 1-0 */
557 : : __m128i eop_bits = _mm_andnot_si128(staterr, eop_check);
558 : : /* the staterr values are not in order, as the count
559 : : * of dd bits doesn't care. However, for end of
560 : : * packet tracking, we do care, so shuffle. This also
561 : : * compresses the 32-bit values to 8-bit
562 : : */
563 : : eop_bits = _mm_shuffle_epi8(eop_bits, eop_shuf_mask);
564 : : /* store the resulting 32-bit value */
565 : 0 : *(int *)split_packet = _mm_cvtsi128_si32(eop_bits);
566 : 0 : split_packet += RTE_I40E_DESCS_PER_LOOP;
567 : : }
568 : :
569 : : /* C.3 calc available number of desc */
570 : : staterr = _mm_and_si128(staterr, dd_check);
571 : : staterr = _mm_packs_epi32(staterr, zero);
572 : :
573 : : /* D.3 copy final 1,2 data to rx_pkts */
574 : 0 : _mm_storeu_si128((void *)&rx_pkts[pos+1]->rx_descriptor_fields1,
575 : : pkt_mb2);
576 : 0 : _mm_storeu_si128((void *)&rx_pkts[pos]->rx_descriptor_fields1,
577 : : pkt_mb1);
578 : 0 : desc_to_ptype_v(descs, &rx_pkts[pos], ptype_tbl);
579 : : /* C.4 calc available number of desc */
580 [ # # ]: 0 : var = rte_popcount64(_mm_cvtsi128_si64(staterr));
581 : 0 : nb_pkts_recd += var;
582 [ # # ]: 0 : if (likely(var != RTE_I40E_DESCS_PER_LOOP))
583 : : break;
584 : : }
585 : :
586 : : /* Update our internal tail pointer */
587 : 0 : rxq->rx_tail = (uint16_t)(rxq->rx_tail + nb_pkts_recd);
588 : 0 : rxq->rx_tail = (uint16_t)(rxq->rx_tail & (rxq->nb_rx_desc - 1));
589 : 0 : rxq->rxrearm_nb = (uint16_t)(rxq->rxrearm_nb + nb_pkts_recd);
590 : :
591 : 0 : return nb_pkts_recd;
592 : : }
593 : :
594 : : /*
595 : : * Notice:
596 : : * - nb_pkts < RTE_I40E_DESCS_PER_LOOP, just return no packet
597 : : */
598 : : uint16_t
599 : 0 : i40e_recv_pkts_vec(void *rx_queue, struct rte_mbuf **rx_pkts,
600 : : uint16_t nb_pkts)
601 : : {
602 : 0 : return _recv_raw_pkts_vec(rx_queue, rx_pkts, nb_pkts, NULL);
603 : : }
604 : :
605 : : /**
606 : : * vPMD receive routine that reassembles single burst of 32 scattered packets
607 : : *
608 : : * Notice:
609 : : * - nb_pkts < RTE_I40E_DESCS_PER_LOOP, just return no packet
610 : : */
611 : : static uint16_t
612 : 0 : i40e_recv_scattered_burst_vec(void *rx_queue, struct rte_mbuf **rx_pkts,
613 : : uint16_t nb_pkts)
614 : : {
615 : :
616 : : struct i40e_rx_queue *rxq = rx_queue;
617 : 0 : uint8_t split_flags[RTE_I40E_VPMD_RX_BURST] = {0};
618 : :
619 : : /* get some new buffers */
620 : 0 : uint16_t nb_bufs = _recv_raw_pkts_vec(rxq, rx_pkts, nb_pkts,
621 : : split_flags);
622 [ # # ]: 0 : if (nb_bufs == 0)
623 : : return 0;
624 : :
625 : : /* happy day case, full burst + no packets to be joined */
626 : : const uint64_t *split_fl64 = (uint64_t *)split_flags;
627 : :
628 [ # # ]: 0 : if (rxq->pkt_first_seg == NULL &&
629 [ # # # # ]: 0 : split_fl64[0] == 0 && split_fl64[1] == 0 &&
630 [ # # # # ]: 0 : split_fl64[2] == 0 && split_fl64[3] == 0)
631 : : return nb_bufs;
632 : :
633 : : /* reassemble any packets that need reassembly*/
634 : : unsigned i = 0;
635 : :
636 [ # # ]: 0 : if (rxq->pkt_first_seg == NULL) {
637 : : /* find the first split flag, and only reassemble then*/
638 [ # # # # ]: 0 : while (i < nb_bufs && !split_flags[i])
639 : 0 : i++;
640 [ # # ]: 0 : if (i == nb_bufs)
641 : : return nb_bufs;
642 : 0 : rxq->pkt_first_seg = rx_pkts[i];
643 : : }
644 : 0 : return i + reassemble_packets(rxq, &rx_pkts[i], nb_bufs - i,
645 : : &split_flags[i]);
646 : : }
647 : :
648 : : /**
649 : : * vPMD receive routine that reassembles scattered packets.
650 : : */
651 : : uint16_t
652 : 0 : i40e_recv_scattered_pkts_vec(void *rx_queue, struct rte_mbuf **rx_pkts,
653 : : uint16_t nb_pkts)
654 : : {
655 : : uint16_t retval = 0;
656 : :
657 [ # # ]: 0 : while (nb_pkts > RTE_I40E_VPMD_RX_BURST) {
658 : : uint16_t burst;
659 : :
660 : 0 : burst = i40e_recv_scattered_burst_vec(rx_queue,
661 : 0 : rx_pkts + retval,
662 : : RTE_I40E_VPMD_RX_BURST);
663 : 0 : retval += burst;
664 : 0 : nb_pkts -= burst;
665 [ # # ]: 0 : if (burst < RTE_I40E_VPMD_RX_BURST)
666 : 0 : return retval;
667 : : }
668 : :
669 : 0 : return retval + i40e_recv_scattered_burst_vec(rx_queue,
670 : 0 : rx_pkts + retval,
671 : : nb_pkts);
672 : : }
673 : :
674 : : static inline void
675 : : vtx1(volatile struct i40e_tx_desc *txdp,
676 : : struct rte_mbuf *pkt, uint64_t flags)
677 : : {
678 : 0 : uint64_t high_qw = (I40E_TX_DESC_DTYPE_DATA |
679 : : ((uint64_t)flags << I40E_TXD_QW1_CMD_SHIFT) |
680 : 0 : ((uint64_t)pkt->data_len << I40E_TXD_QW1_TX_BUF_SZ_SHIFT));
681 : :
682 : 0 : __m128i descriptor = _mm_set_epi64x(high_qw,
683 : 0 : pkt->buf_iova + pkt->data_off);
684 : : _mm_store_si128((__m128i *)txdp, descriptor);
685 : : }
686 : :
687 : : static inline void
688 : : vtx(volatile struct i40e_tx_desc *txdp,
689 : : struct rte_mbuf **pkt, uint16_t nb_pkts, uint64_t flags)
690 : : {
691 : : int i;
692 : :
693 [ # # ]: 0 : for (i = 0; i < nb_pkts; ++i, ++txdp, ++pkt)
694 : 0 : vtx1(txdp, *pkt, flags);
695 : : }
696 : :
697 : : uint16_t
698 : 0 : i40e_xmit_fixed_burst_vec(void *tx_queue, struct rte_mbuf **tx_pkts,
699 : : uint16_t nb_pkts)
700 : : {
701 : : struct i40e_tx_queue *txq = (struct i40e_tx_queue *)tx_queue;
702 : : volatile struct i40e_tx_desc *txdp;
703 : : struct i40e_tx_entry *txep;
704 : : uint16_t n, nb_commit, tx_id;
705 : : uint64_t flags = I40E_TD_CMD;
706 : : uint64_t rs = I40E_TX_DESC_CMD_RS | I40E_TD_CMD;
707 : : int i;
708 : :
709 [ # # ]: 0 : if (txq->nb_tx_free < txq->tx_free_thresh)
710 : : i40e_tx_free_bufs(txq);
711 : :
712 : 0 : nb_commit = nb_pkts = (uint16_t)RTE_MIN(txq->nb_tx_free, nb_pkts);
713 [ # # ]: 0 : if (unlikely(nb_pkts == 0))
714 : : return 0;
715 : :
716 : 0 : tx_id = txq->tx_tail;
717 : 0 : txdp = &txq->tx_ring[tx_id];
718 : 0 : txep = &txq->sw_ring[tx_id];
719 : :
720 : 0 : txq->nb_tx_free = (uint16_t)(txq->nb_tx_free - nb_pkts);
721 : :
722 : 0 : n = (uint16_t)(txq->nb_tx_desc - tx_id);
723 [ # # ]: 0 : if (nb_commit >= n) {
724 : 0 : tx_backlog_entry(txep, tx_pkts, n);
725 : :
726 [ # # ]: 0 : for (i = 0; i < n - 1; ++i, ++tx_pkts, ++txdp)
727 : 0 : vtx1(txdp, *tx_pkts, flags);
728 : :
729 : 0 : vtx1(txdp, *tx_pkts++, rs);
730 : :
731 : 0 : nb_commit = (uint16_t)(nb_commit - n);
732 : :
733 : : tx_id = 0;
734 : 0 : txq->tx_next_rs = (uint16_t)(txq->tx_rs_thresh - 1);
735 : :
736 : : /* avoid reach the end of ring */
737 : 0 : txdp = &txq->tx_ring[tx_id];
738 : 0 : txep = &txq->sw_ring[tx_id];
739 : : }
740 : :
741 : 0 : tx_backlog_entry(txep, tx_pkts, nb_commit);
742 : :
743 : : vtx(txdp, tx_pkts, nb_commit, flags);
744 : :
745 : 0 : tx_id = (uint16_t)(tx_id + nb_commit);
746 [ # # ]: 0 : if (tx_id > txq->tx_next_rs) {
747 : 0 : txq->tx_ring[txq->tx_next_rs].cmd_type_offset_bsz |=
748 : : rte_cpu_to_le_64(((uint64_t)I40E_TX_DESC_CMD_RS) <<
749 : : I40E_TXD_QW1_CMD_SHIFT);
750 : 0 : txq->tx_next_rs =
751 : 0 : (uint16_t)(txq->tx_next_rs + txq->tx_rs_thresh);
752 : : }
753 : :
754 : 0 : txq->tx_tail = tx_id;
755 : :
756 : 0 : I40E_PCI_REG_WC_WRITE(txq->qtx_tail, txq->tx_tail);
757 : :
758 : : return nb_pkts;
759 : : }
760 : :
761 : : void __rte_cold
762 : 0 : i40e_rx_queue_release_mbufs_vec(struct i40e_rx_queue *rxq)
763 : : {
764 : 0 : _i40e_rx_queue_release_mbufs_vec(rxq);
765 : 0 : }
766 : :
767 : : int __rte_cold
768 : 0 : i40e_rxq_vec_setup(struct i40e_rx_queue *rxq)
769 : : {
770 : 0 : return i40e_rxq_vec_setup_default(rxq);
771 : : }
772 : :
773 : : int __rte_cold
774 : 0 : i40e_txq_vec_setup(struct i40e_tx_queue __rte_unused *txq)
775 : : {
776 : 0 : return 0;
777 : : }
778 : :
779 : : int __rte_cold
780 : 0 : i40e_rx_vec_dev_conf_condition_check(struct rte_eth_dev *dev)
781 : : {
782 : 0 : return i40e_rx_vec_dev_conf_condition_check_default(dev);
783 : : }
|