Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(c) 2018 Intel Corporation
3 : : */
4 : :
5 : : #include <rte_string_fns.h>
6 : : #include <ethdev_pci.h>
7 : :
8 : : #include <ctype.h>
9 : : #include <stdio.h>
10 : : #include <sys/types.h>
11 : : #include <sys/stat.h>
12 : : #include <unistd.h>
13 : :
14 : : #include <rte_tailq.h>
15 : :
16 : : #include "eal_firmware.h"
17 : :
18 : : #include "base/ice_sched.h"
19 : : #include "base/ice_flow.h"
20 : : #include "base/ice_dcb.h"
21 : : #include "base/ice_common.h"
22 : : #include "base/ice_ptp_hw.h"
23 : :
24 : : #include "ice_ethdev.h"
25 : : #include "ice_rxtx.h"
26 : : #include "ice_generic_flow.h"
27 : :
28 : : /* devargs */
29 : : #define ICE_SAFE_MODE_SUPPORT_ARG "safe-mode-support"
30 : : #define ICE_DEFAULT_MAC_DISABLE "default-mac-disable"
31 : : #define ICE_PROTO_XTR_ARG "proto_xtr"
32 : : #define ICE_FIELD_OFFS_ARG "field_offs"
33 : : #define ICE_FIELD_NAME_ARG "field_name"
34 : : #define ICE_HW_DEBUG_MASK_ARG "hw_debug_mask"
35 : : #define ICE_ONE_PPS_OUT_ARG "pps_out"
36 : : #define ICE_RX_LOW_LATENCY_ARG "rx_low_latency"
37 : :
38 : : #define ICE_CYCLECOUNTER_MASK 0xffffffffffffffffULL
39 : :
40 : : uint64_t ice_timestamp_dynflag;
41 : : int ice_timestamp_dynfield_offset = -1;
42 : :
43 : : static const char * const ice_valid_args[] = {
44 : : ICE_SAFE_MODE_SUPPORT_ARG,
45 : : ICE_PROTO_XTR_ARG,
46 : : ICE_FIELD_OFFS_ARG,
47 : : ICE_FIELD_NAME_ARG,
48 : : ICE_HW_DEBUG_MASK_ARG,
49 : : ICE_ONE_PPS_OUT_ARG,
50 : : ICE_RX_LOW_LATENCY_ARG,
51 : : ICE_DEFAULT_MAC_DISABLE,
52 : : NULL
53 : : };
54 : :
55 : : #define PPS_OUT_DELAY_NS 1
56 : :
57 : : /* Maximum number of VSI */
58 : : #define ICE_MAX_NUM_VSIS (768UL)
59 : :
60 : : /* The 119 bit offset of the LAN Rx queue context is the L2TSEL control bit. */
61 : : #define ICE_L2TSEL_QRX_CONTEXT_REG_IDX 3
62 : : #define ICE_L2TSEL_BIT_OFFSET 23
63 : : enum ice_l2tsel {
64 : : ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG2_2ND,
65 : : ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG1,
66 : : };
67 : :
68 : : struct proto_xtr_ol_flag {
69 : : const struct rte_mbuf_dynflag param;
70 : : bool required;
71 : : };
72 : :
73 : : static bool ice_proto_xtr_hw_support[PROTO_XTR_MAX];
74 : :
75 : : static struct proto_xtr_ol_flag ice_proto_xtr_ol_flag_params[] = {
76 : : [PROTO_XTR_VLAN] = {
77 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_vlan" }},
78 : : [PROTO_XTR_IPV4] = {
79 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ipv4" }},
80 : : [PROTO_XTR_IPV6] = {
81 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ipv6" }},
82 : : [PROTO_XTR_IPV6_FLOW] = {
83 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ipv6_flow" }},
84 : : [PROTO_XTR_TCP] = {
85 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_tcp" }},
86 : : [PROTO_XTR_IP_OFFSET] = {
87 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ip_offset" }}
88 : : };
89 : :
90 : : #define ICE_OS_DEFAULT_PKG_NAME "ICE OS Default Package"
91 : : #define ICE_COMMS_PKG_NAME "ICE COMMS Package"
92 : : #define ICE_MAX_RES_DESC_NUM 1024
93 : :
94 : : static int ice_dev_configure(struct rte_eth_dev *dev);
95 : : static int ice_dev_start(struct rte_eth_dev *dev);
96 : : static int ice_dev_stop(struct rte_eth_dev *dev);
97 : : static int ice_dev_close(struct rte_eth_dev *dev);
98 : : static int ice_dev_reset(struct rte_eth_dev *dev);
99 : : static int ice_dev_info_get(struct rte_eth_dev *dev,
100 : : struct rte_eth_dev_info *dev_info);
101 : : static int ice_phy_conf_link(struct ice_hw *hw,
102 : : u16 force_speed,
103 : : bool link_up);
104 : : static int ice_link_update(struct rte_eth_dev *dev,
105 : : int wait_to_complete);
106 : : static int ice_dev_set_link_up(struct rte_eth_dev *dev);
107 : : static int ice_dev_set_link_down(struct rte_eth_dev *dev);
108 : : static int ice_dev_led_on(struct rte_eth_dev *dev);
109 : : static int ice_dev_led_off(struct rte_eth_dev *dev);
110 : :
111 : : static int ice_mtu_set(struct rte_eth_dev *dev, uint16_t mtu);
112 : : static int ice_vlan_offload_set(struct rte_eth_dev *dev, int mask);
113 : : static int ice_rss_reta_update(struct rte_eth_dev *dev,
114 : : struct rte_eth_rss_reta_entry64 *reta_conf,
115 : : uint16_t reta_size);
116 : : static int ice_rss_reta_query(struct rte_eth_dev *dev,
117 : : struct rte_eth_rss_reta_entry64 *reta_conf,
118 : : uint16_t reta_size);
119 : : static int ice_rss_hash_update(struct rte_eth_dev *dev,
120 : : struct rte_eth_rss_conf *rss_conf);
121 : : static int ice_rss_hash_conf_get(struct rte_eth_dev *dev,
122 : : struct rte_eth_rss_conf *rss_conf);
123 : : static int ice_promisc_enable(struct rte_eth_dev *dev);
124 : : static int ice_promisc_disable(struct rte_eth_dev *dev);
125 : : static int ice_allmulti_enable(struct rte_eth_dev *dev);
126 : : static int ice_allmulti_disable(struct rte_eth_dev *dev);
127 : : static int ice_vlan_filter_set(struct rte_eth_dev *dev,
128 : : uint16_t vlan_id,
129 : : int on);
130 : : static int ice_macaddr_set(struct rte_eth_dev *dev,
131 : : struct rte_ether_addr *mac_addr);
132 : : static int ice_macaddr_add(struct rte_eth_dev *dev,
133 : : struct rte_ether_addr *mac_addr,
134 : : __rte_unused uint32_t index,
135 : : uint32_t pool);
136 : : static void ice_macaddr_remove(struct rte_eth_dev *dev, uint32_t index);
137 : : static int ice_rx_queue_intr_enable(struct rte_eth_dev *dev,
138 : : uint16_t queue_id);
139 : : static int ice_rx_queue_intr_disable(struct rte_eth_dev *dev,
140 : : uint16_t queue_id);
141 : : static int ice_fw_version_get(struct rte_eth_dev *dev, char *fw_version,
142 : : size_t fw_size);
143 : : static int ice_vlan_pvid_set(struct rte_eth_dev *dev,
144 : : uint16_t pvid, int on);
145 : : static int ice_vlan_tpid_set(struct rte_eth_dev *dev,
146 : : enum rte_vlan_type vlan_type,
147 : : uint16_t tpid);
148 : : static int ice_get_eeprom_length(struct rte_eth_dev *dev);
149 : : static int ice_get_eeprom(struct rte_eth_dev *dev,
150 : : struct rte_dev_eeprom_info *eeprom);
151 : : static int ice_get_module_info(struct rte_eth_dev *dev,
152 : : struct rte_eth_dev_module_info *modinfo);
153 : : static int ice_get_module_eeprom(struct rte_eth_dev *dev,
154 : : struct rte_dev_eeprom_info *info);
155 : : static int ice_stats_get(struct rte_eth_dev *dev,
156 : : struct rte_eth_stats *stats);
157 : : static int ice_stats_reset(struct rte_eth_dev *dev);
158 : : static int ice_xstats_get(struct rte_eth_dev *dev,
159 : : struct rte_eth_xstat *xstats, unsigned int n);
160 : : static int ice_xstats_get_names(struct rte_eth_dev *dev,
161 : : struct rte_eth_xstat_name *xstats_names,
162 : : unsigned int limit);
163 : : static int ice_dev_flow_ops_get(struct rte_eth_dev *dev,
164 : : const struct rte_flow_ops **ops);
165 : : static int ice_dev_udp_tunnel_port_add(struct rte_eth_dev *dev,
166 : : struct rte_eth_udp_tunnel *udp_tunnel);
167 : : static int ice_dev_udp_tunnel_port_del(struct rte_eth_dev *dev,
168 : : struct rte_eth_udp_tunnel *udp_tunnel);
169 : : static int ice_timesync_enable(struct rte_eth_dev *dev);
170 : : static int ice_timesync_read_rx_timestamp(struct rte_eth_dev *dev,
171 : : struct timespec *timestamp,
172 : : uint32_t flags);
173 : : static int ice_timesync_read_tx_timestamp(struct rte_eth_dev *dev,
174 : : struct timespec *timestamp);
175 : : static int ice_timesync_adjust_time(struct rte_eth_dev *dev, int64_t delta);
176 : : static int ice_timesync_read_time(struct rte_eth_dev *dev,
177 : : struct timespec *timestamp);
178 : : static int ice_timesync_write_time(struct rte_eth_dev *dev,
179 : : const struct timespec *timestamp);
180 : : static int ice_timesync_disable(struct rte_eth_dev *dev);
181 : : static const uint32_t *ice_buffer_split_supported_hdr_ptypes_get(struct rte_eth_dev *dev,
182 : : size_t *no_of_elements);
183 : :
184 : : static const struct rte_pci_id pci_id_ice_map[] = {
185 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_BACKPLANE) },
186 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_SFP) },
187 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_10G_BASE_T) },
188 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_1GBE) },
189 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_QSFP) },
190 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810C_BACKPLANE) },
191 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810C_QSFP) },
192 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810C_SFP) },
193 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810_XXV_BACKPLANE) },
194 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810_XXV_QSFP) },
195 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810_XXV_SFP) },
196 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_BACKPLANE) },
197 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_QSFP) },
198 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_SFP) },
199 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_10G_BASE_T) },
200 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_SGMII) },
201 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822_SI_DFLT) },
202 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_BACKPLANE) },
203 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_QSFP) },
204 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_SFP) },
205 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_10G_BASE_T) },
206 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_SGMII) },
207 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_BACKPLANE) },
208 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_SFP) },
209 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_10G_BASE_T) },
210 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_SGMII) },
211 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E824S) },
212 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_BACKPLANE) },
213 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_QSFP) },
214 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_SFP) },
215 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_C825X) },
216 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_SGMII) },
217 : : { .vendor_id = 0, /* sentinel */ },
218 : : };
219 : :
220 : : static int
221 : 0 : ice_tm_ops_get(struct rte_eth_dev *dev __rte_unused,
222 : : void *arg)
223 : : {
224 [ # # ]: 0 : if (!arg)
225 : : return -EINVAL;
226 : :
227 : 0 : *(const void **)arg = &ice_tm_ops;
228 : :
229 : 0 : return 0;
230 : : }
231 : :
232 : : static const struct eth_dev_ops ice_eth_dev_ops = {
233 : : .dev_configure = ice_dev_configure,
234 : : .dev_start = ice_dev_start,
235 : : .dev_stop = ice_dev_stop,
236 : : .dev_close = ice_dev_close,
237 : : .dev_reset = ice_dev_reset,
238 : : .dev_set_link_up = ice_dev_set_link_up,
239 : : .dev_set_link_down = ice_dev_set_link_down,
240 : : .dev_led_on = ice_dev_led_on,
241 : : .dev_led_off = ice_dev_led_off,
242 : : .rx_queue_start = ice_rx_queue_start,
243 : : .rx_queue_stop = ice_rx_queue_stop,
244 : : .tx_queue_start = ice_tx_queue_start,
245 : : .tx_queue_stop = ice_tx_queue_stop,
246 : : .rx_queue_setup = ice_rx_queue_setup,
247 : : .rx_queue_release = ice_dev_rx_queue_release,
248 : : .tx_queue_setup = ice_tx_queue_setup,
249 : : .tx_queue_release = ice_dev_tx_queue_release,
250 : : .dev_infos_get = ice_dev_info_get,
251 : : .dev_supported_ptypes_get = ice_dev_supported_ptypes_get,
252 : : .link_update = ice_link_update,
253 : : .mtu_set = ice_mtu_set,
254 : : .mac_addr_set = ice_macaddr_set,
255 : : .mac_addr_add = ice_macaddr_add,
256 : : .mac_addr_remove = ice_macaddr_remove,
257 : : .vlan_filter_set = ice_vlan_filter_set,
258 : : .vlan_offload_set = ice_vlan_offload_set,
259 : : .reta_update = ice_rss_reta_update,
260 : : .reta_query = ice_rss_reta_query,
261 : : .rss_hash_update = ice_rss_hash_update,
262 : : .rss_hash_conf_get = ice_rss_hash_conf_get,
263 : : .promiscuous_enable = ice_promisc_enable,
264 : : .promiscuous_disable = ice_promisc_disable,
265 : : .allmulticast_enable = ice_allmulti_enable,
266 : : .allmulticast_disable = ice_allmulti_disable,
267 : : .rx_queue_intr_enable = ice_rx_queue_intr_enable,
268 : : .rx_queue_intr_disable = ice_rx_queue_intr_disable,
269 : : .fw_version_get = ice_fw_version_get,
270 : : .vlan_pvid_set = ice_vlan_pvid_set,
271 : : .vlan_tpid_set = ice_vlan_tpid_set,
272 : : .rxq_info_get = ice_rxq_info_get,
273 : : .txq_info_get = ice_txq_info_get,
274 : : .rx_burst_mode_get = ice_rx_burst_mode_get,
275 : : .tx_burst_mode_get = ice_tx_burst_mode_get,
276 : : .get_eeprom_length = ice_get_eeprom_length,
277 : : .get_eeprom = ice_get_eeprom,
278 : : .get_module_info = ice_get_module_info,
279 : : .get_module_eeprom = ice_get_module_eeprom,
280 : : .stats_get = ice_stats_get,
281 : : .stats_reset = ice_stats_reset,
282 : : .xstats_get = ice_xstats_get,
283 : : .xstats_get_names = ice_xstats_get_names,
284 : : .xstats_reset = ice_stats_reset,
285 : : .flow_ops_get = ice_dev_flow_ops_get,
286 : : .udp_tunnel_port_add = ice_dev_udp_tunnel_port_add,
287 : : .udp_tunnel_port_del = ice_dev_udp_tunnel_port_del,
288 : : .tx_done_cleanup = ice_tx_done_cleanup,
289 : : .get_monitor_addr = ice_get_monitor_addr,
290 : : .timesync_enable = ice_timesync_enable,
291 : : .timesync_read_rx_timestamp = ice_timesync_read_rx_timestamp,
292 : : .timesync_read_tx_timestamp = ice_timesync_read_tx_timestamp,
293 : : .timesync_adjust_time = ice_timesync_adjust_time,
294 : : .timesync_read_time = ice_timesync_read_time,
295 : : .timesync_write_time = ice_timesync_write_time,
296 : : .timesync_disable = ice_timesync_disable,
297 : : .tm_ops_get = ice_tm_ops_get,
298 : : .buffer_split_supported_hdr_ptypes_get = ice_buffer_split_supported_hdr_ptypes_get,
299 : : };
300 : :
301 : : /* store statistics names and its offset in stats structure */
302 : : struct ice_xstats_name_off {
303 : : char name[RTE_ETH_XSTATS_NAME_SIZE];
304 : : unsigned int offset;
305 : : };
306 : :
307 : : static const struct ice_xstats_name_off ice_stats_strings[] = {
308 : : {"rx_unicast_packets", offsetof(struct ice_eth_stats, rx_unicast)},
309 : : {"rx_multicast_packets", offsetof(struct ice_eth_stats, rx_multicast)},
310 : : {"rx_broadcast_packets", offsetof(struct ice_eth_stats, rx_broadcast)},
311 : : {"rx_dropped_packets", offsetof(struct ice_eth_stats, rx_discards)},
312 : : {"rx_unknown_protocol_packets", offsetof(struct ice_eth_stats,
313 : : rx_unknown_protocol)},
314 : : {"tx_unicast_packets", offsetof(struct ice_eth_stats, tx_unicast)},
315 : : {"tx_multicast_packets", offsetof(struct ice_eth_stats, tx_multicast)},
316 : : {"tx_broadcast_packets", offsetof(struct ice_eth_stats, tx_broadcast)},
317 : : {"tx_dropped_packets", offsetof(struct ice_eth_stats, tx_discards)},
318 : : };
319 : :
320 : : #define ICE_NB_ETH_XSTATS (sizeof(ice_stats_strings) / \
321 : : sizeof(ice_stats_strings[0]))
322 : :
323 : : static const struct ice_xstats_name_off ice_hw_port_strings[] = {
324 : : {"tx_link_down_dropped", offsetof(struct ice_hw_port_stats,
325 : : tx_dropped_link_down)},
326 : : {"rx_crc_errors", offsetof(struct ice_hw_port_stats, crc_errors)},
327 : : {"rx_illegal_byte_errors", offsetof(struct ice_hw_port_stats,
328 : : illegal_bytes)},
329 : : {"rx_error_bytes", offsetof(struct ice_hw_port_stats, error_bytes)},
330 : : {"mac_local_errors", offsetof(struct ice_hw_port_stats,
331 : : mac_local_faults)},
332 : : {"mac_remote_errors", offsetof(struct ice_hw_port_stats,
333 : : mac_remote_faults)},
334 : : {"rx_len_errors", offsetof(struct ice_hw_port_stats,
335 : : rx_len_errors)},
336 : : {"tx_xon_packets", offsetof(struct ice_hw_port_stats, link_xon_tx)},
337 : : {"rx_xon_packets", offsetof(struct ice_hw_port_stats, link_xon_rx)},
338 : : {"tx_xoff_packets", offsetof(struct ice_hw_port_stats, link_xoff_tx)},
339 : : {"rx_xoff_packets", offsetof(struct ice_hw_port_stats, link_xoff_rx)},
340 : : {"rx_size_64_packets", offsetof(struct ice_hw_port_stats, rx_size_64)},
341 : : {"rx_size_65_to_127_packets", offsetof(struct ice_hw_port_stats,
342 : : rx_size_127)},
343 : : {"rx_size_128_to_255_packets", offsetof(struct ice_hw_port_stats,
344 : : rx_size_255)},
345 : : {"rx_size_256_to_511_packets", offsetof(struct ice_hw_port_stats,
346 : : rx_size_511)},
347 : : {"rx_size_512_to_1023_packets", offsetof(struct ice_hw_port_stats,
348 : : rx_size_1023)},
349 : : {"rx_size_1024_to_1522_packets", offsetof(struct ice_hw_port_stats,
350 : : rx_size_1522)},
351 : : {"rx_size_1523_to_max_packets", offsetof(struct ice_hw_port_stats,
352 : : rx_size_big)},
353 : : {"rx_undersized_errors", offsetof(struct ice_hw_port_stats,
354 : : rx_undersize)},
355 : : {"rx_oversize_errors", offsetof(struct ice_hw_port_stats,
356 : : rx_oversize)},
357 : : {"rx_mac_short_pkt_dropped", offsetof(struct ice_hw_port_stats,
358 : : mac_short_pkt_dropped)},
359 : : {"rx_fragmented_errors", offsetof(struct ice_hw_port_stats,
360 : : rx_fragments)},
361 : : {"rx_jabber_errors", offsetof(struct ice_hw_port_stats, rx_jabber)},
362 : : {"tx_size_64_packets", offsetof(struct ice_hw_port_stats, tx_size_64)},
363 : : {"tx_size_65_to_127_packets", offsetof(struct ice_hw_port_stats,
364 : : tx_size_127)},
365 : : {"tx_size_128_to_255_packets", offsetof(struct ice_hw_port_stats,
366 : : tx_size_255)},
367 : : {"tx_size_256_to_511_packets", offsetof(struct ice_hw_port_stats,
368 : : tx_size_511)},
369 : : {"tx_size_512_to_1023_packets", offsetof(struct ice_hw_port_stats,
370 : : tx_size_1023)},
371 : : {"tx_size_1024_to_1522_packets", offsetof(struct ice_hw_port_stats,
372 : : tx_size_1522)},
373 : : {"tx_size_1523_to_max_packets", offsetof(struct ice_hw_port_stats,
374 : : tx_size_big)},
375 : : };
376 : :
377 : : #define ICE_NB_HW_PORT_XSTATS (sizeof(ice_hw_port_strings) / \
378 : : sizeof(ice_hw_port_strings[0]))
379 : :
380 : : static void
381 : : ice_init_controlq_parameter(struct ice_hw *hw)
382 : : {
383 : : /* fields for adminq */
384 : 0 : hw->adminq.num_rq_entries = ICE_ADMINQ_LEN;
385 : 0 : hw->adminq.num_sq_entries = ICE_ADMINQ_LEN;
386 : 0 : hw->adminq.rq_buf_size = ICE_ADMINQ_BUF_SZ;
387 : 0 : hw->adminq.sq_buf_size = ICE_ADMINQ_BUF_SZ;
388 : :
389 : : /* fields for mailboxq, DPDK used as PF host */
390 : 0 : hw->mailboxq.num_rq_entries = ICE_MAILBOXQ_LEN;
391 : 0 : hw->mailboxq.num_sq_entries = ICE_MAILBOXQ_LEN;
392 : 0 : hw->mailboxq.rq_buf_size = ICE_MAILBOXQ_BUF_SZ;
393 : 0 : hw->mailboxq.sq_buf_size = ICE_MAILBOXQ_BUF_SZ;
394 : :
395 : : /* fields for sideband queue */
396 : 0 : hw->sbq.num_rq_entries = ICE_SBQ_LEN;
397 : 0 : hw->sbq.num_sq_entries = ICE_SBQ_LEN;
398 : 0 : hw->sbq.rq_buf_size = ICE_SBQ_MAX_BUF_LEN;
399 : 0 : hw->sbq.sq_buf_size = ICE_SBQ_MAX_BUF_LEN;
400 : :
401 : : }
402 : :
403 : : static int
404 : 0 : lookup_proto_xtr_type(const char *xtr_name)
405 : : {
406 : : static struct {
407 : : const char *name;
408 : : enum proto_xtr_type type;
409 : : } xtr_type_map[] = {
410 : : { "vlan", PROTO_XTR_VLAN },
411 : : { "ipv4", PROTO_XTR_IPV4 },
412 : : { "ipv6", PROTO_XTR_IPV6 },
413 : : { "ipv6_flow", PROTO_XTR_IPV6_FLOW },
414 : : { "tcp", PROTO_XTR_TCP },
415 : : { "ip_offset", PROTO_XTR_IP_OFFSET },
416 : : };
417 : : uint32_t i;
418 : :
419 [ # # ]: 0 : for (i = 0; i < RTE_DIM(xtr_type_map); i++) {
420 [ # # ]: 0 : if (strcmp(xtr_name, xtr_type_map[i].name) == 0)
421 : 0 : return xtr_type_map[i].type;
422 : : }
423 : :
424 : : return -1;
425 : : }
426 : :
427 : : /*
428 : : * Parse elem, the elem could be single number/range or '(' ')' group
429 : : * 1) A single number elem, it's just a simple digit. e.g. 9
430 : : * 2) A single range elem, two digits with a '-' between. e.g. 2-6
431 : : * 3) A group elem, combines multiple 1) or 2) with '( )'. e.g (0,2-4,6)
432 : : * Within group elem, '-' used for a range separator;
433 : : * ',' used for a single number.
434 : : */
435 : : static int
436 : 0 : parse_queue_set(const char *input, int xtr_type, struct ice_devargs *devargs)
437 : : {
438 : : const char *str = input;
439 : 0 : char *end = NULL;
440 : : uint32_t min, max;
441 : : uint32_t idx;
442 : :
443 [ # # ]: 0 : while (isblank(*str))
444 : 0 : str++;
445 : :
446 [ # # # # ]: 0 : if (!isdigit(*str) && *str != '(')
447 : : return -1;
448 : :
449 : : /* process single number or single range of number */
450 [ # # ]: 0 : if (*str != '(') {
451 : 0 : errno = 0;
452 : 0 : idx = strtoul(str, &end, 10);
453 [ # # # # : 0 : if (errno || end == NULL || idx >= ICE_MAX_QUEUE_NUM)
# # ]
454 : : return -1;
455 : :
456 [ # # ]: 0 : while (isblank(*end))
457 : 0 : end++;
458 : :
459 : : min = idx;
460 : : max = idx;
461 : :
462 : : /* process single <number>-<number> */
463 [ # # ]: 0 : if (*end == '-') {
464 : 0 : end++;
465 [ # # ]: 0 : while (isblank(*end))
466 : 0 : end++;
467 [ # # ]: 0 : if (!isdigit(*end))
468 : : return -1;
469 : :
470 : 0 : errno = 0;
471 : 0 : idx = strtoul(end, &end, 10);
472 [ # # # # : 0 : if (errno || end == NULL || idx >= ICE_MAX_QUEUE_NUM)
# # ]
473 : : return -1;
474 : :
475 : : max = idx;
476 [ # # ]: 0 : while (isblank(*end))
477 : 0 : end++;
478 : : }
479 : :
480 [ # # ]: 0 : if (*end != ':')
481 : : return -1;
482 : :
483 : 0 : for (idx = RTE_MIN(min, max);
484 [ # # ]: 0 : idx <= RTE_MAX(min, max); idx++)
485 : 0 : devargs->proto_xtr[idx] = xtr_type;
486 : :
487 : : return 0;
488 : : }
489 : :
490 : : /* process set within bracket */
491 : 0 : str++;
492 [ # # ]: 0 : while (isblank(*str))
493 : 0 : str++;
494 [ # # ]: 0 : if (*str == '\0')
495 : : return -1;
496 : :
497 : : min = ICE_MAX_QUEUE_NUM;
498 : : do {
499 : : /* go ahead to the first digit */
500 [ # # ]: 0 : while (isblank(*str))
501 : 0 : str++;
502 [ # # ]: 0 : if (!isdigit(*str))
503 : : return -1;
504 : :
505 : : /* get the digit value */
506 : 0 : errno = 0;
507 : 0 : idx = strtoul(str, &end, 10);
508 [ # # # # : 0 : if (errno || end == NULL || idx >= ICE_MAX_QUEUE_NUM)
# # ]
509 : : return -1;
510 : :
511 : : /* go ahead to separator '-',',' and ')' */
512 [ # # ]: 0 : while (isblank(*end))
513 : 0 : end++;
514 [ # # ]: 0 : if (*end == '-') {
515 [ # # ]: 0 : if (min == ICE_MAX_QUEUE_NUM)
516 : : min = idx;
517 : : else /* avoid continuous '-' */
518 : : return -1;
519 [ # # ]: 0 : } else if (*end == ',' || *end == ')') {
520 : : max = idx;
521 [ # # ]: 0 : if (min == ICE_MAX_QUEUE_NUM)
522 : : min = idx;
523 : :
524 : 0 : for (idx = RTE_MIN(min, max);
525 [ # # ]: 0 : idx <= RTE_MAX(min, max); idx++)
526 : 0 : devargs->proto_xtr[idx] = xtr_type;
527 : :
528 : : min = ICE_MAX_QUEUE_NUM;
529 : : } else {
530 : : return -1;
531 : : }
532 : :
533 : 0 : str = end + 1;
534 [ # # ]: 0 : } while (*end != ')' && *end != '\0');
535 : :
536 : : return 0;
537 : : }
538 : :
539 : : static int
540 : 0 : parse_queue_proto_xtr(const char *queues, struct ice_devargs *devargs)
541 : : {
542 : : const char *queue_start;
543 : : uint32_t idx;
544 : : int xtr_type;
545 : : char xtr_name[32];
546 : :
547 [ # # ]: 0 : while (isblank(*queues))
548 : 0 : queues++;
549 : :
550 [ # # ]: 0 : if (*queues != '[') {
551 : 0 : xtr_type = lookup_proto_xtr_type(queues);
552 [ # # ]: 0 : if (xtr_type < 0)
553 : : return -1;
554 : :
555 : 0 : devargs->proto_xtr_dflt = xtr_type;
556 : :
557 : 0 : return 0;
558 : : }
559 : :
560 : 0 : queues++;
561 : : do {
562 [ # # ]: 0 : while (isblank(*queues))
563 : 0 : queues++;
564 [ # # ]: 0 : if (*queues == '\0')
565 : : return -1;
566 : :
567 : : queue_start = queues;
568 : :
569 : : /* go across a complete bracket */
570 [ # # ]: 0 : if (*queue_start == '(') {
571 : 0 : queues += strcspn(queues, ")");
572 [ # # ]: 0 : if (*queues != ')')
573 : : return -1;
574 : : }
575 : :
576 : : /* scan the separator ':' */
577 : 0 : queues += strcspn(queues, ":");
578 [ # # ]: 0 : if (*queues++ != ':')
579 : : return -1;
580 [ # # ]: 0 : while (isblank(*queues))
581 : 0 : queues++;
582 : :
583 : 0 : for (idx = 0; ; idx++) {
584 [ # # # # ]: 0 : if (isblank(queues[idx]) ||
585 [ # # ]: 0 : queues[idx] == ',' ||
586 [ # # ]: 0 : queues[idx] == ']' ||
587 : : queues[idx] == '\0')
588 : : break;
589 : :
590 [ # # ]: 0 : if (idx > sizeof(xtr_name) - 2)
591 : : return -1;
592 : :
593 : 0 : xtr_name[idx] = queues[idx];
594 : : }
595 : 0 : xtr_name[idx] = '\0';
596 : 0 : xtr_type = lookup_proto_xtr_type(xtr_name);
597 [ # # ]: 0 : if (xtr_type < 0)
598 : : return -1;
599 : :
600 : : queues += idx;
601 : :
602 [ # # # # : 0 : while (isblank(*queues) || *queues == ',' || *queues == ']')
# # ]
603 : 0 : queues++;
604 : :
605 [ # # ]: 0 : if (parse_queue_set(queue_start, xtr_type, devargs) < 0)
606 : : return -1;
607 [ # # ]: 0 : } while (*queues != '\0');
608 : :
609 : : return 0;
610 : : }
611 : :
612 : : static int
613 : 0 : handle_proto_xtr_arg(__rte_unused const char *key, const char *value,
614 : : void *extra_args)
615 : : {
616 : : struct ice_devargs *devargs = extra_args;
617 : :
618 [ # # ]: 0 : if (value == NULL || extra_args == NULL)
619 : : return -EINVAL;
620 : :
621 [ # # ]: 0 : if (parse_queue_proto_xtr(value, devargs) < 0) {
622 : 0 : PMD_DRV_LOG(ERR,
623 : : "The protocol extraction parameter is wrong : '%s'",
624 : : value);
625 : 0 : return -1;
626 : : }
627 : :
628 : : return 0;
629 : : }
630 : :
631 : : static int
632 : 0 : handle_field_offs_arg(__rte_unused const char *key, const char *value,
633 : : void *offs_args)
634 : : {
635 : : uint8_t *offset = offs_args;
636 : :
637 [ # # ]: 0 : if (value == NULL || offs_args == NULL)
638 : : return -EINVAL;
639 : :
640 [ # # ]: 0 : if (!isdigit(*value))
641 : : return -1;
642 : :
643 : 0 : *offset = atoi(value);
644 : :
645 : 0 : return 0;
646 : : }
647 : :
648 : : static int
649 : 0 : handle_field_name_arg(__rte_unused const char *key, const char *value,
650 : : void *name_args)
651 : : {
652 : : char *name = name_args;
653 : : int ret;
654 : :
655 [ # # ]: 0 : if (name == NULL || name_args == NULL)
656 : : return -EINVAL;
657 [ # # ]: 0 : if (isdigit(*value))
658 : : return -1;
659 : :
660 : : ret = strlcpy(name, value, RTE_MBUF_DYN_NAMESIZE);
661 [ # # ]: 0 : if (ret < 0 || ret >= RTE_MBUF_DYN_NAMESIZE) {
662 : 0 : PMD_DRV_LOG(ERR,
663 : : "The protocol extraction field name too long : '%s'",
664 : : name);
665 : 0 : return -1;
666 : : }
667 : : return 0;
668 : : }
669 : :
670 : : static void
671 : 0 : ice_check_proto_xtr_support(struct ice_hw *hw)
672 : : {
673 : : #define FLX_REG(val, fld, idx) \
674 : : (((val) & GLFLXP_RXDID_FLX_WRD_##idx##_##fld##_M) >> \
675 : : GLFLXP_RXDID_FLX_WRD_##idx##_##fld##_S)
676 : : static struct {
677 : : uint32_t rxdid;
678 : : uint8_t opcode;
679 : : uint8_t protid_0;
680 : : uint8_t protid_1;
681 : : } xtr_sets[] = {
682 : : [PROTO_XTR_VLAN] = { ICE_RXDID_COMMS_AUX_VLAN,
683 : : ICE_RX_OPC_EXTRACT,
684 : : ICE_PROT_EVLAN_O, ICE_PROT_VLAN_O},
685 : : [PROTO_XTR_IPV4] = { ICE_RXDID_COMMS_AUX_IPV4,
686 : : ICE_RX_OPC_EXTRACT,
687 : : ICE_PROT_IPV4_OF_OR_S,
688 : : ICE_PROT_IPV4_OF_OR_S },
689 : : [PROTO_XTR_IPV6] = { ICE_RXDID_COMMS_AUX_IPV6,
690 : : ICE_RX_OPC_EXTRACT,
691 : : ICE_PROT_IPV6_OF_OR_S,
692 : : ICE_PROT_IPV6_OF_OR_S },
693 : : [PROTO_XTR_IPV6_FLOW] = { ICE_RXDID_COMMS_AUX_IPV6_FLOW,
694 : : ICE_RX_OPC_EXTRACT,
695 : : ICE_PROT_IPV6_OF_OR_S,
696 : : ICE_PROT_IPV6_OF_OR_S },
697 : : [PROTO_XTR_TCP] = { ICE_RXDID_COMMS_AUX_TCP,
698 : : ICE_RX_OPC_EXTRACT,
699 : : ICE_PROT_TCP_IL, ICE_PROT_ID_INVAL },
700 : : [PROTO_XTR_IP_OFFSET] = { ICE_RXDID_COMMS_AUX_IP_OFFSET,
701 : : ICE_RX_OPC_PROTID,
702 : : ICE_PROT_IPV4_OF_OR_S,
703 : : ICE_PROT_IPV6_OF_OR_S },
704 : : };
705 : : uint32_t i;
706 : :
707 [ # # ]: 0 : for (i = 0; i < RTE_DIM(xtr_sets); i++) {
708 : 0 : uint32_t rxdid = xtr_sets[i].rxdid;
709 : : uint32_t v;
710 : :
711 [ # # ]: 0 : if (xtr_sets[i].protid_0 != ICE_PROT_ID_INVAL) {
712 : 0 : v = ICE_READ_REG(hw, GLFLXP_RXDID_FLX_WRD_4(rxdid));
713 : :
714 [ # # ]: 0 : if (FLX_REG(v, PROT_MDID, 4) == xtr_sets[i].protid_0 &&
715 [ # # ]: 0 : FLX_REG(v, RXDID_OPCODE, 4) == xtr_sets[i].opcode)
716 : 0 : ice_proto_xtr_hw_support[i] = true;
717 : : }
718 : :
719 [ # # ]: 0 : if (xtr_sets[i].protid_1 != ICE_PROT_ID_INVAL) {
720 : 0 : v = ICE_READ_REG(hw, GLFLXP_RXDID_FLX_WRD_5(rxdid));
721 : :
722 [ # # ]: 0 : if (FLX_REG(v, PROT_MDID, 5) == xtr_sets[i].protid_1 &&
723 [ # # ]: 0 : FLX_REG(v, RXDID_OPCODE, 5) == xtr_sets[i].opcode)
724 : 0 : ice_proto_xtr_hw_support[i] = true;
725 : : }
726 : : }
727 : 0 : }
728 : :
729 : : static int
730 : 0 : ice_res_pool_init(struct ice_res_pool_info *pool, uint32_t base,
731 : : uint32_t num)
732 : : {
733 : : struct pool_entry *entry;
734 : :
735 [ # # ]: 0 : if (!pool || !num)
736 : : return -EINVAL;
737 : :
738 : 0 : entry = rte_zmalloc(NULL, sizeof(*entry), 0);
739 [ # # ]: 0 : if (!entry) {
740 : 0 : PMD_INIT_LOG(ERR,
741 : : "Failed to allocate memory for resource pool");
742 : 0 : return -ENOMEM;
743 : : }
744 : :
745 : : /* queue heap initialize */
746 : 0 : pool->num_free = num;
747 : 0 : pool->num_alloc = 0;
748 : 0 : pool->base = base;
749 : 0 : LIST_INIT(&pool->alloc_list);
750 : : LIST_INIT(&pool->free_list);
751 : :
752 : : /* Initialize element */
753 : 0 : entry->base = 0;
754 : 0 : entry->len = num;
755 : :
756 : 0 : LIST_INSERT_HEAD(&pool->free_list, entry, next);
757 : 0 : return 0;
758 : : }
759 : :
760 : : static int
761 : 0 : ice_res_pool_alloc(struct ice_res_pool_info *pool,
762 : : uint16_t num)
763 : : {
764 : : struct pool_entry *entry, *valid_entry;
765 : :
766 [ # # ]: 0 : if (!pool || !num) {
767 : 0 : PMD_INIT_LOG(ERR, "Invalid parameter");
768 : 0 : return -EINVAL;
769 : : }
770 : :
771 [ # # ]: 0 : if (pool->num_free < num) {
772 : 0 : PMD_INIT_LOG(ERR, "No resource. ask:%u, available:%u",
773 : : num, pool->num_free);
774 : 0 : return -ENOMEM;
775 : : }
776 : :
777 : : valid_entry = NULL;
778 : : /* Lookup in free list and find most fit one */
779 [ # # ]: 0 : LIST_FOREACH(entry, &pool->free_list, next) {
780 [ # # ]: 0 : if (entry->len >= num) {
781 : : /* Find best one */
782 [ # # ]: 0 : if (entry->len == num) {
783 : : valid_entry = entry;
784 : : break;
785 : : }
786 [ # # ]: 0 : if (!valid_entry ||
787 [ # # ]: 0 : valid_entry->len > entry->len)
788 : : valid_entry = entry;
789 : : }
790 : : }
791 : :
792 : : /* Not find one to satisfy the request, return */
793 [ # # ]: 0 : if (!valid_entry) {
794 : 0 : PMD_INIT_LOG(ERR, "No valid entry found");
795 : 0 : return -ENOMEM;
796 : : }
797 : : /**
798 : : * The entry have equal queue number as requested,
799 : : * remove it from alloc_list.
800 : : */
801 [ # # ]: 0 : if (valid_entry->len == num) {
802 [ # # ]: 0 : LIST_REMOVE(valid_entry, next);
803 : : } else {
804 : : /**
805 : : * The entry have more numbers than requested,
806 : : * create a new entry for alloc_list and minus its
807 : : * queue base and number in free_list.
808 : : */
809 : 0 : entry = rte_zmalloc(NULL, sizeof(*entry), 0);
810 [ # # ]: 0 : if (!entry) {
811 : 0 : PMD_INIT_LOG(ERR,
812 : : "Failed to allocate memory for "
813 : : "resource pool");
814 : 0 : return -ENOMEM;
815 : : }
816 : 0 : entry->base = valid_entry->base;
817 : 0 : entry->len = num;
818 : 0 : valid_entry->base += num;
819 : 0 : valid_entry->len -= num;
820 : : valid_entry = entry;
821 : : }
822 : :
823 : : /* Insert it into alloc list, not sorted */
824 [ # # ]: 0 : LIST_INSERT_HEAD(&pool->alloc_list, valid_entry, next);
825 : :
826 : 0 : pool->num_free -= valid_entry->len;
827 : 0 : pool->num_alloc += valid_entry->len;
828 : :
829 : 0 : return valid_entry->base + pool->base;
830 : : }
831 : :
832 : : static void
833 : 0 : ice_res_pool_destroy(struct ice_res_pool_info *pool)
834 : : {
835 : : struct pool_entry *entry, *next_entry;
836 : :
837 [ # # ]: 0 : if (!pool)
838 : : return;
839 : :
840 : 0 : for (entry = LIST_FIRST(&pool->alloc_list);
841 [ # # ]: 0 : entry && (next_entry = LIST_NEXT(entry, next), 1);
842 : : entry = next_entry) {
843 [ # # ]: 0 : LIST_REMOVE(entry, next);
844 : 0 : rte_free(entry);
845 : : }
846 : :
847 : 0 : for (entry = LIST_FIRST(&pool->free_list);
848 [ # # ]: 0 : entry && (next_entry = LIST_NEXT(entry, next), 1);
849 : : entry = next_entry) {
850 [ # # ]: 0 : LIST_REMOVE(entry, next);
851 : 0 : rte_free(entry);
852 : : }
853 : :
854 : 0 : pool->num_free = 0;
855 : 0 : pool->num_alloc = 0;
856 : 0 : pool->base = 0;
857 : 0 : LIST_INIT(&pool->alloc_list);
858 : 0 : LIST_INIT(&pool->free_list);
859 : : }
860 : :
861 : : static void
862 : : ice_vsi_config_default_rss(struct ice_aqc_vsi_props *info)
863 : : {
864 : : /* Set VSI LUT selection */
865 : : info->q_opt_rss = ICE_AQ_VSI_Q_OPT_RSS_LUT_VSI &
866 : : ICE_AQ_VSI_Q_OPT_RSS_LUT_M;
867 : : /* Set Hash scheme */
868 : : info->q_opt_rss |= ICE_AQ_VSI_Q_OPT_RSS_TPLZ &
869 : : ICE_AQ_VSI_Q_OPT_RSS_HASH_M;
870 : : /* enable TC */
871 : 0 : info->q_opt_tc = ICE_AQ_VSI_Q_OPT_TC_OVR_M;
872 : : }
873 : :
874 : : static enum ice_status
875 : 0 : ice_vsi_config_tc_queue_mapping(struct ice_vsi *vsi,
876 : : struct ice_aqc_vsi_props *info,
877 : : uint8_t enabled_tcmap)
878 : : {
879 : : uint16_t fls, qp_idx;
880 : :
881 : : /* default tc 0 now. Multi-TC supporting need to be done later.
882 : : * Configure TC and queue mapping parameters, for enabled TC,
883 : : * allocate qpnum_per_tc queues to this traffic.
884 : : */
885 [ # # ]: 0 : if (enabled_tcmap != 0x01) {
886 : 0 : PMD_INIT_LOG(ERR, "only TC0 is supported");
887 : 0 : return -ENOTSUP;
888 : : }
889 : :
890 : : /* vector 0 is reserved and 1 vector for ctrl vsi */
891 [ # # ]: 0 : if (vsi->adapter->hw.func_caps.common_cap.num_msix_vectors < 2)
892 : 0 : vsi->nb_qps = 0;
893 : : else
894 : 0 : vsi->nb_qps = RTE_MIN
895 : : ((uint16_t)vsi->adapter->hw.func_caps.common_cap.num_msix_vectors - 2,
896 : : RTE_MIN(vsi->nb_qps, ICE_MAX_Q_PER_TC));
897 : :
898 : : /* nb_qps(hex) -> fls */
899 : : /* 0000 -> 0 */
900 : : /* 0001 -> 0 */
901 : : /* 0002 -> 1 */
902 : : /* 0003 ~ 0004 -> 2 */
903 : : /* 0005 ~ 0008 -> 3 */
904 : : /* 0009 ~ 0010 -> 4 */
905 : : /* 0011 ~ 0020 -> 5 */
906 : : /* 0021 ~ 0040 -> 6 */
907 : : /* 0041 ~ 0080 -> 7 */
908 : : /* 0081 ~ 0100 -> 8 */
909 [ # # # # ]: 0 : fls = (vsi->nb_qps == 0) ? 0 : rte_fls_u32(vsi->nb_qps - 1);
910 : :
911 : : qp_idx = 0;
912 : : /* Set tc and queue mapping with VSI */
913 : 0 : info->tc_mapping[0] = rte_cpu_to_le_16((qp_idx <<
914 : : ICE_AQ_VSI_TC_Q_OFFSET_S) |
915 : : (fls << ICE_AQ_VSI_TC_Q_NUM_S));
916 : :
917 : : /* Associate queue number with VSI */
918 : 0 : info->mapping_flags |= rte_cpu_to_le_16(ICE_AQ_VSI_Q_MAP_CONTIG);
919 : 0 : info->q_mapping[0] = rte_cpu_to_le_16(vsi->base_queue);
920 : 0 : info->q_mapping[1] = rte_cpu_to_le_16(vsi->nb_qps);
921 : 0 : info->valid_sections |=
922 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_RXQ_MAP_VALID);
923 : : /* Set the info.ingress_table and info.egress_table
924 : : * for UP translate table. Now just set it to 1:1 map by default
925 : : * -- 0b 111 110 101 100 011 010 001 000 == 0xFAC688
926 : : */
927 : : #define ICE_TC_QUEUE_TABLE_DFLT 0x00FAC688
928 : 0 : info->ingress_table = rte_cpu_to_le_32(ICE_TC_QUEUE_TABLE_DFLT);
929 : 0 : info->egress_table = rte_cpu_to_le_32(ICE_TC_QUEUE_TABLE_DFLT);
930 : 0 : info->outer_up_table = rte_cpu_to_le_32(ICE_TC_QUEUE_TABLE_DFLT);
931 : 0 : return 0;
932 : : }
933 : :
934 : : static int
935 : 0 : ice_init_mac_address(struct rte_eth_dev *dev)
936 : : {
937 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
938 : 0 : struct ice_adapter *ad = (struct ice_adapter *)hw->back;
939 : :
940 [ # # ]: 0 : if (!rte_is_unicast_ether_addr
941 [ # # ]: 0 : ((struct rte_ether_addr *)hw->port_info[0].mac.lan_addr)) {
942 : 0 : PMD_INIT_LOG(ERR, "Invalid MAC address");
943 : 0 : return -EINVAL;
944 : : }
945 : :
946 : : rte_ether_addr_copy(
947 : : (struct rte_ether_addr *)hw->port_info[0].mac.lan_addr,
948 : : (struct rte_ether_addr *)hw->port_info[0].mac.perm_addr);
949 : :
950 : 0 : dev->data->mac_addrs =
951 : 0 : rte_zmalloc(NULL, sizeof(struct rte_ether_addr) * ICE_NUM_MACADDR_MAX, 0);
952 [ # # ]: 0 : if (!dev->data->mac_addrs) {
953 : 0 : PMD_INIT_LOG(ERR,
954 : : "Failed to allocate memory to store mac address");
955 : 0 : return -ENOMEM;
956 : : }
957 : : /* store it to dev data */
958 [ # # ]: 0 : if (ad->devargs.default_mac_disable != 1)
959 : 0 : rte_ether_addr_copy((struct rte_ether_addr *)hw->port_info[0].mac.perm_addr,
960 : : &dev->data->mac_addrs[0]);
961 : : return 0;
962 : : }
963 : :
964 : : /* Find out specific MAC filter */
965 : : static struct ice_mac_filter *
966 : : ice_find_mac_filter(struct ice_vsi *vsi, struct rte_ether_addr *macaddr)
967 : : {
968 : : struct ice_mac_filter *f;
969 : :
970 [ # # # # ]: 0 : TAILQ_FOREACH(f, &vsi->mac_list, next) {
971 [ # # # # ]: 0 : if (rte_is_same_ether_addr(macaddr, &f->mac_info.mac_addr))
972 : : return f;
973 : : }
974 : :
975 : : return NULL;
976 : : }
977 : :
978 : : static int
979 : 0 : ice_add_mac_filter(struct ice_vsi *vsi, struct rte_ether_addr *mac_addr)
980 : : {
981 : : struct ice_fltr_list_entry *m_list_itr = NULL;
982 : : struct ice_mac_filter *f;
983 : : struct LIST_HEAD_TYPE list_head;
984 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
985 : 0 : struct ice_adapter *ad = (struct ice_adapter *)hw->back;
986 : : int ret = 0;
987 : :
988 [ # # # # ]: 0 : if (ad->devargs.default_mac_disable == 1 && rte_is_same_ether_addr(mac_addr,
989 [ # # ]: 0 : (struct rte_ether_addr *)hw->port_info[0].mac.perm_addr)) {
990 : 0 : PMD_DRV_LOG(ERR, "This Default MAC filter is disabled.");
991 : 0 : return 0;
992 : : }
993 : : /* If it's added and configured, return */
994 : : f = ice_find_mac_filter(vsi, mac_addr);
995 [ # # ]: 0 : if (f) {
996 : 0 : PMD_DRV_LOG(INFO, "This MAC filter already exists.");
997 : 0 : return 0;
998 : : }
999 : :
1000 : 0 : INIT_LIST_HEAD(&list_head);
1001 : :
1002 : : m_list_itr = (struct ice_fltr_list_entry *)
1003 : 0 : ice_malloc(hw, sizeof(*m_list_itr));
1004 [ # # ]: 0 : if (!m_list_itr) {
1005 : : ret = -ENOMEM;
1006 : 0 : goto DONE;
1007 : : }
1008 [ # # ]: 0 : ice_memcpy(m_list_itr->fltr_info.l_data.mac.mac_addr,
1009 : : mac_addr, ETH_ALEN, ICE_NONDMA_TO_NONDMA);
1010 : 0 : m_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1011 : 0 : m_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1012 : 0 : m_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_MAC;
1013 : 0 : m_list_itr->fltr_info.flag = ICE_FLTR_TX;
1014 : 0 : m_list_itr->fltr_info.vsi_handle = vsi->idx;
1015 : :
1016 [ # # ]: 0 : LIST_ADD(&m_list_itr->list_entry, &list_head);
1017 : :
1018 : : /* Add the mac */
1019 : 0 : ret = ice_add_mac(hw, &list_head);
1020 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1021 : 0 : PMD_DRV_LOG(ERR, "Failed to add MAC filter");
1022 : : ret = -EINVAL;
1023 : 0 : goto DONE;
1024 : : }
1025 : : /* Add the mac addr into mac list */
1026 : 0 : f = rte_zmalloc(NULL, sizeof(*f), 0);
1027 [ # # ]: 0 : if (!f) {
1028 : 0 : PMD_DRV_LOG(ERR, "failed to allocate memory");
1029 : : ret = -ENOMEM;
1030 : 0 : goto DONE;
1031 : : }
1032 : : rte_ether_addr_copy(mac_addr, &f->mac_info.mac_addr);
1033 : 0 : TAILQ_INSERT_TAIL(&vsi->mac_list, f, next);
1034 : 0 : vsi->mac_num++;
1035 : :
1036 : : ret = 0;
1037 : :
1038 : 0 : DONE:
1039 : 0 : rte_free(m_list_itr);
1040 : 0 : return ret;
1041 : : }
1042 : :
1043 : : static int
1044 : 0 : ice_remove_mac_filter(struct ice_vsi *vsi, struct rte_ether_addr *mac_addr)
1045 : : {
1046 : : struct ice_fltr_list_entry *m_list_itr = NULL;
1047 : : struct ice_mac_filter *f;
1048 : : struct LIST_HEAD_TYPE list_head;
1049 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
1050 : : int ret = 0;
1051 : :
1052 : : /* Can't find it, return an error */
1053 : : f = ice_find_mac_filter(vsi, mac_addr);
1054 [ # # ]: 0 : if (!f)
1055 : : return -EINVAL;
1056 : :
1057 : 0 : INIT_LIST_HEAD(&list_head);
1058 : :
1059 : : m_list_itr = (struct ice_fltr_list_entry *)
1060 : 0 : ice_malloc(hw, sizeof(*m_list_itr));
1061 [ # # ]: 0 : if (!m_list_itr) {
1062 : : ret = -ENOMEM;
1063 : 0 : goto DONE;
1064 : : }
1065 [ # # ]: 0 : ice_memcpy(m_list_itr->fltr_info.l_data.mac.mac_addr,
1066 : : mac_addr, ETH_ALEN, ICE_NONDMA_TO_NONDMA);
1067 : 0 : m_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1068 : 0 : m_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1069 : 0 : m_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_MAC;
1070 : 0 : m_list_itr->fltr_info.flag = ICE_FLTR_TX;
1071 : 0 : m_list_itr->fltr_info.vsi_handle = vsi->idx;
1072 : :
1073 [ # # ]: 0 : LIST_ADD(&m_list_itr->list_entry, &list_head);
1074 : :
1075 : : /* remove the mac filter */
1076 : 0 : ret = ice_remove_mac(hw, &list_head);
1077 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1078 : 0 : PMD_DRV_LOG(ERR, "Failed to remove MAC filter");
1079 : : ret = -EINVAL;
1080 : 0 : goto DONE;
1081 : : }
1082 : :
1083 : : /* Remove the mac addr from mac list */
1084 [ # # ]: 0 : TAILQ_REMOVE(&vsi->mac_list, f, next);
1085 : 0 : rte_free(f);
1086 : 0 : vsi->mac_num--;
1087 : :
1088 : : ret = 0;
1089 : 0 : DONE:
1090 : 0 : rte_free(m_list_itr);
1091 : 0 : return ret;
1092 : : }
1093 : :
1094 : : /* Find out specific VLAN filter */
1095 : : static struct ice_vlan_filter *
1096 : : ice_find_vlan_filter(struct ice_vsi *vsi, struct ice_vlan *vlan)
1097 : : {
1098 : : struct ice_vlan_filter *f;
1099 : :
1100 [ # # # # ]: 0 : TAILQ_FOREACH(f, &vsi->vlan_list, next) {
1101 [ # # # # ]: 0 : if (vlan->tpid == f->vlan_info.vlan.tpid &&
1102 [ # # # # ]: 0 : vlan->vid == f->vlan_info.vlan.vid)
1103 : : return f;
1104 : : }
1105 : :
1106 : : return NULL;
1107 : : }
1108 : :
1109 : : static int
1110 : 0 : ice_add_vlan_filter(struct ice_vsi *vsi, struct ice_vlan *vlan)
1111 : : {
1112 : : struct ice_fltr_list_entry *v_list_itr = NULL;
1113 : : struct ice_vlan_filter *f;
1114 : : struct LIST_HEAD_TYPE list_head;
1115 : : struct ice_hw *hw;
1116 : : int ret = 0;
1117 : :
1118 [ # # # # ]: 0 : if (!vsi || vlan->vid > RTE_ETHER_MAX_VLAN_ID)
1119 : : return -EINVAL;
1120 : :
1121 : 0 : hw = ICE_VSI_TO_HW(vsi);
1122 : :
1123 : : /* If it's added and configured, return. */
1124 : : f = ice_find_vlan_filter(vsi, vlan);
1125 [ # # ]: 0 : if (f) {
1126 : 0 : PMD_DRV_LOG(INFO, "This VLAN filter already exists.");
1127 : 0 : return 0;
1128 : : }
1129 : :
1130 [ # # ]: 0 : if (!vsi->vlan_anti_spoof_on && !vsi->vlan_filter_on)
1131 : : return 0;
1132 : :
1133 : 0 : INIT_LIST_HEAD(&list_head);
1134 : :
1135 : : v_list_itr = (struct ice_fltr_list_entry *)
1136 : 0 : ice_malloc(hw, sizeof(*v_list_itr));
1137 [ # # ]: 0 : if (!v_list_itr) {
1138 : : ret = -ENOMEM;
1139 : 0 : goto DONE;
1140 : : }
1141 : 0 : v_list_itr->fltr_info.l_data.vlan.vlan_id = vlan->vid;
1142 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid = vlan->tpid;
1143 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid_valid = true;
1144 : 0 : v_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1145 : 0 : v_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1146 : 0 : v_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_VLAN;
1147 : 0 : v_list_itr->fltr_info.flag = ICE_FLTR_TX;
1148 : 0 : v_list_itr->fltr_info.vsi_handle = vsi->idx;
1149 : :
1150 [ # # ]: 0 : LIST_ADD(&v_list_itr->list_entry, &list_head);
1151 : :
1152 : : /* Add the vlan */
1153 : 0 : ret = ice_add_vlan(hw, &list_head);
1154 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1155 : 0 : PMD_DRV_LOG(ERR, "Failed to add VLAN filter");
1156 : : ret = -EINVAL;
1157 : 0 : goto DONE;
1158 : : }
1159 : :
1160 : : /* Add vlan into vlan list */
1161 : 0 : f = rte_zmalloc(NULL, sizeof(*f), 0);
1162 [ # # ]: 0 : if (!f) {
1163 : 0 : PMD_DRV_LOG(ERR, "failed to allocate memory");
1164 : : ret = -ENOMEM;
1165 : 0 : goto DONE;
1166 : : }
1167 : 0 : f->vlan_info.vlan.tpid = vlan->tpid;
1168 : 0 : f->vlan_info.vlan.vid = vlan->vid;
1169 : 0 : TAILQ_INSERT_TAIL(&vsi->vlan_list, f, next);
1170 : 0 : vsi->vlan_num++;
1171 : :
1172 : : ret = 0;
1173 : :
1174 : 0 : DONE:
1175 : 0 : rte_free(v_list_itr);
1176 : 0 : return ret;
1177 : : }
1178 : :
1179 : : static int
1180 : 0 : ice_remove_vlan_filter(struct ice_vsi *vsi, struct ice_vlan *vlan)
1181 : : {
1182 : : struct ice_fltr_list_entry *v_list_itr = NULL;
1183 : : struct ice_vlan_filter *f;
1184 : : struct LIST_HEAD_TYPE list_head;
1185 : : struct ice_hw *hw;
1186 : : int ret = 0;
1187 : :
1188 [ # # # # ]: 0 : if (!vsi || vlan->vid > RTE_ETHER_MAX_VLAN_ID)
1189 : : return -EINVAL;
1190 : :
1191 : 0 : hw = ICE_VSI_TO_HW(vsi);
1192 : :
1193 : : /* Can't find it, return an error */
1194 : : f = ice_find_vlan_filter(vsi, vlan);
1195 [ # # ]: 0 : if (!f)
1196 : : return -EINVAL;
1197 : :
1198 : 0 : INIT_LIST_HEAD(&list_head);
1199 : :
1200 : : v_list_itr = (struct ice_fltr_list_entry *)
1201 : 0 : ice_malloc(hw, sizeof(*v_list_itr));
1202 [ # # ]: 0 : if (!v_list_itr) {
1203 : : ret = -ENOMEM;
1204 : 0 : goto DONE;
1205 : : }
1206 : :
1207 : 0 : v_list_itr->fltr_info.l_data.vlan.vlan_id = vlan->vid;
1208 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid = vlan->tpid;
1209 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid_valid = true;
1210 : 0 : v_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1211 : 0 : v_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1212 : 0 : v_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_VLAN;
1213 : 0 : v_list_itr->fltr_info.flag = ICE_FLTR_TX;
1214 : 0 : v_list_itr->fltr_info.vsi_handle = vsi->idx;
1215 : :
1216 [ # # ]: 0 : LIST_ADD(&v_list_itr->list_entry, &list_head);
1217 : :
1218 : : /* remove the vlan filter */
1219 : 0 : ret = ice_remove_vlan(hw, &list_head);
1220 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1221 : 0 : PMD_DRV_LOG(ERR, "Failed to remove VLAN filter");
1222 : : ret = -EINVAL;
1223 : 0 : goto DONE;
1224 : : }
1225 : :
1226 : : /* Remove the vlan id from vlan list */
1227 [ # # ]: 0 : TAILQ_REMOVE(&vsi->vlan_list, f, next);
1228 : 0 : rte_free(f);
1229 : 0 : vsi->vlan_num--;
1230 : :
1231 : : ret = 0;
1232 : 0 : DONE:
1233 : 0 : rte_free(v_list_itr);
1234 : 0 : return ret;
1235 : : }
1236 : :
1237 : : static int
1238 : 0 : ice_remove_all_mac_vlan_filters(struct ice_vsi *vsi)
1239 : : {
1240 : : struct ice_mac_filter *m_f;
1241 : : struct ice_vlan_filter *v_f;
1242 : : void *temp;
1243 : : int ret = 0;
1244 : :
1245 [ # # # # ]: 0 : if (!vsi || !vsi->mac_num)
1246 : : return -EINVAL;
1247 : :
1248 [ # # ]: 0 : RTE_TAILQ_FOREACH_SAFE(m_f, &vsi->mac_list, next, temp) {
1249 : 0 : ret = ice_remove_mac_filter(vsi, &m_f->mac_info.mac_addr);
1250 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1251 : : ret = -EINVAL;
1252 : 0 : goto DONE;
1253 : : }
1254 : : }
1255 : :
1256 [ # # ]: 0 : if (vsi->vlan_num == 0)
1257 : : return 0;
1258 : :
1259 [ # # ]: 0 : RTE_TAILQ_FOREACH_SAFE(v_f, &vsi->vlan_list, next, temp) {
1260 : 0 : ret = ice_remove_vlan_filter(vsi, &v_f->vlan_info.vlan);
1261 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1262 : : ret = -EINVAL;
1263 : 0 : goto DONE;
1264 : : }
1265 : : }
1266 : :
1267 : 0 : DONE:
1268 : : return ret;
1269 : : }
1270 : :
1271 : : /* Enable IRQ0 */
1272 : : static void
1273 : : ice_pf_enable_irq0(struct ice_hw *hw)
1274 : : {
1275 : : /* reset the registers */
1276 : 0 : ICE_WRITE_REG(hw, PFINT_OICR_ENA, 0);
1277 : 0 : ICE_READ_REG(hw, PFINT_OICR);
1278 : :
1279 : : #ifdef ICE_LSE_SPT
1280 : : ICE_WRITE_REG(hw, PFINT_OICR_ENA,
1281 : : (uint32_t)(PFINT_OICR_ENA_INT_ENA_M &
1282 : : (~PFINT_OICR_LINK_STAT_CHANGE_M)));
1283 : :
1284 : : ICE_WRITE_REG(hw, PFINT_OICR_CTL,
1285 : : (0 & PFINT_OICR_CTL_MSIX_INDX_M) |
1286 : : ((0 << PFINT_OICR_CTL_ITR_INDX_S) &
1287 : : PFINT_OICR_CTL_ITR_INDX_M) |
1288 : : PFINT_OICR_CTL_CAUSE_ENA_M);
1289 : :
1290 : : ICE_WRITE_REG(hw, PFINT_FW_CTL,
1291 : : (0 & PFINT_FW_CTL_MSIX_INDX_M) |
1292 : : ((0 << PFINT_FW_CTL_ITR_INDX_S) &
1293 : : PFINT_FW_CTL_ITR_INDX_M) |
1294 : : PFINT_FW_CTL_CAUSE_ENA_M);
1295 : : #else
1296 : 0 : ICE_WRITE_REG(hw, PFINT_OICR_ENA, PFINT_OICR_ENA_INT_ENA_M);
1297 : : #endif
1298 : :
1299 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0),
1300 : : GLINT_DYN_CTL_INTENA_M |
1301 : : GLINT_DYN_CTL_CLEARPBA_M |
1302 : : GLINT_DYN_CTL_ITR_INDX_M);
1303 : :
1304 : 0 : ice_flush(hw);
1305 : : }
1306 : :
1307 : : /* Disable IRQ0 */
1308 : : static void
1309 : : ice_pf_disable_irq0(struct ice_hw *hw)
1310 : : {
1311 : : /* Disable all interrupt types */
1312 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0), GLINT_DYN_CTL_WB_ON_ITR_M);
1313 : 0 : ice_flush(hw);
1314 : : }
1315 : :
1316 : : #ifdef ICE_LSE_SPT
1317 : : static void
1318 : : ice_handle_aq_msg(struct rte_eth_dev *dev)
1319 : : {
1320 : : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1321 : : struct ice_ctl_q_info *cq = &hw->adminq;
1322 : : struct ice_rq_event_info event;
1323 : : uint16_t pending, opcode;
1324 : : int ret;
1325 : :
1326 : : event.buf_len = ICE_AQ_MAX_BUF_LEN;
1327 : : event.msg_buf = rte_zmalloc(NULL, event.buf_len, 0);
1328 : : if (!event.msg_buf) {
1329 : : PMD_DRV_LOG(ERR, "Failed to allocate mem");
1330 : : return;
1331 : : }
1332 : :
1333 : : pending = 1;
1334 : : while (pending) {
1335 : : ret = ice_clean_rq_elem(hw, cq, &event, &pending);
1336 : :
1337 : : if (ret != ICE_SUCCESS) {
1338 : : PMD_DRV_LOG(INFO,
1339 : : "Failed to read msg from AdminQ, "
1340 : : "adminq_err: %u",
1341 : : hw->adminq.sq_last_status);
1342 : : break;
1343 : : }
1344 : : opcode = rte_le_to_cpu_16(event.desc.opcode);
1345 : :
1346 : : switch (opcode) {
1347 : : case ice_aqc_opc_get_link_status:
1348 : : ret = ice_link_update(dev, 0);
1349 : : if (!ret)
1350 : : rte_eth_dev_callback_process
1351 : : (dev, RTE_ETH_EVENT_INTR_LSC, NULL);
1352 : : break;
1353 : : default:
1354 : : PMD_DRV_LOG(DEBUG, "Request %u is not supported yet",
1355 : : opcode);
1356 : : break;
1357 : : }
1358 : : }
1359 : : rte_free(event.msg_buf);
1360 : : }
1361 : : #endif
1362 : :
1363 : : /**
1364 : : * Interrupt handler triggered by NIC for handling
1365 : : * specific interrupt.
1366 : : *
1367 : : * @param handle
1368 : : * Pointer to interrupt handle.
1369 : : * @param param
1370 : : * The address of parameter (struct rte_eth_dev *) registered before.
1371 : : *
1372 : : * @return
1373 : : * void
1374 : : */
1375 : : static void
1376 : 0 : ice_interrupt_handler(void *param)
1377 : : {
1378 : : struct rte_eth_dev *dev = (struct rte_eth_dev *)param;
1379 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1380 : : uint32_t oicr;
1381 : : uint32_t reg;
1382 : : uint8_t pf_num;
1383 : : uint8_t event;
1384 : : uint16_t queue;
1385 : : int ret;
1386 : : #ifdef ICE_LSE_SPT
1387 : : uint32_t int_fw_ctl;
1388 : : #endif
1389 : :
1390 : : /* Disable interrupt */
1391 : : ice_pf_disable_irq0(hw);
1392 : :
1393 : : /* read out interrupt causes */
1394 : 0 : oicr = ICE_READ_REG(hw, PFINT_OICR);
1395 : : #ifdef ICE_LSE_SPT
1396 : : int_fw_ctl = ICE_READ_REG(hw, PFINT_FW_CTL);
1397 : : #endif
1398 : :
1399 : : /* No interrupt event indicated */
1400 [ # # ]: 0 : if (!(oicr & PFINT_OICR_INTEVENT_M)) {
1401 : 0 : PMD_DRV_LOG(INFO, "No interrupt event");
1402 : 0 : goto done;
1403 : : }
1404 : :
1405 : : #ifdef ICE_LSE_SPT
1406 : : if (int_fw_ctl & PFINT_FW_CTL_INTEVENT_M) {
1407 : : PMD_DRV_LOG(INFO, "FW_CTL: link state change event");
1408 : : ice_handle_aq_msg(dev);
1409 : : }
1410 : : #else
1411 [ # # ]: 0 : if (oicr & PFINT_OICR_LINK_STAT_CHANGE_M) {
1412 : 0 : PMD_DRV_LOG(INFO, "OICR: link state change event");
1413 : 0 : ret = ice_link_update(dev, 0);
1414 [ # # ]: 0 : if (!ret)
1415 : 0 : rte_eth_dev_callback_process
1416 : : (dev, RTE_ETH_EVENT_INTR_LSC, NULL);
1417 : : }
1418 : : #endif
1419 : :
1420 [ # # ]: 0 : if (oicr & PFINT_OICR_MAL_DETECT_M) {
1421 : 0 : PMD_DRV_LOG(WARNING, "OICR: MDD event");
1422 : 0 : reg = ICE_READ_REG(hw, GL_MDET_TX_PQM);
1423 [ # # ]: 0 : if (reg & GL_MDET_TX_PQM_VALID_M) {
1424 : 0 : pf_num = (reg & GL_MDET_TX_PQM_PF_NUM_M) >>
1425 : : GL_MDET_TX_PQM_PF_NUM_S;
1426 : 0 : event = (reg & GL_MDET_TX_PQM_MAL_TYPE_M) >>
1427 : : GL_MDET_TX_PQM_MAL_TYPE_S;
1428 : 0 : queue = (reg & GL_MDET_TX_PQM_QNUM_M) >>
1429 : : GL_MDET_TX_PQM_QNUM_S;
1430 : :
1431 : 0 : PMD_DRV_LOG(WARNING, "Malicious Driver Detection event "
1432 : : "%d by PQM on TX queue %d PF# %d",
1433 : : event, queue, pf_num);
1434 : : }
1435 : :
1436 : 0 : reg = ICE_READ_REG(hw, GL_MDET_TX_TCLAN);
1437 [ # # ]: 0 : if (reg & GL_MDET_TX_TCLAN_VALID_M) {
1438 : 0 : pf_num = (reg & GL_MDET_TX_TCLAN_PF_NUM_M) >>
1439 : : GL_MDET_TX_TCLAN_PF_NUM_S;
1440 : 0 : event = (reg & GL_MDET_TX_TCLAN_MAL_TYPE_M) >>
1441 : : GL_MDET_TX_TCLAN_MAL_TYPE_S;
1442 : 0 : queue = (reg & GL_MDET_TX_TCLAN_QNUM_M) >>
1443 : : GL_MDET_TX_TCLAN_QNUM_S;
1444 : :
1445 : 0 : PMD_DRV_LOG(WARNING, "Malicious Driver Detection event "
1446 : : "%d by TCLAN on TX queue %d PF# %d",
1447 : : event, queue, pf_num);
1448 : : }
1449 : : }
1450 : 0 : done:
1451 : : /* Enable interrupt */
1452 : : ice_pf_enable_irq0(hw);
1453 : 0 : rte_intr_ack(dev->intr_handle);
1454 : 0 : }
1455 : :
1456 : : static void
1457 : 0 : ice_init_proto_xtr(struct rte_eth_dev *dev)
1458 : : {
1459 : 0 : struct ice_adapter *ad =
1460 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
1461 : : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
1462 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1463 : : const struct proto_xtr_ol_flag *ol_flag;
1464 : : bool proto_xtr_enable = false;
1465 : : int offset, field_offs;
1466 : : uint16_t i;
1467 : :
1468 : 0 : pf->proto_xtr = rte_zmalloc(NULL, pf->lan_nb_qps, 0);
1469 [ # # ]: 0 : if (unlikely(pf->proto_xtr == NULL)) {
1470 : 0 : PMD_DRV_LOG(ERR, "No memory for setting up protocol extraction table");
1471 : 0 : return;
1472 : : }
1473 : :
1474 [ # # ]: 0 : for (i = 0; i < pf->lan_nb_qps; i++) {
1475 [ # # ]: 0 : pf->proto_xtr[i] = ad->devargs.proto_xtr[i] != PROTO_XTR_NONE ?
1476 : : ad->devargs.proto_xtr[i] :
1477 : : ad->devargs.proto_xtr_dflt;
1478 : :
1479 [ # # ]: 0 : if (pf->proto_xtr[i] != PROTO_XTR_NONE) {
1480 : : uint8_t type = pf->proto_xtr[i];
1481 : :
1482 : 0 : ice_proto_xtr_ol_flag_params[type].required = true;
1483 : : proto_xtr_enable = true;
1484 : : }
1485 : : }
1486 : :
1487 [ # # ]: 0 : if (likely(!proto_xtr_enable)) {
1488 : 0 : ad->devargs.xtr_field_offs = -1;
1489 : 0 : return;
1490 : : }
1491 : :
1492 : 0 : ice_check_proto_xtr_support(hw);
1493 : :
1494 : : /*check mbuf dynfield*/
1495 : 0 : field_offs = rte_mbuf_dynfield_lookup(ad->devargs.xtr_field_name, NULL);
1496 [ # # ]: 0 : if (ad->devargs.xtr_field_offs == field_offs) {
1497 : 0 : PMD_DRV_LOG(DEBUG,
1498 : : "Protocol extraction metadata offset in mbuf is : %d",
1499 : : ad->devargs.xtr_field_offs);
1500 : : } else {
1501 : 0 : PMD_DRV_LOG(ERR, "Invalid field offset or name, no match dynfield, [%d],[%s]",
1502 : : ad->devargs.xtr_field_offs, ad->devargs.xtr_field_name);
1503 : 0 : ad->devargs.xtr_field_offs = -1;
1504 : 0 : return;
1505 : : }
1506 : :
1507 : 0 : PMD_DRV_LOG(DEBUG,
1508 : : "Protocol extraction metadata offset in mbuf is : %d",
1509 : : ad->devargs.xtr_field_offs);
1510 : :
1511 [ # # ]: 0 : for (i = 0; i < RTE_DIM(ice_proto_xtr_ol_flag_params); i++) {
1512 : 0 : ol_flag = &ice_proto_xtr_ol_flag_params[i];
1513 : :
1514 : 0 : ad->devargs.xtr_flag_offs[i] = 0xff;
1515 : :
1516 [ # # ]: 0 : if (!ol_flag->required)
1517 : 0 : continue;
1518 : :
1519 [ # # ]: 0 : if (!ice_proto_xtr_hw_support[i]) {
1520 : 0 : PMD_DRV_LOG(ERR,
1521 : : "Protocol extraction type %u is not supported in hardware",
1522 : : i);
1523 : 0 : ad->devargs.xtr_field_offs = -1;
1524 : 0 : break;
1525 : : }
1526 : :
1527 : 0 : offset = rte_mbuf_dynflag_register(&ol_flag->param);
1528 [ # # ]: 0 : if (unlikely(offset == -1)) {
1529 : 0 : PMD_DRV_LOG(ERR,
1530 : : "Protocol extraction offload '%s' failed to register with error %d",
1531 : : ol_flag->param.name, -rte_errno);
1532 : :
1533 : 0 : ad->devargs.xtr_field_offs = -1;
1534 : 0 : break;
1535 : : }
1536 : :
1537 : 0 : PMD_DRV_LOG(DEBUG,
1538 : : "Protocol extraction offload '%s' offset in mbuf is : %d",
1539 : : ol_flag->param.name, offset);
1540 : :
1541 : 0 : ad->devargs.xtr_flag_offs[i] = offset;
1542 : : }
1543 : : }
1544 : :
1545 : : /* Initialize SW parameters of PF */
1546 : : static int
1547 : 0 : ice_pf_sw_init(struct rte_eth_dev *dev)
1548 : : {
1549 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
1550 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1551 : :
1552 : 0 : pf->lan_nb_qp_max =
1553 : 0 : (uint16_t)RTE_MIN(hw->func_caps.common_cap.num_txq,
1554 : : hw->func_caps.common_cap.num_rxq);
1555 : :
1556 : 0 : pf->lan_nb_qps = pf->lan_nb_qp_max;
1557 : :
1558 : 0 : ice_init_proto_xtr(dev);
1559 : :
1560 [ # # ]: 0 : if (hw->func_caps.fd_fltr_guar > 0 ||
1561 [ # # ]: 0 : hw->func_caps.fd_fltr_best_effort > 0) {
1562 : 0 : pf->flags |= ICE_FLAG_FDIR;
1563 : 0 : pf->fdir_nb_qps = ICE_DEFAULT_QP_NUM_FDIR;
1564 : 0 : pf->lan_nb_qps = pf->lan_nb_qp_max - pf->fdir_nb_qps;
1565 : : } else {
1566 : 0 : pf->fdir_nb_qps = 0;
1567 : : }
1568 : 0 : pf->fdir_qp_offset = 0;
1569 : :
1570 : 0 : return 0;
1571 : : }
1572 : :
1573 : : struct ice_vsi *
1574 : 0 : ice_setup_vsi(struct ice_pf *pf, enum ice_vsi_type type)
1575 : : {
1576 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1577 : : struct ice_vsi *vsi = NULL;
1578 : : struct ice_vsi_ctx vsi_ctx;
1579 : : int ret;
1580 : 0 : struct rte_ether_addr broadcast = {
1581 : : .addr_bytes = {0xff, 0xff, 0xff, 0xff, 0xff, 0xff} };
1582 : : struct rte_ether_addr mac_addr;
1583 : 0 : uint16_t max_txqs[ICE_MAX_TRAFFIC_CLASS] = { 0 };
1584 : : uint8_t tc_bitmap = 0x1;
1585 : : uint16_t cfg;
1586 : :
1587 : : /* hw->num_lports = 1 in NIC mode */
1588 : 0 : vsi = rte_zmalloc(NULL, sizeof(struct ice_vsi), 0);
1589 [ # # ]: 0 : if (!vsi)
1590 : : return NULL;
1591 : :
1592 : 0 : vsi->idx = pf->next_vsi_idx;
1593 : 0 : pf->next_vsi_idx++;
1594 : 0 : vsi->type = type;
1595 : 0 : vsi->adapter = ICE_PF_TO_ADAPTER(pf);
1596 : 0 : vsi->max_macaddrs = ICE_NUM_MACADDR_MAX;
1597 : 0 : vsi->vlan_anti_spoof_on = 0;
1598 : 0 : vsi->vlan_filter_on = 1;
1599 : 0 : TAILQ_INIT(&vsi->mac_list);
1600 : 0 : TAILQ_INIT(&vsi->vlan_list);
1601 : :
1602 : : /* Be sync with RTE_ETH_RSS_RETA_SIZE_x maximum value definition */
1603 : 0 : pf->hash_lut_size = hw->func_caps.common_cap.rss_table_size >
1604 : 0 : RTE_ETH_RSS_RETA_SIZE_512 ? RTE_ETH_RSS_RETA_SIZE_512 :
1605 : : hw->func_caps.common_cap.rss_table_size;
1606 : 0 : pf->flags |= ICE_FLAG_RSS_AQ_CAPABLE;
1607 : :
1608 : : /* Defines the type of outer tag expected */
1609 [ # # # ]: 0 : pf->outer_ethertype = RTE_ETHER_TYPE_VLAN;
1610 : :
1611 : : memset(&vsi_ctx, 0, sizeof(vsi_ctx));
1612 [ # # # ]: 0 : switch (type) {
1613 : 0 : case ICE_VSI_PF:
1614 : 0 : vsi->nb_qps = pf->lan_nb_qps;
1615 : 0 : vsi->base_queue = 1;
1616 : : ice_vsi_config_default_rss(&vsi_ctx.info);
1617 : 0 : vsi_ctx.alloc_from_pool = true;
1618 : 0 : vsi_ctx.flags = ICE_AQ_VSI_TYPE_PF;
1619 : : /* switch_id is queried by get_switch_config aq, which is done
1620 : : * by ice_init_hw
1621 : : */
1622 : 0 : vsi_ctx.info.sw_id = hw->port_info->sw_id;
1623 : 0 : vsi_ctx.info.sw_flags2 = ICE_AQ_VSI_SW_FLAG_LAN_ENA;
1624 : : /* Allow all untagged or tagged packets */
1625 : : vsi_ctx.info.inner_vlan_flags = ICE_AQ_VSI_INNER_VLAN_TX_MODE_ALL;
1626 : 0 : vsi_ctx.info.inner_vlan_flags |= ICE_AQ_VSI_INNER_VLAN_EMODE_NOTHING;
1627 : 0 : vsi_ctx.info.q_opt_rss = ICE_AQ_VSI_Q_OPT_RSS_LUT_PF |
1628 : : ICE_AQ_VSI_Q_OPT_RSS_TPLZ;
1629 [ # # ]: 0 : if (ice_is_dvm_ena(hw)) {
1630 : : vsi_ctx.info.outer_vlan_flags =
1631 : : (ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ALL <<
1632 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) &
1633 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M;
1634 : : vsi_ctx.info.outer_vlan_flags |=
1635 : : (ICE_AQ_VSI_OUTER_TAG_VLAN_8100 <<
1636 : : ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
1637 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M;
1638 : 0 : vsi_ctx.info.outer_vlan_flags |=
1639 : : (ICE_AQ_VSI_OUTER_VLAN_EMODE_NOTHING <<
1640 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S);
1641 : : }
1642 : :
1643 : : /* FDIR */
1644 : : cfg = ICE_AQ_VSI_PROP_SECURITY_VALID |
1645 : : ICE_AQ_VSI_PROP_FLOW_DIR_VALID;
1646 : 0 : vsi_ctx.info.valid_sections |= rte_cpu_to_le_16(cfg);
1647 : : cfg = ICE_AQ_VSI_FD_ENABLE;
1648 : 0 : vsi_ctx.info.fd_options = rte_cpu_to_le_16(cfg);
1649 : 0 : vsi_ctx.info.max_fd_fltr_dedicated =
1650 : 0 : rte_cpu_to_le_16(hw->func_caps.fd_fltr_guar);
1651 : 0 : vsi_ctx.info.max_fd_fltr_shared =
1652 : 0 : rte_cpu_to_le_16(hw->func_caps.fd_fltr_best_effort);
1653 : :
1654 : : /* Enable VLAN/UP trip */
1655 : 0 : ret = ice_vsi_config_tc_queue_mapping(vsi,
1656 : : &vsi_ctx.info,
1657 : : ICE_DEFAULT_TCMAP);
1658 [ # # ]: 0 : if (ret) {
1659 : 0 : PMD_INIT_LOG(ERR,
1660 : : "tc queue mapping with vsi failed, "
1661 : : "err = %d",
1662 : : ret);
1663 : 0 : goto fail_mem;
1664 : : }
1665 : :
1666 : : break;
1667 : 0 : case ICE_VSI_CTRL:
1668 : 0 : vsi->nb_qps = pf->fdir_nb_qps;
1669 : 0 : vsi->base_queue = ICE_FDIR_QUEUE_ID;
1670 : 0 : vsi_ctx.alloc_from_pool = true;
1671 : 0 : vsi_ctx.flags = ICE_AQ_VSI_TYPE_PF;
1672 : :
1673 : : cfg = ICE_AQ_VSI_PROP_FLOW_DIR_VALID;
1674 : 0 : vsi_ctx.info.valid_sections |= rte_cpu_to_le_16(cfg);
1675 : : cfg = ICE_AQ_VSI_FD_PROG_ENABLE;
1676 : 0 : vsi_ctx.info.fd_options = rte_cpu_to_le_16(cfg);
1677 : 0 : vsi_ctx.info.sw_id = hw->port_info->sw_id;
1678 : 0 : vsi_ctx.info.sw_flags2 = ICE_AQ_VSI_SW_FLAG_LAN_ENA;
1679 : 0 : ret = ice_vsi_config_tc_queue_mapping(vsi,
1680 : : &vsi_ctx.info,
1681 : : ICE_DEFAULT_TCMAP);
1682 [ # # ]: 0 : if (ret) {
1683 : 0 : PMD_INIT_LOG(ERR,
1684 : : "tc queue mapping with vsi failed, "
1685 : : "err = %d",
1686 : : ret);
1687 : 0 : goto fail_mem;
1688 : : }
1689 : : break;
1690 : 0 : default:
1691 : : /* for other types of VSI */
1692 : 0 : PMD_INIT_LOG(ERR, "other types of VSI not supported");
1693 : 0 : goto fail_mem;
1694 : : }
1695 : :
1696 : : /* VF has MSIX interrupt in VF range, don't allocate here */
1697 [ # # ]: 0 : if (type == ICE_VSI_PF) {
1698 : 0 : ret = ice_res_pool_alloc(&pf->msix_pool,
1699 : 0 : RTE_MIN(vsi->nb_qps,
1700 : : RTE_MAX_RXTX_INTR_VEC_ID));
1701 [ # # ]: 0 : if (ret < 0) {
1702 : 0 : PMD_INIT_LOG(ERR, "VSI MAIN %d get heap failed %d",
1703 : : vsi->vsi_id, ret);
1704 : : }
1705 : 0 : vsi->msix_intr = ret;
1706 : 0 : vsi->nb_msix = RTE_MIN(vsi->nb_qps, RTE_MAX_RXTX_INTR_VEC_ID);
1707 : : } else if (type == ICE_VSI_CTRL) {
1708 : 0 : ret = ice_res_pool_alloc(&pf->msix_pool, 1);
1709 [ # # ]: 0 : if (ret < 0) {
1710 : 0 : PMD_DRV_LOG(ERR, "VSI %d get heap failed %d",
1711 : : vsi->vsi_id, ret);
1712 : : }
1713 : 0 : vsi->msix_intr = ret;
1714 : 0 : vsi->nb_msix = 1;
1715 : : } else {
1716 : : vsi->msix_intr = 0;
1717 : : vsi->nb_msix = 0;
1718 : : }
1719 : 0 : ret = ice_add_vsi(hw, vsi->idx, &vsi_ctx, NULL);
1720 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1721 : 0 : PMD_INIT_LOG(ERR, "add vsi failed, err = %d", ret);
1722 : 0 : goto fail_mem;
1723 : : }
1724 : : /* store vsi information is SW structure */
1725 : 0 : vsi->vsi_id = vsi_ctx.vsi_num;
1726 : 0 : vsi->info = vsi_ctx.info;
1727 : 0 : pf->vsis_allocated = vsi_ctx.vsis_allocd;
1728 : 0 : pf->vsis_unallocated = vsi_ctx.vsis_unallocated;
1729 : :
1730 [ # # ]: 0 : if (type == ICE_VSI_PF) {
1731 : : /* MAC configuration */
1732 : : rte_ether_addr_copy((struct rte_ether_addr *)
1733 : 0 : hw->port_info->mac.perm_addr,
1734 : : &pf->dev_addr);
1735 : :
1736 : : rte_ether_addr_copy(&pf->dev_addr, &mac_addr);
1737 : 0 : ret = ice_add_mac_filter(vsi, &mac_addr);
1738 [ # # ]: 0 : if (ret != ICE_SUCCESS)
1739 : 0 : PMD_INIT_LOG(ERR, "Failed to add dflt MAC filter");
1740 : :
1741 : : rte_ether_addr_copy(&broadcast, &mac_addr);
1742 : 0 : ret = ice_add_mac_filter(vsi, &mac_addr);
1743 [ # # ]: 0 : if (ret != ICE_SUCCESS)
1744 : 0 : PMD_INIT_LOG(ERR, "Failed to add MAC filter");
1745 : : }
1746 : :
1747 : : /* At the beginning, only TC0. */
1748 : : /* What we need here is the maximum number of the TX queues.
1749 : : * Currently vsi->nb_qps means it.
1750 : : * Correct it if any change.
1751 : : */
1752 : 0 : max_txqs[0] = vsi->nb_qps;
1753 : 0 : ret = ice_cfg_vsi_lan(hw->port_info, vsi->idx,
1754 : : tc_bitmap, max_txqs);
1755 [ # # ]: 0 : if (ret != ICE_SUCCESS)
1756 : 0 : PMD_INIT_LOG(ERR, "Failed to config vsi sched");
1757 : :
1758 : : return vsi;
1759 : 0 : fail_mem:
1760 : 0 : rte_free(vsi);
1761 : 0 : pf->next_vsi_idx--;
1762 : 0 : return NULL;
1763 : : }
1764 : :
1765 : : static int
1766 : 0 : ice_send_driver_ver(struct ice_hw *hw)
1767 : : {
1768 : : struct ice_driver_ver dv;
1769 : :
1770 : : /* we don't have driver version use 0 for dummy */
1771 : 0 : dv.major_ver = 0;
1772 : 0 : dv.minor_ver = 0;
1773 : 0 : dv.build_ver = 0;
1774 : 0 : dv.subbuild_ver = 0;
1775 : : strncpy((char *)dv.driver_string, "dpdk", sizeof(dv.driver_string));
1776 : :
1777 : 0 : return ice_aq_send_driver_ver(hw, &dv, NULL);
1778 : : }
1779 : :
1780 : : static int
1781 : 0 : ice_pf_setup(struct ice_pf *pf)
1782 : : {
1783 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1784 : : struct ice_vsi *vsi;
1785 : : uint16_t unused;
1786 : :
1787 : : /* Clear all stats counters */
1788 : 0 : pf->offset_loaded = false;
1789 : 0 : memset(&pf->stats, 0, sizeof(struct ice_hw_port_stats));
1790 : 0 : memset(&pf->stats_offset, 0, sizeof(struct ice_hw_port_stats));
1791 : 0 : memset(&pf->internal_stats, 0, sizeof(struct ice_eth_stats));
1792 : 0 : memset(&pf->internal_stats_offset, 0, sizeof(struct ice_eth_stats));
1793 : :
1794 : : /* force guaranteed filter pool for PF */
1795 : 0 : ice_alloc_fd_guar_item(hw, &unused,
1796 : 0 : hw->func_caps.fd_fltr_guar);
1797 : : /* force shared filter pool for PF */
1798 : 0 : ice_alloc_fd_shrd_item(hw, &unused,
1799 : 0 : hw->func_caps.fd_fltr_best_effort);
1800 : :
1801 : 0 : vsi = ice_setup_vsi(pf, ICE_VSI_PF);
1802 [ # # ]: 0 : if (!vsi) {
1803 : 0 : PMD_INIT_LOG(ERR, "Failed to add vsi for PF");
1804 : 0 : return -EINVAL;
1805 : : }
1806 : :
1807 : 0 : pf->main_vsi = vsi;
1808 : : rte_spinlock_init(&pf->link_lock);
1809 : :
1810 : 0 : return 0;
1811 : : }
1812 : :
1813 : : static enum ice_pkg_type
1814 : 0 : ice_load_pkg_type(struct ice_hw *hw)
1815 : : {
1816 : : enum ice_pkg_type package_type;
1817 : :
1818 : : /* store the activated package type (OS default or Comms) */
1819 [ # # ]: 0 : if (!strncmp((char *)hw->active_pkg_name, ICE_OS_DEFAULT_PKG_NAME,
1820 : : ICE_PKG_NAME_SIZE))
1821 : : package_type = ICE_PKG_TYPE_OS_DEFAULT;
1822 [ # # ]: 0 : else if (!strncmp((char *)hw->active_pkg_name, ICE_COMMS_PKG_NAME,
1823 : : ICE_PKG_NAME_SIZE))
1824 : : package_type = ICE_PKG_TYPE_COMMS;
1825 : : else
1826 : : package_type = ICE_PKG_TYPE_UNKNOWN;
1827 : :
1828 [ # # ]: 0 : PMD_INIT_LOG(NOTICE, "Active package is: %d.%d.%d.%d, %s (%s VLAN mode)",
1829 : : hw->active_pkg_ver.major, hw->active_pkg_ver.minor,
1830 : : hw->active_pkg_ver.update, hw->active_pkg_ver.draft,
1831 : : hw->active_pkg_name,
1832 : : ice_is_dvm_ena(hw) ? "double" : "single");
1833 : :
1834 : 0 : return package_type;
1835 : : }
1836 : :
1837 : 0 : int ice_load_pkg(struct ice_adapter *adapter, bool use_dsn, uint64_t dsn)
1838 : : {
1839 : 0 : struct ice_hw *hw = &adapter->hw;
1840 : : char pkg_file[ICE_MAX_PKG_FILENAME_SIZE];
1841 : : char opt_ddp_filename[ICE_MAX_PKG_FILENAME_SIZE];
1842 : : void *buf;
1843 : : size_t bufsz;
1844 : : int err;
1845 : :
1846 [ # # ]: 0 : if (!use_dsn)
1847 : 0 : goto no_dsn;
1848 : :
1849 : : memset(opt_ddp_filename, 0, ICE_MAX_PKG_FILENAME_SIZE);
1850 : : snprintf(opt_ddp_filename, ICE_MAX_PKG_FILENAME_SIZE,
1851 : : "ice-%016" PRIx64 ".pkg", dsn);
1852 : : strncpy(pkg_file, ICE_PKG_FILE_SEARCH_PATH_UPDATES,
1853 : : ICE_MAX_PKG_FILENAME_SIZE);
1854 : : strcat(pkg_file, opt_ddp_filename);
1855 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
1856 : 0 : goto load_fw;
1857 : :
1858 : : strncpy(pkg_file, ICE_PKG_FILE_SEARCH_PATH_DEFAULT,
1859 : : ICE_MAX_PKG_FILENAME_SIZE);
1860 : : strcat(pkg_file, opt_ddp_filename);
1861 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
1862 : 0 : goto load_fw;
1863 : :
1864 : 0 : no_dsn:
1865 : : strncpy(pkg_file, ICE_PKG_FILE_UPDATES, ICE_MAX_PKG_FILENAME_SIZE);
1866 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
1867 : 0 : goto load_fw;
1868 : :
1869 : : strncpy(pkg_file, ICE_PKG_FILE_DEFAULT, ICE_MAX_PKG_FILENAME_SIZE);
1870 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) < 0) {
1871 : 0 : PMD_INIT_LOG(ERR, "failed to search file path\n");
1872 : 0 : return -1;
1873 : : }
1874 : :
1875 : 0 : load_fw:
1876 : 0 : PMD_INIT_LOG(DEBUG, "DDP package name: %s", pkg_file);
1877 : :
1878 : 0 : err = ice_copy_and_init_pkg(hw, buf, bufsz);
1879 [ # # ]: 0 : if (!ice_is_init_pkg_successful(err)) {
1880 : 0 : PMD_INIT_LOG(ERR, "ice_copy_and_init_hw failed: %d\n", err);
1881 : 0 : free(buf);
1882 : 0 : return -1;
1883 : : }
1884 : :
1885 : : /* store the loaded pkg type info */
1886 : 0 : adapter->active_pkg_type = ice_load_pkg_type(hw);
1887 : :
1888 : 0 : free(buf);
1889 : 0 : return 0;
1890 : : }
1891 : :
1892 : : static void
1893 : 0 : ice_base_queue_get(struct ice_pf *pf)
1894 : : {
1895 : : uint32_t reg;
1896 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1897 : :
1898 : 0 : reg = ICE_READ_REG(hw, PFLAN_RX_QALLOC);
1899 [ # # ]: 0 : if (reg & PFLAN_RX_QALLOC_VALID_M) {
1900 : 0 : pf->base_queue = reg & PFLAN_RX_QALLOC_FIRSTQ_M;
1901 : : } else {
1902 : 0 : PMD_INIT_LOG(WARNING, "Failed to get Rx base queue"
1903 : : " index");
1904 : : }
1905 : 0 : }
1906 : :
1907 : : static int
1908 : 0 : parse_bool(const char *key, const char *value, void *args)
1909 : : {
1910 : : int *i = (int *)args;
1911 : : char *end;
1912 : : int num;
1913 : :
1914 : 0 : num = strtoul(value, &end, 10);
1915 : :
1916 [ # # ]: 0 : if (num != 0 && num != 1) {
1917 : 0 : PMD_DRV_LOG(WARNING, "invalid value:\"%s\" for key:\"%s\", "
1918 : : "value must be 0 or 1",
1919 : : value, key);
1920 : 0 : return -1;
1921 : : }
1922 : :
1923 : 0 : *i = num;
1924 : 0 : return 0;
1925 : : }
1926 : :
1927 : : static int
1928 : 0 : parse_u64(const char *key, const char *value, void *args)
1929 : : {
1930 : : u64 *num = (u64 *)args;
1931 : : u64 tmp;
1932 : :
1933 : 0 : errno = 0;
1934 : 0 : tmp = strtoull(value, NULL, 16);
1935 [ # # ]: 0 : if (errno) {
1936 : 0 : PMD_DRV_LOG(WARNING, "%s: \"%s\" is not a valid u64",
1937 : : key, value);
1938 : 0 : return -1;
1939 : : }
1940 : :
1941 : 0 : *num = tmp;
1942 : :
1943 : 0 : return 0;
1944 : : }
1945 : :
1946 : : static int
1947 : : lookup_pps_type(const char *pps_name)
1948 : : {
1949 : : static struct {
1950 : : const char *name;
1951 : : enum pps_type type;
1952 : : } pps_type_map[] = {
1953 : : { "pin", PPS_PIN },
1954 : : };
1955 : :
1956 : : uint32_t i;
1957 : :
1958 : : for (i = 0; i < RTE_DIM(pps_type_map); i++) {
1959 : 0 : if (strcmp(pps_name, pps_type_map[i].name) == 0)
1960 : 0 : return pps_type_map[i].type;
1961 : : }
1962 : :
1963 : : return -1;
1964 : : }
1965 : :
1966 : : static int
1967 : 0 : parse_pin_set(const char *input, int pps_type, struct ice_devargs *devargs)
1968 : : {
1969 : : const char *str = input;
1970 : 0 : char *end = NULL;
1971 : : uint32_t idx;
1972 : :
1973 [ # # ]: 0 : while (isblank(*str))
1974 : 0 : str++;
1975 : :
1976 [ # # ]: 0 : if (!isdigit(*str))
1977 : : return -1;
1978 : :
1979 [ # # ]: 0 : if (pps_type == PPS_PIN) {
1980 : 0 : idx = strtoul(str, &end, 10);
1981 [ # # # # ]: 0 : if (end == NULL || idx >= ICE_MAX_PIN_NUM)
1982 : : return -1;
1983 [ # # ]: 0 : while (isblank(*end))
1984 : 0 : end++;
1985 [ # # ]: 0 : if (*end != ']')
1986 : : return -1;
1987 : :
1988 : 0 : devargs->pin_idx = idx;
1989 : 0 : devargs->pps_out_ena = 1;
1990 : :
1991 : 0 : return 0;
1992 : : }
1993 : :
1994 : : return -1;
1995 : : }
1996 : :
1997 : : static int
1998 : 0 : parse_pps_out_parameter(const char *pins, struct ice_devargs *devargs)
1999 : : {
2000 : : const char *pin_start;
2001 : : uint32_t idx;
2002 : : int pps_type;
2003 : : char pps_name[32];
2004 : :
2005 [ # # ]: 0 : while (isblank(*pins))
2006 : 0 : pins++;
2007 : :
2008 : 0 : pins++;
2009 [ # # ]: 0 : while (isblank(*pins))
2010 : 0 : pins++;
2011 [ # # ]: 0 : if (*pins == '\0')
2012 : : return -1;
2013 : :
2014 : 0 : for (idx = 0; ; idx++) {
2015 [ # # # # ]: 0 : if (isblank(pins[idx]) ||
2016 [ # # ]: 0 : pins[idx] == ':' ||
2017 : : pins[idx] == '\0')
2018 : : break;
2019 : :
2020 : 0 : pps_name[idx] = pins[idx];
2021 : : }
2022 [ # # ]: 0 : pps_name[idx] = '\0';
2023 : : pps_type = lookup_pps_type(pps_name);
2024 [ # # ]: 0 : if (pps_type < 0)
2025 : : return -1;
2026 : :
2027 : : pins += idx;
2028 : :
2029 : 0 : pins += strcspn(pins, ":");
2030 [ # # ]: 0 : if (*pins++ != ':')
2031 : : return -1;
2032 [ # # ]: 0 : while (isblank(*pins))
2033 : 0 : pins++;
2034 : :
2035 : : pin_start = pins;
2036 : :
2037 : : while (isblank(*pins))
2038 : : pins++;
2039 : :
2040 [ # # ]: 0 : if (parse_pin_set(pin_start, pps_type, devargs) < 0)
2041 : 0 : return -1;
2042 : :
2043 : : return 0;
2044 : : }
2045 : :
2046 : : static int
2047 : 0 : handle_pps_out_arg(__rte_unused const char *key, const char *value,
2048 : : void *extra_args)
2049 : : {
2050 : : struct ice_devargs *devargs = extra_args;
2051 : :
2052 [ # # ]: 0 : if (value == NULL || extra_args == NULL)
2053 : : return -EINVAL;
2054 : :
2055 [ # # ]: 0 : if (parse_pps_out_parameter(value, devargs) < 0) {
2056 : 0 : PMD_DRV_LOG(ERR,
2057 : : "The GPIO pin parameter is wrong : '%s'",
2058 : : value);
2059 : 0 : return -1;
2060 : : }
2061 : :
2062 : : return 0;
2063 : : }
2064 : :
2065 : 0 : static int ice_parse_devargs(struct rte_eth_dev *dev)
2066 : : {
2067 : 0 : struct ice_adapter *ad =
2068 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2069 : 0 : struct rte_devargs *devargs = dev->device->devargs;
2070 : : struct rte_kvargs *kvlist;
2071 : : int ret;
2072 : :
2073 [ # # ]: 0 : if (devargs == NULL)
2074 : : return 0;
2075 : :
2076 : 0 : kvlist = rte_kvargs_parse(devargs->args, ice_valid_args);
2077 [ # # ]: 0 : if (kvlist == NULL) {
2078 : 0 : PMD_INIT_LOG(ERR, "Invalid kvargs key\n");
2079 : 0 : return -EINVAL;
2080 : : }
2081 : :
2082 : 0 : ad->devargs.proto_xtr_dflt = PROTO_XTR_NONE;
2083 : 0 : memset(ad->devargs.proto_xtr, PROTO_XTR_NONE,
2084 : : sizeof(ad->devargs.proto_xtr));
2085 : :
2086 : 0 : ret = rte_kvargs_process(kvlist, ICE_PROTO_XTR_ARG,
2087 : 0 : &handle_proto_xtr_arg, &ad->devargs);
2088 [ # # ]: 0 : if (ret)
2089 : 0 : goto bail;
2090 : :
2091 : 0 : ret = rte_kvargs_process(kvlist, ICE_FIELD_OFFS_ARG,
2092 : 0 : &handle_field_offs_arg, &ad->devargs.xtr_field_offs);
2093 [ # # ]: 0 : if (ret)
2094 : 0 : goto bail;
2095 : :
2096 : 0 : ret = rte_kvargs_process(kvlist, ICE_FIELD_NAME_ARG,
2097 : 0 : &handle_field_name_arg, &ad->devargs.xtr_field_name);
2098 [ # # ]: 0 : if (ret)
2099 : 0 : goto bail;
2100 : :
2101 : 0 : ret = rte_kvargs_process(kvlist, ICE_SAFE_MODE_SUPPORT_ARG,
2102 : 0 : &parse_bool, &ad->devargs.safe_mode_support);
2103 [ # # ]: 0 : if (ret)
2104 : 0 : goto bail;
2105 : :
2106 : 0 : ret = rte_kvargs_process(kvlist, ICE_DEFAULT_MAC_DISABLE,
2107 : 0 : &parse_bool, &ad->devargs.default_mac_disable);
2108 [ # # ]: 0 : if (ret)
2109 : 0 : goto bail;
2110 : :
2111 : 0 : ret = rte_kvargs_process(kvlist, ICE_HW_DEBUG_MASK_ARG,
2112 : 0 : &parse_u64, &ad->hw.debug_mask);
2113 [ # # ]: 0 : if (ret)
2114 : 0 : goto bail;
2115 : :
2116 : 0 : ret = rte_kvargs_process(kvlist, ICE_ONE_PPS_OUT_ARG,
2117 : : &handle_pps_out_arg, &ad->devargs);
2118 [ # # ]: 0 : if (ret)
2119 : 0 : goto bail;
2120 : :
2121 : 0 : ret = rte_kvargs_process(kvlist, ICE_RX_LOW_LATENCY_ARG,
2122 : 0 : &parse_bool, &ad->devargs.rx_low_latency);
2123 : :
2124 : 0 : bail:
2125 : 0 : rte_kvargs_free(kvlist);
2126 : 0 : return ret;
2127 : : }
2128 : :
2129 : : /* Forward LLDP packets to default VSI by set switch rules */
2130 : : static int
2131 : 0 : ice_vsi_config_sw_lldp(struct ice_vsi *vsi, bool on)
2132 : : {
2133 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
2134 : : struct ice_fltr_list_entry *s_list_itr = NULL;
2135 : : struct LIST_HEAD_TYPE list_head;
2136 : : int ret = 0;
2137 : :
2138 : 0 : INIT_LIST_HEAD(&list_head);
2139 : :
2140 : : s_list_itr = (struct ice_fltr_list_entry *)
2141 : 0 : ice_malloc(hw, sizeof(*s_list_itr));
2142 [ # # ]: 0 : if (!s_list_itr)
2143 : : return -ENOMEM;
2144 : 0 : s_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_ETHERTYPE;
2145 : 0 : s_list_itr->fltr_info.vsi_handle = vsi->idx;
2146 : 0 : s_list_itr->fltr_info.l_data.ethertype_mac.ethertype =
2147 : : RTE_ETHER_TYPE_LLDP;
2148 : 0 : s_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
2149 : 0 : s_list_itr->fltr_info.flag = ICE_FLTR_RX;
2150 : 0 : s_list_itr->fltr_info.src_id = ICE_SRC_ID_LPORT;
2151 [ # # ]: 0 : LIST_ADD(&s_list_itr->list_entry, &list_head);
2152 [ # # ]: 0 : if (on)
2153 : 0 : ret = ice_add_eth_mac(hw, &list_head);
2154 : : else
2155 : 0 : ret = ice_remove_eth_mac(hw, &list_head);
2156 : :
2157 : 0 : rte_free(s_list_itr);
2158 : 0 : return ret;
2159 : : }
2160 : :
2161 : : static enum ice_status
2162 : 0 : ice_get_hw_res(struct ice_hw *hw, uint16_t res_type,
2163 : : uint16_t num, uint16_t desc_id,
2164 : : uint16_t *prof_buf, uint16_t *num_prof)
2165 : : {
2166 : : struct ice_aqc_res_elem *resp_buf;
2167 : : int ret;
2168 : : uint16_t buf_len;
2169 : : bool res_shared = 1;
2170 : : struct ice_aq_desc aq_desc;
2171 : : struct ice_sq_cd *cd = NULL;
2172 : : struct ice_aqc_get_allocd_res_desc *cmd =
2173 : : &aq_desc.params.get_res_desc;
2174 : :
2175 : 0 : buf_len = sizeof(*resp_buf) * num;
2176 : 0 : resp_buf = ice_malloc(hw, buf_len);
2177 [ # # ]: 0 : if (!resp_buf)
2178 : : return -ENOMEM;
2179 : :
2180 : 0 : ice_fill_dflt_direct_cmd_desc(&aq_desc,
2181 : : ice_aqc_opc_get_allocd_res_desc);
2182 : :
2183 : 0 : cmd->ops.cmd.res = CPU_TO_LE16(((res_type << ICE_AQC_RES_TYPE_S) &
2184 : : ICE_AQC_RES_TYPE_M) | (res_shared ?
2185 : : ICE_AQC_RES_TYPE_FLAG_SHARED : 0));
2186 : 0 : cmd->ops.cmd.first_desc = CPU_TO_LE16(desc_id);
2187 : :
2188 : 0 : ret = ice_aq_send_cmd(hw, &aq_desc, resp_buf, buf_len, cd);
2189 [ # # ]: 0 : if (!ret)
2190 : 0 : *num_prof = LE16_TO_CPU(cmd->ops.resp.num_desc);
2191 : : else
2192 : 0 : goto exit;
2193 : :
2194 [ # # ]: 0 : ice_memcpy(prof_buf, resp_buf, sizeof(*resp_buf) *
2195 : : (*num_prof), ICE_NONDMA_TO_NONDMA);
2196 : :
2197 : 0 : exit:
2198 : 0 : rte_free(resp_buf);
2199 : 0 : return ret;
2200 : : }
2201 : : static int
2202 : 0 : ice_cleanup_resource(struct ice_hw *hw, uint16_t res_type)
2203 : : {
2204 : : int ret;
2205 : : uint16_t prof_id;
2206 : : uint16_t prof_buf[ICE_MAX_RES_DESC_NUM];
2207 : : uint16_t first_desc = 1;
2208 : 0 : uint16_t num_prof = 0;
2209 : :
2210 : 0 : ret = ice_get_hw_res(hw, res_type, ICE_MAX_RES_DESC_NUM,
2211 : : first_desc, prof_buf, &num_prof);
2212 [ # # ]: 0 : if (ret) {
2213 : 0 : PMD_INIT_LOG(ERR, "Failed to get fxp resource");
2214 : 0 : return ret;
2215 : : }
2216 : :
2217 [ # # ]: 0 : for (prof_id = 0; prof_id < num_prof; prof_id++) {
2218 : 0 : ret = ice_free_hw_res(hw, res_type, 1, &prof_buf[prof_id]);
2219 [ # # ]: 0 : if (ret) {
2220 : 0 : PMD_INIT_LOG(ERR, "Failed to free fxp resource");
2221 : 0 : return ret;
2222 : : }
2223 : : }
2224 : : return 0;
2225 : : }
2226 : :
2227 : : static int
2228 : 0 : ice_reset_fxp_resource(struct ice_hw *hw)
2229 : : {
2230 : : int ret;
2231 : :
2232 : 0 : ret = ice_cleanup_resource(hw, ICE_AQC_RES_TYPE_FD_PROF_BLDR_PROFID);
2233 [ # # ]: 0 : if (ret) {
2234 : 0 : PMD_INIT_LOG(ERR, "Failed to clearup fdir resource");
2235 : 0 : return ret;
2236 : : }
2237 : :
2238 : 0 : ret = ice_cleanup_resource(hw, ICE_AQC_RES_TYPE_HASH_PROF_BLDR_PROFID);
2239 [ # # ]: 0 : if (ret) {
2240 : 0 : PMD_INIT_LOG(ERR, "Failed to clearup rss resource");
2241 : 0 : return ret;
2242 : : }
2243 : :
2244 : : return 0;
2245 : : }
2246 : :
2247 : : static void
2248 : : ice_rss_ctx_init(struct ice_pf *pf)
2249 : : {
2250 : 0 : memset(&pf->hash_ctx, 0, sizeof(pf->hash_ctx));
2251 : : }
2252 : :
2253 : : static uint64_t
2254 : : ice_get_supported_rxdid(struct ice_hw *hw)
2255 : : {
2256 : : uint64_t supported_rxdid = 0; /* bitmap for supported RXDID */
2257 : : uint32_t regval;
2258 : : int i;
2259 : :
2260 : : supported_rxdid |= BIT(ICE_RXDID_LEGACY_1);
2261 : :
2262 [ # # ]: 0 : for (i = ICE_RXDID_FLEX_NIC; i < ICE_FLEX_DESC_RXDID_MAX_NUM; i++) {
2263 : 0 : regval = ICE_READ_REG(hw, GLFLXP_RXDID_FLAGS(i, 0));
2264 : 0 : if ((regval >> GLFLXP_RXDID_FLAGS_FLEXIFLAG_4N_S)
2265 [ # # ]: 0 : & GLFLXP_RXDID_FLAGS_FLEXIFLAG_4N_M)
2266 : 0 : supported_rxdid |= BIT(i);
2267 : : }
2268 : : return supported_rxdid;
2269 : : }
2270 : :
2271 : : static int
2272 : 0 : ice_dev_init(struct rte_eth_dev *dev)
2273 : : {
2274 : : struct rte_pci_device *pci_dev;
2275 : : struct rte_intr_handle *intr_handle;
2276 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2277 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
2278 : : struct ice_adapter *ad =
2279 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2280 : : struct ice_vsi *vsi;
2281 : : int ret;
2282 : : #ifndef RTE_EXEC_ENV_WINDOWS
2283 : : off_t pos;
2284 : : uint32_t dsn_low, dsn_high;
2285 : : uint64_t dsn;
2286 : : bool use_dsn;
2287 : : #endif
2288 : :
2289 : 0 : dev->dev_ops = &ice_eth_dev_ops;
2290 : 0 : dev->rx_queue_count = ice_rx_queue_count;
2291 : 0 : dev->rx_descriptor_status = ice_rx_descriptor_status;
2292 : 0 : dev->tx_descriptor_status = ice_tx_descriptor_status;
2293 : 0 : dev->rx_pkt_burst = ice_recv_pkts;
2294 : 0 : dev->tx_pkt_burst = ice_xmit_pkts;
2295 : 0 : dev->tx_pkt_prepare = ice_prep_pkts;
2296 : :
2297 : : /* for secondary processes, we don't initialise any further as primary
2298 : : * has already done this work.
2299 : : */
2300 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY) {
2301 : 0 : ice_set_rx_function(dev);
2302 : 0 : ice_set_tx_function(dev);
2303 : 0 : return 0;
2304 : : }
2305 : :
2306 : 0 : dev->data->dev_flags |= RTE_ETH_DEV_AUTOFILL_QUEUE_XSTATS;
2307 : :
2308 : 0 : ice_set_default_ptype_table(dev);
2309 : 0 : pci_dev = RTE_DEV_TO_PCI(dev->device);
2310 : 0 : intr_handle = pci_dev->intr_handle;
2311 : :
2312 : 0 : pf->adapter = ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2313 : 0 : pf->dev_data = dev->data;
2314 : 0 : hw->back = pf->adapter;
2315 : 0 : hw->hw_addr = (uint8_t *)pci_dev->mem_resource[0].addr;
2316 : 0 : hw->vendor_id = pci_dev->id.vendor_id;
2317 : 0 : hw->device_id = pci_dev->id.device_id;
2318 : 0 : hw->subsystem_vendor_id = pci_dev->id.subsystem_vendor_id;
2319 : 0 : hw->subsystem_device_id = pci_dev->id.subsystem_device_id;
2320 : 0 : hw->bus.device = pci_dev->addr.devid;
2321 : 0 : hw->bus.func = pci_dev->addr.function;
2322 : :
2323 : 0 : ret = ice_parse_devargs(dev);
2324 [ # # ]: 0 : if (ret) {
2325 : 0 : PMD_INIT_LOG(ERR, "Failed to parse devargs");
2326 : 0 : return -EINVAL;
2327 : : }
2328 : :
2329 : : ice_init_controlq_parameter(hw);
2330 : :
2331 : 0 : ret = ice_init_hw(hw);
2332 [ # # ]: 0 : if (ret) {
2333 : 0 : PMD_INIT_LOG(ERR, "Failed to initialize HW");
2334 : 0 : return -EINVAL;
2335 : : }
2336 : :
2337 : : #ifndef RTE_EXEC_ENV_WINDOWS
2338 : : use_dsn = false;
2339 : : dsn = 0;
2340 : 0 : pos = rte_pci_find_ext_capability(pci_dev, RTE_PCI_EXT_CAP_ID_DSN);
2341 [ # # ]: 0 : if (pos) {
2342 [ # # # # ]: 0 : if (rte_pci_read_config(pci_dev, &dsn_low, 4, pos + 4) < 0 ||
2343 : 0 : rte_pci_read_config(pci_dev, &dsn_high, 4, pos + 8) < 0) {
2344 : 0 : PMD_INIT_LOG(ERR, "Failed to read pci config space\n");
2345 : : } else {
2346 : : use_dsn = true;
2347 : 0 : dsn = (uint64_t)dsn_high << 32 | dsn_low;
2348 : : }
2349 : : } else {
2350 : 0 : PMD_INIT_LOG(ERR, "Failed to read device serial number\n");
2351 : : }
2352 : :
2353 : 0 : ret = ice_load_pkg(pf->adapter, use_dsn, dsn);
2354 [ # # ]: 0 : if (ret == 0) {
2355 : 0 : ret = ice_init_hw_tbls(hw);
2356 [ # # ]: 0 : if (ret) {
2357 : 0 : PMD_INIT_LOG(ERR, "ice_init_hw_tbls failed: %d\n", ret);
2358 : 0 : rte_free(hw->pkg_copy);
2359 : : }
2360 : : }
2361 : :
2362 [ # # ]: 0 : if (ret) {
2363 [ # # ]: 0 : if (ad->devargs.safe_mode_support == 0) {
2364 : 0 : PMD_INIT_LOG(ERR, "Failed to load the DDP package,"
2365 : : "Use safe-mode-support=1 to enter Safe Mode");
2366 : 0 : goto err_init_fw;
2367 : : }
2368 : :
2369 : 0 : PMD_INIT_LOG(WARNING, "Failed to load the DDP package,"
2370 : : "Entering Safe Mode");
2371 : 0 : ad->is_safe_mode = 1;
2372 : : }
2373 : : #endif
2374 : :
2375 : 0 : PMD_INIT_LOG(INFO, "FW %d.%d.%05d API %d.%d",
2376 : : hw->fw_maj_ver, hw->fw_min_ver, hw->fw_build,
2377 : : hw->api_maj_ver, hw->api_min_ver);
2378 : :
2379 : 0 : ice_pf_sw_init(dev);
2380 : 0 : ret = ice_init_mac_address(dev);
2381 [ # # ]: 0 : if (ret) {
2382 : 0 : PMD_INIT_LOG(ERR, "Failed to initialize mac address");
2383 : 0 : goto err_init_mac;
2384 : : }
2385 : :
2386 : 0 : ret = ice_res_pool_init(&pf->msix_pool, 1,
2387 : 0 : hw->func_caps.common_cap.num_msix_vectors - 1);
2388 [ # # ]: 0 : if (ret) {
2389 : 0 : PMD_INIT_LOG(ERR, "Failed to init MSIX pool");
2390 : 0 : goto err_msix_pool_init;
2391 : : }
2392 : :
2393 : 0 : ret = ice_pf_setup(pf);
2394 [ # # ]: 0 : if (ret) {
2395 : 0 : PMD_INIT_LOG(ERR, "Failed to setup PF");
2396 : 0 : goto err_pf_setup;
2397 : : }
2398 : :
2399 : 0 : ret = ice_send_driver_ver(hw);
2400 [ # # ]: 0 : if (ret) {
2401 : 0 : PMD_INIT_LOG(ERR, "Failed to send driver version");
2402 : 0 : goto err_pf_setup;
2403 : : }
2404 : :
2405 : 0 : vsi = pf->main_vsi;
2406 : :
2407 : 0 : ret = ice_aq_stop_lldp(hw, true, false, NULL);
2408 [ # # ]: 0 : if (ret != ICE_SUCCESS)
2409 : 0 : PMD_INIT_LOG(DEBUG, "lldp has already stopped\n");
2410 : 0 : ret = ice_init_dcb(hw, true);
2411 [ # # ]: 0 : if (ret != ICE_SUCCESS)
2412 : 0 : PMD_INIT_LOG(DEBUG, "Failed to init DCB\n");
2413 : : /* Forward LLDP packets to default VSI */
2414 : 0 : ret = ice_vsi_config_sw_lldp(vsi, true);
2415 [ # # ]: 0 : if (ret != ICE_SUCCESS)
2416 : 0 : PMD_INIT_LOG(DEBUG, "Failed to cfg lldp\n");
2417 : : /* register callback func to eal lib */
2418 : 0 : rte_intr_callback_register(intr_handle,
2419 : : ice_interrupt_handler, dev);
2420 : :
2421 : : ice_pf_enable_irq0(hw);
2422 : :
2423 : : /* enable uio intr after callback register */
2424 : 0 : rte_intr_enable(intr_handle);
2425 : :
2426 : : /* get base queue pairs index in the device */
2427 : 0 : ice_base_queue_get(pf);
2428 : :
2429 : : /* Initialize RSS context for gtpu_eh */
2430 : : ice_rss_ctx_init(pf);
2431 : :
2432 : : /* Initialize TM configuration */
2433 : 0 : ice_tm_conf_init(dev);
2434 : :
2435 [ # # ]: 0 : if (ice_is_e810(hw))
2436 : 0 : hw->phy_cfg = ICE_PHY_E810;
2437 : : else
2438 : 0 : hw->phy_cfg = ICE_PHY_E822;
2439 : :
2440 [ # # ]: 0 : if (hw->phy_cfg == ICE_PHY_E822) {
2441 : 0 : ret = ice_start_phy_timer_e822(hw, hw->pf_id, true);
2442 [ # # ]: 0 : if (ret)
2443 : 0 : PMD_INIT_LOG(ERR, "Failed to start phy timer\n");
2444 : : }
2445 : :
2446 [ # # ]: 0 : if (!ad->is_safe_mode) {
2447 : 0 : ad->disabled_engine_mask |= BIT(ICE_FLOW_ENGINE_ACL);
2448 : 0 : ret = ice_flow_init(ad);
2449 [ # # ]: 0 : if (ret) {
2450 : 0 : PMD_INIT_LOG(ERR, "Failed to initialize flow");
2451 : 0 : goto err_flow_init;
2452 : : }
2453 : : }
2454 : :
2455 : 0 : ret = ice_reset_fxp_resource(hw);
2456 [ # # ]: 0 : if (ret) {
2457 : 0 : PMD_INIT_LOG(ERR, "Failed to reset fxp resource");
2458 : 0 : goto err_flow_init;
2459 : : }
2460 : :
2461 : 0 : pf->supported_rxdid = ice_get_supported_rxdid(hw);
2462 : :
2463 : : /* reset all stats of the device, including pf and main vsi */
2464 : 0 : ice_stats_reset(dev);
2465 : :
2466 : 0 : return 0;
2467 : :
2468 : 0 : err_flow_init:
2469 : 0 : ice_flow_uninit(ad);
2470 : 0 : rte_intr_disable(intr_handle);
2471 : : ice_pf_disable_irq0(hw);
2472 : 0 : rte_intr_callback_unregister(intr_handle,
2473 : : ice_interrupt_handler, dev);
2474 : 0 : err_pf_setup:
2475 : 0 : ice_res_pool_destroy(&pf->msix_pool);
2476 : 0 : err_msix_pool_init:
2477 : 0 : rte_free(dev->data->mac_addrs);
2478 : 0 : dev->data->mac_addrs = NULL;
2479 : 0 : err_init_mac:
2480 : 0 : rte_free(pf->proto_xtr);
2481 : : #ifndef RTE_EXEC_ENV_WINDOWS
2482 : 0 : err_init_fw:
2483 : : #endif
2484 : 0 : ice_deinit_hw(hw);
2485 : :
2486 : 0 : return ret;
2487 : : }
2488 : :
2489 : : int
2490 : 0 : ice_release_vsi(struct ice_vsi *vsi)
2491 : : {
2492 : : struct ice_hw *hw;
2493 : : struct ice_vsi_ctx vsi_ctx;
2494 : : enum ice_status ret;
2495 : : int error = 0;
2496 : :
2497 [ # # ]: 0 : if (!vsi)
2498 : : return error;
2499 : :
2500 : 0 : hw = ICE_VSI_TO_HW(vsi);
2501 : :
2502 : 0 : ice_remove_all_mac_vlan_filters(vsi);
2503 : :
2504 : : memset(&vsi_ctx, 0, sizeof(vsi_ctx));
2505 : :
2506 : 0 : vsi_ctx.vsi_num = vsi->vsi_id;
2507 : 0 : vsi_ctx.info = vsi->info;
2508 : 0 : ret = ice_free_vsi(hw, vsi->idx, &vsi_ctx, false, NULL);
2509 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
2510 : 0 : PMD_INIT_LOG(ERR, "Failed to free vsi by aq, %u", vsi->vsi_id);
2511 : : error = -1;
2512 : : }
2513 : :
2514 : 0 : rte_free(vsi->rss_lut);
2515 : 0 : rte_free(vsi->rss_key);
2516 : 0 : rte_free(vsi);
2517 : 0 : return error;
2518 : : }
2519 : :
2520 : : void
2521 : 0 : ice_vsi_disable_queues_intr(struct ice_vsi *vsi)
2522 : : {
2523 : 0 : struct rte_eth_dev *dev = &rte_eth_devices[vsi->adapter->pf.dev_data->port_id];
2524 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
2525 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
2526 : : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
2527 : : uint16_t msix_intr, i;
2528 : :
2529 : : /* disable interrupt and also clear all the exist config */
2530 [ # # ]: 0 : for (i = 0; i < vsi->nb_qps; i++) {
2531 : 0 : ICE_WRITE_REG(hw, QINT_TQCTL(vsi->base_queue + i), 0);
2532 : 0 : ICE_WRITE_REG(hw, QINT_RQCTL(vsi->base_queue + i), 0);
2533 : : rte_wmb();
2534 : : }
2535 : :
2536 [ # # ]: 0 : if (rte_intr_allow_others(intr_handle))
2537 : : /* vfio-pci */
2538 [ # # ]: 0 : for (i = 0; i < vsi->nb_msix; i++) {
2539 : 0 : msix_intr = vsi->msix_intr + i;
2540 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr),
2541 : : GLINT_DYN_CTL_WB_ON_ITR_M);
2542 : : }
2543 : : else
2544 : : /* igb_uio */
2545 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0), GLINT_DYN_CTL_WB_ON_ITR_M);
2546 : 0 : }
2547 : :
2548 : : static int
2549 : 0 : ice_dev_stop(struct rte_eth_dev *dev)
2550 : : {
2551 : 0 : struct rte_eth_dev_data *data = dev->data;
2552 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
2553 : 0 : struct ice_vsi *main_vsi = pf->main_vsi;
2554 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
2555 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
2556 : : uint16_t i;
2557 : :
2558 : : /* avoid stopping again */
2559 [ # # ]: 0 : if (pf->adapter_stopped)
2560 : : return 0;
2561 : :
2562 : : /* stop and clear all Rx queues */
2563 [ # # ]: 0 : for (i = 0; i < data->nb_rx_queues; i++)
2564 : 0 : ice_rx_queue_stop(dev, i);
2565 : :
2566 : : /* stop and clear all Tx queues */
2567 [ # # ]: 0 : for (i = 0; i < data->nb_tx_queues; i++)
2568 : 0 : ice_tx_queue_stop(dev, i);
2569 : :
2570 : : /* disable all queue interrupts */
2571 : 0 : ice_vsi_disable_queues_intr(main_vsi);
2572 : :
2573 [ # # ]: 0 : if (pf->init_link_up)
2574 : : ice_dev_set_link_up(dev);
2575 : : else
2576 : : ice_dev_set_link_down(dev);
2577 : :
2578 : : /* Clean datapath event and queue/vec mapping */
2579 : 0 : rte_intr_efd_disable(intr_handle);
2580 : 0 : rte_intr_vec_list_free(intr_handle);
2581 : :
2582 : 0 : pf->adapter_stopped = true;
2583 : 0 : dev->data->dev_started = 0;
2584 : :
2585 : 0 : return 0;
2586 : : }
2587 : :
2588 : : static int
2589 : 0 : ice_dev_close(struct rte_eth_dev *dev)
2590 : : {
2591 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
2592 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2593 : 0 : struct rte_pci_device *pci_dev = RTE_ETH_DEV_TO_PCI(dev);
2594 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
2595 : : struct ice_adapter *ad =
2596 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2597 : : int ret;
2598 : : uint32_t val;
2599 : 0 : uint8_t timer = hw->func_caps.ts_func_info.tmr_index_owned;
2600 : 0 : uint32_t pin_idx = ad->devargs.pin_idx;
2601 : :
2602 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY)
2603 : : return 0;
2604 : :
2605 : : /* Since stop will make link down, then the link event will be
2606 : : * triggered, disable the irq firstly.
2607 : : */
2608 : : ice_pf_disable_irq0(hw);
2609 : :
2610 : : /* Unregister callback func from eal lib, use sync version to
2611 : : * make sure all active interrupt callbacks is done, then it's
2612 : : * safe to free all resources.
2613 : : */
2614 : 0 : rte_intr_callback_unregister_sync(intr_handle,
2615 : : ice_interrupt_handler, dev);
2616 : :
2617 : 0 : ret = ice_dev_stop(dev);
2618 : :
2619 [ # # ]: 0 : if (!ad->is_safe_mode)
2620 : 0 : ice_flow_uninit(ad);
2621 : :
2622 : : /* release all queue resource */
2623 : 0 : ice_free_queues(dev);
2624 : :
2625 : 0 : ice_res_pool_destroy(&pf->msix_pool);
2626 : 0 : ice_release_vsi(pf->main_vsi);
2627 : 0 : ice_sched_cleanup_all(hw);
2628 : 0 : ice_free_hw_tbls(hw);
2629 : 0 : rte_free(hw->port_info);
2630 : 0 : hw->port_info = NULL;
2631 : 0 : ice_shutdown_all_ctrlq(hw, true);
2632 : 0 : rte_free(pf->proto_xtr);
2633 : 0 : pf->proto_xtr = NULL;
2634 : :
2635 : : /* Uninit TM configuration */
2636 : 0 : ice_tm_conf_uninit(dev);
2637 : :
2638 [ # # ]: 0 : if (ad->devargs.pps_out_ena) {
2639 : 0 : ICE_WRITE_REG(hw, GLTSYN_AUX_OUT(pin_idx, timer), 0);
2640 : 0 : ICE_WRITE_REG(hw, GLTSYN_CLKO(pin_idx, timer), 0);
2641 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_L(pin_idx, timer), 0);
2642 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_H(pin_idx, timer), 0);
2643 : :
2644 : : val = GLGEN_GPIO_CTL_PIN_DIR_M;
2645 : 0 : ICE_WRITE_REG(hw, GLGEN_GPIO_CTL(pin_idx), val);
2646 : : }
2647 : :
2648 : : /* disable uio intr before callback unregister */
2649 : 0 : rte_intr_disable(intr_handle);
2650 : :
2651 : 0 : return ret;
2652 : : }
2653 : :
2654 : : static int
2655 : 0 : ice_dev_uninit(struct rte_eth_dev *dev)
2656 : : {
2657 : 0 : ice_dev_close(dev);
2658 : :
2659 : 0 : return 0;
2660 : : }
2661 : :
2662 : : static bool
2663 : : is_hash_cfg_valid(struct ice_rss_hash_cfg *cfg)
2664 : : {
2665 [ # # # # ]: 0 : return (cfg->hash_flds != 0 && cfg->addl_hdrs != 0) ? true : false;
2666 : : }
2667 : :
2668 : : static void
2669 : : hash_cfg_reset(struct ice_rss_hash_cfg *cfg)
2670 : : {
2671 : 0 : cfg->hash_flds = 0;
2672 : 0 : cfg->addl_hdrs = 0;
2673 : 0 : cfg->symm = 0;
2674 : 0 : cfg->hdr_type = ICE_RSS_OUTER_HEADERS;
2675 : 0 : }
2676 : :
2677 : : static int
2678 : 0 : ice_hash_moveout(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
2679 : : {
2680 : : enum ice_status status = ICE_SUCCESS;
2681 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
2682 [ # # ]: 0 : struct ice_vsi *vsi = pf->main_vsi;
2683 : :
2684 [ # # ]: 0 : if (!is_hash_cfg_valid(cfg))
2685 : : return -ENOENT;
2686 : :
2687 : 0 : status = ice_rem_rss_cfg(hw, vsi->idx, cfg);
2688 [ # # ]: 0 : if (status && status != ICE_ERR_DOES_NOT_EXIST) {
2689 : 0 : PMD_DRV_LOG(ERR,
2690 : : "ice_rem_rss_cfg failed for VSI:%d, error:%d\n",
2691 : : vsi->idx, status);
2692 : 0 : return -EBUSY;
2693 : : }
2694 : :
2695 : : return 0;
2696 : : }
2697 : :
2698 : : static int
2699 : 0 : ice_hash_moveback(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
2700 : : {
2701 : : enum ice_status status = ICE_SUCCESS;
2702 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
2703 [ # # ]: 0 : struct ice_vsi *vsi = pf->main_vsi;
2704 : :
2705 [ # # ]: 0 : if (!is_hash_cfg_valid(cfg))
2706 : : return -ENOENT;
2707 : :
2708 : 0 : status = ice_add_rss_cfg(hw, vsi->idx, cfg);
2709 [ # # ]: 0 : if (status) {
2710 : 0 : PMD_DRV_LOG(ERR,
2711 : : "ice_add_rss_cfg failed for VSI:%d, error:%d\n",
2712 : : vsi->idx, status);
2713 : 0 : return -EBUSY;
2714 : : }
2715 : :
2716 : : return 0;
2717 : : }
2718 : :
2719 : : static int
2720 : : ice_hash_remove(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
2721 : : {
2722 : : int ret;
2723 : :
2724 : 0 : ret = ice_hash_moveout(pf, cfg);
2725 [ # # # # : 0 : if (ret && (ret != -ENOENT))
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # ]
2726 : : return ret;
2727 : :
2728 : : hash_cfg_reset(cfg);
2729 : :
2730 : 0 : return 0;
2731 : : }
2732 : :
2733 : : static int
2734 : 0 : ice_add_rss_cfg_pre_gtpu(struct ice_pf *pf, struct ice_hash_gtpu_ctx *ctx,
2735 : : u8 ctx_idx)
2736 : : {
2737 : : int ret;
2738 : :
2739 [ # # # # : 0 : switch (ctx_idx) {
# # # # ]
2740 : 0 : case ICE_HASH_GTPU_CTX_EH_IP:
2741 : 0 : ret = ice_hash_remove(pf,
2742 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
2743 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2744 : : return ret;
2745 : :
2746 : 0 : ret = ice_hash_remove(pf,
2747 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
2748 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2749 : : return ret;
2750 : :
2751 : 0 : ret = ice_hash_remove(pf,
2752 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
2753 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2754 : : return ret;
2755 : :
2756 : 0 : ret = ice_hash_remove(pf,
2757 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
2758 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2759 : : return ret;
2760 : :
2761 : 0 : ret = ice_hash_remove(pf,
2762 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
2763 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2764 : : return ret;
2765 : :
2766 : 0 : ret = ice_hash_remove(pf,
2767 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
2768 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2769 : : return ret;
2770 : :
2771 : 0 : ret = ice_hash_remove(pf,
2772 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
2773 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2774 : : return ret;
2775 : :
2776 : 0 : ret = ice_hash_remove(pf,
2777 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
2778 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2779 : 0 : return ret;
2780 : :
2781 : : break;
2782 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_UDP:
2783 : 0 : ret = ice_hash_remove(pf,
2784 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
2785 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2786 : : return ret;
2787 : :
2788 : 0 : ret = ice_hash_remove(pf,
2789 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
2790 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2791 : : return ret;
2792 : :
2793 : 0 : ret = ice_hash_moveout(pf,
2794 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
2795 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2796 : : return ret;
2797 : :
2798 : 0 : ret = ice_hash_moveout(pf,
2799 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
2800 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2801 : : return ret;
2802 : :
2803 : 0 : ret = ice_hash_moveout(pf,
2804 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
2805 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2806 : : return ret;
2807 : :
2808 : 0 : ret = ice_hash_moveout(pf,
2809 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
2810 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2811 : 0 : return ret;
2812 : :
2813 : : break;
2814 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_TCP:
2815 : 0 : ret = ice_hash_remove(pf,
2816 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
2817 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2818 : : return ret;
2819 : :
2820 : 0 : ret = ice_hash_remove(pf,
2821 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
2822 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2823 : : return ret;
2824 : :
2825 : 0 : ret = ice_hash_moveout(pf,
2826 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
2827 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2828 : : return ret;
2829 : :
2830 : 0 : ret = ice_hash_moveout(pf,
2831 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
2832 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2833 : : return ret;
2834 : :
2835 : 0 : ret = ice_hash_moveout(pf,
2836 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
2837 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2838 : : return ret;
2839 : :
2840 : 0 : ret = ice_hash_moveout(pf,
2841 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
2842 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2843 : 0 : return ret;
2844 : :
2845 : : break;
2846 : 0 : case ICE_HASH_GTPU_CTX_UP_IP:
2847 : 0 : ret = ice_hash_remove(pf,
2848 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
2849 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2850 : : return ret;
2851 : :
2852 : 0 : ret = ice_hash_remove(pf,
2853 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
2854 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2855 : : return ret;
2856 : :
2857 : 0 : ret = ice_hash_moveout(pf,
2858 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
2859 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2860 : : return ret;
2861 : :
2862 : 0 : ret = ice_hash_moveout(pf,
2863 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
2864 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2865 : : return ret;
2866 : :
2867 : 0 : ret = ice_hash_moveout(pf,
2868 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
2869 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2870 : 0 : return ret;
2871 : :
2872 : : break;
2873 : 0 : case ICE_HASH_GTPU_CTX_UP_IP_UDP:
2874 : : case ICE_HASH_GTPU_CTX_UP_IP_TCP:
2875 : 0 : ret = ice_hash_moveout(pf,
2876 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
2877 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2878 : : return ret;
2879 : :
2880 : 0 : ret = ice_hash_moveout(pf,
2881 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
2882 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2883 : : return ret;
2884 : :
2885 : 0 : ret = ice_hash_moveout(pf,
2886 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
2887 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2888 : 0 : return ret;
2889 : :
2890 : : break;
2891 : 0 : case ICE_HASH_GTPU_CTX_DW_IP:
2892 : 0 : ret = ice_hash_remove(pf,
2893 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
2894 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2895 : : return ret;
2896 : :
2897 : 0 : ret = ice_hash_remove(pf,
2898 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
2899 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2900 : : return ret;
2901 : :
2902 : 0 : ret = ice_hash_moveout(pf,
2903 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
2904 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2905 : : return ret;
2906 : :
2907 : 0 : ret = ice_hash_moveout(pf,
2908 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
2909 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2910 : : return ret;
2911 : :
2912 : 0 : ret = ice_hash_moveout(pf,
2913 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
2914 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2915 : 0 : return ret;
2916 : :
2917 : : break;
2918 : 0 : case ICE_HASH_GTPU_CTX_DW_IP_UDP:
2919 : : case ICE_HASH_GTPU_CTX_DW_IP_TCP:
2920 : 0 : ret = ice_hash_moveout(pf,
2921 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
2922 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2923 : : return ret;
2924 : :
2925 : 0 : ret = ice_hash_moveout(pf,
2926 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
2927 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2928 : : return ret;
2929 : :
2930 : 0 : ret = ice_hash_moveout(pf,
2931 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
2932 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2933 : 0 : return ret;
2934 : :
2935 : : break;
2936 : : default:
2937 : : break;
2938 : : }
2939 : :
2940 : : return 0;
2941 : : }
2942 : :
2943 : 0 : static u8 calc_gtpu_ctx_idx(uint32_t hdr)
2944 : : {
2945 : : u8 eh_idx, ip_idx;
2946 : :
2947 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_GTPU_EH)
2948 : : eh_idx = 0;
2949 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_GTPU_UP)
2950 : : eh_idx = 1;
2951 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_GTPU_DWN)
2952 : : eh_idx = 2;
2953 : : else
2954 : : return ICE_HASH_GTPU_CTX_MAX;
2955 : :
2956 : : ip_idx = 0;
2957 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_UDP)
2958 : : ip_idx = 1;
2959 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_TCP)
2960 : : ip_idx = 2;
2961 : :
2962 [ # # ]: 0 : if (hdr & (ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV6))
2963 : 0 : return eh_idx * 3 + ip_idx;
2964 : : else
2965 : : return ICE_HASH_GTPU_CTX_MAX;
2966 : : }
2967 : :
2968 : : static int
2969 : 0 : ice_add_rss_cfg_pre(struct ice_pf *pf, uint32_t hdr)
2970 : : {
2971 : 0 : u8 gtpu_ctx_idx = calc_gtpu_ctx_idx(hdr);
2972 : :
2973 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_IPV4)
2974 : 0 : return ice_add_rss_cfg_pre_gtpu(pf, &pf->hash_ctx.gtpu4,
2975 : : gtpu_ctx_idx);
2976 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_IPV6)
2977 : 0 : return ice_add_rss_cfg_pre_gtpu(pf, &pf->hash_ctx.gtpu6,
2978 : : gtpu_ctx_idx);
2979 : :
2980 : : return 0;
2981 : : }
2982 : :
2983 : : static int
2984 : 0 : ice_add_rss_cfg_post_gtpu(struct ice_pf *pf, struct ice_hash_gtpu_ctx *ctx,
2985 : : u8 ctx_idx, struct ice_rss_hash_cfg *cfg)
2986 : : {
2987 : : int ret;
2988 : :
2989 [ # # ]: 0 : if (ctx_idx < ICE_HASH_GTPU_CTX_MAX)
2990 : 0 : ctx->ctx[ctx_idx] = *cfg;
2991 : :
2992 [ # # # # ]: 0 : switch (ctx_idx) {
2993 : : case ICE_HASH_GTPU_CTX_EH_IP:
2994 : : break;
2995 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_UDP:
2996 : 0 : ret = ice_hash_moveback(pf,
2997 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
2998 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2999 : : return ret;
3000 : :
3001 : 0 : ret = ice_hash_moveback(pf,
3002 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
3003 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3004 : : return ret;
3005 : :
3006 : 0 : ret = ice_hash_moveback(pf,
3007 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
3008 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3009 : : return ret;
3010 : :
3011 : 0 : ret = ice_hash_moveback(pf,
3012 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
3013 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3014 : 0 : return ret;
3015 : :
3016 : : break;
3017 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_TCP:
3018 : 0 : ret = ice_hash_moveback(pf,
3019 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
3020 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3021 : : return ret;
3022 : :
3023 : 0 : ret = ice_hash_moveback(pf,
3024 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
3025 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3026 : : return ret;
3027 : :
3028 : 0 : ret = ice_hash_moveback(pf,
3029 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
3030 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3031 : : return ret;
3032 : :
3033 : 0 : ret = ice_hash_moveback(pf,
3034 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
3035 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3036 : 0 : return ret;
3037 : :
3038 : : break;
3039 : 0 : case ICE_HASH_GTPU_CTX_UP_IP:
3040 : : case ICE_HASH_GTPU_CTX_UP_IP_UDP:
3041 : : case ICE_HASH_GTPU_CTX_UP_IP_TCP:
3042 : : case ICE_HASH_GTPU_CTX_DW_IP:
3043 : : case ICE_HASH_GTPU_CTX_DW_IP_UDP:
3044 : : case ICE_HASH_GTPU_CTX_DW_IP_TCP:
3045 : 0 : ret = ice_hash_moveback(pf,
3046 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
3047 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3048 : : return ret;
3049 : :
3050 : 0 : ret = ice_hash_moveback(pf,
3051 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
3052 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3053 : : return ret;
3054 : :
3055 : 0 : ret = ice_hash_moveback(pf,
3056 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
3057 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3058 : 0 : return ret;
3059 : :
3060 : : break;
3061 : : default:
3062 : : break;
3063 : : }
3064 : :
3065 : : return 0;
3066 : : }
3067 : :
3068 : : static int
3069 : 0 : ice_add_rss_cfg_post(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
3070 : : {
3071 : 0 : u8 gtpu_ctx_idx = calc_gtpu_ctx_idx(cfg->addl_hdrs);
3072 : :
3073 [ # # ]: 0 : if (cfg->addl_hdrs & ICE_FLOW_SEG_HDR_IPV4)
3074 : 0 : return ice_add_rss_cfg_post_gtpu(pf, &pf->hash_ctx.gtpu4,
3075 : : gtpu_ctx_idx, cfg);
3076 [ # # ]: 0 : else if (cfg->addl_hdrs & ICE_FLOW_SEG_HDR_IPV6)
3077 : 0 : return ice_add_rss_cfg_post_gtpu(pf, &pf->hash_ctx.gtpu6,
3078 : : gtpu_ctx_idx, cfg);
3079 : :
3080 : : return 0;
3081 : : }
3082 : :
3083 : : static void
3084 : 0 : ice_rem_rss_cfg_post(struct ice_pf *pf, uint32_t hdr)
3085 : : {
3086 : 0 : u8 gtpu_ctx_idx = calc_gtpu_ctx_idx(hdr);
3087 : :
3088 [ # # ]: 0 : if (gtpu_ctx_idx >= ICE_HASH_GTPU_CTX_MAX)
3089 : : return;
3090 : :
3091 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_IPV4)
3092 : 0 : hash_cfg_reset(&pf->hash_ctx.gtpu4.ctx[gtpu_ctx_idx]);
3093 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_IPV6)
3094 : 0 : hash_cfg_reset(&pf->hash_ctx.gtpu6.ctx[gtpu_ctx_idx]);
3095 : : }
3096 : :
3097 : : int
3098 : 0 : ice_rem_rss_cfg_wrap(struct ice_pf *pf, uint16_t vsi_id,
3099 : : struct ice_rss_hash_cfg *cfg)
3100 : : {
3101 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3102 : : int ret;
3103 : :
3104 : 0 : ret = ice_rem_rss_cfg(hw, vsi_id, cfg);
3105 [ # # ]: 0 : if (ret && ret != ICE_ERR_DOES_NOT_EXIST)
3106 : 0 : PMD_DRV_LOG(ERR, "remove rss cfg failed\n");
3107 : :
3108 : 0 : ice_rem_rss_cfg_post(pf, cfg->addl_hdrs);
3109 : :
3110 : 0 : return 0;
3111 : : }
3112 : :
3113 : : int
3114 : 0 : ice_add_rss_cfg_wrap(struct ice_pf *pf, uint16_t vsi_id,
3115 : : struct ice_rss_hash_cfg *cfg)
3116 : : {
3117 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3118 : : int ret;
3119 : :
3120 : 0 : ret = ice_add_rss_cfg_pre(pf, cfg->addl_hdrs);
3121 [ # # ]: 0 : if (ret)
3122 : 0 : PMD_DRV_LOG(ERR, "add rss cfg pre failed\n");
3123 : :
3124 : 0 : ret = ice_add_rss_cfg(hw, vsi_id, cfg);
3125 [ # # ]: 0 : if (ret)
3126 : 0 : PMD_DRV_LOG(ERR, "add rss cfg failed\n");
3127 : :
3128 : 0 : ret = ice_add_rss_cfg_post(pf, cfg);
3129 [ # # ]: 0 : if (ret)
3130 : 0 : PMD_DRV_LOG(ERR, "add rss cfg post failed\n");
3131 : :
3132 : 0 : return 0;
3133 : : }
3134 : :
3135 : : static void
3136 : 0 : ice_rss_hash_set(struct ice_pf *pf, uint64_t rss_hf)
3137 : : {
3138 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3139 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3140 : : struct ice_rss_hash_cfg cfg;
3141 : : int ret;
3142 : :
3143 : : #define ICE_RSS_HF_ALL ( \
3144 : : RTE_ETH_RSS_IPV4 | \
3145 : : RTE_ETH_RSS_IPV6 | \
3146 : : RTE_ETH_RSS_NONFRAG_IPV4_UDP | \
3147 : : RTE_ETH_RSS_NONFRAG_IPV6_UDP | \
3148 : : RTE_ETH_RSS_NONFRAG_IPV4_TCP | \
3149 : : RTE_ETH_RSS_NONFRAG_IPV6_TCP | \
3150 : : RTE_ETH_RSS_NONFRAG_IPV4_SCTP | \
3151 : : RTE_ETH_RSS_NONFRAG_IPV6_SCTP)
3152 : :
3153 : 0 : ret = ice_rem_vsi_rss_cfg(hw, vsi->idx);
3154 [ # # ]: 0 : if (ret)
3155 : 0 : PMD_DRV_LOG(ERR, "%s Remove rss vsi fail %d",
3156 : : __func__, ret);
3157 : :
3158 : 0 : cfg.symm = 0;
3159 : 0 : cfg.hdr_type = ICE_RSS_OUTER_HEADERS;
3160 : : /* Configure RSS for IPv4 with src/dst addr as input set */
3161 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV4) {
3162 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3163 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV4;
3164 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3165 [ # # ]: 0 : if (ret)
3166 : 0 : PMD_DRV_LOG(ERR, "%s IPV4 rss flow fail %d",
3167 : : __func__, ret);
3168 : : }
3169 : :
3170 : : /* Configure RSS for IPv6 with src/dst addr as input set */
3171 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV6) {
3172 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_IPV6 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3173 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV6;
3174 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3175 [ # # ]: 0 : if (ret)
3176 : 0 : PMD_DRV_LOG(ERR, "%s IPV6 rss flow fail %d",
3177 : : __func__, ret);
3178 : : }
3179 : :
3180 : : /* Configure RSS for udp4 with src/dst addr and port as input set */
3181 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_UDP) {
3182 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_UDP | ICE_FLOW_SEG_HDR_IPV4 |
3183 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3184 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV4;
3185 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3186 [ # # ]: 0 : if (ret)
3187 : 0 : PMD_DRV_LOG(ERR, "%s UDP_IPV4 rss flow fail %d",
3188 : : __func__, ret);
3189 : : }
3190 : :
3191 : : /* Configure RSS for udp6 with src/dst addr and port as input set */
3192 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_UDP) {
3193 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_UDP | ICE_FLOW_SEG_HDR_IPV6 |
3194 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3195 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV6;
3196 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3197 [ # # ]: 0 : if (ret)
3198 : 0 : PMD_DRV_LOG(ERR, "%s UDP_IPV6 rss flow fail %d",
3199 : : __func__, ret);
3200 : : }
3201 : :
3202 : : /* Configure RSS for tcp4 with src/dst addr and port as input set */
3203 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_TCP) {
3204 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_TCP | ICE_FLOW_SEG_HDR_IPV4 |
3205 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3206 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV4;
3207 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3208 [ # # ]: 0 : if (ret)
3209 : 0 : PMD_DRV_LOG(ERR, "%s TCP_IPV4 rss flow fail %d",
3210 : : __func__, ret);
3211 : : }
3212 : :
3213 : : /* Configure RSS for tcp6 with src/dst addr and port as input set */
3214 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_TCP) {
3215 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_TCP | ICE_FLOW_SEG_HDR_IPV6 |
3216 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3217 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV6;
3218 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3219 [ # # ]: 0 : if (ret)
3220 : 0 : PMD_DRV_LOG(ERR, "%s TCP_IPV6 rss flow fail %d",
3221 : : __func__, ret);
3222 : : }
3223 : :
3224 : : /* Configure RSS for sctp4 with src/dst addr and port as input set */
3225 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_SCTP) {
3226 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_SCTP | ICE_FLOW_SEG_HDR_IPV4 |
3227 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3228 : 0 : cfg.hash_flds = ICE_HASH_SCTP_IPV4;
3229 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3230 [ # # ]: 0 : if (ret)
3231 : 0 : PMD_DRV_LOG(ERR, "%s SCTP_IPV4 rss flow fail %d",
3232 : : __func__, ret);
3233 : : }
3234 : :
3235 : : /* Configure RSS for sctp6 with src/dst addr and port as input set */
3236 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_SCTP) {
3237 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_SCTP | ICE_FLOW_SEG_HDR_IPV6 |
3238 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3239 : 0 : cfg.hash_flds = ICE_HASH_SCTP_IPV6;
3240 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3241 [ # # ]: 0 : if (ret)
3242 : 0 : PMD_DRV_LOG(ERR, "%s SCTP_IPV6 rss flow fail %d",
3243 : : __func__, ret);
3244 : : }
3245 : :
3246 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV4) {
3247 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_IPV4 |
3248 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3249 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV4;
3250 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3251 [ # # ]: 0 : if (ret)
3252 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV4 rss flow fail %d",
3253 : : __func__, ret);
3254 : : }
3255 : :
3256 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV6) {
3257 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_IPV6 |
3258 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3259 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV6;
3260 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3261 [ # # ]: 0 : if (ret)
3262 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV6 rss flow fail %d",
3263 : : __func__, ret);
3264 : : }
3265 : :
3266 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_UDP) {
3267 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_UDP |
3268 : : ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3269 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV4;
3270 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3271 [ # # ]: 0 : if (ret)
3272 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV4_UDP rss flow fail %d",
3273 : : __func__, ret);
3274 : : }
3275 : :
3276 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_UDP) {
3277 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_UDP |
3278 : : ICE_FLOW_SEG_HDR_IPV6 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3279 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV6;
3280 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3281 [ # # ]: 0 : if (ret)
3282 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV6_UDP rss flow fail %d",
3283 : : __func__, ret);
3284 : : }
3285 : :
3286 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_TCP) {
3287 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_TCP |
3288 : : ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3289 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV4;
3290 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3291 [ # # ]: 0 : if (ret)
3292 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV4_TCP rss flow fail %d",
3293 : : __func__, ret);
3294 : : }
3295 : :
3296 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_TCP) {
3297 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_TCP |
3298 : : ICE_FLOW_SEG_HDR_IPV6 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3299 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV6;
3300 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3301 [ # # ]: 0 : if (ret)
3302 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV6_TCP rss flow fail %d",
3303 : : __func__, ret);
3304 : : }
3305 : :
3306 : 0 : pf->rss_hf = rss_hf & ICE_RSS_HF_ALL;
3307 : 0 : }
3308 : :
3309 : : static void
3310 : 0 : ice_get_default_rss_key(uint8_t *rss_key, uint32_t rss_key_size)
3311 : : {
3312 : : static struct ice_aqc_get_set_rss_keys default_key;
3313 : : static bool default_key_done;
3314 : : uint8_t *key = (uint8_t *)&default_key;
3315 : : size_t i;
3316 : :
3317 [ # # ]: 0 : if (rss_key_size > sizeof(default_key)) {
3318 : 0 : PMD_DRV_LOG(WARNING,
3319 : : "requested size %u is larger than default %zu, "
3320 : : "only %zu bytes are gotten for key\n",
3321 : : rss_key_size, sizeof(default_key),
3322 : : sizeof(default_key));
3323 : : }
3324 : :
3325 [ # # ]: 0 : if (!default_key_done) {
3326 : : /* Calculate the default hash key */
3327 [ # # ]: 0 : for (i = 0; i < sizeof(default_key); i++)
3328 : 0 : key[i] = (uint8_t)rte_rand();
3329 : 0 : default_key_done = true;
3330 : : }
3331 [ # # ]: 0 : rte_memcpy(rss_key, key, RTE_MIN(rss_key_size, sizeof(default_key)));
3332 : 0 : }
3333 : :
3334 : 0 : static int ice_init_rss(struct ice_pf *pf)
3335 : : {
3336 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3337 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3338 : 0 : struct rte_eth_dev_data *dev_data = pf->dev_data;
3339 : : struct ice_aq_get_set_rss_lut_params lut_params;
3340 : : struct rte_eth_rss_conf *rss_conf;
3341 : : struct ice_aqc_get_set_rss_keys key;
3342 : : uint16_t i, nb_q;
3343 : : int ret = 0;
3344 : 0 : bool is_safe_mode = pf->adapter->is_safe_mode;
3345 : : uint32_t reg;
3346 : :
3347 : : rss_conf = &dev_data->dev_conf.rx_adv_conf.rss_conf;
3348 : 0 : nb_q = dev_data->nb_rx_queues;
3349 : 0 : vsi->rss_key_size = ICE_AQC_GET_SET_RSS_KEY_DATA_RSS_KEY_SIZE +
3350 : : ICE_AQC_GET_SET_RSS_KEY_DATA_HASH_KEY_SIZE;
3351 : 0 : vsi->rss_lut_size = pf->hash_lut_size;
3352 : :
3353 [ # # ]: 0 : if (nb_q == 0) {
3354 : 0 : PMD_DRV_LOG(WARNING,
3355 : : "RSS is not supported as rx queues number is zero\n");
3356 : 0 : return 0;
3357 : : }
3358 : :
3359 [ # # ]: 0 : if (is_safe_mode) {
3360 : 0 : PMD_DRV_LOG(WARNING, "RSS is not supported in safe mode\n");
3361 : 0 : return 0;
3362 : : }
3363 : :
3364 [ # # ]: 0 : if (!vsi->rss_key) {
3365 : 0 : vsi->rss_key = rte_zmalloc(NULL,
3366 : : vsi->rss_key_size, 0);
3367 [ # # ]: 0 : if (vsi->rss_key == NULL) {
3368 : 0 : PMD_DRV_LOG(ERR, "Failed to allocate memory for rss_key");
3369 : 0 : return -ENOMEM;
3370 : : }
3371 : : }
3372 [ # # ]: 0 : if (!vsi->rss_lut) {
3373 : 0 : vsi->rss_lut = rte_zmalloc(NULL,
3374 : 0 : vsi->rss_lut_size, 0);
3375 [ # # ]: 0 : if (vsi->rss_lut == NULL) {
3376 : 0 : PMD_DRV_LOG(ERR, "Failed to allocate memory for rss_key");
3377 : 0 : rte_free(vsi->rss_key);
3378 : 0 : vsi->rss_key = NULL;
3379 : 0 : return -ENOMEM;
3380 : : }
3381 : : }
3382 : : /* configure RSS key */
3383 [ # # ]: 0 : if (!rss_conf->rss_key)
3384 : 0 : ice_get_default_rss_key(vsi->rss_key, vsi->rss_key_size);
3385 : : else
3386 : 0 : rte_memcpy(vsi->rss_key, rss_conf->rss_key,
3387 [ # # ]: 0 : RTE_MIN(rss_conf->rss_key_len,
3388 : : vsi->rss_key_size));
3389 : :
3390 [ # # ]: 0 : rte_memcpy(key.standard_rss_key, vsi->rss_key,
3391 : : ICE_AQC_GET_SET_RSS_KEY_DATA_RSS_KEY_SIZE);
3392 : : rte_memcpy(key.extended_hash_key,
3393 [ # # ]: 0 : &vsi->rss_key[ICE_AQC_GET_SET_RSS_KEY_DATA_RSS_KEY_SIZE],
3394 : : ICE_AQC_GET_SET_RSS_KEY_DATA_HASH_KEY_SIZE);
3395 : 0 : ret = ice_aq_set_rss_key(hw, vsi->idx, &key);
3396 [ # # ]: 0 : if (ret)
3397 : 0 : goto out;
3398 : :
3399 : : /* init RSS LUT table */
3400 [ # # ]: 0 : for (i = 0; i < vsi->rss_lut_size; i++)
3401 : 0 : vsi->rss_lut[i] = i % nb_q;
3402 : :
3403 : 0 : lut_params.vsi_handle = vsi->idx;
3404 : 0 : lut_params.lut_size = vsi->rss_lut_size;
3405 : 0 : lut_params.lut_type = ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_PF;
3406 : 0 : lut_params.lut = vsi->rss_lut;
3407 : 0 : lut_params.global_lut_id = 0;
3408 : 0 : ret = ice_aq_set_rss_lut(hw, &lut_params);
3409 [ # # ]: 0 : if (ret)
3410 : 0 : goto out;
3411 : :
3412 : : /* Enable registers for symmetric_toeplitz function. */
3413 : 0 : reg = ICE_READ_REG(hw, VSIQF_HASH_CTL(vsi->vsi_id));
3414 : 0 : reg = (reg & (~VSIQF_HASH_CTL_HASH_SCHEME_M)) |
3415 : : (1 << VSIQF_HASH_CTL_HASH_SCHEME_S);
3416 : 0 : ICE_WRITE_REG(hw, VSIQF_HASH_CTL(vsi->vsi_id), reg);
3417 : :
3418 : : /* RSS hash configuration */
3419 : 0 : ice_rss_hash_set(pf, rss_conf->rss_hf);
3420 : :
3421 : 0 : return 0;
3422 : 0 : out:
3423 : 0 : rte_free(vsi->rss_key);
3424 : 0 : vsi->rss_key = NULL;
3425 : 0 : rte_free(vsi->rss_lut);
3426 : 0 : vsi->rss_lut = NULL;
3427 : 0 : return -EINVAL;
3428 : : }
3429 : :
3430 : : static int
3431 : 0 : ice_dev_configure(struct rte_eth_dev *dev)
3432 : : {
3433 : 0 : struct ice_adapter *ad =
3434 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
3435 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3436 : : int ret;
3437 : :
3438 : : /* Initialize to TRUE. If any of Rx queues doesn't meet the
3439 : : * bulk allocation or vector Rx preconditions we will reset it.
3440 : : */
3441 : 0 : ad->rx_bulk_alloc_allowed = true;
3442 : 0 : ad->tx_simple_allowed = true;
3443 : :
3444 [ # # ]: 0 : if (dev->data->dev_conf.rxmode.mq_mode & RTE_ETH_MQ_RX_RSS_FLAG)
3445 : 0 : dev->data->dev_conf.rxmode.offloads |= RTE_ETH_RX_OFFLOAD_RSS_HASH;
3446 : :
3447 [ # # ]: 0 : if (dev->data->nb_rx_queues) {
3448 : 0 : ret = ice_init_rss(pf);
3449 [ # # ]: 0 : if (ret) {
3450 : 0 : PMD_DRV_LOG(ERR, "Failed to enable rss for PF");
3451 : 0 : return ret;
3452 : : }
3453 : : }
3454 : :
3455 : : return 0;
3456 : : }
3457 : :
3458 : : static void
3459 : 0 : __vsi_queues_bind_intr(struct ice_vsi *vsi, uint16_t msix_vect,
3460 : : int base_queue, int nb_queue)
3461 : : {
3462 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
3463 : : uint32_t val, val_tx;
3464 : : int rx_low_latency, i;
3465 : :
3466 : 0 : rx_low_latency = vsi->adapter->devargs.rx_low_latency;
3467 [ # # ]: 0 : for (i = 0; i < nb_queue; i++) {
3468 : : /*do actual bind*/
3469 : 0 : val = (msix_vect & QINT_RQCTL_MSIX_INDX_M) |
3470 : : (0 << QINT_RQCTL_ITR_INDX_S) | QINT_RQCTL_CAUSE_ENA_M;
3471 : : val_tx = (msix_vect & QINT_TQCTL_MSIX_INDX_M) |
3472 : : (0 << QINT_TQCTL_ITR_INDX_S) | QINT_TQCTL_CAUSE_ENA_M;
3473 : :
3474 : 0 : PMD_DRV_LOG(INFO, "queue %d is binding to vect %d",
3475 : : base_queue + i, msix_vect);
3476 : :
3477 : : /* set ITR0 value */
3478 [ # # ]: 0 : if (rx_low_latency) {
3479 : : /**
3480 : : * Empirical configuration for optimal real time
3481 : : * latency reduced interrupt throttling to 2us
3482 : : */
3483 : 0 : ICE_WRITE_REG(hw, GLINT_ITR(0, msix_vect), 0x1);
3484 : 0 : ICE_WRITE_REG(hw, QRX_ITR(base_queue + i),
3485 : : QRX_ITR_NO_EXPR_M);
3486 : : } else {
3487 : 0 : ICE_WRITE_REG(hw, GLINT_ITR(0, msix_vect), 0x2);
3488 : 0 : ICE_WRITE_REG(hw, QRX_ITR(base_queue + i), 0);
3489 : : }
3490 : :
3491 : 0 : ICE_WRITE_REG(hw, QINT_RQCTL(base_queue + i), val);
3492 : 0 : ICE_WRITE_REG(hw, QINT_TQCTL(base_queue + i), val_tx);
3493 : : }
3494 : 0 : }
3495 : :
3496 : : void
3497 : 0 : ice_vsi_queues_bind_intr(struct ice_vsi *vsi)
3498 : : {
3499 : 0 : struct rte_eth_dev *dev = &rte_eth_devices[vsi->adapter->pf.dev_data->port_id];
3500 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
3501 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
3502 : : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
3503 : 0 : uint16_t msix_vect = vsi->msix_intr;
3504 : 0 : uint16_t nb_msix = RTE_MIN(vsi->nb_msix,
3505 : : rte_intr_nb_efd_get(intr_handle));
3506 : : uint16_t queue_idx = 0;
3507 : : int record = 0;
3508 : : int i;
3509 : :
3510 : : /* clear Rx/Tx queue interrupt */
3511 [ # # ]: 0 : for (i = 0; i < vsi->nb_used_qps; i++) {
3512 : 0 : ICE_WRITE_REG(hw, QINT_TQCTL(vsi->base_queue + i), 0);
3513 : 0 : ICE_WRITE_REG(hw, QINT_RQCTL(vsi->base_queue + i), 0);
3514 : : }
3515 : :
3516 : : /* PF bind interrupt */
3517 [ # # ]: 0 : if (rte_intr_dp_is_en(intr_handle)) {
3518 : : queue_idx = 0;
3519 : : record = 1;
3520 : : }
3521 : :
3522 [ # # ]: 0 : for (i = 0; i < vsi->nb_used_qps; i++) {
3523 [ # # ]: 0 : if (nb_msix <= 1) {
3524 [ # # ]: 0 : if (!rte_intr_allow_others(intr_handle))
3525 : : msix_vect = ICE_MISC_VEC_ID;
3526 : :
3527 : : /* uio mapping all queue to one msix_vect */
3528 : 0 : __vsi_queues_bind_intr(vsi, msix_vect,
3529 : 0 : vsi->base_queue + i,
3530 : 0 : vsi->nb_used_qps - i);
3531 : :
3532 [ # # # # ]: 0 : for (; !!record && i < vsi->nb_used_qps; i++)
3533 : 0 : rte_intr_vec_list_index_set(intr_handle,
3534 : : queue_idx + i, msix_vect);
3535 : :
3536 : : break;
3537 : : }
3538 : :
3539 : : /* vfio 1:1 queue/msix_vect mapping */
3540 : 0 : __vsi_queues_bind_intr(vsi, msix_vect,
3541 : 0 : vsi->base_queue + i, 1);
3542 : :
3543 [ # # ]: 0 : if (!!record)
3544 : 0 : rte_intr_vec_list_index_set(intr_handle,
3545 : : queue_idx + i,
3546 : : msix_vect);
3547 : :
3548 : 0 : msix_vect++;
3549 : 0 : nb_msix--;
3550 : : }
3551 : 0 : }
3552 : :
3553 : : void
3554 : 0 : ice_vsi_enable_queues_intr(struct ice_vsi *vsi)
3555 : : {
3556 : 0 : struct rte_eth_dev *dev = &rte_eth_devices[vsi->adapter->pf.dev_data->port_id];
3557 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
3558 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
3559 : : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
3560 : : uint16_t msix_intr, i;
3561 : :
3562 [ # # ]: 0 : if (rte_intr_allow_others(intr_handle))
3563 [ # # ]: 0 : for (i = 0; i < vsi->nb_used_qps; i++) {
3564 : 0 : msix_intr = vsi->msix_intr + i;
3565 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr),
3566 : : GLINT_DYN_CTL_INTENA_M |
3567 : : GLINT_DYN_CTL_CLEARPBA_M |
3568 : : GLINT_DYN_CTL_ITR_INDX_M |
3569 : : GLINT_DYN_CTL_WB_ON_ITR_M);
3570 : : }
3571 : : else
3572 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0),
3573 : : GLINT_DYN_CTL_INTENA_M |
3574 : : GLINT_DYN_CTL_CLEARPBA_M |
3575 : : GLINT_DYN_CTL_ITR_INDX_M |
3576 : : GLINT_DYN_CTL_WB_ON_ITR_M);
3577 : 0 : }
3578 : :
3579 : : static int
3580 : 0 : ice_rxq_intr_setup(struct rte_eth_dev *dev)
3581 : : {
3582 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3583 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
3584 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
3585 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3586 : : uint32_t intr_vector = 0;
3587 : :
3588 : 0 : rte_intr_disable(intr_handle);
3589 : :
3590 : : /* check and configure queue intr-vector mapping */
3591 [ # # ]: 0 : if ((rte_intr_cap_multiple(intr_handle) ||
3592 [ # # ]: 0 : !RTE_ETH_DEV_SRIOV(dev).active) &&
3593 [ # # ]: 0 : dev->data->dev_conf.intr_conf.rxq != 0) {
3594 : 0 : intr_vector = dev->data->nb_rx_queues;
3595 [ # # ]: 0 : if (intr_vector > ICE_MAX_INTR_QUEUE_NUM) {
3596 : 0 : PMD_DRV_LOG(ERR, "At most %d intr queues supported",
3597 : : ICE_MAX_INTR_QUEUE_NUM);
3598 : 0 : return -ENOTSUP;
3599 : : }
3600 [ # # ]: 0 : if (rte_intr_efd_enable(intr_handle, intr_vector))
3601 : : return -1;
3602 : : }
3603 : :
3604 [ # # ]: 0 : if (rte_intr_dp_is_en(intr_handle)) {
3605 [ # # ]: 0 : if (rte_intr_vec_list_alloc(intr_handle, NULL,
3606 : 0 : dev->data->nb_rx_queues)) {
3607 : 0 : PMD_DRV_LOG(ERR,
3608 : : "Failed to allocate %d rx_queues intr_vec",
3609 : : dev->data->nb_rx_queues);
3610 : 0 : return -ENOMEM;
3611 : : }
3612 : : }
3613 : :
3614 : : /* Map queues with MSIX interrupt */
3615 : 0 : vsi->nb_used_qps = dev->data->nb_rx_queues;
3616 : 0 : ice_vsi_queues_bind_intr(vsi);
3617 : :
3618 : : /* Enable interrupts for all the queues */
3619 : 0 : ice_vsi_enable_queues_intr(vsi);
3620 : :
3621 : 0 : rte_intr_enable(intr_handle);
3622 : :
3623 : 0 : return 0;
3624 : : }
3625 : :
3626 : : static enum ice_status
3627 : 0 : ice_get_link_info_safe(struct ice_pf *pf, bool ena_lse,
3628 : : struct ice_link_status *link)
3629 : : {
3630 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3631 : : int ret;
3632 : :
3633 : 0 : rte_spinlock_lock(&pf->link_lock);
3634 : :
3635 : 0 : ret = ice_aq_get_link_info(hw->port_info, ena_lse, link, NULL);
3636 : :
3637 : : rte_spinlock_unlock(&pf->link_lock);
3638 : :
3639 : 0 : return ret;
3640 : : }
3641 : :
3642 : : static void
3643 : 0 : ice_get_init_link_status(struct rte_eth_dev *dev)
3644 : : {
3645 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3646 : 0 : bool enable_lse = dev->data->dev_conf.intr_conf.lsc ? true : false;
3647 : : struct ice_link_status link_status;
3648 : : int ret;
3649 : :
3650 : 0 : ret = ice_get_link_info_safe(pf, enable_lse, &link_status);
3651 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
3652 : 0 : PMD_DRV_LOG(ERR, "Failed to get link info");
3653 : 0 : pf->init_link_up = false;
3654 : 0 : return;
3655 : : }
3656 : :
3657 [ # # ]: 0 : if (link_status.link_info & ICE_AQ_LINK_UP)
3658 : 0 : pf->init_link_up = true;
3659 : : else
3660 : 0 : pf->init_link_up = false;
3661 : : }
3662 : :
3663 : : static int
3664 : 0 : ice_pps_out_cfg(struct ice_hw *hw, int idx, int timer)
3665 : : {
3666 : : uint64_t current_time, start_time;
3667 : : uint32_t hi, lo, lo2, func, val;
3668 : :
3669 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(timer));
3670 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(timer));
3671 : 0 : lo2 = ICE_READ_REG(hw, GLTSYN_TIME_L(timer));
3672 : :
3673 [ # # ]: 0 : if (lo2 < lo) {
3674 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(timer));
3675 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(timer));
3676 : : }
3677 : :
3678 : 0 : current_time = ((uint64_t)hi << 32) | lo;
3679 : :
3680 : 0 : start_time = (current_time + NSEC_PER_SEC) /
3681 : : NSEC_PER_SEC * NSEC_PER_SEC;
3682 : 0 : start_time = start_time - PPS_OUT_DELAY_NS;
3683 : :
3684 : 0 : func = 8 + idx + timer * 4;
3685 : 0 : val = GLGEN_GPIO_CTL_PIN_DIR_M |
3686 : 0 : ((func << GLGEN_GPIO_CTL_PIN_FUNC_S) &
3687 : : GLGEN_GPIO_CTL_PIN_FUNC_M);
3688 : :
3689 : : /* Write clkout with half of period value */
3690 : 0 : ICE_WRITE_REG(hw, GLTSYN_CLKO(idx, timer), NSEC_PER_SEC / 2);
3691 : :
3692 : : /* Write TARGET time register */
3693 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_L(idx, timer), start_time & 0xffffffff);
3694 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_H(idx, timer), start_time >> 32);
3695 : :
3696 : : /* Write AUX_OUT register */
3697 : 0 : ICE_WRITE_REG(hw, GLTSYN_AUX_OUT(idx, timer),
3698 : : GLTSYN_AUX_OUT_0_OUT_ENA_M | GLTSYN_AUX_OUT_0_OUTMOD_M);
3699 : :
3700 : : /* Write GPIO CTL register */
3701 : 0 : ICE_WRITE_REG(hw, GLGEN_GPIO_CTL(idx), val);
3702 : :
3703 : 0 : return 0;
3704 : : }
3705 : :
3706 : : static int
3707 : 0 : ice_dev_start(struct rte_eth_dev *dev)
3708 : : {
3709 : 0 : struct rte_eth_dev_data *data = dev->data;
3710 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
3711 : : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3712 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3713 : : struct ice_adapter *ad =
3714 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
3715 : : uint16_t nb_rxq = 0;
3716 : : uint16_t nb_txq, i;
3717 : : uint16_t max_frame_size;
3718 : : int mask, ret;
3719 : 0 : uint8_t timer = hw->func_caps.ts_func_info.tmr_index_owned;
3720 : 0 : uint32_t pin_idx = ad->devargs.pin_idx;
3721 : : struct rte_tm_error tm_err;
3722 : :
3723 : : /* program Tx queues' context in hardware */
3724 [ # # ]: 0 : for (nb_txq = 0; nb_txq < data->nb_tx_queues; nb_txq++) {
3725 : 0 : ret = ice_tx_queue_start(dev, nb_txq);
3726 [ # # ]: 0 : if (ret) {
3727 : 0 : PMD_DRV_LOG(ERR, "fail to start Tx queue %u", nb_txq);
3728 : 0 : goto tx_err;
3729 : : }
3730 : : }
3731 : :
3732 [ # # ]: 0 : if (dev->data->dev_conf.rxmode.offloads & RTE_ETH_RX_OFFLOAD_TIMESTAMP) {
3733 : : /* Register mbuf field and flag for Rx timestamp */
3734 : 0 : ret = rte_mbuf_dyn_rx_timestamp_register(&ice_timestamp_dynfield_offset,
3735 : : &ice_timestamp_dynflag);
3736 [ # # ]: 0 : if (ret) {
3737 : 0 : PMD_DRV_LOG(ERR, "Cannot register mbuf field/flag for timestamp");
3738 : 0 : goto tx_err;
3739 : : }
3740 : : }
3741 : :
3742 : : /* program Rx queues' context in hardware*/
3743 [ # # ]: 0 : for (nb_rxq = 0; nb_rxq < data->nb_rx_queues; nb_rxq++) {
3744 : 0 : ret = ice_rx_queue_start(dev, nb_rxq);
3745 [ # # ]: 0 : if (ret) {
3746 : 0 : PMD_DRV_LOG(ERR, "fail to start Rx queue %u", nb_rxq);
3747 : 0 : goto rx_err;
3748 : : }
3749 : : }
3750 : :
3751 [ # # ]: 0 : if (pf->tm_conf.committed) {
3752 : 0 : ret = ice_do_hierarchy_commit(dev, pf->tm_conf.clear_on_fail, &tm_err);
3753 [ # # ]: 0 : if (ret) {
3754 : 0 : PMD_DRV_LOG(ERR, "fail to commit Tx scheduler");
3755 : 0 : goto rx_err;
3756 : : }
3757 : : }
3758 : :
3759 : 0 : ice_set_rx_function(dev);
3760 : 0 : ice_set_tx_function(dev);
3761 : :
3762 : : mask = RTE_ETH_VLAN_STRIP_MASK | RTE_ETH_VLAN_FILTER_MASK |
3763 : : RTE_ETH_VLAN_EXTEND_MASK | RTE_ETH_QINQ_STRIP_MASK;
3764 : 0 : ret = ice_vlan_offload_set(dev, mask);
3765 [ # # ]: 0 : if (ret) {
3766 : 0 : PMD_INIT_LOG(ERR, "Unable to set VLAN offload");
3767 : 0 : goto rx_err;
3768 : : }
3769 : :
3770 : : /* enable Rx interrupt and mapping Rx queue to interrupt vector */
3771 [ # # ]: 0 : if (ice_rxq_intr_setup(dev))
3772 : : return -EIO;
3773 : :
3774 : : /* Enable receiving broadcast packets and transmitting packets */
3775 : 0 : ret = ice_set_vsi_promisc(hw, vsi->idx,
3776 : : ICE_PROMISC_BCAST_RX | ICE_PROMISC_BCAST_TX |
3777 : : ICE_PROMISC_UCAST_TX | ICE_PROMISC_MCAST_TX,
3778 : : 0);
3779 [ # # ]: 0 : if (ret != ICE_SUCCESS)
3780 : 0 : PMD_DRV_LOG(INFO, "fail to set vsi broadcast");
3781 : :
3782 : 0 : ret = ice_aq_set_event_mask(hw, hw->port_info->lport,
3783 : : ((u16)(ICE_AQ_LINK_EVENT_LINK_FAULT |
3784 : : ICE_AQ_LINK_EVENT_PHY_TEMP_ALARM |
3785 : : ICE_AQ_LINK_EVENT_EXCESSIVE_ERRORS |
3786 : : ICE_AQ_LINK_EVENT_SIGNAL_DETECT |
3787 : : ICE_AQ_LINK_EVENT_AN_COMPLETED |
3788 : : ICE_AQ_LINK_EVENT_PORT_TX_SUSPENDED)),
3789 : : NULL);
3790 [ # # ]: 0 : if (ret != ICE_SUCCESS)
3791 : 0 : PMD_DRV_LOG(WARNING, "Fail to set phy mask");
3792 : :
3793 : 0 : ice_get_init_link_status(dev);
3794 : :
3795 : : ice_dev_set_link_up(dev);
3796 : :
3797 : : /* Call get_link_info aq command to enable/disable LSE */
3798 : 0 : ice_link_update(dev, 1);
3799 : :
3800 : 0 : pf->adapter_stopped = false;
3801 : :
3802 : : /* Set the max frame size to default value*/
3803 [ # # ]: 0 : max_frame_size = pf->dev_data->mtu ?
3804 : : pf->dev_data->mtu + ICE_ETH_OVERHEAD :
3805 : : ICE_FRAME_SIZE_MAX;
3806 : :
3807 : : /* Set the max frame size to HW*/
3808 : 0 : ice_aq_set_mac_cfg(hw, max_frame_size, false, NULL);
3809 : :
3810 [ # # ]: 0 : if (ad->devargs.pps_out_ena) {
3811 : 0 : ret = ice_pps_out_cfg(hw, pin_idx, timer);
3812 [ # # ]: 0 : if (ret) {
3813 : 0 : PMD_DRV_LOG(ERR, "Fail to configure 1pps out");
3814 : 0 : goto rx_err;
3815 : : }
3816 : : }
3817 : :
3818 : : return 0;
3819 : :
3820 : : /* stop the started queues if failed to start all queues */
3821 : 0 : rx_err:
3822 [ # # ]: 0 : for (i = 0; i < nb_rxq; i++)
3823 : 0 : ice_rx_queue_stop(dev, i);
3824 : 0 : tx_err:
3825 [ # # ]: 0 : for (i = 0; i < nb_txq; i++)
3826 : 0 : ice_tx_queue_stop(dev, i);
3827 : :
3828 : : return -EIO;
3829 : : }
3830 : :
3831 : : static int
3832 : 0 : ice_dev_reset(struct rte_eth_dev *dev)
3833 : : {
3834 : : int ret;
3835 : :
3836 [ # # ]: 0 : if (dev->data->sriov.active)
3837 : : return -ENOTSUP;
3838 : :
3839 : : ret = ice_dev_uninit(dev);
3840 : : if (ret) {
3841 : : PMD_INIT_LOG(ERR, "failed to uninit device, status = %d", ret);
3842 : : return -ENXIO;
3843 : : }
3844 : :
3845 : 0 : ret = ice_dev_init(dev);
3846 [ # # ]: 0 : if (ret) {
3847 : 0 : PMD_INIT_LOG(ERR, "failed to init device, status = %d", ret);
3848 : 0 : return -ENXIO;
3849 : : }
3850 : :
3851 : : return 0;
3852 : : }
3853 : :
3854 : : static int
3855 : 0 : ice_dev_info_get(struct rte_eth_dev *dev, struct rte_eth_dev_info *dev_info)
3856 : : {
3857 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3858 : : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
3859 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3860 : 0 : struct rte_pci_device *pci_dev = RTE_DEV_TO_PCI(dev->device);
3861 : 0 : bool is_safe_mode = pf->adapter->is_safe_mode;
3862 : : u64 phy_type_low;
3863 : : u64 phy_type_high;
3864 : :
3865 : 0 : dev_info->min_rx_bufsize = ICE_BUF_SIZE_MIN;
3866 : 0 : dev_info->max_rx_pktlen = ICE_FRAME_SIZE_MAX;
3867 : 0 : dev_info->max_rx_queues = vsi->nb_qps;
3868 : 0 : dev_info->max_tx_queues = vsi->nb_qps;
3869 : 0 : dev_info->max_mac_addrs = vsi->max_macaddrs;
3870 : 0 : dev_info->max_vfs = pci_dev->max_vfs;
3871 : 0 : dev_info->max_mtu = dev_info->max_rx_pktlen - ICE_ETH_OVERHEAD;
3872 : 0 : dev_info->min_mtu = RTE_ETHER_MIN_MTU;
3873 : :
3874 : 0 : dev_info->rx_offload_capa =
3875 : : RTE_ETH_RX_OFFLOAD_VLAN_STRIP |
3876 : : RTE_ETH_RX_OFFLOAD_KEEP_CRC |
3877 : : RTE_ETH_RX_OFFLOAD_SCATTER |
3878 : : RTE_ETH_RX_OFFLOAD_VLAN_FILTER;
3879 : 0 : dev_info->tx_offload_capa =
3880 : : RTE_ETH_TX_OFFLOAD_VLAN_INSERT |
3881 : : RTE_ETH_TX_OFFLOAD_TCP_TSO |
3882 : : RTE_ETH_TX_OFFLOAD_MULTI_SEGS |
3883 : : RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE;
3884 : 0 : dev_info->flow_type_rss_offloads = 0;
3885 : :
3886 [ # # ]: 0 : if (!is_safe_mode) {
3887 : 0 : dev_info->rx_offload_capa |=
3888 : : RTE_ETH_RX_OFFLOAD_IPV4_CKSUM |
3889 : : RTE_ETH_RX_OFFLOAD_UDP_CKSUM |
3890 : : RTE_ETH_RX_OFFLOAD_TCP_CKSUM |
3891 : : RTE_ETH_RX_OFFLOAD_QINQ_STRIP |
3892 : : RTE_ETH_RX_OFFLOAD_OUTER_IPV4_CKSUM |
3893 : : RTE_ETH_RX_OFFLOAD_VLAN_EXTEND |
3894 : : RTE_ETH_RX_OFFLOAD_RSS_HASH |
3895 : : RTE_ETH_RX_OFFLOAD_TIMESTAMP |
3896 : : RTE_ETH_RX_OFFLOAD_BUFFER_SPLIT;
3897 : 0 : dev_info->tx_offload_capa |=
3898 : : RTE_ETH_TX_OFFLOAD_QINQ_INSERT |
3899 : : RTE_ETH_TX_OFFLOAD_IPV4_CKSUM |
3900 : : RTE_ETH_TX_OFFLOAD_UDP_CKSUM |
3901 : : RTE_ETH_TX_OFFLOAD_TCP_CKSUM |
3902 : : RTE_ETH_TX_OFFLOAD_SCTP_CKSUM |
3903 : : RTE_ETH_TX_OFFLOAD_OUTER_IPV4_CKSUM |
3904 : : RTE_ETH_TX_OFFLOAD_OUTER_UDP_CKSUM |
3905 : : RTE_ETH_TX_OFFLOAD_VXLAN_TNL_TSO |
3906 : : RTE_ETH_TX_OFFLOAD_GRE_TNL_TSO |
3907 : : RTE_ETH_TX_OFFLOAD_IPIP_TNL_TSO |
3908 : : RTE_ETH_TX_OFFLOAD_GENEVE_TNL_TSO;
3909 : 0 : dev_info->flow_type_rss_offloads |= ICE_RSS_OFFLOAD_ALL;
3910 : : }
3911 : :
3912 : 0 : dev_info->rx_queue_offload_capa = RTE_ETH_RX_OFFLOAD_BUFFER_SPLIT;
3913 : 0 : dev_info->tx_queue_offload_capa = RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE;
3914 : :
3915 : 0 : dev_info->reta_size = pf->hash_lut_size;
3916 : 0 : dev_info->hash_key_size = (VSIQF_HKEY_MAX_INDEX + 1) * sizeof(uint32_t);
3917 : :
3918 : 0 : dev_info->default_rxconf = (struct rte_eth_rxconf) {
3919 : : .rx_thresh = {
3920 : : .pthresh = ICE_DEFAULT_RX_PTHRESH,
3921 : : .hthresh = ICE_DEFAULT_RX_HTHRESH,
3922 : : .wthresh = ICE_DEFAULT_RX_WTHRESH,
3923 : : },
3924 : : .rx_free_thresh = ICE_DEFAULT_RX_FREE_THRESH,
3925 : : .rx_drop_en = 0,
3926 : : .offloads = 0,
3927 : : };
3928 : :
3929 : 0 : dev_info->default_txconf = (struct rte_eth_txconf) {
3930 : : .tx_thresh = {
3931 : : .pthresh = ICE_DEFAULT_TX_PTHRESH,
3932 : : .hthresh = ICE_DEFAULT_TX_HTHRESH,
3933 : : .wthresh = ICE_DEFAULT_TX_WTHRESH,
3934 : : },
3935 : : .tx_free_thresh = ICE_DEFAULT_TX_FREE_THRESH,
3936 : : .tx_rs_thresh = ICE_DEFAULT_TX_RSBIT_THRESH,
3937 : : .offloads = 0,
3938 : : };
3939 : :
3940 : 0 : dev_info->rx_desc_lim = (struct rte_eth_desc_lim) {
3941 : : .nb_max = ICE_MAX_RING_DESC,
3942 : : .nb_min = ICE_MIN_RING_DESC,
3943 : : .nb_align = ICE_ALIGN_RING_DESC,
3944 : : };
3945 : :
3946 : 0 : dev_info->tx_desc_lim = (struct rte_eth_desc_lim) {
3947 : : .nb_max = ICE_MAX_RING_DESC,
3948 : : .nb_min = ICE_MIN_RING_DESC,
3949 : : .nb_align = ICE_ALIGN_RING_DESC,
3950 : : .nb_mtu_seg_max = ICE_TX_MTU_SEG_MAX,
3951 : : .nb_seg_max = ICE_MAX_RING_DESC,
3952 : : };
3953 : :
3954 : 0 : dev_info->speed_capa = RTE_ETH_LINK_SPEED_10M |
3955 : : RTE_ETH_LINK_SPEED_100M |
3956 : : RTE_ETH_LINK_SPEED_1G |
3957 : : RTE_ETH_LINK_SPEED_2_5G |
3958 : : RTE_ETH_LINK_SPEED_5G |
3959 : : RTE_ETH_LINK_SPEED_10G |
3960 : : RTE_ETH_LINK_SPEED_20G |
3961 : : RTE_ETH_LINK_SPEED_25G;
3962 : :
3963 : 0 : phy_type_low = hw->port_info->phy.phy_type_low;
3964 : 0 : phy_type_high = hw->port_info->phy.phy_type_high;
3965 : :
3966 [ # # ]: 0 : if (ICE_PHY_TYPE_SUPPORT_50G(phy_type_low))
3967 : 0 : dev_info->speed_capa |= RTE_ETH_LINK_SPEED_50G;
3968 : :
3969 [ # # # # ]: 0 : if (ICE_PHY_TYPE_SUPPORT_100G_LOW(phy_type_low) ||
3970 [ # # ]: 0 : ICE_PHY_TYPE_SUPPORT_100G_HIGH(phy_type_high))
3971 : 0 : dev_info->speed_capa |= RTE_ETH_LINK_SPEED_100G;
3972 : :
3973 : 0 : dev_info->nb_rx_queues = dev->data->nb_rx_queues;
3974 : 0 : dev_info->nb_tx_queues = dev->data->nb_tx_queues;
3975 : :
3976 : 0 : dev_info->default_rxportconf.burst_size = ICE_RX_MAX_BURST;
3977 : 0 : dev_info->default_txportconf.burst_size = ICE_TX_MAX_BURST;
3978 : 0 : dev_info->default_rxportconf.nb_queues = 1;
3979 : 0 : dev_info->default_txportconf.nb_queues = 1;
3980 : 0 : dev_info->default_rxportconf.ring_size = ICE_BUF_SIZE_MIN;
3981 : 0 : dev_info->default_txportconf.ring_size = ICE_BUF_SIZE_MIN;
3982 : :
3983 : 0 : dev_info->rx_seg_capa.max_nseg = ICE_RX_MAX_NSEG;
3984 : 0 : dev_info->rx_seg_capa.multi_pools = 1;
3985 : 0 : dev_info->rx_seg_capa.offset_allowed = 0;
3986 : 0 : dev_info->rx_seg_capa.offset_align_log2 = 0;
3987 : :
3988 : 0 : return 0;
3989 : : }
3990 : :
3991 : : static inline int
3992 : 0 : ice_atomic_read_link_status(struct rte_eth_dev *dev,
3993 : : struct rte_eth_link *link)
3994 : : {
3995 : : struct rte_eth_link *dst = link;
3996 : 0 : struct rte_eth_link *src = &dev->data->dev_link;
3997 : :
3998 : : /* NOTE: review for potential ordering optimization */
3999 [ # # ]: 0 : if (!__atomic_compare_exchange_n((uint64_t *)dst, (uint64_t *)dst,
4000 : : *(uint64_t *)src, 0,
4001 : : __ATOMIC_SEQ_CST, __ATOMIC_SEQ_CST))
4002 : 0 : return -1;
4003 : :
4004 : : return 0;
4005 : : }
4006 : :
4007 : : static inline int
4008 : 0 : ice_atomic_write_link_status(struct rte_eth_dev *dev,
4009 : : struct rte_eth_link *link)
4010 : : {
4011 : 0 : struct rte_eth_link *dst = &dev->data->dev_link;
4012 : : struct rte_eth_link *src = link;
4013 : :
4014 : : /* NOTE: review for potential ordering optimization */
4015 [ # # ]: 0 : if (!__atomic_compare_exchange_n((uint64_t *)dst, (uint64_t *)dst,
4016 : : *(uint64_t *)src, 0,
4017 : : __ATOMIC_SEQ_CST, __ATOMIC_SEQ_CST))
4018 : 0 : return -1;
4019 : :
4020 : : return 0;
4021 : : }
4022 : :
4023 : : static int
4024 : 0 : ice_link_update(struct rte_eth_dev *dev, int wait_to_complete)
4025 : : {
4026 : : #define CHECK_INTERVAL 50 /* 50ms */
4027 : : #define MAX_REPEAT_TIME 40 /* 2s (40 * 50ms) in total */
4028 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4029 : : struct ice_link_status link_status;
4030 : : struct rte_eth_link link, old;
4031 : : int status;
4032 : : unsigned int rep_cnt = MAX_REPEAT_TIME;
4033 : 0 : bool enable_lse = dev->data->dev_conf.intr_conf.lsc ? true : false;
4034 : :
4035 : : memset(&link, 0, sizeof(link));
4036 : : memset(&old, 0, sizeof(old));
4037 : : memset(&link_status, 0, sizeof(link_status));
4038 : 0 : ice_atomic_read_link_status(dev, &old);
4039 : :
4040 : : do {
4041 : : /* Get link status information from hardware */
4042 : 0 : status = ice_get_link_info_safe(pf, enable_lse, &link_status);
4043 [ # # ]: 0 : if (status != ICE_SUCCESS) {
4044 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_100M;
4045 : 0 : link.link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
4046 : 0 : PMD_DRV_LOG(ERR, "Failed to get link info");
4047 : 0 : goto out;
4048 : : }
4049 : :
4050 : 0 : link.link_status = link_status.link_info & ICE_AQ_LINK_UP;
4051 [ # # # # ]: 0 : if (!wait_to_complete || link.link_status)
4052 : : break;
4053 : :
4054 : : rte_delay_ms(CHECK_INTERVAL);
4055 [ # # ]: 0 : } while (--rep_cnt);
4056 : :
4057 [ # # ]: 0 : if (!link.link_status)
4058 : 0 : goto out;
4059 : :
4060 : : /* Full-duplex operation at all supported speeds */
4061 : 0 : link.link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
4062 : :
4063 : : /* Parse the link status */
4064 [ # # # # : 0 : switch (link_status.link_speed) {
# # # # #
# # # # ]
4065 : 0 : case ICE_AQ_LINK_SPEED_10MB:
4066 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_10M;
4067 : 0 : break;
4068 : 0 : case ICE_AQ_LINK_SPEED_100MB:
4069 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_100M;
4070 : 0 : break;
4071 : 0 : case ICE_AQ_LINK_SPEED_1000MB:
4072 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_1G;
4073 : 0 : break;
4074 : 0 : case ICE_AQ_LINK_SPEED_2500MB:
4075 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_2_5G;
4076 : 0 : break;
4077 : 0 : case ICE_AQ_LINK_SPEED_5GB:
4078 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_5G;
4079 : 0 : break;
4080 : 0 : case ICE_AQ_LINK_SPEED_10GB:
4081 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_10G;
4082 : 0 : break;
4083 : 0 : case ICE_AQ_LINK_SPEED_20GB:
4084 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_20G;
4085 : 0 : break;
4086 : 0 : case ICE_AQ_LINK_SPEED_25GB:
4087 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_25G;
4088 : 0 : break;
4089 : 0 : case ICE_AQ_LINK_SPEED_40GB:
4090 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_40G;
4091 : 0 : break;
4092 : 0 : case ICE_AQ_LINK_SPEED_50GB:
4093 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_50G;
4094 : 0 : break;
4095 : 0 : case ICE_AQ_LINK_SPEED_100GB:
4096 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_100G;
4097 : 0 : break;
4098 : 0 : case ICE_AQ_LINK_SPEED_UNKNOWN:
4099 : 0 : PMD_DRV_LOG(ERR, "Unknown link speed");
4100 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_UNKNOWN;
4101 : 0 : break;
4102 : 0 : default:
4103 : 0 : PMD_DRV_LOG(ERR, "None link speed");
4104 : : link.link_speed = RTE_ETH_SPEED_NUM_NONE;
4105 : 0 : break;
4106 : : }
4107 : :
4108 : 0 : link.link_autoneg = !(dev->data->dev_conf.link_speeds &
4109 : : RTE_ETH_LINK_SPEED_FIXED);
4110 : :
4111 : 0 : out:
4112 : 0 : ice_atomic_write_link_status(dev, &link);
4113 [ # # ]: 0 : if (link.link_status == old.link_status)
4114 : 0 : return -1;
4115 : :
4116 : : return 0;
4117 : : }
4118 : :
4119 : : static inline uint16_t
4120 : 0 : ice_parse_link_speeds(uint16_t link_speeds)
4121 : : {
4122 : : uint16_t link_speed = ICE_AQ_LINK_SPEED_UNKNOWN;
4123 : :
4124 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_100G)
4125 : : link_speed |= ICE_AQ_LINK_SPEED_100GB;
4126 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_50G)
4127 : 0 : link_speed |= ICE_AQ_LINK_SPEED_50GB;
4128 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_40G)
4129 : 0 : link_speed |= ICE_AQ_LINK_SPEED_40GB;
4130 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_25G)
4131 : 0 : link_speed |= ICE_AQ_LINK_SPEED_25GB;
4132 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_20G)
4133 : 0 : link_speed |= ICE_AQ_LINK_SPEED_20GB;
4134 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_10G)
4135 : 0 : link_speed |= ICE_AQ_LINK_SPEED_10GB;
4136 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_5G)
4137 : 0 : link_speed |= ICE_AQ_LINK_SPEED_5GB;
4138 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_2_5G)
4139 : 0 : link_speed |= ICE_AQ_LINK_SPEED_2500MB;
4140 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_1G)
4141 : 0 : link_speed |= ICE_AQ_LINK_SPEED_1000MB;
4142 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_100M)
4143 : 0 : link_speed |= ICE_AQ_LINK_SPEED_100MB;
4144 : :
4145 : 0 : return link_speed;
4146 : : }
4147 : :
4148 : : static int
4149 : 0 : ice_apply_link_speed(struct rte_eth_dev *dev)
4150 : : {
4151 : : uint16_t speed;
4152 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4153 : : struct rte_eth_conf *conf = &dev->data->dev_conf;
4154 : :
4155 [ # # ]: 0 : if (conf->link_speeds == RTE_ETH_LINK_SPEED_AUTONEG) {
4156 : 0 : conf->link_speeds = RTE_ETH_LINK_SPEED_100G |
4157 : : RTE_ETH_LINK_SPEED_50G |
4158 : : RTE_ETH_LINK_SPEED_40G |
4159 : : RTE_ETH_LINK_SPEED_25G |
4160 : : RTE_ETH_LINK_SPEED_20G |
4161 : : RTE_ETH_LINK_SPEED_10G |
4162 : : RTE_ETH_LINK_SPEED_5G |
4163 : : RTE_ETH_LINK_SPEED_2_5G |
4164 : : RTE_ETH_LINK_SPEED_1G |
4165 : : RTE_ETH_LINK_SPEED_100M;
4166 : : }
4167 : 0 : speed = ice_parse_link_speeds(conf->link_speeds);
4168 : :
4169 : 0 : return ice_phy_conf_link(hw, speed, true);
4170 : : }
4171 : :
4172 : : static int
4173 : 0 : ice_phy_conf_link(struct ice_hw *hw,
4174 : : u16 link_speeds_bitmap,
4175 : : bool link_up)
4176 : : {
4177 : 0 : struct ice_aqc_set_phy_cfg_data cfg = { 0 };
4178 : 0 : struct ice_port_info *pi = hw->port_info;
4179 : : struct ice_aqc_get_phy_caps_data *phy_caps;
4180 : : int err;
4181 : 0 : u64 phy_type_low = 0;
4182 : 0 : u64 phy_type_high = 0;
4183 : :
4184 : : phy_caps = (struct ice_aqc_get_phy_caps_data *)
4185 : 0 : ice_malloc(hw, sizeof(*phy_caps));
4186 [ # # ]: 0 : if (!phy_caps)
4187 : : return ICE_ERR_NO_MEMORY;
4188 : :
4189 [ # # ]: 0 : if (!pi)
4190 : : return -EIO;
4191 : :
4192 : :
4193 [ # # ]: 0 : if (ice_fw_supports_report_dflt_cfg(pi->hw))
4194 : 0 : err = ice_aq_get_phy_caps(pi, false, ICE_AQC_REPORT_DFLT_CFG,
4195 : : phy_caps, NULL);
4196 : : else
4197 : 0 : err = ice_aq_get_phy_caps(pi, false, ICE_AQC_REPORT_TOPO_CAP_MEDIA,
4198 : : phy_caps, NULL);
4199 [ # # ]: 0 : if (err)
4200 : 0 : goto done;
4201 : :
4202 : 0 : ice_update_phy_type(&phy_type_low, &phy_type_high, link_speeds_bitmap);
4203 : :
4204 [ # # ]: 0 : if (link_speeds_bitmap == ICE_LINK_SPEED_UNKNOWN) {
4205 : 0 : cfg.phy_type_low = phy_caps->phy_type_low;
4206 : 0 : cfg.phy_type_high = phy_caps->phy_type_high;
4207 [ # # ]: 0 : } else if (phy_type_low & phy_caps->phy_type_low ||
4208 [ # # ]: 0 : phy_type_high & phy_caps->phy_type_high) {
4209 : 0 : cfg.phy_type_low = phy_type_low & phy_caps->phy_type_low;
4210 : 0 : cfg.phy_type_high = phy_type_high & phy_caps->phy_type_high;
4211 : : } else {
4212 : 0 : PMD_DRV_LOG(WARNING, "Invalid speed setting, set to default!\n");
4213 : 0 : cfg.phy_type_low = phy_caps->phy_type_low;
4214 : 0 : cfg.phy_type_high = phy_caps->phy_type_high;
4215 : : }
4216 : :
4217 : 0 : cfg.caps = phy_caps->caps | ICE_AQ_PHY_ENA_AUTO_LINK_UPDT;
4218 : 0 : cfg.low_power_ctrl_an = phy_caps->low_power_ctrl_an;
4219 : 0 : cfg.eee_cap = phy_caps->eee_cap;
4220 : 0 : cfg.eeer_value = phy_caps->eeer_value;
4221 : 0 : cfg.link_fec_opt = phy_caps->link_fec_options;
4222 [ # # ]: 0 : if (link_up)
4223 : 0 : cfg.caps |= ICE_AQ_PHY_ENA_LINK;
4224 : : else
4225 : 0 : cfg.caps &= ~ICE_AQ_PHY_ENA_LINK;
4226 : :
4227 : 0 : err = ice_aq_set_phy_cfg(hw, pi, &cfg, NULL);
4228 : :
4229 : 0 : done:
4230 : 0 : ice_free(hw, phy_caps);
4231 : 0 : return err;
4232 : : }
4233 : :
4234 : : static int
4235 : 0 : ice_dev_set_link_up(struct rte_eth_dev *dev)
4236 : : {
4237 : 0 : return ice_apply_link_speed(dev);
4238 : : }
4239 : :
4240 : : static int
4241 : 0 : ice_dev_set_link_down(struct rte_eth_dev *dev)
4242 : : {
4243 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4244 : : uint8_t speed = ICE_LINK_SPEED_UNKNOWN;
4245 : :
4246 : 0 : return ice_phy_conf_link(hw, speed, false);
4247 : : }
4248 : :
4249 : : static int
4250 : 0 : ice_dev_led_on(struct rte_eth_dev *dev)
4251 : : {
4252 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4253 : 0 : int status = ice_aq_set_port_id_led(hw->port_info, false, NULL);
4254 : :
4255 [ # # ]: 0 : return status == ICE_SUCCESS ? 0 : -ENOTSUP;
4256 : : }
4257 : :
4258 : : static int
4259 : 0 : ice_dev_led_off(struct rte_eth_dev *dev)
4260 : : {
4261 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4262 : 0 : int status = ice_aq_set_port_id_led(hw->port_info, true, NULL);
4263 : :
4264 [ # # ]: 0 : return status == ICE_SUCCESS ? 0 : -ENOTSUP;
4265 : : }
4266 : :
4267 : : static int
4268 : 0 : ice_mtu_set(struct rte_eth_dev *dev, uint16_t mtu __rte_unused)
4269 : : {
4270 : : /* mtu setting is forbidden if port is start */
4271 [ # # ]: 0 : if (dev->data->dev_started != 0) {
4272 : 0 : PMD_DRV_LOG(ERR,
4273 : : "port %d must be stopped before configuration",
4274 : : dev->data->port_id);
4275 : 0 : return -EBUSY;
4276 : : }
4277 : :
4278 : : return 0;
4279 : : }
4280 : :
4281 : 0 : static int ice_macaddr_set(struct rte_eth_dev *dev,
4282 : : struct rte_ether_addr *mac_addr)
4283 : : {
4284 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4285 : : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4286 [ # # ]: 0 : struct ice_vsi *vsi = pf->main_vsi;
4287 : : struct ice_mac_filter *f;
4288 : : uint8_t flags = 0;
4289 : : int ret;
4290 : :
4291 : : if (!rte_is_valid_assigned_ether_addr(mac_addr)) {
4292 : 0 : PMD_DRV_LOG(ERR, "Tried to set invalid MAC address.");
4293 : 0 : return -EINVAL;
4294 : : }
4295 : :
4296 [ # # ]: 0 : TAILQ_FOREACH(f, &vsi->mac_list, next) {
4297 [ # # ]: 0 : if (rte_is_same_ether_addr(&pf->dev_addr, &f->mac_info.mac_addr))
4298 : : break;
4299 : : }
4300 : :
4301 [ # # ]: 0 : if (!f) {
4302 : 0 : PMD_DRV_LOG(ERR, "Failed to find filter for default mac");
4303 : 0 : return -EIO;
4304 : : }
4305 : :
4306 : 0 : ret = ice_remove_mac_filter(vsi, &f->mac_info.mac_addr);
4307 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
4308 : 0 : PMD_DRV_LOG(ERR, "Failed to delete mac filter");
4309 : 0 : return -EIO;
4310 : : }
4311 : 0 : ret = ice_add_mac_filter(vsi, mac_addr);
4312 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
4313 : 0 : PMD_DRV_LOG(ERR, "Failed to add mac filter");
4314 : 0 : return -EIO;
4315 : : }
4316 : : rte_ether_addr_copy(mac_addr, &pf->dev_addr);
4317 : :
4318 : : flags = ICE_AQC_MAN_MAC_UPDATE_LAA_WOL;
4319 : 0 : ret = ice_aq_manage_mac_write(hw, mac_addr->addr_bytes, flags, NULL);
4320 [ # # ]: 0 : if (ret != ICE_SUCCESS)
4321 : 0 : PMD_DRV_LOG(ERR, "Failed to set manage mac");
4322 : :
4323 : : return 0;
4324 : : }
4325 : :
4326 : : /* Add a MAC address, and update filters */
4327 : : static int
4328 : 0 : ice_macaddr_add(struct rte_eth_dev *dev,
4329 : : struct rte_ether_addr *mac_addr,
4330 : : __rte_unused uint32_t index,
4331 : : __rte_unused uint32_t pool)
4332 : : {
4333 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4334 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4335 : : int ret;
4336 : :
4337 : 0 : ret = ice_add_mac_filter(vsi, mac_addr);
4338 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
4339 : 0 : PMD_DRV_LOG(ERR, "Failed to add MAC filter");
4340 : 0 : return -EINVAL;
4341 : : }
4342 : :
4343 : : return ICE_SUCCESS;
4344 : : }
4345 : :
4346 : : /* Remove a MAC address, and update filters */
4347 : : static void
4348 : 0 : ice_macaddr_remove(struct rte_eth_dev *dev, uint32_t index)
4349 : : {
4350 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4351 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4352 : : struct rte_eth_dev_data *data = dev->data;
4353 : : struct rte_ether_addr *macaddr;
4354 : : int ret;
4355 : :
4356 : 0 : macaddr = &data->mac_addrs[index];
4357 : 0 : ret = ice_remove_mac_filter(vsi, macaddr);
4358 [ # # ]: 0 : if (ret) {
4359 : 0 : PMD_DRV_LOG(ERR, "Failed to remove MAC filter");
4360 : 0 : return;
4361 : : }
4362 : : }
4363 : :
4364 : : static int
4365 : 0 : ice_vlan_filter_set(struct rte_eth_dev *dev, uint16_t vlan_id, int on)
4366 : : {
4367 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4368 : 0 : struct ice_vlan vlan = ICE_VLAN(RTE_ETHER_TYPE_VLAN, vlan_id);
4369 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4370 : : int ret;
4371 : :
4372 : 0 : PMD_INIT_FUNC_TRACE();
4373 : :
4374 : : /**
4375 : : * Vlan 0 is the generic filter for untagged packets
4376 : : * and can't be removed or added by user.
4377 : : */
4378 [ # # ]: 0 : if (vlan_id == 0)
4379 : : return 0;
4380 : :
4381 [ # # ]: 0 : if (on) {
4382 : 0 : ret = ice_add_vlan_filter(vsi, &vlan);
4383 [ # # ]: 0 : if (ret < 0) {
4384 : 0 : PMD_DRV_LOG(ERR, "Failed to add vlan filter");
4385 : 0 : return -EINVAL;
4386 : : }
4387 : : } else {
4388 : 0 : ret = ice_remove_vlan_filter(vsi, &vlan);
4389 [ # # ]: 0 : if (ret < 0) {
4390 : 0 : PMD_DRV_LOG(ERR, "Failed to remove vlan filter");
4391 : 0 : return -EINVAL;
4392 : : }
4393 : : }
4394 : :
4395 : : return 0;
4396 : : }
4397 : :
4398 : : /* In Single VLAN Mode (SVM), single VLAN filters via ICE_SW_LKUP_VLAN are
4399 : : * based on the inner VLAN ID, so the VLAN TPID (i.e. 0x8100 or 0x888a8)
4400 : : * doesn't matter. In Double VLAN Mode (DVM), outer/single VLAN filters via
4401 : : * ICE_SW_LKUP_VLAN are based on the outer/single VLAN ID + VLAN TPID.
4402 : : *
4403 : : * For both modes add a VLAN 0 + no VLAN TPID filter to handle untagged traffic
4404 : : * when VLAN pruning is enabled. Also, this handles VLAN 0 priority tagged
4405 : : * traffic in SVM, since the VLAN TPID isn't part of filtering.
4406 : : *
4407 : : * If DVM is enabled then an explicit VLAN 0 + VLAN TPID filter needs to be
4408 : : * added to allow VLAN 0 priority tagged traffic in DVM, since the VLAN TPID is
4409 : : * part of filtering.
4410 : : */
4411 : : static int
4412 : 0 : ice_vsi_add_vlan_zero(struct ice_vsi *vsi)
4413 : : {
4414 : : struct ice_vlan vlan;
4415 : : int err;
4416 : :
4417 : 0 : vlan = ICE_VLAN(0, 0);
4418 : 0 : err = ice_add_vlan_filter(vsi, &vlan);
4419 [ # # ]: 0 : if (err) {
4420 : 0 : PMD_DRV_LOG(DEBUG, "Failed to add VLAN ID 0");
4421 : 0 : return err;
4422 : : }
4423 : :
4424 : : /* in SVM both VLAN 0 filters are identical */
4425 [ # # ]: 0 : if (!ice_is_dvm_ena(&vsi->adapter->hw))
4426 : : return 0;
4427 : :
4428 : 0 : vlan = ICE_VLAN(RTE_ETHER_TYPE_VLAN, 0);
4429 : 0 : err = ice_add_vlan_filter(vsi, &vlan);
4430 [ # # ]: 0 : if (err) {
4431 : 0 : PMD_DRV_LOG(DEBUG, "Failed to add VLAN ID 0 in double VLAN mode");
4432 : 0 : return err;
4433 : : }
4434 : :
4435 : : return 0;
4436 : : }
4437 : :
4438 : : /*
4439 : : * Delete the VLAN 0 filters in the same manner that they were added in
4440 : : * ice_vsi_add_vlan_zero.
4441 : : */
4442 : : static int
4443 : 0 : ice_vsi_del_vlan_zero(struct ice_vsi *vsi)
4444 : : {
4445 : : struct ice_vlan vlan;
4446 : : int err;
4447 : :
4448 : 0 : vlan = ICE_VLAN(0, 0);
4449 : 0 : err = ice_remove_vlan_filter(vsi, &vlan);
4450 [ # # ]: 0 : if (err) {
4451 : 0 : PMD_DRV_LOG(DEBUG, "Failed to remove VLAN ID 0");
4452 : 0 : return err;
4453 : : }
4454 : :
4455 : : /* in SVM both VLAN 0 filters are identical */
4456 [ # # ]: 0 : if (!ice_is_dvm_ena(&vsi->adapter->hw))
4457 : : return 0;
4458 : :
4459 : 0 : vlan = ICE_VLAN(RTE_ETHER_TYPE_VLAN, 0);
4460 : 0 : err = ice_remove_vlan_filter(vsi, &vlan);
4461 [ # # ]: 0 : if (err) {
4462 : 0 : PMD_DRV_LOG(DEBUG, "Failed to remove VLAN ID 0 in double VLAN mode");
4463 : 0 : return err;
4464 : : }
4465 : :
4466 : : return 0;
4467 : : }
4468 : :
4469 : : /* Configure vlan filter on or off */
4470 : : static int
4471 : 0 : ice_vsi_config_vlan_filter(struct ice_vsi *vsi, bool on)
4472 : : {
4473 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4474 : : struct ice_vsi_ctx ctxt;
4475 : : uint8_t sw_flags2;
4476 : : int ret = 0;
4477 : :
4478 : : sw_flags2 = ICE_AQ_VSI_SW_FLAG_RX_VLAN_PRUNE_ENA;
4479 : :
4480 [ # # ]: 0 : if (on)
4481 : 0 : vsi->info.sw_flags2 |= sw_flags2;
4482 : : else
4483 : 0 : vsi->info.sw_flags2 &= ~sw_flags2;
4484 : :
4485 : 0 : vsi->info.sw_id = hw->port_info->sw_id;
4486 [ # # ]: 0 : (void)rte_memcpy(&ctxt.info, &vsi->info, sizeof(vsi->info));
4487 : 0 : ctxt.info.valid_sections =
4488 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_SW_VALID |
4489 : : ICE_AQ_VSI_PROP_SECURITY_VALID);
4490 : 0 : ctxt.vsi_num = vsi->vsi_id;
4491 : :
4492 : 0 : ret = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4493 [ # # ]: 0 : if (ret) {
4494 [ # # ]: 0 : PMD_DRV_LOG(INFO, "Update VSI failed to %s vlan rx pruning",
4495 : : on ? "enable" : "disable");
4496 : 0 : return -EINVAL;
4497 : : } else {
4498 : 0 : vsi->info.valid_sections |=
4499 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_SW_VALID |
4500 : : ICE_AQ_VSI_PROP_SECURITY_VALID);
4501 : : }
4502 : :
4503 : : /* consist with other drivers, allow untagged packet when vlan filter on */
4504 [ # # ]: 0 : if (on)
4505 : 0 : ret = ice_vsi_add_vlan_zero(vsi);
4506 : : else
4507 : 0 : ret = ice_vsi_del_vlan_zero(vsi);
4508 : :
4509 : : return 0;
4510 : : }
4511 : :
4512 : : /* Manage VLAN stripping for the VSI for Rx */
4513 : : static int
4514 : 0 : ice_vsi_manage_vlan_stripping(struct ice_vsi *vsi, bool ena)
4515 : : {
4516 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4517 : : struct ice_vsi_ctx ctxt;
4518 : : enum ice_status status;
4519 : : int err = 0;
4520 : :
4521 : : /* do not allow modifying VLAN stripping when a port VLAN is configured
4522 : : * on this VSI
4523 : : */
4524 [ # # ]: 0 : if (vsi->info.port_based_inner_vlan)
4525 : : return 0;
4526 : :
4527 : : memset(&ctxt, 0, sizeof(ctxt));
4528 : :
4529 [ # # ]: 0 : if (ena)
4530 : : /* Strip VLAN tag from Rx packet and put it in the desc */
4531 : : ctxt.info.inner_vlan_flags =
4532 : : ICE_AQ_VSI_INNER_VLAN_EMODE_STR_BOTH;
4533 : : else
4534 : : /* Disable stripping. Leave tag in packet */
4535 : 0 : ctxt.info.inner_vlan_flags =
4536 : : ICE_AQ_VSI_INNER_VLAN_EMODE_NOTHING;
4537 : :
4538 : : /* Allow all packets untagged/tagged */
4539 : 0 : ctxt.info.inner_vlan_flags |= ICE_AQ_VSI_INNER_VLAN_TX_MODE_ALL;
4540 : :
4541 : 0 : ctxt.info.valid_sections = rte_cpu_to_le_16(ICE_AQ_VSI_PROP_VLAN_VALID);
4542 : :
4543 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4544 [ # # ]: 0 : if (status) {
4545 [ # # ]: 0 : PMD_DRV_LOG(ERR, "Update VSI failed to %s vlan stripping",
4546 : : ena ? "enable" : "disable");
4547 : : err = -EIO;
4548 : : } else {
4549 : 0 : vsi->info.inner_vlan_flags = ctxt.info.inner_vlan_flags;
4550 : : }
4551 : :
4552 : : return err;
4553 : : }
4554 : :
4555 : : static int
4556 : : ice_vsi_ena_inner_stripping(struct ice_vsi *vsi)
4557 : : {
4558 : 0 : return ice_vsi_manage_vlan_stripping(vsi, true);
4559 : : }
4560 : :
4561 : : static int
4562 : : ice_vsi_dis_inner_stripping(struct ice_vsi *vsi)
4563 : : {
4564 : 0 : return ice_vsi_manage_vlan_stripping(vsi, false);
4565 : : }
4566 : :
4567 : : /**
4568 : : * tpid_to_vsi_outer_vlan_type - convert from TPID to VSI context based tag_type
4569 : : * @tpid: tpid used to translate into VSI context based tag_type
4570 : : * @tag_type: output variable to hold the VSI context based tag type
4571 : : */
4572 : : static int tpid_to_vsi_outer_vlan_type(u16 tpid, u8 *tag_type)
4573 : : {
4574 [ # # # # : 0 : switch (tpid) {
# # # # ]
4575 : : case RTE_ETHER_TYPE_VLAN:
4576 : : *tag_type = ICE_AQ_VSI_OUTER_TAG_VLAN_8100;
4577 : : break;
4578 : : case RTE_ETHER_TYPE_QINQ:
4579 : : *tag_type = ICE_AQ_VSI_OUTER_TAG_STAG;
4580 : : break;
4581 : : case RTE_ETHER_TYPE_QINQ1:
4582 : : *tag_type = ICE_AQ_VSI_OUTER_TAG_VLAN_9100;
4583 : : break;
4584 : : default:
4585 : : *tag_type = 0;
4586 : : return -EINVAL;
4587 : : }
4588 : :
4589 : : return 0;
4590 : : }
4591 : :
4592 : : /**
4593 : : * ice_is_supported_port_vlan_proto - make sure the vlan_proto is supported
4594 : : * @hw: hardware structure used to check the VLAN mode
4595 : : * @vlan_proto: VLAN TPID being checked
4596 : : *
4597 : : * If the device is configured in Double VLAN Mode (DVM), it supports three
4598 : : * types: RTE_ETHER_TYPE_VLAN, RTE_ETHER_TYPE_QINQ1 and RTE_ETHER_TYPE_QINQ. If the device is
4599 : : * configured in Single VLAN Mode (SVM), then only RTE_ETHER_TYPE_VLAN is supported.
4600 : : */
4601 : : static bool
4602 : 0 : ice_is_supported_port_vlan_proto(struct ice_hw *hw, u16 vlan_proto)
4603 : : {
4604 : : bool is_supported = false;
4605 : :
4606 [ # # # # ]: 0 : switch (vlan_proto) {
4607 : 0 : case RTE_ETHER_TYPE_VLAN:
4608 : : is_supported = true;
4609 : 0 : break;
4610 : 0 : case RTE_ETHER_TYPE_QINQ:
4611 [ # # ]: 0 : if (ice_is_dvm_ena(hw))
4612 : : is_supported = true;
4613 : : break;
4614 : 0 : case RTE_ETHER_TYPE_QINQ1:
4615 [ # # ]: 0 : if (ice_is_dvm_ena(hw))
4616 : : is_supported = true;
4617 : : break;
4618 : : }
4619 : :
4620 : 0 : return is_supported;
4621 : : }
4622 : :
4623 : : /**
4624 : : * ice_vsi_ena_outer_stripping - enable outer VLAN stripping
4625 : : * @vsi: VSI to configure
4626 : : * @tpid: TPID to enable outer VLAN stripping for
4627 : : *
4628 : : * Enable outer VLAN stripping via VSI context. This function should only be
4629 : : * used if DVM is supported.
4630 : : *
4631 : : * Since the VSI context only supports a single TPID for insertion and
4632 : : * stripping, setting the TPID for stripping will affect the TPID for insertion.
4633 : : * Callers need to be aware of this limitation.
4634 : : *
4635 : : * Only modify outer VLAN stripping settings and the VLAN TPID. Outer VLAN
4636 : : * insertion settings are unmodified.
4637 : : *
4638 : : * This enables hardware to strip a VLAN tag with the specified TPID to be
4639 : : * stripped from the packet and placed in the receive descriptor.
4640 : : */
4641 : 0 : static int ice_vsi_ena_outer_stripping(struct ice_vsi *vsi, u16 tpid)
4642 : : {
4643 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4644 : : struct ice_vsi_ctx ctxt;
4645 : : enum ice_status status;
4646 : : u8 tag_type;
4647 : : int err = 0;
4648 : :
4649 : : /* do not allow modifying VLAN stripping when a port VLAN is configured
4650 : : * on this VSI
4651 : : */
4652 [ # # ]: 0 : if (vsi->info.port_based_outer_vlan)
4653 : : return 0;
4654 : :
4655 : : if (tpid_to_vsi_outer_vlan_type(tpid, &tag_type))
4656 : : return -EINVAL;
4657 : :
4658 : : memset(&ctxt, 0, sizeof(ctxt));
4659 : :
4660 : 0 : ctxt.info.valid_sections =
4661 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
4662 : : /* clear current outer VLAN strip settings */
4663 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
4664 : : ~(ICE_AQ_VSI_OUTER_VLAN_EMODE_M | ICE_AQ_VSI_OUTER_TAG_TYPE_M);
4665 : 0 : ctxt.info.outer_vlan_flags |=
4666 : : (ICE_AQ_VSI_OUTER_VLAN_EMODE_SHOW_BOTH <<
4667 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S) |
4668 : 0 : ((tag_type << ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
4669 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M);
4670 : :
4671 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4672 [ # # ]: 0 : if (status) {
4673 : 0 : PMD_DRV_LOG(ERR, "Update VSI failed to enable outer VLAN stripping");
4674 : : err = -EIO;
4675 : : } else {
4676 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
4677 : : }
4678 : :
4679 : : return err;
4680 : : }
4681 : :
4682 : : static int
4683 : 0 : ice_vsi_dis_outer_stripping(struct ice_vsi *vsi)
4684 : : {
4685 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4686 : : struct ice_vsi_ctx ctxt;
4687 : : enum ice_status status;
4688 : : int err = 0;
4689 : :
4690 [ # # ]: 0 : if (vsi->info.port_based_outer_vlan)
4691 : : return 0;
4692 : :
4693 : : memset(&ctxt, 0, sizeof(ctxt));
4694 : :
4695 : 0 : ctxt.info.valid_sections =
4696 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
4697 : : /* clear current outer VLAN strip settings */
4698 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
4699 : : ~ICE_AQ_VSI_OUTER_VLAN_EMODE_M;
4700 : 0 : ctxt.info.outer_vlan_flags |= ICE_AQ_VSI_OUTER_VLAN_EMODE_NOTHING <<
4701 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S;
4702 : :
4703 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4704 [ # # ]: 0 : if (status) {
4705 : 0 : PMD_DRV_LOG(ERR, "Update VSI failed to disable outer VLAN stripping");
4706 : : err = -EIO;
4707 : : } else {
4708 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
4709 : : }
4710 : :
4711 : : return err;
4712 : : }
4713 : :
4714 : : static int
4715 : 0 : ice_vsi_config_vlan_stripping(struct ice_vsi *vsi, bool ena)
4716 : : {
4717 : : int ret;
4718 : :
4719 [ # # ]: 0 : if (ena)
4720 : : ret = ice_vsi_ena_inner_stripping(vsi);
4721 : : else
4722 : : ret = ice_vsi_dis_inner_stripping(vsi);
4723 : :
4724 : 0 : return ret;
4725 : : }
4726 : :
4727 : : /**
4728 : : * ice_vsi_update_l2tsel - update l2tsel field for all Rx rings on this VSI
4729 : : * @vsi: VSI used to update l2tsel on
4730 : : * @l2tsel: l2tsel setting requested
4731 : : *
4732 : : * Use the l2tsel setting to update all of the Rx queue context bits for l2tsel.
4733 : : * This will modify which descriptor field the first offloaded VLAN will be
4734 : : * stripped into.
4735 : : */
4736 : 0 : static void ice_vsi_update_l2tsel(struct ice_vsi *vsi, enum ice_l2tsel l2tsel)
4737 : : {
4738 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4739 : : struct ice_pf *pf = ICE_VSI_TO_PF(vsi);
4740 : 0 : struct rte_eth_dev_data *dev_data = pf->dev_data;
4741 : : u32 l2tsel_bit;
4742 : : uint16_t i;
4743 : :
4744 [ # # ]: 0 : if (l2tsel == ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG2_2ND)
4745 : : l2tsel_bit = 0;
4746 : : else
4747 : : l2tsel_bit = BIT(ICE_L2TSEL_BIT_OFFSET);
4748 : :
4749 [ # # ]: 0 : for (i = 0; i < dev_data->nb_rx_queues; i++) {
4750 : : u32 qrx_context_offset;
4751 : : u32 regval;
4752 : :
4753 : : qrx_context_offset =
4754 : 0 : QRX_CONTEXT(ICE_L2TSEL_QRX_CONTEXT_REG_IDX, i);
4755 : :
4756 : 0 : regval = rd32(hw, qrx_context_offset);
4757 : 0 : regval &= ~BIT(ICE_L2TSEL_BIT_OFFSET);
4758 : 0 : regval |= l2tsel_bit;
4759 : 0 : wr32(hw, qrx_context_offset, regval);
4760 : : }
4761 : 0 : }
4762 : :
4763 : : /* Configure outer vlan stripping on or off in QinQ mode */
4764 : : static int
4765 : 0 : ice_vsi_config_outer_vlan_stripping(struct ice_vsi *vsi, bool on)
4766 : : {
4767 : 0 : uint16_t outer_ethertype = vsi->adapter->pf.outer_ethertype;
4768 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4769 : : int err = 0;
4770 : :
4771 [ # # ]: 0 : if (vsi->vsi_id >= ICE_MAX_NUM_VSIS) {
4772 : 0 : PMD_DRV_LOG(ERR, "VSI ID exceeds the maximum");
4773 : 0 : return -EINVAL;
4774 : : }
4775 : :
4776 [ # # ]: 0 : if (!ice_is_dvm_ena(hw)) {
4777 : 0 : PMD_DRV_LOG(ERR, "Single VLAN mode (SVM) does not support qinq");
4778 : 0 : return -EOPNOTSUPP;
4779 : : }
4780 : :
4781 [ # # ]: 0 : if (on) {
4782 : 0 : err = ice_vsi_ena_outer_stripping(vsi, outer_ethertype);
4783 [ # # ]: 0 : if (!err) {
4784 : : enum ice_l2tsel l2tsel =
4785 : : ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG2_2ND;
4786 : :
4787 : : /* PF tells the VF that the outer VLAN tag is always
4788 : : * extracted to VIRTCHNL_VLAN_TAG_LOCATION_L2TAG2_2 and
4789 : : * inner is always extracted to
4790 : : * VIRTCHNL_VLAN_TAG_LOCATION_L2TAG1. This is needed to
4791 : : * support outer stripping so the first tag always ends
4792 : : * up in L2TAG2_2ND and the second/inner tag, if
4793 : : * enabled, is extracted in L2TAG1.
4794 : : */
4795 : 0 : ice_vsi_update_l2tsel(vsi, l2tsel);
4796 : : }
4797 : : } else {
4798 : 0 : err = ice_vsi_dis_outer_stripping(vsi);
4799 [ # # ]: 0 : if (!err) {
4800 : : enum ice_l2tsel l2tsel =
4801 : : ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG1;
4802 : :
4803 : : /* PF tells the VF that the outer VLAN tag is always
4804 : : * extracted to VIRTCHNL_VLAN_TAG_LOCATION_L2TAG2_2 and
4805 : : * inner is always extracted to
4806 : : * VIRTCHNL_VLAN_TAG_LOCATION_L2TAG1. This is needed to
4807 : : * support inner stripping while outer stripping is
4808 : : * disabled so that the first and only tag is extracted
4809 : : * in L2TAG1.
4810 : : */
4811 : 0 : ice_vsi_update_l2tsel(vsi, l2tsel);
4812 : : }
4813 : : }
4814 : :
4815 : : return err;
4816 : : }
4817 : :
4818 : : static int
4819 : 0 : ice_vlan_offload_set(struct rte_eth_dev *dev, int mask)
4820 : : {
4821 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4822 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4823 : : struct rte_eth_rxmode *rxmode;
4824 : :
4825 : : rxmode = &dev->data->dev_conf.rxmode;
4826 [ # # ]: 0 : if (mask & RTE_ETH_VLAN_FILTER_MASK) {
4827 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_VLAN_FILTER)
4828 : 0 : ice_vsi_config_vlan_filter(vsi, true);
4829 : : else
4830 : 0 : ice_vsi_config_vlan_filter(vsi, false);
4831 : : }
4832 : :
4833 [ # # ]: 0 : if (mask & RTE_ETH_VLAN_STRIP_MASK) {
4834 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_VLAN_STRIP)
4835 : 0 : ice_vsi_config_vlan_stripping(vsi, true);
4836 : : else
4837 : 0 : ice_vsi_config_vlan_stripping(vsi, false);
4838 : : }
4839 : :
4840 [ # # ]: 0 : if (mask & RTE_ETH_QINQ_STRIP_MASK) {
4841 : : /* Enable or disable outer VLAN stripping */
4842 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_QINQ_STRIP)
4843 : 0 : ice_vsi_config_outer_vlan_stripping(vsi, true);
4844 : : else
4845 : 0 : ice_vsi_config_outer_vlan_stripping(vsi, false);
4846 : : }
4847 : :
4848 : 0 : return 0;
4849 : : }
4850 : :
4851 : : static int
4852 : 0 : ice_get_rss_lut(struct ice_vsi *vsi, uint8_t *lut, uint16_t lut_size)
4853 : : {
4854 : : struct ice_aq_get_set_rss_lut_params lut_params;
4855 : 0 : struct ice_pf *pf = ICE_VSI_TO_PF(vsi);
4856 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4857 : : int ret;
4858 : :
4859 [ # # ]: 0 : if (!lut)
4860 : : return -EINVAL;
4861 : :
4862 [ # # ]: 0 : if (pf->flags & ICE_FLAG_RSS_AQ_CAPABLE) {
4863 : 0 : lut_params.vsi_handle = vsi->idx;
4864 : 0 : lut_params.lut_size = lut_size;
4865 : 0 : lut_params.lut_type = ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_PF;
4866 : 0 : lut_params.lut = lut;
4867 : 0 : lut_params.global_lut_id = 0;
4868 : 0 : ret = ice_aq_get_rss_lut(hw, &lut_params);
4869 [ # # ]: 0 : if (ret) {
4870 : 0 : PMD_DRV_LOG(ERR, "Failed to get RSS lookup table");
4871 : 0 : return -EINVAL;
4872 : : }
4873 : : } else {
4874 : : uint64_t *lut_dw = (uint64_t *)lut;
4875 : 0 : uint16_t i, lut_size_dw = lut_size / 4;
4876 : :
4877 [ # # ]: 0 : for (i = 0; i < lut_size_dw; i++)
4878 : 0 : lut_dw[i] = ICE_READ_REG(hw, PFQF_HLUT(i));
4879 : : }
4880 : :
4881 : : return 0;
4882 : : }
4883 : :
4884 : : static int
4885 : 0 : ice_set_rss_lut(struct ice_vsi *vsi, uint8_t *lut, uint16_t lut_size)
4886 : : {
4887 : : struct ice_aq_get_set_rss_lut_params lut_params;
4888 : : struct ice_pf *pf;
4889 : : struct ice_hw *hw;
4890 : : int ret;
4891 : :
4892 [ # # ]: 0 : if (!vsi || !lut)
4893 : : return -EINVAL;
4894 : :
4895 : 0 : pf = ICE_VSI_TO_PF(vsi);
4896 : 0 : hw = ICE_VSI_TO_HW(vsi);
4897 : :
4898 [ # # ]: 0 : if (pf->flags & ICE_FLAG_RSS_AQ_CAPABLE) {
4899 : 0 : lut_params.vsi_handle = vsi->idx;
4900 : 0 : lut_params.lut_size = lut_size;
4901 : 0 : lut_params.lut_type = ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_PF;
4902 : 0 : lut_params.lut = lut;
4903 : 0 : lut_params.global_lut_id = 0;
4904 : 0 : ret = ice_aq_set_rss_lut(hw, &lut_params);
4905 [ # # ]: 0 : if (ret) {
4906 : 0 : PMD_DRV_LOG(ERR, "Failed to set RSS lookup table");
4907 : 0 : return -EINVAL;
4908 : : }
4909 : : } else {
4910 : : uint64_t *lut_dw = (uint64_t *)lut;
4911 : 0 : uint16_t i, lut_size_dw = lut_size / 4;
4912 : :
4913 [ # # ]: 0 : for (i = 0; i < lut_size_dw; i++)
4914 : 0 : ICE_WRITE_REG(hw, PFQF_HLUT(i), lut_dw[i]);
4915 : :
4916 : 0 : ice_flush(hw);
4917 : : }
4918 : :
4919 : : return 0;
4920 : : }
4921 : :
4922 : : static int
4923 : 0 : ice_rss_reta_update(struct rte_eth_dev *dev,
4924 : : struct rte_eth_rss_reta_entry64 *reta_conf,
4925 : : uint16_t reta_size)
4926 : : {
4927 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4928 : 0 : uint16_t i, lut_size = pf->hash_lut_size;
4929 : : uint16_t idx, shift;
4930 : : uint8_t *lut;
4931 : : int ret;
4932 : :
4933 : 0 : if (reta_size != ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_128 &&
4934 [ # # # # ]: 0 : reta_size != ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_512 &&
4935 : : reta_size != ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_2K) {
4936 : 0 : PMD_DRV_LOG(ERR,
4937 : : "The size of hash lookup table configured (%d)"
4938 : : "doesn't match the number hardware can "
4939 : : "supported (128, 512, 2048)",
4940 : : reta_size);
4941 : 0 : return -EINVAL;
4942 : : }
4943 : :
4944 : : /* It MUST use the current LUT size to get the RSS lookup table,
4945 : : * otherwise if will fail with -100 error code.
4946 : : */
4947 : 0 : lut = rte_zmalloc(NULL, RTE_MAX(reta_size, lut_size), 0);
4948 [ # # ]: 0 : if (!lut) {
4949 : 0 : PMD_DRV_LOG(ERR, "No memory can be allocated");
4950 : 0 : return -ENOMEM;
4951 : : }
4952 : 0 : ret = ice_get_rss_lut(pf->main_vsi, lut, lut_size);
4953 [ # # ]: 0 : if (ret)
4954 : 0 : goto out;
4955 : :
4956 [ # # ]: 0 : for (i = 0; i < reta_size; i++) {
4957 : 0 : idx = i / RTE_ETH_RETA_GROUP_SIZE;
4958 : 0 : shift = i % RTE_ETH_RETA_GROUP_SIZE;
4959 [ # # ]: 0 : if (reta_conf[idx].mask & (1ULL << shift))
4960 : 0 : lut[i] = reta_conf[idx].reta[shift];
4961 : : }
4962 : 0 : ret = ice_set_rss_lut(pf->main_vsi, lut, reta_size);
4963 [ # # ]: 0 : if (ret == 0 && lut_size != reta_size) {
4964 : 0 : PMD_DRV_LOG(INFO,
4965 : : "The size of hash lookup table is changed from (%d) to (%d)",
4966 : : lut_size, reta_size);
4967 : 0 : pf->hash_lut_size = reta_size;
4968 : : }
4969 : :
4970 : 0 : out:
4971 : 0 : rte_free(lut);
4972 : :
4973 : 0 : return ret;
4974 : : }
4975 : :
4976 : : static int
4977 : 0 : ice_rss_reta_query(struct rte_eth_dev *dev,
4978 : : struct rte_eth_rss_reta_entry64 *reta_conf,
4979 : : uint16_t reta_size)
4980 : : {
4981 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4982 : 0 : uint16_t i, lut_size = pf->hash_lut_size;
4983 : : uint16_t idx, shift;
4984 : : uint8_t *lut;
4985 : : int ret;
4986 : :
4987 [ # # ]: 0 : if (reta_size != lut_size) {
4988 : 0 : PMD_DRV_LOG(ERR,
4989 : : "The size of hash lookup table configured (%d)"
4990 : : "doesn't match the number hardware can "
4991 : : "supported (%d)",
4992 : : reta_size, lut_size);
4993 : 0 : return -EINVAL;
4994 : : }
4995 : :
4996 : 0 : lut = rte_zmalloc(NULL, reta_size, 0);
4997 [ # # ]: 0 : if (!lut) {
4998 : 0 : PMD_DRV_LOG(ERR, "No memory can be allocated");
4999 : 0 : return -ENOMEM;
5000 : : }
5001 : :
5002 : 0 : ret = ice_get_rss_lut(pf->main_vsi, lut, reta_size);
5003 [ # # ]: 0 : if (ret)
5004 : 0 : goto out;
5005 : :
5006 [ # # ]: 0 : for (i = 0; i < reta_size; i++) {
5007 : 0 : idx = i / RTE_ETH_RETA_GROUP_SIZE;
5008 : 0 : shift = i % RTE_ETH_RETA_GROUP_SIZE;
5009 [ # # ]: 0 : if (reta_conf[idx].mask & (1ULL << shift))
5010 : 0 : reta_conf[idx].reta[shift] = lut[i];
5011 : : }
5012 : :
5013 : 0 : out:
5014 : 0 : rte_free(lut);
5015 : :
5016 : 0 : return ret;
5017 : : }
5018 : :
5019 : : static int
5020 : 0 : ice_set_rss_key(struct ice_vsi *vsi, uint8_t *key, uint8_t key_len)
5021 : : {
5022 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5023 : : int ret = 0;
5024 : :
5025 [ # # ]: 0 : if (!key || key_len == 0) {
5026 : 0 : PMD_DRV_LOG(DEBUG, "No key to be configured");
5027 : 0 : return 0;
5028 [ # # ]: 0 : } else if (key_len != (VSIQF_HKEY_MAX_INDEX + 1) *
5029 : : sizeof(uint32_t)) {
5030 : 0 : PMD_DRV_LOG(ERR, "Invalid key length %u", key_len);
5031 : 0 : return -EINVAL;
5032 : : }
5033 : :
5034 : : struct ice_aqc_get_set_rss_keys *key_dw =
5035 : : (struct ice_aqc_get_set_rss_keys *)key;
5036 : :
5037 : 0 : ret = ice_aq_set_rss_key(hw, vsi->idx, key_dw);
5038 [ # # ]: 0 : if (ret) {
5039 : 0 : PMD_DRV_LOG(ERR, "Failed to configure RSS key via AQ");
5040 : : ret = -EINVAL;
5041 : : }
5042 : :
5043 : : return ret;
5044 : : }
5045 : :
5046 : : static int
5047 : 0 : ice_get_rss_key(struct ice_vsi *vsi, uint8_t *key, uint8_t *key_len)
5048 : : {
5049 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5050 : : int ret;
5051 : :
5052 [ # # ]: 0 : if (!key || !key_len)
5053 : : return -EINVAL;
5054 : :
5055 : 0 : ret = ice_aq_get_rss_key
5056 : 0 : (hw, vsi->idx,
5057 : : (struct ice_aqc_get_set_rss_keys *)key);
5058 [ # # ]: 0 : if (ret) {
5059 : 0 : PMD_DRV_LOG(ERR, "Failed to get RSS key via AQ");
5060 : 0 : return -EINVAL;
5061 : : }
5062 : 0 : *key_len = (VSIQF_HKEY_MAX_INDEX + 1) * sizeof(uint32_t);
5063 : :
5064 : 0 : return 0;
5065 : : }
5066 : :
5067 : : static int
5068 : 0 : ice_rss_hash_update(struct rte_eth_dev *dev,
5069 : : struct rte_eth_rss_conf *rss_conf)
5070 : : {
5071 : : enum ice_status status = ICE_SUCCESS;
5072 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5073 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5074 : :
5075 : : /* set hash key */
5076 : 0 : status = ice_set_rss_key(vsi, rss_conf->rss_key, rss_conf->rss_key_len);
5077 [ # # ]: 0 : if (status)
5078 : : return status;
5079 : :
5080 [ # # ]: 0 : if (rss_conf->rss_hf == 0)
5081 : 0 : pf->rss_hf = 0;
5082 : :
5083 : : /* RSS hash configuration */
5084 : 0 : ice_rss_hash_set(pf, rss_conf->rss_hf);
5085 : :
5086 : 0 : return 0;
5087 : : }
5088 : :
5089 : : static int
5090 : 0 : ice_rss_hash_conf_get(struct rte_eth_dev *dev,
5091 : : struct rte_eth_rss_conf *rss_conf)
5092 : : {
5093 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5094 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5095 : :
5096 : 0 : ice_get_rss_key(vsi, rss_conf->rss_key,
5097 : : &rss_conf->rss_key_len);
5098 : :
5099 : 0 : rss_conf->rss_hf = pf->rss_hf;
5100 : 0 : return 0;
5101 : : }
5102 : :
5103 : : static int
5104 : 0 : ice_promisc_enable(struct rte_eth_dev *dev)
5105 : : {
5106 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5107 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5108 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5109 : : enum ice_status status;
5110 : : uint8_t pmask;
5111 : : int ret = 0;
5112 : :
5113 : : pmask = ICE_PROMISC_UCAST_RX | ICE_PROMISC_UCAST_TX |
5114 : : ICE_PROMISC_MCAST_RX | ICE_PROMISC_MCAST_TX;
5115 : :
5116 : 0 : status = ice_set_vsi_promisc(hw, vsi->idx, pmask, 0);
5117 [ # # # ]: 0 : switch (status) {
5118 : 0 : case ICE_ERR_ALREADY_EXISTS:
5119 : 0 : PMD_DRV_LOG(DEBUG, "Promisc mode has already been enabled");
5120 : : case ICE_SUCCESS:
5121 : : break;
5122 : 0 : default:
5123 : 0 : PMD_DRV_LOG(ERR, "Failed to enable promisc, err=%d", status);
5124 : : ret = -EAGAIN;
5125 : : }
5126 : :
5127 : 0 : return ret;
5128 : : }
5129 : :
5130 : : static int
5131 : 0 : ice_promisc_disable(struct rte_eth_dev *dev)
5132 : : {
5133 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5134 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5135 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5136 : : enum ice_status status;
5137 : : uint8_t pmask;
5138 : : int ret = 0;
5139 : :
5140 [ # # ]: 0 : if (dev->data->all_multicast == 1)
5141 : : pmask = ICE_PROMISC_UCAST_RX | ICE_PROMISC_UCAST_TX;
5142 : : else
5143 : : pmask = ICE_PROMISC_UCAST_RX | ICE_PROMISC_UCAST_TX |
5144 : : ICE_PROMISC_MCAST_RX | ICE_PROMISC_MCAST_TX;
5145 : :
5146 : 0 : status = ice_clear_vsi_promisc(hw, vsi->idx, pmask, 0);
5147 [ # # ]: 0 : if (status != ICE_SUCCESS) {
5148 : 0 : PMD_DRV_LOG(ERR, "Failed to clear promisc, err=%d", status);
5149 : : ret = -EAGAIN;
5150 : : }
5151 : :
5152 : 0 : return ret;
5153 : : }
5154 : :
5155 : : static int
5156 : 0 : ice_allmulti_enable(struct rte_eth_dev *dev)
5157 : : {
5158 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5159 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5160 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5161 : : enum ice_status status;
5162 : : uint8_t pmask;
5163 : : int ret = 0;
5164 : :
5165 : : pmask = ICE_PROMISC_MCAST_RX | ICE_PROMISC_MCAST_TX;
5166 : :
5167 : 0 : status = ice_set_vsi_promisc(hw, vsi->idx, pmask, 0);
5168 : :
5169 [ # # # ]: 0 : switch (status) {
5170 : 0 : case ICE_ERR_ALREADY_EXISTS:
5171 : 0 : PMD_DRV_LOG(DEBUG, "Allmulti has already been enabled");
5172 : : case ICE_SUCCESS:
5173 : : break;
5174 : 0 : default:
5175 : 0 : PMD_DRV_LOG(ERR, "Failed to enable allmulti, err=%d", status);
5176 : : ret = -EAGAIN;
5177 : : }
5178 : :
5179 : 0 : return ret;
5180 : : }
5181 : :
5182 : : static int
5183 : 0 : ice_allmulti_disable(struct rte_eth_dev *dev)
5184 : : {
5185 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5186 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5187 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5188 : : enum ice_status status;
5189 : : uint8_t pmask;
5190 : : int ret = 0;
5191 : :
5192 [ # # ]: 0 : if (dev->data->promiscuous == 1)
5193 : : return 0; /* must remain in all_multicast mode */
5194 : :
5195 : : pmask = ICE_PROMISC_MCAST_RX | ICE_PROMISC_MCAST_TX;
5196 : :
5197 : 0 : status = ice_clear_vsi_promisc(hw, vsi->idx, pmask, 0);
5198 [ # # ]: 0 : if (status != ICE_SUCCESS) {
5199 : 0 : PMD_DRV_LOG(ERR, "Failed to clear allmulti, err=%d", status);
5200 : : ret = -EAGAIN;
5201 : : }
5202 : :
5203 : : return ret;
5204 : : }
5205 : :
5206 : 0 : static int ice_rx_queue_intr_enable(struct rte_eth_dev *dev,
5207 : : uint16_t queue_id)
5208 : : {
5209 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
5210 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
5211 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5212 : : uint32_t val;
5213 : : uint16_t msix_intr;
5214 : :
5215 : 0 : msix_intr = rte_intr_vec_list_index_get(intr_handle, queue_id);
5216 : :
5217 : : val = GLINT_DYN_CTL_INTENA_M | GLINT_DYN_CTL_CLEARPBA_M |
5218 : : GLINT_DYN_CTL_ITR_INDX_M;
5219 : : val &= ~GLINT_DYN_CTL_WB_ON_ITR_M;
5220 : :
5221 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr), val);
5222 : 0 : rte_intr_ack(pci_dev->intr_handle);
5223 : :
5224 : 0 : return 0;
5225 : : }
5226 : :
5227 : 0 : static int ice_rx_queue_intr_disable(struct rte_eth_dev *dev,
5228 : : uint16_t queue_id)
5229 : : {
5230 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
5231 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
5232 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5233 : : uint16_t msix_intr;
5234 : :
5235 : 0 : msix_intr = rte_intr_vec_list_index_get(intr_handle, queue_id);
5236 : :
5237 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr), GLINT_DYN_CTL_WB_ON_ITR_M);
5238 : :
5239 : 0 : return 0;
5240 : : }
5241 : :
5242 : : static int
5243 : 0 : ice_fw_version_get(struct rte_eth_dev *dev, char *fw_version, size_t fw_size)
5244 : : {
5245 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5246 : : u8 ver, patch;
5247 : : u16 build;
5248 : : int ret;
5249 : :
5250 : 0 : ver = hw->flash.orom.major;
5251 : 0 : patch = hw->flash.orom.patch;
5252 : 0 : build = hw->flash.orom.build;
5253 : :
5254 : 0 : ret = snprintf(fw_version, fw_size,
5255 : : "%x.%02x 0x%08x %d.%d.%d",
5256 : 0 : hw->flash.nvm.major,
5257 [ # # ]: 0 : hw->flash.nvm.minor,
5258 : : hw->flash.nvm.eetrack,
5259 : : ver, build, patch);
5260 [ # # ]: 0 : if (ret < 0)
5261 : : return -EINVAL;
5262 : :
5263 : : /* add the size of '\0' */
5264 : 0 : ret += 1;
5265 [ # # ]: 0 : if (fw_size < (size_t)ret)
5266 : : return ret;
5267 : : else
5268 : 0 : return 0;
5269 : : }
5270 : :
5271 : : static int
5272 : 0 : ice_vsi_vlan_pvid_set(struct ice_vsi *vsi, struct ice_vsi_vlan_pvid_info *info)
5273 : : {
5274 : : struct ice_hw *hw;
5275 : : struct ice_vsi_ctx ctxt;
5276 : : uint8_t vlan_flags = 0;
5277 : : int ret;
5278 : :
5279 [ # # ]: 0 : if (!vsi || !info) {
5280 : 0 : PMD_DRV_LOG(ERR, "invalid parameters");
5281 : 0 : return -EINVAL;
5282 : : }
5283 : :
5284 [ # # ]: 0 : if (info->on) {
5285 : 0 : vsi->info.port_based_inner_vlan = info->config.pvid;
5286 : : /**
5287 : : * If insert pvid is enabled, only tagged pkts are
5288 : : * allowed to be sent out.
5289 : : */
5290 : : vlan_flags = ICE_AQ_VSI_INNER_VLAN_INSERT_PVID |
5291 : : ICE_AQ_VSI_INNER_VLAN_TX_MODE_ACCEPTUNTAGGED;
5292 : : } else {
5293 : 0 : vsi->info.port_based_inner_vlan = 0;
5294 [ # # ]: 0 : if (info->config.reject.tagged == 0)
5295 : : vlan_flags |= ICE_AQ_VSI_INNER_VLAN_TX_MODE_ACCEPTTAGGED;
5296 : :
5297 [ # # ]: 0 : if (info->config.reject.untagged == 0)
5298 : 0 : vlan_flags |= ICE_AQ_VSI_INNER_VLAN_TX_MODE_ACCEPTUNTAGGED;
5299 : : }
5300 : 0 : vsi->info.inner_vlan_flags &= ~(ICE_AQ_VSI_INNER_VLAN_INSERT_PVID |
5301 : : ICE_AQ_VSI_INNER_VLAN_EMODE_M);
5302 [ # # ]: 0 : vsi->info.inner_vlan_flags |= vlan_flags;
5303 : : memset(&ctxt, 0, sizeof(ctxt));
5304 [ # # ]: 0 : rte_memcpy(&ctxt.info, &vsi->info, sizeof(vsi->info));
5305 : 0 : ctxt.info.valid_sections =
5306 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_VLAN_VALID);
5307 : 0 : ctxt.vsi_num = vsi->vsi_id;
5308 : :
5309 : 0 : hw = ICE_VSI_TO_HW(vsi);
5310 : 0 : ret = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5311 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
5312 : 0 : PMD_DRV_LOG(ERR,
5313 : : "update VSI for VLAN insert failed, err %d",
5314 : : ret);
5315 : 0 : return -EINVAL;
5316 : : }
5317 : :
5318 : 0 : vsi->info.valid_sections |=
5319 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_VLAN_VALID);
5320 : :
5321 : 0 : return ret;
5322 : : }
5323 : :
5324 : : /**
5325 : : * ice_vsi_set_outer_port_vlan - set the outer port VLAN and related settings
5326 : : * @vsi: VSI to configure
5327 : : * @vlan_info: packed u16 that contains the VLAN prio and ID
5328 : : * @tpid: TPID of the port VLAN
5329 : : *
5330 : : * Set the port VLAN prio, ID, and TPID.
5331 : : *
5332 : : * Enable VLAN pruning so the VSI doesn't receive any traffic that doesn't match
5333 : : * a VLAN prune rule. The caller should take care to add a VLAN prune rule that
5334 : : * matches the port VLAN ID and TPID.
5335 : : *
5336 : : * Tell hardware to strip outer VLAN tagged packets on receive and don't put
5337 : : * them in the receive descriptor. VSI(s) in port VLANs should not be aware of
5338 : : * the port VLAN ID or TPID they are assigned to.
5339 : : *
5340 : : * Tell hardware to prevent outer VLAN tag insertion on transmit and only allow
5341 : : * untagged outer packets from the transmit descriptor.
5342 : : *
5343 : : * Also, tell the hardware to insert the port VLAN on transmit.
5344 : : */
5345 : : static int
5346 : 0 : ice_vsi_set_outer_port_vlan(struct ice_vsi *vsi, u16 vlan_info, u16 tpid)
5347 : : {
5348 [ # # # # ]: 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5349 : : struct ice_vsi_ctx ctxt;
5350 : : enum ice_status status;
5351 : : u8 tag_type;
5352 : : int err = 0;
5353 : :
5354 : : if (tpid_to_vsi_outer_vlan_type(tpid, &tag_type))
5355 : : return -EINVAL;
5356 : :
5357 : : memset(&ctxt, 0, sizeof(ctxt));
5358 : :
5359 : 0 : ctxt.info = vsi->info;
5360 : :
5361 : 0 : ctxt.info.sw_flags2 |= ICE_AQ_VSI_SW_FLAG_RX_VLAN_PRUNE_ENA;
5362 : :
5363 : 0 : ctxt.info.port_based_outer_vlan = rte_cpu_to_le_16(vlan_info);
5364 : 0 : ctxt.info.outer_vlan_flags =
5365 : : (ICE_AQ_VSI_OUTER_VLAN_EMODE_SHOW <<
5366 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S) |
5367 : 0 : ((tag_type << ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
5368 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M) |
5369 : : ICE_AQ_VSI_OUTER_VLAN_BLOCK_TX_DESC |
5370 : : (ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ACCEPTUNTAGGED <<
5371 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) |
5372 : : ICE_AQ_VSI_OUTER_VLAN_PORT_BASED_INSERT;
5373 : 0 : ctxt.info.valid_sections =
5374 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID |
5375 : : ICE_AQ_VSI_PROP_SW_VALID);
5376 : :
5377 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5378 [ # # ]: 0 : if (status != ICE_SUCCESS) {
5379 : 0 : PMD_DRV_LOG(ERR,
5380 : : "update VSI for setting outer port based VLAN failed, err %d",
5381 : : status);
5382 : : err = -EINVAL;
5383 : : } else {
5384 : 0 : vsi->info.port_based_outer_vlan = ctxt.info.port_based_outer_vlan;
5385 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
5386 : 0 : vsi->info.sw_flags2 = ctxt.info.sw_flags2;
5387 : : }
5388 : :
5389 : : return err;
5390 : : }
5391 : :
5392 : : /**
5393 : : * ice_vsi_dis_outer_insertion - disable outer VLAN insertion
5394 : : * @vsi: VSI to configure
5395 : : * @info: vlan pvid info
5396 : : *
5397 : : * Disable outer VLAN insertion via VSI context. This function should only be
5398 : : * used if DVM is supported.
5399 : : *
5400 : : * Only modify the outer VLAN insertion settings. The VLAN TPID and outer VLAN
5401 : : * settings are unmodified.
5402 : : *
5403 : : * This tells the hardware to not allow VLAN tagged packets in the transmit
5404 : : * descriptor. This enables software offloaded VLAN insertion and disables
5405 : : * hardware offloaded VLAN insertion.
5406 : : */
5407 : 0 : static int ice_vsi_dis_outer_insertion(struct ice_vsi *vsi, struct ice_vsi_vlan_pvid_info *info)
5408 : : {
5409 [ # # ]: 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5410 : : struct ice_vsi_ctx ctxt;
5411 : : enum ice_status status;
5412 : : uint8_t vlan_flags = 0;
5413 : : int err = 0;
5414 : :
5415 : : memset(&ctxt, 0, sizeof(ctxt));
5416 : :
5417 : 0 : ctxt.info.valid_sections =
5418 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
5419 : : ctxt.info.port_based_inner_vlan = 0;
5420 : : /* clear current outer VLAN insertion settings */
5421 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
5422 : : ~(ICE_AQ_VSI_OUTER_VLAN_PORT_BASED_INSERT |
5423 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M);
5424 [ # # ]: 0 : if (info->config.reject.tagged == 0)
5425 : : vlan_flags |= ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ACCEPTTAGGED;
5426 [ # # ]: 0 : if (info->config.reject.untagged == 0)
5427 : 0 : vlan_flags |= ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ACCEPTUNTAGGED;
5428 : 0 : ctxt.info.outer_vlan_flags |=
5429 : : ICE_AQ_VSI_OUTER_VLAN_BLOCK_TX_DESC |
5430 : 0 : ((vlan_flags <<
5431 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) &
5432 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M);
5433 : :
5434 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5435 [ # # ]: 0 : if (!status) {
5436 : 0 : PMD_DRV_LOG(ERR,
5437 : : "update VSI for disabling outer VLAN insertion failed, err %d",
5438 : : status);
5439 : : err = -EINVAL;
5440 : : } else {
5441 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
5442 : 0 : vsi->info.port_based_inner_vlan = ctxt.info.port_based_inner_vlan;
5443 : : }
5444 : :
5445 : 0 : return err;
5446 : : }
5447 : :
5448 : : static int
5449 : 0 : ice_vlan_pvid_set(struct rte_eth_dev *dev, uint16_t pvid, int on)
5450 : : {
5451 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5452 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5453 [ # # ]: 0 : struct rte_eth_dev_data *data = pf->dev_data;
5454 : : struct ice_vsi_vlan_pvid_info info;
5455 : : int ret;
5456 : :
5457 : : memset(&info, 0, sizeof(info));
5458 : 0 : info.on = on;
5459 [ # # ]: 0 : if (info.on) {
5460 : 0 : info.config.pvid = pvid;
5461 : : } else {
5462 : 0 : info.config.reject.tagged =
5463 : 0 : data->dev_conf.txmode.hw_vlan_reject_tagged;
5464 : 0 : info.config.reject.untagged =
5465 : 0 : data->dev_conf.txmode.hw_vlan_reject_untagged;
5466 : : }
5467 : :
5468 [ # # ]: 0 : if (ice_is_dvm_ena(&vsi->adapter->hw)) {
5469 [ # # ]: 0 : if (on)
5470 : 0 : return ice_vsi_set_outer_port_vlan(vsi, pvid, pf->outer_ethertype);
5471 : : else
5472 : 0 : return ice_vsi_dis_outer_insertion(vsi, &info);
5473 : : }
5474 : :
5475 : 0 : ret = ice_vsi_vlan_pvid_set(vsi, &info);
5476 [ # # ]: 0 : if (ret < 0) {
5477 : 0 : PMD_DRV_LOG(ERR, "Failed to set pvid.");
5478 : 0 : return -EINVAL;
5479 : : }
5480 : :
5481 : : return 0;
5482 : : }
5483 : :
5484 : 0 : static int ice_vsi_ena_outer_insertion(struct ice_vsi *vsi, uint16_t tpid)
5485 : : {
5486 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5487 : : struct ice_vsi_ctx ctxt;
5488 : : enum ice_status status;
5489 : : int err = 0;
5490 : : u8 tag_type;
5491 : : /* do not allow modifying VLAN stripping when a port VLAN is configured
5492 : : * on this VSI
5493 : : */
5494 [ # # ]: 0 : if (vsi->info.port_based_outer_vlan)
5495 : : return 0;
5496 : :
5497 : : if (tpid_to_vsi_outer_vlan_type(tpid, &tag_type))
5498 : : return -EINVAL;
5499 : :
5500 : : memset(&ctxt, 0, sizeof(ctxt));
5501 : 0 : ctxt.info.valid_sections =
5502 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
5503 : : /* clear current outer VLAN insertion settings */
5504 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
5505 : : ~(ICE_AQ_VSI_OUTER_VLAN_PORT_BASED_INSERT |
5506 : : ICE_AQ_VSI_OUTER_VLAN_BLOCK_TX_DESC |
5507 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M |
5508 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M);
5509 : 0 : ctxt.info.outer_vlan_flags |=
5510 : : ((ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ALL <<
5511 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) &
5512 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M) |
5513 : 0 : ((tag_type << ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
5514 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M);
5515 : :
5516 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5517 [ # # ]: 0 : if (status) {
5518 : 0 : PMD_DRV_LOG(ERR, "Update VSI failed to enable outer VLAN stripping");
5519 : : err = -EIO;
5520 : : } else {
5521 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
5522 : : }
5523 : :
5524 : : return err;
5525 : : }
5526 : :
5527 : : static int
5528 : 0 : ice_vlan_tpid_set(struct rte_eth_dev *dev,
5529 : : enum rte_vlan_type vlan_type,
5530 : : uint16_t tpid)
5531 : : {
5532 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5533 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5534 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5535 : 0 : uint64_t qinq = dev->data->dev_conf.rxmode.offloads &
5536 : : RTE_ETH_RX_OFFLOAD_QINQ_STRIP;
5537 : : int err = 0;
5538 : :
5539 [ # # ]: 0 : if ((vlan_type != RTE_ETH_VLAN_TYPE_INNER &&
5540 : 0 : vlan_type != RTE_ETH_VLAN_TYPE_OUTER) ||
5541 [ # # # # ]: 0 : (!qinq && vlan_type == RTE_ETH_VLAN_TYPE_INNER) ||
5542 : 0 : !ice_is_supported_port_vlan_proto(hw, tpid)) {
5543 : 0 : PMD_DRV_LOG(ERR,
5544 : : "Unsupported vlan type.");
5545 : 0 : return -EINVAL;
5546 : : }
5547 : :
5548 : 0 : err = ice_vsi_ena_outer_insertion(vsi, tpid);
5549 [ # # ]: 0 : if (!err)
5550 : 0 : pf->outer_ethertype = tpid;
5551 : :
5552 : : return err;
5553 : : }
5554 : :
5555 : : static int
5556 : 0 : ice_get_eeprom_length(struct rte_eth_dev *dev)
5557 : : {
5558 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5559 : :
5560 : 0 : return hw->flash.flash_size;
5561 : : }
5562 : :
5563 : : static int
5564 : 0 : ice_get_eeprom(struct rte_eth_dev *dev,
5565 : : struct rte_dev_eeprom_info *eeprom)
5566 : : {
5567 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5568 : : enum ice_status status = ICE_SUCCESS;
5569 : 0 : uint8_t *data = eeprom->data;
5570 : :
5571 : 0 : eeprom->magic = hw->vendor_id | (hw->device_id << 16);
5572 : :
5573 : 0 : status = ice_acquire_nvm(hw, ICE_RES_READ);
5574 [ # # ]: 0 : if (status) {
5575 : 0 : PMD_DRV_LOG(ERR, "acquire nvm failed.");
5576 : 0 : return -EIO;
5577 : : }
5578 : :
5579 : 0 : status = ice_read_flat_nvm(hw, eeprom->offset, &eeprom->length,
5580 : : data, false);
5581 : :
5582 : 0 : ice_release_nvm(hw);
5583 : :
5584 [ # # ]: 0 : if (status) {
5585 : 0 : PMD_DRV_LOG(ERR, "EEPROM read failed.");
5586 : 0 : return -EIO;
5587 : : }
5588 : :
5589 : : return 0;
5590 : : }
5591 : :
5592 : : static int
5593 : 0 : ice_get_module_info(struct rte_eth_dev *dev,
5594 : : struct rte_eth_dev_module_info *modinfo)
5595 : : {
5596 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5597 : : enum ice_status status;
5598 : 0 : u8 sff8472_comp = 0;
5599 : 0 : u8 sff8472_swap = 0;
5600 : 0 : u8 sff8636_rev = 0;
5601 : 0 : u8 value = 0;
5602 : :
5603 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR, 0x00, 0x00,
5604 : : 0, &value, 1, 0, NULL);
5605 [ # # ]: 0 : if (status)
5606 : : return -EIO;
5607 : :
5608 [ # # # ]: 0 : switch (value) {
5609 : 0 : case ICE_MODULE_TYPE_SFP:
5610 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR,
5611 : : ICE_MODULE_SFF_8472_COMP, 0x00, 0,
5612 : : &sff8472_comp, 1, 0, NULL);
5613 [ # # ]: 0 : if (status)
5614 : : return -EIO;
5615 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR,
5616 : : ICE_MODULE_SFF_8472_SWAP, 0x00, 0,
5617 : : &sff8472_swap, 1, 0, NULL);
5618 [ # # ]: 0 : if (status)
5619 : : return -EIO;
5620 : :
5621 [ # # ]: 0 : if (sff8472_swap & ICE_MODULE_SFF_ADDR_MODE) {
5622 : 0 : modinfo->type = ICE_MODULE_SFF_8079;
5623 : 0 : modinfo->eeprom_len = ICE_MODULE_SFF_8079_LEN;
5624 [ # # # # ]: 0 : } else if (sff8472_comp &&
5625 : : (sff8472_swap & ICE_MODULE_SFF_DIAG_CAPAB)) {
5626 : 0 : modinfo->type = ICE_MODULE_SFF_8472;
5627 : 0 : modinfo->eeprom_len = ICE_MODULE_SFF_8472_LEN;
5628 : : } else {
5629 : 0 : modinfo->type = ICE_MODULE_SFF_8079;
5630 : 0 : modinfo->eeprom_len = ICE_MODULE_SFF_8079_LEN;
5631 : : }
5632 : : break;
5633 : 0 : case ICE_MODULE_TYPE_QSFP_PLUS:
5634 : : case ICE_MODULE_TYPE_QSFP28:
5635 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR,
5636 : : ICE_MODULE_REVISION_ADDR, 0x00, 0,
5637 : : &sff8636_rev, 1, 0, NULL);
5638 [ # # ]: 0 : if (status)
5639 : : return -EIO;
5640 : : /* Check revision compliance */
5641 [ # # ]: 0 : if (sff8636_rev > 0x02) {
5642 : : /* Module is SFF-8636 compliant */
5643 : 0 : modinfo->type = ICE_MODULE_SFF_8636;
5644 : 0 : modinfo->eeprom_len = ICE_MODULE_QSFP_MAX_LEN;
5645 : : } else {
5646 : 0 : modinfo->type = ICE_MODULE_SFF_8436;
5647 : 0 : modinfo->eeprom_len = ICE_MODULE_QSFP_MAX_LEN;
5648 : : }
5649 : : break;
5650 : 0 : default:
5651 : 0 : PMD_DRV_LOG(WARNING, "SFF Module Type not recognized.\n");
5652 : 0 : return -EINVAL;
5653 : : }
5654 : : return 0;
5655 : : }
5656 : :
5657 : : static int
5658 : 0 : ice_get_module_eeprom(struct rte_eth_dev *dev,
5659 : : struct rte_dev_eeprom_info *info)
5660 : : {
5661 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5662 : : #define SFF_READ_BLOCK_SIZE 8
5663 : : #define I2C_BUSY_TRY_TIMES 4
5664 : : #define I2C_USLEEP_MIN_TIME 1500
5665 : : #define I2C_USLEEP_MAX_TIME 2500
5666 : 0 : uint8_t value[SFF_READ_BLOCK_SIZE] = {0};
5667 : : uint8_t addr = ICE_I2C_EEPROM_DEV_ADDR;
5668 : : uint8_t *data = NULL;
5669 : : enum ice_status status;
5670 : : bool is_sfp = false;
5671 : : uint32_t i, j;
5672 : : uint32_t offset = 0;
5673 : : uint8_t page = 0;
5674 : :
5675 [ # # # # : 0 : if (!info || !info->length || !info->data)
# # ]
5676 : : return -EINVAL;
5677 : :
5678 : 0 : status = ice_aq_sff_eeprom(hw, 0, addr, offset, page, 0, value, 1, 0,
5679 : : NULL);
5680 [ # # ]: 0 : if (status)
5681 : : return -EIO;
5682 : :
5683 [ # # ]: 0 : if (value[0] == ICE_MODULE_TYPE_SFP)
5684 : : is_sfp = true;
5685 : :
5686 : 0 : data = info->data;
5687 : 0 : memset(data, 0, info->length);
5688 [ # # ]: 0 : for (i = 0; i < info->length; i += SFF_READ_BLOCK_SIZE) {
5689 : 0 : offset = i + info->offset;
5690 : : page = 0;
5691 : :
5692 : : /* Check if we need to access the other memory page */
5693 [ # # ]: 0 : if (is_sfp) {
5694 [ # # ]: 0 : if (offset >= ICE_MODULE_SFF_8079_LEN) {
5695 : 0 : offset -= ICE_MODULE_SFF_8079_LEN;
5696 : : addr = ICE_I2C_EEPROM_DEV_ADDR2;
5697 : : }
5698 : : } else {
5699 [ # # ]: 0 : while (offset >= ICE_MODULE_SFF_8436_LEN) {
5700 : : /* Compute memory page number and offset. */
5701 : 0 : offset -= ICE_MODULE_SFF_8436_LEN / 2;
5702 : 0 : page++;
5703 : : }
5704 : : }
5705 : :
5706 : : /* Bit 2 of eeprom address 0x02 declares upper
5707 : : * pages are disabled on QSFP modules.
5708 : : * SFP modules only ever use page 0.
5709 : : */
5710 [ # # # # ]: 0 : if (page == 0 || !(data[0x2] & 0x4)) {
5711 : : /* If i2c bus is busy due to slow page change or
5712 : : * link management access, call can fail.
5713 : : * This is normal. So we retry this a few times.
5714 : : */
5715 [ # # ]: 0 : for (j = 0; j < I2C_BUSY_TRY_TIMES; j++) {
5716 : 0 : status = ice_aq_sff_eeprom(hw, 0, addr, offset,
5717 : 0 : page, !is_sfp, value,
5718 : : SFF_READ_BLOCK_SIZE,
5719 : : 0, NULL);
5720 : 0 : PMD_DRV_LOG(DEBUG, "SFF %02X %02X %02X %X = "
5721 : : "%02X%02X%02X%02X."
5722 : : "%02X%02X%02X%02X (%X)\n",
5723 : : addr, offset, page, is_sfp,
5724 : : value[0], value[1],
5725 : : value[2], value[3],
5726 : : value[4], value[5],
5727 : : value[6], value[7],
5728 : : status);
5729 [ # # ]: 0 : if (status) {
5730 : 0 : usleep_range(I2C_USLEEP_MIN_TIME,
5731 : : I2C_USLEEP_MAX_TIME);
5732 : : memset(value, 0, SFF_READ_BLOCK_SIZE);
5733 : : continue;
5734 : : }
5735 : : break;
5736 : : }
5737 : :
5738 : : /* Make sure we have enough room for the new block */
5739 [ # # ]: 0 : if ((i + SFF_READ_BLOCK_SIZE) <= info->length)
5740 : 0 : memcpy(data + i, value, SFF_READ_BLOCK_SIZE);
5741 : : }
5742 : : }
5743 : :
5744 : : return 0;
5745 : : }
5746 : :
5747 : : static void
5748 : : ice_stat_update_32(struct ice_hw *hw,
5749 : : uint32_t reg,
5750 : : bool offset_loaded,
5751 : : uint64_t *offset,
5752 : : uint64_t *stat)
5753 : : {
5754 : : uint64_t new_data;
5755 : :
5756 : 0 : new_data = (uint64_t)ICE_READ_REG(hw, reg);
5757 [ # # # # : 0 : if (!offset_loaded)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # ]
5758 : 0 : *offset = new_data;
5759 : :
5760 [ # # # # : 0 : if (new_data >= *offset)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # ]
5761 : 0 : *stat = (uint64_t)(new_data - *offset);
5762 : : else
5763 : 0 : *stat = (uint64_t)((new_data +
5764 : : ((uint64_t)1 << ICE_32_BIT_WIDTH))
5765 : : - *offset);
5766 : : }
5767 : :
5768 : : static void
5769 : : ice_stat_update_40(struct ice_hw *hw,
5770 : : uint32_t hireg,
5771 : : uint32_t loreg,
5772 : : bool offset_loaded,
5773 : : uint64_t *offset,
5774 : : uint64_t *stat)
5775 : : {
5776 : : uint64_t new_data;
5777 : :
5778 : 0 : new_data = (uint64_t)ICE_READ_REG(hw, loreg);
5779 : 0 : new_data |= (uint64_t)(ICE_READ_REG(hw, hireg) & ICE_8_BIT_MASK) <<
5780 : : ICE_32_BIT_WIDTH;
5781 : :
5782 [ # # # # : 0 : if (!offset_loaded)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# ]
5783 : 0 : *offset = new_data;
5784 : :
5785 [ # # # # : 0 : if (new_data >= *offset)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# ]
5786 : 0 : *stat = new_data - *offset;
5787 : : else
5788 : 0 : *stat = (uint64_t)((new_data +
5789 : : ((uint64_t)1 << ICE_40_BIT_WIDTH)) -
5790 : : *offset);
5791 : :
5792 : 0 : *stat &= ICE_40_BIT_MASK;
5793 : : }
5794 : :
5795 : : /* Get all the statistics of a VSI */
5796 : : static void
5797 : 0 : ice_update_vsi_stats(struct ice_vsi *vsi)
5798 : : {
5799 : : struct ice_eth_stats *oes = &vsi->eth_stats_offset;
5800 : : struct ice_eth_stats *nes = &vsi->eth_stats;
5801 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5802 : 0 : int idx = rte_le_to_cpu_16(vsi->vsi_id);
5803 : :
5804 : 0 : ice_stat_update_40(hw, GLV_GORCH(idx), GLV_GORCL(idx),
5805 : 0 : vsi->offset_loaded, &oes->rx_bytes,
5806 : : &nes->rx_bytes);
5807 : 0 : ice_stat_update_40(hw, GLV_UPRCH(idx), GLV_UPRCL(idx),
5808 : 0 : vsi->offset_loaded, &oes->rx_unicast,
5809 : : &nes->rx_unicast);
5810 : 0 : ice_stat_update_40(hw, GLV_MPRCH(idx), GLV_MPRCL(idx),
5811 : 0 : vsi->offset_loaded, &oes->rx_multicast,
5812 : : &nes->rx_multicast);
5813 : 0 : ice_stat_update_40(hw, GLV_BPRCH(idx), GLV_BPRCL(idx),
5814 : 0 : vsi->offset_loaded, &oes->rx_broadcast,
5815 : : &nes->rx_broadcast);
5816 : : /* enlarge the limitation when rx_bytes overflowed */
5817 [ # # ]: 0 : if (vsi->offset_loaded) {
5818 [ # # ]: 0 : if (ICE_RXTX_BYTES_LOW(vsi->old_rx_bytes) > nes->rx_bytes)
5819 : 0 : nes->rx_bytes += (uint64_t)1 << ICE_40_BIT_WIDTH;
5820 : 0 : nes->rx_bytes += ICE_RXTX_BYTES_HIGH(vsi->old_rx_bytes);
5821 : : }
5822 : 0 : vsi->old_rx_bytes = nes->rx_bytes;
5823 : : /* exclude CRC bytes */
5824 : 0 : nes->rx_bytes -= (nes->rx_unicast + nes->rx_multicast +
5825 : 0 : nes->rx_broadcast) * RTE_ETHER_CRC_LEN;
5826 : :
5827 : 0 : ice_stat_update_32(hw, GLV_RDPC(idx), vsi->offset_loaded,
5828 : : &oes->rx_discards, &nes->rx_discards);
5829 : : /* GLV_REPC not supported */
5830 : : /* GLV_RMPC not supported */
5831 : 0 : ice_stat_update_32(hw, GLSWID_RUPP(idx), vsi->offset_loaded,
5832 : : &oes->rx_unknown_protocol,
5833 : : &nes->rx_unknown_protocol);
5834 : 0 : ice_stat_update_40(hw, GLV_GOTCH(idx), GLV_GOTCL(idx),
5835 : 0 : vsi->offset_loaded, &oes->tx_bytes,
5836 : : &nes->tx_bytes);
5837 : 0 : ice_stat_update_40(hw, GLV_UPTCH(idx), GLV_UPTCL(idx),
5838 : 0 : vsi->offset_loaded, &oes->tx_unicast,
5839 : : &nes->tx_unicast);
5840 : 0 : ice_stat_update_40(hw, GLV_MPTCH(idx), GLV_MPTCL(idx),
5841 : 0 : vsi->offset_loaded, &oes->tx_multicast,
5842 : : &nes->tx_multicast);
5843 : 0 : ice_stat_update_40(hw, GLV_BPTCH(idx), GLV_BPTCL(idx),
5844 : 0 : vsi->offset_loaded, &oes->tx_broadcast,
5845 : : &nes->tx_broadcast);
5846 : : /* GLV_TDPC not supported */
5847 : 0 : ice_stat_update_32(hw, GLV_TEPC(idx), vsi->offset_loaded,
5848 : : &oes->tx_errors, &nes->tx_errors);
5849 : : /* enlarge the limitation when tx_bytes overflowed */
5850 [ # # ]: 0 : if (vsi->offset_loaded) {
5851 [ # # ]: 0 : if (ICE_RXTX_BYTES_LOW(vsi->old_tx_bytes) > nes->tx_bytes)
5852 : 0 : nes->tx_bytes += (uint64_t)1 << ICE_40_BIT_WIDTH;
5853 : 0 : nes->tx_bytes += ICE_RXTX_BYTES_HIGH(vsi->old_tx_bytes);
5854 : : }
5855 : 0 : vsi->old_tx_bytes = nes->tx_bytes;
5856 : 0 : vsi->offset_loaded = true;
5857 : :
5858 : 0 : PMD_DRV_LOG(DEBUG, "************** VSI[%u] stats start **************",
5859 : : vsi->vsi_id);
5860 : 0 : PMD_DRV_LOG(DEBUG, "rx_bytes: %"PRIu64"", nes->rx_bytes);
5861 : 0 : PMD_DRV_LOG(DEBUG, "rx_unicast: %"PRIu64"", nes->rx_unicast);
5862 : 0 : PMD_DRV_LOG(DEBUG, "rx_multicast: %"PRIu64"", nes->rx_multicast);
5863 : 0 : PMD_DRV_LOG(DEBUG, "rx_broadcast: %"PRIu64"", nes->rx_broadcast);
5864 : 0 : PMD_DRV_LOG(DEBUG, "rx_discards: %"PRIu64"", nes->rx_discards);
5865 : 0 : PMD_DRV_LOG(DEBUG, "rx_unknown_protocol: %"PRIu64"",
5866 : : nes->rx_unknown_protocol);
5867 : 0 : PMD_DRV_LOG(DEBUG, "tx_bytes: %"PRIu64"", nes->tx_bytes);
5868 : 0 : PMD_DRV_LOG(DEBUG, "tx_unicast: %"PRIu64"", nes->tx_unicast);
5869 : 0 : PMD_DRV_LOG(DEBUG, "tx_multicast: %"PRIu64"", nes->tx_multicast);
5870 : 0 : PMD_DRV_LOG(DEBUG, "tx_broadcast: %"PRIu64"", nes->tx_broadcast);
5871 : 0 : PMD_DRV_LOG(DEBUG, "tx_discards: %"PRIu64"", nes->tx_discards);
5872 : 0 : PMD_DRV_LOG(DEBUG, "tx_errors: %"PRIu64"", nes->tx_errors);
5873 : 0 : PMD_DRV_LOG(DEBUG, "************** VSI[%u] stats end ****************",
5874 : : vsi->vsi_id);
5875 : 0 : }
5876 : :
5877 : : static void
5878 : 0 : ice_read_stats_registers(struct ice_pf *pf, struct ice_hw *hw)
5879 : : {
5880 : : struct ice_hw_port_stats *ns = &pf->stats; /* new stats */
5881 : : struct ice_hw_port_stats *os = &pf->stats_offset; /* old stats */
5882 : :
5883 : : /* Get statistics of struct ice_eth_stats */
5884 : 0 : ice_stat_update_40(hw, GLPRT_GORCH(hw->port_info->lport),
5885 : 0 : GLPRT_GORCL(hw->port_info->lport),
5886 : 0 : pf->offset_loaded, &os->eth.rx_bytes,
5887 : : &ns->eth.rx_bytes);
5888 : 0 : ice_stat_update_40(hw, GLPRT_UPRCH(hw->port_info->lport),
5889 : 0 : GLPRT_UPRCL(hw->port_info->lport),
5890 : 0 : pf->offset_loaded, &os->eth.rx_unicast,
5891 : : &ns->eth.rx_unicast);
5892 : 0 : ice_stat_update_40(hw, GLPRT_MPRCH(hw->port_info->lport),
5893 : 0 : GLPRT_MPRCL(hw->port_info->lport),
5894 : 0 : pf->offset_loaded, &os->eth.rx_multicast,
5895 : : &ns->eth.rx_multicast);
5896 : 0 : ice_stat_update_40(hw, GLPRT_BPRCH(hw->port_info->lport),
5897 : 0 : GLPRT_BPRCL(hw->port_info->lport),
5898 : 0 : pf->offset_loaded, &os->eth.rx_broadcast,
5899 : : &ns->eth.rx_broadcast);
5900 : : ice_stat_update_32(hw, PRTRPB_RDPC,
5901 : 0 : pf->offset_loaded, &os->eth.rx_discards,
5902 : : &ns->eth.rx_discards);
5903 : : /* enlarge the limitation when rx_bytes overflowed */
5904 [ # # ]: 0 : if (pf->offset_loaded) {
5905 [ # # ]: 0 : if (ICE_RXTX_BYTES_LOW(pf->old_rx_bytes) > ns->eth.rx_bytes)
5906 : 0 : ns->eth.rx_bytes += (uint64_t)1 << ICE_40_BIT_WIDTH;
5907 : 0 : ns->eth.rx_bytes += ICE_RXTX_BYTES_HIGH(pf->old_rx_bytes);
5908 : : }
5909 : 0 : pf->old_rx_bytes = ns->eth.rx_bytes;
5910 : :
5911 : : /* Workaround: CRC size should not be included in byte statistics,
5912 : : * so subtract RTE_ETHER_CRC_LEN from the byte counter for each rx
5913 : : * packet.
5914 : : */
5915 : 0 : ns->eth.rx_bytes -= (ns->eth.rx_unicast + ns->eth.rx_multicast +
5916 : 0 : ns->eth.rx_broadcast) * RTE_ETHER_CRC_LEN;
5917 : :
5918 : : /* GLPRT_REPC not supported */
5919 : : /* GLPRT_RMPC not supported */
5920 : 0 : ice_stat_update_32(hw, GLSWID_RUPP(hw->port_info->lport),
5921 : : pf->offset_loaded,
5922 : : &os->eth.rx_unknown_protocol,
5923 : : &ns->eth.rx_unknown_protocol);
5924 : 0 : ice_stat_update_40(hw, GLPRT_GOTCH(hw->port_info->lport),
5925 : 0 : GLPRT_GOTCL(hw->port_info->lport),
5926 : 0 : pf->offset_loaded, &os->eth.tx_bytes,
5927 : : &ns->eth.tx_bytes);
5928 : 0 : ice_stat_update_40(hw, GLPRT_UPTCH(hw->port_info->lport),
5929 : 0 : GLPRT_UPTCL(hw->port_info->lport),
5930 : 0 : pf->offset_loaded, &os->eth.tx_unicast,
5931 : : &ns->eth.tx_unicast);
5932 : 0 : ice_stat_update_40(hw, GLPRT_MPTCH(hw->port_info->lport),
5933 : 0 : GLPRT_MPTCL(hw->port_info->lport),
5934 : 0 : pf->offset_loaded, &os->eth.tx_multicast,
5935 : : &ns->eth.tx_multicast);
5936 : 0 : ice_stat_update_40(hw, GLPRT_BPTCH(hw->port_info->lport),
5937 : 0 : GLPRT_BPTCL(hw->port_info->lport),
5938 : 0 : pf->offset_loaded, &os->eth.tx_broadcast,
5939 : : &ns->eth.tx_broadcast);
5940 : : /* enlarge the limitation when tx_bytes overflowed */
5941 [ # # ]: 0 : if (pf->offset_loaded) {
5942 [ # # ]: 0 : if (ICE_RXTX_BYTES_LOW(pf->old_tx_bytes) > ns->eth.tx_bytes)
5943 : 0 : ns->eth.tx_bytes += (uint64_t)1 << ICE_40_BIT_WIDTH;
5944 : 0 : ns->eth.tx_bytes += ICE_RXTX_BYTES_HIGH(pf->old_tx_bytes);
5945 : : }
5946 : 0 : pf->old_tx_bytes = ns->eth.tx_bytes;
5947 : 0 : ns->eth.tx_bytes -= (ns->eth.tx_unicast + ns->eth.tx_multicast +
5948 : 0 : ns->eth.tx_broadcast) * RTE_ETHER_CRC_LEN;
5949 : :
5950 : : /* GLPRT_TEPC not supported */
5951 : :
5952 : : /* additional port specific stats */
5953 : 0 : ice_stat_update_32(hw, GLPRT_TDOLD(hw->port_info->lport),
5954 : : pf->offset_loaded, &os->tx_dropped_link_down,
5955 : : &ns->tx_dropped_link_down);
5956 : 0 : ice_stat_update_32(hw, GLPRT_CRCERRS(hw->port_info->lport),
5957 : 0 : pf->offset_loaded, &os->crc_errors,
5958 : : &ns->crc_errors);
5959 : 0 : ice_stat_update_32(hw, GLPRT_ILLERRC(hw->port_info->lport),
5960 : 0 : pf->offset_loaded, &os->illegal_bytes,
5961 : : &ns->illegal_bytes);
5962 : : /* GLPRT_ERRBC not supported */
5963 : 0 : ice_stat_update_32(hw, GLPRT_MLFC(hw->port_info->lport),
5964 : 0 : pf->offset_loaded, &os->mac_local_faults,
5965 : : &ns->mac_local_faults);
5966 : 0 : ice_stat_update_32(hw, GLPRT_MRFC(hw->port_info->lport),
5967 : 0 : pf->offset_loaded, &os->mac_remote_faults,
5968 : : &ns->mac_remote_faults);
5969 : :
5970 : 0 : ice_stat_update_32(hw, GLPRT_RLEC(hw->port_info->lport),
5971 : 0 : pf->offset_loaded, &os->rx_len_errors,
5972 : : &ns->rx_len_errors);
5973 : :
5974 : 0 : ice_stat_update_32(hw, GLPRT_LXONRXC(hw->port_info->lport),
5975 : 0 : pf->offset_loaded, &os->link_xon_rx,
5976 : : &ns->link_xon_rx);
5977 : 0 : ice_stat_update_32(hw, GLPRT_LXOFFRXC(hw->port_info->lport),
5978 : 0 : pf->offset_loaded, &os->link_xoff_rx,
5979 : : &ns->link_xoff_rx);
5980 : 0 : ice_stat_update_32(hw, GLPRT_LXONTXC(hw->port_info->lport),
5981 : 0 : pf->offset_loaded, &os->link_xon_tx,
5982 : : &ns->link_xon_tx);
5983 : 0 : ice_stat_update_32(hw, GLPRT_LXOFFTXC(hw->port_info->lport),
5984 : 0 : pf->offset_loaded, &os->link_xoff_tx,
5985 : : &ns->link_xoff_tx);
5986 : 0 : ice_stat_update_40(hw, GLPRT_PRC64H(hw->port_info->lport),
5987 : 0 : GLPRT_PRC64L(hw->port_info->lport),
5988 : 0 : pf->offset_loaded, &os->rx_size_64,
5989 : : &ns->rx_size_64);
5990 : 0 : ice_stat_update_40(hw, GLPRT_PRC127H(hw->port_info->lport),
5991 : 0 : GLPRT_PRC127L(hw->port_info->lport),
5992 : 0 : pf->offset_loaded, &os->rx_size_127,
5993 : : &ns->rx_size_127);
5994 : 0 : ice_stat_update_40(hw, GLPRT_PRC255H(hw->port_info->lport),
5995 : 0 : GLPRT_PRC255L(hw->port_info->lport),
5996 : 0 : pf->offset_loaded, &os->rx_size_255,
5997 : : &ns->rx_size_255);
5998 : 0 : ice_stat_update_40(hw, GLPRT_PRC511H(hw->port_info->lport),
5999 : 0 : GLPRT_PRC511L(hw->port_info->lport),
6000 : 0 : pf->offset_loaded, &os->rx_size_511,
6001 : : &ns->rx_size_511);
6002 : 0 : ice_stat_update_40(hw, GLPRT_PRC1023H(hw->port_info->lport),
6003 : 0 : GLPRT_PRC1023L(hw->port_info->lport),
6004 : 0 : pf->offset_loaded, &os->rx_size_1023,
6005 : : &ns->rx_size_1023);
6006 : 0 : ice_stat_update_40(hw, GLPRT_PRC1522H(hw->port_info->lport),
6007 : 0 : GLPRT_PRC1522L(hw->port_info->lport),
6008 : 0 : pf->offset_loaded, &os->rx_size_1522,
6009 : : &ns->rx_size_1522);
6010 : 0 : ice_stat_update_40(hw, GLPRT_PRC9522H(hw->port_info->lport),
6011 : 0 : GLPRT_PRC9522L(hw->port_info->lport),
6012 : 0 : pf->offset_loaded, &os->rx_size_big,
6013 : : &ns->rx_size_big);
6014 : 0 : ice_stat_update_32(hw, GLPRT_RUC(hw->port_info->lport),
6015 : 0 : pf->offset_loaded, &os->rx_undersize,
6016 : : &ns->rx_undersize);
6017 : 0 : ice_stat_update_32(hw, GLPRT_RFC(hw->port_info->lport),
6018 : 0 : pf->offset_loaded, &os->rx_fragments,
6019 : : &ns->rx_fragments);
6020 : 0 : ice_stat_update_32(hw, GLPRT_ROC(hw->port_info->lport),
6021 : 0 : pf->offset_loaded, &os->rx_oversize,
6022 : : &ns->rx_oversize);
6023 : 0 : ice_stat_update_32(hw, GLPRT_RJC(hw->port_info->lport),
6024 : 0 : pf->offset_loaded, &os->rx_jabber,
6025 : : &ns->rx_jabber);
6026 : 0 : ice_stat_update_40(hw, GLPRT_PTC64H(hw->port_info->lport),
6027 : 0 : GLPRT_PTC64L(hw->port_info->lport),
6028 : 0 : pf->offset_loaded, &os->tx_size_64,
6029 : : &ns->tx_size_64);
6030 : 0 : ice_stat_update_40(hw, GLPRT_PTC127H(hw->port_info->lport),
6031 : 0 : GLPRT_PTC127L(hw->port_info->lport),
6032 : 0 : pf->offset_loaded, &os->tx_size_127,
6033 : : &ns->tx_size_127);
6034 : 0 : ice_stat_update_40(hw, GLPRT_PTC255H(hw->port_info->lport),
6035 : 0 : GLPRT_PTC255L(hw->port_info->lport),
6036 : 0 : pf->offset_loaded, &os->tx_size_255,
6037 : : &ns->tx_size_255);
6038 : 0 : ice_stat_update_40(hw, GLPRT_PTC511H(hw->port_info->lport),
6039 : 0 : GLPRT_PTC511L(hw->port_info->lport),
6040 : 0 : pf->offset_loaded, &os->tx_size_511,
6041 : : &ns->tx_size_511);
6042 : 0 : ice_stat_update_40(hw, GLPRT_PTC1023H(hw->port_info->lport),
6043 : 0 : GLPRT_PTC1023L(hw->port_info->lport),
6044 : 0 : pf->offset_loaded, &os->tx_size_1023,
6045 : : &ns->tx_size_1023);
6046 : 0 : ice_stat_update_40(hw, GLPRT_PTC1522H(hw->port_info->lport),
6047 : 0 : GLPRT_PTC1522L(hw->port_info->lport),
6048 : 0 : pf->offset_loaded, &os->tx_size_1522,
6049 : : &ns->tx_size_1522);
6050 : 0 : ice_stat_update_40(hw, GLPRT_PTC9522H(hw->port_info->lport),
6051 : 0 : GLPRT_PTC9522L(hw->port_info->lport),
6052 : 0 : pf->offset_loaded, &os->tx_size_big,
6053 : : &ns->tx_size_big);
6054 : :
6055 : : /* GLPRT_MSPDC not supported */
6056 : : /* GLPRT_XEC not supported */
6057 : :
6058 : 0 : pf->offset_loaded = true;
6059 : :
6060 [ # # ]: 0 : if (pf->main_vsi)
6061 : 0 : ice_update_vsi_stats(pf->main_vsi);
6062 : 0 : }
6063 : :
6064 : : /* Get all statistics of a port */
6065 : : static int
6066 : 0 : ice_stats_get(struct rte_eth_dev *dev, struct rte_eth_stats *stats)
6067 : : {
6068 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
6069 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6070 : : struct ice_hw_port_stats *ns = &pf->stats; /* new stats */
6071 : :
6072 : : /* call read registers - updates values, now write them to struct */
6073 : 0 : ice_read_stats_registers(pf, hw);
6074 : :
6075 : 0 : stats->ipackets = pf->main_vsi->eth_stats.rx_unicast +
6076 : 0 : pf->main_vsi->eth_stats.rx_multicast +
6077 : 0 : pf->main_vsi->eth_stats.rx_broadcast -
6078 : 0 : pf->main_vsi->eth_stats.rx_discards;
6079 : 0 : stats->opackets = ns->eth.tx_unicast +
6080 : 0 : ns->eth.tx_multicast +
6081 : 0 : ns->eth.tx_broadcast;
6082 : 0 : stats->ibytes = pf->main_vsi->eth_stats.rx_bytes;
6083 : 0 : stats->obytes = ns->eth.tx_bytes;
6084 : 0 : stats->oerrors = ns->eth.tx_errors +
6085 : 0 : pf->main_vsi->eth_stats.tx_errors;
6086 : :
6087 : : /* Rx Errors */
6088 : 0 : stats->imissed = ns->eth.rx_discards +
6089 : : pf->main_vsi->eth_stats.rx_discards;
6090 : 0 : stats->ierrors = ns->crc_errors +
6091 : 0 : ns->rx_undersize +
6092 : 0 : ns->rx_oversize + ns->rx_fragments + ns->rx_jabber;
6093 : :
6094 : 0 : PMD_DRV_LOG(DEBUG, "*************** PF stats start *****************");
6095 : 0 : PMD_DRV_LOG(DEBUG, "rx_bytes: %"PRIu64"", ns->eth.rx_bytes);
6096 : 0 : PMD_DRV_LOG(DEBUG, "rx_unicast: %"PRIu64"", ns->eth.rx_unicast);
6097 : 0 : PMD_DRV_LOG(DEBUG, "rx_multicast:%"PRIu64"", ns->eth.rx_multicast);
6098 : 0 : PMD_DRV_LOG(DEBUG, "rx_broadcast:%"PRIu64"", ns->eth.rx_broadcast);
6099 : 0 : PMD_DRV_LOG(DEBUG, "rx_discards:%"PRIu64"", ns->eth.rx_discards);
6100 : 0 : PMD_DRV_LOG(DEBUG, "vsi rx_discards:%"PRIu64"",
6101 : : pf->main_vsi->eth_stats.rx_discards);
6102 : 0 : PMD_DRV_LOG(DEBUG, "rx_unknown_protocol: %"PRIu64"",
6103 : : ns->eth.rx_unknown_protocol);
6104 : 0 : PMD_DRV_LOG(DEBUG, "tx_bytes: %"PRIu64"", ns->eth.tx_bytes);
6105 : 0 : PMD_DRV_LOG(DEBUG, "tx_unicast: %"PRIu64"", ns->eth.tx_unicast);
6106 : 0 : PMD_DRV_LOG(DEBUG, "tx_multicast:%"PRIu64"", ns->eth.tx_multicast);
6107 : 0 : PMD_DRV_LOG(DEBUG, "tx_broadcast:%"PRIu64"", ns->eth.tx_broadcast);
6108 : 0 : PMD_DRV_LOG(DEBUG, "tx_discards:%"PRIu64"", ns->eth.tx_discards);
6109 : 0 : PMD_DRV_LOG(DEBUG, "vsi tx_discards:%"PRIu64"",
6110 : : pf->main_vsi->eth_stats.tx_discards);
6111 : 0 : PMD_DRV_LOG(DEBUG, "tx_errors: %"PRIu64"", ns->eth.tx_errors);
6112 : :
6113 : 0 : PMD_DRV_LOG(DEBUG, "tx_dropped_link_down: %"PRIu64"",
6114 : : ns->tx_dropped_link_down);
6115 : 0 : PMD_DRV_LOG(DEBUG, "crc_errors: %"PRIu64"", ns->crc_errors);
6116 : 0 : PMD_DRV_LOG(DEBUG, "illegal_bytes: %"PRIu64"",
6117 : : ns->illegal_bytes);
6118 : 0 : PMD_DRV_LOG(DEBUG, "error_bytes: %"PRIu64"", ns->error_bytes);
6119 : 0 : PMD_DRV_LOG(DEBUG, "mac_local_faults: %"PRIu64"",
6120 : : ns->mac_local_faults);
6121 : 0 : PMD_DRV_LOG(DEBUG, "mac_remote_faults: %"PRIu64"",
6122 : : ns->mac_remote_faults);
6123 : 0 : PMD_DRV_LOG(DEBUG, "link_xon_rx: %"PRIu64"", ns->link_xon_rx);
6124 : 0 : PMD_DRV_LOG(DEBUG, "link_xoff_rx: %"PRIu64"", ns->link_xoff_rx);
6125 : 0 : PMD_DRV_LOG(DEBUG, "link_xon_tx: %"PRIu64"", ns->link_xon_tx);
6126 : 0 : PMD_DRV_LOG(DEBUG, "link_xoff_tx: %"PRIu64"", ns->link_xoff_tx);
6127 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_64: %"PRIu64"", ns->rx_size_64);
6128 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_127: %"PRIu64"", ns->rx_size_127);
6129 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_255: %"PRIu64"", ns->rx_size_255);
6130 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_511: %"PRIu64"", ns->rx_size_511);
6131 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_1023: %"PRIu64"", ns->rx_size_1023);
6132 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_1522: %"PRIu64"", ns->rx_size_1522);
6133 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_big: %"PRIu64"", ns->rx_size_big);
6134 : 0 : PMD_DRV_LOG(DEBUG, "rx_undersize: %"PRIu64"", ns->rx_undersize);
6135 : 0 : PMD_DRV_LOG(DEBUG, "rx_fragments: %"PRIu64"", ns->rx_fragments);
6136 : 0 : PMD_DRV_LOG(DEBUG, "rx_oversize: %"PRIu64"", ns->rx_oversize);
6137 : 0 : PMD_DRV_LOG(DEBUG, "rx_jabber: %"PRIu64"", ns->rx_jabber);
6138 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_64: %"PRIu64"", ns->tx_size_64);
6139 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_127: %"PRIu64"", ns->tx_size_127);
6140 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_255: %"PRIu64"", ns->tx_size_255);
6141 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_511: %"PRIu64"", ns->tx_size_511);
6142 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_1023: %"PRIu64"", ns->tx_size_1023);
6143 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_1522: %"PRIu64"", ns->tx_size_1522);
6144 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_big: %"PRIu64"", ns->tx_size_big);
6145 : 0 : PMD_DRV_LOG(DEBUG, "rx_len_errors: %"PRIu64"", ns->rx_len_errors);
6146 : 0 : PMD_DRV_LOG(DEBUG, "************* PF stats end ****************");
6147 : 0 : return 0;
6148 : : }
6149 : :
6150 : : /* Reset the statistics */
6151 : : static int
6152 : 0 : ice_stats_reset(struct rte_eth_dev *dev)
6153 : : {
6154 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
6155 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6156 : :
6157 : : /* Mark PF and VSI stats to update the offset, aka "reset" */
6158 : 0 : pf->offset_loaded = false;
6159 [ # # ]: 0 : if (pf->main_vsi)
6160 : 0 : pf->main_vsi->offset_loaded = false;
6161 : :
6162 : : /* read the stats, reading current register values into offset */
6163 : 0 : ice_read_stats_registers(pf, hw);
6164 : :
6165 : 0 : return 0;
6166 : : }
6167 : :
6168 : : static uint32_t
6169 : : ice_xstats_calc_num(void)
6170 : : {
6171 : : uint32_t num;
6172 : :
6173 : : num = ICE_NB_ETH_XSTATS + ICE_NB_HW_PORT_XSTATS;
6174 : :
6175 : : return num;
6176 : : }
6177 : :
6178 : : static int
6179 : 0 : ice_xstats_get(struct rte_eth_dev *dev, struct rte_eth_xstat *xstats,
6180 : : unsigned int n)
6181 : : {
6182 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
6183 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6184 : : unsigned int i;
6185 : : unsigned int count;
6186 : 0 : struct ice_hw_port_stats *hw_stats = &pf->stats;
6187 : :
6188 : : count = ice_xstats_calc_num();
6189 [ # # ]: 0 : if (n < count)
6190 : : return count;
6191 : :
6192 : 0 : ice_read_stats_registers(pf, hw);
6193 : :
6194 [ # # ]: 0 : if (!xstats)
6195 : : return 0;
6196 : :
6197 : : count = 0;
6198 : :
6199 : : /* Get stats from ice_eth_stats struct */
6200 [ # # ]: 0 : for (i = 0; i < ICE_NB_ETH_XSTATS; i++) {
6201 : 0 : xstats[count].value =
6202 : 0 : *(uint64_t *)((char *)&hw_stats->eth +
6203 : 0 : ice_stats_strings[i].offset);
6204 : 0 : xstats[count].id = count;
6205 : 0 : count++;
6206 : : }
6207 : :
6208 : : /* Get individual stats from ice_hw_port struct */
6209 [ # # ]: 0 : for (i = 0; i < ICE_NB_HW_PORT_XSTATS; i++) {
6210 : 0 : xstats[count].value =
6211 : 0 : *(uint64_t *)((char *)hw_stats +
6212 : 0 : ice_hw_port_strings[i].offset);
6213 : 0 : xstats[count].id = count;
6214 : 0 : count++;
6215 : : }
6216 : :
6217 : 0 : return count;
6218 : : }
6219 : :
6220 : 0 : static int ice_xstats_get_names(__rte_unused struct rte_eth_dev *dev,
6221 : : struct rte_eth_xstat_name *xstats_names,
6222 : : __rte_unused unsigned int limit)
6223 : : {
6224 : : unsigned int count = 0;
6225 : : unsigned int i;
6226 : :
6227 [ # # ]: 0 : if (!xstats_names)
6228 : : return ice_xstats_calc_num();
6229 : :
6230 : : /* Note: limit checked in rte_eth_xstats_names() */
6231 : :
6232 : : /* Get stats from ice_eth_stats struct */
6233 [ # # ]: 0 : for (i = 0; i < ICE_NB_ETH_XSTATS; i++) {
6234 : 0 : strlcpy(xstats_names[count].name, ice_stats_strings[i].name,
6235 : : sizeof(xstats_names[count].name));
6236 : 0 : count++;
6237 : : }
6238 : :
6239 : : /* Get individual stats from ice_hw_port struct */
6240 [ # # ]: 0 : for (i = 0; i < ICE_NB_HW_PORT_XSTATS; i++) {
6241 : 0 : strlcpy(xstats_names[count].name, ice_hw_port_strings[i].name,
6242 : : sizeof(xstats_names[count].name));
6243 : 0 : count++;
6244 : : }
6245 : :
6246 : 0 : return count;
6247 : : }
6248 : :
6249 : : static int
6250 : 0 : ice_dev_flow_ops_get(struct rte_eth_dev *dev,
6251 : : const struct rte_flow_ops **ops)
6252 : : {
6253 [ # # ]: 0 : if (!dev)
6254 : : return -EINVAL;
6255 : :
6256 : 0 : *ops = &ice_flow_ops;
6257 : 0 : return 0;
6258 : : }
6259 : :
6260 : : /* Add UDP tunneling port */
6261 : : static int
6262 : 0 : ice_dev_udp_tunnel_port_add(struct rte_eth_dev *dev,
6263 : : struct rte_eth_udp_tunnel *udp_tunnel)
6264 : : {
6265 : : int ret = 0;
6266 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6267 : : struct ice_adapter *ad =
6268 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6269 : :
6270 [ # # ]: 0 : if (udp_tunnel == NULL)
6271 : : return -EINVAL;
6272 : :
6273 [ # # ]: 0 : switch (udp_tunnel->prot_type) {
6274 : 0 : case RTE_ETH_TUNNEL_TYPE_VXLAN:
6275 : 0 : ret = ice_create_tunnel(hw, TNL_VXLAN, udp_tunnel->udp_port);
6276 [ # # # # ]: 0 : if (!ret && ad->psr != NULL)
6277 : 0 : ice_parser_vxlan_tunnel_set(ad->psr,
6278 : 0 : udp_tunnel->udp_port, true);
6279 : : break;
6280 : 0 : default:
6281 : 0 : PMD_DRV_LOG(ERR, "Invalid tunnel type");
6282 : : ret = -EINVAL;
6283 : 0 : break;
6284 : : }
6285 : :
6286 : : return ret;
6287 : : }
6288 : :
6289 : : /* Delete UDP tunneling port */
6290 : : static int
6291 : 0 : ice_dev_udp_tunnel_port_del(struct rte_eth_dev *dev,
6292 : : struct rte_eth_udp_tunnel *udp_tunnel)
6293 : : {
6294 : : int ret = 0;
6295 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6296 : : struct ice_adapter *ad =
6297 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6298 : :
6299 [ # # ]: 0 : if (udp_tunnel == NULL)
6300 : : return -EINVAL;
6301 : :
6302 [ # # ]: 0 : switch (udp_tunnel->prot_type) {
6303 : 0 : case RTE_ETH_TUNNEL_TYPE_VXLAN:
6304 : 0 : ret = ice_destroy_tunnel(hw, udp_tunnel->udp_port, 0);
6305 [ # # # # ]: 0 : if (!ret && ad->psr != NULL)
6306 : 0 : ice_parser_vxlan_tunnel_set(ad->psr,
6307 : 0 : udp_tunnel->udp_port, false);
6308 : : break;
6309 : 0 : default:
6310 : 0 : PMD_DRV_LOG(ERR, "Invalid tunnel type");
6311 : : ret = -EINVAL;
6312 : 0 : break;
6313 : : }
6314 : :
6315 : : return ret;
6316 : : }
6317 : :
6318 : : static int
6319 : 0 : ice_timesync_enable(struct rte_eth_dev *dev)
6320 : : {
6321 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6322 : : struct ice_adapter *ad =
6323 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6324 : : int ret;
6325 : :
6326 [ # # # # ]: 0 : if (dev->data->dev_started && !(dev->data->dev_conf.rxmode.offloads &
6327 : : RTE_ETH_RX_OFFLOAD_TIMESTAMP)) {
6328 : 0 : PMD_DRV_LOG(ERR, "Rx timestamp offload not configured");
6329 : 0 : return -1;
6330 : : }
6331 : :
6332 [ # # ]: 0 : if (hw->func_caps.ts_func_info.src_tmr_owned) {
6333 : 0 : ret = ice_ptp_init_phc(hw);
6334 [ # # ]: 0 : if (ret) {
6335 : 0 : PMD_DRV_LOG(ERR, "Failed to initialize PHC");
6336 : 0 : return -1;
6337 : : }
6338 : :
6339 : 0 : ret = ice_ptp_write_incval(hw, ICE_PTP_NOMINAL_INCVAL_E810);
6340 [ # # ]: 0 : if (ret) {
6341 : 0 : PMD_DRV_LOG(ERR,
6342 : : "Failed to write PHC increment time value");
6343 : 0 : return -1;
6344 : : }
6345 : : }
6346 : :
6347 : : /* Initialize cycle counters for system time/RX/TX timestamp */
6348 : 0 : memset(&ad->systime_tc, 0, sizeof(struct rte_timecounter));
6349 : 0 : memset(&ad->rx_tstamp_tc, 0, sizeof(struct rte_timecounter));
6350 : 0 : memset(&ad->tx_tstamp_tc, 0, sizeof(struct rte_timecounter));
6351 : :
6352 : 0 : ad->systime_tc.cc_mask = ICE_CYCLECOUNTER_MASK;
6353 : : ad->systime_tc.cc_shift = 0;
6354 : : ad->systime_tc.nsec_mask = 0;
6355 : :
6356 : 0 : ad->rx_tstamp_tc.cc_mask = ICE_CYCLECOUNTER_MASK;
6357 : : ad->rx_tstamp_tc.cc_shift = 0;
6358 : : ad->rx_tstamp_tc.nsec_mask = 0;
6359 : :
6360 : 0 : ad->tx_tstamp_tc.cc_mask = ICE_CYCLECOUNTER_MASK;
6361 : : ad->tx_tstamp_tc.cc_shift = 0;
6362 : : ad->tx_tstamp_tc.nsec_mask = 0;
6363 : :
6364 : 0 : ad->ptp_ena = 1;
6365 : :
6366 : 0 : return 0;
6367 : : }
6368 : :
6369 : : static int
6370 : 0 : ice_timesync_read_rx_timestamp(struct rte_eth_dev *dev,
6371 : : struct timespec *timestamp, uint32_t flags)
6372 : : {
6373 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6374 : : struct ice_adapter *ad =
6375 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6376 : : struct ice_rx_queue *rxq;
6377 : : uint32_t ts_high;
6378 : : uint64_t ts_ns, ns;
6379 : :
6380 : 0 : rxq = dev->data->rx_queues[flags];
6381 : :
6382 : 0 : ts_high = rxq->time_high;
6383 : 0 : ts_ns = ice_tstamp_convert_32b_64b(hw, ad, 1, ts_high);
6384 : : ns = rte_timecounter_update(&ad->rx_tstamp_tc, ts_ns);
6385 : 0 : *timestamp = rte_ns_to_timespec(ns);
6386 : :
6387 : 0 : return 0;
6388 : : }
6389 : :
6390 : : static int
6391 : 0 : ice_timesync_read_tx_timestamp(struct rte_eth_dev *dev,
6392 : : struct timespec *timestamp)
6393 : : {
6394 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6395 : : struct ice_adapter *ad =
6396 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6397 : : uint8_t lport;
6398 : : uint64_t ts_ns, ns, tstamp;
6399 : : const uint64_t mask = 0xFFFFFFFF;
6400 : : int ret;
6401 : :
6402 : 0 : lport = hw->port_info->lport;
6403 : :
6404 : 0 : ret = ice_read_phy_tstamp(hw, lport, 0, &tstamp);
6405 [ # # ]: 0 : if (ret) {
6406 : 0 : PMD_DRV_LOG(ERR, "Failed to read phy timestamp");
6407 : 0 : return -1;
6408 : : }
6409 : :
6410 : 0 : ts_ns = ice_tstamp_convert_32b_64b(hw, ad, 1, (tstamp >> 8) & mask);
6411 : : ns = rte_timecounter_update(&ad->tx_tstamp_tc, ts_ns);
6412 : 0 : *timestamp = rte_ns_to_timespec(ns);
6413 : :
6414 : 0 : return 0;
6415 : : }
6416 : :
6417 : : static int
6418 : 0 : ice_timesync_adjust_time(struct rte_eth_dev *dev, int64_t delta)
6419 : : {
6420 : 0 : struct ice_adapter *ad =
6421 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6422 : :
6423 : 0 : ad->systime_tc.nsec += delta;
6424 : 0 : ad->rx_tstamp_tc.nsec += delta;
6425 : 0 : ad->tx_tstamp_tc.nsec += delta;
6426 : :
6427 : 0 : return 0;
6428 : : }
6429 : :
6430 : : static int
6431 : 0 : ice_timesync_write_time(struct rte_eth_dev *dev, const struct timespec *ts)
6432 : : {
6433 : 0 : struct ice_adapter *ad =
6434 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6435 : : uint64_t ns;
6436 : :
6437 : : ns = rte_timespec_to_ns(ts);
6438 : :
6439 : 0 : ad->systime_tc.nsec = ns;
6440 : 0 : ad->rx_tstamp_tc.nsec = ns;
6441 : 0 : ad->tx_tstamp_tc.nsec = ns;
6442 : :
6443 : 0 : return 0;
6444 : : }
6445 : :
6446 : : static int
6447 : 0 : ice_timesync_read_time(struct rte_eth_dev *dev, struct timespec *ts)
6448 : : {
6449 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6450 : : struct ice_adapter *ad =
6451 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6452 : 0 : uint8_t tmr_idx = hw->func_caps.ts_func_info.tmr_index_assoc;
6453 : : uint32_t hi, lo, lo2;
6454 : : uint64_t time, ns;
6455 : :
6456 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6457 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(tmr_idx));
6458 : 0 : lo2 = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6459 : :
6460 [ # # ]: 0 : if (lo2 < lo) {
6461 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6462 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(tmr_idx));
6463 : : }
6464 : :
6465 [ # # ]: 0 : time = ((uint64_t)hi << 32) | lo;
6466 : : ns = rte_timecounter_update(&ad->systime_tc, time);
6467 : 0 : *ts = rte_ns_to_timespec(ns);
6468 : :
6469 : 0 : return 0;
6470 : : }
6471 : :
6472 : : static int
6473 : 0 : ice_timesync_disable(struct rte_eth_dev *dev)
6474 : : {
6475 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6476 : : struct ice_adapter *ad =
6477 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6478 : 0 : uint8_t tmr_idx = hw->func_caps.ts_func_info.tmr_index_assoc;
6479 : : uint64_t val;
6480 : : uint8_t lport;
6481 : :
6482 : 0 : lport = hw->port_info->lport;
6483 : :
6484 : 0 : ice_clear_phy_tstamp(hw, lport, 0);
6485 : :
6486 : 0 : val = ICE_READ_REG(hw, GLTSYN_ENA(tmr_idx));
6487 : 0 : val &= ~GLTSYN_ENA_TSYN_ENA_M;
6488 : 0 : ICE_WRITE_REG(hw, GLTSYN_ENA(tmr_idx), val);
6489 : :
6490 : 0 : ICE_WRITE_REG(hw, GLTSYN_INCVAL_L(tmr_idx), 0);
6491 : 0 : ICE_WRITE_REG(hw, GLTSYN_INCVAL_H(tmr_idx), 0);
6492 : :
6493 : 0 : ad->ptp_ena = 0;
6494 : :
6495 : 0 : return 0;
6496 : : }
6497 : :
6498 : : static const uint32_t *
6499 : 0 : ice_buffer_split_supported_hdr_ptypes_get(struct rte_eth_dev *dev __rte_unused,
6500 : : size_t *no_of_elements)
6501 : : {
6502 : : /* Buffer split protocol header capability. */
6503 : : static const uint32_t ptypes[] = {
6504 : : /* Non tunneled */
6505 : : RTE_PTYPE_L2_ETHER,
6506 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN,
6507 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_L4_UDP,
6508 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_L4_TCP,
6509 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_L4_SCTP,
6510 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN,
6511 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_L4_UDP,
6512 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_L4_TCP,
6513 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_L4_SCTP,
6514 : :
6515 : : /* Tunneled */
6516 : : RTE_PTYPE_TUNNEL_GRENAT,
6517 : :
6518 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER,
6519 : :
6520 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6521 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN,
6522 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6523 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN,
6524 : :
6525 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6526 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_UDP,
6527 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6528 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_TCP,
6529 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6530 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_SCTP,
6531 : :
6532 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6533 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_UDP,
6534 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6535 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_TCP,
6536 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6537 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_SCTP,
6538 : :
6539 : : };
6540 : :
6541 : 0 : *no_of_elements = RTE_DIM(ptypes);
6542 : 0 : return ptypes;
6543 : : }
6544 : :
6545 : : static int
6546 : 0 : ice_pci_probe(struct rte_pci_driver *pci_drv __rte_unused,
6547 : : struct rte_pci_device *pci_dev)
6548 : : {
6549 : 0 : return rte_eth_dev_pci_generic_probe(pci_dev,
6550 : : sizeof(struct ice_adapter),
6551 : : ice_dev_init);
6552 : : }
6553 : :
6554 : : static int
6555 : 0 : ice_pci_remove(struct rte_pci_device *pci_dev)
6556 : : {
6557 : 0 : return rte_eth_dev_pci_generic_remove(pci_dev, ice_dev_uninit);
6558 : : }
6559 : :
6560 : : static struct rte_pci_driver rte_ice_pmd = {
6561 : : .id_table = pci_id_ice_map,
6562 : : .drv_flags = RTE_PCI_DRV_NEED_MAPPING | RTE_PCI_DRV_INTR_LSC,
6563 : : .probe = ice_pci_probe,
6564 : : .remove = ice_pci_remove,
6565 : : };
6566 : :
6567 : : /**
6568 : : * Driver initialization routine.
6569 : : * Invoked once at EAL init time.
6570 : : * Register itself as the [Poll Mode] Driver of PCI devices.
6571 : : */
6572 : 238 : RTE_PMD_REGISTER_PCI(net_ice, rte_ice_pmd);
6573 : : RTE_PMD_REGISTER_PCI_TABLE(net_ice, pci_id_ice_map);
6574 : : RTE_PMD_REGISTER_KMOD_DEP(net_ice, "* igb_uio | uio_pci_generic | vfio-pci");
6575 : : RTE_PMD_REGISTER_PARAM_STRING(net_ice,
6576 : : ICE_HW_DEBUG_MASK_ARG "=0xXXX"
6577 : : ICE_PROTO_XTR_ARG "=[queue:]<vlan|ipv4|ipv6|ipv6_flow|tcp|ip_offset>"
6578 : : ICE_SAFE_MODE_SUPPORT_ARG "=<0|1>"
6579 : : ICE_DEFAULT_MAC_DISABLE "=<0|1>"
6580 : : ICE_RX_LOW_LATENCY_ARG "=<0|1>");
6581 : :
6582 [ - + ]: 238 : RTE_LOG_REGISTER_SUFFIX(ice_logtype_init, init, NOTICE);
6583 [ - + ]: 238 : RTE_LOG_REGISTER_SUFFIX(ice_logtype_driver, driver, NOTICE);
6584 : : #ifdef RTE_ETHDEV_DEBUG_RX
6585 : : RTE_LOG_REGISTER_SUFFIX(ice_logtype_rx, rx, DEBUG);
6586 : : #endif
6587 : : #ifdef RTE_ETHDEV_DEBUG_TX
6588 : : RTE_LOG_REGISTER_SUFFIX(ice_logtype_tx, tx, DEBUG);
6589 : : #endif
6590 : :
6591 : 0 : bool is_ice_supported(struct rte_eth_dev *dev)
6592 : : {
6593 : 0 : return !strcmp(dev->device->driver->name, rte_ice_pmd.driver.name);
6594 : : }
|