Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright (c) 2022 NVIDIA Corporation & Affiliates
3 : : */
4 : :
5 : : #ifndef MLX5DR_DEFINER_H_
6 : : #define MLX5DR_DEFINER_H_
7 : :
8 : : /* Max available selecotrs */
9 : : #define DW_SELECTORS 9
10 : : #define BYTE_SELECTORS 8
11 : :
12 : : /* Selectors based on match TAG */
13 : : #define DW_SELECTORS_MATCH 6
14 : : #define DW_SELECTORS_LIMITED 3
15 : :
16 : : /* Selectors based on range TAG */
17 : : #define DW_SELECTORS_RANGE 2
18 : : #define BYTE_SELECTORS_RANGE 8
19 : :
20 : : enum mlx5dr_definer_fname {
21 : : MLX5DR_DEFINER_FNAME_ETH_SMAC_48_16_O,
22 : : MLX5DR_DEFINER_FNAME_ETH_SMAC_48_16_I,
23 : : MLX5DR_DEFINER_FNAME_ETH_SMAC_15_0_O,
24 : : MLX5DR_DEFINER_FNAME_ETH_SMAC_15_0_I,
25 : : MLX5DR_DEFINER_FNAME_ETH_DMAC_48_16_O,
26 : : MLX5DR_DEFINER_FNAME_ETH_DMAC_48_16_I,
27 : : MLX5DR_DEFINER_FNAME_ETH_DMAC_15_0_O,
28 : : MLX5DR_DEFINER_FNAME_ETH_DMAC_15_0_I,
29 : : MLX5DR_DEFINER_FNAME_ETH_TYPE_O,
30 : : MLX5DR_DEFINER_FNAME_ETH_TYPE_I,
31 : : MLX5DR_DEFINER_FNAME_VLAN_TYPE_O,
32 : : MLX5DR_DEFINER_FNAME_VLAN_TYPE_I,
33 : : MLX5DR_DEFINER_FNAME_VLAN_TCI_O,
34 : : MLX5DR_DEFINER_FNAME_VLAN_TCI_I,
35 : : MLX5DR_DEFINER_FNAME_IPV4_IHL_O,
36 : : MLX5DR_DEFINER_FNAME_IPV4_IHL_I,
37 : : MLX5DR_DEFINER_FNAME_IP_TTL_O,
38 : : MLX5DR_DEFINER_FNAME_IP_TTL_I,
39 : : MLX5DR_DEFINER_FNAME_IPV4_DST_O,
40 : : MLX5DR_DEFINER_FNAME_IPV4_DST_I,
41 : : MLX5DR_DEFINER_FNAME_IPV4_SRC_O,
42 : : MLX5DR_DEFINER_FNAME_IPV4_SRC_I,
43 : : MLX5DR_DEFINER_FNAME_IP_VERSION_O,
44 : : MLX5DR_DEFINER_FNAME_IP_VERSION_I,
45 : : MLX5DR_DEFINER_FNAME_IP_FRAG_O,
46 : : MLX5DR_DEFINER_FNAME_IP_FRAG_I,
47 : : MLX5DR_DEFINER_FNAME_IP_LEN_O,
48 : : MLX5DR_DEFINER_FNAME_IP_LEN_I,
49 : : MLX5DR_DEFINER_FNAME_IP_TOS_O,
50 : : MLX5DR_DEFINER_FNAME_IP_TOS_I,
51 : : MLX5DR_DEFINER_FNAME_IPV6_FLOW_LABEL_O,
52 : : MLX5DR_DEFINER_FNAME_IPV6_FLOW_LABEL_I,
53 : : MLX5DR_DEFINER_FNAME_IPV6_DST_127_96_O,
54 : : MLX5DR_DEFINER_FNAME_IPV6_DST_95_64_O,
55 : : MLX5DR_DEFINER_FNAME_IPV6_DST_63_32_O,
56 : : MLX5DR_DEFINER_FNAME_IPV6_DST_31_0_O,
57 : : MLX5DR_DEFINER_FNAME_IPV6_DST_127_96_I,
58 : : MLX5DR_DEFINER_FNAME_IPV6_DST_95_64_I,
59 : : MLX5DR_DEFINER_FNAME_IPV6_DST_63_32_I,
60 : : MLX5DR_DEFINER_FNAME_IPV6_DST_31_0_I,
61 : : MLX5DR_DEFINER_FNAME_IPV6_SRC_127_96_O,
62 : : MLX5DR_DEFINER_FNAME_IPV6_SRC_95_64_O,
63 : : MLX5DR_DEFINER_FNAME_IPV6_SRC_63_32_O,
64 : : MLX5DR_DEFINER_FNAME_IPV6_SRC_31_0_O,
65 : : MLX5DR_DEFINER_FNAME_IPV6_SRC_127_96_I,
66 : : MLX5DR_DEFINER_FNAME_IPV6_SRC_95_64_I,
67 : : MLX5DR_DEFINER_FNAME_IPV6_SRC_63_32_I,
68 : : MLX5DR_DEFINER_FNAME_IPV6_SRC_31_0_I,
69 : : MLX5DR_DEFINER_FNAME_IP_PROTOCOL_O,
70 : : MLX5DR_DEFINER_FNAME_IP_PROTOCOL_I,
71 : : MLX5DR_DEFINER_FNAME_L4_SPORT_O,
72 : : MLX5DR_DEFINER_FNAME_L4_SPORT_I,
73 : : MLX5DR_DEFINER_FNAME_L4_DPORT_O,
74 : : MLX5DR_DEFINER_FNAME_L4_DPORT_I,
75 : : MLX5DR_DEFINER_FNAME_TCP_FLAGS_I,
76 : : MLX5DR_DEFINER_FNAME_TCP_FLAGS_O,
77 : : MLX5DR_DEFINER_FNAME_GTP_TEID,
78 : : MLX5DR_DEFINER_FNAME_GTP_MSG_TYPE,
79 : : MLX5DR_DEFINER_FNAME_GTP_EXT_FLAG,
80 : : MLX5DR_DEFINER_FNAME_GTP_NEXT_EXT_HDR,
81 : : MLX5DR_DEFINER_FNAME_GTP_EXT_HDR_PDU,
82 : : MLX5DR_DEFINER_FNAME_GTP_EXT_HDR_QFI,
83 : : MLX5DR_DEFINER_FNAME_FLEX_PARSER_0,
84 : : MLX5DR_DEFINER_FNAME_FLEX_PARSER_1,
85 : : MLX5DR_DEFINER_FNAME_FLEX_PARSER_2,
86 : : MLX5DR_DEFINER_FNAME_FLEX_PARSER_3,
87 : : MLX5DR_DEFINER_FNAME_FLEX_PARSER_4,
88 : : MLX5DR_DEFINER_FNAME_FLEX_PARSER_5,
89 : : MLX5DR_DEFINER_FNAME_FLEX_PARSER_6,
90 : : MLX5DR_DEFINER_FNAME_FLEX_PARSER_7,
91 : : MLX5DR_DEFINER_FNAME_VPORT_REG_C_0,
92 : : MLX5DR_DEFINER_FNAME_VXLAN_FLAGS,
93 : : MLX5DR_DEFINER_FNAME_VXLAN_VNI,
94 : : MLX5DR_DEFINER_FNAME_VXLAN_GPE_FLAGS,
95 : : MLX5DR_DEFINER_FNAME_VXLAN_GPE_RSVD0,
96 : : MLX5DR_DEFINER_FNAME_VXLAN_GPE_PROTO,
97 : : MLX5DR_DEFINER_FNAME_VXLAN_GPE_VNI,
98 : : MLX5DR_DEFINER_FNAME_VXLAN_GPE_RSVD1,
99 : : MLX5DR_DEFINER_FNAME_GENEVE_CTRL,
100 : : MLX5DR_DEFINER_FNAME_GENEVE_PROTO,
101 : : MLX5DR_DEFINER_FNAME_GENEVE_VNI,
102 : : MLX5DR_DEFINER_FNAME_SOURCE_QP,
103 : : MLX5DR_DEFINER_FNAME_REG_0,
104 : : MLX5DR_DEFINER_FNAME_REG_1,
105 : : MLX5DR_DEFINER_FNAME_REG_2,
106 : : MLX5DR_DEFINER_FNAME_REG_3,
107 : : MLX5DR_DEFINER_FNAME_REG_4,
108 : : MLX5DR_DEFINER_FNAME_REG_5,
109 : : MLX5DR_DEFINER_FNAME_REG_6,
110 : : MLX5DR_DEFINER_FNAME_REG_7,
111 : : MLX5DR_DEFINER_FNAME_REG_8,
112 : : MLX5DR_DEFINER_FNAME_REG_9,
113 : : MLX5DR_DEFINER_FNAME_REG_10,
114 : : MLX5DR_DEFINER_FNAME_REG_11,
115 : : MLX5DR_DEFINER_FNAME_REG_A,
116 : : MLX5DR_DEFINER_FNAME_REG_B,
117 : : MLX5DR_DEFINER_FNAME_GRE_KEY_PRESENT,
118 : : MLX5DR_DEFINER_FNAME_GRE_C_VER,
119 : : MLX5DR_DEFINER_FNAME_GRE_PROTOCOL,
120 : : MLX5DR_DEFINER_FNAME_GRE_OPT_KEY,
121 : : MLX5DR_DEFINER_FNAME_GRE_OPT_SEQ,
122 : : MLX5DR_DEFINER_FNAME_GRE_OPT_CHECKSUM,
123 : : MLX5DR_DEFINER_FNAME_INTEGRITY_O,
124 : : MLX5DR_DEFINER_FNAME_INTEGRITY_I,
125 : : MLX5DR_DEFINER_FNAME_ICMP_DW1,
126 : : MLX5DR_DEFINER_FNAME_ICMP_DW2,
127 : : MLX5DR_DEFINER_FNAME_ESP_SPI,
128 : : MLX5DR_DEFINER_FNAME_ESP_SEQUENCE_NUMBER,
129 : : MLX5DR_DEFINER_FNAME_MPLS0_O,
130 : : MLX5DR_DEFINER_FNAME_MPLS1_O,
131 : : MLX5DR_DEFINER_FNAME_MPLS2_O,
132 : : MLX5DR_DEFINER_FNAME_MPLS3_O,
133 : : MLX5DR_DEFINER_FNAME_MPLS4_O,
134 : : MLX5DR_DEFINER_FNAME_MPLS0_I,
135 : : MLX5DR_DEFINER_FNAME_MPLS1_I,
136 : : MLX5DR_DEFINER_FNAME_MPLS2_I,
137 : : MLX5DR_DEFINER_FNAME_MPLS3_I,
138 : : MLX5DR_DEFINER_FNAME_MPLS4_I,
139 : : MLX5DR_DEFINER_FNAME_OKS2_MPLS0_O,
140 : : MLX5DR_DEFINER_FNAME_OKS2_MPLS1_O,
141 : : MLX5DR_DEFINER_FNAME_OKS2_MPLS2_O,
142 : : MLX5DR_DEFINER_FNAME_OKS2_MPLS3_O,
143 : : MLX5DR_DEFINER_FNAME_OKS2_MPLS4_O,
144 : : MLX5DR_DEFINER_FNAME_OKS2_MPLS0_I,
145 : : MLX5DR_DEFINER_FNAME_OKS2_MPLS1_I,
146 : : MLX5DR_DEFINER_FNAME_OKS2_MPLS2_I,
147 : : MLX5DR_DEFINER_FNAME_OKS2_MPLS3_I,
148 : : MLX5DR_DEFINER_FNAME_OKS2_MPLS4_I,
149 : : MLX5DR_DEFINER_FNAME_GENEVE_OPT_OK_0,
150 : : MLX5DR_DEFINER_FNAME_GENEVE_OPT_OK_1,
151 : : MLX5DR_DEFINER_FNAME_GENEVE_OPT_OK_2,
152 : : MLX5DR_DEFINER_FNAME_GENEVE_OPT_OK_3,
153 : : MLX5DR_DEFINER_FNAME_GENEVE_OPT_OK_4,
154 : : MLX5DR_DEFINER_FNAME_GENEVE_OPT_OK_5,
155 : : MLX5DR_DEFINER_FNAME_GENEVE_OPT_OK_6,
156 : : MLX5DR_DEFINER_FNAME_GENEVE_OPT_OK_7,
157 : : MLX5DR_DEFINER_FNAME_GENEVE_OPT_DW_0,
158 : : MLX5DR_DEFINER_FNAME_GENEVE_OPT_DW_1,
159 : : MLX5DR_DEFINER_FNAME_GENEVE_OPT_DW_2,
160 : : MLX5DR_DEFINER_FNAME_GENEVE_OPT_DW_3,
161 : : MLX5DR_DEFINER_FNAME_GENEVE_OPT_DW_4,
162 : : MLX5DR_DEFINER_FNAME_GENEVE_OPT_DW_5,
163 : : MLX5DR_DEFINER_FNAME_GENEVE_OPT_DW_6,
164 : : MLX5DR_DEFINER_FNAME_GENEVE_OPT_DW_7,
165 : : MLX5DR_DEFINER_FNAME_IB_L4_OPCODE,
166 : : MLX5DR_DEFINER_FNAME_IB_L4_QPN,
167 : : MLX5DR_DEFINER_FNAME_IB_L4_A,
168 : : MLX5DR_DEFINER_FNAME_PTYPE_L2_O,
169 : : MLX5DR_DEFINER_FNAME_PTYPE_L2_I,
170 : : MLX5DR_DEFINER_FNAME_PTYPE_L3_O,
171 : : MLX5DR_DEFINER_FNAME_PTYPE_L3_I,
172 : : MLX5DR_DEFINER_FNAME_PTYPE_L4_O,
173 : : MLX5DR_DEFINER_FNAME_PTYPE_L4_I,
174 : : MLX5DR_DEFINER_FNAME_PTYPE_TUNNEL,
175 : : MLX5DR_DEFINER_FNAME_PTYPE_FRAG_O,
176 : : MLX5DR_DEFINER_FNAME_PTYPE_FRAG_I,
177 : : MLX5DR_DEFINER_FNAME_RANDOM_NUM,
178 : : MLX5DR_DEFINER_FNAME_MAX,
179 : : };
180 : :
181 : : enum mlx5dr_definer_type {
182 : : MLX5DR_DEFINER_TYPE_MATCH,
183 : : MLX5DR_DEFINER_TYPE_JUMBO,
184 : : MLX5DR_DEFINER_TYPE_RANGE,
185 : : };
186 : :
187 : : struct mlx5dr_definer_fc {
188 : : uint8_t item_idx;
189 : : uint8_t is_range;
190 : : uint16_t extra_data;
191 : : uint32_t byte_off;
192 : : int bit_off;
193 : : uint32_t bit_mask;
194 : : enum mlx5dr_definer_fname fname;
195 : : uint8_t not_overwrite;
196 : : void (*tag_set)(struct mlx5dr_definer_fc *fc,
197 : : const void *item_spec,
198 : : uint8_t *tag);
199 : : void (*tag_mask_set)(struct mlx5dr_definer_fc *fc,
200 : : const void *item_spec,
201 : : uint8_t *tag);
202 : : };
203 : :
204 : : struct mlx5_ifc_definer_hl_eth_l2_bits {
205 : : u8 dmac_47_16[0x20];
206 : : u8 dmac_15_0[0x10];
207 : : u8 l3_ethertype[0x10];
208 : : u8 reserved_at_40[0x1];
209 : : u8 sx_sniffer[0x1];
210 : : u8 functional_lb[0x1];
211 : : u8 ip_fragmented[0x1];
212 : : u8 qp_type[0x2];
213 : : u8 encap_type[0x2];
214 : : u8 port_number[0x2];
215 : : u8 l3_type[0x2];
216 : : u8 l4_type_bwc[0x2];
217 : : u8 first_vlan_qualifier[0x2];
218 : : u8 tci[0x10]; /* contains first_priority[0x3] + first_cfi[0x1] + first_vlan_id[0xc] */
219 : : u8 l4_type[0x4];
220 : : u8 reserved_at_64[0x2];
221 : : u8 ipsec_layer[0x2];
222 : : u8 l2_type[0x2];
223 : : u8 force_lb[0x1];
224 : : u8 l2_ok[0x1];
225 : : u8 l3_ok[0x1];
226 : : u8 l4_ok[0x1];
227 : : u8 second_vlan_qualifier[0x2];
228 : : u8 second_priority[0x3];
229 : : u8 second_cfi[0x1];
230 : : u8 second_vlan_id[0xc];
231 : : };
232 : :
233 : : struct mlx5_ifc_definer_hl_eth_l2_src_bits {
234 : : u8 smac_47_16[0x20];
235 : : u8 smac_15_0[0x10];
236 : : u8 loopback_syndrome[0x8];
237 : : u8 l3_type[0x2];
238 : : u8 l4_type_bwc[0x2];
239 : : u8 first_vlan_qualifier[0x2];
240 : : u8 ip_fragmented[0x1];
241 : : u8 functional_lb[0x1];
242 : : };
243 : :
244 : : struct mlx5_ifc_definer_hl_ib_l2_bits {
245 : : u8 sx_sniffer[0x1];
246 : : u8 force_lb[0x1];
247 : : u8 functional_lb[0x1];
248 : : u8 reserved_at_3[0x3];
249 : : u8 port_number[0x2];
250 : : u8 sl[0x4];
251 : : u8 qp_type[0x2];
252 : : u8 lnh[0x2];
253 : : u8 dlid[0x10];
254 : : u8 vl[0x4];
255 : : u8 lrh_packet_length[0xc];
256 : : u8 slid[0x10];
257 : : };
258 : :
259 : : struct mlx5_ifc_definer_hl_eth_l3_bits {
260 : : u8 ip_version[0x4];
261 : : u8 ihl[0x4];
262 : : union {
263 : : u8 tos[0x8];
264 : : struct {
265 : : u8 dscp[0x6];
266 : : u8 ecn[0x2];
267 : : };
268 : : };
269 : : u8 time_to_live_hop_limit[0x8];
270 : : u8 protocol_next_header[0x8];
271 : : u8 identification[0x10];
272 : : union {
273 : : u8 ipv4_frag[0x10];
274 : : struct {
275 : : u8 flags[0x3];
276 : : u8 fragment_offset[0xd];
277 : : };
278 : : };
279 : : u8 ipv4_total_length[0x10];
280 : : u8 checksum[0x10];
281 : : u8 reserved_at_60[0xc];
282 : : u8 flow_label[0x14];
283 : : u8 packet_length[0x10];
284 : : u8 ipv6_payload_length[0x10];
285 : : };
286 : :
287 : : struct mlx5_ifc_definer_hl_eth_l4_bits {
288 : : u8 source_port[0x10];
289 : : u8 destination_port[0x10];
290 : : u8 data_offset[0x4];
291 : : u8 l4_ok[0x1];
292 : : u8 l3_ok[0x1];
293 : : u8 ip_fragmented[0x1];
294 : : u8 tcp_ns[0x1];
295 : : union {
296 : : u8 tcp_flags[0x8];
297 : : struct {
298 : : u8 tcp_cwr[0x1];
299 : : u8 tcp_ece[0x1];
300 : : u8 tcp_urg[0x1];
301 : : u8 tcp_ack[0x1];
302 : : u8 tcp_psh[0x1];
303 : : u8 tcp_rst[0x1];
304 : : u8 tcp_syn[0x1];
305 : : u8 tcp_fin[0x1];
306 : : };
307 : : };
308 : : u8 first_fragment[0x1];
309 : : u8 reserved_at_31[0xf];
310 : : };
311 : :
312 : : struct mlx5_ifc_definer_hl_src_qp_gvmi_bits {
313 : : u8 loopback_syndrome[0x8];
314 : : u8 l3_type[0x2];
315 : : u8 l4_type_bwc[0x2];
316 : : u8 first_vlan_qualifier[0x2];
317 : : u8 reserved_at_e[0x1];
318 : : u8 functional_lb[0x1];
319 : : u8 source_gvmi[0x10];
320 : : u8 force_lb[0x1];
321 : : u8 ip_fragmented[0x1];
322 : : u8 source_is_requestor[0x1];
323 : : u8 reserved_at_23[0x5];
324 : : u8 source_qp[0x18];
325 : : };
326 : :
327 : : struct mlx5_ifc_definer_hl_ib_l4_bits {
328 : : u8 opcode[0x8];
329 : : u8 qp[0x18];
330 : : u8 se[0x1];
331 : : u8 migreq[0x1];
332 : : u8 ackreq[0x1];
333 : : u8 fecn[0x1];
334 : : u8 becn[0x1];
335 : : u8 bth[0x1];
336 : : u8 deth[0x1];
337 : : u8 dcceth[0x1];
338 : : u8 reserved_at_28[0x2];
339 : : u8 pad_count[0x2];
340 : : u8 tver[0x4];
341 : : u8 p_key[0x10];
342 : : u8 reserved_at_40[0x8];
343 : : u8 deth_source_qp[0x18];
344 : : };
345 : :
346 : : enum mlx5dr_integrity_ok1_bits {
347 : : MLX5DR_DEFINER_OKS1_FIRST_L4_OK = 24,
348 : : MLX5DR_DEFINER_OKS1_FIRST_L3_OK = 25,
349 : : MLX5DR_DEFINER_OKS1_SECOND_L4_OK = 26,
350 : : MLX5DR_DEFINER_OKS1_SECOND_L3_OK = 27,
351 : : MLX5DR_DEFINER_OKS1_FIRST_L4_CSUM_OK = 28,
352 : : MLX5DR_DEFINER_OKS1_FIRST_IPV4_CSUM_OK = 29,
353 : : MLX5DR_DEFINER_OKS1_SECOND_L4_CSUM_OK = 30,
354 : : MLX5DR_DEFINER_OKS1_SECOND_IPV4_CSUM_OK = 31,
355 : : };
356 : :
357 : : struct mlx5_ifc_definer_hl_oks1_bits {
358 : : union {
359 : : u8 oks1_bits[0x20];
360 : : struct {
361 : : u8 second_ipv4_checksum_ok[0x1];
362 : : u8 second_l4_checksum_ok[0x1];
363 : : u8 first_ipv4_checksum_ok[0x1];
364 : : u8 first_l4_checksum_ok[0x1];
365 : : u8 second_l3_ok[0x1];
366 : : u8 second_l4_ok[0x1];
367 : : u8 first_l3_ok[0x1];
368 : : u8 first_l4_ok[0x1];
369 : : u8 flex_parser7_steering_ok[0x1];
370 : : u8 flex_parser6_steering_ok[0x1];
371 : : u8 flex_parser5_steering_ok[0x1];
372 : : u8 flex_parser4_steering_ok[0x1];
373 : : u8 flex_parser3_steering_ok[0x1];
374 : : u8 flex_parser2_steering_ok[0x1];
375 : : u8 flex_parser1_steering_ok[0x1];
376 : : u8 flex_parser0_steering_ok[0x1];
377 : : u8 second_ipv6_extension_header_vld[0x1];
378 : : u8 first_ipv6_extension_header_vld[0x1];
379 : : u8 l3_tunneling_ok[0x1];
380 : : u8 l2_tunneling_ok[0x1];
381 : : u8 second_tcp_ok[0x1];
382 : : u8 second_udp_ok[0x1];
383 : : u8 second_ipv4_ok[0x1];
384 : : u8 second_ipv6_ok[0x1];
385 : : u8 second_l2_ok[0x1];
386 : : u8 vxlan_ok[0x1];
387 : : u8 gre_ok[0x1];
388 : : u8 first_tcp_ok[0x1];
389 : : u8 first_udp_ok[0x1];
390 : : u8 first_ipv4_ok[0x1];
391 : : u8 first_ipv6_ok[0x1];
392 : : u8 first_l2_ok[0x1];
393 : : };
394 : : };
395 : : };
396 : :
397 : : struct mlx5_ifc_definer_hl_oks2_bits {
398 : : u8 reserved_at_0[0xa];
399 : : u8 second_mpls_ok[0x1];
400 : : u8 second_mpls4_s_bit[0x1];
401 : : u8 second_mpls4_qualifier[0x1];
402 : : u8 second_mpls3_s_bit[0x1];
403 : : u8 second_mpls3_qualifier[0x1];
404 : : u8 second_mpls2_s_bit[0x1];
405 : : u8 second_mpls2_qualifier[0x1];
406 : : u8 second_mpls1_s_bit[0x1];
407 : : u8 second_mpls1_qualifier[0x1];
408 : : u8 second_mpls0_s_bit[0x1];
409 : : u8 second_mpls0_qualifier[0x1];
410 : : u8 first_mpls_ok[0x1];
411 : : u8 first_mpls4_s_bit[0x1];
412 : : u8 first_mpls4_qualifier[0x1];
413 : : u8 first_mpls3_s_bit[0x1];
414 : : u8 first_mpls3_qualifier[0x1];
415 : : u8 first_mpls2_s_bit[0x1];
416 : : u8 first_mpls2_qualifier[0x1];
417 : : u8 first_mpls1_s_bit[0x1];
418 : : u8 first_mpls1_qualifier[0x1];
419 : : u8 first_mpls0_s_bit[0x1];
420 : : u8 first_mpls0_qualifier[0x1];
421 : : };
422 : :
423 : : struct mlx5_ifc_definer_hl_voq_bits {
424 : : u8 reserved_at_0[0x18];
425 : : u8 ecn_ok[0x1];
426 : : u8 congestion[0x1];
427 : : u8 profile[0x2];
428 : : u8 internal_prio[0x4];
429 : : };
430 : :
431 : : struct mlx5_ifc_definer_hl_ipv4_src_dst_bits {
432 : : u8 source_address[0x20];
433 : : u8 destination_address[0x20];
434 : : };
435 : :
436 : : struct mlx5_ifc_definer_hl_random_number_bits {
437 : : u8 random_number[0x10];
438 : : u8 reserved[0x10];
439 : : };
440 : :
441 : : struct mlx5_ifc_definer_hl_ipv6_addr_bits {
442 : : u8 ipv6_address_127_96[0x20];
443 : : u8 ipv6_address_95_64[0x20];
444 : : u8 ipv6_address_63_32[0x20];
445 : : u8 ipv6_address_31_0[0x20];
446 : : };
447 : :
448 : : struct mlx5_ifc_definer_tcp_icmp_header_bits {
449 : : union {
450 : : struct {
451 : : u8 icmp_dw1[0x20];
452 : : u8 icmp_dw2[0x20];
453 : : u8 icmp_dw3[0x20];
454 : : };
455 : : struct {
456 : : u8 tcp_seq[0x20];
457 : : u8 tcp_ack[0x20];
458 : : u8 tcp_win_urg[0x20];
459 : : };
460 : : };
461 : : };
462 : :
463 : : struct mlx5_ifc_definer_hl_tunnel_header_bits {
464 : : u8 tunnel_header_0[0x20];
465 : : u8 tunnel_header_1[0x20];
466 : : u8 tunnel_header_2[0x20];
467 : : u8 tunnel_header_3[0x20];
468 : : };
469 : :
470 : : struct mlx5_ifc_definer_hl_ipsec_bits {
471 : : u8 spi[0x20];
472 : : u8 sequence_number[0x20];
473 : : u8 reserved[0x10];
474 : : u8 ipsec_syndrome[0x8];
475 : : u8 next_header[0x8];
476 : : };
477 : :
478 : : struct mlx5_ifc_definer_hl_metadata_bits {
479 : : u8 metadata_to_cqe[0x20];
480 : : u8 general_purpose[0x20];
481 : : u8 acomulated_hash[0x20];
482 : : };
483 : :
484 : : struct mlx5_ifc_definer_hl_flex_parser_bits {
485 : : u8 flex_parser_7[0x20];
486 : : u8 flex_parser_6[0x20];
487 : : u8 flex_parser_5[0x20];
488 : : u8 flex_parser_4[0x20];
489 : : u8 flex_parser_3[0x20];
490 : : u8 flex_parser_2[0x20];
491 : : u8 flex_parser_1[0x20];
492 : : u8 flex_parser_0[0x20];
493 : : };
494 : :
495 : : struct mlx5_ifc_definer_hl_registers_bits {
496 : : u8 register_c_10[0x20];
497 : : u8 register_c_11[0x20];
498 : : u8 register_c_8[0x20];
499 : : u8 register_c_9[0x20];
500 : : u8 register_c_6[0x20];
501 : : u8 register_c_7[0x20];
502 : : u8 register_c_4[0x20];
503 : : u8 register_c_5[0x20];
504 : : u8 register_c_2[0x20];
505 : : u8 register_c_3[0x20];
506 : : u8 register_c_0[0x20];
507 : : u8 register_c_1[0x20];
508 : : };
509 : :
510 : : struct mlx5_ifc_definer_hl_mpls_bits {
511 : : u8 mpls0_label[0x20];
512 : : u8 mpls1_label[0x20];
513 : : u8 mpls2_label[0x20];
514 : : u8 mpls3_label[0x20];
515 : : u8 mpls4_label[0x20];
516 : : };
517 : :
518 : : struct mlx5_ifc_definer_hl_bits {
519 : : struct mlx5_ifc_definer_hl_eth_l2_bits eth_l2_outer;
520 : : struct mlx5_ifc_definer_hl_eth_l2_bits eth_l2_inner;
521 : : struct mlx5_ifc_definer_hl_eth_l2_src_bits eth_l2_src_outer;
522 : : struct mlx5_ifc_definer_hl_eth_l2_src_bits eth_l2_src_inner;
523 : : struct mlx5_ifc_definer_hl_ib_l2_bits ib_l2;
524 : : struct mlx5_ifc_definer_hl_eth_l3_bits eth_l3_outer;
525 : : struct mlx5_ifc_definer_hl_eth_l3_bits eth_l3_inner;
526 : : struct mlx5_ifc_definer_hl_eth_l4_bits eth_l4_outer;
527 : : struct mlx5_ifc_definer_hl_eth_l4_bits eth_l4_inner;
528 : : struct mlx5_ifc_definer_hl_src_qp_gvmi_bits source_qp_gvmi;
529 : : struct mlx5_ifc_definer_hl_ib_l4_bits ib_l4;
530 : : struct mlx5_ifc_definer_hl_oks1_bits oks1;
531 : : struct mlx5_ifc_definer_hl_oks2_bits oks2;
532 : : struct mlx5_ifc_definer_hl_voq_bits voq;
533 : : u8 reserved_at_480[0x380];
534 : : struct mlx5_ifc_definer_hl_ipv4_src_dst_bits ipv4_src_dest_outer;
535 : : struct mlx5_ifc_definer_hl_ipv4_src_dst_bits ipv4_src_dest_inner;
536 : : struct mlx5_ifc_definer_hl_ipv6_addr_bits ipv6_dst_outer;
537 : : struct mlx5_ifc_definer_hl_ipv6_addr_bits ipv6_dst_inner;
538 : : struct mlx5_ifc_definer_hl_ipv6_addr_bits ipv6_src_outer;
539 : : struct mlx5_ifc_definer_hl_ipv6_addr_bits ipv6_src_inner;
540 : : u8 unsupported_dest_ib_l3[0x80];
541 : : u8 unsupported_source_ib_l3[0x80];
542 : : u8 unsupported_udp_misc_outer[0x20];
543 : : u8 unsupported_udp_misc_inner[0x20];
544 : : struct mlx5_ifc_definer_tcp_icmp_header_bits tcp_icmp;
545 : : struct mlx5_ifc_definer_hl_tunnel_header_bits tunnel_header;
546 : : struct mlx5_ifc_definer_hl_mpls_bits mpls_outer;
547 : : struct mlx5_ifc_definer_hl_mpls_bits mpls_inner;
548 : : u8 unsupported_config_headers_outer[0x80];
549 : : u8 unsupported_config_headers_inner[0x80];
550 : : struct mlx5_ifc_definer_hl_random_number_bits random_number;
551 : : struct mlx5_ifc_definer_hl_ipsec_bits ipsec;
552 : : struct mlx5_ifc_definer_hl_metadata_bits metadata;
553 : : u8 unsupported_utc_timestamp[0x40];
554 : : u8 unsupported_free_running_timestamp[0x40];
555 : : struct mlx5_ifc_definer_hl_flex_parser_bits flex_parser;
556 : : struct mlx5_ifc_definer_hl_registers_bits registers;
557 : : /* Reserved in case header layout on future HW */
558 : : u8 unsupported_reserved[0xd40];
559 : : };
560 : :
561 : : enum mlx5dr_definer_gtp {
562 : : MLX5DR_DEFINER_GTP_EXT_HDR_BIT = 0x04,
563 : : };
564 : :
565 : : struct mlx5_ifc_header_gtp_bits {
566 : : u8 version[0x3];
567 : : u8 proto_type[0x1];
568 : : u8 reserved1[0x1];
569 : : u8 ext_hdr_flag[0x1];
570 : : u8 seq_num_flag[0x1];
571 : : u8 pdu_flag[0x1];
572 : : u8 msg_type[0x8];
573 : : u8 msg_len[0x8];
574 : : u8 teid[0x20];
575 : : };
576 : :
577 : : struct mlx5_ifc_header_opt_gtp_bits {
578 : : u8 seq_num[0x10];
579 : : u8 pdu_num[0x8];
580 : : u8 next_ext_hdr_type[0x8];
581 : : };
582 : :
583 : : struct mlx5_ifc_header_gtp_psc_bits {
584 : : u8 len[0x8];
585 : : u8 pdu_type[0x4];
586 : : u8 flags[0x4];
587 : : u8 qfi[0x8];
588 : : u8 reserved2[0x8];
589 : : };
590 : :
591 : : struct mlx5_ifc_header_ipv6_vtc_bits {
592 : : u8 version[0x4];
593 : : union {
594 : : u8 tos[0x8];
595 : : struct {
596 : : u8 dscp[0x6];
597 : : u8 ecn[0x2];
598 : : };
599 : : };
600 : : u8 flow_label[0x14];
601 : : };
602 : :
603 : : struct mlx5_ifc_header_ipv6_routing_ext_bits {
604 : : u8 next_hdr[0x8];
605 : : u8 hdr_len[0x8];
606 : : u8 type[0x8];
607 : : u8 segments_left[0x8];
608 : : union {
609 : : u8 flags[0x20];
610 : : struct {
611 : : u8 last_entry[0x8];
612 : : u8 flag[0x8];
613 : : u8 tag[0x10];
614 : : };
615 : : };
616 : : };
617 : :
618 : : struct mlx5_ifc_header_vxlan_bits {
619 : : u8 flags[0x8];
620 : : u8 reserved1[0x18];
621 : : u8 vni[0x18];
622 : : u8 reserved2[0x8];
623 : : };
624 : :
625 : : struct mlx5_ifc_header_vxlan_gpe_bits {
626 : : u8 flags[0x8];
627 : : u8 rsvd0[0x10];
628 : : u8 protocol[0x8];
629 : : u8 vni[0x18];
630 : : u8 rsvd1[0x8];
631 : : };
632 : :
633 : : struct mlx5_ifc_header_gre_bits {
634 : : union {
635 : : u8 c_rsvd0_ver[0x10];
636 : : struct {
637 : : u8 gre_c_present[0x1];
638 : : u8 reserved_at_1[0x1];
639 : : u8 gre_k_present[0x1];
640 : : u8 gre_s_present[0x1];
641 : : u8 reserved_at_4[0x9];
642 : : u8 version[0x3];
643 : : };
644 : : };
645 : : u8 gre_protocol[0x10];
646 : : u8 checksum[0x10];
647 : : u8 reserved_at_30[0x10];
648 : : };
649 : :
650 : : struct mlx5_ifc_header_geneve_bits {
651 : : union {
652 : : u8 ver_opt_len_o_c_rsvd[0x10];
653 : : struct {
654 : : u8 version[0x2];
655 : : u8 opt_len[0x6];
656 : : u8 o_flag[0x1];
657 : : u8 c_flag[0x1];
658 : : u8 reserved_at_a[0x6];
659 : : };
660 : : };
661 : : u8 protocol_type[0x10];
662 : : u8 vni[0x18];
663 : : u8 reserved_at_38[0x8];
664 : : };
665 : :
666 : : struct mlx5_ifc_header_geneve_opt_bits {
667 : : u8 class[0x10];
668 : : u8 type[0x8];
669 : : u8 reserved[0x3];
670 : : u8 len[0x5];
671 : : };
672 : :
673 : : struct mlx5_ifc_header_icmp_bits {
674 : : union {
675 : : u8 icmp_dw1[0x20];
676 : : struct {
677 : : u8 type[0x8];
678 : : u8 code[0x8];
679 : : u8 cksum[0x10];
680 : : };
681 : : };
682 : : union {
683 : : u8 icmp_dw2[0x20];
684 : : struct {
685 : : u8 ident[0x10];
686 : : u8 seq_nb[0x10];
687 : : };
688 : : };
689 : : };
690 : :
691 : : struct mlx5dr_definer {
692 : : enum mlx5dr_definer_type type;
693 : : uint8_t dw_selector[DW_SELECTORS];
694 : : uint8_t byte_selector[BYTE_SELECTORS];
695 : : struct mlx5dr_rule_match_tag mask;
696 : : struct mlx5dr_devx_obj *obj;
697 : : };
698 : :
699 : : struct mlx5dr_definer_cache {
700 : : LIST_HEAD(definer_head, mlx5dr_definer_cache_item) head;
701 : : };
702 : :
703 : : struct mlx5dr_definer_cache_item {
704 : : struct mlx5dr_definer definer;
705 : : uint32_t refcount;
706 : : LIST_ENTRY(mlx5dr_definer_cache_item) next;
707 : : };
708 : :
709 : : static inline bool
710 : : mlx5dr_definer_is_jumbo(struct mlx5dr_definer *definer)
711 : : {
712 [ # # # # : 0 : return (definer->type == MLX5DR_DEFINER_TYPE_JUMBO);
# # # # #
# ]
713 : : }
714 : :
715 : : void mlx5dr_definer_create_tag(const struct rte_flow_item *items,
716 : : struct mlx5dr_definer_fc *fc,
717 : : uint32_t fc_sz,
718 : : uint8_t *tag);
719 : :
720 : : void mlx5dr_definer_create_tag_range(const struct rte_flow_item *items,
721 : : struct mlx5dr_definer_fc *fc,
722 : : uint32_t fc_sz,
723 : : uint8_t *tag);
724 : :
725 : : int mlx5dr_definer_get_id(struct mlx5dr_definer *definer);
726 : :
727 : : int mlx5dr_definer_matcher_init(struct mlx5dr_context *ctx,
728 : : struct mlx5dr_matcher *matcher);
729 : :
730 : : void mlx5dr_definer_matcher_uninit(struct mlx5dr_matcher *matcher);
731 : :
732 : : int mlx5dr_definer_init_cache(struct mlx5dr_definer_cache **cache);
733 : :
734 : : void mlx5dr_definer_uninit_cache(struct mlx5dr_definer_cache *cache);
735 : :
736 : : #endif
|