Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(c) 2018 Intel Corporation
3 : : */
4 : :
5 : : #include <rte_string_fns.h>
6 : : #include <ethdev_pci.h>
7 : :
8 : : #include <ctype.h>
9 : : #include <stdio.h>
10 : : #include <sys/types.h>
11 : : #include <sys/stat.h>
12 : : #include <unistd.h>
13 : :
14 : : #include <rte_tailq.h>
15 : :
16 : : #include "eal_firmware.h"
17 : :
18 : : #include "base/ice_sched.h"
19 : : #include "base/ice_flow.h"
20 : : #include "base/ice_dcb.h"
21 : : #include "base/ice_common.h"
22 : : #include "base/ice_ptp_hw.h"
23 : :
24 : : #include "ice_ethdev.h"
25 : : #include "ice_rxtx.h"
26 : : #include "ice_generic_flow.h"
27 : :
28 : : /* devargs */
29 : : #define ICE_SAFE_MODE_SUPPORT_ARG "safe-mode-support"
30 : : #define ICE_DEFAULT_MAC_DISABLE "default-mac-disable"
31 : : #define ICE_PROTO_XTR_ARG "proto_xtr"
32 : : #define ICE_FIELD_OFFS_ARG "field_offs"
33 : : #define ICE_FIELD_NAME_ARG "field_name"
34 : : #define ICE_HW_DEBUG_MASK_ARG "hw_debug_mask"
35 : : #define ICE_ONE_PPS_OUT_ARG "pps_out"
36 : : #define ICE_RX_LOW_LATENCY_ARG "rx_low_latency"
37 : :
38 : : #define ICE_CYCLECOUNTER_MASK 0xffffffffffffffffULL
39 : :
40 : : uint64_t ice_timestamp_dynflag;
41 : : int ice_timestamp_dynfield_offset = -1;
42 : :
43 : : static const char * const ice_valid_args[] = {
44 : : ICE_SAFE_MODE_SUPPORT_ARG,
45 : : ICE_PROTO_XTR_ARG,
46 : : ICE_FIELD_OFFS_ARG,
47 : : ICE_FIELD_NAME_ARG,
48 : : ICE_HW_DEBUG_MASK_ARG,
49 : : ICE_ONE_PPS_OUT_ARG,
50 : : ICE_RX_LOW_LATENCY_ARG,
51 : : ICE_DEFAULT_MAC_DISABLE,
52 : : NULL
53 : : };
54 : :
55 : : #define PPS_OUT_DELAY_NS 1
56 : :
57 : : /* Maximum number of VSI */
58 : : #define ICE_MAX_NUM_VSIS (768UL)
59 : :
60 : : /* The 119 bit offset of the LAN Rx queue context is the L2TSEL control bit. */
61 : : #define ICE_L2TSEL_QRX_CONTEXT_REG_IDX 3
62 : : #define ICE_L2TSEL_BIT_OFFSET 23
63 : : enum ice_l2tsel {
64 : : ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG2_2ND,
65 : : ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG1,
66 : : };
67 : :
68 : : struct proto_xtr_ol_flag {
69 : : const struct rte_mbuf_dynflag param;
70 : : bool required;
71 : : };
72 : :
73 : : static bool ice_proto_xtr_hw_support[PROTO_XTR_MAX];
74 : :
75 : : static struct proto_xtr_ol_flag ice_proto_xtr_ol_flag_params[] = {
76 : : [PROTO_XTR_VLAN] = {
77 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_vlan" }},
78 : : [PROTO_XTR_IPV4] = {
79 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ipv4" }},
80 : : [PROTO_XTR_IPV6] = {
81 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ipv6" }},
82 : : [PROTO_XTR_IPV6_FLOW] = {
83 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ipv6_flow" }},
84 : : [PROTO_XTR_TCP] = {
85 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_tcp" }},
86 : : [PROTO_XTR_IP_OFFSET] = {
87 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ip_offset" }}
88 : : };
89 : :
90 : : #define ICE_OS_DEFAULT_PKG_NAME "ICE OS Default Package"
91 : : #define ICE_COMMS_PKG_NAME "ICE COMMS Package"
92 : : #define ICE_MAX_RES_DESC_NUM 1024
93 : :
94 : : static int ice_dev_configure(struct rte_eth_dev *dev);
95 : : static int ice_dev_start(struct rte_eth_dev *dev);
96 : : static int ice_dev_stop(struct rte_eth_dev *dev);
97 : : static int ice_dev_close(struct rte_eth_dev *dev);
98 : : static int ice_dev_reset(struct rte_eth_dev *dev);
99 : : static int ice_dev_info_get(struct rte_eth_dev *dev,
100 : : struct rte_eth_dev_info *dev_info);
101 : : static int ice_phy_conf_link(struct ice_hw *hw,
102 : : u16 force_speed,
103 : : bool link_up);
104 : : static int ice_link_update(struct rte_eth_dev *dev,
105 : : int wait_to_complete);
106 : : static int ice_dev_set_link_up(struct rte_eth_dev *dev);
107 : : static int ice_dev_set_link_down(struct rte_eth_dev *dev);
108 : : static int ice_dev_led_on(struct rte_eth_dev *dev);
109 : : static int ice_dev_led_off(struct rte_eth_dev *dev);
110 : :
111 : : static int ice_mtu_set(struct rte_eth_dev *dev, uint16_t mtu);
112 : : static int ice_vlan_offload_set(struct rte_eth_dev *dev, int mask);
113 : : static int ice_rss_reta_update(struct rte_eth_dev *dev,
114 : : struct rte_eth_rss_reta_entry64 *reta_conf,
115 : : uint16_t reta_size);
116 : : static int ice_rss_reta_query(struct rte_eth_dev *dev,
117 : : struct rte_eth_rss_reta_entry64 *reta_conf,
118 : : uint16_t reta_size);
119 : : static int ice_rss_hash_update(struct rte_eth_dev *dev,
120 : : struct rte_eth_rss_conf *rss_conf);
121 : : static int ice_rss_hash_conf_get(struct rte_eth_dev *dev,
122 : : struct rte_eth_rss_conf *rss_conf);
123 : : static int ice_promisc_enable(struct rte_eth_dev *dev);
124 : : static int ice_promisc_disable(struct rte_eth_dev *dev);
125 : : static int ice_allmulti_enable(struct rte_eth_dev *dev);
126 : : static int ice_allmulti_disable(struct rte_eth_dev *dev);
127 : : static int ice_vlan_filter_set(struct rte_eth_dev *dev,
128 : : uint16_t vlan_id,
129 : : int on);
130 : : static int ice_macaddr_set(struct rte_eth_dev *dev,
131 : : struct rte_ether_addr *mac_addr);
132 : : static int ice_macaddr_add(struct rte_eth_dev *dev,
133 : : struct rte_ether_addr *mac_addr,
134 : : __rte_unused uint32_t index,
135 : : uint32_t pool);
136 : : static void ice_macaddr_remove(struct rte_eth_dev *dev, uint32_t index);
137 : : static int ice_rx_queue_intr_enable(struct rte_eth_dev *dev,
138 : : uint16_t queue_id);
139 : : static int ice_rx_queue_intr_disable(struct rte_eth_dev *dev,
140 : : uint16_t queue_id);
141 : : static int ice_fw_version_get(struct rte_eth_dev *dev, char *fw_version,
142 : : size_t fw_size);
143 : : static int ice_vlan_pvid_set(struct rte_eth_dev *dev,
144 : : uint16_t pvid, int on);
145 : : static int ice_vlan_tpid_set(struct rte_eth_dev *dev,
146 : : enum rte_vlan_type vlan_type,
147 : : uint16_t tpid);
148 : : static int ice_get_eeprom_length(struct rte_eth_dev *dev);
149 : : static int ice_get_eeprom(struct rte_eth_dev *dev,
150 : : struct rte_dev_eeprom_info *eeprom);
151 : : static int ice_get_module_info(struct rte_eth_dev *dev,
152 : : struct rte_eth_dev_module_info *modinfo);
153 : : static int ice_get_module_eeprom(struct rte_eth_dev *dev,
154 : : struct rte_dev_eeprom_info *info);
155 : : static int ice_stats_get(struct rte_eth_dev *dev,
156 : : struct rte_eth_stats *stats);
157 : : static int ice_stats_reset(struct rte_eth_dev *dev);
158 : : static int ice_xstats_get(struct rte_eth_dev *dev,
159 : : struct rte_eth_xstat *xstats, unsigned int n);
160 : : static int ice_xstats_get_names(struct rte_eth_dev *dev,
161 : : struct rte_eth_xstat_name *xstats_names,
162 : : unsigned int limit);
163 : : static int ice_dev_flow_ops_get(struct rte_eth_dev *dev,
164 : : const struct rte_flow_ops **ops);
165 : : static int ice_dev_udp_tunnel_port_add(struct rte_eth_dev *dev,
166 : : struct rte_eth_udp_tunnel *udp_tunnel);
167 : : static int ice_dev_udp_tunnel_port_del(struct rte_eth_dev *dev,
168 : : struct rte_eth_udp_tunnel *udp_tunnel);
169 : : static int ice_timesync_enable(struct rte_eth_dev *dev);
170 : : static int ice_timesync_read_rx_timestamp(struct rte_eth_dev *dev,
171 : : struct timespec *timestamp,
172 : : uint32_t flags);
173 : : static int ice_timesync_read_tx_timestamp(struct rte_eth_dev *dev,
174 : : struct timespec *timestamp);
175 : : static int ice_timesync_adjust_time(struct rte_eth_dev *dev, int64_t delta);
176 : : static int ice_timesync_read_time(struct rte_eth_dev *dev,
177 : : struct timespec *timestamp);
178 : : static int ice_timesync_write_time(struct rte_eth_dev *dev,
179 : : const struct timespec *timestamp);
180 : : static int ice_timesync_disable(struct rte_eth_dev *dev);
181 : : static const uint32_t *ice_buffer_split_supported_hdr_ptypes_get(struct rte_eth_dev *dev);
182 : :
183 : : static const struct rte_pci_id pci_id_ice_map[] = {
184 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_BACKPLANE) },
185 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_SFP) },
186 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_10G_BASE_T) },
187 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_1GBE) },
188 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_QSFP) },
189 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810C_BACKPLANE) },
190 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810C_QSFP) },
191 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810C_SFP) },
192 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810_XXV_BACKPLANE) },
193 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810_XXV_QSFP) },
194 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810_XXV_SFP) },
195 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_BACKPLANE) },
196 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_QSFP) },
197 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_SFP) },
198 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_10G_BASE_T) },
199 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_SGMII) },
200 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822_SI_DFLT) },
201 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_BACKPLANE) },
202 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_QSFP) },
203 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_SFP) },
204 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_10G_BASE_T) },
205 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_SGMII) },
206 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_BACKPLANE) },
207 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_SFP) },
208 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_10G_BASE_T) },
209 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_SGMII) },
210 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E824S) },
211 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_BACKPLANE) },
212 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_QSFP) },
213 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_SFP) },
214 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_C825X) },
215 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_SGMII) },
216 : : { .vendor_id = 0, /* sentinel */ },
217 : : };
218 : :
219 : : static int
220 : 0 : ice_tm_ops_get(struct rte_eth_dev *dev __rte_unused,
221 : : void *arg)
222 : : {
223 [ # # ]: 0 : if (!arg)
224 : : return -EINVAL;
225 : :
226 : 0 : *(const void **)arg = &ice_tm_ops;
227 : :
228 : 0 : return 0;
229 : : }
230 : :
231 : : static const struct eth_dev_ops ice_eth_dev_ops = {
232 : : .dev_configure = ice_dev_configure,
233 : : .dev_start = ice_dev_start,
234 : : .dev_stop = ice_dev_stop,
235 : : .dev_close = ice_dev_close,
236 : : .dev_reset = ice_dev_reset,
237 : : .dev_set_link_up = ice_dev_set_link_up,
238 : : .dev_set_link_down = ice_dev_set_link_down,
239 : : .dev_led_on = ice_dev_led_on,
240 : : .dev_led_off = ice_dev_led_off,
241 : : .rx_queue_start = ice_rx_queue_start,
242 : : .rx_queue_stop = ice_rx_queue_stop,
243 : : .tx_queue_start = ice_tx_queue_start,
244 : : .tx_queue_stop = ice_tx_queue_stop,
245 : : .rx_queue_setup = ice_rx_queue_setup,
246 : : .rx_queue_release = ice_dev_rx_queue_release,
247 : : .tx_queue_setup = ice_tx_queue_setup,
248 : : .tx_queue_release = ice_dev_tx_queue_release,
249 : : .dev_infos_get = ice_dev_info_get,
250 : : .dev_supported_ptypes_get = ice_dev_supported_ptypes_get,
251 : : .link_update = ice_link_update,
252 : : .mtu_set = ice_mtu_set,
253 : : .mac_addr_set = ice_macaddr_set,
254 : : .mac_addr_add = ice_macaddr_add,
255 : : .mac_addr_remove = ice_macaddr_remove,
256 : : .vlan_filter_set = ice_vlan_filter_set,
257 : : .vlan_offload_set = ice_vlan_offload_set,
258 : : .reta_update = ice_rss_reta_update,
259 : : .reta_query = ice_rss_reta_query,
260 : : .rss_hash_update = ice_rss_hash_update,
261 : : .rss_hash_conf_get = ice_rss_hash_conf_get,
262 : : .promiscuous_enable = ice_promisc_enable,
263 : : .promiscuous_disable = ice_promisc_disable,
264 : : .allmulticast_enable = ice_allmulti_enable,
265 : : .allmulticast_disable = ice_allmulti_disable,
266 : : .rx_queue_intr_enable = ice_rx_queue_intr_enable,
267 : : .rx_queue_intr_disable = ice_rx_queue_intr_disable,
268 : : .fw_version_get = ice_fw_version_get,
269 : : .vlan_pvid_set = ice_vlan_pvid_set,
270 : : .vlan_tpid_set = ice_vlan_tpid_set,
271 : : .rxq_info_get = ice_rxq_info_get,
272 : : .txq_info_get = ice_txq_info_get,
273 : : .rx_burst_mode_get = ice_rx_burst_mode_get,
274 : : .tx_burst_mode_get = ice_tx_burst_mode_get,
275 : : .get_eeprom_length = ice_get_eeprom_length,
276 : : .get_eeprom = ice_get_eeprom,
277 : : .get_module_info = ice_get_module_info,
278 : : .get_module_eeprom = ice_get_module_eeprom,
279 : : .stats_get = ice_stats_get,
280 : : .stats_reset = ice_stats_reset,
281 : : .xstats_get = ice_xstats_get,
282 : : .xstats_get_names = ice_xstats_get_names,
283 : : .xstats_reset = ice_stats_reset,
284 : : .flow_ops_get = ice_dev_flow_ops_get,
285 : : .udp_tunnel_port_add = ice_dev_udp_tunnel_port_add,
286 : : .udp_tunnel_port_del = ice_dev_udp_tunnel_port_del,
287 : : .tx_done_cleanup = ice_tx_done_cleanup,
288 : : .get_monitor_addr = ice_get_monitor_addr,
289 : : .timesync_enable = ice_timesync_enable,
290 : : .timesync_read_rx_timestamp = ice_timesync_read_rx_timestamp,
291 : : .timesync_read_tx_timestamp = ice_timesync_read_tx_timestamp,
292 : : .timesync_adjust_time = ice_timesync_adjust_time,
293 : : .timesync_read_time = ice_timesync_read_time,
294 : : .timesync_write_time = ice_timesync_write_time,
295 : : .timesync_disable = ice_timesync_disable,
296 : : .tm_ops_get = ice_tm_ops_get,
297 : : .buffer_split_supported_hdr_ptypes_get = ice_buffer_split_supported_hdr_ptypes_get,
298 : : };
299 : :
300 : : /* store statistics names and its offset in stats structure */
301 : : struct ice_xstats_name_off {
302 : : char name[RTE_ETH_XSTATS_NAME_SIZE];
303 : : unsigned int offset;
304 : : };
305 : :
306 : : static const struct ice_xstats_name_off ice_stats_strings[] = {
307 : : {"rx_unicast_packets", offsetof(struct ice_eth_stats, rx_unicast)},
308 : : {"rx_multicast_packets", offsetof(struct ice_eth_stats, rx_multicast)},
309 : : {"rx_broadcast_packets", offsetof(struct ice_eth_stats, rx_broadcast)},
310 : : {"rx_dropped_packets", offsetof(struct ice_eth_stats, rx_discards)},
311 : : {"rx_unknown_protocol_packets", offsetof(struct ice_eth_stats,
312 : : rx_unknown_protocol)},
313 : : {"tx_unicast_packets", offsetof(struct ice_eth_stats, tx_unicast)},
314 : : {"tx_multicast_packets", offsetof(struct ice_eth_stats, tx_multicast)},
315 : : {"tx_broadcast_packets", offsetof(struct ice_eth_stats, tx_broadcast)},
316 : : {"tx_dropped_packets", offsetof(struct ice_eth_stats, tx_discards)},
317 : : };
318 : :
319 : : #define ICE_NB_ETH_XSTATS (sizeof(ice_stats_strings) / \
320 : : sizeof(ice_stats_strings[0]))
321 : :
322 : : static const struct ice_xstats_name_off ice_hw_port_strings[] = {
323 : : {"tx_link_down_dropped", offsetof(struct ice_hw_port_stats,
324 : : tx_dropped_link_down)},
325 : : {"rx_crc_errors", offsetof(struct ice_hw_port_stats, crc_errors)},
326 : : {"rx_illegal_byte_errors", offsetof(struct ice_hw_port_stats,
327 : : illegal_bytes)},
328 : : {"rx_error_bytes", offsetof(struct ice_hw_port_stats, error_bytes)},
329 : : {"mac_local_errors", offsetof(struct ice_hw_port_stats,
330 : : mac_local_faults)},
331 : : {"mac_remote_errors", offsetof(struct ice_hw_port_stats,
332 : : mac_remote_faults)},
333 : : {"rx_len_errors", offsetof(struct ice_hw_port_stats,
334 : : rx_len_errors)},
335 : : {"tx_xon_packets", offsetof(struct ice_hw_port_stats, link_xon_tx)},
336 : : {"rx_xon_packets", offsetof(struct ice_hw_port_stats, link_xon_rx)},
337 : : {"tx_xoff_packets", offsetof(struct ice_hw_port_stats, link_xoff_tx)},
338 : : {"rx_xoff_packets", offsetof(struct ice_hw_port_stats, link_xoff_rx)},
339 : : {"rx_size_64_packets", offsetof(struct ice_hw_port_stats, rx_size_64)},
340 : : {"rx_size_65_to_127_packets", offsetof(struct ice_hw_port_stats,
341 : : rx_size_127)},
342 : : {"rx_size_128_to_255_packets", offsetof(struct ice_hw_port_stats,
343 : : rx_size_255)},
344 : : {"rx_size_256_to_511_packets", offsetof(struct ice_hw_port_stats,
345 : : rx_size_511)},
346 : : {"rx_size_512_to_1023_packets", offsetof(struct ice_hw_port_stats,
347 : : rx_size_1023)},
348 : : {"rx_size_1024_to_1522_packets", offsetof(struct ice_hw_port_stats,
349 : : rx_size_1522)},
350 : : {"rx_size_1523_to_max_packets", offsetof(struct ice_hw_port_stats,
351 : : rx_size_big)},
352 : : {"rx_undersized_errors", offsetof(struct ice_hw_port_stats,
353 : : rx_undersize)},
354 : : {"rx_oversize_errors", offsetof(struct ice_hw_port_stats,
355 : : rx_oversize)},
356 : : {"rx_mac_short_pkt_dropped", offsetof(struct ice_hw_port_stats,
357 : : mac_short_pkt_dropped)},
358 : : {"rx_fragmented_errors", offsetof(struct ice_hw_port_stats,
359 : : rx_fragments)},
360 : : {"rx_jabber_errors", offsetof(struct ice_hw_port_stats, rx_jabber)},
361 : : {"tx_size_64_packets", offsetof(struct ice_hw_port_stats, tx_size_64)},
362 : : {"tx_size_65_to_127_packets", offsetof(struct ice_hw_port_stats,
363 : : tx_size_127)},
364 : : {"tx_size_128_to_255_packets", offsetof(struct ice_hw_port_stats,
365 : : tx_size_255)},
366 : : {"tx_size_256_to_511_packets", offsetof(struct ice_hw_port_stats,
367 : : tx_size_511)},
368 : : {"tx_size_512_to_1023_packets", offsetof(struct ice_hw_port_stats,
369 : : tx_size_1023)},
370 : : {"tx_size_1024_to_1522_packets", offsetof(struct ice_hw_port_stats,
371 : : tx_size_1522)},
372 : : {"tx_size_1523_to_max_packets", offsetof(struct ice_hw_port_stats,
373 : : tx_size_big)},
374 : : };
375 : :
376 : : #define ICE_NB_HW_PORT_XSTATS (sizeof(ice_hw_port_strings) / \
377 : : sizeof(ice_hw_port_strings[0]))
378 : :
379 : : static void
380 : : ice_init_controlq_parameter(struct ice_hw *hw)
381 : : {
382 : : /* fields for adminq */
383 : 0 : hw->adminq.num_rq_entries = ICE_ADMINQ_LEN;
384 : 0 : hw->adminq.num_sq_entries = ICE_ADMINQ_LEN;
385 : 0 : hw->adminq.rq_buf_size = ICE_ADMINQ_BUF_SZ;
386 : 0 : hw->adminq.sq_buf_size = ICE_ADMINQ_BUF_SZ;
387 : :
388 : : /* fields for mailboxq, DPDK used as PF host */
389 : 0 : hw->mailboxq.num_rq_entries = ICE_MAILBOXQ_LEN;
390 : 0 : hw->mailboxq.num_sq_entries = ICE_MAILBOXQ_LEN;
391 : 0 : hw->mailboxq.rq_buf_size = ICE_MAILBOXQ_BUF_SZ;
392 : 0 : hw->mailboxq.sq_buf_size = ICE_MAILBOXQ_BUF_SZ;
393 : :
394 : : /* fields for sideband queue */
395 : 0 : hw->sbq.num_rq_entries = ICE_SBQ_LEN;
396 : 0 : hw->sbq.num_sq_entries = ICE_SBQ_LEN;
397 : 0 : hw->sbq.rq_buf_size = ICE_SBQ_MAX_BUF_LEN;
398 : 0 : hw->sbq.sq_buf_size = ICE_SBQ_MAX_BUF_LEN;
399 : :
400 : : }
401 : :
402 : : static int
403 : 0 : lookup_proto_xtr_type(const char *xtr_name)
404 : : {
405 : : static struct {
406 : : const char *name;
407 : : enum proto_xtr_type type;
408 : : } xtr_type_map[] = {
409 : : { "vlan", PROTO_XTR_VLAN },
410 : : { "ipv4", PROTO_XTR_IPV4 },
411 : : { "ipv6", PROTO_XTR_IPV6 },
412 : : { "ipv6_flow", PROTO_XTR_IPV6_FLOW },
413 : : { "tcp", PROTO_XTR_TCP },
414 : : { "ip_offset", PROTO_XTR_IP_OFFSET },
415 : : };
416 : : uint32_t i;
417 : :
418 [ # # ]: 0 : for (i = 0; i < RTE_DIM(xtr_type_map); i++) {
419 [ # # ]: 0 : if (strcmp(xtr_name, xtr_type_map[i].name) == 0)
420 : 0 : return xtr_type_map[i].type;
421 : : }
422 : :
423 : : return -1;
424 : : }
425 : :
426 : : /*
427 : : * Parse elem, the elem could be single number/range or '(' ')' group
428 : : * 1) A single number elem, it's just a simple digit. e.g. 9
429 : : * 2) A single range elem, two digits with a '-' between. e.g. 2-6
430 : : * 3) A group elem, combines multiple 1) or 2) with '( )'. e.g (0,2-4,6)
431 : : * Within group elem, '-' used for a range separator;
432 : : * ',' used for a single number.
433 : : */
434 : : static int
435 : 0 : parse_queue_set(const char *input, int xtr_type, struct ice_devargs *devargs)
436 : : {
437 : : const char *str = input;
438 : 0 : char *end = NULL;
439 : : uint32_t min, max;
440 : : uint32_t idx;
441 : :
442 [ # # ]: 0 : while (isblank(*str))
443 : 0 : str++;
444 : :
445 [ # # # # ]: 0 : if (!isdigit(*str) && *str != '(')
446 : : return -1;
447 : :
448 : : /* process single number or single range of number */
449 [ # # ]: 0 : if (*str != '(') {
450 : 0 : errno = 0;
451 : 0 : idx = strtoul(str, &end, 10);
452 [ # # # # : 0 : if (errno || end == NULL || idx >= ICE_MAX_QUEUE_NUM)
# # ]
453 : : return -1;
454 : :
455 [ # # ]: 0 : while (isblank(*end))
456 : 0 : end++;
457 : :
458 : : min = idx;
459 : : max = idx;
460 : :
461 : : /* process single <number>-<number> */
462 [ # # ]: 0 : if (*end == '-') {
463 : 0 : end++;
464 [ # # ]: 0 : while (isblank(*end))
465 : 0 : end++;
466 [ # # ]: 0 : if (!isdigit(*end))
467 : : return -1;
468 : :
469 : 0 : errno = 0;
470 : 0 : idx = strtoul(end, &end, 10);
471 [ # # # # : 0 : if (errno || end == NULL || idx >= ICE_MAX_QUEUE_NUM)
# # ]
472 : : return -1;
473 : :
474 : : max = idx;
475 [ # # ]: 0 : while (isblank(*end))
476 : 0 : end++;
477 : : }
478 : :
479 [ # # ]: 0 : if (*end != ':')
480 : : return -1;
481 : :
482 : 0 : for (idx = RTE_MIN(min, max);
483 [ # # ]: 0 : idx <= RTE_MAX(min, max); idx++)
484 : 0 : devargs->proto_xtr[idx] = xtr_type;
485 : :
486 : : return 0;
487 : : }
488 : :
489 : : /* process set within bracket */
490 : 0 : str++;
491 [ # # ]: 0 : while (isblank(*str))
492 : 0 : str++;
493 [ # # ]: 0 : if (*str == '\0')
494 : : return -1;
495 : :
496 : : min = ICE_MAX_QUEUE_NUM;
497 : : do {
498 : : /* go ahead to the first digit */
499 [ # # ]: 0 : while (isblank(*str))
500 : 0 : str++;
501 [ # # ]: 0 : if (!isdigit(*str))
502 : : return -1;
503 : :
504 : : /* get the digit value */
505 : 0 : errno = 0;
506 : 0 : idx = strtoul(str, &end, 10);
507 [ # # # # : 0 : if (errno || end == NULL || idx >= ICE_MAX_QUEUE_NUM)
# # ]
508 : : return -1;
509 : :
510 : : /* go ahead to separator '-',',' and ')' */
511 [ # # ]: 0 : while (isblank(*end))
512 : 0 : end++;
513 [ # # ]: 0 : if (*end == '-') {
514 [ # # ]: 0 : if (min == ICE_MAX_QUEUE_NUM)
515 : : min = idx;
516 : : else /* avoid continuous '-' */
517 : : return -1;
518 [ # # ]: 0 : } else if (*end == ',' || *end == ')') {
519 : : max = idx;
520 [ # # ]: 0 : if (min == ICE_MAX_QUEUE_NUM)
521 : : min = idx;
522 : :
523 : 0 : for (idx = RTE_MIN(min, max);
524 [ # # ]: 0 : idx <= RTE_MAX(min, max); idx++)
525 : 0 : devargs->proto_xtr[idx] = xtr_type;
526 : :
527 : : min = ICE_MAX_QUEUE_NUM;
528 : : } else {
529 : : return -1;
530 : : }
531 : :
532 : 0 : str = end + 1;
533 [ # # ]: 0 : } while (*end != ')' && *end != '\0');
534 : :
535 : : return 0;
536 : : }
537 : :
538 : : static int
539 : 0 : parse_queue_proto_xtr(const char *queues, struct ice_devargs *devargs)
540 : : {
541 : : const char *queue_start;
542 : : uint32_t idx;
543 : : int xtr_type;
544 : : char xtr_name[32];
545 : :
546 [ # # ]: 0 : while (isblank(*queues))
547 : 0 : queues++;
548 : :
549 [ # # ]: 0 : if (*queues != '[') {
550 : 0 : xtr_type = lookup_proto_xtr_type(queues);
551 [ # # ]: 0 : if (xtr_type < 0)
552 : : return -1;
553 : :
554 : 0 : devargs->proto_xtr_dflt = xtr_type;
555 : :
556 : 0 : return 0;
557 : : }
558 : :
559 : 0 : queues++;
560 : : do {
561 [ # # ]: 0 : while (isblank(*queues))
562 : 0 : queues++;
563 [ # # ]: 0 : if (*queues == '\0')
564 : : return -1;
565 : :
566 : : queue_start = queues;
567 : :
568 : : /* go across a complete bracket */
569 [ # # ]: 0 : if (*queue_start == '(') {
570 : 0 : queues += strcspn(queues, ")");
571 [ # # ]: 0 : if (*queues != ')')
572 : : return -1;
573 : : }
574 : :
575 : : /* scan the separator ':' */
576 : 0 : queues += strcspn(queues, ":");
577 [ # # ]: 0 : if (*queues++ != ':')
578 : : return -1;
579 [ # # ]: 0 : while (isblank(*queues))
580 : 0 : queues++;
581 : :
582 : 0 : for (idx = 0; ; idx++) {
583 [ # # # # ]: 0 : if (isblank(queues[idx]) ||
584 [ # # ]: 0 : queues[idx] == ',' ||
585 [ # # ]: 0 : queues[idx] == ']' ||
586 : : queues[idx] == '\0')
587 : : break;
588 : :
589 [ # # ]: 0 : if (idx > sizeof(xtr_name) - 2)
590 : : return -1;
591 : :
592 : 0 : xtr_name[idx] = queues[idx];
593 : : }
594 : 0 : xtr_name[idx] = '\0';
595 : 0 : xtr_type = lookup_proto_xtr_type(xtr_name);
596 [ # # ]: 0 : if (xtr_type < 0)
597 : : return -1;
598 : :
599 : : queues += idx;
600 : :
601 [ # # # # : 0 : while (isblank(*queues) || *queues == ',' || *queues == ']')
# # ]
602 : 0 : queues++;
603 : :
604 [ # # ]: 0 : if (parse_queue_set(queue_start, xtr_type, devargs) < 0)
605 : : return -1;
606 [ # # ]: 0 : } while (*queues != '\0');
607 : :
608 : : return 0;
609 : : }
610 : :
611 : : static int
612 : 0 : handle_proto_xtr_arg(__rte_unused const char *key, const char *value,
613 : : void *extra_args)
614 : : {
615 : : struct ice_devargs *devargs = extra_args;
616 : :
617 [ # # ]: 0 : if (value == NULL || extra_args == NULL)
618 : : return -EINVAL;
619 : :
620 [ # # ]: 0 : if (parse_queue_proto_xtr(value, devargs) < 0) {
621 : 0 : PMD_DRV_LOG(ERR,
622 : : "The protocol extraction parameter is wrong : '%s'",
623 : : value);
624 : 0 : return -1;
625 : : }
626 : :
627 : : return 0;
628 : : }
629 : :
630 : : static int
631 : 0 : handle_field_offs_arg(__rte_unused const char *key, const char *value,
632 : : void *offs_args)
633 : : {
634 : : uint8_t *offset = offs_args;
635 : :
636 [ # # ]: 0 : if (value == NULL || offs_args == NULL)
637 : : return -EINVAL;
638 : :
639 [ # # ]: 0 : if (!isdigit(*value))
640 : : return -1;
641 : :
642 : 0 : *offset = atoi(value);
643 : :
644 : 0 : return 0;
645 : : }
646 : :
647 : : static int
648 : 0 : handle_field_name_arg(__rte_unused const char *key, const char *value,
649 : : void *name_args)
650 : : {
651 : : char *name = name_args;
652 : : int ret;
653 : :
654 [ # # ]: 0 : if (name == NULL || name_args == NULL)
655 : : return -EINVAL;
656 [ # # ]: 0 : if (isdigit(*value))
657 : : return -1;
658 : :
659 : : ret = strlcpy(name, value, RTE_MBUF_DYN_NAMESIZE);
660 [ # # ]: 0 : if (ret < 0 || ret >= RTE_MBUF_DYN_NAMESIZE) {
661 : 0 : PMD_DRV_LOG(ERR,
662 : : "The protocol extraction field name too long : '%s'",
663 : : name);
664 : 0 : return -1;
665 : : }
666 : : return 0;
667 : : }
668 : :
669 : : static void
670 : 0 : ice_check_proto_xtr_support(struct ice_hw *hw)
671 : : {
672 : : #define FLX_REG(val, fld, idx) \
673 : : (((val) & GLFLXP_RXDID_FLX_WRD_##idx##_##fld##_M) >> \
674 : : GLFLXP_RXDID_FLX_WRD_##idx##_##fld##_S)
675 : : static struct {
676 : : uint32_t rxdid;
677 : : uint8_t opcode;
678 : : uint8_t protid_0;
679 : : uint8_t protid_1;
680 : : } xtr_sets[] = {
681 : : [PROTO_XTR_VLAN] = { ICE_RXDID_COMMS_AUX_VLAN,
682 : : ICE_RX_OPC_EXTRACT,
683 : : ICE_PROT_EVLAN_O, ICE_PROT_VLAN_O},
684 : : [PROTO_XTR_IPV4] = { ICE_RXDID_COMMS_AUX_IPV4,
685 : : ICE_RX_OPC_EXTRACT,
686 : : ICE_PROT_IPV4_OF_OR_S,
687 : : ICE_PROT_IPV4_OF_OR_S },
688 : : [PROTO_XTR_IPV6] = { ICE_RXDID_COMMS_AUX_IPV6,
689 : : ICE_RX_OPC_EXTRACT,
690 : : ICE_PROT_IPV6_OF_OR_S,
691 : : ICE_PROT_IPV6_OF_OR_S },
692 : : [PROTO_XTR_IPV6_FLOW] = { ICE_RXDID_COMMS_AUX_IPV6_FLOW,
693 : : ICE_RX_OPC_EXTRACT,
694 : : ICE_PROT_IPV6_OF_OR_S,
695 : : ICE_PROT_IPV6_OF_OR_S },
696 : : [PROTO_XTR_TCP] = { ICE_RXDID_COMMS_AUX_TCP,
697 : : ICE_RX_OPC_EXTRACT,
698 : : ICE_PROT_TCP_IL, ICE_PROT_ID_INVAL },
699 : : [PROTO_XTR_IP_OFFSET] = { ICE_RXDID_COMMS_AUX_IP_OFFSET,
700 : : ICE_RX_OPC_PROTID,
701 : : ICE_PROT_IPV4_OF_OR_S,
702 : : ICE_PROT_IPV6_OF_OR_S },
703 : : };
704 : : uint32_t i;
705 : :
706 [ # # ]: 0 : for (i = 0; i < RTE_DIM(xtr_sets); i++) {
707 : 0 : uint32_t rxdid = xtr_sets[i].rxdid;
708 : : uint32_t v;
709 : :
710 [ # # ]: 0 : if (xtr_sets[i].protid_0 != ICE_PROT_ID_INVAL) {
711 : 0 : v = ICE_READ_REG(hw, GLFLXP_RXDID_FLX_WRD_4(rxdid));
712 : :
713 [ # # ]: 0 : if (FLX_REG(v, PROT_MDID, 4) == xtr_sets[i].protid_0 &&
714 [ # # ]: 0 : FLX_REG(v, RXDID_OPCODE, 4) == xtr_sets[i].opcode)
715 : 0 : ice_proto_xtr_hw_support[i] = true;
716 : : }
717 : :
718 [ # # ]: 0 : if (xtr_sets[i].protid_1 != ICE_PROT_ID_INVAL) {
719 : 0 : v = ICE_READ_REG(hw, GLFLXP_RXDID_FLX_WRD_5(rxdid));
720 : :
721 [ # # ]: 0 : if (FLX_REG(v, PROT_MDID, 5) == xtr_sets[i].protid_1 &&
722 [ # # ]: 0 : FLX_REG(v, RXDID_OPCODE, 5) == xtr_sets[i].opcode)
723 : 0 : ice_proto_xtr_hw_support[i] = true;
724 : : }
725 : : }
726 : 0 : }
727 : :
728 : : static int
729 : 0 : ice_res_pool_init(struct ice_res_pool_info *pool, uint32_t base,
730 : : uint32_t num)
731 : : {
732 : : struct pool_entry *entry;
733 : :
734 [ # # ]: 0 : if (!pool || !num)
735 : : return -EINVAL;
736 : :
737 : 0 : entry = rte_zmalloc(NULL, sizeof(*entry), 0);
738 [ # # ]: 0 : if (!entry) {
739 : 0 : PMD_INIT_LOG(ERR,
740 : : "Failed to allocate memory for resource pool");
741 : 0 : return -ENOMEM;
742 : : }
743 : :
744 : : /* queue heap initialize */
745 : 0 : pool->num_free = num;
746 : 0 : pool->num_alloc = 0;
747 : 0 : pool->base = base;
748 : 0 : LIST_INIT(&pool->alloc_list);
749 : : LIST_INIT(&pool->free_list);
750 : :
751 : : /* Initialize element */
752 : 0 : entry->base = 0;
753 : 0 : entry->len = num;
754 : :
755 : 0 : LIST_INSERT_HEAD(&pool->free_list, entry, next);
756 : 0 : return 0;
757 : : }
758 : :
759 : : static int
760 : 0 : ice_res_pool_alloc(struct ice_res_pool_info *pool,
761 : : uint16_t num)
762 : : {
763 : : struct pool_entry *entry, *valid_entry;
764 : :
765 [ # # ]: 0 : if (!pool || !num) {
766 : 0 : PMD_INIT_LOG(ERR, "Invalid parameter");
767 : 0 : return -EINVAL;
768 : : }
769 : :
770 [ # # ]: 0 : if (pool->num_free < num) {
771 : 0 : PMD_INIT_LOG(ERR, "No resource. ask:%u, available:%u",
772 : : num, pool->num_free);
773 : 0 : return -ENOMEM;
774 : : }
775 : :
776 : : valid_entry = NULL;
777 : : /* Lookup in free list and find most fit one */
778 [ # # ]: 0 : LIST_FOREACH(entry, &pool->free_list, next) {
779 [ # # ]: 0 : if (entry->len >= num) {
780 : : /* Find best one */
781 [ # # ]: 0 : if (entry->len == num) {
782 : : valid_entry = entry;
783 : : break;
784 : : }
785 [ # # ]: 0 : if (!valid_entry ||
786 [ # # ]: 0 : valid_entry->len > entry->len)
787 : : valid_entry = entry;
788 : : }
789 : : }
790 : :
791 : : /* Not find one to satisfy the request, return */
792 [ # # ]: 0 : if (!valid_entry) {
793 : 0 : PMD_INIT_LOG(ERR, "No valid entry found");
794 : 0 : return -ENOMEM;
795 : : }
796 : : /**
797 : : * The entry have equal queue number as requested,
798 : : * remove it from alloc_list.
799 : : */
800 [ # # ]: 0 : if (valid_entry->len == num) {
801 [ # # ]: 0 : LIST_REMOVE(valid_entry, next);
802 : : } else {
803 : : /**
804 : : * The entry have more numbers than requested,
805 : : * create a new entry for alloc_list and minus its
806 : : * queue base and number in free_list.
807 : : */
808 : 0 : entry = rte_zmalloc(NULL, sizeof(*entry), 0);
809 [ # # ]: 0 : if (!entry) {
810 : 0 : PMD_INIT_LOG(ERR,
811 : : "Failed to allocate memory for "
812 : : "resource pool");
813 : 0 : return -ENOMEM;
814 : : }
815 : 0 : entry->base = valid_entry->base;
816 : 0 : entry->len = num;
817 : 0 : valid_entry->base += num;
818 : 0 : valid_entry->len -= num;
819 : : valid_entry = entry;
820 : : }
821 : :
822 : : /* Insert it into alloc list, not sorted */
823 [ # # ]: 0 : LIST_INSERT_HEAD(&pool->alloc_list, valid_entry, next);
824 : :
825 : 0 : pool->num_free -= valid_entry->len;
826 : 0 : pool->num_alloc += valid_entry->len;
827 : :
828 : 0 : return valid_entry->base + pool->base;
829 : : }
830 : :
831 : : static void
832 : 0 : ice_res_pool_destroy(struct ice_res_pool_info *pool)
833 : : {
834 : : struct pool_entry *entry, *next_entry;
835 : :
836 [ # # ]: 0 : if (!pool)
837 : : return;
838 : :
839 : 0 : for (entry = LIST_FIRST(&pool->alloc_list);
840 [ # # ]: 0 : entry && (next_entry = LIST_NEXT(entry, next), 1);
841 : : entry = next_entry) {
842 [ # # ]: 0 : LIST_REMOVE(entry, next);
843 : 0 : rte_free(entry);
844 : : }
845 : :
846 : 0 : for (entry = LIST_FIRST(&pool->free_list);
847 [ # # ]: 0 : entry && (next_entry = LIST_NEXT(entry, next), 1);
848 : : entry = next_entry) {
849 [ # # ]: 0 : LIST_REMOVE(entry, next);
850 : 0 : rte_free(entry);
851 : : }
852 : :
853 : 0 : pool->num_free = 0;
854 : 0 : pool->num_alloc = 0;
855 : 0 : pool->base = 0;
856 : 0 : LIST_INIT(&pool->alloc_list);
857 : 0 : LIST_INIT(&pool->free_list);
858 : : }
859 : :
860 : : static void
861 : : ice_vsi_config_default_rss(struct ice_aqc_vsi_props *info)
862 : : {
863 : : /* Set VSI LUT selection */
864 : : info->q_opt_rss = ICE_AQ_VSI_Q_OPT_RSS_LUT_VSI &
865 : : ICE_AQ_VSI_Q_OPT_RSS_LUT_M;
866 : : /* Set Hash scheme */
867 : : info->q_opt_rss |= ICE_AQ_VSI_Q_OPT_RSS_TPLZ &
868 : : ICE_AQ_VSI_Q_OPT_RSS_HASH_M;
869 : : /* enable TC */
870 : 0 : info->q_opt_tc = ICE_AQ_VSI_Q_OPT_TC_OVR_M;
871 : : }
872 : :
873 : : static enum ice_status
874 : 0 : ice_vsi_config_tc_queue_mapping(struct ice_vsi *vsi,
875 : : struct ice_aqc_vsi_props *info,
876 : : uint8_t enabled_tcmap)
877 : : {
878 : : uint16_t fls, qp_idx;
879 : :
880 : : /* default tc 0 now. Multi-TC supporting need to be done later.
881 : : * Configure TC and queue mapping parameters, for enabled TC,
882 : : * allocate qpnum_per_tc queues to this traffic.
883 : : */
884 [ # # ]: 0 : if (enabled_tcmap != 0x01) {
885 : 0 : PMD_INIT_LOG(ERR, "only TC0 is supported");
886 : 0 : return -ENOTSUP;
887 : : }
888 : :
889 : : /* vector 0 is reserved and 1 vector for ctrl vsi */
890 [ # # ]: 0 : if (vsi->adapter->hw.func_caps.common_cap.num_msix_vectors < 2)
891 : 0 : vsi->nb_qps = 0;
892 : : else
893 : 0 : vsi->nb_qps = RTE_MIN
894 : : ((uint16_t)vsi->adapter->hw.func_caps.common_cap.num_msix_vectors - 2,
895 : : RTE_MIN(vsi->nb_qps, ICE_MAX_Q_PER_TC));
896 : :
897 : : /* nb_qps(hex) -> fls */
898 : : /* 0000 -> 0 */
899 : : /* 0001 -> 0 */
900 : : /* 0002 -> 1 */
901 : : /* 0003 ~ 0004 -> 2 */
902 : : /* 0005 ~ 0008 -> 3 */
903 : : /* 0009 ~ 0010 -> 4 */
904 : : /* 0011 ~ 0020 -> 5 */
905 : : /* 0021 ~ 0040 -> 6 */
906 : : /* 0041 ~ 0080 -> 7 */
907 : : /* 0081 ~ 0100 -> 8 */
908 [ # # # # ]: 0 : fls = (vsi->nb_qps == 0) ? 0 : rte_fls_u32(vsi->nb_qps - 1);
909 : :
910 : : qp_idx = 0;
911 : : /* Set tc and queue mapping with VSI */
912 : 0 : info->tc_mapping[0] = rte_cpu_to_le_16((qp_idx <<
913 : : ICE_AQ_VSI_TC_Q_OFFSET_S) |
914 : : (fls << ICE_AQ_VSI_TC_Q_NUM_S));
915 : :
916 : : /* Associate queue number with VSI */
917 : 0 : info->mapping_flags |= rte_cpu_to_le_16(ICE_AQ_VSI_Q_MAP_CONTIG);
918 : 0 : info->q_mapping[0] = rte_cpu_to_le_16(vsi->base_queue);
919 : 0 : info->q_mapping[1] = rte_cpu_to_le_16(vsi->nb_qps);
920 : 0 : info->valid_sections |=
921 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_RXQ_MAP_VALID);
922 : : /* Set the info.ingress_table and info.egress_table
923 : : * for UP translate table. Now just set it to 1:1 map by default
924 : : * -- 0b 111 110 101 100 011 010 001 000 == 0xFAC688
925 : : */
926 : : #define ICE_TC_QUEUE_TABLE_DFLT 0x00FAC688
927 : 0 : info->ingress_table = rte_cpu_to_le_32(ICE_TC_QUEUE_TABLE_DFLT);
928 : 0 : info->egress_table = rte_cpu_to_le_32(ICE_TC_QUEUE_TABLE_DFLT);
929 : 0 : info->outer_up_table = rte_cpu_to_le_32(ICE_TC_QUEUE_TABLE_DFLT);
930 : 0 : return 0;
931 : : }
932 : :
933 : : static int
934 : 0 : ice_init_mac_address(struct rte_eth_dev *dev)
935 : : {
936 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
937 : 0 : struct ice_adapter *ad = (struct ice_adapter *)hw->back;
938 : :
939 [ # # ]: 0 : if (!rte_is_unicast_ether_addr
940 [ # # ]: 0 : ((struct rte_ether_addr *)hw->port_info[0].mac.lan_addr)) {
941 : 0 : PMD_INIT_LOG(ERR, "Invalid MAC address");
942 : 0 : return -EINVAL;
943 : : }
944 : :
945 : : rte_ether_addr_copy(
946 : : (struct rte_ether_addr *)hw->port_info[0].mac.lan_addr,
947 : : (struct rte_ether_addr *)hw->port_info[0].mac.perm_addr);
948 : :
949 : 0 : dev->data->mac_addrs =
950 : 0 : rte_zmalloc(NULL, sizeof(struct rte_ether_addr) * ICE_NUM_MACADDR_MAX, 0);
951 [ # # ]: 0 : if (!dev->data->mac_addrs) {
952 : 0 : PMD_INIT_LOG(ERR,
953 : : "Failed to allocate memory to store mac address");
954 : 0 : return -ENOMEM;
955 : : }
956 : : /* store it to dev data */
957 [ # # ]: 0 : if (ad->devargs.default_mac_disable != 1)
958 : 0 : rte_ether_addr_copy((struct rte_ether_addr *)hw->port_info[0].mac.perm_addr,
959 : : &dev->data->mac_addrs[0]);
960 : : return 0;
961 : : }
962 : :
963 : : /* Find out specific MAC filter */
964 : : static struct ice_mac_filter *
965 : : ice_find_mac_filter(struct ice_vsi *vsi, struct rte_ether_addr *macaddr)
966 : : {
967 : : struct ice_mac_filter *f;
968 : :
969 [ # # # # ]: 0 : TAILQ_FOREACH(f, &vsi->mac_list, next) {
970 [ # # # # ]: 0 : if (rte_is_same_ether_addr(macaddr, &f->mac_info.mac_addr))
971 : : return f;
972 : : }
973 : :
974 : : return NULL;
975 : : }
976 : :
977 : : static int
978 : 0 : ice_add_mac_filter(struct ice_vsi *vsi, struct rte_ether_addr *mac_addr)
979 : : {
980 : : struct ice_fltr_list_entry *m_list_itr = NULL;
981 : : struct ice_mac_filter *f;
982 : : struct LIST_HEAD_TYPE list_head;
983 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
984 : 0 : struct ice_adapter *ad = (struct ice_adapter *)hw->back;
985 : : int ret = 0;
986 : :
987 [ # # # # ]: 0 : if (ad->devargs.default_mac_disable == 1 && rte_is_same_ether_addr(mac_addr,
988 [ # # ]: 0 : (struct rte_ether_addr *)hw->port_info[0].mac.perm_addr)) {
989 : 0 : PMD_DRV_LOG(ERR, "This Default MAC filter is disabled.");
990 : 0 : return 0;
991 : : }
992 : : /* If it's added and configured, return */
993 : : f = ice_find_mac_filter(vsi, mac_addr);
994 [ # # ]: 0 : if (f) {
995 : 0 : PMD_DRV_LOG(INFO, "This MAC filter already exists.");
996 : 0 : return 0;
997 : : }
998 : :
999 : 0 : INIT_LIST_HEAD(&list_head);
1000 : :
1001 : : m_list_itr = (struct ice_fltr_list_entry *)
1002 : 0 : ice_malloc(hw, sizeof(*m_list_itr));
1003 [ # # ]: 0 : if (!m_list_itr) {
1004 : : ret = -ENOMEM;
1005 : 0 : goto DONE;
1006 : : }
1007 [ # # ]: 0 : ice_memcpy(m_list_itr->fltr_info.l_data.mac.mac_addr,
1008 : : mac_addr, ETH_ALEN, ICE_NONDMA_TO_NONDMA);
1009 : 0 : m_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1010 : 0 : m_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1011 : 0 : m_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_MAC;
1012 : 0 : m_list_itr->fltr_info.flag = ICE_FLTR_TX;
1013 : 0 : m_list_itr->fltr_info.vsi_handle = vsi->idx;
1014 : :
1015 [ # # ]: 0 : LIST_ADD(&m_list_itr->list_entry, &list_head);
1016 : :
1017 : : /* Add the mac */
1018 : 0 : ret = ice_add_mac(hw, &list_head);
1019 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1020 : 0 : PMD_DRV_LOG(ERR, "Failed to add MAC filter");
1021 : : ret = -EINVAL;
1022 : 0 : goto DONE;
1023 : : }
1024 : : /* Add the mac addr into mac list */
1025 : 0 : f = rte_zmalloc(NULL, sizeof(*f), 0);
1026 [ # # ]: 0 : if (!f) {
1027 : 0 : PMD_DRV_LOG(ERR, "failed to allocate memory");
1028 : : ret = -ENOMEM;
1029 : 0 : goto DONE;
1030 : : }
1031 : : rte_ether_addr_copy(mac_addr, &f->mac_info.mac_addr);
1032 : 0 : TAILQ_INSERT_TAIL(&vsi->mac_list, f, next);
1033 : 0 : vsi->mac_num++;
1034 : :
1035 : : ret = 0;
1036 : :
1037 : 0 : DONE:
1038 : 0 : rte_free(m_list_itr);
1039 : 0 : return ret;
1040 : : }
1041 : :
1042 : : static int
1043 : 0 : ice_remove_mac_filter(struct ice_vsi *vsi, struct rte_ether_addr *mac_addr)
1044 : : {
1045 : : struct ice_fltr_list_entry *m_list_itr = NULL;
1046 : : struct ice_mac_filter *f;
1047 : : struct LIST_HEAD_TYPE list_head;
1048 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
1049 : : int ret = 0;
1050 : :
1051 : : /* Can't find it, return an error */
1052 : : f = ice_find_mac_filter(vsi, mac_addr);
1053 [ # # ]: 0 : if (!f)
1054 : : return -EINVAL;
1055 : :
1056 : 0 : INIT_LIST_HEAD(&list_head);
1057 : :
1058 : : m_list_itr = (struct ice_fltr_list_entry *)
1059 : 0 : ice_malloc(hw, sizeof(*m_list_itr));
1060 [ # # ]: 0 : if (!m_list_itr) {
1061 : : ret = -ENOMEM;
1062 : 0 : goto DONE;
1063 : : }
1064 [ # # ]: 0 : ice_memcpy(m_list_itr->fltr_info.l_data.mac.mac_addr,
1065 : : mac_addr, ETH_ALEN, ICE_NONDMA_TO_NONDMA);
1066 : 0 : m_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1067 : 0 : m_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1068 : 0 : m_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_MAC;
1069 : 0 : m_list_itr->fltr_info.flag = ICE_FLTR_TX;
1070 : 0 : m_list_itr->fltr_info.vsi_handle = vsi->idx;
1071 : :
1072 [ # # ]: 0 : LIST_ADD(&m_list_itr->list_entry, &list_head);
1073 : :
1074 : : /* remove the mac filter */
1075 : 0 : ret = ice_remove_mac(hw, &list_head);
1076 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1077 : 0 : PMD_DRV_LOG(ERR, "Failed to remove MAC filter");
1078 : : ret = -EINVAL;
1079 : 0 : goto DONE;
1080 : : }
1081 : :
1082 : : /* Remove the mac addr from mac list */
1083 [ # # ]: 0 : TAILQ_REMOVE(&vsi->mac_list, f, next);
1084 : 0 : rte_free(f);
1085 : 0 : vsi->mac_num--;
1086 : :
1087 : : ret = 0;
1088 : 0 : DONE:
1089 : 0 : rte_free(m_list_itr);
1090 : 0 : return ret;
1091 : : }
1092 : :
1093 : : /* Find out specific VLAN filter */
1094 : : static struct ice_vlan_filter *
1095 : : ice_find_vlan_filter(struct ice_vsi *vsi, struct ice_vlan *vlan)
1096 : : {
1097 : : struct ice_vlan_filter *f;
1098 : :
1099 [ # # # # ]: 0 : TAILQ_FOREACH(f, &vsi->vlan_list, next) {
1100 [ # # # # ]: 0 : if (vlan->tpid == f->vlan_info.vlan.tpid &&
1101 [ # # # # ]: 0 : vlan->vid == f->vlan_info.vlan.vid)
1102 : : return f;
1103 : : }
1104 : :
1105 : : return NULL;
1106 : : }
1107 : :
1108 : : static int
1109 : 0 : ice_add_vlan_filter(struct ice_vsi *vsi, struct ice_vlan *vlan)
1110 : : {
1111 : : struct ice_fltr_list_entry *v_list_itr = NULL;
1112 : : struct ice_vlan_filter *f;
1113 : : struct LIST_HEAD_TYPE list_head;
1114 : : struct ice_hw *hw;
1115 : : int ret = 0;
1116 : :
1117 [ # # # # ]: 0 : if (!vsi || vlan->vid > RTE_ETHER_MAX_VLAN_ID)
1118 : : return -EINVAL;
1119 : :
1120 : 0 : hw = ICE_VSI_TO_HW(vsi);
1121 : :
1122 : : /* If it's added and configured, return. */
1123 : : f = ice_find_vlan_filter(vsi, vlan);
1124 [ # # ]: 0 : if (f) {
1125 : 0 : PMD_DRV_LOG(INFO, "This VLAN filter already exists.");
1126 : 0 : return 0;
1127 : : }
1128 : :
1129 [ # # ]: 0 : if (!vsi->vlan_anti_spoof_on && !vsi->vlan_filter_on)
1130 : : return 0;
1131 : :
1132 : 0 : INIT_LIST_HEAD(&list_head);
1133 : :
1134 : : v_list_itr = (struct ice_fltr_list_entry *)
1135 : 0 : ice_malloc(hw, sizeof(*v_list_itr));
1136 [ # # ]: 0 : if (!v_list_itr) {
1137 : : ret = -ENOMEM;
1138 : 0 : goto DONE;
1139 : : }
1140 : 0 : v_list_itr->fltr_info.l_data.vlan.vlan_id = vlan->vid;
1141 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid = vlan->tpid;
1142 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid_valid = true;
1143 : 0 : v_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1144 : 0 : v_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1145 : 0 : v_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_VLAN;
1146 : 0 : v_list_itr->fltr_info.flag = ICE_FLTR_TX;
1147 : 0 : v_list_itr->fltr_info.vsi_handle = vsi->idx;
1148 : :
1149 [ # # ]: 0 : LIST_ADD(&v_list_itr->list_entry, &list_head);
1150 : :
1151 : : /* Add the vlan */
1152 : 0 : ret = ice_add_vlan(hw, &list_head);
1153 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1154 : 0 : PMD_DRV_LOG(ERR, "Failed to add VLAN filter");
1155 : : ret = -EINVAL;
1156 : 0 : goto DONE;
1157 : : }
1158 : :
1159 : : /* Add vlan into vlan list */
1160 : 0 : f = rte_zmalloc(NULL, sizeof(*f), 0);
1161 [ # # ]: 0 : if (!f) {
1162 : 0 : PMD_DRV_LOG(ERR, "failed to allocate memory");
1163 : : ret = -ENOMEM;
1164 : 0 : goto DONE;
1165 : : }
1166 : 0 : f->vlan_info.vlan.tpid = vlan->tpid;
1167 : 0 : f->vlan_info.vlan.vid = vlan->vid;
1168 : 0 : TAILQ_INSERT_TAIL(&vsi->vlan_list, f, next);
1169 : 0 : vsi->vlan_num++;
1170 : :
1171 : : ret = 0;
1172 : :
1173 : 0 : DONE:
1174 : 0 : rte_free(v_list_itr);
1175 : 0 : return ret;
1176 : : }
1177 : :
1178 : : static int
1179 : 0 : ice_remove_vlan_filter(struct ice_vsi *vsi, struct ice_vlan *vlan)
1180 : : {
1181 : : struct ice_fltr_list_entry *v_list_itr = NULL;
1182 : : struct ice_vlan_filter *f;
1183 : : struct LIST_HEAD_TYPE list_head;
1184 : : struct ice_hw *hw;
1185 : : int ret = 0;
1186 : :
1187 [ # # # # ]: 0 : if (!vsi || vlan->vid > RTE_ETHER_MAX_VLAN_ID)
1188 : : return -EINVAL;
1189 : :
1190 : 0 : hw = ICE_VSI_TO_HW(vsi);
1191 : :
1192 : : /* Can't find it, return an error */
1193 : : f = ice_find_vlan_filter(vsi, vlan);
1194 [ # # ]: 0 : if (!f)
1195 : : return -EINVAL;
1196 : :
1197 : 0 : INIT_LIST_HEAD(&list_head);
1198 : :
1199 : : v_list_itr = (struct ice_fltr_list_entry *)
1200 : 0 : ice_malloc(hw, sizeof(*v_list_itr));
1201 [ # # ]: 0 : if (!v_list_itr) {
1202 : : ret = -ENOMEM;
1203 : 0 : goto DONE;
1204 : : }
1205 : :
1206 : 0 : v_list_itr->fltr_info.l_data.vlan.vlan_id = vlan->vid;
1207 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid = vlan->tpid;
1208 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid_valid = true;
1209 : 0 : v_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1210 : 0 : v_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1211 : 0 : v_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_VLAN;
1212 : 0 : v_list_itr->fltr_info.flag = ICE_FLTR_TX;
1213 : 0 : v_list_itr->fltr_info.vsi_handle = vsi->idx;
1214 : :
1215 [ # # ]: 0 : LIST_ADD(&v_list_itr->list_entry, &list_head);
1216 : :
1217 : : /* remove the vlan filter */
1218 : 0 : ret = ice_remove_vlan(hw, &list_head);
1219 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1220 : 0 : PMD_DRV_LOG(ERR, "Failed to remove VLAN filter");
1221 : : ret = -EINVAL;
1222 : 0 : goto DONE;
1223 : : }
1224 : :
1225 : : /* Remove the vlan id from vlan list */
1226 [ # # ]: 0 : TAILQ_REMOVE(&vsi->vlan_list, f, next);
1227 : 0 : rte_free(f);
1228 : 0 : vsi->vlan_num--;
1229 : :
1230 : : ret = 0;
1231 : 0 : DONE:
1232 : 0 : rte_free(v_list_itr);
1233 : 0 : return ret;
1234 : : }
1235 : :
1236 : : static int
1237 : 0 : ice_remove_all_mac_vlan_filters(struct ice_vsi *vsi)
1238 : : {
1239 : : struct ice_mac_filter *m_f;
1240 : : struct ice_vlan_filter *v_f;
1241 : : void *temp;
1242 : : int ret = 0;
1243 : :
1244 [ # # # # ]: 0 : if (!vsi || !vsi->mac_num)
1245 : : return -EINVAL;
1246 : :
1247 [ # # ]: 0 : RTE_TAILQ_FOREACH_SAFE(m_f, &vsi->mac_list, next, temp) {
1248 : 0 : ret = ice_remove_mac_filter(vsi, &m_f->mac_info.mac_addr);
1249 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1250 : : ret = -EINVAL;
1251 : 0 : goto DONE;
1252 : : }
1253 : : }
1254 : :
1255 [ # # ]: 0 : if (vsi->vlan_num == 0)
1256 : : return 0;
1257 : :
1258 [ # # ]: 0 : RTE_TAILQ_FOREACH_SAFE(v_f, &vsi->vlan_list, next, temp) {
1259 : 0 : ret = ice_remove_vlan_filter(vsi, &v_f->vlan_info.vlan);
1260 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1261 : : ret = -EINVAL;
1262 : 0 : goto DONE;
1263 : : }
1264 : : }
1265 : :
1266 : 0 : DONE:
1267 : : return ret;
1268 : : }
1269 : :
1270 : : /* Enable IRQ0 */
1271 : : static void
1272 : : ice_pf_enable_irq0(struct ice_hw *hw)
1273 : : {
1274 : : /* reset the registers */
1275 : 0 : ICE_WRITE_REG(hw, PFINT_OICR_ENA, 0);
1276 : 0 : ICE_READ_REG(hw, PFINT_OICR);
1277 : :
1278 : : #ifdef ICE_LSE_SPT
1279 : : ICE_WRITE_REG(hw, PFINT_OICR_ENA,
1280 : : (uint32_t)(PFINT_OICR_ENA_INT_ENA_M &
1281 : : (~PFINT_OICR_LINK_STAT_CHANGE_M)));
1282 : :
1283 : : ICE_WRITE_REG(hw, PFINT_OICR_CTL,
1284 : : (0 & PFINT_OICR_CTL_MSIX_INDX_M) |
1285 : : ((0 << PFINT_OICR_CTL_ITR_INDX_S) &
1286 : : PFINT_OICR_CTL_ITR_INDX_M) |
1287 : : PFINT_OICR_CTL_CAUSE_ENA_M);
1288 : :
1289 : : ICE_WRITE_REG(hw, PFINT_FW_CTL,
1290 : : (0 & PFINT_FW_CTL_MSIX_INDX_M) |
1291 : : ((0 << PFINT_FW_CTL_ITR_INDX_S) &
1292 : : PFINT_FW_CTL_ITR_INDX_M) |
1293 : : PFINT_FW_CTL_CAUSE_ENA_M);
1294 : : #else
1295 : 0 : ICE_WRITE_REG(hw, PFINT_OICR_ENA, PFINT_OICR_ENA_INT_ENA_M);
1296 : : #endif
1297 : :
1298 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0),
1299 : : GLINT_DYN_CTL_INTENA_M |
1300 : : GLINT_DYN_CTL_CLEARPBA_M |
1301 : : GLINT_DYN_CTL_ITR_INDX_M);
1302 : :
1303 : 0 : ice_flush(hw);
1304 : : }
1305 : :
1306 : : /* Disable IRQ0 */
1307 : : static void
1308 : : ice_pf_disable_irq0(struct ice_hw *hw)
1309 : : {
1310 : : /* Disable all interrupt types */
1311 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0), GLINT_DYN_CTL_WB_ON_ITR_M);
1312 : 0 : ice_flush(hw);
1313 : : }
1314 : :
1315 : : #ifdef ICE_LSE_SPT
1316 : : static void
1317 : : ice_handle_aq_msg(struct rte_eth_dev *dev)
1318 : : {
1319 : : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1320 : : struct ice_ctl_q_info *cq = &hw->adminq;
1321 : : struct ice_rq_event_info event;
1322 : : uint16_t pending, opcode;
1323 : : int ret;
1324 : :
1325 : : event.buf_len = ICE_AQ_MAX_BUF_LEN;
1326 : : event.msg_buf = rte_zmalloc(NULL, event.buf_len, 0);
1327 : : if (!event.msg_buf) {
1328 : : PMD_DRV_LOG(ERR, "Failed to allocate mem");
1329 : : return;
1330 : : }
1331 : :
1332 : : pending = 1;
1333 : : while (pending) {
1334 : : ret = ice_clean_rq_elem(hw, cq, &event, &pending);
1335 : :
1336 : : if (ret != ICE_SUCCESS) {
1337 : : PMD_DRV_LOG(INFO,
1338 : : "Failed to read msg from AdminQ, "
1339 : : "adminq_err: %u",
1340 : : hw->adminq.sq_last_status);
1341 : : break;
1342 : : }
1343 : : opcode = rte_le_to_cpu_16(event.desc.opcode);
1344 : :
1345 : : switch (opcode) {
1346 : : case ice_aqc_opc_get_link_status:
1347 : : ret = ice_link_update(dev, 0);
1348 : : if (!ret)
1349 : : rte_eth_dev_callback_process
1350 : : (dev, RTE_ETH_EVENT_INTR_LSC, NULL);
1351 : : break;
1352 : : default:
1353 : : PMD_DRV_LOG(DEBUG, "Request %u is not supported yet",
1354 : : opcode);
1355 : : break;
1356 : : }
1357 : : }
1358 : : rte_free(event.msg_buf);
1359 : : }
1360 : : #endif
1361 : :
1362 : : /**
1363 : : * Interrupt handler triggered by NIC for handling
1364 : : * specific interrupt.
1365 : : *
1366 : : * @param handle
1367 : : * Pointer to interrupt handle.
1368 : : * @param param
1369 : : * The address of parameter (struct rte_eth_dev *) registered before.
1370 : : *
1371 : : * @return
1372 : : * void
1373 : : */
1374 : : static void
1375 : 0 : ice_interrupt_handler(void *param)
1376 : : {
1377 : : struct rte_eth_dev *dev = (struct rte_eth_dev *)param;
1378 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1379 : : uint32_t oicr;
1380 : : uint32_t reg;
1381 : : uint8_t pf_num;
1382 : : uint8_t event;
1383 : : uint16_t queue;
1384 : : int ret;
1385 : : #ifdef ICE_LSE_SPT
1386 : : uint32_t int_fw_ctl;
1387 : : #endif
1388 : :
1389 : : /* Disable interrupt */
1390 : : ice_pf_disable_irq0(hw);
1391 : :
1392 : : /* read out interrupt causes */
1393 : 0 : oicr = ICE_READ_REG(hw, PFINT_OICR);
1394 : : #ifdef ICE_LSE_SPT
1395 : : int_fw_ctl = ICE_READ_REG(hw, PFINT_FW_CTL);
1396 : : #endif
1397 : :
1398 : : /* No interrupt event indicated */
1399 [ # # ]: 0 : if (!(oicr & PFINT_OICR_INTEVENT_M)) {
1400 : 0 : PMD_DRV_LOG(INFO, "No interrupt event");
1401 : 0 : goto done;
1402 : : }
1403 : :
1404 : : #ifdef ICE_LSE_SPT
1405 : : if (int_fw_ctl & PFINT_FW_CTL_INTEVENT_M) {
1406 : : PMD_DRV_LOG(INFO, "FW_CTL: link state change event");
1407 : : ice_handle_aq_msg(dev);
1408 : : }
1409 : : #else
1410 [ # # ]: 0 : if (oicr & PFINT_OICR_LINK_STAT_CHANGE_M) {
1411 : 0 : PMD_DRV_LOG(INFO, "OICR: link state change event");
1412 : 0 : ret = ice_link_update(dev, 0);
1413 [ # # ]: 0 : if (!ret)
1414 : 0 : rte_eth_dev_callback_process
1415 : : (dev, RTE_ETH_EVENT_INTR_LSC, NULL);
1416 : : }
1417 : : #endif
1418 : :
1419 [ # # ]: 0 : if (oicr & PFINT_OICR_MAL_DETECT_M) {
1420 : 0 : PMD_DRV_LOG(WARNING, "OICR: MDD event");
1421 : 0 : reg = ICE_READ_REG(hw, GL_MDET_TX_PQM);
1422 [ # # ]: 0 : if (reg & GL_MDET_TX_PQM_VALID_M) {
1423 : 0 : pf_num = (reg & GL_MDET_TX_PQM_PF_NUM_M) >>
1424 : : GL_MDET_TX_PQM_PF_NUM_S;
1425 : 0 : event = (reg & GL_MDET_TX_PQM_MAL_TYPE_M) >>
1426 : : GL_MDET_TX_PQM_MAL_TYPE_S;
1427 : 0 : queue = (reg & GL_MDET_TX_PQM_QNUM_M) >>
1428 : : GL_MDET_TX_PQM_QNUM_S;
1429 : :
1430 : 0 : PMD_DRV_LOG(WARNING, "Malicious Driver Detection event "
1431 : : "%d by PQM on TX queue %d PF# %d",
1432 : : event, queue, pf_num);
1433 : : }
1434 : :
1435 : 0 : reg = ICE_READ_REG(hw, GL_MDET_TX_TCLAN);
1436 [ # # ]: 0 : if (reg & GL_MDET_TX_TCLAN_VALID_M) {
1437 : 0 : pf_num = (reg & GL_MDET_TX_TCLAN_PF_NUM_M) >>
1438 : : GL_MDET_TX_TCLAN_PF_NUM_S;
1439 : 0 : event = (reg & GL_MDET_TX_TCLAN_MAL_TYPE_M) >>
1440 : : GL_MDET_TX_TCLAN_MAL_TYPE_S;
1441 : 0 : queue = (reg & GL_MDET_TX_TCLAN_QNUM_M) >>
1442 : : GL_MDET_TX_TCLAN_QNUM_S;
1443 : :
1444 : 0 : PMD_DRV_LOG(WARNING, "Malicious Driver Detection event "
1445 : : "%d by TCLAN on TX queue %d PF# %d",
1446 : : event, queue, pf_num);
1447 : : }
1448 : : }
1449 : 0 : done:
1450 : : /* Enable interrupt */
1451 : : ice_pf_enable_irq0(hw);
1452 : 0 : rte_intr_ack(dev->intr_handle);
1453 : 0 : }
1454 : :
1455 : : static void
1456 : 0 : ice_init_proto_xtr(struct rte_eth_dev *dev)
1457 : : {
1458 : 0 : struct ice_adapter *ad =
1459 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
1460 : : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
1461 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1462 : : const struct proto_xtr_ol_flag *ol_flag;
1463 : : bool proto_xtr_enable = false;
1464 : : int offset, field_offs;
1465 : : uint16_t i;
1466 : :
1467 : 0 : pf->proto_xtr = rte_zmalloc(NULL, pf->lan_nb_qps, 0);
1468 [ # # ]: 0 : if (unlikely(pf->proto_xtr == NULL)) {
1469 : 0 : PMD_DRV_LOG(ERR, "No memory for setting up protocol extraction table");
1470 : 0 : return;
1471 : : }
1472 : :
1473 [ # # ]: 0 : for (i = 0; i < pf->lan_nb_qps; i++) {
1474 [ # # ]: 0 : pf->proto_xtr[i] = ad->devargs.proto_xtr[i] != PROTO_XTR_NONE ?
1475 : : ad->devargs.proto_xtr[i] :
1476 : : ad->devargs.proto_xtr_dflt;
1477 : :
1478 [ # # ]: 0 : if (pf->proto_xtr[i] != PROTO_XTR_NONE) {
1479 : : uint8_t type = pf->proto_xtr[i];
1480 : :
1481 : 0 : ice_proto_xtr_ol_flag_params[type].required = true;
1482 : : proto_xtr_enable = true;
1483 : : }
1484 : : }
1485 : :
1486 [ # # ]: 0 : if (likely(!proto_xtr_enable)) {
1487 : 0 : ad->devargs.xtr_field_offs = -1;
1488 : 0 : return;
1489 : : }
1490 : :
1491 : 0 : ice_check_proto_xtr_support(hw);
1492 : :
1493 : : /*check mbuf dynfield*/
1494 : 0 : field_offs = rte_mbuf_dynfield_lookup(ad->devargs.xtr_field_name, NULL);
1495 [ # # ]: 0 : if (ad->devargs.xtr_field_offs == field_offs) {
1496 : 0 : PMD_DRV_LOG(DEBUG,
1497 : : "Protocol extraction metadata offset in mbuf is : %d",
1498 : : ad->devargs.xtr_field_offs);
1499 : : } else {
1500 : 0 : PMD_DRV_LOG(ERR, "Invalid field offset or name, no match dynfield, [%d],[%s]",
1501 : : ad->devargs.xtr_field_offs, ad->devargs.xtr_field_name);
1502 : 0 : ad->devargs.xtr_field_offs = -1;
1503 : 0 : return;
1504 : : }
1505 : :
1506 : 0 : PMD_DRV_LOG(DEBUG,
1507 : : "Protocol extraction metadata offset in mbuf is : %d",
1508 : : ad->devargs.xtr_field_offs);
1509 : :
1510 [ # # ]: 0 : for (i = 0; i < RTE_DIM(ice_proto_xtr_ol_flag_params); i++) {
1511 : 0 : ol_flag = &ice_proto_xtr_ol_flag_params[i];
1512 : :
1513 : 0 : ad->devargs.xtr_flag_offs[i] = 0xff;
1514 : :
1515 [ # # ]: 0 : if (!ol_flag->required)
1516 : 0 : continue;
1517 : :
1518 [ # # ]: 0 : if (!ice_proto_xtr_hw_support[i]) {
1519 : 0 : PMD_DRV_LOG(ERR,
1520 : : "Protocol extraction type %u is not supported in hardware",
1521 : : i);
1522 : 0 : ad->devargs.xtr_field_offs = -1;
1523 : 0 : break;
1524 : : }
1525 : :
1526 : 0 : offset = rte_mbuf_dynflag_register(&ol_flag->param);
1527 [ # # ]: 0 : if (unlikely(offset == -1)) {
1528 : 0 : PMD_DRV_LOG(ERR,
1529 : : "Protocol extraction offload '%s' failed to register with error %d",
1530 : : ol_flag->param.name, -rte_errno);
1531 : :
1532 : 0 : ad->devargs.xtr_field_offs = -1;
1533 : 0 : break;
1534 : : }
1535 : :
1536 : 0 : PMD_DRV_LOG(DEBUG,
1537 : : "Protocol extraction offload '%s' offset in mbuf is : %d",
1538 : : ol_flag->param.name, offset);
1539 : :
1540 : 0 : ad->devargs.xtr_flag_offs[i] = offset;
1541 : : }
1542 : : }
1543 : :
1544 : : /* Initialize SW parameters of PF */
1545 : : static int
1546 : 0 : ice_pf_sw_init(struct rte_eth_dev *dev)
1547 : : {
1548 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
1549 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1550 : :
1551 : 0 : pf->lan_nb_qp_max =
1552 : 0 : (uint16_t)RTE_MIN(hw->func_caps.common_cap.num_txq,
1553 : : hw->func_caps.common_cap.num_rxq);
1554 : :
1555 : 0 : pf->lan_nb_qps = pf->lan_nb_qp_max;
1556 : :
1557 : 0 : ice_init_proto_xtr(dev);
1558 : :
1559 [ # # ]: 0 : if (hw->func_caps.fd_fltr_guar > 0 ||
1560 [ # # ]: 0 : hw->func_caps.fd_fltr_best_effort > 0) {
1561 : 0 : pf->flags |= ICE_FLAG_FDIR;
1562 : 0 : pf->fdir_nb_qps = ICE_DEFAULT_QP_NUM_FDIR;
1563 : 0 : pf->lan_nb_qps = pf->lan_nb_qp_max - pf->fdir_nb_qps;
1564 : : } else {
1565 : 0 : pf->fdir_nb_qps = 0;
1566 : : }
1567 : 0 : pf->fdir_qp_offset = 0;
1568 : :
1569 : 0 : return 0;
1570 : : }
1571 : :
1572 : : struct ice_vsi *
1573 : 0 : ice_setup_vsi(struct ice_pf *pf, enum ice_vsi_type type)
1574 : : {
1575 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1576 : : struct ice_vsi *vsi = NULL;
1577 : : struct ice_vsi_ctx vsi_ctx;
1578 : : int ret;
1579 : 0 : struct rte_ether_addr broadcast = {
1580 : : .addr_bytes = {0xff, 0xff, 0xff, 0xff, 0xff, 0xff} };
1581 : : struct rte_ether_addr mac_addr;
1582 : 0 : uint16_t max_txqs[ICE_MAX_TRAFFIC_CLASS] = { 0 };
1583 : : uint8_t tc_bitmap = 0x1;
1584 : : uint16_t cfg;
1585 : :
1586 : : /* hw->num_lports = 1 in NIC mode */
1587 : 0 : vsi = rte_zmalloc(NULL, sizeof(struct ice_vsi), 0);
1588 [ # # ]: 0 : if (!vsi)
1589 : : return NULL;
1590 : :
1591 : 0 : vsi->idx = pf->next_vsi_idx;
1592 : 0 : pf->next_vsi_idx++;
1593 : 0 : vsi->type = type;
1594 : 0 : vsi->adapter = ICE_PF_TO_ADAPTER(pf);
1595 : 0 : vsi->max_macaddrs = ICE_NUM_MACADDR_MAX;
1596 : 0 : vsi->vlan_anti_spoof_on = 0;
1597 : 0 : vsi->vlan_filter_on = 1;
1598 : 0 : TAILQ_INIT(&vsi->mac_list);
1599 : 0 : TAILQ_INIT(&vsi->vlan_list);
1600 : :
1601 : : /* Be sync with RTE_ETH_RSS_RETA_SIZE_x maximum value definition */
1602 : 0 : pf->hash_lut_size = hw->func_caps.common_cap.rss_table_size >
1603 : 0 : RTE_ETH_RSS_RETA_SIZE_512 ? RTE_ETH_RSS_RETA_SIZE_512 :
1604 : : hw->func_caps.common_cap.rss_table_size;
1605 : 0 : pf->flags |= ICE_FLAG_RSS_AQ_CAPABLE;
1606 : :
1607 : : /* Defines the type of outer tag expected */
1608 [ # # # ]: 0 : pf->outer_ethertype = RTE_ETHER_TYPE_VLAN;
1609 : :
1610 : : memset(&vsi_ctx, 0, sizeof(vsi_ctx));
1611 [ # # # ]: 0 : switch (type) {
1612 : 0 : case ICE_VSI_PF:
1613 : 0 : vsi->nb_qps = pf->lan_nb_qps;
1614 : 0 : vsi->base_queue = 1;
1615 : : ice_vsi_config_default_rss(&vsi_ctx.info);
1616 : 0 : vsi_ctx.alloc_from_pool = true;
1617 : 0 : vsi_ctx.flags = ICE_AQ_VSI_TYPE_PF;
1618 : : /* switch_id is queried by get_switch_config aq, which is done
1619 : : * by ice_init_hw
1620 : : */
1621 : 0 : vsi_ctx.info.sw_id = hw->port_info->sw_id;
1622 : 0 : vsi_ctx.info.sw_flags2 = ICE_AQ_VSI_SW_FLAG_LAN_ENA;
1623 : : /* Allow all untagged or tagged packets */
1624 : : vsi_ctx.info.inner_vlan_flags = ICE_AQ_VSI_INNER_VLAN_TX_MODE_ALL;
1625 : 0 : vsi_ctx.info.inner_vlan_flags |= ICE_AQ_VSI_INNER_VLAN_EMODE_NOTHING;
1626 : 0 : vsi_ctx.info.q_opt_rss = ICE_AQ_VSI_Q_OPT_RSS_LUT_PF |
1627 : : ICE_AQ_VSI_Q_OPT_RSS_TPLZ;
1628 [ # # ]: 0 : if (ice_is_dvm_ena(hw)) {
1629 : : vsi_ctx.info.outer_vlan_flags =
1630 : : (ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ALL <<
1631 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) &
1632 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M;
1633 : : vsi_ctx.info.outer_vlan_flags |=
1634 : : (ICE_AQ_VSI_OUTER_TAG_VLAN_8100 <<
1635 : : ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
1636 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M;
1637 : 0 : vsi_ctx.info.outer_vlan_flags |=
1638 : : (ICE_AQ_VSI_OUTER_VLAN_EMODE_NOTHING <<
1639 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S);
1640 : : }
1641 : :
1642 : : /* FDIR */
1643 : : cfg = ICE_AQ_VSI_PROP_SECURITY_VALID |
1644 : : ICE_AQ_VSI_PROP_FLOW_DIR_VALID;
1645 : 0 : vsi_ctx.info.valid_sections |= rte_cpu_to_le_16(cfg);
1646 : : cfg = ICE_AQ_VSI_FD_ENABLE;
1647 : 0 : vsi_ctx.info.fd_options = rte_cpu_to_le_16(cfg);
1648 : 0 : vsi_ctx.info.max_fd_fltr_dedicated =
1649 : 0 : rte_cpu_to_le_16(hw->func_caps.fd_fltr_guar);
1650 : 0 : vsi_ctx.info.max_fd_fltr_shared =
1651 : 0 : rte_cpu_to_le_16(hw->func_caps.fd_fltr_best_effort);
1652 : :
1653 : : /* Enable VLAN/UP trip */
1654 : 0 : ret = ice_vsi_config_tc_queue_mapping(vsi,
1655 : : &vsi_ctx.info,
1656 : : ICE_DEFAULT_TCMAP);
1657 [ # # ]: 0 : if (ret) {
1658 : 0 : PMD_INIT_LOG(ERR,
1659 : : "tc queue mapping with vsi failed, "
1660 : : "err = %d",
1661 : : ret);
1662 : 0 : goto fail_mem;
1663 : : }
1664 : :
1665 : : break;
1666 : 0 : case ICE_VSI_CTRL:
1667 : 0 : vsi->nb_qps = pf->fdir_nb_qps;
1668 : 0 : vsi->base_queue = ICE_FDIR_QUEUE_ID;
1669 : 0 : vsi_ctx.alloc_from_pool = true;
1670 : 0 : vsi_ctx.flags = ICE_AQ_VSI_TYPE_PF;
1671 : :
1672 : : cfg = ICE_AQ_VSI_PROP_FLOW_DIR_VALID;
1673 : 0 : vsi_ctx.info.valid_sections |= rte_cpu_to_le_16(cfg);
1674 : : cfg = ICE_AQ_VSI_FD_PROG_ENABLE;
1675 : 0 : vsi_ctx.info.fd_options = rte_cpu_to_le_16(cfg);
1676 : 0 : vsi_ctx.info.sw_id = hw->port_info->sw_id;
1677 : 0 : vsi_ctx.info.sw_flags2 = ICE_AQ_VSI_SW_FLAG_LAN_ENA;
1678 : 0 : ret = ice_vsi_config_tc_queue_mapping(vsi,
1679 : : &vsi_ctx.info,
1680 : : ICE_DEFAULT_TCMAP);
1681 [ # # ]: 0 : if (ret) {
1682 : 0 : PMD_INIT_LOG(ERR,
1683 : : "tc queue mapping with vsi failed, "
1684 : : "err = %d",
1685 : : ret);
1686 : 0 : goto fail_mem;
1687 : : }
1688 : : break;
1689 : 0 : default:
1690 : : /* for other types of VSI */
1691 : 0 : PMD_INIT_LOG(ERR, "other types of VSI not supported");
1692 : 0 : goto fail_mem;
1693 : : }
1694 : :
1695 : : /* VF has MSIX interrupt in VF range, don't allocate here */
1696 [ # # ]: 0 : if (type == ICE_VSI_PF) {
1697 : 0 : ret = ice_res_pool_alloc(&pf->msix_pool,
1698 : 0 : RTE_MIN(vsi->nb_qps,
1699 : : RTE_MAX_RXTX_INTR_VEC_ID));
1700 [ # # ]: 0 : if (ret < 0) {
1701 : 0 : PMD_INIT_LOG(ERR, "VSI MAIN %d get heap failed %d",
1702 : : vsi->vsi_id, ret);
1703 : : }
1704 : 0 : vsi->msix_intr = ret;
1705 : 0 : vsi->nb_msix = RTE_MIN(vsi->nb_qps, RTE_MAX_RXTX_INTR_VEC_ID);
1706 : : } else if (type == ICE_VSI_CTRL) {
1707 : 0 : ret = ice_res_pool_alloc(&pf->msix_pool, 1);
1708 [ # # ]: 0 : if (ret < 0) {
1709 : 0 : PMD_DRV_LOG(ERR, "VSI %d get heap failed %d",
1710 : : vsi->vsi_id, ret);
1711 : : }
1712 : 0 : vsi->msix_intr = ret;
1713 : 0 : vsi->nb_msix = 1;
1714 : : } else {
1715 : : vsi->msix_intr = 0;
1716 : : vsi->nb_msix = 0;
1717 : : }
1718 : 0 : ret = ice_add_vsi(hw, vsi->idx, &vsi_ctx, NULL);
1719 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1720 : 0 : PMD_INIT_LOG(ERR, "add vsi failed, err = %d", ret);
1721 : 0 : goto fail_mem;
1722 : : }
1723 : : /* store vsi information is SW structure */
1724 : 0 : vsi->vsi_id = vsi_ctx.vsi_num;
1725 : 0 : vsi->info = vsi_ctx.info;
1726 : 0 : pf->vsis_allocated = vsi_ctx.vsis_allocd;
1727 : 0 : pf->vsis_unallocated = vsi_ctx.vsis_unallocated;
1728 : :
1729 [ # # ]: 0 : if (type == ICE_VSI_PF) {
1730 : : /* MAC configuration */
1731 : : rte_ether_addr_copy((struct rte_ether_addr *)
1732 : 0 : hw->port_info->mac.perm_addr,
1733 : : &pf->dev_addr);
1734 : :
1735 : : rte_ether_addr_copy(&pf->dev_addr, &mac_addr);
1736 : 0 : ret = ice_add_mac_filter(vsi, &mac_addr);
1737 [ # # ]: 0 : if (ret != ICE_SUCCESS)
1738 : 0 : PMD_INIT_LOG(ERR, "Failed to add dflt MAC filter");
1739 : :
1740 : : rte_ether_addr_copy(&broadcast, &mac_addr);
1741 : 0 : ret = ice_add_mac_filter(vsi, &mac_addr);
1742 [ # # ]: 0 : if (ret != ICE_SUCCESS)
1743 : 0 : PMD_INIT_LOG(ERR, "Failed to add MAC filter");
1744 : : }
1745 : :
1746 : : /* At the beginning, only TC0. */
1747 : : /* What we need here is the maximum number of the TX queues.
1748 : : * Currently vsi->nb_qps means it.
1749 : : * Correct it if any change.
1750 : : */
1751 : 0 : max_txqs[0] = vsi->nb_qps;
1752 : 0 : ret = ice_cfg_vsi_lan(hw->port_info, vsi->idx,
1753 : : tc_bitmap, max_txqs);
1754 [ # # ]: 0 : if (ret != ICE_SUCCESS)
1755 : 0 : PMD_INIT_LOG(ERR, "Failed to config vsi sched");
1756 : :
1757 : : return vsi;
1758 : 0 : fail_mem:
1759 : 0 : rte_free(vsi);
1760 : 0 : pf->next_vsi_idx--;
1761 : 0 : return NULL;
1762 : : }
1763 : :
1764 : : static int
1765 : 0 : ice_send_driver_ver(struct ice_hw *hw)
1766 : : {
1767 : : struct ice_driver_ver dv;
1768 : :
1769 : : /* we don't have driver version use 0 for dummy */
1770 : 0 : dv.major_ver = 0;
1771 : 0 : dv.minor_ver = 0;
1772 : 0 : dv.build_ver = 0;
1773 : 0 : dv.subbuild_ver = 0;
1774 : : strncpy((char *)dv.driver_string, "dpdk", sizeof(dv.driver_string));
1775 : :
1776 : 0 : return ice_aq_send_driver_ver(hw, &dv, NULL);
1777 : : }
1778 : :
1779 : : static int
1780 : 0 : ice_pf_setup(struct ice_pf *pf)
1781 : : {
1782 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1783 : : struct ice_vsi *vsi;
1784 : : uint16_t unused;
1785 : :
1786 : : /* Clear all stats counters */
1787 : 0 : pf->offset_loaded = false;
1788 : 0 : memset(&pf->stats, 0, sizeof(struct ice_hw_port_stats));
1789 : 0 : memset(&pf->stats_offset, 0, sizeof(struct ice_hw_port_stats));
1790 : 0 : memset(&pf->internal_stats, 0, sizeof(struct ice_eth_stats));
1791 : 0 : memset(&pf->internal_stats_offset, 0, sizeof(struct ice_eth_stats));
1792 : :
1793 : : /* force guaranteed filter pool for PF */
1794 : 0 : ice_alloc_fd_guar_item(hw, &unused,
1795 : 0 : hw->func_caps.fd_fltr_guar);
1796 : : /* force shared filter pool for PF */
1797 : 0 : ice_alloc_fd_shrd_item(hw, &unused,
1798 : 0 : hw->func_caps.fd_fltr_best_effort);
1799 : :
1800 : 0 : vsi = ice_setup_vsi(pf, ICE_VSI_PF);
1801 [ # # ]: 0 : if (!vsi) {
1802 : 0 : PMD_INIT_LOG(ERR, "Failed to add vsi for PF");
1803 : 0 : return -EINVAL;
1804 : : }
1805 : :
1806 : 0 : pf->main_vsi = vsi;
1807 : : rte_spinlock_init(&pf->link_lock);
1808 : :
1809 : 0 : return 0;
1810 : : }
1811 : :
1812 : : static enum ice_pkg_type
1813 : 0 : ice_load_pkg_type(struct ice_hw *hw)
1814 : : {
1815 : : enum ice_pkg_type package_type;
1816 : :
1817 : : /* store the activated package type (OS default or Comms) */
1818 [ # # ]: 0 : if (!strncmp((char *)hw->active_pkg_name, ICE_OS_DEFAULT_PKG_NAME,
1819 : : ICE_PKG_NAME_SIZE))
1820 : : package_type = ICE_PKG_TYPE_OS_DEFAULT;
1821 [ # # ]: 0 : else if (!strncmp((char *)hw->active_pkg_name, ICE_COMMS_PKG_NAME,
1822 : : ICE_PKG_NAME_SIZE))
1823 : : package_type = ICE_PKG_TYPE_COMMS;
1824 : : else
1825 : : package_type = ICE_PKG_TYPE_UNKNOWN;
1826 : :
1827 [ # # ]: 0 : PMD_INIT_LOG(NOTICE, "Active package is: %d.%d.%d.%d, %s (%s VLAN mode)",
1828 : : hw->active_pkg_ver.major, hw->active_pkg_ver.minor,
1829 : : hw->active_pkg_ver.update, hw->active_pkg_ver.draft,
1830 : : hw->active_pkg_name,
1831 : : ice_is_dvm_ena(hw) ? "double" : "single");
1832 : :
1833 : 0 : return package_type;
1834 : : }
1835 : :
1836 : 0 : int ice_load_pkg(struct ice_adapter *adapter, bool use_dsn, uint64_t dsn)
1837 : : {
1838 : 0 : struct ice_hw *hw = &adapter->hw;
1839 : : char pkg_file[ICE_MAX_PKG_FILENAME_SIZE];
1840 : : char opt_ddp_filename[ICE_MAX_PKG_FILENAME_SIZE];
1841 : : void *buf;
1842 : : size_t bufsz;
1843 : : int err;
1844 : :
1845 [ # # ]: 0 : if (!use_dsn)
1846 : 0 : goto no_dsn;
1847 : :
1848 : : memset(opt_ddp_filename, 0, ICE_MAX_PKG_FILENAME_SIZE);
1849 : : snprintf(opt_ddp_filename, ICE_MAX_PKG_FILENAME_SIZE,
1850 : : "ice-%016" PRIx64 ".pkg", dsn);
1851 : : strncpy(pkg_file, ICE_PKG_FILE_SEARCH_PATH_UPDATES,
1852 : : ICE_MAX_PKG_FILENAME_SIZE);
1853 : : strcat(pkg_file, opt_ddp_filename);
1854 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
1855 : 0 : goto load_fw;
1856 : :
1857 : : strncpy(pkg_file, ICE_PKG_FILE_SEARCH_PATH_DEFAULT,
1858 : : ICE_MAX_PKG_FILENAME_SIZE);
1859 : : strcat(pkg_file, opt_ddp_filename);
1860 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
1861 : 0 : goto load_fw;
1862 : :
1863 : 0 : no_dsn:
1864 : : strncpy(pkg_file, ICE_PKG_FILE_UPDATES, ICE_MAX_PKG_FILENAME_SIZE);
1865 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
1866 : 0 : goto load_fw;
1867 : :
1868 : : strncpy(pkg_file, ICE_PKG_FILE_DEFAULT, ICE_MAX_PKG_FILENAME_SIZE);
1869 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) < 0) {
1870 : 0 : PMD_INIT_LOG(ERR, "failed to search file path\n");
1871 : 0 : return -1;
1872 : : }
1873 : :
1874 : 0 : load_fw:
1875 : 0 : PMD_INIT_LOG(DEBUG, "DDP package name: %s", pkg_file);
1876 : :
1877 : 0 : err = ice_copy_and_init_pkg(hw, buf, bufsz);
1878 [ # # ]: 0 : if (!ice_is_init_pkg_successful(err)) {
1879 : 0 : PMD_INIT_LOG(ERR, "ice_copy_and_init_hw failed: %d\n", err);
1880 : 0 : free(buf);
1881 : 0 : return -1;
1882 : : }
1883 : :
1884 : : /* store the loaded pkg type info */
1885 : 0 : adapter->active_pkg_type = ice_load_pkg_type(hw);
1886 : :
1887 : 0 : free(buf);
1888 : 0 : return 0;
1889 : : }
1890 : :
1891 : : static void
1892 : 0 : ice_base_queue_get(struct ice_pf *pf)
1893 : : {
1894 : : uint32_t reg;
1895 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1896 : :
1897 : 0 : reg = ICE_READ_REG(hw, PFLAN_RX_QALLOC);
1898 [ # # ]: 0 : if (reg & PFLAN_RX_QALLOC_VALID_M) {
1899 : 0 : pf->base_queue = reg & PFLAN_RX_QALLOC_FIRSTQ_M;
1900 : : } else {
1901 : 0 : PMD_INIT_LOG(WARNING, "Failed to get Rx base queue"
1902 : : " index");
1903 : : }
1904 : 0 : }
1905 : :
1906 : : static int
1907 : 0 : parse_bool(const char *key, const char *value, void *args)
1908 : : {
1909 : : int *i = (int *)args;
1910 : : char *end;
1911 : : int num;
1912 : :
1913 : 0 : num = strtoul(value, &end, 10);
1914 : :
1915 [ # # ]: 0 : if (num != 0 && num != 1) {
1916 : 0 : PMD_DRV_LOG(WARNING, "invalid value:\"%s\" for key:\"%s\", "
1917 : : "value must be 0 or 1",
1918 : : value, key);
1919 : 0 : return -1;
1920 : : }
1921 : :
1922 : 0 : *i = num;
1923 : 0 : return 0;
1924 : : }
1925 : :
1926 : : static int
1927 : 0 : parse_u64(const char *key, const char *value, void *args)
1928 : : {
1929 : : u64 *num = (u64 *)args;
1930 : : u64 tmp;
1931 : :
1932 : 0 : errno = 0;
1933 : 0 : tmp = strtoull(value, NULL, 16);
1934 [ # # ]: 0 : if (errno) {
1935 : 0 : PMD_DRV_LOG(WARNING, "%s: \"%s\" is not a valid u64",
1936 : : key, value);
1937 : 0 : return -1;
1938 : : }
1939 : :
1940 : 0 : *num = tmp;
1941 : :
1942 : 0 : return 0;
1943 : : }
1944 : :
1945 : : static int
1946 : : lookup_pps_type(const char *pps_name)
1947 : : {
1948 : : static struct {
1949 : : const char *name;
1950 : : enum pps_type type;
1951 : : } pps_type_map[] = {
1952 : : { "pin", PPS_PIN },
1953 : : };
1954 : :
1955 : : uint32_t i;
1956 : :
1957 : : for (i = 0; i < RTE_DIM(pps_type_map); i++) {
1958 : 0 : if (strcmp(pps_name, pps_type_map[i].name) == 0)
1959 : 0 : return pps_type_map[i].type;
1960 : : }
1961 : :
1962 : : return -1;
1963 : : }
1964 : :
1965 : : static int
1966 : 0 : parse_pin_set(const char *input, int pps_type, struct ice_devargs *devargs)
1967 : : {
1968 : : const char *str = input;
1969 : 0 : char *end = NULL;
1970 : : uint32_t idx;
1971 : :
1972 [ # # ]: 0 : while (isblank(*str))
1973 : 0 : str++;
1974 : :
1975 [ # # ]: 0 : if (!isdigit(*str))
1976 : : return -1;
1977 : :
1978 [ # # ]: 0 : if (pps_type == PPS_PIN) {
1979 : 0 : idx = strtoul(str, &end, 10);
1980 [ # # # # ]: 0 : if (end == NULL || idx >= ICE_MAX_PIN_NUM)
1981 : : return -1;
1982 [ # # ]: 0 : while (isblank(*end))
1983 : 0 : end++;
1984 [ # # ]: 0 : if (*end != ']')
1985 : : return -1;
1986 : :
1987 : 0 : devargs->pin_idx = idx;
1988 : 0 : devargs->pps_out_ena = 1;
1989 : :
1990 : 0 : return 0;
1991 : : }
1992 : :
1993 : : return -1;
1994 : : }
1995 : :
1996 : : static int
1997 : 0 : parse_pps_out_parameter(const char *pins, struct ice_devargs *devargs)
1998 : : {
1999 : : const char *pin_start;
2000 : : uint32_t idx;
2001 : : int pps_type;
2002 : : char pps_name[32];
2003 : :
2004 [ # # ]: 0 : while (isblank(*pins))
2005 : 0 : pins++;
2006 : :
2007 : 0 : pins++;
2008 [ # # ]: 0 : while (isblank(*pins))
2009 : 0 : pins++;
2010 [ # # ]: 0 : if (*pins == '\0')
2011 : : return -1;
2012 : :
2013 : 0 : for (idx = 0; ; idx++) {
2014 [ # # # # ]: 0 : if (isblank(pins[idx]) ||
2015 [ # # ]: 0 : pins[idx] == ':' ||
2016 : : pins[idx] == '\0')
2017 : : break;
2018 : :
2019 : 0 : pps_name[idx] = pins[idx];
2020 : : }
2021 [ # # ]: 0 : pps_name[idx] = '\0';
2022 : : pps_type = lookup_pps_type(pps_name);
2023 [ # # ]: 0 : if (pps_type < 0)
2024 : : return -1;
2025 : :
2026 : : pins += idx;
2027 : :
2028 : 0 : pins += strcspn(pins, ":");
2029 [ # # ]: 0 : if (*pins++ != ':')
2030 : : return -1;
2031 [ # # ]: 0 : while (isblank(*pins))
2032 : 0 : pins++;
2033 : :
2034 : : pin_start = pins;
2035 : :
2036 : : while (isblank(*pins))
2037 : : pins++;
2038 : :
2039 [ # # ]: 0 : if (parse_pin_set(pin_start, pps_type, devargs) < 0)
2040 : 0 : return -1;
2041 : :
2042 : : return 0;
2043 : : }
2044 : :
2045 : : static int
2046 : 0 : handle_pps_out_arg(__rte_unused const char *key, const char *value,
2047 : : void *extra_args)
2048 : : {
2049 : : struct ice_devargs *devargs = extra_args;
2050 : :
2051 [ # # ]: 0 : if (value == NULL || extra_args == NULL)
2052 : : return -EINVAL;
2053 : :
2054 [ # # ]: 0 : if (parse_pps_out_parameter(value, devargs) < 0) {
2055 : 0 : PMD_DRV_LOG(ERR,
2056 : : "The GPIO pin parameter is wrong : '%s'",
2057 : : value);
2058 : 0 : return -1;
2059 : : }
2060 : :
2061 : : return 0;
2062 : : }
2063 : :
2064 : 0 : static int ice_parse_devargs(struct rte_eth_dev *dev)
2065 : : {
2066 : 0 : struct ice_adapter *ad =
2067 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2068 : 0 : struct rte_devargs *devargs = dev->device->devargs;
2069 : : struct rte_kvargs *kvlist;
2070 : : int ret;
2071 : :
2072 [ # # ]: 0 : if (devargs == NULL)
2073 : : return 0;
2074 : :
2075 : 0 : kvlist = rte_kvargs_parse(devargs->args, ice_valid_args);
2076 [ # # ]: 0 : if (kvlist == NULL) {
2077 : 0 : PMD_INIT_LOG(ERR, "Invalid kvargs key\n");
2078 : 0 : return -EINVAL;
2079 : : }
2080 : :
2081 : 0 : ad->devargs.proto_xtr_dflt = PROTO_XTR_NONE;
2082 : 0 : memset(ad->devargs.proto_xtr, PROTO_XTR_NONE,
2083 : : sizeof(ad->devargs.proto_xtr));
2084 : :
2085 : 0 : ret = rte_kvargs_process(kvlist, ICE_PROTO_XTR_ARG,
2086 : 0 : &handle_proto_xtr_arg, &ad->devargs);
2087 [ # # ]: 0 : if (ret)
2088 : 0 : goto bail;
2089 : :
2090 : 0 : ret = rte_kvargs_process(kvlist, ICE_FIELD_OFFS_ARG,
2091 : 0 : &handle_field_offs_arg, &ad->devargs.xtr_field_offs);
2092 [ # # ]: 0 : if (ret)
2093 : 0 : goto bail;
2094 : :
2095 : 0 : ret = rte_kvargs_process(kvlist, ICE_FIELD_NAME_ARG,
2096 : 0 : &handle_field_name_arg, &ad->devargs.xtr_field_name);
2097 [ # # ]: 0 : if (ret)
2098 : 0 : goto bail;
2099 : :
2100 : 0 : ret = rte_kvargs_process(kvlist, ICE_SAFE_MODE_SUPPORT_ARG,
2101 : 0 : &parse_bool, &ad->devargs.safe_mode_support);
2102 [ # # ]: 0 : if (ret)
2103 : 0 : goto bail;
2104 : :
2105 : 0 : ret = rte_kvargs_process(kvlist, ICE_DEFAULT_MAC_DISABLE,
2106 : 0 : &parse_bool, &ad->devargs.default_mac_disable);
2107 [ # # ]: 0 : if (ret)
2108 : 0 : goto bail;
2109 : :
2110 : 0 : ret = rte_kvargs_process(kvlist, ICE_HW_DEBUG_MASK_ARG,
2111 : 0 : &parse_u64, &ad->hw.debug_mask);
2112 [ # # ]: 0 : if (ret)
2113 : 0 : goto bail;
2114 : :
2115 : 0 : ret = rte_kvargs_process(kvlist, ICE_ONE_PPS_OUT_ARG,
2116 : : &handle_pps_out_arg, &ad->devargs);
2117 [ # # ]: 0 : if (ret)
2118 : 0 : goto bail;
2119 : :
2120 : 0 : ret = rte_kvargs_process(kvlist, ICE_RX_LOW_LATENCY_ARG,
2121 : 0 : &parse_bool, &ad->devargs.rx_low_latency);
2122 : :
2123 : 0 : bail:
2124 : 0 : rte_kvargs_free(kvlist);
2125 : 0 : return ret;
2126 : : }
2127 : :
2128 : : /* Forward LLDP packets to default VSI by set switch rules */
2129 : : static int
2130 : 0 : ice_vsi_config_sw_lldp(struct ice_vsi *vsi, bool on)
2131 : : {
2132 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
2133 : : struct ice_fltr_list_entry *s_list_itr = NULL;
2134 : : struct LIST_HEAD_TYPE list_head;
2135 : : int ret = 0;
2136 : :
2137 : 0 : INIT_LIST_HEAD(&list_head);
2138 : :
2139 : : s_list_itr = (struct ice_fltr_list_entry *)
2140 : 0 : ice_malloc(hw, sizeof(*s_list_itr));
2141 [ # # ]: 0 : if (!s_list_itr)
2142 : : return -ENOMEM;
2143 : 0 : s_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_ETHERTYPE;
2144 : 0 : s_list_itr->fltr_info.vsi_handle = vsi->idx;
2145 : 0 : s_list_itr->fltr_info.l_data.ethertype_mac.ethertype =
2146 : : RTE_ETHER_TYPE_LLDP;
2147 : 0 : s_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
2148 : 0 : s_list_itr->fltr_info.flag = ICE_FLTR_RX;
2149 : 0 : s_list_itr->fltr_info.src_id = ICE_SRC_ID_LPORT;
2150 [ # # ]: 0 : LIST_ADD(&s_list_itr->list_entry, &list_head);
2151 [ # # ]: 0 : if (on)
2152 : 0 : ret = ice_add_eth_mac(hw, &list_head);
2153 : : else
2154 : 0 : ret = ice_remove_eth_mac(hw, &list_head);
2155 : :
2156 : 0 : rte_free(s_list_itr);
2157 : 0 : return ret;
2158 : : }
2159 : :
2160 : : static enum ice_status
2161 : 0 : ice_get_hw_res(struct ice_hw *hw, uint16_t res_type,
2162 : : uint16_t num, uint16_t desc_id,
2163 : : uint16_t *prof_buf, uint16_t *num_prof)
2164 : : {
2165 : : struct ice_aqc_res_elem *resp_buf;
2166 : : int ret;
2167 : : uint16_t buf_len;
2168 : : bool res_shared = 1;
2169 : : struct ice_aq_desc aq_desc;
2170 : : struct ice_sq_cd *cd = NULL;
2171 : : struct ice_aqc_get_allocd_res_desc *cmd =
2172 : : &aq_desc.params.get_res_desc;
2173 : :
2174 : 0 : buf_len = sizeof(*resp_buf) * num;
2175 : 0 : resp_buf = ice_malloc(hw, buf_len);
2176 [ # # ]: 0 : if (!resp_buf)
2177 : : return -ENOMEM;
2178 : :
2179 : 0 : ice_fill_dflt_direct_cmd_desc(&aq_desc,
2180 : : ice_aqc_opc_get_allocd_res_desc);
2181 : :
2182 : 0 : cmd->ops.cmd.res = CPU_TO_LE16(((res_type << ICE_AQC_RES_TYPE_S) &
2183 : : ICE_AQC_RES_TYPE_M) | (res_shared ?
2184 : : ICE_AQC_RES_TYPE_FLAG_SHARED : 0));
2185 : 0 : cmd->ops.cmd.first_desc = CPU_TO_LE16(desc_id);
2186 : :
2187 : 0 : ret = ice_aq_send_cmd(hw, &aq_desc, resp_buf, buf_len, cd);
2188 [ # # ]: 0 : if (!ret)
2189 : 0 : *num_prof = LE16_TO_CPU(cmd->ops.resp.num_desc);
2190 : : else
2191 : 0 : goto exit;
2192 : :
2193 [ # # ]: 0 : ice_memcpy(prof_buf, resp_buf, sizeof(*resp_buf) *
2194 : : (*num_prof), ICE_NONDMA_TO_NONDMA);
2195 : :
2196 : 0 : exit:
2197 : 0 : rte_free(resp_buf);
2198 : 0 : return ret;
2199 : : }
2200 : : static int
2201 : 0 : ice_cleanup_resource(struct ice_hw *hw, uint16_t res_type)
2202 : : {
2203 : : int ret;
2204 : : uint16_t prof_id;
2205 : : uint16_t prof_buf[ICE_MAX_RES_DESC_NUM];
2206 : : uint16_t first_desc = 1;
2207 : 0 : uint16_t num_prof = 0;
2208 : :
2209 : 0 : ret = ice_get_hw_res(hw, res_type, ICE_MAX_RES_DESC_NUM,
2210 : : first_desc, prof_buf, &num_prof);
2211 [ # # ]: 0 : if (ret) {
2212 : 0 : PMD_INIT_LOG(ERR, "Failed to get fxp resource");
2213 : 0 : return ret;
2214 : : }
2215 : :
2216 [ # # ]: 0 : for (prof_id = 0; prof_id < num_prof; prof_id++) {
2217 : 0 : ret = ice_free_hw_res(hw, res_type, 1, &prof_buf[prof_id]);
2218 [ # # ]: 0 : if (ret) {
2219 : 0 : PMD_INIT_LOG(ERR, "Failed to free fxp resource");
2220 : 0 : return ret;
2221 : : }
2222 : : }
2223 : : return 0;
2224 : : }
2225 : :
2226 : : static int
2227 : 0 : ice_reset_fxp_resource(struct ice_hw *hw)
2228 : : {
2229 : : int ret;
2230 : :
2231 : 0 : ret = ice_cleanup_resource(hw, ICE_AQC_RES_TYPE_FD_PROF_BLDR_PROFID);
2232 [ # # ]: 0 : if (ret) {
2233 : 0 : PMD_INIT_LOG(ERR, "Failed to clearup fdir resource");
2234 : 0 : return ret;
2235 : : }
2236 : :
2237 : 0 : ret = ice_cleanup_resource(hw, ICE_AQC_RES_TYPE_HASH_PROF_BLDR_PROFID);
2238 [ # # ]: 0 : if (ret) {
2239 : 0 : PMD_INIT_LOG(ERR, "Failed to clearup rss resource");
2240 : 0 : return ret;
2241 : : }
2242 : :
2243 : : return 0;
2244 : : }
2245 : :
2246 : : static void
2247 : : ice_rss_ctx_init(struct ice_pf *pf)
2248 : : {
2249 : 0 : memset(&pf->hash_ctx, 0, sizeof(pf->hash_ctx));
2250 : : }
2251 : :
2252 : : static uint64_t
2253 : : ice_get_supported_rxdid(struct ice_hw *hw)
2254 : : {
2255 : : uint64_t supported_rxdid = 0; /* bitmap for supported RXDID */
2256 : : uint32_t regval;
2257 : : int i;
2258 : :
2259 : : supported_rxdid |= BIT(ICE_RXDID_LEGACY_1);
2260 : :
2261 [ # # ]: 0 : for (i = ICE_RXDID_FLEX_NIC; i < ICE_FLEX_DESC_RXDID_MAX_NUM; i++) {
2262 : 0 : regval = ICE_READ_REG(hw, GLFLXP_RXDID_FLAGS(i, 0));
2263 : 0 : if ((regval >> GLFLXP_RXDID_FLAGS_FLEXIFLAG_4N_S)
2264 [ # # ]: 0 : & GLFLXP_RXDID_FLAGS_FLEXIFLAG_4N_M)
2265 : 0 : supported_rxdid |= BIT(i);
2266 : : }
2267 : : return supported_rxdid;
2268 : : }
2269 : :
2270 : : static int
2271 : 0 : ice_dev_init(struct rte_eth_dev *dev)
2272 : : {
2273 : : struct rte_pci_device *pci_dev;
2274 : : struct rte_intr_handle *intr_handle;
2275 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2276 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
2277 : : struct ice_adapter *ad =
2278 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2279 : : struct ice_vsi *vsi;
2280 : : int ret;
2281 : : #ifndef RTE_EXEC_ENV_WINDOWS
2282 : : off_t pos;
2283 : : uint32_t dsn_low, dsn_high;
2284 : : uint64_t dsn;
2285 : : bool use_dsn;
2286 : : #endif
2287 : :
2288 : 0 : dev->dev_ops = &ice_eth_dev_ops;
2289 : 0 : dev->rx_queue_count = ice_rx_queue_count;
2290 : 0 : dev->rx_descriptor_status = ice_rx_descriptor_status;
2291 : 0 : dev->tx_descriptor_status = ice_tx_descriptor_status;
2292 : 0 : dev->rx_pkt_burst = ice_recv_pkts;
2293 : 0 : dev->tx_pkt_burst = ice_xmit_pkts;
2294 : 0 : dev->tx_pkt_prepare = ice_prep_pkts;
2295 : :
2296 : : /* for secondary processes, we don't initialise any further as primary
2297 : : * has already done this work.
2298 : : */
2299 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY) {
2300 : 0 : ice_set_rx_function(dev);
2301 : 0 : ice_set_tx_function(dev);
2302 : 0 : return 0;
2303 : : }
2304 : :
2305 : 0 : dev->data->dev_flags |= RTE_ETH_DEV_AUTOFILL_QUEUE_XSTATS;
2306 : :
2307 : 0 : ice_set_default_ptype_table(dev);
2308 : 0 : pci_dev = RTE_DEV_TO_PCI(dev->device);
2309 : 0 : intr_handle = pci_dev->intr_handle;
2310 : :
2311 : 0 : pf->adapter = ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2312 : 0 : pf->dev_data = dev->data;
2313 : 0 : hw->back = pf->adapter;
2314 : 0 : hw->hw_addr = (uint8_t *)pci_dev->mem_resource[0].addr;
2315 : 0 : hw->vendor_id = pci_dev->id.vendor_id;
2316 : 0 : hw->device_id = pci_dev->id.device_id;
2317 : 0 : hw->subsystem_vendor_id = pci_dev->id.subsystem_vendor_id;
2318 : 0 : hw->subsystem_device_id = pci_dev->id.subsystem_device_id;
2319 : 0 : hw->bus.device = pci_dev->addr.devid;
2320 : 0 : hw->bus.func = pci_dev->addr.function;
2321 : :
2322 : 0 : ret = ice_parse_devargs(dev);
2323 [ # # ]: 0 : if (ret) {
2324 : 0 : PMD_INIT_LOG(ERR, "Failed to parse devargs");
2325 : 0 : return -EINVAL;
2326 : : }
2327 : :
2328 : : ice_init_controlq_parameter(hw);
2329 : :
2330 : 0 : ret = ice_init_hw(hw);
2331 [ # # ]: 0 : if (ret) {
2332 : 0 : PMD_INIT_LOG(ERR, "Failed to initialize HW");
2333 : 0 : return -EINVAL;
2334 : : }
2335 : :
2336 : : #ifndef RTE_EXEC_ENV_WINDOWS
2337 : : use_dsn = false;
2338 : : dsn = 0;
2339 : 0 : pos = rte_pci_find_ext_capability(pci_dev, RTE_PCI_EXT_CAP_ID_DSN);
2340 [ # # ]: 0 : if (pos) {
2341 [ # # # # ]: 0 : if (rte_pci_read_config(pci_dev, &dsn_low, 4, pos + 4) < 0 ||
2342 : 0 : rte_pci_read_config(pci_dev, &dsn_high, 4, pos + 8) < 0) {
2343 : 0 : PMD_INIT_LOG(ERR, "Failed to read pci config space\n");
2344 : : } else {
2345 : : use_dsn = true;
2346 : 0 : dsn = (uint64_t)dsn_high << 32 | dsn_low;
2347 : : }
2348 : : } else {
2349 : 0 : PMD_INIT_LOG(ERR, "Failed to read device serial number\n");
2350 : : }
2351 : :
2352 : 0 : ret = ice_load_pkg(pf->adapter, use_dsn, dsn);
2353 [ # # ]: 0 : if (ret == 0) {
2354 : 0 : ret = ice_init_hw_tbls(hw);
2355 [ # # ]: 0 : if (ret) {
2356 : 0 : PMD_INIT_LOG(ERR, "ice_init_hw_tbls failed: %d\n", ret);
2357 : 0 : rte_free(hw->pkg_copy);
2358 : : }
2359 : : }
2360 : :
2361 [ # # ]: 0 : if (ret) {
2362 [ # # ]: 0 : if (ad->devargs.safe_mode_support == 0) {
2363 : 0 : PMD_INIT_LOG(ERR, "Failed to load the DDP package,"
2364 : : "Use safe-mode-support=1 to enter Safe Mode");
2365 : 0 : goto err_init_fw;
2366 : : }
2367 : :
2368 : 0 : PMD_INIT_LOG(WARNING, "Failed to load the DDP package,"
2369 : : "Entering Safe Mode");
2370 : 0 : ad->is_safe_mode = 1;
2371 : : }
2372 : : #endif
2373 : :
2374 : 0 : PMD_INIT_LOG(INFO, "FW %d.%d.%05d API %d.%d",
2375 : : hw->fw_maj_ver, hw->fw_min_ver, hw->fw_build,
2376 : : hw->api_maj_ver, hw->api_min_ver);
2377 : :
2378 : 0 : ice_pf_sw_init(dev);
2379 : 0 : ret = ice_init_mac_address(dev);
2380 [ # # ]: 0 : if (ret) {
2381 : 0 : PMD_INIT_LOG(ERR, "Failed to initialize mac address");
2382 : 0 : goto err_init_mac;
2383 : : }
2384 : :
2385 : 0 : ret = ice_res_pool_init(&pf->msix_pool, 1,
2386 : 0 : hw->func_caps.common_cap.num_msix_vectors - 1);
2387 [ # # ]: 0 : if (ret) {
2388 : 0 : PMD_INIT_LOG(ERR, "Failed to init MSIX pool");
2389 : 0 : goto err_msix_pool_init;
2390 : : }
2391 : :
2392 : 0 : ret = ice_pf_setup(pf);
2393 [ # # ]: 0 : if (ret) {
2394 : 0 : PMD_INIT_LOG(ERR, "Failed to setup PF");
2395 : 0 : goto err_pf_setup;
2396 : : }
2397 : :
2398 : 0 : ret = ice_send_driver_ver(hw);
2399 [ # # ]: 0 : if (ret) {
2400 : 0 : PMD_INIT_LOG(ERR, "Failed to send driver version");
2401 : 0 : goto err_pf_setup;
2402 : : }
2403 : :
2404 : 0 : vsi = pf->main_vsi;
2405 : :
2406 : 0 : ret = ice_aq_stop_lldp(hw, true, false, NULL);
2407 [ # # ]: 0 : if (ret != ICE_SUCCESS)
2408 : 0 : PMD_INIT_LOG(DEBUG, "lldp has already stopped\n");
2409 : 0 : ret = ice_init_dcb(hw, true);
2410 [ # # ]: 0 : if (ret != ICE_SUCCESS)
2411 : 0 : PMD_INIT_LOG(DEBUG, "Failed to init DCB\n");
2412 : : /* Forward LLDP packets to default VSI */
2413 : 0 : ret = ice_vsi_config_sw_lldp(vsi, true);
2414 [ # # ]: 0 : if (ret != ICE_SUCCESS)
2415 : 0 : PMD_INIT_LOG(DEBUG, "Failed to cfg lldp\n");
2416 : : /* register callback func to eal lib */
2417 : 0 : rte_intr_callback_register(intr_handle,
2418 : : ice_interrupt_handler, dev);
2419 : :
2420 : : ice_pf_enable_irq0(hw);
2421 : :
2422 : : /* enable uio intr after callback register */
2423 : 0 : rte_intr_enable(intr_handle);
2424 : :
2425 : : /* get base queue pairs index in the device */
2426 : 0 : ice_base_queue_get(pf);
2427 : :
2428 : : /* Initialize RSS context for gtpu_eh */
2429 : : ice_rss_ctx_init(pf);
2430 : :
2431 : : /* Initialize TM configuration */
2432 : 0 : ice_tm_conf_init(dev);
2433 : :
2434 [ # # ]: 0 : if (ice_is_e810(hw))
2435 : 0 : hw->phy_cfg = ICE_PHY_E810;
2436 : : else
2437 : 0 : hw->phy_cfg = ICE_PHY_E822;
2438 : :
2439 [ # # ]: 0 : if (hw->phy_cfg == ICE_PHY_E822) {
2440 : 0 : ret = ice_start_phy_timer_e822(hw, hw->pf_id, true);
2441 [ # # ]: 0 : if (ret)
2442 : 0 : PMD_INIT_LOG(ERR, "Failed to start phy timer\n");
2443 : : }
2444 : :
2445 [ # # ]: 0 : if (!ad->is_safe_mode) {
2446 : 0 : ad->disabled_engine_mask |= BIT(ICE_FLOW_ENGINE_ACL);
2447 : 0 : ret = ice_flow_init(ad);
2448 [ # # ]: 0 : if (ret) {
2449 : 0 : PMD_INIT_LOG(ERR, "Failed to initialize flow");
2450 : 0 : goto err_flow_init;
2451 : : }
2452 : : }
2453 : :
2454 : 0 : ret = ice_reset_fxp_resource(hw);
2455 [ # # ]: 0 : if (ret) {
2456 : 0 : PMD_INIT_LOG(ERR, "Failed to reset fxp resource");
2457 : 0 : goto err_flow_init;
2458 : : }
2459 : :
2460 : 0 : pf->supported_rxdid = ice_get_supported_rxdid(hw);
2461 : :
2462 : : /* reset all stats of the device, including pf and main vsi */
2463 : 0 : ice_stats_reset(dev);
2464 : :
2465 : 0 : return 0;
2466 : :
2467 : 0 : err_flow_init:
2468 : 0 : ice_flow_uninit(ad);
2469 : 0 : rte_intr_disable(intr_handle);
2470 : : ice_pf_disable_irq0(hw);
2471 : 0 : rte_intr_callback_unregister(intr_handle,
2472 : : ice_interrupt_handler, dev);
2473 : 0 : err_pf_setup:
2474 : 0 : ice_res_pool_destroy(&pf->msix_pool);
2475 : 0 : err_msix_pool_init:
2476 : 0 : rte_free(dev->data->mac_addrs);
2477 : 0 : dev->data->mac_addrs = NULL;
2478 : 0 : err_init_mac:
2479 : 0 : rte_free(pf->proto_xtr);
2480 : : #ifndef RTE_EXEC_ENV_WINDOWS
2481 : 0 : err_init_fw:
2482 : : #endif
2483 : 0 : ice_deinit_hw(hw);
2484 : :
2485 : 0 : return ret;
2486 : : }
2487 : :
2488 : : int
2489 : 0 : ice_release_vsi(struct ice_vsi *vsi)
2490 : : {
2491 : : struct ice_hw *hw;
2492 : : struct ice_vsi_ctx vsi_ctx;
2493 : : enum ice_status ret;
2494 : : int error = 0;
2495 : :
2496 [ # # ]: 0 : if (!vsi)
2497 : : return error;
2498 : :
2499 : 0 : hw = ICE_VSI_TO_HW(vsi);
2500 : :
2501 : 0 : ice_remove_all_mac_vlan_filters(vsi);
2502 : :
2503 : : memset(&vsi_ctx, 0, sizeof(vsi_ctx));
2504 : :
2505 : 0 : vsi_ctx.vsi_num = vsi->vsi_id;
2506 : 0 : vsi_ctx.info = vsi->info;
2507 : 0 : ret = ice_free_vsi(hw, vsi->idx, &vsi_ctx, false, NULL);
2508 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
2509 : 0 : PMD_INIT_LOG(ERR, "Failed to free vsi by aq, %u", vsi->vsi_id);
2510 : : error = -1;
2511 : : }
2512 : :
2513 : 0 : rte_free(vsi->rss_lut);
2514 : 0 : rte_free(vsi->rss_key);
2515 : 0 : rte_free(vsi);
2516 : 0 : return error;
2517 : : }
2518 : :
2519 : : void
2520 : 0 : ice_vsi_disable_queues_intr(struct ice_vsi *vsi)
2521 : : {
2522 : 0 : struct rte_eth_dev *dev = &rte_eth_devices[vsi->adapter->pf.dev_data->port_id];
2523 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
2524 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
2525 : : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
2526 : : uint16_t msix_intr, i;
2527 : :
2528 : : /* disable interrupt and also clear all the exist config */
2529 [ # # ]: 0 : for (i = 0; i < vsi->nb_qps; i++) {
2530 : 0 : ICE_WRITE_REG(hw, QINT_TQCTL(vsi->base_queue + i), 0);
2531 : 0 : ICE_WRITE_REG(hw, QINT_RQCTL(vsi->base_queue + i), 0);
2532 : : rte_wmb();
2533 : : }
2534 : :
2535 [ # # ]: 0 : if (rte_intr_allow_others(intr_handle))
2536 : : /* vfio-pci */
2537 [ # # ]: 0 : for (i = 0; i < vsi->nb_msix; i++) {
2538 : 0 : msix_intr = vsi->msix_intr + i;
2539 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr),
2540 : : GLINT_DYN_CTL_WB_ON_ITR_M);
2541 : : }
2542 : : else
2543 : : /* igb_uio */
2544 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0), GLINT_DYN_CTL_WB_ON_ITR_M);
2545 : 0 : }
2546 : :
2547 : : static int
2548 : 0 : ice_dev_stop(struct rte_eth_dev *dev)
2549 : : {
2550 : 0 : struct rte_eth_dev_data *data = dev->data;
2551 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
2552 : 0 : struct ice_vsi *main_vsi = pf->main_vsi;
2553 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
2554 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
2555 : : uint16_t i;
2556 : :
2557 : : /* avoid stopping again */
2558 [ # # ]: 0 : if (pf->adapter_stopped)
2559 : : return 0;
2560 : :
2561 : : /* stop and clear all Rx queues */
2562 [ # # ]: 0 : for (i = 0; i < data->nb_rx_queues; i++)
2563 : 0 : ice_rx_queue_stop(dev, i);
2564 : :
2565 : : /* stop and clear all Tx queues */
2566 [ # # ]: 0 : for (i = 0; i < data->nb_tx_queues; i++)
2567 : 0 : ice_tx_queue_stop(dev, i);
2568 : :
2569 : : /* disable all queue interrupts */
2570 : 0 : ice_vsi_disable_queues_intr(main_vsi);
2571 : :
2572 [ # # ]: 0 : if (pf->init_link_up)
2573 : : ice_dev_set_link_up(dev);
2574 : : else
2575 : : ice_dev_set_link_down(dev);
2576 : :
2577 : : /* Clean datapath event and queue/vec mapping */
2578 : 0 : rte_intr_efd_disable(intr_handle);
2579 : 0 : rte_intr_vec_list_free(intr_handle);
2580 : :
2581 : 0 : pf->adapter_stopped = true;
2582 : 0 : dev->data->dev_started = 0;
2583 : :
2584 : 0 : return 0;
2585 : : }
2586 : :
2587 : : static int
2588 : 0 : ice_dev_close(struct rte_eth_dev *dev)
2589 : : {
2590 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
2591 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2592 : 0 : struct rte_pci_device *pci_dev = RTE_ETH_DEV_TO_PCI(dev);
2593 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
2594 : : struct ice_adapter *ad =
2595 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2596 : : int ret;
2597 : : uint32_t val;
2598 : 0 : uint8_t timer = hw->func_caps.ts_func_info.tmr_index_owned;
2599 : 0 : uint32_t pin_idx = ad->devargs.pin_idx;
2600 : :
2601 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY)
2602 : : return 0;
2603 : :
2604 : : /* Since stop will make link down, then the link event will be
2605 : : * triggered, disable the irq firstly.
2606 : : */
2607 : : ice_pf_disable_irq0(hw);
2608 : :
2609 : : /* Unregister callback func from eal lib, use sync version to
2610 : : * make sure all active interrupt callbacks is done, then it's
2611 : : * safe to free all resources.
2612 : : */
2613 : 0 : rte_intr_callback_unregister_sync(intr_handle,
2614 : : ice_interrupt_handler, dev);
2615 : :
2616 : 0 : ret = ice_dev_stop(dev);
2617 : :
2618 [ # # ]: 0 : if (!ad->is_safe_mode)
2619 : 0 : ice_flow_uninit(ad);
2620 : :
2621 : : /* release all queue resource */
2622 : 0 : ice_free_queues(dev);
2623 : :
2624 : 0 : ice_res_pool_destroy(&pf->msix_pool);
2625 : 0 : ice_release_vsi(pf->main_vsi);
2626 : 0 : ice_sched_cleanup_all(hw);
2627 : 0 : ice_free_hw_tbls(hw);
2628 : 0 : rte_free(hw->port_info);
2629 : 0 : hw->port_info = NULL;
2630 : 0 : ice_shutdown_all_ctrlq(hw, true);
2631 : 0 : rte_free(pf->proto_xtr);
2632 : 0 : pf->proto_xtr = NULL;
2633 : :
2634 : : /* Uninit TM configuration */
2635 : 0 : ice_tm_conf_uninit(dev);
2636 : :
2637 [ # # ]: 0 : if (ad->devargs.pps_out_ena) {
2638 : 0 : ICE_WRITE_REG(hw, GLTSYN_AUX_OUT(pin_idx, timer), 0);
2639 : 0 : ICE_WRITE_REG(hw, GLTSYN_CLKO(pin_idx, timer), 0);
2640 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_L(pin_idx, timer), 0);
2641 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_H(pin_idx, timer), 0);
2642 : :
2643 : : val = GLGEN_GPIO_CTL_PIN_DIR_M;
2644 : 0 : ICE_WRITE_REG(hw, GLGEN_GPIO_CTL(pin_idx), val);
2645 : : }
2646 : :
2647 : : /* disable uio intr before callback unregister */
2648 : 0 : rte_intr_disable(intr_handle);
2649 : :
2650 : 0 : return ret;
2651 : : }
2652 : :
2653 : : static int
2654 : 0 : ice_dev_uninit(struct rte_eth_dev *dev)
2655 : : {
2656 : 0 : ice_dev_close(dev);
2657 : :
2658 : 0 : return 0;
2659 : : }
2660 : :
2661 : : static bool
2662 : : is_hash_cfg_valid(struct ice_rss_hash_cfg *cfg)
2663 : : {
2664 [ # # # # ]: 0 : return (cfg->hash_flds != 0 && cfg->addl_hdrs != 0) ? true : false;
2665 : : }
2666 : :
2667 : : static void
2668 : : hash_cfg_reset(struct ice_rss_hash_cfg *cfg)
2669 : : {
2670 : 0 : cfg->hash_flds = 0;
2671 : 0 : cfg->addl_hdrs = 0;
2672 : 0 : cfg->symm = 0;
2673 : 0 : cfg->hdr_type = ICE_RSS_OUTER_HEADERS;
2674 : 0 : }
2675 : :
2676 : : static int
2677 : 0 : ice_hash_moveout(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
2678 : : {
2679 : : enum ice_status status = ICE_SUCCESS;
2680 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
2681 [ # # ]: 0 : struct ice_vsi *vsi = pf->main_vsi;
2682 : :
2683 [ # # ]: 0 : if (!is_hash_cfg_valid(cfg))
2684 : : return -ENOENT;
2685 : :
2686 : 0 : status = ice_rem_rss_cfg(hw, vsi->idx, cfg);
2687 [ # # ]: 0 : if (status && status != ICE_ERR_DOES_NOT_EXIST) {
2688 : 0 : PMD_DRV_LOG(ERR,
2689 : : "ice_rem_rss_cfg failed for VSI:%d, error:%d\n",
2690 : : vsi->idx, status);
2691 : 0 : return -EBUSY;
2692 : : }
2693 : :
2694 : : return 0;
2695 : : }
2696 : :
2697 : : static int
2698 : 0 : ice_hash_moveback(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
2699 : : {
2700 : : enum ice_status status = ICE_SUCCESS;
2701 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
2702 [ # # ]: 0 : struct ice_vsi *vsi = pf->main_vsi;
2703 : :
2704 [ # # ]: 0 : if (!is_hash_cfg_valid(cfg))
2705 : : return -ENOENT;
2706 : :
2707 : 0 : status = ice_add_rss_cfg(hw, vsi->idx, cfg);
2708 [ # # ]: 0 : if (status) {
2709 : 0 : PMD_DRV_LOG(ERR,
2710 : : "ice_add_rss_cfg failed for VSI:%d, error:%d\n",
2711 : : vsi->idx, status);
2712 : 0 : return -EBUSY;
2713 : : }
2714 : :
2715 : : return 0;
2716 : : }
2717 : :
2718 : : static int
2719 : : ice_hash_remove(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
2720 : : {
2721 : : int ret;
2722 : :
2723 : 0 : ret = ice_hash_moveout(pf, cfg);
2724 [ # # # # : 0 : if (ret && (ret != -ENOENT))
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # ]
2725 : : return ret;
2726 : :
2727 : : hash_cfg_reset(cfg);
2728 : :
2729 : 0 : return 0;
2730 : : }
2731 : :
2732 : : static int
2733 : 0 : ice_add_rss_cfg_pre_gtpu(struct ice_pf *pf, struct ice_hash_gtpu_ctx *ctx,
2734 : : u8 ctx_idx)
2735 : : {
2736 : : int ret;
2737 : :
2738 [ # # # # : 0 : switch (ctx_idx) {
# # # # ]
2739 : 0 : case ICE_HASH_GTPU_CTX_EH_IP:
2740 : 0 : ret = ice_hash_remove(pf,
2741 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
2742 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2743 : : return ret;
2744 : :
2745 : 0 : ret = ice_hash_remove(pf,
2746 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
2747 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2748 : : return ret;
2749 : :
2750 : 0 : ret = ice_hash_remove(pf,
2751 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
2752 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2753 : : return ret;
2754 : :
2755 : 0 : ret = ice_hash_remove(pf,
2756 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
2757 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2758 : : return ret;
2759 : :
2760 : 0 : ret = ice_hash_remove(pf,
2761 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
2762 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2763 : : return ret;
2764 : :
2765 : 0 : ret = ice_hash_remove(pf,
2766 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
2767 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2768 : : return ret;
2769 : :
2770 : 0 : ret = ice_hash_remove(pf,
2771 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
2772 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2773 : : return ret;
2774 : :
2775 : 0 : ret = ice_hash_remove(pf,
2776 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
2777 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2778 : 0 : return ret;
2779 : :
2780 : : break;
2781 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_UDP:
2782 : 0 : ret = ice_hash_remove(pf,
2783 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
2784 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2785 : : return ret;
2786 : :
2787 : 0 : ret = ice_hash_remove(pf,
2788 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
2789 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2790 : : return ret;
2791 : :
2792 : 0 : ret = ice_hash_moveout(pf,
2793 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
2794 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2795 : : return ret;
2796 : :
2797 : 0 : ret = ice_hash_moveout(pf,
2798 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
2799 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2800 : : return ret;
2801 : :
2802 : 0 : ret = ice_hash_moveout(pf,
2803 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
2804 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2805 : : return ret;
2806 : :
2807 : 0 : ret = ice_hash_moveout(pf,
2808 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
2809 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2810 : 0 : return ret;
2811 : :
2812 : : break;
2813 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_TCP:
2814 : 0 : ret = ice_hash_remove(pf,
2815 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
2816 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2817 : : return ret;
2818 : :
2819 : 0 : ret = ice_hash_remove(pf,
2820 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
2821 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2822 : : return ret;
2823 : :
2824 : 0 : ret = ice_hash_moveout(pf,
2825 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
2826 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2827 : : return ret;
2828 : :
2829 : 0 : ret = ice_hash_moveout(pf,
2830 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
2831 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2832 : : return ret;
2833 : :
2834 : 0 : ret = ice_hash_moveout(pf,
2835 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
2836 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2837 : : return ret;
2838 : :
2839 : 0 : ret = ice_hash_moveout(pf,
2840 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
2841 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2842 : 0 : return ret;
2843 : :
2844 : : break;
2845 : 0 : case ICE_HASH_GTPU_CTX_UP_IP:
2846 : 0 : ret = ice_hash_remove(pf,
2847 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
2848 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2849 : : return ret;
2850 : :
2851 : 0 : ret = ice_hash_remove(pf,
2852 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
2853 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2854 : : return ret;
2855 : :
2856 : 0 : ret = ice_hash_moveout(pf,
2857 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
2858 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2859 : : return ret;
2860 : :
2861 : 0 : ret = ice_hash_moveout(pf,
2862 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
2863 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2864 : : return ret;
2865 : :
2866 : 0 : ret = ice_hash_moveout(pf,
2867 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
2868 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2869 : 0 : return ret;
2870 : :
2871 : : break;
2872 : 0 : case ICE_HASH_GTPU_CTX_UP_IP_UDP:
2873 : : case ICE_HASH_GTPU_CTX_UP_IP_TCP:
2874 : 0 : ret = ice_hash_moveout(pf,
2875 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
2876 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2877 : : return ret;
2878 : :
2879 : 0 : ret = ice_hash_moveout(pf,
2880 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
2881 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2882 : : return ret;
2883 : :
2884 : 0 : ret = ice_hash_moveout(pf,
2885 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
2886 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2887 : 0 : return ret;
2888 : :
2889 : : break;
2890 : 0 : case ICE_HASH_GTPU_CTX_DW_IP:
2891 : 0 : ret = ice_hash_remove(pf,
2892 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
2893 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2894 : : return ret;
2895 : :
2896 : 0 : ret = ice_hash_remove(pf,
2897 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
2898 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2899 : : return ret;
2900 : :
2901 : 0 : ret = ice_hash_moveout(pf,
2902 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
2903 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2904 : : return ret;
2905 : :
2906 : 0 : ret = ice_hash_moveout(pf,
2907 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
2908 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2909 : : return ret;
2910 : :
2911 : 0 : ret = ice_hash_moveout(pf,
2912 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
2913 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2914 : 0 : return ret;
2915 : :
2916 : : break;
2917 : 0 : case ICE_HASH_GTPU_CTX_DW_IP_UDP:
2918 : : case ICE_HASH_GTPU_CTX_DW_IP_TCP:
2919 : 0 : ret = ice_hash_moveout(pf,
2920 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
2921 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2922 : : return ret;
2923 : :
2924 : 0 : ret = ice_hash_moveout(pf,
2925 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
2926 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2927 : : return ret;
2928 : :
2929 : 0 : ret = ice_hash_moveout(pf,
2930 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
2931 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2932 : 0 : return ret;
2933 : :
2934 : : break;
2935 : : default:
2936 : : break;
2937 : : }
2938 : :
2939 : : return 0;
2940 : : }
2941 : :
2942 : 0 : static u8 calc_gtpu_ctx_idx(uint32_t hdr)
2943 : : {
2944 : : u8 eh_idx, ip_idx;
2945 : :
2946 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_GTPU_EH)
2947 : : eh_idx = 0;
2948 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_GTPU_UP)
2949 : : eh_idx = 1;
2950 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_GTPU_DWN)
2951 : : eh_idx = 2;
2952 : : else
2953 : : return ICE_HASH_GTPU_CTX_MAX;
2954 : :
2955 : : ip_idx = 0;
2956 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_UDP)
2957 : : ip_idx = 1;
2958 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_TCP)
2959 : : ip_idx = 2;
2960 : :
2961 [ # # ]: 0 : if (hdr & (ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV6))
2962 : 0 : return eh_idx * 3 + ip_idx;
2963 : : else
2964 : : return ICE_HASH_GTPU_CTX_MAX;
2965 : : }
2966 : :
2967 : : static int
2968 : 0 : ice_add_rss_cfg_pre(struct ice_pf *pf, uint32_t hdr)
2969 : : {
2970 : 0 : u8 gtpu_ctx_idx = calc_gtpu_ctx_idx(hdr);
2971 : :
2972 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_IPV4)
2973 : 0 : return ice_add_rss_cfg_pre_gtpu(pf, &pf->hash_ctx.gtpu4,
2974 : : gtpu_ctx_idx);
2975 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_IPV6)
2976 : 0 : return ice_add_rss_cfg_pre_gtpu(pf, &pf->hash_ctx.gtpu6,
2977 : : gtpu_ctx_idx);
2978 : :
2979 : : return 0;
2980 : : }
2981 : :
2982 : : static int
2983 : 0 : ice_add_rss_cfg_post_gtpu(struct ice_pf *pf, struct ice_hash_gtpu_ctx *ctx,
2984 : : u8 ctx_idx, struct ice_rss_hash_cfg *cfg)
2985 : : {
2986 : : int ret;
2987 : :
2988 [ # # ]: 0 : if (ctx_idx < ICE_HASH_GTPU_CTX_MAX)
2989 : 0 : ctx->ctx[ctx_idx] = *cfg;
2990 : :
2991 [ # # # # ]: 0 : switch (ctx_idx) {
2992 : : case ICE_HASH_GTPU_CTX_EH_IP:
2993 : : break;
2994 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_UDP:
2995 : 0 : ret = ice_hash_moveback(pf,
2996 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
2997 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2998 : : return ret;
2999 : :
3000 : 0 : ret = ice_hash_moveback(pf,
3001 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
3002 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3003 : : return ret;
3004 : :
3005 : 0 : ret = ice_hash_moveback(pf,
3006 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
3007 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3008 : : return ret;
3009 : :
3010 : 0 : ret = ice_hash_moveback(pf,
3011 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
3012 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3013 : 0 : return ret;
3014 : :
3015 : : break;
3016 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_TCP:
3017 : 0 : ret = ice_hash_moveback(pf,
3018 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
3019 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3020 : : return ret;
3021 : :
3022 : 0 : ret = ice_hash_moveback(pf,
3023 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
3024 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3025 : : return ret;
3026 : :
3027 : 0 : ret = ice_hash_moveback(pf,
3028 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
3029 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3030 : : return ret;
3031 : :
3032 : 0 : ret = ice_hash_moveback(pf,
3033 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
3034 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3035 : 0 : return ret;
3036 : :
3037 : : break;
3038 : 0 : case ICE_HASH_GTPU_CTX_UP_IP:
3039 : : case ICE_HASH_GTPU_CTX_UP_IP_UDP:
3040 : : case ICE_HASH_GTPU_CTX_UP_IP_TCP:
3041 : : case ICE_HASH_GTPU_CTX_DW_IP:
3042 : : case ICE_HASH_GTPU_CTX_DW_IP_UDP:
3043 : : case ICE_HASH_GTPU_CTX_DW_IP_TCP:
3044 : 0 : ret = ice_hash_moveback(pf,
3045 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
3046 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3047 : : return ret;
3048 : :
3049 : 0 : ret = ice_hash_moveback(pf,
3050 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
3051 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3052 : : return ret;
3053 : :
3054 : 0 : ret = ice_hash_moveback(pf,
3055 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
3056 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3057 : 0 : return ret;
3058 : :
3059 : : break;
3060 : : default:
3061 : : break;
3062 : : }
3063 : :
3064 : : return 0;
3065 : : }
3066 : :
3067 : : static int
3068 : 0 : ice_add_rss_cfg_post(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
3069 : : {
3070 : 0 : u8 gtpu_ctx_idx = calc_gtpu_ctx_idx(cfg->addl_hdrs);
3071 : :
3072 [ # # ]: 0 : if (cfg->addl_hdrs & ICE_FLOW_SEG_HDR_IPV4)
3073 : 0 : return ice_add_rss_cfg_post_gtpu(pf, &pf->hash_ctx.gtpu4,
3074 : : gtpu_ctx_idx, cfg);
3075 [ # # ]: 0 : else if (cfg->addl_hdrs & ICE_FLOW_SEG_HDR_IPV6)
3076 : 0 : return ice_add_rss_cfg_post_gtpu(pf, &pf->hash_ctx.gtpu6,
3077 : : gtpu_ctx_idx, cfg);
3078 : :
3079 : : return 0;
3080 : : }
3081 : :
3082 : : static void
3083 : 0 : ice_rem_rss_cfg_post(struct ice_pf *pf, uint32_t hdr)
3084 : : {
3085 : 0 : u8 gtpu_ctx_idx = calc_gtpu_ctx_idx(hdr);
3086 : :
3087 [ # # ]: 0 : if (gtpu_ctx_idx >= ICE_HASH_GTPU_CTX_MAX)
3088 : : return;
3089 : :
3090 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_IPV4)
3091 : 0 : hash_cfg_reset(&pf->hash_ctx.gtpu4.ctx[gtpu_ctx_idx]);
3092 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_IPV6)
3093 : 0 : hash_cfg_reset(&pf->hash_ctx.gtpu6.ctx[gtpu_ctx_idx]);
3094 : : }
3095 : :
3096 : : int
3097 : 0 : ice_rem_rss_cfg_wrap(struct ice_pf *pf, uint16_t vsi_id,
3098 : : struct ice_rss_hash_cfg *cfg)
3099 : : {
3100 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3101 : : int ret;
3102 : :
3103 : 0 : ret = ice_rem_rss_cfg(hw, vsi_id, cfg);
3104 [ # # ]: 0 : if (ret && ret != ICE_ERR_DOES_NOT_EXIST)
3105 : 0 : PMD_DRV_LOG(ERR, "remove rss cfg failed\n");
3106 : :
3107 : 0 : ice_rem_rss_cfg_post(pf, cfg->addl_hdrs);
3108 : :
3109 : 0 : return 0;
3110 : : }
3111 : :
3112 : : int
3113 : 0 : ice_add_rss_cfg_wrap(struct ice_pf *pf, uint16_t vsi_id,
3114 : : struct ice_rss_hash_cfg *cfg)
3115 : : {
3116 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3117 : : int ret;
3118 : :
3119 : 0 : ret = ice_add_rss_cfg_pre(pf, cfg->addl_hdrs);
3120 [ # # ]: 0 : if (ret)
3121 : 0 : PMD_DRV_LOG(ERR, "add rss cfg pre failed\n");
3122 : :
3123 : 0 : ret = ice_add_rss_cfg(hw, vsi_id, cfg);
3124 [ # # ]: 0 : if (ret)
3125 : 0 : PMD_DRV_LOG(ERR, "add rss cfg failed\n");
3126 : :
3127 : 0 : ret = ice_add_rss_cfg_post(pf, cfg);
3128 [ # # ]: 0 : if (ret)
3129 : 0 : PMD_DRV_LOG(ERR, "add rss cfg post failed\n");
3130 : :
3131 : 0 : return 0;
3132 : : }
3133 : :
3134 : : static void
3135 : 0 : ice_rss_hash_set(struct ice_pf *pf, uint64_t rss_hf)
3136 : : {
3137 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3138 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3139 : : struct ice_rss_hash_cfg cfg;
3140 : : int ret;
3141 : :
3142 : : #define ICE_RSS_HF_ALL ( \
3143 : : RTE_ETH_RSS_IPV4 | \
3144 : : RTE_ETH_RSS_IPV6 | \
3145 : : RTE_ETH_RSS_NONFRAG_IPV4_UDP | \
3146 : : RTE_ETH_RSS_NONFRAG_IPV6_UDP | \
3147 : : RTE_ETH_RSS_NONFRAG_IPV4_TCP | \
3148 : : RTE_ETH_RSS_NONFRAG_IPV6_TCP | \
3149 : : RTE_ETH_RSS_NONFRAG_IPV4_SCTP | \
3150 : : RTE_ETH_RSS_NONFRAG_IPV6_SCTP)
3151 : :
3152 : 0 : ret = ice_rem_vsi_rss_cfg(hw, vsi->idx);
3153 [ # # ]: 0 : if (ret)
3154 : 0 : PMD_DRV_LOG(ERR, "%s Remove rss vsi fail %d",
3155 : : __func__, ret);
3156 : :
3157 : 0 : cfg.symm = 0;
3158 : 0 : cfg.hdr_type = ICE_RSS_OUTER_HEADERS;
3159 : : /* Configure RSS for IPv4 with src/dst addr as input set */
3160 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV4) {
3161 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3162 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV4;
3163 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3164 [ # # ]: 0 : if (ret)
3165 : 0 : PMD_DRV_LOG(ERR, "%s IPV4 rss flow fail %d",
3166 : : __func__, ret);
3167 : : }
3168 : :
3169 : : /* Configure RSS for IPv6 with src/dst addr as input set */
3170 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV6) {
3171 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_IPV6 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3172 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV6;
3173 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3174 [ # # ]: 0 : if (ret)
3175 : 0 : PMD_DRV_LOG(ERR, "%s IPV6 rss flow fail %d",
3176 : : __func__, ret);
3177 : : }
3178 : :
3179 : : /* Configure RSS for udp4 with src/dst addr and port as input set */
3180 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_UDP) {
3181 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_UDP | ICE_FLOW_SEG_HDR_IPV4 |
3182 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3183 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV4;
3184 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3185 [ # # ]: 0 : if (ret)
3186 : 0 : PMD_DRV_LOG(ERR, "%s UDP_IPV4 rss flow fail %d",
3187 : : __func__, ret);
3188 : : }
3189 : :
3190 : : /* Configure RSS for udp6 with src/dst addr and port as input set */
3191 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_UDP) {
3192 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_UDP | ICE_FLOW_SEG_HDR_IPV6 |
3193 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3194 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV6;
3195 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3196 [ # # ]: 0 : if (ret)
3197 : 0 : PMD_DRV_LOG(ERR, "%s UDP_IPV6 rss flow fail %d",
3198 : : __func__, ret);
3199 : : }
3200 : :
3201 : : /* Configure RSS for tcp4 with src/dst addr and port as input set */
3202 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_TCP) {
3203 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_TCP | ICE_FLOW_SEG_HDR_IPV4 |
3204 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3205 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV4;
3206 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3207 [ # # ]: 0 : if (ret)
3208 : 0 : PMD_DRV_LOG(ERR, "%s TCP_IPV4 rss flow fail %d",
3209 : : __func__, ret);
3210 : : }
3211 : :
3212 : : /* Configure RSS for tcp6 with src/dst addr and port as input set */
3213 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_TCP) {
3214 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_TCP | ICE_FLOW_SEG_HDR_IPV6 |
3215 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3216 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV6;
3217 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3218 [ # # ]: 0 : if (ret)
3219 : 0 : PMD_DRV_LOG(ERR, "%s TCP_IPV6 rss flow fail %d",
3220 : : __func__, ret);
3221 : : }
3222 : :
3223 : : /* Configure RSS for sctp4 with src/dst addr and port as input set */
3224 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_SCTP) {
3225 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_SCTP | ICE_FLOW_SEG_HDR_IPV4 |
3226 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3227 : 0 : cfg.hash_flds = ICE_HASH_SCTP_IPV4;
3228 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3229 [ # # ]: 0 : if (ret)
3230 : 0 : PMD_DRV_LOG(ERR, "%s SCTP_IPV4 rss flow fail %d",
3231 : : __func__, ret);
3232 : : }
3233 : :
3234 : : /* Configure RSS for sctp6 with src/dst addr and port as input set */
3235 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_SCTP) {
3236 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_SCTP | ICE_FLOW_SEG_HDR_IPV6 |
3237 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3238 : 0 : cfg.hash_flds = ICE_HASH_SCTP_IPV6;
3239 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3240 [ # # ]: 0 : if (ret)
3241 : 0 : PMD_DRV_LOG(ERR, "%s SCTP_IPV6 rss flow fail %d",
3242 : : __func__, ret);
3243 : : }
3244 : :
3245 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV4) {
3246 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_IPV4 |
3247 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3248 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV4;
3249 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3250 [ # # ]: 0 : if (ret)
3251 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV4 rss flow fail %d",
3252 : : __func__, ret);
3253 : : }
3254 : :
3255 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV6) {
3256 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_IPV6 |
3257 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3258 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV6;
3259 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3260 [ # # ]: 0 : if (ret)
3261 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV6 rss flow fail %d",
3262 : : __func__, ret);
3263 : : }
3264 : :
3265 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_UDP) {
3266 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_UDP |
3267 : : ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3268 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV4;
3269 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3270 [ # # ]: 0 : if (ret)
3271 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV4_UDP rss flow fail %d",
3272 : : __func__, ret);
3273 : : }
3274 : :
3275 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_UDP) {
3276 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_UDP |
3277 : : ICE_FLOW_SEG_HDR_IPV6 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3278 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV6;
3279 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3280 [ # # ]: 0 : if (ret)
3281 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV6_UDP rss flow fail %d",
3282 : : __func__, ret);
3283 : : }
3284 : :
3285 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_TCP) {
3286 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_TCP |
3287 : : ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3288 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV4;
3289 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3290 [ # # ]: 0 : if (ret)
3291 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV4_TCP rss flow fail %d",
3292 : : __func__, ret);
3293 : : }
3294 : :
3295 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_TCP) {
3296 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_TCP |
3297 : : ICE_FLOW_SEG_HDR_IPV6 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3298 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV6;
3299 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3300 [ # # ]: 0 : if (ret)
3301 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV6_TCP rss flow fail %d",
3302 : : __func__, ret);
3303 : : }
3304 : :
3305 : 0 : pf->rss_hf = rss_hf & ICE_RSS_HF_ALL;
3306 : 0 : }
3307 : :
3308 : : static void
3309 : 0 : ice_get_default_rss_key(uint8_t *rss_key, uint32_t rss_key_size)
3310 : : {
3311 : : static struct ice_aqc_get_set_rss_keys default_key;
3312 : : static bool default_key_done;
3313 : : uint8_t *key = (uint8_t *)&default_key;
3314 : : size_t i;
3315 : :
3316 [ # # ]: 0 : if (rss_key_size > sizeof(default_key)) {
3317 : 0 : PMD_DRV_LOG(WARNING,
3318 : : "requested size %u is larger than default %zu, "
3319 : : "only %zu bytes are gotten for key\n",
3320 : : rss_key_size, sizeof(default_key),
3321 : : sizeof(default_key));
3322 : : }
3323 : :
3324 [ # # ]: 0 : if (!default_key_done) {
3325 : : /* Calculate the default hash key */
3326 [ # # ]: 0 : for (i = 0; i < sizeof(default_key); i++)
3327 : 0 : key[i] = (uint8_t)rte_rand();
3328 : 0 : default_key_done = true;
3329 : : }
3330 [ # # ]: 0 : rte_memcpy(rss_key, key, RTE_MIN(rss_key_size, sizeof(default_key)));
3331 : 0 : }
3332 : :
3333 : 0 : static int ice_init_rss(struct ice_pf *pf)
3334 : : {
3335 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3336 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3337 : 0 : struct rte_eth_dev_data *dev_data = pf->dev_data;
3338 : : struct ice_aq_get_set_rss_lut_params lut_params;
3339 : : struct rte_eth_rss_conf *rss_conf;
3340 : : struct ice_aqc_get_set_rss_keys key;
3341 : : uint16_t i, nb_q;
3342 : : int ret = 0;
3343 : 0 : bool is_safe_mode = pf->adapter->is_safe_mode;
3344 : : uint32_t reg;
3345 : :
3346 : : rss_conf = &dev_data->dev_conf.rx_adv_conf.rss_conf;
3347 : 0 : nb_q = dev_data->nb_rx_queues;
3348 : 0 : vsi->rss_key_size = ICE_AQC_GET_SET_RSS_KEY_DATA_RSS_KEY_SIZE +
3349 : : ICE_AQC_GET_SET_RSS_KEY_DATA_HASH_KEY_SIZE;
3350 : 0 : vsi->rss_lut_size = pf->hash_lut_size;
3351 : :
3352 [ # # ]: 0 : if (nb_q == 0) {
3353 : 0 : PMD_DRV_LOG(WARNING,
3354 : : "RSS is not supported as rx queues number is zero\n");
3355 : 0 : return 0;
3356 : : }
3357 : :
3358 [ # # ]: 0 : if (is_safe_mode) {
3359 : 0 : PMD_DRV_LOG(WARNING, "RSS is not supported in safe mode\n");
3360 : 0 : return 0;
3361 : : }
3362 : :
3363 [ # # ]: 0 : if (!vsi->rss_key) {
3364 : 0 : vsi->rss_key = rte_zmalloc(NULL,
3365 : : vsi->rss_key_size, 0);
3366 [ # # ]: 0 : if (vsi->rss_key == NULL) {
3367 : 0 : PMD_DRV_LOG(ERR, "Failed to allocate memory for rss_key");
3368 : 0 : return -ENOMEM;
3369 : : }
3370 : : }
3371 [ # # ]: 0 : if (!vsi->rss_lut) {
3372 : 0 : vsi->rss_lut = rte_zmalloc(NULL,
3373 : 0 : vsi->rss_lut_size, 0);
3374 [ # # ]: 0 : if (vsi->rss_lut == NULL) {
3375 : 0 : PMD_DRV_LOG(ERR, "Failed to allocate memory for rss_key");
3376 : 0 : rte_free(vsi->rss_key);
3377 : 0 : vsi->rss_key = NULL;
3378 : 0 : return -ENOMEM;
3379 : : }
3380 : : }
3381 : : /* configure RSS key */
3382 [ # # ]: 0 : if (!rss_conf->rss_key)
3383 : 0 : ice_get_default_rss_key(vsi->rss_key, vsi->rss_key_size);
3384 : : else
3385 : 0 : rte_memcpy(vsi->rss_key, rss_conf->rss_key,
3386 [ # # ]: 0 : RTE_MIN(rss_conf->rss_key_len,
3387 : : vsi->rss_key_size));
3388 : :
3389 [ # # ]: 0 : rte_memcpy(key.standard_rss_key, vsi->rss_key,
3390 : : ICE_AQC_GET_SET_RSS_KEY_DATA_RSS_KEY_SIZE);
3391 : : rte_memcpy(key.extended_hash_key,
3392 [ # # ]: 0 : &vsi->rss_key[ICE_AQC_GET_SET_RSS_KEY_DATA_RSS_KEY_SIZE],
3393 : : ICE_AQC_GET_SET_RSS_KEY_DATA_HASH_KEY_SIZE);
3394 : 0 : ret = ice_aq_set_rss_key(hw, vsi->idx, &key);
3395 [ # # ]: 0 : if (ret)
3396 : 0 : goto out;
3397 : :
3398 : : /* init RSS LUT table */
3399 [ # # ]: 0 : for (i = 0; i < vsi->rss_lut_size; i++)
3400 : 0 : vsi->rss_lut[i] = i % nb_q;
3401 : :
3402 : 0 : lut_params.vsi_handle = vsi->idx;
3403 : 0 : lut_params.lut_size = vsi->rss_lut_size;
3404 : 0 : lut_params.lut_type = ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_PF;
3405 : 0 : lut_params.lut = vsi->rss_lut;
3406 : 0 : lut_params.global_lut_id = 0;
3407 : 0 : ret = ice_aq_set_rss_lut(hw, &lut_params);
3408 [ # # ]: 0 : if (ret)
3409 : 0 : goto out;
3410 : :
3411 : : /* Enable registers for symmetric_toeplitz function. */
3412 : 0 : reg = ICE_READ_REG(hw, VSIQF_HASH_CTL(vsi->vsi_id));
3413 : 0 : reg = (reg & (~VSIQF_HASH_CTL_HASH_SCHEME_M)) |
3414 : : (1 << VSIQF_HASH_CTL_HASH_SCHEME_S);
3415 : 0 : ICE_WRITE_REG(hw, VSIQF_HASH_CTL(vsi->vsi_id), reg);
3416 : :
3417 : : /* RSS hash configuration */
3418 : 0 : ice_rss_hash_set(pf, rss_conf->rss_hf);
3419 : :
3420 : 0 : return 0;
3421 : 0 : out:
3422 : 0 : rte_free(vsi->rss_key);
3423 : 0 : vsi->rss_key = NULL;
3424 : 0 : rte_free(vsi->rss_lut);
3425 : 0 : vsi->rss_lut = NULL;
3426 : 0 : return -EINVAL;
3427 : : }
3428 : :
3429 : : static int
3430 : 0 : ice_dev_configure(struct rte_eth_dev *dev)
3431 : : {
3432 : 0 : struct ice_adapter *ad =
3433 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
3434 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3435 : : int ret;
3436 : :
3437 : : /* Initialize to TRUE. If any of Rx queues doesn't meet the
3438 : : * bulk allocation or vector Rx preconditions we will reset it.
3439 : : */
3440 : 0 : ad->rx_bulk_alloc_allowed = true;
3441 : 0 : ad->tx_simple_allowed = true;
3442 : :
3443 [ # # ]: 0 : if (dev->data->dev_conf.rxmode.mq_mode & RTE_ETH_MQ_RX_RSS_FLAG)
3444 : 0 : dev->data->dev_conf.rxmode.offloads |= RTE_ETH_RX_OFFLOAD_RSS_HASH;
3445 : :
3446 [ # # ]: 0 : if (dev->data->nb_rx_queues) {
3447 : 0 : ret = ice_init_rss(pf);
3448 [ # # ]: 0 : if (ret) {
3449 : 0 : PMD_DRV_LOG(ERR, "Failed to enable rss for PF");
3450 : 0 : return ret;
3451 : : }
3452 : : }
3453 : :
3454 : : return 0;
3455 : : }
3456 : :
3457 : : static void
3458 : 0 : __vsi_queues_bind_intr(struct ice_vsi *vsi, uint16_t msix_vect,
3459 : : int base_queue, int nb_queue)
3460 : : {
3461 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
3462 : : uint32_t val, val_tx;
3463 : : int rx_low_latency, i;
3464 : :
3465 : 0 : rx_low_latency = vsi->adapter->devargs.rx_low_latency;
3466 [ # # ]: 0 : for (i = 0; i < nb_queue; i++) {
3467 : : /*do actual bind*/
3468 : 0 : val = (msix_vect & QINT_RQCTL_MSIX_INDX_M) |
3469 : : (0 << QINT_RQCTL_ITR_INDX_S) | QINT_RQCTL_CAUSE_ENA_M;
3470 : : val_tx = (msix_vect & QINT_TQCTL_MSIX_INDX_M) |
3471 : : (0 << QINT_TQCTL_ITR_INDX_S) | QINT_TQCTL_CAUSE_ENA_M;
3472 : :
3473 : 0 : PMD_DRV_LOG(INFO, "queue %d is binding to vect %d",
3474 : : base_queue + i, msix_vect);
3475 : :
3476 : : /* set ITR0 value */
3477 [ # # ]: 0 : if (rx_low_latency) {
3478 : : /**
3479 : : * Empirical configuration for optimal real time
3480 : : * latency reduced interrupt throttling to 2us
3481 : : */
3482 : 0 : ICE_WRITE_REG(hw, GLINT_ITR(0, msix_vect), 0x1);
3483 : 0 : ICE_WRITE_REG(hw, QRX_ITR(base_queue + i),
3484 : : QRX_ITR_NO_EXPR_M);
3485 : : } else {
3486 : 0 : ICE_WRITE_REG(hw, GLINT_ITR(0, msix_vect), 0x2);
3487 : 0 : ICE_WRITE_REG(hw, QRX_ITR(base_queue + i), 0);
3488 : : }
3489 : :
3490 : 0 : ICE_WRITE_REG(hw, QINT_RQCTL(base_queue + i), val);
3491 : 0 : ICE_WRITE_REG(hw, QINT_TQCTL(base_queue + i), val_tx);
3492 : : }
3493 : 0 : }
3494 : :
3495 : : void
3496 : 0 : ice_vsi_queues_bind_intr(struct ice_vsi *vsi)
3497 : : {
3498 : 0 : struct rte_eth_dev *dev = &rte_eth_devices[vsi->adapter->pf.dev_data->port_id];
3499 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
3500 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
3501 : : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
3502 : 0 : uint16_t msix_vect = vsi->msix_intr;
3503 : 0 : uint16_t nb_msix = RTE_MIN(vsi->nb_msix,
3504 : : rte_intr_nb_efd_get(intr_handle));
3505 : : uint16_t queue_idx = 0;
3506 : : int record = 0;
3507 : : int i;
3508 : :
3509 : : /* clear Rx/Tx queue interrupt */
3510 [ # # ]: 0 : for (i = 0; i < vsi->nb_used_qps; i++) {
3511 : 0 : ICE_WRITE_REG(hw, QINT_TQCTL(vsi->base_queue + i), 0);
3512 : 0 : ICE_WRITE_REG(hw, QINT_RQCTL(vsi->base_queue + i), 0);
3513 : : }
3514 : :
3515 : : /* PF bind interrupt */
3516 [ # # ]: 0 : if (rte_intr_dp_is_en(intr_handle)) {
3517 : : queue_idx = 0;
3518 : : record = 1;
3519 : : }
3520 : :
3521 [ # # ]: 0 : for (i = 0; i < vsi->nb_used_qps; i++) {
3522 [ # # ]: 0 : if (nb_msix <= 1) {
3523 [ # # ]: 0 : if (!rte_intr_allow_others(intr_handle))
3524 : : msix_vect = ICE_MISC_VEC_ID;
3525 : :
3526 : : /* uio mapping all queue to one msix_vect */
3527 : 0 : __vsi_queues_bind_intr(vsi, msix_vect,
3528 : 0 : vsi->base_queue + i,
3529 : 0 : vsi->nb_used_qps - i);
3530 : :
3531 [ # # # # ]: 0 : for (; !!record && i < vsi->nb_used_qps; i++)
3532 : 0 : rte_intr_vec_list_index_set(intr_handle,
3533 : : queue_idx + i, msix_vect);
3534 : :
3535 : : break;
3536 : : }
3537 : :
3538 : : /* vfio 1:1 queue/msix_vect mapping */
3539 : 0 : __vsi_queues_bind_intr(vsi, msix_vect,
3540 : 0 : vsi->base_queue + i, 1);
3541 : :
3542 [ # # ]: 0 : if (!!record)
3543 : 0 : rte_intr_vec_list_index_set(intr_handle,
3544 : : queue_idx + i,
3545 : : msix_vect);
3546 : :
3547 : 0 : msix_vect++;
3548 : 0 : nb_msix--;
3549 : : }
3550 : 0 : }
3551 : :
3552 : : void
3553 : 0 : ice_vsi_enable_queues_intr(struct ice_vsi *vsi)
3554 : : {
3555 : 0 : struct rte_eth_dev *dev = &rte_eth_devices[vsi->adapter->pf.dev_data->port_id];
3556 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
3557 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
3558 : : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
3559 : : uint16_t msix_intr, i;
3560 : :
3561 [ # # ]: 0 : if (rte_intr_allow_others(intr_handle))
3562 [ # # ]: 0 : for (i = 0; i < vsi->nb_used_qps; i++) {
3563 : 0 : msix_intr = vsi->msix_intr + i;
3564 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr),
3565 : : GLINT_DYN_CTL_INTENA_M |
3566 : : GLINT_DYN_CTL_CLEARPBA_M |
3567 : : GLINT_DYN_CTL_ITR_INDX_M |
3568 : : GLINT_DYN_CTL_WB_ON_ITR_M);
3569 : : }
3570 : : else
3571 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0),
3572 : : GLINT_DYN_CTL_INTENA_M |
3573 : : GLINT_DYN_CTL_CLEARPBA_M |
3574 : : GLINT_DYN_CTL_ITR_INDX_M |
3575 : : GLINT_DYN_CTL_WB_ON_ITR_M);
3576 : 0 : }
3577 : :
3578 : : static int
3579 : 0 : ice_rxq_intr_setup(struct rte_eth_dev *dev)
3580 : : {
3581 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3582 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
3583 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
3584 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3585 : : uint32_t intr_vector = 0;
3586 : :
3587 : 0 : rte_intr_disable(intr_handle);
3588 : :
3589 : : /* check and configure queue intr-vector mapping */
3590 [ # # ]: 0 : if ((rte_intr_cap_multiple(intr_handle) ||
3591 [ # # ]: 0 : !RTE_ETH_DEV_SRIOV(dev).active) &&
3592 [ # # ]: 0 : dev->data->dev_conf.intr_conf.rxq != 0) {
3593 : 0 : intr_vector = dev->data->nb_rx_queues;
3594 [ # # ]: 0 : if (intr_vector > ICE_MAX_INTR_QUEUE_NUM) {
3595 : 0 : PMD_DRV_LOG(ERR, "At most %d intr queues supported",
3596 : : ICE_MAX_INTR_QUEUE_NUM);
3597 : 0 : return -ENOTSUP;
3598 : : }
3599 [ # # ]: 0 : if (rte_intr_efd_enable(intr_handle, intr_vector))
3600 : : return -1;
3601 : : }
3602 : :
3603 [ # # ]: 0 : if (rte_intr_dp_is_en(intr_handle)) {
3604 [ # # ]: 0 : if (rte_intr_vec_list_alloc(intr_handle, NULL,
3605 : 0 : dev->data->nb_rx_queues)) {
3606 : 0 : PMD_DRV_LOG(ERR,
3607 : : "Failed to allocate %d rx_queues intr_vec",
3608 : : dev->data->nb_rx_queues);
3609 : 0 : return -ENOMEM;
3610 : : }
3611 : : }
3612 : :
3613 : : /* Map queues with MSIX interrupt */
3614 : 0 : vsi->nb_used_qps = dev->data->nb_rx_queues;
3615 : 0 : ice_vsi_queues_bind_intr(vsi);
3616 : :
3617 : : /* Enable interrupts for all the queues */
3618 : 0 : ice_vsi_enable_queues_intr(vsi);
3619 : :
3620 : 0 : rte_intr_enable(intr_handle);
3621 : :
3622 : 0 : return 0;
3623 : : }
3624 : :
3625 : : static enum ice_status
3626 : 0 : ice_get_link_info_safe(struct ice_pf *pf, bool ena_lse,
3627 : : struct ice_link_status *link)
3628 : : {
3629 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3630 : : int ret;
3631 : :
3632 : 0 : rte_spinlock_lock(&pf->link_lock);
3633 : :
3634 : 0 : ret = ice_aq_get_link_info(hw->port_info, ena_lse, link, NULL);
3635 : :
3636 : : rte_spinlock_unlock(&pf->link_lock);
3637 : :
3638 : 0 : return ret;
3639 : : }
3640 : :
3641 : : static void
3642 : 0 : ice_get_init_link_status(struct rte_eth_dev *dev)
3643 : : {
3644 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3645 : 0 : bool enable_lse = dev->data->dev_conf.intr_conf.lsc ? true : false;
3646 : : struct ice_link_status link_status;
3647 : : int ret;
3648 : :
3649 : 0 : ret = ice_get_link_info_safe(pf, enable_lse, &link_status);
3650 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
3651 : 0 : PMD_DRV_LOG(ERR, "Failed to get link info");
3652 : 0 : pf->init_link_up = false;
3653 : 0 : return;
3654 : : }
3655 : :
3656 [ # # ]: 0 : if (link_status.link_info & ICE_AQ_LINK_UP)
3657 : 0 : pf->init_link_up = true;
3658 : : else
3659 : 0 : pf->init_link_up = false;
3660 : : }
3661 : :
3662 : : static int
3663 : 0 : ice_pps_out_cfg(struct ice_hw *hw, int idx, int timer)
3664 : : {
3665 : : uint64_t current_time, start_time;
3666 : : uint32_t hi, lo, lo2, func, val;
3667 : :
3668 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(timer));
3669 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(timer));
3670 : 0 : lo2 = ICE_READ_REG(hw, GLTSYN_TIME_L(timer));
3671 : :
3672 [ # # ]: 0 : if (lo2 < lo) {
3673 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(timer));
3674 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(timer));
3675 : : }
3676 : :
3677 : 0 : current_time = ((uint64_t)hi << 32) | lo;
3678 : :
3679 : 0 : start_time = (current_time + NSEC_PER_SEC) /
3680 : : NSEC_PER_SEC * NSEC_PER_SEC;
3681 : 0 : start_time = start_time - PPS_OUT_DELAY_NS;
3682 : :
3683 : 0 : func = 8 + idx + timer * 4;
3684 : 0 : val = GLGEN_GPIO_CTL_PIN_DIR_M |
3685 : 0 : ((func << GLGEN_GPIO_CTL_PIN_FUNC_S) &
3686 : : GLGEN_GPIO_CTL_PIN_FUNC_M);
3687 : :
3688 : : /* Write clkout with half of period value */
3689 : 0 : ICE_WRITE_REG(hw, GLTSYN_CLKO(idx, timer), NSEC_PER_SEC / 2);
3690 : :
3691 : : /* Write TARGET time register */
3692 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_L(idx, timer), start_time & 0xffffffff);
3693 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_H(idx, timer), start_time >> 32);
3694 : :
3695 : : /* Write AUX_OUT register */
3696 : 0 : ICE_WRITE_REG(hw, GLTSYN_AUX_OUT(idx, timer),
3697 : : GLTSYN_AUX_OUT_0_OUT_ENA_M | GLTSYN_AUX_OUT_0_OUTMOD_M);
3698 : :
3699 : : /* Write GPIO CTL register */
3700 : 0 : ICE_WRITE_REG(hw, GLGEN_GPIO_CTL(idx), val);
3701 : :
3702 : 0 : return 0;
3703 : : }
3704 : :
3705 : : static int
3706 : 0 : ice_dev_start(struct rte_eth_dev *dev)
3707 : : {
3708 : 0 : struct rte_eth_dev_data *data = dev->data;
3709 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
3710 : : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3711 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3712 : : struct ice_adapter *ad =
3713 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
3714 : : uint16_t nb_rxq = 0;
3715 : : uint16_t nb_txq, i;
3716 : : uint16_t max_frame_size;
3717 : : int mask, ret;
3718 : 0 : uint8_t timer = hw->func_caps.ts_func_info.tmr_index_owned;
3719 : 0 : uint32_t pin_idx = ad->devargs.pin_idx;
3720 : : struct rte_tm_error tm_err;
3721 : :
3722 : : /* program Tx queues' context in hardware */
3723 [ # # ]: 0 : for (nb_txq = 0; nb_txq < data->nb_tx_queues; nb_txq++) {
3724 : 0 : ret = ice_tx_queue_start(dev, nb_txq);
3725 [ # # ]: 0 : if (ret) {
3726 : 0 : PMD_DRV_LOG(ERR, "fail to start Tx queue %u", nb_txq);
3727 : 0 : goto tx_err;
3728 : : }
3729 : : }
3730 : :
3731 [ # # ]: 0 : if (dev->data->dev_conf.rxmode.offloads & RTE_ETH_RX_OFFLOAD_TIMESTAMP) {
3732 : : /* Register mbuf field and flag for Rx timestamp */
3733 : 0 : ret = rte_mbuf_dyn_rx_timestamp_register(&ice_timestamp_dynfield_offset,
3734 : : &ice_timestamp_dynflag);
3735 [ # # ]: 0 : if (ret) {
3736 : 0 : PMD_DRV_LOG(ERR, "Cannot register mbuf field/flag for timestamp");
3737 : 0 : goto tx_err;
3738 : : }
3739 : : }
3740 : :
3741 : : /* program Rx queues' context in hardware*/
3742 [ # # ]: 0 : for (nb_rxq = 0; nb_rxq < data->nb_rx_queues; nb_rxq++) {
3743 : 0 : ret = ice_rx_queue_start(dev, nb_rxq);
3744 [ # # ]: 0 : if (ret) {
3745 : 0 : PMD_DRV_LOG(ERR, "fail to start Rx queue %u", nb_rxq);
3746 : 0 : goto rx_err;
3747 : : }
3748 : : }
3749 : :
3750 [ # # ]: 0 : if (pf->tm_conf.committed) {
3751 : 0 : ret = ice_do_hierarchy_commit(dev, pf->tm_conf.clear_on_fail, &tm_err);
3752 [ # # ]: 0 : if (ret) {
3753 : 0 : PMD_DRV_LOG(ERR, "fail to commit Tx scheduler");
3754 : 0 : goto rx_err;
3755 : : }
3756 : : }
3757 : :
3758 : 0 : ice_set_rx_function(dev);
3759 : 0 : ice_set_tx_function(dev);
3760 : :
3761 : : mask = RTE_ETH_VLAN_STRIP_MASK | RTE_ETH_VLAN_FILTER_MASK |
3762 : : RTE_ETH_VLAN_EXTEND_MASK | RTE_ETH_QINQ_STRIP_MASK;
3763 : 0 : ret = ice_vlan_offload_set(dev, mask);
3764 [ # # ]: 0 : if (ret) {
3765 : 0 : PMD_INIT_LOG(ERR, "Unable to set VLAN offload");
3766 : 0 : goto rx_err;
3767 : : }
3768 : :
3769 : : /* enable Rx interrupt and mapping Rx queue to interrupt vector */
3770 [ # # ]: 0 : if (ice_rxq_intr_setup(dev))
3771 : : return -EIO;
3772 : :
3773 : : /* Enable receiving broadcast packets and transmitting packets */
3774 : 0 : ret = ice_set_vsi_promisc(hw, vsi->idx,
3775 : : ICE_PROMISC_BCAST_RX | ICE_PROMISC_BCAST_TX |
3776 : : ICE_PROMISC_UCAST_TX | ICE_PROMISC_MCAST_TX,
3777 : : 0);
3778 [ # # ]: 0 : if (ret != ICE_SUCCESS)
3779 : 0 : PMD_DRV_LOG(INFO, "fail to set vsi broadcast");
3780 : :
3781 : 0 : ret = ice_aq_set_event_mask(hw, hw->port_info->lport,
3782 : : ((u16)(ICE_AQ_LINK_EVENT_LINK_FAULT |
3783 : : ICE_AQ_LINK_EVENT_PHY_TEMP_ALARM |
3784 : : ICE_AQ_LINK_EVENT_EXCESSIVE_ERRORS |
3785 : : ICE_AQ_LINK_EVENT_SIGNAL_DETECT |
3786 : : ICE_AQ_LINK_EVENT_AN_COMPLETED |
3787 : : ICE_AQ_LINK_EVENT_PORT_TX_SUSPENDED)),
3788 : : NULL);
3789 [ # # ]: 0 : if (ret != ICE_SUCCESS)
3790 : 0 : PMD_DRV_LOG(WARNING, "Fail to set phy mask");
3791 : :
3792 : 0 : ice_get_init_link_status(dev);
3793 : :
3794 : : ice_dev_set_link_up(dev);
3795 : :
3796 : : /* Call get_link_info aq command to enable/disable LSE */
3797 : 0 : ice_link_update(dev, 1);
3798 : :
3799 : 0 : pf->adapter_stopped = false;
3800 : :
3801 : : /* Set the max frame size to default value*/
3802 [ # # ]: 0 : max_frame_size = pf->dev_data->mtu ?
3803 : : pf->dev_data->mtu + ICE_ETH_OVERHEAD :
3804 : : ICE_FRAME_SIZE_MAX;
3805 : :
3806 : : /* Set the max frame size to HW*/
3807 : 0 : ice_aq_set_mac_cfg(hw, max_frame_size, false, NULL);
3808 : :
3809 [ # # ]: 0 : if (ad->devargs.pps_out_ena) {
3810 : 0 : ret = ice_pps_out_cfg(hw, pin_idx, timer);
3811 [ # # ]: 0 : if (ret) {
3812 : 0 : PMD_DRV_LOG(ERR, "Fail to configure 1pps out");
3813 : 0 : goto rx_err;
3814 : : }
3815 : : }
3816 : :
3817 : : return 0;
3818 : :
3819 : : /* stop the started queues if failed to start all queues */
3820 : 0 : rx_err:
3821 [ # # ]: 0 : for (i = 0; i < nb_rxq; i++)
3822 : 0 : ice_rx_queue_stop(dev, i);
3823 : 0 : tx_err:
3824 [ # # ]: 0 : for (i = 0; i < nb_txq; i++)
3825 : 0 : ice_tx_queue_stop(dev, i);
3826 : :
3827 : : return -EIO;
3828 : : }
3829 : :
3830 : : static int
3831 : 0 : ice_dev_reset(struct rte_eth_dev *dev)
3832 : : {
3833 : : int ret;
3834 : :
3835 [ # # ]: 0 : if (dev->data->sriov.active)
3836 : : return -ENOTSUP;
3837 : :
3838 : : ret = ice_dev_uninit(dev);
3839 : : if (ret) {
3840 : : PMD_INIT_LOG(ERR, "failed to uninit device, status = %d", ret);
3841 : : return -ENXIO;
3842 : : }
3843 : :
3844 : 0 : ret = ice_dev_init(dev);
3845 [ # # ]: 0 : if (ret) {
3846 : 0 : PMD_INIT_LOG(ERR, "failed to init device, status = %d", ret);
3847 : 0 : return -ENXIO;
3848 : : }
3849 : :
3850 : : return 0;
3851 : : }
3852 : :
3853 : : static int
3854 : 0 : ice_dev_info_get(struct rte_eth_dev *dev, struct rte_eth_dev_info *dev_info)
3855 : : {
3856 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3857 : : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
3858 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3859 : 0 : struct rte_pci_device *pci_dev = RTE_DEV_TO_PCI(dev->device);
3860 : 0 : bool is_safe_mode = pf->adapter->is_safe_mode;
3861 : : u64 phy_type_low;
3862 : : u64 phy_type_high;
3863 : :
3864 : 0 : dev_info->min_rx_bufsize = ICE_BUF_SIZE_MIN;
3865 : 0 : dev_info->max_rx_pktlen = ICE_FRAME_SIZE_MAX;
3866 : 0 : dev_info->max_rx_queues = vsi->nb_qps;
3867 : 0 : dev_info->max_tx_queues = vsi->nb_qps;
3868 : 0 : dev_info->max_mac_addrs = vsi->max_macaddrs;
3869 : 0 : dev_info->max_vfs = pci_dev->max_vfs;
3870 : 0 : dev_info->max_mtu = dev_info->max_rx_pktlen - ICE_ETH_OVERHEAD;
3871 : 0 : dev_info->min_mtu = RTE_ETHER_MIN_MTU;
3872 : :
3873 : 0 : dev_info->rx_offload_capa =
3874 : : RTE_ETH_RX_OFFLOAD_VLAN_STRIP |
3875 : : RTE_ETH_RX_OFFLOAD_KEEP_CRC |
3876 : : RTE_ETH_RX_OFFLOAD_SCATTER |
3877 : : RTE_ETH_RX_OFFLOAD_VLAN_FILTER;
3878 : 0 : dev_info->tx_offload_capa =
3879 : : RTE_ETH_TX_OFFLOAD_VLAN_INSERT |
3880 : : RTE_ETH_TX_OFFLOAD_TCP_TSO |
3881 : : RTE_ETH_TX_OFFLOAD_MULTI_SEGS |
3882 : : RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE;
3883 : 0 : dev_info->flow_type_rss_offloads = 0;
3884 : :
3885 [ # # ]: 0 : if (!is_safe_mode) {
3886 : 0 : dev_info->rx_offload_capa |=
3887 : : RTE_ETH_RX_OFFLOAD_IPV4_CKSUM |
3888 : : RTE_ETH_RX_OFFLOAD_UDP_CKSUM |
3889 : : RTE_ETH_RX_OFFLOAD_TCP_CKSUM |
3890 : : RTE_ETH_RX_OFFLOAD_QINQ_STRIP |
3891 : : RTE_ETH_RX_OFFLOAD_OUTER_IPV4_CKSUM |
3892 : : RTE_ETH_RX_OFFLOAD_VLAN_EXTEND |
3893 : : RTE_ETH_RX_OFFLOAD_RSS_HASH |
3894 : : RTE_ETH_RX_OFFLOAD_TIMESTAMP |
3895 : : RTE_ETH_RX_OFFLOAD_BUFFER_SPLIT;
3896 : 0 : dev_info->tx_offload_capa |=
3897 : : RTE_ETH_TX_OFFLOAD_QINQ_INSERT |
3898 : : RTE_ETH_TX_OFFLOAD_IPV4_CKSUM |
3899 : : RTE_ETH_TX_OFFLOAD_UDP_CKSUM |
3900 : : RTE_ETH_TX_OFFLOAD_TCP_CKSUM |
3901 : : RTE_ETH_TX_OFFLOAD_SCTP_CKSUM |
3902 : : RTE_ETH_TX_OFFLOAD_OUTER_IPV4_CKSUM |
3903 : : RTE_ETH_TX_OFFLOAD_OUTER_UDP_CKSUM |
3904 : : RTE_ETH_TX_OFFLOAD_VXLAN_TNL_TSO |
3905 : : RTE_ETH_TX_OFFLOAD_GRE_TNL_TSO |
3906 : : RTE_ETH_TX_OFFLOAD_IPIP_TNL_TSO |
3907 : : RTE_ETH_TX_OFFLOAD_GENEVE_TNL_TSO;
3908 : 0 : dev_info->flow_type_rss_offloads |= ICE_RSS_OFFLOAD_ALL;
3909 : : }
3910 : :
3911 : 0 : dev_info->rx_queue_offload_capa = RTE_ETH_RX_OFFLOAD_BUFFER_SPLIT;
3912 : 0 : dev_info->tx_queue_offload_capa = RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE;
3913 : :
3914 : 0 : dev_info->reta_size = pf->hash_lut_size;
3915 : 0 : dev_info->hash_key_size = (VSIQF_HKEY_MAX_INDEX + 1) * sizeof(uint32_t);
3916 : :
3917 : 0 : dev_info->default_rxconf = (struct rte_eth_rxconf) {
3918 : : .rx_thresh = {
3919 : : .pthresh = ICE_DEFAULT_RX_PTHRESH,
3920 : : .hthresh = ICE_DEFAULT_RX_HTHRESH,
3921 : : .wthresh = ICE_DEFAULT_RX_WTHRESH,
3922 : : },
3923 : : .rx_free_thresh = ICE_DEFAULT_RX_FREE_THRESH,
3924 : : .rx_drop_en = 0,
3925 : : .offloads = 0,
3926 : : };
3927 : :
3928 : 0 : dev_info->default_txconf = (struct rte_eth_txconf) {
3929 : : .tx_thresh = {
3930 : : .pthresh = ICE_DEFAULT_TX_PTHRESH,
3931 : : .hthresh = ICE_DEFAULT_TX_HTHRESH,
3932 : : .wthresh = ICE_DEFAULT_TX_WTHRESH,
3933 : : },
3934 : : .tx_free_thresh = ICE_DEFAULT_TX_FREE_THRESH,
3935 : : .tx_rs_thresh = ICE_DEFAULT_TX_RSBIT_THRESH,
3936 : : .offloads = 0,
3937 : : };
3938 : :
3939 : 0 : dev_info->rx_desc_lim = (struct rte_eth_desc_lim) {
3940 : : .nb_max = ICE_MAX_RING_DESC,
3941 : : .nb_min = ICE_MIN_RING_DESC,
3942 : : .nb_align = ICE_ALIGN_RING_DESC,
3943 : : };
3944 : :
3945 : 0 : dev_info->tx_desc_lim = (struct rte_eth_desc_lim) {
3946 : : .nb_max = ICE_MAX_RING_DESC,
3947 : : .nb_min = ICE_MIN_RING_DESC,
3948 : : .nb_align = ICE_ALIGN_RING_DESC,
3949 : : .nb_mtu_seg_max = ICE_TX_MTU_SEG_MAX,
3950 : : .nb_seg_max = ICE_MAX_RING_DESC,
3951 : : };
3952 : :
3953 : 0 : dev_info->speed_capa = RTE_ETH_LINK_SPEED_10M |
3954 : : RTE_ETH_LINK_SPEED_100M |
3955 : : RTE_ETH_LINK_SPEED_1G |
3956 : : RTE_ETH_LINK_SPEED_2_5G |
3957 : : RTE_ETH_LINK_SPEED_5G |
3958 : : RTE_ETH_LINK_SPEED_10G |
3959 : : RTE_ETH_LINK_SPEED_20G |
3960 : : RTE_ETH_LINK_SPEED_25G;
3961 : :
3962 : 0 : phy_type_low = hw->port_info->phy.phy_type_low;
3963 : 0 : phy_type_high = hw->port_info->phy.phy_type_high;
3964 : :
3965 [ # # ]: 0 : if (ICE_PHY_TYPE_SUPPORT_50G(phy_type_low))
3966 : 0 : dev_info->speed_capa |= RTE_ETH_LINK_SPEED_50G;
3967 : :
3968 [ # # # # ]: 0 : if (ICE_PHY_TYPE_SUPPORT_100G_LOW(phy_type_low) ||
3969 [ # # ]: 0 : ICE_PHY_TYPE_SUPPORT_100G_HIGH(phy_type_high))
3970 : 0 : dev_info->speed_capa |= RTE_ETH_LINK_SPEED_100G;
3971 : :
3972 : 0 : dev_info->nb_rx_queues = dev->data->nb_rx_queues;
3973 : 0 : dev_info->nb_tx_queues = dev->data->nb_tx_queues;
3974 : :
3975 : 0 : dev_info->default_rxportconf.burst_size = ICE_RX_MAX_BURST;
3976 : 0 : dev_info->default_txportconf.burst_size = ICE_TX_MAX_BURST;
3977 : 0 : dev_info->default_rxportconf.nb_queues = 1;
3978 : 0 : dev_info->default_txportconf.nb_queues = 1;
3979 : 0 : dev_info->default_rxportconf.ring_size = ICE_BUF_SIZE_MIN;
3980 : 0 : dev_info->default_txportconf.ring_size = ICE_BUF_SIZE_MIN;
3981 : :
3982 : 0 : dev_info->rx_seg_capa.max_nseg = ICE_RX_MAX_NSEG;
3983 : 0 : dev_info->rx_seg_capa.multi_pools = 1;
3984 : 0 : dev_info->rx_seg_capa.offset_allowed = 0;
3985 : 0 : dev_info->rx_seg_capa.offset_align_log2 = 0;
3986 : :
3987 : 0 : return 0;
3988 : : }
3989 : :
3990 : : static inline int
3991 : 0 : ice_atomic_read_link_status(struct rte_eth_dev *dev,
3992 : : struct rte_eth_link *link)
3993 : : {
3994 : : struct rte_eth_link *dst = link;
3995 : 0 : struct rte_eth_link *src = &dev->data->dev_link;
3996 : :
3997 : : /* NOTE: review for potential ordering optimization */
3998 [ # # ]: 0 : if (!__atomic_compare_exchange_n((uint64_t *)dst, (uint64_t *)dst,
3999 : : *(uint64_t *)src, 0,
4000 : : __ATOMIC_SEQ_CST, __ATOMIC_SEQ_CST))
4001 : 0 : return -1;
4002 : :
4003 : : return 0;
4004 : : }
4005 : :
4006 : : static inline int
4007 : 0 : ice_atomic_write_link_status(struct rte_eth_dev *dev,
4008 : : struct rte_eth_link *link)
4009 : : {
4010 : 0 : struct rte_eth_link *dst = &dev->data->dev_link;
4011 : : struct rte_eth_link *src = link;
4012 : :
4013 : : /* NOTE: review for potential ordering optimization */
4014 [ # # ]: 0 : if (!__atomic_compare_exchange_n((uint64_t *)dst, (uint64_t *)dst,
4015 : : *(uint64_t *)src, 0,
4016 : : __ATOMIC_SEQ_CST, __ATOMIC_SEQ_CST))
4017 : 0 : return -1;
4018 : :
4019 : : return 0;
4020 : : }
4021 : :
4022 : : static int
4023 : 0 : ice_link_update(struct rte_eth_dev *dev, int wait_to_complete)
4024 : : {
4025 : : #define CHECK_INTERVAL 50 /* 50ms */
4026 : : #define MAX_REPEAT_TIME 40 /* 2s (40 * 50ms) in total */
4027 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4028 : : struct ice_link_status link_status;
4029 : : struct rte_eth_link link, old;
4030 : : int status;
4031 : : unsigned int rep_cnt = MAX_REPEAT_TIME;
4032 : 0 : bool enable_lse = dev->data->dev_conf.intr_conf.lsc ? true : false;
4033 : :
4034 : : memset(&link, 0, sizeof(link));
4035 : : memset(&old, 0, sizeof(old));
4036 : : memset(&link_status, 0, sizeof(link_status));
4037 : 0 : ice_atomic_read_link_status(dev, &old);
4038 : :
4039 : : do {
4040 : : /* Get link status information from hardware */
4041 : 0 : status = ice_get_link_info_safe(pf, enable_lse, &link_status);
4042 [ # # ]: 0 : if (status != ICE_SUCCESS) {
4043 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_100M;
4044 : 0 : link.link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
4045 : 0 : PMD_DRV_LOG(ERR, "Failed to get link info");
4046 : 0 : goto out;
4047 : : }
4048 : :
4049 : 0 : link.link_status = link_status.link_info & ICE_AQ_LINK_UP;
4050 [ # # # # ]: 0 : if (!wait_to_complete || link.link_status)
4051 : : break;
4052 : :
4053 : : rte_delay_ms(CHECK_INTERVAL);
4054 [ # # ]: 0 : } while (--rep_cnt);
4055 : :
4056 [ # # ]: 0 : if (!link.link_status)
4057 : 0 : goto out;
4058 : :
4059 : : /* Full-duplex operation at all supported speeds */
4060 : 0 : link.link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
4061 : :
4062 : : /* Parse the link status */
4063 [ # # # # : 0 : switch (link_status.link_speed) {
# # # # #
# # # # ]
4064 : 0 : case ICE_AQ_LINK_SPEED_10MB:
4065 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_10M;
4066 : 0 : break;
4067 : 0 : case ICE_AQ_LINK_SPEED_100MB:
4068 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_100M;
4069 : 0 : break;
4070 : 0 : case ICE_AQ_LINK_SPEED_1000MB:
4071 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_1G;
4072 : 0 : break;
4073 : 0 : case ICE_AQ_LINK_SPEED_2500MB:
4074 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_2_5G;
4075 : 0 : break;
4076 : 0 : case ICE_AQ_LINK_SPEED_5GB:
4077 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_5G;
4078 : 0 : break;
4079 : 0 : case ICE_AQ_LINK_SPEED_10GB:
4080 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_10G;
4081 : 0 : break;
4082 : 0 : case ICE_AQ_LINK_SPEED_20GB:
4083 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_20G;
4084 : 0 : break;
4085 : 0 : case ICE_AQ_LINK_SPEED_25GB:
4086 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_25G;
4087 : 0 : break;
4088 : 0 : case ICE_AQ_LINK_SPEED_40GB:
4089 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_40G;
4090 : 0 : break;
4091 : 0 : case ICE_AQ_LINK_SPEED_50GB:
4092 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_50G;
4093 : 0 : break;
4094 : 0 : case ICE_AQ_LINK_SPEED_100GB:
4095 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_100G;
4096 : 0 : break;
4097 : 0 : case ICE_AQ_LINK_SPEED_UNKNOWN:
4098 : 0 : PMD_DRV_LOG(ERR, "Unknown link speed");
4099 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_UNKNOWN;
4100 : 0 : break;
4101 : 0 : default:
4102 : 0 : PMD_DRV_LOG(ERR, "None link speed");
4103 : : link.link_speed = RTE_ETH_SPEED_NUM_NONE;
4104 : 0 : break;
4105 : : }
4106 : :
4107 : 0 : link.link_autoneg = !(dev->data->dev_conf.link_speeds &
4108 : : RTE_ETH_LINK_SPEED_FIXED);
4109 : :
4110 : 0 : out:
4111 : 0 : ice_atomic_write_link_status(dev, &link);
4112 [ # # ]: 0 : if (link.link_status == old.link_status)
4113 : 0 : return -1;
4114 : :
4115 : : return 0;
4116 : : }
4117 : :
4118 : : static inline uint16_t
4119 : 0 : ice_parse_link_speeds(uint16_t link_speeds)
4120 : : {
4121 : : uint16_t link_speed = ICE_AQ_LINK_SPEED_UNKNOWN;
4122 : :
4123 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_100G)
4124 : : link_speed |= ICE_AQ_LINK_SPEED_100GB;
4125 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_50G)
4126 : 0 : link_speed |= ICE_AQ_LINK_SPEED_50GB;
4127 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_40G)
4128 : 0 : link_speed |= ICE_AQ_LINK_SPEED_40GB;
4129 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_25G)
4130 : 0 : link_speed |= ICE_AQ_LINK_SPEED_25GB;
4131 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_20G)
4132 : 0 : link_speed |= ICE_AQ_LINK_SPEED_20GB;
4133 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_10G)
4134 : 0 : link_speed |= ICE_AQ_LINK_SPEED_10GB;
4135 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_5G)
4136 : 0 : link_speed |= ICE_AQ_LINK_SPEED_5GB;
4137 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_2_5G)
4138 : 0 : link_speed |= ICE_AQ_LINK_SPEED_2500MB;
4139 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_1G)
4140 : 0 : link_speed |= ICE_AQ_LINK_SPEED_1000MB;
4141 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_100M)
4142 : 0 : link_speed |= ICE_AQ_LINK_SPEED_100MB;
4143 : :
4144 : 0 : return link_speed;
4145 : : }
4146 : :
4147 : : static int
4148 : 0 : ice_apply_link_speed(struct rte_eth_dev *dev)
4149 : : {
4150 : : uint16_t speed;
4151 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4152 : : struct rte_eth_conf *conf = &dev->data->dev_conf;
4153 : :
4154 [ # # ]: 0 : if (conf->link_speeds == RTE_ETH_LINK_SPEED_AUTONEG) {
4155 : 0 : conf->link_speeds = RTE_ETH_LINK_SPEED_100G |
4156 : : RTE_ETH_LINK_SPEED_50G |
4157 : : RTE_ETH_LINK_SPEED_40G |
4158 : : RTE_ETH_LINK_SPEED_25G |
4159 : : RTE_ETH_LINK_SPEED_20G |
4160 : : RTE_ETH_LINK_SPEED_10G |
4161 : : RTE_ETH_LINK_SPEED_5G |
4162 : : RTE_ETH_LINK_SPEED_2_5G |
4163 : : RTE_ETH_LINK_SPEED_1G |
4164 : : RTE_ETH_LINK_SPEED_100M;
4165 : : }
4166 : 0 : speed = ice_parse_link_speeds(conf->link_speeds);
4167 : :
4168 : 0 : return ice_phy_conf_link(hw, speed, true);
4169 : : }
4170 : :
4171 : : static int
4172 : 0 : ice_phy_conf_link(struct ice_hw *hw,
4173 : : u16 link_speeds_bitmap,
4174 : : bool link_up)
4175 : : {
4176 : 0 : struct ice_aqc_set_phy_cfg_data cfg = { 0 };
4177 : 0 : struct ice_port_info *pi = hw->port_info;
4178 : : struct ice_aqc_get_phy_caps_data *phy_caps;
4179 : : int err;
4180 : 0 : u64 phy_type_low = 0;
4181 : 0 : u64 phy_type_high = 0;
4182 : :
4183 : : phy_caps = (struct ice_aqc_get_phy_caps_data *)
4184 : 0 : ice_malloc(hw, sizeof(*phy_caps));
4185 [ # # ]: 0 : if (!phy_caps)
4186 : : return ICE_ERR_NO_MEMORY;
4187 : :
4188 [ # # ]: 0 : if (!pi)
4189 : : return -EIO;
4190 : :
4191 : :
4192 [ # # ]: 0 : if (ice_fw_supports_report_dflt_cfg(pi->hw))
4193 : 0 : err = ice_aq_get_phy_caps(pi, false, ICE_AQC_REPORT_DFLT_CFG,
4194 : : phy_caps, NULL);
4195 : : else
4196 : 0 : err = ice_aq_get_phy_caps(pi, false, ICE_AQC_REPORT_TOPO_CAP_MEDIA,
4197 : : phy_caps, NULL);
4198 [ # # ]: 0 : if (err)
4199 : 0 : goto done;
4200 : :
4201 : 0 : ice_update_phy_type(&phy_type_low, &phy_type_high, link_speeds_bitmap);
4202 : :
4203 [ # # ]: 0 : if (link_speeds_bitmap == ICE_LINK_SPEED_UNKNOWN) {
4204 : 0 : cfg.phy_type_low = phy_caps->phy_type_low;
4205 : 0 : cfg.phy_type_high = phy_caps->phy_type_high;
4206 [ # # ]: 0 : } else if (phy_type_low & phy_caps->phy_type_low ||
4207 [ # # ]: 0 : phy_type_high & phy_caps->phy_type_high) {
4208 : 0 : cfg.phy_type_low = phy_type_low & phy_caps->phy_type_low;
4209 : 0 : cfg.phy_type_high = phy_type_high & phy_caps->phy_type_high;
4210 : : } else {
4211 : 0 : PMD_DRV_LOG(WARNING, "Invalid speed setting, set to default!\n");
4212 : 0 : cfg.phy_type_low = phy_caps->phy_type_low;
4213 : 0 : cfg.phy_type_high = phy_caps->phy_type_high;
4214 : : }
4215 : :
4216 : 0 : cfg.caps = phy_caps->caps | ICE_AQ_PHY_ENA_AUTO_LINK_UPDT;
4217 : 0 : cfg.low_power_ctrl_an = phy_caps->low_power_ctrl_an;
4218 : 0 : cfg.eee_cap = phy_caps->eee_cap;
4219 : 0 : cfg.eeer_value = phy_caps->eeer_value;
4220 : 0 : cfg.link_fec_opt = phy_caps->link_fec_options;
4221 [ # # ]: 0 : if (link_up)
4222 : 0 : cfg.caps |= ICE_AQ_PHY_ENA_LINK;
4223 : : else
4224 : 0 : cfg.caps &= ~ICE_AQ_PHY_ENA_LINK;
4225 : :
4226 : 0 : err = ice_aq_set_phy_cfg(hw, pi, &cfg, NULL);
4227 : :
4228 : 0 : done:
4229 : 0 : ice_free(hw, phy_caps);
4230 : 0 : return err;
4231 : : }
4232 : :
4233 : : static int
4234 : 0 : ice_dev_set_link_up(struct rte_eth_dev *dev)
4235 : : {
4236 : 0 : return ice_apply_link_speed(dev);
4237 : : }
4238 : :
4239 : : static int
4240 : 0 : ice_dev_set_link_down(struct rte_eth_dev *dev)
4241 : : {
4242 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4243 : : uint8_t speed = ICE_LINK_SPEED_UNKNOWN;
4244 : :
4245 : 0 : return ice_phy_conf_link(hw, speed, false);
4246 : : }
4247 : :
4248 : : static int
4249 : 0 : ice_dev_led_on(struct rte_eth_dev *dev)
4250 : : {
4251 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4252 : 0 : int status = ice_aq_set_port_id_led(hw->port_info, false, NULL);
4253 : :
4254 [ # # ]: 0 : return status == ICE_SUCCESS ? 0 : -ENOTSUP;
4255 : : }
4256 : :
4257 : : static int
4258 : 0 : ice_dev_led_off(struct rte_eth_dev *dev)
4259 : : {
4260 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4261 : 0 : int status = ice_aq_set_port_id_led(hw->port_info, true, NULL);
4262 : :
4263 [ # # ]: 0 : return status == ICE_SUCCESS ? 0 : -ENOTSUP;
4264 : : }
4265 : :
4266 : : static int
4267 : 0 : ice_mtu_set(struct rte_eth_dev *dev, uint16_t mtu __rte_unused)
4268 : : {
4269 : : /* mtu setting is forbidden if port is start */
4270 [ # # ]: 0 : if (dev->data->dev_started != 0) {
4271 : 0 : PMD_DRV_LOG(ERR,
4272 : : "port %d must be stopped before configuration",
4273 : : dev->data->port_id);
4274 : 0 : return -EBUSY;
4275 : : }
4276 : :
4277 : : return 0;
4278 : : }
4279 : :
4280 : 0 : static int ice_macaddr_set(struct rte_eth_dev *dev,
4281 : : struct rte_ether_addr *mac_addr)
4282 : : {
4283 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4284 : : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4285 [ # # ]: 0 : struct ice_vsi *vsi = pf->main_vsi;
4286 : : struct ice_mac_filter *f;
4287 : : uint8_t flags = 0;
4288 : : int ret;
4289 : :
4290 : : if (!rte_is_valid_assigned_ether_addr(mac_addr)) {
4291 : 0 : PMD_DRV_LOG(ERR, "Tried to set invalid MAC address.");
4292 : 0 : return -EINVAL;
4293 : : }
4294 : :
4295 [ # # ]: 0 : TAILQ_FOREACH(f, &vsi->mac_list, next) {
4296 [ # # ]: 0 : if (rte_is_same_ether_addr(&pf->dev_addr, &f->mac_info.mac_addr))
4297 : : break;
4298 : : }
4299 : :
4300 [ # # ]: 0 : if (!f) {
4301 : 0 : PMD_DRV_LOG(ERR, "Failed to find filter for default mac");
4302 : 0 : return -EIO;
4303 : : }
4304 : :
4305 : 0 : ret = ice_remove_mac_filter(vsi, &f->mac_info.mac_addr);
4306 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
4307 : 0 : PMD_DRV_LOG(ERR, "Failed to delete mac filter");
4308 : 0 : return -EIO;
4309 : : }
4310 : 0 : ret = ice_add_mac_filter(vsi, mac_addr);
4311 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
4312 : 0 : PMD_DRV_LOG(ERR, "Failed to add mac filter");
4313 : 0 : return -EIO;
4314 : : }
4315 : : rte_ether_addr_copy(mac_addr, &pf->dev_addr);
4316 : :
4317 : : flags = ICE_AQC_MAN_MAC_UPDATE_LAA_WOL;
4318 : 0 : ret = ice_aq_manage_mac_write(hw, mac_addr->addr_bytes, flags, NULL);
4319 [ # # ]: 0 : if (ret != ICE_SUCCESS)
4320 : 0 : PMD_DRV_LOG(ERR, "Failed to set manage mac");
4321 : :
4322 : : return 0;
4323 : : }
4324 : :
4325 : : /* Add a MAC address, and update filters */
4326 : : static int
4327 : 0 : ice_macaddr_add(struct rte_eth_dev *dev,
4328 : : struct rte_ether_addr *mac_addr,
4329 : : __rte_unused uint32_t index,
4330 : : __rte_unused uint32_t pool)
4331 : : {
4332 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4333 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4334 : : int ret;
4335 : :
4336 : 0 : ret = ice_add_mac_filter(vsi, mac_addr);
4337 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
4338 : 0 : PMD_DRV_LOG(ERR, "Failed to add MAC filter");
4339 : 0 : return -EINVAL;
4340 : : }
4341 : :
4342 : : return ICE_SUCCESS;
4343 : : }
4344 : :
4345 : : /* Remove a MAC address, and update filters */
4346 : : static void
4347 : 0 : ice_macaddr_remove(struct rte_eth_dev *dev, uint32_t index)
4348 : : {
4349 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4350 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4351 : : struct rte_eth_dev_data *data = dev->data;
4352 : : struct rte_ether_addr *macaddr;
4353 : : int ret;
4354 : :
4355 : 0 : macaddr = &data->mac_addrs[index];
4356 : 0 : ret = ice_remove_mac_filter(vsi, macaddr);
4357 [ # # ]: 0 : if (ret) {
4358 : 0 : PMD_DRV_LOG(ERR, "Failed to remove MAC filter");
4359 : 0 : return;
4360 : : }
4361 : : }
4362 : :
4363 : : static int
4364 : 0 : ice_vlan_filter_set(struct rte_eth_dev *dev, uint16_t vlan_id, int on)
4365 : : {
4366 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4367 : 0 : struct ice_vlan vlan = ICE_VLAN(RTE_ETHER_TYPE_VLAN, vlan_id);
4368 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4369 : : int ret;
4370 : :
4371 : 0 : PMD_INIT_FUNC_TRACE();
4372 : :
4373 : : /**
4374 : : * Vlan 0 is the generic filter for untagged packets
4375 : : * and can't be removed or added by user.
4376 : : */
4377 [ # # ]: 0 : if (vlan_id == 0)
4378 : : return 0;
4379 : :
4380 [ # # ]: 0 : if (on) {
4381 : 0 : ret = ice_add_vlan_filter(vsi, &vlan);
4382 [ # # ]: 0 : if (ret < 0) {
4383 : 0 : PMD_DRV_LOG(ERR, "Failed to add vlan filter");
4384 : 0 : return -EINVAL;
4385 : : }
4386 : : } else {
4387 : 0 : ret = ice_remove_vlan_filter(vsi, &vlan);
4388 [ # # ]: 0 : if (ret < 0) {
4389 : 0 : PMD_DRV_LOG(ERR, "Failed to remove vlan filter");
4390 : 0 : return -EINVAL;
4391 : : }
4392 : : }
4393 : :
4394 : : return 0;
4395 : : }
4396 : :
4397 : : /* In Single VLAN Mode (SVM), single VLAN filters via ICE_SW_LKUP_VLAN are
4398 : : * based on the inner VLAN ID, so the VLAN TPID (i.e. 0x8100 or 0x888a8)
4399 : : * doesn't matter. In Double VLAN Mode (DVM), outer/single VLAN filters via
4400 : : * ICE_SW_LKUP_VLAN are based on the outer/single VLAN ID + VLAN TPID.
4401 : : *
4402 : : * For both modes add a VLAN 0 + no VLAN TPID filter to handle untagged traffic
4403 : : * when VLAN pruning is enabled. Also, this handles VLAN 0 priority tagged
4404 : : * traffic in SVM, since the VLAN TPID isn't part of filtering.
4405 : : *
4406 : : * If DVM is enabled then an explicit VLAN 0 + VLAN TPID filter needs to be
4407 : : * added to allow VLAN 0 priority tagged traffic in DVM, since the VLAN TPID is
4408 : : * part of filtering.
4409 : : */
4410 : : static int
4411 : 0 : ice_vsi_add_vlan_zero(struct ice_vsi *vsi)
4412 : : {
4413 : : struct ice_vlan vlan;
4414 : : int err;
4415 : :
4416 : 0 : vlan = ICE_VLAN(0, 0);
4417 : 0 : err = ice_add_vlan_filter(vsi, &vlan);
4418 [ # # ]: 0 : if (err) {
4419 : 0 : PMD_DRV_LOG(DEBUG, "Failed to add VLAN ID 0");
4420 : 0 : return err;
4421 : : }
4422 : :
4423 : : /* in SVM both VLAN 0 filters are identical */
4424 [ # # ]: 0 : if (!ice_is_dvm_ena(&vsi->adapter->hw))
4425 : : return 0;
4426 : :
4427 : 0 : vlan = ICE_VLAN(RTE_ETHER_TYPE_VLAN, 0);
4428 : 0 : err = ice_add_vlan_filter(vsi, &vlan);
4429 [ # # ]: 0 : if (err) {
4430 : 0 : PMD_DRV_LOG(DEBUG, "Failed to add VLAN ID 0 in double VLAN mode");
4431 : 0 : return err;
4432 : : }
4433 : :
4434 : : return 0;
4435 : : }
4436 : :
4437 : : /*
4438 : : * Delete the VLAN 0 filters in the same manner that they were added in
4439 : : * ice_vsi_add_vlan_zero.
4440 : : */
4441 : : static int
4442 : 0 : ice_vsi_del_vlan_zero(struct ice_vsi *vsi)
4443 : : {
4444 : : struct ice_vlan vlan;
4445 : : int err;
4446 : :
4447 : 0 : vlan = ICE_VLAN(0, 0);
4448 : 0 : err = ice_remove_vlan_filter(vsi, &vlan);
4449 [ # # ]: 0 : if (err) {
4450 : 0 : PMD_DRV_LOG(DEBUG, "Failed to remove VLAN ID 0");
4451 : 0 : return err;
4452 : : }
4453 : :
4454 : : /* in SVM both VLAN 0 filters are identical */
4455 [ # # ]: 0 : if (!ice_is_dvm_ena(&vsi->adapter->hw))
4456 : : return 0;
4457 : :
4458 : 0 : vlan = ICE_VLAN(RTE_ETHER_TYPE_VLAN, 0);
4459 : 0 : err = ice_remove_vlan_filter(vsi, &vlan);
4460 [ # # ]: 0 : if (err) {
4461 : 0 : PMD_DRV_LOG(DEBUG, "Failed to remove VLAN ID 0 in double VLAN mode");
4462 : 0 : return err;
4463 : : }
4464 : :
4465 : : return 0;
4466 : : }
4467 : :
4468 : : /* Configure vlan filter on or off */
4469 : : static int
4470 : 0 : ice_vsi_config_vlan_filter(struct ice_vsi *vsi, bool on)
4471 : : {
4472 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4473 : : struct ice_vsi_ctx ctxt;
4474 : : uint8_t sw_flags2;
4475 : : int ret = 0;
4476 : :
4477 : : sw_flags2 = ICE_AQ_VSI_SW_FLAG_RX_VLAN_PRUNE_ENA;
4478 : :
4479 [ # # ]: 0 : if (on)
4480 : 0 : vsi->info.sw_flags2 |= sw_flags2;
4481 : : else
4482 : 0 : vsi->info.sw_flags2 &= ~sw_flags2;
4483 : :
4484 : 0 : vsi->info.sw_id = hw->port_info->sw_id;
4485 [ # # ]: 0 : (void)rte_memcpy(&ctxt.info, &vsi->info, sizeof(vsi->info));
4486 : 0 : ctxt.info.valid_sections =
4487 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_SW_VALID |
4488 : : ICE_AQ_VSI_PROP_SECURITY_VALID);
4489 : 0 : ctxt.vsi_num = vsi->vsi_id;
4490 : :
4491 : 0 : ret = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4492 [ # # ]: 0 : if (ret) {
4493 [ # # ]: 0 : PMD_DRV_LOG(INFO, "Update VSI failed to %s vlan rx pruning",
4494 : : on ? "enable" : "disable");
4495 : 0 : return -EINVAL;
4496 : : } else {
4497 : 0 : vsi->info.valid_sections |=
4498 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_SW_VALID |
4499 : : ICE_AQ_VSI_PROP_SECURITY_VALID);
4500 : : }
4501 : :
4502 : : /* consist with other drivers, allow untagged packet when vlan filter on */
4503 [ # # ]: 0 : if (on)
4504 : 0 : ret = ice_vsi_add_vlan_zero(vsi);
4505 : : else
4506 : 0 : ret = ice_vsi_del_vlan_zero(vsi);
4507 : :
4508 : : return 0;
4509 : : }
4510 : :
4511 : : /* Manage VLAN stripping for the VSI for Rx */
4512 : : static int
4513 : 0 : ice_vsi_manage_vlan_stripping(struct ice_vsi *vsi, bool ena)
4514 : : {
4515 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4516 : : struct ice_vsi_ctx ctxt;
4517 : : enum ice_status status;
4518 : : int err = 0;
4519 : :
4520 : : /* do not allow modifying VLAN stripping when a port VLAN is configured
4521 : : * on this VSI
4522 : : */
4523 [ # # ]: 0 : if (vsi->info.port_based_inner_vlan)
4524 : : return 0;
4525 : :
4526 : : memset(&ctxt, 0, sizeof(ctxt));
4527 : :
4528 [ # # ]: 0 : if (ena)
4529 : : /* Strip VLAN tag from Rx packet and put it in the desc */
4530 : : ctxt.info.inner_vlan_flags =
4531 : : ICE_AQ_VSI_INNER_VLAN_EMODE_STR_BOTH;
4532 : : else
4533 : : /* Disable stripping. Leave tag in packet */
4534 : 0 : ctxt.info.inner_vlan_flags =
4535 : : ICE_AQ_VSI_INNER_VLAN_EMODE_NOTHING;
4536 : :
4537 : : /* Allow all packets untagged/tagged */
4538 : 0 : ctxt.info.inner_vlan_flags |= ICE_AQ_VSI_INNER_VLAN_TX_MODE_ALL;
4539 : :
4540 : 0 : ctxt.info.valid_sections = rte_cpu_to_le_16(ICE_AQ_VSI_PROP_VLAN_VALID);
4541 : :
4542 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4543 [ # # ]: 0 : if (status) {
4544 [ # # ]: 0 : PMD_DRV_LOG(ERR, "Update VSI failed to %s vlan stripping",
4545 : : ena ? "enable" : "disable");
4546 : : err = -EIO;
4547 : : } else {
4548 : 0 : vsi->info.inner_vlan_flags = ctxt.info.inner_vlan_flags;
4549 : : }
4550 : :
4551 : : return err;
4552 : : }
4553 : :
4554 : : static int
4555 : : ice_vsi_ena_inner_stripping(struct ice_vsi *vsi)
4556 : : {
4557 : 0 : return ice_vsi_manage_vlan_stripping(vsi, true);
4558 : : }
4559 : :
4560 : : static int
4561 : : ice_vsi_dis_inner_stripping(struct ice_vsi *vsi)
4562 : : {
4563 : 0 : return ice_vsi_manage_vlan_stripping(vsi, false);
4564 : : }
4565 : :
4566 : : /**
4567 : : * tpid_to_vsi_outer_vlan_type - convert from TPID to VSI context based tag_type
4568 : : * @tpid: tpid used to translate into VSI context based tag_type
4569 : : * @tag_type: output variable to hold the VSI context based tag type
4570 : : */
4571 : : static int tpid_to_vsi_outer_vlan_type(u16 tpid, u8 *tag_type)
4572 : : {
4573 [ # # # # : 0 : switch (tpid) {
# # # # ]
4574 : : case RTE_ETHER_TYPE_VLAN:
4575 : : *tag_type = ICE_AQ_VSI_OUTER_TAG_VLAN_8100;
4576 : : break;
4577 : : case RTE_ETHER_TYPE_QINQ:
4578 : : *tag_type = ICE_AQ_VSI_OUTER_TAG_STAG;
4579 : : break;
4580 : : case RTE_ETHER_TYPE_QINQ1:
4581 : : *tag_type = ICE_AQ_VSI_OUTER_TAG_VLAN_9100;
4582 : : break;
4583 : : default:
4584 : : *tag_type = 0;
4585 : : return -EINVAL;
4586 : : }
4587 : :
4588 : : return 0;
4589 : : }
4590 : :
4591 : : /**
4592 : : * ice_is_supported_port_vlan_proto - make sure the vlan_proto is supported
4593 : : * @hw: hardware structure used to check the VLAN mode
4594 : : * @vlan_proto: VLAN TPID being checked
4595 : : *
4596 : : * If the device is configured in Double VLAN Mode (DVM), it supports three
4597 : : * types: RTE_ETHER_TYPE_VLAN, RTE_ETHER_TYPE_QINQ1 and RTE_ETHER_TYPE_QINQ. If the device is
4598 : : * configured in Single VLAN Mode (SVM), then only RTE_ETHER_TYPE_VLAN is supported.
4599 : : */
4600 : : static bool
4601 : 0 : ice_is_supported_port_vlan_proto(struct ice_hw *hw, u16 vlan_proto)
4602 : : {
4603 : : bool is_supported = false;
4604 : :
4605 [ # # # # ]: 0 : switch (vlan_proto) {
4606 : 0 : case RTE_ETHER_TYPE_VLAN:
4607 : : is_supported = true;
4608 : 0 : break;
4609 : 0 : case RTE_ETHER_TYPE_QINQ:
4610 [ # # ]: 0 : if (ice_is_dvm_ena(hw))
4611 : : is_supported = true;
4612 : : break;
4613 : 0 : case RTE_ETHER_TYPE_QINQ1:
4614 [ # # ]: 0 : if (ice_is_dvm_ena(hw))
4615 : : is_supported = true;
4616 : : break;
4617 : : }
4618 : :
4619 : 0 : return is_supported;
4620 : : }
4621 : :
4622 : : /**
4623 : : * ice_vsi_ena_outer_stripping - enable outer VLAN stripping
4624 : : * @vsi: VSI to configure
4625 : : * @tpid: TPID to enable outer VLAN stripping for
4626 : : *
4627 : : * Enable outer VLAN stripping via VSI context. This function should only be
4628 : : * used if DVM is supported.
4629 : : *
4630 : : * Since the VSI context only supports a single TPID for insertion and
4631 : : * stripping, setting the TPID for stripping will affect the TPID for insertion.
4632 : : * Callers need to be aware of this limitation.
4633 : : *
4634 : : * Only modify outer VLAN stripping settings and the VLAN TPID. Outer VLAN
4635 : : * insertion settings are unmodified.
4636 : : *
4637 : : * This enables hardware to strip a VLAN tag with the specified TPID to be
4638 : : * stripped from the packet and placed in the receive descriptor.
4639 : : */
4640 : 0 : static int ice_vsi_ena_outer_stripping(struct ice_vsi *vsi, u16 tpid)
4641 : : {
4642 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4643 : : struct ice_vsi_ctx ctxt;
4644 : : enum ice_status status;
4645 : : u8 tag_type;
4646 : : int err = 0;
4647 : :
4648 : : /* do not allow modifying VLAN stripping when a port VLAN is configured
4649 : : * on this VSI
4650 : : */
4651 [ # # ]: 0 : if (vsi->info.port_based_outer_vlan)
4652 : : return 0;
4653 : :
4654 : : if (tpid_to_vsi_outer_vlan_type(tpid, &tag_type))
4655 : : return -EINVAL;
4656 : :
4657 : : memset(&ctxt, 0, sizeof(ctxt));
4658 : :
4659 : 0 : ctxt.info.valid_sections =
4660 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
4661 : : /* clear current outer VLAN strip settings */
4662 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
4663 : : ~(ICE_AQ_VSI_OUTER_VLAN_EMODE_M | ICE_AQ_VSI_OUTER_TAG_TYPE_M);
4664 : 0 : ctxt.info.outer_vlan_flags |=
4665 : : (ICE_AQ_VSI_OUTER_VLAN_EMODE_SHOW_BOTH <<
4666 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S) |
4667 : 0 : ((tag_type << ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
4668 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M);
4669 : :
4670 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4671 [ # # ]: 0 : if (status) {
4672 : 0 : PMD_DRV_LOG(ERR, "Update VSI failed to enable outer VLAN stripping");
4673 : : err = -EIO;
4674 : : } else {
4675 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
4676 : : }
4677 : :
4678 : : return err;
4679 : : }
4680 : :
4681 : : static int
4682 : 0 : ice_vsi_dis_outer_stripping(struct ice_vsi *vsi)
4683 : : {
4684 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4685 : : struct ice_vsi_ctx ctxt;
4686 : : enum ice_status status;
4687 : : int err = 0;
4688 : :
4689 [ # # ]: 0 : if (vsi->info.port_based_outer_vlan)
4690 : : return 0;
4691 : :
4692 : : memset(&ctxt, 0, sizeof(ctxt));
4693 : :
4694 : 0 : ctxt.info.valid_sections =
4695 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
4696 : : /* clear current outer VLAN strip settings */
4697 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
4698 : : ~ICE_AQ_VSI_OUTER_VLAN_EMODE_M;
4699 : 0 : ctxt.info.outer_vlan_flags |= ICE_AQ_VSI_OUTER_VLAN_EMODE_NOTHING <<
4700 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S;
4701 : :
4702 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4703 [ # # ]: 0 : if (status) {
4704 : 0 : PMD_DRV_LOG(ERR, "Update VSI failed to disable outer VLAN stripping");
4705 : : err = -EIO;
4706 : : } else {
4707 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
4708 : : }
4709 : :
4710 : : return err;
4711 : : }
4712 : :
4713 : : static int
4714 : 0 : ice_vsi_config_vlan_stripping(struct ice_vsi *vsi, bool ena)
4715 : : {
4716 : : int ret;
4717 : :
4718 [ # # ]: 0 : if (ena)
4719 : : ret = ice_vsi_ena_inner_stripping(vsi);
4720 : : else
4721 : : ret = ice_vsi_dis_inner_stripping(vsi);
4722 : :
4723 : 0 : return ret;
4724 : : }
4725 : :
4726 : : /**
4727 : : * ice_vsi_update_l2tsel - update l2tsel field for all Rx rings on this VSI
4728 : : * @vsi: VSI used to update l2tsel on
4729 : : * @l2tsel: l2tsel setting requested
4730 : : *
4731 : : * Use the l2tsel setting to update all of the Rx queue context bits for l2tsel.
4732 : : * This will modify which descriptor field the first offloaded VLAN will be
4733 : : * stripped into.
4734 : : */
4735 : 0 : static void ice_vsi_update_l2tsel(struct ice_vsi *vsi, enum ice_l2tsel l2tsel)
4736 : : {
4737 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4738 : : struct ice_pf *pf = ICE_VSI_TO_PF(vsi);
4739 : 0 : struct rte_eth_dev_data *dev_data = pf->dev_data;
4740 : : u32 l2tsel_bit;
4741 : : uint16_t i;
4742 : :
4743 [ # # ]: 0 : if (l2tsel == ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG2_2ND)
4744 : : l2tsel_bit = 0;
4745 : : else
4746 : : l2tsel_bit = BIT(ICE_L2TSEL_BIT_OFFSET);
4747 : :
4748 [ # # ]: 0 : for (i = 0; i < dev_data->nb_rx_queues; i++) {
4749 : : u32 qrx_context_offset;
4750 : : u32 regval;
4751 : :
4752 : : qrx_context_offset =
4753 : 0 : QRX_CONTEXT(ICE_L2TSEL_QRX_CONTEXT_REG_IDX, i);
4754 : :
4755 : 0 : regval = rd32(hw, qrx_context_offset);
4756 : 0 : regval &= ~BIT(ICE_L2TSEL_BIT_OFFSET);
4757 : 0 : regval |= l2tsel_bit;
4758 : 0 : wr32(hw, qrx_context_offset, regval);
4759 : : }
4760 : 0 : }
4761 : :
4762 : : /* Configure outer vlan stripping on or off in QinQ mode */
4763 : : static int
4764 : 0 : ice_vsi_config_outer_vlan_stripping(struct ice_vsi *vsi, bool on)
4765 : : {
4766 : 0 : uint16_t outer_ethertype = vsi->adapter->pf.outer_ethertype;
4767 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4768 : : int err = 0;
4769 : :
4770 [ # # ]: 0 : if (vsi->vsi_id >= ICE_MAX_NUM_VSIS) {
4771 : 0 : PMD_DRV_LOG(ERR, "VSI ID exceeds the maximum");
4772 : 0 : return -EINVAL;
4773 : : }
4774 : :
4775 [ # # ]: 0 : if (!ice_is_dvm_ena(hw)) {
4776 : 0 : PMD_DRV_LOG(ERR, "Single VLAN mode (SVM) does not support qinq");
4777 : 0 : return -EOPNOTSUPP;
4778 : : }
4779 : :
4780 [ # # ]: 0 : if (on) {
4781 : 0 : err = ice_vsi_ena_outer_stripping(vsi, outer_ethertype);
4782 [ # # ]: 0 : if (!err) {
4783 : : enum ice_l2tsel l2tsel =
4784 : : ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG2_2ND;
4785 : :
4786 : : /* PF tells the VF that the outer VLAN tag is always
4787 : : * extracted to VIRTCHNL_VLAN_TAG_LOCATION_L2TAG2_2 and
4788 : : * inner is always extracted to
4789 : : * VIRTCHNL_VLAN_TAG_LOCATION_L2TAG1. This is needed to
4790 : : * support outer stripping so the first tag always ends
4791 : : * up in L2TAG2_2ND and the second/inner tag, if
4792 : : * enabled, is extracted in L2TAG1.
4793 : : */
4794 : 0 : ice_vsi_update_l2tsel(vsi, l2tsel);
4795 : : }
4796 : : } else {
4797 : 0 : err = ice_vsi_dis_outer_stripping(vsi);
4798 [ # # ]: 0 : if (!err) {
4799 : : enum ice_l2tsel l2tsel =
4800 : : ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG1;
4801 : :
4802 : : /* PF tells the VF that the outer VLAN tag is always
4803 : : * extracted to VIRTCHNL_VLAN_TAG_LOCATION_L2TAG2_2 and
4804 : : * inner is always extracted to
4805 : : * VIRTCHNL_VLAN_TAG_LOCATION_L2TAG1. This is needed to
4806 : : * support inner stripping while outer stripping is
4807 : : * disabled so that the first and only tag is extracted
4808 : : * in L2TAG1.
4809 : : */
4810 : 0 : ice_vsi_update_l2tsel(vsi, l2tsel);
4811 : : }
4812 : : }
4813 : :
4814 : : return err;
4815 : : }
4816 : :
4817 : : static int
4818 : 0 : ice_vlan_offload_set(struct rte_eth_dev *dev, int mask)
4819 : : {
4820 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4821 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4822 : : struct rte_eth_rxmode *rxmode;
4823 : :
4824 : : rxmode = &dev->data->dev_conf.rxmode;
4825 [ # # ]: 0 : if (mask & RTE_ETH_VLAN_FILTER_MASK) {
4826 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_VLAN_FILTER)
4827 : 0 : ice_vsi_config_vlan_filter(vsi, true);
4828 : : else
4829 : 0 : ice_vsi_config_vlan_filter(vsi, false);
4830 : : }
4831 : :
4832 [ # # ]: 0 : if (mask & RTE_ETH_VLAN_STRIP_MASK) {
4833 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_VLAN_STRIP)
4834 : 0 : ice_vsi_config_vlan_stripping(vsi, true);
4835 : : else
4836 : 0 : ice_vsi_config_vlan_stripping(vsi, false);
4837 : : }
4838 : :
4839 [ # # ]: 0 : if (mask & RTE_ETH_QINQ_STRIP_MASK) {
4840 : : /* Enable or disable outer VLAN stripping */
4841 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_QINQ_STRIP)
4842 : 0 : ice_vsi_config_outer_vlan_stripping(vsi, true);
4843 : : else
4844 : 0 : ice_vsi_config_outer_vlan_stripping(vsi, false);
4845 : : }
4846 : :
4847 : 0 : return 0;
4848 : : }
4849 : :
4850 : : static int
4851 : 0 : ice_get_rss_lut(struct ice_vsi *vsi, uint8_t *lut, uint16_t lut_size)
4852 : : {
4853 : : struct ice_aq_get_set_rss_lut_params lut_params;
4854 : 0 : struct ice_pf *pf = ICE_VSI_TO_PF(vsi);
4855 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4856 : : int ret;
4857 : :
4858 [ # # ]: 0 : if (!lut)
4859 : : return -EINVAL;
4860 : :
4861 [ # # ]: 0 : if (pf->flags & ICE_FLAG_RSS_AQ_CAPABLE) {
4862 : 0 : lut_params.vsi_handle = vsi->idx;
4863 : 0 : lut_params.lut_size = lut_size;
4864 : 0 : lut_params.lut_type = ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_PF;
4865 : 0 : lut_params.lut = lut;
4866 : 0 : lut_params.global_lut_id = 0;
4867 : 0 : ret = ice_aq_get_rss_lut(hw, &lut_params);
4868 [ # # ]: 0 : if (ret) {
4869 : 0 : PMD_DRV_LOG(ERR, "Failed to get RSS lookup table");
4870 : 0 : return -EINVAL;
4871 : : }
4872 : : } else {
4873 : : uint64_t *lut_dw = (uint64_t *)lut;
4874 : 0 : uint16_t i, lut_size_dw = lut_size / 4;
4875 : :
4876 [ # # ]: 0 : for (i = 0; i < lut_size_dw; i++)
4877 : 0 : lut_dw[i] = ICE_READ_REG(hw, PFQF_HLUT(i));
4878 : : }
4879 : :
4880 : : return 0;
4881 : : }
4882 : :
4883 : : static int
4884 : 0 : ice_set_rss_lut(struct ice_vsi *vsi, uint8_t *lut, uint16_t lut_size)
4885 : : {
4886 : : struct ice_aq_get_set_rss_lut_params lut_params;
4887 : : struct ice_pf *pf;
4888 : : struct ice_hw *hw;
4889 : : int ret;
4890 : :
4891 [ # # ]: 0 : if (!vsi || !lut)
4892 : : return -EINVAL;
4893 : :
4894 : 0 : pf = ICE_VSI_TO_PF(vsi);
4895 : 0 : hw = ICE_VSI_TO_HW(vsi);
4896 : :
4897 [ # # ]: 0 : if (pf->flags & ICE_FLAG_RSS_AQ_CAPABLE) {
4898 : 0 : lut_params.vsi_handle = vsi->idx;
4899 : 0 : lut_params.lut_size = lut_size;
4900 : 0 : lut_params.lut_type = ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_PF;
4901 : 0 : lut_params.lut = lut;
4902 : 0 : lut_params.global_lut_id = 0;
4903 : 0 : ret = ice_aq_set_rss_lut(hw, &lut_params);
4904 [ # # ]: 0 : if (ret) {
4905 : 0 : PMD_DRV_LOG(ERR, "Failed to set RSS lookup table");
4906 : 0 : return -EINVAL;
4907 : : }
4908 : : } else {
4909 : : uint64_t *lut_dw = (uint64_t *)lut;
4910 : 0 : uint16_t i, lut_size_dw = lut_size / 4;
4911 : :
4912 [ # # ]: 0 : for (i = 0; i < lut_size_dw; i++)
4913 : 0 : ICE_WRITE_REG(hw, PFQF_HLUT(i), lut_dw[i]);
4914 : :
4915 : 0 : ice_flush(hw);
4916 : : }
4917 : :
4918 : : return 0;
4919 : : }
4920 : :
4921 : : static int
4922 : 0 : ice_rss_reta_update(struct rte_eth_dev *dev,
4923 : : struct rte_eth_rss_reta_entry64 *reta_conf,
4924 : : uint16_t reta_size)
4925 : : {
4926 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4927 : 0 : uint16_t i, lut_size = pf->hash_lut_size;
4928 : : uint16_t idx, shift;
4929 : : uint8_t *lut;
4930 : : int ret;
4931 : :
4932 : 0 : if (reta_size != ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_128 &&
4933 [ # # # # ]: 0 : reta_size != ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_512 &&
4934 : : reta_size != ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_2K) {
4935 : 0 : PMD_DRV_LOG(ERR,
4936 : : "The size of hash lookup table configured (%d)"
4937 : : "doesn't match the number hardware can "
4938 : : "supported (128, 512, 2048)",
4939 : : reta_size);
4940 : 0 : return -EINVAL;
4941 : : }
4942 : :
4943 : : /* It MUST use the current LUT size to get the RSS lookup table,
4944 : : * otherwise if will fail with -100 error code.
4945 : : */
4946 : 0 : lut = rte_zmalloc(NULL, RTE_MAX(reta_size, lut_size), 0);
4947 [ # # ]: 0 : if (!lut) {
4948 : 0 : PMD_DRV_LOG(ERR, "No memory can be allocated");
4949 : 0 : return -ENOMEM;
4950 : : }
4951 : 0 : ret = ice_get_rss_lut(pf->main_vsi, lut, lut_size);
4952 [ # # ]: 0 : if (ret)
4953 : 0 : goto out;
4954 : :
4955 [ # # ]: 0 : for (i = 0; i < reta_size; i++) {
4956 : 0 : idx = i / RTE_ETH_RETA_GROUP_SIZE;
4957 : 0 : shift = i % RTE_ETH_RETA_GROUP_SIZE;
4958 [ # # ]: 0 : if (reta_conf[idx].mask & (1ULL << shift))
4959 : 0 : lut[i] = reta_conf[idx].reta[shift];
4960 : : }
4961 : 0 : ret = ice_set_rss_lut(pf->main_vsi, lut, reta_size);
4962 [ # # ]: 0 : if (ret == 0 && lut_size != reta_size) {
4963 : 0 : PMD_DRV_LOG(INFO,
4964 : : "The size of hash lookup table is changed from (%d) to (%d)",
4965 : : lut_size, reta_size);
4966 : 0 : pf->hash_lut_size = reta_size;
4967 : : }
4968 : :
4969 : 0 : out:
4970 : 0 : rte_free(lut);
4971 : :
4972 : 0 : return ret;
4973 : : }
4974 : :
4975 : : static int
4976 : 0 : ice_rss_reta_query(struct rte_eth_dev *dev,
4977 : : struct rte_eth_rss_reta_entry64 *reta_conf,
4978 : : uint16_t reta_size)
4979 : : {
4980 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4981 : 0 : uint16_t i, lut_size = pf->hash_lut_size;
4982 : : uint16_t idx, shift;
4983 : : uint8_t *lut;
4984 : : int ret;
4985 : :
4986 [ # # ]: 0 : if (reta_size != lut_size) {
4987 : 0 : PMD_DRV_LOG(ERR,
4988 : : "The size of hash lookup table configured (%d)"
4989 : : "doesn't match the number hardware can "
4990 : : "supported (%d)",
4991 : : reta_size, lut_size);
4992 : 0 : return -EINVAL;
4993 : : }
4994 : :
4995 : 0 : lut = rte_zmalloc(NULL, reta_size, 0);
4996 [ # # ]: 0 : if (!lut) {
4997 : 0 : PMD_DRV_LOG(ERR, "No memory can be allocated");
4998 : 0 : return -ENOMEM;
4999 : : }
5000 : :
5001 : 0 : ret = ice_get_rss_lut(pf->main_vsi, lut, reta_size);
5002 [ # # ]: 0 : if (ret)
5003 : 0 : goto out;
5004 : :
5005 [ # # ]: 0 : for (i = 0; i < reta_size; i++) {
5006 : 0 : idx = i / RTE_ETH_RETA_GROUP_SIZE;
5007 : 0 : shift = i % RTE_ETH_RETA_GROUP_SIZE;
5008 [ # # ]: 0 : if (reta_conf[idx].mask & (1ULL << shift))
5009 : 0 : reta_conf[idx].reta[shift] = lut[i];
5010 : : }
5011 : :
5012 : 0 : out:
5013 : 0 : rte_free(lut);
5014 : :
5015 : 0 : return ret;
5016 : : }
5017 : :
5018 : : static int
5019 : 0 : ice_set_rss_key(struct ice_vsi *vsi, uint8_t *key, uint8_t key_len)
5020 : : {
5021 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5022 : : int ret = 0;
5023 : :
5024 [ # # ]: 0 : if (!key || key_len == 0) {
5025 : 0 : PMD_DRV_LOG(DEBUG, "No key to be configured");
5026 : 0 : return 0;
5027 [ # # ]: 0 : } else if (key_len != (VSIQF_HKEY_MAX_INDEX + 1) *
5028 : : sizeof(uint32_t)) {
5029 : 0 : PMD_DRV_LOG(ERR, "Invalid key length %u", key_len);
5030 : 0 : return -EINVAL;
5031 : : }
5032 : :
5033 : : struct ice_aqc_get_set_rss_keys *key_dw =
5034 : : (struct ice_aqc_get_set_rss_keys *)key;
5035 : :
5036 : 0 : ret = ice_aq_set_rss_key(hw, vsi->idx, key_dw);
5037 [ # # ]: 0 : if (ret) {
5038 : 0 : PMD_DRV_LOG(ERR, "Failed to configure RSS key via AQ");
5039 : : ret = -EINVAL;
5040 : : }
5041 : :
5042 : : return ret;
5043 : : }
5044 : :
5045 : : static int
5046 : 0 : ice_get_rss_key(struct ice_vsi *vsi, uint8_t *key, uint8_t *key_len)
5047 : : {
5048 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5049 : : int ret;
5050 : :
5051 [ # # ]: 0 : if (!key || !key_len)
5052 : : return -EINVAL;
5053 : :
5054 : 0 : ret = ice_aq_get_rss_key
5055 : 0 : (hw, vsi->idx,
5056 : : (struct ice_aqc_get_set_rss_keys *)key);
5057 [ # # ]: 0 : if (ret) {
5058 : 0 : PMD_DRV_LOG(ERR, "Failed to get RSS key via AQ");
5059 : 0 : return -EINVAL;
5060 : : }
5061 : 0 : *key_len = (VSIQF_HKEY_MAX_INDEX + 1) * sizeof(uint32_t);
5062 : :
5063 : 0 : return 0;
5064 : : }
5065 : :
5066 : : static int
5067 : 0 : ice_rss_hash_update(struct rte_eth_dev *dev,
5068 : : struct rte_eth_rss_conf *rss_conf)
5069 : : {
5070 : : enum ice_status status = ICE_SUCCESS;
5071 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5072 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5073 : :
5074 : : /* set hash key */
5075 : 0 : status = ice_set_rss_key(vsi, rss_conf->rss_key, rss_conf->rss_key_len);
5076 [ # # ]: 0 : if (status)
5077 : : return status;
5078 : :
5079 [ # # ]: 0 : if (rss_conf->rss_hf == 0)
5080 : 0 : pf->rss_hf = 0;
5081 : :
5082 : : /* RSS hash configuration */
5083 : 0 : ice_rss_hash_set(pf, rss_conf->rss_hf);
5084 : :
5085 : 0 : return 0;
5086 : : }
5087 : :
5088 : : static int
5089 : 0 : ice_rss_hash_conf_get(struct rte_eth_dev *dev,
5090 : : struct rte_eth_rss_conf *rss_conf)
5091 : : {
5092 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5093 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5094 : :
5095 : 0 : ice_get_rss_key(vsi, rss_conf->rss_key,
5096 : : &rss_conf->rss_key_len);
5097 : :
5098 : 0 : rss_conf->rss_hf = pf->rss_hf;
5099 : 0 : return 0;
5100 : : }
5101 : :
5102 : : static int
5103 : 0 : ice_promisc_enable(struct rte_eth_dev *dev)
5104 : : {
5105 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5106 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5107 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5108 : : enum ice_status status;
5109 : : uint8_t pmask;
5110 : : int ret = 0;
5111 : :
5112 : : pmask = ICE_PROMISC_UCAST_RX | ICE_PROMISC_UCAST_TX |
5113 : : ICE_PROMISC_MCAST_RX | ICE_PROMISC_MCAST_TX;
5114 : :
5115 : 0 : status = ice_set_vsi_promisc(hw, vsi->idx, pmask, 0);
5116 [ # # # ]: 0 : switch (status) {
5117 : 0 : case ICE_ERR_ALREADY_EXISTS:
5118 : 0 : PMD_DRV_LOG(DEBUG, "Promisc mode has already been enabled");
5119 : : case ICE_SUCCESS:
5120 : : break;
5121 : 0 : default:
5122 : 0 : PMD_DRV_LOG(ERR, "Failed to enable promisc, err=%d", status);
5123 : : ret = -EAGAIN;
5124 : : }
5125 : :
5126 : 0 : return ret;
5127 : : }
5128 : :
5129 : : static int
5130 : 0 : ice_promisc_disable(struct rte_eth_dev *dev)
5131 : : {
5132 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5133 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5134 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5135 : : enum ice_status status;
5136 : : uint8_t pmask;
5137 : : int ret = 0;
5138 : :
5139 [ # # ]: 0 : if (dev->data->all_multicast == 1)
5140 : : pmask = ICE_PROMISC_UCAST_RX | ICE_PROMISC_UCAST_TX;
5141 : : else
5142 : : pmask = ICE_PROMISC_UCAST_RX | ICE_PROMISC_UCAST_TX |
5143 : : ICE_PROMISC_MCAST_RX | ICE_PROMISC_MCAST_TX;
5144 : :
5145 : 0 : status = ice_clear_vsi_promisc(hw, vsi->idx, pmask, 0);
5146 [ # # ]: 0 : if (status != ICE_SUCCESS) {
5147 : 0 : PMD_DRV_LOG(ERR, "Failed to clear promisc, err=%d", status);
5148 : : ret = -EAGAIN;
5149 : : }
5150 : :
5151 : 0 : return ret;
5152 : : }
5153 : :
5154 : : static int
5155 : 0 : ice_allmulti_enable(struct rte_eth_dev *dev)
5156 : : {
5157 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5158 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5159 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5160 : : enum ice_status status;
5161 : : uint8_t pmask;
5162 : : int ret = 0;
5163 : :
5164 : : pmask = ICE_PROMISC_MCAST_RX | ICE_PROMISC_MCAST_TX;
5165 : :
5166 : 0 : status = ice_set_vsi_promisc(hw, vsi->idx, pmask, 0);
5167 : :
5168 [ # # # ]: 0 : switch (status) {
5169 : 0 : case ICE_ERR_ALREADY_EXISTS:
5170 : 0 : PMD_DRV_LOG(DEBUG, "Allmulti has already been enabled");
5171 : : case ICE_SUCCESS:
5172 : : break;
5173 : 0 : default:
5174 : 0 : PMD_DRV_LOG(ERR, "Failed to enable allmulti, err=%d", status);
5175 : : ret = -EAGAIN;
5176 : : }
5177 : :
5178 : 0 : return ret;
5179 : : }
5180 : :
5181 : : static int
5182 : 0 : ice_allmulti_disable(struct rte_eth_dev *dev)
5183 : : {
5184 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5185 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5186 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5187 : : enum ice_status status;
5188 : : uint8_t pmask;
5189 : : int ret = 0;
5190 : :
5191 [ # # ]: 0 : if (dev->data->promiscuous == 1)
5192 : : return 0; /* must remain in all_multicast mode */
5193 : :
5194 : : pmask = ICE_PROMISC_MCAST_RX | ICE_PROMISC_MCAST_TX;
5195 : :
5196 : 0 : status = ice_clear_vsi_promisc(hw, vsi->idx, pmask, 0);
5197 [ # # ]: 0 : if (status != ICE_SUCCESS) {
5198 : 0 : PMD_DRV_LOG(ERR, "Failed to clear allmulti, err=%d", status);
5199 : : ret = -EAGAIN;
5200 : : }
5201 : :
5202 : : return ret;
5203 : : }
5204 : :
5205 : 0 : static int ice_rx_queue_intr_enable(struct rte_eth_dev *dev,
5206 : : uint16_t queue_id)
5207 : : {
5208 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
5209 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
5210 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5211 : : uint32_t val;
5212 : : uint16_t msix_intr;
5213 : :
5214 : 0 : msix_intr = rte_intr_vec_list_index_get(intr_handle, queue_id);
5215 : :
5216 : : val = GLINT_DYN_CTL_INTENA_M | GLINT_DYN_CTL_CLEARPBA_M |
5217 : : GLINT_DYN_CTL_ITR_INDX_M;
5218 : : val &= ~GLINT_DYN_CTL_WB_ON_ITR_M;
5219 : :
5220 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr), val);
5221 : 0 : rte_intr_ack(pci_dev->intr_handle);
5222 : :
5223 : 0 : return 0;
5224 : : }
5225 : :
5226 : 0 : static int ice_rx_queue_intr_disable(struct rte_eth_dev *dev,
5227 : : uint16_t queue_id)
5228 : : {
5229 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
5230 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
5231 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5232 : : uint16_t msix_intr;
5233 : :
5234 : 0 : msix_intr = rte_intr_vec_list_index_get(intr_handle, queue_id);
5235 : :
5236 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr), GLINT_DYN_CTL_WB_ON_ITR_M);
5237 : :
5238 : 0 : return 0;
5239 : : }
5240 : :
5241 : : static int
5242 : 0 : ice_fw_version_get(struct rte_eth_dev *dev, char *fw_version, size_t fw_size)
5243 : : {
5244 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5245 : : u8 ver, patch;
5246 : : u16 build;
5247 : : int ret;
5248 : :
5249 : 0 : ver = hw->flash.orom.major;
5250 : 0 : patch = hw->flash.orom.patch;
5251 : 0 : build = hw->flash.orom.build;
5252 : :
5253 : 0 : ret = snprintf(fw_version, fw_size,
5254 : : "%x.%02x 0x%08x %d.%d.%d",
5255 : 0 : hw->flash.nvm.major,
5256 [ # # ]: 0 : hw->flash.nvm.minor,
5257 : : hw->flash.nvm.eetrack,
5258 : : ver, build, patch);
5259 [ # # ]: 0 : if (ret < 0)
5260 : : return -EINVAL;
5261 : :
5262 : : /* add the size of '\0' */
5263 : 0 : ret += 1;
5264 [ # # ]: 0 : if (fw_size < (size_t)ret)
5265 : : return ret;
5266 : : else
5267 : 0 : return 0;
5268 : : }
5269 : :
5270 : : static int
5271 : 0 : ice_vsi_vlan_pvid_set(struct ice_vsi *vsi, struct ice_vsi_vlan_pvid_info *info)
5272 : : {
5273 : : struct ice_hw *hw;
5274 : : struct ice_vsi_ctx ctxt;
5275 : : uint8_t vlan_flags = 0;
5276 : : int ret;
5277 : :
5278 [ # # ]: 0 : if (!vsi || !info) {
5279 : 0 : PMD_DRV_LOG(ERR, "invalid parameters");
5280 : 0 : return -EINVAL;
5281 : : }
5282 : :
5283 [ # # ]: 0 : if (info->on) {
5284 : 0 : vsi->info.port_based_inner_vlan = info->config.pvid;
5285 : : /**
5286 : : * If insert pvid is enabled, only tagged pkts are
5287 : : * allowed to be sent out.
5288 : : */
5289 : : vlan_flags = ICE_AQ_VSI_INNER_VLAN_INSERT_PVID |
5290 : : ICE_AQ_VSI_INNER_VLAN_TX_MODE_ACCEPTUNTAGGED;
5291 : : } else {
5292 : 0 : vsi->info.port_based_inner_vlan = 0;
5293 [ # # ]: 0 : if (info->config.reject.tagged == 0)
5294 : : vlan_flags |= ICE_AQ_VSI_INNER_VLAN_TX_MODE_ACCEPTTAGGED;
5295 : :
5296 [ # # ]: 0 : if (info->config.reject.untagged == 0)
5297 : 0 : vlan_flags |= ICE_AQ_VSI_INNER_VLAN_TX_MODE_ACCEPTUNTAGGED;
5298 : : }
5299 : 0 : vsi->info.inner_vlan_flags &= ~(ICE_AQ_VSI_INNER_VLAN_INSERT_PVID |
5300 : : ICE_AQ_VSI_INNER_VLAN_EMODE_M);
5301 [ # # ]: 0 : vsi->info.inner_vlan_flags |= vlan_flags;
5302 : : memset(&ctxt, 0, sizeof(ctxt));
5303 [ # # ]: 0 : rte_memcpy(&ctxt.info, &vsi->info, sizeof(vsi->info));
5304 : 0 : ctxt.info.valid_sections =
5305 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_VLAN_VALID);
5306 : 0 : ctxt.vsi_num = vsi->vsi_id;
5307 : :
5308 : 0 : hw = ICE_VSI_TO_HW(vsi);
5309 : 0 : ret = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5310 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
5311 : 0 : PMD_DRV_LOG(ERR,
5312 : : "update VSI for VLAN insert failed, err %d",
5313 : : ret);
5314 : 0 : return -EINVAL;
5315 : : }
5316 : :
5317 : 0 : vsi->info.valid_sections |=
5318 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_VLAN_VALID);
5319 : :
5320 : 0 : return ret;
5321 : : }
5322 : :
5323 : : /**
5324 : : * ice_vsi_set_outer_port_vlan - set the outer port VLAN and related settings
5325 : : * @vsi: VSI to configure
5326 : : * @vlan_info: packed u16 that contains the VLAN prio and ID
5327 : : * @tpid: TPID of the port VLAN
5328 : : *
5329 : : * Set the port VLAN prio, ID, and TPID.
5330 : : *
5331 : : * Enable VLAN pruning so the VSI doesn't receive any traffic that doesn't match
5332 : : * a VLAN prune rule. The caller should take care to add a VLAN prune rule that
5333 : : * matches the port VLAN ID and TPID.
5334 : : *
5335 : : * Tell hardware to strip outer VLAN tagged packets on receive and don't put
5336 : : * them in the receive descriptor. VSI(s) in port VLANs should not be aware of
5337 : : * the port VLAN ID or TPID they are assigned to.
5338 : : *
5339 : : * Tell hardware to prevent outer VLAN tag insertion on transmit and only allow
5340 : : * untagged outer packets from the transmit descriptor.
5341 : : *
5342 : : * Also, tell the hardware to insert the port VLAN on transmit.
5343 : : */
5344 : : static int
5345 : 0 : ice_vsi_set_outer_port_vlan(struct ice_vsi *vsi, u16 vlan_info, u16 tpid)
5346 : : {
5347 [ # # # # ]: 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5348 : : struct ice_vsi_ctx ctxt;
5349 : : enum ice_status status;
5350 : : u8 tag_type;
5351 : : int err = 0;
5352 : :
5353 : : if (tpid_to_vsi_outer_vlan_type(tpid, &tag_type))
5354 : : return -EINVAL;
5355 : :
5356 : : memset(&ctxt, 0, sizeof(ctxt));
5357 : :
5358 : 0 : ctxt.info = vsi->info;
5359 : :
5360 : 0 : ctxt.info.sw_flags2 |= ICE_AQ_VSI_SW_FLAG_RX_VLAN_PRUNE_ENA;
5361 : :
5362 : 0 : ctxt.info.port_based_outer_vlan = rte_cpu_to_le_16(vlan_info);
5363 : 0 : ctxt.info.outer_vlan_flags =
5364 : : (ICE_AQ_VSI_OUTER_VLAN_EMODE_SHOW <<
5365 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S) |
5366 : 0 : ((tag_type << ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
5367 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M) |
5368 : : ICE_AQ_VSI_OUTER_VLAN_BLOCK_TX_DESC |
5369 : : (ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ACCEPTUNTAGGED <<
5370 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) |
5371 : : ICE_AQ_VSI_OUTER_VLAN_PORT_BASED_INSERT;
5372 : 0 : ctxt.info.valid_sections =
5373 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID |
5374 : : ICE_AQ_VSI_PROP_SW_VALID);
5375 : :
5376 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5377 [ # # ]: 0 : if (status != ICE_SUCCESS) {
5378 : 0 : PMD_DRV_LOG(ERR,
5379 : : "update VSI for setting outer port based VLAN failed, err %d",
5380 : : status);
5381 : : err = -EINVAL;
5382 : : } else {
5383 : 0 : vsi->info.port_based_outer_vlan = ctxt.info.port_based_outer_vlan;
5384 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
5385 : 0 : vsi->info.sw_flags2 = ctxt.info.sw_flags2;
5386 : : }
5387 : :
5388 : : return err;
5389 : : }
5390 : :
5391 : : /**
5392 : : * ice_vsi_dis_outer_insertion - disable outer VLAN insertion
5393 : : * @vsi: VSI to configure
5394 : : * @info: vlan pvid info
5395 : : *
5396 : : * Disable outer VLAN insertion via VSI context. This function should only be
5397 : : * used if DVM is supported.
5398 : : *
5399 : : * Only modify the outer VLAN insertion settings. The VLAN TPID and outer VLAN
5400 : : * settings are unmodified.
5401 : : *
5402 : : * This tells the hardware to not allow VLAN tagged packets in the transmit
5403 : : * descriptor. This enables software offloaded VLAN insertion and disables
5404 : : * hardware offloaded VLAN insertion.
5405 : : */
5406 : 0 : static int ice_vsi_dis_outer_insertion(struct ice_vsi *vsi, struct ice_vsi_vlan_pvid_info *info)
5407 : : {
5408 [ # # ]: 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5409 : : struct ice_vsi_ctx ctxt;
5410 : : enum ice_status status;
5411 : : uint8_t vlan_flags = 0;
5412 : : int err = 0;
5413 : :
5414 : : memset(&ctxt, 0, sizeof(ctxt));
5415 : :
5416 : 0 : ctxt.info.valid_sections =
5417 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
5418 : : ctxt.info.port_based_inner_vlan = 0;
5419 : : /* clear current outer VLAN insertion settings */
5420 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
5421 : : ~(ICE_AQ_VSI_OUTER_VLAN_PORT_BASED_INSERT |
5422 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M);
5423 [ # # ]: 0 : if (info->config.reject.tagged == 0)
5424 : : vlan_flags |= ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ACCEPTTAGGED;
5425 [ # # ]: 0 : if (info->config.reject.untagged == 0)
5426 : 0 : vlan_flags |= ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ACCEPTUNTAGGED;
5427 : 0 : ctxt.info.outer_vlan_flags |=
5428 : : ICE_AQ_VSI_OUTER_VLAN_BLOCK_TX_DESC |
5429 : 0 : ((vlan_flags <<
5430 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) &
5431 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M);
5432 : :
5433 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5434 [ # # ]: 0 : if (!status) {
5435 : 0 : PMD_DRV_LOG(ERR,
5436 : : "update VSI for disabling outer VLAN insertion failed, err %d",
5437 : : status);
5438 : : err = -EINVAL;
5439 : : } else {
5440 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
5441 : 0 : vsi->info.port_based_inner_vlan = ctxt.info.port_based_inner_vlan;
5442 : : }
5443 : :
5444 : 0 : return err;
5445 : : }
5446 : :
5447 : : static int
5448 : 0 : ice_vlan_pvid_set(struct rte_eth_dev *dev, uint16_t pvid, int on)
5449 : : {
5450 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5451 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5452 [ # # ]: 0 : struct rte_eth_dev_data *data = pf->dev_data;
5453 : : struct ice_vsi_vlan_pvid_info info;
5454 : : int ret;
5455 : :
5456 : : memset(&info, 0, sizeof(info));
5457 : 0 : info.on = on;
5458 [ # # ]: 0 : if (info.on) {
5459 : 0 : info.config.pvid = pvid;
5460 : : } else {
5461 : 0 : info.config.reject.tagged =
5462 : 0 : data->dev_conf.txmode.hw_vlan_reject_tagged;
5463 : 0 : info.config.reject.untagged =
5464 : 0 : data->dev_conf.txmode.hw_vlan_reject_untagged;
5465 : : }
5466 : :
5467 [ # # ]: 0 : if (ice_is_dvm_ena(&vsi->adapter->hw)) {
5468 [ # # ]: 0 : if (on)
5469 : 0 : return ice_vsi_set_outer_port_vlan(vsi, pvid, pf->outer_ethertype);
5470 : : else
5471 : 0 : return ice_vsi_dis_outer_insertion(vsi, &info);
5472 : : }
5473 : :
5474 : 0 : ret = ice_vsi_vlan_pvid_set(vsi, &info);
5475 [ # # ]: 0 : if (ret < 0) {
5476 : 0 : PMD_DRV_LOG(ERR, "Failed to set pvid.");
5477 : 0 : return -EINVAL;
5478 : : }
5479 : :
5480 : : return 0;
5481 : : }
5482 : :
5483 : 0 : static int ice_vsi_ena_outer_insertion(struct ice_vsi *vsi, uint16_t tpid)
5484 : : {
5485 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5486 : : struct ice_vsi_ctx ctxt;
5487 : : enum ice_status status;
5488 : : int err = 0;
5489 : : u8 tag_type;
5490 : : /* do not allow modifying VLAN stripping when a port VLAN is configured
5491 : : * on this VSI
5492 : : */
5493 [ # # ]: 0 : if (vsi->info.port_based_outer_vlan)
5494 : : return 0;
5495 : :
5496 : : if (tpid_to_vsi_outer_vlan_type(tpid, &tag_type))
5497 : : return -EINVAL;
5498 : :
5499 : : memset(&ctxt, 0, sizeof(ctxt));
5500 : 0 : ctxt.info.valid_sections =
5501 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
5502 : : /* clear current outer VLAN insertion settings */
5503 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
5504 : : ~(ICE_AQ_VSI_OUTER_VLAN_PORT_BASED_INSERT |
5505 : : ICE_AQ_VSI_OUTER_VLAN_BLOCK_TX_DESC |
5506 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M |
5507 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M);
5508 : 0 : ctxt.info.outer_vlan_flags |=
5509 : : ((ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ALL <<
5510 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) &
5511 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M) |
5512 : 0 : ((tag_type << ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
5513 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M);
5514 : :
5515 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5516 [ # # ]: 0 : if (status) {
5517 : 0 : PMD_DRV_LOG(ERR, "Update VSI failed to enable outer VLAN stripping");
5518 : : err = -EIO;
5519 : : } else {
5520 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
5521 : : }
5522 : :
5523 : : return err;
5524 : : }
5525 : :
5526 : : static int
5527 : 0 : ice_vlan_tpid_set(struct rte_eth_dev *dev,
5528 : : enum rte_vlan_type vlan_type,
5529 : : uint16_t tpid)
5530 : : {
5531 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5532 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5533 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5534 : 0 : uint64_t qinq = dev->data->dev_conf.rxmode.offloads &
5535 : : RTE_ETH_RX_OFFLOAD_QINQ_STRIP;
5536 : : int err = 0;
5537 : :
5538 [ # # ]: 0 : if ((vlan_type != RTE_ETH_VLAN_TYPE_INNER &&
5539 : 0 : vlan_type != RTE_ETH_VLAN_TYPE_OUTER) ||
5540 [ # # # # ]: 0 : (!qinq && vlan_type == RTE_ETH_VLAN_TYPE_INNER) ||
5541 : 0 : !ice_is_supported_port_vlan_proto(hw, tpid)) {
5542 : 0 : PMD_DRV_LOG(ERR,
5543 : : "Unsupported vlan type.");
5544 : 0 : return -EINVAL;
5545 : : }
5546 : :
5547 : 0 : err = ice_vsi_ena_outer_insertion(vsi, tpid);
5548 [ # # ]: 0 : if (!err)
5549 : 0 : pf->outer_ethertype = tpid;
5550 : :
5551 : : return err;
5552 : : }
5553 : :
5554 : : static int
5555 : 0 : ice_get_eeprom_length(struct rte_eth_dev *dev)
5556 : : {
5557 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5558 : :
5559 : 0 : return hw->flash.flash_size;
5560 : : }
5561 : :
5562 : : static int
5563 : 0 : ice_get_eeprom(struct rte_eth_dev *dev,
5564 : : struct rte_dev_eeprom_info *eeprom)
5565 : : {
5566 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5567 : : enum ice_status status = ICE_SUCCESS;
5568 : 0 : uint8_t *data = eeprom->data;
5569 : :
5570 : 0 : eeprom->magic = hw->vendor_id | (hw->device_id << 16);
5571 : :
5572 : 0 : status = ice_acquire_nvm(hw, ICE_RES_READ);
5573 [ # # ]: 0 : if (status) {
5574 : 0 : PMD_DRV_LOG(ERR, "acquire nvm failed.");
5575 : 0 : return -EIO;
5576 : : }
5577 : :
5578 : 0 : status = ice_read_flat_nvm(hw, eeprom->offset, &eeprom->length,
5579 : : data, false);
5580 : :
5581 : 0 : ice_release_nvm(hw);
5582 : :
5583 [ # # ]: 0 : if (status) {
5584 : 0 : PMD_DRV_LOG(ERR, "EEPROM read failed.");
5585 : 0 : return -EIO;
5586 : : }
5587 : :
5588 : : return 0;
5589 : : }
5590 : :
5591 : : static int
5592 : 0 : ice_get_module_info(struct rte_eth_dev *dev,
5593 : : struct rte_eth_dev_module_info *modinfo)
5594 : : {
5595 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5596 : : enum ice_status status;
5597 : 0 : u8 sff8472_comp = 0;
5598 : 0 : u8 sff8472_swap = 0;
5599 : 0 : u8 sff8636_rev = 0;
5600 : 0 : u8 value = 0;
5601 : :
5602 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR, 0x00, 0x00,
5603 : : 0, &value, 1, 0, NULL);
5604 [ # # ]: 0 : if (status)
5605 : : return -EIO;
5606 : :
5607 [ # # # ]: 0 : switch (value) {
5608 : 0 : case ICE_MODULE_TYPE_SFP:
5609 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR,
5610 : : ICE_MODULE_SFF_8472_COMP, 0x00, 0,
5611 : : &sff8472_comp, 1, 0, NULL);
5612 [ # # ]: 0 : if (status)
5613 : : return -EIO;
5614 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR,
5615 : : ICE_MODULE_SFF_8472_SWAP, 0x00, 0,
5616 : : &sff8472_swap, 1, 0, NULL);
5617 [ # # ]: 0 : if (status)
5618 : : return -EIO;
5619 : :
5620 [ # # ]: 0 : if (sff8472_swap & ICE_MODULE_SFF_ADDR_MODE) {
5621 : 0 : modinfo->type = ICE_MODULE_SFF_8079;
5622 : 0 : modinfo->eeprom_len = ICE_MODULE_SFF_8079_LEN;
5623 [ # # # # ]: 0 : } else if (sff8472_comp &&
5624 : : (sff8472_swap & ICE_MODULE_SFF_DIAG_CAPAB)) {
5625 : 0 : modinfo->type = ICE_MODULE_SFF_8472;
5626 : 0 : modinfo->eeprom_len = ICE_MODULE_SFF_8472_LEN;
5627 : : } else {
5628 : 0 : modinfo->type = ICE_MODULE_SFF_8079;
5629 : 0 : modinfo->eeprom_len = ICE_MODULE_SFF_8079_LEN;
5630 : : }
5631 : : break;
5632 : 0 : case ICE_MODULE_TYPE_QSFP_PLUS:
5633 : : case ICE_MODULE_TYPE_QSFP28:
5634 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR,
5635 : : ICE_MODULE_REVISION_ADDR, 0x00, 0,
5636 : : &sff8636_rev, 1, 0, NULL);
5637 [ # # ]: 0 : if (status)
5638 : : return -EIO;
5639 : : /* Check revision compliance */
5640 [ # # ]: 0 : if (sff8636_rev > 0x02) {
5641 : : /* Module is SFF-8636 compliant */
5642 : 0 : modinfo->type = ICE_MODULE_SFF_8636;
5643 : 0 : modinfo->eeprom_len = ICE_MODULE_QSFP_MAX_LEN;
5644 : : } else {
5645 : 0 : modinfo->type = ICE_MODULE_SFF_8436;
5646 : 0 : modinfo->eeprom_len = ICE_MODULE_QSFP_MAX_LEN;
5647 : : }
5648 : : break;
5649 : 0 : default:
5650 : 0 : PMD_DRV_LOG(WARNING, "SFF Module Type not recognized.\n");
5651 : 0 : return -EINVAL;
5652 : : }
5653 : : return 0;
5654 : : }
5655 : :
5656 : : static int
5657 : 0 : ice_get_module_eeprom(struct rte_eth_dev *dev,
5658 : : struct rte_dev_eeprom_info *info)
5659 : : {
5660 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5661 : : #define SFF_READ_BLOCK_SIZE 8
5662 : : #define I2C_BUSY_TRY_TIMES 4
5663 : : #define I2C_USLEEP_MIN_TIME 1500
5664 : : #define I2C_USLEEP_MAX_TIME 2500
5665 : 0 : uint8_t value[SFF_READ_BLOCK_SIZE] = {0};
5666 : : uint8_t addr = ICE_I2C_EEPROM_DEV_ADDR;
5667 : : uint8_t *data = NULL;
5668 : : enum ice_status status;
5669 : : bool is_sfp = false;
5670 : : uint32_t i, j;
5671 : : uint32_t offset = 0;
5672 : : uint8_t page = 0;
5673 : :
5674 [ # # # # : 0 : if (!info || !info->length || !info->data)
# # ]
5675 : : return -EINVAL;
5676 : :
5677 : 0 : status = ice_aq_sff_eeprom(hw, 0, addr, offset, page, 0, value, 1, 0,
5678 : : NULL);
5679 [ # # ]: 0 : if (status)
5680 : : return -EIO;
5681 : :
5682 [ # # ]: 0 : if (value[0] == ICE_MODULE_TYPE_SFP)
5683 : : is_sfp = true;
5684 : :
5685 : 0 : data = info->data;
5686 : 0 : memset(data, 0, info->length);
5687 [ # # ]: 0 : for (i = 0; i < info->length; i += SFF_READ_BLOCK_SIZE) {
5688 : 0 : offset = i + info->offset;
5689 : : page = 0;
5690 : :
5691 : : /* Check if we need to access the other memory page */
5692 [ # # ]: 0 : if (is_sfp) {
5693 [ # # ]: 0 : if (offset >= ICE_MODULE_SFF_8079_LEN) {
5694 : 0 : offset -= ICE_MODULE_SFF_8079_LEN;
5695 : : addr = ICE_I2C_EEPROM_DEV_ADDR2;
5696 : : }
5697 : : } else {
5698 [ # # ]: 0 : while (offset >= ICE_MODULE_SFF_8436_LEN) {
5699 : : /* Compute memory page number and offset. */
5700 : 0 : offset -= ICE_MODULE_SFF_8436_LEN / 2;
5701 : 0 : page++;
5702 : : }
5703 : : }
5704 : :
5705 : : /* Bit 2 of eeprom address 0x02 declares upper
5706 : : * pages are disabled on QSFP modules.
5707 : : * SFP modules only ever use page 0.
5708 : : */
5709 [ # # # # ]: 0 : if (page == 0 || !(data[0x2] & 0x4)) {
5710 : : /* If i2c bus is busy due to slow page change or
5711 : : * link management access, call can fail.
5712 : : * This is normal. So we retry this a few times.
5713 : : */
5714 [ # # ]: 0 : for (j = 0; j < I2C_BUSY_TRY_TIMES; j++) {
5715 : 0 : status = ice_aq_sff_eeprom(hw, 0, addr, offset,
5716 : 0 : page, !is_sfp, value,
5717 : : SFF_READ_BLOCK_SIZE,
5718 : : 0, NULL);
5719 : 0 : PMD_DRV_LOG(DEBUG, "SFF %02X %02X %02X %X = "
5720 : : "%02X%02X%02X%02X."
5721 : : "%02X%02X%02X%02X (%X)\n",
5722 : : addr, offset, page, is_sfp,
5723 : : value[0], value[1],
5724 : : value[2], value[3],
5725 : : value[4], value[5],
5726 : : value[6], value[7],
5727 : : status);
5728 [ # # ]: 0 : if (status) {
5729 : 0 : usleep_range(I2C_USLEEP_MIN_TIME,
5730 : : I2C_USLEEP_MAX_TIME);
5731 : : memset(value, 0, SFF_READ_BLOCK_SIZE);
5732 : : continue;
5733 : : }
5734 : : break;
5735 : : }
5736 : :
5737 : : /* Make sure we have enough room for the new block */
5738 [ # # ]: 0 : if ((i + SFF_READ_BLOCK_SIZE) <= info->length)
5739 : 0 : memcpy(data + i, value, SFF_READ_BLOCK_SIZE);
5740 : : }
5741 : : }
5742 : :
5743 : : return 0;
5744 : : }
5745 : :
5746 : : static void
5747 : : ice_stat_update_32(struct ice_hw *hw,
5748 : : uint32_t reg,
5749 : : bool offset_loaded,
5750 : : uint64_t *offset,
5751 : : uint64_t *stat)
5752 : : {
5753 : : uint64_t new_data;
5754 : :
5755 : 0 : new_data = (uint64_t)ICE_READ_REG(hw, reg);
5756 [ # # # # : 0 : if (!offset_loaded)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # ]
5757 : 0 : *offset = new_data;
5758 : :
5759 [ # # # # : 0 : if (new_data >= *offset)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # ]
5760 : 0 : *stat = (uint64_t)(new_data - *offset);
5761 : : else
5762 : 0 : *stat = (uint64_t)((new_data +
5763 : : ((uint64_t)1 << ICE_32_BIT_WIDTH))
5764 : : - *offset);
5765 : : }
5766 : :
5767 : : static void
5768 : : ice_stat_update_40(struct ice_hw *hw,
5769 : : uint32_t hireg,
5770 : : uint32_t loreg,
5771 : : bool offset_loaded,
5772 : : uint64_t *offset,
5773 : : uint64_t *stat)
5774 : : {
5775 : : uint64_t new_data;
5776 : :
5777 : 0 : new_data = (uint64_t)ICE_READ_REG(hw, loreg);
5778 : 0 : new_data |= (uint64_t)(ICE_READ_REG(hw, hireg) & ICE_8_BIT_MASK) <<
5779 : : ICE_32_BIT_WIDTH;
5780 : :
5781 [ # # # # : 0 : if (!offset_loaded)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# ]
5782 : 0 : *offset = new_data;
5783 : :
5784 [ # # # # : 0 : if (new_data >= *offset)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# ]
5785 : 0 : *stat = new_data - *offset;
5786 : : else
5787 : 0 : *stat = (uint64_t)((new_data +
5788 : : ((uint64_t)1 << ICE_40_BIT_WIDTH)) -
5789 : : *offset);
5790 : :
5791 : 0 : *stat &= ICE_40_BIT_MASK;
5792 : : }
5793 : :
5794 : : /* Get all the statistics of a VSI */
5795 : : static void
5796 : 0 : ice_update_vsi_stats(struct ice_vsi *vsi)
5797 : : {
5798 : : struct ice_eth_stats *oes = &vsi->eth_stats_offset;
5799 : : struct ice_eth_stats *nes = &vsi->eth_stats;
5800 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5801 : 0 : int idx = rte_le_to_cpu_16(vsi->vsi_id);
5802 : :
5803 : 0 : ice_stat_update_40(hw, GLV_GORCH(idx), GLV_GORCL(idx),
5804 : 0 : vsi->offset_loaded, &oes->rx_bytes,
5805 : : &nes->rx_bytes);
5806 : 0 : ice_stat_update_40(hw, GLV_UPRCH(idx), GLV_UPRCL(idx),
5807 : 0 : vsi->offset_loaded, &oes->rx_unicast,
5808 : : &nes->rx_unicast);
5809 : 0 : ice_stat_update_40(hw, GLV_MPRCH(idx), GLV_MPRCL(idx),
5810 : 0 : vsi->offset_loaded, &oes->rx_multicast,
5811 : : &nes->rx_multicast);
5812 : 0 : ice_stat_update_40(hw, GLV_BPRCH(idx), GLV_BPRCL(idx),
5813 : 0 : vsi->offset_loaded, &oes->rx_broadcast,
5814 : : &nes->rx_broadcast);
5815 : : /* enlarge the limitation when rx_bytes overflowed */
5816 [ # # ]: 0 : if (vsi->offset_loaded) {
5817 [ # # ]: 0 : if (ICE_RXTX_BYTES_LOW(vsi->old_rx_bytes) > nes->rx_bytes)
5818 : 0 : nes->rx_bytes += (uint64_t)1 << ICE_40_BIT_WIDTH;
5819 : 0 : nes->rx_bytes += ICE_RXTX_BYTES_HIGH(vsi->old_rx_bytes);
5820 : : }
5821 : 0 : vsi->old_rx_bytes = nes->rx_bytes;
5822 : : /* exclude CRC bytes */
5823 : 0 : nes->rx_bytes -= (nes->rx_unicast + nes->rx_multicast +
5824 : 0 : nes->rx_broadcast) * RTE_ETHER_CRC_LEN;
5825 : :
5826 : 0 : ice_stat_update_32(hw, GLV_RDPC(idx), vsi->offset_loaded,
5827 : : &oes->rx_discards, &nes->rx_discards);
5828 : : /* GLV_REPC not supported */
5829 : : /* GLV_RMPC not supported */
5830 : 0 : ice_stat_update_32(hw, GLSWID_RUPP(idx), vsi->offset_loaded,
5831 : : &oes->rx_unknown_protocol,
5832 : : &nes->rx_unknown_protocol);
5833 : 0 : ice_stat_update_40(hw, GLV_GOTCH(idx), GLV_GOTCL(idx),
5834 : 0 : vsi->offset_loaded, &oes->tx_bytes,
5835 : : &nes->tx_bytes);
5836 : 0 : ice_stat_update_40(hw, GLV_UPTCH(idx), GLV_UPTCL(idx),
5837 : 0 : vsi->offset_loaded, &oes->tx_unicast,
5838 : : &nes->tx_unicast);
5839 : 0 : ice_stat_update_40(hw, GLV_MPTCH(idx), GLV_MPTCL(idx),
5840 : 0 : vsi->offset_loaded, &oes->tx_multicast,
5841 : : &nes->tx_multicast);
5842 : 0 : ice_stat_update_40(hw, GLV_BPTCH(idx), GLV_BPTCL(idx),
5843 : 0 : vsi->offset_loaded, &oes->tx_broadcast,
5844 : : &nes->tx_broadcast);
5845 : : /* GLV_TDPC not supported */
5846 : 0 : ice_stat_update_32(hw, GLV_TEPC(idx), vsi->offset_loaded,
5847 : : &oes->tx_errors, &nes->tx_errors);
5848 : : /* enlarge the limitation when tx_bytes overflowed */
5849 [ # # ]: 0 : if (vsi->offset_loaded) {
5850 [ # # ]: 0 : if (ICE_RXTX_BYTES_LOW(vsi->old_tx_bytes) > nes->tx_bytes)
5851 : 0 : nes->tx_bytes += (uint64_t)1 << ICE_40_BIT_WIDTH;
5852 : 0 : nes->tx_bytes += ICE_RXTX_BYTES_HIGH(vsi->old_tx_bytes);
5853 : : }
5854 : 0 : vsi->old_tx_bytes = nes->tx_bytes;
5855 : 0 : vsi->offset_loaded = true;
5856 : :
5857 : 0 : PMD_DRV_LOG(DEBUG, "************** VSI[%u] stats start **************",
5858 : : vsi->vsi_id);
5859 : 0 : PMD_DRV_LOG(DEBUG, "rx_bytes: %"PRIu64"", nes->rx_bytes);
5860 : 0 : PMD_DRV_LOG(DEBUG, "rx_unicast: %"PRIu64"", nes->rx_unicast);
5861 : 0 : PMD_DRV_LOG(DEBUG, "rx_multicast: %"PRIu64"", nes->rx_multicast);
5862 : 0 : PMD_DRV_LOG(DEBUG, "rx_broadcast: %"PRIu64"", nes->rx_broadcast);
5863 : 0 : PMD_DRV_LOG(DEBUG, "rx_discards: %"PRIu64"", nes->rx_discards);
5864 : 0 : PMD_DRV_LOG(DEBUG, "rx_unknown_protocol: %"PRIu64"",
5865 : : nes->rx_unknown_protocol);
5866 : 0 : PMD_DRV_LOG(DEBUG, "tx_bytes: %"PRIu64"", nes->tx_bytes);
5867 : 0 : PMD_DRV_LOG(DEBUG, "tx_unicast: %"PRIu64"", nes->tx_unicast);
5868 : 0 : PMD_DRV_LOG(DEBUG, "tx_multicast: %"PRIu64"", nes->tx_multicast);
5869 : 0 : PMD_DRV_LOG(DEBUG, "tx_broadcast: %"PRIu64"", nes->tx_broadcast);
5870 : 0 : PMD_DRV_LOG(DEBUG, "tx_discards: %"PRIu64"", nes->tx_discards);
5871 : 0 : PMD_DRV_LOG(DEBUG, "tx_errors: %"PRIu64"", nes->tx_errors);
5872 : 0 : PMD_DRV_LOG(DEBUG, "************** VSI[%u] stats end ****************",
5873 : : vsi->vsi_id);
5874 : 0 : }
5875 : :
5876 : : static void
5877 : 0 : ice_read_stats_registers(struct ice_pf *pf, struct ice_hw *hw)
5878 : : {
5879 : : struct ice_hw_port_stats *ns = &pf->stats; /* new stats */
5880 : : struct ice_hw_port_stats *os = &pf->stats_offset; /* old stats */
5881 : :
5882 : : /* Get statistics of struct ice_eth_stats */
5883 : 0 : ice_stat_update_40(hw, GLPRT_GORCH(hw->port_info->lport),
5884 : 0 : GLPRT_GORCL(hw->port_info->lport),
5885 : 0 : pf->offset_loaded, &os->eth.rx_bytes,
5886 : : &ns->eth.rx_bytes);
5887 : 0 : ice_stat_update_40(hw, GLPRT_UPRCH(hw->port_info->lport),
5888 : 0 : GLPRT_UPRCL(hw->port_info->lport),
5889 : 0 : pf->offset_loaded, &os->eth.rx_unicast,
5890 : : &ns->eth.rx_unicast);
5891 : 0 : ice_stat_update_40(hw, GLPRT_MPRCH(hw->port_info->lport),
5892 : 0 : GLPRT_MPRCL(hw->port_info->lport),
5893 : 0 : pf->offset_loaded, &os->eth.rx_multicast,
5894 : : &ns->eth.rx_multicast);
5895 : 0 : ice_stat_update_40(hw, GLPRT_BPRCH(hw->port_info->lport),
5896 : 0 : GLPRT_BPRCL(hw->port_info->lport),
5897 : 0 : pf->offset_loaded, &os->eth.rx_broadcast,
5898 : : &ns->eth.rx_broadcast);
5899 : : ice_stat_update_32(hw, PRTRPB_RDPC,
5900 : 0 : pf->offset_loaded, &os->eth.rx_discards,
5901 : : &ns->eth.rx_discards);
5902 : : /* enlarge the limitation when rx_bytes overflowed */
5903 [ # # ]: 0 : if (pf->offset_loaded) {
5904 [ # # ]: 0 : if (ICE_RXTX_BYTES_LOW(pf->old_rx_bytes) > ns->eth.rx_bytes)
5905 : 0 : ns->eth.rx_bytes += (uint64_t)1 << ICE_40_BIT_WIDTH;
5906 : 0 : ns->eth.rx_bytes += ICE_RXTX_BYTES_HIGH(pf->old_rx_bytes);
5907 : : }
5908 : 0 : pf->old_rx_bytes = ns->eth.rx_bytes;
5909 : :
5910 : : /* Workaround: CRC size should not be included in byte statistics,
5911 : : * so subtract RTE_ETHER_CRC_LEN from the byte counter for each rx
5912 : : * packet.
5913 : : */
5914 : 0 : ns->eth.rx_bytes -= (ns->eth.rx_unicast + ns->eth.rx_multicast +
5915 : 0 : ns->eth.rx_broadcast) * RTE_ETHER_CRC_LEN;
5916 : :
5917 : : /* GLPRT_REPC not supported */
5918 : : /* GLPRT_RMPC not supported */
5919 : 0 : ice_stat_update_32(hw, GLSWID_RUPP(hw->port_info->lport),
5920 : : pf->offset_loaded,
5921 : : &os->eth.rx_unknown_protocol,
5922 : : &ns->eth.rx_unknown_protocol);
5923 : 0 : ice_stat_update_40(hw, GLPRT_GOTCH(hw->port_info->lport),
5924 : 0 : GLPRT_GOTCL(hw->port_info->lport),
5925 : 0 : pf->offset_loaded, &os->eth.tx_bytes,
5926 : : &ns->eth.tx_bytes);
5927 : 0 : ice_stat_update_40(hw, GLPRT_UPTCH(hw->port_info->lport),
5928 : 0 : GLPRT_UPTCL(hw->port_info->lport),
5929 : 0 : pf->offset_loaded, &os->eth.tx_unicast,
5930 : : &ns->eth.tx_unicast);
5931 : 0 : ice_stat_update_40(hw, GLPRT_MPTCH(hw->port_info->lport),
5932 : 0 : GLPRT_MPTCL(hw->port_info->lport),
5933 : 0 : pf->offset_loaded, &os->eth.tx_multicast,
5934 : : &ns->eth.tx_multicast);
5935 : 0 : ice_stat_update_40(hw, GLPRT_BPTCH(hw->port_info->lport),
5936 : 0 : GLPRT_BPTCL(hw->port_info->lport),
5937 : 0 : pf->offset_loaded, &os->eth.tx_broadcast,
5938 : : &ns->eth.tx_broadcast);
5939 : : /* enlarge the limitation when tx_bytes overflowed */
5940 [ # # ]: 0 : if (pf->offset_loaded) {
5941 [ # # ]: 0 : if (ICE_RXTX_BYTES_LOW(pf->old_tx_bytes) > ns->eth.tx_bytes)
5942 : 0 : ns->eth.tx_bytes += (uint64_t)1 << ICE_40_BIT_WIDTH;
5943 : 0 : ns->eth.tx_bytes += ICE_RXTX_BYTES_HIGH(pf->old_tx_bytes);
5944 : : }
5945 : 0 : pf->old_tx_bytes = ns->eth.tx_bytes;
5946 : 0 : ns->eth.tx_bytes -= (ns->eth.tx_unicast + ns->eth.tx_multicast +
5947 : 0 : ns->eth.tx_broadcast) * RTE_ETHER_CRC_LEN;
5948 : :
5949 : : /* GLPRT_TEPC not supported */
5950 : :
5951 : : /* additional port specific stats */
5952 : 0 : ice_stat_update_32(hw, GLPRT_TDOLD(hw->port_info->lport),
5953 : : pf->offset_loaded, &os->tx_dropped_link_down,
5954 : : &ns->tx_dropped_link_down);
5955 : 0 : ice_stat_update_32(hw, GLPRT_CRCERRS(hw->port_info->lport),
5956 : 0 : pf->offset_loaded, &os->crc_errors,
5957 : : &ns->crc_errors);
5958 : 0 : ice_stat_update_32(hw, GLPRT_ILLERRC(hw->port_info->lport),
5959 : 0 : pf->offset_loaded, &os->illegal_bytes,
5960 : : &ns->illegal_bytes);
5961 : : /* GLPRT_ERRBC not supported */
5962 : 0 : ice_stat_update_32(hw, GLPRT_MLFC(hw->port_info->lport),
5963 : 0 : pf->offset_loaded, &os->mac_local_faults,
5964 : : &ns->mac_local_faults);
5965 : 0 : ice_stat_update_32(hw, GLPRT_MRFC(hw->port_info->lport),
5966 : 0 : pf->offset_loaded, &os->mac_remote_faults,
5967 : : &ns->mac_remote_faults);
5968 : :
5969 : 0 : ice_stat_update_32(hw, GLPRT_RLEC(hw->port_info->lport),
5970 : 0 : pf->offset_loaded, &os->rx_len_errors,
5971 : : &ns->rx_len_errors);
5972 : :
5973 : 0 : ice_stat_update_32(hw, GLPRT_LXONRXC(hw->port_info->lport),
5974 : 0 : pf->offset_loaded, &os->link_xon_rx,
5975 : : &ns->link_xon_rx);
5976 : 0 : ice_stat_update_32(hw, GLPRT_LXOFFRXC(hw->port_info->lport),
5977 : 0 : pf->offset_loaded, &os->link_xoff_rx,
5978 : : &ns->link_xoff_rx);
5979 : 0 : ice_stat_update_32(hw, GLPRT_LXONTXC(hw->port_info->lport),
5980 : 0 : pf->offset_loaded, &os->link_xon_tx,
5981 : : &ns->link_xon_tx);
5982 : 0 : ice_stat_update_32(hw, GLPRT_LXOFFTXC(hw->port_info->lport),
5983 : 0 : pf->offset_loaded, &os->link_xoff_tx,
5984 : : &ns->link_xoff_tx);
5985 : 0 : ice_stat_update_40(hw, GLPRT_PRC64H(hw->port_info->lport),
5986 : 0 : GLPRT_PRC64L(hw->port_info->lport),
5987 : 0 : pf->offset_loaded, &os->rx_size_64,
5988 : : &ns->rx_size_64);
5989 : 0 : ice_stat_update_40(hw, GLPRT_PRC127H(hw->port_info->lport),
5990 : 0 : GLPRT_PRC127L(hw->port_info->lport),
5991 : 0 : pf->offset_loaded, &os->rx_size_127,
5992 : : &ns->rx_size_127);
5993 : 0 : ice_stat_update_40(hw, GLPRT_PRC255H(hw->port_info->lport),
5994 : 0 : GLPRT_PRC255L(hw->port_info->lport),
5995 : 0 : pf->offset_loaded, &os->rx_size_255,
5996 : : &ns->rx_size_255);
5997 : 0 : ice_stat_update_40(hw, GLPRT_PRC511H(hw->port_info->lport),
5998 : 0 : GLPRT_PRC511L(hw->port_info->lport),
5999 : 0 : pf->offset_loaded, &os->rx_size_511,
6000 : : &ns->rx_size_511);
6001 : 0 : ice_stat_update_40(hw, GLPRT_PRC1023H(hw->port_info->lport),
6002 : 0 : GLPRT_PRC1023L(hw->port_info->lport),
6003 : 0 : pf->offset_loaded, &os->rx_size_1023,
6004 : : &ns->rx_size_1023);
6005 : 0 : ice_stat_update_40(hw, GLPRT_PRC1522H(hw->port_info->lport),
6006 : 0 : GLPRT_PRC1522L(hw->port_info->lport),
6007 : 0 : pf->offset_loaded, &os->rx_size_1522,
6008 : : &ns->rx_size_1522);
6009 : 0 : ice_stat_update_40(hw, GLPRT_PRC9522H(hw->port_info->lport),
6010 : 0 : GLPRT_PRC9522L(hw->port_info->lport),
6011 : 0 : pf->offset_loaded, &os->rx_size_big,
6012 : : &ns->rx_size_big);
6013 : 0 : ice_stat_update_32(hw, GLPRT_RUC(hw->port_info->lport),
6014 : 0 : pf->offset_loaded, &os->rx_undersize,
6015 : : &ns->rx_undersize);
6016 : 0 : ice_stat_update_32(hw, GLPRT_RFC(hw->port_info->lport),
6017 : 0 : pf->offset_loaded, &os->rx_fragments,
6018 : : &ns->rx_fragments);
6019 : 0 : ice_stat_update_32(hw, GLPRT_ROC(hw->port_info->lport),
6020 : 0 : pf->offset_loaded, &os->rx_oversize,
6021 : : &ns->rx_oversize);
6022 : 0 : ice_stat_update_32(hw, GLPRT_RJC(hw->port_info->lport),
6023 : 0 : pf->offset_loaded, &os->rx_jabber,
6024 : : &ns->rx_jabber);
6025 : 0 : ice_stat_update_40(hw, GLPRT_PTC64H(hw->port_info->lport),
6026 : 0 : GLPRT_PTC64L(hw->port_info->lport),
6027 : 0 : pf->offset_loaded, &os->tx_size_64,
6028 : : &ns->tx_size_64);
6029 : 0 : ice_stat_update_40(hw, GLPRT_PTC127H(hw->port_info->lport),
6030 : 0 : GLPRT_PTC127L(hw->port_info->lport),
6031 : 0 : pf->offset_loaded, &os->tx_size_127,
6032 : : &ns->tx_size_127);
6033 : 0 : ice_stat_update_40(hw, GLPRT_PTC255H(hw->port_info->lport),
6034 : 0 : GLPRT_PTC255L(hw->port_info->lport),
6035 : 0 : pf->offset_loaded, &os->tx_size_255,
6036 : : &ns->tx_size_255);
6037 : 0 : ice_stat_update_40(hw, GLPRT_PTC511H(hw->port_info->lport),
6038 : 0 : GLPRT_PTC511L(hw->port_info->lport),
6039 : 0 : pf->offset_loaded, &os->tx_size_511,
6040 : : &ns->tx_size_511);
6041 : 0 : ice_stat_update_40(hw, GLPRT_PTC1023H(hw->port_info->lport),
6042 : 0 : GLPRT_PTC1023L(hw->port_info->lport),
6043 : 0 : pf->offset_loaded, &os->tx_size_1023,
6044 : : &ns->tx_size_1023);
6045 : 0 : ice_stat_update_40(hw, GLPRT_PTC1522H(hw->port_info->lport),
6046 : 0 : GLPRT_PTC1522L(hw->port_info->lport),
6047 : 0 : pf->offset_loaded, &os->tx_size_1522,
6048 : : &ns->tx_size_1522);
6049 : 0 : ice_stat_update_40(hw, GLPRT_PTC9522H(hw->port_info->lport),
6050 : 0 : GLPRT_PTC9522L(hw->port_info->lport),
6051 : 0 : pf->offset_loaded, &os->tx_size_big,
6052 : : &ns->tx_size_big);
6053 : :
6054 : : /* GLPRT_MSPDC not supported */
6055 : : /* GLPRT_XEC not supported */
6056 : :
6057 : 0 : pf->offset_loaded = true;
6058 : :
6059 [ # # ]: 0 : if (pf->main_vsi)
6060 : 0 : ice_update_vsi_stats(pf->main_vsi);
6061 : 0 : }
6062 : :
6063 : : /* Get all statistics of a port */
6064 : : static int
6065 : 0 : ice_stats_get(struct rte_eth_dev *dev, struct rte_eth_stats *stats)
6066 : : {
6067 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
6068 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6069 : : struct ice_hw_port_stats *ns = &pf->stats; /* new stats */
6070 : :
6071 : : /* call read registers - updates values, now write them to struct */
6072 : 0 : ice_read_stats_registers(pf, hw);
6073 : :
6074 : 0 : stats->ipackets = pf->main_vsi->eth_stats.rx_unicast +
6075 : 0 : pf->main_vsi->eth_stats.rx_multicast +
6076 : 0 : pf->main_vsi->eth_stats.rx_broadcast -
6077 : 0 : pf->main_vsi->eth_stats.rx_discards;
6078 : 0 : stats->opackets = ns->eth.tx_unicast +
6079 : 0 : ns->eth.tx_multicast +
6080 : 0 : ns->eth.tx_broadcast;
6081 : 0 : stats->ibytes = pf->main_vsi->eth_stats.rx_bytes;
6082 : 0 : stats->obytes = ns->eth.tx_bytes;
6083 : 0 : stats->oerrors = ns->eth.tx_errors +
6084 : 0 : pf->main_vsi->eth_stats.tx_errors;
6085 : :
6086 : : /* Rx Errors */
6087 : 0 : stats->imissed = ns->eth.rx_discards +
6088 : : pf->main_vsi->eth_stats.rx_discards;
6089 : 0 : stats->ierrors = ns->crc_errors +
6090 : 0 : ns->rx_undersize +
6091 : 0 : ns->rx_oversize + ns->rx_fragments + ns->rx_jabber;
6092 : :
6093 : 0 : PMD_DRV_LOG(DEBUG, "*************** PF stats start *****************");
6094 : 0 : PMD_DRV_LOG(DEBUG, "rx_bytes: %"PRIu64"", ns->eth.rx_bytes);
6095 : 0 : PMD_DRV_LOG(DEBUG, "rx_unicast: %"PRIu64"", ns->eth.rx_unicast);
6096 : 0 : PMD_DRV_LOG(DEBUG, "rx_multicast:%"PRIu64"", ns->eth.rx_multicast);
6097 : 0 : PMD_DRV_LOG(DEBUG, "rx_broadcast:%"PRIu64"", ns->eth.rx_broadcast);
6098 : 0 : PMD_DRV_LOG(DEBUG, "rx_discards:%"PRIu64"", ns->eth.rx_discards);
6099 : 0 : PMD_DRV_LOG(DEBUG, "vsi rx_discards:%"PRIu64"",
6100 : : pf->main_vsi->eth_stats.rx_discards);
6101 : 0 : PMD_DRV_LOG(DEBUG, "rx_unknown_protocol: %"PRIu64"",
6102 : : ns->eth.rx_unknown_protocol);
6103 : 0 : PMD_DRV_LOG(DEBUG, "tx_bytes: %"PRIu64"", ns->eth.tx_bytes);
6104 : 0 : PMD_DRV_LOG(DEBUG, "tx_unicast: %"PRIu64"", ns->eth.tx_unicast);
6105 : 0 : PMD_DRV_LOG(DEBUG, "tx_multicast:%"PRIu64"", ns->eth.tx_multicast);
6106 : 0 : PMD_DRV_LOG(DEBUG, "tx_broadcast:%"PRIu64"", ns->eth.tx_broadcast);
6107 : 0 : PMD_DRV_LOG(DEBUG, "tx_discards:%"PRIu64"", ns->eth.tx_discards);
6108 : 0 : PMD_DRV_LOG(DEBUG, "vsi tx_discards:%"PRIu64"",
6109 : : pf->main_vsi->eth_stats.tx_discards);
6110 : 0 : PMD_DRV_LOG(DEBUG, "tx_errors: %"PRIu64"", ns->eth.tx_errors);
6111 : :
6112 : 0 : PMD_DRV_LOG(DEBUG, "tx_dropped_link_down: %"PRIu64"",
6113 : : ns->tx_dropped_link_down);
6114 : 0 : PMD_DRV_LOG(DEBUG, "crc_errors: %"PRIu64"", ns->crc_errors);
6115 : 0 : PMD_DRV_LOG(DEBUG, "illegal_bytes: %"PRIu64"",
6116 : : ns->illegal_bytes);
6117 : 0 : PMD_DRV_LOG(DEBUG, "error_bytes: %"PRIu64"", ns->error_bytes);
6118 : 0 : PMD_DRV_LOG(DEBUG, "mac_local_faults: %"PRIu64"",
6119 : : ns->mac_local_faults);
6120 : 0 : PMD_DRV_LOG(DEBUG, "mac_remote_faults: %"PRIu64"",
6121 : : ns->mac_remote_faults);
6122 : 0 : PMD_DRV_LOG(DEBUG, "link_xon_rx: %"PRIu64"", ns->link_xon_rx);
6123 : 0 : PMD_DRV_LOG(DEBUG, "link_xoff_rx: %"PRIu64"", ns->link_xoff_rx);
6124 : 0 : PMD_DRV_LOG(DEBUG, "link_xon_tx: %"PRIu64"", ns->link_xon_tx);
6125 : 0 : PMD_DRV_LOG(DEBUG, "link_xoff_tx: %"PRIu64"", ns->link_xoff_tx);
6126 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_64: %"PRIu64"", ns->rx_size_64);
6127 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_127: %"PRIu64"", ns->rx_size_127);
6128 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_255: %"PRIu64"", ns->rx_size_255);
6129 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_511: %"PRIu64"", ns->rx_size_511);
6130 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_1023: %"PRIu64"", ns->rx_size_1023);
6131 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_1522: %"PRIu64"", ns->rx_size_1522);
6132 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_big: %"PRIu64"", ns->rx_size_big);
6133 : 0 : PMD_DRV_LOG(DEBUG, "rx_undersize: %"PRIu64"", ns->rx_undersize);
6134 : 0 : PMD_DRV_LOG(DEBUG, "rx_fragments: %"PRIu64"", ns->rx_fragments);
6135 : 0 : PMD_DRV_LOG(DEBUG, "rx_oversize: %"PRIu64"", ns->rx_oversize);
6136 : 0 : PMD_DRV_LOG(DEBUG, "rx_jabber: %"PRIu64"", ns->rx_jabber);
6137 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_64: %"PRIu64"", ns->tx_size_64);
6138 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_127: %"PRIu64"", ns->tx_size_127);
6139 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_255: %"PRIu64"", ns->tx_size_255);
6140 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_511: %"PRIu64"", ns->tx_size_511);
6141 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_1023: %"PRIu64"", ns->tx_size_1023);
6142 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_1522: %"PRIu64"", ns->tx_size_1522);
6143 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_big: %"PRIu64"", ns->tx_size_big);
6144 : 0 : PMD_DRV_LOG(DEBUG, "rx_len_errors: %"PRIu64"", ns->rx_len_errors);
6145 : 0 : PMD_DRV_LOG(DEBUG, "************* PF stats end ****************");
6146 : 0 : return 0;
6147 : : }
6148 : :
6149 : : /* Reset the statistics */
6150 : : static int
6151 : 0 : ice_stats_reset(struct rte_eth_dev *dev)
6152 : : {
6153 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
6154 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6155 : :
6156 : : /* Mark PF and VSI stats to update the offset, aka "reset" */
6157 : 0 : pf->offset_loaded = false;
6158 [ # # ]: 0 : if (pf->main_vsi)
6159 : 0 : pf->main_vsi->offset_loaded = false;
6160 : :
6161 : : /* read the stats, reading current register values into offset */
6162 : 0 : ice_read_stats_registers(pf, hw);
6163 : :
6164 : 0 : return 0;
6165 : : }
6166 : :
6167 : : static uint32_t
6168 : : ice_xstats_calc_num(void)
6169 : : {
6170 : : uint32_t num;
6171 : :
6172 : : num = ICE_NB_ETH_XSTATS + ICE_NB_HW_PORT_XSTATS;
6173 : :
6174 : : return num;
6175 : : }
6176 : :
6177 : : static int
6178 : 0 : ice_xstats_get(struct rte_eth_dev *dev, struct rte_eth_xstat *xstats,
6179 : : unsigned int n)
6180 : : {
6181 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
6182 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6183 : : unsigned int i;
6184 : : unsigned int count;
6185 : 0 : struct ice_hw_port_stats *hw_stats = &pf->stats;
6186 : :
6187 : : count = ice_xstats_calc_num();
6188 [ # # ]: 0 : if (n < count)
6189 : : return count;
6190 : :
6191 : 0 : ice_read_stats_registers(pf, hw);
6192 : :
6193 [ # # ]: 0 : if (!xstats)
6194 : : return 0;
6195 : :
6196 : : count = 0;
6197 : :
6198 : : /* Get stats from ice_eth_stats struct */
6199 [ # # ]: 0 : for (i = 0; i < ICE_NB_ETH_XSTATS; i++) {
6200 : 0 : xstats[count].value =
6201 : 0 : *(uint64_t *)((char *)&hw_stats->eth +
6202 : 0 : ice_stats_strings[i].offset);
6203 : 0 : xstats[count].id = count;
6204 : 0 : count++;
6205 : : }
6206 : :
6207 : : /* Get individual stats from ice_hw_port struct */
6208 [ # # ]: 0 : for (i = 0; i < ICE_NB_HW_PORT_XSTATS; i++) {
6209 : 0 : xstats[count].value =
6210 : 0 : *(uint64_t *)((char *)hw_stats +
6211 : 0 : ice_hw_port_strings[i].offset);
6212 : 0 : xstats[count].id = count;
6213 : 0 : count++;
6214 : : }
6215 : :
6216 : 0 : return count;
6217 : : }
6218 : :
6219 : 0 : static int ice_xstats_get_names(__rte_unused struct rte_eth_dev *dev,
6220 : : struct rte_eth_xstat_name *xstats_names,
6221 : : __rte_unused unsigned int limit)
6222 : : {
6223 : : unsigned int count = 0;
6224 : : unsigned int i;
6225 : :
6226 [ # # ]: 0 : if (!xstats_names)
6227 : : return ice_xstats_calc_num();
6228 : :
6229 : : /* Note: limit checked in rte_eth_xstats_names() */
6230 : :
6231 : : /* Get stats from ice_eth_stats struct */
6232 [ # # ]: 0 : for (i = 0; i < ICE_NB_ETH_XSTATS; i++) {
6233 : 0 : strlcpy(xstats_names[count].name, ice_stats_strings[i].name,
6234 : : sizeof(xstats_names[count].name));
6235 : 0 : count++;
6236 : : }
6237 : :
6238 : : /* Get individual stats from ice_hw_port struct */
6239 [ # # ]: 0 : for (i = 0; i < ICE_NB_HW_PORT_XSTATS; i++) {
6240 : 0 : strlcpy(xstats_names[count].name, ice_hw_port_strings[i].name,
6241 : : sizeof(xstats_names[count].name));
6242 : 0 : count++;
6243 : : }
6244 : :
6245 : 0 : return count;
6246 : : }
6247 : :
6248 : : static int
6249 : 0 : ice_dev_flow_ops_get(struct rte_eth_dev *dev,
6250 : : const struct rte_flow_ops **ops)
6251 : : {
6252 [ # # ]: 0 : if (!dev)
6253 : : return -EINVAL;
6254 : :
6255 : 0 : *ops = &ice_flow_ops;
6256 : 0 : return 0;
6257 : : }
6258 : :
6259 : : /* Add UDP tunneling port */
6260 : : static int
6261 : 0 : ice_dev_udp_tunnel_port_add(struct rte_eth_dev *dev,
6262 : : struct rte_eth_udp_tunnel *udp_tunnel)
6263 : : {
6264 : : int ret = 0;
6265 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6266 : : struct ice_adapter *ad =
6267 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6268 : :
6269 [ # # ]: 0 : if (udp_tunnel == NULL)
6270 : : return -EINVAL;
6271 : :
6272 [ # # ]: 0 : switch (udp_tunnel->prot_type) {
6273 : 0 : case RTE_ETH_TUNNEL_TYPE_VXLAN:
6274 : 0 : ret = ice_create_tunnel(hw, TNL_VXLAN, udp_tunnel->udp_port);
6275 [ # # # # ]: 0 : if (!ret && ad->psr != NULL)
6276 : 0 : ice_parser_vxlan_tunnel_set(ad->psr,
6277 : 0 : udp_tunnel->udp_port, true);
6278 : : break;
6279 : 0 : default:
6280 : 0 : PMD_DRV_LOG(ERR, "Invalid tunnel type");
6281 : : ret = -EINVAL;
6282 : 0 : break;
6283 : : }
6284 : :
6285 : : return ret;
6286 : : }
6287 : :
6288 : : /* Delete UDP tunneling port */
6289 : : static int
6290 : 0 : ice_dev_udp_tunnel_port_del(struct rte_eth_dev *dev,
6291 : : struct rte_eth_udp_tunnel *udp_tunnel)
6292 : : {
6293 : : int ret = 0;
6294 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6295 : : struct ice_adapter *ad =
6296 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6297 : :
6298 [ # # ]: 0 : if (udp_tunnel == NULL)
6299 : : return -EINVAL;
6300 : :
6301 [ # # ]: 0 : switch (udp_tunnel->prot_type) {
6302 : 0 : case RTE_ETH_TUNNEL_TYPE_VXLAN:
6303 : 0 : ret = ice_destroy_tunnel(hw, udp_tunnel->udp_port, 0);
6304 [ # # # # ]: 0 : if (!ret && ad->psr != NULL)
6305 : 0 : ice_parser_vxlan_tunnel_set(ad->psr,
6306 : 0 : udp_tunnel->udp_port, false);
6307 : : break;
6308 : 0 : default:
6309 : 0 : PMD_DRV_LOG(ERR, "Invalid tunnel type");
6310 : : ret = -EINVAL;
6311 : 0 : break;
6312 : : }
6313 : :
6314 : : return ret;
6315 : : }
6316 : :
6317 : : static int
6318 : 0 : ice_timesync_enable(struct rte_eth_dev *dev)
6319 : : {
6320 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6321 : : struct ice_adapter *ad =
6322 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6323 : : int ret;
6324 : :
6325 [ # # # # ]: 0 : if (dev->data->dev_started && !(dev->data->dev_conf.rxmode.offloads &
6326 : : RTE_ETH_RX_OFFLOAD_TIMESTAMP)) {
6327 : 0 : PMD_DRV_LOG(ERR, "Rx timestamp offload not configured");
6328 : 0 : return -1;
6329 : : }
6330 : :
6331 [ # # ]: 0 : if (hw->func_caps.ts_func_info.src_tmr_owned) {
6332 : 0 : ret = ice_ptp_init_phc(hw);
6333 [ # # ]: 0 : if (ret) {
6334 : 0 : PMD_DRV_LOG(ERR, "Failed to initialize PHC");
6335 : 0 : return -1;
6336 : : }
6337 : :
6338 : 0 : ret = ice_ptp_write_incval(hw, ICE_PTP_NOMINAL_INCVAL_E810);
6339 [ # # ]: 0 : if (ret) {
6340 : 0 : PMD_DRV_LOG(ERR,
6341 : : "Failed to write PHC increment time value");
6342 : 0 : return -1;
6343 : : }
6344 : : }
6345 : :
6346 : : /* Initialize cycle counters for system time/RX/TX timestamp */
6347 : 0 : memset(&ad->systime_tc, 0, sizeof(struct rte_timecounter));
6348 : 0 : memset(&ad->rx_tstamp_tc, 0, sizeof(struct rte_timecounter));
6349 : 0 : memset(&ad->tx_tstamp_tc, 0, sizeof(struct rte_timecounter));
6350 : :
6351 : 0 : ad->systime_tc.cc_mask = ICE_CYCLECOUNTER_MASK;
6352 : : ad->systime_tc.cc_shift = 0;
6353 : : ad->systime_tc.nsec_mask = 0;
6354 : :
6355 : 0 : ad->rx_tstamp_tc.cc_mask = ICE_CYCLECOUNTER_MASK;
6356 : : ad->rx_tstamp_tc.cc_shift = 0;
6357 : : ad->rx_tstamp_tc.nsec_mask = 0;
6358 : :
6359 : 0 : ad->tx_tstamp_tc.cc_mask = ICE_CYCLECOUNTER_MASK;
6360 : : ad->tx_tstamp_tc.cc_shift = 0;
6361 : : ad->tx_tstamp_tc.nsec_mask = 0;
6362 : :
6363 : 0 : ad->ptp_ena = 1;
6364 : :
6365 : 0 : return 0;
6366 : : }
6367 : :
6368 : : static int
6369 : 0 : ice_timesync_read_rx_timestamp(struct rte_eth_dev *dev,
6370 : : struct timespec *timestamp, uint32_t flags)
6371 : : {
6372 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6373 : : struct ice_adapter *ad =
6374 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6375 : : struct ice_rx_queue *rxq;
6376 : : uint32_t ts_high;
6377 : : uint64_t ts_ns, ns;
6378 : :
6379 : 0 : rxq = dev->data->rx_queues[flags];
6380 : :
6381 : 0 : ts_high = rxq->time_high;
6382 : 0 : ts_ns = ice_tstamp_convert_32b_64b(hw, ad, 1, ts_high);
6383 : : ns = rte_timecounter_update(&ad->rx_tstamp_tc, ts_ns);
6384 : 0 : *timestamp = rte_ns_to_timespec(ns);
6385 : :
6386 : 0 : return 0;
6387 : : }
6388 : :
6389 : : static int
6390 : 0 : ice_timesync_read_tx_timestamp(struct rte_eth_dev *dev,
6391 : : struct timespec *timestamp)
6392 : : {
6393 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6394 : : struct ice_adapter *ad =
6395 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6396 : : uint8_t lport;
6397 : : uint64_t ts_ns, ns, tstamp;
6398 : : const uint64_t mask = 0xFFFFFFFF;
6399 : : int ret;
6400 : :
6401 : 0 : lport = hw->port_info->lport;
6402 : :
6403 : 0 : ret = ice_read_phy_tstamp(hw, lport, 0, &tstamp);
6404 [ # # ]: 0 : if (ret) {
6405 : 0 : PMD_DRV_LOG(ERR, "Failed to read phy timestamp");
6406 : 0 : return -1;
6407 : : }
6408 : :
6409 : 0 : ts_ns = ice_tstamp_convert_32b_64b(hw, ad, 1, (tstamp >> 8) & mask);
6410 : : ns = rte_timecounter_update(&ad->tx_tstamp_tc, ts_ns);
6411 : 0 : *timestamp = rte_ns_to_timespec(ns);
6412 : :
6413 : 0 : return 0;
6414 : : }
6415 : :
6416 : : static int
6417 : 0 : ice_timesync_adjust_time(struct rte_eth_dev *dev, int64_t delta)
6418 : : {
6419 : 0 : struct ice_adapter *ad =
6420 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6421 : :
6422 : 0 : ad->systime_tc.nsec += delta;
6423 : 0 : ad->rx_tstamp_tc.nsec += delta;
6424 : 0 : ad->tx_tstamp_tc.nsec += delta;
6425 : :
6426 : 0 : return 0;
6427 : : }
6428 : :
6429 : : static int
6430 : 0 : ice_timesync_write_time(struct rte_eth_dev *dev, const struct timespec *ts)
6431 : : {
6432 : 0 : struct ice_adapter *ad =
6433 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6434 : : uint64_t ns;
6435 : :
6436 : : ns = rte_timespec_to_ns(ts);
6437 : :
6438 : 0 : ad->systime_tc.nsec = ns;
6439 : 0 : ad->rx_tstamp_tc.nsec = ns;
6440 : 0 : ad->tx_tstamp_tc.nsec = ns;
6441 : :
6442 : 0 : return 0;
6443 : : }
6444 : :
6445 : : static int
6446 : 0 : ice_timesync_read_time(struct rte_eth_dev *dev, struct timespec *ts)
6447 : : {
6448 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6449 : : struct ice_adapter *ad =
6450 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6451 : 0 : uint8_t tmr_idx = hw->func_caps.ts_func_info.tmr_index_assoc;
6452 : : uint32_t hi, lo, lo2;
6453 : : uint64_t time, ns;
6454 : :
6455 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6456 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(tmr_idx));
6457 : 0 : lo2 = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6458 : :
6459 [ # # ]: 0 : if (lo2 < lo) {
6460 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6461 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(tmr_idx));
6462 : : }
6463 : :
6464 [ # # ]: 0 : time = ((uint64_t)hi << 32) | lo;
6465 : : ns = rte_timecounter_update(&ad->systime_tc, time);
6466 : 0 : *ts = rte_ns_to_timespec(ns);
6467 : :
6468 : 0 : return 0;
6469 : : }
6470 : :
6471 : : static int
6472 : 0 : ice_timesync_disable(struct rte_eth_dev *dev)
6473 : : {
6474 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6475 : : struct ice_adapter *ad =
6476 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6477 : 0 : uint8_t tmr_idx = hw->func_caps.ts_func_info.tmr_index_assoc;
6478 : : uint64_t val;
6479 : : uint8_t lport;
6480 : :
6481 : 0 : lport = hw->port_info->lport;
6482 : :
6483 : 0 : ice_clear_phy_tstamp(hw, lport, 0);
6484 : :
6485 : 0 : val = ICE_READ_REG(hw, GLTSYN_ENA(tmr_idx));
6486 : 0 : val &= ~GLTSYN_ENA_TSYN_ENA_M;
6487 : 0 : ICE_WRITE_REG(hw, GLTSYN_ENA(tmr_idx), val);
6488 : :
6489 : 0 : ICE_WRITE_REG(hw, GLTSYN_INCVAL_L(tmr_idx), 0);
6490 : 0 : ICE_WRITE_REG(hw, GLTSYN_INCVAL_H(tmr_idx), 0);
6491 : :
6492 : 0 : ad->ptp_ena = 0;
6493 : :
6494 : 0 : return 0;
6495 : : }
6496 : :
6497 : : static const uint32_t *
6498 : 0 : ice_buffer_split_supported_hdr_ptypes_get(struct rte_eth_dev *dev __rte_unused)
6499 : : {
6500 : : /* Buffer split protocol header capability. */
6501 : : static const uint32_t ptypes[] = {
6502 : : /* Non tunneled */
6503 : : RTE_PTYPE_L2_ETHER,
6504 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN,
6505 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_L4_UDP,
6506 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_L4_TCP,
6507 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_L4_SCTP,
6508 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN,
6509 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_L4_UDP,
6510 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_L4_TCP,
6511 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_L4_SCTP,
6512 : :
6513 : : /* Tunneled */
6514 : : RTE_PTYPE_TUNNEL_GRENAT,
6515 : :
6516 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER,
6517 : :
6518 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6519 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN,
6520 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6521 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN,
6522 : :
6523 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6524 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_UDP,
6525 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6526 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_TCP,
6527 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6528 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_SCTP,
6529 : :
6530 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6531 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_UDP,
6532 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6533 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_TCP,
6534 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6535 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_SCTP,
6536 : :
6537 : : RTE_PTYPE_UNKNOWN
6538 : : };
6539 : :
6540 : 0 : return ptypes;
6541 : : }
6542 : :
6543 : : static int
6544 : 0 : ice_pci_probe(struct rte_pci_driver *pci_drv __rte_unused,
6545 : : struct rte_pci_device *pci_dev)
6546 : : {
6547 : 0 : return rte_eth_dev_pci_generic_probe(pci_dev,
6548 : : sizeof(struct ice_adapter),
6549 : : ice_dev_init);
6550 : : }
6551 : :
6552 : : static int
6553 : 0 : ice_pci_remove(struct rte_pci_device *pci_dev)
6554 : : {
6555 : 0 : return rte_eth_dev_pci_generic_remove(pci_dev, ice_dev_uninit);
6556 : : }
6557 : :
6558 : : static struct rte_pci_driver rte_ice_pmd = {
6559 : : .id_table = pci_id_ice_map,
6560 : : .drv_flags = RTE_PCI_DRV_NEED_MAPPING | RTE_PCI_DRV_INTR_LSC,
6561 : : .probe = ice_pci_probe,
6562 : : .remove = ice_pci_remove,
6563 : : };
6564 : :
6565 : : /**
6566 : : * Driver initialization routine.
6567 : : * Invoked once at EAL init time.
6568 : : * Register itself as the [Poll Mode] Driver of PCI devices.
6569 : : */
6570 : 235 : RTE_PMD_REGISTER_PCI(net_ice, rte_ice_pmd);
6571 : : RTE_PMD_REGISTER_PCI_TABLE(net_ice, pci_id_ice_map);
6572 : : RTE_PMD_REGISTER_KMOD_DEP(net_ice, "* igb_uio | uio_pci_generic | vfio-pci");
6573 : : RTE_PMD_REGISTER_PARAM_STRING(net_ice,
6574 : : ICE_HW_DEBUG_MASK_ARG "=0xXXX"
6575 : : ICE_PROTO_XTR_ARG "=[queue:]<vlan|ipv4|ipv6|ipv6_flow|tcp|ip_offset>"
6576 : : ICE_SAFE_MODE_SUPPORT_ARG "=<0|1>"
6577 : : ICE_DEFAULT_MAC_DISABLE "=<0|1>"
6578 : : ICE_RX_LOW_LATENCY_ARG "=<0|1>");
6579 : :
6580 [ - + ]: 235 : RTE_LOG_REGISTER_SUFFIX(ice_logtype_init, init, NOTICE);
6581 [ - + ]: 235 : RTE_LOG_REGISTER_SUFFIX(ice_logtype_driver, driver, NOTICE);
6582 : : #ifdef RTE_ETHDEV_DEBUG_RX
6583 : : RTE_LOG_REGISTER_SUFFIX(ice_logtype_rx, rx, DEBUG);
6584 : : #endif
6585 : : #ifdef RTE_ETHDEV_DEBUG_TX
6586 : : RTE_LOG_REGISTER_SUFFIX(ice_logtype_tx, tx, DEBUG);
6587 : : #endif
6588 : :
6589 : 0 : bool is_ice_supported(struct rte_eth_dev *dev)
6590 : : {
6591 : 0 : return !strcmp(dev->device->driver->name, rte_ice_pmd.driver.name);
6592 : : }
|