Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(c) 2014-2023 Broadcom
3 : : * All rights reserved.
4 : : */
5 : :
6 : : #include <inttypes.h>
7 : : #include <stdbool.h>
8 : :
9 : : #include <rte_bitmap.h>
10 : : #include <rte_byteorder.h>
11 : : #include <rte_malloc.h>
12 : : #include <rte_memory.h>
13 : : #include <rte_alarm.h>
14 : :
15 : : #include "bnxt.h"
16 : : #include "bnxt_reps.h"
17 : : #include "bnxt_ring.h"
18 : : #include "bnxt_rxr.h"
19 : : #include "bnxt_rxq.h"
20 : : #include "hsi_struct_def_dpdk.h"
21 : : #include "bnxt_hwrm.h"
22 : :
23 : : #include <bnxt_tf_common.h>
24 : : #include <ulp_mark_mgr.h>
25 : :
26 : : /*
27 : : * RX Ring handling
28 : : */
29 : :
30 : : static inline struct rte_mbuf *__bnxt_alloc_rx_data(struct rte_mempool *mb)
31 : : {
32 : : struct rte_mbuf *data;
33 : :
34 : 0 : data = rte_mbuf_raw_alloc(mb);
35 : :
36 : : return data;
37 : : }
38 : :
39 : 0 : static inline int bnxt_alloc_rx_data(struct bnxt_rx_queue *rxq,
40 : : struct bnxt_rx_ring_info *rxr,
41 : : uint16_t raw_prod)
42 : : {
43 : 0 : uint16_t prod = RING_IDX(rxr->rx_ring_struct, raw_prod);
44 : : struct rx_prod_pkt_bd *rxbd;
45 : : struct rte_mbuf **rx_buf;
46 : : struct rte_mbuf *mbuf;
47 : :
48 : 0 : rxbd = &rxr->rx_desc_ring[prod];
49 : 0 : rx_buf = &rxr->rx_buf_ring[prod];
50 : 0 : mbuf = __bnxt_alloc_rx_data(rxq->mb_pool);
51 [ # # ]: 0 : if (!mbuf) {
52 : 0 : __atomic_fetch_add(&rxq->rx_mbuf_alloc_fail, 1, __ATOMIC_RELAXED);
53 : 0 : return -ENOMEM;
54 : : }
55 : :
56 : 0 : *rx_buf = mbuf;
57 : 0 : mbuf->data_off = RTE_PKTMBUF_HEADROOM;
58 : :
59 : 0 : rxbd->address = rte_cpu_to_le_64(rte_mbuf_data_iova_default(mbuf));
60 : :
61 : 0 : return 0;
62 : : }
63 : :
64 : 0 : static inline int bnxt_alloc_ag_data(struct bnxt_rx_queue *rxq,
65 : : struct bnxt_rx_ring_info *rxr,
66 : : uint16_t raw_prod)
67 : : {
68 : 0 : uint16_t prod = RING_IDX(rxr->ag_ring_struct, raw_prod);
69 : : struct rx_prod_pkt_bd *rxbd;
70 : : struct rte_mbuf **rx_buf;
71 : : struct rte_mbuf *mbuf;
72 : :
73 : 0 : rxbd = &rxr->ag_desc_ring[prod];
74 : 0 : rx_buf = &rxr->ag_buf_ring[prod];
75 [ # # ]: 0 : if (rxbd == NULL) {
76 : 0 : PMD_DRV_LOG(ERR, "Jumbo Frame. rxbd is NULL\n");
77 : 0 : return -EINVAL;
78 : : }
79 : :
80 [ # # ]: 0 : if (rx_buf == NULL) {
81 : 0 : PMD_DRV_LOG(ERR, "Jumbo Frame. rx_buf is NULL\n");
82 : 0 : return -EINVAL;
83 : : }
84 : :
85 : 0 : mbuf = __bnxt_alloc_rx_data(rxq->mb_pool);
86 [ # # ]: 0 : if (!mbuf) {
87 : 0 : __atomic_fetch_add(&rxq->rx_mbuf_alloc_fail, 1, __ATOMIC_RELAXED);
88 : 0 : return -ENOMEM;
89 : : }
90 : :
91 : 0 : *rx_buf = mbuf;
92 : 0 : mbuf->data_off = RTE_PKTMBUF_HEADROOM;
93 : :
94 : 0 : rxbd->address = rte_cpu_to_le_64(rte_mbuf_data_iova_default(mbuf));
95 : :
96 : 0 : return 0;
97 : : }
98 : :
99 : : static inline void bnxt_reuse_rx_mbuf(struct bnxt_rx_ring_info *rxr,
100 : : struct rte_mbuf *mbuf)
101 : : {
102 : 0 : uint16_t prod, raw_prod = RING_NEXT(rxr->rx_raw_prod);
103 : : struct rte_mbuf **prod_rx_buf;
104 : : struct rx_prod_pkt_bd *prod_bd;
105 : :
106 : 0 : prod = RING_IDX(rxr->rx_ring_struct, raw_prod);
107 : 0 : prod_rx_buf = &rxr->rx_buf_ring[prod];
108 : :
109 : : RTE_ASSERT(*prod_rx_buf == NULL);
110 : : RTE_ASSERT(mbuf != NULL);
111 : :
112 : 0 : *prod_rx_buf = mbuf;
113 : :
114 : 0 : prod_bd = &rxr->rx_desc_ring[prod];
115 : :
116 : 0 : prod_bd->address = rte_cpu_to_le_64(rte_mbuf_data_iova_default(mbuf));
117 : :
118 : 0 : rxr->rx_raw_prod = raw_prod;
119 : : }
120 : :
121 : : static inline
122 : : struct rte_mbuf *bnxt_consume_rx_buf(struct bnxt_rx_ring_info *rxr,
123 : : uint16_t cons)
124 : : {
125 : : struct rte_mbuf **cons_rx_buf;
126 : : struct rte_mbuf *mbuf;
127 : :
128 : 0 : cons_rx_buf = &rxr->rx_buf_ring[RING_IDX(rxr->rx_ring_struct, cons)];
129 : : RTE_ASSERT(*cons_rx_buf != NULL);
130 : 0 : mbuf = *cons_rx_buf;
131 : 0 : *cons_rx_buf = NULL;
132 : :
133 : : return mbuf;
134 : : }
135 : :
136 : 0 : static void bnxt_rx_ring_reset(void *arg)
137 : : {
138 : : struct bnxt *bp = arg;
139 : : int i, rc = 0;
140 : : struct bnxt_rx_queue *rxq;
141 : :
142 : :
143 [ # # ]: 0 : for (i = 0; i < (int)bp->rx_nr_rings; i++) {
144 : : struct bnxt_rx_ring_info *rxr;
145 : :
146 : 0 : rxq = bp->rx_queues[i];
147 [ # # # # ]: 0 : if (!rxq || !rxq->in_reset)
148 : 0 : continue;
149 : :
150 : 0 : rxr = rxq->rx_ring;
151 : : /* Disable and flush TPA before resetting the RX ring */
152 [ # # ]: 0 : if (rxr->tpa_info)
153 : 0 : bnxt_hwrm_vnic_tpa_cfg(bp, rxq->vnic, false);
154 : 0 : rc = bnxt_hwrm_rx_ring_reset(bp, i);
155 [ # # ]: 0 : if (rc) {
156 : 0 : PMD_DRV_LOG(ERR, "Rx ring%d reset failed\n", i);
157 : 0 : continue;
158 : : }
159 : :
160 : 0 : bnxt_rx_queue_release_mbufs(rxq);
161 : 0 : rxr->rx_raw_prod = 0;
162 : 0 : rxr->ag_raw_prod = 0;
163 : 0 : rxr->rx_next_cons = 0;
164 : 0 : bnxt_init_one_rx_ring(rxq);
165 [ # # ]: 0 : bnxt_db_write(&rxr->rx_db, rxr->rx_raw_prod);
166 [ # # ]: 0 : bnxt_db_write(&rxr->ag_db, rxr->ag_raw_prod);
167 [ # # ]: 0 : if (rxr->tpa_info)
168 : 0 : bnxt_hwrm_vnic_tpa_cfg(bp, rxq->vnic, true);
169 : :
170 : 0 : rxq->in_reset = 0;
171 : : }
172 : 0 : }
173 : :
174 : :
175 : : static void bnxt_sched_ring_reset(struct bnxt_rx_queue *rxq)
176 : : {
177 : 0 : rxq->in_reset = 1;
178 : 0 : rte_eal_alarm_set(1, bnxt_rx_ring_reset, (void *)rxq->bp);
179 : : }
180 : :
181 : 0 : static void bnxt_tpa_get_metadata(struct bnxt *bp,
182 : : struct bnxt_tpa_info *tpa_info,
183 : : struct rx_tpa_start_cmpl *tpa_start,
184 : : struct rx_tpa_start_cmpl_hi *tpa_start1)
185 : : {
186 : 0 : tpa_info->cfa_code_valid = 0;
187 : 0 : tpa_info->vlan_valid = 0;
188 : 0 : tpa_info->hash_valid = 0;
189 : 0 : tpa_info->l4_csum_valid = 0;
190 : :
191 [ # # ]: 0 : if (likely(tpa_start->flags_type &
192 : : rte_cpu_to_le_32(RX_TPA_START_CMPL_FLAGS_RSS_VALID))) {
193 : 0 : tpa_info->hash_valid = 1;
194 : 0 : tpa_info->rss_hash = rte_le_to_cpu_32(tpa_start->rss_hash);
195 : : }
196 : :
197 [ # # ]: 0 : if (bp->vnic_cap_flags & BNXT_VNIC_CAP_RX_CMPL_V2) {
198 : : struct rx_tpa_start_v2_cmpl *v2_tpa_start = (void *)tpa_start;
199 : : struct rx_tpa_start_v2_cmpl_hi *v2_tpa_start1 =
200 : : (void *)tpa_start1;
201 : :
202 [ # # ]: 0 : if (v2_tpa_start->agg_id &
203 : : RX_TPA_START_V2_CMPL_METADATA1_VALID) {
204 : 0 : tpa_info->vlan_valid = 1;
205 : 0 : tpa_info->vlan =
206 : 0 : rte_le_to_cpu_16(v2_tpa_start1->metadata0);
207 : : }
208 : :
209 [ # # ]: 0 : if (v2_tpa_start1->flags2 & RX_CMP_FLAGS2_L4_CSUM_ALL_OK_MASK)
210 : 0 : tpa_info->l4_csum_valid = 1;
211 : :
212 : 0 : return;
213 : : }
214 : :
215 : 0 : tpa_info->cfa_code_valid = 1;
216 : 0 : tpa_info->cfa_code = rte_le_to_cpu_16(tpa_start1->cfa_code);
217 [ # # ]: 0 : if (tpa_start1->flags2 &
218 : : rte_cpu_to_le_32(RX_TPA_START_CMPL_FLAGS2_META_FORMAT_VLAN)) {
219 : 0 : tpa_info->vlan_valid = 1;
220 : 0 : tpa_info->vlan = rte_le_to_cpu_32(tpa_start1->metadata);
221 : : }
222 : :
223 [ # # ]: 0 : if (likely(tpa_start1->flags2 &
224 : : rte_cpu_to_le_32(RX_TPA_START_CMPL_FLAGS2_L4_CS_CALC)))
225 : 0 : tpa_info->l4_csum_valid = 1;
226 : : }
227 : :
228 : 0 : static void bnxt_tpa_start(struct bnxt_rx_queue *rxq,
229 : : struct rx_tpa_start_cmpl *tpa_start,
230 : : struct rx_tpa_start_cmpl_hi *tpa_start1)
231 : : {
232 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
233 : : uint16_t agg_id;
234 : : uint16_t data_cons;
235 : : struct bnxt_tpa_info *tpa_info;
236 : : struct rte_mbuf *mbuf;
237 : :
238 [ # # ]: 0 : agg_id = bnxt_tpa_start_agg_id(rxq->bp, tpa_start);
239 : :
240 : 0 : data_cons = tpa_start->opaque;
241 : 0 : tpa_info = &rxr->tpa_info[agg_id];
242 [ # # ]: 0 : if (unlikely(data_cons != rxr->rx_next_cons)) {
243 : 0 : PMD_DRV_LOG(ERR, "TPA cons %x, expected cons %x\n",
244 : : data_cons, rxr->rx_next_cons);
245 : : bnxt_sched_ring_reset(rxq);
246 : 0 : return;
247 : : }
248 : :
249 : : mbuf = bnxt_consume_rx_buf(rxr, data_cons);
250 : :
251 : 0 : bnxt_reuse_rx_mbuf(rxr, tpa_info->mbuf);
252 : :
253 : 0 : tpa_info->agg_count = 0;
254 : 0 : tpa_info->mbuf = mbuf;
255 : 0 : tpa_info->len = rte_le_to_cpu_32(tpa_start->len);
256 : :
257 : 0 : mbuf->data_off = RTE_PKTMBUF_HEADROOM;
258 : 0 : mbuf->nb_segs = 1;
259 : 0 : mbuf->next = NULL;
260 : 0 : mbuf->pkt_len = rte_le_to_cpu_32(tpa_start->len);
261 : 0 : mbuf->data_len = mbuf->pkt_len;
262 : 0 : mbuf->port = rxq->port_id;
263 : 0 : mbuf->ol_flags = RTE_MBUF_F_RX_LRO;
264 : :
265 : 0 : bnxt_tpa_get_metadata(rxq->bp, tpa_info, tpa_start, tpa_start1);
266 : :
267 [ # # ]: 0 : if (likely(tpa_info->hash_valid)) {
268 : 0 : mbuf->hash.rss = tpa_info->rss_hash;
269 : 0 : mbuf->ol_flags |= RTE_MBUF_F_RX_RSS_HASH;
270 [ # # ]: 0 : } else if (tpa_info->cfa_code_valid) {
271 : 0 : mbuf->hash.fdir.id = tpa_info->cfa_code;
272 : 0 : mbuf->ol_flags |= RTE_MBUF_F_RX_FDIR | RTE_MBUF_F_RX_FDIR_ID;
273 : : }
274 : :
275 [ # # # # ]: 0 : if (tpa_info->vlan_valid && BNXT_RX_VLAN_STRIP_EN(rxq->bp)) {
276 : 0 : mbuf->vlan_tci = tpa_info->vlan;
277 : 0 : mbuf->ol_flags |= RTE_MBUF_F_RX_VLAN | RTE_MBUF_F_RX_VLAN_STRIPPED;
278 : : }
279 : :
280 [ # # ]: 0 : if (likely(tpa_info->l4_csum_valid))
281 : 0 : mbuf->ol_flags |= RTE_MBUF_F_RX_L4_CKSUM_GOOD;
282 : :
283 : : /* recycle next mbuf */
284 : 0 : data_cons = RING_NEXT(data_cons);
285 : : bnxt_reuse_rx_mbuf(rxr, bnxt_consume_rx_buf(rxr, data_cons));
286 : :
287 : 0 : rxr->rx_next_cons = RING_IDX(rxr->rx_ring_struct,
288 : : RING_NEXT(data_cons));
289 : : }
290 : :
291 : 0 : static int bnxt_agg_bufs_valid(struct bnxt_cp_ring_info *cpr,
292 : : uint8_t agg_bufs, uint32_t raw_cp_cons)
293 : : {
294 : : uint16_t last_cp_cons;
295 : : struct rx_pkt_cmpl *agg_cmpl;
296 : :
297 : 0 : raw_cp_cons = ADV_RAW_CMP(raw_cp_cons, agg_bufs);
298 : 0 : last_cp_cons = RING_CMP(cpr->cp_ring_struct, raw_cp_cons);
299 : 0 : agg_cmpl = (struct rx_pkt_cmpl *)&cpr->cp_desc_ring[last_cp_cons];
300 [ # # ]: 0 : return bnxt_cpr_cmp_valid(agg_cmpl, raw_cp_cons,
301 : : cpr->cp_ring_struct->ring_size);
302 : : }
303 : :
304 : : /* TPA consume agg buffer out of order, allocate connected data only */
305 : 0 : static int bnxt_prod_ag_mbuf(struct bnxt_rx_queue *rxq)
306 : : {
307 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
308 : 0 : uint16_t raw_next = RING_NEXT(rxr->ag_raw_prod);
309 : 0 : uint16_t bmap_next = RING_IDX(rxr->ag_ring_struct, raw_next);
310 : :
311 : : /* TODO batch allocation for better performance */
312 [ # # ]: 0 : while (rte_bitmap_get(rxr->ag_bitmap, bmap_next)) {
313 [ # # ]: 0 : if (unlikely(bnxt_alloc_ag_data(rxq, rxr, raw_next))) {
314 : 0 : PMD_DRV_LOG(ERR, "agg mbuf alloc failed: prod=0x%x\n",
315 : : raw_next);
316 : 0 : break;
317 : : }
318 : 0 : rte_bitmap_clear(rxr->ag_bitmap, bmap_next);
319 : 0 : rxr->ag_raw_prod = raw_next;
320 : 0 : raw_next = RING_NEXT(raw_next);
321 : 0 : bmap_next = RING_IDX(rxr->ag_ring_struct, raw_next);
322 : : }
323 : :
324 : 0 : return 0;
325 : : }
326 : :
327 : 0 : static int bnxt_rx_pages(struct bnxt_rx_queue *rxq,
328 : : struct rte_mbuf *mbuf, uint32_t *tmp_raw_cons,
329 : : uint8_t agg_buf, struct bnxt_tpa_info *tpa_info)
330 : : {
331 : 0 : struct bnxt_cp_ring_info *cpr = rxq->cp_ring;
332 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
333 : : int i;
334 : : uint16_t cp_cons, ag_cons;
335 : : struct rx_pkt_cmpl *rxcmp;
336 : : struct rte_mbuf *last = mbuf;
337 [ # # # # ]: 0 : bool is_p5_tpa = tpa_info && BNXT_CHIP_P5(rxq->bp);
338 : :
339 [ # # ]: 0 : for (i = 0; i < agg_buf; i++) {
340 : : struct rte_mbuf **ag_buf;
341 : : struct rte_mbuf *ag_mbuf;
342 : :
343 [ # # ]: 0 : if (is_p5_tpa) {
344 : 0 : rxcmp = (void *)&tpa_info->agg_arr[i];
345 : : } else {
346 : 0 : *tmp_raw_cons = NEXT_RAW_CMP(*tmp_raw_cons);
347 : 0 : cp_cons = RING_CMP(cpr->cp_ring_struct, *tmp_raw_cons);
348 : 0 : rxcmp = (struct rx_pkt_cmpl *)
349 : 0 : &cpr->cp_desc_ring[cp_cons];
350 : : }
351 : :
352 : : #ifdef BNXT_DEBUG
353 : : bnxt_dump_cmpl(cp_cons, rxcmp);
354 : : #endif
355 : :
356 : 0 : ag_cons = rxcmp->opaque;
357 : : RTE_ASSERT(ag_cons <= rxr->ag_ring_struct->ring_mask);
358 : 0 : ag_buf = &rxr->ag_buf_ring[ag_cons];
359 : 0 : ag_mbuf = *ag_buf;
360 : : RTE_ASSERT(ag_mbuf != NULL);
361 : :
362 : 0 : ag_mbuf->data_len = rte_le_to_cpu_16(rxcmp->len);
363 : :
364 : 0 : mbuf->nb_segs++;
365 : 0 : mbuf->pkt_len += ag_mbuf->data_len;
366 : :
367 : 0 : last->next = ag_mbuf;
368 : : last = ag_mbuf;
369 : :
370 : 0 : *ag_buf = NULL;
371 : :
372 : : /*
373 : : * As aggregation buffer consumed out of order in TPA module,
374 : : * use bitmap to track freed slots to be allocated and notified
375 : : * to NIC
376 : : */
377 : 0 : rte_bitmap_set(rxr->ag_bitmap, ag_cons);
378 : : }
379 : 0 : last->next = NULL;
380 : 0 : bnxt_prod_ag_mbuf(rxq);
381 : 0 : return 0;
382 : : }
383 : :
384 : 0 : static int bnxt_discard_rx(struct bnxt *bp, struct bnxt_cp_ring_info *cpr,
385 : : uint32_t *raw_cons, void *cmp)
386 : : {
387 : : struct rx_pkt_cmpl *rxcmp = cmp;
388 : 0 : uint32_t tmp_raw_cons = *raw_cons;
389 : : uint8_t cmp_type, agg_bufs = 0;
390 : :
391 : 0 : cmp_type = CMP_TYPE(rxcmp);
392 : :
393 [ # # ]: 0 : if (cmp_type == CMPL_BASE_TYPE_RX_L2) {
394 : 0 : agg_bufs = BNXT_RX_L2_AGG_BUFS(rxcmp);
395 [ # # ]: 0 : } else if (cmp_type == RX_TPA_END_CMPL_TYPE_RX_TPA_END) {
396 : : struct rx_tpa_end_cmpl *tpa_end = cmp;
397 : :
398 [ # # ]: 0 : if (BNXT_CHIP_P5(bp))
399 : : return 0;
400 : :
401 : 0 : agg_bufs = BNXT_TPA_END_AGG_BUFS(tpa_end);
402 : : }
403 : :
404 [ # # ]: 0 : if (agg_bufs) {
405 [ # # ]: 0 : if (!bnxt_agg_bufs_valid(cpr, agg_bufs, tmp_raw_cons))
406 : : return -EBUSY;
407 : : }
408 : 0 : *raw_cons = tmp_raw_cons;
409 : 0 : return 0;
410 : : }
411 : :
412 : 0 : static inline struct rte_mbuf *bnxt_tpa_end(
413 : : struct bnxt_rx_queue *rxq,
414 : : uint32_t *raw_cp_cons,
415 : : struct rx_tpa_end_cmpl *tpa_end,
416 : : struct rx_tpa_end_cmpl_hi *tpa_end1)
417 : : {
418 : 0 : struct bnxt_cp_ring_info *cpr = rxq->cp_ring;
419 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
420 : : uint16_t agg_id;
421 : : struct rte_mbuf *mbuf;
422 : : uint8_t agg_bufs;
423 : : uint8_t payload_offset;
424 : : struct bnxt_tpa_info *tpa_info;
425 : :
426 [ # # ]: 0 : if (unlikely(rxq->in_reset)) {
427 : 0 : PMD_DRV_LOG(ERR, "rxq->in_reset: raw_cp_cons:%d\n",
428 : : *raw_cp_cons);
429 : 0 : bnxt_discard_rx(rxq->bp, cpr, raw_cp_cons, tpa_end);
430 : 0 : return NULL;
431 : : }
432 : :
433 [ # # ]: 0 : if (BNXT_CHIP_P5(rxq->bp)) {
434 : : struct rx_tpa_v2_end_cmpl *th_tpa_end;
435 : : struct rx_tpa_v2_end_cmpl_hi *th_tpa_end1;
436 : :
437 : : th_tpa_end = (void *)tpa_end;
438 : : th_tpa_end1 = (void *)tpa_end1;
439 : 0 : agg_id = BNXT_TPA_END_AGG_ID_TH(th_tpa_end);
440 : 0 : agg_bufs = BNXT_TPA_END_AGG_BUFS_TH(th_tpa_end1);
441 : 0 : payload_offset = th_tpa_end1->payload_offset;
442 : : } else {
443 : 0 : agg_id = BNXT_TPA_END_AGG_ID(tpa_end);
444 : 0 : agg_bufs = BNXT_TPA_END_AGG_BUFS(tpa_end);
445 [ # # ]: 0 : if (!bnxt_agg_bufs_valid(cpr, agg_bufs, *raw_cp_cons))
446 : : return NULL;
447 : 0 : payload_offset = tpa_end->payload_offset;
448 : : }
449 : :
450 : 0 : tpa_info = &rxr->tpa_info[agg_id];
451 : 0 : mbuf = tpa_info->mbuf;
452 : : RTE_ASSERT(mbuf != NULL);
453 : :
454 [ # # ]: 0 : if (agg_bufs) {
455 : 0 : bnxt_rx_pages(rxq, mbuf, raw_cp_cons, agg_bufs, tpa_info);
456 : : }
457 : 0 : mbuf->l4_len = payload_offset;
458 : :
459 : 0 : struct rte_mbuf *new_data = __bnxt_alloc_rx_data(rxq->mb_pool);
460 : : RTE_ASSERT(new_data != NULL);
461 [ # # ]: 0 : if (!new_data) {
462 : 0 : __atomic_fetch_add(&rxq->rx_mbuf_alloc_fail, 1, __ATOMIC_RELAXED);
463 : 0 : return NULL;
464 : : }
465 : 0 : tpa_info->mbuf = new_data;
466 : :
467 : 0 : return mbuf;
468 : : }
469 : :
470 : : uint32_t bnxt_ptype_table[BNXT_PTYPE_TBL_DIM] __rte_cache_aligned;
471 : :
472 : : static void __rte_cold
473 : 0 : bnxt_init_ptype_table(void)
474 : : {
475 : : uint32_t *pt = bnxt_ptype_table;
476 : : static bool initialized;
477 : : int ip6, tun, type;
478 : : uint32_t l3;
479 : : int i;
480 : :
481 [ # # ]: 0 : if (initialized)
482 : : return;
483 : :
484 [ # # ]: 0 : for (i = 0; i < BNXT_PTYPE_TBL_DIM; i++) {
485 [ # # ]: 0 : if (i & BNXT_PTYPE_TBL_VLAN_MSK)
486 : 0 : pt[i] = RTE_PTYPE_L2_ETHER_VLAN;
487 : : else
488 : 0 : pt[i] = RTE_PTYPE_L2_ETHER;
489 : :
490 : 0 : ip6 = !!(i & BNXT_PTYPE_TBL_IP_VER_MSK);
491 : 0 : tun = !!(i & BNXT_PTYPE_TBL_TUN_MSK);
492 : 0 : type = (i & BNXT_PTYPE_TBL_TYPE_MSK) >> BNXT_PTYPE_TBL_TYPE_SFT;
493 : :
494 [ # # ]: 0 : if (!tun && !ip6)
495 : : l3 = RTE_PTYPE_L3_IPV4_EXT_UNKNOWN;
496 [ # # ]: 0 : else if (!tun && ip6)
497 : : l3 = RTE_PTYPE_L3_IPV6_EXT_UNKNOWN;
498 [ # # ]: 0 : else if (tun && !ip6)
499 : : l3 = RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN;
500 : : else
501 : : l3 = RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN;
502 : :
503 [ # # # # : 0 : switch (type) {
# ]
504 : 0 : case BNXT_PTYPE_TBL_TYPE_ICMP:
505 [ # # ]: 0 : if (tun)
506 : 0 : pt[i] |= l3 | RTE_PTYPE_INNER_L4_ICMP;
507 : : else
508 : 0 : pt[i] |= l3 | RTE_PTYPE_L4_ICMP;
509 : : break;
510 : 0 : case BNXT_PTYPE_TBL_TYPE_TCP:
511 [ # # ]: 0 : if (tun)
512 : 0 : pt[i] |= l3 | RTE_PTYPE_INNER_L4_TCP;
513 : : else
514 : 0 : pt[i] |= l3 | RTE_PTYPE_L4_TCP;
515 : : break;
516 : 0 : case BNXT_PTYPE_TBL_TYPE_UDP:
517 [ # # ]: 0 : if (tun)
518 : 0 : pt[i] |= l3 | RTE_PTYPE_INNER_L4_UDP;
519 : : else
520 : 0 : pt[i] |= l3 | RTE_PTYPE_L4_UDP;
521 : : break;
522 : 0 : case BNXT_PTYPE_TBL_TYPE_IP:
523 : 0 : pt[i] |= l3;
524 : 0 : break;
525 : : }
526 : : }
527 : 0 : initialized = true;
528 : : }
529 : :
530 : : static uint32_t
531 : : bnxt_parse_pkt_type(struct rx_pkt_cmpl *rxcmp, struct rx_pkt_cmpl_hi *rxcmp1)
532 : : {
533 : : uint32_t flags_type, flags2;
534 : : uint8_t index;
535 : :
536 : 0 : flags_type = rte_le_to_cpu_16(rxcmp->flags_type);
537 : 0 : flags2 = rte_le_to_cpu_32(rxcmp1->flags2);
538 : :
539 : : /* Validate ptype table indexing at build time. */
540 : : bnxt_check_ptype_constants();
541 : :
542 : : /*
543 : : * Index format:
544 : : * bit 0: Set if IP tunnel encapsulated packet.
545 : : * bit 1: Set if IPv6 packet, clear if IPv4.
546 : : * bit 2: Set if VLAN tag present.
547 : : * bits 3-6: Four-bit hardware packet type field.
548 : : */
549 : 0 : index = BNXT_CMPL_ITYPE_TO_IDX(flags_type) |
550 : 0 : BNXT_CMPL_VLAN_TUN_TO_IDX(flags2) |
551 : 0 : BNXT_CMPL_IP_VER_TO_IDX(flags2);
552 : :
553 : 0 : return bnxt_ptype_table[index];
554 : : }
555 : :
556 : : static void __rte_cold
557 : 0 : bnxt_init_ol_flags_tables(struct bnxt_rx_queue *rxq)
558 : : {
559 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
560 : : struct rte_eth_conf *dev_conf;
561 : : bool outer_cksum_enabled;
562 : : uint64_t offloads;
563 : : uint32_t *pt;
564 : : int i;
565 : :
566 : 0 : dev_conf = &rxq->bp->eth_dev->data->dev_conf;
567 : 0 : offloads = dev_conf->rxmode.offloads;
568 : :
569 : 0 : outer_cksum_enabled = !!(offloads & (RTE_ETH_RX_OFFLOAD_OUTER_IPV4_CKSUM |
570 : : RTE_ETH_RX_OFFLOAD_OUTER_UDP_CKSUM));
571 : :
572 : : /* Initialize ol_flags table. */
573 : 0 : pt = rxr->ol_flags_table;
574 [ # # ]: 0 : for (i = 0; i < BNXT_OL_FLAGS_TBL_DIM; i++) {
575 : 0 : pt[i] = 0;
576 : :
577 [ # # ]: 0 : if (BNXT_RX_VLAN_STRIP_EN(rxq->bp)) {
578 [ # # ]: 0 : if (i & RX_PKT_CMPL_FLAGS2_META_FORMAT_VLAN)
579 : 0 : pt[i] |= RTE_MBUF_F_RX_VLAN | RTE_MBUF_F_RX_VLAN_STRIPPED;
580 : : }
581 : :
582 [ # # ]: 0 : if (i & (RX_PKT_CMPL_FLAGS2_T_IP_CS_CALC << 3)) {
583 : : /* Tunnel case. */
584 [ # # ]: 0 : if (outer_cksum_enabled) {
585 [ # # ]: 0 : if (i & RX_PKT_CMPL_FLAGS2_IP_CS_CALC)
586 : 0 : pt[i] |= RTE_MBUF_F_RX_IP_CKSUM_GOOD;
587 : :
588 [ # # ]: 0 : if (i & RX_PKT_CMPL_FLAGS2_L4_CS_CALC)
589 : 0 : pt[i] |= RTE_MBUF_F_RX_L4_CKSUM_GOOD;
590 : :
591 [ # # ]: 0 : if (i & RX_PKT_CMPL_FLAGS2_T_L4_CS_CALC)
592 : 0 : pt[i] |= RTE_MBUF_F_RX_OUTER_L4_CKSUM_GOOD;
593 : : } else {
594 [ # # ]: 0 : if (i & RX_PKT_CMPL_FLAGS2_T_IP_CS_CALC)
595 : 0 : pt[i] |= RTE_MBUF_F_RX_IP_CKSUM_GOOD;
596 : :
597 [ # # ]: 0 : if (i & RX_PKT_CMPL_FLAGS2_T_L4_CS_CALC)
598 : 0 : pt[i] |= RTE_MBUF_F_RX_L4_CKSUM_GOOD;
599 : : }
600 : : } else {
601 : : /* Non-tunnel case. */
602 [ # # ]: 0 : if (i & RX_PKT_CMPL_FLAGS2_IP_CS_CALC)
603 : 0 : pt[i] |= RTE_MBUF_F_RX_IP_CKSUM_GOOD;
604 : :
605 [ # # ]: 0 : if (i & RX_PKT_CMPL_FLAGS2_L4_CS_CALC)
606 : 0 : pt[i] |= RTE_MBUF_F_RX_L4_CKSUM_GOOD;
607 : : }
608 : : }
609 : :
610 : : /* Initialize checksum error table. */
611 : 0 : pt = rxr->ol_flags_err_table;
612 [ # # ]: 0 : for (i = 0; i < BNXT_OL_FLAGS_ERR_TBL_DIM; i++) {
613 : 0 : pt[i] = 0;
614 : :
615 [ # # ]: 0 : if (i & (RX_PKT_CMPL_FLAGS2_T_IP_CS_CALC << 2)) {
616 : : /* Tunnel case. */
617 [ # # ]: 0 : if (outer_cksum_enabled) {
618 [ # # ]: 0 : if (i & (RX_PKT_CMPL_ERRORS_IP_CS_ERROR >> 4))
619 : 0 : pt[i] |= RTE_MBUF_F_RX_IP_CKSUM_BAD;
620 : :
621 [ # # ]: 0 : if (i & (RX_PKT_CMPL_ERRORS_T_IP_CS_ERROR >> 4))
622 : 0 : pt[i] |= RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD;
623 : :
624 [ # # ]: 0 : if (i & (RX_PKT_CMPL_ERRORS_L4_CS_ERROR >> 4))
625 : 0 : pt[i] |= RTE_MBUF_F_RX_L4_CKSUM_BAD;
626 : :
627 [ # # ]: 0 : if (i & (RX_PKT_CMPL_ERRORS_T_L4_CS_ERROR >> 4))
628 : 0 : pt[i] |= RTE_MBUF_F_RX_OUTER_L4_CKSUM_BAD;
629 : : } else {
630 [ # # ]: 0 : if (i & (RX_PKT_CMPL_ERRORS_T_IP_CS_ERROR >> 4))
631 : 0 : pt[i] |= RTE_MBUF_F_RX_IP_CKSUM_BAD;
632 : :
633 [ # # ]: 0 : if (i & (RX_PKT_CMPL_ERRORS_T_L4_CS_ERROR >> 4))
634 : 0 : pt[i] |= RTE_MBUF_F_RX_L4_CKSUM_BAD;
635 : : }
636 : : } else {
637 : : /* Non-tunnel case. */
638 [ # # ]: 0 : if (i & (RX_PKT_CMPL_ERRORS_IP_CS_ERROR >> 4))
639 : 0 : pt[i] |= RTE_MBUF_F_RX_IP_CKSUM_BAD;
640 : :
641 [ # # ]: 0 : if (i & (RX_PKT_CMPL_ERRORS_L4_CS_ERROR >> 4))
642 : 0 : pt[i] |= RTE_MBUF_F_RX_L4_CKSUM_BAD;
643 : : }
644 : : }
645 : 0 : }
646 : :
647 : : static void
648 : 0 : bnxt_set_ol_flags(struct bnxt_rx_ring_info *rxr, struct rx_pkt_cmpl *rxcmp,
649 : : struct rx_pkt_cmpl_hi *rxcmp1, struct rte_mbuf *mbuf)
650 : : {
651 : : uint16_t flags_type, errors, flags;
652 : : uint64_t ol_flags;
653 : :
654 : 0 : flags_type = rte_le_to_cpu_16(rxcmp->flags_type);
655 : :
656 : 0 : flags = rte_le_to_cpu_32(rxcmp1->flags2) &
657 : : (RX_PKT_CMPL_FLAGS2_IP_CS_CALC |
658 : : RX_PKT_CMPL_FLAGS2_L4_CS_CALC |
659 : : RX_PKT_CMPL_FLAGS2_T_IP_CS_CALC |
660 : : RX_PKT_CMPL_FLAGS2_T_L4_CS_CALC |
661 : : RX_PKT_CMPL_FLAGS2_META_FORMAT_VLAN);
662 : :
663 : 0 : flags |= (flags & RX_PKT_CMPL_FLAGS2_T_IP_CS_CALC) << 3;
664 : 0 : errors = rte_le_to_cpu_16(rxcmp1->errors_v2) &
665 : : (RX_PKT_CMPL_ERRORS_IP_CS_ERROR |
666 : : RX_PKT_CMPL_ERRORS_L4_CS_ERROR |
667 : : RX_PKT_CMPL_ERRORS_T_IP_CS_ERROR |
668 : : RX_PKT_CMPL_ERRORS_T_L4_CS_ERROR);
669 : 0 : errors = (errors >> 4) & flags;
670 : :
671 : 0 : ol_flags = rxr->ol_flags_table[flags & ~errors];
672 : :
673 [ # # ]: 0 : if (unlikely(errors)) {
674 : 0 : errors |= (flags & RX_PKT_CMPL_FLAGS2_T_IP_CS_CALC) << 2;
675 : 0 : ol_flags |= rxr->ol_flags_err_table[errors];
676 : : }
677 : :
678 [ # # ]: 0 : if (flags_type & RX_PKT_CMPL_FLAGS_RSS_VALID) {
679 : 0 : mbuf->hash.rss = rte_le_to_cpu_32(rxcmp->rss_hash);
680 : 0 : ol_flags |= RTE_MBUF_F_RX_RSS_HASH;
681 : : }
682 : :
683 [ # # ]: 0 : if (unlikely((flags_type & RX_PKT_CMPL_FLAGS_MASK) ==
684 : : RX_PKT_CMPL_FLAGS_ITYPE_PTP_W_TIMESTAMP))
685 : 0 : ol_flags |= RTE_MBUF_F_RX_IEEE1588_PTP | RTE_MBUF_F_RX_IEEE1588_TMST;
686 : :
687 : 0 : mbuf->ol_flags = ol_flags;
688 : 0 : }
689 : :
690 : : static void
691 : 0 : bnxt_get_rx_ts_p5(struct bnxt *bp, uint32_t rx_ts_cmpl)
692 : : {
693 : 0 : struct bnxt_ptp_cfg *ptp = bp->ptp_cfg;
694 : : uint64_t last_hwrm_time = 0;
695 : : uint64_t pkt_time = 0;
696 : :
697 [ # # # # ]: 0 : if (!BNXT_CHIP_P5(bp) || !ptp)
698 : : return;
699 : :
700 : : /* On P5, Rx timestamps are provided directly in the
701 : : * Rx completion records to the driver. Only 32 bits of
702 : : * the timestamp is present in the completion. Driver needs
703 : : * to read the current 48 bit free running timer using the
704 : : * HWRM_PORT_TS_QUERY command and combine the upper 16 bits
705 : : * from the HWRM response with the lower 32 bits in the
706 : : * Rx completion to produce the 48 bit timestamp for the Rx packet
707 : : */
708 : 0 : rte_spinlock_lock(&ptp->ptp_lock);
709 : 0 : last_hwrm_time = ptp->old_time;
710 : : rte_spinlock_unlock(&ptp->ptp_lock);
711 : 0 : pkt_time = (last_hwrm_time & BNXT_PTP_CURRENT_TIME_MASK) | rx_ts_cmpl;
712 [ # # ]: 0 : if (rx_ts_cmpl < (uint32_t)last_hwrm_time) {
713 : : /* timer has rolled over */
714 : 0 : pkt_time += (1ULL << 32);
715 : : }
716 : 0 : ptp->rx_timestamp = pkt_time;
717 : : }
718 : :
719 : : static uint32_t
720 : 0 : bnxt_ulp_set_mark_in_mbuf(struct bnxt *bp, struct rx_pkt_cmpl_hi *rxcmp1,
721 : : struct rte_mbuf *mbuf, uint32_t *vfr_flag)
722 : : {
723 : : uint32_t cfa_code;
724 : : uint32_t meta_fmt;
725 : : uint32_t meta;
726 : : bool gfid = false;
727 : : uint32_t mark_id;
728 : : uint32_t flags2;
729 : : uint32_t gfid_support = 0;
730 : : int rc;
731 : :
732 [ # # ]: 0 : if (BNXT_GFID_ENABLED(bp))
733 : : gfid_support = 1;
734 : :
735 : 0 : cfa_code = rte_le_to_cpu_16(rxcmp1->cfa_code);
736 : 0 : flags2 = rte_le_to_cpu_32(rxcmp1->flags2);
737 : 0 : meta = rte_le_to_cpu_32(rxcmp1->metadata);
738 : :
739 : : /*
740 : : * The flags field holds extra bits of info from [6:4]
741 : : * which indicate if the flow is in TCAM or EM or EEM
742 : : */
743 : 0 : meta_fmt = (flags2 & BNXT_CFA_META_FMT_MASK) >>
744 : : BNXT_CFA_META_FMT_SHFT;
745 : :
746 [ # # # # ]: 0 : switch (meta_fmt) {
747 : 0 : case 0:
748 [ # # ]: 0 : if (gfid_support) {
749 : : /* Not an LFID or GFID, a flush cmd. */
750 : 0 : goto skip_mark;
751 : : } else {
752 : : /* LFID mode, no vlan scenario */
753 : : gfid = false;
754 : : }
755 : : break;
756 : 0 : case 4:
757 : : case 5:
758 : : /*
759 : : * EM/TCAM case
760 : : * Assume that EM doesn't support Mark due to GFID
761 : : * collisions with EEM. Simply return without setting the mark
762 : : * in the mbuf.
763 : : */
764 [ # # ]: 0 : if (BNXT_CFA_META_EM_TEST(meta)) {
765 : : /*This is EM hit {EM(1), GFID[27:16], 19'd0 or vtag } */
766 : : gfid = true;
767 : 0 : meta >>= BNXT_RX_META_CFA_CODE_SHIFT;
768 : 0 : cfa_code |= meta << BNXT_CFA_CODE_META_SHIFT;
769 : : } else {
770 : : /*
771 : : * It is a TCAM entry, so it is an LFID.
772 : : * The TCAM IDX and Mode can also be determined
773 : : * by decoding the meta_data. We are not
774 : : * using these for now.
775 : : */
776 : : }
777 : : break;
778 : 0 : case 6:
779 : : case 7:
780 : : /* EEM Case, only using gfid in EEM for now. */
781 : : gfid = true;
782 : :
783 : : /*
784 : : * For EEM flows, The first part of cfa_code is 16 bits.
785 : : * The second part is embedded in the
786 : : * metadata field from bit 19 onwards. The driver needs to
787 : : * ignore the first 19 bits of metadata and use the next 12
788 : : * bits as higher 12 bits of cfa_code.
789 : : */
790 : 0 : meta >>= BNXT_RX_META_CFA_CODE_SHIFT;
791 : 0 : cfa_code |= meta << BNXT_CFA_CODE_META_SHIFT;
792 : 0 : break;
793 : : default:
794 : : /* For other values, the cfa_code is assumed to be an LFID. */
795 : : break;
796 : : }
797 : :
798 : 0 : rc = ulp_mark_db_mark_get(bp->ulp_ctx, gfid,
799 : : cfa_code, vfr_flag, &mark_id);
800 [ # # ]: 0 : if (!rc) {
801 : : /* VF to VFR Rx path. So, skip mark_id injection in mbuf */
802 [ # # # # ]: 0 : if (vfr_flag && *vfr_flag)
803 : 0 : return mark_id;
804 : : /* Got the mark, write it to the mbuf and return */
805 : 0 : mbuf->hash.fdir.hi = mark_id;
806 : 0 : *bnxt_cfa_code_dynfield(mbuf) = cfa_code & 0xffffffffull;
807 : 0 : mbuf->hash.fdir.id = rxcmp1->cfa_code;
808 : 0 : mbuf->ol_flags |= RTE_MBUF_F_RX_FDIR | RTE_MBUF_F_RX_FDIR_ID;
809 : 0 : return mark_id;
810 : : }
811 : :
812 : 0 : skip_mark:
813 : 0 : mbuf->hash.fdir.hi = 0;
814 : :
815 : 0 : return 0;
816 : : }
817 : :
818 : 0 : void bnxt_set_mark_in_mbuf(struct bnxt *bp,
819 : : struct rx_pkt_cmpl_hi *rxcmp1,
820 : : struct rte_mbuf *mbuf)
821 : : {
822 : : uint32_t cfa_code = 0;
823 : :
824 [ # # ]: 0 : if (unlikely(bp->mark_table == NULL))
825 : : return;
826 : :
827 : 0 : cfa_code = rte_le_to_cpu_16(rxcmp1->cfa_code);
828 [ # # ]: 0 : if (!cfa_code)
829 : : return;
830 : :
831 [ # # ]: 0 : if (cfa_code && !bp->mark_table[cfa_code].valid)
832 : : return;
833 : :
834 : 0 : mbuf->hash.fdir.hi = bp->mark_table[cfa_code].mark_id;
835 : 0 : mbuf->ol_flags |= RTE_MBUF_F_RX_FDIR | RTE_MBUF_F_RX_FDIR_ID;
836 : : }
837 : :
838 : 0 : static int bnxt_rx_pkt(struct rte_mbuf **rx_pkt,
839 : : struct bnxt_rx_queue *rxq, uint32_t *raw_cons)
840 : : {
841 : 0 : struct bnxt_cp_ring_info *cpr = rxq->cp_ring;
842 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
843 : : struct rx_pkt_cmpl *rxcmp;
844 : : struct rx_pkt_cmpl_hi *rxcmp1;
845 : 0 : uint32_t tmp_raw_cons = *raw_cons;
846 : 0 : uint16_t cons, raw_prod, cp_cons =
847 : 0 : RING_CMP(cpr->cp_ring_struct, tmp_raw_cons);
848 : : struct rte_mbuf *mbuf;
849 : : int rc = 0;
850 : : uint8_t agg_buf = 0;
851 : : uint16_t cmp_type;
852 : 0 : uint32_t vfr_flag = 0, mark_id = 0;
853 : 0 : struct bnxt *bp = rxq->bp;
854 : :
855 : 0 : rxcmp = (struct rx_pkt_cmpl *)
856 : 0 : &cpr->cp_desc_ring[cp_cons];
857 : :
858 : 0 : cmp_type = CMP_TYPE(rxcmp);
859 : :
860 [ # # ]: 0 : if (cmp_type == RX_TPA_V2_ABUF_CMPL_TYPE_RX_TPA_AGG) {
861 : : struct rx_tpa_v2_abuf_cmpl *rx_agg = (void *)rxcmp;
862 : 0 : uint16_t agg_id = rte_cpu_to_le_16(rx_agg->agg_id);
863 : : struct bnxt_tpa_info *tpa_info;
864 : :
865 : 0 : tpa_info = &rxr->tpa_info[agg_id];
866 : : RTE_ASSERT(tpa_info->agg_count < 16);
867 : 0 : tpa_info->agg_arr[tpa_info->agg_count++] = *rx_agg;
868 : : rc = -EINVAL; /* Continue w/o new mbuf */
869 : 0 : goto next_rx;
870 : : }
871 : :
872 : 0 : tmp_raw_cons = NEXT_RAW_CMP(tmp_raw_cons);
873 : 0 : cp_cons = RING_CMP(cpr->cp_ring_struct, tmp_raw_cons);
874 : 0 : rxcmp1 = (struct rx_pkt_cmpl_hi *)&cpr->cp_desc_ring[cp_cons];
875 : :
876 [ # # ]: 0 : if (!bnxt_cpr_cmp_valid(rxcmp1, tmp_raw_cons,
877 : : cpr->cp_ring_struct->ring_size))
878 : : return -EBUSY;
879 : :
880 : 0 : if (cmp_type == RX_TPA_START_CMPL_TYPE_RX_TPA_START ||
881 [ # # ]: 0 : cmp_type == RX_TPA_START_V2_CMPL_TYPE_RX_TPA_START_V2) {
882 : 0 : bnxt_tpa_start(rxq, (struct rx_tpa_start_cmpl *)rxcmp,
883 : : (struct rx_tpa_start_cmpl_hi *)rxcmp1);
884 : : rc = -EINVAL; /* Continue w/o new mbuf */
885 : 0 : goto next_rx;
886 [ # # ]: 0 : } else if (cmp_type == RX_TPA_END_CMPL_TYPE_RX_TPA_END) {
887 : 0 : mbuf = bnxt_tpa_end(rxq, &tmp_raw_cons,
888 : : (struct rx_tpa_end_cmpl *)rxcmp,
889 : : (struct rx_tpa_end_cmpl_hi *)rxcmp1);
890 [ # # ]: 0 : if (unlikely(!mbuf))
891 : : return -EBUSY;
892 : 0 : *rx_pkt = mbuf;
893 : 0 : goto next_rx;
894 : 0 : } else if ((cmp_type != CMPL_BASE_TYPE_RX_L2) &&
895 [ # # ]: 0 : (cmp_type != CMPL_BASE_TYPE_RX_L2_V2)) {
896 : : rc = -EINVAL;
897 : 0 : goto next_rx;
898 : : }
899 : :
900 : 0 : agg_buf = BNXT_RX_L2_AGG_BUFS(rxcmp);
901 [ # # # # ]: 0 : if (agg_buf && !bnxt_agg_bufs_valid(cpr, agg_buf, tmp_raw_cons))
902 : : return -EBUSY;
903 : :
904 : 0 : raw_prod = rxr->rx_raw_prod;
905 : :
906 : 0 : cons = rxcmp->opaque;
907 [ # # ]: 0 : if (unlikely(cons != rxr->rx_next_cons)) {
908 : 0 : bnxt_discard_rx(bp, cpr, &tmp_raw_cons, rxcmp);
909 : 0 : PMD_DRV_LOG(ERR, "RX cons %x != expected cons %x\n",
910 : : cons, rxr->rx_next_cons);
911 : : bnxt_sched_ring_reset(rxq);
912 : : rc = -EBUSY;
913 : 0 : goto next_rx;
914 : : }
915 : : mbuf = bnxt_consume_rx_buf(rxr, cons);
916 [ # # ]: 0 : if (mbuf == NULL)
917 : : return -EBUSY;
918 : :
919 : 0 : mbuf->data_off = RTE_PKTMBUF_HEADROOM;
920 : 0 : mbuf->nb_segs = 1;
921 : 0 : mbuf->next = NULL;
922 : 0 : mbuf->pkt_len = rxcmp->len;
923 : 0 : mbuf->data_len = mbuf->pkt_len;
924 : 0 : mbuf->port = rxq->port_id;
925 : :
926 [ # # ]: 0 : if (unlikely((rte_le_to_cpu_16(rxcmp->flags_type) &
927 : : RX_PKT_CMPL_FLAGS_MASK) ==
928 : 0 : RX_PKT_CMPL_FLAGS_ITYPE_PTP_W_TIMESTAMP) ||
929 [ # # ]: 0 : bp->ptp_all_rx_tstamp)
930 : 0 : bnxt_get_rx_ts_p5(rxq->bp, rxcmp1->reorder);
931 : :
932 [ # # ]: 0 : if (cmp_type == CMPL_BASE_TYPE_RX_L2_V2) {
933 : 0 : bnxt_parse_csum_v2(mbuf, rxcmp1);
934 : 0 : bnxt_parse_pkt_type_v2(mbuf, rxcmp, rxcmp1);
935 : : bnxt_rx_vlan_v2(mbuf, rxcmp, rxcmp1);
936 : : /* TODO Add support for cfa_code parsing */
937 : 0 : goto reuse_rx_mbuf;
938 : : }
939 : :
940 : 0 : bnxt_set_ol_flags(rxr, rxcmp, rxcmp1, mbuf);
941 : :
942 [ # # ]: 0 : mbuf->packet_type = bnxt_parse_pkt_type(rxcmp, rxcmp1);
943 : :
944 : : bnxt_set_vlan(rxcmp1, mbuf);
945 : :
946 [ # # # # ]: 0 : if (BNXT_TRUFLOW_EN(bp))
947 : 0 : mark_id = bnxt_ulp_set_mark_in_mbuf(rxq->bp, rxcmp1, mbuf,
948 : : &vfr_flag);
949 : : else
950 : 0 : bnxt_set_mark_in_mbuf(rxq->bp, rxcmp1, mbuf);
951 : :
952 : 0 : reuse_rx_mbuf:
953 [ # # ]: 0 : if (agg_buf)
954 : 0 : bnxt_rx_pages(rxq, mbuf, &tmp_raw_cons, agg_buf, NULL);
955 : :
956 : : #ifdef BNXT_DEBUG
957 : : if (rxcmp1->errors_v2 & RX_CMP_L2_ERRORS) {
958 : : /* Re-install the mbuf back to the rx ring */
959 : : bnxt_reuse_rx_mbuf(rxr, cons, mbuf);
960 : :
961 : : rc = -EIO;
962 : : goto next_rx;
963 : : }
964 : : #endif
965 : : /*
966 : : * TODO: Redesign this....
967 : : * If the allocation fails, the packet does not get received.
968 : : * Simply returning this will result in slowly falling behind
969 : : * on the producer ring buffers.
970 : : * Instead, "filling up" the producer just before ringing the
971 : : * doorbell could be a better solution since it will let the
972 : : * producer ring starve until memory is available again pushing
973 : : * the drops into hardware and getting them out of the driver
974 : : * allowing recovery to a full producer ring.
975 : : *
976 : : * This could also help with cache usage by preventing per-packet
977 : : * calls in favour of a tight loop with the same function being called
978 : : * in it.
979 : : */
980 : 0 : raw_prod = RING_NEXT(raw_prod);
981 [ # # ]: 0 : if (bnxt_alloc_rx_data(rxq, rxr, raw_prod)) {
982 : 0 : PMD_DRV_LOG(ERR, "mbuf alloc failed with prod=0x%x\n",
983 : : raw_prod);
984 : : rc = -ENOMEM;
985 : 0 : goto rx;
986 : : }
987 : 0 : rxr->rx_raw_prod = raw_prod;
988 : 0 : rx:
989 : 0 : rxr->rx_next_cons = RING_IDX(rxr->rx_ring_struct, RING_NEXT(cons));
990 : :
991 [ # # # # : 0 : if (BNXT_TRUFLOW_EN(bp) && (BNXT_VF_IS_TRUSTED(bp) || BNXT_PF(bp)) &&
# # # # ]
992 : : vfr_flag) {
993 : 0 : bnxt_vfr_recv(mark_id, rxq->queue_id, mbuf);
994 : : /* Now return an error so that nb_rx_pkts is not
995 : : * incremented.
996 : : * This packet was meant to be given to the representor.
997 : : * So no need to account the packet and give it to
998 : : * parent Rx burst function.
999 : : */
1000 : : rc = -ENODEV;
1001 : 0 : goto next_rx;
1002 : : }
1003 : : /*
1004 : : * All MBUFs are allocated with the same size under DPDK,
1005 : : * no optimization for rx_copy_thresh
1006 : : */
1007 : 0 : *rx_pkt = mbuf;
1008 : :
1009 : 0 : next_rx:
1010 : :
1011 : 0 : *raw_cons = tmp_raw_cons;
1012 : :
1013 : 0 : return rc;
1014 : : }
1015 : :
1016 : 0 : uint16_t bnxt_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts,
1017 : : uint16_t nb_pkts)
1018 : : {
1019 : : struct bnxt_rx_queue *rxq = rx_queue;
1020 : 0 : struct bnxt_cp_ring_info *cpr = rxq->cp_ring;
1021 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
1022 : 0 : uint16_t rx_raw_prod = rxr->rx_raw_prod;
1023 : 0 : uint16_t ag_raw_prod = rxr->ag_raw_prod;
1024 : 0 : uint32_t raw_cons = cpr->cp_raw_cons;
1025 : : bool alloc_failed = false;
1026 : : uint32_t cons;
1027 : : int nb_rx_pkts = 0;
1028 : : int nb_rep_rx_pkts = 0;
1029 : : struct rx_pkt_cmpl *rxcmp;
1030 : : int rc = 0;
1031 : : bool evt = false;
1032 : :
1033 [ # # ]: 0 : if (unlikely(is_bnxt_in_error(rxq->bp)))
1034 : : return 0;
1035 : :
1036 : : /* If Rx Q was stopped return */
1037 [ # # ]: 0 : if (unlikely(!rxq->rx_started))
1038 : : return 0;
1039 : :
1040 : : #if defined(RTE_ARCH_X86) || defined(RTE_ARCH_ARM64)
1041 : : /*
1042 : : * Replenish buffers if needed when a transition has been made from
1043 : : * vector- to non-vector- receive processing.
1044 : : */
1045 [ # # ]: 0 : while (unlikely(rxq->rxrearm_nb)) {
1046 [ # # ]: 0 : if (!bnxt_alloc_rx_data(rxq, rxr, rxq->rxrearm_start)) {
1047 : 0 : rxr->rx_raw_prod = rxq->rxrearm_start;
1048 [ # # ]: 0 : bnxt_db_write(&rxr->rx_db, rxr->rx_raw_prod);
1049 : 0 : rxq->rxrearm_start++;
1050 : 0 : rxq->rxrearm_nb--;
1051 : : } else {
1052 : : /* Retry allocation on next call. */
1053 : : break;
1054 : : }
1055 : : }
1056 : : #endif
1057 : :
1058 : : /* Handle RX burst request */
1059 : : while (1) {
1060 : 0 : cons = RING_CMP(cpr->cp_ring_struct, raw_cons);
1061 : 0 : rxcmp = (struct rx_pkt_cmpl *)&cpr->cp_desc_ring[cons];
1062 : :
1063 [ # # ]: 0 : if (!bnxt_cpr_cmp_valid(rxcmp, raw_cons,
1064 : : cpr->cp_ring_struct->ring_size))
1065 : : break;
1066 [ # # ]: 0 : if (CMP_TYPE(rxcmp) == CMPL_BASE_TYPE_HWRM_DONE) {
1067 : 0 : PMD_DRV_LOG(ERR, "Rx flush done\n");
1068 [ # # ]: 0 : } else if ((CMP_TYPE(rxcmp) >= CMPL_BASE_TYPE_RX_TPA_START_V2) &&
1069 : : (CMP_TYPE(rxcmp) <= RX_TPA_V2_ABUF_CMPL_TYPE_RX_TPA_AGG)) {
1070 : 0 : rc = bnxt_rx_pkt(&rx_pkts[nb_rx_pkts], rxq, &raw_cons);
1071 [ # # ]: 0 : if (!rc)
1072 : 0 : nb_rx_pkts++;
1073 [ # # ]: 0 : else if (rc == -EBUSY) /* partial completion */
1074 : : break;
1075 [ # # ]: 0 : else if (rc == -ENODEV) /* completion for representor */
1076 : 0 : nb_rep_rx_pkts++;
1077 [ # # ]: 0 : else if (rc == -ENOMEM) {
1078 : 0 : nb_rx_pkts++;
1079 : : alloc_failed = true;
1080 : : }
1081 : : } else if (!BNXT_NUM_ASYNC_CPR(rxq->bp)) {
1082 : : evt =
1083 : : bnxt_event_hwrm_resp_handler(rxq->bp,
1084 : : (struct cmpl_base *)rxcmp);
1085 : : /* If the async event is Fatal error, return */
1086 : : if (unlikely(is_bnxt_in_error(rxq->bp)))
1087 : : goto done;
1088 : : }
1089 : :
1090 : 0 : raw_cons = NEXT_RAW_CMP(raw_cons);
1091 [ # # # # ]: 0 : if (nb_rx_pkts == nb_pkts || nb_rep_rx_pkts == nb_pkts || evt)
1092 : : break;
1093 : : }
1094 : :
1095 : 0 : cpr->cp_raw_cons = raw_cons;
1096 [ # # ]: 0 : if (!nb_rx_pkts && !nb_rep_rx_pkts && !evt) {
1097 : : /*
1098 : : * For PMD, there is no need to keep on pushing to REARM
1099 : : * the doorbell if there are no new completions
1100 : : */
1101 : 0 : goto done;
1102 : : }
1103 : :
1104 : : /* Ring the completion queue doorbell. */
1105 : 0 : bnxt_db_cq(cpr);
1106 : :
1107 : : /* Ring the receive descriptor doorbell. */
1108 [ # # ]: 0 : if (rx_raw_prod != rxr->rx_raw_prod)
1109 [ # # ]: 0 : bnxt_db_write(&rxr->rx_db, rxr->rx_raw_prod);
1110 : :
1111 : : /* Ring the AGG ring DB */
1112 [ # # ]: 0 : if (ag_raw_prod != rxr->ag_raw_prod)
1113 [ # # ]: 0 : bnxt_db_write(&rxr->ag_db, rxr->ag_raw_prod);
1114 : :
1115 : : /* Attempt to alloc Rx buf in case of a previous allocation failure. */
1116 [ # # ]: 0 : if (alloc_failed) {
1117 : : int cnt;
1118 : :
1119 : 0 : rx_raw_prod = RING_NEXT(rx_raw_prod);
1120 [ # # ]: 0 : for (cnt = 0; cnt < nb_rx_pkts + nb_rep_rx_pkts; cnt++) {
1121 : : struct rte_mbuf **rx_buf;
1122 : : uint16_t ndx;
1123 : :
1124 : 0 : ndx = RING_IDX(rxr->rx_ring_struct, rx_raw_prod + cnt);
1125 : 0 : rx_buf = &rxr->rx_buf_ring[ndx];
1126 : :
1127 : : /* Buffer already allocated for this index. */
1128 [ # # # # ]: 0 : if (*rx_buf != NULL && *rx_buf != &rxq->fake_mbuf)
1129 : 0 : continue;
1130 : :
1131 : : /* This slot is empty. Alloc buffer for Rx */
1132 [ # # ]: 0 : if (!bnxt_alloc_rx_data(rxq, rxr, rx_raw_prod + cnt)) {
1133 : 0 : rxr->rx_raw_prod = rx_raw_prod + cnt;
1134 [ # # ]: 0 : bnxt_db_write(&rxr->rx_db, rxr->rx_raw_prod);
1135 : : } else {
1136 : 0 : PMD_DRV_LOG(ERR, "Alloc mbuf failed\n");
1137 : 0 : break;
1138 : : }
1139 : : }
1140 : : }
1141 : :
1142 : 0 : done:
1143 : 0 : return nb_rx_pkts;
1144 : : }
1145 : :
1146 : 0 : void bnxt_free_rx_rings(struct bnxt *bp)
1147 : : {
1148 : : int i;
1149 : : struct bnxt_rx_queue *rxq;
1150 : :
1151 [ # # ]: 0 : if (!bp->rx_queues)
1152 : : return;
1153 : :
1154 [ # # ]: 0 : for (i = 0; i < (int)bp->rx_nr_rings; i++) {
1155 : 0 : rxq = bp->rx_queues[i];
1156 [ # # ]: 0 : if (!rxq)
1157 : 0 : continue;
1158 : :
1159 : 0 : bnxt_free_ring(rxq->rx_ring->rx_ring_struct);
1160 : 0 : rte_free(rxq->rx_ring->rx_ring_struct);
1161 : :
1162 : : /* Free the Aggregator ring */
1163 : 0 : bnxt_free_ring(rxq->rx_ring->ag_ring_struct);
1164 : 0 : rte_free(rxq->rx_ring->ag_ring_struct);
1165 : 0 : rxq->rx_ring->ag_ring_struct = NULL;
1166 : :
1167 : 0 : rte_free(rxq->rx_ring);
1168 : :
1169 : 0 : bnxt_free_ring(rxq->cp_ring->cp_ring_struct);
1170 : 0 : rte_free(rxq->cp_ring->cp_ring_struct);
1171 : 0 : rte_free(rxq->cp_ring);
1172 : :
1173 : 0 : rte_memzone_free(rxq->mz);
1174 : 0 : rxq->mz = NULL;
1175 : :
1176 : 0 : rte_free(rxq);
1177 : 0 : bp->rx_queues[i] = NULL;
1178 : : }
1179 : : }
1180 : :
1181 : 0 : int bnxt_init_rx_ring_struct(struct bnxt_rx_queue *rxq, unsigned int socket_id)
1182 : : {
1183 : : struct bnxt_cp_ring_info *cpr;
1184 : : struct bnxt_rx_ring_info *rxr;
1185 : : struct bnxt_ring *ring;
1186 : :
1187 : 0 : rxq->rx_buf_size = BNXT_MAX_PKT_LEN + sizeof(struct rte_mbuf);
1188 : :
1189 [ # # ]: 0 : if (rxq->rx_ring != NULL) {
1190 : : rxr = rxq->rx_ring;
1191 : : } else {
1192 : :
1193 : 0 : rxr = rte_zmalloc_socket("bnxt_rx_ring",
1194 : : sizeof(struct bnxt_rx_ring_info),
1195 : : RTE_CACHE_LINE_SIZE, socket_id);
1196 [ # # ]: 0 : if (rxr == NULL)
1197 : : return -ENOMEM;
1198 : 0 : rxq->rx_ring = rxr;
1199 : : }
1200 : :
1201 [ # # ]: 0 : if (rxr->rx_ring_struct == NULL) {
1202 : 0 : ring = rte_zmalloc_socket("bnxt_rx_ring_struct",
1203 : : sizeof(struct bnxt_ring),
1204 : : RTE_CACHE_LINE_SIZE, socket_id);
1205 [ # # ]: 0 : if (ring == NULL)
1206 : : return -ENOMEM;
1207 : 0 : rxr->rx_ring_struct = ring;
1208 : 0 : ring->ring_size = rte_align32pow2(rxq->nb_rx_desc);
1209 : 0 : ring->ring_mask = ring->ring_size - 1;
1210 : 0 : ring->bd = (void *)rxr->rx_desc_ring;
1211 : 0 : ring->bd_dma = rxr->rx_desc_mapping;
1212 : :
1213 : : /* Allocate extra rx ring entries for vector rx. */
1214 : 0 : ring->vmem_size = sizeof(struct rte_mbuf *) *
1215 : 0 : (ring->ring_size + BNXT_RX_EXTRA_MBUF_ENTRIES);
1216 : :
1217 : 0 : ring->vmem = (void **)&rxr->rx_buf_ring;
1218 : 0 : ring->fw_ring_id = INVALID_HW_RING_ID;
1219 : : }
1220 : :
1221 [ # # ]: 0 : if (rxq->cp_ring != NULL) {
1222 : : cpr = rxq->cp_ring;
1223 : : } else {
1224 : 0 : cpr = rte_zmalloc_socket("bnxt_rx_ring",
1225 : : sizeof(struct bnxt_cp_ring_info),
1226 : : RTE_CACHE_LINE_SIZE, socket_id);
1227 [ # # ]: 0 : if (cpr == NULL)
1228 : : return -ENOMEM;
1229 : 0 : rxq->cp_ring = cpr;
1230 : : }
1231 : :
1232 [ # # ]: 0 : if (cpr->cp_ring_struct == NULL) {
1233 : 0 : ring = rte_zmalloc_socket("bnxt_rx_ring_struct",
1234 : : sizeof(struct bnxt_ring),
1235 : : RTE_CACHE_LINE_SIZE, socket_id);
1236 [ # # ]: 0 : if (ring == NULL)
1237 : : return -ENOMEM;
1238 : 0 : cpr->cp_ring_struct = ring;
1239 : :
1240 : : /* Allocate two completion slots per entry in desc ring. */
1241 : 0 : ring->ring_size = rxr->rx_ring_struct->ring_size * 2;
1242 [ # # ]: 0 : if (bnxt_need_agg_ring(rxq->bp->eth_dev))
1243 : 0 : ring->ring_size *= AGG_RING_SIZE_FACTOR;
1244 : :
1245 : 0 : ring->ring_size = rte_align32pow2(ring->ring_size);
1246 : 0 : ring->ring_mask = ring->ring_size - 1;
1247 : 0 : ring->bd = (void *)cpr->cp_desc_ring;
1248 : 0 : ring->bd_dma = cpr->cp_desc_mapping;
1249 : 0 : ring->vmem_size = 0;
1250 : 0 : ring->vmem = NULL;
1251 : 0 : ring->fw_ring_id = INVALID_HW_RING_ID;
1252 : : }
1253 : :
1254 [ # # ]: 0 : if (!bnxt_need_agg_ring(rxq->bp->eth_dev))
1255 : : return 0;
1256 : :
1257 : 0 : rxr = rxq->rx_ring;
1258 : : /* Allocate Aggregator rings */
1259 : 0 : ring = rte_zmalloc_socket("bnxt_rx_ring_struct",
1260 : : sizeof(struct bnxt_ring),
1261 : : RTE_CACHE_LINE_SIZE, socket_id);
1262 [ # # ]: 0 : if (ring == NULL)
1263 : : return -ENOMEM;
1264 : 0 : rxr->ag_ring_struct = ring;
1265 : 0 : ring->ring_size = rte_align32pow2(rxq->nb_rx_desc *
1266 : : AGG_RING_SIZE_FACTOR);
1267 : 0 : ring->ring_mask = ring->ring_size - 1;
1268 : 0 : ring->bd = (void *)rxr->ag_desc_ring;
1269 : 0 : ring->bd_dma = rxr->ag_desc_mapping;
1270 : 0 : ring->vmem_size = ring->ring_size * sizeof(struct rte_mbuf *);
1271 : 0 : ring->vmem = (void **)&rxr->ag_buf_ring;
1272 : 0 : ring->fw_ring_id = INVALID_HW_RING_ID;
1273 : :
1274 : 0 : return 0;
1275 : : }
1276 : :
1277 : : static void bnxt_init_rxbds(struct bnxt_ring *ring, uint32_t type,
1278 : : uint16_t len)
1279 : : {
1280 : : uint32_t j;
1281 : 0 : struct rx_prod_pkt_bd *rx_bd_ring = (struct rx_prod_pkt_bd *)ring->bd;
1282 : :
1283 : 0 : if (!rx_bd_ring)
1284 : : return;
1285 [ # # # # ]: 0 : for (j = 0; j < ring->ring_size; j++) {
1286 : 0 : rx_bd_ring[j].flags_type = rte_cpu_to_le_16(type);
1287 : 0 : rx_bd_ring[j].len = rte_cpu_to_le_16(len);
1288 : 0 : rx_bd_ring[j].opaque = j;
1289 : : }
1290 : : }
1291 : :
1292 : 0 : int bnxt_init_one_rx_ring(struct bnxt_rx_queue *rxq)
1293 : : {
1294 : : struct bnxt_rx_ring_info *rxr;
1295 : : struct bnxt_ring *ring;
1296 : : uint32_t raw_prod, type;
1297 : : unsigned int i;
1298 : : uint16_t size;
1299 : :
1300 : : /* Initialize packet type table. */
1301 : 0 : bnxt_init_ptype_table();
1302 : :
1303 [ # # ]: 0 : size = rte_pktmbuf_data_room_size(rxq->mb_pool) - RTE_PKTMBUF_HEADROOM;
1304 : 0 : size = RTE_MIN(BNXT_MAX_PKT_LEN, size);
1305 : :
1306 : : type = RX_PROD_PKT_BD_TYPE_RX_PROD_PKT;
1307 : :
1308 : 0 : rxr = rxq->rx_ring;
1309 [ # # ]: 0 : ring = rxr->rx_ring_struct;
1310 : : bnxt_init_rxbds(ring, type, size);
1311 : :
1312 : : /* Initialize offload flags parsing table. */
1313 : 0 : bnxt_init_ol_flags_tables(rxq);
1314 : :
1315 : 0 : raw_prod = rxr->rx_raw_prod;
1316 [ # # ]: 0 : for (i = 0; i < ring->ring_size; i++) {
1317 [ # # ]: 0 : if (unlikely(!rxr->rx_buf_ring[i])) {
1318 [ # # ]: 0 : if (bnxt_alloc_rx_data(rxq, rxr, raw_prod) != 0) {
1319 : 0 : PMD_DRV_LOG(WARNING,
1320 : : "RxQ %d allocated %d of %d mbufs\n",
1321 : : rxq->queue_id, i, ring->ring_size);
1322 : 0 : return -ENOMEM;
1323 : : }
1324 : : }
1325 : 0 : rxr->rx_raw_prod = raw_prod;
1326 : 0 : raw_prod = RING_NEXT(raw_prod);
1327 : : }
1328 : :
1329 : : /* Initialize dummy mbuf pointers for vector mode rx. */
1330 : : for (i = ring->ring_size;
1331 [ # # ]: 0 : i < ring->ring_size + BNXT_RX_EXTRA_MBUF_ENTRIES; i++) {
1332 : 0 : rxr->rx_buf_ring[i] = &rxq->fake_mbuf;
1333 : : }
1334 : :
1335 : : /* Explicitly reset this driver internal tracker on a ring init */
1336 : 0 : rxr->rx_next_cons = 0;
1337 : :
1338 [ # # ]: 0 : if (!bnxt_need_agg_ring(rxq->bp->eth_dev))
1339 : : return 0;
1340 : :
1341 [ # # ]: 0 : ring = rxr->ag_ring_struct;
1342 : : type = RX_PROD_AGG_BD_TYPE_RX_PROD_AGG;
1343 : : bnxt_init_rxbds(ring, type, size);
1344 : 0 : raw_prod = rxr->ag_raw_prod;
1345 : :
1346 [ # # ]: 0 : for (i = 0; i < ring->ring_size; i++) {
1347 [ # # ]: 0 : if (unlikely(!rxr->ag_buf_ring[i])) {
1348 [ # # ]: 0 : if (bnxt_alloc_ag_data(rxq, rxr, raw_prod) != 0) {
1349 : 0 : PMD_DRV_LOG(WARNING,
1350 : : "RxQ %d allocated %d of %d mbufs\n",
1351 : : rxq->queue_id, i, ring->ring_size);
1352 : 0 : return -ENOMEM;
1353 : : }
1354 : : }
1355 : 0 : rxr->ag_raw_prod = raw_prod;
1356 : 0 : raw_prod = RING_NEXT(raw_prod);
1357 : : }
1358 : 0 : PMD_DRV_LOG(DEBUG, "AGG Done!\n");
1359 : :
1360 [ # # ]: 0 : if (rxr->tpa_info) {
1361 [ # # ]: 0 : unsigned int max_aggs = BNXT_TPA_MAX_AGGS(rxq->bp);
1362 : :
1363 [ # # ]: 0 : for (i = 0; i < max_aggs; i++) {
1364 [ # # ]: 0 : if (unlikely(!rxr->tpa_info[i].mbuf)) {
1365 : 0 : rxr->tpa_info[i].mbuf =
1366 : 0 : __bnxt_alloc_rx_data(rxq->mb_pool);
1367 [ # # ]: 0 : if (!rxr->tpa_info[i].mbuf) {
1368 : 0 : __atomic_fetch_add(&rxq->rx_mbuf_alloc_fail, 1,
1369 : : __ATOMIC_RELAXED);
1370 : 0 : return -ENOMEM;
1371 : : }
1372 : : }
1373 : : }
1374 : : }
1375 : 0 : PMD_DRV_LOG(DEBUG, "TPA alloc Done!\n");
1376 : :
1377 : 0 : return 0;
1378 : : }
1379 : :
1380 : : /* Sweep the Rx completion queue till HWRM_DONE for ring flush is received.
1381 : : * The mbufs will not be freed in this call.
1382 : : * They will be freed during ring free as a part of mem cleanup.
1383 : : */
1384 : 0 : int bnxt_flush_rx_cmp(struct bnxt_cp_ring_info *cpr)
1385 : : {
1386 : 0 : struct bnxt_ring *cp_ring_struct = cpr->cp_ring_struct;
1387 : 0 : uint32_t ring_mask = cp_ring_struct->ring_mask;
1388 : 0 : uint32_t raw_cons = cpr->cp_raw_cons;
1389 : : struct rx_pkt_cmpl *rxcmp;
1390 : : uint32_t nb_rx = 0;
1391 : : uint32_t cons;
1392 : :
1393 : : do {
1394 : 0 : cons = RING_CMP(cpr->cp_ring_struct, raw_cons);
1395 : 0 : rxcmp = (struct rx_pkt_cmpl *)&cpr->cp_desc_ring[cons];
1396 : :
1397 [ # # ]: 0 : if (!bnxt_cpr_cmp_valid(rxcmp, raw_cons, ring_mask + 1))
1398 : : break;
1399 : :
1400 [ # # ]: 0 : if (CMP_TYPE(rxcmp) == CMPL_BASE_TYPE_HWRM_DONE)
1401 : : return 1;
1402 : :
1403 : 0 : raw_cons = NEXT_RAW_CMP(raw_cons);
1404 : 0 : nb_rx++;
1405 [ # # ]: 0 : } while (nb_rx < ring_mask);
1406 : :
1407 : 0 : cpr->cp_raw_cons = raw_cons;
1408 : :
1409 : : /* Ring the completion queue doorbell. */
1410 : 0 : bnxt_db_cq(cpr);
1411 : :
1412 : 0 : return 0;
1413 : : }
|