Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(c) 2015-2020 Beijing WangXun Technology Co., Ltd.
3 : : * Copyright(c) 2010-2017 Intel Corporation
4 : : */
5 : :
6 : : #ifndef _TXGBE_ETHDEV_H_
7 : : #define _TXGBE_ETHDEV_H_
8 : :
9 : : #include <stdint.h>
10 : :
11 : : #include "base/txgbe.h"
12 : : #include "txgbe_ptypes.h"
13 : : #ifdef RTE_LIB_SECURITY
14 : : #include "txgbe_ipsec.h"
15 : : #endif
16 : : #include <rte_flow.h>
17 : : #include <rte_flow_driver.h>
18 : : #include <rte_time.h>
19 : : #include <rte_ethdev.h>
20 : : #include <rte_ethdev_core.h>
21 : : #include <rte_hash.h>
22 : : #include <rte_hash_crc.h>
23 : : #include <bus_pci_driver.h>
24 : : #include <rte_tm_driver.h>
25 : :
26 : : /* need update link, bit flag */
27 : : #define TXGBE_FLAG_NEED_LINK_UPDATE (uint32_t)(1 << 0)
28 : : #define TXGBE_FLAG_MAILBOX (uint32_t)(1 << 1)
29 : : #define TXGBE_FLAG_PHY_INTERRUPT (uint32_t)(1 << 2)
30 : : #define TXGBE_FLAG_MACSEC (uint32_t)(1 << 3)
31 : : #define TXGBE_FLAG_NEED_LINK_CONFIG (uint32_t)(1 << 4)
32 : : #define TXGBE_FLAG_NEED_AN_CONFIG (uint32_t)(1 << 5)
33 : : #define TXGBE_FLAG_OVERHEAT (uint32_t)(1 << 6)
34 : : #define TXGBE_FLAG_TX_DESC_ERR (uint32_t)(1 << 7)
35 : :
36 : : /*
37 : : * Defines that were not part of txgbe_type.h as they are not used by the
38 : : * FreeBSD driver.
39 : : */
40 : : #define TXGBE_VFTA_SIZE 128
41 : : #define TXGBE_HKEY_MAX_INDEX 10
42 : : /*Default value of Max Rx Queue*/
43 : : #define TXGBE_MAX_RX_QUEUE_NUM 128
44 : : #define TXGBE_VMDQ_DCB_NB_QUEUES TXGBE_MAX_RX_QUEUE_NUM
45 : : #define TXGBE_NONE_MODE_TX_NB_QUEUES 64
46 : :
47 : : #ifndef NBBY
48 : : #define NBBY 8 /* number of bits in a byte */
49 : : #endif
50 : : #define TXGBE_HWSTRIP_BITMAP_SIZE \
51 : : (TXGBE_MAX_RX_QUEUE_NUM / (sizeof(uint32_t) * NBBY))
52 : :
53 : : #define TXGBE_QUEUE_ITR_INTERVAL_DEFAULT 500 /* 500us */
54 : :
55 : : #define TXGBE_MAX_QUEUE_NUM_PER_VF 8
56 : :
57 : : #define TXGBE_5TUPLE_MAX_PRI 7
58 : : #define TXGBE_5TUPLE_MIN_PRI 1
59 : :
60 : : #define TXGBE_MAX_MTU 9414
61 : : /* The overhead from MTU to max frame size. */
62 : : #define TXGBE_ETH_OVERHEAD (RTE_ETHER_HDR_LEN + RTE_ETHER_CRC_LEN)
63 : :
64 : : #define TXGBE_RSS_OFFLOAD_ALL ( \
65 : : RTE_ETH_RSS_IPV4 | \
66 : : RTE_ETH_RSS_NONFRAG_IPV4_TCP | \
67 : : RTE_ETH_RSS_NONFRAG_IPV4_UDP | \
68 : : RTE_ETH_RSS_NONFRAG_IPV4_SCTP | \
69 : : RTE_ETH_RSS_IPV6 | \
70 : : RTE_ETH_RSS_NONFRAG_IPV6_TCP | \
71 : : RTE_ETH_RSS_NONFRAG_IPV6_UDP | \
72 : : RTE_ETH_RSS_NONFRAG_IPV6_SCTP | \
73 : : RTE_ETH_RSS_IPV6_EX | \
74 : : RTE_ETH_RSS_IPV6_TCP_EX | \
75 : : RTE_ETH_RSS_IPV6_UDP_EX)
76 : :
77 : : #define TXGBE_MISC_VEC_ID RTE_INTR_VEC_ZERO_OFFSET
78 : : #define TXGBE_RX_VEC_START RTE_INTR_VEC_RXTX_OFFSET
79 : :
80 : : #define TXGBE_MAX_FDIR_FILTER_NUM (1024 * 32)
81 : : #define TXGBE_MAX_L2_TN_FILTER_NUM 128
82 : :
83 : : /*
84 : : * Information about the fdir mode.
85 : : */
86 : : struct txgbe_hw_fdir_mask {
87 : : uint16_t vlan_tci_mask;
88 : : uint32_t src_ipv4_mask;
89 : : uint32_t dst_ipv4_mask;
90 : : uint16_t src_ipv6_mask;
91 : : uint16_t dst_ipv6_mask;
92 : : uint16_t src_port_mask;
93 : : uint16_t dst_port_mask;
94 : : uint16_t flex_bytes_mask;
95 : : uint8_t pkt_type_mask; /* reversed mask for hw */
96 : : };
97 : :
98 : : struct txgbe_fdir_filter {
99 : : TAILQ_ENTRY(txgbe_fdir_filter) entries;
100 : : struct txgbe_atr_input input; /* key of fdir filter*/
101 : : uint32_t fdirflags; /* drop or forward */
102 : : uint32_t fdirhash; /* hash value for fdir */
103 : : uint8_t queue; /* assigned rx queue */
104 : : };
105 : :
106 : : /* list of fdir filters */
107 : : TAILQ_HEAD(txgbe_fdir_filter_list, txgbe_fdir_filter);
108 : :
109 : : struct txgbe_fdir_rule {
110 : : struct txgbe_hw_fdir_mask mask;
111 : : struct txgbe_atr_input input; /* key of fdir filter */
112 : : bool b_spec; /* If TRUE, input, fdirflags, queue have meaning. */
113 : : bool b_mask; /* If TRUE, mask has meaning. */
114 : : enum rte_fdir_mode mode; /* IP, MAC VLAN, Tunnel */
115 : : uint32_t fdirflags; /* drop or forward */
116 : : uint32_t soft_id; /* an unique value for this rule */
117 : : uint8_t queue; /* assigned rx queue */
118 : : uint8_t flex_bytes_offset;
119 : : bool flex_relative;
120 : : };
121 : :
122 : : struct txgbe_hw_fdir_info {
123 : : struct txgbe_hw_fdir_mask mask;
124 : : uint8_t flex_bytes_offset;
125 : : bool flex_relative;
126 : : uint16_t collision;
127 : : uint16_t free;
128 : : uint16_t maxhash;
129 : : uint8_t maxlen;
130 : : uint64_t add;
131 : : uint64_t remove;
132 : : uint64_t f_add;
133 : : uint64_t f_remove;
134 : : struct txgbe_fdir_filter_list fdir_list; /* filter list*/
135 : : /* store the pointers of the filters, index is the hash value. */
136 : : struct txgbe_fdir_filter **hash_map;
137 : : struct rte_hash *hash_handle; /* cuckoo hash handler */
138 : : bool mask_added; /* If already got mask from consistent filter */
139 : : };
140 : :
141 : : struct txgbe_rte_flow_rss_conf {
142 : : struct rte_flow_action_rss conf; /**< RSS parameters. */
143 : : uint8_t key[TXGBE_HKEY_MAX_INDEX * sizeof(uint32_t)]; /* Hash key. */
144 : : uint16_t queue[TXGBE_MAX_RX_QUEUE_NUM]; /**< Queues indices to use. */
145 : : };
146 : :
147 : : /* structure for interrupt relative data */
148 : : struct txgbe_interrupt {
149 : : uint32_t flags;
150 : : uint32_t mask_misc;
151 : : uint32_t mask_misc_orig; /* save mask during delayed handler */
152 : : uint64_t mask;
153 : : uint64_t mask_orig; /* save mask during delayed handler */
154 : : };
155 : :
156 : : struct txgbe_vfta {
157 : : uint32_t vfta[TXGBE_VFTA_SIZE];
158 : : };
159 : :
160 : : struct txgbe_hwstrip {
161 : : uint32_t bitmap[TXGBE_HWSTRIP_BITMAP_SIZE];
162 : : };
163 : :
164 : : /*
165 : : * VF data which used by PF host only
166 : : */
167 : : #define TXGBE_MAX_VF_MC_ENTRIES 30
168 : :
169 : : struct txgbe_uta_info {
170 : : uint8_t uc_filter_type;
171 : : uint16_t uta_in_use;
172 : : uint32_t uta_shadow[TXGBE_MAX_UTA];
173 : : };
174 : :
175 : : struct txgbe_vf_info {
176 : : uint8_t vf_mac_addresses[RTE_ETHER_ADDR_LEN];
177 : : uint16_t vf_mc_hashes[TXGBE_MAX_VF_MC_ENTRIES];
178 : : uint16_t num_vf_mc_hashes;
179 : : bool clear_to_send;
180 : : uint16_t tx_rate[TXGBE_MAX_QUEUE_NUM_PER_VF];
181 : : uint16_t vlan_count;
182 : : uint8_t api_version;
183 : : uint16_t switch_domain_id;
184 : : uint16_t xcast_mode;
185 : : uint16_t mac_count;
186 : : };
187 : :
188 : : TAILQ_HEAD(txgbe_5tuple_filter_list, txgbe_5tuple_filter);
189 : :
190 : : struct txgbe_5tuple_filter_info {
191 : : uint32_t dst_ip;
192 : : uint32_t src_ip;
193 : : uint16_t dst_port;
194 : : uint16_t src_port;
195 : : enum txgbe_5tuple_protocol proto; /* l4 protocol. */
196 : : uint8_t priority; /* seven levels (001b-111b), 111b is highest,
197 : : * used when more than one filter matches.
198 : : */
199 : : uint8_t dst_ip_mask:1, /* if mask is 1b, do not compare dst ip. */
200 : : src_ip_mask:1, /* if mask is 1b, do not compare src ip. */
201 : : dst_port_mask:1, /* if mask is 1b, do not compare dst port. */
202 : : src_port_mask:1, /* if mask is 1b, do not compare src port. */
203 : : proto_mask:1; /* if mask is 1b, do not compare protocol. */
204 : : };
205 : :
206 : : /* 5tuple filter structure */
207 : : struct txgbe_5tuple_filter {
208 : : TAILQ_ENTRY(txgbe_5tuple_filter) entries;
209 : : uint16_t index; /* the index of 5tuple filter */
210 : : struct txgbe_5tuple_filter_info filter_info;
211 : : uint16_t queue; /* rx queue assigned to */
212 : : };
213 : :
214 : : #define TXGBE_5TUPLE_ARRAY_SIZE \
215 : : (RTE_ALIGN(TXGBE_MAX_FTQF_FILTERS, (sizeof(uint32_t) * NBBY)) / \
216 : : (sizeof(uint32_t) * NBBY))
217 : :
218 : : struct txgbe_ethertype_filter {
219 : : uint16_t ethertype;
220 : : uint32_t etqf;
221 : : uint32_t etqs;
222 : : /**
223 : : * If this filter is added by configuration,
224 : : * it should not be removed.
225 : : */
226 : : bool conf;
227 : : };
228 : :
229 : : /*
230 : : * Structure to store filters' info.
231 : : */
232 : : struct txgbe_filter_info {
233 : : uint8_t ethertype_mask; /* Bit mask for every used ethertype filter */
234 : : /* store used ethertype filters*/
235 : : struct txgbe_ethertype_filter ethertype_filters[TXGBE_ETF_ID_MAX];
236 : : /* Bit mask for every used 5tuple filter */
237 : : uint32_t fivetuple_mask[TXGBE_5TUPLE_ARRAY_SIZE];
238 : : struct txgbe_5tuple_filter_list fivetuple_list;
239 : : bool ntuple_is_full;
240 : : /* store the SYN filter info */
241 : : uint32_t syn_info;
242 : : /* store the rss filter info */
243 : : struct txgbe_rte_flow_rss_conf rss_info;
244 : : };
245 : :
246 : : struct txgbe_l2_tn_key {
247 : : enum rte_eth_tunnel_type l2_tn_type;
248 : : uint32_t tn_id;
249 : : };
250 : :
251 : : struct txgbe_l2_tn_filter {
252 : : TAILQ_ENTRY(txgbe_l2_tn_filter) entries;
253 : : struct txgbe_l2_tn_key key;
254 : : uint32_t pool;
255 : : };
256 : :
257 : : TAILQ_HEAD(txgbe_l2_tn_filter_list, txgbe_l2_tn_filter);
258 : :
259 : : struct txgbe_l2_tn_info {
260 : : struct txgbe_l2_tn_filter_list l2_tn_list;
261 : : struct txgbe_l2_tn_filter **hash_map;
262 : : struct rte_hash *hash_handle;
263 : : bool e_tag_en; /* e-tag enabled */
264 : : bool e_tag_fwd_en; /* e-tag based forwarding enabled */
265 : : uint16_t e_tag_ether_type; /* ether type for e-tag */
266 : : };
267 : :
268 : : struct rte_flow {
269 : : enum rte_filter_type filter_type;
270 : : void *rule;
271 : : };
272 : :
273 : : /* The configuration of bandwidth */
274 : : struct txgbe_bw_conf {
275 : : uint8_t tc_num; /* Number of TCs. */
276 : : };
277 : :
278 : : /* Struct to store Traffic Manager shaper profile. */
279 : : struct txgbe_tm_shaper_profile {
280 : : TAILQ_ENTRY(txgbe_tm_shaper_profile) node;
281 : : uint32_t shaper_profile_id;
282 : : uint32_t reference_count;
283 : : struct rte_tm_shaper_params profile;
284 : : };
285 : :
286 : : TAILQ_HEAD(txgbe_shaper_profile_list, txgbe_tm_shaper_profile);
287 : :
288 : : /* node type of Traffic Manager */
289 : : enum txgbe_tm_node_type {
290 : : TXGBE_TM_NODE_TYPE_PORT,
291 : : TXGBE_TM_NODE_TYPE_TC,
292 : : TXGBE_TM_NODE_TYPE_QUEUE,
293 : : TXGBE_TM_NODE_TYPE_MAX,
294 : : };
295 : :
296 : : /* Struct to store Traffic Manager node configuration. */
297 : : struct txgbe_tm_node {
298 : : TAILQ_ENTRY(txgbe_tm_node) node;
299 : : uint32_t id;
300 : : uint32_t priority;
301 : : uint32_t weight;
302 : : uint32_t reference_count;
303 : : uint16_t no;
304 : : struct txgbe_tm_node *parent;
305 : : struct txgbe_tm_shaper_profile *shaper_profile;
306 : : struct rte_tm_node_params params;
307 : : };
308 : :
309 : : TAILQ_HEAD(txgbe_tm_node_list, txgbe_tm_node);
310 : :
311 : : /* The configuration of Traffic Manager */
312 : : struct txgbe_tm_conf {
313 : : struct txgbe_shaper_profile_list shaper_profile_list;
314 : : struct txgbe_tm_node *root; /* root node - port */
315 : : struct txgbe_tm_node_list tc_list; /* node list for all the TCs */
316 : : struct txgbe_tm_node_list queue_list; /* node list for all the queues */
317 : : /**
318 : : * The number of added TC nodes.
319 : : * It should be no more than the TC number of this port.
320 : : */
321 : : uint32_t nb_tc_node;
322 : : /**
323 : : * The number of added queue nodes.
324 : : * It should be no more than the queue number of this port.
325 : : */
326 : : uint32_t nb_queue_node;
327 : : /**
328 : : * This flag is used to check if APP can change the TM node
329 : : * configuration.
330 : : * When it's true, means the configuration is applied to HW,
331 : : * APP should not change the configuration.
332 : : * As we don't support on-the-fly configuration, when starting
333 : : * the port, APP should call the hierarchy_commit API to set this
334 : : * flag to true. When stopping the port, this flag should be set
335 : : * to false.
336 : : */
337 : : bool committed;
338 : : };
339 : :
340 : : /*
341 : : * Structure to store private data for each driver instance (for each port).
342 : : */
343 : : struct txgbe_adapter {
344 : : struct txgbe_hw hw;
345 : : struct txgbe_hw_stats stats;
346 : : struct rte_eth_fdir_conf fdir_conf;
347 : : struct txgbe_hw_fdir_info fdir;
348 : : struct txgbe_interrupt intr;
349 : : struct txgbe_vfta shadow_vfta;
350 : : struct txgbe_hwstrip hwstrip;
351 : : struct txgbe_dcb_config dcb_config;
352 : : struct txgbe_vf_info *vfdata;
353 : : struct txgbe_uta_info uta_info;
354 : : struct txgbe_filter_info filter;
355 : : struct txgbe_l2_tn_info l2_tn;
356 : : struct txgbe_bw_conf bw_conf;
357 : : #ifdef RTE_LIB_SECURITY
358 : : struct txgbe_ipsec ipsec;
359 : : #endif
360 : : bool rx_bulk_alloc_allowed;
361 : : bool rx_vec_allowed;
362 : : struct rte_timecounter systime_tc;
363 : : struct rte_timecounter rx_tstamp_tc;
364 : : struct rte_timecounter tx_tstamp_tc;
365 : : struct txgbe_tm_conf tm_conf;
366 : :
367 : : /* For RSS reta table update */
368 : : uint8_t rss_reta_updated;
369 : :
370 : : RTE_ATOMIC(uint32_t) link_thread_running;
371 : : rte_thread_t link_thread_tid;
372 : : };
373 : :
374 : : #define TXGBE_DEV_ADAPTER(dev) \
375 : : ((struct txgbe_adapter *)(dev)->data->dev_private)
376 : :
377 : : #define TXGBE_DEV_FDIR_CONF(dev) (&TXGBE_DEV_ADAPTER(dev)->fdir_conf)
378 : :
379 : : #define TXGBE_DEV_HW(dev) \
380 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->hw)
381 : :
382 : : #define TXGBE_DEV_STATS(dev) \
383 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->stats)
384 : :
385 : : #define TXGBE_DEV_INTR(dev) \
386 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->intr)
387 : :
388 : : #define TXGBE_DEV_FDIR(dev) \
389 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->fdir)
390 : :
391 : : #define TXGBE_DEV_VFTA(dev) \
392 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->shadow_vfta)
393 : :
394 : : #define TXGBE_DEV_HWSTRIP(dev) \
395 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->hwstrip)
396 : :
397 : : #define TXGBE_DEV_DCB_CONFIG(dev) \
398 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->dcb_config)
399 : :
400 : : #define TXGBE_DEV_VFDATA(dev) \
401 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->vfdata)
402 : :
403 : : #define TXGBE_DEV_MR_INFO(dev) \
404 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->mr_data)
405 : :
406 : : #define TXGBE_DEV_UTA_INFO(dev) \
407 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->uta_info)
408 : :
409 : : #define TXGBE_DEV_FILTER(dev) \
410 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->filter)
411 : :
412 : : #define TXGBE_DEV_L2_TN(dev) \
413 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->l2_tn)
414 : :
415 : : #define TXGBE_DEV_BW_CONF(dev) \
416 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->bw_conf)
417 : :
418 : : #define TXGBE_DEV_TM_CONF(dev) \
419 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->tm_conf)
420 : :
421 : : #define TXGBE_DEV_IPSEC(dev) \
422 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->ipsec)
423 : :
424 : : /*
425 : : * RX/TX function prototypes
426 : : */
427 : : void txgbe_dev_clear_queues(struct rte_eth_dev *dev);
428 : :
429 : : void txgbe_dev_free_queues(struct rte_eth_dev *dev);
430 : :
431 : : void txgbe_dev_rx_queue_release(struct rte_eth_dev *dev, uint16_t qid);
432 : :
433 : : void txgbe_dev_tx_queue_release(struct rte_eth_dev *dev, uint16_t qid);
434 : :
435 : : int txgbe_dev_rx_queue_setup(struct rte_eth_dev *dev, uint16_t rx_queue_id,
436 : : uint16_t nb_rx_desc, unsigned int socket_id,
437 : : const struct rte_eth_rxconf *rx_conf,
438 : : struct rte_mempool *mb_pool);
439 : :
440 : : int txgbe_dev_tx_queue_setup(struct rte_eth_dev *dev, uint16_t tx_queue_id,
441 : : uint16_t nb_tx_desc, unsigned int socket_id,
442 : : const struct rte_eth_txconf *tx_conf);
443 : :
444 : : int txgbe_dev_rx_queue_count(void *rx_queue);
445 : :
446 : : int txgbe_dev_rx_descriptor_status(void *rx_queue, uint16_t offset);
447 : : int txgbe_dev_tx_descriptor_status(void *tx_queue, uint16_t offset);
448 : :
449 : : int txgbe_dev_rx_init(struct rte_eth_dev *dev);
450 : :
451 : : void txgbe_dev_tx_init(struct rte_eth_dev *dev);
452 : :
453 : : int txgbe_dev_rxtx_start(struct rte_eth_dev *dev);
454 : :
455 : : void txgbe_dev_save_rx_queue(struct txgbe_hw *hw, uint16_t rx_queue_id);
456 : : void txgbe_dev_store_rx_queue(struct txgbe_hw *hw, uint16_t rx_queue_id);
457 : : void txgbe_dev_save_tx_queue(struct txgbe_hw *hw, uint16_t tx_queue_id);
458 : : void txgbe_dev_store_tx_queue(struct txgbe_hw *hw, uint16_t tx_queue_id);
459 : :
460 : : int txgbe_dev_rx_queue_start(struct rte_eth_dev *dev, uint16_t rx_queue_id);
461 : :
462 : : int txgbe_dev_rx_queue_stop(struct rte_eth_dev *dev, uint16_t rx_queue_id);
463 : :
464 : : int txgbe_dev_tx_queue_start(struct rte_eth_dev *dev, uint16_t tx_queue_id);
465 : :
466 : : int txgbe_dev_tx_queue_stop(struct rte_eth_dev *dev, uint16_t tx_queue_id);
467 : :
468 : : void txgbe_tx_queue_clear_error(void *param);
469 : :
470 : : void txgbe_rxq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
471 : : struct rte_eth_rxq_info *qinfo);
472 : :
473 : : void txgbe_txq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
474 : : struct rte_eth_txq_info *qinfo);
475 : :
476 : : int txgbevf_dev_rx_init(struct rte_eth_dev *dev);
477 : :
478 : : void txgbevf_dev_tx_init(struct rte_eth_dev *dev);
479 : :
480 : : void txgbevf_dev_rxtx_start(struct rte_eth_dev *dev);
481 : :
482 : : uint16_t txgbe_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts,
483 : : uint16_t nb_pkts);
484 : :
485 : : uint16_t txgbe_recv_pkts_bulk_alloc(void *rx_queue, struct rte_mbuf **rx_pkts,
486 : : uint16_t nb_pkts);
487 : :
488 : : uint16_t txgbe_recv_pkts_lro_single_alloc(void *rx_queue,
489 : : struct rte_mbuf **rx_pkts, uint16_t nb_pkts);
490 : : uint16_t txgbe_recv_pkts_lro_bulk_alloc(void *rx_queue,
491 : : struct rte_mbuf **rx_pkts, uint16_t nb_pkts);
492 : :
493 : : uint16_t txgbe_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
494 : : uint16_t nb_pkts);
495 : :
496 : : uint16_t txgbe_xmit_pkts_simple(void *tx_queue, struct rte_mbuf **tx_pkts,
497 : : uint16_t nb_pkts);
498 : :
499 : : uint16_t txgbe_prep_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
500 : : uint16_t nb_pkts);
501 : :
502 : : int txgbe_dev_rss_hash_update(struct rte_eth_dev *dev,
503 : : struct rte_eth_rss_conf *rss_conf);
504 : :
505 : : int txgbe_dev_rss_hash_conf_get(struct rte_eth_dev *dev,
506 : : struct rte_eth_rss_conf *rss_conf);
507 : :
508 : : bool txgbe_rss_update(enum txgbe_mac_type mac_type);
509 : :
510 : : int txgbe_add_del_ntuple_filter(struct rte_eth_dev *dev,
511 : : struct rte_eth_ntuple_filter *filter,
512 : : bool add);
513 : : int txgbe_add_del_ethertype_filter(struct rte_eth_dev *dev,
514 : : struct rte_eth_ethertype_filter *filter,
515 : : bool add);
516 : : int txgbe_syn_filter_set(struct rte_eth_dev *dev,
517 : : struct rte_eth_syn_filter *filter,
518 : : bool add);
519 : : int txgbe_ntuple_filter_uninit(struct rte_eth_dev *eth_dev);
520 : :
521 : : int txgbevf_inject_5tuple_filter(struct rte_eth_dev *dev,
522 : : struct txgbe_5tuple_filter *filter);
523 : : void txgbevf_remove_5tuple_filter(struct rte_eth_dev *dev, u16 index);
524 : :
525 : : /**
526 : : * l2 tunnel configuration.
527 : : */
528 : : struct txgbe_l2_tunnel_conf {
529 : : enum rte_eth_tunnel_type l2_tunnel_type;
530 : : uint16_t ether_type; /* ether type in l2 header */
531 : : uint32_t tunnel_id; /* port tag id for e-tag */
532 : : uint16_t vf_id; /* VF id for tag insertion */
533 : : uint32_t pool; /* destination pool for tag based forwarding */
534 : : };
535 : :
536 : : int
537 : : txgbe_dev_l2_tunnel_filter_add(struct rte_eth_dev *dev,
538 : : struct txgbe_l2_tunnel_conf *l2_tunnel,
539 : : bool restore);
540 : : int
541 : : txgbe_dev_l2_tunnel_filter_del(struct rte_eth_dev *dev,
542 : : struct txgbe_l2_tunnel_conf *l2_tunnel);
543 : : void txgbe_filterlist_init(void);
544 : : void txgbe_filterlist_flush(void);
545 : : int txgbe_fdir_filter_init(struct rte_eth_dev *eth_dev);
546 : : int txgbe_fdir_filter_uninit(struct rte_eth_dev *eth_dev);
547 : :
548 : : void txgbe_set_ivar_map(struct txgbe_hw *hw, int8_t direction,
549 : : uint8_t queue, uint8_t msix_vector);
550 : :
551 : : /*
552 : : * Flow director function prototypes
553 : : */
554 : : int txgbe_fdir_configure(struct rte_eth_dev *dev);
555 : : int txgbe_fdir_set_input_mask(struct rte_eth_dev *dev);
556 : : uint16_t txgbe_fdir_get_flex_base(struct txgbe_fdir_rule *rule);
557 : : int txgbe_fdir_set_flexbytes_offset(struct rte_eth_dev *dev,
558 : : uint16_t offset, uint16_t flex_base);
559 : : int txgbe_fdir_filter_program(struct rte_eth_dev *dev,
560 : : struct txgbe_fdir_rule *rule,
561 : : bool del, bool update);
562 : : int txgbevf_fdir_filter_program(struct rte_eth_dev *dev,
563 : : struct txgbe_fdir_rule *rule,
564 : : bool del);
565 : : void txgbe_configure_pb(struct rte_eth_dev *dev);
566 : : void txgbe_configure_port(struct rte_eth_dev *dev);
567 : : void txgbe_configure_dcb(struct rte_eth_dev *dev);
568 : :
569 : : int
570 : : txgbe_dev_link_update_share(struct rte_eth_dev *dev,
571 : : int wait_to_complete);
572 : : int
573 : : txgbe_dev_wait_setup_link_complete(struct rte_eth_dev *dev,
574 : : uint32_t timeout_ms);
575 : : int txgbe_pf_host_init(struct rte_eth_dev *eth_dev);
576 : :
577 : : void txgbe_pf_host_uninit(struct rte_eth_dev *eth_dev);
578 : :
579 : : void txgbe_pf_mbx_process(struct rte_eth_dev *eth_dev);
580 : :
581 : : int txgbe_pf_host_configure(struct rte_eth_dev *eth_dev);
582 : :
583 : : uint32_t txgbe_convert_vm_rx_mask_to_val(uint16_t rx_mask, uint32_t orig_val);
584 : :
585 : : void txgbe_fdir_filter_restore(struct rte_eth_dev *dev);
586 : : int txgbe_clear_all_fdir_filter(struct rte_eth_dev *dev);
587 : :
588 : : extern const struct rte_flow_ops txgbe_flow_ops;
589 : :
590 : : void txgbe_clear_all_ethertype_filter(struct rte_eth_dev *dev);
591 : : void txgbe_clear_all_ntuple_filter(struct rte_eth_dev *dev);
592 : : void txgbe_clear_syn_filter(struct rte_eth_dev *dev);
593 : : int txgbe_clear_all_l2_tn_filter(struct rte_eth_dev *dev);
594 : :
595 : : int txgbe_set_vf_rate_limit(struct rte_eth_dev *dev, uint16_t vf,
596 : : uint16_t tx_rate, uint64_t q_msk);
597 : : int txgbe_tm_ops_get(struct rte_eth_dev *dev, void *ops);
598 : : void txgbe_tm_conf_init(struct rte_eth_dev *dev);
599 : : void txgbe_tm_conf_uninit(struct rte_eth_dev *dev);
600 : : int txgbe_set_queue_rate_limit(struct rte_eth_dev *dev, uint16_t queue_idx,
601 : : uint32_t tx_rate);
602 : : int txgbe_rss_conf_init(struct txgbe_rte_flow_rss_conf *out,
603 : : const struct rte_flow_action_rss *in);
604 : : int txgbe_action_rss_same(const struct rte_flow_action_rss *comp,
605 : : const struct rte_flow_action_rss *with);
606 : : int txgbe_config_rss_filter(struct rte_eth_dev *dev,
607 : : struct txgbe_rte_flow_rss_conf *conf, bool add);
608 : :
609 : : static inline int
610 : : txgbe_ethertype_filter_lookup(struct txgbe_filter_info *filter_info,
611 : : uint16_t ethertype)
612 : : {
613 : : int i;
614 : :
615 [ # # ]: 0 : for (i = 0; i < TXGBE_ETF_ID_MAX; i++) {
616 [ # # ]: 0 : if (filter_info->ethertype_filters[i].ethertype == ethertype &&
617 [ # # ]: 0 : (filter_info->ethertype_mask & (1 << i)))
618 : : return i;
619 : : }
620 : : return -1;
621 : : }
622 : :
623 : : static inline int
624 : 0 : txgbe_ethertype_filter_insert(struct txgbe_filter_info *filter_info,
625 : : struct txgbe_ethertype_filter *ethertype_filter)
626 : : {
627 : : int i;
628 : :
629 [ # # ]: 0 : for (i = 0; i < TXGBE_ETF_ID_MAX; i++) {
630 [ # # ]: 0 : if (filter_info->ethertype_mask & (1 << i))
631 : : continue;
632 : :
633 : 0 : filter_info->ethertype_mask |= 1 << i;
634 : 0 : filter_info->ethertype_filters[i].ethertype =
635 : 0 : ethertype_filter->ethertype;
636 : 0 : filter_info->ethertype_filters[i].etqf =
637 : 0 : ethertype_filter->etqf;
638 : 0 : filter_info->ethertype_filters[i].etqs =
639 : 0 : ethertype_filter->etqs;
640 : 0 : filter_info->ethertype_filters[i].conf =
641 : 0 : ethertype_filter->conf;
642 : 0 : break;
643 : : }
644 [ # # ]: 0 : return (i < TXGBE_ETF_ID_MAX ? i : -1);
645 : : }
646 : :
647 : : static inline int
648 : : txgbe_ethertype_filter_remove(struct txgbe_filter_info *filter_info,
649 : : uint8_t idx)
650 : : {
651 [ # # ]: 0 : if (idx >= TXGBE_ETF_ID_MAX)
652 : : return -1;
653 : 0 : filter_info->ethertype_mask &= ~(1 << idx);
654 : 0 : filter_info->ethertype_filters[idx].ethertype = 0;
655 : 0 : filter_info->ethertype_filters[idx].etqf = 0;
656 : 0 : filter_info->ethertype_filters[idx].etqs = 0;
657 : : filter_info->ethertype_filters[idx].etqs = FALSE;
658 : : return idx;
659 : : }
660 : :
661 : : #ifdef RTE_LIB_SECURITY
662 : : int txgbe_ipsec_ctx_create(struct rte_eth_dev *dev);
663 : : #endif
664 : :
665 : : /* High threshold controlling when to start sending XOFF frames. */
666 : : #define TXGBE_FC_XOFF_HITH 128 /*KB*/
667 : : /* Low threshold controlling when to start sending XON frames. */
668 : : #define TXGBE_FC_XON_LOTH 64 /*KB*/
669 : :
670 : : /* Timer value included in XOFF frames. */
671 : : #define TXGBE_FC_PAUSE_TIME 0x680
672 : :
673 : : #define TXGBE_LINK_DOWN_CHECK_TIMEOUT 4000 /* ms */
674 : : #define TXGBE_LINK_UP_CHECK_TIMEOUT 1000 /* ms */
675 : : #define TXGBE_VMDQ_NUM_UC_MAC 4096 /* Maximum nb. of UC MAC addr. */
676 : :
677 : : /*
678 : : * Default values for RX/TX configuration
679 : : */
680 : : #define TXGBE_DEFAULT_RX_FREE_THRESH 32
681 : : #define TXGBE_DEFAULT_RX_PTHRESH 8
682 : : #define TXGBE_DEFAULT_RX_HTHRESH 8
683 : : #define TXGBE_DEFAULT_RX_WTHRESH 0
684 : :
685 : : #define TXGBE_DEFAULT_TX_FREE_THRESH 32
686 : : #define TXGBE_DEFAULT_TX_PTHRESH 32
687 : : #define TXGBE_DEFAULT_TX_HTHRESH 0
688 : : #define TXGBE_DEFAULT_TX_WTHRESH 0
689 : :
690 : : /* Additional timesync values. */
691 : : #define NSEC_PER_SEC 1000000000L
692 : : #define TXGBE_INCVAL_10GB 0xCCCCCC
693 : : #define TXGBE_INCVAL_1GB 0x800000
694 : : #define TXGBE_INCVAL_100 0xA00000
695 : : #define TXGBE_INCVAL_10 0xC7F380
696 : : #define TXGBE_INCVAL_FPGA 0x800000
697 : : #define TXGBE_INCVAL_SHIFT_10GB 20
698 : : #define TXGBE_INCVAL_SHIFT_1GB 18
699 : : #define TXGBE_INCVAL_SHIFT_100 15
700 : : #define TXGBE_INCVAL_SHIFT_10 12
701 : : #define TXGBE_INCVAL_SHIFT_FPGA 17
702 : :
703 : : #define TXGBE_CYCLECOUNTER_MASK 0xffffffffffffffffULL
704 : :
705 : : /* store statistics names and its offset in stats structure */
706 : : struct rte_txgbe_xstats_name_off {
707 : : char name[RTE_ETH_XSTATS_NAME_SIZE];
708 : : unsigned int offset;
709 : : };
710 : :
711 : : const uint32_t *txgbe_dev_supported_ptypes_get(struct rte_eth_dev *dev,
712 : : size_t *no_of_elements);
713 : : int txgbe_dev_set_mc_addr_list(struct rte_eth_dev *dev,
714 : : struct rte_ether_addr *mc_addr_set,
715 : : uint32_t nb_mc_addr);
716 : : int txgbe_dev_rss_reta_update(struct rte_eth_dev *dev,
717 : : struct rte_eth_rss_reta_entry64 *reta_conf,
718 : : uint16_t reta_size);
719 : : int txgbe_dev_rss_reta_query(struct rte_eth_dev *dev,
720 : : struct rte_eth_rss_reta_entry64 *reta_conf,
721 : : uint16_t reta_size);
722 : : void txgbe_dev_setup_link_alarm_handler(void *param);
723 : : void txgbe_dev_setup_link_alarm_handler_aml(void *param);
724 : : s32 txgbe_setup_mac_link_aml(struct txgbe_hw *hw,
725 : : u32 speed,
726 : : bool autoneg_wait_to_complete);
727 : : void txgbe_read_stats_registers(struct txgbe_hw *hw,
728 : : struct txgbe_hw_stats *hw_stats);
729 : :
730 : : void txgbe_vlan_hw_filter_enable(struct rte_eth_dev *dev);
731 : : void txgbe_vlan_hw_filter_disable(struct rte_eth_dev *dev);
732 : : void txgbe_vlan_hw_strip_config(struct rte_eth_dev *dev);
733 : : void txgbe_vlan_hw_strip_bitmap_set(struct rte_eth_dev *dev,
734 : : uint16_t queue, bool on);
735 : : void txgbe_config_vlan_strip_on_all_queues(struct rte_eth_dev *dev,
736 : : int mask);
737 : : void txgbe_dev_check_aml_temp_event(void *param);
738 : : void txgbe_dev_e56_check_bp_event(void *param);
739 : : #endif /* _TXGBE_ETHDEV_H_ */
|
