Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright (c) 2016 - 2018 Cavium Inc.
3 : : * All rights reserved.
4 : : * www.cavium.com
5 : : */
6 : :
7 : : #include "qede_ethdev.h"
8 : : #include <rte_string_fns.h>
9 : : #include <rte_alarm.h>
10 : : #include <rte_random.h>
11 : : #include <rte_kvargs.h>
12 : :
13 : : static const struct qed_eth_ops *qed_ops;
14 : : static int qede_eth_dev_uninit(struct rte_eth_dev *eth_dev);
15 : : static int qede_eth_dev_init(struct rte_eth_dev *eth_dev);
16 : :
17 : : #define QEDE_SP_TIMER_PERIOD 10000 /* 100ms */
18 : :
19 : : struct rte_qede_xstats_name_off {
20 : : char name[RTE_ETH_XSTATS_NAME_SIZE];
21 : : uint64_t offset;
22 : : };
23 : :
24 : : static const struct rte_qede_xstats_name_off qede_xstats_strings[] = {
25 : : {"rx_unicast_bytes",
26 : : offsetof(struct ecore_eth_stats_common, rx_ucast_bytes)},
27 : : {"rx_multicast_bytes",
28 : : offsetof(struct ecore_eth_stats_common, rx_mcast_bytes)},
29 : : {"rx_broadcast_bytes",
30 : : offsetof(struct ecore_eth_stats_common, rx_bcast_bytes)},
31 : : {"rx_unicast_packets",
32 : : offsetof(struct ecore_eth_stats_common, rx_ucast_pkts)},
33 : : {"rx_multicast_packets",
34 : : offsetof(struct ecore_eth_stats_common, rx_mcast_pkts)},
35 : : {"rx_broadcast_packets",
36 : : offsetof(struct ecore_eth_stats_common, rx_bcast_pkts)},
37 : :
38 : : {"tx_unicast_bytes",
39 : : offsetof(struct ecore_eth_stats_common, tx_ucast_bytes)},
40 : : {"tx_multicast_bytes",
41 : : offsetof(struct ecore_eth_stats_common, tx_mcast_bytes)},
42 : : {"tx_broadcast_bytes",
43 : : offsetof(struct ecore_eth_stats_common, tx_bcast_bytes)},
44 : : {"tx_unicast_packets",
45 : : offsetof(struct ecore_eth_stats_common, tx_ucast_pkts)},
46 : : {"tx_multicast_packets",
47 : : offsetof(struct ecore_eth_stats_common, tx_mcast_pkts)},
48 : : {"tx_broadcast_packets",
49 : : offsetof(struct ecore_eth_stats_common, tx_bcast_pkts)},
50 : :
51 : : {"rx_64_byte_packets",
52 : : offsetof(struct ecore_eth_stats_common, rx_64_byte_packets)},
53 : : {"rx_65_to_127_byte_packets",
54 : : offsetof(struct ecore_eth_stats_common,
55 : : rx_65_to_127_byte_packets)},
56 : : {"rx_128_to_255_byte_packets",
57 : : offsetof(struct ecore_eth_stats_common,
58 : : rx_128_to_255_byte_packets)},
59 : : {"rx_256_to_511_byte_packets",
60 : : offsetof(struct ecore_eth_stats_common,
61 : : rx_256_to_511_byte_packets)},
62 : : {"rx_512_to_1023_byte_packets",
63 : : offsetof(struct ecore_eth_stats_common,
64 : : rx_512_to_1023_byte_packets)},
65 : : {"rx_1024_to_1518_byte_packets",
66 : : offsetof(struct ecore_eth_stats_common,
67 : : rx_1024_to_1518_byte_packets)},
68 : : {"tx_64_byte_packets",
69 : : offsetof(struct ecore_eth_stats_common, tx_64_byte_packets)},
70 : : {"tx_65_to_127_byte_packets",
71 : : offsetof(struct ecore_eth_stats_common,
72 : : tx_65_to_127_byte_packets)},
73 : : {"tx_128_to_255_byte_packets",
74 : : offsetof(struct ecore_eth_stats_common,
75 : : tx_128_to_255_byte_packets)},
76 : : {"tx_256_to_511_byte_packets",
77 : : offsetof(struct ecore_eth_stats_common,
78 : : tx_256_to_511_byte_packets)},
79 : : {"tx_512_to_1023_byte_packets",
80 : : offsetof(struct ecore_eth_stats_common,
81 : : tx_512_to_1023_byte_packets)},
82 : : {"tx_1024_to_1518_byte_packets",
83 : : offsetof(struct ecore_eth_stats_common,
84 : : tx_1024_to_1518_byte_packets)},
85 : :
86 : : {"rx_mac_crtl_frames",
87 : : offsetof(struct ecore_eth_stats_common, rx_mac_crtl_frames)},
88 : : {"tx_mac_control_frames",
89 : : offsetof(struct ecore_eth_stats_common, tx_mac_ctrl_frames)},
90 : : {"rx_pause_frames",
91 : : offsetof(struct ecore_eth_stats_common, rx_pause_frames)},
92 : : {"tx_pause_frames",
93 : : offsetof(struct ecore_eth_stats_common, tx_pause_frames)},
94 : : {"rx_priority_flow_control_frames",
95 : : offsetof(struct ecore_eth_stats_common, rx_pfc_frames)},
96 : : {"tx_priority_flow_control_frames",
97 : : offsetof(struct ecore_eth_stats_common, tx_pfc_frames)},
98 : :
99 : : {"rx_crc_errors",
100 : : offsetof(struct ecore_eth_stats_common, rx_crc_errors)},
101 : : {"rx_align_errors",
102 : : offsetof(struct ecore_eth_stats_common, rx_align_errors)},
103 : : {"rx_carrier_errors",
104 : : offsetof(struct ecore_eth_stats_common, rx_carrier_errors)},
105 : : {"rx_oversize_packet_errors",
106 : : offsetof(struct ecore_eth_stats_common, rx_oversize_packets)},
107 : : {"rx_jabber_errors",
108 : : offsetof(struct ecore_eth_stats_common, rx_jabbers)},
109 : : {"rx_undersize_packet_errors",
110 : : offsetof(struct ecore_eth_stats_common, rx_undersize_packets)},
111 : : {"rx_fragments", offsetof(struct ecore_eth_stats_common, rx_fragments)},
112 : : {"rx_host_buffer_not_available",
113 : : offsetof(struct ecore_eth_stats_common, no_buff_discards)},
114 : : /* Number of packets discarded because they are bigger than MTU */
115 : : {"rx_packet_too_big_discards",
116 : : offsetof(struct ecore_eth_stats_common,
117 : : packet_too_big_discard)},
118 : : {"rx_ttl_zero_discards",
119 : : offsetof(struct ecore_eth_stats_common, ttl0_discard)},
120 : : {"rx_multi_function_tag_filter_discards",
121 : : offsetof(struct ecore_eth_stats_common, mftag_filter_discards)},
122 : : {"rx_mac_filter_discards",
123 : : offsetof(struct ecore_eth_stats_common, mac_filter_discards)},
124 : : {"rx_gft_filter_drop",
125 : : offsetof(struct ecore_eth_stats_common, gft_filter_drop)},
126 : : {"rx_hw_buffer_truncates",
127 : : offsetof(struct ecore_eth_stats_common, brb_truncates)},
128 : : {"rx_hw_buffer_discards",
129 : : offsetof(struct ecore_eth_stats_common, brb_discards)},
130 : : {"tx_error_drop_packets",
131 : : offsetof(struct ecore_eth_stats_common, tx_err_drop_pkts)},
132 : :
133 : : {"rx_mac_bytes", offsetof(struct ecore_eth_stats_common, rx_mac_bytes)},
134 : : {"rx_mac_unicast_packets",
135 : : offsetof(struct ecore_eth_stats_common, rx_mac_uc_packets)},
136 : : {"rx_mac_multicast_packets",
137 : : offsetof(struct ecore_eth_stats_common, rx_mac_mc_packets)},
138 : : {"rx_mac_broadcast_packets",
139 : : offsetof(struct ecore_eth_stats_common, rx_mac_bc_packets)},
140 : : {"rx_mac_frames_ok",
141 : : offsetof(struct ecore_eth_stats_common, rx_mac_frames_ok)},
142 : : {"tx_mac_bytes", offsetof(struct ecore_eth_stats_common, tx_mac_bytes)},
143 : : {"tx_mac_unicast_packets",
144 : : offsetof(struct ecore_eth_stats_common, tx_mac_uc_packets)},
145 : : {"tx_mac_multicast_packets",
146 : : offsetof(struct ecore_eth_stats_common, tx_mac_mc_packets)},
147 : : {"tx_mac_broadcast_packets",
148 : : offsetof(struct ecore_eth_stats_common, tx_mac_bc_packets)},
149 : :
150 : : {"lro_coalesced_packets",
151 : : offsetof(struct ecore_eth_stats_common, tpa_coalesced_pkts)},
152 : : {"lro_coalesced_events",
153 : : offsetof(struct ecore_eth_stats_common, tpa_coalesced_events)},
154 : : {"lro_aborts_num",
155 : : offsetof(struct ecore_eth_stats_common, tpa_aborts_num)},
156 : : {"lro_not_coalesced_packets",
157 : : offsetof(struct ecore_eth_stats_common,
158 : : tpa_not_coalesced_pkts)},
159 : : {"lro_coalesced_bytes",
160 : : offsetof(struct ecore_eth_stats_common,
161 : : tpa_coalesced_bytes)},
162 : : };
163 : :
164 : : static const struct rte_qede_xstats_name_off qede_bb_xstats_strings[] = {
165 : : {"rx_1519_to_1522_byte_packets",
166 : : offsetof(struct ecore_eth_stats, bb) +
167 : : offsetof(struct ecore_eth_stats_bb,
168 : : rx_1519_to_1522_byte_packets)},
169 : : {"rx_1519_to_2047_byte_packets",
170 : : offsetof(struct ecore_eth_stats, bb) +
171 : : offsetof(struct ecore_eth_stats_bb,
172 : : rx_1519_to_2047_byte_packets)},
173 : : {"rx_2048_to_4095_byte_packets",
174 : : offsetof(struct ecore_eth_stats, bb) +
175 : : offsetof(struct ecore_eth_stats_bb,
176 : : rx_2048_to_4095_byte_packets)},
177 : : {"rx_4096_to_9216_byte_packets",
178 : : offsetof(struct ecore_eth_stats, bb) +
179 : : offsetof(struct ecore_eth_stats_bb,
180 : : rx_4096_to_9216_byte_packets)},
181 : : {"rx_9217_to_16383_byte_packets",
182 : : offsetof(struct ecore_eth_stats, bb) +
183 : : offsetof(struct ecore_eth_stats_bb,
184 : : rx_9217_to_16383_byte_packets)},
185 : :
186 : : {"tx_1519_to_2047_byte_packets",
187 : : offsetof(struct ecore_eth_stats, bb) +
188 : : offsetof(struct ecore_eth_stats_bb,
189 : : tx_1519_to_2047_byte_packets)},
190 : : {"tx_2048_to_4095_byte_packets",
191 : : offsetof(struct ecore_eth_stats, bb) +
192 : : offsetof(struct ecore_eth_stats_bb,
193 : : tx_2048_to_4095_byte_packets)},
194 : : {"tx_4096_to_9216_byte_packets",
195 : : offsetof(struct ecore_eth_stats, bb) +
196 : : offsetof(struct ecore_eth_stats_bb,
197 : : tx_4096_to_9216_byte_packets)},
198 : : {"tx_9217_to_16383_byte_packets",
199 : : offsetof(struct ecore_eth_stats, bb) +
200 : : offsetof(struct ecore_eth_stats_bb,
201 : : tx_9217_to_16383_byte_packets)},
202 : :
203 : : {"tx_lpi_entry_count",
204 : : offsetof(struct ecore_eth_stats, bb) +
205 : : offsetof(struct ecore_eth_stats_bb, tx_lpi_entry_count)},
206 : : {"tx_total_collisions",
207 : : offsetof(struct ecore_eth_stats, bb) +
208 : : offsetof(struct ecore_eth_stats_bb, tx_total_collisions)},
209 : : };
210 : :
211 : : static const struct rte_qede_xstats_name_off qede_ah_xstats_strings[] = {
212 : : {"rx_1519_to_max_byte_packets",
213 : : offsetof(struct ecore_eth_stats, ah) +
214 : : offsetof(struct ecore_eth_stats_ah,
215 : : rx_1519_to_max_byte_packets)},
216 : : {"tx_1519_to_max_byte_packets",
217 : : offsetof(struct ecore_eth_stats, ah) +
218 : : offsetof(struct ecore_eth_stats_ah,
219 : : tx_1519_to_max_byte_packets)},
220 : : };
221 : :
222 : : static const struct rte_qede_xstats_name_off qede_rxq_xstats_strings[] = {
223 : : {"rx_q_segments",
224 : : offsetof(struct qede_rx_queue, rx_segs)},
225 : : {"rx_q_hw_errors",
226 : : offsetof(struct qede_rx_queue, rx_hw_errors)},
227 : : {"rx_q_allocation_errors",
228 : : offsetof(struct qede_rx_queue, rx_alloc_errors)}
229 : : };
230 : :
231 : : /* Get FW version string based on fw_size */
232 : : static int
233 : 0 : qede_fw_version_get(struct rte_eth_dev *dev, char *fw_ver, size_t fw_size)
234 : : {
235 : 0 : struct qede_dev *qdev = dev->data->dev_private;
236 : : struct ecore_dev *edev = &qdev->edev;
237 : : struct qed_dev_info *info = &qdev->dev_info.common;
238 : : static char ver_str[QEDE_PMD_DRV_VER_STR_SIZE];
239 : : size_t size;
240 : :
241 [ # # ]: 0 : if (IS_PF(edev))
242 : : snprintf(ver_str, QEDE_PMD_DRV_VER_STR_SIZE, "%s",
243 : : QEDE_PMD_FW_VERSION);
244 : : else
245 : 0 : snprintf(ver_str, QEDE_PMD_DRV_VER_STR_SIZE, "%d.%d.%d.%d",
246 : 0 : info->fw_major, info->fw_minor,
247 : 0 : info->fw_rev, info->fw_eng);
248 : 0 : size = strlen(ver_str);
249 [ # # ]: 0 : if (size + 1 <= fw_size) /* Add 1 byte for "\0" */
250 : : strlcpy(fw_ver, ver_str, fw_size);
251 : : else
252 : 0 : return (size + 1);
253 : :
254 : 0 : snprintf(ver_str + size, (QEDE_PMD_DRV_VER_STR_SIZE - size),
255 : : " MFW: %d.%d.%d.%d",
256 : : GET_MFW_FIELD(info->mfw_rev, QED_MFW_VERSION_3),
257 : 0 : GET_MFW_FIELD(info->mfw_rev, QED_MFW_VERSION_2),
258 : 0 : GET_MFW_FIELD(info->mfw_rev, QED_MFW_VERSION_1),
259 : 0 : GET_MFW_FIELD(info->mfw_rev, QED_MFW_VERSION_0));
260 : 0 : size = strlen(ver_str);
261 [ # # ]: 0 : if (size + 1 <= fw_size)
262 : : strlcpy(fw_ver, ver_str, fw_size);
263 : :
264 [ # # ]: 0 : if (fw_size <= 32)
265 : 0 : goto out;
266 : :
267 : 0 : snprintf(ver_str + size, (QEDE_PMD_DRV_VER_STR_SIZE - size),
268 : : " MBI: %d.%d.%d",
269 : 0 : GET_MFW_FIELD(info->mbi_version, QED_MBI_VERSION_2),
270 : 0 : GET_MFW_FIELD(info->mbi_version, QED_MBI_VERSION_1),
271 [ # # ]: 0 : GET_MFW_FIELD(info->mbi_version, QED_MBI_VERSION_0));
272 : 0 : size = strlen(ver_str);
273 [ # # ]: 0 : if (size + 1 <= fw_size)
274 : : strlcpy(fw_ver, ver_str, fw_size);
275 : :
276 : 0 : out:
277 : : return 0;
278 : : }
279 : :
280 : 0 : static void qede_interrupt_action(struct ecore_hwfn *p_hwfn)
281 : : {
282 : 0 : OSAL_SPIN_LOCK(&p_hwfn->spq_lock);
283 : 0 : ecore_int_sp_dpc((osal_int_ptr_t)(p_hwfn));
284 : : OSAL_SPIN_UNLOCK(&p_hwfn->spq_lock);
285 : 0 : }
286 : :
287 : : static void
288 : 0 : qede_interrupt_handler_intx(void *param)
289 : : {
290 : : struct rte_eth_dev *eth_dev = (struct rte_eth_dev *)param;
291 : 0 : struct qede_dev *qdev = eth_dev->data->dev_private;
292 : : struct ecore_dev *edev = &qdev->edev;
293 : : u64 status;
294 : :
295 : : /* Check if our device actually raised an interrupt */
296 : 0 : status = ecore_int_igu_read_sisr_reg(ECORE_LEADING_HWFN(edev));
297 [ # # ]: 0 : if (status & 0x1) {
298 : 0 : qede_interrupt_action(ECORE_LEADING_HWFN(edev));
299 : :
300 [ # # ]: 0 : if (rte_intr_ack(eth_dev->intr_handle))
301 : 0 : DP_ERR(edev, "rte_intr_ack failed\n");
302 : : }
303 : 0 : }
304 : :
305 : : static void
306 : 0 : qede_interrupt_handler(void *param)
307 : : {
308 : : struct rte_eth_dev *eth_dev = (struct rte_eth_dev *)param;
309 : 0 : struct qede_dev *qdev = eth_dev->data->dev_private;
310 : : struct ecore_dev *edev = &qdev->edev;
311 : :
312 : 0 : qede_interrupt_action(ECORE_LEADING_HWFN(edev));
313 [ # # ]: 0 : if (rte_intr_ack(eth_dev->intr_handle))
314 : 0 : DP_ERR(edev, "rte_intr_ack failed\n");
315 : 0 : }
316 : :
317 : : static void
318 : 0 : qede_assign_rxtx_handlers(struct rte_eth_dev *dev, bool is_dummy)
319 : : {
320 : 0 : uint64_t tx_offloads = dev->data->dev_conf.txmode.offloads;
321 : 0 : struct qede_dev *qdev = dev->data->dev_private;
322 : : struct ecore_dev *edev = &qdev->edev;
323 : : bool use_tx_offload = false;
324 : :
325 [ # # ]: 0 : if (is_dummy) {
326 : 0 : dev->rx_pkt_burst = rte_eth_pkt_burst_dummy;
327 : 0 : dev->tx_pkt_burst = rte_eth_pkt_burst_dummy;
328 : 0 : return;
329 : : }
330 : :
331 [ # # ]: 0 : if (ECORE_IS_CMT(edev)) {
332 : 0 : dev->rx_pkt_burst = qede_recv_pkts_cmt;
333 : 0 : dev->tx_pkt_burst = qede_xmit_pkts_cmt;
334 : 0 : return;
335 : : }
336 : :
337 [ # # ]: 0 : if (dev->data->lro || dev->data->scattered_rx) {
338 : 0 : DP_INFO(edev, "Assigning qede_recv_pkts\n");
339 : 0 : dev->rx_pkt_burst = qede_recv_pkts;
340 : : } else {
341 : 0 : DP_INFO(edev, "Assigning qede_recv_pkts_regular\n");
342 : 0 : dev->rx_pkt_burst = qede_recv_pkts_regular;
343 : : }
344 : :
345 : 0 : use_tx_offload = !!(tx_offloads &
346 : : (RTE_ETH_TX_OFFLOAD_OUTER_IPV4_CKSUM | /* tunnel */
347 : : RTE_ETH_TX_OFFLOAD_TCP_TSO | /* tso */
348 : : RTE_ETH_TX_OFFLOAD_VLAN_INSERT)); /* vlan insert */
349 : :
350 [ # # ]: 0 : if (use_tx_offload) {
351 : 0 : DP_INFO(edev, "Assigning qede_xmit_pkts\n");
352 : 0 : dev->tx_pkt_burst = qede_xmit_pkts;
353 : : } else {
354 : 0 : DP_INFO(edev, "Assigning qede_xmit_pkts_regular\n");
355 : 0 : dev->tx_pkt_burst = qede_xmit_pkts_regular;
356 : : }
357 : : }
358 : :
359 : : static void
360 : : qede_alloc_etherdev(struct qede_dev *qdev, struct qed_dev_eth_info *info)
361 : : {
362 : 0 : qdev->dev_info = *info;
363 : 0 : qdev->ops = qed_ops;
364 : : }
365 : :
366 : 0 : static void qede_print_adapter_info(struct rte_eth_dev *dev)
367 : : {
368 : 0 : struct qede_dev *qdev = dev->data->dev_private;
369 : : struct ecore_dev *edev = &qdev->edev;
370 : : static char ver_str[QEDE_PMD_DRV_VER_STR_SIZE];
371 : :
372 : 0 : DP_INFO(edev, "**************************************************\n");
373 : 0 : DP_INFO(edev, " %-20s: %s\n", "DPDK version", rte_version());
374 [ # # ]: 0 : DP_INFO(edev, " %-20s: %s %c%d\n", "Chip details",
375 : : ECORE_IS_BB(edev) ? "BB" : "AH",
376 : : 'A' + edev->chip_rev,
377 : : (int)edev->chip_metal);
378 : : snprintf(ver_str, QEDE_PMD_DRV_VER_STR_SIZE, "%s",
379 : : QEDE_PMD_DRV_VERSION);
380 : 0 : DP_INFO(edev, " %-20s: %s\n", "Driver version", ver_str);
381 : : snprintf(ver_str, QEDE_PMD_DRV_VER_STR_SIZE, "%s",
382 : : QEDE_PMD_BASE_VERSION);
383 : 0 : DP_INFO(edev, " %-20s: %s\n", "Base version", ver_str);
384 : 0 : qede_fw_version_get(dev, ver_str, sizeof(ver_str));
385 : 0 : DP_INFO(edev, " %-20s: %s\n", "Firmware version", ver_str);
386 : 0 : DP_INFO(edev, " %-20s: %s\n", "Firmware file", qede_fw_file);
387 : 0 : DP_INFO(edev, "**************************************************\n");
388 : 0 : }
389 : :
390 : 0 : static void qede_reset_queue_stats(struct qede_dev *qdev, bool xstats)
391 : : {
392 : 0 : struct rte_eth_dev *dev = (struct rte_eth_dev *)qdev->ethdev;
393 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
394 : : unsigned int i = 0, j = 0, qid;
395 : : unsigned int rxq_stat_cntrs, txq_stat_cntrs;
396 : : struct qede_tx_queue *txq;
397 : :
398 [ # # ]: 0 : DP_VERBOSE(edev, ECORE_MSG_DEBUG, "Clearing queue stats\n");
399 : :
400 : 0 : rxq_stat_cntrs = QEDE_RSS_COUNT(dev);
401 : 0 : txq_stat_cntrs = QEDE_TSS_COUNT(dev);
402 : :
403 [ # # ]: 0 : for (qid = 0; qid < qdev->num_rx_queues; qid++) {
404 [ # # ]: 0 : OSAL_MEMSET(((char *)(qdev->fp_array[qid].rxq)) +
405 : : offsetof(struct qede_rx_queue, rcv_pkts), 0,
406 : : sizeof(uint64_t));
407 : 0 : OSAL_MEMSET(((char *)(qdev->fp_array[qid].rxq)) +
408 : : offsetof(struct qede_rx_queue, rx_hw_errors), 0,
409 : : sizeof(uint64_t));
410 : 0 : OSAL_MEMSET(((char *)(qdev->fp_array[qid].rxq)) +
411 : : offsetof(struct qede_rx_queue, rx_alloc_errors), 0,
412 : : sizeof(uint64_t));
413 : :
414 [ # # ]: 0 : if (xstats)
415 [ # # ]: 0 : for (j = 0; j < RTE_DIM(qede_rxq_xstats_strings); j++)
416 : 0 : OSAL_MEMSET((((char *)
417 : : (qdev->fp_array[qid].rxq)) +
418 : : qede_rxq_xstats_strings[j].offset),
419 : : 0,
420 : : sizeof(uint64_t));
421 : :
422 : 0 : i++;
423 [ # # ]: 0 : if (i == rxq_stat_cntrs)
424 : : break;
425 : : }
426 : :
427 : : i = 0;
428 : :
429 [ # # ]: 0 : for (qid = 0; qid < qdev->num_tx_queues; qid++) {
430 : 0 : txq = qdev->fp_array[qid].txq;
431 : :
432 [ # # ]: 0 : OSAL_MEMSET((uint64_t *)(uintptr_t)
433 : : (((uint64_t)(uintptr_t)(txq)) +
434 : : offsetof(struct qede_tx_queue, xmit_pkts)), 0,
435 : : sizeof(uint64_t));
436 : :
437 : 0 : i++;
438 [ # # ]: 0 : if (i == txq_stat_cntrs)
439 : : break;
440 : : }
441 : 0 : }
442 : :
443 : : static int
444 : 0 : qede_stop_vport(struct ecore_dev *edev)
445 : : {
446 : : struct ecore_hwfn *p_hwfn;
447 : : uint8_t vport_id;
448 : : int rc;
449 : : int i;
450 : :
451 : : vport_id = 0;
452 [ # # ]: 0 : for_each_hwfn(edev, i) {
453 : 0 : p_hwfn = &edev->hwfns[i];
454 : 0 : rc = ecore_sp_vport_stop(p_hwfn, p_hwfn->hw_info.opaque_fid,
455 : : vport_id);
456 [ # # ]: 0 : if (rc != ECORE_SUCCESS) {
457 : 0 : DP_ERR(edev, "Stop V-PORT failed rc = %d\n", rc);
458 : 0 : return rc;
459 : : }
460 : : }
461 : :
462 : 0 : DP_INFO(edev, "vport stopped\n");
463 : :
464 : 0 : return 0;
465 : : }
466 : :
467 : : static int
468 : 0 : qede_start_vport(struct qede_dev *qdev, uint16_t mtu)
469 : : {
470 : 0 : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
471 : : struct ecore_sp_vport_start_params params;
472 : : struct ecore_hwfn *p_hwfn;
473 : : int rc;
474 : : int i;
475 : :
476 [ # # ]: 0 : if (qdev->vport_started)
477 : 0 : qede_stop_vport(edev);
478 : :
479 : : memset(¶ms, 0, sizeof(params));
480 : : params.vport_id = 0;
481 : 0 : params.mtu = mtu;
482 : : /* @DPDK - Disable FW placement */
483 : 0 : params.zero_placement_offset = 1;
484 [ # # ]: 0 : for_each_hwfn(edev, i) {
485 : 0 : p_hwfn = &edev->hwfns[i];
486 : 0 : params.concrete_fid = p_hwfn->hw_info.concrete_fid;
487 : 0 : params.opaque_fid = p_hwfn->hw_info.opaque_fid;
488 : 0 : rc = ecore_sp_vport_start(p_hwfn, ¶ms);
489 [ # # ]: 0 : if (rc != ECORE_SUCCESS) {
490 : 0 : DP_ERR(edev, "Start V-PORT failed %d\n", rc);
491 : 0 : return rc;
492 : : }
493 : : }
494 : 0 : ecore_reset_vport_stats(edev);
495 : 0 : qdev->vport_started = true;
496 : 0 : DP_INFO(edev, "VPORT started with MTU = %u\n", mtu);
497 : :
498 : 0 : return 0;
499 : : }
500 : :
501 : : #define QEDE_NPAR_TX_SWITCHING "npar_tx_switching"
502 : : #define QEDE_VF_TX_SWITCHING "vf_tx_switching"
503 : :
504 : : /* Activate or deactivate vport via vport-update */
505 : 0 : int qede_activate_vport(struct rte_eth_dev *eth_dev, bool flg)
506 : : {
507 [ # # ]: 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
508 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
509 : : struct ecore_sp_vport_update_params params;
510 : : struct ecore_hwfn *p_hwfn;
511 : : uint8_t i;
512 : : int rc = -1;
513 : :
514 : : memset(¶ms, 0, sizeof(struct ecore_sp_vport_update_params));
515 : : params.vport_id = 0;
516 : 0 : params.update_vport_active_rx_flg = 1;
517 : 0 : params.update_vport_active_tx_flg = 1;
518 : 0 : params.vport_active_rx_flg = flg;
519 : 0 : params.vport_active_tx_flg = flg;
520 [ # # # # ]: 0 : if ((qdev->enable_tx_switching == false) && (flg == true)) {
521 : 0 : params.update_tx_switching_flg = 1;
522 : 0 : params.tx_switching_flg = !flg;
523 : : }
524 [ # # ]: 0 : for_each_hwfn(edev, i) {
525 : 0 : p_hwfn = &edev->hwfns[i];
526 : 0 : params.opaque_fid = p_hwfn->hw_info.opaque_fid;
527 : 0 : rc = ecore_sp_vport_update(p_hwfn, ¶ms,
528 : : ECORE_SPQ_MODE_EBLOCK, NULL);
529 [ # # ]: 0 : if (rc != ECORE_SUCCESS) {
530 : 0 : DP_ERR(edev, "Failed to update vport\n");
531 : 0 : break;
532 : : }
533 : : }
534 [ # # ]: 0 : DP_INFO(edev, "vport is %s\n", flg ? "activated" : "deactivated");
535 : :
536 : 0 : return rc;
537 : : }
538 : :
539 : : static void
540 : : qede_update_sge_tpa_params(struct ecore_sge_tpa_params *sge_tpa_params,
541 : : uint16_t mtu, bool enable)
542 : : {
543 : : /* Enable LRO in split mode */
544 : 0 : sge_tpa_params->tpa_ipv4_en_flg = enable;
545 : 0 : sge_tpa_params->tpa_ipv6_en_flg = enable;
546 : 0 : sge_tpa_params->tpa_ipv4_tunn_en_flg = enable;
547 : 0 : sge_tpa_params->tpa_ipv6_tunn_en_flg = enable;
548 : : /* set if tpa enable changes */
549 : 0 : sge_tpa_params->update_tpa_en_flg = 1;
550 : : /* set if tpa parameters should be handled */
551 : 0 : sge_tpa_params->update_tpa_param_flg = enable;
552 : :
553 : 0 : sge_tpa_params->max_buffers_per_cqe = 20;
554 : : /* Enable TPA in split mode. In this mode each TPA segment
555 : : * starts on the new BD, so there is one BD per segment.
556 : : */
557 : 0 : sge_tpa_params->tpa_pkt_split_flg = 1;
558 : : sge_tpa_params->tpa_hdr_data_split_flg = 0;
559 : : sge_tpa_params->tpa_gro_consistent_flg = 0;
560 : 0 : sge_tpa_params->tpa_max_aggs_num = ETH_TPA_MAX_AGGS_NUM;
561 : 0 : sge_tpa_params->tpa_max_size = 0x7FFF;
562 : 0 : sge_tpa_params->tpa_min_size_to_start = mtu / 2;
563 : 0 : sge_tpa_params->tpa_min_size_to_cont = mtu / 2;
564 : : }
565 : :
566 : : /* Enable/disable LRO via vport-update */
567 : 0 : int qede_enable_tpa(struct rte_eth_dev *eth_dev, bool flg)
568 : : {
569 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
570 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
571 : : struct ecore_sp_vport_update_params params;
572 : : struct ecore_sge_tpa_params tpa_params;
573 : : struct ecore_hwfn *p_hwfn;
574 : : int rc;
575 : : int i;
576 : :
577 : : memset(¶ms, 0, sizeof(struct ecore_sp_vport_update_params));
578 : : memset(&tpa_params, 0, sizeof(struct ecore_sge_tpa_params));
579 : 0 : qede_update_sge_tpa_params(&tpa_params, qdev->mtu, flg);
580 : : params.vport_id = 0;
581 : 0 : params.sge_tpa_params = &tpa_params;
582 [ # # ]: 0 : for_each_hwfn(edev, i) {
583 : 0 : p_hwfn = &edev->hwfns[i];
584 : 0 : params.opaque_fid = p_hwfn->hw_info.opaque_fid;
585 : 0 : rc = ecore_sp_vport_update(p_hwfn, ¶ms,
586 : : ECORE_SPQ_MODE_EBLOCK, NULL);
587 [ # # ]: 0 : if (rc != ECORE_SUCCESS) {
588 : 0 : DP_ERR(edev, "Failed to update LRO\n");
589 : 0 : return -1;
590 : : }
591 : : }
592 : 0 : qdev->enable_lro = flg;
593 : 0 : eth_dev->data->lro = flg;
594 : :
595 [ # # ]: 0 : DP_INFO(edev, "LRO is %s\n", flg ? "enabled" : "disabled");
596 : :
597 : 0 : return 0;
598 : : }
599 : :
600 : : static int
601 : 0 : qed_configure_filter_rx_mode(struct rte_eth_dev *eth_dev,
602 : : enum qed_filter_rx_mode_type type)
603 : : {
604 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
605 : 0 : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
606 : : struct ecore_filter_accept_flags flags;
607 : :
608 : : memset(&flags, 0, sizeof(flags));
609 : :
610 : 0 : flags.update_rx_mode_config = 1;
611 : 0 : flags.update_tx_mode_config = 1;
612 : 0 : flags.rx_accept_filter = ECORE_ACCEPT_UCAST_MATCHED |
613 : : ECORE_ACCEPT_MCAST_MATCHED |
614 : : ECORE_ACCEPT_BCAST;
615 : :
616 : 0 : flags.tx_accept_filter = ECORE_ACCEPT_UCAST_MATCHED |
617 : : ECORE_ACCEPT_MCAST_MATCHED |
618 : : ECORE_ACCEPT_BCAST;
619 : :
620 [ # # ]: 0 : if (type == QED_FILTER_RX_MODE_TYPE_PROMISC) {
621 : 0 : flags.rx_accept_filter |= (ECORE_ACCEPT_UCAST_UNMATCHED |
622 : : ECORE_ACCEPT_MCAST_UNMATCHED);
623 [ # # ]: 0 : if (IS_VF(edev)) {
624 : 0 : flags.tx_accept_filter |=
625 : : (ECORE_ACCEPT_UCAST_UNMATCHED |
626 : : ECORE_ACCEPT_MCAST_UNMATCHED);
627 : 0 : DP_INFO(edev, "Enabling Tx unmatched flags for VF\n");
628 : : }
629 [ # # ]: 0 : } else if (type == QED_FILTER_RX_MODE_TYPE_MULTI_PROMISC) {
630 : 0 : flags.rx_accept_filter |= ECORE_ACCEPT_MCAST_UNMATCHED;
631 : : }
632 : :
633 : 0 : return ecore_filter_accept_cmd(edev, 0, flags, false, false,
634 : : ECORE_SPQ_MODE_CB, NULL);
635 : : }
636 : :
637 : : int
638 : 0 : qede_ucast_filter(struct rte_eth_dev *eth_dev, struct ecore_filter_ucast *ucast,
639 : : bool add)
640 : : {
641 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
642 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
643 : : struct qede_ucast_entry *tmp = NULL;
644 : : struct qede_ucast_entry *u;
645 : : struct rte_ether_addr *mac_addr;
646 : :
647 : 0 : mac_addr = (struct rte_ether_addr *)ucast->mac;
648 [ # # ]: 0 : if (add) {
649 [ # # ]: 0 : SLIST_FOREACH(tmp, &qdev->uc_list_head, list) {
650 [ # # ]: 0 : if ((memcmp(mac_addr, &tmp->mac,
651 : 0 : RTE_ETHER_ADDR_LEN) == 0) &&
652 [ # # ]: 0 : ucast->vni == tmp->vni &&
653 [ # # ]: 0 : ucast->vlan == tmp->vlan) {
654 : 0 : DP_INFO(edev, "Unicast MAC is already added"
655 : : " with vlan = %u, vni = %u\n",
656 : : ucast->vlan, ucast->vni);
657 : 0 : return 0;
658 : : }
659 : : }
660 : 0 : u = rte_malloc(NULL, sizeof(struct qede_ucast_entry),
661 : : RTE_CACHE_LINE_SIZE);
662 [ # # ]: 0 : if (!u) {
663 : 0 : DP_ERR(edev, "Did not allocate memory for ucast\n");
664 : 0 : return -ENOMEM;
665 : : }
666 : : rte_ether_addr_copy(mac_addr, &u->mac);
667 : 0 : u->vlan = ucast->vlan;
668 : 0 : u->vni = ucast->vni;
669 : 0 : SLIST_INSERT_HEAD(&qdev->uc_list_head, u, list);
670 : 0 : qdev->num_uc_addr++;
671 : : } else {
672 [ # # ]: 0 : SLIST_FOREACH(tmp, &qdev->uc_list_head, list) {
673 [ # # ]: 0 : if ((memcmp(mac_addr, &tmp->mac,
674 : 0 : RTE_ETHER_ADDR_LEN) == 0) &&
675 [ # # ]: 0 : ucast->vlan == tmp->vlan &&
676 [ # # ]: 0 : ucast->vni == tmp->vni)
677 : : break;
678 : : }
679 [ # # ]: 0 : if (tmp == NULL) {
680 : 0 : DP_INFO(edev, "Unicast MAC is not found\n");
681 : 0 : return -EINVAL;
682 : : }
683 [ # # # # ]: 0 : SLIST_REMOVE(&qdev->uc_list_head, tmp, qede_ucast_entry, list);
684 : 0 : qdev->num_uc_addr--;
685 : : }
686 : :
687 : : return 0;
688 : : }
689 : :
690 : : static int
691 : 0 : qede_add_mcast_filters(struct rte_eth_dev *eth_dev,
692 : : struct rte_ether_addr *mc_addrs,
693 : : uint32_t mc_addrs_num)
694 : : {
695 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
696 : 0 : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
697 : : struct ecore_filter_mcast mcast;
698 : : struct qede_mcast_entry *m = NULL;
699 : : uint8_t i;
700 : : int rc;
701 : :
702 [ # # ]: 0 : for (i = 0; i < mc_addrs_num; i++) {
703 : 0 : m = rte_malloc(NULL, sizeof(struct qede_mcast_entry),
704 : : RTE_CACHE_LINE_SIZE);
705 [ # # ]: 0 : if (!m) {
706 : 0 : DP_ERR(edev, "Did not allocate memory for mcast\n");
707 : 0 : return -ENOMEM;
708 : : }
709 : 0 : rte_ether_addr_copy(&mc_addrs[i], &m->mac);
710 : 0 : SLIST_INSERT_HEAD(&qdev->mc_list_head, m, list);
711 : : }
712 : : memset(&mcast, 0, sizeof(mcast));
713 : 0 : mcast.num_mc_addrs = mc_addrs_num;
714 : : mcast.opcode = ECORE_FILTER_ADD;
715 [ # # ]: 0 : for (i = 0; i < mc_addrs_num; i++)
716 : 0 : rte_ether_addr_copy(&mc_addrs[i], (struct rte_ether_addr *)
717 : 0 : &mcast.mac[i]);
718 : 0 : rc = ecore_filter_mcast_cmd(edev, &mcast, ECORE_SPQ_MODE_CB, NULL);
719 [ # # ]: 0 : if (rc != ECORE_SUCCESS) {
720 : 0 : DP_ERR(edev, "Failed to add multicast filter (rc = %d\n)", rc);
721 : 0 : return -1;
722 : : }
723 : :
724 : : return 0;
725 : : }
726 : :
727 : 0 : static int qede_del_mcast_filters(struct rte_eth_dev *eth_dev)
728 : : {
729 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
730 : 0 : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
731 : : struct qede_mcast_entry *tmp = NULL;
732 : : struct ecore_filter_mcast mcast;
733 : : int j;
734 : : int rc;
735 : :
736 : : memset(&mcast, 0, sizeof(mcast));
737 : 0 : mcast.num_mc_addrs = qdev->num_mc_addr;
738 : 0 : mcast.opcode = ECORE_FILTER_REMOVE;
739 : : j = 0;
740 [ # # ]: 0 : SLIST_FOREACH(tmp, &qdev->mc_list_head, list) {
741 : : rte_ether_addr_copy(&tmp->mac,
742 : 0 : (struct rte_ether_addr *)&mcast.mac[j]);
743 : 0 : j++;
744 : : }
745 : 0 : rc = ecore_filter_mcast_cmd(edev, &mcast, ECORE_SPQ_MODE_CB, NULL);
746 [ # # ]: 0 : if (rc != ECORE_SUCCESS) {
747 : 0 : DP_ERR(edev, "Failed to delete multicast filter\n");
748 : 0 : return -1;
749 : : }
750 : : /* Init the list */
751 [ # # ]: 0 : while (!SLIST_EMPTY(&qdev->mc_list_head)) {
752 : : tmp = SLIST_FIRST(&qdev->mc_list_head);
753 : 0 : SLIST_REMOVE_HEAD(&qdev->mc_list_head, list);
754 : : }
755 : 0 : SLIST_INIT(&qdev->mc_list_head);
756 : :
757 : 0 : return 0;
758 : : }
759 : :
760 : : enum _ecore_status_t
761 : 0 : qede_mac_int_ops(struct rte_eth_dev *eth_dev, struct ecore_filter_ucast *ucast,
762 : : bool add)
763 : : {
764 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
765 : 0 : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
766 : : enum _ecore_status_t rc = ECORE_INVAL;
767 : :
768 [ # # # # ]: 0 : if (add && (qdev->num_uc_addr >= qdev->dev_info.num_mac_filters)) {
769 : 0 : DP_ERR(edev, "Ucast filter table limit exceeded,"
770 : : " Please enable promisc mode\n");
771 : 0 : return ECORE_INVAL;
772 : : }
773 : :
774 : 0 : rc = qede_ucast_filter(eth_dev, ucast, add);
775 [ # # ]: 0 : if (rc == 0)
776 : 0 : rc = ecore_filter_ucast_cmd(edev, ucast,
777 : : ECORE_SPQ_MODE_CB, NULL);
778 : : /* Indicate error only for add filter operation.
779 : : * Delete filter operations are not severe.
780 : : */
781 [ # # ]: 0 : if ((rc != ECORE_SUCCESS) && add)
782 : 0 : DP_ERR(edev, "MAC filter failed, rc = %d, op = %d\n",
783 : : rc, add);
784 : :
785 : : return rc;
786 : : }
787 : :
788 : : static int
789 [ # # ]: 0 : qede_mac_addr_add(struct rte_eth_dev *eth_dev, struct rte_ether_addr *mac_addr,
790 : : __rte_unused uint32_t index, __rte_unused uint32_t pool)
791 : : {
792 : : struct ecore_filter_ucast ucast;
793 : : int re;
794 : :
795 : : if (!rte_is_valid_assigned_ether_addr(mac_addr))
796 : : return -EINVAL;
797 : :
798 : : qede_set_ucast_cmn_params(&ucast);
799 : : ucast.opcode = ECORE_FILTER_ADD;
800 : : ucast.type = ECORE_FILTER_MAC;
801 : : rte_ether_addr_copy(mac_addr, (struct rte_ether_addr *)&ucast.mac);
802 : 0 : re = (int)qede_mac_int_ops(eth_dev, &ucast, 1);
803 : 0 : return re;
804 : : }
805 : :
806 : : static void
807 : 0 : qede_mac_addr_remove(struct rte_eth_dev *eth_dev, uint32_t index)
808 : : {
809 : 0 : struct qede_dev *qdev = eth_dev->data->dev_private;
810 : : struct ecore_dev *edev = &qdev->edev;
811 : : struct ecore_filter_ucast ucast;
812 : :
813 : 0 : PMD_INIT_FUNC_TRACE(edev);
814 : :
815 [ # # ]: 0 : if (index >= qdev->dev_info.num_mac_filters) {
816 : 0 : DP_ERR(edev, "Index %u is above MAC filter limit %u\n",
817 : : index, qdev->dev_info.num_mac_filters);
818 : 0 : return;
819 : : }
820 : :
821 [ # # ]: 0 : if (!rte_is_valid_assigned_ether_addr(ð_dev->data->mac_addrs[index]))
822 : : return;
823 : :
824 : : qede_set_ucast_cmn_params(&ucast);
825 : 0 : ucast.opcode = ECORE_FILTER_REMOVE;
826 : : ucast.type = ECORE_FILTER_MAC;
827 : :
828 : : /* Use the index maintained by rte */
829 : : rte_ether_addr_copy(ð_dev->data->mac_addrs[index],
830 : : (struct rte_ether_addr *)&ucast.mac);
831 : :
832 : 0 : qede_mac_int_ops(eth_dev, &ucast, false);
833 : : }
834 : :
835 : : static int
836 : 0 : qede_mac_addr_set(struct rte_eth_dev *eth_dev, struct rte_ether_addr *mac_addr)
837 : : {
838 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
839 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
840 : :
841 [ # # # # ]: 0 : if (IS_VF(edev) && !ecore_vf_check_mac(ECORE_LEADING_HWFN(edev),
842 : 0 : mac_addr->addr_bytes)) {
843 : 0 : DP_ERR(edev, "Setting MAC address is not allowed\n");
844 : 0 : return -EPERM;
845 : : }
846 : :
847 : 0 : qede_mac_addr_remove(eth_dev, 0);
848 : :
849 : 0 : return qede_mac_addr_add(eth_dev, mac_addr, 0, 0);
850 : : }
851 : :
852 : 0 : void qede_config_accept_any_vlan(struct qede_dev *qdev, bool flg)
853 : : {
854 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
855 : : struct ecore_sp_vport_update_params params;
856 : : struct ecore_hwfn *p_hwfn;
857 : : uint8_t i;
858 : : int rc;
859 : :
860 : : memset(¶ms, 0, sizeof(struct ecore_sp_vport_update_params));
861 : : params.vport_id = 0;
862 : 0 : params.update_accept_any_vlan_flg = 1;
863 : 0 : params.accept_any_vlan = flg;
864 [ # # ]: 0 : for_each_hwfn(edev, i) {
865 : 0 : p_hwfn = &edev->hwfns[i];
866 : 0 : params.opaque_fid = p_hwfn->hw_info.opaque_fid;
867 : 0 : rc = ecore_sp_vport_update(p_hwfn, ¶ms,
868 : : ECORE_SPQ_MODE_EBLOCK, NULL);
869 [ # # ]: 0 : if (rc != ECORE_SUCCESS) {
870 : 0 : DP_ERR(edev, "Failed to configure accept-any-vlan\n");
871 : 0 : return;
872 : : }
873 : : }
874 : :
875 [ # # ]: 0 : DP_INFO(edev, "%s accept-any-vlan\n", flg ? "enabled" : "disabled");
876 : : }
877 : :
878 : 0 : static int qede_vlan_stripping(struct rte_eth_dev *eth_dev, bool flg)
879 : : {
880 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
881 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
882 : : struct ecore_sp_vport_update_params params;
883 : : struct ecore_hwfn *p_hwfn;
884 : : uint8_t i;
885 : : int rc;
886 : :
887 : : memset(¶ms, 0, sizeof(struct ecore_sp_vport_update_params));
888 : : params.vport_id = 0;
889 : 0 : params.update_inner_vlan_removal_flg = 1;
890 : 0 : params.inner_vlan_removal_flg = flg;
891 [ # # ]: 0 : for_each_hwfn(edev, i) {
892 : 0 : p_hwfn = &edev->hwfns[i];
893 : 0 : params.opaque_fid = p_hwfn->hw_info.opaque_fid;
894 : 0 : rc = ecore_sp_vport_update(p_hwfn, ¶ms,
895 : : ECORE_SPQ_MODE_EBLOCK, NULL);
896 [ # # ]: 0 : if (rc != ECORE_SUCCESS) {
897 : 0 : DP_ERR(edev, "Failed to update vport\n");
898 : 0 : return -1;
899 : : }
900 : : }
901 : :
902 : 0 : qdev->vlan_strip_flg = flg;
903 : :
904 [ # # ]: 0 : DP_INFO(edev, "VLAN stripping %s\n", flg ? "enabled" : "disabled");
905 : 0 : return 0;
906 : : }
907 : :
908 : 0 : static int qede_vlan_filter_set(struct rte_eth_dev *eth_dev,
909 : : uint16_t vlan_id, int on)
910 : : {
911 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
912 : 0 : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
913 : : struct qed_dev_eth_info *dev_info = &qdev->dev_info;
914 : : struct qede_vlan_entry *tmp = NULL;
915 : : struct qede_vlan_entry *vlan;
916 : : struct ecore_filter_ucast ucast;
917 : : int rc;
918 : :
919 [ # # ]: 0 : if (on) {
920 [ # # ]: 0 : if (qdev->configured_vlans == dev_info->num_vlan_filters) {
921 : 0 : DP_ERR(edev, "Reached max VLAN filter limit"
922 : : " enabling accept_any_vlan\n");
923 : 0 : qede_config_accept_any_vlan(qdev, true);
924 : 0 : return 0;
925 : : }
926 : :
927 [ # # ]: 0 : SLIST_FOREACH(tmp, &qdev->vlan_list_head, list) {
928 [ # # ]: 0 : if (tmp->vid == vlan_id) {
929 : 0 : DP_INFO(edev, "VLAN %u already configured\n",
930 : : vlan_id);
931 : 0 : return 0;
932 : : }
933 : : }
934 : :
935 : 0 : vlan = rte_malloc(NULL, sizeof(struct qede_vlan_entry),
936 : : RTE_CACHE_LINE_SIZE);
937 : :
938 [ # # ]: 0 : if (!vlan) {
939 : 0 : DP_ERR(edev, "Did not allocate memory for VLAN\n");
940 : 0 : return -ENOMEM;
941 : : }
942 : :
943 : : qede_set_ucast_cmn_params(&ucast);
944 : : ucast.opcode = ECORE_FILTER_ADD;
945 : 0 : ucast.type = ECORE_FILTER_VLAN;
946 : 0 : ucast.vlan = vlan_id;
947 : 0 : rc = ecore_filter_ucast_cmd(edev, &ucast, ECORE_SPQ_MODE_CB,
948 : : NULL);
949 [ # # ]: 0 : if (rc != 0) {
950 : 0 : DP_ERR(edev, "Failed to add VLAN %u rc %d\n", vlan_id,
951 : : rc);
952 : 0 : rte_free(vlan);
953 : : } else {
954 : 0 : vlan->vid = vlan_id;
955 : 0 : SLIST_INSERT_HEAD(&qdev->vlan_list_head, vlan, list);
956 : 0 : qdev->configured_vlans++;
957 : 0 : DP_INFO(edev, "VLAN %u added, configured_vlans %u\n",
958 : : vlan_id, qdev->configured_vlans);
959 : : }
960 : : } else {
961 [ # # ]: 0 : SLIST_FOREACH(tmp, &qdev->vlan_list_head, list) {
962 [ # # ]: 0 : if (tmp->vid == vlan_id)
963 : : break;
964 : : }
965 : :
966 [ # # ]: 0 : if (!tmp) {
967 [ # # ]: 0 : if (qdev->configured_vlans == 0) {
968 : 0 : DP_INFO(edev,
969 : : "No VLAN filters configured yet\n");
970 : 0 : return 0;
971 : : }
972 : :
973 : 0 : DP_ERR(edev, "VLAN %u not configured\n", vlan_id);
974 : 0 : return -EINVAL;
975 : : }
976 : :
977 [ # # # # ]: 0 : SLIST_REMOVE(&qdev->vlan_list_head, tmp, qede_vlan_entry, list);
978 : :
979 : : qede_set_ucast_cmn_params(&ucast);
980 : 0 : ucast.opcode = ECORE_FILTER_REMOVE;
981 : 0 : ucast.type = ECORE_FILTER_VLAN;
982 : 0 : ucast.vlan = vlan_id;
983 : 0 : rc = ecore_filter_ucast_cmd(edev, &ucast, ECORE_SPQ_MODE_CB,
984 : : NULL);
985 [ # # ]: 0 : if (rc != 0) {
986 : 0 : DP_ERR(edev, "Failed to delete VLAN %u rc %d\n",
987 : : vlan_id, rc);
988 : : } else {
989 : 0 : qdev->configured_vlans--;
990 : 0 : DP_INFO(edev, "VLAN %u removed configured_vlans %u\n",
991 : : vlan_id, qdev->configured_vlans);
992 : : }
993 : : }
994 : :
995 : : return rc;
996 : : }
997 : :
998 : 0 : static int qede_vlan_offload_set(struct rte_eth_dev *eth_dev, int mask)
999 : : {
1000 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
1001 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
1002 : 0 : uint64_t rx_offloads = eth_dev->data->dev_conf.rxmode.offloads;
1003 : :
1004 [ # # ]: 0 : if (mask & RTE_ETH_VLAN_STRIP_MASK) {
1005 [ # # ]: 0 : if (rx_offloads & RTE_ETH_RX_OFFLOAD_VLAN_STRIP)
1006 : 0 : (void)qede_vlan_stripping(eth_dev, 1);
1007 : : else
1008 : 0 : (void)qede_vlan_stripping(eth_dev, 0);
1009 : : }
1010 : :
1011 [ # # ]: 0 : if (mask & RTE_ETH_VLAN_FILTER_MASK) {
1012 : : /* VLAN filtering kicks in when a VLAN is added */
1013 [ # # ]: 0 : if (rx_offloads & RTE_ETH_RX_OFFLOAD_VLAN_FILTER) {
1014 : 0 : qede_vlan_filter_set(eth_dev, 0, 1);
1015 : : } else {
1016 [ # # ]: 0 : if (qdev->configured_vlans > 1) { /* Excluding VLAN0 */
1017 : 0 : DP_ERR(edev,
1018 : : " Please remove existing VLAN filters"
1019 : : " before disabling VLAN filtering\n");
1020 : : /* Signal app that VLAN filtering is still
1021 : : * enabled
1022 : : */
1023 : 0 : eth_dev->data->dev_conf.rxmode.offloads |=
1024 : : RTE_ETH_RX_OFFLOAD_VLAN_FILTER;
1025 : : } else {
1026 : 0 : qede_vlan_filter_set(eth_dev, 0, 0);
1027 : : }
1028 : : }
1029 : : }
1030 : :
1031 : 0 : qdev->vlan_offload_mask = mask;
1032 : :
1033 : 0 : DP_INFO(edev, "VLAN offload mask %d\n", mask);
1034 : :
1035 : 0 : return 0;
1036 : : }
1037 : :
1038 : : static void qede_prandom_bytes(uint32_t *buff)
1039 : : {
1040 : : uint8_t i;
1041 : :
1042 [ # # ]: 0 : for (i = 0; i < ECORE_RSS_KEY_SIZE; i++)
1043 : 0 : buff[i] = rte_rand();
1044 : : }
1045 : :
1046 : 0 : int qede_config_rss(struct rte_eth_dev *eth_dev)
1047 : : {
1048 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
1049 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
1050 : : uint32_t def_rss_key[ECORE_RSS_KEY_SIZE];
1051 : : struct rte_eth_rss_reta_entry64 reta_conf[2];
1052 : : struct rte_eth_rss_conf rss_conf;
1053 : : uint32_t i, id, pos, q;
1054 : :
1055 : 0 : rss_conf = eth_dev->data->dev_conf.rx_adv_conf.rss_conf;
1056 [ # # ]: 0 : if (!rss_conf.rss_key) {
1057 : 0 : DP_INFO(edev, "Applying driver default key\n");
1058 : 0 : rss_conf.rss_key_len = ECORE_RSS_KEY_SIZE * sizeof(uint32_t);
1059 : : qede_prandom_bytes(&def_rss_key[0]);
1060 : 0 : rss_conf.rss_key = (uint8_t *)&def_rss_key[0];
1061 : : }
1062 : :
1063 : : /* Configure RSS hash */
1064 [ # # ]: 0 : if (qede_rss_hash_update(eth_dev, &rss_conf))
1065 : : return -EINVAL;
1066 : :
1067 : : /* Configure default RETA */
1068 : : memset(reta_conf, 0, sizeof(reta_conf));
1069 [ # # ]: 0 : for (i = 0; i < ECORE_RSS_IND_TABLE_SIZE; i++)
1070 : 0 : reta_conf[i / RTE_ETH_RETA_GROUP_SIZE].mask = UINT64_MAX;
1071 : :
1072 [ # # ]: 0 : for (i = 0; i < ECORE_RSS_IND_TABLE_SIZE; i++) {
1073 : 0 : id = i / RTE_ETH_RETA_GROUP_SIZE;
1074 : 0 : pos = i % RTE_ETH_RETA_GROUP_SIZE;
1075 : 0 : q = i % QEDE_RSS_COUNT(eth_dev);
1076 : 0 : reta_conf[id].reta[pos] = q;
1077 : : }
1078 [ # # ]: 0 : if (qede_rss_reta_update(eth_dev, &reta_conf[0],
1079 : : ECORE_RSS_IND_TABLE_SIZE))
1080 : 0 : return -EINVAL;
1081 : :
1082 : : return 0;
1083 : : }
1084 : :
1085 : : static void qede_fastpath_start(struct ecore_dev *edev)
1086 : : {
1087 : : struct ecore_hwfn *p_hwfn;
1088 : : int i;
1089 : :
1090 [ # # ]: 0 : for_each_hwfn(edev, i) {
1091 : 0 : p_hwfn = &edev->hwfns[i];
1092 : 0 : ecore_hw_start_fastpath(p_hwfn);
1093 : : }
1094 : : }
1095 : :
1096 : 0 : static int qede_dev_start(struct rte_eth_dev *eth_dev)
1097 : : {
1098 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
1099 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
1100 : : struct rte_eth_rxmode *rxmode = ð_dev->data->dev_conf.rxmode;
1101 : :
1102 : 0 : PMD_INIT_FUNC_TRACE(edev);
1103 : :
1104 : : /* Update MTU only if it has changed */
1105 [ # # # # ]: 0 : if (qdev->new_mtu && qdev->new_mtu != qdev->mtu) {
1106 [ # # ]: 0 : if (qede_update_mtu(eth_dev, qdev->new_mtu))
1107 : 0 : goto err;
1108 : 0 : qdev->mtu = qdev->new_mtu;
1109 : 0 : qdev->new_mtu = 0;
1110 : : }
1111 : :
1112 : : /* Configure TPA parameters */
1113 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_TCP_LRO) {
1114 [ # # ]: 0 : if (qede_enable_tpa(eth_dev, true))
1115 : : return -EINVAL;
1116 : : /* Enable scatter mode for LRO */
1117 [ # # ]: 0 : if (!eth_dev->data->scattered_rx)
1118 : 0 : rxmode->offloads |= RTE_ETH_RX_OFFLOAD_SCATTER;
1119 : : }
1120 : :
1121 : : /* Start queues */
1122 [ # # ]: 0 : if (qede_start_queues(eth_dev))
1123 : 0 : goto err;
1124 : :
1125 [ # # ]: 0 : if (IS_PF(edev))
1126 : 0 : qede_reset_queue_stats(qdev, true);
1127 : :
1128 : : /* Newer SR-IOV PF driver expects RX/TX queues to be started before
1129 : : * enabling RSS. Hence RSS configuration is deferred up to this point.
1130 : : * Also, we would like to retain similar behavior in PF case, so we
1131 : : * don't do PF/VF specific check here.
1132 : : */
1133 [ # # ]: 0 : if (eth_dev->data->dev_conf.rxmode.mq_mode == RTE_ETH_MQ_RX_RSS)
1134 [ # # ]: 0 : if (qede_config_rss(eth_dev))
1135 : 0 : goto err;
1136 : :
1137 : : /* Enable vport*/
1138 [ # # ]: 0 : if (qede_activate_vport(eth_dev, true))
1139 : 0 : goto err;
1140 : :
1141 : : /* Bring-up the link */
1142 : 0 : qede_dev_set_link_state(eth_dev, true);
1143 : :
1144 : : /* Update link status */
1145 : 0 : qede_link_update(eth_dev, 0);
1146 : :
1147 : : /* Start/resume traffic */
1148 : : qede_fastpath_start(edev);
1149 : :
1150 : : /* Assign I/O handlers */
1151 : 0 : qede_assign_rxtx_handlers(eth_dev, false);
1152 : :
1153 : 0 : DP_INFO(edev, "Device started\n");
1154 : :
1155 : 0 : return 0;
1156 : 0 : err:
1157 : 0 : DP_ERR(edev, "Device start fails\n");
1158 : 0 : return -1; /* common error code is < 0 */
1159 : : }
1160 : :
1161 : 0 : static int qede_dev_stop(struct rte_eth_dev *eth_dev)
1162 : : {
1163 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
1164 : 0 : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
1165 : :
1166 : 0 : PMD_INIT_FUNC_TRACE(edev);
1167 : 0 : eth_dev->data->dev_started = 0;
1168 : :
1169 : : /* Bring the link down */
1170 : 0 : qede_dev_set_link_state(eth_dev, false);
1171 : :
1172 : : /* Update link status */
1173 : 0 : qede_link_update(eth_dev, 0);
1174 : :
1175 : : /* Replace I/O functions with dummy ones. It cannot
1176 : : * be set to NULL because rte_eth_rx_burst() doesn't check for NULL.
1177 : : */
1178 : 0 : qede_assign_rxtx_handlers(eth_dev, true);
1179 : :
1180 : : /* Disable vport */
1181 [ # # ]: 0 : if (qede_activate_vport(eth_dev, false))
1182 : : return 0;
1183 : :
1184 [ # # ]: 0 : if (qdev->enable_lro)
1185 : 0 : qede_enable_tpa(eth_dev, false);
1186 : :
1187 : : /* Stop queues */
1188 : 0 : qede_stop_queues(eth_dev);
1189 : :
1190 : : /* Disable traffic */
1191 : 0 : ecore_hw_stop_fastpath(edev); /* TBD - loop */
1192 : :
1193 : 0 : DP_INFO(edev, "Device is stopped\n");
1194 : :
1195 : 0 : return 0;
1196 : : }
1197 : :
1198 : : static const char * const valid_args[] = {
1199 : : QEDE_NPAR_TX_SWITCHING,
1200 : : QEDE_VF_TX_SWITCHING,
1201 : : NULL,
1202 : : };
1203 : :
1204 : 0 : static int qede_args_check(const char *key, const char *val, void *opaque)
1205 : : {
1206 : : unsigned long tmp;
1207 : : int ret = 0;
1208 : : struct rte_eth_dev *eth_dev = opaque;
1209 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
1210 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
1211 : :
1212 : 0 : errno = 0;
1213 : 0 : tmp = strtoul(val, NULL, 0);
1214 [ # # ]: 0 : if (errno) {
1215 : 0 : DP_INFO(edev, "%s: \"%s\" is not a valid integer", key, val);
1216 : 0 : return errno;
1217 : : }
1218 : :
1219 [ # # ]: 0 : if ((strcmp(QEDE_NPAR_TX_SWITCHING, key) == 0) ||
1220 [ # # # # ]: 0 : ((strcmp(QEDE_VF_TX_SWITCHING, key) == 0) && IS_VF(edev))) {
1221 : 0 : qdev->enable_tx_switching = !!tmp;
1222 [ # # ]: 0 : DP_INFO(edev, "Disabling %s tx-switching\n",
1223 : : strcmp(QEDE_NPAR_TX_SWITCHING, key) ?
1224 : : "VF" : "NPAR");
1225 : : }
1226 : :
1227 : : return ret;
1228 : : }
1229 : :
1230 : 0 : static int qede_args(struct rte_eth_dev *eth_dev)
1231 : : {
1232 : 0 : struct rte_pci_device *pci_dev = RTE_CLASS_TO_BUS_DEVICE(eth_dev, *pci_dev);
1233 : : struct rte_kvargs *kvlist;
1234 : : struct rte_devargs *devargs;
1235 : : int ret;
1236 : : int i;
1237 : :
1238 : 0 : devargs = pci_dev->device.devargs;
1239 [ # # ]: 0 : if (!devargs)
1240 : : return 0; /* return success */
1241 : :
1242 : 0 : kvlist = rte_kvargs_parse(devargs->args, valid_args);
1243 [ # # ]: 0 : if (kvlist == NULL)
1244 : : return -EINVAL;
1245 : :
1246 : : /* Process parameters. */
1247 [ # # ]: 0 : for (i = 0; (valid_args[i] != NULL); ++i) {
1248 [ # # ]: 0 : if (rte_kvargs_count(kvlist, valid_args[i])) {
1249 : 0 : ret = rte_kvargs_process(kvlist, valid_args[i],
1250 : : qede_args_check, eth_dev);
1251 [ # # ]: 0 : if (ret != ECORE_SUCCESS) {
1252 : 0 : rte_kvargs_free(kvlist);
1253 : 0 : return ret;
1254 : : }
1255 : : }
1256 : : }
1257 : 0 : rte_kvargs_free(kvlist);
1258 : :
1259 : 0 : return 0;
1260 : : }
1261 : :
1262 : 0 : static int qede_dev_configure(struct rte_eth_dev *eth_dev)
1263 : : {
1264 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
1265 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
1266 : : struct rte_eth_rxmode *rxmode = ð_dev->data->dev_conf.rxmode;
1267 : : uint8_t num_rxqs;
1268 : : uint8_t num_txqs;
1269 : : int ret;
1270 : :
1271 : 0 : PMD_INIT_FUNC_TRACE(edev);
1272 : :
1273 [ # # ]: 0 : if (rxmode->mq_mode & RTE_ETH_MQ_RX_RSS_FLAG)
1274 : 0 : rxmode->offloads |= RTE_ETH_RX_OFFLOAD_RSS_HASH;
1275 : :
1276 : : /* We need to have min 1 RX queue.There is no min check in
1277 : : * rte_eth_dev_configure(), so we are checking it here.
1278 : : */
1279 [ # # ]: 0 : if (eth_dev->data->nb_rx_queues == 0) {
1280 : 0 : DP_ERR(edev, "Minimum one RX queue is required\n");
1281 : 0 : return -EINVAL;
1282 : : }
1283 : :
1284 : : /* Enable Tx switching by default */
1285 : 0 : qdev->enable_tx_switching = 1;
1286 : :
1287 : : /* Parse devargs and fix up rxmode */
1288 [ # # ]: 0 : if (qede_args(eth_dev))
1289 : 0 : DP_NOTICE(edev, false,
1290 : : "Invalid devargs supplied, requested change will not take effect\n");
1291 : :
1292 [ # # ]: 0 : if (!(rxmode->mq_mode == RTE_ETH_MQ_RX_NONE ||
1293 : : rxmode->mq_mode == RTE_ETH_MQ_RX_RSS)) {
1294 : 0 : DP_ERR(edev, "Unsupported multi-queue mode\n");
1295 : 0 : return -ENOTSUP;
1296 : : }
1297 : : /* Flow director mode check */
1298 [ # # ]: 0 : if (qede_check_fdir_support(eth_dev))
1299 : : return -ENOTSUP;
1300 : :
1301 : : /* Allocate/reallocate fastpath resources only for new queue config */
1302 : 0 : num_txqs = eth_dev->data->nb_tx_queues * edev->num_hwfns;
1303 : 0 : num_rxqs = eth_dev->data->nb_rx_queues * edev->num_hwfns;
1304 [ # # ]: 0 : if (qdev->num_tx_queues != num_txqs ||
1305 [ # # ]: 0 : qdev->num_rx_queues != num_rxqs) {
1306 : 0 : qede_dealloc_fp_resc(eth_dev);
1307 : 0 : qdev->num_tx_queues = num_txqs;
1308 : 0 : qdev->num_rx_queues = num_rxqs;
1309 [ # # ]: 0 : if (qede_alloc_fp_resc(qdev))
1310 : : return -ENOMEM;
1311 : : }
1312 : :
1313 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_SCATTER)
1314 : 0 : eth_dev->data->scattered_rx = 1;
1315 : :
1316 [ # # ]: 0 : if (qede_start_vport(qdev, eth_dev->data->mtu))
1317 : : return -1;
1318 : :
1319 : 0 : qdev->mtu = eth_dev->data->mtu;
1320 : :
1321 : : /* Enable VLAN offloads by default */
1322 : 0 : ret = qede_vlan_offload_set(eth_dev, RTE_ETH_VLAN_STRIP_MASK |
1323 : : RTE_ETH_VLAN_FILTER_MASK);
1324 [ # # ]: 0 : if (ret)
1325 : : return ret;
1326 : :
1327 : 0 : DP_INFO(edev, "Device configured with RSS=%d TSS=%d\n",
1328 : : QEDE_RSS_COUNT(eth_dev), QEDE_TSS_COUNT(eth_dev));
1329 : :
1330 [ # # ]: 0 : if (ECORE_IS_CMT(edev))
1331 : 0 : DP_INFO(edev, "Actual HW queues for CMT mode - RX = %d TX = %d\n",
1332 : : qdev->num_rx_queues, qdev->num_tx_queues);
1333 : :
1334 : :
1335 : : return 0;
1336 : : }
1337 : :
1338 : : /* Info about HW descriptor ring limitations */
1339 : : static const struct rte_eth_desc_lim qede_rx_desc_lim = {
1340 : : .nb_max = 0x8000, /* 32K */
1341 : : .nb_min = 128,
1342 : : .nb_align = 128 /* lowest common multiple */
1343 : : };
1344 : :
1345 : : static const struct rte_eth_desc_lim qede_tx_desc_lim = {
1346 : : .nb_max = 0x8000, /* 32K */
1347 : : .nb_min = 256,
1348 : : .nb_align = 256,
1349 : : .nb_seg_max = ETH_TX_MAX_BDS_PER_LSO_PACKET,
1350 : : .nb_mtu_seg_max = ETH_TX_MAX_BDS_PER_NON_LSO_PACKET
1351 : : };
1352 : :
1353 : : static int
1354 : 0 : qede_dev_info_get(struct rte_eth_dev *eth_dev,
1355 : : struct rte_eth_dev_info *dev_info)
1356 : : {
1357 : 0 : struct qede_dev *qdev = eth_dev->data->dev_private;
1358 : 0 : struct ecore_dev *edev = &qdev->edev;
1359 : : struct qed_link_output link;
1360 : : uint32_t speed_cap = 0;
1361 : :
1362 : 0 : PMD_INIT_FUNC_TRACE(edev);
1363 : :
1364 : 0 : dev_info->min_rx_bufsize = (uint32_t)QEDE_MIN_RX_BUFF_SIZE;
1365 : 0 : dev_info->max_rx_pktlen = (uint32_t)ETH_TX_MAX_NON_LSO_PKT_LEN;
1366 : 0 : dev_info->rx_desc_lim = qede_rx_desc_lim;
1367 : 0 : dev_info->tx_desc_lim = qede_tx_desc_lim;
1368 : 0 : dev_info->dev_capa &= ~RTE_ETH_DEV_CAPA_FLOW_RULE_KEEP;
1369 : :
1370 [ # # ]: 0 : if (IS_PF(edev))
1371 : 0 : dev_info->max_rx_queues = (uint16_t)RTE_MIN(
1372 : : QEDE_MAX_RSS_CNT(qdev), QEDE_PF_NUM_CONNS / 2);
1373 : : else
1374 : 0 : dev_info->max_rx_queues = (uint16_t)RTE_MIN(
1375 : : QEDE_MAX_RSS_CNT(qdev), ECORE_MAX_VF_CHAINS_PER_PF);
1376 : : /* Since CMT mode internally doubles the number of queues */
1377 [ # # ]: 0 : if (ECORE_IS_CMT(edev))
1378 : 0 : dev_info->max_rx_queues = dev_info->max_rx_queues / 2;
1379 : :
1380 : 0 : dev_info->max_tx_queues = dev_info->max_rx_queues;
1381 : :
1382 : 0 : dev_info->max_mac_addrs = qdev->dev_info.num_mac_filters;
1383 : 0 : dev_info->max_vfs = 0;
1384 : 0 : dev_info->reta_size = ECORE_RSS_IND_TABLE_SIZE;
1385 : 0 : dev_info->hash_key_size = ECORE_RSS_KEY_SIZE * sizeof(uint32_t);
1386 : 0 : dev_info->flow_type_rss_offloads = (uint64_t)QEDE_RSS_OFFLOAD_ALL;
1387 : 0 : dev_info->rx_offload_capa = (RTE_ETH_RX_OFFLOAD_IPV4_CKSUM |
1388 : : RTE_ETH_RX_OFFLOAD_UDP_CKSUM |
1389 : : RTE_ETH_RX_OFFLOAD_TCP_CKSUM |
1390 : : RTE_ETH_RX_OFFLOAD_OUTER_IPV4_CKSUM |
1391 : : RTE_ETH_RX_OFFLOAD_TCP_LRO |
1392 : : RTE_ETH_RX_OFFLOAD_KEEP_CRC |
1393 : : RTE_ETH_RX_OFFLOAD_SCATTER |
1394 : : RTE_ETH_RX_OFFLOAD_VLAN_FILTER |
1395 : : RTE_ETH_RX_OFFLOAD_VLAN_STRIP |
1396 : : RTE_ETH_RX_OFFLOAD_RSS_HASH);
1397 : 0 : dev_info->rx_queue_offload_capa = 0;
1398 : :
1399 : : /* TX offloads are on a per-packet basis, so it is applicable
1400 : : * to both at port and queue levels.
1401 : : */
1402 : 0 : dev_info->tx_offload_capa = (RTE_ETH_TX_OFFLOAD_VLAN_INSERT |
1403 : : RTE_ETH_TX_OFFLOAD_IPV4_CKSUM |
1404 : : RTE_ETH_TX_OFFLOAD_UDP_CKSUM |
1405 : : RTE_ETH_TX_OFFLOAD_TCP_CKSUM |
1406 : : RTE_ETH_TX_OFFLOAD_OUTER_IPV4_CKSUM |
1407 : : RTE_ETH_TX_OFFLOAD_MULTI_SEGS |
1408 : : RTE_ETH_TX_OFFLOAD_TCP_TSO |
1409 : : RTE_ETH_TX_OFFLOAD_VXLAN_TNL_TSO |
1410 : : RTE_ETH_TX_OFFLOAD_GENEVE_TNL_TSO);
1411 : 0 : dev_info->tx_queue_offload_capa = dev_info->tx_offload_capa;
1412 : :
1413 : 0 : dev_info->default_txconf = (struct rte_eth_txconf) {
1414 : : .offloads = RTE_ETH_TX_OFFLOAD_MULTI_SEGS,
1415 : : };
1416 : :
1417 : 0 : dev_info->default_rxconf = (struct rte_eth_rxconf) {
1418 : : /* Packets are always dropped if no descriptors are available */
1419 : : .rx_drop_en = 1,
1420 : : .offloads = 0,
1421 : : };
1422 : :
1423 : : memset(&link, 0, sizeof(struct qed_link_output));
1424 : 0 : qdev->ops->common->get_link(edev, &link);
1425 [ # # ]: 0 : if (link.adv_speed & NVM_CFG1_PORT_DRV_SPEED_CAPABILITY_MASK_1G)
1426 : : speed_cap |= RTE_ETH_LINK_SPEED_1G;
1427 [ # # ]: 0 : if (link.adv_speed & NVM_CFG1_PORT_DRV_SPEED_CAPABILITY_MASK_10G)
1428 : 0 : speed_cap |= RTE_ETH_LINK_SPEED_10G;
1429 [ # # ]: 0 : if (link.adv_speed & NVM_CFG1_PORT_DRV_SPEED_CAPABILITY_MASK_25G)
1430 : 0 : speed_cap |= RTE_ETH_LINK_SPEED_25G;
1431 [ # # ]: 0 : if (link.adv_speed & NVM_CFG1_PORT_DRV_SPEED_CAPABILITY_MASK_40G)
1432 : 0 : speed_cap |= RTE_ETH_LINK_SPEED_40G;
1433 [ # # ]: 0 : if (link.adv_speed & NVM_CFG1_PORT_DRV_SPEED_CAPABILITY_MASK_50G)
1434 : 0 : speed_cap |= RTE_ETH_LINK_SPEED_50G;
1435 [ # # ]: 0 : if (link.adv_speed & NVM_CFG1_PORT_DRV_SPEED_CAPABILITY_MASK_BB_100G)
1436 : 0 : speed_cap |= RTE_ETH_LINK_SPEED_100G;
1437 : 0 : dev_info->speed_capa = speed_cap;
1438 : :
1439 : 0 : return 0;
1440 : : }
1441 : :
1442 : : /* return 0 means link status changed, -1 means not changed */
1443 : : int
1444 : 0 : qede_link_update(struct rte_eth_dev *eth_dev, __rte_unused int wait_to_complete)
1445 : : {
1446 : 0 : struct qede_dev *qdev = eth_dev->data->dev_private;
1447 : 0 : struct ecore_dev *edev = &qdev->edev;
1448 : : struct qed_link_output q_link;
1449 : : struct rte_eth_link link;
1450 : : uint16_t link_duplex;
1451 : :
1452 : : memset(&q_link, 0, sizeof(q_link));
1453 : : memset(&link, 0, sizeof(link));
1454 : :
1455 : 0 : qdev->ops->common->get_link(edev, &q_link);
1456 : :
1457 : : /* Link Speed */
1458 : 0 : link.link_speed = q_link.speed;
1459 : :
1460 : : /* Link Mode */
1461 [ # # # ]: 0 : switch (q_link.duplex) {
1462 : : case QEDE_DUPLEX_HALF:
1463 : : link_duplex = RTE_ETH_LINK_HALF_DUPLEX;
1464 : : break;
1465 : 0 : case QEDE_DUPLEX_FULL:
1466 : : link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
1467 : 0 : break;
1468 : 0 : case QEDE_DUPLEX_UNKNOWN:
1469 : : default:
1470 : : link_duplex = -1;
1471 : : }
1472 : 0 : link.link_duplex = link_duplex;
1473 : :
1474 : : /* Link Status */
1475 : 0 : link.link_status = q_link.link_up ? RTE_ETH_LINK_UP : RTE_ETH_LINK_DOWN;
1476 : :
1477 : : /* AN */
1478 : 0 : link.link_autoneg = (q_link.supported_caps & QEDE_SUPPORTED_AUTONEG) ?
1479 : 0 : RTE_ETH_LINK_AUTONEG : RTE_ETH_LINK_FIXED;
1480 : :
1481 : 0 : DP_INFO(edev, "Link - Speed %u Mode %u AN %u Status %u\n",
1482 : : link.link_speed, link.link_duplex,
1483 : : link.link_autoneg, link.link_status);
1484 : :
1485 : 0 : return rte_eth_linkstatus_set(eth_dev, &link);
1486 : : }
1487 : :
1488 : 0 : static int qede_promiscuous_enable(struct rte_eth_dev *eth_dev)
1489 : : {
1490 : : enum _ecore_status_t ecore_status;
1491 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
1492 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
1493 : : enum qed_filter_rx_mode_type type = QED_FILTER_RX_MODE_TYPE_PROMISC;
1494 : :
1495 : 0 : PMD_INIT_FUNC_TRACE(edev);
1496 : :
1497 : 0 : ecore_status = qed_configure_filter_rx_mode(eth_dev, type);
1498 : :
1499 [ # # ]: 0 : return ecore_status >= ECORE_SUCCESS ? 0 : -EAGAIN;
1500 : : }
1501 : :
1502 : 0 : static int qede_promiscuous_disable(struct rte_eth_dev *eth_dev)
1503 : : {
1504 : 0 : struct qede_dev *qdev = eth_dev->data->dev_private;
1505 : : struct ecore_dev *edev = &qdev->edev;
1506 : : enum _ecore_status_t ecore_status;
1507 : :
1508 : 0 : PMD_INIT_FUNC_TRACE(edev);
1509 : :
1510 [ # # ]: 0 : if (rte_eth_allmulticast_get(eth_dev->data->port_id) == 1)
1511 : 0 : ecore_status = qed_configure_filter_rx_mode(eth_dev,
1512 : : QED_FILTER_RX_MODE_TYPE_MULTI_PROMISC);
1513 : : else
1514 : 0 : ecore_status = qed_configure_filter_rx_mode(eth_dev,
1515 : : QED_FILTER_RX_MODE_TYPE_REGULAR);
1516 : :
1517 [ # # ]: 0 : return ecore_status >= ECORE_SUCCESS ? 0 : -EAGAIN;
1518 : : }
1519 : :
1520 : 0 : static void qede_poll_sp_sb_cb(void *param)
1521 : : {
1522 : : struct rte_eth_dev *eth_dev = (struct rte_eth_dev *)param;
1523 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
1524 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
1525 : : int rc;
1526 : :
1527 : 0 : qede_interrupt_action(ECORE_LEADING_HWFN(edev));
1528 : 0 : qede_interrupt_action(&edev->hwfns[1]);
1529 : :
1530 : 0 : rc = rte_eal_alarm_set(QEDE_SP_TIMER_PERIOD,
1531 : : qede_poll_sp_sb_cb,
1532 : : (void *)eth_dev);
1533 [ # # ]: 0 : if (rc != 0) {
1534 : 0 : DP_ERR(edev, "Unable to start periodic"
1535 : : " timer rc %d\n", rc);
1536 : : }
1537 : 0 : }
1538 : :
1539 : 0 : static int qede_dev_close(struct rte_eth_dev *eth_dev)
1540 : : {
1541 : 0 : struct rte_pci_device *pci_dev = RTE_CLASS_TO_BUS_DEVICE(eth_dev, *pci_dev);
1542 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
1543 : 0 : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
1544 : : int ret = 0;
1545 : :
1546 : 0 : PMD_INIT_FUNC_TRACE(edev);
1547 : :
1548 : : /* only close in case of the primary process */
1549 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY)
1550 : : return 0;
1551 : :
1552 : : /* dev_stop() shall cleanup fp resources in hw but without releasing
1553 : : * dma memories and sw structures so that dev_start() can be called
1554 : : * by the app without reconfiguration. However, in dev_close() we
1555 : : * can release all the resources and device can be brought up newly
1556 : : */
1557 [ # # ]: 0 : if (eth_dev->data->dev_started)
1558 : 0 : ret = qede_dev_stop(eth_dev);
1559 : :
1560 [ # # ]: 0 : if (qdev->vport_started)
1561 : 0 : qede_stop_vport(edev);
1562 : 0 : qdev->vport_started = false;
1563 : 0 : qede_fdir_dealloc_resc(eth_dev);
1564 : 0 : qede_dealloc_fp_resc(eth_dev);
1565 : :
1566 : 0 : eth_dev->data->nb_rx_queues = 0;
1567 : 0 : eth_dev->data->nb_tx_queues = 0;
1568 : :
1569 : 0 : qdev->ops->common->slowpath_stop(edev);
1570 : 0 : qdev->ops->common->remove(edev);
1571 : 0 : rte_intr_disable(pci_dev->intr_handle);
1572 : :
1573 [ # # ]: 0 : switch (rte_intr_type_get(pci_dev->intr_handle)) {
1574 : 0 : case RTE_INTR_HANDLE_UIO_INTX:
1575 : : case RTE_INTR_HANDLE_VFIO_LEGACY:
1576 : 0 : rte_intr_callback_unregister(pci_dev->intr_handle,
1577 : : qede_interrupt_handler_intx,
1578 : : (void *)eth_dev);
1579 : 0 : break;
1580 : 0 : default:
1581 : 0 : rte_intr_callback_unregister(pci_dev->intr_handle,
1582 : : qede_interrupt_handler,
1583 : : (void *)eth_dev);
1584 : : }
1585 : :
1586 [ # # ]: 0 : if (ECORE_IS_CMT(edev))
1587 : 0 : rte_eal_alarm_cancel(qede_poll_sp_sb_cb, (void *)eth_dev);
1588 : :
1589 : : return ret;
1590 : : }
1591 : :
1592 : : static int
1593 : 0 : qede_get_stats(struct rte_eth_dev *eth_dev, struct rte_eth_stats *eth_stats,
1594 : : struct eth_queue_stats *qstats)
1595 : : {
1596 : 0 : struct qede_dev *qdev = eth_dev->data->dev_private;
1597 : 0 : struct ecore_dev *edev = &qdev->edev;
1598 : : struct ecore_eth_stats stats;
1599 : : unsigned int i = 0, j = 0, qid, idx, hw_fn;
1600 : : unsigned int rxq_stat_cntrs, txq_stat_cntrs;
1601 : : struct qede_tx_queue *txq;
1602 : :
1603 : 0 : ecore_get_vport_stats(edev, &stats);
1604 : :
1605 : : /* RX Stats */
1606 : 0 : eth_stats->ipackets = stats.common.rx_ucast_pkts +
1607 : 0 : stats.common.rx_mcast_pkts + stats.common.rx_bcast_pkts;
1608 : :
1609 : 0 : eth_stats->ibytes = stats.common.rx_ucast_bytes +
1610 : 0 : stats.common.rx_mcast_bytes + stats.common.rx_bcast_bytes;
1611 : :
1612 : 0 : eth_stats->ierrors = stats.common.rx_crc_errors +
1613 : 0 : stats.common.rx_align_errors +
1614 : 0 : stats.common.rx_carrier_errors +
1615 : 0 : stats.common.rx_oversize_packets +
1616 : 0 : stats.common.rx_jabbers + stats.common.rx_undersize_packets;
1617 : :
1618 : 0 : eth_stats->rx_nombuf = stats.common.no_buff_discards;
1619 : :
1620 : 0 : eth_stats->imissed = stats.common.mftag_filter_discards +
1621 : 0 : stats.common.mac_filter_discards +
1622 : 0 : stats.common.no_buff_discards +
1623 : 0 : stats.common.brb_truncates + stats.common.brb_discards;
1624 : :
1625 : : /* TX stats */
1626 : 0 : eth_stats->opackets = stats.common.tx_ucast_pkts +
1627 : 0 : stats.common.tx_mcast_pkts + stats.common.tx_bcast_pkts;
1628 : :
1629 : 0 : eth_stats->obytes = stats.common.tx_ucast_bytes +
1630 : 0 : stats.common.tx_mcast_bytes + stats.common.tx_bcast_bytes;
1631 : :
1632 : 0 : eth_stats->oerrors = stats.common.tx_err_drop_pkts;
1633 : :
1634 : : /* Queue stats */
1635 : 0 : rxq_stat_cntrs = QEDE_RSS_COUNT(eth_dev);
1636 : 0 : txq_stat_cntrs = QEDE_TSS_COUNT(eth_dev);
1637 : :
1638 [ # # ]: 0 : for (qid = 0; qid < eth_dev->data->nb_rx_queues; qid++) {
1639 : : uint64_t q_ipackets = 0;
1640 : :
1641 [ # # ]: 0 : for_each_hwfn(edev, hw_fn) {
1642 : 0 : idx = qid * edev->num_hwfns + hw_fn;
1643 : :
1644 : 0 : q_ipackets +=
1645 : 0 : *(uint64_t *)
1646 : 0 : (((char *)(qdev->fp_array[idx].rxq)) +
1647 : : offsetof(struct qede_rx_queue,
1648 : : rcv_pkts));
1649 : : }
1650 : :
1651 [ # # ]: 0 : if (qstats != NULL)
1652 : 0 : qstats[i].q_ipackets = q_ipackets;
1653 : :
1654 : 0 : i++;
1655 [ # # ]: 0 : if (i == rxq_stat_cntrs)
1656 : : break;
1657 : : }
1658 : :
1659 [ # # ]: 0 : for (qid = 0; qid < eth_dev->data->nb_tx_queues; qid++) {
1660 : : uint64_t q_opackets = 0;
1661 : :
1662 [ # # ]: 0 : for_each_hwfn(edev, hw_fn) {
1663 : 0 : idx = qid * edev->num_hwfns + hw_fn;
1664 : :
1665 : 0 : txq = qdev->fp_array[idx].txq;
1666 : 0 : q_opackets +=
1667 : 0 : *((uint64_t *)(uintptr_t)
1668 : 0 : (((uint64_t)(uintptr_t)(txq)) +
1669 : : offsetof(struct qede_tx_queue,
1670 : : xmit_pkts)));
1671 : : }
1672 : :
1673 [ # # ]: 0 : if (qstats != NULL)
1674 : 0 : qstats[j].q_opackets = q_opackets;
1675 : :
1676 : 0 : j++;
1677 [ # # ]: 0 : if (j == txq_stat_cntrs)
1678 : : break;
1679 : : }
1680 : :
1681 : 0 : return 0;
1682 : : }
1683 : :
1684 : : static unsigned
1685 : : qede_get_xstats_count(struct qede_dev *qdev) {
1686 : 0 : struct rte_eth_dev *dev = (struct rte_eth_dev *)qdev->ethdev;
1687 : :
1688 : 0 : if (ECORE_IS_BB(&qdev->edev))
1689 : : return RTE_DIM(qede_xstats_strings) +
1690 : 0 : RTE_DIM(qede_bb_xstats_strings) +
1691 : : (RTE_DIM(qede_rxq_xstats_strings) *
1692 : 0 : QEDE_RSS_COUNT(dev) * qdev->edev.num_hwfns);
1693 : : else
1694 : : return RTE_DIM(qede_xstats_strings) +
1695 : 0 : RTE_DIM(qede_ah_xstats_strings) +
1696 : 0 : (RTE_DIM(qede_rxq_xstats_strings) *
1697 : 0 : QEDE_RSS_COUNT(dev));
1698 : : }
1699 : :
1700 : : static int
1701 : 0 : qede_get_xstats_names(struct rte_eth_dev *dev,
1702 : : struct rte_eth_xstat_name *xstats_names,
1703 : : __rte_unused unsigned int limit)
1704 : : {
1705 [ # # ]: 0 : struct qede_dev *qdev = dev->data->dev_private;
1706 : : struct ecore_dev *edev = &qdev->edev;
1707 : : const unsigned int stat_cnt = qede_get_xstats_count(qdev);
1708 : : unsigned int i, qid, hw_fn, stat_idx = 0;
1709 : :
1710 [ # # ]: 0 : if (xstats_names == NULL)
1711 : 0 : return stat_cnt;
1712 : :
1713 [ # # ]: 0 : for (i = 0; i < RTE_DIM(qede_xstats_strings); i++) {
1714 : 0 : strlcpy(xstats_names[stat_idx].name,
1715 : : qede_xstats_strings[i].name,
1716 : : sizeof(xstats_names[stat_idx].name));
1717 : 0 : stat_idx++;
1718 : : }
1719 : :
1720 [ # # ]: 0 : if (ECORE_IS_BB(edev)) {
1721 [ # # ]: 0 : for (i = 0; i < RTE_DIM(qede_bb_xstats_strings); i++) {
1722 : 0 : strlcpy(xstats_names[stat_idx].name,
1723 : : qede_bb_xstats_strings[i].name,
1724 : : sizeof(xstats_names[stat_idx].name));
1725 : 0 : stat_idx++;
1726 : : }
1727 : : } else {
1728 [ # # ]: 0 : for (i = 0; i < RTE_DIM(qede_ah_xstats_strings); i++) {
1729 : 0 : strlcpy(xstats_names[stat_idx].name,
1730 : : qede_ah_xstats_strings[i].name,
1731 : : sizeof(xstats_names[stat_idx].name));
1732 : 0 : stat_idx++;
1733 : : }
1734 : : }
1735 : :
1736 [ # # ]: 0 : for (qid = 0; qid < QEDE_RSS_COUNT(dev); qid++) {
1737 [ # # ]: 0 : for_each_hwfn(edev, hw_fn) {
1738 [ # # ]: 0 : for (i = 0; i < RTE_DIM(qede_rxq_xstats_strings); i++) {
1739 : 0 : snprintf(xstats_names[stat_idx].name,
1740 : : RTE_ETH_XSTATS_NAME_SIZE,
1741 : : "%.4s%d.%d%s",
1742 : : qede_rxq_xstats_strings[i].name,
1743 : : hw_fn, qid,
1744 : 0 : qede_rxq_xstats_strings[i].name + 4);
1745 : 0 : stat_idx++;
1746 : : }
1747 : : }
1748 : : }
1749 : :
1750 : 0 : return stat_cnt;
1751 : : }
1752 : :
1753 : : static int
1754 : 0 : qede_get_xstats(struct rte_eth_dev *dev, struct rte_eth_xstat *xstats,
1755 : : unsigned int n)
1756 : : {
1757 : 0 : struct qede_dev *qdev = dev->data->dev_private;
1758 [ # # ]: 0 : struct ecore_dev *edev = &qdev->edev;
1759 : : struct ecore_eth_stats stats;
1760 : : const unsigned int num = qede_get_xstats_count(qdev);
1761 : : unsigned int i, qid, hw_fn, fpidx, stat_idx = 0;
1762 : :
1763 [ # # ]: 0 : if (n < num)
1764 : 0 : return num;
1765 : :
1766 : 0 : ecore_get_vport_stats(edev, &stats);
1767 : :
1768 [ # # ]: 0 : for (i = 0; i < RTE_DIM(qede_xstats_strings); i++) {
1769 : 0 : xstats[stat_idx].value = *(uint64_t *)(((char *)&stats) +
1770 : 0 : qede_xstats_strings[i].offset);
1771 : 0 : xstats[stat_idx].id = stat_idx;
1772 : 0 : stat_idx++;
1773 : : }
1774 : :
1775 [ # # ]: 0 : if (ECORE_IS_BB(edev)) {
1776 [ # # ]: 0 : for (i = 0; i < RTE_DIM(qede_bb_xstats_strings); i++) {
1777 : 0 : xstats[stat_idx].value =
1778 : 0 : *(uint64_t *)(((char *)&stats) +
1779 : 0 : qede_bb_xstats_strings[i].offset);
1780 : 0 : xstats[stat_idx].id = stat_idx;
1781 : 0 : stat_idx++;
1782 : : }
1783 : : } else {
1784 [ # # ]: 0 : for (i = 0; i < RTE_DIM(qede_ah_xstats_strings); i++) {
1785 : 0 : xstats[stat_idx].value =
1786 : 0 : *(uint64_t *)(((char *)&stats) +
1787 : 0 : qede_ah_xstats_strings[i].offset);
1788 : 0 : xstats[stat_idx].id = stat_idx;
1789 : 0 : stat_idx++;
1790 : : }
1791 : : }
1792 : :
1793 [ # # ]: 0 : for (qid = 0; qid < dev->data->nb_rx_queues; qid++) {
1794 [ # # ]: 0 : for_each_hwfn(edev, hw_fn) {
1795 [ # # ]: 0 : for (i = 0; i < RTE_DIM(qede_rxq_xstats_strings); i++) {
1796 : 0 : fpidx = qid * edev->num_hwfns + hw_fn;
1797 : 0 : xstats[stat_idx].value = *(uint64_t *)
1798 : 0 : (((char *)(qdev->fp_array[fpidx].rxq)) +
1799 : 0 : qede_rxq_xstats_strings[i].offset);
1800 : 0 : xstats[stat_idx].id = stat_idx;
1801 : 0 : stat_idx++;
1802 : : }
1803 : :
1804 : : }
1805 : : }
1806 : :
1807 : 0 : return stat_idx;
1808 : : }
1809 : :
1810 : : static int
1811 : 0 : qede_reset_xstats(struct rte_eth_dev *dev)
1812 : : {
1813 : 0 : struct qede_dev *qdev = dev->data->dev_private;
1814 : 0 : struct ecore_dev *edev = &qdev->edev;
1815 : :
1816 : 0 : ecore_reset_vport_stats(edev);
1817 : 0 : qede_reset_queue_stats(qdev, true);
1818 : :
1819 : 0 : return 0;
1820 : : }
1821 : :
1822 : 0 : int qede_dev_set_link_state(struct rte_eth_dev *eth_dev, bool link_up)
1823 : : {
1824 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
1825 : 0 : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
1826 : : struct qed_link_params link_params;
1827 : : int rc;
1828 : :
1829 : 0 : DP_INFO(edev, "setting link state %d\n", link_up);
1830 : : memset(&link_params, 0, sizeof(link_params));
1831 : 0 : link_params.link_up = link_up;
1832 : 0 : rc = qdev->ops->common->set_link(edev, &link_params);
1833 [ # # ]: 0 : if (rc != ECORE_SUCCESS)
1834 : 0 : DP_ERR(edev, "Unable to set link state %d\n", link_up);
1835 : :
1836 : 0 : return rc;
1837 : : }
1838 : :
1839 : 0 : static int qede_dev_set_link_up(struct rte_eth_dev *eth_dev)
1840 : : {
1841 : 0 : return qede_dev_set_link_state(eth_dev, true);
1842 : : }
1843 : :
1844 : 0 : static int qede_dev_set_link_down(struct rte_eth_dev *eth_dev)
1845 : : {
1846 : 0 : return qede_dev_set_link_state(eth_dev, false);
1847 : : }
1848 : :
1849 : 0 : static int qede_reset_stats(struct rte_eth_dev *eth_dev)
1850 : : {
1851 : 0 : struct qede_dev *qdev = eth_dev->data->dev_private;
1852 : 0 : struct ecore_dev *edev = &qdev->edev;
1853 : :
1854 : 0 : ecore_reset_vport_stats(edev);
1855 : 0 : qede_reset_queue_stats(qdev, false);
1856 : :
1857 : 0 : return 0;
1858 : : }
1859 : :
1860 : 0 : static int qede_allmulticast_enable(struct rte_eth_dev *eth_dev)
1861 : : {
1862 : : enum qed_filter_rx_mode_type type =
1863 : : QED_FILTER_RX_MODE_TYPE_MULTI_PROMISC;
1864 : : enum _ecore_status_t ecore_status;
1865 : :
1866 [ # # ]: 0 : if (rte_eth_promiscuous_get(eth_dev->data->port_id) == 1)
1867 : : type = QED_FILTER_RX_MODE_TYPE_PROMISC;
1868 : 0 : ecore_status = qed_configure_filter_rx_mode(eth_dev, type);
1869 : :
1870 [ # # ]: 0 : return ecore_status >= ECORE_SUCCESS ? 0 : -EAGAIN;
1871 : : }
1872 : :
1873 : 0 : static int qede_allmulticast_disable(struct rte_eth_dev *eth_dev)
1874 : : {
1875 : : enum _ecore_status_t ecore_status;
1876 : :
1877 [ # # ]: 0 : if (rte_eth_promiscuous_get(eth_dev->data->port_id) == 1)
1878 : 0 : ecore_status = qed_configure_filter_rx_mode(eth_dev,
1879 : : QED_FILTER_RX_MODE_TYPE_PROMISC);
1880 : : else
1881 : 0 : ecore_status = qed_configure_filter_rx_mode(eth_dev,
1882 : : QED_FILTER_RX_MODE_TYPE_REGULAR);
1883 : :
1884 [ # # ]: 0 : return ecore_status >= ECORE_SUCCESS ? 0 : -EAGAIN;
1885 : : }
1886 : :
1887 : : static int
1888 : 0 : qede_set_mc_addr_list(struct rte_eth_dev *eth_dev,
1889 : : struct rte_ether_addr *mc_addrs,
1890 : : uint32_t mc_addrs_num)
1891 : : {
1892 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
1893 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
1894 : : uint8_t i;
1895 : :
1896 [ # # ]: 0 : if (mc_addrs_num > ECORE_MAX_MC_ADDRS) {
1897 : 0 : DP_ERR(edev, "Reached max multicast filters limit,"
1898 : : "Please enable multicast promisc mode\n");
1899 : 0 : return -ENOSPC;
1900 : : }
1901 : :
1902 [ # # ]: 0 : for (i = 0; i < mc_addrs_num; i++) {
1903 [ # # ]: 0 : if (!rte_is_multicast_ether_addr(&mc_addrs[i])) {
1904 : 0 : DP_ERR(edev, "Not a valid multicast MAC\n");
1905 : 0 : return -EINVAL;
1906 : : }
1907 : : }
1908 : :
1909 : : /* Flush all existing entries */
1910 [ # # ]: 0 : if (qede_del_mcast_filters(eth_dev))
1911 : : return -1;
1912 : :
1913 : : /* Set new mcast list */
1914 : 0 : return qede_add_mcast_filters(eth_dev, mc_addrs, mc_addrs_num);
1915 : : }
1916 : :
1917 : : /* Update MTU via vport-update without doing port restart.
1918 : : * The vport must be deactivated before calling this API.
1919 : : */
1920 : 0 : int qede_update_mtu(struct rte_eth_dev *eth_dev, uint16_t mtu)
1921 : : {
1922 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
1923 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
1924 : : struct ecore_hwfn *p_hwfn;
1925 : : int rc;
1926 : : int i;
1927 : :
1928 [ # # ]: 0 : if (IS_PF(edev)) {
1929 : : struct ecore_sp_vport_update_params params;
1930 : :
1931 : : memset(¶ms, 0, sizeof(struct ecore_sp_vport_update_params));
1932 : : params.vport_id = 0;
1933 : 0 : params.mtu = mtu;
1934 : : params.vport_id = 0;
1935 [ # # ]: 0 : for_each_hwfn(edev, i) {
1936 : 0 : p_hwfn = &edev->hwfns[i];
1937 : 0 : params.opaque_fid = p_hwfn->hw_info.opaque_fid;
1938 : 0 : rc = ecore_sp_vport_update(p_hwfn, ¶ms,
1939 : : ECORE_SPQ_MODE_EBLOCK, NULL);
1940 [ # # ]: 0 : if (rc != ECORE_SUCCESS)
1941 : 0 : goto err;
1942 : : }
1943 : : } else {
1944 [ # # ]: 0 : for_each_hwfn(edev, i) {
1945 : 0 : p_hwfn = &edev->hwfns[i];
1946 : 0 : rc = ecore_vf_pf_update_mtu(p_hwfn, mtu);
1947 [ # # ]: 0 : if (rc == ECORE_INVAL) {
1948 : 0 : DP_INFO(edev, "VF MTU Update TLV not supported\n");
1949 : : /* Recreate vport */
1950 : 0 : rc = qede_start_vport(qdev, mtu);
1951 [ # # ]: 0 : if (rc != ECORE_SUCCESS)
1952 : 0 : goto err;
1953 : :
1954 : : /* Restore config lost due to vport stop */
1955 [ # # ]: 0 : if (eth_dev->data->promiscuous)
1956 : 0 : qede_promiscuous_enable(eth_dev);
1957 : : else
1958 : 0 : qede_promiscuous_disable(eth_dev);
1959 : :
1960 [ # # ]: 0 : if (eth_dev->data->all_multicast)
1961 : 0 : qede_allmulticast_enable(eth_dev);
1962 : : else
1963 : 0 : qede_allmulticast_disable(eth_dev);
1964 : :
1965 : 0 : qede_vlan_offload_set(eth_dev,
1966 : : qdev->vlan_offload_mask);
1967 [ # # ]: 0 : } else if (rc != ECORE_SUCCESS) {
1968 : 0 : goto err;
1969 : : }
1970 : : }
1971 : : }
1972 [ # # ]: 0 : DP_INFO(edev, "%s MTU updated to %u\n", IS_PF(edev) ? "PF" : "VF", mtu);
1973 : :
1974 : 0 : return 0;
1975 : :
1976 : 0 : err:
1977 : 0 : DP_ERR(edev, "Failed to update MTU\n");
1978 : 0 : return -1;
1979 : : }
1980 : :
1981 : 0 : static int qede_flow_ctrl_set(struct rte_eth_dev *eth_dev,
1982 : : struct rte_eth_fc_conf *fc_conf)
1983 : : {
1984 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
1985 : 0 : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
1986 : : struct qed_link_output current_link;
1987 : : struct qed_link_params params;
1988 : :
1989 : : memset(¤t_link, 0, sizeof(current_link));
1990 : 0 : qdev->ops->common->get_link(edev, ¤t_link);
1991 : :
1992 : : memset(¶ms, 0, sizeof(params));
1993 : 0 : params.override_flags |= QED_LINK_OVERRIDE_PAUSE_CONFIG;
1994 [ # # ]: 0 : if (fc_conf->autoneg) {
1995 [ # # ]: 0 : if (!(current_link.supported_caps & QEDE_SUPPORTED_AUTONEG)) {
1996 : 0 : DP_ERR(edev, "Autoneg not supported\n");
1997 : 0 : return -EINVAL;
1998 : : }
1999 : 0 : params.pause_config |= QED_LINK_PAUSE_AUTONEG_ENABLE;
2000 : : }
2001 : :
2002 : : /* Pause is assumed to be supported (SUPPORTED_Pause) */
2003 [ # # ]: 0 : if (fc_conf->mode == RTE_ETH_FC_FULL)
2004 : 0 : params.pause_config |= (QED_LINK_PAUSE_TX_ENABLE |
2005 : : QED_LINK_PAUSE_RX_ENABLE);
2006 [ # # ]: 0 : if (fc_conf->mode == RTE_ETH_FC_TX_PAUSE)
2007 : 0 : params.pause_config |= QED_LINK_PAUSE_TX_ENABLE;
2008 [ # # ]: 0 : if (fc_conf->mode == RTE_ETH_FC_RX_PAUSE)
2009 : 0 : params.pause_config |= QED_LINK_PAUSE_RX_ENABLE;
2010 : :
2011 : 0 : params.link_up = true;
2012 : 0 : (void)qdev->ops->common->set_link(edev, ¶ms);
2013 : :
2014 : 0 : return 0;
2015 : : }
2016 : :
2017 : 0 : static int qede_flow_ctrl_get(struct rte_eth_dev *eth_dev,
2018 : : struct rte_eth_fc_conf *fc_conf)
2019 : : {
2020 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
2021 : 0 : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
2022 : : struct qed_link_output current_link;
2023 : :
2024 : : memset(¤t_link, 0, sizeof(current_link));
2025 : 0 : qdev->ops->common->get_link(edev, ¤t_link);
2026 : :
2027 [ # # ]: 0 : if (current_link.pause_config & QED_LINK_PAUSE_AUTONEG_ENABLE)
2028 : 0 : fc_conf->autoneg = true;
2029 : :
2030 [ # # ]: 0 : if (current_link.pause_config & (QED_LINK_PAUSE_RX_ENABLE |
2031 : : QED_LINK_PAUSE_TX_ENABLE))
2032 : 0 : fc_conf->mode = RTE_ETH_FC_FULL;
2033 [ # # ]: 0 : else if (current_link.pause_config & QED_LINK_PAUSE_RX_ENABLE)
2034 : 0 : fc_conf->mode = RTE_ETH_FC_RX_PAUSE;
2035 [ # # ]: 0 : else if (current_link.pause_config & QED_LINK_PAUSE_TX_ENABLE)
2036 : 0 : fc_conf->mode = RTE_ETH_FC_TX_PAUSE;
2037 : : else
2038 : 0 : fc_conf->mode = RTE_ETH_FC_NONE;
2039 : :
2040 : 0 : return 0;
2041 : : }
2042 : :
2043 : : static const uint32_t *
2044 : 0 : qede_dev_supported_ptypes_get(struct rte_eth_dev *eth_dev,
2045 : : size_t *no_of_elements)
2046 : : {
2047 : : static const uint32_t ptypes[] = {
2048 : : RTE_PTYPE_L2_ETHER,
2049 : : RTE_PTYPE_L2_ETHER_VLAN,
2050 : : RTE_PTYPE_L3_IPV4,
2051 : : RTE_PTYPE_L3_IPV6,
2052 : : RTE_PTYPE_L4_TCP,
2053 : : RTE_PTYPE_L4_UDP,
2054 : : RTE_PTYPE_TUNNEL_VXLAN,
2055 : : RTE_PTYPE_L4_FRAG,
2056 : : RTE_PTYPE_TUNNEL_GENEVE,
2057 : : RTE_PTYPE_TUNNEL_GRE,
2058 : : /* Inner */
2059 : : RTE_PTYPE_INNER_L2_ETHER,
2060 : : RTE_PTYPE_INNER_L2_ETHER_VLAN,
2061 : : RTE_PTYPE_INNER_L3_IPV4,
2062 : : RTE_PTYPE_INNER_L3_IPV6,
2063 : : RTE_PTYPE_INNER_L4_TCP,
2064 : : RTE_PTYPE_INNER_L4_UDP,
2065 : : RTE_PTYPE_INNER_L4_FRAG,
2066 : : };
2067 : :
2068 [ # # # # ]: 0 : if (eth_dev->rx_pkt_burst == qede_recv_pkts ||
2069 [ # # ]: 0 : eth_dev->rx_pkt_burst == qede_recv_pkts_regular ||
2070 : : eth_dev->rx_pkt_burst == qede_recv_pkts_cmt) {
2071 : 0 : *no_of_elements = RTE_DIM(ptypes);
2072 : 0 : return ptypes;
2073 : : }
2074 : :
2075 : : return NULL;
2076 : : }
2077 : :
2078 : 0 : static void qede_init_rss_caps(uint8_t *rss_caps, uint64_t hf)
2079 : : {
2080 : : *rss_caps = 0;
2081 : 0 : *rss_caps |= (hf & RTE_ETH_RSS_IPV4) ? ECORE_RSS_IPV4 : 0;
2082 : 0 : *rss_caps |= (hf & RTE_ETH_RSS_IPV6) ? ECORE_RSS_IPV6 : 0;
2083 : 0 : *rss_caps |= (hf & RTE_ETH_RSS_IPV6_EX) ? ECORE_RSS_IPV6 : 0;
2084 : 0 : *rss_caps |= (hf & RTE_ETH_RSS_NONFRAG_IPV4_TCP) ? ECORE_RSS_IPV4_TCP : 0;
2085 : 0 : *rss_caps |= (hf & RTE_ETH_RSS_NONFRAG_IPV6_TCP) ? ECORE_RSS_IPV6_TCP : 0;
2086 : 0 : *rss_caps |= (hf & RTE_ETH_RSS_IPV6_TCP_EX) ? ECORE_RSS_IPV6_TCP : 0;
2087 : 0 : *rss_caps |= (hf & RTE_ETH_RSS_NONFRAG_IPV4_UDP) ? ECORE_RSS_IPV4_UDP : 0;
2088 : 0 : *rss_caps |= (hf & RTE_ETH_RSS_NONFRAG_IPV6_UDP) ? ECORE_RSS_IPV6_UDP : 0;
2089 : 0 : }
2090 : :
2091 : 0 : int qede_rss_hash_update(struct rte_eth_dev *eth_dev,
2092 : : struct rte_eth_rss_conf *rss_conf)
2093 : : {
2094 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
2095 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
2096 : : struct ecore_sp_vport_update_params vport_update_params;
2097 : : struct ecore_rss_params rss_params;
2098 : : struct ecore_hwfn *p_hwfn;
2099 : 0 : uint32_t *key = (uint32_t *)rss_conf->rss_key;
2100 : 0 : uint64_t hf = rss_conf->rss_hf;
2101 : 0 : uint8_t len = rss_conf->rss_key_len;
2102 : : uint8_t idx, i, j, fpidx;
2103 : : int rc;
2104 : :
2105 : : memset(&vport_update_params, 0, sizeof(vport_update_params));
2106 : : memset(&rss_params, 0, sizeof(rss_params));
2107 : :
2108 : 0 : DP_INFO(edev, "RSS hf = 0x%lx len = %u key = %p\n",
2109 : : (unsigned long)hf, len, key);
2110 : :
2111 [ # # ]: 0 : if (hf != 0) {
2112 : : /* Enabling RSS */
2113 : 0 : DP_INFO(edev, "Enabling rss\n");
2114 : :
2115 : : /* RSS caps */
2116 : 0 : qede_init_rss_caps(&rss_params.rss_caps, hf);
2117 : 0 : rss_params.update_rss_capabilities = 1;
2118 : :
2119 : : /* RSS hash key */
2120 [ # # ]: 0 : if (key) {
2121 [ # # ]: 0 : if (len > (ECORE_RSS_KEY_SIZE * sizeof(uint32_t))) {
2122 : : len = ECORE_RSS_KEY_SIZE * sizeof(uint32_t);
2123 : 0 : DP_NOTICE(edev, false,
2124 : : "RSS key length too big, trimmed to %d\n",
2125 : : len);
2126 : : }
2127 : 0 : DP_INFO(edev, "Applying user supplied hash key\n");
2128 : 0 : rss_params.update_rss_key = 1;
2129 : 0 : memcpy(&rss_params.rss_key, key, len);
2130 : : }
2131 : 0 : rss_params.rss_enable = 1;
2132 : : }
2133 : :
2134 : 0 : rss_params.update_rss_ind_table = 1;
2135 : 0 : rss_params.update_rss_config = 1;
2136 : : /* tbl_size has to be set with capabilities */
2137 : 0 : rss_params.rss_table_size_log = 7;
2138 : 0 : vport_update_params.vport_id = 0;
2139 : :
2140 [ # # ]: 0 : for_each_hwfn(edev, i) {
2141 : : /* pass the L2 handles instead of qids */
2142 [ # # ]: 0 : for (j = 0 ; j < ECORE_RSS_IND_TABLE_SIZE ; j++) {
2143 : 0 : idx = j % QEDE_RSS_COUNT(eth_dev);
2144 : 0 : fpidx = idx * edev->num_hwfns + i;
2145 : 0 : rss_params.rss_ind_table[j] =
2146 : 0 : qdev->fp_array[fpidx].rxq->handle;
2147 : : }
2148 : :
2149 : 0 : vport_update_params.rss_params = &rss_params;
2150 : :
2151 : 0 : p_hwfn = &edev->hwfns[i];
2152 : 0 : vport_update_params.opaque_fid = p_hwfn->hw_info.opaque_fid;
2153 : 0 : rc = ecore_sp_vport_update(p_hwfn, &vport_update_params,
2154 : : ECORE_SPQ_MODE_EBLOCK, NULL);
2155 [ # # ]: 0 : if (rc) {
2156 : 0 : DP_ERR(edev, "vport-update for RSS failed\n");
2157 : 0 : return rc;
2158 : : }
2159 : : }
2160 : 0 : qdev->rss_enable = rss_params.rss_enable;
2161 : :
2162 : : /* Update local structure for hash query */
2163 : 0 : qdev->rss_conf.rss_hf = hf;
2164 : 0 : qdev->rss_conf.rss_key_len = len;
2165 [ # # ]: 0 : if (qdev->rss_enable) {
2166 [ # # ]: 0 : if (qdev->rss_conf.rss_key == NULL) {
2167 : 0 : qdev->rss_conf.rss_key = (uint8_t *)malloc(len);
2168 [ # # ]: 0 : if (qdev->rss_conf.rss_key == NULL) {
2169 : 0 : DP_ERR(edev, "No memory to store RSS key\n");
2170 : 0 : return -ENOMEM;
2171 : : }
2172 : : }
2173 [ # # ]: 0 : if (key && len) {
2174 : 0 : DP_INFO(edev, "Storing RSS key\n");
2175 : 0 : memcpy(qdev->rss_conf.rss_key, key, len);
2176 : : }
2177 [ # # ]: 0 : } else if (!qdev->rss_enable && len == 0) {
2178 [ # # ]: 0 : if (qdev->rss_conf.rss_key) {
2179 : 0 : free(qdev->rss_conf.rss_key);
2180 : 0 : qdev->rss_conf.rss_key = NULL;
2181 : 0 : DP_INFO(edev, "Free RSS key\n");
2182 : : }
2183 : : }
2184 : :
2185 : : return 0;
2186 : : }
2187 : :
2188 : 0 : static int qede_rss_hash_conf_get(struct rte_eth_dev *eth_dev,
2189 : : struct rte_eth_rss_conf *rss_conf)
2190 : : {
2191 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
2192 : :
2193 : 0 : rss_conf->rss_hf = qdev->rss_conf.rss_hf;
2194 : 0 : rss_conf->rss_key_len = qdev->rss_conf.rss_key_len;
2195 : :
2196 [ # # # # ]: 0 : if (rss_conf->rss_key && qdev->rss_conf.rss_key)
2197 : 0 : memcpy(rss_conf->rss_key, qdev->rss_conf.rss_key,
2198 : : rss_conf->rss_key_len);
2199 : 0 : return 0;
2200 : : }
2201 : :
2202 : 0 : int qede_rss_reta_update(struct rte_eth_dev *eth_dev,
2203 : : struct rte_eth_rss_reta_entry64 *reta_conf,
2204 : : uint16_t reta_size)
2205 : : {
2206 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
2207 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
2208 : : struct ecore_sp_vport_update_params vport_update_params;
2209 : : struct ecore_rss_params *params;
2210 : : uint16_t i, j, idx, fid, shift;
2211 : : struct ecore_hwfn *p_hwfn;
2212 : : uint8_t entry;
2213 : : int rc = 0;
2214 : :
2215 [ # # ]: 0 : if (reta_size > RTE_ETH_RSS_RETA_SIZE_128) {
2216 : 0 : DP_ERR(edev, "reta_size %d is not supported by hardware\n",
2217 : : reta_size);
2218 : 0 : return -EINVAL;
2219 : : }
2220 : :
2221 : : memset(&vport_update_params, 0, sizeof(vport_update_params));
2222 : 0 : params = rte_zmalloc("qede_rss", sizeof(*params), RTE_CACHE_LINE_SIZE);
2223 [ # # ]: 0 : if (params == NULL) {
2224 : 0 : DP_ERR(edev, "failed to allocate memory\n");
2225 : 0 : return -ENOMEM;
2226 : : }
2227 : :
2228 : 0 : params->update_rss_ind_table = 1;
2229 : 0 : params->rss_table_size_log = 7;
2230 : 0 : params->update_rss_config = 1;
2231 : :
2232 : 0 : vport_update_params.vport_id = 0;
2233 : : /* Use the current value of rss_enable */
2234 : 0 : params->rss_enable = qdev->rss_enable;
2235 : 0 : vport_update_params.rss_params = params;
2236 : :
2237 [ # # ]: 0 : for_each_hwfn(edev, i) {
2238 [ # # ]: 0 : for (j = 0; j < reta_size; j++) {
2239 : 0 : idx = j / RTE_ETH_RETA_GROUP_SIZE;
2240 : 0 : shift = j % RTE_ETH_RETA_GROUP_SIZE;
2241 [ # # ]: 0 : if (reta_conf[idx].mask & (1ULL << shift)) {
2242 : 0 : entry = reta_conf[idx].reta[shift];
2243 : 0 : fid = entry * edev->num_hwfns + i;
2244 : : /* Pass rxq handles to ecore */
2245 : 0 : params->rss_ind_table[j] =
2246 : 0 : qdev->fp_array[fid].rxq->handle;
2247 : : /* Update the local copy for RETA query cmd */
2248 : 0 : qdev->rss_ind_table[j] = entry;
2249 : : }
2250 : : }
2251 : :
2252 : 0 : p_hwfn = &edev->hwfns[i];
2253 : 0 : vport_update_params.opaque_fid = p_hwfn->hw_info.opaque_fid;
2254 : 0 : rc = ecore_sp_vport_update(p_hwfn, &vport_update_params,
2255 : : ECORE_SPQ_MODE_EBLOCK, NULL);
2256 [ # # ]: 0 : if (rc) {
2257 : 0 : DP_ERR(edev, "vport-update for RSS failed\n");
2258 : 0 : goto out;
2259 : : }
2260 : : }
2261 : :
2262 : 0 : out:
2263 : 0 : rte_free(params);
2264 : 0 : return rc;
2265 : : }
2266 : :
2267 : 0 : static int qede_rss_reta_query(struct rte_eth_dev *eth_dev,
2268 : : struct rte_eth_rss_reta_entry64 *reta_conf,
2269 : : uint16_t reta_size)
2270 : : {
2271 : 0 : struct qede_dev *qdev = eth_dev->data->dev_private;
2272 : : struct ecore_dev *edev = &qdev->edev;
2273 : : uint16_t i, idx, shift;
2274 : : uint8_t entry;
2275 : :
2276 [ # # ]: 0 : if (reta_size > RTE_ETH_RSS_RETA_SIZE_128) {
2277 : 0 : DP_ERR(edev, "reta_size %d is not supported\n",
2278 : : reta_size);
2279 : 0 : return -EINVAL;
2280 : : }
2281 : :
2282 [ # # ]: 0 : for (i = 0; i < reta_size; i++) {
2283 : 0 : idx = i / RTE_ETH_RETA_GROUP_SIZE;
2284 : 0 : shift = i % RTE_ETH_RETA_GROUP_SIZE;
2285 [ # # ]: 0 : if (reta_conf[idx].mask & (1ULL << shift)) {
2286 : 0 : entry = qdev->rss_ind_table[i];
2287 : 0 : reta_conf[idx].reta[shift] = entry;
2288 : : }
2289 : : }
2290 : :
2291 : : return 0;
2292 : : }
2293 : :
2294 : :
2295 : :
2296 : 0 : static int qede_set_mtu(struct rte_eth_dev *dev, uint16_t mtu)
2297 : : {
2298 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(dev);
2299 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
2300 : : struct qede_fastpath *fp;
2301 : : uint32_t frame_size;
2302 : : uint16_t bufsz;
2303 : : bool restart = false;
2304 : : int i, rc;
2305 : :
2306 : 0 : PMD_INIT_FUNC_TRACE(edev);
2307 : :
2308 : 0 : frame_size = mtu + QEDE_MAX_ETHER_HDR_LEN;
2309 [ # # ]: 0 : if (!dev->data->scattered_rx &&
2310 [ # # ]: 0 : frame_size > dev->data->min_rx_buf_size - RTE_PKTMBUF_HEADROOM) {
2311 : 0 : DP_INFO(edev, "MTU greater than minimum RX buffer size of %u\n",
2312 : : dev->data->min_rx_buf_size);
2313 : 0 : return -EINVAL;
2314 : : }
2315 [ # # ]: 0 : if (dev->data->dev_started) {
2316 : 0 : dev->data->dev_started = 0;
2317 : 0 : rc = qede_dev_stop(dev);
2318 [ # # ]: 0 : if (rc != 0)
2319 : : return rc;
2320 : : restart = true;
2321 : : }
2322 : : rte_delay_ms(1000);
2323 : 0 : qdev->new_mtu = mtu;
2324 : :
2325 : : /* Fix up RX buf size for all queues of the port */
2326 [ # # ]: 0 : for (i = 0; i < qdev->num_rx_queues; i++) {
2327 : 0 : fp = &qdev->fp_array[i];
2328 [ # # ]: 0 : if (fp->rxq != NULL) {
2329 [ # # ]: 0 : bufsz = (uint16_t)rte_pktmbuf_data_room_size(
2330 : : fp->rxq->mb_pool) - RTE_PKTMBUF_HEADROOM;
2331 : : /* cache align the mbuf size to simplify rx_buf_size
2332 : : * calculation
2333 : : */
2334 : 0 : bufsz = QEDE_FLOOR_TO_CACHE_LINE_SIZE(bufsz);
2335 : 0 : rc = qede_calc_rx_buf_size(dev, bufsz, frame_size);
2336 [ # # ]: 0 : if (rc < 0)
2337 : 0 : return rc;
2338 : :
2339 : 0 : fp->rxq->rx_buf_size = rc;
2340 : : }
2341 : : }
2342 : :
2343 [ # # # # ]: 0 : if (!dev->data->dev_started && restart) {
2344 : 0 : qede_dev_start(dev);
2345 : 0 : dev->data->dev_started = 1;
2346 : : }
2347 : :
2348 : : return 0;
2349 : : }
2350 : :
2351 : : static int
2352 : 0 : qede_dev_reset(struct rte_eth_dev *dev)
2353 : : {
2354 : : int ret;
2355 : :
2356 : : ret = qede_eth_dev_uninit(dev);
2357 [ # # ]: 0 : if (ret)
2358 : : return ret;
2359 : :
2360 : 0 : return qede_eth_dev_init(dev);
2361 : : }
2362 : :
2363 : : static void
2364 : 0 : qede_dev_rx_queue_release(struct rte_eth_dev *dev, uint16_t qid)
2365 : : {
2366 : 0 : qede_rx_queue_release(dev->data->rx_queues[qid]);
2367 : 0 : }
2368 : :
2369 : : static void
2370 : 0 : qede_dev_tx_queue_release(struct rte_eth_dev *dev, uint16_t qid)
2371 : : {
2372 : 0 : qede_tx_queue_release(dev->data->tx_queues[qid]);
2373 : 0 : }
2374 : :
2375 : : static const struct eth_dev_ops qede_eth_dev_ops = {
2376 : : .dev_configure = qede_dev_configure,
2377 : : .dev_infos_get = qede_dev_info_get,
2378 : : .rx_queue_setup = qede_rx_queue_setup,
2379 : : .rx_queue_release = qede_dev_rx_queue_release,
2380 : : .tx_queue_setup = qede_tx_queue_setup,
2381 : : .tx_queue_release = qede_dev_tx_queue_release,
2382 : : .dev_start = qede_dev_start,
2383 : : .dev_reset = qede_dev_reset,
2384 : : .dev_set_link_up = qede_dev_set_link_up,
2385 : : .dev_set_link_down = qede_dev_set_link_down,
2386 : : .link_update = qede_link_update,
2387 : : .promiscuous_enable = qede_promiscuous_enable,
2388 : : .promiscuous_disable = qede_promiscuous_disable,
2389 : : .allmulticast_enable = qede_allmulticast_enable,
2390 : : .allmulticast_disable = qede_allmulticast_disable,
2391 : : .set_mc_addr_list = qede_set_mc_addr_list,
2392 : : .dev_stop = qede_dev_stop,
2393 : : .dev_close = qede_dev_close,
2394 : : .stats_get = qede_get_stats,
2395 : : .stats_reset = qede_reset_stats,
2396 : : .xstats_get = qede_get_xstats,
2397 : : .xstats_reset = qede_reset_xstats,
2398 : : .xstats_get_names = qede_get_xstats_names,
2399 : : .mac_addr_add = qede_mac_addr_add,
2400 : : .mac_addr_remove = qede_mac_addr_remove,
2401 : : .mac_addr_set = qede_mac_addr_set,
2402 : : .vlan_offload_set = qede_vlan_offload_set,
2403 : : .vlan_filter_set = qede_vlan_filter_set,
2404 : : .flow_ctrl_set = qede_flow_ctrl_set,
2405 : : .flow_ctrl_get = qede_flow_ctrl_get,
2406 : : .dev_supported_ptypes_get = qede_dev_supported_ptypes_get,
2407 : : .rss_hash_update = qede_rss_hash_update,
2408 : : .rss_hash_conf_get = qede_rss_hash_conf_get,
2409 : : .reta_update = qede_rss_reta_update,
2410 : : .reta_query = qede_rss_reta_query,
2411 : : .mtu_set = qede_set_mtu,
2412 : : .flow_ops_get = qede_dev_flow_ops_get,
2413 : : .udp_tunnel_port_add = qede_udp_dst_port_add,
2414 : : .udp_tunnel_port_del = qede_udp_dst_port_del,
2415 : : .fw_version_get = qede_fw_version_get,
2416 : : .get_reg = qede_get_regs,
2417 : : };
2418 : :
2419 : : static const struct eth_dev_ops qede_eth_vf_dev_ops = {
2420 : : .dev_configure = qede_dev_configure,
2421 : : .dev_infos_get = qede_dev_info_get,
2422 : : .rx_queue_setup = qede_rx_queue_setup,
2423 : : .rx_queue_release = qede_dev_rx_queue_release,
2424 : : .tx_queue_setup = qede_tx_queue_setup,
2425 : : .tx_queue_release = qede_dev_tx_queue_release,
2426 : : .dev_start = qede_dev_start,
2427 : : .dev_reset = qede_dev_reset,
2428 : : .dev_set_link_up = qede_dev_set_link_up,
2429 : : .dev_set_link_down = qede_dev_set_link_down,
2430 : : .link_update = qede_link_update,
2431 : : .promiscuous_enable = qede_promiscuous_enable,
2432 : : .promiscuous_disable = qede_promiscuous_disable,
2433 : : .allmulticast_enable = qede_allmulticast_enable,
2434 : : .allmulticast_disable = qede_allmulticast_disable,
2435 : : .set_mc_addr_list = qede_set_mc_addr_list,
2436 : : .dev_stop = qede_dev_stop,
2437 : : .dev_close = qede_dev_close,
2438 : : .stats_get = qede_get_stats,
2439 : : .stats_reset = qede_reset_stats,
2440 : : .xstats_get = qede_get_xstats,
2441 : : .xstats_reset = qede_reset_xstats,
2442 : : .xstats_get_names = qede_get_xstats_names,
2443 : : .vlan_offload_set = qede_vlan_offload_set,
2444 : : .vlan_filter_set = qede_vlan_filter_set,
2445 : : .dev_supported_ptypes_get = qede_dev_supported_ptypes_get,
2446 : : .rss_hash_update = qede_rss_hash_update,
2447 : : .rss_hash_conf_get = qede_rss_hash_conf_get,
2448 : : .reta_update = qede_rss_reta_update,
2449 : : .reta_query = qede_rss_reta_query,
2450 : : .mtu_set = qede_set_mtu,
2451 : : .udp_tunnel_port_add = qede_udp_dst_port_add,
2452 : : .udp_tunnel_port_del = qede_udp_dst_port_del,
2453 : : .mac_addr_add = qede_mac_addr_add,
2454 : : .mac_addr_remove = qede_mac_addr_remove,
2455 : : .mac_addr_set = qede_mac_addr_set,
2456 : : .fw_version_get = qede_fw_version_get,
2457 : : };
2458 : :
2459 : 0 : static void qede_update_pf_params(struct ecore_dev *edev)
2460 : : {
2461 : : struct ecore_pf_params pf_params;
2462 : :
2463 : : memset(&pf_params, 0, sizeof(struct ecore_pf_params));
2464 : 0 : pf_params.eth_pf_params.num_cons = QEDE_PF_NUM_CONNS;
2465 : 0 : pf_params.eth_pf_params.num_arfs_filters = QEDE_RFS_MAX_FLTR;
2466 : 0 : qed_ops->common->update_pf_params(edev, &pf_params);
2467 : 0 : }
2468 : :
2469 : 0 : static void qede_generate_random_mac_addr(struct rte_ether_addr *mac_addr)
2470 : : {
2471 : : uint64_t random;
2472 : :
2473 : : /* Set Organizationally Unique Identifier (OUI) prefix. */
2474 : : mac_addr->addr_bytes[0] = 0x00;
2475 : 0 : mac_addr->addr_bytes[1] = 0x09;
2476 : 0 : mac_addr->addr_bytes[2] = 0xC0;
2477 : :
2478 : : /* Force indication of locally assigned MAC address. */
2479 : 0 : mac_addr->addr_bytes[0] |= RTE_ETHER_LOCAL_ADMIN_ADDR;
2480 : :
2481 : : /* Generate the last 3 bytes of the MAC address with a random number. */
2482 : 0 : random = rte_rand();
2483 : :
2484 : 0 : memcpy(&mac_addr->addr_bytes[3], &random, 3);
2485 : 0 : }
2486 : :
2487 : 0 : static int qede_common_dev_init(struct rte_eth_dev *eth_dev, bool is_vf)
2488 : : {
2489 : : struct rte_pci_device *pci_dev;
2490 : : struct rte_pci_addr pci_addr;
2491 : : struct qede_dev *adapter;
2492 : : struct ecore_dev *edev;
2493 : : struct qed_dev_eth_info dev_info;
2494 : : struct qed_slowpath_params params;
2495 : : static bool do_once = true;
2496 : : uint8_t bulletin_change;
2497 : : uint8_t vf_mac[RTE_ETHER_ADDR_LEN];
2498 : : uint8_t is_mac_forced;
2499 : : bool is_mac_exist = false;
2500 : : /* Fix up ecore debug level */
2501 : : uint32_t dp_module = ~0 & ~ECORE_MSG_HW;
2502 : : uint8_t dp_level = ECORE_LEVEL_VERBOSE;
2503 : : uint32_t int_mode;
2504 : : int rc;
2505 : :
2506 : : /* Extract key data structures */
2507 : 0 : adapter = eth_dev->data->dev_private;
2508 : 0 : adapter->ethdev = eth_dev;
2509 : 0 : edev = &adapter->edev;
2510 : 0 : pci_dev = RTE_CLASS_TO_BUS_DEVICE(eth_dev, *pci_dev);
2511 : 0 : pci_addr = pci_dev->addr;
2512 : :
2513 : 0 : PMD_INIT_FUNC_TRACE(edev);
2514 : :
2515 : 0 : snprintf(edev->name, NAME_SIZE, PCI_SHORT_PRI_FMT ":dpdk-port-%u",
2516 : : pci_addr.bus, pci_addr.devid, pci_addr.function,
2517 : 0 : eth_dev->data->port_id);
2518 : :
2519 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY) {
2520 : 0 : DP_ERR(edev, "Skipping device init from secondary process\n");
2521 : 0 : return 0;
2522 : : }
2523 : :
2524 : 0 : rte_eth_copy_pci_info(eth_dev, pci_dev);
2525 : 0 : eth_dev->data->dev_flags |= RTE_ETH_DEV_AUTOFILL_QUEUE_XSTATS;
2526 : :
2527 : : /* @DPDK */
2528 : 0 : edev->vendor_id = pci_dev->id.vendor_id;
2529 : 0 : edev->device_id = pci_dev->id.device_id;
2530 : :
2531 : 0 : qed_ops = qed_get_eth_ops();
2532 [ # # ]: 0 : if (!qed_ops) {
2533 : 0 : DP_ERR(edev, "Failed to get qed_eth_ops_pass\n");
2534 : : rc = -EINVAL;
2535 : 0 : goto err;
2536 : : }
2537 : :
2538 : 0 : DP_INFO(edev, "Starting qede probe\n");
2539 : 0 : rc = qed_ops->common->probe(edev, pci_dev, dp_module,
2540 : : dp_level, is_vf);
2541 [ # # ]: 0 : if (rc != 0) {
2542 : 0 : DP_ERR(edev, "qede probe failed rc %d\n", rc);
2543 : : rc = -ENODEV;
2544 : 0 : goto err;
2545 : : }
2546 : 0 : qede_update_pf_params(edev);
2547 : :
2548 [ # # ]: 0 : switch (rte_intr_type_get(pci_dev->intr_handle)) {
2549 : 0 : case RTE_INTR_HANDLE_UIO_INTX:
2550 : : case RTE_INTR_HANDLE_VFIO_LEGACY:
2551 : : int_mode = ECORE_INT_MODE_INTA;
2552 : 0 : rte_intr_callback_register(pci_dev->intr_handle,
2553 : : qede_interrupt_handler_intx,
2554 : : (void *)eth_dev);
2555 : 0 : break;
2556 : 0 : default:
2557 : : int_mode = ECORE_INT_MODE_MSIX;
2558 : 0 : rte_intr_callback_register(pci_dev->intr_handle,
2559 : : qede_interrupt_handler,
2560 : : (void *)eth_dev);
2561 : : }
2562 : :
2563 [ # # ]: 0 : if (rte_intr_enable(pci_dev->intr_handle)) {
2564 : 0 : DP_ERR(edev, "rte_intr_enable() failed\n");
2565 : : rc = -ENODEV;
2566 : 0 : goto err;
2567 : : }
2568 : :
2569 : : /* Start the Slowpath-process */
2570 : : memset(¶ms, 0, sizeof(struct qed_slowpath_params));
2571 : :
2572 : 0 : params.int_mode = int_mode;
2573 : 0 : params.drv_major = QEDE_PMD_VERSION_MAJOR;
2574 : 0 : params.drv_minor = QEDE_PMD_VERSION_MINOR;
2575 : 0 : params.drv_rev = QEDE_PMD_VERSION_REVISION;
2576 : 0 : params.drv_eng = QEDE_PMD_VERSION_PATCH;
2577 : : strlcpy((char *)params.name, QEDE_PMD_VER_PREFIX,
2578 : : QEDE_PMD_DRV_VER_STR_SIZE);
2579 : :
2580 : 0 : qede_assign_rxtx_handlers(eth_dev, true);
2581 : 0 : eth_dev->tx_pkt_prepare = qede_xmit_prep_pkts;
2582 : :
2583 : : /* For CMT mode device do periodic polling for slowpath events.
2584 : : * This is required since uio device uses only one MSI-x
2585 : : * interrupt vector but we need one for each engine.
2586 : : */
2587 [ # # # # ]: 0 : if (ECORE_IS_CMT(edev) && IS_PF(edev)) {
2588 : 0 : rc = rte_eal_alarm_set(QEDE_SP_TIMER_PERIOD,
2589 : : qede_poll_sp_sb_cb,
2590 : : (void *)eth_dev);
2591 [ # # ]: 0 : if (rc != 0) {
2592 : 0 : DP_ERR(edev, "Unable to start periodic"
2593 : : " timer rc %d\n", rc);
2594 : : rc = -EINVAL;
2595 : 0 : goto err;
2596 : : }
2597 : : }
2598 : :
2599 : 0 : rc = qed_ops->common->slowpath_start(edev, ¶ms);
2600 [ # # ]: 0 : if (rc) {
2601 : 0 : DP_ERR(edev, "Cannot start slowpath rc = %d\n", rc);
2602 : 0 : rte_eal_alarm_cancel(qede_poll_sp_sb_cb,
2603 : : (void *)eth_dev);
2604 : : rc = -ENODEV;
2605 : 0 : goto err;
2606 : : }
2607 : :
2608 : 0 : rc = qed_ops->fill_dev_info(edev, &dev_info);
2609 [ # # ]: 0 : if (rc) {
2610 : 0 : DP_ERR(edev, "Cannot get device_info rc %d\n", rc);
2611 : 0 : qed_ops->common->slowpath_stop(edev);
2612 : 0 : qed_ops->common->remove(edev);
2613 : 0 : rte_eal_alarm_cancel(qede_poll_sp_sb_cb,
2614 : : (void *)eth_dev);
2615 : : rc = -ENODEV;
2616 : 0 : goto err;
2617 : : }
2618 : :
2619 : : qede_alloc_etherdev(adapter, &dev_info);
2620 : :
2621 [ # # ]: 0 : if (do_once) {
2622 : 0 : qede_print_adapter_info(eth_dev);
2623 : 0 : do_once = false;
2624 : : }
2625 : :
2626 : 0 : adapter->ops->common->set_name(edev, edev->name);
2627 : :
2628 [ # # ]: 0 : if (!is_vf)
2629 : 0 : adapter->dev_info.num_mac_filters =
2630 : 0 : (uint32_t)RESC_NUM(ECORE_LEADING_HWFN(edev),
2631 : : ECORE_MAC);
2632 : : else
2633 : 0 : ecore_vf_get_num_mac_filters(ECORE_LEADING_HWFN(edev),
2634 : 0 : (uint32_t *)&adapter->dev_info.num_mac_filters);
2635 : :
2636 : : /* Allocate memory for storing MAC addr */
2637 : 0 : eth_dev->data->mac_addrs = rte_zmalloc(edev->name,
2638 : 0 : (RTE_ETHER_ADDR_LEN *
2639 : 0 : adapter->dev_info.num_mac_filters),
2640 : : RTE_CACHE_LINE_SIZE);
2641 : :
2642 [ # # ]: 0 : if (eth_dev->data->mac_addrs == NULL) {
2643 : 0 : DP_ERR(edev, "Failed to allocate MAC address\n");
2644 : 0 : qed_ops->common->slowpath_stop(edev);
2645 : 0 : qed_ops->common->remove(edev);
2646 : 0 : rte_eal_alarm_cancel(qede_poll_sp_sb_cb,
2647 : : (void *)eth_dev);
2648 : 0 : return -ENOMEM;
2649 : : }
2650 : :
2651 [ # # ]: 0 : if (!is_vf) {
2652 : : rte_ether_addr_copy((struct rte_ether_addr *)edev->hwfns[0].
2653 : : hw_info.hw_mac_addr,
2654 : : ð_dev->data->mac_addrs[0]);
2655 : : rte_ether_addr_copy(ð_dev->data->mac_addrs[0],
2656 : : &adapter->primary_mac);
2657 : : } else {
2658 : 0 : ecore_vf_read_bulletin(ECORE_LEADING_HWFN(edev),
2659 : : &bulletin_change);
2660 [ # # ]: 0 : if (bulletin_change) {
2661 : : is_mac_exist =
2662 : 0 : ecore_vf_bulletin_get_forced_mac(
2663 : : ECORE_LEADING_HWFN(edev),
2664 : : vf_mac,
2665 : : &is_mac_forced);
2666 [ # # ]: 0 : if (is_mac_exist) {
2667 : 0 : DP_INFO(edev, "VF macaddr received from PF\n");
2668 : 0 : rte_ether_addr_copy(
2669 : : (struct rte_ether_addr *)&vf_mac,
2670 : 0 : ð_dev->data->mac_addrs[0]);
2671 : : rte_ether_addr_copy(
2672 : : ð_dev->data->mac_addrs[0],
2673 : : &adapter->primary_mac);
2674 : : } else {
2675 : 0 : DP_ERR(edev, "No VF macaddr assigned\n");
2676 : : }
2677 : : }
2678 : :
2679 : : /* If MAC doesn't exist from PF, generate random one */
2680 [ # # ]: 0 : if (!is_mac_exist) {
2681 : : struct rte_ether_addr *mac_addr;
2682 : :
2683 : : mac_addr = (struct rte_ether_addr *)&vf_mac;
2684 : 0 : qede_generate_random_mac_addr(mac_addr);
2685 : :
2686 : 0 : rte_ether_addr_copy(mac_addr,
2687 : 0 : ð_dev->data->mac_addrs[0]);
2688 : :
2689 : : rte_ether_addr_copy(ð_dev->data->mac_addrs[0],
2690 : : &adapter->primary_mac);
2691 : : }
2692 : : }
2693 : :
2694 [ # # ]: 0 : eth_dev->dev_ops = (is_vf) ? &qede_eth_vf_dev_ops : &qede_eth_dev_ops;
2695 : 0 : eth_dev->rx_descriptor_status = qede_rx_descriptor_status;
2696 : :
2697 : 0 : adapter->num_tx_queues = 0;
2698 : 0 : adapter->num_rx_queues = 0;
2699 : 0 : SLIST_INIT(&adapter->arfs_info.arfs_list_head);
2700 : 0 : SLIST_INIT(&adapter->vlan_list_head);
2701 : 0 : SLIST_INIT(&adapter->uc_list_head);
2702 : 0 : SLIST_INIT(&adapter->mc_list_head);
2703 : 0 : adapter->mtu = RTE_ETHER_MTU;
2704 : 0 : adapter->vport_started = false;
2705 : :
2706 : : /* VF tunnel offloads is enabled by default in PF driver */
2707 : 0 : adapter->vxlan.num_filters = 0;
2708 : 0 : adapter->geneve.num_filters = 0;
2709 : 0 : adapter->ipgre.num_filters = 0;
2710 [ # # ]: 0 : if (is_vf) {
2711 : 0 : adapter->vxlan.enable = true;
2712 : 0 : adapter->vxlan.filter_type = RTE_ETH_TUNNEL_FILTER_IMAC |
2713 : : RTE_ETH_TUNNEL_FILTER_IVLAN;
2714 : 0 : adapter->vxlan.udp_port = QEDE_VXLAN_DEF_PORT;
2715 : 0 : adapter->geneve.enable = true;
2716 : 0 : adapter->geneve.filter_type = RTE_ETH_TUNNEL_FILTER_IMAC |
2717 : : RTE_ETH_TUNNEL_FILTER_IVLAN;
2718 : 0 : adapter->geneve.udp_port = QEDE_GENEVE_DEF_PORT;
2719 : 0 : adapter->ipgre.enable = true;
2720 : 0 : adapter->ipgre.filter_type = RTE_ETH_TUNNEL_FILTER_IMAC |
2721 : : RTE_ETH_TUNNEL_FILTER_IVLAN;
2722 : : } else {
2723 : 0 : adapter->vxlan.enable = false;
2724 : 0 : adapter->geneve.enable = false;
2725 : 0 : adapter->ipgre.enable = false;
2726 : 0 : qed_ops->sriov_configure(edev, pci_dev->max_vfs);
2727 : : }
2728 : :
2729 : 0 : DP_INFO(edev, "MAC address : " RTE_ETHER_ADDR_PRT_FMT "\n",
2730 : : RTE_ETHER_ADDR_BYTES(&adapter->primary_mac));
2731 : :
2732 : 0 : DP_INFO(edev, "Device initialized\n");
2733 : :
2734 : 0 : return 0;
2735 : :
2736 : 0 : err:
2737 [ # # ]: 0 : if (do_once) {
2738 : 0 : qede_print_adapter_info(eth_dev);
2739 : 0 : do_once = false;
2740 : : }
2741 : : return rc;
2742 : : }
2743 : :
2744 : 0 : static int qedevf_eth_dev_init(struct rte_eth_dev *eth_dev)
2745 : : {
2746 : 0 : return qede_common_dev_init(eth_dev, 1);
2747 : : }
2748 : :
2749 : 0 : static int qede_eth_dev_init(struct rte_eth_dev *eth_dev)
2750 : : {
2751 : 0 : return qede_common_dev_init(eth_dev, 0);
2752 : : }
2753 : :
2754 : 0 : static int qede_dev_common_uninit(struct rte_eth_dev *eth_dev)
2755 : : {
2756 : 0 : struct qede_dev *qdev = eth_dev->data->dev_private;
2757 : : struct ecore_dev *edev = &qdev->edev;
2758 : 0 : PMD_INIT_FUNC_TRACE(edev);
2759 : 0 : qede_dev_close(eth_dev);
2760 : 0 : return 0;
2761 : : }
2762 : :
2763 : 0 : static int qede_eth_dev_uninit(struct rte_eth_dev *eth_dev)
2764 : : {
2765 : 0 : return qede_dev_common_uninit(eth_dev);
2766 : : }
2767 : :
2768 : 0 : static int qedevf_eth_dev_uninit(struct rte_eth_dev *eth_dev)
2769 : : {
2770 : 0 : return qede_dev_common_uninit(eth_dev);
2771 : : }
2772 : :
2773 : : static const struct rte_pci_id pci_id_qedevf_map[] = {
2774 : : #define QEDEVF_RTE_PCI_DEVICE(dev) RTE_PCI_DEVICE(PCI_VENDOR_ID_QLOGIC, dev)
2775 : : {
2776 : : QEDEVF_RTE_PCI_DEVICE(PCI_DEVICE_ID_QLOGIC_NX2_VF)
2777 : : },
2778 : : {
2779 : : QEDEVF_RTE_PCI_DEVICE(PCI_DEVICE_ID_QLOGIC_57980S_IOV)
2780 : : },
2781 : : {
2782 : : QEDEVF_RTE_PCI_DEVICE(PCI_DEVICE_ID_QLOGIC_AH_IOV)
2783 : : },
2784 : : {.vendor_id = 0,}
2785 : : };
2786 : :
2787 : : static const struct rte_pci_id pci_id_qede_map[] = {
2788 : : #define QEDE_RTE_PCI_DEVICE(dev) RTE_PCI_DEVICE(PCI_VENDOR_ID_QLOGIC, dev)
2789 : : {
2790 : : QEDE_RTE_PCI_DEVICE(PCI_DEVICE_ID_QLOGIC_NX2_57980E)
2791 : : },
2792 : : {
2793 : : QEDE_RTE_PCI_DEVICE(PCI_DEVICE_ID_QLOGIC_NX2_57980S)
2794 : : },
2795 : : {
2796 : : QEDE_RTE_PCI_DEVICE(PCI_DEVICE_ID_QLOGIC_57980S_40)
2797 : : },
2798 : : {
2799 : : QEDE_RTE_PCI_DEVICE(PCI_DEVICE_ID_QLOGIC_57980S_25)
2800 : : },
2801 : : {
2802 : : QEDE_RTE_PCI_DEVICE(PCI_DEVICE_ID_QLOGIC_57980S_100)
2803 : : },
2804 : : {
2805 : : QEDE_RTE_PCI_DEVICE(PCI_DEVICE_ID_QLOGIC_57980S_50)
2806 : : },
2807 : : {
2808 : : QEDE_RTE_PCI_DEVICE(PCI_DEVICE_ID_QLOGIC_AH_50G)
2809 : : },
2810 : : {
2811 : : QEDE_RTE_PCI_DEVICE(PCI_DEVICE_ID_QLOGIC_AH_10G)
2812 : : },
2813 : : {
2814 : : QEDE_RTE_PCI_DEVICE(PCI_DEVICE_ID_QLOGIC_AH_40G)
2815 : : },
2816 : : {
2817 : : QEDE_RTE_PCI_DEVICE(PCI_DEVICE_ID_QLOGIC_AH_25G)
2818 : : },
2819 : : {.vendor_id = 0,}
2820 : : };
2821 : :
2822 : 0 : static int qedevf_eth_dev_pci_probe(struct rte_pci_driver *pci_drv __rte_unused,
2823 : : struct rte_pci_device *pci_dev)
2824 : : {
2825 : 0 : return rte_eth_dev_pci_generic_probe(pci_dev,
2826 : : sizeof(struct qede_dev), qedevf_eth_dev_init);
2827 : : }
2828 : :
2829 : 0 : static int qedevf_eth_dev_pci_remove(struct rte_pci_device *pci_dev)
2830 : : {
2831 : 0 : return rte_eth_dev_pci_generic_remove(pci_dev, qedevf_eth_dev_uninit);
2832 : : }
2833 : :
2834 : : static struct rte_pci_driver rte_qedevf_pmd = {
2835 : : .id_table = pci_id_qedevf_map,
2836 : : .drv_flags = RTE_PCI_DRV_NEED_MAPPING | RTE_PCI_DRV_INTR_LSC,
2837 : : .probe = qedevf_eth_dev_pci_probe,
2838 : : .remove = qedevf_eth_dev_pci_remove,
2839 : : };
2840 : :
2841 : 0 : static int qede_eth_dev_pci_probe(struct rte_pci_driver *pci_drv __rte_unused,
2842 : : struct rte_pci_device *pci_dev)
2843 : : {
2844 : 0 : return rte_eth_dev_pci_generic_probe(pci_dev,
2845 : : sizeof(struct qede_dev), qede_eth_dev_init);
2846 : : }
2847 : :
2848 : 0 : static int qede_eth_dev_pci_remove(struct rte_pci_device *pci_dev)
2849 : : {
2850 : 0 : return rte_eth_dev_pci_generic_remove(pci_dev, qede_eth_dev_uninit);
2851 : : }
2852 : :
2853 : : static struct rte_pci_driver rte_qede_pmd = {
2854 : : .id_table = pci_id_qede_map,
2855 : : .drv_flags = RTE_PCI_DRV_NEED_MAPPING | RTE_PCI_DRV_INTR_LSC,
2856 : : .probe = qede_eth_dev_pci_probe,
2857 : : .remove = qede_eth_dev_pci_remove,
2858 : : };
2859 : :
2860 : 302 : RTE_PMD_REGISTER_PCI(net_qede, rte_qede_pmd);
2861 : : RTE_PMD_REGISTER_PCI_TABLE(net_qede, pci_id_qede_map);
2862 : : RTE_PMD_REGISTER_KMOD_DEP(net_qede, "* igb_uio | uio_pci_generic | vfio-pci");
2863 : 302 : RTE_PMD_REGISTER_PCI(net_qede_vf, rte_qedevf_pmd);
2864 : : RTE_PMD_REGISTER_PCI_TABLE(net_qede_vf, pci_id_qedevf_map);
2865 : : RTE_PMD_REGISTER_KMOD_DEP(net_qede_vf, "* igb_uio | vfio-pci");
2866 [ - + ]: 302 : RTE_LOG_REGISTER_SUFFIX(qede_logtype_init, init, NOTICE);
2867 [ - + ]: 302 : RTE_LOG_REGISTER_SUFFIX(qede_logtype_driver, driver, NOTICE);
|
