Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(c) 2001 - 2015 Intel Corporation
3 : : */
4 : :
5 : : #ifndef _E1000_OSDEP_H_
6 : : #define _E1000_OSDEP_H_
7 : :
8 : : /* File containing OS dependencies for base code */
9 : :
10 : : #include <stdint.h>
11 : : #include <stdio.h>
12 : : #include <stdarg.h>
13 : : #include <stdbool.h>
14 : : #include <string.h>
15 : : #include <rte_common.h>
16 : : #include <rte_cycles.h>
17 : : #include <rte_log.h>
18 : : #include <rte_debug.h>
19 : : #include <rte_byteorder.h>
20 : : #include <rte_io.h>
21 : :
22 : : #include "e1000_logs.h"
23 : :
24 : : #define DELAY(x) rte_delay_us_sleep(x)
25 : : #define usec_delay(x) DELAY(x)
26 : : #define usec_delay_irq(x) DELAY(x)
27 : : #define msec_delay(x) DELAY(1000*(x))
28 : : #define msec_delay_irq(x) DELAY(1000*(x))
29 : :
30 : : #define DEBUGFUNC(F) DEBUGOUT(F "\n");
31 : : #define DEBUGOUT(S, ...) RTE_LOG(DEBUG, E1000_DRIVER, "%s(): " S, __func__, ## __VA_ARGS__)
32 : : #define DEBUGOUT1(S, ...) DEBUGOUT(S, ##__VA_ARGS__)
33 : : #define DEBUGOUT2(S, ...) DEBUGOUT(S, ##__VA_ARGS__)
34 : : #define DEBUGOUT3(S, ...) DEBUGOUT(S, ##__VA_ARGS__)
35 : : #define DEBUGOUT6(S, ...) DEBUGOUT(S, ##__VA_ARGS__)
36 : : #define DEBUGOUT7(S, ...) DEBUGOUT(S, ##__VA_ARGS__)
37 : :
38 : : #ifndef UNREFERENCED_PARAMETER
39 : : #define UNREFERENCED_PARAMETER(_p) RTE_SET_USED(_p)
40 : : #endif
41 : : #define UNREFERENCED_1PARAMETER(_p) RTE_SET_USED(_p)
42 : : #define UNREFERENCED_2PARAMETER(_p, _q) do { \
43 : : RTE_SET_USED(_p); \
44 : : RTE_SET_USED(_q); \
45 : : } while (0)
46 : : #define UNREFERENCED_3PARAMETER(_p, _q, _r) do { \
47 : : RTE_SET_USED(_p); \
48 : : RTE_SET_USED(_q); \
49 : : RTE_SET_USED(_r); \
50 : : } while (0)
51 : : #define UNREFERENCED_4PARAMETER(_p, _q, _r, _s) do { \
52 : : RTE_SET_USED(_p); \
53 : : RTE_SET_USED(_q); \
54 : : RTE_SET_USED(_r); \
55 : : RTE_SET_USED(_s); \
56 : : } while (0)
57 : :
58 : : #define FALSE 0
59 : : #define TRUE 1
60 : :
61 : : #define CMD_MEM_WRT_INVALIDATE 0x0010 /* BIT_4 */
62 : :
63 : : /* Mutex used in the shared code */
64 : : #define E1000_MUTEX uintptr_t
65 : : #define E1000_MUTEX_INIT(mutex) (*(mutex) = 0)
66 : : #define E1000_MUTEX_LOCK(mutex) (*(mutex) = 1)
67 : : #define E1000_MUTEX_UNLOCK(mutex) (*(mutex) = 0)
68 : :
69 : : typedef uint64_t u64;
70 : : typedef uint32_t u32;
71 : : typedef uint16_t u16;
72 : : typedef uint8_t u8;
73 : : typedef int64_t s64;
74 : : typedef int32_t s32;
75 : : typedef int16_t s16;
76 : : typedef int8_t s8;
77 : :
78 : : #define __le16 u16
79 : : #define __le32 u32
80 : : #define __le64 u64
81 : :
82 : : #define E1000_WRITE_FLUSH(a) E1000_READ_REG(a, E1000_STATUS)
83 : :
84 : : #define E1000_PCI_REG(reg) rte_read32(reg)
85 : :
86 : : #define E1000_PCI_REG16(reg) rte_read16(reg)
87 : :
88 : : #define E1000_PCI_REG_WRITE(reg, value) \
89 : : rte_write32((rte_cpu_to_le_32(value)), reg)
90 : :
91 : : #define E1000_PCI_REG_WRITE_RELAXED(reg, value) \
92 : : rte_write32_relaxed((rte_cpu_to_le_32(value)), reg)
93 : :
94 : : #define E1000_PCI_REG_WRITE16(reg, value) \
95 : : rte_write16((rte_cpu_to_le_16(value)), reg)
96 : :
97 : : #define E1000_PCI_REG_ADDR(hw, reg) \
98 : : ((volatile uint32_t *)((char *)(hw)->hw_addr + (reg)))
99 : :
100 : : #define E1000_PCI_REG_ARRAY_ADDR(hw, reg, index) \
101 : : E1000_PCI_REG_ADDR((hw), (reg) + ((index) << 2))
102 : :
103 : : #define E1000_PCI_REG_FLASH_ADDR(hw, reg) \
104 : : ((volatile uint32_t *)((char *)(hw)->flash_address + (reg)))
105 : :
106 : : static inline uint32_t e1000_read_addr(volatile void *addr)
107 : : {
108 : 0 : return rte_le_to_cpu_32(E1000_PCI_REG(addr));
109 : : }
110 : :
111 : : static inline uint16_t e1000_read_addr16(volatile void *addr)
112 : : {
113 : : return rte_le_to_cpu_16(E1000_PCI_REG16(addr));
114 : : }
115 : :
116 : : /* Register READ/WRITE macros */
117 : :
118 : : #define E1000_READ_REG(hw, reg) \
119 : : e1000_read_addr(E1000_PCI_REG_ADDR((hw), (reg)))
120 : :
121 : : #define E1000_READ_REG_LE_VALUE(hw, reg) \
122 : : rte_read32(E1000_PCI_REG_ADDR((hw), (reg)))
123 : :
124 : : #define E1000_WRITE_REG(hw, reg, value) \
125 : : E1000_PCI_REG_WRITE(E1000_PCI_REG_ADDR((hw), (reg)), (value))
126 : :
127 : : #define E1000_WRITE_REG_LE_VALUE(hw, reg, value) \
128 : : rte_write32(value, E1000_PCI_REG_ADDR((hw), (reg)))
129 : :
130 : : #define E1000_READ_REG_ARRAY(hw, reg, index) \
131 : : E1000_PCI_REG(E1000_PCI_REG_ARRAY_ADDR((hw), (reg), (index)))
132 : :
133 : : #define E1000_WRITE_REG_ARRAY(hw, reg, index, value) \
134 : : E1000_PCI_REG_WRITE(E1000_PCI_REG_ARRAY_ADDR((hw), (reg), (index)), (value))
135 : :
136 : : #define E1000_READ_REG_ARRAY_DWORD E1000_READ_REG_ARRAY
137 : : #define E1000_WRITE_REG_ARRAY_DWORD E1000_WRITE_REG_ARRAY
138 : :
139 : : #define E1000_ACCESS_PANIC(x, hw, reg, value) \
140 : : rte_panic("%s:%u\t" RTE_STR(x) "(%p, 0x%x, 0x%x)", \
141 : : __FILE__, __LINE__, (hw), (reg), (unsigned int)(value))
142 : :
143 : : /*
144 : : * To be able to do IO write, we need to map IO BAR
145 : : * (bar 2/4 depending on device).
146 : : * Right now mapping multiple BARs is not supported by DPDK.
147 : : * Fortunatelly we need it only for legacy hw support.
148 : : */
149 : :
150 : : #define E1000_WRITE_REG_IO(hw, reg, value) \
151 : : E1000_WRITE_REG(hw, reg, value)
152 : :
153 : : /*
154 : : * Tested on I217/I218 chipset.
155 : : */
156 : :
157 : : #define E1000_READ_FLASH_REG(hw, reg) \
158 : : e1000_read_addr(E1000_PCI_REG_FLASH_ADDR((hw), (reg)))
159 : :
160 : : #define E1000_READ_FLASH_REG16(hw, reg) \
161 : : e1000_read_addr16(E1000_PCI_REG_FLASH_ADDR((hw), (reg)))
162 : :
163 : : #define E1000_WRITE_FLASH_REG(hw, reg, value) \
164 : : E1000_PCI_REG_WRITE(E1000_PCI_REG_FLASH_ADDR((hw), (reg)), (value))
165 : :
166 : : #define E1000_WRITE_FLASH_REG16(hw, reg, value) \
167 : : E1000_PCI_REG_WRITE16(E1000_PCI_REG_FLASH_ADDR((hw), (reg)), (value))
168 : :
169 : : #define STATIC static
170 : :
171 : : #ifndef ETH_ADDR_LEN
172 : : #define ETH_ADDR_LEN 6
173 : : #endif
174 : :
175 : : #endif /* _E1000_OSDEP_H_ */
|
