Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright (c) 2015-2020 Amazon.com, Inc. or its affiliates.
3 : : * All rights reserved.
4 : : */
5 : :
6 : : #include <rte_alarm.h>
7 : : #include <rte_string_fns.h>
8 : : #include <rte_errno.h>
9 : : #include <rte_version.h>
10 : : #include <rte_net.h>
11 : : #include <rte_kvargs.h>
12 : : #include <rte_eal_paging.h>
13 : :
14 : : #include "ena_ethdev.h"
15 : : #include "ena_logs.h"
16 : : #include "ena_platform.h"
17 : : #include "ena_com.h"
18 : : #include "ena_eth_com.h"
19 : :
20 : : #include <ena_common_defs.h>
21 : : #include <ena_regs_defs.h>
22 : : #include <ena_admin_defs.h>
23 : : #include <ena_eth_io_defs.h>
24 : :
25 : : #define DRV_MODULE_VER_MAJOR 2
26 : : #define DRV_MODULE_VER_MINOR 14
27 : : #define DRV_MODULE_VER_SUBMINOR 0
28 : :
29 : : #define __MERGE_64B_H_L(h, l) (((uint64_t)h << 32) | l)
30 : :
31 : : #define GET_L4_HDR_LEN(mbuf) \
32 : : ((rte_pktmbuf_mtod_offset(mbuf, struct rte_tcp_hdr *, \
33 : : mbuf->l3_len + mbuf->l2_len)->data_off) >> 4)
34 : :
35 : : /* return val clamped to the [min, max] range */
36 : : #define CLAMP_VAL(val, min, max) \
37 : : (RTE_MIN(RTE_MAX((val), (typeof(val))(min)), (typeof(val))(max)))
38 : :
39 : : #define ETH_GSTRING_LEN 32
40 : :
41 : : #define ARRAY_SIZE(x) RTE_DIM(x)
42 : :
43 : : #define ENA_MIN_RING_DESC 128
44 : :
45 : : #define USEC_PER_MSEC 1000UL
46 : :
47 : : #define BITS_PER_BYTE 8
48 : :
49 : : #define BITS_PER_TYPE(type) (sizeof(type) * BITS_PER_BYTE)
50 : :
51 : : #define DECIMAL_BASE 10
52 : :
53 : : #define MAX_WIDE_LLQ_DEPTH_UNSUPPORTED 0
54 : :
55 : : #define ENA_TS_OFFSET_UNSET -1
56 : :
57 : : /*
58 : : * We should try to keep ENA_CLEANUP_BUF_THRESH lower than
59 : : * RTE_MEMPOOL_CACHE_MAX_SIZE, so we can fit this in mempool local cache.
60 : : */
61 : : #define ENA_CLEANUP_BUF_THRESH 256
62 : :
63 : : struct ena_stats {
64 : : char name[ETH_GSTRING_LEN];
65 : : int stat_offset;
66 : : };
67 : :
68 : : #define ENA_STAT_ENTRY(stat, stat_type) { \
69 : : .name = #stat, \
70 : : .stat_offset = offsetof(struct ena_stats_##stat_type, stat) \
71 : : }
72 : :
73 : : #define ENA_STAT_RX_ENTRY(stat) \
74 : : ENA_STAT_ENTRY(stat, rx)
75 : :
76 : : #define ENA_STAT_TX_ENTRY(stat) \
77 : : ENA_STAT_ENTRY(stat, tx)
78 : :
79 : : #define ENA_STAT_METRICS_ENTRY(stat) \
80 : : ENA_STAT_ENTRY(stat, metrics)
81 : :
82 : : #define ENA_STAT_GLOBAL_ENTRY(stat) \
83 : : ENA_STAT_ENTRY(stat, dev)
84 : :
85 : : #define ENA_STAT_ENA_SRD_ENTRY(stat) \
86 : : ENA_STAT_ENTRY(stat, srd)
87 : :
88 : : /* Device arguments */
89 : :
90 : : /* llq_policy Controls whether to disable LLQ, use device recommended
91 : : * header policy or overriding the device recommendation.
92 : : * 0 - Disable LLQ. Use with extreme caution as it leads to a huge
93 : : * performance degradation on AWS instances built with Nitro v4 onwards.
94 : : * 1 - Accept device recommended LLQ policy (Default).
95 : : * Device can recommend normal or large LLQ policy.
96 : : * 2 - Enforce normal LLQ policy.
97 : : * 3 - Enforce large LLQ policy.
98 : : * Required for packets with header that exceed 96 bytes on
99 : : * AWS instances built with Nitro v2 and Nitro v1.
100 : : */
101 : : #define ENA_DEVARG_LLQ_POLICY "llq_policy"
102 : :
103 : : /* Timeout in seconds after which a single uncompleted Tx packet should be
104 : : * considered as a missing.
105 : : */
106 : : #define ENA_DEVARG_MISS_TXC_TO "miss_txc_to"
107 : :
108 : : /*
109 : : * Controls the period of time (in milliseconds) between two consecutive inspections of
110 : : * the control queues when the driver is in poll mode and not using interrupts.
111 : : * By default, this value is zero, indicating that the driver will not be in poll mode and will
112 : : * use interrupts. A non-zero value for this argument is mandatory when using uio_pci_generic
113 : : * driver.
114 : : */
115 : : #define ENA_DEVARG_CONTROL_PATH_POLL_INTERVAL "control_path_poll_interval"
116 : :
117 : : /*
118 : : * Toggles fragment bypass mode. Fragmented egress packets are rate limited by
119 : : * EC2 per ENI; this devarg bypasses the PPS limit but may impact performance.
120 : : * Disabled by default.
121 : : */
122 : : #define ENA_DEVARG_ENABLE_FRAG_BYPASS "enable_frag_bypass"
123 : :
124 : : /*
125 : : * Each rte_memzone should have unique name.
126 : : * To satisfy it, count number of allocation and add it to name.
127 : : */
128 : : rte_atomic64_t ena_alloc_cnt;
129 : :
130 : : static const struct ena_stats ena_stats_global_strings[] = {
131 : : ENA_STAT_GLOBAL_ENTRY(wd_expired),
132 : : ENA_STAT_GLOBAL_ENTRY(dev_start),
133 : : ENA_STAT_GLOBAL_ENTRY(dev_stop),
134 : : ENA_STAT_GLOBAL_ENTRY(tx_drops),
135 : : };
136 : :
137 : : /*
138 : : * The legacy metrics (also known as eni stats) consisted of 5 stats, while the reworked
139 : : * metrics (also known as customer metrics) support an additional stat.
140 : : */
141 : : static struct ena_stats ena_stats_metrics_strings[] = {
142 : : ENA_STAT_METRICS_ENTRY(bw_in_allowance_exceeded),
143 : : ENA_STAT_METRICS_ENTRY(bw_out_allowance_exceeded),
144 : : ENA_STAT_METRICS_ENTRY(pps_allowance_exceeded),
145 : : ENA_STAT_METRICS_ENTRY(conntrack_allowance_exceeded),
146 : : ENA_STAT_METRICS_ENTRY(linklocal_allowance_exceeded),
147 : : ENA_STAT_METRICS_ENTRY(conntrack_allowance_available),
148 : : };
149 : :
150 : : static const struct ena_stats ena_stats_srd_strings[] = {
151 : : ENA_STAT_ENA_SRD_ENTRY(ena_srd_mode),
152 : : ENA_STAT_ENA_SRD_ENTRY(ena_srd_tx_pkts),
153 : : ENA_STAT_ENA_SRD_ENTRY(ena_srd_eligible_tx_pkts),
154 : : ENA_STAT_ENA_SRD_ENTRY(ena_srd_rx_pkts),
155 : : ENA_STAT_ENA_SRD_ENTRY(ena_srd_resource_utilization),
156 : : };
157 : :
158 : : static const struct ena_stats ena_stats_tx_strings[] = {
159 : : ENA_STAT_TX_ENTRY(cnt),
160 : : ENA_STAT_TX_ENTRY(bytes),
161 : : ENA_STAT_TX_ENTRY(prepare_ctx_err),
162 : : ENA_STAT_TX_ENTRY(tx_poll),
163 : : ENA_STAT_TX_ENTRY(doorbells),
164 : : ENA_STAT_TX_ENTRY(bad_req_id),
165 : : ENA_STAT_TX_ENTRY(available_desc),
166 : : ENA_STAT_TX_ENTRY(missed_tx),
167 : : };
168 : :
169 : : static const struct ena_stats ena_stats_rx_strings[] = {
170 : : ENA_STAT_RX_ENTRY(cnt),
171 : : ENA_STAT_RX_ENTRY(bytes),
172 : : ENA_STAT_RX_ENTRY(refill_partial),
173 : : ENA_STAT_RX_ENTRY(l3_csum_bad),
174 : : ENA_STAT_RX_ENTRY(l4_csum_bad),
175 : : ENA_STAT_RX_ENTRY(l4_csum_good),
176 : : ENA_STAT_RX_ENTRY(mbuf_alloc_fail),
177 : : ENA_STAT_RX_ENTRY(bad_desc_num),
178 : : ENA_STAT_RX_ENTRY(bad_req_id),
179 : : ENA_STAT_RX_ENTRY(bad_desc),
180 : : ENA_STAT_RX_ENTRY(unknown_error),
181 : : };
182 : :
183 : : #define ENA_STATS_ARRAY_GLOBAL ARRAY_SIZE(ena_stats_global_strings)
184 : : #define ENA_STATS_ARRAY_METRICS ARRAY_SIZE(ena_stats_metrics_strings)
185 : : #define ENA_STATS_ARRAY_METRICS_LEGACY (ENA_STATS_ARRAY_METRICS - 1)
186 : : #define ENA_STATS_ARRAY_ENA_SRD ARRAY_SIZE(ena_stats_srd_strings)
187 : : #define ENA_STATS_ARRAY_TX ARRAY_SIZE(ena_stats_tx_strings)
188 : : #define ENA_STATS_ARRAY_RX ARRAY_SIZE(ena_stats_rx_strings)
189 : :
190 : : #define QUEUE_OFFLOADS (RTE_ETH_TX_OFFLOAD_TCP_CKSUM |\
191 : : RTE_ETH_TX_OFFLOAD_UDP_CKSUM |\
192 : : RTE_ETH_TX_OFFLOAD_IPV4_CKSUM |\
193 : : RTE_ETH_TX_OFFLOAD_TCP_TSO)
194 : : #define MBUF_OFFLOADS (RTE_MBUF_F_TX_L4_MASK |\
195 : : RTE_MBUF_F_TX_IP_CKSUM |\
196 : : RTE_MBUF_F_TX_TCP_SEG)
197 : :
198 : : /** Vendor ID used by Amazon devices */
199 : : #define PCI_VENDOR_ID_AMAZON 0x1D0F
200 : : /** Amazon devices */
201 : : #define PCI_DEVICE_ID_ENA_VF 0xEC20
202 : : #define PCI_DEVICE_ID_ENA_VF_RSERV0 0xEC21
203 : :
204 : : #define ENA_TX_OFFLOAD_MASK (RTE_MBUF_F_TX_L4_MASK | \
205 : : RTE_MBUF_F_TX_IPV6 | \
206 : : RTE_MBUF_F_TX_IPV4 | \
207 : : RTE_MBUF_F_TX_IP_CKSUM | \
208 : : RTE_MBUF_F_TX_TCP_SEG)
209 : :
210 : : #define ENA_TX_OFFLOAD_NOTSUP_MASK \
211 : : (RTE_MBUF_F_TX_OFFLOAD_MASK ^ ENA_TX_OFFLOAD_MASK)
212 : :
213 : : /** HW specific offloads capabilities. */
214 : : /* IPv4 checksum offload. */
215 : : #define ENA_L3_IPV4_CSUM 0x0001
216 : : /* TCP/UDP checksum offload for IPv4 packets. */
217 : : #define ENA_L4_IPV4_CSUM 0x0002
218 : : /* TCP/UDP checksum offload for IPv4 packets with pseudo header checksum. */
219 : : #define ENA_L4_IPV4_CSUM_PARTIAL 0x0004
220 : : /* TCP/UDP checksum offload for IPv6 packets. */
221 : : #define ENA_L4_IPV6_CSUM 0x0008
222 : : /* TCP/UDP checksum offload for IPv6 packets with pseudo header checksum. */
223 : : #define ENA_L4_IPV6_CSUM_PARTIAL 0x0010
224 : : /* TSO support for IPv4 packets. */
225 : : #define ENA_IPV4_TSO 0x0020
226 : :
227 : : /* Device supports setting RSS hash. */
228 : : #define ENA_RX_RSS_HASH 0x0040
229 : :
230 : : static const struct rte_pci_id pci_id_ena_map[] = {
231 : : { RTE_PCI_DEVICE(PCI_VENDOR_ID_AMAZON, PCI_DEVICE_ID_ENA_VF) },
232 : : { RTE_PCI_DEVICE(PCI_VENDOR_ID_AMAZON, PCI_DEVICE_ID_ENA_VF_RSERV0) },
233 : : { .device_id = 0 },
234 : : };
235 : :
236 : : static struct ena_aenq_handlers aenq_handlers;
237 : :
238 : : static int ena_device_init(struct ena_adapter *adapter,
239 : : struct rte_pci_device *pdev,
240 : : struct ena_com_dev_get_features_ctx *get_feat_ctx);
241 : : static int ena_dev_configure(struct rte_eth_dev *dev);
242 : : static void ena_tx_map_mbuf(struct ena_ring *tx_ring,
243 : : struct ena_tx_buffer *tx_info,
244 : : struct rte_mbuf *mbuf,
245 : : void **push_header,
246 : : uint16_t *header_len);
247 : : static int ena_xmit_mbuf(struct ena_ring *tx_ring, struct rte_mbuf *mbuf);
248 : : static int ena_tx_cleanup(void *txp, uint32_t free_pkt_cnt);
249 : : static uint16_t eth_ena_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
250 : : uint16_t nb_pkts);
251 : : static uint16_t eth_ena_prep_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
252 : : uint16_t nb_pkts);
253 : : static int ena_tx_queue_setup(struct rte_eth_dev *dev, uint16_t queue_idx,
254 : : uint16_t nb_desc, unsigned int socket_id,
255 : : const struct rte_eth_txconf *tx_conf);
256 : : static int ena_rx_queue_setup(struct rte_eth_dev *dev, uint16_t queue_idx,
257 : : uint16_t nb_desc, unsigned int socket_id,
258 : : const struct rte_eth_rxconf *rx_conf,
259 : : struct rte_mempool *mp);
260 : : static inline void ena_init_rx_mbuf(struct rte_mbuf *mbuf, uint16_t len);
261 : : static struct rte_mbuf *ena_rx_mbuf(struct ena_ring *rx_ring,
262 : : struct ena_com_rx_buf_info *ena_bufs,
263 : : uint32_t descs,
264 : : uint16_t *next_to_clean,
265 : : uint8_t offset);
266 : : static uint16_t eth_ena_recv_pkts(void *rx_queue,
267 : : struct rte_mbuf **rx_pkts, uint16_t nb_pkts);
268 : : static int ena_add_single_rx_desc(struct ena_com_io_sq *io_sq,
269 : : struct rte_mbuf *mbuf, uint16_t id);
270 : : static int ena_populate_rx_queue(struct ena_ring *rxq, unsigned int count);
271 : : static void ena_init_rings(struct ena_adapter *adapter,
272 : : bool disable_meta_caching);
273 : : static int ena_mtu_set(struct rte_eth_dev *dev, uint16_t mtu);
274 : : static int ena_start(struct rte_eth_dev *dev);
275 : : static int ena_stop(struct rte_eth_dev *dev);
276 : : static int ena_close(struct rte_eth_dev *dev);
277 : : static int ena_dev_reset(struct rte_eth_dev *dev);
278 : : static int ena_stats_get(struct rte_eth_dev *dev, struct rte_eth_stats *stats,
279 : : struct eth_queue_stats *qstats);
280 : : static void ena_rx_queue_release_all(struct rte_eth_dev *dev);
281 : : static void ena_tx_queue_release_all(struct rte_eth_dev *dev);
282 : : static void ena_rx_queue_release(struct rte_eth_dev *dev, uint16_t qid);
283 : : static void ena_tx_queue_release(struct rte_eth_dev *dev, uint16_t qid);
284 : : static void ena_rx_queue_release_bufs(struct ena_ring *ring);
285 : : static void ena_tx_queue_release_bufs(struct ena_ring *ring);
286 : : static int ena_link_update(struct rte_eth_dev *dev,
287 : : int wait_to_complete);
288 : : static int ena_create_io_queue(struct rte_eth_dev *dev, struct ena_ring *ring);
289 : : static void ena_queue_stop(struct ena_ring *ring);
290 : : static void ena_queue_stop_all(struct rte_eth_dev *dev,
291 : : enum ena_ring_type ring_type);
292 : : static int ena_queue_start(struct rte_eth_dev *dev, struct ena_ring *ring);
293 : : static int ena_queue_start_all(struct rte_eth_dev *dev,
294 : : enum ena_ring_type ring_type);
295 : : static void ena_stats_restart(struct rte_eth_dev *dev);
296 : : static uint64_t ena_get_rx_port_offloads(struct ena_adapter *adapter);
297 : : static uint64_t ena_get_tx_port_offloads(struct ena_adapter *adapter);
298 : : static uint64_t ena_get_rx_queue_offloads(struct ena_adapter *adapter);
299 : : static uint64_t ena_get_tx_queue_offloads(struct ena_adapter *adapter);
300 : : static int ena_infos_get(struct rte_eth_dev *dev,
301 : : struct rte_eth_dev_info *dev_info);
302 : : static void ena_control_path_handler(void *cb_arg);
303 : : static void ena_control_path_poll_handler(void *cb_arg);
304 : : static void ena_timer_wd_callback(struct rte_timer *timer, void *arg);
305 : : static int eth_ena_dev_init(struct rte_eth_dev *eth_dev);
306 : : static int eth_ena_dev_uninit(struct rte_eth_dev *eth_dev);
307 : : static int ena_xstats_get_names(struct rte_eth_dev *dev,
308 : : struct rte_eth_xstat_name *xstats_names,
309 : : unsigned int n);
310 : : static int ena_xstats_get_names_by_id(struct rte_eth_dev *dev,
311 : : const uint64_t *ids,
312 : : struct rte_eth_xstat_name *xstats_names,
313 : : unsigned int size);
314 : : static int ena_xstats_get(struct rte_eth_dev *dev,
315 : : struct rte_eth_xstat *stats,
316 : : unsigned int n);
317 : : static int ena_xstats_get_by_id(struct rte_eth_dev *dev,
318 : : const uint64_t *ids,
319 : : uint64_t *values,
320 : : unsigned int n);
321 : : static int ena_process_llq_policy_devarg(const char *key,
322 : : const char *value,
323 : : void *opaque);
324 : : static int ena_process_bool_devarg(const char *key,
325 : : const char *value,
326 : : void *opaque);
327 : : static int ena_parse_devargs(struct ena_adapter *adapter,
328 : : struct rte_devargs *devargs);
329 : : static void ena_copy_customer_metrics(struct ena_adapter *adapter,
330 : : uint64_t *buf,
331 : : size_t buf_size);
332 : : static void ena_copy_ena_srd_info(struct ena_adapter *adapter,
333 : : struct ena_stats_srd *srd_info);
334 : : static int ena_setup_rx_intr(struct rte_eth_dev *dev);
335 : : static int ena_rx_queue_intr_enable(struct rte_eth_dev *dev,
336 : : uint16_t queue_id);
337 : : static int ena_rx_queue_intr_disable(struct rte_eth_dev *dev,
338 : : uint16_t queue_id);
339 : : static int ena_configure_aenq(struct ena_adapter *adapter);
340 : : static int ena_mp_primary_handle(const struct rte_mp_msg *mp_msg,
341 : : const void *peer);
342 : : static bool ena_use_large_llq_hdr(struct ena_adapter *adapter, uint8_t recommended_entry_size);
343 : :
344 : : static const struct eth_dev_ops ena_dev_ops = {
345 : : .dev_configure = ena_dev_configure,
346 : : .dev_infos_get = ena_infos_get,
347 : : .rx_queue_setup = ena_rx_queue_setup,
348 : : .tx_queue_setup = ena_tx_queue_setup,
349 : : .dev_start = ena_start,
350 : : .dev_stop = ena_stop,
351 : : .link_update = ena_link_update,
352 : : .stats_get = ena_stats_get,
353 : : .xstats_get_names = ena_xstats_get_names,
354 : : .xstats_get_names_by_id = ena_xstats_get_names_by_id,
355 : : .xstats_get = ena_xstats_get,
356 : : .xstats_get_by_id = ena_xstats_get_by_id,
357 : : .mtu_set = ena_mtu_set,
358 : : .rx_queue_release = ena_rx_queue_release,
359 : : .tx_queue_release = ena_tx_queue_release,
360 : : .dev_close = ena_close,
361 : : .dev_reset = ena_dev_reset,
362 : : .reta_update = ena_rss_reta_update,
363 : : .reta_query = ena_rss_reta_query,
364 : : .rx_queue_intr_enable = ena_rx_queue_intr_enable,
365 : : .rx_queue_intr_disable = ena_rx_queue_intr_disable,
366 : : .rss_hash_update = ena_rss_hash_update,
367 : : .rss_hash_conf_get = ena_rss_hash_conf_get,
368 : : .tx_done_cleanup = ena_tx_cleanup,
369 : : };
370 : :
371 : : /*********************************************************************
372 : : * Multi-Process communication bits
373 : : *********************************************************************/
374 : : /* rte_mp IPC message name */
375 : : #define ENA_MP_NAME "net_ena_mp"
376 : : /* Request timeout in seconds */
377 : : #define ENA_MP_REQ_TMO 5
378 : :
379 : : /** Proxy request type */
380 : : enum ena_mp_req {
381 : : ENA_MP_DEV_STATS_GET,
382 : : ENA_MP_ENI_STATS_GET,
383 : : ENA_MP_MTU_SET,
384 : : ENA_MP_IND_TBL_GET,
385 : : ENA_MP_IND_TBL_SET,
386 : : ENA_MP_CUSTOMER_METRICS_GET,
387 : : ENA_MP_SRD_STATS_GET,
388 : : };
389 : :
390 : : /** Proxy message body. Shared between requests and responses. */
391 : : struct ena_mp_body {
392 : : /* Message type */
393 : : enum ena_mp_req type;
394 : : int port_id;
395 : : /* Processing result. Set in replies. 0 if message succeeded, negative
396 : : * error code otherwise.
397 : : */
398 : : int result;
399 : : union {
400 : : int mtu; /* For ENA_MP_MTU_SET */
401 : : } args;
402 : : };
403 : :
404 : : /**
405 : : * Initialize IPC message.
406 : : *
407 : : * @param[out] msg
408 : : * Pointer to the message to initialize.
409 : : * @param[in] type
410 : : * Message type.
411 : : * @param[in] port_id
412 : : * Port ID of target device.
413 : : *
414 : : */
415 : : static void
416 : 0 : mp_msg_init(struct rte_mp_msg *msg, enum ena_mp_req type, int port_id)
417 : : {
418 : : struct ena_mp_body *body = (struct ena_mp_body *)&msg->param;
419 : :
420 : : memset(msg, 0, sizeof(*msg));
421 : 0 : strlcpy(msg->name, ENA_MP_NAME, sizeof(msg->name));
422 : 0 : msg->len_param = sizeof(*body);
423 : 0 : body->type = type;
424 : 0 : body->port_id = port_id;
425 : 0 : }
426 : :
427 : : /*********************************************************************
428 : : * Multi-Process communication PMD API
429 : : *********************************************************************/
430 : : /**
431 : : * Define proxy request descriptor
432 : : *
433 : : * Used to define all structures and functions required for proxying a given
434 : : * function to the primary process including the code to perform to prepare the
435 : : * request and process the response.
436 : : *
437 : : * @param[in] f
438 : : * Name of the function to proxy
439 : : * @param[in] t
440 : : * Message type to use
441 : : * @param[in] prep
442 : : * Body of a function to prepare the request in form of a statement
443 : : * expression. It is passed all the original function arguments along with two
444 : : * extra ones:
445 : : * - struct ena_adapter *adapter - PMD data of the device calling the proxy.
446 : : * - struct ena_mp_body *req - body of a request to prepare.
447 : : * @param[in] proc
448 : : * Body of a function to process the response in form of a statement
449 : : * expression. It is passed all the original function arguments along with two
450 : : * extra ones:
451 : : * - struct ena_adapter *adapter - PMD data of the device calling the proxy.
452 : : * - struct ena_mp_body *rsp - body of a response to process.
453 : : * @param ...
454 : : * Proxied function's arguments
455 : : *
456 : : * @note Inside prep and proc any parameters which aren't used should be marked
457 : : * as such (with ENA_TOUCH or __rte_unused).
458 : : */
459 : : #define ENA_PROXY_DESC(f, t, prep, proc, ...) \
460 : : static const enum ena_mp_req mp_type_ ## f = t; \
461 : : static const char *mp_name_ ## f = #t; \
462 : : static void mp_prep_ ## f(struct ena_adapter *adapter, \
463 : : struct ena_mp_body *req, \
464 : : __VA_ARGS__) \
465 : : { \
466 : : prep; \
467 : : } \
468 : : static void mp_proc_ ## f(struct ena_adapter *adapter, \
469 : : struct ena_mp_body *rsp, \
470 : : __VA_ARGS__) \
471 : : { \
472 : : proc; \
473 : : }
474 : :
475 : : /**
476 : : * Proxy wrapper for calling primary functions in a secondary process.
477 : : *
478 : : * Depending on whether called in primary or secondary process, calls the
479 : : * @p func directly or proxies the call to the primary process via rte_mp IPC.
480 : : * This macro requires a proxy request descriptor to be defined for @p func
481 : : * using ENA_PROXY_DESC() macro.
482 : : *
483 : : * @param[in/out] a
484 : : * Device PMD data. Used for sending the message and sharing message results
485 : : * between primary and secondary.
486 : : * @param[in] f
487 : : * Function to proxy.
488 : : * @param ...
489 : : * Arguments of @p func.
490 : : *
491 : : * @return
492 : : * - 0: Processing succeeded and response handler was called.
493 : : * - -EPERM: IPC is unavailable on this platform. This means only primary
494 : : * process may call the proxied function.
495 : : * - -EIO: IPC returned error on request send. Inspect rte_errno detailed
496 : : * error code.
497 : : * - Negative error code from the proxied function.
498 : : *
499 : : * @note This mechanism is geared towards control-path tasks. Avoid calling it
500 : : * in fast-path unless unbound delays are allowed. This is due to the IPC
501 : : * mechanism itself (socket based).
502 : : * @note Due to IPC parameter size limitations the proxy logic shares call
503 : : * results through the struct ena_adapter shared memory. This makes the
504 : : * proxy mechanism strictly single-threaded. Therefore be sure to make all
505 : : * calls to the same proxied function under the same lock.
506 : : */
507 : : #define ENA_PROXY(a, f, ...) \
508 : : __extension__ ({ \
509 : : struct ena_adapter *_a = (a); \
510 : : struct timespec ts = { .tv_sec = ENA_MP_REQ_TMO }; \
511 : : struct ena_mp_body *req, *rsp; \
512 : : struct rte_mp_reply mp_rep; \
513 : : struct rte_mp_msg mp_req; \
514 : : int ret; \
515 : : \
516 : : if (rte_eal_process_type() == RTE_PROC_PRIMARY) { \
517 : : ret = f(__VA_ARGS__); \
518 : : } else { \
519 : : /* Prepare and send request */ \
520 : : req = (struct ena_mp_body *)&mp_req.param; \
521 : : mp_msg_init(&mp_req, mp_type_ ## f, _a->edev_data->port_id); \
522 : : mp_prep_ ## f(_a, req, ## __VA_ARGS__); \
523 : : \
524 : : ret = rte_mp_request_sync(&mp_req, &mp_rep, &ts); \
525 : : if (likely(!ret)) { \
526 : : RTE_ASSERT(mp_rep.nb_received == 1); \
527 : : rsp = (struct ena_mp_body *)&mp_rep.msgs[0].param; \
528 : : ret = rsp->result; \
529 : : if (ret == 0) { \
530 : : mp_proc_##f(_a, rsp, ## __VA_ARGS__); \
531 : : } else { \
532 : : PMD_DRV_LOG_LINE(ERR, \
533 : : "%s returned error: %d", \
534 : : mp_name_ ## f, rsp->result);\
535 : : } \
536 : : free(mp_rep.msgs); \
537 : : } else if (rte_errno == ENOTSUP) { \
538 : : PMD_DRV_LOG_LINE(ERR, \
539 : : "No IPC, can't proxy to primary");\
540 : : ret = -rte_errno; \
541 : : } else { \
542 : : PMD_DRV_LOG_LINE(ERR, "Request %s failed: %s", \
543 : : mp_name_ ## f, \
544 : : rte_strerror(rte_errno)); \
545 : : ret = -EIO; \
546 : : } \
547 : : } \
548 : : ret; \
549 : : })
550 : :
551 : : /*********************************************************************
552 : : * Multi-Process communication request descriptors
553 : : *********************************************************************/
554 : :
555 [ # # ]: 0 : ENA_PROXY_DESC(ena_com_get_dev_basic_stats, ENA_MP_DEV_STATS_GET,
556 : : __extension__ ({
557 : : ENA_TOUCH(adapter);
558 : : ENA_TOUCH(req);
559 : : ENA_TOUCH(ena_dev);
560 : : ENA_TOUCH(stats);
561 : : }),
562 : : __extension__ ({
563 : : ENA_TOUCH(rsp);
564 : : ENA_TOUCH(ena_dev);
565 : : if (stats != &adapter->basic_stats)
566 : : rte_memcpy(stats, &adapter->basic_stats, sizeof(*stats));
567 : : }),
568 : : struct ena_com_dev *ena_dev, struct ena_admin_basic_stats *stats);
569 : :
570 [ # # ]: 0 : ENA_PROXY_DESC(ena_com_get_eni_stats, ENA_MP_ENI_STATS_GET,
571 : : __extension__ ({
572 : : ENA_TOUCH(adapter);
573 : : ENA_TOUCH(req);
574 : : ENA_TOUCH(ena_dev);
575 : : ENA_TOUCH(stats);
576 : : }),
577 : : __extension__ ({
578 : : ENA_TOUCH(rsp);
579 : : ENA_TOUCH(ena_dev);
580 : : if (stats != (struct ena_admin_eni_stats *)adapter->metrics_stats)
581 : : rte_memcpy(stats, adapter->metrics_stats, sizeof(*stats));
582 : : }),
583 : : struct ena_com_dev *ena_dev, struct ena_admin_eni_stats *stats);
584 : :
585 : 0 : ENA_PROXY_DESC(ena_com_set_dev_mtu, ENA_MP_MTU_SET,
586 : : __extension__ ({
587 : : ENA_TOUCH(adapter);
588 : : ENA_TOUCH(ena_dev);
589 : : req->args.mtu = mtu;
590 : : }),
591 : : __extension__ ({
592 : : ENA_TOUCH(adapter);
593 : : ENA_TOUCH(rsp);
594 : : ENA_TOUCH(ena_dev);
595 : : ENA_TOUCH(mtu);
596 : : }),
597 : : struct ena_com_dev *ena_dev, int mtu);
598 : :
599 : : ENA_PROXY_DESC(ena_com_indirect_table_set, ENA_MP_IND_TBL_SET,
600 : : __extension__ ({
601 : : ENA_TOUCH(adapter);
602 : : ENA_TOUCH(req);
603 : : ENA_TOUCH(ena_dev);
604 : : }),
605 : : __extension__ ({
606 : : ENA_TOUCH(adapter);
607 : : ENA_TOUCH(rsp);
608 : : ENA_TOUCH(ena_dev);
609 : : }),
610 : : struct ena_com_dev *ena_dev);
611 : :
612 [ # # # # ]: 0 : ENA_PROXY_DESC(ena_com_indirect_table_get, ENA_MP_IND_TBL_GET,
613 : : __extension__ ({
614 : : ENA_TOUCH(adapter);
615 : : ENA_TOUCH(req);
616 : : ENA_TOUCH(ena_dev);
617 : : ENA_TOUCH(ind_tbl);
618 : : }),
619 : : __extension__ ({
620 : : ENA_TOUCH(rsp);
621 : : ENA_TOUCH(ena_dev);
622 : : if (ind_tbl != adapter->indirect_table)
623 : : rte_memcpy(ind_tbl, adapter->indirect_table,
624 : : sizeof(u32) * adapter->indirect_table_size);
625 : : }),
626 : : struct ena_com_dev *ena_dev, u32 *ind_tbl);
627 : :
628 [ # # ]: 0 : ENA_PROXY_DESC(ena_com_get_customer_metrics, ENA_MP_CUSTOMER_METRICS_GET,
629 : : __extension__ ({
630 : : ENA_TOUCH(adapter);
631 : : ENA_TOUCH(req);
632 : : ENA_TOUCH(ena_dev);
633 : : ENA_TOUCH(buf);
634 : : ENA_TOUCH(buf_size);
635 : : }),
636 : : __extension__ ({
637 : : ENA_TOUCH(rsp);
638 : : ENA_TOUCH(ena_dev);
639 : : if (buf != (char *)adapter->metrics_stats)
640 : : rte_memcpy(buf, adapter->metrics_stats, buf_size);
641 : : }),
642 : : struct ena_com_dev *ena_dev, char *buf, size_t buf_size);
643 : :
644 [ # # ]: 0 : ENA_PROXY_DESC(ena_com_get_ena_srd_info, ENA_MP_SRD_STATS_GET,
645 : : __extension__ ({
646 : : ENA_TOUCH(adapter);
647 : : ENA_TOUCH(req);
648 : : ENA_TOUCH(ena_dev);
649 : : ENA_TOUCH(info);
650 : : }),
651 : : __extension__ ({
652 : : ENA_TOUCH(rsp);
653 : : ENA_TOUCH(ena_dev);
654 : : if ((struct ena_stats_srd *)info != &adapter->srd_stats)
655 : : rte_memcpy((struct ena_stats_srd *)info,
656 : : &adapter->srd_stats,
657 : : sizeof(struct ena_stats_srd));
658 : : }),
659 : : struct ena_com_dev *ena_dev, struct ena_admin_ena_srd_info *info);
660 : :
661 : : static inline void ena_trigger_reset(struct ena_adapter *adapter,
662 : : enum ena_regs_reset_reason_types reason)
663 : : {
664 [ # # # # : 0 : if (likely(!adapter->trigger_reset)) {
# # ]
665 : 0 : adapter->reset_reason = reason;
666 : 0 : adapter->trigger_reset = true;
667 : : }
668 : : }
669 : :
670 : 0 : static inline void ena_rx_mbuf_prepare(struct ena_ring *rx_ring,
671 : : struct rte_mbuf *mbuf,
672 : : struct ena_com_rx_ctx *ena_rx_ctx)
673 : : {
674 : : struct ena_stats_rx *rx_stats = &rx_ring->rx_stats;
675 : : uint64_t ol_flags = 0;
676 : : uint32_t packet_type = 0;
677 : :
678 [ # # # ]: 0 : switch (ena_rx_ctx->l3_proto) {
679 : 0 : case ENA_ETH_IO_L3_PROTO_IPV4:
680 : : packet_type |= RTE_PTYPE_L3_IPV4;
681 [ # # ]: 0 : if (unlikely(ena_rx_ctx->l3_csum_err)) {
682 : 0 : ++rx_stats->l3_csum_bad;
683 : : ol_flags |= RTE_MBUF_F_RX_IP_CKSUM_BAD;
684 : : } else {
685 : : ol_flags |= RTE_MBUF_F_RX_IP_CKSUM_GOOD;
686 : : }
687 : : break;
688 : 0 : case ENA_ETH_IO_L3_PROTO_IPV6:
689 : : packet_type |= RTE_PTYPE_L3_IPV6;
690 : 0 : break;
691 : : default:
692 : : break;
693 : : }
694 : :
695 [ # # # ]: 0 : switch (ena_rx_ctx->l4_proto) {
696 : 0 : case ENA_ETH_IO_L4_PROTO_TCP:
697 : 0 : packet_type |= RTE_PTYPE_L4_TCP;
698 : 0 : break;
699 : 0 : case ENA_ETH_IO_L4_PROTO_UDP:
700 : 0 : packet_type |= RTE_PTYPE_L4_UDP;
701 : 0 : break;
702 : : default:
703 : : break;
704 : : }
705 : :
706 : : /* L4 csum is relevant only for TCP/UDP packets */
707 [ # # # # ]: 0 : if ((packet_type & (RTE_PTYPE_L4_TCP | RTE_PTYPE_L4_UDP)) && !ena_rx_ctx->frag) {
708 [ # # ]: 0 : if (ena_rx_ctx->l4_csum_checked) {
709 [ # # ]: 0 : if (likely(!ena_rx_ctx->l4_csum_err)) {
710 : 0 : ++rx_stats->l4_csum_good;
711 : 0 : ol_flags |= RTE_MBUF_F_RX_L4_CKSUM_GOOD;
712 : : } else {
713 : 0 : ++rx_stats->l4_csum_bad;
714 : 0 : ol_flags |= RTE_MBUF_F_RX_L4_CKSUM_BAD;
715 : : }
716 : : } else {
717 : : ol_flags |= RTE_MBUF_F_RX_L4_CKSUM_UNKNOWN;
718 : : }
719 : :
720 [ # # ]: 0 : if (rx_ring->offloads & RTE_ETH_RX_OFFLOAD_RSS_HASH) {
721 : 0 : ol_flags |= RTE_MBUF_F_RX_RSS_HASH;
722 : 0 : mbuf->hash.rss = ena_rx_ctx->hash;
723 : : }
724 : : } else {
725 : : ol_flags |= RTE_MBUF_F_RX_L4_CKSUM_UNKNOWN;
726 : : }
727 : :
728 [ # # ]: 0 : if (rx_ring->ts_mbuf.offset != ENA_TS_OFFSET_UNSET) {
729 : 0 : *RTE_MBUF_DYNFIELD(mbuf,
730 : : rx_ring->ts_mbuf.offset,
731 : 0 : rte_mbuf_timestamp_t *) = ena_rx_ctx->timestamp;
732 : 0 : ol_flags |= rx_ring->ts_mbuf.rx_flag;
733 : : }
734 : :
735 : 0 : mbuf->ol_flags = ol_flags;
736 : 0 : mbuf->packet_type = packet_type;
737 : 0 : }
738 : :
739 : 0 : static inline void ena_tx_mbuf_prepare(struct rte_mbuf *mbuf,
740 : : struct ena_com_tx_ctx *ena_tx_ctx,
741 : : uint64_t queue_offloads,
742 : : bool disable_meta_caching)
743 : : {
744 : 0 : struct ena_com_tx_meta *ena_meta = &ena_tx_ctx->ena_meta;
745 : :
746 [ # # ]: 0 : if ((mbuf->ol_flags & MBUF_OFFLOADS) &&
747 [ # # ]: 0 : (queue_offloads & QUEUE_OFFLOADS)) {
748 : : /* check if TSO is required */
749 [ # # ]: 0 : if ((mbuf->ol_flags & RTE_MBUF_F_TX_TCP_SEG) &&
750 [ # # ]: 0 : (queue_offloads & RTE_ETH_TX_OFFLOAD_TCP_TSO)) {
751 : 0 : ena_tx_ctx->tso_enable = true;
752 : :
753 : 0 : ena_meta->l4_hdr_len = GET_L4_HDR_LEN(mbuf);
754 : : }
755 : :
756 : : /* check if L3 checksum is needed */
757 [ # # ]: 0 : if ((mbuf->ol_flags & RTE_MBUF_F_TX_IP_CKSUM) &&
758 [ # # ]: 0 : (queue_offloads & RTE_ETH_TX_OFFLOAD_IPV4_CKSUM))
759 : 0 : ena_tx_ctx->l3_csum_enable = true;
760 : :
761 [ # # ]: 0 : if (mbuf->ol_flags & RTE_MBUF_F_TX_IPV6) {
762 : 0 : ena_tx_ctx->l3_proto = ENA_ETH_IO_L3_PROTO_IPV6;
763 : : /* For the IPv6 packets, DF always needs to be true. */
764 : 0 : ena_tx_ctx->df = 1;
765 : : } else {
766 : 0 : ena_tx_ctx->l3_proto = ENA_ETH_IO_L3_PROTO_IPV4;
767 : :
768 : : /* set don't fragment (DF) flag */
769 [ # # ]: 0 : if (mbuf->packet_type &
770 : : (RTE_PTYPE_L4_NONFRAG
771 : : | RTE_PTYPE_INNER_L4_NONFRAG))
772 : 0 : ena_tx_ctx->df = 1;
773 : : }
774 : :
775 : : /* check if L4 checksum is needed */
776 [ # # ]: 0 : if (((mbuf->ol_flags & RTE_MBUF_F_TX_L4_MASK) == RTE_MBUF_F_TX_TCP_CKSUM) &&
777 [ # # ]: 0 : (queue_offloads & RTE_ETH_TX_OFFLOAD_TCP_CKSUM)) {
778 : 0 : ena_tx_ctx->l4_proto = ENA_ETH_IO_L4_PROTO_TCP;
779 : 0 : ena_tx_ctx->l4_csum_enable = true;
780 [ # # ]: 0 : } else if (((mbuf->ol_flags & RTE_MBUF_F_TX_L4_MASK) ==
781 : 0 : RTE_MBUF_F_TX_UDP_CKSUM) &&
782 [ # # ]: 0 : (queue_offloads & RTE_ETH_TX_OFFLOAD_UDP_CKSUM)) {
783 : 0 : ena_tx_ctx->l4_proto = ENA_ETH_IO_L4_PROTO_UDP;
784 : 0 : ena_tx_ctx->l4_csum_enable = true;
785 : : } else {
786 : 0 : ena_tx_ctx->l4_proto = ENA_ETH_IO_L4_PROTO_UNKNOWN;
787 : 0 : ena_tx_ctx->l4_csum_enable = false;
788 : : }
789 : :
790 : 0 : ena_meta->mss = mbuf->tso_segsz;
791 : 0 : ena_meta->l3_hdr_len = mbuf->l3_len;
792 : 0 : ena_meta->l3_hdr_offset = mbuf->l2_len;
793 : :
794 : 0 : ena_tx_ctx->meta_valid = true;
795 [ # # ]: 0 : } else if (disable_meta_caching) {
796 : : memset(ena_meta, 0, sizeof(*ena_meta));
797 : 0 : ena_tx_ctx->meta_valid = true;
798 : : } else {
799 : 0 : ena_tx_ctx->meta_valid = false;
800 : : }
801 : 0 : }
802 : :
803 : : static int validate_tx_req_id(struct ena_ring *tx_ring, u16 req_id)
804 : : {
805 : : struct ena_tx_buffer *tx_info = NULL;
806 : :
807 : 0 : if (likely(req_id < tx_ring->ring_size)) {
808 : 0 : tx_info = &tx_ring->tx_buffer_info[req_id];
809 [ # # ]: 0 : if (likely(tx_info->mbuf))
810 : : return 0;
811 : : }
812 : :
813 : : if (tx_info)
814 : : PMD_TX_LOG_LINE(ERR, "tx_info doesn't have valid mbuf. queue %d:%d req_id %u",
815 : : tx_ring->port_id, tx_ring->id, req_id);
816 : : else
817 : : PMD_TX_LOG_LINE(ERR, "Invalid req_id: %hu in queue %d:%d",
818 : : req_id, tx_ring->port_id, tx_ring->id);
819 : :
820 : : /* Trigger device reset */
821 : 0 : ++tx_ring->tx_stats.bad_req_id;
822 [ # # ]: 0 : ena_trigger_reset(tx_ring->adapter, ENA_REGS_RESET_INV_TX_REQ_ID);
823 : : return -EFAULT;
824 : : }
825 : :
826 : 0 : static void ena_config_host_info(struct ena_com_dev *ena_dev)
827 : : {
828 : : struct ena_admin_host_info *host_info;
829 : : int rc;
830 : :
831 : : /* Allocate only the host info */
832 : 0 : rc = ena_com_allocate_host_info(ena_dev);
833 [ # # ]: 0 : if (rc) {
834 : 0 : PMD_DRV_LOG_LINE(ERR, "Cannot allocate host info");
835 : 0 : return;
836 : : }
837 : :
838 : 0 : host_info = ena_dev->host_attr.host_info;
839 : :
840 : 0 : host_info->os_type = ENA_ADMIN_OS_DPDK;
841 : 0 : host_info->kernel_ver = RTE_VERSION;
842 : 0 : strlcpy((char *)host_info->kernel_ver_str, rte_version(),
843 : : sizeof(host_info->kernel_ver_str));
844 : 0 : host_info->os_dist = RTE_VERSION;
845 : 0 : strlcpy((char *)host_info->os_dist_str, rte_version(),
846 : : sizeof(host_info->os_dist_str));
847 : 0 : host_info->driver_version =
848 : : (DRV_MODULE_VER_MAJOR) |
849 : : (DRV_MODULE_VER_MINOR << ENA_ADMIN_HOST_INFO_MINOR_SHIFT) |
850 : : (DRV_MODULE_VER_SUBMINOR <<
851 : : ENA_ADMIN_HOST_INFO_SUB_MINOR_SHIFT);
852 : 0 : host_info->num_cpus = rte_lcore_count();
853 : :
854 : 0 : host_info->driver_supported_features =
855 : : ENA_ADMIN_HOST_INFO_RX_OFFSET_MASK |
856 : : ENA_ADMIN_HOST_INFO_RSS_CONFIGURABLE_FUNCTION_KEY_MASK;
857 : :
858 : 0 : rc = ena_com_set_host_attributes(ena_dev);
859 [ # # ]: 0 : if (rc) {
860 [ # # ]: 0 : if (rc == ENA_COM_UNSUPPORTED)
861 : 0 : PMD_DRV_LOG_LINE(WARNING, "Cannot set host attributes");
862 : : else
863 : 0 : PMD_DRV_LOG_LINE(ERR, "Cannot set host attributes");
864 : :
865 : 0 : goto err;
866 : : }
867 : :
868 : : return;
869 : :
870 : : err:
871 : 0 : ena_com_delete_host_info(ena_dev);
872 : : }
873 : :
874 : : /* This function calculates the number of xstats based on the current config */
875 : : static unsigned int ena_xstats_calc_num(struct rte_eth_dev_data *data)
876 : : {
877 : 0 : struct ena_adapter *adapter = data->dev_private;
878 : :
879 : : return ENA_STATS_ARRAY_GLOBAL +
880 : 0 : adapter->metrics_num +
881 : : ENA_STATS_ARRAY_ENA_SRD +
882 : 0 : (data->nb_tx_queues * ENA_STATS_ARRAY_TX) +
883 : 0 : (data->nb_rx_queues * ENA_STATS_ARRAY_RX);
884 : : }
885 : :
886 : 0 : static void ena_config_debug_area(struct ena_adapter *adapter)
887 : : {
888 : : u32 debug_area_size;
889 : : int rc, ss_count;
890 : :
891 : 0 : ss_count = ena_xstats_calc_num(adapter->edev_data);
892 : :
893 : : /* allocate 32 bytes for each string and 64bit for the value */
894 : 0 : debug_area_size = ss_count * ETH_GSTRING_LEN + sizeof(u64) * ss_count;
895 : :
896 : 0 : rc = ena_com_allocate_debug_area(&adapter->ena_dev, debug_area_size);
897 [ # # ]: 0 : if (rc) {
898 : 0 : PMD_DRV_LOG_LINE(ERR, "Cannot allocate debug area");
899 : 0 : return;
900 : : }
901 : :
902 : 0 : rc = ena_com_set_host_attributes(&adapter->ena_dev);
903 [ # # ]: 0 : if (rc) {
904 [ # # ]: 0 : if (rc == ENA_COM_UNSUPPORTED)
905 : 0 : PMD_DRV_LOG_LINE(WARNING, "Cannot set host attributes");
906 : : else
907 : 0 : PMD_DRV_LOG_LINE(ERR, "Cannot set host attributes");
908 : :
909 : 0 : goto err;
910 : : }
911 : :
912 : : return;
913 : : err:
914 : 0 : ena_com_delete_debug_area(&adapter->ena_dev);
915 : : }
916 : :
917 : : static inline void ena_indirect_table_release(struct ena_adapter *adapter)
918 : : {
919 [ # # ]: 0 : if (likely(adapter->indirect_table)) {
920 : 0 : rte_free(adapter->indirect_table);
921 : 0 : adapter->indirect_table = NULL;
922 : : }
923 : : }
924 : :
925 : 0 : static int ena_close(struct rte_eth_dev *dev)
926 : : {
927 : 0 : struct rte_pci_device *pci_dev = RTE_CLASS_TO_BUS_DEVICE(dev, *pci_dev);
928 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
929 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
930 : 0 : struct ena_com_dev *ena_dev = &adapter->ena_dev;
931 : : int ret = 0;
932 : : int rc;
933 : :
934 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY)
935 : : return 0;
936 : :
937 [ # # ]: 0 : if (adapter->state == ENA_ADAPTER_STATE_CLOSED)
938 : : return 0;
939 : :
940 [ # # ]: 0 : if (adapter->state == ENA_ADAPTER_STATE_RUNNING)
941 : 0 : ret = ena_stop(dev);
942 : 0 : adapter->state = ENA_ADAPTER_STATE_CLOSED;
943 : :
944 [ # # ]: 0 : if (!adapter->control_path_poll_interval) {
945 : 0 : rte_intr_disable(intr_handle);
946 : 0 : rc = rte_intr_callback_unregister_sync(intr_handle, ena_control_path_handler, dev);
947 [ # # ]: 0 : if (unlikely(rc < 0))
948 : 0 : PMD_INIT_LOG_LINE(ERR, "Failed to unregister interrupt handler (%d)", rc);
949 : : } else {
950 : 0 : rte_eal_alarm_cancel(ena_control_path_poll_handler, dev);
951 : : }
952 : :
953 : : ena_rx_queue_release_all(dev);
954 : : ena_tx_queue_release_all(dev);
955 : :
956 : : ena_indirect_table_release(adapter);
957 : 0 : rte_free(adapter->drv_stats);
958 : 0 : adapter->drv_stats = NULL;
959 : 0 : ena_com_set_admin_running_state(ena_dev, false);
960 : 0 : ena_com_rss_destroy(ena_dev);
961 : 0 : ena_com_delete_debug_area(ena_dev);
962 : 0 : ena_com_delete_host_info(ena_dev);
963 : 0 : ena_com_abort_admin_commands(ena_dev);
964 : 0 : ena_com_wait_for_abort_completion(ena_dev);
965 : 0 : ena_com_admin_destroy(ena_dev);
966 : 0 : ena_com_mmio_reg_read_request_destroy(ena_dev);
967 : 0 : ena_com_delete_customer_metrics_buffer(ena_dev);
968 : :
969 : : /*
970 : : * MAC is not allocated dynamically. Setting NULL should prevent from
971 : : * release of the resource in the rte_eth_dev_release_port().
972 : : */
973 : 0 : dev->data->mac_addrs = NULL;
974 : :
975 : 0 : return ret;
976 : : }
977 : :
978 : : static int
979 : 0 : ena_dev_reset(struct rte_eth_dev *dev)
980 : : {
981 : : int rc = 0;
982 : :
983 : : /* Cannot release memory in secondary process */
984 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY) {
985 : 0 : PMD_DRV_LOG_LINE(WARNING, "dev_reset not supported in secondary.");
986 : 0 : return -EPERM;
987 : : }
988 : :
989 : : rc = eth_ena_dev_uninit(dev);
990 : : if (rc) {
991 : : PMD_INIT_LOG_LINE(CRIT, "Failed to un-initialize device");
992 : : return rc;
993 : : }
994 : :
995 : 0 : rc = eth_ena_dev_init(dev);
996 [ # # ]: 0 : if (rc)
997 : 0 : PMD_INIT_LOG_LINE(CRIT, "Cannot initialize device");
998 : :
999 : : return rc;
1000 : : }
1001 : :
1002 : : static void ena_rx_queue_release_all(struct rte_eth_dev *dev)
1003 : : {
1004 : 0 : int nb_queues = dev->data->nb_rx_queues;
1005 : : int i;
1006 : :
1007 [ # # ]: 0 : for (i = 0; i < nb_queues; i++)
1008 : 0 : ena_rx_queue_release(dev, i);
1009 : : }
1010 : :
1011 : : static void ena_tx_queue_release_all(struct rte_eth_dev *dev)
1012 : : {
1013 : 0 : int nb_queues = dev->data->nb_tx_queues;
1014 : : int i;
1015 : :
1016 [ # # ]: 0 : for (i = 0; i < nb_queues; i++)
1017 : 0 : ena_tx_queue_release(dev, i);
1018 : : }
1019 : :
1020 : 0 : static void ena_rx_queue_release(struct rte_eth_dev *dev, uint16_t qid)
1021 : : {
1022 : 0 : struct ena_ring *ring = dev->data->rx_queues[qid];
1023 : :
1024 [ # # ]: 0 : if (!ring)
1025 : : return;
1026 : :
1027 : : /* Free ring resources */
1028 : 0 : rte_free(ring->rx_buffer_info);
1029 : 0 : ring->rx_buffer_info = NULL;
1030 : :
1031 : 0 : rte_free(ring->rx_refill_buffer);
1032 : 0 : ring->rx_refill_buffer = NULL;
1033 : :
1034 : 0 : rte_free(ring->empty_rx_reqs);
1035 : 0 : ring->empty_rx_reqs = NULL;
1036 : :
1037 : 0 : ring->configured = 0;
1038 : :
1039 : 0 : PMD_DRV_LOG_LINE(NOTICE, "Rx queue %d:%d released",
1040 : : ring->port_id, ring->id);
1041 : : }
1042 : :
1043 : 0 : static void ena_tx_queue_release(struct rte_eth_dev *dev, uint16_t qid)
1044 : : {
1045 : 0 : struct ena_ring *ring = dev->data->tx_queues[qid];
1046 : :
1047 [ # # ]: 0 : if (!ring)
1048 : : return;
1049 : :
1050 : : /* Free ring resources */
1051 : 0 : rte_free(ring->push_buf_intermediate_buf);
1052 : :
1053 : 0 : rte_free(ring->tx_buffer_info);
1054 : :
1055 : 0 : rte_free(ring->empty_tx_reqs);
1056 : :
1057 : 0 : ring->empty_tx_reqs = NULL;
1058 : 0 : ring->tx_buffer_info = NULL;
1059 : 0 : ring->push_buf_intermediate_buf = NULL;
1060 : :
1061 : 0 : ring->configured = 0;
1062 : :
1063 : 0 : PMD_DRV_LOG_LINE(NOTICE, "Tx queue %d:%d released",
1064 : : ring->port_id, ring->id);
1065 : : }
1066 : :
1067 : 0 : static void ena_rx_queue_release_bufs(struct ena_ring *ring)
1068 : : {
1069 : : unsigned int i;
1070 : :
1071 [ # # ]: 0 : for (i = 0; i < ring->ring_size; ++i) {
1072 : 0 : struct ena_rx_buffer *rx_info = &ring->rx_buffer_info[i];
1073 [ # # ]: 0 : if (rx_info->mbuf) {
1074 : : rte_mbuf_raw_free(rx_info->mbuf);
1075 : 0 : rx_info->mbuf = NULL;
1076 : : }
1077 : : }
1078 : 0 : }
1079 : :
1080 : 0 : static void ena_tx_queue_release_bufs(struct ena_ring *ring)
1081 : : {
1082 : : unsigned int i;
1083 : :
1084 [ # # ]: 0 : for (i = 0; i < ring->ring_size; ++i) {
1085 : 0 : struct ena_tx_buffer *tx_buf = &ring->tx_buffer_info[i];
1086 : :
1087 [ # # ]: 0 : if (tx_buf->mbuf) {
1088 : 0 : rte_pktmbuf_free(tx_buf->mbuf);
1089 : 0 : tx_buf->mbuf = NULL;
1090 : : }
1091 : : }
1092 : 0 : }
1093 : :
1094 : 0 : static int ena_link_update(struct rte_eth_dev *dev,
1095 : : __rte_unused int wait_to_complete)
1096 : : {
1097 : 0 : struct rte_eth_link *link = &dev->data->dev_link;
1098 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
1099 : :
1100 : 0 : link->link_status = adapter->link_status ? RTE_ETH_LINK_UP : RTE_ETH_LINK_DOWN;
1101 : 0 : link->link_speed = RTE_ETH_SPEED_NUM_NONE;
1102 : 0 : link->link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
1103 : :
1104 : 0 : return 0;
1105 : : }
1106 : :
1107 : 0 : static int ena_queue_start_all(struct rte_eth_dev *dev,
1108 : : enum ena_ring_type ring_type)
1109 : : {
1110 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
1111 : : struct ena_ring *queues = NULL;
1112 : : int nb_queues;
1113 : : int i = 0;
1114 : : int rc = 0;
1115 : :
1116 [ # # ]: 0 : if (ring_type == ENA_RING_TYPE_RX) {
1117 : 0 : queues = adapter->rx_ring;
1118 : 0 : nb_queues = dev->data->nb_rx_queues;
1119 : : } else {
1120 : 0 : queues = adapter->tx_ring;
1121 : 0 : nb_queues = dev->data->nb_tx_queues;
1122 : : }
1123 [ # # ]: 0 : for (i = 0; i < nb_queues; i++) {
1124 [ # # ]: 0 : if (queues[i].configured) {
1125 [ # # ]: 0 : if (ring_type == ENA_RING_TYPE_RX) {
1126 [ # # ]: 0 : ena_assert_msg(
1127 : : dev->data->rx_queues[i] == &queues[i],
1128 : : "Inconsistent state of Rx queues\n");
1129 : : } else {
1130 [ # # ]: 0 : ena_assert_msg(
1131 : : dev->data->tx_queues[i] == &queues[i],
1132 : : "Inconsistent state of Tx queues\n");
1133 : : }
1134 : :
1135 : 0 : rc = ena_queue_start(dev, &queues[i]);
1136 : :
1137 [ # # ]: 0 : if (rc) {
1138 : 0 : PMD_INIT_LOG_LINE(ERR,
1139 : : "Failed to start queue[%d] of type(%d)",
1140 : : i, ring_type);
1141 : 0 : goto err;
1142 : : }
1143 : : }
1144 : : }
1145 : :
1146 : : return 0;
1147 : :
1148 : : err:
1149 [ # # ]: 0 : while (i--)
1150 [ # # ]: 0 : if (queues[i].configured)
1151 : 0 : ena_queue_stop(&queues[i]);
1152 : :
1153 : : return rc;
1154 : : }
1155 : :
1156 : : static int
1157 : 0 : ena_calc_io_queue_size(struct ena_calc_queue_size_ctx *ctx,
1158 : : bool use_large_llq_hdr)
1159 : : {
1160 : 0 : struct ena_admin_feature_llq_desc *dev = &ctx->get_feat_ctx->llq;
1161 : 0 : struct ena_com_dev *ena_dev = ctx->ena_dev;
1162 : : uint32_t max_tx_queue_size;
1163 : : uint32_t max_rx_queue_size;
1164 : :
1165 [ # # ]: 0 : if (ena_dev->supported_features & BIT(ENA_ADMIN_MAX_QUEUES_EXT)) {
1166 : : struct ena_admin_queue_ext_feature_fields *max_queue_ext =
1167 : : &ctx->get_feat_ctx->max_queue_ext.max_queue_ext;
1168 : 0 : max_rx_queue_size = RTE_MIN(max_queue_ext->max_rx_cq_depth,
1169 : : max_queue_ext->max_rx_sq_depth);
1170 : 0 : max_tx_queue_size = max_queue_ext->max_tx_cq_depth;
1171 : :
1172 [ # # ]: 0 : if (ena_dev->tx_mem_queue_type ==
1173 : : ENA_ADMIN_PLACEMENT_POLICY_DEV) {
1174 : 0 : max_tx_queue_size = RTE_MIN(max_tx_queue_size,
1175 : : dev->max_llq_depth);
1176 : : } else {
1177 : 0 : max_tx_queue_size = RTE_MIN(max_tx_queue_size,
1178 : : max_queue_ext->max_tx_sq_depth);
1179 : : }
1180 : :
1181 : 0 : ctx->max_rx_sgl_size = RTE_MIN(ENA_PKT_MAX_BUFS,
1182 : : max_queue_ext->max_per_packet_rx_descs);
1183 : 0 : ctx->max_tx_sgl_size = RTE_MIN(ENA_PKT_MAX_BUFS,
1184 : : max_queue_ext->max_per_packet_tx_descs);
1185 : : } else {
1186 : : struct ena_admin_queue_feature_desc *max_queues =
1187 : : &ctx->get_feat_ctx->max_queues;
1188 : 0 : max_rx_queue_size = RTE_MIN(max_queues->max_cq_depth,
1189 : : max_queues->max_sq_depth);
1190 : : max_tx_queue_size = max_queues->max_cq_depth;
1191 : :
1192 [ # # ]: 0 : if (ena_dev->tx_mem_queue_type ==
1193 : : ENA_ADMIN_PLACEMENT_POLICY_DEV) {
1194 : 0 : max_tx_queue_size = RTE_MIN(max_tx_queue_size,
1195 : : dev->max_llq_depth);
1196 : : } else {
1197 : : max_tx_queue_size = RTE_MIN(max_tx_queue_size,
1198 : : max_queues->max_sq_depth);
1199 : : }
1200 : :
1201 : 0 : ctx->max_rx_sgl_size = RTE_MIN(ENA_PKT_MAX_BUFS,
1202 : : max_queues->max_packet_rx_descs);
1203 : 0 : ctx->max_tx_sgl_size = RTE_MIN(ENA_PKT_MAX_BUFS,
1204 : : max_queues->max_packet_tx_descs);
1205 : : }
1206 : :
1207 : : /* Round down to the nearest power of 2 */
1208 : : max_rx_queue_size = rte_align32prevpow2(max_rx_queue_size);
1209 : : max_tx_queue_size = rte_align32prevpow2(max_tx_queue_size);
1210 : :
1211 [ # # # # ]: 0 : if (ena_dev->tx_mem_queue_type == ENA_ADMIN_PLACEMENT_POLICY_DEV && use_large_llq_hdr) {
1212 : : /* intersection between driver configuration and device capabilities */
1213 [ # # ]: 0 : if (dev->entry_size_ctrl_supported & ENA_ADMIN_LIST_ENTRY_SIZE_256B) {
1214 [ # # ]: 0 : if (dev->max_wide_llq_depth == MAX_WIDE_LLQ_DEPTH_UNSUPPORTED) {
1215 : : /* Devices that do not support the double-sized ENA memory BAR will
1216 : : * report max_wide_llq_depth as 0. In such case, driver halves the
1217 : : * queue depth when working in large llq policy.
1218 : : */
1219 : 0 : max_tx_queue_size >>= 1;
1220 : 0 : PMD_INIT_LOG_LINE(INFO,
1221 : : "large LLQ policy requires limiting Tx queue size to %u entries",
1222 : : max_tx_queue_size);
1223 : 0 : } else if (dev->max_wide_llq_depth < max_tx_queue_size) {
1224 : : /* In case the queue depth that the driver calculated exceeds
1225 : : * the maximal value that the device allows, it will be limited
1226 : : * to that maximal value
1227 : : */
1228 : : max_tx_queue_size = dev->max_wide_llq_depth;
1229 : : }
1230 : : } else {
1231 : 0 : PMD_INIT_LOG_LINE(INFO,
1232 : : "Forcing large LLQ headers failed since device lacks this support");
1233 : : }
1234 : : }
1235 : :
1236 [ # # ]: 0 : if (unlikely(max_rx_queue_size == 0 || max_tx_queue_size == 0)) {
1237 : 0 : PMD_INIT_LOG_LINE(ERR, "Invalid queue size");
1238 : 0 : return -EFAULT;
1239 : : }
1240 : :
1241 : 0 : ctx->max_tx_queue_size = max_tx_queue_size;
1242 : 0 : ctx->max_rx_queue_size = max_rx_queue_size;
1243 : :
1244 : 0 : PMD_DRV_LOG_LINE(INFO, "tx queue size %u", max_tx_queue_size);
1245 : 0 : return 0;
1246 : : }
1247 : :
1248 : : static void ena_stats_restart(struct rte_eth_dev *dev)
1249 : : {
1250 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
1251 : :
1252 : 0 : rte_atomic64_init(&adapter->drv_stats->ierrors);
1253 : : rte_atomic64_init(&adapter->drv_stats->oerrors);
1254 : : rte_atomic64_init(&adapter->drv_stats->rx_nombuf);
1255 : 0 : adapter->drv_stats->rx_drops = 0;
1256 : : }
1257 : :
1258 : 0 : static int ena_stats_get(struct rte_eth_dev *dev,
1259 : : struct rte_eth_stats *stats,
1260 : : struct eth_queue_stats *qstats)
1261 : : {
1262 : : struct ena_admin_basic_stats ena_stats;
1263 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
1264 : 0 : struct ena_com_dev *ena_dev = &adapter->ena_dev;
1265 : : int rc;
1266 : : int i;
1267 : :
1268 : : memset(&ena_stats, 0, sizeof(ena_stats));
1269 : :
1270 : 0 : rte_spinlock_lock(&adapter->admin_lock);
1271 [ # # # # : 0 : rc = ENA_PROXY(adapter, ena_com_get_dev_basic_stats, ena_dev,
# # # # ]
1272 : : &ena_stats);
1273 : : rte_spinlock_unlock(&adapter->admin_lock);
1274 [ # # ]: 0 : if (unlikely(rc)) {
1275 : 0 : PMD_DRV_LOG_LINE(ERR, "Could not retrieve statistics from ENA");
1276 : 0 : return rc;
1277 : : }
1278 : :
1279 : : /* Set of basic statistics from ENA */
1280 : 0 : stats->ipackets = __MERGE_64B_H_L(ena_stats.rx_pkts_high,
1281 : : ena_stats.rx_pkts_low);
1282 : 0 : stats->opackets = __MERGE_64B_H_L(ena_stats.tx_pkts_high,
1283 : : ena_stats.tx_pkts_low);
1284 : 0 : stats->ibytes = __MERGE_64B_H_L(ena_stats.rx_bytes_high,
1285 : : ena_stats.rx_bytes_low);
1286 : 0 : stats->obytes = __MERGE_64B_H_L(ena_stats.tx_bytes_high,
1287 : : ena_stats.tx_bytes_low);
1288 : :
1289 : : /* Driver related stats */
1290 [ # # ]: 0 : stats->imissed = adapter->drv_stats->rx_drops;
1291 : 0 : stats->ierrors = rte_atomic64_read(&adapter->drv_stats->ierrors);
1292 : 0 : stats->oerrors = rte_atomic64_read(&adapter->drv_stats->oerrors);
1293 : 0 : stats->rx_nombuf = rte_atomic64_read(&adapter->drv_stats->rx_nombuf);
1294 : :
1295 : : /* Queue statistics */
1296 [ # # ]: 0 : if (qstats) {
1297 [ # # ]: 0 : for (i = 0; i < dev->data->nb_rx_queues; ++i) {
1298 : : struct ena_stats_rx *rx_stats = &adapter->rx_ring[i].rx_stats;
1299 : :
1300 : 0 : qstats[i].q_ibytes = rx_stats->bytes;
1301 : 0 : qstats[i].q_ipackets = rx_stats->cnt;
1302 : : }
1303 : :
1304 [ # # ]: 0 : for (i = 0; i < dev->data->nb_tx_queues; ++i) {
1305 : : struct ena_stats_tx *tx_stats = &adapter->tx_ring[i].tx_stats;
1306 : :
1307 : 0 : qstats[i].q_obytes = tx_stats->bytes;
1308 : 0 : qstats[i].q_opackets = tx_stats->cnt;
1309 : : }
1310 : : }
1311 : :
1312 : : return 0;
1313 : : }
1314 : :
1315 : 0 : static int ena_mtu_set(struct rte_eth_dev *dev, uint16_t mtu)
1316 : : {
1317 : : struct ena_adapter *adapter;
1318 : : struct ena_com_dev *ena_dev;
1319 : : int rc = 0;
1320 : :
1321 [ # # ]: 0 : ena_assert_msg(dev->data != NULL, "Uninitialized device\n");
1322 [ # # ]: 0 : ena_assert_msg(dev->data->dev_private != NULL, "Uninitialized device\n");
1323 : : adapter = dev->data->dev_private;
1324 : :
1325 : 0 : ena_dev = &adapter->ena_dev;
1326 : : ena_assert_msg(ena_dev != NULL, "Uninitialized device\n");
1327 : :
1328 [ # # # # : 0 : rc = ENA_PROXY(adapter, ena_com_set_dev_mtu, ena_dev, mtu);
# # # # ]
1329 [ # # ]: 0 : if (rc)
1330 : 0 : PMD_DRV_LOG_LINE(ERR, "Could not set MTU: %d", mtu);
1331 : : else
1332 : 0 : PMD_DRV_LOG_LINE(NOTICE, "MTU set to: %d", mtu);
1333 : :
1334 : 0 : return rc;
1335 : : }
1336 : :
1337 : 0 : static int ena_set_hw_timestamp_rx_params(struct ena_adapter *adapter,
1338 : : bool hw_rx_requested)
1339 : : {
1340 : : int i, rc, timestamp_offset;
1341 : : uint64_t timestamp_rx_flag;
1342 : : struct ena_ring *rx_ring;
1343 : :
1344 [ # # ]: 0 : if (hw_rx_requested) {
1345 : 0 : rc = rte_mbuf_dyn_rx_timestamp_register(×tamp_offset,
1346 : : ×tamp_rx_flag);
1347 [ # # ]: 0 : if (rc) {
1348 : 0 : PMD_INIT_LOG_LINE(ERR,
1349 : : "Failed to register Rx timestamp field/flag");
1350 : 0 : return rc;
1351 : : }
1352 : : } else {
1353 : 0 : timestamp_offset = ENA_TS_OFFSET_UNSET;
1354 : 0 : timestamp_rx_flag = 0;
1355 : : }
1356 : :
1357 [ # # ]: 0 : for (i = 0; i < adapter->edev_data->nb_rx_queues; i++) {
1358 : : rx_ring = &adapter->rx_ring[i];
1359 : 0 : rx_ring->ts_mbuf.offset = timestamp_offset;
1360 : 0 : rx_ring->ts_mbuf.rx_flag = timestamp_rx_flag;
1361 : : }
1362 : :
1363 : : return 0;
1364 : : }
1365 : :
1366 : 0 : static int ena_configure_hw_timestamping(struct ena_adapter *adapter)
1367 : : {
1368 : 0 : bool hw_rx_requested = !!(adapter->edev_data->dev_conf.rxmode.offloads &
1369 : : RTE_ETH_RX_OFFLOAD_TIMESTAMP);
1370 : : int rc;
1371 : :
1372 : 0 : rc = ena_com_set_hw_timestamping_configuration(&adapter->ena_dev, false,
1373 : : hw_rx_requested);
1374 [ # # ]: 0 : if (rc && rc != ENA_COM_UNSUPPORTED) {
1375 : 0 : PMD_INIT_LOG_LINE(ERR,
1376 : : "Failed to set Rx timestamp configuration");
1377 : 0 : return rc;
1378 : : }
1379 : :
1380 : 0 : adapter->ena_dev.use_extended_rx_cdesc = hw_rx_requested;
1381 : :
1382 : 0 : return ena_set_hw_timestamp_rx_params(adapter, hw_rx_requested);
1383 : : }
1384 : :
1385 : 0 : static int ena_start(struct rte_eth_dev *dev)
1386 : : {
1387 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
1388 : : uint64_t ticks;
1389 : : int rc = 0;
1390 : : uint16_t i;
1391 : :
1392 : : /* Cannot allocate memory in secondary process */
1393 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY) {
1394 : 0 : PMD_DRV_LOG_LINE(WARNING, "dev_start not supported in secondary.");
1395 : 0 : return -EPERM;
1396 : : }
1397 : :
1398 : 0 : rc = ena_setup_rx_intr(dev);
1399 [ # # ]: 0 : if (rc)
1400 : : return rc;
1401 : :
1402 : 0 : rc = ena_queue_start_all(dev, ENA_RING_TYPE_RX);
1403 [ # # ]: 0 : if (rc)
1404 : : return rc;
1405 : :
1406 : 0 : rc = ena_queue_start_all(dev, ENA_RING_TYPE_TX);
1407 [ # # ]: 0 : if (rc)
1408 : 0 : goto err_start_tx;
1409 : :
1410 [ # # ]: 0 : if (adapter->enable_frag_bypass) {
1411 : 0 : rc = ena_com_set_frag_bypass(&adapter->ena_dev, true);
1412 [ # # ]: 0 : if (rc)
1413 : 0 : PMD_DRV_LOG_LINE(WARNING, "Failed to enable frag bypass, rc: %d", rc);
1414 : : }
1415 [ # # ]: 0 : if (adapter->edev_data->dev_conf.rxmode.mq_mode & RTE_ETH_MQ_RX_RSS_FLAG) {
1416 : 0 : rc = ena_rss_configure(adapter);
1417 [ # # ]: 0 : if (rc)
1418 : 0 : goto err_rss_init;
1419 : : }
1420 : :
1421 : : ena_stats_restart(dev);
1422 : :
1423 : 0 : adapter->timestamp_wd = rte_get_timer_cycles();
1424 : 0 : adapter->keep_alive_timeout = ENA_DEVICE_KALIVE_TIMEOUT;
1425 : :
1426 : : ticks = rte_get_timer_hz();
1427 : 0 : rte_timer_reset(&adapter->timer_wd, ticks, PERIODICAL, rte_lcore_id(),
1428 : : ena_timer_wd_callback, dev);
1429 : :
1430 : 0 : ++adapter->dev_stats.dev_start;
1431 : 0 : adapter->state = ENA_ADAPTER_STATE_RUNNING;
1432 : :
1433 [ # # ]: 0 : for (i = 0; i < dev->data->nb_rx_queues; i++)
1434 : 0 : dev->data->rx_queue_state[i] = RTE_ETH_QUEUE_STATE_STARTED;
1435 [ # # ]: 0 : for (i = 0; i < dev->data->nb_tx_queues; i++)
1436 : 0 : dev->data->tx_queue_state[i] = RTE_ETH_QUEUE_STATE_STARTED;
1437 : :
1438 : : return 0;
1439 : :
1440 : : err_rss_init:
1441 : 0 : ena_queue_stop_all(dev, ENA_RING_TYPE_TX);
1442 : 0 : err_start_tx:
1443 : 0 : ena_queue_stop_all(dev, ENA_RING_TYPE_RX);
1444 : 0 : return rc;
1445 : : }
1446 : :
1447 : 0 : static int ena_stop(struct rte_eth_dev *dev)
1448 : : {
1449 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
1450 : 0 : struct ena_com_dev *ena_dev = &adapter->ena_dev;
1451 : 0 : struct rte_pci_device *pci_dev = RTE_CLASS_TO_BUS_DEVICE(dev, *pci_dev);
1452 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
1453 : : uint16_t i;
1454 : : int rc;
1455 : :
1456 : : /* Cannot free memory in secondary process */
1457 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY) {
1458 : 0 : PMD_DRV_LOG_LINE(WARNING, "dev_stop not supported in secondary.");
1459 : 0 : return -EPERM;
1460 : : }
1461 : :
1462 : 0 : rte_timer_stop_sync(&adapter->timer_wd);
1463 : 0 : ena_queue_stop_all(dev, ENA_RING_TYPE_TX);
1464 : 0 : ena_queue_stop_all(dev, ENA_RING_TYPE_RX);
1465 : :
1466 [ # # ]: 0 : if (adapter->trigger_reset) {
1467 : 0 : rc = ena_com_dev_reset(ena_dev, adapter->reset_reason);
1468 [ # # ]: 0 : if (rc)
1469 : 0 : PMD_DRV_LOG_LINE(ERR, "Device reset failed, rc: %d", rc);
1470 : : }
1471 : :
1472 : 0 : rte_intr_disable(intr_handle);
1473 : :
1474 : 0 : rte_intr_efd_disable(intr_handle);
1475 : :
1476 : : /* Cleanup vector list */
1477 : 0 : rte_intr_vec_list_free(intr_handle);
1478 : :
1479 : 0 : rte_intr_enable(intr_handle);
1480 : :
1481 : 0 : ++adapter->dev_stats.dev_stop;
1482 : 0 : adapter->state = ENA_ADAPTER_STATE_STOPPED;
1483 : 0 : dev->data->dev_started = 0;
1484 : :
1485 [ # # ]: 0 : for (i = 0; i < dev->data->nb_rx_queues; i++)
1486 : 0 : dev->data->rx_queue_state[i] = RTE_ETH_QUEUE_STATE_STOPPED;
1487 [ # # ]: 0 : for (i = 0; i < dev->data->nb_tx_queues; i++)
1488 : 0 : dev->data->tx_queue_state[i] = RTE_ETH_QUEUE_STATE_STOPPED;
1489 : :
1490 : : return 0;
1491 : : }
1492 : :
1493 : 0 : static int ena_create_io_queue(struct rte_eth_dev *dev, struct ena_ring *ring)
1494 : : {
1495 : 0 : struct ena_adapter *adapter = ring->adapter;
1496 : 0 : struct ena_com_dev *ena_dev = &adapter->ena_dev;
1497 : 0 : struct rte_pci_device *pci_dev = RTE_CLASS_TO_BUS_DEVICE(dev, *pci_dev);
1498 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
1499 : 0 : struct ena_com_create_io_ctx ctx =
1500 : : /* policy set to _HOST just to satisfy icc compiler */
1501 : : { ENA_ADMIN_PLACEMENT_POLICY_HOST,
1502 : : 0, 0, 0, 0, 0, 0 };
1503 : : uint16_t ena_qid;
1504 : : unsigned int i;
1505 : : int rc;
1506 : :
1507 : 0 : ctx.msix_vector = -1;
1508 [ # # ]: 0 : if (ring->type == ENA_RING_TYPE_TX) {
1509 : 0 : ena_qid = ENA_IO_TXQ_IDX(ring->id);
1510 : : ctx.direction = ENA_COM_IO_QUEUE_DIRECTION_TX;
1511 : 0 : ctx.mem_queue_type = ena_dev->tx_mem_queue_type;
1512 [ # # ]: 0 : for (i = 0; i < ring->ring_size; i++)
1513 : 0 : ring->empty_tx_reqs[i] = i;
1514 : : } else {
1515 : 0 : ena_qid = ENA_IO_RXQ_IDX(ring->id);
1516 : 0 : ctx.direction = ENA_COM_IO_QUEUE_DIRECTION_RX;
1517 : 0 : ctx.use_extended_cdesc = ena_dev->use_extended_rx_cdesc;
1518 [ # # ]: 0 : if (rte_intr_dp_is_en(intr_handle))
1519 : 0 : ctx.msix_vector =
1520 : 0 : rte_intr_vec_list_index_get(intr_handle,
1521 : 0 : ring->id);
1522 : :
1523 [ # # ]: 0 : for (i = 0; i < ring->ring_size; i++)
1524 : 0 : ring->empty_rx_reqs[i] = i;
1525 : : }
1526 : 0 : ctx.queue_size = ring->ring_size;
1527 : 0 : ctx.qid = ena_qid;
1528 : 0 : ctx.numa_node = ring->numa_socket_id;
1529 : :
1530 : 0 : rc = ena_com_create_io_queue(ena_dev, &ctx);
1531 [ # # ]: 0 : if (rc) {
1532 : 0 : PMD_DRV_LOG_LINE(ERR,
1533 : : "Failed to create IO queue[%d] (qid:%d), rc: %d",
1534 : : ring->id, ena_qid, rc);
1535 : 0 : return rc;
1536 : : }
1537 : :
1538 : 0 : rc = ena_com_get_io_handlers(ena_dev, ena_qid,
1539 : : &ring->ena_com_io_sq,
1540 : : &ring->ena_com_io_cq);
1541 [ # # ]: 0 : if (rc) {
1542 : 0 : PMD_DRV_LOG_LINE(ERR,
1543 : : "Failed to get IO queue[%d] handlers, rc: %d",
1544 : : ring->id, rc);
1545 : 0 : ena_com_destroy_io_queue(ena_dev, ena_qid);
1546 : 0 : return rc;
1547 : : }
1548 : :
1549 [ # # ]: 0 : if (ring->type == ENA_RING_TYPE_TX)
1550 [ # # ]: 0 : ena_com_update_numa_node(ring->ena_com_io_cq, ctx.numa_node);
1551 : :
1552 : : /* Start with Rx interrupts being masked. */
1553 [ # # # # ]: 0 : if (ring->type == ENA_RING_TYPE_RX && rte_intr_dp_is_en(intr_handle))
1554 : 0 : ena_rx_queue_intr_disable(dev, ring->id);
1555 : :
1556 : : return 0;
1557 : : }
1558 : :
1559 : 0 : static void ena_queue_stop(struct ena_ring *ring)
1560 : : {
1561 : 0 : struct ena_com_dev *ena_dev = &ring->adapter->ena_dev;
1562 : :
1563 [ # # ]: 0 : if (ring->type == ENA_RING_TYPE_RX) {
1564 : 0 : ena_com_destroy_io_queue(ena_dev, ENA_IO_RXQ_IDX(ring->id));
1565 : 0 : ena_rx_queue_release_bufs(ring);
1566 : : } else {
1567 : 0 : ena_com_destroy_io_queue(ena_dev, ENA_IO_TXQ_IDX(ring->id));
1568 : 0 : ena_tx_queue_release_bufs(ring);
1569 : : }
1570 : 0 : }
1571 : :
1572 : 0 : static void ena_queue_stop_all(struct rte_eth_dev *dev,
1573 : : enum ena_ring_type ring_type)
1574 : : {
1575 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
1576 : : struct ena_ring *queues = NULL;
1577 : : uint16_t nb_queues, i;
1578 : :
1579 [ # # ]: 0 : if (ring_type == ENA_RING_TYPE_RX) {
1580 : 0 : queues = adapter->rx_ring;
1581 : 0 : nb_queues = dev->data->nb_rx_queues;
1582 : : } else {
1583 : 0 : queues = adapter->tx_ring;
1584 : 0 : nb_queues = dev->data->nb_tx_queues;
1585 : : }
1586 : :
1587 [ # # ]: 0 : for (i = 0; i < nb_queues; ++i)
1588 [ # # ]: 0 : if (queues[i].configured)
1589 : 0 : ena_queue_stop(&queues[i]);
1590 : 0 : }
1591 : :
1592 : 0 : static int ena_queue_start(struct rte_eth_dev *dev, struct ena_ring *ring)
1593 : : {
1594 : : int rc, bufs_num;
1595 : :
1596 [ # # ]: 0 : ena_assert_msg(ring->configured == 1,
1597 : : "Trying to start unconfigured queue\n");
1598 : :
1599 : 0 : rc = ena_create_io_queue(dev, ring);
1600 [ # # ]: 0 : if (rc) {
1601 : 0 : PMD_INIT_LOG_LINE(ERR, "Failed to create IO queue");
1602 : 0 : return rc;
1603 : : }
1604 : :
1605 : 0 : ring->next_to_clean = 0;
1606 : 0 : ring->next_to_use = 0;
1607 : :
1608 [ # # ]: 0 : if (ring->type == ENA_RING_TYPE_TX) {
1609 : 0 : ring->tx_stats.available_desc =
1610 : 0 : ena_com_free_q_entries(ring->ena_com_io_sq);
1611 : 0 : return 0;
1612 : : }
1613 : :
1614 : 0 : bufs_num = ring->ring_size - 1;
1615 : 0 : rc = ena_populate_rx_queue(ring, bufs_num);
1616 [ # # ]: 0 : if (rc != bufs_num) {
1617 : 0 : ena_com_destroy_io_queue(&ring->adapter->ena_dev,
1618 : 0 : ENA_IO_RXQ_IDX(ring->id));
1619 : 0 : PMD_INIT_LOG_LINE(ERR, "Failed to populate Rx ring");
1620 : 0 : return ENA_COM_FAULT;
1621 : : }
1622 : : /* Flush per-core RX buffers pools cache as they can be used on other
1623 : : * cores as well.
1624 : : */
1625 [ # # ]: 0 : rte_mempool_cache_flush(NULL, ring->mb_pool);
1626 : :
1627 : : return 0;
1628 : : }
1629 : :
1630 : 0 : static int ena_tx_queue_setup(struct rte_eth_dev *dev,
1631 : : uint16_t queue_idx,
1632 : : uint16_t nb_desc,
1633 : : unsigned int socket_id,
1634 : : const struct rte_eth_txconf *tx_conf)
1635 : : {
1636 : : struct ena_ring *txq = NULL;
1637 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
1638 : : unsigned int i;
1639 : : uint16_t dyn_thresh;
1640 : :
1641 : 0 : txq = &adapter->tx_ring[queue_idx];
1642 : :
1643 [ # # ]: 0 : if (txq->configured) {
1644 : 0 : PMD_DRV_LOG_LINE(CRIT,
1645 : : "API violation. Queue[%d] is already configured",
1646 : : queue_idx);
1647 : 0 : return ENA_COM_FAULT;
1648 : : }
1649 : :
1650 [ # # ]: 0 : if (!rte_is_power_of_2(nb_desc)) {
1651 : 0 : PMD_DRV_LOG_LINE(ERR,
1652 : : "Unsupported size of Tx queue: %d is not a power of 2.",
1653 : : nb_desc);
1654 : 0 : return -EINVAL;
1655 : : }
1656 : :
1657 [ # # ]: 0 : if (nb_desc > adapter->max_tx_ring_size) {
1658 : 0 : PMD_DRV_LOG_LINE(ERR,
1659 : : "Unsupported size of Tx queue (max size: %d)",
1660 : : adapter->max_tx_ring_size);
1661 : 0 : return -EINVAL;
1662 : : }
1663 : :
1664 : 0 : txq->port_id = dev->data->port_id;
1665 : 0 : txq->next_to_clean = 0;
1666 : 0 : txq->next_to_use = 0;
1667 : 0 : txq->ring_size = nb_desc;
1668 : 0 : txq->size_mask = nb_desc - 1;
1669 : 0 : txq->numa_socket_id = socket_id;
1670 : 0 : txq->pkts_without_db = false;
1671 : 0 : txq->last_cleanup_ticks = 0;
1672 : :
1673 : 0 : txq->tx_buffer_info = rte_zmalloc_socket("txq->tx_buffer_info",
1674 : 0 : sizeof(struct ena_tx_buffer) * txq->ring_size,
1675 : : RTE_CACHE_LINE_SIZE,
1676 : : socket_id);
1677 [ # # ]: 0 : if (!txq->tx_buffer_info) {
1678 : 0 : PMD_DRV_LOG_LINE(ERR,
1679 : : "Failed to allocate memory for Tx buffer info");
1680 : 0 : return -ENOMEM;
1681 : : }
1682 : :
1683 : 0 : txq->empty_tx_reqs = rte_zmalloc_socket("txq->empty_tx_reqs",
1684 : 0 : sizeof(uint16_t) * txq->ring_size,
1685 : : RTE_CACHE_LINE_SIZE,
1686 : : socket_id);
1687 [ # # ]: 0 : if (!txq->empty_tx_reqs) {
1688 : 0 : PMD_DRV_LOG_LINE(ERR,
1689 : : "Failed to allocate memory for empty Tx requests");
1690 : 0 : rte_free(txq->tx_buffer_info);
1691 : 0 : return -ENOMEM;
1692 : : }
1693 : :
1694 : 0 : txq->push_buf_intermediate_buf =
1695 : 0 : rte_zmalloc_socket("txq->push_buf_intermediate_buf",
1696 : 0 : txq->tx_max_header_size,
1697 : : RTE_CACHE_LINE_SIZE,
1698 : : socket_id);
1699 [ # # ]: 0 : if (!txq->push_buf_intermediate_buf) {
1700 : 0 : PMD_DRV_LOG_LINE(ERR, "Failed to alloc push buffer for LLQ");
1701 : 0 : rte_free(txq->tx_buffer_info);
1702 : 0 : rte_free(txq->empty_tx_reqs);
1703 : 0 : return -ENOMEM;
1704 : : }
1705 : :
1706 [ # # ]: 0 : for (i = 0; i < txq->ring_size; i++)
1707 : 0 : txq->empty_tx_reqs[i] = i;
1708 : :
1709 : 0 : txq->offloads = tx_conf->offloads | dev->data->dev_conf.txmode.offloads;
1710 : :
1711 : : /* Check if caller provided the Tx cleanup threshold value. */
1712 [ # # ]: 0 : if (tx_conf->tx_free_thresh != 0) {
1713 : 0 : txq->tx_free_thresh = tx_conf->tx_free_thresh;
1714 : : } else {
1715 : 0 : dyn_thresh = txq->ring_size -
1716 : 0 : txq->ring_size / ENA_REFILL_THRESH_DIVIDER;
1717 : 0 : txq->tx_free_thresh = RTE_MAX(dyn_thresh,
1718 : : txq->ring_size - ENA_REFILL_THRESH_PACKET);
1719 : : }
1720 : :
1721 : 0 : txq->missing_tx_completion_threshold =
1722 : 0 : RTE_MIN(txq->ring_size / 2, ENA_DEFAULT_MISSING_COMP);
1723 : :
1724 : : /* Store pointer to this queue in upper layer */
1725 : 0 : txq->configured = 1;
1726 : 0 : dev->data->tx_queues[queue_idx] = txq;
1727 : :
1728 : 0 : return 0;
1729 : : }
1730 : :
1731 : 0 : static int ena_rx_queue_setup(struct rte_eth_dev *dev,
1732 : : uint16_t queue_idx,
1733 : : uint16_t nb_desc,
1734 : : unsigned int socket_id,
1735 : : const struct rte_eth_rxconf *rx_conf,
1736 : : struct rte_mempool *mp)
1737 : : {
1738 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
1739 : : struct ena_ring *rxq = NULL;
1740 : : size_t buffer_size;
1741 : : int i;
1742 : : uint16_t dyn_thresh;
1743 : :
1744 : 0 : rxq = &adapter->rx_ring[queue_idx];
1745 [ # # ]: 0 : if (rxq->configured) {
1746 : 0 : PMD_DRV_LOG_LINE(CRIT,
1747 : : "API violation. Queue[%d] is already configured",
1748 : : queue_idx);
1749 : 0 : return ENA_COM_FAULT;
1750 : : }
1751 : :
1752 [ # # ]: 0 : if (!rte_is_power_of_2(nb_desc)) {
1753 : 0 : PMD_DRV_LOG_LINE(ERR,
1754 : : "Unsupported size of Rx queue: %d is not a power of 2.",
1755 : : nb_desc);
1756 : 0 : return -EINVAL;
1757 : : }
1758 : :
1759 [ # # ]: 0 : if (nb_desc > adapter->max_rx_ring_size) {
1760 : 0 : PMD_DRV_LOG_LINE(ERR,
1761 : : "Unsupported size of Rx queue (max size: %d)",
1762 : : adapter->max_rx_ring_size);
1763 : 0 : return -EINVAL;
1764 : : }
1765 : :
1766 : : /* ENA isn't supporting buffers smaller than 1400 bytes */
1767 : 0 : buffer_size = rte_pktmbuf_data_room_size(mp) - RTE_PKTMBUF_HEADROOM;
1768 [ # # ]: 0 : if (buffer_size < ENA_RX_BUF_MIN_SIZE) {
1769 : 0 : PMD_DRV_LOG_LINE(ERR,
1770 : : "Unsupported size of Rx buffer: %zu (min size: %d)",
1771 : : buffer_size, ENA_RX_BUF_MIN_SIZE);
1772 : 0 : return -EINVAL;
1773 : : }
1774 : :
1775 : 0 : rxq->port_id = dev->data->port_id;
1776 : 0 : rxq->next_to_clean = 0;
1777 : 0 : rxq->next_to_use = 0;
1778 : 0 : rxq->ring_size = nb_desc;
1779 : 0 : rxq->size_mask = nb_desc - 1;
1780 : 0 : rxq->numa_socket_id = socket_id;
1781 : 0 : rxq->mb_pool = mp;
1782 : :
1783 : 0 : rxq->rx_buffer_info = rte_zmalloc_socket("rxq->buffer_info",
1784 : : sizeof(struct ena_rx_buffer) * nb_desc,
1785 : : RTE_CACHE_LINE_SIZE,
1786 : : socket_id);
1787 [ # # ]: 0 : if (!rxq->rx_buffer_info) {
1788 : 0 : PMD_DRV_LOG_LINE(ERR,
1789 : : "Failed to allocate memory for Rx buffer info");
1790 : 0 : return -ENOMEM;
1791 : : }
1792 : :
1793 : 0 : rxq->rx_refill_buffer = rte_zmalloc_socket("rxq->rx_refill_buffer",
1794 : : sizeof(struct rte_mbuf *) * nb_desc,
1795 : : RTE_CACHE_LINE_SIZE,
1796 : : socket_id);
1797 [ # # ]: 0 : if (!rxq->rx_refill_buffer) {
1798 : 0 : PMD_DRV_LOG_LINE(ERR,
1799 : : "Failed to allocate memory for Rx refill buffer");
1800 : 0 : rte_free(rxq->rx_buffer_info);
1801 : 0 : rxq->rx_buffer_info = NULL;
1802 : 0 : return -ENOMEM;
1803 : : }
1804 : :
1805 : 0 : rxq->empty_rx_reqs = rte_zmalloc_socket("rxq->empty_rx_reqs",
1806 : : sizeof(uint16_t) * nb_desc,
1807 : : RTE_CACHE_LINE_SIZE,
1808 : : socket_id);
1809 [ # # ]: 0 : if (!rxq->empty_rx_reqs) {
1810 : 0 : PMD_DRV_LOG_LINE(ERR,
1811 : : "Failed to allocate memory for empty Rx requests");
1812 : 0 : rte_free(rxq->rx_buffer_info);
1813 : 0 : rxq->rx_buffer_info = NULL;
1814 : 0 : rte_free(rxq->rx_refill_buffer);
1815 : 0 : rxq->rx_refill_buffer = NULL;
1816 : 0 : return -ENOMEM;
1817 : : }
1818 : :
1819 [ # # ]: 0 : for (i = 0; i < nb_desc; i++)
1820 : 0 : rxq->empty_rx_reqs[i] = i;
1821 : :
1822 : 0 : rxq->offloads = rx_conf->offloads | dev->data->dev_conf.rxmode.offloads;
1823 : :
1824 [ # # ]: 0 : if (rx_conf->rx_free_thresh != 0) {
1825 : 0 : rxq->rx_free_thresh = rx_conf->rx_free_thresh;
1826 : : } else {
1827 : 0 : dyn_thresh = rxq->ring_size / ENA_REFILL_THRESH_DIVIDER;
1828 : 0 : rxq->rx_free_thresh = RTE_MIN(dyn_thresh,
1829 : : (uint16_t)(ENA_REFILL_THRESH_PACKET));
1830 : : }
1831 : :
1832 : : /* Store pointer to this queue in upper layer */
1833 : 0 : rxq->configured = 1;
1834 : 0 : dev->data->rx_queues[queue_idx] = rxq;
1835 : :
1836 : 0 : return 0;
1837 : : }
1838 : :
1839 : : static int ena_add_single_rx_desc(struct ena_com_io_sq *io_sq,
1840 : : struct rte_mbuf *mbuf, uint16_t id)
1841 : : {
1842 : : struct ena_com_buf ebuf;
1843 : : int rc;
1844 : :
1845 : : /* prepare physical address for DMA transaction */
1846 : 0 : ebuf.paddr = mbuf->buf_iova + RTE_PKTMBUF_HEADROOM;
1847 : 0 : ebuf.len = mbuf->buf_len - RTE_PKTMBUF_HEADROOM;
1848 : :
1849 : : /* pass resource to device */
1850 : 0 : rc = ena_com_add_single_rx_desc(io_sq, &ebuf, id);
1851 : : if (unlikely(rc != 0))
1852 : : PMD_RX_LOG_LINE(WARNING, "Failed adding Rx desc");
1853 : :
1854 : : return rc;
1855 : : }
1856 : :
1857 : 0 : static int ena_populate_rx_queue(struct ena_ring *rxq, unsigned int count)
1858 : : {
1859 : : unsigned int i;
1860 : : int rc;
1861 : 0 : uint16_t next_to_use = rxq->next_to_use;
1862 : : uint16_t req_id;
1863 : : #ifdef RTE_ETHDEV_DEBUG_RX
1864 : : uint16_t in_use;
1865 : : #endif
1866 : 0 : struct rte_mbuf **mbufs = rxq->rx_refill_buffer;
1867 : :
1868 [ # # ]: 0 : if (unlikely(!count))
1869 : : return 0;
1870 : :
1871 : : #ifdef RTE_ETHDEV_DEBUG_RX
1872 : : in_use = rxq->ring_size - 1 -
1873 : : ena_com_free_q_entries(rxq->ena_com_io_sq);
1874 : : if (unlikely((in_use + count) >= rxq->ring_size))
1875 : : PMD_RX_LOG_LINE(ERR, "Bad Rx ring state");
1876 : : #endif
1877 : :
1878 : : /* get resources for incoming packets */
1879 : 0 : rc = rte_pktmbuf_alloc_bulk(rxq->mb_pool, mbufs, count);
1880 [ # # ]: 0 : if (unlikely(rc < 0)) {
1881 : 0 : rte_atomic64_inc(&rxq->adapter->drv_stats->rx_nombuf);
1882 : 0 : ++rxq->rx_stats.mbuf_alloc_fail;
1883 : : PMD_RX_LOG_LINE(DEBUG, "There are not enough free buffers");
1884 : 0 : return 0;
1885 : : }
1886 : :
1887 [ # # ]: 0 : for (i = 0; i < count; i++) {
1888 : 0 : struct rte_mbuf *mbuf = mbufs[i];
1889 : : struct ena_rx_buffer *rx_info;
1890 : :
1891 [ # # ]: 0 : if (likely((i + 4) < count))
1892 : 0 : rte_prefetch0(mbufs[i + 4]);
1893 : :
1894 : 0 : req_id = rxq->empty_rx_reqs[next_to_use];
1895 : 0 : rx_info = &rxq->rx_buffer_info[req_id];
1896 : :
1897 : 0 : rc = ena_add_single_rx_desc(rxq->ena_com_io_sq, mbuf, req_id);
1898 [ # # ]: 0 : if (unlikely(rc != 0))
1899 : : break;
1900 : :
1901 : 0 : rx_info->mbuf = mbuf;
1902 : 0 : next_to_use = ENA_IDX_NEXT_MASKED(next_to_use, rxq->size_mask);
1903 : : }
1904 : :
1905 [ # # ]: 0 : if (unlikely(i < count)) {
1906 : : PMD_RX_LOG_LINE(WARNING,
1907 : : "Refilled Rx queue[%d] with only %d/%d buffers",
1908 : : rxq->id, i, count);
1909 : 0 : rte_pktmbuf_free_bulk(&mbufs[i], count - i);
1910 : 0 : ++rxq->rx_stats.refill_partial;
1911 : : }
1912 : :
1913 : : /* When we submitted free resources to device... */
1914 [ # # ]: 0 : if (likely(i > 0)) {
1915 : : /* ...let HW know that it can fill buffers with data. */
1916 : 0 : ena_com_write_rx_sq_doorbell(rxq->ena_com_io_sq);
1917 : :
1918 : 0 : rxq->next_to_use = next_to_use;
1919 : : }
1920 : :
1921 : 0 : return i;
1922 : : }
1923 : :
1924 [ # # ]: 0 : static size_t ena_get_metrics_entries(struct ena_adapter *adapter)
1925 : : {
1926 : : struct ena_com_dev *ena_dev = &adapter->ena_dev;
1927 : : size_t metrics_num = 0;
1928 : :
1929 [ # # ]: 0 : if (ena_com_get_cap(ena_dev, ENA_ADMIN_CUSTOMER_METRICS))
1930 : : metrics_num = ENA_STATS_ARRAY_METRICS;
1931 [ # # ]: 0 : else if (ena_com_get_cap(ena_dev, ENA_ADMIN_ENI_STATS))
1932 : : metrics_num = ENA_STATS_ARRAY_METRICS_LEGACY;
1933 : 0 : PMD_DRV_LOG_LINE(NOTICE, "0x%x customer metrics are supported", (unsigned int)metrics_num);
1934 : : if (metrics_num > ENA_MAX_CUSTOMER_METRICS) {
1935 : : PMD_DRV_LOG_LINE(NOTICE, "Not enough space for the requested customer metrics");
1936 : : metrics_num = ENA_MAX_CUSTOMER_METRICS;
1937 : : }
1938 : 0 : return metrics_num;
1939 : : }
1940 : :
1941 : 0 : static int ena_device_init(struct ena_adapter *adapter,
1942 : : struct rte_pci_device *pdev,
1943 : : struct ena_com_dev_get_features_ctx *get_feat_ctx)
1944 : : {
1945 : 0 : struct ena_com_dev *ena_dev = &adapter->ena_dev;
1946 : : uint32_t aenq_groups;
1947 : : int dma_width, rc;
1948 : : bool readless_supported;
1949 : :
1950 : : /* Initialize mmio registers */
1951 : 0 : rc = ena_com_mmio_reg_read_request_init(ena_dev);
1952 [ # # ]: 0 : if (rc) {
1953 : 0 : PMD_DRV_LOG_LINE(ERR, "Failed to init MMIO read less");
1954 : 0 : return rc;
1955 : : }
1956 : :
1957 : : /* The PCIe configuration space revision id indicate if mmio reg
1958 : : * read is disabled.
1959 : : */
1960 : 0 : readless_supported = !(pdev->id.class_id & ENA_MMIO_DISABLE_REG_READ);
1961 : 0 : ena_com_set_mmio_read_mode(ena_dev, readless_supported);
1962 : :
1963 : : /* reset device */
1964 : 0 : rc = ena_com_dev_reset(ena_dev, ENA_REGS_RESET_NORMAL);
1965 [ # # ]: 0 : if (rc) {
1966 : 0 : PMD_DRV_LOG_LINE(ERR, "Cannot reset device");
1967 : 0 : goto err_mmio_read_less;
1968 : : }
1969 : :
1970 : : /* check FW version */
1971 : 0 : rc = ena_com_validate_version(ena_dev);
1972 [ # # ]: 0 : if (rc) {
1973 : 0 : PMD_DRV_LOG_LINE(ERR, "Device version is too low");
1974 : 0 : goto err_mmio_read_less;
1975 : : }
1976 : :
1977 : 0 : dma_width = ena_com_get_dma_width(ena_dev);
1978 [ # # ]: 0 : if (unlikely(dma_width < 0)) {
1979 : 0 : PMD_DRV_LOG_LINE(ERR, "Invalid dma width value %d", dma_width);
1980 : : rc = dma_width;
1981 : 0 : goto err_mmio_read_less;
1982 : : }
1983 : :
1984 : : /* ENA device administration layer init */
1985 : 0 : rc = ena_com_admin_init(ena_dev, &aenq_handlers);
1986 [ # # ]: 0 : if (rc) {
1987 : 0 : PMD_DRV_LOG_LINE(ERR,
1988 : : "Cannot initialize ENA admin queue");
1989 : 0 : goto err_mmio_read_less;
1990 : : }
1991 : :
1992 : : /* To enable the msix interrupts the driver needs to know the number
1993 : : * of queues. So the driver uses polling mode to retrieve this
1994 : : * information.
1995 : : */
1996 : 0 : ena_com_set_admin_polling_mode(ena_dev, true);
1997 : :
1998 : 0 : ena_config_host_info(ena_dev);
1999 : :
2000 : : /* Get Device Attributes and features */
2001 : 0 : rc = ena_com_get_dev_attr_feat(ena_dev, get_feat_ctx);
2002 [ # # ]: 0 : if (rc) {
2003 : 0 : PMD_DRV_LOG_LINE(ERR,
2004 : : "Cannot get attribute for ENA device, rc: %d", rc);
2005 : 0 : goto err_admin_init;
2006 : : }
2007 : :
2008 : 0 : rc = ena_com_get_hw_timestamping_support(ena_dev,
2009 : : &adapter->ts.hw_tx_supported,
2010 : : &adapter->ts.hw_rx_supported);
2011 [ # # ]: 0 : if (unlikely(rc && rc != ENA_COM_UNSUPPORTED)) {
2012 : 0 : PMD_DRV_LOG_LINE(ERR,
2013 : : "Cannot get HW timestamping support, rc: %d", rc);
2014 : 0 : goto err_admin_init;
2015 : : }
2016 : :
2017 : : aenq_groups = BIT(ENA_ADMIN_LINK_CHANGE) |
2018 : : BIT(ENA_ADMIN_KEEP_ALIVE) |
2019 : : BIT(ENA_ADMIN_CONF_NOTIFICATIONS);
2020 : :
2021 : 0 : aenq_groups &= get_feat_ctx->aenq.supported_groups;
2022 : :
2023 : 0 : adapter->all_aenq_groups = aenq_groups;
2024 : : /* The actual supported number of metrics is negotiated with the device at runtime */
2025 : 0 : adapter->metrics_num = ena_get_metrics_entries(adapter);
2026 : :
2027 : 0 : return 0;
2028 : :
2029 : 0 : err_admin_init:
2030 : 0 : ena_com_admin_destroy(ena_dev);
2031 : :
2032 : 0 : err_mmio_read_less:
2033 : 0 : ena_com_mmio_reg_read_request_destroy(ena_dev);
2034 : :
2035 : 0 : return rc;
2036 : : }
2037 : :
2038 : 0 : static void ena_control_path_handler(void *cb_arg)
2039 : : {
2040 : : struct rte_eth_dev *dev = cb_arg;
2041 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
2042 : 0 : struct ena_com_dev *ena_dev = &adapter->ena_dev;
2043 : :
2044 [ # # ]: 0 : if (likely(adapter->state != ENA_ADAPTER_STATE_CLOSED)) {
2045 : 0 : ena_com_admin_q_comp_intr_handler(ena_dev);
2046 : 0 : ena_com_aenq_intr_handler(ena_dev, dev);
2047 : : }
2048 : 0 : }
2049 : :
2050 : 0 : static void ena_control_path_poll_handler(void *cb_arg)
2051 : : {
2052 : : struct rte_eth_dev *dev = cb_arg;
2053 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
2054 : : int rc;
2055 : :
2056 [ # # ]: 0 : if (likely(adapter->state != ENA_ADAPTER_STATE_CLOSED)) {
2057 : 0 : ena_control_path_handler(cb_arg);
2058 : 0 : rc = rte_eal_alarm_set(adapter->control_path_poll_interval,
2059 : : ena_control_path_poll_handler, cb_arg);
2060 [ # # ]: 0 : if (unlikely(rc != 0)) {
2061 : 0 : PMD_DRV_LOG_LINE(ERR, "Failed to retrigger control path alarm");
2062 : : ena_trigger_reset(adapter, ENA_REGS_RESET_GENERIC);
2063 : : }
2064 : : }
2065 : 0 : }
2066 : :
2067 : 0 : static void check_for_missing_keep_alive(struct ena_adapter *adapter)
2068 : : {
2069 [ # # ]: 0 : if (!(adapter->active_aenq_groups & BIT(ENA_ADMIN_KEEP_ALIVE)))
2070 : : return;
2071 : :
2072 [ # # ]: 0 : if (adapter->keep_alive_timeout == ENA_HW_HINTS_NO_TIMEOUT)
2073 : : return;
2074 : :
2075 [ # # ]: 0 : if (unlikely((rte_get_timer_cycles() - adapter->timestamp_wd) >=
2076 : : adapter->keep_alive_timeout)) {
2077 : 0 : PMD_DRV_LOG_LINE(ERR, "Keep alive timeout");
2078 : : ena_trigger_reset(adapter, ENA_REGS_RESET_KEEP_ALIVE_TO);
2079 : 0 : ++adapter->dev_stats.wd_expired;
2080 : : }
2081 : : }
2082 : :
2083 : : /* Check if admin queue is enabled */
2084 : 0 : static void check_for_admin_com_state(struct ena_adapter *adapter)
2085 : : {
2086 [ # # ]: 0 : if (unlikely(!ena_com_get_admin_running_state(&adapter->ena_dev))) {
2087 : 0 : PMD_DRV_LOG_LINE(ERR, "ENA admin queue is not in running state");
2088 : : ena_trigger_reset(adapter, ENA_REGS_RESET_ADMIN_TO);
2089 : : }
2090 : 0 : }
2091 : :
2092 : 0 : static int check_for_tx_completion_in_queue(struct ena_adapter *adapter,
2093 : : struct ena_ring *tx_ring)
2094 : : {
2095 : : struct ena_tx_buffer *tx_buf;
2096 : : uint64_t timestamp;
2097 : : uint64_t completion_delay;
2098 : : uint32_t missed_tx = 0;
2099 : : unsigned int i;
2100 : : int rc = 0;
2101 : :
2102 [ # # ]: 0 : for (i = 0; i < tx_ring->ring_size; ++i) {
2103 : 0 : tx_buf = &tx_ring->tx_buffer_info[i];
2104 : 0 : timestamp = tx_buf->timestamp;
2105 : :
2106 [ # # ]: 0 : if (timestamp == 0)
2107 : 0 : continue;
2108 : :
2109 : 0 : completion_delay = rte_get_timer_cycles() - timestamp;
2110 [ # # ]: 0 : if (completion_delay > adapter->missing_tx_completion_to) {
2111 [ # # ]: 0 : if (unlikely(!tx_buf->print_once)) {
2112 : : PMD_TX_LOG_LINE(WARNING,
2113 : : "Found a Tx that wasn't completed on time, qid %d, index %d. "
2114 : : "Missing Tx outstanding for %" PRIu64 " msecs.",
2115 : : tx_ring->id, i, completion_delay /
2116 : : rte_get_timer_hz() * 1000);
2117 : 0 : tx_buf->print_once = true;
2118 : : }
2119 : 0 : ++missed_tx;
2120 : : }
2121 : : }
2122 : :
2123 [ # # ]: 0 : if (unlikely(missed_tx > tx_ring->missing_tx_completion_threshold)) {
2124 : 0 : PMD_DRV_LOG_LINE(ERR,
2125 : : "The number of lost Tx completions is above the threshold (%d > %d). "
2126 : : "Trigger the device reset.",
2127 : : missed_tx,
2128 : : tx_ring->missing_tx_completion_threshold);
2129 : 0 : adapter->reset_reason = ENA_REGS_RESET_MISS_TX_CMPL;
2130 : 0 : adapter->trigger_reset = true;
2131 : : rc = -EIO;
2132 : : }
2133 : :
2134 : 0 : tx_ring->tx_stats.missed_tx += missed_tx;
2135 : :
2136 : 0 : return rc;
2137 : : }
2138 : :
2139 : 0 : static void check_for_tx_completions(struct ena_adapter *adapter)
2140 : : {
2141 : : struct ena_ring *tx_ring;
2142 : : uint64_t tx_cleanup_delay;
2143 : : size_t qid;
2144 : : int budget;
2145 : 0 : uint16_t nb_tx_queues = adapter->edev_data->nb_tx_queues;
2146 : :
2147 [ # # ]: 0 : if (adapter->missing_tx_completion_to == ENA_HW_HINTS_NO_TIMEOUT)
2148 : : return;
2149 : :
2150 : : nb_tx_queues = adapter->edev_data->nb_tx_queues;
2151 : 0 : budget = adapter->missing_tx_completion_budget;
2152 : :
2153 : 0 : qid = adapter->last_tx_comp_qid;
2154 [ # # ]: 0 : while (budget-- > 0) {
2155 : 0 : tx_ring = &adapter->tx_ring[qid];
2156 : :
2157 : : /* Tx cleanup is called only by the burst function and can be
2158 : : * called dynamically by the application. Also cleanup is
2159 : : * limited by the threshold. To avoid false detection of the
2160 : : * missing HW Tx completion, get the delay since last cleanup
2161 : : * function was called.
2162 : : */
2163 : 0 : tx_cleanup_delay = rte_get_timer_cycles() -
2164 : 0 : tx_ring->last_cleanup_ticks;
2165 [ # # ]: 0 : if (tx_cleanup_delay < adapter->tx_cleanup_stall_delay)
2166 : 0 : check_for_tx_completion_in_queue(adapter, tx_ring);
2167 : 0 : qid = (qid + 1) % nb_tx_queues;
2168 : : }
2169 : :
2170 : 0 : adapter->last_tx_comp_qid = qid;
2171 : : }
2172 : :
2173 : 0 : static void ena_timer_wd_callback(__rte_unused struct rte_timer *timer,
2174 : : void *arg)
2175 : : {
2176 : : struct rte_eth_dev *dev = arg;
2177 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
2178 : :
2179 [ # # ]: 0 : if (unlikely(adapter->trigger_reset))
2180 : : return;
2181 : :
2182 : 0 : check_for_missing_keep_alive(adapter);
2183 : 0 : check_for_admin_com_state(adapter);
2184 : 0 : check_for_tx_completions(adapter);
2185 : :
2186 [ # # ]: 0 : if (unlikely(adapter->trigger_reset)) {
2187 : 0 : PMD_DRV_LOG_LINE(ERR, "Trigger reset is on");
2188 : 0 : rte_eth_dev_callback_process(dev, RTE_ETH_EVENT_INTR_RESET,
2189 : : NULL);
2190 : : }
2191 : : }
2192 : :
2193 : : static inline void
2194 : : set_default_llq_configurations(struct ena_llq_configurations *llq_config,
2195 : : struct ena_admin_feature_llq_desc *llq,
2196 : : bool use_large_llq_hdr)
2197 : : {
2198 : 0 : llq_config->llq_header_location = ENA_ADMIN_INLINE_HEADER;
2199 : 0 : llq_config->llq_stride_ctrl = ENA_ADMIN_MULTIPLE_DESCS_PER_ENTRY;
2200 : 0 : llq_config->llq_num_decs_before_header =
2201 : : ENA_ADMIN_LLQ_NUM_DESCS_BEFORE_HEADER_2;
2202 : :
2203 : 0 : if (use_large_llq_hdr &&
2204 [ # # ]: 0 : (llq->entry_size_ctrl_supported & ENA_ADMIN_LIST_ENTRY_SIZE_256B)) {
2205 : 0 : llq_config->llq_ring_entry_size =
2206 : : ENA_ADMIN_LIST_ENTRY_SIZE_256B;
2207 : 0 : llq_config->llq_ring_entry_size_value = 256;
2208 : : } else {
2209 : 0 : llq_config->llq_ring_entry_size =
2210 : : ENA_ADMIN_LIST_ENTRY_SIZE_128B;
2211 : 0 : llq_config->llq_ring_entry_size_value = 128;
2212 : : }
2213 : : }
2214 : :
2215 : : static int
2216 : 0 : ena_set_queues_placement_policy(struct ena_adapter *adapter,
2217 : : struct ena_com_dev *ena_dev,
2218 : : struct ena_admin_feature_llq_desc *llq,
2219 : : struct ena_llq_configurations *llq_default_configurations)
2220 : : {
2221 : : int rc;
2222 : : u32 llq_feature_mask;
2223 : :
2224 [ # # ]: 0 : if (adapter->llq_header_policy == ENA_LLQ_POLICY_DISABLED) {
2225 : 0 : PMD_DRV_LOG_LINE(WARNING,
2226 : : "NOTE: LLQ has been disabled as per user's request. "
2227 : : "This may lead to a huge performance degradation!");
2228 : 0 : ena_dev->tx_mem_queue_type = ENA_ADMIN_PLACEMENT_POLICY_HOST;
2229 : 0 : return 0;
2230 : : }
2231 : :
2232 : : llq_feature_mask = 1 << ENA_ADMIN_LLQ;
2233 [ # # ]: 0 : if (!(ena_dev->supported_features & llq_feature_mask)) {
2234 : 0 : PMD_DRV_LOG_LINE(INFO,
2235 : : "LLQ is not supported. Fallback to host mode policy.");
2236 : 0 : ena_dev->tx_mem_queue_type = ENA_ADMIN_PLACEMENT_POLICY_HOST;
2237 : 0 : return 0;
2238 : : }
2239 : :
2240 [ # # ]: 0 : if (adapter->dev_mem_base == NULL) {
2241 : 0 : PMD_DRV_LOG_LINE(ERR,
2242 : : "LLQ is advertised as supported, but device doesn't expose mem bar");
2243 : 0 : ena_dev->tx_mem_queue_type = ENA_ADMIN_PLACEMENT_POLICY_HOST;
2244 : 0 : return 0;
2245 : : }
2246 : :
2247 : 0 : rc = ena_com_config_dev_mode(ena_dev, llq, llq_default_configurations);
2248 [ # # ]: 0 : if (unlikely(rc)) {
2249 : 0 : PMD_INIT_LOG_LINE(WARNING,
2250 : : "Failed to config dev mode. Fallback to host mode policy.");
2251 : 0 : ena_dev->tx_mem_queue_type = ENA_ADMIN_PLACEMENT_POLICY_HOST;
2252 : 0 : return 0;
2253 : : }
2254 : :
2255 : : /* Nothing to config, exit */
2256 [ # # ]: 0 : if (ena_dev->tx_mem_queue_type == ENA_ADMIN_PLACEMENT_POLICY_HOST)
2257 : : return 0;
2258 : :
2259 : 0 : ena_dev->mem_bar = adapter->dev_mem_base;
2260 : :
2261 : 0 : return 0;
2262 : : }
2263 : :
2264 : 0 : static uint32_t ena_calc_max_io_queue_num(struct ena_com_dev *ena_dev,
2265 : : struct ena_com_dev_get_features_ctx *get_feat_ctx)
2266 : : {
2267 : : uint32_t io_tx_sq_num, io_tx_cq_num, io_rx_num, max_num_io_queues;
2268 : :
2269 : : /* Regular queues capabilities */
2270 [ # # ]: 0 : if (ena_dev->supported_features & BIT(ENA_ADMIN_MAX_QUEUES_EXT)) {
2271 : : struct ena_admin_queue_ext_feature_fields *max_queue_ext =
2272 : : &get_feat_ctx->max_queue_ext.max_queue_ext;
2273 : 0 : io_rx_num = RTE_MIN(max_queue_ext->max_rx_sq_num,
2274 : : max_queue_ext->max_rx_cq_num);
2275 : 0 : io_tx_sq_num = max_queue_ext->max_tx_sq_num;
2276 : 0 : io_tx_cq_num = max_queue_ext->max_tx_cq_num;
2277 : : } else {
2278 : : struct ena_admin_queue_feature_desc *max_queues =
2279 : : &get_feat_ctx->max_queues;
2280 : 0 : io_tx_sq_num = max_queues->max_sq_num;
2281 : 0 : io_tx_cq_num = max_queues->max_cq_num;
2282 : 0 : io_rx_num = RTE_MIN(io_tx_sq_num, io_tx_cq_num);
2283 : : }
2284 : :
2285 : : /* In case of LLQ use the llq number in the get feature cmd */
2286 [ # # ]: 0 : if (ena_dev->tx_mem_queue_type == ENA_ADMIN_PLACEMENT_POLICY_DEV)
2287 : 0 : io_tx_sq_num = get_feat_ctx->llq.max_llq_num;
2288 : :
2289 : 0 : max_num_io_queues = RTE_MIN(ENA_MAX_NUM_IO_QUEUES, io_rx_num);
2290 : 0 : max_num_io_queues = RTE_MIN(max_num_io_queues, io_tx_sq_num);
2291 : 0 : max_num_io_queues = RTE_MIN(max_num_io_queues, io_tx_cq_num);
2292 : :
2293 [ # # ]: 0 : if (unlikely(max_num_io_queues == 0)) {
2294 : 0 : PMD_DRV_LOG_LINE(ERR, "Number of IO queues cannot not be 0");
2295 : 0 : return -EFAULT;
2296 : : }
2297 : :
2298 : : return max_num_io_queues;
2299 : : }
2300 : :
2301 : : static void
2302 : 0 : ena_set_offloads(struct ena_offloads *offloads,
2303 : : struct ena_admin_feature_offload_desc *offload_desc)
2304 : : {
2305 [ # # ]: 0 : if (offload_desc->tx & ENA_ADMIN_FEATURE_OFFLOAD_DESC_TSO_IPV4_MASK)
2306 : 0 : offloads->tx_offloads |= ENA_IPV4_TSO;
2307 : :
2308 : : /* Tx IPv4 checksum offloads */
2309 [ # # ]: 0 : if (offload_desc->tx &
2310 : : ENA_ADMIN_FEATURE_OFFLOAD_DESC_TX_L3_CSUM_IPV4_MASK)
2311 : 0 : offloads->tx_offloads |= ENA_L3_IPV4_CSUM;
2312 [ # # ]: 0 : if (offload_desc->tx &
2313 : : ENA_ADMIN_FEATURE_OFFLOAD_DESC_TX_L4_IPV4_CSUM_FULL_MASK)
2314 : 0 : offloads->tx_offloads |= ENA_L4_IPV4_CSUM;
2315 [ # # ]: 0 : if (offload_desc->tx &
2316 : : ENA_ADMIN_FEATURE_OFFLOAD_DESC_TX_L4_IPV4_CSUM_PART_MASK)
2317 : 0 : offloads->tx_offloads |= ENA_L4_IPV4_CSUM_PARTIAL;
2318 : :
2319 : : /* Tx IPv6 checksum offloads */
2320 [ # # ]: 0 : if (offload_desc->tx &
2321 : : ENA_ADMIN_FEATURE_OFFLOAD_DESC_TX_L4_IPV6_CSUM_FULL_MASK)
2322 : 0 : offloads->tx_offloads |= ENA_L4_IPV6_CSUM;
2323 [ # # ]: 0 : if (offload_desc->tx &
2324 : : ENA_ADMIN_FEATURE_OFFLOAD_DESC_TX_L4_IPV6_CSUM_PART_MASK)
2325 : 0 : offloads->tx_offloads |= ENA_L4_IPV6_CSUM_PARTIAL;
2326 : :
2327 : : /* Rx IPv4 checksum offloads */
2328 [ # # ]: 0 : if (offload_desc->rx_supported &
2329 : : ENA_ADMIN_FEATURE_OFFLOAD_DESC_RX_L3_CSUM_IPV4_MASK)
2330 : 0 : offloads->rx_offloads |= ENA_L3_IPV4_CSUM;
2331 [ # # ]: 0 : if (offload_desc->rx_supported &
2332 : : ENA_ADMIN_FEATURE_OFFLOAD_DESC_RX_L4_IPV4_CSUM_MASK)
2333 : 0 : offloads->rx_offloads |= ENA_L4_IPV4_CSUM;
2334 : :
2335 : : /* Rx IPv6 checksum offloads */
2336 [ # # ]: 0 : if (offload_desc->rx_supported &
2337 : : ENA_ADMIN_FEATURE_OFFLOAD_DESC_RX_L4_IPV6_CSUM_MASK)
2338 : 0 : offloads->rx_offloads |= ENA_L4_IPV6_CSUM;
2339 : :
2340 [ # # ]: 0 : if (offload_desc->rx_supported &
2341 : : ENA_ADMIN_FEATURE_OFFLOAD_DESC_RX_HASH_MASK)
2342 : 0 : offloads->rx_offloads |= ENA_RX_RSS_HASH;
2343 : 0 : }
2344 : :
2345 : 0 : static int ena_init_once(void)
2346 : : {
2347 : : static bool init_done;
2348 : :
2349 [ # # ]: 0 : if (init_done)
2350 : : return 0;
2351 : :
2352 [ # # ]: 0 : if (rte_eal_process_type() == RTE_PROC_PRIMARY) {
2353 : : /* Init timer subsystem for the ENA timer service. */
2354 : 0 : rte_timer_subsystem_init();
2355 : : /* Register handler for requests from secondary processes. */
2356 : 0 : rte_mp_action_register(ENA_MP_NAME, ena_mp_primary_handle);
2357 : : }
2358 : :
2359 : 0 : init_done = true;
2360 : 0 : return 0;
2361 : : }
2362 : :
2363 : : /*
2364 : : * Returns PCI BAR virtual address.
2365 : : * If the physical address is not page-aligned,
2366 : : * adjusts the virtual address by the page offset.
2367 : : * Assumes page size is a power of 2.
2368 : : */
2369 : 0 : static void *pci_bar_addr(struct rte_pci_device *dev, uint32_t bar)
2370 : : {
2371 : : const struct rte_mem_resource *res = &dev->mem_resource[bar];
2372 : 0 : size_t offset = res->phys_addr % rte_mem_page_size();
2373 : 0 : void *vaddr = RTE_PTR_ADD(res->addr, offset);
2374 : :
2375 : 0 : PMD_INIT_LOG_LINE(INFO, "PCI BAR [%u]: phys_addr=0x%" PRIx64 ", addr=%p, offset=0x%zx, adjusted_addr=%p",
2376 : : bar, res->phys_addr, res->addr, offset, vaddr);
2377 : :
2378 : 0 : return vaddr;
2379 : : }
2380 : :
2381 : 0 : static int eth_ena_dev_init(struct rte_eth_dev *eth_dev)
2382 : : {
2383 : 0 : struct ena_calc_queue_size_ctx calc_queue_ctx = { 0 };
2384 : : struct rte_pci_device *pci_dev;
2385 : : struct rte_intr_handle *intr_handle;
2386 : 0 : struct ena_adapter *adapter = eth_dev->data->dev_private;
2387 : 0 : struct ena_com_dev *ena_dev = &adapter->ena_dev;
2388 : : struct ena_com_dev_get_features_ctx get_feat_ctx;
2389 : : struct ena_llq_configurations llq_config;
2390 : : const char *queue_type_str;
2391 : : uint32_t max_num_io_queues;
2392 : : int rc;
2393 : : static int adapters_found;
2394 : : bool disable_meta_caching;
2395 : : size_t indirect_table_size;
2396 : :
2397 : 0 : eth_dev->dev_ops = &ena_dev_ops;
2398 : 0 : eth_dev->rx_pkt_burst = ð_ena_recv_pkts;
2399 : 0 : eth_dev->tx_pkt_burst = ð_ena_xmit_pkts;
2400 : 0 : eth_dev->tx_pkt_prepare = ð_ena_prep_pkts;
2401 : :
2402 : 0 : rc = ena_init_once();
2403 [ # # ]: 0 : if (rc != 0)
2404 : : return rc;
2405 : :
2406 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY)
2407 : : return 0;
2408 : :
2409 : 0 : eth_dev->data->dev_flags |= RTE_ETH_DEV_AUTOFILL_QUEUE_XSTATS;
2410 : :
2411 : : memset(adapter, 0, sizeof(struct ena_adapter));
2412 : : ena_dev = &adapter->ena_dev;
2413 : :
2414 : 0 : adapter->edev_data = eth_dev->data;
2415 : :
2416 : 0 : pci_dev = RTE_CLASS_TO_BUS_DEVICE(eth_dev, *pci_dev);
2417 : :
2418 : 0 : PMD_INIT_LOG_LINE(INFO, "Initializing " PCI_PRI_FMT,
2419 : : pci_dev->addr.domain,
2420 : : pci_dev->addr.bus,
2421 : : pci_dev->addr.devid,
2422 : : pci_dev->addr.function);
2423 : :
2424 : 0 : intr_handle = pci_dev->intr_handle;
2425 : :
2426 : 0 : adapter->regs = pci_bar_addr(pci_dev, ENA_REGS_BAR);
2427 [ # # ]: 0 : if (!adapter->regs) {
2428 : 0 : PMD_INIT_LOG_LINE(CRIT, "Failed to access registers BAR(%d)",
2429 : : ENA_REGS_BAR);
2430 : 0 : return -ENXIO;
2431 : : }
2432 : 0 : ena_dev->reg_bar = adapter->regs;
2433 : :
2434 : : /* Memory BAR may be NULL on non LLQ supported devices */
2435 : 0 : adapter->dev_mem_base = pci_bar_addr(pci_dev, ENA_MEM_BAR);
2436 : :
2437 : : /* Pass device data as a pointer which can be passed to the IO functions
2438 : : * by the ena_com (for example - the memory allocation).
2439 : : */
2440 : 0 : ena_dev->dmadev = eth_dev->data;
2441 : :
2442 : 0 : adapter->id_number = adapters_found;
2443 : :
2444 : 0 : snprintf(adapter->name, ENA_NAME_MAX_LEN, "ena_%d",
2445 : : adapter->id_number);
2446 : :
2447 : : /* Assign default devargs values */
2448 : 0 : adapter->missing_tx_completion_to = ENA_TX_TIMEOUT;
2449 : 0 : adapter->llq_header_policy = ENA_LLQ_POLICY_RECOMMENDED;
2450 : :
2451 : : /* Get user bypass */
2452 : 0 : rc = ena_parse_devargs(adapter, pci_dev->device.devargs);
2453 [ # # ]: 0 : if (rc != 0) {
2454 : 0 : PMD_INIT_LOG_LINE(CRIT, "Failed to parse devargs");
2455 : 0 : goto err;
2456 : : }
2457 : 0 : rc = ena_com_allocate_customer_metrics_buffer(ena_dev);
2458 [ # # ]: 0 : if (rc != 0) {
2459 : 0 : PMD_INIT_LOG_LINE(CRIT, "Failed to allocate customer metrics buffer");
2460 : 0 : goto err;
2461 : : }
2462 : :
2463 : : /* device specific initialization routine */
2464 : 0 : rc = ena_device_init(adapter, pci_dev, &get_feat_ctx);
2465 [ # # ]: 0 : if (rc) {
2466 : 0 : PMD_INIT_LOG_LINE(CRIT, "Failed to init ENA device");
2467 : 0 : goto err_metrics_delete;
2468 : : }
2469 : :
2470 : : /* Check if device supports LSC */
2471 [ # # ]: 0 : if (!(adapter->all_aenq_groups & BIT(ENA_ADMIN_LINK_CHANGE)))
2472 : 0 : adapter->edev_data->dev_flags &= ~RTE_ETH_DEV_INTR_LSC;
2473 : :
2474 : 0 : bool use_large_llq_hdr = ena_use_large_llq_hdr(adapter,
2475 : 0 : get_feat_ctx.llq.entry_size_recommended);
2476 [ # # ]: 0 : set_default_llq_configurations(&llq_config, &get_feat_ctx.llq, use_large_llq_hdr);
2477 : 0 : rc = ena_set_queues_placement_policy(adapter, ena_dev,
2478 : : &get_feat_ctx.llq, &llq_config);
2479 [ # # ]: 0 : if (unlikely(rc)) {
2480 : 0 : PMD_INIT_LOG_LINE(CRIT, "Failed to set placement policy");
2481 : 0 : return rc;
2482 : : }
2483 : :
2484 [ # # ]: 0 : if (ena_dev->tx_mem_queue_type == ENA_ADMIN_PLACEMENT_POLICY_HOST) {
2485 : : queue_type_str = "Regular";
2486 : : } else {
2487 : : queue_type_str = "Low latency";
2488 : 0 : PMD_DRV_LOG_LINE(INFO, "LLQ entry size %uB", llq_config.llq_ring_entry_size_value);
2489 : : }
2490 : 0 : PMD_DRV_LOG_LINE(INFO, "Placement policy: %s", queue_type_str);
2491 : :
2492 : 0 : calc_queue_ctx.ena_dev = ena_dev;
2493 : 0 : calc_queue_ctx.get_feat_ctx = &get_feat_ctx;
2494 : :
2495 : 0 : max_num_io_queues = ena_calc_max_io_queue_num(ena_dev, &get_feat_ctx);
2496 : 0 : rc = ena_calc_io_queue_size(&calc_queue_ctx, use_large_llq_hdr);
2497 [ # # ]: 0 : if (unlikely((rc != 0) || (max_num_io_queues == 0))) {
2498 : : rc = -EFAULT;
2499 : 0 : goto err_device_destroy;
2500 : : }
2501 : :
2502 : 0 : adapter->max_tx_ring_size = calc_queue_ctx.max_tx_queue_size;
2503 : 0 : adapter->max_rx_ring_size = calc_queue_ctx.max_rx_queue_size;
2504 : 0 : adapter->max_tx_sgl_size = calc_queue_ctx.max_tx_sgl_size;
2505 : 0 : adapter->max_rx_sgl_size = calc_queue_ctx.max_rx_sgl_size;
2506 : 0 : adapter->max_num_io_queues = max_num_io_queues;
2507 : :
2508 [ # # ]: 0 : if (ena_dev->tx_mem_queue_type == ENA_ADMIN_PLACEMENT_POLICY_DEV) {
2509 : 0 : disable_meta_caching =
2510 : 0 : !!(get_feat_ctx.llq.accel_mode.u.get.supported_flags &
2511 : : BIT(ENA_ADMIN_DISABLE_META_CACHING));
2512 : : } else {
2513 : : disable_meta_caching = false;
2514 : : }
2515 : :
2516 : : /* prepare ring structures */
2517 : 0 : ena_init_rings(adapter, disable_meta_caching);
2518 : :
2519 : 0 : ena_config_debug_area(adapter);
2520 : :
2521 : : /* Set max MTU for this device */
2522 : 0 : adapter->max_mtu = get_feat_ctx.dev_attr.max_mtu;
2523 : :
2524 : 0 : ena_set_offloads(&adapter->offloads, &get_feat_ctx.offload);
2525 : :
2526 : : /* Copy MAC address and point DPDK to it */
2527 : 0 : eth_dev->data->mac_addrs = (struct rte_ether_addr *)adapter->mac_addr;
2528 : : rte_ether_addr_copy((struct rte_ether_addr *)
2529 : : get_feat_ctx.dev_attr.mac_addr,
2530 : : (struct rte_ether_addr *)adapter->mac_addr);
2531 : :
2532 : 0 : rc = ena_com_rss_init(ena_dev);
2533 [ # # ]: 0 : if (unlikely(rc != 0)) {
2534 : 0 : PMD_DRV_LOG_LINE(ERR, "Failed to initialize RSS in ENA device");
2535 : 0 : goto err_delete_debug_area;
2536 : : }
2537 : :
2538 : 0 : indirect_table_size = ena_rss_get_indirection_table_size(adapter);
2539 [ # # ]: 0 : if (indirect_table_size) {
2540 : 0 : adapter->indirect_table = rte_zmalloc("adapter RSS indirection table",
2541 : : sizeof(u32) * indirect_table_size,
2542 : : RTE_CACHE_LINE_SIZE);
2543 [ # # ]: 0 : if (!adapter->indirect_table) {
2544 : 0 : PMD_DRV_LOG_LINE(ERR,
2545 : : "Failed to allocate memory for RSS indirection table");
2546 : : rc = -ENOMEM;
2547 : 0 : goto err_rss_destroy;
2548 : : }
2549 : : }
2550 : 0 : adapter->drv_stats = rte_zmalloc("adapter stats",
2551 : : sizeof(*adapter->drv_stats),
2552 : : RTE_CACHE_LINE_SIZE);
2553 [ # # ]: 0 : if (!adapter->drv_stats) {
2554 : 0 : PMD_DRV_LOG_LINE(ERR,
2555 : : "Failed to allocate memory for adapter statistics");
2556 : : rc = -ENOMEM;
2557 : 0 : goto err_indirect_table_destroy;
2558 : : }
2559 : :
2560 : : rte_spinlock_init(&adapter->admin_lock);
2561 : :
2562 [ # # ]: 0 : if (!adapter->control_path_poll_interval) {
2563 : : /* Control path interrupt mode */
2564 : 0 : rc = rte_intr_callback_register(intr_handle, ena_control_path_handler, eth_dev);
2565 [ # # ]: 0 : if (unlikely(rc < 0)) {
2566 : 0 : PMD_DRV_LOG_LINE(ERR, "Failed to register control path interrupt");
2567 : 0 : goto err_stats_destroy;
2568 : : }
2569 : 0 : rc = rte_intr_enable(intr_handle);
2570 [ # # ]: 0 : if (unlikely(rc < 0)) {
2571 : 0 : PMD_DRV_LOG_LINE(ERR, "Failed to enable control path interrupt");
2572 : 0 : goto err_control_path_destroy;
2573 : : }
2574 : 0 : ena_com_set_admin_polling_mode(ena_dev, false);
2575 : : } else {
2576 : : /* Control path polling mode */
2577 : 0 : rc = rte_eal_alarm_set(adapter->control_path_poll_interval,
2578 : : ena_control_path_poll_handler, eth_dev);
2579 [ # # ]: 0 : if (unlikely(rc != 0)) {
2580 : 0 : PMD_DRV_LOG_LINE(ERR, "Failed to set control path alarm");
2581 : 0 : goto err_control_path_destroy;
2582 : : }
2583 : : }
2584 : 0 : ena_com_admin_aenq_enable(ena_dev);
2585 : 0 : rte_timer_init(&adapter->timer_wd);
2586 : :
2587 : 0 : adapters_found++;
2588 : 0 : adapter->state = ENA_ADAPTER_STATE_INIT;
2589 : :
2590 : 0 : return 0;
2591 : 0 : err_control_path_destroy:
2592 [ # # ]: 0 : if (!adapter->control_path_poll_interval) {
2593 : 0 : rc = rte_intr_callback_unregister_sync(intr_handle,
2594 : : ena_control_path_handler,
2595 : : eth_dev);
2596 [ # # ]: 0 : if (unlikely(rc < 0))
2597 : 0 : PMD_INIT_LOG_LINE(ERR, "Failed to unregister interrupt handler");
2598 : : }
2599 : 0 : err_stats_destroy:
2600 : 0 : rte_free(adapter->drv_stats);
2601 [ # # ]: 0 : err_indirect_table_destroy:
2602 : : ena_indirect_table_release(adapter);
2603 : 0 : err_rss_destroy:
2604 : 0 : ena_com_rss_destroy(ena_dev);
2605 : 0 : err_delete_debug_area:
2606 : 0 : ena_com_delete_debug_area(ena_dev);
2607 : :
2608 : 0 : err_device_destroy:
2609 : 0 : ena_com_delete_host_info(ena_dev);
2610 : 0 : ena_com_admin_destroy(ena_dev);
2611 : 0 : err_metrics_delete:
2612 : 0 : ena_com_delete_customer_metrics_buffer(ena_dev);
2613 : : err:
2614 : : return rc;
2615 : : }
2616 : :
2617 : 0 : static int eth_ena_dev_uninit(struct rte_eth_dev *eth_dev)
2618 : : {
2619 [ # # # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY)
2620 : : return 0;
2621 : :
2622 : 0 : ena_close(eth_dev);
2623 : :
2624 : 0 : return 0;
2625 : : }
2626 : :
2627 : 0 : static int ena_dev_configure(struct rte_eth_dev *dev)
2628 : : {
2629 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
2630 : : int rc;
2631 : :
2632 : 0 : adapter->state = ENA_ADAPTER_STATE_CONFIG;
2633 : :
2634 [ # # ]: 0 : if (dev->data->dev_conf.rxmode.mq_mode & RTE_ETH_MQ_RX_RSS_FLAG)
2635 : 0 : dev->data->dev_conf.rxmode.offloads |= RTE_ETH_RX_OFFLOAD_RSS_HASH;
2636 : 0 : dev->data->dev_conf.txmode.offloads |= RTE_ETH_TX_OFFLOAD_MULTI_SEGS;
2637 : :
2638 : : /* Scattered Rx cannot be turned off in the HW, so this capability must
2639 : : * be forced.
2640 : : */
2641 : 0 : dev->data->scattered_rx = 1;
2642 : :
2643 : 0 : adapter->last_tx_comp_qid = 0;
2644 : :
2645 : 0 : adapter->missing_tx_completion_budget =
2646 : 0 : RTE_MIN(ENA_MONITORED_TX_QUEUES, dev->data->nb_tx_queues);
2647 : :
2648 : : /* To avoid detection of the spurious Tx completion timeout due to
2649 : : * application not calling the Tx cleanup function, set timeout for the
2650 : : * Tx queue which should be half of the missing completion timeout for a
2651 : : * safety. If there will be a lot of missing Tx completions in the
2652 : : * queue, they will be detected sooner or later.
2653 : : */
2654 : 0 : adapter->tx_cleanup_stall_delay = adapter->missing_tx_completion_to / 2;
2655 : :
2656 : 0 : rc = ena_configure_aenq(adapter);
2657 [ # # ]: 0 : if (rc)
2658 : : return rc;
2659 : :
2660 : 0 : rc = ena_configure_hw_timestamping(adapter);
2661 : :
2662 : 0 : return rc;
2663 : : }
2664 : :
2665 : 0 : static void ena_init_rings(struct ena_adapter *adapter,
2666 : : bool disable_meta_caching)
2667 : : {
2668 : : size_t i;
2669 : :
2670 [ # # ]: 0 : for (i = 0; i < adapter->max_num_io_queues; i++) {
2671 : : struct ena_ring *ring = &adapter->tx_ring[i];
2672 : :
2673 : 0 : ring->configured = 0;
2674 : 0 : ring->type = ENA_RING_TYPE_TX;
2675 : 0 : ring->adapter = adapter;
2676 : 0 : ring->id = i;
2677 : 0 : ring->tx_mem_queue_type = adapter->ena_dev.tx_mem_queue_type;
2678 : 0 : ring->tx_max_header_size = adapter->ena_dev.tx_max_header_size;
2679 : 0 : ring->sgl_size = adapter->max_tx_sgl_size;
2680 : 0 : ring->disable_meta_caching = disable_meta_caching;
2681 : : }
2682 : :
2683 [ # # ]: 0 : for (i = 0; i < adapter->max_num_io_queues; i++) {
2684 : : struct ena_ring *ring = &adapter->rx_ring[i];
2685 : :
2686 : 0 : ring->configured = 0;
2687 : 0 : ring->type = ENA_RING_TYPE_RX;
2688 : 0 : ring->adapter = adapter;
2689 : 0 : ring->id = i;
2690 : 0 : ring->sgl_size = adapter->max_rx_sgl_size;
2691 : : }
2692 : 0 : }
2693 : :
2694 : : static uint64_t ena_get_rx_port_offloads(struct ena_adapter *adapter)
2695 : : {
2696 : : uint64_t port_offloads = 0;
2697 : :
2698 : 0 : if (adapter->offloads.rx_offloads & ENA_L3_IPV4_CSUM)
2699 : : port_offloads |= RTE_ETH_RX_OFFLOAD_IPV4_CKSUM;
2700 : :
2701 [ # # ]: 0 : if (adapter->offloads.rx_offloads &
2702 : : (ENA_L4_IPV4_CSUM | ENA_L4_IPV6_CSUM))
2703 : 0 : port_offloads |=
2704 : : RTE_ETH_RX_OFFLOAD_UDP_CKSUM | RTE_ETH_RX_OFFLOAD_TCP_CKSUM;
2705 : :
2706 [ # # ]: 0 : if (adapter->offloads.rx_offloads & ENA_RX_RSS_HASH)
2707 : 0 : port_offloads |= RTE_ETH_RX_OFFLOAD_RSS_HASH;
2708 : :
2709 : 0 : port_offloads |= RTE_ETH_RX_OFFLOAD_SCATTER;
2710 : :
2711 [ # # ]: 0 : if (adapter->ts.hw_rx_supported)
2712 : 0 : port_offloads |= RTE_ETH_RX_OFFLOAD_TIMESTAMP;
2713 : :
2714 : : return port_offloads;
2715 : : }
2716 : :
2717 : : static uint64_t ena_get_tx_port_offloads(struct ena_adapter *adapter)
2718 : : {
2719 : : uint64_t port_offloads = 0;
2720 : :
2721 : 0 : if (adapter->offloads.tx_offloads & ENA_IPV4_TSO)
2722 : : port_offloads |= RTE_ETH_TX_OFFLOAD_TCP_TSO;
2723 : :
2724 [ # # ]: 0 : if (adapter->offloads.tx_offloads & ENA_L3_IPV4_CSUM)
2725 : 0 : port_offloads |= RTE_ETH_TX_OFFLOAD_IPV4_CKSUM;
2726 [ # # ]: 0 : if (adapter->offloads.tx_offloads &
2727 : : (ENA_L4_IPV4_CSUM_PARTIAL | ENA_L4_IPV4_CSUM |
2728 : : ENA_L4_IPV6_CSUM | ENA_L4_IPV6_CSUM_PARTIAL))
2729 : 0 : port_offloads |=
2730 : : RTE_ETH_TX_OFFLOAD_UDP_CKSUM | RTE_ETH_TX_OFFLOAD_TCP_CKSUM;
2731 : :
2732 : : port_offloads |= RTE_ETH_TX_OFFLOAD_MULTI_SEGS;
2733 : :
2734 : 0 : port_offloads |= RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE;
2735 : :
2736 : : return port_offloads;
2737 : : }
2738 : :
2739 : : static uint64_t ena_get_rx_queue_offloads(struct ena_adapter *adapter)
2740 : : {
2741 : : RTE_SET_USED(adapter);
2742 : :
2743 : : return 0;
2744 : : }
2745 : :
2746 : : static uint64_t ena_get_tx_queue_offloads(struct ena_adapter *adapter)
2747 : : {
2748 : : uint64_t queue_offloads = 0;
2749 : : RTE_SET_USED(adapter);
2750 : :
2751 : : queue_offloads |= RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE;
2752 : :
2753 : : return queue_offloads;
2754 : : }
2755 : :
2756 : 0 : static int ena_infos_get(struct rte_eth_dev *dev,
2757 : : struct rte_eth_dev_info *dev_info)
2758 : : {
2759 : : struct ena_adapter *adapter;
2760 : : struct ena_com_dev *ena_dev;
2761 : :
2762 [ # # ]: 0 : ena_assert_msg(dev->data != NULL, "Uninitialized device\n");
2763 [ # # ]: 0 : ena_assert_msg(dev->data->dev_private != NULL, "Uninitialized device\n");
2764 : : adapter = dev->data->dev_private;
2765 : :
2766 : : ena_dev = &adapter->ena_dev;
2767 : : ena_assert_msg(ena_dev != NULL, "Uninitialized device\n");
2768 : :
2769 [ # # ]: 0 : dev_info->speed_capa =
2770 : : RTE_ETH_LINK_SPEED_1G |
2771 : : RTE_ETH_LINK_SPEED_2_5G |
2772 : : RTE_ETH_LINK_SPEED_5G |
2773 : : RTE_ETH_LINK_SPEED_10G |
2774 : : RTE_ETH_LINK_SPEED_25G |
2775 : : RTE_ETH_LINK_SPEED_40G |
2776 : : RTE_ETH_LINK_SPEED_50G |
2777 : : RTE_ETH_LINK_SPEED_100G |
2778 : : RTE_ETH_LINK_SPEED_200G |
2779 : : RTE_ETH_LINK_SPEED_400G;
2780 : :
2781 : : /* Inform framework about available features */
2782 [ # # ]: 0 : dev_info->rx_offload_capa = ena_get_rx_port_offloads(adapter);
2783 : 0 : dev_info->tx_offload_capa = ena_get_tx_port_offloads(adapter);
2784 : 0 : dev_info->rx_queue_offload_capa = ena_get_rx_queue_offloads(adapter);
2785 : 0 : dev_info->tx_queue_offload_capa = ena_get_tx_queue_offloads(adapter);
2786 : :
2787 : 0 : dev_info->flow_type_rss_offloads = ENA_ALL_RSS_HF;
2788 : 0 : dev_info->hash_key_size = ENA_HASH_KEY_SIZE;
2789 : :
2790 : 0 : dev_info->min_rx_bufsize = ENA_MIN_FRAME_LEN;
2791 : 0 : dev_info->max_rx_pktlen = adapter->max_mtu + RTE_ETHER_HDR_LEN +
2792 : : RTE_ETHER_CRC_LEN;
2793 : 0 : dev_info->min_mtu = ENA_MIN_MTU;
2794 : 0 : dev_info->max_mtu = adapter->max_mtu;
2795 : 0 : dev_info->max_mac_addrs = 1;
2796 : :
2797 : 0 : dev_info->max_rx_queues = adapter->max_num_io_queues;
2798 : 0 : dev_info->max_tx_queues = adapter->max_num_io_queues;
2799 : 0 : dev_info->reta_size = adapter->indirect_table_size;
2800 : :
2801 : 0 : dev_info->rx_desc_lim.nb_max = adapter->max_rx_ring_size;
2802 : 0 : dev_info->rx_desc_lim.nb_min = ENA_MIN_RING_DESC;
2803 : 0 : dev_info->rx_desc_lim.nb_seg_max = RTE_MIN(ENA_PKT_MAX_BUFS,
2804 : : adapter->max_rx_sgl_size);
2805 : 0 : dev_info->rx_desc_lim.nb_mtu_seg_max = RTE_MIN(ENA_PKT_MAX_BUFS,
2806 : : adapter->max_rx_sgl_size);
2807 : :
2808 : 0 : dev_info->tx_desc_lim.nb_max = adapter->max_tx_ring_size;
2809 : 0 : dev_info->tx_desc_lim.nb_min = ENA_MIN_RING_DESC;
2810 : 0 : dev_info->tx_desc_lim.nb_seg_max = RTE_MIN(ENA_PKT_MAX_BUFS,
2811 : : adapter->max_tx_sgl_size);
2812 : 0 : dev_info->tx_desc_lim.nb_mtu_seg_max = RTE_MIN(ENA_PKT_MAX_BUFS,
2813 : : adapter->max_tx_sgl_size);
2814 : :
2815 : 0 : dev_info->default_rxportconf.ring_size = RTE_MIN(ENA_DEFAULT_RING_SIZE,
2816 : : dev_info->rx_desc_lim.nb_max);
2817 : 0 : dev_info->default_txportconf.ring_size = RTE_MIN(ENA_DEFAULT_RING_SIZE,
2818 : : dev_info->tx_desc_lim.nb_max);
2819 : :
2820 : 0 : dev_info->err_handle_mode = RTE_ETH_ERROR_HANDLE_MODE_PASSIVE;
2821 : :
2822 : 0 : return 0;
2823 : : }
2824 : :
2825 : : static inline void ena_init_rx_mbuf(struct rte_mbuf *mbuf, uint16_t len)
2826 : : {
2827 : 0 : mbuf->data_len = len;
2828 : 0 : mbuf->data_off = RTE_PKTMBUF_HEADROOM;
2829 : 0 : mbuf->refcnt = 1;
2830 : 0 : mbuf->next = NULL;
2831 : : }
2832 : :
2833 : 0 : static struct rte_mbuf *ena_rx_mbuf(struct ena_ring *rx_ring,
2834 : : struct ena_com_rx_buf_info *ena_bufs,
2835 : : uint32_t descs,
2836 : : uint16_t *next_to_clean,
2837 : : uint8_t offset)
2838 : : {
2839 : : struct rte_mbuf *mbuf;
2840 : : struct rte_mbuf *mbuf_head;
2841 : : struct ena_rx_buffer *rx_info;
2842 : : int rc;
2843 : : uint16_t ntc, len, req_id, buf = 0;
2844 : :
2845 [ # # ]: 0 : if (unlikely(descs == 0))
2846 : : return NULL;
2847 : :
2848 : 0 : ntc = *next_to_clean;
2849 : :
2850 : 0 : len = ena_bufs[buf].len;
2851 : 0 : req_id = ena_bufs[buf].req_id;
2852 : :
2853 : 0 : rx_info = &rx_ring->rx_buffer_info[req_id];
2854 : :
2855 : 0 : mbuf = rx_info->mbuf;
2856 : : RTE_ASSERT(mbuf != NULL);
2857 : :
2858 : : ena_init_rx_mbuf(mbuf, len);
2859 : :
2860 : : /* Fill the mbuf head with the data specific for 1st segment. */
2861 : : mbuf_head = mbuf;
2862 : 0 : mbuf_head->nb_segs = descs;
2863 : 0 : mbuf_head->port = rx_ring->port_id;
2864 : 0 : mbuf_head->pkt_len = len;
2865 : 0 : mbuf_head->data_off += offset;
2866 : :
2867 : 0 : rx_info->mbuf = NULL;
2868 : 0 : rx_ring->empty_rx_reqs[ntc] = req_id;
2869 : 0 : ntc = ENA_IDX_NEXT_MASKED(ntc, rx_ring->size_mask);
2870 : :
2871 [ # # ]: 0 : while (--descs) {
2872 : 0 : ++buf;
2873 : 0 : len = ena_bufs[buf].len;
2874 : 0 : req_id = ena_bufs[buf].req_id;
2875 : :
2876 : 0 : rx_info = &rx_ring->rx_buffer_info[req_id];
2877 : : RTE_ASSERT(rx_info->mbuf != NULL);
2878 : :
2879 [ # # ]: 0 : if (unlikely(len == 0)) {
2880 : : /*
2881 : : * Some devices can pass descriptor with the length 0.
2882 : : * To avoid confusion, the PMD is simply putting the
2883 : : * descriptor back, as it was never used. We'll avoid
2884 : : * mbuf allocation that way.
2885 : : */
2886 : 0 : rc = ena_add_single_rx_desc(rx_ring->ena_com_io_sq,
2887 : : rx_info->mbuf, req_id);
2888 [ # # ]: 0 : if (unlikely(rc != 0)) {
2889 : : /* Free the mbuf in case of an error. */
2890 [ # # ]: 0 : rte_mbuf_raw_free(rx_info->mbuf);
2891 : : } else {
2892 : : /*
2893 : : * If there was no error, just exit the loop as
2894 : : * 0 length descriptor is always the last one.
2895 : : */
2896 : : break;
2897 : : }
2898 : : } else {
2899 : : /* Create an mbuf chain. */
2900 : 0 : mbuf->next = rx_info->mbuf;
2901 : : mbuf = mbuf->next;
2902 : :
2903 : : ena_init_rx_mbuf(mbuf, len);
2904 : 0 : mbuf_head->pkt_len += len;
2905 : : }
2906 : :
2907 : : /*
2908 : : * Mark the descriptor as depleted and perform necessary
2909 : : * cleanup.
2910 : : * This code will execute in two cases:
2911 : : * 1. Descriptor len was greater than 0 - normal situation.
2912 : : * 2. Descriptor len was 0 and we failed to add the descriptor
2913 : : * to the device. In that situation, we should try to add
2914 : : * the mbuf again in the populate routine and mark the
2915 : : * descriptor as used up by the device.
2916 : : */
2917 : 0 : rx_info->mbuf = NULL;
2918 : 0 : rx_ring->empty_rx_reqs[ntc] = req_id;
2919 : 0 : ntc = ENA_IDX_NEXT_MASKED(ntc, rx_ring->size_mask);
2920 : : }
2921 : :
2922 : 0 : *next_to_clean = ntc;
2923 : :
2924 : 0 : return mbuf_head;
2925 : : }
2926 : :
2927 : 0 : static uint16_t eth_ena_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts,
2928 : : uint16_t nb_pkts)
2929 : : {
2930 : : struct ena_ring *rx_ring = (struct ena_ring *)(rx_queue);
2931 : : unsigned int free_queue_entries;
2932 : 0 : uint16_t next_to_clean = rx_ring->next_to_clean;
2933 : : enum ena_regs_reset_reason_types reset_reason;
2934 : : uint16_t descs_in_use;
2935 : : struct rte_mbuf *mbuf;
2936 : : uint16_t completed;
2937 : : struct ena_com_rx_ctx ena_rx_ctx;
2938 : : int i, rc = 0;
2939 : :
2940 : : #ifdef RTE_ETHDEV_DEBUG_RX
2941 : : /* Check adapter state */
2942 : : if (unlikely(rx_ring->adapter->state != ENA_ADAPTER_STATE_RUNNING)) {
2943 : : PMD_RX_LOG_LINE(ALERT,
2944 : : "Trying to receive pkts while device is NOT running");
2945 : : return 0;
2946 : : }
2947 : : #endif
2948 : :
2949 : 0 : descs_in_use = rx_ring->ring_size -
2950 : 0 : ena_com_free_q_entries(rx_ring->ena_com_io_sq) - 1;
2951 : 0 : nb_pkts = RTE_MIN(descs_in_use, nb_pkts);
2952 : :
2953 [ # # ]: 0 : for (completed = 0; completed < nb_pkts; completed++) {
2954 : 0 : ena_rx_ctx.max_bufs = rx_ring->sgl_size;
2955 : 0 : ena_rx_ctx.ena_bufs = rx_ring->ena_bufs;
2956 : 0 : ena_rx_ctx.descs = 0;
2957 : 0 : ena_rx_ctx.pkt_offset = 0;
2958 : : /* receive packet context */
2959 : 0 : rc = ena_com_rx_pkt(rx_ring->ena_com_io_cq,
2960 : : rx_ring->ena_com_io_sq,
2961 : : &ena_rx_ctx);
2962 [ # # ]: 0 : if (unlikely(rc)) {
2963 : : PMD_RX_LOG_LINE(ERR,
2964 : : "Failed to get the packet from the device, rc: %d",
2965 : : rc);
2966 [ # # # # ]: 0 : switch (rc) {
2967 : 0 : case ENA_COM_NO_SPACE:
2968 : 0 : ++rx_ring->rx_stats.bad_desc_num;
2969 : : reset_reason = ENA_REGS_RESET_TOO_MANY_RX_DESCS;
2970 : 0 : break;
2971 : 0 : case ENA_COM_FAULT:
2972 : 0 : ++rx_ring->rx_stats.bad_desc;
2973 : : reset_reason = ENA_REGS_RESET_RX_DESCRIPTOR_MALFORMED;
2974 : 0 : break;
2975 : 0 : case ENA_COM_EIO:
2976 : 0 : ++rx_ring->rx_stats.bad_req_id;
2977 : : reset_reason = ENA_REGS_RESET_INV_RX_REQ_ID;
2978 : 0 : break;
2979 : 0 : default:
2980 : 0 : ++rx_ring->rx_stats.unknown_error;
2981 : : reset_reason = ENA_REGS_RESET_DRIVER_INVALID_STATE;
2982 : 0 : break;
2983 : : }
2984 [ # # ]: 0 : ena_trigger_reset(rx_ring->adapter, reset_reason);
2985 : 0 : return 0;
2986 : : }
2987 : :
2988 : 0 : mbuf = ena_rx_mbuf(rx_ring,
2989 : : ena_rx_ctx.ena_bufs,
2990 : 0 : ena_rx_ctx.descs,
2991 : : &next_to_clean,
2992 : 0 : ena_rx_ctx.pkt_offset);
2993 [ # # ]: 0 : if (unlikely(mbuf == NULL)) {
2994 [ # # ]: 0 : for (i = 0; i < ena_rx_ctx.descs; ++i) {
2995 : 0 : rx_ring->empty_rx_reqs[next_to_clean] =
2996 : 0 : rx_ring->ena_bufs[i].req_id;
2997 : 0 : next_to_clean = ENA_IDX_NEXT_MASKED(
2998 : : next_to_clean, rx_ring->size_mask);
2999 : : }
3000 : : break;
3001 : : }
3002 : :
3003 : : /* fill mbuf attributes if any */
3004 : 0 : ena_rx_mbuf_prepare(rx_ring, mbuf, &ena_rx_ctx);
3005 : :
3006 [ # # ]: 0 : if (unlikely(mbuf->ol_flags &
3007 : : (RTE_MBUF_F_RX_IP_CKSUM_BAD | RTE_MBUF_F_RX_L4_CKSUM_BAD)))
3008 : 0 : rte_atomic64_inc(&rx_ring->adapter->drv_stats->ierrors);
3009 : :
3010 : 0 : rx_pkts[completed] = mbuf;
3011 : 0 : rx_ring->rx_stats.bytes += mbuf->pkt_len;
3012 : : }
3013 : :
3014 : 0 : rx_ring->rx_stats.cnt += completed;
3015 : 0 : rx_ring->next_to_clean = next_to_clean;
3016 : :
3017 [ # # ]: 0 : free_queue_entries = ena_com_free_q_entries(rx_ring->ena_com_io_sq);
3018 : :
3019 : : /* Burst refill to save doorbells, memory barriers, const interval */
3020 [ # # ]: 0 : if (free_queue_entries >= rx_ring->rx_free_thresh) {
3021 : 0 : ena_populate_rx_queue(rx_ring, free_queue_entries);
3022 : : }
3023 : :
3024 : : return completed;
3025 : : }
3026 : :
3027 : : static uint16_t
3028 : 0 : eth_ena_prep_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
3029 : : uint16_t nb_pkts)
3030 : : {
3031 : : int32_t ret;
3032 : : uint32_t i;
3033 : : struct rte_mbuf *m;
3034 : : struct ena_ring *tx_ring = (struct ena_ring *)(tx_queue);
3035 : 0 : struct ena_adapter *adapter = tx_ring->adapter;
3036 : : struct rte_ipv4_hdr *ip_hdr;
3037 : : uint64_t ol_flags;
3038 : : uint64_t l4_csum_flag;
3039 : : uint64_t dev_offload_capa;
3040 : : uint16_t frag_field;
3041 : : bool need_pseudo_csum;
3042 : :
3043 : 0 : dev_offload_capa = adapter->offloads.tx_offloads;
3044 [ # # ]: 0 : for (i = 0; i != nb_pkts; i++) {
3045 : 0 : m = tx_pkts[i];
3046 : 0 : ol_flags = m->ol_flags;
3047 : :
3048 : : /* Check if any offload flag was set */
3049 [ # # ]: 0 : if (ol_flags == 0)
3050 : 0 : continue;
3051 : :
3052 : 0 : l4_csum_flag = ol_flags & RTE_MBUF_F_TX_L4_MASK;
3053 : : /* SCTP checksum offload is not supported by the ENA. */
3054 [ # # # # ]: 0 : if ((ol_flags & ENA_TX_OFFLOAD_NOTSUP_MASK) ||
3055 : : l4_csum_flag == RTE_MBUF_F_TX_SCTP_CKSUM) {
3056 : : PMD_TX_LOG_LINE(DEBUG,
3057 : : "mbuf[%" PRIu32 "] has unsupported offloads flags set: 0x%" PRIu64,
3058 : : i, ol_flags);
3059 : 0 : rte_errno = ENOTSUP;
3060 : 0 : return i;
3061 : : }
3062 : :
3063 [ # # # # : 0 : if (unlikely(m->nb_segs >= tx_ring->sgl_size &&
# # # # ]
3064 : : !(tx_ring->tx_mem_queue_type == ENA_ADMIN_PLACEMENT_POLICY_DEV &&
3065 : : m->nb_segs == tx_ring->sgl_size &&
3066 : : m->data_len < tx_ring->tx_max_header_size))) {
3067 : : PMD_TX_LOG_LINE(DEBUG,
3068 : : "mbuf[%" PRIu32 "] has too many segments: %" PRIu16,
3069 : : i, m->nb_segs);
3070 : 0 : rte_errno = EINVAL;
3071 : 0 : return i;
3072 : : }
3073 : :
3074 : : #ifdef RTE_LIBRTE_ETHDEV_DEBUG
3075 : : /* Check if requested offload is also enabled for the queue */
3076 : : if ((ol_flags & RTE_MBUF_F_TX_IP_CKSUM &&
3077 : : !(tx_ring->offloads & RTE_ETH_TX_OFFLOAD_IPV4_CKSUM)) ||
3078 : : (l4_csum_flag == RTE_MBUF_F_TX_TCP_CKSUM &&
3079 : : !(tx_ring->offloads & RTE_ETH_TX_OFFLOAD_TCP_CKSUM)) ||
3080 : : (l4_csum_flag == RTE_MBUF_F_TX_UDP_CKSUM &&
3081 : : !(tx_ring->offloads & RTE_ETH_TX_OFFLOAD_UDP_CKSUM))) {
3082 : : PMD_TX_LOG_LINE(DEBUG,
3083 : : "mbuf[%" PRIu32 "]: requested offloads: %" PRIu16 " are not enabled for the queue[%u]",
3084 : : i, m->nb_segs, tx_ring->id);
3085 : : rte_errno = EINVAL;
3086 : : return i;
3087 : : }
3088 : :
3089 : : /* The caller is obligated to set l2 and l3 len if any cksum
3090 : : * offload is enabled.
3091 : : */
3092 : : if (unlikely(ol_flags & (RTE_MBUF_F_TX_IP_CKSUM | RTE_MBUF_F_TX_L4_MASK) &&
3093 : : (m->l2_len == 0 || m->l3_len == 0))) {
3094 : : PMD_TX_LOG_LINE(DEBUG,
3095 : : "mbuf[%" PRIu32 "]: l2_len or l3_len values are 0 while the offload was requested",
3096 : : i);
3097 : : rte_errno = EINVAL;
3098 : : return i;
3099 : : }
3100 : : ret = rte_validate_tx_offload(m);
3101 : : if (ret != 0) {
3102 : : rte_errno = -ret;
3103 : : return i;
3104 : : }
3105 : : #endif
3106 : :
3107 : : /* Verify HW support for requested offloads and determine if
3108 : : * pseudo header checksum is needed.
3109 : : */
3110 : : need_pseudo_csum = false;
3111 [ # # ]: 0 : if (ol_flags & RTE_MBUF_F_TX_IPV4) {
3112 [ # # # # ]: 0 : if (ol_flags & RTE_MBUF_F_TX_IP_CKSUM &&
3113 : : !(dev_offload_capa & ENA_L3_IPV4_CSUM)) {
3114 : 0 : rte_errno = ENOTSUP;
3115 : 0 : return i;
3116 : : }
3117 : :
3118 [ # # # # ]: 0 : if (ol_flags & RTE_MBUF_F_TX_TCP_SEG &&
3119 : : !(dev_offload_capa & ENA_IPV4_TSO)) {
3120 : 0 : rte_errno = ENOTSUP;
3121 : 0 : return i;
3122 : : }
3123 : :
3124 : : /* Check HW capabilities and if pseudo csum is needed
3125 : : * for L4 offloads.
3126 : : */
3127 [ # # # # ]: 0 : if (l4_csum_flag != RTE_MBUF_F_TX_L4_NO_CKSUM &&
3128 : : !(dev_offload_capa & ENA_L4_IPV4_CSUM)) {
3129 [ # # ]: 0 : if (dev_offload_capa &
3130 : : ENA_L4_IPV4_CSUM_PARTIAL) {
3131 : : need_pseudo_csum = true;
3132 : : } else {
3133 : 0 : rte_errno = ENOTSUP;
3134 : 0 : return i;
3135 : : }
3136 : : }
3137 : :
3138 : : /* Parse the DF flag */
3139 : 0 : ip_hdr = rte_pktmbuf_mtod_offset(m,
3140 : : struct rte_ipv4_hdr *, m->l2_len);
3141 [ # # ]: 0 : frag_field = rte_be_to_cpu_16(ip_hdr->fragment_offset);
3142 [ # # ]: 0 : if (frag_field & RTE_IPV4_HDR_DF_FLAG) {
3143 : 0 : m->packet_type |= RTE_PTYPE_L4_NONFRAG;
3144 [ # # ]: 0 : } else if (ol_flags & RTE_MBUF_F_TX_TCP_SEG) {
3145 : : /* In case we are supposed to TSO and have DF
3146 : : * not set (DF=0) hardware must be provided with
3147 : : * partial checksum.
3148 : : */
3149 : : need_pseudo_csum = true;
3150 : : }
3151 [ # # ]: 0 : } else if (ol_flags & RTE_MBUF_F_TX_IPV6) {
3152 : : /* There is no support for IPv6 TSO as for now. */
3153 [ # # ]: 0 : if (ol_flags & RTE_MBUF_F_TX_TCP_SEG) {
3154 : 0 : rte_errno = ENOTSUP;
3155 : 0 : return i;
3156 : : }
3157 : :
3158 : : /* Check HW capabilities and if pseudo csum is needed */
3159 [ # # # # ]: 0 : if (l4_csum_flag != RTE_MBUF_F_TX_L4_NO_CKSUM &&
3160 : : !(dev_offload_capa & ENA_L4_IPV6_CSUM)) {
3161 [ # # ]: 0 : if (dev_offload_capa &
3162 : : ENA_L4_IPV6_CSUM_PARTIAL) {
3163 : : need_pseudo_csum = true;
3164 : : } else {
3165 : 0 : rte_errno = ENOTSUP;
3166 : 0 : return i;
3167 : : }
3168 : : }
3169 : : }
3170 : :
3171 [ # # ]: 0 : if (need_pseudo_csum) {
3172 : 0 : ret = rte_net_intel_cksum_flags_prepare(m, ol_flags);
3173 [ # # ]: 0 : if (ret != 0) {
3174 : 0 : rte_errno = -ret;
3175 : 0 : return i;
3176 : : }
3177 : : }
3178 : : }
3179 : :
3180 : 0 : return i;
3181 : : }
3182 : :
3183 : 0 : static void ena_tx_map_mbuf(struct ena_ring *tx_ring,
3184 : : struct ena_tx_buffer *tx_info,
3185 : : struct rte_mbuf *mbuf,
3186 : : void **push_header,
3187 : : uint16_t *header_len)
3188 : : {
3189 : : struct ena_com_buf *ena_buf;
3190 : : uint16_t delta, seg_len, push_len;
3191 : :
3192 : : delta = 0;
3193 : 0 : seg_len = mbuf->data_len;
3194 : :
3195 : 0 : tx_info->mbuf = mbuf;
3196 : 0 : ena_buf = tx_info->bufs;
3197 : :
3198 [ # # ]: 0 : if (tx_ring->tx_mem_queue_type == ENA_ADMIN_PLACEMENT_POLICY_DEV) {
3199 : : /*
3200 : : * Tx header might be (and will be in most cases) smaller than
3201 : : * tx_max_header_size. But it's not an issue to send more data
3202 : : * to the device, than actually needed if the mbuf size is
3203 : : * greater than tx_max_header_size.
3204 : : */
3205 : 0 : push_len = RTE_MIN(mbuf->pkt_len, tx_ring->tx_max_header_size);
3206 : 0 : *header_len = push_len;
3207 : :
3208 [ # # ]: 0 : if (likely(push_len <= seg_len)) {
3209 : : /* If the push header is in the single segment, then
3210 : : * just point it to the 1st mbuf data.
3211 : : */
3212 : 0 : *push_header = rte_pktmbuf_mtod(mbuf, uint8_t *);
3213 : : } else {
3214 : : /* If the push header lays in the several segments, copy
3215 : : * it to the intermediate buffer.
3216 : : */
3217 : 0 : rte_pktmbuf_read(mbuf, 0, push_len,
3218 : 0 : tx_ring->push_buf_intermediate_buf);
3219 : 0 : *push_header = tx_ring->push_buf_intermediate_buf;
3220 : 0 : delta = push_len - seg_len;
3221 : : }
3222 : : } else {
3223 : 0 : *push_header = NULL;
3224 : 0 : *header_len = 0;
3225 : : push_len = 0;
3226 : : }
3227 : :
3228 : : /* Process first segment taking into consideration pushed header */
3229 [ # # ]: 0 : if (seg_len > push_len) {
3230 : 0 : ena_buf->paddr = mbuf->buf_iova +
3231 : 0 : mbuf->data_off +
3232 : : push_len;
3233 : 0 : ena_buf->len = seg_len - push_len;
3234 : 0 : ena_buf++;
3235 : 0 : tx_info->num_of_bufs++;
3236 : : }
3237 : :
3238 [ # # ]: 0 : while ((mbuf = mbuf->next) != NULL) {
3239 : 0 : seg_len = mbuf->data_len;
3240 : :
3241 : : /* Skip mbufs if whole data is pushed as a header */
3242 [ # # ]: 0 : if (unlikely(delta > seg_len)) {
3243 : 0 : delta -= seg_len;
3244 : 0 : continue;
3245 : : }
3246 : :
3247 : 0 : ena_buf->paddr = mbuf->buf_iova + mbuf->data_off + delta;
3248 : 0 : ena_buf->len = seg_len - delta;
3249 : 0 : ena_buf++;
3250 : 0 : tx_info->num_of_bufs++;
3251 : :
3252 : : delta = 0;
3253 : : }
3254 : 0 : }
3255 : :
3256 : 0 : static int ena_xmit_mbuf(struct ena_ring *tx_ring, struct rte_mbuf *mbuf)
3257 : : {
3258 : : struct ena_tx_buffer *tx_info;
3259 : 0 : struct ena_com_tx_ctx ena_tx_ctx = { { 0 } };
3260 : : uint16_t next_to_use;
3261 : : uint16_t header_len;
3262 : : uint16_t req_id;
3263 : : void *push_header;
3264 : : int nb_hw_desc;
3265 : : int rc;
3266 : :
3267 : : /* Checking for space for 2 additional metadata descriptors due to
3268 : : * possible header split and metadata descriptor
3269 : : */
3270 [ # # ]: 0 : if (!ena_com_sq_have_enough_space(tx_ring->ena_com_io_sq,
3271 [ # # ]: 0 : mbuf->nb_segs + 2)) {
3272 : : PMD_TX_LOG_LINE(DEBUG, "Not enough space in the tx queue");
3273 : : return ENA_COM_NO_MEM;
3274 : : }
3275 : :
3276 : 0 : next_to_use = tx_ring->next_to_use;
3277 : :
3278 : 0 : req_id = tx_ring->empty_tx_reqs[next_to_use];
3279 : 0 : tx_info = &tx_ring->tx_buffer_info[req_id];
3280 : 0 : tx_info->num_of_bufs = 0;
3281 : : RTE_ASSERT(tx_info->mbuf == NULL);
3282 : :
3283 : 0 : ena_tx_map_mbuf(tx_ring, tx_info, mbuf, &push_header, &header_len);
3284 : :
3285 : 0 : ena_tx_ctx.ena_bufs = tx_info->bufs;
3286 : 0 : ena_tx_ctx.push_header = push_header;
3287 : 0 : ena_tx_ctx.num_bufs = tx_info->num_of_bufs;
3288 : 0 : ena_tx_ctx.req_id = req_id;
3289 : 0 : ena_tx_ctx.header_len = header_len;
3290 : :
3291 : : /* Set Tx offloads flags, if applicable */
3292 : 0 : ena_tx_mbuf_prepare(mbuf, &ena_tx_ctx, tx_ring->offloads,
3293 : 0 : tx_ring->disable_meta_caching);
3294 : :
3295 [ # # ]: 0 : if (unlikely(ena_com_is_doorbell_needed(tx_ring->ena_com_io_sq,
3296 : : &ena_tx_ctx))) {
3297 : : PMD_TX_LOG_LINE(DEBUG,
3298 : : "LLQ Tx max burst size of queue %d achieved, writing doorbell to send burst",
3299 : : tx_ring->id);
3300 : : ena_com_write_tx_sq_doorbell(tx_ring->ena_com_io_sq);
3301 : 0 : tx_ring->tx_stats.doorbells++;
3302 : 0 : tx_ring->pkts_without_db = false;
3303 : : }
3304 : :
3305 : : /* prepare the packet's descriptors to dma engine */
3306 : 0 : rc = ena_com_prepare_tx(tx_ring->ena_com_io_sq, &ena_tx_ctx,
3307 : : &nb_hw_desc);
3308 [ # # ]: 0 : if (unlikely(rc)) {
3309 : 0 : PMD_DRV_LOG_LINE(ERR, "Failed to prepare Tx buffers, rc: %d", rc);
3310 : 0 : ++tx_ring->tx_stats.prepare_ctx_err;
3311 [ # # ]: 0 : ena_trigger_reset(tx_ring->adapter,
3312 : : ENA_REGS_RESET_DRIVER_INVALID_STATE);
3313 : 0 : return rc;
3314 : : }
3315 : :
3316 : 0 : tx_info->tx_descs = nb_hw_desc;
3317 : 0 : tx_info->timestamp = rte_get_timer_cycles();
3318 : :
3319 : 0 : tx_ring->tx_stats.cnt++;
3320 : 0 : tx_ring->tx_stats.bytes += mbuf->pkt_len;
3321 : :
3322 : 0 : tx_ring->next_to_use = ENA_IDX_NEXT_MASKED(next_to_use,
3323 : : tx_ring->size_mask);
3324 : :
3325 : 0 : return 0;
3326 : : }
3327 : :
3328 : 0 : static int ena_tx_cleanup(void *txp, uint32_t free_pkt_cnt)
3329 : : {
3330 : : struct rte_mbuf *pkts_to_clean[ENA_CLEANUP_BUF_THRESH];
3331 : : struct ena_ring *tx_ring = (struct ena_ring *)txp;
3332 : : size_t mbuf_cnt = 0;
3333 : : size_t pkt_cnt = 0;
3334 : 0 : uint64_t hw_timestamp = 0;
3335 : : unsigned int total_tx_descs = 0;
3336 : : unsigned int total_tx_pkts = 0;
3337 : : uint16_t cleanup_budget;
3338 : 0 : uint16_t next_to_clean = tx_ring->next_to_clean;
3339 : 0 : bool fast_free = tx_ring->offloads & RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE;
3340 : :
3341 : : /*
3342 : : * If free_pkt_cnt is equal to 0, it means that the user requested
3343 : : * full cleanup, so attempt to release all Tx descriptors
3344 : : * (ring_size - 1 -> size_mask)
3345 : : */
3346 [ # # ]: 0 : cleanup_budget = (free_pkt_cnt == 0) ? tx_ring->size_mask : free_pkt_cnt;
3347 : :
3348 [ # # ]: 0 : while (likely(total_tx_pkts < cleanup_budget)) {
3349 : : struct rte_mbuf *mbuf;
3350 : : struct ena_tx_buffer *tx_info;
3351 : : uint16_t req_id;
3352 : :
3353 [ # # ]: 0 : if (ena_com_tx_comp_metadata_get(tx_ring->ena_com_io_cq,
3354 : : &req_id,
3355 : : &hw_timestamp) != 0)
3356 : : break;
3357 : :
3358 [ # # # # ]: 0 : if (unlikely(validate_tx_req_id(tx_ring, req_id) != 0))
3359 : : break;
3360 : :
3361 : : /* Get Tx info & store how many descs were processed */
3362 : 0 : tx_info = &tx_ring->tx_buffer_info[req_id];
3363 : 0 : tx_info->timestamp = 0;
3364 : :
3365 : 0 : mbuf = tx_info->mbuf;
3366 [ # # ]: 0 : if (fast_free) {
3367 : 0 : pkts_to_clean[pkt_cnt++] = mbuf;
3368 : 0 : mbuf_cnt += mbuf->nb_segs;
3369 [ # # ]: 0 : if (mbuf_cnt >= ENA_CLEANUP_BUF_THRESH) {
3370 : 0 : rte_pktmbuf_free_bulk(pkts_to_clean, pkt_cnt);
3371 : : mbuf_cnt = 0;
3372 : : pkt_cnt = 0;
3373 : : }
3374 : : } else {
3375 : 0 : rte_pktmbuf_free(mbuf);
3376 : : }
3377 : :
3378 : 0 : tx_info->mbuf = NULL;
3379 : 0 : tx_ring->empty_tx_reqs[next_to_clean] = req_id;
3380 : :
3381 : 0 : total_tx_descs += tx_info->tx_descs;
3382 : 0 : total_tx_pkts++;
3383 : :
3384 : : /* Put back descriptor to the ring for reuse */
3385 : 0 : next_to_clean = ENA_IDX_NEXT_MASKED(next_to_clean,
3386 : : tx_ring->size_mask);
3387 : : }
3388 : :
3389 [ # # ]: 0 : if (likely(total_tx_descs > 0)) {
3390 : : /* acknowledge completion of sent packets */
3391 : 0 : tx_ring->next_to_clean = next_to_clean;
3392 : 0 : ena_com_comp_ack(tx_ring->ena_com_io_sq, total_tx_descs);
3393 : : }
3394 : :
3395 [ # # ]: 0 : if (mbuf_cnt != 0)
3396 : 0 : rte_pktmbuf_free_bulk(pkts_to_clean, pkt_cnt);
3397 : :
3398 : : /* Notify completion handler that full cleanup was performed */
3399 [ # # # # ]: 0 : if (free_pkt_cnt == 0 || total_tx_pkts < cleanup_budget)
3400 : 0 : tx_ring->last_cleanup_ticks = rte_get_timer_cycles();
3401 : :
3402 : 0 : return total_tx_pkts;
3403 : : }
3404 : :
3405 : 0 : static uint16_t eth_ena_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
3406 : : uint16_t nb_pkts)
3407 : : {
3408 : : struct ena_ring *tx_ring = (struct ena_ring *)(tx_queue);
3409 : : int available_desc;
3410 : : uint16_t sent_idx = 0;
3411 : :
3412 : : #ifdef RTE_ETHDEV_DEBUG_TX
3413 : : /* Check adapter state */
3414 : : if (unlikely(tx_ring->adapter->state != ENA_ADAPTER_STATE_RUNNING)) {
3415 : : PMD_TX_LOG_LINE(ALERT,
3416 : : "Trying to xmit pkts while device is NOT running");
3417 : : return 0;
3418 : : }
3419 : : #endif
3420 : :
3421 [ # # ]: 0 : available_desc = ena_com_free_q_entries(tx_ring->ena_com_io_sq);
3422 [ # # ]: 0 : if (available_desc < tx_ring->tx_free_thresh)
3423 : 0 : ena_tx_cleanup((void *)tx_ring, 0);
3424 : :
3425 [ # # ]: 0 : for (sent_idx = 0; sent_idx < nb_pkts; sent_idx++) {
3426 [ # # ]: 0 : if (ena_xmit_mbuf(tx_ring, tx_pkts[sent_idx]))
3427 : : break;
3428 : 0 : tx_ring->pkts_without_db = true;
3429 : 0 : rte_prefetch0(tx_pkts[ENA_IDX_ADD_MASKED(sent_idx, 4,
3430 : : tx_ring->size_mask)]);
3431 : : }
3432 : :
3433 : : /* If there are ready packets to be xmitted... */
3434 [ # # ]: 0 : if (likely(tx_ring->pkts_without_db)) {
3435 : : /* ...let HW do its best :-) */
3436 : 0 : ena_com_write_tx_sq_doorbell(tx_ring->ena_com_io_sq);
3437 : 0 : tx_ring->tx_stats.doorbells++;
3438 : 0 : tx_ring->pkts_without_db = false;
3439 : : }
3440 : :
3441 : 0 : tx_ring->tx_stats.available_desc =
3442 : 0 : ena_com_free_q_entries(tx_ring->ena_com_io_sq);
3443 : 0 : tx_ring->tx_stats.tx_poll++;
3444 : :
3445 : 0 : return sent_idx;
3446 : : }
3447 : :
3448 [ # # ]: 0 : static void ena_copy_customer_metrics(struct ena_adapter *adapter, uint64_t *buf,
3449 : : size_t num_metrics)
3450 : : {
3451 : : struct ena_com_dev *ena_dev = &adapter->ena_dev;
3452 : : int rc;
3453 : :
3454 [ # # ]: 0 : if (ena_com_get_cap(ena_dev, ENA_ADMIN_CUSTOMER_METRICS)) {
3455 [ # # ]: 0 : if (num_metrics != ENA_STATS_ARRAY_METRICS) {
3456 : 0 : PMD_DRV_LOG_LINE(ERR, "Detected discrepancy in the number of customer metrics");
3457 : 0 : return;
3458 : : }
3459 : 0 : rte_spinlock_lock(&adapter->admin_lock);
3460 [ # # # # : 0 : rc = ENA_PROXY(adapter,
# # # # ]
3461 : : ena_com_get_customer_metrics,
3462 : : &adapter->ena_dev,
3463 : : (char *)buf,
3464 : : num_metrics * sizeof(uint64_t));
3465 : : rte_spinlock_unlock(&adapter->admin_lock);
3466 [ # # ]: 0 : if (rc != 0) {
3467 : 0 : PMD_DRV_LOG_LINE(WARNING, "Failed to get customer metrics, rc: %d", rc);
3468 : 0 : return;
3469 : : }
3470 : :
3471 [ # # ]: 0 : } else if (ena_com_get_cap(ena_dev, ENA_ADMIN_ENI_STATS)) {
3472 [ # # ]: 0 : if (num_metrics != ENA_STATS_ARRAY_METRICS_LEGACY) {
3473 : 0 : PMD_DRV_LOG_LINE(ERR, "Detected discrepancy in the number of legacy metrics");
3474 : 0 : return;
3475 : : }
3476 : :
3477 : 0 : rte_spinlock_lock(&adapter->admin_lock);
3478 [ # # # # : 0 : rc = ENA_PROXY(adapter,
# # # # ]
3479 : : ena_com_get_eni_stats,
3480 : : &adapter->ena_dev,
3481 : : (struct ena_admin_eni_stats *)buf);
3482 : : rte_spinlock_unlock(&adapter->admin_lock);
3483 [ # # ]: 0 : if (rc != 0) {
3484 : 0 : PMD_DRV_LOG_LINE(WARNING,
3485 : : "Failed to get ENI metrics, rc: %d", rc);
3486 : 0 : return;
3487 : : }
3488 : : }
3489 : : }
3490 : :
3491 [ # # ]: 0 : static void ena_copy_ena_srd_info(struct ena_adapter *adapter,
3492 : : struct ena_stats_srd *srd_info)
3493 : : {
3494 : : int rc;
3495 : :
3496 [ # # ]: 0 : if (!ena_com_get_cap(&adapter->ena_dev, ENA_ADMIN_ENA_SRD_INFO))
3497 : : return;
3498 : :
3499 : 0 : rte_spinlock_lock(&adapter->admin_lock);
3500 [ # # # # : 0 : rc = ENA_PROXY(adapter,
# # # # ]
3501 : : ena_com_get_ena_srd_info,
3502 : : &adapter->ena_dev,
3503 : : (struct ena_admin_ena_srd_info *)srd_info);
3504 : : rte_spinlock_unlock(&adapter->admin_lock);
3505 [ # # ]: 0 : if (rc != ENA_COM_OK && rc != ENA_COM_UNSUPPORTED) {
3506 : 0 : PMD_DRV_LOG_LINE(WARNING,
3507 : : "Failed to get ENA express srd info, rc: %d", rc);
3508 : 0 : return;
3509 : : }
3510 : : }
3511 : :
3512 : : /**
3513 : : * DPDK callback to retrieve names of extended device statistics
3514 : : *
3515 : : * @param dev
3516 : : * Pointer to Ethernet device structure.
3517 : : * @param[out] xstats_names
3518 : : * Buffer to insert names into.
3519 : : * @param n
3520 : : * Number of names.
3521 : : *
3522 : : * @return
3523 : : * Number of xstats names.
3524 : : */
3525 : 0 : static int ena_xstats_get_names(struct rte_eth_dev *dev,
3526 : : struct rte_eth_xstat_name *xstats_names,
3527 : : unsigned int n)
3528 : : {
3529 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
3530 : : unsigned int xstats_count = ena_xstats_calc_num(dev->data);
3531 : : unsigned int stat, i, count = 0;
3532 : :
3533 [ # # ]: 0 : if (n < xstats_count || !xstats_names)
3534 : 0 : return xstats_count;
3535 : :
3536 [ # # ]: 0 : for (stat = 0; stat < ENA_STATS_ARRAY_GLOBAL; stat++, count++)
3537 : 0 : strcpy(xstats_names[count].name,
3538 : 0 : ena_stats_global_strings[stat].name);
3539 : :
3540 [ # # ]: 0 : for (stat = 0; stat < adapter->metrics_num; stat++, count++)
3541 : 0 : rte_strscpy(xstats_names[count].name,
3542 : 0 : ena_stats_metrics_strings[stat].name,
3543 : : RTE_ETH_XSTATS_NAME_SIZE);
3544 [ # # ]: 0 : for (stat = 0; stat < ENA_STATS_ARRAY_ENA_SRD; stat++, count++)
3545 : 0 : rte_strscpy(xstats_names[count].name,
3546 : 0 : ena_stats_srd_strings[stat].name,
3547 : : RTE_ETH_XSTATS_NAME_SIZE);
3548 : :
3549 [ # # ]: 0 : for (stat = 0; stat < ENA_STATS_ARRAY_RX; stat++)
3550 [ # # ]: 0 : for (i = 0; i < dev->data->nb_rx_queues; i++, count++)
3551 : 0 : snprintf(xstats_names[count].name,
3552 : : sizeof(xstats_names[count].name),
3553 : : "rx_q%d_%s", i,
3554 : 0 : ena_stats_rx_strings[stat].name);
3555 : :
3556 [ # # ]: 0 : for (stat = 0; stat < ENA_STATS_ARRAY_TX; stat++)
3557 [ # # ]: 0 : for (i = 0; i < dev->data->nb_tx_queues; i++, count++)
3558 : 0 : snprintf(xstats_names[count].name,
3559 : : sizeof(xstats_names[count].name),
3560 : : "tx_q%d_%s", i,
3561 : 0 : ena_stats_tx_strings[stat].name);
3562 : :
3563 : 0 : return xstats_count;
3564 : : }
3565 : :
3566 : : /**
3567 : : * DPDK callback to retrieve names of extended device statistics for the given
3568 : : * ids.
3569 : : *
3570 : : * @param dev
3571 : : * Pointer to Ethernet device structure.
3572 : : * @param[out] xstats_names
3573 : : * Buffer to insert names into.
3574 : : * @param ids
3575 : : * IDs array for which the names should be retrieved.
3576 : : * @param size
3577 : : * Number of ids.
3578 : : *
3579 : : * @return
3580 : : * Positive value: number of xstats names. Negative value: error code.
3581 : : */
3582 : 0 : static int ena_xstats_get_names_by_id(struct rte_eth_dev *dev,
3583 : : const uint64_t *ids,
3584 : : struct rte_eth_xstat_name *xstats_names,
3585 : : unsigned int size)
3586 : : {
3587 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
3588 : 0 : uint64_t xstats_count = ena_xstats_calc_num(dev->data);
3589 : : uint64_t id, qid;
3590 : : unsigned int i;
3591 : :
3592 [ # # ]: 0 : if (xstats_names == NULL)
3593 : 0 : return xstats_count;
3594 : :
3595 [ # # ]: 0 : for (i = 0; i < size; ++i) {
3596 : 0 : id = ids[i];
3597 [ # # ]: 0 : if (id > xstats_count) {
3598 : 0 : PMD_DRV_LOG_LINE(ERR,
3599 : : "ID value out of range: id=%" PRIu64 ", xstats_num=%" PRIu64,
3600 : : id, xstats_count);
3601 : 0 : return -EINVAL;
3602 : : }
3603 : :
3604 [ # # ]: 0 : if (id < ENA_STATS_ARRAY_GLOBAL) {
3605 : 0 : strcpy(xstats_names[i].name,
3606 : 0 : ena_stats_global_strings[id].name);
3607 : 0 : continue;
3608 : : }
3609 : :
3610 : 0 : id -= ENA_STATS_ARRAY_GLOBAL;
3611 [ # # ]: 0 : if (id < adapter->metrics_num) {
3612 : 0 : rte_strscpy(xstats_names[i].name,
3613 : 0 : ena_stats_metrics_strings[id].name,
3614 : : RTE_ETH_XSTATS_NAME_SIZE);
3615 : 0 : continue;
3616 : : }
3617 : :
3618 : 0 : id -= adapter->metrics_num;
3619 : :
3620 [ # # ]: 0 : if (id < ENA_STATS_ARRAY_ENA_SRD) {
3621 : 0 : rte_strscpy(xstats_names[i].name,
3622 : 0 : ena_stats_srd_strings[id].name,
3623 : : RTE_ETH_XSTATS_NAME_SIZE);
3624 : 0 : continue;
3625 : : }
3626 : 0 : id -= ENA_STATS_ARRAY_ENA_SRD;
3627 : :
3628 [ # # ]: 0 : if (id < ENA_STATS_ARRAY_RX) {
3629 : 0 : qid = id / dev->data->nb_rx_queues;
3630 : 0 : id %= dev->data->nb_rx_queues;
3631 : 0 : snprintf(xstats_names[i].name,
3632 : : sizeof(xstats_names[i].name),
3633 : : "rx_q%" PRIu64 "d_%s",
3634 : 0 : qid, ena_stats_rx_strings[id].name);
3635 : 0 : continue;
3636 : : }
3637 : :
3638 : 0 : id -= ENA_STATS_ARRAY_RX;
3639 : : /* Although this condition is not needed, it was added for
3640 : : * compatibility if new xstat structure would be ever added.
3641 : : */
3642 [ # # ]: 0 : if (id < ENA_STATS_ARRAY_TX) {
3643 : 0 : qid = id / dev->data->nb_tx_queues;
3644 : 0 : id %= dev->data->nb_tx_queues;
3645 : 0 : snprintf(xstats_names[i].name,
3646 : : sizeof(xstats_names[i].name),
3647 : : "tx_q%" PRIu64 "_%s",
3648 : 0 : qid, ena_stats_tx_strings[id].name);
3649 : 0 : continue;
3650 : : }
3651 : : }
3652 : :
3653 : 0 : return i;
3654 : : }
3655 : :
3656 : : /**
3657 : : * DPDK callback to get extended device statistics.
3658 : : *
3659 : : * @param dev
3660 : : * Pointer to Ethernet device structure.
3661 : : * @param[out] stats
3662 : : * Stats table output buffer.
3663 : : * @param n
3664 : : * The size of the stats table.
3665 : : *
3666 : : * @return
3667 : : * Number of xstats on success, negative on failure.
3668 : : */
3669 : 0 : static int ena_xstats_get(struct rte_eth_dev *dev,
3670 : : struct rte_eth_xstat *xstats,
3671 : : unsigned int n)
3672 : : {
3673 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
3674 : : unsigned int xstats_count = ena_xstats_calc_num(dev->data);
3675 : : unsigned int stat, i, count = 0;
3676 : : int stat_offset;
3677 : : void *stats_begin;
3678 : : uint64_t metrics_stats[ENA_MAX_CUSTOMER_METRICS];
3679 : 0 : struct ena_stats_srd srd_info = {0};
3680 : :
3681 [ # # ]: 0 : if (n < xstats_count)
3682 : 0 : return xstats_count;
3683 : :
3684 [ # # ]: 0 : if (!xstats)
3685 : : return 0;
3686 : :
3687 [ # # ]: 0 : for (stat = 0; stat < ENA_STATS_ARRAY_GLOBAL; stat++, count++) {
3688 : 0 : stat_offset = ena_stats_global_strings[stat].stat_offset;
3689 : 0 : stats_begin = &adapter->dev_stats;
3690 : :
3691 : 0 : xstats[count].id = count;
3692 : 0 : xstats[count].value = *((uint64_t *)
3693 : : ((char *)stats_begin + stat_offset));
3694 : : }
3695 : :
3696 : 0 : ena_copy_customer_metrics(adapter, metrics_stats, adapter->metrics_num);
3697 : : stats_begin = metrics_stats;
3698 [ # # ]: 0 : for (stat = 0; stat < adapter->metrics_num; stat++, count++) {
3699 : 0 : stat_offset = ena_stats_metrics_strings[stat].stat_offset;
3700 : :
3701 : 0 : xstats[count].id = count;
3702 : 0 : xstats[count].value = *((uint64_t *)
3703 : : ((char *)stats_begin + stat_offset));
3704 : : }
3705 : :
3706 : 0 : ena_copy_ena_srd_info(adapter, &srd_info);
3707 : : stats_begin = &srd_info;
3708 [ # # ]: 0 : for (stat = 0; stat < ENA_STATS_ARRAY_ENA_SRD; stat++, count++) {
3709 : 0 : stat_offset = ena_stats_srd_strings[stat].stat_offset;
3710 : 0 : xstats[count].id = count;
3711 : 0 : xstats[count].value = *((uint64_t *)
3712 : : ((char *)stats_begin + stat_offset));
3713 : : }
3714 : :
3715 [ # # ]: 0 : for (stat = 0; stat < ENA_STATS_ARRAY_RX; stat++) {
3716 [ # # ]: 0 : for (i = 0; i < dev->data->nb_rx_queues; i++, count++) {
3717 : 0 : stat_offset = ena_stats_rx_strings[stat].stat_offset;
3718 : 0 : stats_begin = &adapter->rx_ring[i].rx_stats;
3719 : :
3720 : 0 : xstats[count].id = count;
3721 : 0 : xstats[count].value = *((uint64_t *)
3722 : : ((char *)stats_begin + stat_offset));
3723 : : }
3724 : : }
3725 : :
3726 [ # # ]: 0 : for (stat = 0; stat < ENA_STATS_ARRAY_TX; stat++) {
3727 [ # # ]: 0 : for (i = 0; i < dev->data->nb_tx_queues; i++, count++) {
3728 : 0 : stat_offset = ena_stats_tx_strings[stat].stat_offset;
3729 : 0 : stats_begin = &adapter->tx_ring[i].rx_stats;
3730 : :
3731 : 0 : xstats[count].id = count;
3732 : 0 : xstats[count].value = *((uint64_t *)
3733 : : ((char *)stats_begin + stat_offset));
3734 : : }
3735 : : }
3736 : :
3737 : 0 : return count;
3738 : : }
3739 : :
3740 : 0 : static int ena_xstats_get_by_id(struct rte_eth_dev *dev,
3741 : : const uint64_t *ids,
3742 : : uint64_t *values,
3743 : : unsigned int n)
3744 : : {
3745 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
3746 : : uint64_t id;
3747 : : uint64_t rx_entries, tx_entries;
3748 : : unsigned int i;
3749 : : int qid;
3750 : : int valid = 0;
3751 : : bool were_metrics_copied = false;
3752 : : bool was_srd_info_copied = false;
3753 : : uint64_t metrics_stats[ENA_MAX_CUSTOMER_METRICS];
3754 : 0 : struct ena_stats_srd srd_info = {0};
3755 : :
3756 [ # # ]: 0 : for (i = 0; i < n; ++i) {
3757 : 0 : id = ids[i];
3758 : : /* Check if id belongs to global statistics */
3759 [ # # ]: 0 : if (id < ENA_STATS_ARRAY_GLOBAL) {
3760 : 0 : values[i] = *((uint64_t *)&adapter->dev_stats + id);
3761 : 0 : ++valid;
3762 : 0 : continue;
3763 : : }
3764 : :
3765 : : /* Check if id belongs to ENI statistics */
3766 : 0 : id -= ENA_STATS_ARRAY_GLOBAL;
3767 [ # # ]: 0 : if (id < adapter->metrics_num) {
3768 : : /* Avoid reading metrics multiple times in a single
3769 : : * function call, as it requires communication with the
3770 : : * admin queue.
3771 : : */
3772 [ # # ]: 0 : if (!were_metrics_copied) {
3773 : : were_metrics_copied = true;
3774 : 0 : ena_copy_customer_metrics(adapter,
3775 : : metrics_stats,
3776 : : adapter->metrics_num);
3777 : : }
3778 : :
3779 : 0 : values[i] = *((uint64_t *)&metrics_stats + id);
3780 : 0 : ++valid;
3781 : 0 : continue;
3782 : : }
3783 : :
3784 : : /* Check if id belongs to SRD info statistics */
3785 : 0 : id -= adapter->metrics_num;
3786 : :
3787 [ # # ]: 0 : if (id < ENA_STATS_ARRAY_ENA_SRD) {
3788 : : /*
3789 : : * Avoid reading srd info multiple times in a single
3790 : : * function call, as it requires communication with the
3791 : : * admin queue.
3792 : : */
3793 [ # # ]: 0 : if (!was_srd_info_copied) {
3794 : : was_srd_info_copied = true;
3795 : 0 : ena_copy_ena_srd_info(adapter, &srd_info);
3796 : : }
3797 : 0 : values[i] = *((uint64_t *)&adapter->srd_stats + id);
3798 : 0 : ++valid;
3799 : 0 : continue;
3800 : : }
3801 : :
3802 : : /* Check if id belongs to rx queue statistics */
3803 : 0 : id -= ENA_STATS_ARRAY_ENA_SRD;
3804 : :
3805 : 0 : rx_entries = ENA_STATS_ARRAY_RX * dev->data->nb_rx_queues;
3806 [ # # ]: 0 : if (id < rx_entries) {
3807 : 0 : qid = id % dev->data->nb_rx_queues;
3808 : 0 : id /= dev->data->nb_rx_queues;
3809 : 0 : values[i] = *((uint64_t *)
3810 : 0 : &adapter->rx_ring[qid].rx_stats + id);
3811 : 0 : ++valid;
3812 : 0 : continue;
3813 : : }
3814 : : /* Check if id belongs to rx queue statistics */
3815 : 0 : id -= rx_entries;
3816 : 0 : tx_entries = ENA_STATS_ARRAY_TX * dev->data->nb_tx_queues;
3817 [ # # ]: 0 : if (id < tx_entries) {
3818 : 0 : qid = id % dev->data->nb_tx_queues;
3819 : 0 : id /= dev->data->nb_tx_queues;
3820 : 0 : values[i] = *((uint64_t *)
3821 : 0 : &adapter->tx_ring[qid].tx_stats + id);
3822 : 0 : ++valid;
3823 : 0 : continue;
3824 : : }
3825 : : }
3826 : :
3827 : 0 : return valid;
3828 : : }
3829 : :
3830 : 0 : static int ena_process_uint_devarg(const char *key,
3831 : : const char *value,
3832 : : void *opaque)
3833 : : {
3834 : : struct ena_adapter *adapter = opaque;
3835 : : char *str_end;
3836 : : uint64_t uint64_value;
3837 : :
3838 : 0 : uint64_value = strtoull(value, &str_end, DECIMAL_BASE);
3839 [ # # ]: 0 : if (value == str_end) {
3840 : 0 : PMD_INIT_LOG_LINE(ERR,
3841 : : "Invalid value for key '%s'. Only uint values are accepted.",
3842 : : key);
3843 : 0 : return -EINVAL;
3844 : : }
3845 : :
3846 [ # # ]: 0 : if (strcmp(key, ENA_DEVARG_MISS_TXC_TO) == 0) {
3847 [ # # ]: 0 : if (uint64_value > ENA_MAX_TX_TIMEOUT_SECONDS) {
3848 : 0 : PMD_INIT_LOG_LINE(ERR,
3849 : : "Tx timeout too high: %" PRIu64 " sec. Maximum allowed: %d sec.",
3850 : : uint64_value, ENA_MAX_TX_TIMEOUT_SECONDS);
3851 : 0 : return -EINVAL;
3852 [ # # ]: 0 : } else if (uint64_value == 0) {
3853 : 0 : PMD_INIT_LOG_LINE(INFO,
3854 : : "Check for missing Tx completions has been disabled.");
3855 : 0 : adapter->missing_tx_completion_to =
3856 : : ENA_HW_HINTS_NO_TIMEOUT;
3857 : : } else {
3858 : 0 : PMD_INIT_LOG_LINE(INFO,
3859 : : "Tx packet completion timeout set to %" PRIu64 " seconds.",
3860 : : uint64_value);
3861 : 0 : adapter->missing_tx_completion_to =
3862 : 0 : uint64_value * rte_get_timer_hz();
3863 : : }
3864 [ # # ]: 0 : } else if (strcmp(key, ENA_DEVARG_CONTROL_PATH_POLL_INTERVAL) == 0) {
3865 [ # # ]: 0 : if (uint64_value == 0) {
3866 : 0 : PMD_INIT_LOG_LINE(INFO,
3867 : : "Control path polling is disabled - Operating in interrupt mode");
3868 : : } else {
3869 : 0 : uint64_value = CLAMP_VAL(uint64_value,
3870 : : ENA_MIN_CONTROL_PATH_POLL_INTERVAL_MSEC,
3871 : : ENA_MAX_CONTROL_PATH_POLL_INTERVAL_MSEC);
3872 : 0 : PMD_INIT_LOG_LINE(INFO,
3873 : : "Control path polling interval is %" PRIu64 " msec",
3874 : : uint64_value);
3875 : : }
3876 : 0 : adapter->control_path_poll_interval = uint64_value * (USEC_PER_MSEC);
3877 : : }
3878 : : return 0;
3879 : : }
3880 : :
3881 : 0 : static int ena_process_llq_policy_devarg(const char *key, const char *value, void *opaque)
3882 : : {
3883 : : struct ena_adapter *adapter = opaque;
3884 : : uint32_t policy;
3885 : :
3886 : 0 : policy = strtoul(value, NULL, DECIMAL_BASE);
3887 [ # # ]: 0 : if (policy < ENA_LLQ_POLICY_LAST) {
3888 : 0 : adapter->llq_header_policy = policy;
3889 : : } else {
3890 : 0 : PMD_INIT_LOG_LINE(ERR,
3891 : : "Invalid value: '%s' for key '%s'. valid [0-3]",
3892 : : value, key);
3893 : 0 : return -EINVAL;
3894 : : }
3895 : 0 : PMD_INIT_LOG_LINE(INFO,
3896 : : "LLQ policy is %u [0 - disabled, 1 - device recommended, 2 - normal, 3 - large]",
3897 : : adapter->llq_header_policy);
3898 : :
3899 : 0 : return 0;
3900 : : }
3901 : :
3902 : 0 : static int ena_process_bool_devarg(const char *key, const char *value, void *opaque)
3903 : : {
3904 : : struct ena_adapter *adapter = opaque;
3905 : : bool bool_value;
3906 : :
3907 : : /* Parse the value. */
3908 [ # # ]: 0 : if (strcmp(value, "1") == 0) {
3909 : : bool_value = true;
3910 [ # # ]: 0 : } else if (strcmp(value, "0") == 0) {
3911 : : bool_value = false;
3912 : : } else {
3913 : 0 : PMD_INIT_LOG_LINE(ERR,
3914 : : "Invalid value: '%s' for key '%s'. Accepted: '0' or '1'",
3915 : : value, key);
3916 : 0 : return -EINVAL;
3917 : : }
3918 : :
3919 : : /* Now, assign it to the proper adapter field. */
3920 [ # # ]: 0 : if (strcmp(key, ENA_DEVARG_ENABLE_FRAG_BYPASS) == 0)
3921 : 0 : adapter->enable_frag_bypass = bool_value;
3922 : :
3923 : : return 0;
3924 : : }
3925 : :
3926 : 0 : static int ena_parse_devargs(struct ena_adapter *adapter, struct rte_devargs *devargs)
3927 : : {
3928 : : static const char * const allowed_args[] = {
3929 : : ENA_DEVARG_LLQ_POLICY,
3930 : : ENA_DEVARG_MISS_TXC_TO,
3931 : : ENA_DEVARG_CONTROL_PATH_POLL_INTERVAL,
3932 : : ENA_DEVARG_ENABLE_FRAG_BYPASS,
3933 : : NULL,
3934 : : };
3935 : : struct rte_kvargs *kvlist;
3936 : : int rc;
3937 : :
3938 [ # # ]: 0 : if (devargs == NULL)
3939 : : return 0;
3940 : :
3941 : 0 : kvlist = rte_kvargs_parse(devargs->args, allowed_args);
3942 [ # # ]: 0 : if (kvlist == NULL) {
3943 : 0 : PMD_INIT_LOG_LINE(ERR, "Invalid device arguments: %s",
3944 : : devargs->args);
3945 : 0 : return -EINVAL;
3946 : : }
3947 : 0 : rc = rte_kvargs_process(kvlist, ENA_DEVARG_LLQ_POLICY,
3948 : : ena_process_llq_policy_devarg, adapter);
3949 [ # # ]: 0 : if (rc != 0)
3950 : 0 : goto exit;
3951 : 0 : rc = rte_kvargs_process(kvlist, ENA_DEVARG_MISS_TXC_TO,
3952 : : ena_process_uint_devarg, adapter);
3953 [ # # ]: 0 : if (rc != 0)
3954 : 0 : goto exit;
3955 : 0 : rc = rte_kvargs_process(kvlist, ENA_DEVARG_CONTROL_PATH_POLL_INTERVAL,
3956 : : ena_process_uint_devarg, adapter);
3957 [ # # ]: 0 : if (rc != 0)
3958 : 0 : goto exit;
3959 : 0 : rc = rte_kvargs_process(kvlist, ENA_DEVARG_ENABLE_FRAG_BYPASS,
3960 : : ena_process_bool_devarg, adapter);
3961 [ # # ]: 0 : if (rc != 0)
3962 : 0 : goto exit;
3963 : :
3964 : 0 : exit:
3965 : 0 : rte_kvargs_free(kvlist);
3966 : :
3967 : 0 : return rc;
3968 : : }
3969 : :
3970 : 0 : static int ena_setup_rx_intr(struct rte_eth_dev *dev)
3971 : : {
3972 : 0 : struct rte_pci_device *pci_dev = RTE_CLASS_TO_BUS_DEVICE(dev, *pci_dev);
3973 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
3974 : : int rc;
3975 : : uint16_t vectors_nb, i;
3976 : 0 : bool rx_intr_requested = dev->data->dev_conf.intr_conf.rxq;
3977 : :
3978 [ # # ]: 0 : if (!rx_intr_requested)
3979 : : return 0;
3980 : :
3981 [ # # ]: 0 : if (!rte_intr_cap_multiple(intr_handle)) {
3982 : 0 : PMD_DRV_LOG_LINE(ERR,
3983 : : "Rx interrupt requested, but it isn't supported by the PCI driver");
3984 : 0 : return -ENOTSUP;
3985 : : }
3986 : :
3987 : : /* Disable interrupt mapping before the configuration starts. */
3988 : 0 : rte_intr_disable(intr_handle);
3989 : :
3990 : : /* Verify if there are enough vectors available. */
3991 : 0 : vectors_nb = dev->data->nb_rx_queues;
3992 [ # # ]: 0 : if (vectors_nb > RTE_MAX_RXTX_INTR_VEC_ID) {
3993 : 0 : PMD_DRV_LOG_LINE(ERR,
3994 : : "Too many Rx interrupts requested, maximum number: %d",
3995 : : RTE_MAX_RXTX_INTR_VEC_ID);
3996 : : rc = -ENOTSUP;
3997 : 0 : goto enable_intr;
3998 : : }
3999 : :
4000 : : /* Allocate the vector list */
4001 [ # # ]: 0 : if (rte_intr_vec_list_alloc(intr_handle, "intr_vec",
4002 : : dev->data->nb_rx_queues)) {
4003 : 0 : PMD_DRV_LOG_LINE(ERR,
4004 : : "Failed to allocate interrupt vector for %d queues",
4005 : : dev->data->nb_rx_queues);
4006 : : rc = -ENOMEM;
4007 : 0 : goto enable_intr;
4008 : : }
4009 : :
4010 : 0 : rc = rte_intr_efd_enable(intr_handle, vectors_nb);
4011 [ # # ]: 0 : if (rc != 0)
4012 : 0 : goto free_intr_vec;
4013 : :
4014 [ # # ]: 0 : if (!rte_intr_allow_others(intr_handle)) {
4015 : 0 : PMD_DRV_LOG_LINE(ERR,
4016 : : "Not enough interrupts available to use both ENA Admin and Rx interrupts");
4017 : 0 : goto disable_intr_efd;
4018 : : }
4019 : :
4020 [ # # ]: 0 : for (i = 0; i < vectors_nb; ++i)
4021 [ # # ]: 0 : if (rte_intr_vec_list_index_set(intr_handle, i,
4022 : : RTE_INTR_VEC_RXTX_OFFSET + i))
4023 : 0 : goto disable_intr_efd;
4024 : :
4025 : 0 : rte_intr_enable(intr_handle);
4026 : 0 : return 0;
4027 : :
4028 : 0 : disable_intr_efd:
4029 : 0 : rte_intr_efd_disable(intr_handle);
4030 : 0 : free_intr_vec:
4031 : 0 : rte_intr_vec_list_free(intr_handle);
4032 : 0 : enable_intr:
4033 : 0 : rte_intr_enable(intr_handle);
4034 : 0 : return rc;
4035 : : }
4036 : :
4037 : : static void ena_rx_queue_intr_set(struct rte_eth_dev *dev,
4038 : : uint16_t queue_id,
4039 : : bool unmask)
4040 : : {
4041 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
4042 : : struct ena_ring *rxq = &adapter->rx_ring[queue_id];
4043 : : struct ena_eth_io_intr_reg intr_reg;
4044 : :
4045 : : ena_com_update_intr_reg(&intr_reg, 0, 0, unmask, 1, 0);
4046 : 0 : ena_com_unmask_intr(rxq->ena_com_io_cq, &intr_reg);
4047 : : }
4048 : :
4049 : 0 : static int ena_rx_queue_intr_enable(struct rte_eth_dev *dev,
4050 : : uint16_t queue_id)
4051 : : {
4052 : 0 : ena_rx_queue_intr_set(dev, queue_id, true);
4053 : :
4054 : 0 : return 0;
4055 : : }
4056 : :
4057 : 0 : static int ena_rx_queue_intr_disable(struct rte_eth_dev *dev,
4058 : : uint16_t queue_id)
4059 : : {
4060 : 0 : ena_rx_queue_intr_set(dev, queue_id, false);
4061 : :
4062 : 0 : return 0;
4063 : : }
4064 : :
4065 : 0 : static int ena_configure_aenq(struct ena_adapter *adapter)
4066 : : {
4067 : 0 : uint32_t aenq_groups = adapter->all_aenq_groups;
4068 : : int rc;
4069 : :
4070 : : /* All_aenq_groups holds all AENQ functions supported by the device and
4071 : : * the HW, so at first we need to be sure the LSC request is valid.
4072 : : */
4073 [ # # ]: 0 : if (adapter->edev_data->dev_conf.intr_conf.lsc != 0) {
4074 [ # # ]: 0 : if (!(aenq_groups & BIT(ENA_ADMIN_LINK_CHANGE))) {
4075 : 0 : PMD_DRV_LOG_LINE(ERR,
4076 : : "LSC requested, but it's not supported by the AENQ");
4077 : 0 : return -EINVAL;
4078 : : }
4079 : : } else {
4080 : : /* If LSC wasn't enabled by the app, let's enable all supported
4081 : : * AENQ procedures except the LSC.
4082 : : */
4083 : 0 : aenq_groups &= ~BIT(ENA_ADMIN_LINK_CHANGE);
4084 : : }
4085 : :
4086 : 0 : rc = ena_com_set_aenq_config(&adapter->ena_dev, aenq_groups);
4087 [ # # ]: 0 : if (rc != 0) {
4088 : 0 : PMD_DRV_LOG_LINE(ERR, "Cannot configure AENQ groups, rc=%d", rc);
4089 : 0 : return rc;
4090 : : }
4091 : :
4092 : 0 : adapter->active_aenq_groups = aenq_groups;
4093 : :
4094 : 0 : return 0;
4095 : : }
4096 : :
4097 : 0 : int ena_mp_indirect_table_set(struct ena_adapter *adapter)
4098 : : {
4099 [ # # # # : 0 : return ENA_PROXY(adapter, ena_com_indirect_table_set, &adapter->ena_dev);
# # # # ]
4100 : : }
4101 : :
4102 : 0 : int ena_mp_indirect_table_get(struct ena_adapter *adapter,
4103 : : uint32_t *indirect_table)
4104 : : {
4105 [ # # # # : 0 : return ENA_PROXY(adapter, ena_com_indirect_table_get, &adapter->ena_dev,
# # # # ]
4106 : : indirect_table);
4107 : : }
4108 : :
4109 : : /*********************************************************************
4110 : : * ena_plat_dpdk.h functions implementations
4111 : : *********************************************************************/
4112 : :
4113 : : const struct rte_memzone *
4114 : 0 : ena_mem_alloc_coherent(struct rte_eth_dev_data *data, size_t size,
4115 : : int socket_id, unsigned int alignment, void **virt_addr,
4116 : : dma_addr_t *phys_addr)
4117 : : {
4118 : : char z_name[RTE_MEMZONE_NAMESIZE];
4119 : 0 : struct ena_adapter *adapter = data->dev_private;
4120 : : const struct rte_memzone *memzone;
4121 : : int rc;
4122 : :
4123 : 0 : rc = snprintf(z_name, RTE_MEMZONE_NAMESIZE, "ena_p%d_mz%" PRIu64 "",
4124 [ # # ]: 0 : data->port_id, adapter->memzone_cnt);
4125 [ # # ]: 0 : if (rc >= RTE_MEMZONE_NAMESIZE) {
4126 : 0 : PMD_DRV_LOG_LINE(ERR,
4127 : : "Name for the ena_com memzone is too long. Port: %d, mz_num: %" PRIu64,
4128 : : data->port_id, adapter->memzone_cnt);
4129 : 0 : goto error;
4130 : : }
4131 : 0 : adapter->memzone_cnt++;
4132 : :
4133 : 0 : memzone = rte_memzone_reserve_aligned(z_name, size, socket_id,
4134 : : RTE_MEMZONE_IOVA_CONTIG, alignment);
4135 [ # # ]: 0 : if (memzone == NULL) {
4136 : 0 : PMD_DRV_LOG_LINE(ERR, "Failed to allocate ena_com memzone: %s",
4137 : : z_name);
4138 : 0 : goto error;
4139 : : }
4140 : :
4141 : 0 : memset(memzone->addr, 0, size);
4142 : 0 : *virt_addr = memzone->addr;
4143 : 0 : *phys_addr = memzone->iova;
4144 : :
4145 : 0 : return memzone;
4146 : :
4147 : 0 : error:
4148 : 0 : *virt_addr = NULL;
4149 : 0 : *phys_addr = 0;
4150 : :
4151 : 0 : return NULL;
4152 : : }
4153 : :
4154 : :
4155 : : /*********************************************************************
4156 : : * PMD configuration
4157 : : *********************************************************************/
4158 : 0 : static int eth_ena_pci_probe(struct rte_pci_driver *pci_drv __rte_unused,
4159 : : struct rte_pci_device *pci_dev)
4160 : : {
4161 : 0 : return rte_eth_dev_pci_generic_probe(pci_dev,
4162 : : sizeof(struct ena_adapter), eth_ena_dev_init);
4163 : : }
4164 : :
4165 : 0 : static int eth_ena_pci_remove(struct rte_pci_device *pci_dev)
4166 : : {
4167 : 0 : return rte_eth_dev_pci_generic_remove(pci_dev, eth_ena_dev_uninit);
4168 : : }
4169 : :
4170 : : static struct rte_pci_driver rte_ena_pmd = {
4171 : : .id_table = pci_id_ena_map,
4172 : : .drv_flags = RTE_PCI_DRV_NEED_MAPPING | RTE_PCI_DRV_INTR_LSC |
4173 : : RTE_PCI_DRV_WC_ACTIVATE,
4174 : : .probe = eth_ena_pci_probe,
4175 : : .remove = eth_ena_pci_remove,
4176 : : };
4177 : :
4178 : 302 : RTE_PMD_REGISTER_PCI(net_ena, rte_ena_pmd);
4179 : : RTE_PMD_REGISTER_PCI_TABLE(net_ena, pci_id_ena_map);
4180 : : RTE_PMD_REGISTER_KMOD_DEP(net_ena, "* igb_uio | uio_pci_generic | vfio-pci");
4181 : : RTE_PMD_REGISTER_PARAM_STRING(net_ena,
4182 : : ENA_DEVARG_LLQ_POLICY "=<0|1|2|3> "
4183 : : ENA_DEVARG_MISS_TXC_TO "=<uint>"
4184 : : ENA_DEVARG_CONTROL_PATH_POLL_INTERVAL "= 0|<500-1000> "
4185 : : ENA_DEVARG_ENABLE_FRAG_BYPASS "=<0|1> ");
4186 [ - + ]: 302 : RTE_LOG_REGISTER_SUFFIX(ena_logtype_init, init, NOTICE);
4187 [ - + ]: 302 : RTE_LOG_REGISTER_SUFFIX(ena_logtype_driver, driver, NOTICE);
4188 : : #ifdef RTE_ETHDEV_DEBUG_RX
4189 : : RTE_LOG_REGISTER_SUFFIX(ena_logtype_rx, rx, DEBUG);
4190 : : #endif
4191 : : #ifdef RTE_ETHDEV_DEBUG_TX
4192 : : RTE_LOG_REGISTER_SUFFIX(ena_logtype_tx, tx, DEBUG);
4193 : : #endif
4194 [ - + ]: 302 : RTE_LOG_REGISTER_SUFFIX(ena_logtype_com, com, WARNING);
4195 : :
4196 : : /******************************************************************************
4197 : : ******************************** AENQ Handlers *******************************
4198 : : *****************************************************************************/
4199 : 0 : static void ena_update_on_link_change(void *adapter_data,
4200 : : struct ena_admin_aenq_entry *aenq_e)
4201 : : {
4202 : : struct rte_eth_dev *eth_dev = adapter_data;
4203 : 0 : struct ena_adapter *adapter = eth_dev->data->dev_private;
4204 : : struct ena_admin_aenq_link_change_desc *aenq_link_desc;
4205 : : uint32_t status;
4206 : :
4207 : : aenq_link_desc = (struct ena_admin_aenq_link_change_desc *)aenq_e;
4208 : :
4209 : : status = get_ena_admin_aenq_link_change_desc_link_status(aenq_link_desc);
4210 : 0 : adapter->link_status = status;
4211 : :
4212 : : ena_link_update(eth_dev, 0);
4213 : 0 : rte_eth_dev_callback_process(eth_dev, RTE_ETH_EVENT_INTR_LSC, NULL);
4214 : 0 : }
4215 : :
4216 : 0 : static void ena_keep_alive(void *adapter_data,
4217 : : __rte_unused struct ena_admin_aenq_entry *aenq_e)
4218 : : {
4219 : : struct rte_eth_dev *eth_dev = adapter_data;
4220 : 0 : struct ena_adapter *adapter = eth_dev->data->dev_private;
4221 : : struct ena_admin_aenq_keep_alive_desc *desc;
4222 : : uint64_t rx_drops;
4223 : : uint64_t tx_drops;
4224 : : uint64_t rx_overruns;
4225 : :
4226 : 0 : adapter->timestamp_wd = rte_get_timer_cycles();
4227 : :
4228 : : desc = (struct ena_admin_aenq_keep_alive_desc *)aenq_e;
4229 : 0 : rx_drops = ((uint64_t)desc->rx_drops_high << 32) | desc->rx_drops_low;
4230 : 0 : tx_drops = ((uint64_t)desc->tx_drops_high << 32) | desc->tx_drops_low;
4231 : 0 : rx_overruns = ((uint64_t)desc->rx_overruns_high << 32) | desc->rx_overruns_low;
4232 : :
4233 : : /*
4234 : : * Depending on its acceleration support, the device updates a different statistic when
4235 : : * Rx packet is dropped because there are no available buffers to accommodate it.
4236 : : */
4237 : 0 : adapter->drv_stats->rx_drops = rx_drops + rx_overruns;
4238 : 0 : adapter->dev_stats.tx_drops = tx_drops;
4239 : 0 : }
4240 : :
4241 : 0 : static void ena_suboptimal_configuration(__rte_unused void *adapter_data,
4242 : : struct ena_admin_aenq_entry *aenq_e)
4243 : : {
4244 : : struct ena_admin_aenq_conf_notifications_desc *desc;
4245 : : int bit, num_bits;
4246 : :
4247 : : desc = (struct ena_admin_aenq_conf_notifications_desc *)aenq_e;
4248 : : num_bits = BITS_PER_TYPE(desc->notifications_bitmap);
4249 [ # # ]: 0 : for (bit = 0; bit < num_bits; bit++) {
4250 [ # # ]: 0 : if (desc->notifications_bitmap & RTE_BIT64(bit)) {
4251 : 0 : PMD_DRV_LOG_LINE(WARNING,
4252 : : "Sub-optimal configuration notification code: %d", bit + 1);
4253 : : }
4254 : : }
4255 : 0 : }
4256 : :
4257 : : /**
4258 : : * This handler will called for unknown event group or unimplemented handlers
4259 : : **/
4260 : 0 : static void unimplemented_aenq_handler(__rte_unused void *data,
4261 : : __rte_unused struct ena_admin_aenq_entry *aenq_e)
4262 : : {
4263 : 0 : PMD_DRV_LOG_LINE(ERR,
4264 : : "Unknown event was received or event with unimplemented handler");
4265 : 0 : }
4266 : :
4267 : : static struct ena_aenq_handlers aenq_handlers = {
4268 : : .handlers = {
4269 : : [ENA_ADMIN_LINK_CHANGE] = ena_update_on_link_change,
4270 : : [ENA_ADMIN_KEEP_ALIVE] = ena_keep_alive,
4271 : : [ENA_ADMIN_CONF_NOTIFICATIONS] = ena_suboptimal_configuration
4272 : : },
4273 : : .unimplemented_handler = unimplemented_aenq_handler
4274 : : };
4275 : :
4276 : : /*********************************************************************
4277 : : * Multi-Process communication request handling (in primary)
4278 : : *********************************************************************/
4279 : : static int
4280 : 0 : ena_mp_primary_handle(const struct rte_mp_msg *mp_msg, const void *peer)
4281 : : {
4282 : : const struct ena_mp_body *req =
4283 : : (const struct ena_mp_body *)mp_msg->param;
4284 : : struct ena_adapter *adapter;
4285 : : struct ena_com_dev *ena_dev;
4286 : : struct ena_mp_body *rsp;
4287 : : struct rte_mp_msg mp_rsp;
4288 : : struct rte_eth_dev *dev;
4289 : : int res = 0;
4290 : :
4291 : : rsp = (struct ena_mp_body *)&mp_rsp.param;
4292 : 0 : mp_msg_init(&mp_rsp, req->type, req->port_id);
4293 : :
4294 [ # # ]: 0 : if (!rte_eth_dev_is_valid_port(req->port_id)) {
4295 : 0 : rte_errno = ENODEV;
4296 : : res = -rte_errno;
4297 : 0 : PMD_DRV_LOG_LINE(ERR, "Unknown port %d in request %d",
4298 : : req->port_id, req->type);
4299 : 0 : goto end;
4300 : : }
4301 : 0 : dev = &rte_eth_devices[req->port_id];
4302 : 0 : adapter = dev->data->dev_private;
4303 : 0 : ena_dev = &adapter->ena_dev;
4304 : :
4305 [ # # # # : 0 : switch (req->type) {
# # # # ]
4306 : 0 : case ENA_MP_DEV_STATS_GET:
4307 : 0 : res = ena_com_get_dev_basic_stats(ena_dev,
4308 : : &adapter->basic_stats);
4309 : 0 : break;
4310 : 0 : case ENA_MP_ENI_STATS_GET:
4311 : 0 : res = ena_com_get_eni_stats(ena_dev,
4312 : 0 : (struct ena_admin_eni_stats *)&adapter->metrics_stats);
4313 : 0 : break;
4314 : 0 : case ENA_MP_MTU_SET:
4315 : 0 : res = ena_com_set_dev_mtu(ena_dev, req->args.mtu);
4316 : 0 : break;
4317 : 0 : case ENA_MP_IND_TBL_GET:
4318 : 0 : res = ena_com_indirect_table_get(ena_dev,
4319 : : adapter->indirect_table);
4320 : 0 : break;
4321 : 0 : case ENA_MP_IND_TBL_SET:
4322 : 0 : res = ena_com_indirect_table_set(ena_dev);
4323 : 0 : break;
4324 : 0 : case ENA_MP_CUSTOMER_METRICS_GET:
4325 : 0 : res = ena_com_get_customer_metrics(ena_dev,
4326 : 0 : (char *)adapter->metrics_stats,
4327 : 0 : adapter->metrics_num * sizeof(uint64_t));
4328 : 0 : break;
4329 : 0 : case ENA_MP_SRD_STATS_GET:
4330 : 0 : res = ena_com_get_ena_srd_info(ena_dev,
4331 : 0 : (struct ena_admin_ena_srd_info *)&adapter->srd_stats);
4332 : 0 : break;
4333 : 0 : default:
4334 : 0 : PMD_DRV_LOG_LINE(ERR, "Unknown request type %d", req->type);
4335 : : res = -EINVAL;
4336 : 0 : break;
4337 : : }
4338 : :
4339 : 0 : end:
4340 : : /* Save processing result in the reply */
4341 : 0 : rsp->result = res;
4342 : : /* Return just IPC processing status */
4343 : 0 : return rte_mp_reply(&mp_rsp, peer);
4344 : : }
4345 : :
4346 : 0 : static bool ena_use_large_llq_hdr(struct ena_adapter *adapter, uint8_t recommended_entry_size)
4347 : : {
4348 [ # # ]: 0 : if (adapter->llq_header_policy == ENA_LLQ_POLICY_LARGE) {
4349 : : return true;
4350 [ # # ]: 0 : } else if (adapter->llq_header_policy == ENA_LLQ_POLICY_RECOMMENDED) {
4351 : 0 : PMD_DRV_LOG_LINE(INFO, "Recommended device entry size policy %u",
4352 : : recommended_entry_size);
4353 [ # # ]: 0 : if (recommended_entry_size == ENA_ADMIN_LIST_ENTRY_SIZE_256B)
4354 : 0 : return true;
4355 : : }
4356 : : return false;
4357 : : }
|
