Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(c) 2014-2023 Broadcom
3 : : * All rights reserved.
4 : : */
5 : :
6 : : #include <inttypes.h>
7 : : #include <stdbool.h>
8 : :
9 : : #include <rte_bitmap.h>
10 : : #include <rte_byteorder.h>
11 : : #include <rte_malloc.h>
12 : : #include <rte_memory.h>
13 : : #include <rte_alarm.h>
14 : :
15 : : #include "bnxt.h"
16 : : #include "bnxt_reps.h"
17 : : #include "bnxt_ring.h"
18 : : #include "bnxt_rxr.h"
19 : : #include "bnxt_rxq.h"
20 : : #include "hsi_struct_def_dpdk.h"
21 : : #include "bnxt_hwrm.h"
22 : : #include "bnxt_tf_common.h"
23 : : #include "ulp_mark_mgr.h"
24 : :
25 : : /*
26 : : * RX Ring handling
27 : : */
28 : :
29 : : static inline struct rte_mbuf *__bnxt_alloc_rx_data(struct rte_mempool *mb)
30 : : {
31 : : struct rte_mbuf *data;
32 : :
33 : 0 : data = rte_mbuf_raw_alloc(mb);
34 : :
35 : : return data;
36 : : }
37 : :
38 : 0 : static inline int bnxt_alloc_rx_data(struct bnxt_rx_queue *rxq,
39 : : struct bnxt_rx_ring_info *rxr,
40 : : uint16_t raw_prod)
41 : : {
42 : 0 : uint16_t prod = RING_IDX(rxr->rx_ring_struct, raw_prod);
43 : : struct rx_prod_pkt_bd *rxbd;
44 : : struct rte_mbuf **rx_buf;
45 : : struct rte_mbuf *mbuf;
46 : :
47 : 0 : rxbd = &rxr->rx_desc_ring[prod];
48 : 0 : rx_buf = &rxr->rx_buf_ring[prod];
49 : 0 : mbuf = __bnxt_alloc_rx_data(rxq->mb_pool);
50 [ # # ]: 0 : if (!mbuf) {
51 : 0 : rte_atomic_fetch_add_explicit(&rxq->rx_mbuf_alloc_fail, 1,
52 : : rte_memory_order_relaxed);
53 : : /* If buff has failed already, setting this again won't hurt */
54 : 0 : rxq->need_realloc = 1;
55 : 0 : return -ENOMEM;
56 : : }
57 : :
58 : 0 : *rx_buf = mbuf;
59 : 0 : mbuf->data_off = RTE_PKTMBUF_HEADROOM;
60 : :
61 : 0 : rxbd->address = rte_cpu_to_le_64(rte_mbuf_data_iova_default(mbuf));
62 : :
63 : 0 : return 0;
64 : : }
65 : :
66 : 0 : static inline int bnxt_alloc_ag_data(struct bnxt_rx_queue *rxq,
67 : : struct bnxt_rx_ring_info *rxr,
68 : : uint16_t raw_prod)
69 : : {
70 : 0 : uint16_t prod = RING_IDX(rxr->ag_ring_struct, raw_prod);
71 : : struct rx_prod_pkt_bd *rxbd;
72 : : struct rte_mbuf **rx_buf;
73 : : struct rte_mbuf *mbuf;
74 : :
75 : 0 : rxbd = &rxr->ag_desc_ring[prod];
76 : 0 : rx_buf = &rxr->ag_buf_ring[prod];
77 : :
78 : 0 : mbuf = __bnxt_alloc_rx_data(rxq->agg_mb_pool);
79 [ # # ]: 0 : if (!mbuf) {
80 : 0 : rte_atomic_fetch_add_explicit(&rxq->rx_mbuf_alloc_fail, 1,
81 : : rte_memory_order_relaxed);
82 : : /* If buff has failed already, setting this again won't hurt */
83 : 0 : rxq->need_realloc = 1;
84 : 0 : return -ENOMEM;
85 : : }
86 : :
87 : 0 : *rx_buf = mbuf;
88 : 0 : mbuf->data_off = RTE_PKTMBUF_HEADROOM;
89 : :
90 : 0 : rxbd->address = rte_cpu_to_le_64(rte_mbuf_data_iova_default(mbuf));
91 : :
92 : 0 : return 0;
93 : : }
94 : :
95 : : static inline void bnxt_reuse_rx_mbuf(struct bnxt_rx_ring_info *rxr,
96 : : struct rte_mbuf *mbuf)
97 : : {
98 : 0 : uint16_t prod, raw_prod = RING_NEXT(rxr->rx_raw_prod);
99 : : struct rte_mbuf **prod_rx_buf;
100 : : struct rx_prod_pkt_bd *prod_bd;
101 : :
102 : 0 : prod = RING_IDX(rxr->rx_ring_struct, raw_prod);
103 : 0 : prod_rx_buf = &rxr->rx_buf_ring[prod];
104 : :
105 : : RTE_ASSERT(*prod_rx_buf == NULL);
106 : : RTE_ASSERT(mbuf != NULL);
107 : :
108 : 0 : *prod_rx_buf = mbuf;
109 : :
110 : 0 : prod_bd = &rxr->rx_desc_ring[prod];
111 : :
112 : 0 : prod_bd->address = rte_cpu_to_le_64(rte_mbuf_data_iova_default(mbuf));
113 : :
114 : 0 : rxr->rx_raw_prod = raw_prod;
115 : : }
116 : :
117 : : static inline
118 : : struct rte_mbuf *bnxt_consume_rx_buf(struct bnxt_rx_ring_info *rxr,
119 : : uint16_t cons)
120 : : {
121 : : struct rte_mbuf **cons_rx_buf;
122 : : struct rte_mbuf *mbuf;
123 : :
124 : 0 : cons_rx_buf = &rxr->rx_buf_ring[RING_IDX(rxr->rx_ring_struct, cons)];
125 : : RTE_ASSERT(*cons_rx_buf != NULL);
126 : 0 : mbuf = *cons_rx_buf;
127 : 0 : *cons_rx_buf = NULL;
128 : :
129 : : return mbuf;
130 : : }
131 : :
132 : 0 : static void bnxt_rx_ring_reset(void *arg)
133 : : {
134 : : struct bnxt *bp = arg;
135 : : int i, rc = 0;
136 : : struct bnxt_rx_queue *rxq;
137 : :
138 [ # # ]: 0 : for (i = 0; i < (int)bp->rx_nr_rings; i++) {
139 : : struct bnxt_rx_ring_info *rxr;
140 : :
141 : 0 : rxq = bp->rx_queues[i];
142 [ # # # # ]: 0 : if (!rxq || !rxq->in_reset)
143 : 0 : continue;
144 : :
145 : 0 : rxr = rxq->rx_ring;
146 : : /* Disable and flush TPA before resetting the RX ring */
147 [ # # ]: 0 : if (rxr->tpa_info)
148 : 0 : bnxt_vnic_tpa_cfg(bp, rxq->queue_id, false);
149 : :
150 : 0 : rc = bnxt_hwrm_rx_ring_reset(bp, i);
151 [ # # ]: 0 : if (rc) {
152 : 0 : PMD_DRV_LOG_LINE(ERR, "Rx ring%d reset failed", i);
153 : 0 : continue;
154 : : }
155 : :
156 : 0 : bnxt_rx_queue_release_mbufs(rxq);
157 : 0 : rxr->rx_raw_prod = 0;
158 : 0 : rxr->ag_raw_prod = 0;
159 : 0 : rxr->ag_cons = 0;
160 : 0 : rxr->rx_next_cons = 0;
161 : 0 : bnxt_init_one_rx_ring(rxq);
162 [ # # ]: 0 : bnxt_db_write(&rxr->rx_db, rxr->rx_raw_prod);
163 [ # # ]: 0 : bnxt_db_write(&rxr->ag_db, rxr->ag_raw_prod);
164 [ # # ]: 0 : if (rxr->tpa_info)
165 : 0 : bnxt_vnic_tpa_cfg(bp, rxq->queue_id, true);
166 : :
167 : 0 : rxq->in_reset = 0;
168 : : }
169 : 0 : }
170 : :
171 : :
172 : : static void bnxt_sched_ring_reset(struct bnxt_rx_queue *rxq)
173 : : {
174 : 0 : rxq->in_reset = 1;
175 : 0 : rte_eal_alarm_set(1, bnxt_rx_ring_reset, (void *)rxq->bp);
176 : : }
177 : :
178 : 0 : static void bnxt_tpa_get_metadata(struct bnxt *bp,
179 : : struct bnxt_tpa_info *tpa_info,
180 : : struct rx_tpa_start_cmpl *tpa_start,
181 : : struct rx_tpa_start_cmpl_hi *tpa_start1)
182 : : {
183 : 0 : tpa_info->cfa_code_valid = 0;
184 : 0 : tpa_info->vlan_valid = 0;
185 : 0 : tpa_info->hash_valid = 0;
186 : 0 : tpa_info->l4_csum_valid = 0;
187 : :
188 [ # # ]: 0 : if (likely(tpa_start->flags_type &
189 : : rte_cpu_to_le_32(RX_TPA_START_CMPL_FLAGS_RSS_VALID))) {
190 : 0 : tpa_info->hash_valid = 1;
191 : 0 : tpa_info->rss_hash = rte_le_to_cpu_32(tpa_start->rss_hash);
192 : : }
193 : :
194 [ # # ]: 0 : if (bp->vnic_cap_flags & BNXT_VNIC_CAP_RX_CMPL_V2) {
195 : : struct rx_tpa_start_v2_cmpl *v2_tpa_start = (void *)tpa_start;
196 : : struct rx_tpa_start_v2_cmpl_hi *v2_tpa_start1 =
197 : : (void *)tpa_start1;
198 : :
199 [ # # ]: 0 : if (v2_tpa_start->agg_id &
200 : : RX_TPA_START_V2_CMPL_METADATA1_VALID) {
201 : 0 : tpa_info->vlan_valid = 1;
202 : 0 : tpa_info->vlan =
203 : 0 : rte_le_to_cpu_16(v2_tpa_start1->metadata0);
204 : : }
205 : :
206 [ # # ]: 0 : if (v2_tpa_start1->flags2 & RX_CMP_FLAGS2_L4_CSUM_ALL_OK_MASK)
207 : 0 : tpa_info->l4_csum_valid = 1;
208 : :
209 : 0 : return;
210 : : }
211 : :
212 : 0 : tpa_info->cfa_code_valid = 1;
213 : 0 : tpa_info->cfa_code = rte_le_to_cpu_16(tpa_start1->cfa_code);
214 [ # # ]: 0 : if (tpa_start1->flags2 &
215 : : rte_cpu_to_le_32(RX_TPA_START_CMPL_FLAGS2_META_FORMAT_VLAN)) {
216 : 0 : tpa_info->vlan_valid = 1;
217 : 0 : tpa_info->vlan = rte_le_to_cpu_32(tpa_start1->metadata);
218 : : }
219 : :
220 [ # # ]: 0 : if (likely(tpa_start1->flags2 &
221 : : rte_cpu_to_le_32(RX_TPA_START_CMPL_FLAGS2_L4_CS_CALC)))
222 : 0 : tpa_info->l4_csum_valid = 1;
223 : : }
224 : :
225 : 0 : static void bnxt_tpa_start(struct bnxt_rx_queue *rxq,
226 : : struct rx_tpa_start_cmpl *tpa_start,
227 : : struct rx_tpa_start_cmpl_hi *tpa_start1)
228 : : {
229 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
230 : : uint16_t agg_id;
231 : : uint16_t data_cons;
232 : : struct bnxt_tpa_info *tpa_info;
233 : : struct rte_mbuf *mbuf;
234 : :
235 [ # # ]: 0 : agg_id = bnxt_tpa_start_agg_id(rxq->bp, tpa_start);
236 : :
237 : 0 : data_cons = tpa_start->opaque;
238 : 0 : tpa_info = &rxr->tpa_info[agg_id];
239 [ # # ]: 0 : if (unlikely(data_cons != rxr->rx_next_cons)) {
240 : 0 : PMD_DRV_LOG_LINE(ERR, "TPA cons %x, expected cons %x",
241 : : data_cons, rxr->rx_next_cons);
242 : : bnxt_sched_ring_reset(rxq);
243 : 0 : return;
244 : : }
245 : :
246 : : mbuf = bnxt_consume_rx_buf(rxr, data_cons);
247 : :
248 : 0 : bnxt_reuse_rx_mbuf(rxr, tpa_info->mbuf);
249 : :
250 : 0 : tpa_info->agg_count = 0;
251 : 0 : tpa_info->mbuf = mbuf;
252 : 0 : tpa_info->len = rte_le_to_cpu_32(tpa_start->len);
253 : :
254 : 0 : mbuf->data_off = RTE_PKTMBUF_HEADROOM;
255 : 0 : mbuf->nb_segs = 1;
256 : 0 : mbuf->next = NULL;
257 : 0 : mbuf->pkt_len = rte_le_to_cpu_32(tpa_start->len);
258 : 0 : mbuf->data_len = mbuf->pkt_len;
259 : 0 : mbuf->port = rxq->port_id;
260 : 0 : mbuf->ol_flags = RTE_MBUF_F_RX_LRO;
261 : :
262 : 0 : bnxt_tpa_get_metadata(rxq->bp, tpa_info, tpa_start, tpa_start1);
263 : :
264 [ # # ]: 0 : if (likely(tpa_info->hash_valid)) {
265 : 0 : mbuf->hash.rss = tpa_info->rss_hash;
266 : 0 : mbuf->ol_flags |= RTE_MBUF_F_RX_RSS_HASH;
267 [ # # ]: 0 : } else if (tpa_info->cfa_code_valid) {
268 : 0 : mbuf->hash.fdir.id = tpa_info->cfa_code;
269 : 0 : mbuf->ol_flags |= RTE_MBUF_F_RX_FDIR | RTE_MBUF_F_RX_FDIR_ID;
270 : : }
271 : :
272 [ # # # # ]: 0 : if (tpa_info->vlan_valid && BNXT_RX_VLAN_STRIP_EN(rxq->bp)) {
273 : 0 : mbuf->vlan_tci = tpa_info->vlan;
274 : 0 : mbuf->ol_flags |= RTE_MBUF_F_RX_VLAN | RTE_MBUF_F_RX_VLAN_STRIPPED;
275 : : }
276 : :
277 [ # # ]: 0 : if (likely(tpa_info->l4_csum_valid))
278 : 0 : mbuf->ol_flags |= RTE_MBUF_F_RX_L4_CKSUM_GOOD;
279 : :
280 : : /* recycle next mbuf */
281 : 0 : data_cons = RING_NEXT(data_cons);
282 : : bnxt_reuse_rx_mbuf(rxr, bnxt_consume_rx_buf(rxr, data_cons));
283 : :
284 : 0 : rxr->rx_next_cons = RING_IDX(rxr->rx_ring_struct,
285 : : RING_NEXT(data_cons));
286 : : }
287 : :
288 : 0 : static int bnxt_agg_bufs_valid(struct bnxt_cp_ring_info *cpr,
289 : : uint8_t agg_bufs, uint32_t raw_cp_cons)
290 : : {
291 : : uint16_t last_cp_cons;
292 : : struct rx_pkt_cmpl *agg_cmpl;
293 : :
294 : 0 : raw_cp_cons = ADV_RAW_CMP(raw_cp_cons, agg_bufs);
295 : 0 : last_cp_cons = RING_CMP(cpr->cp_ring_struct, raw_cp_cons);
296 : 0 : agg_cmpl = (struct rx_pkt_cmpl *)&cpr->cp_desc_ring[last_cp_cons];
297 [ # # ]: 0 : return bnxt_cpr_cmp_valid(agg_cmpl, raw_cp_cons,
298 : : cpr->cp_ring_struct->ring_size);
299 : : }
300 : :
301 : : /* TPA consume agg buffer out of order, allocate connected data only */
302 : 0 : static int bnxt_prod_ag_mbuf(struct bnxt_rx_queue *rxq)
303 : : {
304 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
305 : 0 : uint16_t raw_next = RING_NEXT(rxr->ag_raw_prod);
306 : 0 : uint16_t bmap_next = RING_IDX(rxr->ag_ring_struct, raw_next);
307 : :
308 : : /* TODO batch allocation for better performance */
309 [ # # ]: 0 : while (rte_bitmap_get(rxr->ag_bitmap, bmap_next)) {
310 [ # # ]: 0 : if (unlikely(bnxt_alloc_ag_data(rxq, rxr, raw_next)))
311 : : break;
312 : 0 : rte_bitmap_clear(rxr->ag_bitmap, bmap_next);
313 : 0 : rxr->ag_raw_prod = raw_next;
314 : 0 : raw_next = RING_NEXT(raw_next);
315 : 0 : bmap_next = RING_IDX(rxr->ag_ring_struct, raw_next);
316 : : }
317 : :
318 : 0 : return 0;
319 : : }
320 : :
321 : 0 : static int bnxt_rx_pages(struct bnxt_rx_queue *rxq,
322 : : struct rte_mbuf *mbuf, uint32_t *tmp_raw_cons,
323 : : uint8_t agg_buf, struct bnxt_tpa_info *tpa_info)
324 : : {
325 : 0 : struct bnxt_cp_ring_info *cpr = rxq->cp_ring;
326 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
327 : : int i;
328 : : uint16_t cp_cons, ag_cons;
329 : : struct rx_pkt_cmpl *rxcmp;
330 : : struct rte_mbuf *last = mbuf;
331 [ # # # # ]: 0 : bool is_p5_tpa = tpa_info && BNXT_CHIP_P5_P7(rxq->bp);
332 : :
333 [ # # ]: 0 : for (i = 0; i < agg_buf; i++) {
334 : : struct rte_mbuf **ag_buf;
335 : : struct rte_mbuf *ag_mbuf;
336 : :
337 [ # # ]: 0 : if (is_p5_tpa) {
338 : 0 : rxcmp = (void *)&tpa_info->agg_arr[i];
339 : : } else {
340 : 0 : *tmp_raw_cons = NEXT_RAW_CMP(*tmp_raw_cons);
341 : 0 : cp_cons = RING_CMP(cpr->cp_ring_struct, *tmp_raw_cons);
342 : 0 : rxcmp = (struct rx_pkt_cmpl *)
343 : 0 : &cpr->cp_desc_ring[cp_cons];
344 : : }
345 : :
346 : : #ifdef BNXT_DEBUG
347 : : bnxt_dump_cmpl(cp_cons, rxcmp);
348 : : #endif
349 : :
350 : 0 : ag_cons = rxcmp->opaque;
351 : : RTE_ASSERT(ag_cons <= rxr->ag_ring_struct->ring_mask);
352 : 0 : ag_buf = &rxr->ag_buf_ring[ag_cons];
353 : 0 : ag_mbuf = *ag_buf;
354 [ # # ]: 0 : if (ag_mbuf == NULL)
355 : : return -EBUSY;
356 : :
357 : 0 : ag_mbuf->data_len = rte_le_to_cpu_16(rxcmp->len);
358 : :
359 : 0 : mbuf->nb_segs++;
360 : 0 : mbuf->pkt_len += ag_mbuf->data_len;
361 : :
362 : 0 : last->next = ag_mbuf;
363 : : last = ag_mbuf;
364 : :
365 : 0 : *ag_buf = NULL;
366 : :
367 : : /*
368 : : * As aggregation buffer consumed out of order in TPA module,
369 : : * use bitmap to track freed slots to be allocated and notified
370 : : * to NIC
371 : : */
372 : 0 : rte_bitmap_set(rxr->ag_bitmap, ag_cons);
373 : : }
374 : 0 : last->next = NULL;
375 : 0 : bnxt_prod_ag_mbuf(rxq);
376 : 0 : return 0;
377 : : }
378 : :
379 : 0 : static int bnxt_discard_rx(struct bnxt *bp, struct bnxt_cp_ring_info *cpr,
380 : : uint32_t *raw_cons, void *cmp)
381 : : {
382 : : struct rx_pkt_cmpl *rxcmp = cmp;
383 : 0 : uint32_t tmp_raw_cons = *raw_cons;
384 : : uint8_t cmp_type, agg_bufs = 0;
385 : :
386 : 0 : cmp_type = CMP_TYPE(rxcmp);
387 : :
388 [ # # ]: 0 : if (cmp_type == CMPL_BASE_TYPE_RX_L2) {
389 : 0 : agg_bufs = BNXT_RX_L2_AGG_BUFS(rxcmp);
390 [ # # ]: 0 : } else if (cmp_type == RX_TPA_END_CMPL_TYPE_RX_TPA_END) {
391 : : struct rx_tpa_end_cmpl *tpa_end = cmp;
392 : :
393 [ # # ]: 0 : if (BNXT_CHIP_P5_P7(bp))
394 : : return 0;
395 : :
396 : 0 : agg_bufs = BNXT_TPA_END_AGG_BUFS(tpa_end);
397 : : }
398 : :
399 [ # # ]: 0 : if (agg_bufs) {
400 [ # # ]: 0 : if (!bnxt_agg_bufs_valid(cpr, agg_bufs, tmp_raw_cons))
401 : : return -EBUSY;
402 : : }
403 : 0 : *raw_cons = tmp_raw_cons;
404 : 0 : return 0;
405 : : }
406 : :
407 : 0 : static inline struct rte_mbuf *bnxt_tpa_end(
408 : : struct bnxt_rx_queue *rxq,
409 : : uint32_t *raw_cp_cons,
410 : : struct rx_tpa_end_cmpl *tpa_end,
411 : : struct rx_tpa_end_cmpl_hi *tpa_end1)
412 : : {
413 : 0 : struct bnxt_cp_ring_info *cpr = rxq->cp_ring;
414 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
415 : : uint16_t agg_id;
416 : : struct rte_mbuf *mbuf;
417 : : uint8_t agg_bufs;
418 : : uint8_t payload_offset;
419 : : struct bnxt_tpa_info *tpa_info;
420 : :
421 [ # # ]: 0 : if (unlikely(rxq->in_reset)) {
422 : 0 : PMD_DRV_LOG_LINE(ERR, "rxq->in_reset: raw_cp_cons:%d",
423 : : *raw_cp_cons);
424 : 0 : bnxt_discard_rx(rxq->bp, cpr, raw_cp_cons, tpa_end);
425 : 0 : return NULL;
426 : : }
427 : :
428 [ # # ]: 0 : if (BNXT_CHIP_P5_P7(rxq->bp)) {
429 : : struct rx_tpa_v2_end_cmpl *th_tpa_end;
430 : : struct rx_tpa_v2_end_cmpl_hi *th_tpa_end1;
431 : :
432 : : th_tpa_end = (void *)tpa_end;
433 : : th_tpa_end1 = (void *)tpa_end1;
434 : 0 : agg_id = BNXT_TPA_END_AGG_ID_TH(th_tpa_end);
435 : 0 : agg_bufs = BNXT_TPA_END_AGG_BUFS_TH(th_tpa_end1);
436 : 0 : payload_offset = th_tpa_end1->payload_offset;
437 : : } else {
438 : 0 : agg_id = BNXT_TPA_END_AGG_ID(tpa_end);
439 : 0 : agg_bufs = BNXT_TPA_END_AGG_BUFS(tpa_end);
440 [ # # ]: 0 : if (!bnxt_agg_bufs_valid(cpr, agg_bufs, *raw_cp_cons))
441 : : return NULL;
442 : 0 : payload_offset = tpa_end->payload_offset;
443 : : }
444 : :
445 : 0 : tpa_info = &rxr->tpa_info[agg_id];
446 : 0 : mbuf = tpa_info->mbuf;
447 : : RTE_ASSERT(mbuf != NULL);
448 : :
449 [ # # ]: 0 : if (agg_bufs) {
450 : 0 : (void)bnxt_rx_pages(rxq, mbuf, raw_cp_cons, agg_bufs, tpa_info);
451 : : }
452 : 0 : mbuf->l4_len = payload_offset;
453 : :
454 : 0 : struct rte_mbuf *new_data = __bnxt_alloc_rx_data(rxq->mb_pool);
455 : : RTE_ASSERT(new_data != NULL);
456 [ # # ]: 0 : if (!new_data) {
457 : 0 : rte_atomic_fetch_add_explicit(&rxq->rx_mbuf_alloc_fail, 1,
458 : : rte_memory_order_relaxed);
459 : 0 : return NULL;
460 : : }
461 : 0 : tpa_info->mbuf = new_data;
462 : :
463 : 0 : return mbuf;
464 : : }
465 : :
466 : : alignas(RTE_CACHE_LINE_SIZE) uint32_t bnxt_ptype_table[BNXT_PTYPE_TBL_DIM];
467 : :
468 : : static void __rte_cold
469 : 0 : bnxt_init_ptype_table(void)
470 : : {
471 : : uint32_t *pt = bnxt_ptype_table;
472 : : static bool initialized;
473 : : int ip6, tun, type;
474 : : uint32_t l3;
475 : : int i;
476 : :
477 [ # # ]: 0 : if (initialized)
478 : : return;
479 : :
480 [ # # ]: 0 : for (i = 0; i < BNXT_PTYPE_TBL_DIM; i++) {
481 [ # # ]: 0 : if (i & BNXT_PTYPE_TBL_VLAN_MSK)
482 : 0 : pt[i] = RTE_PTYPE_L2_ETHER_VLAN;
483 : : else
484 : 0 : pt[i] = RTE_PTYPE_L2_ETHER;
485 : :
486 : 0 : ip6 = !!(i & BNXT_PTYPE_TBL_IP_VER_MSK);
487 : 0 : tun = !!(i & BNXT_PTYPE_TBL_TUN_MSK);
488 : 0 : type = (i & BNXT_PTYPE_TBL_TYPE_MSK) >> BNXT_PTYPE_TBL_TYPE_SFT;
489 : :
490 [ # # ]: 0 : if (!tun && !ip6)
491 : : l3 = RTE_PTYPE_L3_IPV4_EXT_UNKNOWN;
492 [ # # ]: 0 : else if (!tun && ip6)
493 : : l3 = RTE_PTYPE_L3_IPV6_EXT_UNKNOWN;
494 [ # # ]: 0 : else if (tun && !ip6)
495 : : l3 = RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN;
496 : : else
497 : : l3 = RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN;
498 : :
499 [ # # # # : 0 : switch (type) {
# ]
500 : 0 : case BNXT_PTYPE_TBL_TYPE_ICMP:
501 [ # # ]: 0 : if (tun)
502 : 0 : pt[i] |= l3 | RTE_PTYPE_INNER_L4_ICMP;
503 : : else
504 : 0 : pt[i] |= l3 | RTE_PTYPE_L4_ICMP;
505 : : break;
506 : 0 : case BNXT_PTYPE_TBL_TYPE_TCP:
507 [ # # ]: 0 : if (tun)
508 : 0 : pt[i] |= l3 | RTE_PTYPE_INNER_L4_TCP;
509 : : else
510 : 0 : pt[i] |= l3 | RTE_PTYPE_L4_TCP;
511 : : break;
512 : 0 : case BNXT_PTYPE_TBL_TYPE_UDP:
513 [ # # ]: 0 : if (tun)
514 : 0 : pt[i] |= l3 | RTE_PTYPE_INNER_L4_UDP;
515 : : else
516 : 0 : pt[i] |= l3 | RTE_PTYPE_L4_UDP;
517 : : break;
518 : 0 : case BNXT_PTYPE_TBL_TYPE_IP:
519 : 0 : pt[i] |= l3;
520 : 0 : break;
521 : : }
522 : : }
523 : 0 : initialized = true;
524 : : }
525 : :
526 : : static uint32_t
527 : : bnxt_parse_pkt_type(struct rx_pkt_cmpl *rxcmp, struct rx_pkt_cmpl_hi *rxcmp1)
528 : : {
529 : : uint32_t flags_type, flags2;
530 : : uint8_t index;
531 : :
532 : 0 : flags_type = rte_le_to_cpu_16(rxcmp->flags_type);
533 : 0 : flags2 = rte_le_to_cpu_32(rxcmp1->flags2);
534 : :
535 : : /* Validate ptype table indexing at build time. */
536 : : bnxt_check_ptype_constants();
537 : :
538 : : /*
539 : : * Index format:
540 : : * bit 0: Set if IP tunnel encapsulated packet.
541 : : * bit 1: Set if IPv6 packet, clear if IPv4.
542 : : * bit 2: Set if VLAN tag present.
543 : : * bits 3-6: Four-bit hardware packet type field.
544 : : */
545 : 0 : index = BNXT_CMPL_ITYPE_TO_IDX(flags_type) |
546 : 0 : BNXT_CMPL_VLAN_TUN_TO_IDX(flags2) |
547 : 0 : BNXT_CMPL_IP_VER_TO_IDX(flags2);
548 : :
549 : 0 : return bnxt_ptype_table[index];
550 : : }
551 : :
552 : : static void
553 : : bnxt_parse_pkt_type_v3(struct rte_mbuf *mbuf,
554 : : struct rx_pkt_cmpl *rxcmp_v1,
555 : : struct rx_pkt_cmpl_hi *rxcmp1_v1)
556 : : {
557 : : uint32_t flags_type, flags2, meta;
558 : : struct rx_pkt_v3_cmpl_hi *rxcmp1;
559 : : struct rx_pkt_v3_cmpl *rxcmp;
560 : : uint8_t index;
561 : :
562 : : rxcmp = (void *)rxcmp_v1;
563 : : rxcmp1 = (void *)rxcmp1_v1;
564 : :
565 : 0 : flags_type = rte_le_to_cpu_16(rxcmp->flags_type);
566 : : flags2 = rte_le_to_cpu_32(rxcmp1->flags2);
567 : 0 : meta = rte_le_to_cpu_32(rxcmp->metadata1_payload_offset);
568 : :
569 : : /* TODO */
570 : : /* Validate ptype table indexing at build time. */
571 : : /* bnxt_check_ptype_constants_v3(); */
572 : :
573 : : /*
574 : : * Index format:
575 : : * bit 0: Set if IP tunnel encapsulated packet.
576 : : * bit 1: Set if IPv6 packet, clear if IPv4.
577 : : * bit 2: Set if VLAN tag present.
578 : : * bits 3-6: Four-bit hardware packet type field.
579 : : */
580 : 0 : index = BNXT_CMPL_V3_ITYPE_TO_IDX(flags_type) |
581 : 0 : BNXT_CMPL_V3_VLAN_TO_IDX(meta) |
582 : 0 : BNXT_CMPL_V3_IP_VER_TO_IDX(flags2);
583 : :
584 [ # # ]: 0 : mbuf->packet_type = bnxt_ptype_table[index];
585 : : }
586 : :
587 : : static void __rte_cold
588 : 0 : bnxt_init_ol_flags_tables(struct bnxt_rx_queue *rxq)
589 : : {
590 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
591 : : struct rte_eth_conf *dev_conf;
592 : : bool outer_cksum_enabled;
593 : : uint64_t offloads;
594 : : uint32_t *pt;
595 : : int i;
596 : :
597 : 0 : dev_conf = &rxq->bp->eth_dev->data->dev_conf;
598 : 0 : offloads = dev_conf->rxmode.offloads;
599 : :
600 : 0 : outer_cksum_enabled = !!(offloads & (RTE_ETH_RX_OFFLOAD_OUTER_IPV4_CKSUM |
601 : : RTE_ETH_RX_OFFLOAD_OUTER_UDP_CKSUM));
602 : :
603 : : /* Initialize ol_flags table. */
604 : 0 : pt = rxr->ol_flags_table;
605 [ # # ]: 0 : for (i = 0; i < BNXT_OL_FLAGS_TBL_DIM; i++) {
606 : 0 : pt[i] = 0;
607 : :
608 [ # # ]: 0 : if (BNXT_RX_VLAN_STRIP_EN(rxq->bp)) {
609 [ # # ]: 0 : if (i & RX_PKT_CMPL_FLAGS2_META_FORMAT_VLAN)
610 : 0 : pt[i] |= RTE_MBUF_F_RX_VLAN | RTE_MBUF_F_RX_VLAN_STRIPPED;
611 : : }
612 : :
613 [ # # ]: 0 : if (i & (RX_PKT_CMPL_FLAGS2_T_IP_CS_CALC << 3)) {
614 : : /* Tunnel case. */
615 [ # # ]: 0 : if (outer_cksum_enabled) {
616 [ # # ]: 0 : if (i & RX_PKT_CMPL_FLAGS2_IP_CS_CALC)
617 : 0 : pt[i] |= RTE_MBUF_F_RX_IP_CKSUM_GOOD;
618 : :
619 [ # # ]: 0 : if (i & RX_PKT_CMPL_FLAGS2_L4_CS_CALC)
620 : 0 : pt[i] |= RTE_MBUF_F_RX_L4_CKSUM_GOOD;
621 : :
622 [ # # ]: 0 : if (i & RX_PKT_CMPL_FLAGS2_T_L4_CS_CALC)
623 : 0 : pt[i] |= RTE_MBUF_F_RX_OUTER_L4_CKSUM_GOOD;
624 : : } else {
625 [ # # ]: 0 : if (i & RX_PKT_CMPL_FLAGS2_T_IP_CS_CALC)
626 : 0 : pt[i] |= RTE_MBUF_F_RX_IP_CKSUM_GOOD;
627 : :
628 [ # # ]: 0 : if (i & RX_PKT_CMPL_FLAGS2_T_L4_CS_CALC)
629 : 0 : pt[i] |= RTE_MBUF_F_RX_L4_CKSUM_GOOD;
630 : : }
631 : : } else {
632 : : /* Non-tunnel case. */
633 [ # # ]: 0 : if (i & RX_PKT_CMPL_FLAGS2_IP_CS_CALC)
634 : 0 : pt[i] |= RTE_MBUF_F_RX_IP_CKSUM_GOOD;
635 : :
636 [ # # ]: 0 : if (i & RX_PKT_CMPL_FLAGS2_L4_CS_CALC)
637 : 0 : pt[i] |= RTE_MBUF_F_RX_L4_CKSUM_GOOD;
638 : : }
639 : : }
640 : :
641 : : /* Initialize checksum error table. */
642 : 0 : pt = rxr->ol_flags_err_table;
643 [ # # ]: 0 : for (i = 0; i < BNXT_OL_FLAGS_ERR_TBL_DIM; i++) {
644 : 0 : pt[i] = 0;
645 : :
646 [ # # ]: 0 : if (i & (RX_PKT_CMPL_FLAGS2_T_IP_CS_CALC << 2)) {
647 : : /* Tunnel case. */
648 [ # # ]: 0 : if (outer_cksum_enabled) {
649 [ # # ]: 0 : if (i & (RX_PKT_CMPL_ERRORS_IP_CS_ERROR >> 4))
650 : 0 : pt[i] |= RTE_MBUF_F_RX_IP_CKSUM_BAD;
651 : :
652 [ # # ]: 0 : if (i & (RX_PKT_CMPL_ERRORS_T_IP_CS_ERROR >> 4))
653 : 0 : pt[i] |= RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD;
654 : :
655 [ # # ]: 0 : if (i & (RX_PKT_CMPL_ERRORS_L4_CS_ERROR >> 4))
656 : 0 : pt[i] |= RTE_MBUF_F_RX_L4_CKSUM_BAD;
657 : :
658 [ # # ]: 0 : if (i & (RX_PKT_CMPL_ERRORS_T_L4_CS_ERROR >> 4))
659 : 0 : pt[i] |= RTE_MBUF_F_RX_OUTER_L4_CKSUM_BAD;
660 : : } else {
661 [ # # ]: 0 : if (i & (RX_PKT_CMPL_ERRORS_T_IP_CS_ERROR >> 4))
662 : 0 : pt[i] |= RTE_MBUF_F_RX_IP_CKSUM_BAD;
663 : :
664 [ # # ]: 0 : if (i & (RX_PKT_CMPL_ERRORS_T_L4_CS_ERROR >> 4))
665 : 0 : pt[i] |= RTE_MBUF_F_RX_L4_CKSUM_BAD;
666 : : }
667 : : } else {
668 : : /* Non-tunnel case. */
669 [ # # ]: 0 : if (i & (RX_PKT_CMPL_ERRORS_IP_CS_ERROR >> 4))
670 : 0 : pt[i] |= RTE_MBUF_F_RX_IP_CKSUM_BAD;
671 : :
672 [ # # ]: 0 : if (i & (RX_PKT_CMPL_ERRORS_L4_CS_ERROR >> 4))
673 : 0 : pt[i] |= RTE_MBUF_F_RX_L4_CKSUM_BAD;
674 : : }
675 : : }
676 : 0 : }
677 : :
678 : : static void
679 : 0 : bnxt_set_ol_flags(struct bnxt_rx_ring_info *rxr, struct rx_pkt_cmpl *rxcmp,
680 : : struct rx_pkt_cmpl_hi *rxcmp1, struct rte_mbuf *mbuf)
681 : : {
682 : : uint16_t flags_type, errors, flags;
683 : : uint64_t ol_flags;
684 : :
685 : 0 : flags_type = rte_le_to_cpu_16(rxcmp->flags_type);
686 : :
687 : 0 : flags = rte_le_to_cpu_32(rxcmp1->flags2) &
688 : : (RX_PKT_CMPL_FLAGS2_IP_CS_CALC |
689 : : RX_PKT_CMPL_FLAGS2_L4_CS_CALC |
690 : : RX_PKT_CMPL_FLAGS2_T_IP_CS_CALC |
691 : : RX_PKT_CMPL_FLAGS2_T_L4_CS_CALC |
692 : : RX_PKT_CMPL_FLAGS2_META_FORMAT_VLAN);
693 : :
694 : 0 : flags |= (flags & RX_PKT_CMPL_FLAGS2_T_IP_CS_CALC) << 3;
695 : 0 : errors = rte_le_to_cpu_16(rxcmp1->errors_v2) &
696 : : (RX_PKT_CMPL_ERRORS_IP_CS_ERROR |
697 : : RX_PKT_CMPL_ERRORS_L4_CS_ERROR |
698 : : RX_PKT_CMPL_ERRORS_T_IP_CS_ERROR |
699 : : RX_PKT_CMPL_ERRORS_T_L4_CS_ERROR);
700 : 0 : errors = (errors >> 4) & flags;
701 : :
702 : 0 : ol_flags = rxr->ol_flags_table[flags & ~errors];
703 : :
704 [ # # ]: 0 : if (unlikely(errors)) {
705 : 0 : errors |= (flags & RX_PKT_CMPL_FLAGS2_T_IP_CS_CALC) << 2;
706 : 0 : ol_flags |= rxr->ol_flags_err_table[errors];
707 : : }
708 : :
709 [ # # ]: 0 : if (flags_type & RX_PKT_CMPL_FLAGS_RSS_VALID) {
710 : 0 : mbuf->hash.rss = rte_le_to_cpu_32(rxcmp->rss_hash);
711 : 0 : ol_flags |= RTE_MBUF_F_RX_RSS_HASH;
712 : : }
713 : :
714 [ # # ]: 0 : if (unlikely((flags_type & RX_PKT_CMPL_FLAGS_MASK) ==
715 : : RX_PKT_CMPL_FLAGS_ITYPE_PTP_W_TIMESTAMP))
716 : 0 : ol_flags |= RTE_MBUF_F_RX_IEEE1588_PTP | RTE_MBUF_F_RX_IEEE1588_TMST;
717 : :
718 : 0 : mbuf->ol_flags |= ol_flags;
719 : 0 : }
720 : :
721 : 0 : static void bnxt_get_rx_ts(struct bnxt *bp)
722 : : {
723 : 0 : struct bnxt_ptp_cfg *ptp = bp->ptp_cfg;
724 : :
725 [ # # ]: 0 : if (!ptp)
726 : : return;
727 : :
728 : 0 : rte_spinlock_lock(&ptp->ptp_lock);
729 : 0 : ptp->rx_timestamp = ptp->old_time;
730 : : rte_spinlock_unlock(&ptp->ptp_lock);
731 : : }
732 : :
733 : : static void
734 : 0 : bnxt_get_rx_ts_p5_p7(struct bnxt *bp, uint32_t rx_ts_cmpl)
735 : : {
736 : 0 : struct bnxt_ptp_cfg *ptp = bp->ptp_cfg;
737 : : uint64_t last_hwrm_time;
738 : : uint64_t pkt_time = 0;
739 : :
740 [ # # ]: 0 : if (!ptp)
741 : : return;
742 : :
743 : : /* On P5, Rx timestamps are provided directly in the
744 : : * Rx completion records to the driver. Only 32 bits of
745 : : * the timestamp is present in the completion. Driver needs
746 : : * to read the current 48 bit free running timer using the
747 : : * HWRM_PORT_TS_QUERY command and combine the upper 16 bits
748 : : * from the HWRM response with the lower 32 bits in the
749 : : * Rx completion to produce the 48 bit timestamp for the Rx packet
750 : : */
751 : 0 : rte_spinlock_lock(&ptp->ptp_lock);
752 : 0 : last_hwrm_time = ptp->old_time;
753 : : rte_spinlock_unlock(&ptp->ptp_lock);
754 : 0 : pkt_time = (last_hwrm_time & BNXT_PTP_CURRENT_TIME_MASK) | rx_ts_cmpl;
755 [ # # ]: 0 : if (rx_ts_cmpl < (uint32_t)last_hwrm_time) {
756 : : /* timer has rolled over */
757 : 0 : pkt_time += (1ULL << 32);
758 : : }
759 : 0 : ptp->rx_timestamp = pkt_time;
760 : : }
761 : :
762 : : static uint32_t
763 : 0 : bnxt_ulp_set_mark_in_mbuf_v3(struct bnxt *bp, struct rx_pkt_cmpl_hi *rxcmp1,
764 : : struct rte_mbuf *mbuf, uint32_t *vfr_flag)
765 : : {
766 : : struct rx_pkt_v3_cmpl_hi *rxcmp1_v3 = (void *)rxcmp1;
767 : 0 : uint32_t flags2, meta, mark_id = 0;
768 : : /* revisit the usage of gfid/lfid if mark action is supported.
769 : : * for now, only VFR is using mark and the metadata is the SVIF
770 : : * (a small number)
771 : : */
772 : : bool gfid = false;
773 : : int rc = 0;
774 : :
775 : 0 : flags2 = rte_le_to_cpu_32(rxcmp1_v3->flags2);
776 : :
777 [ # # ]: 0 : switch (flags2 & RX_PKT_V3_CMPL_HI_FLAGS2_META_FORMAT_MASK) {
778 : 0 : case RX_PKT_V3_CMPL_HI_FLAGS2_META_FORMAT_CHDR_DATA:
779 : : /* Only supporting Metadata for ulp now */
780 : 0 : meta = rxcmp1_v3->metadata2;
781 : : break;
782 : 0 : default:
783 : 0 : goto skip_mark;
784 : : }
785 : :
786 : 0 : rc = ulp_mark_db_mark_get(bp->ulp_ctx, gfid, meta, vfr_flag, &mark_id);
787 [ # # ]: 0 : if (!rc) {
788 : : /* Only supporting VFR for now, no Mark actions */
789 [ # # # # ]: 0 : if (vfr_flag && *vfr_flag)
790 : 0 : return mark_id;
791 : : }
792 : :
793 : 0 : skip_mark:
794 : 0 : mbuf->hash.fdir.hi = 0;
795 : :
796 : 0 : return 0;
797 : : }
798 : :
799 : : static uint32_t
800 : 0 : bnxt_ulp_set_mark_in_mbuf(struct bnxt *bp, struct rx_pkt_cmpl_hi *rxcmp1,
801 : : struct rte_mbuf *mbuf, uint32_t *vfr_flag)
802 : : {
803 : : uint32_t cfa_code;
804 : : uint32_t meta_fmt;
805 : : uint32_t meta;
806 : : bool gfid = false;
807 : : uint32_t mark_id;
808 : : uint32_t flags2;
809 : : uint32_t gfid_support = 0;
810 : : int rc;
811 : :
812 [ # # ]: 0 : if (BNXT_GFID_ENABLED(bp))
813 : : gfid_support = 1;
814 : :
815 : 0 : cfa_code = rte_le_to_cpu_16(rxcmp1->cfa_code);
816 : 0 : flags2 = rte_le_to_cpu_32(rxcmp1->flags2);
817 : 0 : meta = rte_le_to_cpu_32(rxcmp1->metadata);
818 : :
819 : : /*
820 : : * The flags field holds extra bits of info from [6:4]
821 : : * which indicate if the flow is in TCAM or EM or EEM
822 : : */
823 : 0 : meta_fmt = (flags2 & BNXT_CFA_META_FMT_MASK) >>
824 : : BNXT_CFA_META_FMT_SHFT;
825 : :
826 [ # # # # ]: 0 : switch (meta_fmt) {
827 : 0 : case 0:
828 [ # # ]: 0 : if (gfid_support) {
829 : : /* Not an LFID or GFID, a flush cmd. */
830 : 0 : goto skip_mark;
831 : : } else {
832 : : /* LFID mode, no vlan scenario */
833 : : gfid = false;
834 : : }
835 : : break;
836 : 0 : case 4:
837 : : case 5:
838 : : /*
839 : : * EM/TCAM case
840 : : * Assume that EM doesn't support Mark due to GFID
841 : : * collisions with EEM. Simply return without setting the mark
842 : : * in the mbuf.
843 : : */
844 [ # # ]: 0 : if (BNXT_CFA_META_EM_TEST(meta)) {
845 : : /*This is EM hit {EM(1), GFID[27:16], 19'd0 or vtag } */
846 : : gfid = true;
847 : 0 : meta >>= BNXT_RX_META_CFA_CODE_SHIFT;
848 : 0 : cfa_code |= meta << BNXT_CFA_CODE_META_SHIFT;
849 : : } else {
850 : : /*
851 : : * It is a TCAM entry, so it is an LFID.
852 : : * The TCAM IDX and Mode can also be determined
853 : : * by decoding the meta_data. We are not
854 : : * using these for now.
855 : : */
856 : : }
857 : : break;
858 : 0 : case 6:
859 : : case 7:
860 : : /* EEM Case, only using gfid in EEM for now. */
861 : : gfid = true;
862 : :
863 : : /*
864 : : * For EEM flows, The first part of cfa_code is 16 bits.
865 : : * The second part is embedded in the
866 : : * metadata field from bit 19 onwards. The driver needs to
867 : : * ignore the first 19 bits of metadata and use the next 12
868 : : * bits as higher 12 bits of cfa_code.
869 : : */
870 : 0 : meta >>= BNXT_RX_META_CFA_CODE_SHIFT;
871 : 0 : cfa_code |= meta << BNXT_CFA_CODE_META_SHIFT;
872 : 0 : break;
873 : : default:
874 : : /* For other values, the cfa_code is assumed to be an LFID. */
875 : : break;
876 : : }
877 : :
878 : 0 : rc = ulp_mark_db_mark_get(bp->ulp_ctx, gfid,
879 : : cfa_code, vfr_flag, &mark_id);
880 [ # # ]: 0 : if (!rc) {
881 : : /* VF to VFR Rx path. So, skip mark_id injection in mbuf */
882 [ # # # # ]: 0 : if (vfr_flag && *vfr_flag)
883 : 0 : return mark_id;
884 : : /* Got the mark, write it to the mbuf and return */
885 : 0 : mbuf->hash.fdir.hi = mark_id;
886 : 0 : *bnxt_cfa_code_dynfield(mbuf) = cfa_code & 0xffffffffull;
887 : 0 : mbuf->hash.fdir.id = rxcmp1->cfa_code;
888 : 0 : mbuf->ol_flags |= RTE_MBUF_F_RX_FDIR | RTE_MBUF_F_RX_FDIR_ID;
889 : 0 : return mark_id;
890 : : }
891 : :
892 : 0 : skip_mark:
893 : 0 : mbuf->hash.fdir.hi = 0;
894 : :
895 : 0 : return 0;
896 : : }
897 : :
898 : 0 : void bnxt_set_mark_in_mbuf(struct bnxt *bp,
899 : : struct rx_pkt_cmpl_hi *rxcmp1,
900 : : struct rte_mbuf *mbuf)
901 : : {
902 : : uint32_t cfa_code = 0;
903 : :
904 [ # # ]: 0 : if (unlikely(bp->mark_table == NULL))
905 : : return;
906 : :
907 : 0 : cfa_code = rte_le_to_cpu_16(rxcmp1->cfa_code);
908 [ # # ]: 0 : if (!cfa_code)
909 : : return;
910 : :
911 [ # # ]: 0 : if (cfa_code && !bp->mark_table[cfa_code].valid)
912 : : return;
913 : :
914 : 0 : mbuf->hash.fdir.hi = bp->mark_table[cfa_code].mark_id;
915 : 0 : mbuf->ol_flags |= RTE_MBUF_F_RX_FDIR | RTE_MBUF_F_RX_FDIR_ID;
916 : : }
917 : :
918 : : static void
919 : 0 : bnxt_set_ol_flags_crx(struct bnxt_rx_ring_info *rxr,
920 : : struct rx_pkt_compress_cmpl *rxcmp,
921 : : struct rte_mbuf *mbuf)
922 : : {
923 : : uint16_t flags_type, errors, flags;
924 : : uint16_t cserr, tmp;
925 : : uint64_t ol_flags;
926 : :
927 : 0 : flags_type = rte_le_to_cpu_16(rxcmp->flags_type);
928 : :
929 : 0 : cserr = rte_le_to_cpu_16(rxcmp->metadata1_cs_error_calc_v1) &
930 : : (RX_PKT_COMPRESS_CMPL_CS_ERROR_CALC_MASK |
931 : : BNXT_RXC_METADATA1_VLAN_VALID);
932 : :
933 : 0 : flags = cserr & BNXT_CRX_CQE_CSUM_CALC_MASK;
934 : : tmp = flags;
935 : :
936 : : /* Set tunnel frame indicator.
937 : : * This is to correctly index into the flags_err table.
938 : : */
939 : : flags |= (flags & BNXT_CRX_TUN_CS_CALC) ? BNXT_PKT_CMPL_T_IP_CS_CALC << 3 : 0;
940 : :
941 : 0 : flags = flags >> BNXT_CRX_CQE_CSUM_CALC_SFT;
942 : :
943 : : errors = cserr & BNXT_CRX_CQE_CSUM_ERROR_MASK;
944 : 0 : errors = (errors >> RX_PKT_COMPRESS_CMPL_CS_ERROR_CALC_SFT) & flags;
945 : :
946 : 0 : ol_flags = rxr->ol_flags_table[flags & ~errors];
947 : :
948 [ # # ]: 0 : if (unlikely(errors)) {
949 : : /* Set tunnel frame indicator.
950 : : * This is to correctly index into the flags_err table.
951 : : */
952 : : errors |= (tmp & BNXT_CRX_TUN_CS_CALC) ? BNXT_PKT_CMPL_T_IP_CS_CALC << 2 : 0;
953 : 0 : ol_flags |= rxr->ol_flags_err_table[errors];
954 : : }
955 : :
956 [ # # ]: 0 : if (flags_type & RX_PKT_COMPRESS_CMPL_FLAGS_RSS_VALID) {
957 : 0 : mbuf->hash.rss = rte_le_to_cpu_32(rxcmp->rss_hash);
958 : 0 : ol_flags |= RTE_MBUF_F_RX_RSS_HASH;
959 : : }
960 : :
961 : 0 : mbuf->ol_flags = ol_flags;
962 : 0 : }
963 : :
964 : : static uint32_t
965 : : bnxt_parse_pkt_type_crx(struct rx_pkt_compress_cmpl *rxcmp)
966 : : {
967 : : uint16_t flags_type, meta_cs;
968 : : uint8_t index;
969 : :
970 : 0 : flags_type = rte_le_to_cpu_16(rxcmp->flags_type);
971 : 0 : meta_cs = rte_le_to_cpu_16(rxcmp->metadata1_cs_error_calc_v1);
972 : :
973 : : /* Validate ptype table indexing at build time. */
974 : : /* TODO */
975 : : /* bnxt_check_ptype_constants(); */
976 : :
977 : : /*
978 : : * Index format:
979 : : * bit 0: Set if IP tunnel encapsulated packet.
980 : : * bit 1: Set if IPv6 packet, clear if IPv4.
981 : : * bit 2: Set if VLAN tag present.
982 : : * bits 3-6: Four-bit hardware packet type field.
983 : : */
984 : 0 : index = BNXT_CMPL_ITYPE_TO_IDX(flags_type) |
985 : 0 : BNXT_CMPL_VLAN_TUN_TO_IDX_CRX(meta_cs) |
986 : 0 : BNXT_CMPL_IP_VER_TO_IDX(flags_type);
987 : :
988 : 0 : return bnxt_ptype_table[index];
989 : : }
990 : :
991 : 0 : static int bnxt_rx_pages_crx(struct bnxt_rx_queue *rxq, struct rte_mbuf *mbuf,
992 : : uint32_t *tmp_raw_cons, uint8_t agg_buf)
993 : : {
994 : 0 : struct bnxt_cp_ring_info *cpr = rxq->cp_ring;
995 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
996 : : int i;
997 : : uint16_t cp_cons, ag_cons;
998 : : struct rx_pkt_compress_cmpl *rxcmp;
999 : : struct rte_mbuf *last = mbuf;
1000 : :
1001 [ # # ]: 0 : for (i = 0; i < agg_buf; i++) {
1002 : : struct rte_mbuf **ag_buf;
1003 : : struct rte_mbuf *ag_mbuf;
1004 : :
1005 : 0 : *tmp_raw_cons = NEXT_RAW_CMP(*tmp_raw_cons);
1006 : 0 : cp_cons = RING_CMP(cpr->cp_ring_struct, *tmp_raw_cons);
1007 : 0 : rxcmp = (struct rx_pkt_compress_cmpl *)&cpr->cp_desc_ring[cp_cons];
1008 : :
1009 : : #ifdef BNXT_DEBUG
1010 : : bnxt_dump_cmpl(cp_cons, rxcmp);
1011 : : #endif
1012 : :
1013 : : /*
1014 : : * The consumer index aka the opaque field for the agg buffers
1015 : : * is not * available in errors_agg_bufs_opaque. So maintain it
1016 : : * in driver itself.
1017 : : */
1018 : 0 : ag_cons = rxr->ag_cons;
1019 : 0 : ag_buf = &rxr->ag_buf_ring[ag_cons];
1020 : 0 : ag_mbuf = *ag_buf;
1021 : :
1022 : 0 : ag_mbuf->data_len = rte_le_to_cpu_16(rxcmp->len);
1023 : :
1024 : 0 : mbuf->nb_segs++;
1025 : 0 : mbuf->pkt_len += ag_mbuf->data_len;
1026 : :
1027 : 0 : last->next = ag_mbuf;
1028 : : last = ag_mbuf;
1029 : :
1030 : 0 : *ag_buf = NULL;
1031 : : /*
1032 : : * As aggregation buffer consumed out of order in TPA module,
1033 : : * use bitmap to track freed slots to be allocated and notified
1034 : : * to NIC. TODO: Is this needed. Most likely not.
1035 : : */
1036 : 0 : rte_bitmap_set(rxr->ag_bitmap, ag_cons);
1037 : 0 : rxr->ag_cons = RING_IDX(rxr->ag_ring_struct, RING_NEXT(ag_cons));
1038 : : }
1039 : 0 : last->next = NULL;
1040 : 0 : bnxt_prod_ag_mbuf(rxq);
1041 : 0 : return 0;
1042 : : }
1043 : :
1044 : 0 : static int bnxt_crx_pkt(struct rte_mbuf **rx_pkt,
1045 : : struct bnxt_rx_queue *rxq,
1046 : : struct rx_pkt_compress_cmpl *rxcmp,
1047 : : uint32_t *raw_cons)
1048 : : {
1049 : 0 : struct bnxt_cp_ring_info *cpr = rxq->cp_ring;
1050 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
1051 : 0 : uint32_t tmp_raw_cons = *raw_cons;
1052 : : uint16_t cons, raw_prod;
1053 : : struct rte_mbuf *mbuf;
1054 : : int rc = 0;
1055 : : uint8_t agg_buf = 0;
1056 : :
1057 : 0 : agg_buf = BNXT_CRX_CQE_AGG_BUFS(rxcmp);
1058 : : /*
1059 : : * Since size of rx_pkt_cmpl is same as rx_pkt_compress_cmpl,
1060 : : * we should be able to use bnxt_agg_bufs_valid to check if AGG
1061 : : * bufs are valid when using compressed CQEs.
1062 : : * All we want to check here is if the CQE is valid and the
1063 : : * location of valid bit is same irrespective of the CQE type.
1064 : : */
1065 [ # # # # ]: 0 : if (agg_buf && !bnxt_agg_bufs_valid(cpr, agg_buf, tmp_raw_cons))
1066 : : return -EBUSY;
1067 : :
1068 : 0 : raw_prod = rxr->rx_raw_prod;
1069 : :
1070 : 0 : cons = rxcmp->errors_agg_bufs_opaque & BNXT_CRX_CQE_OPAQUE_MASK;
1071 : : mbuf = bnxt_consume_rx_buf(rxr, cons);
1072 [ # # ]: 0 : if (mbuf == NULL)
1073 : : return -EBUSY;
1074 : :
1075 : 0 : mbuf->data_off = RTE_PKTMBUF_HEADROOM;
1076 : 0 : mbuf->nb_segs = 1;
1077 : 0 : mbuf->next = NULL;
1078 : 0 : mbuf->pkt_len = rxcmp->len;
1079 : 0 : mbuf->data_len = mbuf->pkt_len;
1080 : 0 : mbuf->port = rxq->port_id;
1081 : :
1082 : 0 : bnxt_set_ol_flags_crx(rxr, rxcmp, mbuf);
1083 [ # # ]: 0 : mbuf->packet_type = bnxt_parse_pkt_type_crx(rxcmp);
1084 : : bnxt_set_vlan_crx(rxcmp, mbuf);
1085 : :
1086 [ # # ]: 0 : if (bnxt_alloc_rx_data(rxq, rxr, raw_prod)) {
1087 : : rc = -ENOMEM;
1088 : 0 : goto rx;
1089 : : }
1090 : 0 : raw_prod = RING_NEXT(raw_prod);
1091 : 0 : rxr->rx_raw_prod = raw_prod;
1092 : :
1093 [ # # ]: 0 : if (agg_buf)
1094 : 0 : bnxt_rx_pages_crx(rxq, mbuf, &tmp_raw_cons, agg_buf);
1095 : :
1096 : 0 : rx:
1097 : 0 : rxr->rx_next_cons = RING_IDX(rxr->rx_ring_struct, RING_NEXT(cons));
1098 : 0 : *rx_pkt = mbuf;
1099 : :
1100 : 0 : *raw_cons = tmp_raw_cons;
1101 : :
1102 : 0 : return rc;
1103 : : }
1104 : :
1105 : 0 : static int bnxt_rx_pkt(struct rte_mbuf **rx_pkt,
1106 : : struct bnxt_rx_queue *rxq, uint32_t *raw_cons)
1107 : : {
1108 : 0 : struct bnxt_cp_ring_info *cpr = rxq->cp_ring;
1109 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
1110 : : struct rx_pkt_cmpl *rxcmp;
1111 : : struct rx_pkt_cmpl_hi *rxcmp1;
1112 : 0 : uint32_t tmp_raw_cons = *raw_cons;
1113 : 0 : uint16_t cons, raw_prod, cp_cons =
1114 : 0 : RING_CMP(cpr->cp_ring_struct, tmp_raw_cons);
1115 : : struct rte_mbuf *mbuf;
1116 : : int rc = 0;
1117 : : uint8_t agg_buf = 0;
1118 : : uint16_t cmp_type;
1119 : 0 : uint32_t vfr_flag = 0, mark_id = 0;
1120 : 0 : struct bnxt *bp = rxq->bp;
1121 : :
1122 : 0 : rxcmp = (struct rx_pkt_cmpl *)
1123 : 0 : &cpr->cp_desc_ring[cp_cons];
1124 : :
1125 : 0 : cmp_type = CMP_TYPE(rxcmp);
1126 : :
1127 [ # # ]: 0 : if (cmp_type == RX_TPA_V2_ABUF_CMPL_TYPE_RX_TPA_AGG) {
1128 : : struct rx_tpa_v2_abuf_cmpl *rx_agg = (void *)rxcmp;
1129 : 0 : uint16_t agg_id = rte_cpu_to_le_16(rx_agg->agg_id);
1130 : : struct bnxt_tpa_info *tpa_info;
1131 : :
1132 : 0 : tpa_info = &rxr->tpa_info[agg_id];
1133 : : RTE_ASSERT(tpa_info->agg_count < 16);
1134 : 0 : tpa_info->agg_arr[tpa_info->agg_count++] = *rx_agg;
1135 : : rc = -EINVAL; /* Continue w/o new mbuf */
1136 : 0 : goto next_rx;
1137 : : }
1138 : :
1139 : 0 : tmp_raw_cons = NEXT_RAW_CMP(tmp_raw_cons);
1140 : 0 : cp_cons = RING_CMP(cpr->cp_ring_struct, tmp_raw_cons);
1141 : 0 : rxcmp1 = (struct rx_pkt_cmpl_hi *)&cpr->cp_desc_ring[cp_cons];
1142 : :
1143 [ # # ]: 0 : if (!bnxt_cpr_cmp_valid(rxcmp1, tmp_raw_cons,
1144 : : cpr->cp_ring_struct->ring_size))
1145 : : return -EBUSY;
1146 : :
1147 : 0 : if (cmp_type == RX_TPA_START_CMPL_TYPE_RX_TPA_START ||
1148 [ # # # # ]: 0 : cmp_type == RX_TPA_START_V2_CMPL_TYPE_RX_TPA_START_V2 ||
1149 : : cmp_type == RX_TPA_START_V3_CMPL_TYPE_RX_TPA_START_V3) {
1150 : 0 : bnxt_tpa_start(rxq, (struct rx_tpa_start_cmpl *)rxcmp,
1151 : : (struct rx_tpa_start_cmpl_hi *)rxcmp1);
1152 : : rc = -EINVAL; /* Continue w/o new mbuf */
1153 : 0 : goto next_rx;
1154 [ # # ]: 0 : } else if (cmp_type == RX_TPA_END_CMPL_TYPE_RX_TPA_END) {
1155 : 0 : mbuf = bnxt_tpa_end(rxq, &tmp_raw_cons,
1156 : : (struct rx_tpa_end_cmpl *)rxcmp,
1157 : : (struct rx_tpa_end_cmpl_hi *)rxcmp1);
1158 [ # # ]: 0 : if (unlikely(!mbuf))
1159 : : return -EBUSY;
1160 : 0 : *rx_pkt = mbuf;
1161 : 0 : goto next_rx;
1162 : 0 : } else if ((cmp_type != CMPL_BASE_TYPE_RX_L2) &&
1163 [ # # # # ]: 0 : (cmp_type != CMPL_BASE_TYPE_RX_L2_V2) &&
1164 : : (cmp_type != CMPL_BASE_TYPE_RX_L2_V3)) {
1165 : : rc = -EINVAL;
1166 : 0 : goto next_rx;
1167 : : }
1168 : :
1169 : 0 : agg_buf = BNXT_RX_L2_AGG_BUFS(rxcmp);
1170 [ # # # # ]: 0 : if (agg_buf && !bnxt_agg_bufs_valid(cpr, agg_buf, tmp_raw_cons))
1171 : : return -EBUSY;
1172 : :
1173 : 0 : raw_prod = rxr->rx_raw_prod;
1174 : :
1175 : 0 : cons = rxcmp->opaque;
1176 [ # # ]: 0 : if (unlikely(cons != rxr->rx_next_cons)) {
1177 : 0 : bnxt_discard_rx(bp, cpr, &tmp_raw_cons, rxcmp);
1178 : 0 : PMD_DRV_LOG_LINE(ERR, "RX cons %x != expected cons %x",
1179 : : cons, rxr->rx_next_cons);
1180 : : bnxt_sched_ring_reset(rxq);
1181 : : rc = -EBUSY;
1182 : 0 : goto next_rx;
1183 : : }
1184 : : mbuf = bnxt_consume_rx_buf(rxr, cons);
1185 [ # # ]: 0 : if (mbuf == NULL)
1186 : : return -EBUSY;
1187 : :
1188 : 0 : mbuf->ol_flags = 0;
1189 : 0 : mbuf->data_off = RTE_PKTMBUF_HEADROOM;
1190 : 0 : mbuf->nb_segs = 1;
1191 : 0 : mbuf->next = NULL;
1192 : 0 : mbuf->pkt_len = rxcmp->len;
1193 : 0 : mbuf->data_len = mbuf->pkt_len;
1194 : 0 : mbuf->port = rxq->port_id;
1195 : :
1196 : : /* Extract the hardware timestamp from the completion record if:
1197 : : * 1. The packet is explicitly classified as a PTP packet (with or
1198 : : * without timestamp), OR
1199 : : * 2. Promiscuous timestamping is enabled (ptp_all_rx_tstamp), which
1200 : : * instructs the hardware to timestamp all packets, including
1201 : : * non-PTP traffic (e.g., IPv6).
1202 : : */
1203 [ # # # # ]: 0 : if (unlikely(((rte_le_to_cpu_16(rxcmp->flags_type) &
1204 : : RX_PKT_CMPL_FLAGS_MASK) ==
1205 : : RX_PKT_CMPL_FLAGS_ITYPE_PTP_W_TIMESTAMP) ||
1206 : : ((rte_le_to_cpu_16(rxcmp->flags_type) &
1207 : : RX_PKT_CMPL_FLAGS_MASK) ==
1208 : : RX_PKT_CMPL_FLAGS_ITYPE_PTP_WO_TIMESTAMP) ||
1209 : 0 : bp->ptp_all_rx_tstamp) &&
1210 [ # # ]: 0 : bp->ieee_1588 &&
1211 [ # # ]: 0 : bp->ptp_cfg) {
1212 : 0 : mbuf->ol_flags |= RTE_MBUF_F_RX_IEEE1588_PTP |
1213 : : RTE_MBUF_F_RX_IEEE1588_TMST;
1214 [ # # ]: 0 : if (BNXT_CHIP_P5_P7(bp))
1215 : 0 : bnxt_get_rx_ts_p5_p7(rxq->bp, rxcmp1->reorder);
1216 : : else
1217 : 0 : bnxt_get_rx_ts(rxq->bp);
1218 : : #ifndef RTE_IOVA_IN_MBUF
1219 : : bnxt_timestamp_dynfield_set(mbuf,
1220 : : bp->ptp_cfg->mb_rx_timestamp_offset,
1221 : : bp->ptp_cfg->rx_timestamp);
1222 : : mbuf->ol_flags |= bp->ptp_cfg->mb_rx_timestamp_flag;
1223 : : #endif
1224 : : }
1225 : :
1226 [ # # ]: 0 : if (cmp_type == CMPL_BASE_TYPE_RX_L2_V3) {
1227 : : bnxt_parse_csum_v3(mbuf, rxcmp1);
1228 : : bnxt_parse_pkt_type_v3(mbuf, rxcmp, rxcmp1);
1229 : : bnxt_rx_vlan_v3(mbuf, rxcmp, rxcmp1);
1230 : : /* Packet cannot be a PTP ethertype if it is detected as L4 */
1231 [ # # ]: 0 : if (mbuf->ol_flags & RTE_MBUF_F_RX_L4_CKSUM_GOOD) {
1232 : 0 : mbuf->ol_flags &= ~RTE_MBUF_F_RX_IEEE1588_PTP;
1233 [ # # ]: 0 : if (unlikely(bp->ptp_cfg))
1234 : 0 : mbuf->ol_flags &=
1235 : 0 : ~bp->ptp_cfg->mb_rx_timestamp_flag;
1236 : : }
1237 : :
1238 : : /* If its a PTP frame, ptype cannot be L2_ETHER */
1239 [ # # ]: 0 : if (mbuf->ol_flags & RTE_MBUF_F_RX_IEEE1588_PTP)
1240 : 0 : mbuf->packet_type = RTE_PTYPE_L2_ETHER_TIMESYNC;
1241 : :
1242 [ # # # # ]: 0 : if (BNXT_TRUFLOW_EN(bp))
1243 : 0 : mark_id = bnxt_ulp_set_mark_in_mbuf_v3(rxq->bp, rxcmp1,
1244 : : mbuf, &vfr_flag);
1245 : 0 : goto reuse_rx_mbuf;
1246 : : }
1247 : :
1248 [ # # ]: 0 : if (cmp_type == CMPL_BASE_TYPE_RX_L2_V2) {
1249 : 0 : bnxt_parse_csum_v2(mbuf, rxcmp1);
1250 : 0 : bnxt_parse_pkt_type_v2(mbuf, rxcmp, rxcmp1);
1251 : : bnxt_rx_vlan_v2(mbuf, bp, rxcmp, rxcmp1);
1252 : : /* TODO Add support for cfa_code parsing */
1253 : 0 : goto reuse_rx_mbuf;
1254 : : }
1255 : :
1256 : 0 : bnxt_set_ol_flags(rxr, rxcmp, rxcmp1, mbuf);
1257 : :
1258 [ # # ]: 0 : mbuf->packet_type = bnxt_parse_pkt_type(rxcmp, rxcmp1);
1259 : :
1260 : : bnxt_set_vlan(rxcmp1, mbuf);
1261 : :
1262 [ # # # # ]: 0 : if (BNXT_TRUFLOW_EN(bp))
1263 : 0 : mark_id = bnxt_ulp_set_mark_in_mbuf(rxq->bp, rxcmp1, mbuf,
1264 : : &vfr_flag);
1265 : : else
1266 : 0 : bnxt_set_mark_in_mbuf(rxq->bp, rxcmp1, mbuf);
1267 : :
1268 : 0 : reuse_rx_mbuf:
1269 [ # # ]: 0 : if (agg_buf) {
1270 : 0 : rc = bnxt_rx_pages(rxq, mbuf, &tmp_raw_cons, agg_buf, NULL);
1271 [ # # ]: 0 : if (rc != 0)
1272 : : return -EBUSY;
1273 : : }
1274 : :
1275 : : #ifdef BNXT_DEBUG
1276 : : if (rxcmp1->errors_v2 & RX_CMP_L2_ERRORS) {
1277 : : /* Re-install the mbuf back to the rx ring */
1278 : : bnxt_reuse_rx_mbuf(rxr, cons, mbuf);
1279 : :
1280 : : rc = -EIO;
1281 : : goto next_rx;
1282 : : }
1283 : : #endif
1284 : : /*
1285 : : * TODO: Redesign this....
1286 : : * If the allocation fails, the packet does not get received.
1287 : : * Simply returning this will result in slowly falling behind
1288 : : * on the producer ring buffers.
1289 : : * Instead, "filling up" the producer just before ringing the
1290 : : * doorbell could be a better solution since it will let the
1291 : : * producer ring starve until memory is available again pushing
1292 : : * the drops into hardware and getting them out of the driver
1293 : : * allowing recovery to a full producer ring.
1294 : : *
1295 : : * This could also help with cache usage by preventing per-packet
1296 : : * calls in favour of a tight loop with the same function being called
1297 : : * in it.
1298 : : */
1299 : 0 : raw_prod = RING_NEXT(raw_prod);
1300 [ # # ]: 0 : if (bnxt_alloc_rx_data(rxq, rxr, raw_prod)) {
1301 : : rc = -ENOMEM;
1302 : 0 : goto rx;
1303 : : }
1304 : 0 : rxr->rx_raw_prod = raw_prod;
1305 : 0 : rx:
1306 : 0 : rxr->rx_next_cons = RING_IDX(rxr->rx_ring_struct, RING_NEXT(cons));
1307 : :
1308 [ # # # # : 0 : if (BNXT_TRUFLOW_EN(bp) && (BNXT_VF_IS_TRUSTED(bp) || BNXT_PF(bp)) &&
# # # # ]
1309 : : vfr_flag) {
1310 : 0 : bnxt_vfr_recv(mark_id, rxq->queue_id, mbuf);
1311 : : /* Now return an error so that nb_rx_pkts is not
1312 : : * incremented.
1313 : : * This packet was meant to be given to the representor.
1314 : : * So no need to account the packet and give it to
1315 : : * parent Rx burst function.
1316 : : */
1317 : : rc = -ENODEV;
1318 : 0 : goto next_rx;
1319 : : }
1320 : : /*
1321 : : * All MBUFs are allocated with the same size under DPDK,
1322 : : * no optimization for rx_copy_thresh
1323 : : */
1324 : 0 : *rx_pkt = mbuf;
1325 : :
1326 : 0 : next_rx:
1327 : :
1328 : 0 : *raw_cons = tmp_raw_cons;
1329 : :
1330 : 0 : return rc;
1331 : : }
1332 : :
1333 : 0 : static void bnxt_reattempt_buffer_alloc(struct bnxt_rx_queue *rxq)
1334 : : {
1335 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
1336 : : struct bnxt_ring *ring;
1337 : : uint16_t raw_prod;
1338 : : uint32_t cnt;
1339 : :
1340 : : /* Assume alloc passes. On failure,
1341 : : * need_realloc will be set inside bnxt_alloc_XY_data.
1342 : : */
1343 : 0 : rxq->need_realloc = 0;
1344 [ # # ]: 0 : if (!bnxt_need_agg_ring(rxq->bp->eth_dev))
1345 : 0 : goto alloc_rx;
1346 : :
1347 : 0 : raw_prod = rxr->ag_raw_prod;
1348 : 0 : bnxt_prod_ag_mbuf(rxq);
1349 [ # # ]: 0 : if (raw_prod != rxr->ag_raw_prod)
1350 [ # # ]: 0 : bnxt_db_write(&rxr->ag_db, rxr->ag_raw_prod);
1351 : :
1352 : 0 : alloc_rx:
1353 : 0 : raw_prod = rxr->rx_raw_prod;
1354 : 0 : ring = rxr->rx_ring_struct;
1355 [ # # ]: 0 : for (cnt = 0; cnt < ring->ring_size; cnt++) {
1356 : : struct rte_mbuf **rx_buf;
1357 : : uint16_t ndx;
1358 : :
1359 : 0 : ndx = RING_IDX(ring, raw_prod + cnt);
1360 : 0 : rx_buf = &rxr->rx_buf_ring[ndx];
1361 : :
1362 : : /* Buffer already allocated for this index. */
1363 [ # # # # ]: 0 : if (*rx_buf != NULL && *rx_buf != &rxq->fake_mbuf)
1364 : 0 : continue;
1365 : :
1366 : : /* This slot is empty. Alloc buffer for Rx */
1367 [ # # ]: 0 : if (bnxt_alloc_rx_data(rxq, rxr, raw_prod + cnt))
1368 : : break;
1369 : :
1370 : 0 : rxr->rx_raw_prod = raw_prod + cnt;
1371 [ # # ]: 0 : bnxt_db_write(&rxr->rx_db, rxr->rx_raw_prod);
1372 : : }
1373 : 0 : }
1374 : :
1375 : 0 : uint16_t bnxt_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts,
1376 : : uint16_t nb_pkts)
1377 : : {
1378 : : struct bnxt_rx_queue *rxq = rx_queue;
1379 : 0 : struct bnxt_cp_ring_info *cpr = rxq->cp_ring;
1380 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
1381 : 0 : uint16_t rx_raw_prod = rxr->rx_raw_prod;
1382 : 0 : uint16_t ag_raw_prod = rxr->ag_raw_prod;
1383 : 0 : uint32_t raw_cons = cpr->cp_raw_cons;
1384 : : uint32_t cons;
1385 : : int nb_rx_pkts = 0;
1386 : : int nb_rep_rx_pkts = 0;
1387 : : struct rx_pkt_cmpl *rxcmp;
1388 : : int rc = 0;
1389 : : bool evt = false;
1390 : :
1391 [ # # ]: 0 : if (unlikely(is_bnxt_in_error(rxq->bp)))
1392 : : return 0;
1393 : :
1394 : : /* If Rx Q was stopped return */
1395 [ # # ]: 0 : if (unlikely(!rxq->rx_started))
1396 : : return 0;
1397 : :
1398 : : #if defined(RTE_ARCH_X86) || defined(RTE_ARCH_ARM64)
1399 : : /*
1400 : : * Replenish buffers if needed when a transition has been made from
1401 : : * vector- to non-vector- receive processing.
1402 : : */
1403 [ # # ]: 0 : while (unlikely(rxq->rxrearm_nb)) {
1404 [ # # ]: 0 : if (!bnxt_alloc_rx_data(rxq, rxr, rxq->rxrearm_start)) {
1405 : 0 : rxr->rx_raw_prod = rxq->rxrearm_start;
1406 [ # # ]: 0 : bnxt_db_write(&rxr->rx_db, rxr->rx_raw_prod);
1407 : 0 : rxq->rxrearm_start++;
1408 : 0 : rxq->rxrearm_nb--;
1409 [ # # ]: 0 : if (rxq->rxrearm_start >= rxq->nb_rx_desc) {
1410 : 0 : rxq->rxrearm_start = 0;
1411 : 0 : rxq->epoch = rxq->epoch == 0 ? 1 : 0;
1412 : : }
1413 : : } else {
1414 : : /* Retry allocation on next call. */
1415 : : break;
1416 : : }
1417 : : }
1418 : : #endif
1419 : :
1420 : : /* Handle RX burst request */
1421 : : while (1) {
1422 : 0 : cons = RING_CMP(cpr->cp_ring_struct, raw_cons);
1423 : 0 : rxcmp = (struct rx_pkt_cmpl *)&cpr->cp_desc_ring[cons];
1424 : :
1425 [ # # ]: 0 : if (!bnxt_cpr_cmp_valid(rxcmp, raw_cons,
1426 : : cpr->cp_ring_struct->ring_size))
1427 : : break;
1428 [ # # ]: 0 : if (CMP_TYPE(rxcmp) == CMPL_BASE_TYPE_HWRM_DONE) {
1429 : 0 : PMD_DRV_LOG_LINE(ERR, "Rx flush done");
1430 [ # # ]: 0 : } else if (CMP_TYPE(rxcmp) == CMPL_BASE_TYPE_RX_L2_COMPRESS) {
1431 : 0 : rc = bnxt_crx_pkt(&rx_pkts[nb_rx_pkts], rxq,
1432 : : (struct rx_pkt_compress_cmpl *)rxcmp,
1433 : : &raw_cons);
1434 [ # # ]: 0 : } else if ((CMP_TYPE(rxcmp) >= CMPL_BASE_TYPE_RX_TPA_START_V2) &&
1435 : : (CMP_TYPE(rxcmp) <= CMPL_BASE_TYPE_RX_TPA_START_V3)) {
1436 : 0 : rc = bnxt_rx_pkt(&rx_pkts[nb_rx_pkts], rxq, &raw_cons);
1437 : : } else if (!BNXT_NUM_ASYNC_CPR(rxq->bp)) {
1438 : : evt =
1439 : : bnxt_event_hwrm_resp_handler(rxq->bp,
1440 : : (struct cmpl_base *)rxcmp);
1441 : : /* If the async event is Fatal error, return */
1442 : : if (unlikely(is_bnxt_in_error(rxq->bp)))
1443 : : goto done;
1444 : : }
1445 : :
1446 [ # # ]: 0 : if (!rc)
1447 : 0 : nb_rx_pkts++;
1448 [ # # ]: 0 : else if (rc == -EBUSY) /* partial completion */
1449 : : break;
1450 [ # # ]: 0 : else if (rc == -ENODEV) /* completion for representor */
1451 : 0 : nb_rep_rx_pkts++;
1452 [ # # ]: 0 : else if (rc == -ENOMEM)
1453 : 0 : nb_rx_pkts++;
1454 : 0 : raw_cons = NEXT_RAW_CMP(raw_cons);
1455 : : /*
1456 : : * The HW reposting may fall behind if mbuf allocation has
1457 : : * failed. Break and reattempt allocation to prevent that.
1458 : : */
1459 [ # # # # ]: 0 : if (nb_rx_pkts == nb_pkts || nb_rep_rx_pkts == nb_pkts || evt ||
1460 [ # # ]: 0 : rxq->need_realloc != 0)
1461 : : break;
1462 : : }
1463 : :
1464 : 0 : cpr->cp_raw_cons = raw_cons;
1465 [ # # ]: 0 : if (!nb_rx_pkts && !nb_rep_rx_pkts && !evt) {
1466 : : /*
1467 : : * For PMD, there is no need to keep on pushing to REARM
1468 : : * the doorbell if there are no new completions
1469 : : */
1470 : 0 : goto done;
1471 : : }
1472 : :
1473 : : /* Ring the completion queue doorbell. */
1474 : 0 : bnxt_db_cq(cpr);
1475 : :
1476 : : /* Ring the receive descriptor doorbell. */
1477 [ # # ]: 0 : if (rx_raw_prod != rxr->rx_raw_prod)
1478 [ # # ]: 0 : bnxt_db_write(&rxr->rx_db, rxr->rx_raw_prod);
1479 : :
1480 : : /* Ring the AGG ring DB */
1481 [ # # ]: 0 : if (ag_raw_prod != rxr->ag_raw_prod)
1482 [ # # ]: 0 : bnxt_db_write(&rxr->ag_db, rxr->ag_raw_prod);
1483 : 0 : done:
1484 [ # # ]: 0 : if (unlikely(rxq->need_realloc))
1485 : 0 : bnxt_reattempt_buffer_alloc(rxq);
1486 : 0 : return nb_rx_pkts;
1487 : : }
1488 : :
1489 : 0 : void bnxt_free_rx_rings(struct bnxt *bp)
1490 : : {
1491 : : int i;
1492 : : struct bnxt_rx_queue *rxq;
1493 : :
1494 [ # # # # ]: 0 : if (!bp->rx_queues || !bp->eth_dev->data->rx_queues)
1495 : : return;
1496 : :
1497 [ # # ]: 0 : for (i = 0; i < (int)bp->rx_nr_rings; i++) {
1498 : 0 : rxq = bp->rx_queues[i];
1499 [ # # ]: 0 : if (!rxq)
1500 : 0 : continue;
1501 : :
1502 : 0 : bnxt_free_ring(rxq->rx_ring->rx_ring_struct);
1503 : 0 : rte_free(rxq->rx_ring->rx_ring_struct);
1504 : :
1505 : : /* Free the Aggregator ring */
1506 : 0 : bnxt_free_ring(rxq->rx_ring->ag_ring_struct);
1507 : 0 : rte_free(rxq->rx_ring->ag_ring_struct);
1508 : 0 : rxq->rx_ring->ag_ring_struct = NULL;
1509 : :
1510 : 0 : rte_free(rxq->rx_ring);
1511 : :
1512 : 0 : bnxt_free_ring(rxq->cp_ring->cp_ring_struct);
1513 : 0 : rte_free(rxq->cp_ring->cp_ring_struct);
1514 : 0 : rte_free(rxq->cp_ring);
1515 : :
1516 : 0 : rte_memzone_free(rxq->mz);
1517 : 0 : rxq->mz = NULL;
1518 : :
1519 : 0 : rte_free(rxq);
1520 : 0 : bp->rx_queues[i] = NULL;
1521 : : }
1522 : : }
1523 : :
1524 : 0 : int bnxt_init_rx_ring_struct(struct bnxt_rx_queue *rxq, unsigned int socket_id)
1525 : : {
1526 : : struct bnxt_cp_ring_info *cpr;
1527 : : struct bnxt_rx_ring_info *rxr;
1528 : : struct bnxt_ring *ring;
1529 : :
1530 : 0 : rxq->rx_buf_size = BNXT_MAX_PKT_LEN + sizeof(struct rte_mbuf);
1531 : :
1532 [ # # ]: 0 : if (rxq->rx_ring != NULL) {
1533 : : rxr = rxq->rx_ring;
1534 : : } else {
1535 : :
1536 : 0 : rxr = rte_zmalloc_socket("bnxt_rx_ring",
1537 : : sizeof(struct bnxt_rx_ring_info),
1538 : : RTE_CACHE_LINE_SIZE, socket_id);
1539 [ # # ]: 0 : if (rxr == NULL)
1540 : : return -ENOMEM;
1541 : 0 : rxq->rx_ring = rxr;
1542 : : }
1543 : :
1544 [ # # ]: 0 : if (rxr->rx_ring_struct == NULL) {
1545 : 0 : ring = rte_zmalloc_socket("bnxt_rx_ring_struct",
1546 : : sizeof(struct bnxt_ring),
1547 : : RTE_CACHE_LINE_SIZE, socket_id);
1548 [ # # ]: 0 : if (ring == NULL)
1549 : : return -ENOMEM;
1550 : 0 : rxr->rx_ring_struct = ring;
1551 : 0 : ring->ring_size = rte_align32pow2(rxq->nb_rx_desc);
1552 : 0 : ring->ring_mask = ring->ring_size - 1;
1553 : 0 : ring->bd = (void *)rxr->rx_desc_ring;
1554 : 0 : ring->bd_dma = rxr->rx_desc_mapping;
1555 : :
1556 : : /* Allocate extra rx ring entries for vector rx. */
1557 : 0 : ring->vmem_size = sizeof(struct rte_mbuf *) *
1558 : 0 : (ring->ring_size + BNXT_RX_EXTRA_MBUF_ENTRIES);
1559 : :
1560 : 0 : ring->vmem = (void **)&rxr->rx_buf_ring;
1561 : 0 : ring->fw_ring_id = INVALID_HW_RING_ID;
1562 : : }
1563 : :
1564 [ # # ]: 0 : if (rxq->cp_ring != NULL) {
1565 : : cpr = rxq->cp_ring;
1566 : : } else {
1567 : 0 : cpr = rte_zmalloc_socket("bnxt_rx_ring",
1568 : : sizeof(struct bnxt_cp_ring_info),
1569 : : RTE_CACHE_LINE_SIZE, socket_id);
1570 [ # # ]: 0 : if (cpr == NULL)
1571 : : return -ENOMEM;
1572 : 0 : rxq->cp_ring = cpr;
1573 : : }
1574 : :
1575 [ # # ]: 0 : if (cpr->cp_ring_struct == NULL) {
1576 : 0 : ring = rte_zmalloc_socket("bnxt_rx_ring_struct",
1577 : : sizeof(struct bnxt_ring),
1578 : : RTE_CACHE_LINE_SIZE, socket_id);
1579 [ # # ]: 0 : if (ring == NULL)
1580 : : return -ENOMEM;
1581 : 0 : cpr->cp_ring_struct = ring;
1582 : :
1583 : : /* Allocate two completion slots per entry in desc ring. */
1584 : 0 : ring->ring_size = rxr->rx_ring_struct->ring_size * 2;
1585 [ # # ]: 0 : if (bnxt_need_agg_ring(rxq->bp->eth_dev))
1586 : 0 : ring->ring_size *= AGG_RING_SIZE_FACTOR;
1587 : :
1588 : 0 : ring->ring_size = rte_align32pow2(ring->ring_size);
1589 : 0 : ring->ring_mask = ring->ring_size - 1;
1590 : 0 : ring->bd = (void *)cpr->cp_desc_ring;
1591 : 0 : ring->bd_dma = cpr->cp_desc_mapping;
1592 : 0 : ring->vmem_size = 0;
1593 : 0 : ring->vmem = NULL;
1594 : 0 : ring->fw_ring_id = INVALID_HW_RING_ID;
1595 : : }
1596 : :
1597 [ # # ]: 0 : if (!bnxt_need_agg_ring(rxq->bp->eth_dev))
1598 : : return 0;
1599 : :
1600 : 0 : rxr = rxq->rx_ring;
1601 : : /* Allocate Aggregator rings */
1602 : 0 : ring = rte_zmalloc_socket("bnxt_rx_ring_struct",
1603 : : sizeof(struct bnxt_ring),
1604 : : RTE_CACHE_LINE_SIZE, socket_id);
1605 [ # # ]: 0 : if (ring == NULL)
1606 : : return -ENOMEM;
1607 : 0 : rxr->ag_ring_struct = ring;
1608 : 0 : ring->ring_size = rte_align32pow2(rxq->nb_rx_desc *
1609 : : AGG_RING_SIZE_FACTOR);
1610 : 0 : ring->ring_mask = ring->ring_size - 1;
1611 : 0 : ring->bd = (void *)rxr->ag_desc_ring;
1612 : 0 : ring->bd_dma = rxr->ag_desc_mapping;
1613 : 0 : ring->vmem_size = ring->ring_size * sizeof(struct rte_mbuf *);
1614 : 0 : ring->vmem = (void **)&rxr->ag_buf_ring;
1615 : 0 : ring->fw_ring_id = INVALID_HW_RING_ID;
1616 : :
1617 : 0 : return 0;
1618 : : }
1619 : :
1620 : : static void bnxt_init_rxbds(struct bnxt_ring *ring, uint32_t type,
1621 : : uint16_t len)
1622 : : {
1623 : : uint32_t j;
1624 : 0 : struct rx_prod_pkt_bd *rx_bd_ring = (struct rx_prod_pkt_bd *)ring->bd;
1625 : :
1626 : 0 : if (!rx_bd_ring)
1627 : : return;
1628 [ # # # # ]: 0 : for (j = 0; j < ring->ring_size; j++) {
1629 : 0 : rx_bd_ring[j].flags_type = rte_cpu_to_le_16(type);
1630 : 0 : rx_bd_ring[j].len = rte_cpu_to_le_16(len);
1631 : 0 : rx_bd_ring[j].opaque = j;
1632 : : }
1633 : : }
1634 : :
1635 : 0 : int bnxt_init_one_rx_ring(struct bnxt_rx_queue *rxq)
1636 : : {
1637 : : struct bnxt_rx_ring_info *rxr;
1638 : : struct bnxt_ring *ring;
1639 : : uint32_t raw_prod, type;
1640 : : unsigned int i;
1641 : : uint16_t size;
1642 : :
1643 : : /* Initialize packet type table. */
1644 : 0 : bnxt_init_ptype_table();
1645 : :
1646 [ # # ]: 0 : size = rte_pktmbuf_data_room_size(rxq->mb_pool) - RTE_PKTMBUF_HEADROOM;
1647 : 0 : size = RTE_MIN(BNXT_MAX_PKT_LEN, size);
1648 : :
1649 : : type = RX_PROD_PKT_BD_TYPE_RX_PROD_PKT;
1650 : :
1651 : 0 : rxr = rxq->rx_ring;
1652 [ # # ]: 0 : ring = rxr->rx_ring_struct;
1653 : : bnxt_init_rxbds(ring, type, size);
1654 : :
1655 : : /* Initialize offload flags parsing table. */
1656 : 0 : bnxt_init_ol_flags_tables(rxq);
1657 : :
1658 : 0 : raw_prod = rxr->rx_raw_prod;
1659 [ # # ]: 0 : for (i = 0; i < ring->ring_size; i++) {
1660 [ # # ]: 0 : if (unlikely(!rxr->rx_buf_ring[i])) {
1661 [ # # ]: 0 : if (bnxt_alloc_rx_data(rxq, rxr, raw_prod) != 0) {
1662 : 0 : PMD_DRV_LOG_LINE(WARNING,
1663 : : "RxQ %d allocated %d of %d mbufs",
1664 : : rxq->queue_id, i, ring->ring_size);
1665 : 0 : return -ENOMEM;
1666 : : }
1667 : : }
1668 : 0 : rxr->rx_raw_prod = raw_prod;
1669 : 0 : raw_prod = RING_NEXT(raw_prod);
1670 : : }
1671 : :
1672 : : /* Initialize dummy mbuf pointers for vector mode rx. */
1673 : : for (i = ring->ring_size;
1674 [ # # ]: 0 : i < ring->ring_size + BNXT_RX_EXTRA_MBUF_ENTRIES; i++) {
1675 : 0 : rxr->rx_buf_ring[i] = &rxq->fake_mbuf;
1676 : : }
1677 : :
1678 : : /* Explicitly reset this driver internal tracker on a ring init */
1679 : 0 : rxr->rx_next_cons = 0;
1680 : :
1681 [ # # ]: 0 : if (!bnxt_need_agg_ring(rxq->bp->eth_dev))
1682 : : return 0;
1683 : :
1684 [ # # ]: 0 : ring = rxr->ag_ring_struct;
1685 : : type = RX_PROD_AGG_BD_TYPE_RX_PROD_AGG;
1686 : : bnxt_init_rxbds(ring, type, size);
1687 : 0 : raw_prod = rxr->ag_raw_prod;
1688 : :
1689 [ # # ]: 0 : for (i = 0; i < ring->ring_size; i++) {
1690 [ # # ]: 0 : if (unlikely(!rxr->ag_buf_ring[i])) {
1691 [ # # ]: 0 : if (bnxt_alloc_ag_data(rxq, rxr, raw_prod) != 0) {
1692 : 0 : PMD_DRV_LOG_LINE(WARNING,
1693 : : "RxQ %d allocated %d of %d mbufs",
1694 : : rxq->queue_id, i, ring->ring_size);
1695 : 0 : return -ENOMEM;
1696 : : }
1697 : : }
1698 : 0 : rxr->ag_raw_prod = raw_prod;
1699 : 0 : raw_prod = RING_NEXT(raw_prod);
1700 : : }
1701 : 0 : PMD_DRV_LOG_LINE(DEBUG, "AGG Done!");
1702 : :
1703 [ # # ]: 0 : if (bnxt_compressed_rx_cqe_mode_enabled(rxq->bp))
1704 : : return 0;
1705 : :
1706 [ # # ]: 0 : if (rxr->tpa_info) {
1707 [ # # ]: 0 : unsigned int max_aggs = BNXT_TPA_MAX_AGGS(rxq->bp);
1708 : :
1709 [ # # ]: 0 : for (i = 0; i < max_aggs; i++) {
1710 [ # # ]: 0 : if (unlikely(!rxr->tpa_info[i].mbuf)) {
1711 : 0 : rxr->tpa_info[i].mbuf =
1712 : 0 : __bnxt_alloc_rx_data(rxq->agg_mb_pool);
1713 [ # # ]: 0 : if (!rxr->tpa_info[i].mbuf) {
1714 : 0 : rte_atomic_fetch_add_explicit(&rxq->rx_mbuf_alloc_fail, 1,
1715 : : rte_memory_order_relaxed);
1716 : 0 : return -ENOMEM;
1717 : : }
1718 : : }
1719 : : }
1720 : : }
1721 : 0 : PMD_DRV_LOG_LINE(DEBUG, "TPA alloc Done!");
1722 : :
1723 : 0 : return 0;
1724 : : }
1725 : :
1726 : : /* Sweep the Rx completion queue till HWRM_DONE for ring flush is received.
1727 : : * The mbufs will not be freed in this call.
1728 : : * They will be freed during ring free as a part of mem cleanup.
1729 : : */
1730 : 0 : int bnxt_flush_rx_cmp(struct bnxt_cp_ring_info *cpr)
1731 : : {
1732 : 0 : struct bnxt_ring *cp_ring_struct = cpr->cp_ring_struct;
1733 : 0 : uint32_t ring_mask = cp_ring_struct->ring_mask;
1734 : 0 : uint32_t raw_cons = cpr->cp_raw_cons;
1735 : : struct rx_pkt_cmpl *rxcmp;
1736 : : uint32_t nb_rx = 0;
1737 : : uint32_t cons;
1738 : :
1739 : : do {
1740 : 0 : cons = RING_CMP(cpr->cp_ring_struct, raw_cons);
1741 : 0 : rxcmp = (struct rx_pkt_cmpl *)&cpr->cp_desc_ring[cons];
1742 : :
1743 [ # # ]: 0 : if (!bnxt_cpr_cmp_valid(rxcmp, raw_cons, ring_mask + 1))
1744 : : break;
1745 : :
1746 [ # # ]: 0 : if (CMP_TYPE(rxcmp) == CMPL_BASE_TYPE_HWRM_DONE)
1747 : : return 1;
1748 : :
1749 : 0 : raw_cons = NEXT_RAW_CMP(raw_cons);
1750 : 0 : nb_rx++;
1751 [ # # ]: 0 : } while (nb_rx < ring_mask);
1752 : :
1753 [ # # ]: 0 : if (nb_rx) {
1754 : 0 : cpr->cp_raw_cons = raw_cons;
1755 : : /* Ring the completion queue doorbell. */
1756 : 0 : bnxt_db_cq(cpr);
1757 : : }
1758 : :
1759 : : return 0;
1760 : : }
|
