Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(c) 2018-2021 Beijing WangXun Technology Co., Ltd.
3 : : * Copyright(c) 2010-2017 Intel Corporation
4 : : */
5 : :
6 : : #include <errno.h>
7 : : #include <rte_common.h>
8 : : #include <ethdev_pci.h>
9 : :
10 : : #include <rte_alarm.h>
11 : :
12 : : #include "ngbe_logs.h"
13 : : #include "ngbe.h"
14 : : #include "ngbe_ethdev.h"
15 : : #include "ngbe_rxtx.h"
16 : : #include "ngbe_regs_group.h"
17 : :
18 : : static const struct reg_info ngbe_regs_general[] = {
19 : : {NGBE_RST, 1, 1, "NGBE_RST"},
20 : : {NGBE_STAT, 1, 1, "NGBE_STAT"},
21 : : {NGBE_PORTCTL, 1, 1, "NGBE_PORTCTL"},
22 : : {NGBE_GPIODATA, 1, 1, "NGBE_GPIODATA"},
23 : : {NGBE_GPIOCTL, 1, 1, "NGBE_GPIOCTL"},
24 : : {NGBE_LEDCTL, 1, 1, "NGBE_LEDCTL"},
25 : : {0, 0, 0, ""}
26 : : };
27 : :
28 : : static const struct reg_info ngbe_regs_nvm[] = {
29 : : {0, 0, 0, ""}
30 : : };
31 : :
32 : : static const struct reg_info ngbe_regs_interrupt[] = {
33 : : {0, 0, 0, ""}
34 : : };
35 : :
36 : : static const struct reg_info ngbe_regs_fctl_others[] = {
37 : : {0, 0, 0, ""}
38 : : };
39 : :
40 : : static const struct reg_info ngbe_regs_rxdma[] = {
41 : : {0, 0, 0, ""}
42 : : };
43 : :
44 : : static const struct reg_info ngbe_regs_rx[] = {
45 : : {0, 0, 0, ""}
46 : : };
47 : :
48 : : static struct reg_info ngbe_regs_tx[] = {
49 : : {0, 0, 0, ""}
50 : : };
51 : :
52 : : static const struct reg_info ngbe_regs_wakeup[] = {
53 : : {0, 0, 0, ""}
54 : : };
55 : :
56 : : static const struct reg_info ngbe_regs_mac[] = {
57 : : {0, 0, 0, ""}
58 : : };
59 : :
60 : : static const struct reg_info ngbe_regs_diagnostic[] = {
61 : : {0, 0, 0, ""},
62 : : };
63 : :
64 : : /* PF registers */
65 : : static const struct reg_info *ngbe_regs_others[] = {
66 : : ngbe_regs_general,
67 : : ngbe_regs_nvm,
68 : : ngbe_regs_interrupt,
69 : : ngbe_regs_fctl_others,
70 : : ngbe_regs_rxdma,
71 : : ngbe_regs_rx,
72 : : ngbe_regs_tx,
73 : : ngbe_regs_wakeup,
74 : : ngbe_regs_mac,
75 : : ngbe_regs_diagnostic,
76 : : NULL};
77 : :
78 : : static int ngbe_dev_close(struct rte_eth_dev *dev);
79 : : static int ngbe_dev_link_update(struct rte_eth_dev *dev,
80 : : int wait_to_complete);
81 : : static int ngbe_dev_stats_reset(struct rte_eth_dev *dev);
82 : : static void ngbe_vlan_hw_strip_enable(struct rte_eth_dev *dev, uint16_t queue);
83 : : static void ngbe_vlan_hw_strip_disable(struct rte_eth_dev *dev,
84 : : uint16_t queue);
85 : :
86 : : static void ngbe_dev_link_status_print(struct rte_eth_dev *dev);
87 : : static int ngbe_dev_lsc_interrupt_setup(struct rte_eth_dev *dev, uint8_t on);
88 : : static int ngbe_dev_macsec_interrupt_setup(struct rte_eth_dev *dev);
89 : : static int ngbe_dev_misc_interrupt_setup(struct rte_eth_dev *dev);
90 : : static int ngbe_dev_rxq_interrupt_setup(struct rte_eth_dev *dev);
91 : : static void ngbe_dev_interrupt_handler(void *param);
92 : : static void ngbe_configure_msix(struct rte_eth_dev *dev);
93 : : static void ngbe_pbthresh_set(struct rte_eth_dev *dev);
94 : :
95 : : #define NGBE_SET_HWSTRIP(h, q) do {\
96 : : uint32_t idx = (q) / (sizeof((h)->bitmap[0]) * NBBY); \
97 : : uint32_t bit = (q) % (sizeof((h)->bitmap[0]) * NBBY); \
98 : : (h)->bitmap[idx] |= 1 << bit;\
99 : : } while (0)
100 : :
101 : : #define NGBE_CLEAR_HWSTRIP(h, q) do {\
102 : : uint32_t idx = (q) / (sizeof((h)->bitmap[0]) * NBBY); \
103 : : uint32_t bit = (q) % (sizeof((h)->bitmap[0]) * NBBY); \
104 : : (h)->bitmap[idx] &= ~(1 << bit);\
105 : : } while (0)
106 : :
107 : : #define NGBE_GET_HWSTRIP(h, q, r) do {\
108 : : uint32_t idx = (q) / (sizeof((h)->bitmap[0]) * NBBY); \
109 : : uint32_t bit = (q) % (sizeof((h)->bitmap[0]) * NBBY); \
110 : : (r) = (h)->bitmap[idx] >> bit & 1;\
111 : : } while (0)
112 : :
113 : : /*
114 : : * The set of PCI devices this driver supports
115 : : */
116 : : static const struct rte_pci_id pci_id_ngbe_map[] = {
117 : : { RTE_PCI_DEVICE(PCI_VENDOR_ID_WANGXUN, NGBE_DEV_ID_EM_WX1860A2) },
118 : : { RTE_PCI_DEVICE(PCI_VENDOR_ID_WANGXUN, NGBE_DEV_ID_EM_WX1860A2S) },
119 : : { RTE_PCI_DEVICE(PCI_VENDOR_ID_WANGXUN, NGBE_DEV_ID_EM_WX1860A4) },
120 : : { RTE_PCI_DEVICE(PCI_VENDOR_ID_WANGXUN, NGBE_DEV_ID_EM_WX1860A4S) },
121 : : { RTE_PCI_DEVICE(PCI_VENDOR_ID_WANGXUN, NGBE_DEV_ID_EM_WX1860AL2) },
122 : : { RTE_PCI_DEVICE(PCI_VENDOR_ID_WANGXUN, NGBE_DEV_ID_EM_WX1860AL2S) },
123 : : { RTE_PCI_DEVICE(PCI_VENDOR_ID_WANGXUN, NGBE_DEV_ID_EM_WX1860AL4) },
124 : : { RTE_PCI_DEVICE(PCI_VENDOR_ID_WANGXUN, NGBE_DEV_ID_EM_WX1860AL4S) },
125 : : { RTE_PCI_DEVICE(PCI_VENDOR_ID_WANGXUN, NGBE_DEV_ID_EM_WX1860NCSI) },
126 : : { RTE_PCI_DEVICE(PCI_VENDOR_ID_WANGXUN, NGBE_DEV_ID_EM_WX1860A1) },
127 : : { RTE_PCI_DEVICE(PCI_VENDOR_ID_WANGXUN, NGBE_DEV_ID_EM_WX1860A1L) },
128 : : { RTE_PCI_DEVICE(PCI_VENDOR_ID_WANGXUN, NGBE_DEV_ID_EM_WX1860AL_W) },
129 : : { .vendor_id = 0, /* sentinel */ },
130 : : };
131 : :
132 : : static const struct rte_eth_desc_lim rx_desc_lim = {
133 : : .nb_max = NGBE_RING_DESC_MAX,
134 : : .nb_min = NGBE_RING_DESC_MIN,
135 : : .nb_align = NGBE_RXD_ALIGN,
136 : : };
137 : :
138 : : static const struct rte_eth_desc_lim tx_desc_lim = {
139 : : .nb_max = NGBE_RING_DESC_MAX,
140 : : .nb_min = NGBE_RING_DESC_MIN,
141 : : .nb_align = NGBE_TXD_ALIGN,
142 : : .nb_seg_max = NGBE_TX_MAX_SEG,
143 : : .nb_mtu_seg_max = NGBE_TX_MAX_SEG,
144 : : };
145 : :
146 : : static const struct eth_dev_ops ngbe_eth_dev_ops;
147 : :
148 : : #define HW_XSTAT(m) {#m, offsetof(struct ngbe_hw_stats, m)}
149 : : #define HW_XSTAT_NAME(m, n) {n, offsetof(struct ngbe_hw_stats, m)}
150 : : static const struct rte_ngbe_xstats_name_off rte_ngbe_stats_strings[] = {
151 : : /* MNG RxTx */
152 : : HW_XSTAT(mng_bmc2host_packets),
153 : : HW_XSTAT(mng_host2bmc_packets),
154 : : /* Basic RxTx */
155 : : HW_XSTAT(rx_packets),
156 : : HW_XSTAT(tx_packets),
157 : : HW_XSTAT(rx_bytes),
158 : : HW_XSTAT(tx_bytes),
159 : : HW_XSTAT(rx_total_bytes),
160 : : HW_XSTAT(rx_total_packets),
161 : : HW_XSTAT(tx_total_packets),
162 : : HW_XSTAT(rx_total_missed_packets),
163 : : HW_XSTAT(rx_broadcast_packets),
164 : : HW_XSTAT(tx_broadcast_packets),
165 : : HW_XSTAT(rx_multicast_packets),
166 : : HW_XSTAT(tx_multicast_packets),
167 : : HW_XSTAT(rx_management_packets),
168 : : HW_XSTAT(tx_management_packets),
169 : : HW_XSTAT(rx_management_dropped),
170 : : HW_XSTAT(rx_dma_drop),
171 : : HW_XSTAT(tx_dma_drop),
172 : : HW_XSTAT(tx_secdrp_packets),
173 : :
174 : : /* Basic Error */
175 : : HW_XSTAT(rx_crc_errors),
176 : : HW_XSTAT(rx_illegal_byte_errors),
177 : : HW_XSTAT(rx_error_bytes),
178 : : HW_XSTAT(rx_mac_short_packet_dropped),
179 : : HW_XSTAT(rx_length_errors),
180 : : HW_XSTAT(rx_undersize_errors),
181 : : HW_XSTAT(rx_fragment_errors),
182 : : HW_XSTAT(rx_oversize_cnt),
183 : : HW_XSTAT(rx_jabber_errors),
184 : : HW_XSTAT(rx_l3_l4_xsum_error),
185 : : HW_XSTAT(mac_local_errors),
186 : : HW_XSTAT(mac_remote_errors),
187 : :
188 : : /* PB Stats */
189 : : HW_XSTAT(rx_up_dropped),
190 : : HW_XSTAT(rdb_pkt_cnt),
191 : : HW_XSTAT(rdb_repli_cnt),
192 : : HW_XSTAT(rdb_drp_cnt),
193 : :
194 : : /* MACSEC */
195 : : HW_XSTAT(tx_macsec_pkts_untagged),
196 : : HW_XSTAT(tx_macsec_pkts_encrypted),
197 : : HW_XSTAT(tx_macsec_pkts_protected),
198 : : HW_XSTAT(tx_macsec_octets_encrypted),
199 : : HW_XSTAT(tx_macsec_octets_protected),
200 : : HW_XSTAT(rx_macsec_pkts_untagged),
201 : : HW_XSTAT(rx_macsec_pkts_badtag),
202 : : HW_XSTAT(rx_macsec_pkts_nosci),
203 : : HW_XSTAT(rx_macsec_pkts_unknownsci),
204 : : HW_XSTAT(rx_macsec_octets_decrypted),
205 : : HW_XSTAT(rx_macsec_octets_validated),
206 : : HW_XSTAT(rx_macsec_sc_pkts_unchecked),
207 : : HW_XSTAT(rx_macsec_sc_pkts_delayed),
208 : : HW_XSTAT(rx_macsec_sc_pkts_late),
209 : : HW_XSTAT(rx_macsec_sa_pkts_ok),
210 : : HW_XSTAT(rx_macsec_sa_pkts_invalid),
211 : : HW_XSTAT(rx_macsec_sa_pkts_notvalid),
212 : : HW_XSTAT(rx_macsec_sa_pkts_unusedsa),
213 : : HW_XSTAT(rx_macsec_sa_pkts_notusingsa),
214 : :
215 : : /* MAC RxTx */
216 : : HW_XSTAT(rx_size_64_packets),
217 : : HW_XSTAT(rx_size_65_to_127_packets),
218 : : HW_XSTAT(rx_size_128_to_255_packets),
219 : : HW_XSTAT(rx_size_256_to_511_packets),
220 : : HW_XSTAT(rx_size_512_to_1023_packets),
221 : : HW_XSTAT(rx_size_1024_to_max_packets),
222 : : HW_XSTAT(tx_size_64_packets),
223 : : HW_XSTAT(tx_size_65_to_127_packets),
224 : : HW_XSTAT(tx_size_128_to_255_packets),
225 : : HW_XSTAT(tx_size_256_to_511_packets),
226 : : HW_XSTAT(tx_size_512_to_1023_packets),
227 : : HW_XSTAT(tx_size_1024_to_max_packets),
228 : :
229 : : /* Flow Control */
230 : : HW_XSTAT_NAME(tx_xon_packets, "tx_flow_control_xon_packets"),
231 : : HW_XSTAT_NAME(rx_xon_packets, "rx_flow_control_xon_packets"),
232 : : HW_XSTAT_NAME(tx_xoff_packets, "tx_flow_control_xoff_packets"),
233 : : HW_XSTAT_NAME(rx_xoff_packets, "rx_flow_control_xoff_packets"),
234 : : };
235 : :
236 : : #define NGBE_NB_HW_STATS (sizeof(rte_ngbe_stats_strings) / \
237 : : sizeof(rte_ngbe_stats_strings[0]))
238 : :
239 : : /* Per-queue statistics */
240 : : #define QP_XSTAT(m) {#m, offsetof(struct ngbe_hw_stats, qp[0].m)}
241 : : static const struct rte_ngbe_xstats_name_off rte_ngbe_qp_strings[] = {
242 : : QP_XSTAT(rx_qp_packets),
243 : : QP_XSTAT(tx_qp_packets),
244 : : QP_XSTAT(rx_qp_bytes),
245 : : QP_XSTAT(tx_qp_bytes),
246 : : QP_XSTAT(rx_qp_mc_packets),
247 : : };
248 : :
249 : : #define NGBE_NB_QP_STATS (sizeof(rte_ngbe_qp_strings) / \
250 : : sizeof(rte_ngbe_qp_strings[0]))
251 : :
252 : : static inline int32_t
253 : : ngbe_pf_reset_hw(struct ngbe_hw *hw)
254 : : {
255 : : uint32_t ctrl_ext;
256 : : int32_t status;
257 : :
258 : 0 : status = hw->mac.reset_hw(hw);
259 : :
260 : : ctrl_ext = rd32(hw, NGBE_PORTCTL);
261 : : /* let hardware know driver is loaded */
262 : : ctrl_ext |= NGBE_PORTCTL_DRVLOAD;
263 : : /* Set PF Reset Done bit so PF/VF Mail Ops can work */
264 : 0 : ctrl_ext |= NGBE_PORTCTL_RSTDONE;
265 : : wr32(hw, NGBE_PORTCTL, ctrl_ext);
266 : : ngbe_flush(hw);
267 : :
268 [ # # ]: 0 : if (status == NGBE_ERR_SFP_NOT_PRESENT)
269 : : status = 0;
270 : : return status;
271 : : }
272 : :
273 : : static inline void
274 : : ngbe_enable_intr(struct rte_eth_dev *dev)
275 : : {
276 : : struct ngbe_interrupt *intr = ngbe_dev_intr(dev);
277 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
278 : :
279 : 0 : wr32(hw, NGBE_IENMISC, intr->mask_misc);
280 : 0 : wr32(hw, NGBE_IMC(0), intr->mask & BIT_MASK32);
281 : : ngbe_flush(hw);
282 : 0 : }
283 : :
284 : : static void
285 : 0 : ngbe_disable_intr(struct ngbe_hw *hw)
286 : : {
287 : 0 : PMD_INIT_FUNC_TRACE();
288 : :
289 : : wr32(hw, NGBE_IMS(0), NGBE_IMS_MASK);
290 : : ngbe_flush(hw);
291 : 0 : }
292 : :
293 : : /*
294 : : * Ensure that all locks are released before first NVM or PHY access
295 : : */
296 : : static void
297 : 0 : ngbe_swfw_lock_reset(struct ngbe_hw *hw)
298 : : {
299 : : uint16_t mask;
300 : :
301 : : /*
302 : : * These ones are more tricky since they are common to all ports; but
303 : : * swfw_sync retries last long enough (1s) to be almost sure that if
304 : : * lock can not be taken it is due to an improper lock of the
305 : : * semaphore.
306 : : */
307 : : mask = NGBE_MNGSEM_SWPHY |
308 : : NGBE_MNGSEM_SWMBX |
309 : : NGBE_MNGSEM_SWFLASH;
310 [ # # ]: 0 : if (hw->mac.acquire_swfw_sync(hw, mask) < 0)
311 : 0 : PMD_DRV_LOG(DEBUG, "SWFW common locks released");
312 : :
313 : 0 : hw->mac.release_swfw_sync(hw, mask);
314 : 0 : }
315 : :
316 : : static int
317 : 0 : eth_ngbe_dev_init(struct rte_eth_dev *eth_dev, void *init_params __rte_unused)
318 : : {
319 : 0 : struct rte_pci_device *pci_dev = RTE_CLASS_TO_BUS_DEVICE(eth_dev, *pci_dev);
320 : : struct ngbe_hw *hw = ngbe_dev_hw(eth_dev);
321 : 0 : struct ngbe_vfta *shadow_vfta = NGBE_DEV_VFTA(eth_dev);
322 : : struct ngbe_hwstrip *hwstrip = NGBE_DEV_HWSTRIP(eth_dev);
323 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
324 : : const struct rte_memzone *mz;
325 : : uint32_t ctrl_ext;
326 : 0 : u32 led_conf = 0;
327 : : int err, ret;
328 : :
329 : 0 : PMD_INIT_FUNC_TRACE();
330 : :
331 : 0 : eth_dev->dev_ops = &ngbe_eth_dev_ops;
332 : 0 : eth_dev->rx_queue_count = ngbe_dev_rx_queue_count;
333 : 0 : eth_dev->rx_descriptor_status = ngbe_dev_rx_descriptor_status;
334 : 0 : eth_dev->tx_descriptor_status = ngbe_dev_tx_descriptor_status;
335 : 0 : eth_dev->rx_pkt_burst = &ngbe_recv_pkts;
336 : 0 : eth_dev->tx_pkt_burst = &ngbe_xmit_pkts;
337 : 0 : eth_dev->tx_pkt_prepare = &ngbe_prep_pkts;
338 : :
339 : : /*
340 : : * For secondary processes, we don't initialise any further as primary
341 : : * has already done this work. Only check we don't need a different
342 : : * Rx and Tx function.
343 : : */
344 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY) {
345 : : struct ngbe_tx_queue *txq;
346 : : /* Tx queue function in primary, set by last queue initialized
347 : : * Tx queue may not initialized by primary process
348 : : */
349 [ # # ]: 0 : if (eth_dev->data->tx_queues) {
350 : 0 : uint16_t nb_tx_queues = eth_dev->data->nb_tx_queues;
351 : 0 : txq = eth_dev->data->tx_queues[nb_tx_queues - 1];
352 : 0 : ngbe_set_tx_function(eth_dev, txq);
353 : : } else {
354 : : /* Use default Tx function if we get here */
355 : 0 : PMD_INIT_LOG(NOTICE,
356 : : "No Tx queues configured yet. Using default Tx function.");
357 : : }
358 : :
359 : 0 : ngbe_set_rx_function(eth_dev);
360 : :
361 : 0 : return 0;
362 : : }
363 : :
364 : 0 : rte_eth_copy_pci_info(eth_dev, pci_dev);
365 : 0 : eth_dev->data->dev_flags |= RTE_ETH_DEV_AUTOFILL_QUEUE_XSTATS;
366 : :
367 : 0 : hw->hw_addr = (void *)pci_dev->mem_resource[0].addr;
368 : :
369 : : /* Vendor and Device ID need to be set before init of shared code */
370 : 0 : hw->back = pci_dev;
371 : 0 : hw->port_id = eth_dev->data->port_id;
372 : 0 : hw->device_id = pci_dev->id.device_id;
373 : 0 : hw->vendor_id = pci_dev->id.vendor_id;
374 [ # # ]: 0 : if (pci_dev->id.subsystem_vendor_id == PCI_VENDOR_ID_WANGXUN) {
375 : 0 : hw->sub_system_id = pci_dev->id.subsystem_device_id;
376 : : } else {
377 : 0 : u32 ssid = 0;
378 : :
379 : 0 : err = ngbe_flash_read_dword(hw, 0xFFFDC, &ssid);
380 [ # # ]: 0 : if (err) {
381 : 0 : PMD_INIT_LOG(ERR,
382 : : "Read of internal subsystem device id failed");
383 : 0 : return -ENODEV;
384 : : }
385 : 0 : hw->sub_system_id = (u16)ssid >> 8 | (u16)ssid << 8;
386 : : }
387 : 0 : ngbe_map_device_id(hw);
388 : :
389 : : /* Reserve memory for interrupt status block */
390 : 0 : mz = rte_eth_dma_zone_reserve(eth_dev, "ngbe_driver", -1,
391 : : NGBE_ISB_SIZE, NGBE_ALIGN, SOCKET_ID_ANY);
392 [ # # ]: 0 : if (mz == NULL)
393 : : return -ENOMEM;
394 : :
395 : 0 : hw->isb_dma = TMZ_PADDR(mz);
396 : 0 : hw->isb_mem = TMZ_VADDR(mz);
397 : :
398 : : /* Initialize the shared code (base driver) */
399 : 0 : err = ngbe_init_shared_code(hw);
400 [ # # ]: 0 : if (err != 0) {
401 : 0 : PMD_INIT_LOG(ERR, "Shared code init failed: %d", err);
402 : 0 : return -EIO;
403 : : }
404 : :
405 : : /* Unlock any pending hardware semaphore */
406 : 0 : ngbe_swfw_lock_reset(hw);
407 : 0 : ngbe_set_ncsi_status(hw);
408 : :
409 : : /* Get Hardware Flow Control setting */
410 : 0 : hw->fc.requested_mode = ngbe_fc_full;
411 : 0 : hw->fc.current_mode = ngbe_fc_full;
412 : 0 : hw->fc.pause_time = NGBE_FC_PAUSE_TIME;
413 : 0 : hw->fc.low_water = NGBE_FC_XON_LOTH;
414 : 0 : hw->fc.high_water = NGBE_FC_XOFF_HITH;
415 : 0 : hw->fc.send_xon = 1;
416 : :
417 : 0 : err = hw->rom.init_params(hw);
418 [ # # ]: 0 : if (err != 0) {
419 : 0 : PMD_INIT_LOG(ERR, "The EEPROM init failed: %d", err);
420 : 0 : return -EIO;
421 : : }
422 : :
423 : : /* Make sure we have a good EEPROM before we read from it */
424 : 0 : err = hw->rom.validate_checksum(hw, NULL);
425 [ # # ]: 0 : if (err != 0) {
426 : 0 : PMD_INIT_LOG(ERR, "The EEPROM checksum is not valid: %d", err);
427 : 0 : return -EIO;
428 : : }
429 : :
430 : 0 : err = hw->phy.led_oem_chk(hw, &led_conf);
431 [ # # ]: 0 : if (err == 0)
432 : 0 : hw->led_conf = led_conf;
433 : : else
434 : 0 : hw->led_conf = 0xFFFF;
435 : :
436 : 0 : err = hw->mac.init_hw(hw);
437 [ # # ]: 0 : if (err != 0) {
438 : 0 : PMD_INIT_LOG(ERR, "Hardware Initialization Failure: %d", err);
439 : 0 : return -EIO;
440 : : }
441 : :
442 : : /* Reset the hw statistics */
443 : 0 : ngbe_dev_stats_reset(eth_dev);
444 : :
445 : : /* disable interrupt */
446 : 0 : ngbe_disable_intr(hw);
447 : :
448 : : /* Allocate memory for storing MAC addresses */
449 : 0 : eth_dev->data->mac_addrs = rte_zmalloc("ngbe", RTE_ETHER_ADDR_LEN *
450 : 0 : hw->mac.num_rar_entries, 0);
451 [ # # ]: 0 : if (eth_dev->data->mac_addrs == NULL) {
452 : 0 : PMD_INIT_LOG(ERR,
453 : : "Failed to allocate %u bytes needed to store MAC addresses",
454 : : RTE_ETHER_ADDR_LEN * hw->mac.num_rar_entries);
455 : 0 : return -ENOMEM;
456 : : }
457 : :
458 : : /* Copy the permanent MAC address */
459 : : rte_ether_addr_copy((struct rte_ether_addr *)hw->mac.perm_addr,
460 : : ð_dev->data->mac_addrs[0]);
461 : :
462 : : /* Allocate memory for storing hash filter MAC addresses */
463 : 0 : eth_dev->data->hash_mac_addrs = rte_zmalloc("ngbe",
464 : : RTE_ETHER_ADDR_LEN * NGBE_VMDQ_NUM_UC_MAC, 0);
465 [ # # ]: 0 : if (eth_dev->data->hash_mac_addrs == NULL) {
466 : 0 : PMD_INIT_LOG(ERR,
467 : : "Failed to allocate %d bytes needed to store MAC addresses",
468 : : RTE_ETHER_ADDR_LEN * NGBE_VMDQ_NUM_UC_MAC);
469 : 0 : rte_free(eth_dev->data->mac_addrs);
470 : 0 : eth_dev->data->mac_addrs = NULL;
471 : 0 : return -ENOMEM;
472 : : }
473 : :
474 : : /* initialize the vfta */
475 : : memset(shadow_vfta, 0, sizeof(*shadow_vfta));
476 : :
477 : : /* initialize the hw strip bitmap*/
478 : : memset(hwstrip, 0, sizeof(*hwstrip));
479 : :
480 : : /* initialize PF if max_vfs not zero */
481 : 0 : ret = ngbe_pf_host_init(eth_dev);
482 [ # # ]: 0 : if (ret) {
483 : 0 : rte_free(eth_dev->data->mac_addrs);
484 : 0 : eth_dev->data->mac_addrs = NULL;
485 : 0 : rte_free(eth_dev->data->hash_mac_addrs);
486 : 0 : eth_dev->data->hash_mac_addrs = NULL;
487 : 0 : return ret;
488 : : }
489 : :
490 : : ctrl_ext = rd32(hw, NGBE_PORTCTL);
491 : : /* let hardware know driver is loaded */
492 : : ctrl_ext |= NGBE_PORTCTL_DRVLOAD;
493 : : /* Set PF Reset Done bit so PF/VF Mail Ops can work */
494 : 0 : ctrl_ext |= NGBE_PORTCTL_RSTDONE;
495 : : wr32(hw, NGBE_PORTCTL, ctrl_ext);
496 : : ngbe_flush(hw);
497 : :
498 : 0 : PMD_INIT_LOG(DEBUG, "MAC: %d, PHY: %d",
499 : : (int)hw->mac.type, (int)hw->phy.type);
500 : :
501 : 0 : PMD_INIT_LOG(DEBUG, "port %d vendorID=0x%x deviceID=0x%x",
502 : : eth_dev->data->port_id, pci_dev->id.vendor_id,
503 : : pci_dev->id.device_id);
504 : :
505 : 0 : rte_intr_callback_register(intr_handle,
506 : : ngbe_dev_interrupt_handler, eth_dev);
507 : :
508 : : /* enable uio/vfio intr/eventfd mapping */
509 : 0 : rte_intr_enable(intr_handle);
510 : :
511 : : /* enable support intr */
512 : : ngbe_enable_intr(eth_dev);
513 : :
514 : 0 : return 0;
515 : : }
516 : :
517 : : static int
518 : 0 : eth_ngbe_dev_uninit(struct rte_eth_dev *eth_dev)
519 : : {
520 : 0 : PMD_INIT_FUNC_TRACE();
521 : :
522 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY)
523 : : return 0;
524 : :
525 : 0 : ngbe_dev_close(eth_dev);
526 : :
527 : 0 : return 0;
528 : : }
529 : :
530 : : static int
531 : 0 : eth_ngbe_pci_probe(struct rte_pci_driver *pci_drv __rte_unused,
532 : : struct rte_pci_device *pci_dev)
533 : : {
534 : 0 : return rte_eth_dev_create(&pci_dev->device, pci_dev->device.name,
535 : : sizeof(struct ngbe_adapter),
536 : : eth_dev_pci_specific_init, pci_dev,
537 : : eth_ngbe_dev_init, NULL);
538 : : }
539 : :
540 : 0 : static int eth_ngbe_pci_remove(struct rte_pci_device *pci_dev)
541 : : {
542 : : struct rte_eth_dev *ethdev;
543 : :
544 : 0 : ethdev = rte_eth_dev_allocated(pci_dev->device.name);
545 [ # # ]: 0 : if (ethdev == NULL)
546 : : return 0;
547 : :
548 : 0 : return rte_eth_dev_pci_generic_remove(pci_dev, eth_ngbe_dev_uninit);
549 : : }
550 : :
551 : : static struct rte_pci_driver rte_ngbe_pmd = {
552 : : .id_table = pci_id_ngbe_map,
553 : : .drv_flags = RTE_PCI_DRV_NEED_MAPPING |
554 : : RTE_PCI_DRV_INTR_LSC,
555 : : .probe = eth_ngbe_pci_probe,
556 : : .remove = eth_ngbe_pci_remove,
557 : : };
558 : :
559 : : static int
560 : 0 : ngbe_vlan_filter_set(struct rte_eth_dev *dev, uint16_t vlan_id, int on)
561 : : {
562 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
563 : : struct ngbe_vfta *shadow_vfta = NGBE_DEV_VFTA(dev);
564 : : uint32_t vfta;
565 : : uint32_t vid_idx;
566 : : uint32_t vid_bit;
567 : :
568 : 0 : vid_idx = (uint32_t)((vlan_id >> 5) & 0x7F);
569 : 0 : vid_bit = (uint32_t)(1 << (vlan_id & 0x1F));
570 : 0 : vfta = rd32(hw, NGBE_VLANTBL(vid_idx));
571 [ # # ]: 0 : if (on)
572 : 0 : vfta |= vid_bit;
573 : : else
574 : 0 : vfta &= ~vid_bit;
575 : : wr32(hw, NGBE_VLANTBL(vid_idx), vfta);
576 : :
577 : : /* update local VFTA copy */
578 : 0 : shadow_vfta->vfta[vid_idx] = vfta;
579 : :
580 : 0 : return 0;
581 : : }
582 : :
583 : : static void
584 : 0 : ngbe_vlan_strip_q_set(struct rte_eth_dev *dev, uint16_t queue, int on)
585 : : {
586 [ # # ]: 0 : if (on)
587 : 0 : ngbe_vlan_hw_strip_enable(dev, queue);
588 : : else
589 : 0 : ngbe_vlan_hw_strip_disable(dev, queue);
590 : 0 : }
591 : :
592 : : static void
593 [ # # ]: 0 : ngbe_vlan_strip_queue_set(struct rte_eth_dev *dev, uint16_t queue, int on)
594 : : {
595 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
596 : :
597 [ # # ]: 0 : if (!hw->adapter_stopped) {
598 : 0 : PMD_DRV_LOG(ERR, "Please stop port first");
599 : 0 : return;
600 : : }
601 : :
602 : 0 : ngbe_vlan_strip_q_set(dev, queue, on);
603 : : }
604 : :
605 : : static int
606 : 0 : ngbe_vlan_tpid_set(struct rte_eth_dev *dev,
607 : : enum rte_vlan_type vlan_type,
608 : : uint16_t tpid)
609 : : {
610 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
611 : : int ret = 0;
612 : : uint32_t portctrl, vlan_ext, qinq;
613 : :
614 : : portctrl = rd32(hw, NGBE_PORTCTL);
615 : :
616 : 0 : vlan_ext = (portctrl & NGBE_PORTCTL_VLANEXT);
617 [ # # # # ]: 0 : qinq = vlan_ext && (portctrl & NGBE_PORTCTL_QINQ);
618 [ # # # ]: 0 : switch (vlan_type) {
619 : 0 : case RTE_ETH_VLAN_TYPE_INNER:
620 [ # # ]: 0 : if (vlan_ext) {
621 : 0 : wr32m(hw, NGBE_VLANCTL,
622 : : NGBE_VLANCTL_TPID_MASK,
623 : : NGBE_VLANCTL_TPID(tpid));
624 : 0 : wr32m(hw, NGBE_DMATXCTRL,
625 : : NGBE_DMATXCTRL_TPID_MASK,
626 : : NGBE_DMATXCTRL_TPID(tpid));
627 : : } else {
628 : : ret = -ENOTSUP;
629 : 0 : PMD_DRV_LOG(ERR,
630 : : "Inner type is not supported by single VLAN");
631 : : }
632 : :
633 [ # # ]: 0 : if (qinq) {
634 : 0 : wr32m(hw, NGBE_TAGTPID(0),
635 : : NGBE_TAGTPID_LSB_MASK,
636 : : NGBE_TAGTPID_LSB(tpid));
637 : : }
638 : : break;
639 : 0 : case RTE_ETH_VLAN_TYPE_OUTER:
640 [ # # ]: 0 : if (vlan_ext) {
641 : : /* Only the high 16-bits is valid */
642 : 0 : wr32m(hw, NGBE_EXTAG,
643 : : NGBE_EXTAG_VLAN_MASK,
644 : 0 : NGBE_EXTAG_VLAN(tpid));
645 : : } else {
646 : 0 : wr32m(hw, NGBE_VLANCTL,
647 : : NGBE_VLANCTL_TPID_MASK,
648 : : NGBE_VLANCTL_TPID(tpid));
649 : 0 : wr32m(hw, NGBE_DMATXCTRL,
650 : : NGBE_DMATXCTRL_TPID_MASK,
651 : : NGBE_DMATXCTRL_TPID(tpid));
652 : : }
653 : :
654 [ # # ]: 0 : if (qinq) {
655 : 0 : wr32m(hw, NGBE_TAGTPID(0),
656 : : NGBE_TAGTPID_MSB_MASK,
657 : 0 : NGBE_TAGTPID_MSB(tpid));
658 : : }
659 : : break;
660 : 0 : default:
661 : 0 : PMD_DRV_LOG(ERR, "Unsupported VLAN type %d", vlan_type);
662 : 0 : return -EINVAL;
663 : : }
664 : :
665 : : return ret;
666 : : }
667 : :
668 : : void
669 : 0 : ngbe_vlan_hw_filter_disable(struct rte_eth_dev *dev)
670 : : {
671 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
672 : : uint32_t vlnctrl;
673 : :
674 : 0 : PMD_INIT_FUNC_TRACE();
675 : :
676 : : /* Filter Table Disable */
677 : : vlnctrl = rd32(hw, NGBE_VLANCTL);
678 : 0 : vlnctrl &= ~NGBE_VLANCTL_VFE;
679 : : wr32(hw, NGBE_VLANCTL, vlnctrl);
680 : 0 : }
681 : :
682 : : void
683 : 0 : ngbe_vlan_hw_filter_enable(struct rte_eth_dev *dev)
684 : : {
685 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
686 : : struct ngbe_vfta *shadow_vfta = NGBE_DEV_VFTA(dev);
687 : : uint32_t vlnctrl;
688 : : uint16_t i;
689 : :
690 : 0 : PMD_INIT_FUNC_TRACE();
691 : :
692 : : /* Filter Table Enable */
693 : : vlnctrl = rd32(hw, NGBE_VLANCTL);
694 : 0 : vlnctrl &= ~NGBE_VLANCTL_CFIENA;
695 : 0 : vlnctrl |= NGBE_VLANCTL_VFE;
696 : : wr32(hw, NGBE_VLANCTL, vlnctrl);
697 : :
698 : : /* write whatever is in local vfta copy */
699 [ # # ]: 0 : for (i = 0; i < NGBE_VFTA_SIZE; i++)
700 : 0 : wr32(hw, NGBE_VLANTBL(i), shadow_vfta->vfta[i]);
701 : 0 : }
702 : :
703 : : void
704 : 0 : ngbe_vlan_hw_strip_bitmap_set(struct rte_eth_dev *dev, uint16_t queue, bool on)
705 : : {
706 : 0 : struct ngbe_hwstrip *hwstrip = NGBE_DEV_HWSTRIP(dev);
707 : : struct ngbe_rx_queue *rxq;
708 : :
709 [ # # ]: 0 : if (queue >= NGBE_MAX_RX_QUEUE_NUM)
710 : : return;
711 : :
712 [ # # ]: 0 : if (on)
713 : 0 : NGBE_SET_HWSTRIP(hwstrip, queue);
714 : : else
715 : 0 : NGBE_CLEAR_HWSTRIP(hwstrip, queue);
716 : :
717 [ # # ]: 0 : if (queue >= dev->data->nb_rx_queues)
718 : : return;
719 : :
720 : 0 : rxq = dev->data->rx_queues[queue];
721 : :
722 [ # # ]: 0 : if (on) {
723 : 0 : rxq->vlan_flags = RTE_MBUF_F_RX_VLAN | RTE_MBUF_F_RX_VLAN_STRIPPED;
724 : 0 : rxq->offloads |= RTE_ETH_RX_OFFLOAD_VLAN_STRIP;
725 : : } else {
726 : 0 : rxq->vlan_flags = RTE_MBUF_F_RX_VLAN;
727 : 0 : rxq->offloads &= ~RTE_ETH_RX_OFFLOAD_VLAN_STRIP;
728 : : }
729 : : }
730 : :
731 : : static void
732 : 0 : ngbe_vlan_hw_strip_disable(struct rte_eth_dev *dev, uint16_t queue)
733 : : {
734 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
735 : : uint32_t ctrl;
736 : :
737 : 0 : PMD_INIT_FUNC_TRACE();
738 : :
739 : 0 : ctrl = rd32(hw, NGBE_RXCFG(queue));
740 : 0 : ctrl &= ~NGBE_RXCFG_VLAN;
741 : : wr32(hw, NGBE_RXCFG(queue), ctrl);
742 : :
743 : : /* record those setting for HW strip per queue */
744 : 0 : ngbe_vlan_hw_strip_bitmap_set(dev, queue, 0);
745 : 0 : }
746 : :
747 : : static void
748 : 0 : ngbe_vlan_hw_strip_enable(struct rte_eth_dev *dev, uint16_t queue)
749 : : {
750 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
751 : : uint32_t ctrl;
752 : :
753 : 0 : PMD_INIT_FUNC_TRACE();
754 : :
755 : 0 : ctrl = rd32(hw, NGBE_RXCFG(queue));
756 : 0 : ctrl |= NGBE_RXCFG_VLAN;
757 : : wr32(hw, NGBE_RXCFG(queue), ctrl);
758 : :
759 : : /* record those setting for HW strip per queue */
760 : 0 : ngbe_vlan_hw_strip_bitmap_set(dev, queue, 1);
761 : 0 : }
762 : :
763 : : static void
764 : 0 : ngbe_vlan_hw_extend_disable(struct rte_eth_dev *dev)
765 : : {
766 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
767 : : uint32_t ctrl;
768 : :
769 : 0 : PMD_INIT_FUNC_TRACE();
770 : :
771 : : ctrl = rd32(hw, NGBE_PORTCTL);
772 : : ctrl &= ~NGBE_PORTCTL_VLANEXT;
773 : 0 : ctrl &= ~NGBE_PORTCTL_QINQ;
774 : : wr32(hw, NGBE_PORTCTL, ctrl);
775 : 0 : }
776 : :
777 : : static void
778 : 0 : ngbe_vlan_hw_extend_enable(struct rte_eth_dev *dev)
779 : : {
780 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
781 : : uint32_t ctrl;
782 : :
783 : 0 : PMD_INIT_FUNC_TRACE();
784 : :
785 : : ctrl = rd32(hw, NGBE_PORTCTL);
786 : 0 : ctrl |= NGBE_PORTCTL_VLANEXT | NGBE_PORTCTL_QINQ;
787 : : wr32(hw, NGBE_PORTCTL, ctrl);
788 : 0 : }
789 : :
790 : : static void
791 : 0 : ngbe_qinq_hw_strip_disable(struct rte_eth_dev *dev)
792 : : {
793 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
794 : : uint32_t ctrl;
795 : :
796 : 0 : PMD_INIT_FUNC_TRACE();
797 : :
798 : : ctrl = rd32(hw, NGBE_PORTCTL);
799 : 0 : ctrl &= ~NGBE_PORTCTL_QINQ;
800 : : wr32(hw, NGBE_PORTCTL, ctrl);
801 : 0 : }
802 : :
803 : : static void
804 : 0 : ngbe_qinq_hw_strip_enable(struct rte_eth_dev *dev)
805 : : {
806 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
807 : : uint32_t ctrl;
808 : :
809 : 0 : PMD_INIT_FUNC_TRACE();
810 : :
811 : : ctrl = rd32(hw, NGBE_PORTCTL);
812 : 0 : ctrl |= NGBE_PORTCTL_QINQ | NGBE_PORTCTL_VLANEXT;
813 : : wr32(hw, NGBE_PORTCTL, ctrl);
814 : 0 : }
815 : :
816 : : void
817 : 0 : ngbe_vlan_hw_strip_config(struct rte_eth_dev *dev)
818 : : {
819 : : struct ngbe_rx_queue *rxq;
820 : : uint16_t i;
821 : :
822 : 0 : PMD_INIT_FUNC_TRACE();
823 : :
824 [ # # ]: 0 : for (i = 0; i < dev->data->nb_rx_queues; i++) {
825 : 0 : rxq = dev->data->rx_queues[i];
826 : :
827 [ # # ]: 0 : if (rxq->offloads & RTE_ETH_RX_OFFLOAD_VLAN_STRIP)
828 : 0 : ngbe_vlan_strip_q_set(dev, i, 1);
829 : : else
830 : 0 : ngbe_vlan_strip_q_set(dev, i, 0);
831 : : }
832 : 0 : }
833 : :
834 : : void
835 : 0 : ngbe_config_vlan_strip_on_all_queues(struct rte_eth_dev *dev, int mask)
836 : : {
837 : : uint16_t i;
838 : : struct rte_eth_rxmode *rxmode;
839 : : struct ngbe_rx_queue *rxq;
840 : :
841 [ # # ]: 0 : if (mask & RTE_ETH_VLAN_STRIP_MASK) {
842 : 0 : rxmode = &dev->data->dev_conf.rxmode;
843 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_VLAN_STRIP)
844 [ # # ]: 0 : for (i = 0; i < dev->data->nb_rx_queues; i++) {
845 : 0 : rxq = dev->data->rx_queues[i];
846 : 0 : rxq->offloads |= RTE_ETH_RX_OFFLOAD_VLAN_STRIP;
847 : : }
848 : : else
849 [ # # ]: 0 : for (i = 0; i < dev->data->nb_rx_queues; i++) {
850 : 0 : rxq = dev->data->rx_queues[i];
851 : 0 : rxq->offloads &= ~RTE_ETH_RX_OFFLOAD_VLAN_STRIP;
852 : : }
853 : : }
854 : 0 : }
855 : :
856 : : static int
857 : 0 : ngbe_vlan_offload_config(struct rte_eth_dev *dev, int mask)
858 : : {
859 : : struct rte_eth_rxmode *rxmode;
860 : 0 : rxmode = &dev->data->dev_conf.rxmode;
861 : :
862 [ # # ]: 0 : if (mask & RTE_ETH_VLAN_STRIP_MASK)
863 : 0 : ngbe_vlan_hw_strip_config(dev);
864 : :
865 [ # # ]: 0 : if (mask & RTE_ETH_VLAN_FILTER_MASK) {
866 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_VLAN_FILTER)
867 : 0 : ngbe_vlan_hw_filter_enable(dev);
868 : : else
869 : 0 : ngbe_vlan_hw_filter_disable(dev);
870 : : }
871 : :
872 [ # # ]: 0 : if (mask & RTE_ETH_VLAN_EXTEND_MASK) {
873 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_VLAN_EXTEND)
874 : 0 : ngbe_vlan_hw_extend_enable(dev);
875 : : else
876 : 0 : ngbe_vlan_hw_extend_disable(dev);
877 : : }
878 : :
879 [ # # ]: 0 : if (mask & RTE_ETH_QINQ_STRIP_MASK) {
880 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_QINQ_STRIP)
881 : 0 : ngbe_qinq_hw_strip_enable(dev);
882 : : else
883 : 0 : ngbe_qinq_hw_strip_disable(dev);
884 : : }
885 : :
886 : 0 : return 0;
887 : : }
888 : :
889 : : static int
890 [ # # ]: 0 : ngbe_vlan_offload_set(struct rte_eth_dev *dev, int mask)
891 : : {
892 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
893 : :
894 [ # # # # ]: 0 : if (!hw->adapter_stopped && (mask & RTE_ETH_VLAN_STRIP_MASK)) {
895 : 0 : PMD_DRV_LOG(ERR, "Please stop port first");
896 : 0 : return -EPERM;
897 : : }
898 : :
899 : 0 : ngbe_config_vlan_strip_on_all_queues(dev, mask);
900 : :
901 : 0 : ngbe_vlan_offload_config(dev, mask);
902 : :
903 : 0 : return 0;
904 : : }
905 : :
906 : : static int
907 : 0 : ngbe_dev_configure(struct rte_eth_dev *dev)
908 : : {
909 : : struct ngbe_interrupt *intr = ngbe_dev_intr(dev);
910 : : struct ngbe_adapter *adapter = ngbe_dev_adapter(dev);
911 : :
912 : 0 : PMD_INIT_FUNC_TRACE();
913 : :
914 [ # # ]: 0 : if (dev->data->dev_conf.rxmode.mq_mode & RTE_ETH_MQ_RX_RSS_FLAG)
915 : 0 : dev->data->dev_conf.rxmode.offloads |= RTE_ETH_RX_OFFLOAD_RSS_HASH;
916 : :
917 : : /* set flag to update link status after init */
918 : 0 : intr->flags |= NGBE_FLAG_NEED_LINK_UPDATE;
919 : :
920 : : /*
921 : : * Initialize to TRUE. If any of Rx queues doesn't meet the bulk
922 : : * allocation Rx preconditions we will reset it.
923 : : */
924 : 0 : adapter->rx_bulk_alloc_allowed = true;
925 : 0 : adapter->rx_vec_allowed = true;
926 : :
927 : 0 : return 0;
928 : : }
929 : :
930 : : static void
931 : 0 : ngbe_dev_phy_intr_setup(struct rte_eth_dev *dev)
932 : : {
933 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
934 : : struct ngbe_interrupt *intr = ngbe_dev_intr(dev);
935 : :
936 : : wr32(hw, NGBE_GPIODIR, NGBE_GPIODIR_DDR(1));
937 : : wr32(hw, NGBE_GPIOINTEN, NGBE_GPIOINTEN_INT(3));
938 : : wr32(hw, NGBE_GPIOINTTYPE, NGBE_GPIOINTTYPE_LEVEL(0));
939 [ # # ]: 0 : if (hw->phy.type == ngbe_phy_yt8521s_sfi)
940 : : wr32(hw, NGBE_GPIOINTPOL, NGBE_GPIOINTPOL_ACT(0));
941 : : else
942 : : wr32(hw, NGBE_GPIOINTPOL, NGBE_GPIOINTPOL_ACT(3));
943 : :
944 : 0 : intr->mask_misc |= NGBE_ICRMISC_GPIO | NGBE_ICRMISC_HEAT;
945 : 0 : }
946 : :
947 : : /*
948 : : * Configure device link speed and setup link.
949 : : * It returns 0 on success.
950 : : */
951 : : static int
952 : 0 : ngbe_dev_start(struct rte_eth_dev *dev)
953 : : {
954 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
955 : 0 : struct ngbe_hw_stats *hw_stats = NGBE_DEV_STATS(dev);
956 : 0 : struct rte_pci_device *pci_dev = RTE_CLASS_TO_BUS_DEVICE(dev, *pci_dev);
957 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
958 : : uint32_t intr_vector = 0;
959 : : int err;
960 : 0 : bool link_up = false, negotiate = false;
961 : 0 : uint32_t speed = 0;
962 : : uint32_t allowed_speeds = 0;
963 : : int mask = 0;
964 : : int status;
965 : : uint32_t *link_speeds;
966 : :
967 : 0 : PMD_INIT_FUNC_TRACE();
968 : :
969 : : /* disable uio/vfio intr/eventfd mapping */
970 : 0 : rte_intr_disable(intr_handle);
971 : :
972 : : /* stop adapter */
973 : 0 : hw->adapter_stopped = 0;
974 : :
975 : : /* reinitialize adapter, this calls reset and start */
976 : 0 : hw->nb_rx_queues = dev->data->nb_rx_queues;
977 : 0 : hw->nb_tx_queues = dev->data->nb_tx_queues;
978 : : status = ngbe_pf_reset_hw(hw);
979 [ # # ]: 0 : if (status != 0)
980 : : return -1;
981 : 0 : hw->mac.start_hw(hw);
982 : 0 : hw->mac.get_link_status = true;
983 : :
984 : 0 : ngbe_set_pcie_master(hw, true);
985 : :
986 : : /* configure PF module if SRIOV enabled */
987 : 0 : ngbe_pf_host_configure(dev);
988 : :
989 : 0 : ngbe_dev_phy_intr_setup(dev);
990 : :
991 : : /* check and configure queue intr-vector mapping */
992 [ # # ]: 0 : if ((rte_intr_cap_multiple(intr_handle) ||
993 [ # # ]: 0 : !RTE_ETH_DEV_SRIOV(dev).active) &&
994 [ # # ]: 0 : dev->data->dev_conf.intr_conf.rxq != 0) {
995 : 0 : intr_vector = dev->data->nb_rx_queues;
996 [ # # ]: 0 : if (rte_intr_efd_enable(intr_handle, intr_vector))
997 : : return -1;
998 : : }
999 : :
1000 [ # # ]: 0 : if (rte_intr_dp_is_en(intr_handle)) {
1001 [ # # ]: 0 : if (rte_intr_vec_list_alloc(intr_handle, "intr_vec",
1002 : 0 : dev->data->nb_rx_queues)) {
1003 : 0 : PMD_INIT_LOG(ERR,
1004 : : "Failed to allocate %d rx_queues intr_vec",
1005 : : dev->data->nb_rx_queues);
1006 : 0 : return -ENOMEM;
1007 : : }
1008 : : }
1009 : :
1010 : : /* configure MSI-X for sleep until Rx interrupt */
1011 : 0 : ngbe_configure_msix(dev);
1012 : :
1013 : : /* initialize transmission unit */
1014 : 0 : ngbe_dev_tx_init(dev);
1015 : :
1016 : : /* This can fail when allocating mbufs for descriptor rings */
1017 : 0 : err = ngbe_dev_rx_init(dev);
1018 [ # # ]: 0 : if (err != 0) {
1019 : 0 : PMD_INIT_LOG(ERR, "Unable to initialize Rx hardware");
1020 : 0 : goto error;
1021 : : }
1022 : :
1023 : : mask = RTE_ETH_VLAN_STRIP_MASK | RTE_ETH_VLAN_FILTER_MASK |
1024 : : RTE_ETH_VLAN_EXTEND_MASK;
1025 : 0 : err = ngbe_vlan_offload_config(dev, mask);
1026 [ # # ]: 0 : if (err != 0) {
1027 : 0 : PMD_INIT_LOG(ERR, "Unable to set VLAN offload");
1028 : 0 : goto error;
1029 : : }
1030 : :
1031 : 0 : hw->mac.setup_pba(hw);
1032 : 0 : ngbe_pbthresh_set(dev);
1033 : 0 : ngbe_configure_port(dev);
1034 : :
1035 : 0 : err = ngbe_dev_rxtx_start(dev);
1036 [ # # ]: 0 : if (err < 0) {
1037 : 0 : PMD_INIT_LOG(ERR, "Unable to start rxtx queues");
1038 : 0 : goto error;
1039 : : }
1040 : :
1041 : : /* Skip link setup if loopback mode is enabled. */
1042 [ # # # # ]: 0 : if (hw->is_pf && dev->data->dev_conf.lpbk_mode)
1043 : 0 : goto skip_link_setup;
1044 : :
1045 : 0 : hw->lsc = dev->data->dev_conf.intr_conf.lsc;
1046 : :
1047 : 0 : err = hw->mac.check_link(hw, &speed, &link_up, 0);
1048 [ # # ]: 0 : if (err != 0)
1049 : 0 : goto error;
1050 : 0 : dev->data->dev_link.link_status = link_up;
1051 : :
1052 : : link_speeds = &dev->data->dev_conf.link_speeds;
1053 [ # # ]: 0 : if (*link_speeds == RTE_ETH_LINK_SPEED_AUTONEG)
1054 : 0 : negotiate = true;
1055 : :
1056 : 0 : err = hw->mac.get_link_capabilities(hw, &speed, &negotiate);
1057 [ # # ]: 0 : if (err != 0)
1058 : 0 : goto error;
1059 : :
1060 : : allowed_speeds = 0;
1061 [ # # ]: 0 : if (hw->mac.default_speeds & NGBE_LINK_SPEED_1GB_FULL)
1062 : : allowed_speeds |= RTE_ETH_LINK_SPEED_1G;
1063 [ # # ]: 0 : if (hw->mac.default_speeds & NGBE_LINK_SPEED_100M_FULL)
1064 : 0 : allowed_speeds |= RTE_ETH_LINK_SPEED_100M;
1065 [ # # ]: 0 : if (hw->mac.default_speeds & NGBE_LINK_SPEED_10M_FULL)
1066 : 0 : allowed_speeds |= RTE_ETH_LINK_SPEED_10M;
1067 : :
1068 [ # # ]: 0 : if (((*link_speeds) >> 1) & ~(allowed_speeds >> 1)) {
1069 : 0 : PMD_INIT_LOG(ERR, "Invalid link setting");
1070 : 0 : goto error;
1071 : : }
1072 : :
1073 : 0 : speed = 0x0;
1074 [ # # ]: 0 : if (*link_speeds == RTE_ETH_LINK_SPEED_AUTONEG) {
1075 : 0 : speed = hw->mac.default_speeds;
1076 : : } else {
1077 [ # # ]: 0 : if (*link_speeds & RTE_ETH_LINK_SPEED_1G)
1078 : 0 : speed |= NGBE_LINK_SPEED_1GB_FULL;
1079 [ # # ]: 0 : if (*link_speeds & RTE_ETH_LINK_SPEED_100M)
1080 : 0 : speed |= NGBE_LINK_SPEED_100M_FULL;
1081 [ # # ]: 0 : if (*link_speeds & RTE_ETH_LINK_SPEED_10M)
1082 : 0 : speed |= NGBE_LINK_SPEED_10M_FULL;
1083 : : }
1084 : :
1085 [ # # ]: 0 : if (!hw->ncsi_enabled) {
1086 : 0 : err = hw->phy.init_hw(hw);
1087 [ # # ]: 0 : if (err != 0) {
1088 : 0 : PMD_INIT_LOG(ERR, "PHY init failed");
1089 : 0 : goto error;
1090 : : }
1091 : : }
1092 : 0 : err = hw->mac.setup_link(hw, speed, link_up);
1093 [ # # ]: 0 : if (err != 0)
1094 : 0 : goto error;
1095 : :
1096 : 0 : skip_link_setup:
1097 : :
1098 [ # # ]: 0 : if (rte_intr_allow_others(intr_handle)) {
1099 : : ngbe_dev_misc_interrupt_setup(dev);
1100 : : /* check if lsc interrupt is enabled */
1101 : 0 : if (dev->data->dev_conf.intr_conf.lsc != 0)
1102 : 0 : ngbe_dev_lsc_interrupt_setup(dev, TRUE);
1103 : : else
1104 : 0 : ngbe_dev_lsc_interrupt_setup(dev, FALSE);
1105 : : ngbe_dev_macsec_interrupt_setup(dev);
1106 : 0 : ngbe_set_ivar_map(hw, -1, 1, NGBE_MISC_VEC_ID);
1107 : : } else {
1108 : 0 : rte_intr_callback_unregister(intr_handle,
1109 : : ngbe_dev_interrupt_handler, dev);
1110 [ # # ]: 0 : if (dev->data->dev_conf.intr_conf.lsc != 0)
1111 : 0 : PMD_INIT_LOG(INFO,
1112 : : "LSC won't enable because of no intr multiplex");
1113 : : }
1114 : :
1115 : : /* check if rxq interrupt is enabled */
1116 [ # # # # ]: 0 : if (dev->data->dev_conf.intr_conf.rxq != 0 &&
1117 : 0 : rte_intr_dp_is_en(intr_handle))
1118 : : ngbe_dev_rxq_interrupt_setup(dev);
1119 : :
1120 : : /* enable UIO/VFIO intr/eventfd mapping */
1121 : 0 : rte_intr_enable(intr_handle);
1122 : :
1123 : : /* resume enabled intr since HW reset */
1124 : : ngbe_enable_intr(dev);
1125 : :
1126 [ # # ]: 0 : if (hw->gpio_ctl) {
1127 : : /* gpio0 is used to power on/off control*/
1128 : : wr32(hw, NGBE_GPIODATA, 0);
1129 : : }
1130 : :
1131 : : /*
1132 : : * Update link status right before return, because it may
1133 : : * start link configuration process in a separate thread.
1134 : : */
1135 : : ngbe_dev_link_update(dev, 0);
1136 : :
1137 : 0 : ngbe_read_stats_registers(hw, hw_stats);
1138 : 0 : hw->offset_loaded = 1;
1139 : :
1140 : 0 : return 0;
1141 : :
1142 : 0 : error:
1143 : 0 : PMD_INIT_LOG(ERR, "failure in dev start: %d", err);
1144 : 0 : ngbe_dev_clear_queues(dev);
1145 : 0 : return -EIO;
1146 : : }
1147 : :
1148 : : /*
1149 : : * Stop device: disable rx and tx functions to allow for reconfiguring.
1150 : : */
1151 : : static int
1152 [ # # ]: 0 : ngbe_dev_stop(struct rte_eth_dev *dev)
1153 : : {
1154 : : struct rte_eth_link link;
1155 : : struct ngbe_adapter *adapter = ngbe_dev_adapter(dev);
1156 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
1157 : 0 : struct ngbe_vf_info *vfinfo = *NGBE_DEV_VFDATA(dev);
1158 : 0 : struct rte_pci_device *pci_dev = RTE_CLASS_TO_BUS_DEVICE(dev, *pci_dev);
1159 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
1160 : : int vf;
1161 : :
1162 [ # # ]: 0 : if (hw->adapter_stopped)
1163 : 0 : goto out;
1164 : :
1165 : 0 : PMD_INIT_FUNC_TRACE();
1166 : :
1167 [ # # ]: 0 : if (hw->gpio_ctl) {
1168 : : /* gpio0 is used to power on/off control*/
1169 : : wr32(hw, NGBE_GPIODATA, NGBE_GPIOBIT_0);
1170 : : }
1171 : :
1172 : : /* disable interrupts */
1173 : 0 : ngbe_disable_intr(hw);
1174 : :
1175 : : /* reset the NIC */
1176 : : ngbe_pf_reset_hw(hw);
1177 : 0 : hw->adapter_stopped = 0;
1178 : :
1179 : : /* stop adapter */
1180 : 0 : ngbe_stop_hw(hw);
1181 : :
1182 [ # # # # ]: 0 : for (vf = 0; vfinfo != NULL && vf < pci_dev->max_vfs; vf++)
1183 : 0 : vfinfo[vf].clear_to_send = false;
1184 : :
1185 : 0 : ngbe_dev_clear_queues(dev);
1186 : :
1187 : : /* Clear stored conf */
1188 : 0 : dev->data->scattered_rx = 0;
1189 : :
1190 : : /* Clear recorded link status */
1191 : : memset(&link, 0, sizeof(link));
1192 : 0 : rte_eth_linkstatus_set(dev, &link);
1193 : :
1194 [ # # ]: 0 : if (!rte_intr_allow_others(intr_handle))
1195 : : /* resume to the default handler */
1196 : 0 : rte_intr_callback_register(intr_handle,
1197 : : ngbe_dev_interrupt_handler,
1198 : : (void *)dev);
1199 : :
1200 : : /* Clean datapath event and queue/vec mapping */
1201 : 0 : rte_intr_efd_disable(intr_handle);
1202 : 0 : rte_intr_vec_list_free(intr_handle);
1203 : :
1204 : 0 : ngbe_set_pcie_master(hw, true);
1205 : :
1206 : 0 : adapter->rss_reta_updated = 0;
1207 : :
1208 : 0 : hw->adapter_stopped = true;
1209 : 0 : dev->data->dev_started = 0;
1210 : :
1211 : 0 : out:
1212 : : /* close phy to prevent reset in dev_close from restarting physical link */
1213 [ # # # # ]: 0 : if (!(hw->wol_enabled || hw->ncsi_enabled))
1214 : 0 : hw->phy.set_phy_power(hw, false);
1215 : :
1216 : 0 : return 0;
1217 : : }
1218 : :
1219 : : /*
1220 : : * Set device link up: power on.
1221 : : */
1222 : : static int
1223 [ # # ]: 0 : ngbe_dev_set_link_up(struct rte_eth_dev *dev)
1224 : : {
1225 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
1226 : :
1227 [ # # # # : 0 : if (!(hw->ncsi_enabled || hw->wol_enabled))
# # # # ]
1228 : 0 : hw->phy.set_phy_power(hw, true);
1229 : :
1230 : 0 : return 0;
1231 : : }
1232 : :
1233 : : /*
1234 : : * Set device link down: power off.
1235 : : */
1236 : : static int
1237 [ # # ]: 0 : ngbe_dev_set_link_down(struct rte_eth_dev *dev)
1238 : : {
1239 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
1240 : :
1241 [ # # # # : 0 : if (!(hw->ncsi_enabled || hw->wol_enabled))
# # # # ]
1242 : 0 : hw->phy.set_phy_power(hw, false);
1243 : :
1244 : 0 : return 0;
1245 : : }
1246 : :
1247 : : /*
1248 : : * Reset and stop device.
1249 : : */
1250 : : static int
1251 : 0 : ngbe_dev_close(struct rte_eth_dev *dev)
1252 : : {
1253 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
1254 : 0 : struct rte_pci_device *pci_dev = RTE_CLASS_TO_BUS_DEVICE(dev, *pci_dev);
1255 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
1256 : : int retries = 0;
1257 : : int ret;
1258 : :
1259 : 0 : PMD_INIT_FUNC_TRACE();
1260 : :
1261 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY)
1262 : : return 0;
1263 : :
1264 : : ngbe_pf_reset_hw(hw);
1265 : :
1266 : 0 : ngbe_dev_stop(dev);
1267 : :
1268 : : /* Let firmware take over control of hardware */
1269 : : wr32m(hw, NGBE_PORTCTL, NGBE_PORTCTL_DRVLOAD, 0);
1270 : :
1271 : 0 : ngbe_dev_free_queues(dev);
1272 : :
1273 : 0 : ngbe_set_pcie_master(hw, false);
1274 : :
1275 : : /* reprogram the RAR[0] in case user changed it. */
1276 : 0 : ngbe_set_rar(hw, 0, hw->mac.addr, 0, true);
1277 : :
1278 : : /* Unlock any pending hardware semaphore */
1279 : 0 : ngbe_swfw_lock_reset(hw);
1280 : :
1281 : : /* disable uio intr before callback unregister */
1282 : 0 : rte_intr_disable(intr_handle);
1283 : :
1284 : : do {
1285 : 0 : ret = rte_intr_callback_unregister(intr_handle,
1286 : : ngbe_dev_interrupt_handler, dev);
1287 [ # # ]: 0 : if (ret >= 0 || ret == -ENOENT) {
1288 : : break;
1289 [ # # ]: 0 : } else if (ret != -EAGAIN) {
1290 : 0 : PMD_INIT_LOG(ERR,
1291 : : "intr callback unregister failed: %d",
1292 : : ret);
1293 : : }
1294 : : rte_delay_ms(100);
1295 [ # # ]: 0 : } while (retries++ < (10 + NGBE_LINK_UP_TIME));
1296 : :
1297 : : /* uninitialize PF if max_vfs not zero */
1298 : 0 : ngbe_pf_host_uninit(dev);
1299 : :
1300 : 0 : rte_free(dev->data->mac_addrs);
1301 : 0 : dev->data->mac_addrs = NULL;
1302 : :
1303 : 0 : rte_free(dev->data->hash_mac_addrs);
1304 : 0 : dev->data->hash_mac_addrs = NULL;
1305 : :
1306 : 0 : return ret;
1307 : : }
1308 : :
1309 : : /*
1310 : : * Reset PF device.
1311 : : */
1312 : : static int
1313 : 0 : ngbe_dev_reset(struct rte_eth_dev *dev)
1314 : : {
1315 : : int ret;
1316 : :
1317 : : /* When a DPDK PMD PF begin to reset PF port, it should notify all
1318 : : * its VF to make them align with it. The detailed notification
1319 : : * mechanism is PMD specific. As to ngbe PF, it is rather complex.
1320 : : * To avoid unexpected behavior in VF, currently reset of PF with
1321 : : * SR-IOV activation is not supported. It might be supported later.
1322 : : */
1323 [ # # ]: 0 : if (dev->data->sriov.active)
1324 : : return -ENOTSUP;
1325 : :
1326 : 0 : ret = eth_ngbe_dev_uninit(dev);
1327 [ # # ]: 0 : if (ret != 0)
1328 : : return ret;
1329 : :
1330 : 0 : ret = eth_ngbe_dev_init(dev, NULL);
1331 : :
1332 : 0 : return ret;
1333 : : }
1334 : :
1335 : : #define UPDATE_QP_COUNTER_32bit(reg, last_counter, counter) \
1336 : : { \
1337 : : uint32_t current_counter = rd32(hw, reg); \
1338 : : if (current_counter < last_counter) \
1339 : : current_counter += 0x100000000LL; \
1340 : : if (!hw->offset_loaded) \
1341 : : last_counter = current_counter; \
1342 : : counter = current_counter - last_counter; \
1343 : : counter &= 0xFFFFFFFFLL; \
1344 : : }
1345 : :
1346 : : #define UPDATE_QP_COUNTER_36bit(reg_lsb, reg_msb, last_counter, counter) \
1347 : : { \
1348 : : uint64_t current_counter_lsb = rd32(hw, reg_lsb); \
1349 : : uint64_t current_counter_msb = rd32(hw, reg_msb); \
1350 : : uint64_t current_counter = (current_counter_msb << 32) | \
1351 : : current_counter_lsb; \
1352 : : if (current_counter < last_counter) \
1353 : : current_counter += 0x1000000000LL; \
1354 : : if (!hw->offset_loaded) \
1355 : : last_counter = current_counter; \
1356 : : counter = current_counter - last_counter; \
1357 : : counter &= 0xFFFFFFFFFLL; \
1358 : : }
1359 : :
1360 : : void
1361 : 0 : ngbe_read_stats_registers(struct ngbe_hw *hw,
1362 : : struct ngbe_hw_stats *hw_stats)
1363 : : {
1364 : : unsigned int i;
1365 : :
1366 : : /* QP Stats */
1367 [ # # ]: 0 : for (i = 0; i < hw->nb_rx_queues; i++) {
1368 [ # # ]: 0 : UPDATE_QP_COUNTER_32bit(NGBE_QPRXPKT(i),
1369 : : hw->qp_last[i].rx_qp_packets,
1370 : : hw_stats->qp[i].rx_qp_packets);
1371 [ # # # # ]: 0 : UPDATE_QP_COUNTER_36bit(NGBE_QPRXOCTL(i), NGBE_QPRXOCTH(i),
1372 : : hw->qp_last[i].rx_qp_bytes,
1373 : : hw_stats->qp[i].rx_qp_bytes);
1374 [ # # ]: 0 : UPDATE_QP_COUNTER_32bit(NGBE_QPRXMPKT(i),
1375 : : hw->qp_last[i].rx_qp_mc_packets,
1376 : : hw_stats->qp[i].rx_qp_mc_packets);
1377 [ # # ]: 0 : UPDATE_QP_COUNTER_32bit(NGBE_QPRXBPKT(i),
1378 : : hw->qp_last[i].rx_qp_bc_packets,
1379 : : hw_stats->qp[i].rx_qp_bc_packets);
1380 : : }
1381 : :
1382 [ # # ]: 0 : for (i = 0; i < hw->nb_tx_queues; i++) {
1383 [ # # ]: 0 : UPDATE_QP_COUNTER_32bit(NGBE_QPTXPKT(i),
1384 : : hw->qp_last[i].tx_qp_packets,
1385 : : hw_stats->qp[i].tx_qp_packets);
1386 [ # # # # ]: 0 : UPDATE_QP_COUNTER_36bit(NGBE_QPTXOCTL(i), NGBE_QPTXOCTH(i),
1387 : : hw->qp_last[i].tx_qp_bytes,
1388 : : hw_stats->qp[i].tx_qp_bytes);
1389 [ # # ]: 0 : UPDATE_QP_COUNTER_32bit(NGBE_QPTXMPKT(i),
1390 : : hw->qp_last[i].tx_qp_mc_packets,
1391 : : hw_stats->qp[i].tx_qp_mc_packets);
1392 [ # # ]: 0 : UPDATE_QP_COUNTER_32bit(NGBE_QPTXBPKT(i),
1393 : : hw->qp_last[i].tx_qp_bc_packets,
1394 : : hw_stats->qp[i].tx_qp_bc_packets);
1395 : : }
1396 : :
1397 : : /* PB Stats */
1398 : 0 : hw_stats->rx_up_dropped += rd32(hw, NGBE_PBRXMISS);
1399 : 0 : hw_stats->rdb_pkt_cnt += rd32(hw, NGBE_PBRXPKT);
1400 : 0 : hw_stats->rdb_repli_cnt += rd32(hw, NGBE_PBRXREP);
1401 : 0 : hw_stats->rdb_drp_cnt += rd32(hw, NGBE_PBRXDROP);
1402 : 0 : hw_stats->tx_xoff_packets += rd32(hw, NGBE_PBTXLNKXOFF);
1403 : 0 : hw_stats->tx_xon_packets += rd32(hw, NGBE_PBTXLNKXON);
1404 : :
1405 : 0 : hw_stats->rx_xon_packets += rd32(hw, NGBE_PBRXLNKXON);
1406 : 0 : hw_stats->rx_xoff_packets += rd32(hw, NGBE_PBRXLNKXOFF);
1407 : :
1408 : : /* DMA Stats */
1409 : 0 : hw_stats->rx_dma_drop += rd32(hw, NGBE_DMARXDROP);
1410 : 0 : hw_stats->tx_dma_drop += rd32(hw, NGBE_DMATXDROP);
1411 : 0 : hw_stats->tx_secdrp_packets += rd32(hw, NGBE_DMATXSECDROP);
1412 : 0 : hw_stats->rx_packets += rd32(hw, NGBE_DMARXPKT);
1413 : 0 : hw_stats->tx_packets += rd32(hw, NGBE_DMATXPKT);
1414 : 0 : hw_stats->rx_bytes += rd64(hw, NGBE_DMARXOCTL);
1415 : 0 : hw_stats->tx_bytes += rd64(hw, NGBE_DMATXOCTL);
1416 : :
1417 : : /* MAC Stats */
1418 : 0 : hw_stats->rx_crc_errors += rd64(hw, NGBE_MACRXERRCRCL);
1419 : 0 : hw_stats->rx_multicast_packets += rd64(hw, NGBE_MACRXMPKTL);
1420 : 0 : hw_stats->tx_multicast_packets += rd64(hw, NGBE_MACTXMPKTL);
1421 : :
1422 : 0 : hw_stats->rx_total_packets += rd64(hw, NGBE_MACRXPKTL);
1423 : 0 : hw_stats->tx_total_packets += rd64(hw, NGBE_MACTXPKTL);
1424 : 0 : hw_stats->rx_total_bytes += rd64(hw, NGBE_MACRXGBOCTL);
1425 : :
1426 : 0 : hw_stats->rx_broadcast_packets += rd64(hw, NGBE_MACRXOCTL);
1427 : 0 : hw_stats->tx_broadcast_packets += rd64(hw, NGBE_MACTXOCTL);
1428 : :
1429 : 0 : hw_stats->rx_size_64_packets += rd64(hw, NGBE_MACRX1TO64L);
1430 : 0 : hw_stats->rx_size_65_to_127_packets += rd64(hw, NGBE_MACRX65TO127L);
1431 : 0 : hw_stats->rx_size_128_to_255_packets += rd64(hw, NGBE_MACRX128TO255L);
1432 : 0 : hw_stats->rx_size_256_to_511_packets += rd64(hw, NGBE_MACRX256TO511L);
1433 : 0 : hw_stats->rx_size_512_to_1023_packets +=
1434 : : rd64(hw, NGBE_MACRX512TO1023L);
1435 : 0 : hw_stats->rx_size_1024_to_max_packets +=
1436 : : rd64(hw, NGBE_MACRX1024TOMAXL);
1437 : 0 : hw_stats->tx_size_64_packets += rd64(hw, NGBE_MACTX1TO64L);
1438 : 0 : hw_stats->tx_size_65_to_127_packets += rd64(hw, NGBE_MACTX65TO127L);
1439 : 0 : hw_stats->tx_size_128_to_255_packets += rd64(hw, NGBE_MACTX128TO255L);
1440 : 0 : hw_stats->tx_size_256_to_511_packets += rd64(hw, NGBE_MACTX256TO511L);
1441 : 0 : hw_stats->tx_size_512_to_1023_packets +=
1442 : : rd64(hw, NGBE_MACTX512TO1023L);
1443 : 0 : hw_stats->tx_size_1024_to_max_packets +=
1444 : : rd64(hw, NGBE_MACTX1024TOMAXL);
1445 : :
1446 : 0 : hw_stats->rx_length_errors += rd64(hw, NGBE_MACRXERRLENL);
1447 : 0 : hw_stats->rx_undersize_errors += rd32(hw, NGBE_MACRXUNDERSIZE);
1448 : 0 : hw_stats->rx_oversize_cnt += rd32(hw, NGBE_MACRXOVERSIZE);
1449 : 0 : hw_stats->rx_jabber_errors += rd32(hw, NGBE_MACRXJABBER);
1450 : :
1451 : : /* MNG Stats */
1452 : 0 : hw_stats->mng_bmc2host_packets = rd32(hw, NGBE_MNGBMC2OS);
1453 : 0 : hw_stats->mng_host2bmc_packets = rd32(hw, NGBE_MNGOS2BMC);
1454 : 0 : hw_stats->rx_management_packets = rd32(hw, NGBE_DMARXMNG);
1455 : 0 : hw_stats->tx_management_packets = rd32(hw, NGBE_DMATXMNG);
1456 : :
1457 : : /* MACsec Stats */
1458 : 0 : hw_stats->tx_macsec_pkts_untagged += rd32(hw, NGBE_LSECTX_UTPKT);
1459 : 0 : hw_stats->tx_macsec_pkts_encrypted +=
1460 : 0 : rd32(hw, NGBE_LSECTX_ENCPKT);
1461 : 0 : hw_stats->tx_macsec_pkts_protected +=
1462 : 0 : rd32(hw, NGBE_LSECTX_PROTPKT);
1463 : 0 : hw_stats->tx_macsec_octets_encrypted +=
1464 : 0 : rd32(hw, NGBE_LSECTX_ENCOCT);
1465 : 0 : hw_stats->tx_macsec_octets_protected +=
1466 : 0 : rd32(hw, NGBE_LSECTX_PROTOCT);
1467 : 0 : hw_stats->rx_macsec_pkts_untagged += rd32(hw, NGBE_LSECRX_UTPKT);
1468 : 0 : hw_stats->rx_macsec_pkts_badtag += rd32(hw, NGBE_LSECRX_BTPKT);
1469 : 0 : hw_stats->rx_macsec_pkts_nosci += rd32(hw, NGBE_LSECRX_NOSCIPKT);
1470 : 0 : hw_stats->rx_macsec_pkts_unknownsci += rd32(hw, NGBE_LSECRX_UNSCIPKT);
1471 : 0 : hw_stats->rx_macsec_octets_decrypted += rd32(hw, NGBE_LSECRX_DECOCT);
1472 : 0 : hw_stats->rx_macsec_octets_validated += rd32(hw, NGBE_LSECRX_VLDOCT);
1473 : 0 : hw_stats->rx_macsec_sc_pkts_unchecked +=
1474 : 0 : rd32(hw, NGBE_LSECRX_UNCHKPKT);
1475 : 0 : hw_stats->rx_macsec_sc_pkts_delayed += rd32(hw, NGBE_LSECRX_DLYPKT);
1476 : 0 : hw_stats->rx_macsec_sc_pkts_late += rd32(hw, NGBE_LSECRX_LATEPKT);
1477 [ # # ]: 0 : for (i = 0; i < 2; i++) {
1478 : 0 : hw_stats->rx_macsec_sa_pkts_ok +=
1479 : 0 : rd32(hw, NGBE_LSECRX_OKPKT(i));
1480 : 0 : hw_stats->rx_macsec_sa_pkts_invalid +=
1481 : 0 : rd32(hw, NGBE_LSECRX_INVPKT(i));
1482 : 0 : hw_stats->rx_macsec_sa_pkts_notvalid +=
1483 : 0 : rd32(hw, NGBE_LSECRX_BADPKT(i));
1484 : : }
1485 [ # # ]: 0 : for (i = 0; i < 4; i++) {
1486 : 0 : hw_stats->rx_macsec_sa_pkts_unusedsa +=
1487 : 0 : rd32(hw, NGBE_LSECRX_INVSAPKT(i));
1488 : 0 : hw_stats->rx_macsec_sa_pkts_notusingsa +=
1489 : 0 : rd32(hw, NGBE_LSECRX_BADSAPKT(i));
1490 : : }
1491 : 0 : hw_stats->rx_total_missed_packets =
1492 : 0 : hw_stats->rx_up_dropped;
1493 : 0 : }
1494 : :
1495 : : static int
1496 : 0 : ngbe_dev_stats_get(struct rte_eth_dev *dev, struct rte_eth_stats *stats,
1497 : : struct eth_queue_stats *qstats)
1498 : : {
1499 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
1500 : 0 : struct ngbe_hw_stats *hw_stats = NGBE_DEV_STATS(dev);
1501 : : struct ngbe_stat_mappings *stat_mappings =
1502 : : NGBE_DEV_STAT_MAPPINGS(dev);
1503 : : struct ngbe_tx_queue *txq;
1504 : : uint32_t i, j;
1505 : :
1506 : 0 : ngbe_read_stats_registers(hw, hw_stats);
1507 : :
1508 [ # # ]: 0 : if (stats == NULL)
1509 : : return -EINVAL;
1510 : :
1511 : : /* Fill out the rte_eth_stats statistics structure */
1512 : 0 : stats->ipackets = hw_stats->rx_packets;
1513 : 0 : stats->ibytes = hw_stats->rx_bytes;
1514 : 0 : stats->opackets = hw_stats->tx_packets;
1515 : 0 : stats->obytes = hw_stats->tx_bytes;
1516 : :
1517 [ # # ]: 0 : if (qstats != NULL) {
1518 : 0 : memset(&qstats->q_ipackets, 0, sizeof(qstats->q_ipackets));
1519 : 0 : memset(&qstats->q_opackets, 0, sizeof(qstats->q_opackets));
1520 : 0 : memset(&qstats->q_ibytes, 0, sizeof(qstats->q_ibytes));
1521 : 0 : memset(&qstats->q_obytes, 0, sizeof(qstats->q_obytes));
1522 : 0 : memset(&qstats->q_errors, 0, sizeof(qstats->q_errors));
1523 [ # # ]: 0 : for (i = 0; i < NGBE_MAX_QP; i++) {
1524 : 0 : uint32_t n = i / NB_QMAP_FIELDS_PER_QSM_REG;
1525 : 0 : uint32_t offset = (i % NB_QMAP_FIELDS_PER_QSM_REG) * 8;
1526 : : uint32_t q_map;
1527 : :
1528 : 0 : q_map = (stat_mappings->rqsm[n] >> offset)
1529 : : & QMAP_FIELD_RESERVED_BITS_MASK;
1530 : : j = (q_map < RTE_ETHDEV_QUEUE_STAT_CNTRS
1531 : : ? q_map : q_map % RTE_ETHDEV_QUEUE_STAT_CNTRS);
1532 : 0 : qstats->q_ipackets[j] += hw_stats->qp[i].rx_qp_packets;
1533 : 0 : qstats->q_ibytes[j] += hw_stats->qp[i].rx_qp_bytes;
1534 : :
1535 : 0 : q_map = (stat_mappings->tqsm[n] >> offset)
1536 : : & QMAP_FIELD_RESERVED_BITS_MASK;
1537 : : j = (q_map < RTE_ETHDEV_QUEUE_STAT_CNTRS
1538 : : ? q_map : q_map % RTE_ETHDEV_QUEUE_STAT_CNTRS);
1539 : 0 : qstats->q_opackets[j] += hw_stats->qp[i].tx_qp_packets;
1540 : 0 : qstats->q_obytes[j] += hw_stats->qp[i].tx_qp_bytes;
1541 : : }
1542 : : }
1543 : :
1544 : : /* Rx Errors */
1545 : 0 : stats->imissed = hw_stats->rx_total_missed_packets +
1546 : 0 : hw_stats->rx_dma_drop;
1547 : 0 : stats->ierrors = hw_stats->rx_crc_errors +
1548 : 0 : hw_stats->rx_mac_short_packet_dropped +
1549 : 0 : hw_stats->rx_length_errors +
1550 : 0 : hw_stats->rx_undersize_errors +
1551 : 0 : hw_stats->rdb_drp_cnt +
1552 : 0 : hw_stats->rx_illegal_byte_errors +
1553 : 0 : hw_stats->rx_error_bytes +
1554 : 0 : hw_stats->rx_fragment_errors;
1555 : :
1556 : : /* Tx Errors */
1557 : 0 : stats->oerrors = 0;
1558 [ # # ]: 0 : for (i = 0; i < dev->data->nb_tx_queues; i++) {
1559 : 0 : txq = dev->data->tx_queues[i];
1560 : 0 : stats->oerrors += txq->desc_error;
1561 : : }
1562 : :
1563 : : return 0;
1564 : : }
1565 : :
1566 : : static int
1567 : 0 : ngbe_dev_stats_reset(struct rte_eth_dev *dev)
1568 : : {
1569 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
1570 : 0 : struct ngbe_hw_stats *hw_stats = NGBE_DEV_STATS(dev);
1571 : : struct ngbe_tx_queue *txq;
1572 : : uint32_t i;
1573 : :
1574 [ # # ]: 0 : for (i = 0; i < dev->data->nb_tx_queues; i++) {
1575 : 0 : txq = dev->data->tx_queues[i];
1576 : 0 : txq->desc_error = 0;
1577 : : }
1578 : :
1579 : : /* HW registers are cleared on read */
1580 : 0 : hw->offset_loaded = 0;
1581 : : ngbe_dev_stats_get(dev, NULL, NULL);
1582 : 0 : hw->offset_loaded = 1;
1583 : :
1584 : : /* Reset software totals */
1585 : : memset(hw_stats, 0, sizeof(*hw_stats));
1586 : :
1587 : 0 : return 0;
1588 : : }
1589 : :
1590 : : /* This function calculates the number of xstats based on the current config */
1591 : : static unsigned
1592 : : ngbe_xstats_calc_num(struct rte_eth_dev *dev)
1593 : : {
1594 : 0 : int nb_queues = max(dev->data->nb_rx_queues, dev->data->nb_tx_queues);
1595 : 0 : return NGBE_NB_HW_STATS +
1596 : : NGBE_NB_QP_STATS * nb_queues;
1597 : : }
1598 : :
1599 : : static inline int
1600 : 0 : ngbe_get_name_by_id(uint32_t id, char *name, uint32_t size)
1601 : : {
1602 : : int nb, st;
1603 : :
1604 : : /* Extended stats from ngbe_hw_stats */
1605 [ # # ]: 0 : if (id < NGBE_NB_HW_STATS) {
1606 : 0 : snprintf(name, size, "[hw]%s",
1607 : 0 : rte_ngbe_stats_strings[id].name);
1608 : 0 : return 0;
1609 : : }
1610 : 0 : id -= NGBE_NB_HW_STATS;
1611 : :
1612 : : /* Queue Stats */
1613 [ # # ]: 0 : if (id < NGBE_NB_QP_STATS * NGBE_MAX_QP) {
1614 : 0 : nb = id / NGBE_NB_QP_STATS;
1615 : 0 : st = id % NGBE_NB_QP_STATS;
1616 : 0 : snprintf(name, size, "[q%u]%s", nb,
1617 : 0 : rte_ngbe_qp_strings[st].name);
1618 : 0 : return 0;
1619 : : }
1620 : : id -= NGBE_NB_QP_STATS * NGBE_MAX_QP;
1621 : :
1622 : 0 : return -(int)(id + 1);
1623 : : }
1624 : :
1625 : : static inline int
1626 : : ngbe_get_offset_by_id(uint32_t id, uint32_t *offset)
1627 : : {
1628 : : int nb, st;
1629 : :
1630 : : /* Extended stats from ngbe_hw_stats */
1631 [ # # # # ]: 0 : if (id < NGBE_NB_HW_STATS) {
1632 : 0 : *offset = rte_ngbe_stats_strings[id].offset;
1633 : : return 0;
1634 : : }
1635 : 0 : id -= NGBE_NB_HW_STATS;
1636 : :
1637 : : /* Queue Stats */
1638 [ # # # # : 0 : if (id < NGBE_NB_QP_STATS * NGBE_MAX_QP) {
# # ]
1639 : 0 : nb = id / NGBE_NB_QP_STATS;
1640 : 0 : st = id % NGBE_NB_QP_STATS;
1641 : 0 : *offset = rte_ngbe_qp_strings[st].offset +
1642 : : nb * (NGBE_NB_QP_STATS * sizeof(uint64_t));
1643 : : return 0;
1644 : : }
1645 : :
1646 : : return -1;
1647 : : }
1648 : :
1649 : 0 : static int ngbe_dev_xstats_get_names(struct rte_eth_dev *dev,
1650 : : struct rte_eth_xstat_name *xstats_names, unsigned int limit)
1651 : : {
1652 : : unsigned int i, count;
1653 : :
1654 : : count = ngbe_xstats_calc_num(dev);
1655 [ # # ]: 0 : if (xstats_names == NULL)
1656 : 0 : return count;
1657 : :
1658 : : /* Note: limit >= cnt_stats checked upstream
1659 : : * in rte_eth_xstats_names()
1660 : : */
1661 : 0 : limit = min(limit, count);
1662 : :
1663 : : /* Extended stats from ngbe_hw_stats */
1664 [ # # ]: 0 : for (i = 0; i < limit; i++) {
1665 [ # # ]: 0 : if (ngbe_get_name_by_id(i, xstats_names[i].name,
1666 : : sizeof(xstats_names[i].name))) {
1667 : 0 : PMD_INIT_LOG(WARNING, "id value %d isn't valid", i);
1668 : 0 : break;
1669 : : }
1670 : : }
1671 : :
1672 : 0 : return i;
1673 : : }
1674 : :
1675 : 0 : static int ngbe_dev_xstats_get_names_by_id(struct rte_eth_dev *dev,
1676 : : const uint64_t *ids,
1677 : : struct rte_eth_xstat_name *xstats_names,
1678 : : unsigned int limit)
1679 : : {
1680 : : unsigned int i;
1681 : :
1682 [ # # ]: 0 : if (ids == NULL)
1683 : 0 : return ngbe_dev_xstats_get_names(dev, xstats_names, limit);
1684 : :
1685 [ # # ]: 0 : for (i = 0; i < limit; i++) {
1686 [ # # ]: 0 : if (ngbe_get_name_by_id(ids[i], xstats_names[i].name,
1687 : : sizeof(xstats_names[i].name))) {
1688 : 0 : PMD_INIT_LOG(WARNING, "id value %d isn't valid", i);
1689 : 0 : return -1;
1690 : : }
1691 : : }
1692 : :
1693 : 0 : return i;
1694 : : }
1695 : :
1696 : : static int
1697 : 0 : ngbe_dev_xstats_get(struct rte_eth_dev *dev, struct rte_eth_xstat *xstats,
1698 : : unsigned int limit)
1699 : : {
1700 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
1701 : 0 : struct ngbe_hw_stats *hw_stats = NGBE_DEV_STATS(dev);
1702 : : struct ngbe_rx_queue *rxq;
1703 : : uint64_t rx_csum_err = 0;
1704 : : unsigned int i, count;
1705 : :
1706 : 0 : ngbe_read_stats_registers(hw, hw_stats);
1707 : :
1708 : : /* If this is a reset xstats is NULL, and we have cleared the
1709 : : * registers by reading them.
1710 : : */
1711 : : count = ngbe_xstats_calc_num(dev);
1712 [ # # ]: 0 : if (xstats == NULL)
1713 : 0 : return count;
1714 : :
1715 : 0 : limit = min(limit, ngbe_xstats_calc_num(dev));
1716 : :
1717 : : /* Rx Checksum Errors */
1718 [ # # ]: 0 : for (i = 0; i < dev->data->nb_rx_queues; i++) {
1719 : 0 : rxq = dev->data->rx_queues[i];
1720 : 0 : rx_csum_err += rxq->csum_err;
1721 : : }
1722 : 0 : hw_stats->rx_l3_l4_xsum_error = rx_csum_err;
1723 : :
1724 : : /* Extended stats from ngbe_hw_stats */
1725 [ # # ]: 0 : for (i = 0; i < limit; i++) {
1726 : : uint32_t offset = 0;
1727 : :
1728 : : if (ngbe_get_offset_by_id(i, &offset)) {
1729 : 0 : PMD_INIT_LOG(WARNING, "id value %d isn't valid", i);
1730 : : break;
1731 : : }
1732 : 0 : xstats[i].value = *(uint64_t *)(((char *)hw_stats) + offset);
1733 : 0 : xstats[i].id = i;
1734 : : }
1735 : :
1736 : 0 : return i;
1737 : : }
1738 : :
1739 : : static int
1740 : 0 : ngbe_dev_xstats_get_(struct rte_eth_dev *dev, uint64_t *values,
1741 : : unsigned int limit)
1742 : : {
1743 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
1744 : 0 : struct ngbe_hw_stats *hw_stats = NGBE_DEV_STATS(dev);
1745 : : unsigned int i, count;
1746 : :
1747 : 0 : ngbe_read_stats_registers(hw, hw_stats);
1748 : :
1749 : : /* If this is a reset xstats is NULL, and we have cleared the
1750 : : * registers by reading them.
1751 : : */
1752 : : count = ngbe_xstats_calc_num(dev);
1753 [ # # ]: 0 : if (values == NULL)
1754 : 0 : return count;
1755 : :
1756 : 0 : limit = min(limit, ngbe_xstats_calc_num(dev));
1757 : :
1758 : : /* Extended stats from ngbe_hw_stats */
1759 [ # # ]: 0 : for (i = 0; i < limit; i++) {
1760 : : uint32_t offset;
1761 : :
1762 : : if (ngbe_get_offset_by_id(i, &offset)) {
1763 : 0 : PMD_INIT_LOG(WARNING, "id value %d isn't valid", i);
1764 : : break;
1765 : : }
1766 : 0 : values[i] = *(uint64_t *)(((char *)hw_stats) + offset);
1767 : : }
1768 : :
1769 : 0 : return i;
1770 : : }
1771 : :
1772 : : static int
1773 : 0 : ngbe_dev_xstats_get_by_id(struct rte_eth_dev *dev, const uint64_t *ids,
1774 : : uint64_t *values, unsigned int limit)
1775 : : {
1776 : 0 : struct ngbe_hw_stats *hw_stats = NGBE_DEV_STATS(dev);
1777 : : unsigned int i;
1778 : :
1779 [ # # ]: 0 : if (ids == NULL)
1780 : 0 : return ngbe_dev_xstats_get_(dev, values, limit);
1781 : :
1782 [ # # ]: 0 : for (i = 0; i < limit; i++) {
1783 : : uint32_t offset;
1784 : :
1785 [ # # ]: 0 : if (ngbe_get_offset_by_id(ids[i], &offset)) {
1786 : 0 : PMD_INIT_LOG(WARNING, "id value %d isn't valid", i);
1787 : : break;
1788 : : }
1789 : 0 : values[i] = *(uint64_t *)(((char *)hw_stats) + offset);
1790 : : }
1791 : :
1792 : 0 : return i;
1793 : : }
1794 : :
1795 : : static int
1796 : 0 : ngbe_dev_xstats_reset(struct rte_eth_dev *dev)
1797 : : {
1798 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
1799 : 0 : struct ngbe_hw_stats *hw_stats = NGBE_DEV_STATS(dev);
1800 : : struct ngbe_rx_queue *rxq;
1801 : : int i = 0;
1802 : :
1803 : : /* HW registers are cleared on read */
1804 : 0 : hw->offset_loaded = 0;
1805 : 0 : ngbe_read_stats_registers(hw, hw_stats);
1806 : 0 : hw->offset_loaded = 1;
1807 : :
1808 : : /* Reset software totals */
1809 : : memset(hw_stats, 0, sizeof(*hw_stats));
1810 : :
1811 : : /* Reset rxq checksum errors */
1812 [ # # ]: 0 : for (i = 0; i < dev->data->nb_rx_queues; i++) {
1813 : 0 : rxq = dev->data->rx_queues[i];
1814 : 0 : rxq->csum_err = 0;
1815 : : }
1816 : :
1817 : 0 : return 0;
1818 : : }
1819 : :
1820 : : static int
1821 [ # # ]: 0 : ngbe_fw_version_get(struct rte_eth_dev *dev, char *fw_version, size_t fw_size)
1822 : : {
1823 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
1824 : : int ret;
1825 : :
1826 [ # # ]: 0 : ret = snprintf(fw_version, fw_size, "0x%08x", hw->eeprom_id);
1827 : :
1828 [ # # ]: 0 : if (ret < 0)
1829 : : return -EINVAL;
1830 : :
1831 : 0 : ret += 1; /* add the size of '\0' */
1832 [ # # ]: 0 : if (fw_size < (size_t)ret)
1833 : 0 : return ret;
1834 : :
1835 : : return 0;
1836 : : }
1837 : :
1838 : : static int
1839 : 0 : ngbe_dev_info_get(struct rte_eth_dev *dev, struct rte_eth_dev_info *dev_info)
1840 : : {
1841 : 0 : struct rte_pci_device *pci_dev = RTE_CLASS_TO_BUS_DEVICE(dev, *pci_dev);
1842 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
1843 : :
1844 : 0 : dev_info->max_rx_queues = (uint16_t)hw->mac.max_rx_queues;
1845 : 0 : dev_info->max_tx_queues = (uint16_t)hw->mac.max_tx_queues;
1846 : 0 : dev_info->min_rx_bufsize = 1024;
1847 : 0 : dev_info->max_rx_pktlen = NGBE_MAX_MTU + NGBE_ETH_OVERHEAD;
1848 : 0 : dev_info->min_mtu = RTE_ETHER_MIN_MTU;
1849 : 0 : dev_info->max_mtu = NGBE_MAX_MTU;
1850 : 0 : dev_info->max_mac_addrs = hw->mac.num_rar_entries;
1851 : 0 : dev_info->max_hash_mac_addrs = NGBE_VMDQ_NUM_UC_MAC;
1852 : 0 : dev_info->max_vfs = pci_dev->max_vfs;
1853 : 0 : dev_info->rx_queue_offload_capa = ngbe_get_rx_queue_offloads(dev);
1854 : 0 : dev_info->rx_offload_capa = (ngbe_get_rx_port_offloads(dev) |
1855 : 0 : dev_info->rx_queue_offload_capa);
1856 : 0 : dev_info->tx_queue_offload_capa = 0;
1857 : 0 : dev_info->tx_offload_capa = ngbe_get_tx_port_offloads(dev);
1858 : :
1859 : 0 : dev_info->default_rxconf = (struct rte_eth_rxconf) {
1860 : : .rx_thresh = {
1861 : : .pthresh = NGBE_DEFAULT_RX_PTHRESH,
1862 : : .hthresh = NGBE_DEFAULT_RX_HTHRESH,
1863 : : .wthresh = NGBE_DEFAULT_RX_WTHRESH,
1864 : : },
1865 : : .rx_free_thresh = NGBE_DEFAULT_RX_FREE_THRESH,
1866 : : .rx_drop_en = 0,
1867 : : .offloads = 0,
1868 : : };
1869 : :
1870 : 0 : dev_info->default_txconf = (struct rte_eth_txconf) {
1871 : : .tx_thresh = {
1872 : : .pthresh = NGBE_DEFAULT_TX_PTHRESH,
1873 : : .hthresh = NGBE_DEFAULT_TX_HTHRESH,
1874 : : .wthresh = NGBE_DEFAULT_TX_WTHRESH,
1875 : : },
1876 : : .tx_free_thresh = NGBE_DEFAULT_TX_FREE_THRESH,
1877 : : .offloads = 0,
1878 : : };
1879 : :
1880 : 0 : dev_info->rx_desc_lim = rx_desc_lim;
1881 : 0 : dev_info->tx_desc_lim = tx_desc_lim;
1882 : :
1883 : 0 : dev_info->hash_key_size = NGBE_HKEY_MAX_INDEX * sizeof(uint32_t);
1884 : 0 : dev_info->reta_size = RTE_ETH_RSS_RETA_SIZE_128;
1885 : 0 : dev_info->flow_type_rss_offloads = NGBE_RSS_OFFLOAD_ALL;
1886 : :
1887 : 0 : dev_info->speed_capa = RTE_ETH_LINK_SPEED_1G | RTE_ETH_LINK_SPEED_100M |
1888 : : RTE_ETH_LINK_SPEED_10M;
1889 : :
1890 : : /* Driver-preferred Rx/Tx parameters */
1891 : 0 : dev_info->default_rxportconf.burst_size = 32;
1892 : 0 : dev_info->default_txportconf.burst_size = 32;
1893 : 0 : dev_info->default_rxportconf.nb_queues = 1;
1894 : 0 : dev_info->default_txportconf.nb_queues = 1;
1895 : 0 : dev_info->default_rxportconf.ring_size = 256;
1896 : 0 : dev_info->default_txportconf.ring_size = 256;
1897 : :
1898 : 0 : return 0;
1899 : : }
1900 : :
1901 : : const uint32_t *
1902 : 0 : ngbe_dev_supported_ptypes_get(struct rte_eth_dev *dev, size_t *no_of_elements)
1903 : : {
1904 [ # # # # ]: 0 : if (dev->rx_pkt_burst == ngbe_recv_pkts ||
1905 : : #if defined(RTE_ARCH_X86) || defined(RTE_ARCH_ARM)
1906 [ # # ]: 0 : dev->rx_pkt_burst == ngbe_recv_pkts_vec ||
1907 [ # # ]: 0 : dev->rx_pkt_burst == ngbe_recv_scattered_pkts_vec ||
1908 : : #endif
1909 [ # # ]: 0 : dev->rx_pkt_burst == ngbe_recv_pkts_sc_single_alloc ||
1910 [ # # ]: 0 : dev->rx_pkt_burst == ngbe_recv_pkts_sc_bulk_alloc ||
1911 : : dev->rx_pkt_burst == ngbe_recv_pkts_bulk_alloc)
1912 : 0 : return ngbe_get_supported_ptypes(no_of_elements);
1913 : :
1914 : : return NULL;
1915 : : }
1916 : :
1917 : : static void
1918 : 0 : ngbe_dev_overheat(struct rte_eth_dev *dev)
1919 : : {
1920 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
1921 : : s32 temp_state;
1922 : :
1923 : 0 : temp_state = hw->mac.check_overtemp(hw);
1924 [ # # ]: 0 : if (!temp_state)
1925 : : return;
1926 : :
1927 [ # # ]: 0 : if (temp_state == NGBE_ERR_UNDERTEMP) {
1928 : 0 : PMD_DRV_LOG(CRIT, "Network adapter has been started again, "
1929 : : "since the temperature has been back to normal state.");
1930 : : wr32m(hw, NGBE_PBRXCTL, NGBE_PBRXCTL_ENA, NGBE_PBRXCTL_ENA);
1931 : : ngbe_dev_set_link_up(dev);
1932 [ # # ]: 0 : } else if (temp_state == NGBE_ERR_OVERTEMP) {
1933 : 0 : PMD_DRV_LOG(CRIT, "Network adapter has been stopped because it has over heated.");
1934 : : wr32m(hw, NGBE_PBRXCTL, NGBE_PBRXCTL_ENA, 0);
1935 : : ngbe_dev_set_link_down(dev);
1936 : : }
1937 : : }
1938 : :
1939 : : /* return 0 means link status changed, -1 means not changed */
1940 : : int
1941 [ # # ]: 0 : ngbe_dev_link_update_share(struct rte_eth_dev *dev,
1942 : : int wait_to_complete)
1943 : : {
1944 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
1945 : : struct rte_eth_link link;
1946 [ # # ]: 0 : u32 link_speed = NGBE_LINK_SPEED_UNKNOWN;
1947 : : u32 lan_speed = 0;
1948 : : bool link_up;
1949 : : int err;
1950 : : int wait = 1;
1951 : : u32 reg;
1952 : :
1953 : : memset(&link, 0, sizeof(link));
1954 : : link.link_status = RTE_ETH_LINK_DOWN;
1955 : : link.link_speed = RTE_ETH_SPEED_NUM_NONE;
1956 : : link.link_duplex = RTE_ETH_LINK_HALF_DUPLEX;
1957 : 0 : link.link_autoneg = !(dev->data->dev_conf.link_speeds &
1958 : : ~RTE_ETH_LINK_SPEED_AUTONEG);
1959 : :
1960 : 0 : hw->mac.get_link_status = true;
1961 : :
1962 : : /* check if it needs to wait to complete, if lsc interrupt is enabled */
1963 [ # # # # ]: 0 : if (wait_to_complete == 0 || dev->data->dev_conf.intr_conf.lsc != 0)
1964 : : wait = 0;
1965 : :
1966 : 0 : err = hw->mac.check_link(hw, &link_speed, &link_up, wait);
1967 [ # # ]: 0 : if (err != 0) {
1968 : : link.link_speed = RTE_ETH_SPEED_NUM_NONE;
1969 [ # # ]: 0 : link.link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
1970 : 0 : return rte_eth_linkstatus_set(dev, &link);
1971 : : }
1972 : :
1973 [ # # ]: 0 : if (!link_up)
1974 : 0 : return rte_eth_linkstatus_set(dev, &link);
1975 : :
1976 : 0 : link.link_status = RTE_ETH_LINK_UP;
1977 : 0 : link.link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
1978 : :
1979 [ # # # # ]: 0 : switch (link_speed) {
1980 : : default:
1981 : : case NGBE_LINK_SPEED_UNKNOWN:
1982 : : link.link_speed = RTE_ETH_SPEED_NUM_NONE;
1983 : : break;
1984 : :
1985 : 0 : case NGBE_LINK_SPEED_10M_FULL:
1986 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_10M;
1987 : : lan_speed = 0;
1988 : 0 : break;
1989 : :
1990 : 0 : case NGBE_LINK_SPEED_100M_FULL:
1991 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_100M;
1992 : : lan_speed = 1;
1993 : 0 : break;
1994 : :
1995 : 0 : case NGBE_LINK_SPEED_1GB_FULL:
1996 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_1G;
1997 : : lan_speed = 2;
1998 : 0 : break;
1999 : : }
2000 : :
2001 [ # # ]: 0 : if (hw->is_pf) {
2002 : : wr32m(hw, NGBE_LAN_SPEED, NGBE_LAN_SPEED_MASK, lan_speed);
2003 [ # # ]: 0 : if (link_speed & (NGBE_LINK_SPEED_1GB_FULL |
2004 : : NGBE_LINK_SPEED_100M_FULL |
2005 : : NGBE_LINK_SPEED_10M_FULL)) {
2006 : : wr32m(hw, NGBE_MACTXCFG, NGBE_MACTXCFG_SPEED_MASK,
2007 : : NGBE_MACTXCFG_SPEED_1G | NGBE_MACTXCFG_TE);
2008 : : }
2009 : : /* Re configure MAC RX */
2010 : : reg = rd32(hw, NGBE_MACRXCFG);
2011 : : wr32(hw, NGBE_MACRXCFG, reg);
2012 : : wr32m(hw, NGBE_MACRXFLT, NGBE_MACRXFLT_PROMISC,
2013 : : NGBE_MACRXFLT_PROMISC);
2014 : : reg = rd32(hw, NGBE_MAC_WDG_TIMEOUT);
2015 : : wr32(hw, NGBE_MAC_WDG_TIMEOUT, reg);
2016 : : }
2017 : :
2018 : : return rte_eth_linkstatus_set(dev, &link);
2019 : : }
2020 : :
2021 : : static int
2022 : 0 : ngbe_dev_link_update(struct rte_eth_dev *dev, int wait_to_complete)
2023 : : {
2024 : 0 : return ngbe_dev_link_update_share(dev, wait_to_complete);
2025 : : }
2026 : :
2027 : : static int
2028 : 0 : ngbe_dev_promiscuous_enable(struct rte_eth_dev *dev)
2029 : : {
2030 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2031 : : uint32_t fctrl;
2032 : :
2033 : : fctrl = rd32(hw, NGBE_PSRCTL);
2034 : 0 : fctrl |= (NGBE_PSRCTL_UCP | NGBE_PSRCTL_MCP);
2035 : : wr32(hw, NGBE_PSRCTL, fctrl);
2036 : :
2037 : 0 : return 0;
2038 : : }
2039 : :
2040 : : static int
2041 : 0 : ngbe_dev_promiscuous_disable(struct rte_eth_dev *dev)
2042 : : {
2043 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2044 : : uint32_t fctrl;
2045 : :
2046 : : fctrl = rd32(hw, NGBE_PSRCTL);
2047 : 0 : fctrl &= (~NGBE_PSRCTL_UCP);
2048 [ # # ]: 0 : if (dev->data->all_multicast == 1)
2049 : 0 : fctrl |= NGBE_PSRCTL_MCP;
2050 : : else
2051 : 0 : fctrl &= (~NGBE_PSRCTL_MCP);
2052 : : wr32(hw, NGBE_PSRCTL, fctrl);
2053 : :
2054 : 0 : return 0;
2055 : : }
2056 : :
2057 : : static int
2058 : 0 : ngbe_dev_allmulticast_enable(struct rte_eth_dev *dev)
2059 : : {
2060 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2061 : : uint32_t fctrl;
2062 : :
2063 : : fctrl = rd32(hw, NGBE_PSRCTL);
2064 : 0 : fctrl |= NGBE_PSRCTL_MCP;
2065 : : wr32(hw, NGBE_PSRCTL, fctrl);
2066 : :
2067 : 0 : return 0;
2068 : : }
2069 : :
2070 : : static int
2071 [ # # ]: 0 : ngbe_dev_allmulticast_disable(struct rte_eth_dev *dev)
2072 : : {
2073 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2074 : : uint32_t fctrl;
2075 : :
2076 [ # # ]: 0 : if (dev->data->promiscuous == 1)
2077 : : return 0; /* must remain in all_multicast mode */
2078 : :
2079 : : fctrl = rd32(hw, NGBE_PSRCTL);
2080 : 0 : fctrl &= (~NGBE_PSRCTL_MCP);
2081 : : wr32(hw, NGBE_PSRCTL, fctrl);
2082 : :
2083 : 0 : return 0;
2084 : : }
2085 : :
2086 : : /**
2087 : : * It clears the interrupt causes and enables the interrupt.
2088 : : * It will be called once only during NIC initialized.
2089 : : *
2090 : : * @param dev
2091 : : * Pointer to struct rte_eth_dev.
2092 : : * @param on
2093 : : * Enable or Disable.
2094 : : *
2095 : : * @return
2096 : : * - On success, zero.
2097 : : * - On failure, a negative value.
2098 : : */
2099 : : static int
2100 : 0 : ngbe_dev_lsc_interrupt_setup(struct rte_eth_dev *dev, uint8_t on)
2101 : : {
2102 : : struct ngbe_interrupt *intr = ngbe_dev_intr(dev);
2103 : :
2104 : 0 : ngbe_dev_link_status_print(dev);
2105 [ # # ]: 0 : if (on != 0) {
2106 : 0 : intr->mask_misc |= NGBE_ICRMISC_PHY;
2107 : 0 : intr->mask_misc |= NGBE_ICRMISC_GPIO;
2108 : : } else {
2109 : 0 : intr->mask_misc &= ~NGBE_ICRMISC_PHY;
2110 : 0 : intr->mask_misc &= ~NGBE_ICRMISC_GPIO;
2111 : : }
2112 : :
2113 : 0 : return 0;
2114 : : }
2115 : :
2116 : : /**
2117 : : * It clears the interrupt causes and enables the interrupt.
2118 : : * It will be called once only during NIC initialized.
2119 : : *
2120 : : * @param dev
2121 : : * Pointer to struct rte_eth_dev.
2122 : : *
2123 : : * @return
2124 : : * - On success, zero.
2125 : : * - On failure, a negative value.
2126 : : */
2127 : : static int
2128 : : ngbe_dev_misc_interrupt_setup(struct rte_eth_dev *dev)
2129 : : {
2130 : : struct ngbe_interrupt *intr = ngbe_dev_intr(dev);
2131 : : u64 mask;
2132 : :
2133 : : mask = NGBE_ICR_MASK;
2134 : : mask &= (1ULL << NGBE_MISC_VEC_ID);
2135 : 0 : intr->mask |= mask;
2136 [ # # ]: 0 : intr->mask_misc |= NGBE_ICRMISC_GPIO;
2137 : :
2138 : : return 0;
2139 : : }
2140 : :
2141 : : /**
2142 : : * It clears the interrupt causes and enables the interrupt.
2143 : : * It will be called once only during NIC initialized.
2144 : : *
2145 : : * @param dev
2146 : : * Pointer to struct rte_eth_dev.
2147 : : *
2148 : : * @return
2149 : : * - On success, zero.
2150 : : * - On failure, a negative value.
2151 : : */
2152 : : static int
2153 : : ngbe_dev_rxq_interrupt_setup(struct rte_eth_dev *dev)
2154 : : {
2155 : : struct ngbe_interrupt *intr = ngbe_dev_intr(dev);
2156 : : u64 mask;
2157 : :
2158 : : mask = NGBE_ICR_MASK;
2159 : : mask &= ~((1ULL << NGBE_RX_VEC_START) - 1);
2160 : 0 : intr->mask |= mask;
2161 : :
2162 : 0 : return 0;
2163 : : }
2164 : :
2165 : : /**
2166 : : * It clears the interrupt causes and enables the interrupt.
2167 : : * It will be called once only during NIC initialized.
2168 : : *
2169 : : * @param dev
2170 : : * Pointer to struct rte_eth_dev.
2171 : : *
2172 : : * @return
2173 : : * - On success, zero.
2174 : : * - On failure, a negative value.
2175 : : */
2176 : : static int
2177 : : ngbe_dev_macsec_interrupt_setup(struct rte_eth_dev *dev)
2178 : : {
2179 : : struct ngbe_interrupt *intr = ngbe_dev_intr(dev);
2180 : :
2181 : 0 : intr->mask_misc |= NGBE_ICRMISC_LNKSEC;
2182 : :
2183 : : return 0;
2184 : : }
2185 : :
2186 : : /*
2187 : : * It reads ICR and sets flag for the link_update.
2188 : : *
2189 : : * @param dev
2190 : : * Pointer to struct rte_eth_dev.
2191 : : *
2192 : : * @return
2193 : : * - On success, zero.
2194 : : * - On failure, a negative value.
2195 : : */
2196 : : static int
2197 [ # # ]: 0 : ngbe_dev_interrupt_get_status(struct rte_eth_dev *dev)
2198 : : {
2199 : : uint32_t eicr;
2200 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2201 : : struct ngbe_interrupt *intr = ngbe_dev_intr(dev);
2202 : :
2203 : 0 : eicr = ((u32 *)hw->isb_mem)[NGBE_ISB_VEC0];
2204 [ # # ]: 0 : if (!eicr) {
2205 : : /*
2206 : : * shared interrupt alert!
2207 : : * make sure interrupts are enabled because the read will
2208 : : * have disabled interrupts.
2209 : : */
2210 [ # # ]: 0 : if (!hw->adapter_stopped)
2211 : : ngbe_enable_intr(dev);
2212 : 0 : return 0;
2213 : : }
2214 : 0 : ((u32 *)hw->isb_mem)[NGBE_ISB_VEC0] = 0;
2215 : :
2216 : : /* read-on-clear nic registers here */
2217 : 0 : eicr = ((u32 *)hw->isb_mem)[NGBE_ISB_MISC];
2218 : 0 : PMD_DRV_LOG(DEBUG, "eicr %x", eicr);
2219 : :
2220 : 0 : intr->flags = 0;
2221 : :
2222 : : /* set flag for async link update */
2223 [ # # ]: 0 : if (eicr & NGBE_ICRMISC_PHY)
2224 : 0 : intr->flags |= NGBE_FLAG_NEED_LINK_UPDATE;
2225 : :
2226 [ # # ]: 0 : if (eicr & NGBE_ICRMISC_VFMBX)
2227 : 0 : intr->flags |= NGBE_FLAG_MAILBOX;
2228 : :
2229 [ # # ]: 0 : if (eicr & NGBE_ICRMISC_LNKSEC)
2230 : 0 : intr->flags |= NGBE_FLAG_MACSEC;
2231 : :
2232 [ # # ]: 0 : if (eicr & NGBE_ICRMISC_GPIO)
2233 : 0 : intr->flags |= NGBE_FLAG_NEED_LINK_UPDATE;
2234 : :
2235 [ # # ]: 0 : if (eicr & NGBE_ICRMISC_HEAT)
2236 : 0 : intr->flags |= NGBE_FLAG_OVERHEAT;
2237 : :
2238 : 0 : ((u32 *)hw->isb_mem)[NGBE_ISB_MISC] = 0;
2239 : :
2240 : 0 : return 0;
2241 : : }
2242 : :
2243 : : /**
2244 : : * It gets and then prints the link status.
2245 : : *
2246 : : * @param dev
2247 : : * Pointer to struct rte_eth_dev.
2248 : : *
2249 : : * @return
2250 : : * - On success, zero.
2251 : : * - On failure, a negative value.
2252 : : */
2253 : : static void
2254 : 0 : ngbe_dev_link_status_print(struct rte_eth_dev *dev)
2255 : : {
2256 : 0 : struct rte_pci_device *pci_dev = RTE_CLASS_TO_BUS_DEVICE(dev, *pci_dev);
2257 : : struct rte_eth_link link;
2258 : :
2259 : 0 : rte_eth_linkstatus_get(dev, &link);
2260 : :
2261 [ # # ]: 0 : if (link.link_status == RTE_ETH_LINK_UP) {
2262 [ # # ]: 0 : PMD_INIT_LOG(INFO, "Port %d: Link Up - speed %u Mbps - %s",
2263 : : (int)(dev->data->port_id),
2264 : : (unsigned int)link.link_speed,
2265 : : link.link_duplex == RTE_ETH_LINK_FULL_DUPLEX ?
2266 : : "full-duplex" : "half-duplex");
2267 : : } else {
2268 : 0 : PMD_INIT_LOG(INFO, " Port %d: Link Down",
2269 : : (int)(dev->data->port_id));
2270 : : }
2271 : 0 : PMD_INIT_LOG(DEBUG, "PCI Address: " PCI_PRI_FMT,
2272 : : pci_dev->addr.domain,
2273 : : pci_dev->addr.bus,
2274 : : pci_dev->addr.devid,
2275 : : pci_dev->addr.function);
2276 : 0 : }
2277 : :
2278 : : /*
2279 : : * It executes link_update after knowing an interrupt occurred.
2280 : : *
2281 : : * @param dev
2282 : : * Pointer to struct rte_eth_dev.
2283 : : *
2284 : : * @return
2285 : : * - On success, zero.
2286 : : * - On failure, a negative value.
2287 : : */
2288 : : static int
2289 : 0 : ngbe_dev_interrupt_action(struct rte_eth_dev *dev)
2290 : : {
2291 : : struct ngbe_interrupt *intr = ngbe_dev_intr(dev);
2292 : :
2293 : 0 : PMD_DRV_LOG(DEBUG, "intr action type %d", intr->flags);
2294 : :
2295 [ # # ]: 0 : if (intr->flags & NGBE_FLAG_MAILBOX) {
2296 : 0 : ngbe_pf_mbx_process(dev);
2297 : 0 : intr->flags &= ~NGBE_FLAG_MAILBOX;
2298 : : }
2299 : :
2300 [ # # ]: 0 : if (intr->flags & NGBE_FLAG_NEED_LINK_UPDATE) {
2301 : : struct rte_eth_link link;
2302 : :
2303 : : /*get the link status before link update, for predicting later*/
2304 : 0 : rte_eth_linkstatus_get(dev, &link);
2305 : :
2306 : : ngbe_dev_link_update(dev, 0);
2307 : 0 : intr->flags &= ~NGBE_FLAG_NEED_LINK_UPDATE;
2308 : 0 : ngbe_dev_link_status_print(dev);
2309 [ # # ]: 0 : if (dev->data->dev_link.link_speed != link.link_speed)
2310 : 0 : rte_eth_dev_callback_process(dev,
2311 : : RTE_ETH_EVENT_INTR_LSC, NULL);
2312 : : }
2313 : :
2314 [ # # ]: 0 : if (intr->flags & NGBE_FLAG_OVERHEAT) {
2315 : 0 : ngbe_dev_overheat(dev);
2316 : 0 : intr->flags &= ~NGBE_FLAG_OVERHEAT;
2317 : : }
2318 : :
2319 : 0 : PMD_DRV_LOG(DEBUG, "enable intr immediately");
2320 : : ngbe_enable_intr(dev);
2321 : :
2322 : 0 : return 0;
2323 : : }
2324 : :
2325 : : /**
2326 : : * Interrupt handler triggered by NIC for handling
2327 : : * specific interrupt.
2328 : : *
2329 : : * @param param
2330 : : * The address of parameter (struct rte_eth_dev *) registered before.
2331 : : */
2332 : : static void
2333 : 0 : ngbe_dev_interrupt_handler(void *param)
2334 : : {
2335 : : struct rte_eth_dev *dev = (struct rte_eth_dev *)param;
2336 : :
2337 : 0 : ngbe_dev_interrupt_get_status(dev);
2338 : 0 : ngbe_dev_interrupt_action(dev);
2339 : 0 : }
2340 : :
2341 : : static int
2342 : 0 : ngbe_dev_led_on(struct rte_eth_dev *dev)
2343 : : {
2344 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2345 [ # # ]: 0 : return hw->mac.led_on(hw, 0) == 0 ? 0 : -ENOTSUP;
2346 : : }
2347 : :
2348 : : static int
2349 : 0 : ngbe_dev_led_off(struct rte_eth_dev *dev)
2350 : : {
2351 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2352 [ # # ]: 0 : return hw->mac.led_off(hw, 0) == 0 ? 0 : -ENOTSUP;
2353 : : }
2354 : :
2355 : : static int
2356 : 0 : ngbe_flow_ctrl_get(struct rte_eth_dev *dev, struct rte_eth_fc_conf *fc_conf)
2357 : : {
2358 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2359 : : uint32_t mflcn_reg;
2360 : : uint32_t fccfg_reg;
2361 : : int rx_pause;
2362 : : int tx_pause;
2363 : :
2364 : 0 : fc_conf->pause_time = hw->fc.pause_time;
2365 : 0 : fc_conf->high_water = hw->fc.high_water;
2366 : 0 : fc_conf->low_water = hw->fc.low_water;
2367 : 0 : fc_conf->send_xon = hw->fc.send_xon;
2368 : 0 : fc_conf->autoneg = !hw->fc.disable_fc_autoneg;
2369 : :
2370 : : /*
2371 : : * Return rx_pause status according to actual setting of
2372 : : * RXFCCFG register.
2373 : : */
2374 : : mflcn_reg = rd32(hw, NGBE_RXFCCFG);
2375 [ # # ]: 0 : if (mflcn_reg & NGBE_RXFCCFG_FC)
2376 : : rx_pause = 1;
2377 : : else
2378 : : rx_pause = 0;
2379 : :
2380 : : /*
2381 : : * Return tx_pause status according to actual setting of
2382 : : * TXFCCFG register.
2383 : : */
2384 : : fccfg_reg = rd32(hw, NGBE_TXFCCFG);
2385 [ # # ]: 0 : if (fccfg_reg & NGBE_TXFCCFG_FC)
2386 : : tx_pause = 1;
2387 : : else
2388 : : tx_pause = 0;
2389 : :
2390 [ # # ]: 0 : if (rx_pause && tx_pause)
2391 : 0 : fc_conf->mode = RTE_ETH_FC_FULL;
2392 [ # # ]: 0 : else if (rx_pause)
2393 : 0 : fc_conf->mode = RTE_ETH_FC_RX_PAUSE;
2394 [ # # ]: 0 : else if (tx_pause)
2395 : 0 : fc_conf->mode = RTE_ETH_FC_TX_PAUSE;
2396 : : else
2397 : 0 : fc_conf->mode = RTE_ETH_FC_NONE;
2398 : :
2399 : 0 : return 0;
2400 : : }
2401 : :
2402 : : static int
2403 : 0 : ngbe_flow_ctrl_set(struct rte_eth_dev *dev, struct rte_eth_fc_conf *fc_conf)
2404 : : {
2405 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2406 : : int err;
2407 : : uint32_t rx_buf_size;
2408 : : uint32_t max_high_water;
2409 : 0 : enum ngbe_fc_mode rte_fcmode_2_ngbe_fcmode[] = {
2410 : : ngbe_fc_none,
2411 : : ngbe_fc_rx_pause,
2412 : : ngbe_fc_tx_pause,
2413 : : ngbe_fc_full
2414 : : };
2415 : :
2416 : 0 : PMD_INIT_FUNC_TRACE();
2417 : :
2418 : : rx_buf_size = rd32(hw, NGBE_PBRXSIZE);
2419 : 0 : PMD_INIT_LOG(DEBUG, "Rx packet buffer size = 0x%x", rx_buf_size);
2420 : :
2421 : : /*
2422 : : * At least reserve one Ethernet frame for watermark
2423 : : * high_water/low_water in kilo bytes for ngbe
2424 : : */
2425 : 0 : max_high_water = (rx_buf_size - RTE_ETHER_MAX_LEN) >> 10;
2426 [ # # ]: 0 : if (fc_conf->high_water > max_high_water ||
2427 [ # # ]: 0 : fc_conf->high_water < fc_conf->low_water) {
2428 : 0 : PMD_INIT_LOG(ERR, "Invalid high/low water setup value in KB");
2429 : 0 : PMD_INIT_LOG(ERR, "High_water must <= 0x%x", max_high_water);
2430 : 0 : return -EINVAL;
2431 : : }
2432 : :
2433 : 0 : hw->fc.requested_mode = rte_fcmode_2_ngbe_fcmode[fc_conf->mode];
2434 : 0 : hw->fc.pause_time = fc_conf->pause_time;
2435 : 0 : hw->fc.high_water = fc_conf->high_water;
2436 : 0 : hw->fc.low_water = fc_conf->low_water;
2437 : 0 : hw->fc.send_xon = fc_conf->send_xon;
2438 : 0 : hw->fc.disable_fc_autoneg = !fc_conf->autoneg;
2439 : 0 : hw->fc.mac_ctrl_frame_fwd = fc_conf->mac_ctrl_frame_fwd;
2440 : :
2441 : 0 : err = hw->mac.fc_enable(hw);
2442 : :
2443 : : /* Not negotiated is not an error case */
2444 [ # # ]: 0 : if (err == 0 || err == NGBE_ERR_FC_NOT_NEGOTIATED) {
2445 : 0 : wr32m(hw, NGBE_MACRXFLT, NGBE_MACRXFLT_CTL_MASK,
2446 [ # # ]: 0 : (fc_conf->mac_ctrl_frame_fwd
2447 : : ? NGBE_MACRXFLT_CTL_NOPS : NGBE_MACRXFLT_CTL_DROP));
2448 : : ngbe_flush(hw);
2449 : :
2450 : 0 : return 0;
2451 : : }
2452 : :
2453 : 0 : PMD_INIT_LOG(ERR, "ngbe_fc_enable = 0x%x", err);
2454 : 0 : return -EIO;
2455 : : }
2456 : :
2457 : : /* Additional bittime to account for NGBE framing */
2458 : : #define NGBE_ETH_FRAMING 20
2459 : :
2460 : : /*
2461 : : * ngbe_fc_hpbthresh_set - calculate high water mark for flow control
2462 : : *
2463 : : * @dv_id: device interface delay
2464 : : * @pb: packet buffer to calculate
2465 : : */
2466 : : static s32
2467 : 0 : ngbe_fc_hpbthresh_set(struct rte_eth_dev *dev)
2468 : : {
2469 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2470 : 0 : struct rte_pci_device *pci_dev = RTE_CLASS_TO_BUS_DEVICE(dev, *pci_dev);
2471 : : u32 max_frame_size, tc, dv_id, rx_pb;
2472 : : s32 kb, marker;
2473 : :
2474 : : /* Calculate max LAN frame size */
2475 : : max_frame_size = rd32m(hw, NGBE_FRMSZ, NGBE_FRMSZ_MAX_MASK);
2476 : 0 : tc = max_frame_size + NGBE_ETH_FRAMING;
2477 : :
2478 : : /* Calculate delay value for device */
2479 : 0 : dv_id = NGBE_DV(tc, tc);
2480 : :
2481 : : /* Loopback switch introduces additional latency */
2482 [ # # ]: 0 : if (pci_dev->max_vfs)
2483 : 0 : dv_id += NGBE_B2BT(tc);
2484 : :
2485 : : /* Delay value is calculated in bit times convert to KB */
2486 : 0 : kb = NGBE_BT2KB(dv_id);
2487 : 0 : rx_pb = rd32(hw, NGBE_PBRXSIZE) >> 10;
2488 : :
2489 : 0 : marker = rx_pb - kb;
2490 : :
2491 : : /* It is possible that the packet buffer is not large enough
2492 : : * to provide required headroom. In this case throw an error
2493 : : * to user and do the best we can.
2494 : : */
2495 [ # # ]: 0 : if (marker < 0) {
2496 : 0 : PMD_DRV_LOG(WARNING, "Packet Buffer can not provide enough headroom to support flow control.");
2497 : 0 : marker = tc + 1;
2498 : : }
2499 : :
2500 : 0 : return marker;
2501 : : }
2502 : :
2503 : : /*
2504 : : * ngbe_fc_lpbthresh_set - calculate low water mark for flow control
2505 : : *
2506 : : * @dv_id: device interface delay
2507 : : */
2508 : : static s32
2509 : : ngbe_fc_lpbthresh_set(struct rte_eth_dev *dev)
2510 : : {
2511 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2512 : : u32 max_frame_size, tc, dv_id;
2513 : : s32 kb;
2514 : :
2515 : : /* Calculate max LAN frame size */
2516 : : max_frame_size = rd32m(hw, NGBE_FRMSZ, NGBE_FRMSZ_MAX_MASK);
2517 : : tc = max_frame_size + NGBE_ETH_FRAMING;
2518 : :
2519 : : /* Calculate delay value for device */
2520 : 0 : dv_id = NGBE_LOW_DV(tc);
2521 : :
2522 : : /* Delay value is calculated in bit times convert to KB */
2523 : 0 : kb = NGBE_BT2KB(dv_id);
2524 : :
2525 : : return kb;
2526 : : }
2527 : :
2528 : : /*
2529 : : * ngbe_pbthresh_setup - calculate and setup high low water marks
2530 : : */
2531 : : static void
2532 : 0 : ngbe_pbthresh_set(struct rte_eth_dev *dev)
2533 : : {
2534 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2535 : :
2536 : 0 : hw->fc.high_water = ngbe_fc_hpbthresh_set(dev);
2537 : 0 : hw->fc.low_water = ngbe_fc_lpbthresh_set(dev);
2538 : :
2539 : : /* Low water marks must not be larger than high water marks */
2540 [ # # ]: 0 : if (hw->fc.low_water > hw->fc.high_water)
2541 : 0 : hw->fc.low_water = 0;
2542 : 0 : }
2543 : :
2544 : : int
2545 : 0 : ngbe_dev_rss_reta_update(struct rte_eth_dev *dev,
2546 : : struct rte_eth_rss_reta_entry64 *reta_conf,
2547 : : uint16_t reta_size)
2548 : : {
2549 : : uint8_t i, j, mask;
2550 : : uint32_t reta;
2551 : : uint16_t idx, shift;
2552 : : struct ngbe_adapter *adapter = ngbe_dev_adapter(dev);
2553 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2554 : :
2555 : 0 : PMD_INIT_FUNC_TRACE();
2556 : :
2557 [ # # ]: 0 : if (!hw->is_pf) {
2558 : 0 : PMD_DRV_LOG(ERR, "RSS reta update is not supported on this "
2559 : : "NIC.");
2560 : 0 : return -ENOTSUP;
2561 : : }
2562 : :
2563 [ # # ]: 0 : if (reta_size != RTE_ETH_RSS_RETA_SIZE_128) {
2564 : 0 : PMD_DRV_LOG(ERR, "The size of hash lookup table configured "
2565 : : "(%d) doesn't match the number hardware can supported "
2566 : : "(%d)", reta_size, RTE_ETH_RSS_RETA_SIZE_128);
2567 : 0 : return -EINVAL;
2568 : : }
2569 : :
2570 [ # # ]: 0 : for (i = 0; i < reta_size; i += 4) {
2571 : 0 : idx = i / RTE_ETH_RETA_GROUP_SIZE;
2572 : : shift = i % RTE_ETH_RETA_GROUP_SIZE;
2573 : 0 : mask = (uint8_t)RS64(reta_conf[idx].mask, shift, 0xF);
2574 [ # # ]: 0 : if (!mask)
2575 : 0 : continue;
2576 : :
2577 : 0 : reta = rd32a(hw, NGBE_REG_RSSTBL, i >> 2);
2578 [ # # ]: 0 : for (j = 0; j < 4; j++) {
2579 [ # # ]: 0 : if (RS8(mask, j, 0x1)) {
2580 : 0 : reta &= ~(MS32(8 * j, 0xFF));
2581 : 0 : reta |= LS32(reta_conf[idx].reta[shift + j],
2582 : : 8 * j, 0xFF);
2583 : : }
2584 : : }
2585 : : wr32a(hw, NGBE_REG_RSSTBL, i >> 2, reta);
2586 : : }
2587 : 0 : adapter->rss_reta_updated = 1;
2588 : :
2589 : 0 : return 0;
2590 : : }
2591 : :
2592 : : int
2593 : 0 : ngbe_dev_rss_reta_query(struct rte_eth_dev *dev,
2594 : : struct rte_eth_rss_reta_entry64 *reta_conf,
2595 : : uint16_t reta_size)
2596 : : {
2597 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2598 : : uint8_t i, j, mask;
2599 : : uint32_t reta;
2600 : : uint16_t idx, shift;
2601 : :
2602 : 0 : PMD_INIT_FUNC_TRACE();
2603 : :
2604 [ # # ]: 0 : if (reta_size != RTE_ETH_RSS_RETA_SIZE_128) {
2605 : 0 : PMD_DRV_LOG(ERR, "The size of hash lookup table configured "
2606 : : "(%d) doesn't match the number hardware can supported "
2607 : : "(%d)", reta_size, RTE_ETH_RSS_RETA_SIZE_128);
2608 : 0 : return -EINVAL;
2609 : : }
2610 : :
2611 [ # # ]: 0 : for (i = 0; i < reta_size; i += 4) {
2612 : 0 : idx = i / RTE_ETH_RETA_GROUP_SIZE;
2613 : : shift = i % RTE_ETH_RETA_GROUP_SIZE;
2614 : 0 : mask = (uint8_t)RS64(reta_conf[idx].mask, shift, 0xF);
2615 [ # # ]: 0 : if (!mask)
2616 : 0 : continue;
2617 : :
2618 : 0 : reta = rd32a(hw, NGBE_REG_RSSTBL, i >> 2);
2619 [ # # ]: 0 : for (j = 0; j < 4; j++) {
2620 [ # # ]: 0 : if (RS8(mask, j, 0x1))
2621 : 0 : reta_conf[idx].reta[shift + j] =
2622 : 0 : (uint16_t)RS32(reta, 8 * j, 0xFF);
2623 : : }
2624 : : }
2625 : :
2626 : : return 0;
2627 : : }
2628 : :
2629 : : static int
2630 : 0 : ngbe_add_rar(struct rte_eth_dev *dev, struct rte_ether_addr *mac_addr,
2631 : : uint32_t index, uint32_t pool)
2632 : : {
2633 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2634 : : uint32_t enable_addr = 1;
2635 : :
2636 : 0 : return ngbe_set_rar(hw, index, mac_addr->addr_bytes,
2637 : : pool, enable_addr);
2638 : : }
2639 : :
2640 : : static void
2641 : 0 : ngbe_remove_rar(struct rte_eth_dev *dev, uint32_t index)
2642 : : {
2643 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2644 : :
2645 : 0 : ngbe_clear_rar(hw, index);
2646 : 0 : }
2647 : :
2648 : : static int
2649 : 0 : ngbe_set_default_mac_addr(struct rte_eth_dev *dev, struct rte_ether_addr *addr)
2650 : : {
2651 : 0 : struct rte_pci_device *pci_dev = RTE_CLASS_TO_BUS_DEVICE(dev, *pci_dev);
2652 : :
2653 : : ngbe_remove_rar(dev, 0);
2654 : 0 : ngbe_add_rar(dev, addr, 0, pci_dev->max_vfs);
2655 : :
2656 : 0 : return 0;
2657 : : }
2658 : :
2659 : : static int
2660 [ # # ]: 0 : ngbe_dev_mtu_set(struct rte_eth_dev *dev, uint16_t mtu)
2661 : : {
2662 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2663 : : uint32_t frame_size = mtu + RTE_ETHER_HDR_LEN + RTE_ETHER_CRC_LEN;
2664 : : struct rte_eth_dev_data *dev_data = dev->data;
2665 : :
2666 : : /* If device is started, refuse mtu that requires the support of
2667 : : * scattered packets when this feature has not been enabled before.
2668 : : */
2669 [ # # ]: 0 : if (dev_data->dev_started && !dev_data->scattered_rx &&
2670 : 0 : (frame_size + 2 * RTE_VLAN_HLEN >
2671 [ # # ]: 0 : dev->data->min_rx_buf_size - RTE_PKTMBUF_HEADROOM)) {
2672 : 0 : PMD_INIT_LOG(ERR, "Stop port first.");
2673 : 0 : return -EINVAL;
2674 : : }
2675 : :
2676 : 0 : wr32m(hw, NGBE_FRMSZ, NGBE_FRMSZ_MAX_MASK,
2677 : 0 : NGBE_FRMSZ_MAX(frame_size));
2678 : :
2679 : 0 : return 0;
2680 : : }
2681 : :
2682 : : static uint32_t
2683 : 0 : ngbe_uta_vector(struct ngbe_hw *hw, struct rte_ether_addr *uc_addr)
2684 : : {
2685 : : uint32_t vector = 0;
2686 : :
2687 [ # # # # : 0 : switch (hw->mac.mc_filter_type) {
# ]
2688 : 0 : case 0: /* use bits [47:36] of the address */
2689 : 0 : vector = ((uc_addr->addr_bytes[4] >> 4) |
2690 : 0 : (((uint16_t)uc_addr->addr_bytes[5]) << 4));
2691 : 0 : break;
2692 : 0 : case 1: /* use bits [46:35] of the address */
2693 : 0 : vector = ((uc_addr->addr_bytes[4] >> 3) |
2694 : 0 : (((uint16_t)uc_addr->addr_bytes[5]) << 5));
2695 : 0 : break;
2696 : 0 : case 2: /* use bits [45:34] of the address */
2697 : 0 : vector = ((uc_addr->addr_bytes[4] >> 2) |
2698 : 0 : (((uint16_t)uc_addr->addr_bytes[5]) << 6));
2699 : 0 : break;
2700 : 0 : case 3: /* use bits [43:32] of the address */
2701 : 0 : vector = ((uc_addr->addr_bytes[4]) |
2702 : 0 : (((uint16_t)uc_addr->addr_bytes[5]) << 8));
2703 : 0 : break;
2704 : : default: /* Invalid mc_filter_type */
2705 : : break;
2706 : : }
2707 : :
2708 : : /* vector can only be 12-bits or boundary will be exceeded */
2709 : 0 : vector &= 0xFFF;
2710 : 0 : return vector;
2711 : : }
2712 : :
2713 : : static int
2714 [ # # ]: 0 : ngbe_uc_hash_table_set(struct rte_eth_dev *dev,
2715 : : struct rte_ether_addr *mac_addr, uint8_t on)
2716 : : {
2717 : : uint32_t vector;
2718 : : uint32_t uta_idx;
2719 : : uint32_t reg_val;
2720 : : uint32_t uta_mask;
2721 : : uint32_t psrctl;
2722 : :
2723 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2724 : : struct ngbe_uta_info *uta_info = NGBE_DEV_UTA_INFO(dev);
2725 : :
2726 : 0 : vector = ngbe_uta_vector(hw, mac_addr);
2727 : 0 : uta_idx = (vector >> 5) & 0x7F;
2728 : 0 : uta_mask = 0x1UL << (vector & 0x1F);
2729 : :
2730 [ # # ]: 0 : if (!!on == !!(uta_info->uta_shadow[uta_idx] & uta_mask))
2731 : : return 0;
2732 : :
2733 : 0 : reg_val = rd32(hw, NGBE_UCADDRTBL(uta_idx));
2734 [ # # ]: 0 : if (on) {
2735 : 0 : uta_info->uta_in_use++;
2736 : 0 : reg_val |= uta_mask;
2737 : 0 : uta_info->uta_shadow[uta_idx] |= uta_mask;
2738 : : } else {
2739 : 0 : uta_info->uta_in_use--;
2740 : 0 : reg_val &= ~uta_mask;
2741 : 0 : uta_info->uta_shadow[uta_idx] &= ~uta_mask;
2742 : : }
2743 : :
2744 : : wr32(hw, NGBE_UCADDRTBL(uta_idx), reg_val);
2745 : :
2746 : : psrctl = rd32(hw, NGBE_PSRCTL);
2747 [ # # ]: 0 : if (uta_info->uta_in_use > 0)
2748 : 0 : psrctl |= NGBE_PSRCTL_UCHFENA;
2749 : : else
2750 : 0 : psrctl &= ~NGBE_PSRCTL_UCHFENA;
2751 : :
2752 : 0 : psrctl &= ~NGBE_PSRCTL_ADHF12_MASK;
2753 : 0 : psrctl |= NGBE_PSRCTL_ADHF12(hw->mac.mc_filter_type);
2754 : : wr32(hw, NGBE_PSRCTL, psrctl);
2755 : :
2756 : 0 : return 0;
2757 : : }
2758 : :
2759 : : static int
2760 [ # # ]: 0 : ngbe_uc_all_hash_table_set(struct rte_eth_dev *dev, uint8_t on)
2761 : : {
2762 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2763 : : struct ngbe_uta_info *uta_info = NGBE_DEV_UTA_INFO(dev);
2764 : : uint32_t psrctl;
2765 : : int i;
2766 : :
2767 [ # # ]: 0 : if (on) {
2768 [ # # ]: 0 : for (i = 0; i < RTE_ETH_VMDQ_NUM_UC_HASH_ARRAY; i++) {
2769 : 0 : uta_info->uta_shadow[i] = ~0;
2770 : 0 : wr32(hw, NGBE_UCADDRTBL(i), ~0);
2771 : : }
2772 : : } else {
2773 [ # # ]: 0 : for (i = 0; i < RTE_ETH_VMDQ_NUM_UC_HASH_ARRAY; i++) {
2774 : 0 : uta_info->uta_shadow[i] = 0;
2775 : 0 : wr32(hw, NGBE_UCADDRTBL(i), 0);
2776 : : }
2777 : : }
2778 : :
2779 : : psrctl = rd32(hw, NGBE_PSRCTL);
2780 [ # # ]: 0 : if (on)
2781 : 0 : psrctl |= NGBE_PSRCTL_UCHFENA;
2782 : : else
2783 : 0 : psrctl &= ~NGBE_PSRCTL_UCHFENA;
2784 : :
2785 : 0 : psrctl &= ~NGBE_PSRCTL_ADHF12_MASK;
2786 : 0 : psrctl |= NGBE_PSRCTL_ADHF12(hw->mac.mc_filter_type);
2787 : : wr32(hw, NGBE_PSRCTL, psrctl);
2788 : :
2789 : 0 : return 0;
2790 : : }
2791 : :
2792 : : static int
2793 : 0 : ngbe_dev_rx_queue_intr_enable(struct rte_eth_dev *dev, uint16_t queue_id)
2794 : : {
2795 : 0 : struct rte_pci_device *pci_dev = RTE_CLASS_TO_BUS_DEVICE(dev, *pci_dev);
2796 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
2797 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2798 : : uint32_t mask;
2799 : :
2800 : : mask = rd32(hw, NGBE_IMC(0));
2801 : 0 : mask |= (1 << queue_id);
2802 : : wr32(hw, NGBE_IMC(0), mask);
2803 : 0 : rte_intr_enable(intr_handle);
2804 : :
2805 : 0 : return 0;
2806 : : }
2807 : :
2808 : : static int
2809 : 0 : ngbe_dev_rx_queue_intr_disable(struct rte_eth_dev *dev, uint16_t queue_id)
2810 : : {
2811 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2812 : : uint32_t mask;
2813 : :
2814 : : mask = rd32(hw, NGBE_IMS(0));
2815 : 0 : mask |= (1 << queue_id);
2816 : : wr32(hw, NGBE_IMS(0), mask);
2817 : :
2818 : 0 : return 0;
2819 : : }
2820 : :
2821 : : /**
2822 : : * Set the IVAR registers, mapping interrupt causes to vectors
2823 : : * @param hw
2824 : : * pointer to ngbe_hw struct
2825 : : * @direction
2826 : : * 0 for Rx, 1 for Tx, -1 for other causes
2827 : : * @queue
2828 : : * queue to map the corresponding interrupt to
2829 : : * @msix_vector
2830 : : * the vector to map to the corresponding queue
2831 : : */
2832 : : void
2833 : 0 : ngbe_set_ivar_map(struct ngbe_hw *hw, int8_t direction,
2834 : : uint8_t queue, uint8_t msix_vector)
2835 : : {
2836 : : uint32_t tmp, idx;
2837 : :
2838 [ # # ]: 0 : if (direction == -1) {
2839 : : /* other causes */
2840 : 0 : msix_vector |= NGBE_IVARMISC_VLD;
2841 : : idx = 0;
2842 : : tmp = rd32(hw, NGBE_IVARMISC);
2843 : 0 : tmp &= ~(0xFF << idx);
2844 : 0 : tmp |= (msix_vector << idx);
2845 : : wr32(hw, NGBE_IVARMISC, tmp);
2846 : : } else {
2847 : : /* rx or tx causes */
2848 : 0 : msix_vector |= NGBE_IVAR_VLD; /* Workaround for ICR lost */
2849 : 0 : idx = ((16 * (queue & 1)) + (8 * direction));
2850 : 0 : tmp = rd32(hw, NGBE_IVAR(queue >> 1));
2851 : 0 : tmp &= ~(0xFF << idx);
2852 : 0 : tmp |= (msix_vector << idx);
2853 : : wr32(hw, NGBE_IVAR(queue >> 1), tmp);
2854 : : }
2855 : 0 : }
2856 : :
2857 : : /**
2858 : : * Sets up the hardware to properly generate MSI-X interrupts
2859 : : * @hw
2860 : : * board private structure
2861 : : */
2862 : : static void
2863 : 0 : ngbe_configure_msix(struct rte_eth_dev *dev)
2864 : : {
2865 : 0 : struct rte_pci_device *pci_dev = RTE_CLASS_TO_BUS_DEVICE(dev, *pci_dev);
2866 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
2867 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2868 : : uint32_t queue_id, base = NGBE_MISC_VEC_ID;
2869 : : uint32_t vec = NGBE_MISC_VEC_ID;
2870 : : uint32_t gpie;
2871 : :
2872 : : /*
2873 : : * Won't configure MSI-X register if no mapping is done
2874 : : * between intr vector and event fd
2875 : : * but if MSI-X has been enabled already, need to configure
2876 : : * auto clean, auto mask and throttling.
2877 : : */
2878 : : gpie = rd32(hw, NGBE_GPIE);
2879 [ # # ]: 0 : if (!rte_intr_dp_is_en(intr_handle) &&
2880 [ # # ]: 0 : !(gpie & NGBE_GPIE_MSIX))
2881 : : return;
2882 : :
2883 [ # # ]: 0 : if (rte_intr_allow_others(intr_handle)) {
2884 : : base = NGBE_RX_VEC_START;
2885 : : vec = base;
2886 : : }
2887 : :
2888 : : /* setup GPIE for MSI-X mode */
2889 : : gpie = rd32(hw, NGBE_GPIE);
2890 : 0 : gpie |= NGBE_GPIE_MSIX;
2891 : : wr32(hw, NGBE_GPIE, gpie);
2892 : :
2893 : : /* Populate the IVAR table and set the ITR values to the
2894 : : * corresponding register.
2895 : : */
2896 [ # # ]: 0 : if (rte_intr_dp_is_en(intr_handle)) {
2897 [ # # ]: 0 : for (queue_id = 0; queue_id < dev->data->nb_rx_queues;
2898 : 0 : queue_id++) {
2899 : : /* by default, 1:1 mapping */
2900 : 0 : ngbe_set_ivar_map(hw, 0, queue_id, vec);
2901 : 0 : rte_intr_vec_list_index_set(intr_handle,
2902 : : queue_id, vec);
2903 : 0 : if (vec < base + rte_intr_nb_efd_get(intr_handle)
2904 [ # # ]: 0 : - 1)
2905 : 0 : vec++;
2906 : : }
2907 : :
2908 : 0 : ngbe_set_ivar_map(hw, -1, 1, NGBE_MISC_VEC_ID);
2909 : : }
2910 : : wr32(hw, NGBE_ITR(NGBE_MISC_VEC_ID),
2911 : : NGBE_ITR_IVAL_1G(NGBE_QUEUE_ITR_INTERVAL_DEFAULT)
2912 : : | NGBE_ITR_WRDSA);
2913 : : }
2914 : :
2915 : : static u8 *
2916 : 0 : ngbe_dev_addr_list_itr(__rte_unused struct ngbe_hw *hw,
2917 : : u8 **mc_addr_ptr, u32 *vmdq)
2918 : : {
2919 : : u8 *mc_addr;
2920 : :
2921 : 0 : *vmdq = 0;
2922 : 0 : mc_addr = *mc_addr_ptr;
2923 : 0 : *mc_addr_ptr = (mc_addr + sizeof(struct rte_ether_addr));
2924 : 0 : return mc_addr;
2925 : : }
2926 : :
2927 : : int
2928 : 0 : ngbe_dev_set_mc_addr_list(struct rte_eth_dev *dev,
2929 : : struct rte_ether_addr *mc_addr_set,
2930 : : uint32_t nb_mc_addr)
2931 : : {
2932 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2933 : : u8 *mc_addr_list;
2934 : :
2935 : : mc_addr_list = (u8 *)mc_addr_set;
2936 : 0 : return hw->mac.update_mc_addr_list(hw, mc_addr_list, nb_mc_addr,
2937 : : ngbe_dev_addr_list_itr, TRUE);
2938 : : }
2939 : :
2940 : : static uint64_t
2941 : : ngbe_read_systime_cyclecounter(struct rte_eth_dev *dev)
2942 : : {
2943 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2944 : : uint64_t systime_cycles;
2945 : :
2946 : 0 : systime_cycles = (uint64_t)rd32(hw, NGBE_TSTIMEL);
2947 [ # # ]: 0 : systime_cycles |= (uint64_t)rd32(hw, NGBE_TSTIMEH) << 32;
2948 : :
2949 : : return systime_cycles;
2950 : : }
2951 : :
2952 : : static uint64_t
2953 : : ngbe_read_rx_tstamp_cyclecounter(struct rte_eth_dev *dev)
2954 : : {
2955 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2956 : : uint64_t rx_tstamp_cycles;
2957 : :
2958 : : /* TSRXSTMPL stores ns and TSRXSTMPH stores seconds. */
2959 : 0 : rx_tstamp_cycles = (uint64_t)rd32(hw, NGBE_TSRXSTMPL);
2960 [ # # ]: 0 : rx_tstamp_cycles |= (uint64_t)rd32(hw, NGBE_TSRXSTMPH) << 32;
2961 : :
2962 : : return rx_tstamp_cycles;
2963 : : }
2964 : :
2965 : : static uint64_t
2966 : : ngbe_read_tx_tstamp_cyclecounter(struct rte_eth_dev *dev)
2967 : : {
2968 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2969 : : uint64_t tx_tstamp_cycles;
2970 : :
2971 : : /* TSTXSTMPL stores ns and TSTXSTMPH stores seconds. */
2972 : 0 : tx_tstamp_cycles = (uint64_t)rd32(hw, NGBE_TSTXSTMPL);
2973 [ # # ]: 0 : tx_tstamp_cycles |= (uint64_t)rd32(hw, NGBE_TSTXSTMPH) << 32;
2974 : :
2975 : : return tx_tstamp_cycles;
2976 : : }
2977 : :
2978 : : static void
2979 : 0 : ngbe_start_timecounters(struct rte_eth_dev *dev)
2980 : : {
2981 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
2982 : : struct ngbe_adapter *adapter = ngbe_dev_adapter(dev);
2983 : : uint32_t incval = 0;
2984 : : uint32_t shift = 0;
2985 : :
2986 : : incval = NGBE_INCVAL_1GB;
2987 : : shift = NGBE_INCVAL_SHIFT_1GB;
2988 : :
2989 : : wr32(hw, NGBE_TSTIMEINC, NGBE_TSTIMEINC_IV(incval));
2990 : :
2991 : 0 : memset(&adapter->systime_tc, 0, sizeof(struct rte_timecounter));
2992 : 0 : memset(&adapter->rx_tstamp_tc, 0, sizeof(struct rte_timecounter));
2993 : 0 : memset(&adapter->tx_tstamp_tc, 0, sizeof(struct rte_timecounter));
2994 : :
2995 : 0 : adapter->systime_tc.cc_mask = NGBE_CYCLECOUNTER_MASK;
2996 : 0 : adapter->systime_tc.cc_shift = shift;
2997 : 0 : adapter->systime_tc.nsec_mask = (1ULL << shift) - 1;
2998 : :
2999 : 0 : adapter->rx_tstamp_tc.cc_mask = NGBE_CYCLECOUNTER_MASK;
3000 : 0 : adapter->rx_tstamp_tc.cc_shift = shift;
3001 : 0 : adapter->rx_tstamp_tc.nsec_mask = (1ULL << shift) - 1;
3002 : :
3003 : 0 : adapter->tx_tstamp_tc.cc_mask = NGBE_CYCLECOUNTER_MASK;
3004 : 0 : adapter->tx_tstamp_tc.cc_shift = shift;
3005 : 0 : adapter->tx_tstamp_tc.nsec_mask = (1ULL << shift) - 1;
3006 : 0 : }
3007 : :
3008 : : static int
3009 : 0 : ngbe_timesync_adjust_time(struct rte_eth_dev *dev, int64_t delta)
3010 : : {
3011 : : struct ngbe_adapter *adapter = ngbe_dev_adapter(dev);
3012 : :
3013 : 0 : adapter->systime_tc.nsec += delta;
3014 : 0 : adapter->rx_tstamp_tc.nsec += delta;
3015 : 0 : adapter->tx_tstamp_tc.nsec += delta;
3016 : :
3017 : 0 : return 0;
3018 : : }
3019 : :
3020 : : static int
3021 : 0 : ngbe_timesync_write_time(struct rte_eth_dev *dev, const struct timespec *ts)
3022 : : {
3023 : : uint64_t ns;
3024 : : struct ngbe_adapter *adapter = ngbe_dev_adapter(dev);
3025 : :
3026 : : ns = rte_timespec_to_ns(ts);
3027 : : /* Set the timecounters to a new value. */
3028 : 0 : adapter->systime_tc.nsec = ns;
3029 : 0 : adapter->rx_tstamp_tc.nsec = ns;
3030 : 0 : adapter->tx_tstamp_tc.nsec = ns;
3031 : :
3032 : 0 : return 0;
3033 : : }
3034 : :
3035 : : static int
3036 : 0 : ngbe_timesync_read_time(struct rte_eth_dev *dev, struct timespec *ts)
3037 : : {
3038 : : uint64_t ns, systime_cycles;
3039 : : struct ngbe_adapter *adapter = ngbe_dev_adapter(dev);
3040 : :
3041 : : systime_cycles = ngbe_read_systime_cyclecounter(dev);
3042 : : ns = rte_timecounter_update(&adapter->systime_tc, systime_cycles);
3043 : 0 : *ts = rte_ns_to_timespec(ns);
3044 : :
3045 : 0 : return 0;
3046 : : }
3047 : :
3048 : : static int
3049 : 0 : ngbe_timesync_enable(struct rte_eth_dev *dev)
3050 : : {
3051 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
3052 : : uint32_t tsync_ctl;
3053 : :
3054 : : /* Stop the timesync system time. */
3055 : : wr32(hw, NGBE_TSTIMEINC, 0x0);
3056 : : /* Reset the timesync system time value. */
3057 : : wr32(hw, NGBE_TSTIMEL, 0x0);
3058 : : wr32(hw, NGBE_TSTIMEH, 0x0);
3059 : :
3060 : 0 : ngbe_start_timecounters(dev);
3061 : :
3062 : : /* Enable L2 filtering of IEEE1588/802.1AS Ethernet frame types. */
3063 : : wr32(hw, NGBE_ETFLT(NGBE_ETF_ID_1588),
3064 : : RTE_ETHER_TYPE_1588 | NGBE_ETFLT_ENA | NGBE_ETFLT_1588);
3065 : :
3066 : : /* Enable timestamping of received PTP packets. */
3067 : : tsync_ctl = rd32(hw, NGBE_TSRXCTL);
3068 : 0 : tsync_ctl |= NGBE_TSRXCTL_ENA;
3069 : : wr32(hw, NGBE_TSRXCTL, tsync_ctl);
3070 : :
3071 : : /* Enable timestamping of transmitted PTP packets. */
3072 : : tsync_ctl = rd32(hw, NGBE_TSTXCTL);
3073 : 0 : tsync_ctl |= NGBE_TSTXCTL_ENA;
3074 : : wr32(hw, NGBE_TSTXCTL, tsync_ctl);
3075 : :
3076 : : ngbe_flush(hw);
3077 : :
3078 : 0 : return 0;
3079 : : }
3080 : :
3081 : : static int
3082 : 0 : ngbe_timesync_disable(struct rte_eth_dev *dev)
3083 : : {
3084 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
3085 : : uint32_t tsync_ctl;
3086 : :
3087 : : /* Disable timestamping of transmitted PTP packets. */
3088 : : tsync_ctl = rd32(hw, NGBE_TSTXCTL);
3089 : 0 : tsync_ctl &= ~NGBE_TSTXCTL_ENA;
3090 : : wr32(hw, NGBE_TSTXCTL, tsync_ctl);
3091 : :
3092 : : /* Disable timestamping of received PTP packets. */
3093 : : tsync_ctl = rd32(hw, NGBE_TSRXCTL);
3094 : 0 : tsync_ctl &= ~NGBE_TSRXCTL_ENA;
3095 : : wr32(hw, NGBE_TSRXCTL, tsync_ctl);
3096 : :
3097 : : /* Disable L2 filtering of IEEE1588/802.1AS Ethernet frame types. */
3098 : : wr32(hw, NGBE_ETFLT(NGBE_ETF_ID_1588), 0);
3099 : :
3100 : : /* Stop incrementing the System Time registers. */
3101 : : wr32(hw, NGBE_TSTIMEINC, 0);
3102 : :
3103 : 0 : return 0;
3104 : : }
3105 : :
3106 : : static int
3107 : 0 : ngbe_timesync_read_rx_timestamp(struct rte_eth_dev *dev,
3108 : : struct timespec *timestamp,
3109 : : uint32_t flags __rte_unused)
3110 : : {
3111 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
3112 : : struct ngbe_adapter *adapter = ngbe_dev_adapter(dev);
3113 : : uint32_t tsync_rxctl;
3114 : : uint64_t rx_tstamp_cycles;
3115 : : uint64_t ns;
3116 : :
3117 : : tsync_rxctl = rd32(hw, NGBE_TSRXCTL);
3118 [ # # ]: 0 : if ((tsync_rxctl & NGBE_TSRXCTL_VLD) == 0)
3119 : : return -EINVAL;
3120 : :
3121 : : rx_tstamp_cycles = ngbe_read_rx_tstamp_cyclecounter(dev);
3122 : : ns = rte_timecounter_update(&adapter->rx_tstamp_tc, rx_tstamp_cycles);
3123 : 0 : *timestamp = rte_ns_to_timespec(ns);
3124 : :
3125 : 0 : return 0;
3126 : : }
3127 : :
3128 : : static int
3129 : 0 : ngbe_timesync_read_tx_timestamp(struct rte_eth_dev *dev,
3130 : : struct timespec *timestamp)
3131 : : {
3132 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
3133 : : struct ngbe_adapter *adapter = ngbe_dev_adapter(dev);
3134 : : uint32_t tsync_txctl;
3135 : : uint64_t tx_tstamp_cycles;
3136 : : uint64_t ns;
3137 : :
3138 : : tsync_txctl = rd32(hw, NGBE_TSTXCTL);
3139 [ # # ]: 0 : if ((tsync_txctl & NGBE_TSTXCTL_VLD) == 0)
3140 : : return -EINVAL;
3141 : :
3142 : : tx_tstamp_cycles = ngbe_read_tx_tstamp_cyclecounter(dev);
3143 : : ns = rte_timecounter_update(&adapter->tx_tstamp_tc, tx_tstamp_cycles);
3144 : 0 : *timestamp = rte_ns_to_timespec(ns);
3145 : :
3146 : 0 : return 0;
3147 : : }
3148 : :
3149 : : static int
3150 : : ngbe_get_reg_length(struct rte_eth_dev *dev __rte_unused)
3151 : : {
3152 : : int count = 0;
3153 : : int g_ind = 0;
3154 : : const struct reg_info *reg_group;
3155 : : const struct reg_info **reg_set = ngbe_regs_others;
3156 : :
3157 [ # # # # ]: 0 : while ((reg_group = reg_set[g_ind++]))
3158 : 0 : count += ngbe_regs_group_count(reg_group);
3159 : :
3160 : : return count;
3161 : : }
3162 : :
3163 : : static int
3164 [ # # ]: 0 : ngbe_get_regs(struct rte_eth_dev *dev,
3165 : : struct rte_dev_reg_info *regs)
3166 : : {
3167 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
3168 : 0 : uint32_t *data = regs->data;
3169 : : int g_ind = 0;
3170 : : int count = 0;
3171 : : const struct reg_info *reg_group;
3172 : : const struct reg_info **reg_set = ngbe_regs_others;
3173 : :
3174 [ # # ]: 0 : if (data == NULL) {
3175 : 0 : regs->length = ngbe_get_reg_length(dev);
3176 : 0 : regs->width = sizeof(uint32_t);
3177 : 0 : return 0;
3178 : : }
3179 : :
3180 : : /* Support only full register dump */
3181 [ # # ]: 0 : if (regs->length == 0 ||
3182 [ # # ]: 0 : regs->length == (uint32_t)ngbe_get_reg_length(dev)) {
3183 : 0 : regs->version = hw->mac.type << 24 |
3184 : 0 : hw->revision_id << 16 |
3185 : 0 : hw->device_id;
3186 [ # # ]: 0 : while ((reg_group = reg_set[g_ind++]))
3187 : 0 : count += ngbe_read_regs_group(dev, &data[count],
3188 : : reg_group);
3189 : : return 0;
3190 : : }
3191 : :
3192 : : return -ENOTSUP;
3193 : : }
3194 : :
3195 : : static int
3196 : 0 : ngbe_get_eeprom_length(struct rte_eth_dev *dev)
3197 : : {
3198 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
3199 : :
3200 : : /* Return unit is byte count */
3201 : 0 : return hw->rom.word_size * 2;
3202 : : }
3203 : :
3204 : : static int
3205 [ # # ]: 0 : ngbe_get_eeprom(struct rte_eth_dev *dev,
3206 : : struct rte_dev_eeprom_info *in_eeprom)
3207 : : {
3208 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
3209 : : struct ngbe_rom_info *eeprom = &hw->rom;
3210 : 0 : uint16_t *data = in_eeprom->data;
3211 : : int first, length;
3212 : :
3213 : 0 : first = in_eeprom->offset >> 1;
3214 : 0 : length = in_eeprom->length >> 1;
3215 [ # # ]: 0 : if (first > hw->rom.word_size ||
3216 [ # # ]: 0 : ((first + length) > hw->rom.word_size))
3217 : : return -EINVAL;
3218 : :
3219 : 0 : in_eeprom->magic = hw->vendor_id | (hw->device_id << 16);
3220 : :
3221 : 0 : return eeprom->readw_buffer(hw, first, length, data);
3222 : : }
3223 : :
3224 : : static int
3225 [ # # ]: 0 : ngbe_set_eeprom(struct rte_eth_dev *dev,
3226 : : struct rte_dev_eeprom_info *in_eeprom)
3227 : : {
3228 : : struct ngbe_hw *hw = ngbe_dev_hw(dev);
3229 : : struct ngbe_rom_info *eeprom = &hw->rom;
3230 : 0 : uint16_t *data = in_eeprom->data;
3231 : : int first, length;
3232 : :
3233 : 0 : first = in_eeprom->offset >> 1;
3234 : 0 : length = in_eeprom->length >> 1;
3235 [ # # ]: 0 : if (first > hw->rom.word_size ||
3236 [ # # ]: 0 : ((first + length) > hw->rom.word_size))
3237 : : return -EINVAL;
3238 : :
3239 : 0 : in_eeprom->magic = hw->vendor_id | (hw->device_id << 16);
3240 : :
3241 : 0 : return eeprom->writew_buffer(hw, first, length, data);
3242 : : }
3243 : :
3244 : : static const struct eth_dev_ops ngbe_eth_dev_ops = {
3245 : : .dev_configure = ngbe_dev_configure,
3246 : : .dev_infos_get = ngbe_dev_info_get,
3247 : : .dev_start = ngbe_dev_start,
3248 : : .dev_stop = ngbe_dev_stop,
3249 : : .dev_set_link_up = ngbe_dev_set_link_up,
3250 : : .dev_set_link_down = ngbe_dev_set_link_down,
3251 : : .dev_close = ngbe_dev_close,
3252 : : .dev_reset = ngbe_dev_reset,
3253 : : .promiscuous_enable = ngbe_dev_promiscuous_enable,
3254 : : .promiscuous_disable = ngbe_dev_promiscuous_disable,
3255 : : .allmulticast_enable = ngbe_dev_allmulticast_enable,
3256 : : .allmulticast_disable = ngbe_dev_allmulticast_disable,
3257 : : .link_update = ngbe_dev_link_update,
3258 : : .stats_get = ngbe_dev_stats_get,
3259 : : .xstats_get = ngbe_dev_xstats_get,
3260 : : .xstats_get_by_id = ngbe_dev_xstats_get_by_id,
3261 : : .stats_reset = ngbe_dev_stats_reset,
3262 : : .xstats_reset = ngbe_dev_xstats_reset,
3263 : : .xstats_get_names = ngbe_dev_xstats_get_names,
3264 : : .xstats_get_names_by_id = ngbe_dev_xstats_get_names_by_id,
3265 : : .fw_version_get = ngbe_fw_version_get,
3266 : : .dev_supported_ptypes_get = ngbe_dev_supported_ptypes_get,
3267 : : .mtu_set = ngbe_dev_mtu_set,
3268 : : .vlan_filter_set = ngbe_vlan_filter_set,
3269 : : .vlan_tpid_set = ngbe_vlan_tpid_set,
3270 : : .vlan_offload_set = ngbe_vlan_offload_set,
3271 : : .vlan_strip_queue_set = ngbe_vlan_strip_queue_set,
3272 : : .rx_queue_start = ngbe_dev_rx_queue_start,
3273 : : .rx_queue_stop = ngbe_dev_rx_queue_stop,
3274 : : .tx_queue_start = ngbe_dev_tx_queue_start,
3275 : : .tx_queue_stop = ngbe_dev_tx_queue_stop,
3276 : : .rx_queue_setup = ngbe_dev_rx_queue_setup,
3277 : : .rx_queue_release = ngbe_dev_rx_queue_release,
3278 : : .tx_queue_setup = ngbe_dev_tx_queue_setup,
3279 : : .tx_queue_release = ngbe_dev_tx_queue_release,
3280 : : .rx_queue_intr_enable = ngbe_dev_rx_queue_intr_enable,
3281 : : .rx_queue_intr_disable = ngbe_dev_rx_queue_intr_disable,
3282 : : .dev_led_on = ngbe_dev_led_on,
3283 : : .dev_led_off = ngbe_dev_led_off,
3284 : : .flow_ctrl_get = ngbe_flow_ctrl_get,
3285 : : .flow_ctrl_set = ngbe_flow_ctrl_set,
3286 : : .mac_addr_add = ngbe_add_rar,
3287 : : .mac_addr_remove = ngbe_remove_rar,
3288 : : .mac_addr_set = ngbe_set_default_mac_addr,
3289 : : .uc_hash_table_set = ngbe_uc_hash_table_set,
3290 : : .uc_all_hash_table_set = ngbe_uc_all_hash_table_set,
3291 : : .reta_update = ngbe_dev_rss_reta_update,
3292 : : .reta_query = ngbe_dev_rss_reta_query,
3293 : : .rss_hash_update = ngbe_dev_rss_hash_update,
3294 : : .rss_hash_conf_get = ngbe_dev_rss_hash_conf_get,
3295 : : .set_mc_addr_list = ngbe_dev_set_mc_addr_list,
3296 : : .rxq_info_get = ngbe_rxq_info_get,
3297 : : .txq_info_get = ngbe_txq_info_get,
3298 : : .rx_burst_mode_get = ngbe_rx_burst_mode_get,
3299 : : .tx_burst_mode_get = ngbe_tx_burst_mode_get,
3300 : : .timesync_enable = ngbe_timesync_enable,
3301 : : .timesync_disable = ngbe_timesync_disable,
3302 : : .timesync_read_rx_timestamp = ngbe_timesync_read_rx_timestamp,
3303 : : .timesync_read_tx_timestamp = ngbe_timesync_read_tx_timestamp,
3304 : : .get_reg = ngbe_get_regs,
3305 : : .get_eeprom_length = ngbe_get_eeprom_length,
3306 : : .get_eeprom = ngbe_get_eeprom,
3307 : : .set_eeprom = ngbe_set_eeprom,
3308 : : .timesync_adjust_time = ngbe_timesync_adjust_time,
3309 : : .timesync_read_time = ngbe_timesync_read_time,
3310 : : .timesync_write_time = ngbe_timesync_write_time,
3311 : : .tx_done_cleanup = ngbe_dev_tx_done_cleanup,
3312 : : };
3313 : :
3314 : 303 : RTE_PMD_REGISTER_PCI(net_ngbe, rte_ngbe_pmd);
3315 : : RTE_PMD_REGISTER_PCI_TABLE(net_ngbe, pci_id_ngbe_map);
3316 : : RTE_PMD_REGISTER_KMOD_DEP(net_ngbe, "* igb_uio | uio_pci_generic | vfio-pci");
3317 : :
3318 [ - + ]: 303 : RTE_LOG_REGISTER_SUFFIX(ngbe_logtype_init, init, NOTICE);
3319 [ - + ]: 303 : RTE_LOG_REGISTER_SUFFIX(ngbe_logtype_driver, driver, NOTICE);
3320 : :
3321 : : #ifdef RTE_ETHDEV_DEBUG_RX
3322 : : RTE_LOG_REGISTER_SUFFIX(ngbe_logtype_rx, rx, DEBUG);
3323 : : #endif
3324 : : #ifdef RTE_ETHDEV_DEBUG_TX
3325 : : RTE_LOG_REGISTER_SUFFIX(ngbe_logtype_tx, tx, DEBUG);
3326 : : #endif
|
