Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright 2021 6WIND S.A.
3 : : * Copyright 2021 Mellanox Technologies, Ltd
4 : : */
5 : :
6 : : #ifndef RTE_PMD_MLX5_RX_H_
7 : : #define RTE_PMD_MLX5_RX_H_
8 : :
9 : : #include <stdint.h>
10 : : #include <sys/queue.h>
11 : :
12 : : #include <rte_mbuf.h>
13 : : #include <rte_mempool.h>
14 : : #include <rte_common.h>
15 : : #include <rte_spinlock.h>
16 : :
17 : : #include <mlx5_common_mr.h>
18 : :
19 : : #include "mlx5.h"
20 : : #include "mlx5_autoconf.h"
21 : : #include "rte_pmd_mlx5.h"
22 : :
23 : : /* Support tunnel matching. */
24 : : #define MLX5_FLOW_TUNNEL 10
25 : : #define MLX5_WINOOO_BITS (sizeof(uint32_t) * CHAR_BIT)
26 : :
27 : : #define RXQ_PORT(rxq_ctrl) LIST_FIRST(&(rxq_ctrl)->owners)->priv
28 : : #define RXQ_DEV(rxq_ctrl) ETH_DEV(RXQ_PORT(rxq_ctrl))
29 : : #define RXQ_PORT_ID(rxq_ctrl) PORT_ID(RXQ_PORT(rxq_ctrl))
30 : :
31 : : /* First entry must be NULL for comparison. */
32 : : #define mlx5_mr_btree_len(bt) ((bt)->len - 1)
33 : :
34 : : struct mlx5_rxq_stat {
35 : : int id;
36 : : uint64_t count;
37 : : struct mlx5_stat_counter_ctrl ctrl;
38 : : };
39 : :
40 : : struct mlx5_rxq_stats {
41 : : #ifdef MLX5_PMD_SOFT_COUNTERS
42 : : uint64_t ipackets; /**< Total of successfully received packets. */
43 : : uint64_t ibytes; /**< Total of successfully received bytes. */
44 : : #endif
45 : : uint64_t idropped; /**< Total of packets dropped when RX ring full. */
46 : : uint64_t rx_nombuf; /**< Total of RX mbuf allocation failures. */
47 : : struct mlx5_rxq_stat oobs; /**< Total of hairpin queue out of buffers. */
48 : : };
49 : :
50 : : /* store statistics names and its offset in stats structure */
51 : : struct mlx5_xstats_name_off {
52 : : char name[RTE_ETH_XSTATS_NAME_SIZE];
53 : : unsigned int offset;
54 : : };
55 : :
56 : : struct mlx5_rq_stats {
57 : : /** Total number of hairpin queue packets received that are dropped. */
58 : : uint64_t q_oobs[RTE_ETHDEV_QUEUE_STAT_CNTRS];
59 : : };
60 : :
61 : : /* Compressed CQE context. */
62 : : struct rxq_zip {
63 : : uint16_t cqe_cnt; /* Number of CQEs. */
64 : : uint16_t ai; /* Array index. */
65 : : uint32_t ca; /* Current array index. */
66 : : uint32_t na; /* Next array index. */
67 : : uint32_t cq_ci; /* The next CQE. */
68 : : uint16_t wqe_idx; /* WQE index */
69 : : };
70 : :
71 : : /* Get pointer to the first stride. */
72 : : #define mlx5_mprq_buf_addr(ptr, strd_n) (RTE_PTR_ADD((ptr), \
73 : : sizeof(struct mlx5_mprq_buf) + \
74 : : (strd_n) * \
75 : : sizeof(struct rte_mbuf_ext_shared_info) + \
76 : : RTE_PKTMBUF_HEADROOM))
77 : :
78 : : #define MLX5_MIN_SINGLE_STRIDE_LOG_NUM_BYTES 6
79 : : #define MLX5_MIN_SINGLE_WQE_LOG_NUM_STRIDES 9
80 : :
81 : : enum mlx5_rxq_err_state {
82 : : MLX5_RXQ_ERR_STATE_NO_ERROR = 0,
83 : : MLX5_RXQ_ERR_STATE_NEED_RESET,
84 : : MLX5_RXQ_ERR_STATE_NEED_READY,
85 : : MLX5_RXQ_ERR_STATE_IGNORE,
86 : : };
87 : :
88 : : enum mlx5_rqx_code {
89 : : MLX5_RXQ_CODE_EXIT = 0,
90 : : MLX5_RXQ_CODE_NOMBUF,
91 : : MLX5_RXQ_CODE_DROPPED,
92 : : };
93 : :
94 : : struct mlx5_eth_rxseg {
95 : : struct rte_mempool *mp; /**< Memory pool to allocate segment from. */
96 : : uint16_t length; /**< Segment data length, configures split point. */
97 : : uint16_t offset; /**< Data offset from beginning of mbuf data buffer. */
98 : : uint32_t reserved; /**< Reserved field. */
99 : : struct rte_mbuf *null_mbuf; /**< For selective Rx. */
100 : : };
101 : :
102 : : /* RX queue descriptor. */
103 : : struct __rte_cache_aligned mlx5_rxq_data {
104 : : unsigned int csum:1; /* Enable checksum offloading. */
105 : : unsigned int hw_timestamp:1; /* Enable HW timestamp. */
106 : : unsigned int rt_timestamp:1; /* Realtime timestamp format. */
107 : : unsigned int vlan_strip:1; /* Enable VLAN stripping. */
108 : : unsigned int crc_present:1; /* CRC must be subtracted. */
109 : : unsigned int sges_n:3; /* Log 2 of SGEs (max buffers per packet). */
110 : : unsigned int cqe_n:4; /* Log 2 of CQ elements. */
111 : : unsigned int elts_n:4; /* Log 2 of Mbufs. */
112 : : unsigned int rss_hash:1; /* RSS hash result is enabled. */
113 : : unsigned int mark:1; /* Marked flow available on the queue. */
114 : : unsigned int log_strd_num:5; /* Log 2 of the number of stride. */
115 : : unsigned int log_strd_sz:4; /* Log 2 of stride size. */
116 : : unsigned int strd_shift_en:1; /* Enable 2bytes shift on a stride. */
117 : : unsigned int err_state:2; /* enum mlx5_rxq_err_state. */
118 : : unsigned int strd_scatter_en:1; /* Scattered packets from a stride. */
119 : : unsigned int lro:1; /* Enable LRO. */
120 : : unsigned int dynf_meta:1; /* Dynamic metadata is configured. */
121 : : unsigned int mcqe_format:3; /* CQE compression format. */
122 : : unsigned int shared:1; /* Shared RXQ. */
123 : : unsigned int delay_drop:1; /* Enable delay drop. */
124 : : unsigned int cqe_comp_layout:1; /* CQE Compression Layout*/
125 : : uint16_t port_id;
126 : : volatile uint32_t *rq_db;
127 : : volatile uint32_t *cq_db;
128 : : uint32_t elts_ci;
129 : : uint32_t rq_ci;
130 : : uint32_t rq_ci_ooo;
131 : : uint16_t consumed_strd; /* Number of consumed strides in WQE. */
132 : : uint32_t rq_pi;
133 : : uint32_t cq_ci:24;
134 : : uint16_t rq_repl_thresh; /* Threshold for buffer replenishment. */
135 : : uint32_t byte_mask;
136 : : union {
137 : : struct rxq_zip zip; /* Compressed context. */
138 : : uint16_t decompressed;
139 : : /* Number of ready mbufs decompressed from the CQ. */
140 : : };
141 : : struct mlx5_mr_ctrl mr_ctrl; /* MR control descriptor. */
142 : : uint16_t mprq_max_memcpy_len; /* Maximum size of packet to memcpy. */
143 : : volatile void *wqes;
144 : : volatile struct mlx5_cqe(*cqes)[];
145 : : struct mlx5_cqe title_cqe; /* Title CQE for CQE compression. */
146 : : struct rte_mbuf *(*elts)[];
147 : : struct rte_mbuf title_pkt; /* Title packet for CQE compression. */
148 : : struct mlx5_mprq_buf *(*mprq_bufs)[];
149 : : struct rte_mempool *mp;
150 : : struct rte_mempool *mprq_mp; /* Mempool for Multi-Packet RQ. */
151 : : struct mlx5_mprq_buf *mprq_repl; /* Stashed mbuf for replenish. */
152 : : struct mlx5_dev_ctx_shared *sh; /* Shared context. */
153 : : uint16_t idx; /* Queue index. */
154 : : struct mlx5_rxq_stats stats;
155 : : struct mlx5_rxq_stats stats_reset; /* stats on last reset. */
156 : : rte_xmm_t mbuf_initializer; /* Default rearm/flags for vectorized Rx. */
157 : : struct rte_mbuf fake_mbuf; /* elts padding for vectorized Rx. */
158 : : struct mlx5_uar_data uar_data; /* CQ doorbell. */
159 : : uint32_t cqn; /* CQ number. */
160 : : uint8_t cq_arm_sn; /* CQ arm seq number. */
161 : : uint64_t mark_flag; /* ol_flags to set with marks. */
162 : : uint32_t tunnel; /* Tunnel information. */
163 : : int timestamp_offset; /* Dynamic mbuf field for timestamp. */
164 : : uint64_t timestamp_rx_flag; /* Dynamic mbuf flag for timestamp. */
165 : : uint64_t flow_meta_mask;
166 : : int32_t flow_meta_offset;
167 : : uint32_t flow_meta_port_mask;
168 : : struct mlx5_eth_rxseg rxseg[MLX5_MAX_RXQ_NSEG];
169 : : /* Buffer split segment descriptions - sizes, offsets, pools. */
170 : : uint16_t rxseg_n; /* Number of split segment descriptions. */
171 : : uint16_t rq_win_cnt; /* Number of packets in the sliding window data. */
172 : : uint16_t rq_win_idx_mask; /* Sliding window index wrapping mask. */
173 : : uint16_t rq_win_idx; /* Index of the first element in sliding window. */
174 : : uint32_t *rq_win_data; /* Out-of-Order completions sliding window. */
175 : : };
176 : :
177 : : /* RX queue control descriptor. */
178 : : struct mlx5_rxq_ctrl {
179 : : struct mlx5_rxq_data rxq; /* Data path structure. */
180 : : uint16_t mtu; /* Original MTU that the queue was allocated with. */
181 : : LIST_ENTRY(mlx5_rxq_ctrl) next; /* Pointer to the next element. */
182 : : LIST_HEAD(priv, mlx5_rxq_priv) owners; /* Owner rxq list. */
183 : : struct mlx5_rxq_obj *obj; /* Verbs/DevX elements. */
184 : : struct mlx5_dev_ctx_shared *sh; /* Shared context. */
185 : : bool is_hairpin; /* Whether RxQ type is Hairpin. */
186 : : unsigned int socket; /* CPU socket ID for allocations. */
187 : : LIST_ENTRY(mlx5_rxq_ctrl) share_entry; /* Entry in shared RXQ list. */
188 : : RTE_ATOMIC(int32_t) ctrl_ref; /* Reference counter. */
189 : : uint32_t share_group; /* Group ID of shared RXQ. */
190 : : uint16_t share_qid; /* Shared RxQ ID in group. */
191 : : unsigned int started:1; /* Whether (shared) RXQ has been started. */
192 : : unsigned int irq:1; /* Whether IRQ is enabled. */
193 : : uint32_t flow_tunnels_n[MLX5_FLOW_TUNNEL]; /* Tunnels counters. */
194 : : uint32_t wqn; /* WQ number. */
195 : : struct rte_eth_rxseg_split rxseg[MLX5_MAX_RXQ_NSEG];
196 : : /* Saved original buffer split segment configuration. */
197 : : uint16_t rxseg_n; /* Number of split segment descriptions. */
198 : : uint16_t dump_file_n; /* Number of dump files. */
199 : : };
200 : :
201 : : /* RX queue private data. */
202 : : struct mlx5_rxq_priv {
203 : : uint16_t idx; /* Queue index. */
204 : : RTE_ATOMIC(uint32_t) refcnt; /* Reference counter. */
205 : : struct mlx5_rxq_ctrl *ctrl; /* Shared Rx Queue. */
206 : : LIST_ENTRY(mlx5_rxq_priv) owner_entry; /* Entry in shared rxq_ctrl. */
207 : : struct mlx5_priv *priv; /* Back pointer to private data. */
208 : : struct mlx5_devx_rq devx_rq;
209 : : struct rte_eth_hairpin_conf hairpin_conf; /* Hairpin configuration. */
210 : : uint32_t hairpin_status; /* Hairpin binding status. */
211 : : uint32_t lwm:16;
212 : : uint32_t lwm_event_pending:1;
213 : : uint32_t lwm_devx_subscribed:1;
214 : : struct mlx5_devx_obj *q_counter; /* DevX hairpin queue counter object. */
215 : : };
216 : :
217 : : /* mlx5_rxq.c */
218 : :
219 : : extern uint8_t mlx5_rss_hash_default_key[];
220 : :
221 : : unsigned int mlx5_rxq_cqe_num(struct mlx5_rxq_data *rxq_data);
222 : : int mlx5_mprq_free_mp(struct rte_eth_dev *dev);
223 : : int mlx5_mprq_alloc_mp(struct rte_eth_dev *dev);
224 : : int mlx5_rx_queue_start(struct rte_eth_dev *dev, uint16_t queue_id);
225 : : int mlx5_rx_queue_stop(struct rte_eth_dev *dev, uint16_t queue_id);
226 : : int mlx5_rx_queue_start_primary(struct rte_eth_dev *dev, uint16_t queue_id);
227 : : int mlx5_rx_queue_stop_primary(struct rte_eth_dev *dev, uint16_t queue_id);
228 : : int mlx5_rx_queue_setup(struct rte_eth_dev *dev, uint16_t idx, uint16_t desc,
229 : : unsigned int socket, const struct rte_eth_rxconf *conf,
230 : : struct rte_mempool *mp);
231 : : int mlx5_rx_hairpin_queue_setup
232 : : (struct rte_eth_dev *dev, uint16_t idx, uint16_t desc,
233 : : const struct rte_eth_hairpin_conf *hairpin_conf);
234 : : void mlx5_rx_queue_release(struct rte_eth_dev *dev, uint16_t qid);
235 : : int mlx5_rx_intr_vec_enable(struct rte_eth_dev *dev);
236 : : void mlx5_rx_intr_vec_disable(struct rte_eth_dev *dev);
237 : : int mlx5_rx_intr_enable(struct rte_eth_dev *dev, uint16_t rx_queue_id);
238 : : int mlx5_rx_intr_disable(struct rte_eth_dev *dev, uint16_t rx_queue_id);
239 : : int mlx5_rxq_obj_verify(struct rte_eth_dev *dev);
240 : : void mlx5_q_counters_destroy(struct rte_eth_dev *dev);
241 : : struct mlx5_rxq_ctrl *mlx5_rxq_new(struct rte_eth_dev *dev, uint16_t idx,
242 : : uint16_t desc, unsigned int socket,
243 : : const struct rte_eth_rxconf *conf,
244 : : const struct rte_eth_rxseg_split *rx_seg,
245 : : uint16_t n_seg, bool is_extmem);
246 : : struct mlx5_rxq_ctrl *mlx5_rxq_hairpin_new
247 : : (struct rte_eth_dev *dev, struct mlx5_rxq_priv *rxq, uint16_t desc,
248 : : const struct rte_eth_hairpin_conf *hairpin_conf);
249 : : struct mlx5_rxq_priv *mlx5_rxq_ref(struct rte_eth_dev *dev, uint16_t idx);
250 : : uint32_t mlx5_rxq_deref(struct rte_eth_dev *dev, uint16_t idx);
251 : : struct mlx5_rxq_priv *mlx5_rxq_get(struct rte_eth_dev *dev, uint16_t idx);
252 : : struct mlx5_rxq_ctrl *mlx5_rxq_ctrl_get(struct rte_eth_dev *dev, uint16_t idx);
253 : : struct mlx5_rxq_data *mlx5_rxq_data_get(struct rte_eth_dev *dev, uint16_t idx);
254 : : struct mlx5_external_q *mlx5_ext_rxq_ref(struct rte_eth_dev *dev,
255 : : uint16_t idx);
256 : : uint32_t mlx5_ext_rxq_deref(struct rte_eth_dev *dev, uint16_t idx);
257 : : struct mlx5_external_q *mlx5_ext_rxq_get(struct rte_eth_dev *dev,
258 : : uint16_t idx);
259 : : int mlx5_rxq_release(struct rte_eth_dev *dev, uint16_t idx);
260 : : int mlx5_rxq_verify(struct rte_eth_dev *dev);
261 : : int mlx5_ext_rxq_verify(struct rte_eth_dev *dev);
262 : : int mlx5_rxq_alloc_elts(struct mlx5_rxq_ctrl *rxq_ctrl);
263 : : int mlx5_ind_table_obj_verify(struct rte_eth_dev *dev);
264 : : struct mlx5_ind_table_obj *mlx5_ind_table_obj_get(struct rte_eth_dev *dev,
265 : : const uint16_t *queues,
266 : : uint32_t queues_n);
267 : : struct mlx5_ind_table_obj *mlx5_ind_table_obj_new(struct rte_eth_dev *dev,
268 : : const uint16_t *queues,
269 : : uint32_t queues_n,
270 : : bool standalone,
271 : : bool ref_qs);
272 : : int mlx5_ind_table_obj_release(struct rte_eth_dev *dev,
273 : : struct mlx5_ind_table_obj *ind_tbl,
274 : : bool deref_rxqs);
275 : : int mlx5_ind_table_obj_setup(struct rte_eth_dev *dev,
276 : : struct mlx5_ind_table_obj *ind_tbl,
277 : : bool ref_qs);
278 : : int mlx5_ind_table_obj_modify(struct rte_eth_dev *dev,
279 : : struct mlx5_ind_table_obj *ind_tbl,
280 : : uint16_t *queues, const uint32_t queues_n,
281 : : bool standalone,
282 : : bool ref_new_qs, bool deref_old_qs);
283 : : int mlx5_ind_table_obj_attach(struct rte_eth_dev *dev,
284 : : struct mlx5_ind_table_obj *ind_tbl);
285 : : int mlx5_ind_table_obj_detach(struct rte_eth_dev *dev,
286 : : struct mlx5_ind_table_obj *ind_tbl);
287 : : struct mlx5_list_entry *mlx5_hrxq_create_cb(void *tool_ctx, void *cb_ctx);
288 : : int mlx5_hrxq_match_cb(void *tool_ctx, struct mlx5_list_entry *entry,
289 : : void *cb_ctx);
290 : : void mlx5_hrxq_remove_cb(void *tool_ctx, struct mlx5_list_entry *entry);
291 : : struct mlx5_list_entry *mlx5_hrxq_clone_cb(void *tool_ctx,
292 : : struct mlx5_list_entry *entry,
293 : : void *cb_ctx __rte_unused);
294 : : void mlx5_hrxq_clone_free_cb(void *tool_ctx __rte_unused,
295 : : struct mlx5_list_entry *entry);
296 : : struct mlx5_hrxq *mlx5_hrxq_get(struct rte_eth_dev *dev,
297 : : struct mlx5_flow_rss_desc *rss_desc);
298 : : int mlx5_hrxq_obj_release(struct rte_eth_dev *dev, struct mlx5_hrxq *hrxq);
299 : : int mlx5_hrxq_release(struct rte_eth_dev *dev, uint32_t hxrq_idx);
300 : : uint32_t mlx5_hrxq_verify(struct rte_eth_dev *dev);
301 : : bool mlx5_rxq_is_hairpin(struct rte_eth_dev *dev, uint16_t idx);
302 : : const struct rte_eth_hairpin_conf *mlx5_rxq_get_hairpin_conf
303 : : (struct rte_eth_dev *dev, uint16_t idx);
304 : : struct mlx5_hrxq *mlx5_drop_action_create(struct rte_eth_dev *dev);
305 : : void mlx5_drop_action_destroy(struct rte_eth_dev *dev);
306 : : uint64_t mlx5_get_rx_port_offloads(void);
307 : : uint64_t mlx5_get_rx_queue_offloads(struct rte_eth_dev *dev);
308 : : void mlx5_rxq_timestamp_set(struct rte_eth_dev *dev);
309 : : int mlx5_hrxq_modify(struct rte_eth_dev *dev, uint32_t hxrq_idx,
310 : : const uint8_t *rss_key, uint32_t rss_key_len,
311 : : uint64_t hash_fields, bool symmetric_hash_function,
312 : : const uint16_t *queues, uint32_t queues_n);
313 : :
314 : : /* mlx5_rx.c */
315 : :
316 : : uint16_t mlx5_rx_burst(void *dpdk_rxq, struct rte_mbuf **pkts, uint16_t pkts_n);
317 : : uint16_t mlx5_rx_burst_out_of_order(void *dpdk_rxq, struct rte_mbuf **pkts, uint16_t pkts_n);
318 : : int mlx5_rxq_initialize(struct mlx5_rxq_data *rxq);
319 : : __rte_noinline int mlx5_rx_err_handle(struct mlx5_rxq_data *rxq, uint8_t vec,
320 : : uint16_t err_n, uint16_t *skip_cnt);
321 : : void mlx5_mprq_buf_free(struct mlx5_mprq_buf *buf);
322 : : uint16_t mlx5_rx_burst_mprq(void *dpdk_rxq, struct rte_mbuf **pkts,
323 : : uint16_t pkts_n);
324 : : int mlx5_rx_descriptor_status(void *rx_queue, uint16_t offset);
325 : : int mlx5_rx_queue_count(void *rx_queue);
326 : : void mlx5_rxq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
327 : : struct rte_eth_rxq_info *qinfo);
328 : : int mlx5_rx_burst_mode_get(struct rte_eth_dev *dev, uint16_t rx_queue_id,
329 : : struct rte_eth_burst_mode *mode);
330 : : int mlx5_get_monitor_addr(void *rx_queue, struct rte_power_monitor_cond *pmc);
331 : : void mlx5_dev_interrupt_handler_lwm(void *args);
332 : : int mlx5_rx_queue_lwm_set(struct rte_eth_dev *dev, uint16_t rx_queue_id,
333 : : uint8_t lwm);
334 : : int mlx5_rx_queue_lwm_query(struct rte_eth_dev *dev, uint16_t *rx_queue_id,
335 : : uint8_t *lwm);
336 : :
337 : : /* Vectorized version of mlx5_rx.c */
338 : : int mlx5_rxq_check_vec_support(struct mlx5_rxq_data *rxq_data);
339 : : int mlx5_check_vec_rx_support(struct rte_eth_dev *dev);
340 : : uint16_t mlx5_rx_burst_vec(void *dpdk_rxq, struct rte_mbuf **pkts,
341 : : uint16_t pkts_n);
342 : : uint16_t mlx5_rx_burst_mprq_vec(void *dpdk_rxq, struct rte_mbuf **pkts,
343 : : uint16_t pkts_n);
344 : : void mlx5_rxq_sync_cq(struct mlx5_rxq_data *rxq);
345 : :
346 : : static int mlx5_rxq_mprq_enabled(struct mlx5_rxq_data *rxq);
347 : :
348 : : /**
349 : : * Query LKey for an address on Rx. No need to flush local caches
350 : : * as the Rx mempool database entries are valid for the lifetime of the queue.
351 : : *
352 : : * @param rxq
353 : : * Pointer to Rx queue structure.
354 : : * @param addr
355 : : * Address to search.
356 : : *
357 : : * @return
358 : : * Searched LKey on success, UINT32_MAX on no match.
359 : : * This function always succeeds on valid input.
360 : : */
361 : : static __rte_always_inline uint32_t
362 : : mlx5_rx_addr2mr(struct mlx5_rxq_data *rxq, uintptr_t addr)
363 : : {
364 : 0 : struct mlx5_mr_ctrl *mr_ctrl = &rxq->mr_ctrl;
365 : : struct rte_mempool *mp;
366 : : uint32_t lkey;
367 : :
368 : : /* Linear search on MR cache array. */
369 [ # # # # : 0 : lkey = mlx5_mr_lookup_lkey(mr_ctrl->cache, &mr_ctrl->mru,
# # ]
370 : : MLX5_MR_CACHE_N, addr);
371 [ # # # # : 0 : if (likely(lkey != UINT32_MAX))
# # ]
372 : : return lkey;
373 : 0 : mp = mlx5_rxq_mprq_enabled(rxq) ? rxq->mprq_mp : rxq->mp;
374 : 0 : return mlx5_mr_mempool2mr_bh(mr_ctrl, mp, addr);
375 : : }
376 : :
377 : : /**
378 : : * Query LKey from a packet buffer for Rx. No need to flush local caches
379 : : * as the Rx mempool database entries are valid for the lifetime of the queue.
380 : : *
381 : : * @param rxq
382 : : * Pointer to Rx queue structure.
383 : : * @param mb
384 : : * Buffer to search the address of.
385 : : *
386 : : * @return
387 : : * Searched LKey on success, UINT32_MAX on no match.
388 : : * This function always succeeds on valid input.
389 : : */
390 : : static __rte_always_inline uint32_t
391 : : mlx5_rx_mb2mr(struct mlx5_rxq_data *rxq, struct rte_mbuf *mb)
392 : : {
393 : 0 : struct mlx5_mr_ctrl *mr_ctrl = &rxq->mr_ctrl;
394 : 0 : uintptr_t addr = (uintptr_t)mb->buf_addr;
395 : : uint32_t lkey;
396 : :
397 : : /* Linear search on MR cache array. */
398 [ # # # # : 0 : lkey = mlx5_mr_lookup_lkey(mr_ctrl->cache, &mr_ctrl->mru,
# # ]
399 : : MLX5_MR_CACHE_N, addr);
400 [ # # # # : 0 : if (likely(lkey != UINT32_MAX))
# # ]
401 : : return lkey;
402 : : /* Slower search in the mempool database on miss. */
403 : 0 : return mlx5_mr_mempool2mr_bh(mr_ctrl, mb->pool, addr);
404 : : }
405 : :
406 : : /**
407 : : * Set timestamp in mbuf dynamic field.
408 : : *
409 : : * @param mbuf
410 : : * Structure to write into.
411 : : * @param offset
412 : : * Dynamic field offset in mbuf structure.
413 : : * @param timestamp
414 : : * Value to write.
415 : : */
416 : : static __rte_always_inline void
417 : : mlx5_timestamp_set(struct rte_mbuf *mbuf, int offset,
418 : : rte_mbuf_timestamp_t timestamp)
419 : : {
420 : 0 : *RTE_MBUF_DYNFIELD(mbuf, offset, rte_mbuf_timestamp_t *) = timestamp;
421 : 0 : }
422 : :
423 : : /**
424 : : * Replace MPRQ buffer.
425 : : *
426 : : * @param rxq
427 : : * Pointer to Rx queue structure.
428 : : * @param rq_idx
429 : : * RQ index to replace.
430 : : */
431 : : static __rte_always_inline void
432 : : mprq_buf_replace(struct mlx5_rxq_data *rxq, uint16_t rq_idx)
433 : : {
434 : 0 : const uint32_t strd_n = RTE_BIT32(rxq->log_strd_num);
435 : 0 : struct mlx5_mprq_buf *rep = rxq->mprq_repl;
436 : : volatile struct mlx5_wqe_data_seg *wqe =
437 : 0 : &((volatile struct mlx5_wqe_mprq *)rxq->wqes)[rq_idx].dseg;
438 : 0 : struct mlx5_mprq_buf *buf = (*rxq->mprq_bufs)[rq_idx];
439 : : void *addr;
440 : :
441 [ # # # # ]: 0 : if (rte_atomic_load_explicit(&buf->refcnt, rte_memory_order_relaxed) > 1) {
442 : : MLX5_ASSERT(rep != NULL);
443 : : /* Replace MPRQ buf. */
444 : 0 : (*rxq->mprq_bufs)[rq_idx] = rep;
445 : : /* Replace WQE. */
446 : 0 : addr = mlx5_mprq_buf_addr(rep, strd_n);
447 : 0 : wqe->addr = rte_cpu_to_be_64((uintptr_t)addr);
448 : : /* If there's only one MR, no need to replace LKey in WQE. */
449 [ # # # # ]: 0 : if (unlikely(mlx5_mr_btree_len(&rxq->mr_ctrl.cache_bh) > 1))
450 : 0 : wqe->lkey = mlx5_rx_addr2mr(rxq, (uintptr_t)addr);
451 : : /* Stash a mbuf for next replacement. */
452 [ # # # # : 0 : if (likely(!rte_mempool_get(rxq->mprq_mp, (void **)&rep)))
# # # # ]
453 : 0 : rxq->mprq_repl = rep;
454 : : else
455 : 0 : rxq->mprq_repl = NULL;
456 : : /* Release the old buffer. */
457 : 0 : mlx5_mprq_buf_free(buf);
458 [ # # # # ]: 0 : } else if (unlikely(rxq->mprq_repl == NULL)) {
459 : : struct mlx5_mprq_buf *rep;
460 : :
461 : : /*
462 : : * Currently, the MPRQ mempool is out of buffer
463 : : * and doing memcpy regardless of the size of Rx
464 : : * packet. Retry allocation to get back to
465 : : * normal.
466 : : */
467 [ # # # # : 0 : if (!rte_mempool_get(rxq->mprq_mp, (void **)&rep))
# # # # ]
468 : 0 : rxq->mprq_repl = rep;
469 : : }
470 : : }
471 : :
472 : : /**
473 : : * Attach or copy MPRQ buffer content to a packet.
474 : : *
475 : : * @param rxq
476 : : * Pointer to Rx queue structure.
477 : : * @param pkt
478 : : * Pointer to a packet to fill.
479 : : * @param len
480 : : * Packet length.
481 : : * @param buf
482 : : * Pointer to a MPRQ buffer to take the data from.
483 : : * @param strd_idx
484 : : * Stride index to start from.
485 : : * @param strd_cnt
486 : : * Number of strides to consume.
487 : : */
488 : : static __rte_always_inline enum mlx5_rqx_code
489 : : mprq_buf_to_pkt(struct mlx5_rxq_data *rxq, struct rte_mbuf *pkt, uint32_t len,
490 : : struct mlx5_mprq_buf *buf, uint16_t strd_idx, uint16_t strd_cnt)
491 : : {
492 : 0 : const uint32_t strd_n = RTE_BIT32(rxq->log_strd_num);
493 : 0 : const uint16_t strd_sz = RTE_BIT32(rxq->log_strd_sz);
494 : 0 : const uint16_t strd_shift =
495 : 0 : MLX5_MPRQ_STRIDE_SHIFT_BYTE * rxq->strd_shift_en;
496 : 0 : const int32_t hdrm_overlap =
497 : 0 : len + RTE_PKTMBUF_HEADROOM - strd_cnt * strd_sz;
498 : 0 : const uint32_t offset = strd_idx * strd_sz + strd_shift;
499 : 0 : void *addr = RTE_PTR_ADD(mlx5_mprq_buf_addr(buf, strd_n), offset);
500 : :
501 : : /*
502 : : * Memcpy packets to the target mbuf if:
503 : : * - The size of packet is smaller than mprq_max_memcpy_len.
504 : : * - Out of buffer in the Mempool for Multi-Packet RQ.
505 : : * - The packet's stride overlaps a headroom and scatter is off.
506 : : */
507 [ # # ]: 0 : if (len <= rxq->mprq_max_memcpy_len ||
508 [ # # # # ]: 0 : rxq->mprq_repl == NULL ||
509 [ # # ]: 0 : (hdrm_overlap > 0 && !rxq->strd_scatter_en)) {
510 [ # # ]: 0 : if (likely(len <=
511 : : (uint32_t)(pkt->buf_len - RTE_PKTMBUF_HEADROOM))) {
512 [ # # ]: 0 : rte_memcpy(rte_pktmbuf_mtod(pkt, void *),
513 : : addr, len);
514 : 0 : DATA_LEN(pkt) = len;
515 [ # # ]: 0 : } else if (rxq->strd_scatter_en) {
516 : : struct rte_mbuf *prev = pkt;
517 : 0 : uint32_t seg_len = RTE_MIN(len, (uint32_t)
518 : : (pkt->buf_len - RTE_PKTMBUF_HEADROOM));
519 : 0 : uint32_t rem_len = len - seg_len;
520 : :
521 [ # # ]: 0 : rte_memcpy(rte_pktmbuf_mtod(pkt, void *),
522 : : addr, seg_len);
523 : 0 : DATA_LEN(pkt) = seg_len;
524 [ # # ]: 0 : while (rem_len) {
525 : : struct rte_mbuf *next =
526 : 0 : rte_pktmbuf_alloc(rxq->mp);
527 : :
528 [ # # ]: 0 : if (unlikely(next == NULL))
529 : : return MLX5_RXQ_CODE_NOMBUF;
530 : 0 : NEXT(prev) = next;
531 : 0 : SET_DATA_OFF(next, 0);
532 : 0 : addr = RTE_PTR_ADD(addr, seg_len);
533 : 0 : seg_len = RTE_MIN(rem_len, (uint32_t)
534 : : (next->buf_len - RTE_PKTMBUF_HEADROOM));
535 : 0 : rte_memcpy
536 [ # # ]: 0 : (rte_pktmbuf_mtod(next, void *),
537 : : addr, seg_len);
538 : 0 : DATA_LEN(next) = seg_len;
539 : 0 : rem_len -= seg_len;
540 : : prev = next;
541 : 0 : ++NB_SEGS(pkt);
542 : : }
543 : : } else {
544 : : return MLX5_RXQ_CODE_DROPPED;
545 : : }
546 : : } else {
547 : : rte_iova_t buf_iova;
548 : : struct rte_mbuf_ext_shared_info *shinfo;
549 : 0 : uint16_t buf_len = strd_cnt * strd_sz;
550 : : void *buf_addr;
551 : :
552 : : /* Increment the refcnt of the whole chunk. */
553 : 0 : rte_atomic_fetch_add_explicit(&buf->refcnt, 1, rte_memory_order_relaxed);
554 : : MLX5_ASSERT(rte_atomic_load_explicit(&buf->refcnt,
555 : : rte_memory_order_relaxed) <= strd_n + 1);
556 : 0 : buf_addr = RTE_PTR_SUB(addr, RTE_PKTMBUF_HEADROOM);
557 : : /*
558 : : * MLX5 device doesn't use iova but it is necessary in a
559 : : * case where the Rx packet is transmitted via a
560 : : * different PMD.
561 : : */
562 : 0 : buf_iova = rte_mempool_virt2iova(buf) +
563 : 0 : RTE_PTR_DIFF(buf_addr, buf);
564 : 0 : shinfo = &buf->shinfos[strd_idx];
565 : 0 : rte_mbuf_ext_refcnt_set(shinfo, 1);
566 : : /*
567 : : * RTE_MBUF_F_EXTERNAL will be set to pkt->ol_flags when
568 : : * attaching the stride to mbuf and more offload flags
569 : : * will be added below by calling rxq_cq_to_mbuf().
570 : : * Other fields will be overwritten.
571 : : */
572 : : rte_pktmbuf_attach_extbuf(pkt, buf_addr, buf_iova,
573 : : buf_len, shinfo);
574 : : /* Set mbuf head-room. */
575 : 0 : SET_DATA_OFF(pkt, RTE_PKTMBUF_HEADROOM);
576 : : MLX5_ASSERT(pkt->ol_flags & RTE_MBUF_F_EXTERNAL);
577 : : MLX5_ASSERT(rte_pktmbuf_tailroom(pkt) >=
578 : : len - (hdrm_overlap > 0 ? hdrm_overlap : 0));
579 : 0 : DATA_LEN(pkt) = len;
580 : : /*
581 : : * Copy the last fragment of a packet (up to headroom
582 : : * size bytes) in case there is a stride overlap with
583 : : * a next packet's headroom. Allocate a separate mbuf
584 : : * to store this fragment and link it. Scatter is on.
585 : : */
586 [ # # ]: 0 : if (hdrm_overlap > 0) {
587 : : MLX5_ASSERT(rxq->strd_scatter_en);
588 : : struct rte_mbuf *seg =
589 : 0 : rte_pktmbuf_alloc(rxq->mp);
590 : :
591 [ # # ]: 0 : if (unlikely(seg == NULL))
592 : : return MLX5_RXQ_CODE_NOMBUF;
593 : 0 : SET_DATA_OFF(seg, 0);
594 : 0 : rte_memcpy(rte_pktmbuf_mtod(seg, void *),
595 [ # # ]: 0 : RTE_PTR_ADD(addr, len - hdrm_overlap),
596 : : hdrm_overlap);
597 : 0 : DATA_LEN(seg) = hdrm_overlap;
598 : 0 : DATA_LEN(pkt) = len - hdrm_overlap;
599 : 0 : NEXT(pkt) = seg;
600 : 0 : NB_SEGS(pkt) = 2;
601 : : }
602 : : }
603 : : return MLX5_RXQ_CODE_EXIT;
604 : : }
605 : :
606 : : /**
607 : : * Check whether Shared RQ is enabled for the device.
608 : : *
609 : : * @param dev
610 : : * Pointer to Ethernet device.
611 : : *
612 : : * @return
613 : : * 0 if disabled, otherwise enabled.
614 : : */
615 : : static __rte_always_inline int
616 : : mlx5_shared_rq_enabled(struct rte_eth_dev *dev)
617 : : {
618 : 0 : struct mlx5_priv *priv = dev->data->dev_private;
619 : :
620 [ # # ]: 0 : return !LIST_EMPTY(&priv->sh->shared_rxqs);
621 : : }
622 : :
623 : : /**
624 : : * Check whether Multi-Packet RQ can be enabled for the device.
625 : : *
626 : : * @param dev
627 : : * Pointer to Ethernet device.
628 : : *
629 : : * @return
630 : : * 1 if supported, negative errno value if not.
631 : : */
632 : : static __rte_always_inline int
633 : : mlx5_check_mprq_support(struct rte_eth_dev *dev)
634 : : {
635 : : struct mlx5_priv *priv = dev->data->dev_private;
636 : :
637 [ # # # # ]: 0 : if (mlx5_shared_rq_enabled(dev))
638 : : return -ENOTSUP;
639 [ # # # # ]: 0 : if (priv->config.mprq.enabled &&
640 [ # # # # ]: 0 : priv->rxqs_n >= priv->config.mprq.min_rxqs_num)
641 : : return 1;
642 : : return -ENOTSUP;
643 : : }
644 : :
645 : : /**
646 : : * Check whether Multi-Packet RQ is enabled for the Rx queue.
647 : : *
648 : : * @param rxq
649 : : * Pointer to receive queue structure.
650 : : *
651 : : * @return
652 : : * 0 if disabled, otherwise enabled.
653 : : */
654 : : static __rte_always_inline int
655 : : mlx5_rxq_mprq_enabled(struct mlx5_rxq_data *rxq)
656 : : {
657 [ # # # # : 0 : return rxq->log_strd_num > 0;
# # # # #
# # # ]
658 : : }
659 : :
660 : : /**
661 : : * Check whether Multi-Packet RQ is enabled for the device.
662 : : *
663 : : * @param dev
664 : : * Pointer to Ethernet device.
665 : : *
666 : : * @return
667 : : * 0 if disabled, otherwise enabled.
668 : : */
669 : : static __rte_always_inline int
670 : : mlx5_mprq_enabled(struct rte_eth_dev *dev)
671 : : {
672 [ # # # # ]: 0 : struct mlx5_priv *priv = dev->data->dev_private;
673 : : uint32_t i;
674 : : uint16_t n = 0;
675 : : uint16_t n_ibv = 0;
676 : :
677 : : if (mlx5_check_mprq_support(dev) < 0)
678 : : return 0;
679 : : /* All the configured queues should be enabled. */
680 [ # # # # ]: 0 : for (i = 0; i < priv->rxqs_n; ++i) {
681 : 0 : struct mlx5_rxq_ctrl *rxq_ctrl = mlx5_rxq_ctrl_get(dev, i);
682 : :
683 [ # # # # : 0 : if (rxq_ctrl == NULL || rxq_ctrl->is_hairpin)
# # # # ]
684 : 0 : continue;
685 : 0 : n_ibv++;
686 [ # # # # ]: 0 : if (mlx5_rxq_mprq_enabled(&rxq_ctrl->rxq))
687 : 0 : ++n;
688 : : }
689 : : /* Multi-Packet RQ can't be partially configured. */
690 : : MLX5_ASSERT(n == 0 || n == n_ibv);
691 [ # # # # ]: 0 : return n == n_ibv;
692 : : }
693 : :
694 : : /**
695 : : * Check whether given RxQ is external.
696 : : *
697 : : * @param dev
698 : : * Pointer to Ethernet device.
699 : : * @param queue_idx
700 : : * Rx queue index.
701 : : *
702 : : * @return
703 : : * True if is external RxQ, otherwise false.
704 : : */
705 : : static __rte_always_inline bool
706 : : mlx5_is_external_rxq(struct rte_eth_dev *dev, uint16_t queue_idx)
707 : : {
708 : 0 : struct mlx5_priv *priv = dev->data->dev_private;
709 : : struct mlx5_external_q *rxq;
710 : :
711 [ # # # # : 0 : if (!priv->ext_rxqs || queue_idx < RTE_PMD_MLX5_EXTERNAL_RX_QUEUE_ID_MIN)
# # # # #
# # # # #
# # ]
712 : : return false;
713 : 0 : rxq = &priv->ext_rxqs[queue_idx - RTE_PMD_MLX5_EXTERNAL_RX_QUEUE_ID_MIN];
714 [ # # # # : 0 : return !!rte_atomic_load_explicit(&rxq->refcnt, rte_memory_order_relaxed);
# # # # ]
715 : : }
716 : :
717 : : #define LWM_COOKIE_RXQID_OFFSET 0
718 : : #define LWM_COOKIE_RXQID_MASK 0xffff
719 : : #define LWM_COOKIE_PORTID_OFFSET 16
720 : : #define LWM_COOKIE_PORTID_MASK 0xffff
721 : :
722 : : #endif /* RTE_PMD_MLX5_RX_H_ */
|
