Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(c) 2016-2017 Intel Corporation
3 : : */
4 : :
5 : : #include <sys/queue.h>
6 : : #include <stdio.h>
7 : : #include <errno.h>
8 : : #include <stdint.h>
9 : : #include <string.h>
10 : : #include <unistd.h>
11 : : #include <stdarg.h>
12 : : #include <stdlib.h>
13 : :
14 : : #include <rte_debug.h>
15 : : #include <rte_ether.h>
16 : : #include <ethdev_driver.h>
17 : : #include <rte_log.h>
18 : : #include <rte_malloc.h>
19 : : #include <rte_tailq.h>
20 : : #include <rte_hexdump.h>
21 : : #include <rte_flow_driver.h>
22 : : #include <rte_bitmap.h>
23 : :
24 : : #include "i40e_logs.h"
25 : : #include "base/i40e_type.h"
26 : : #include "base/i40e_prototype.h"
27 : : #include "i40e_ethdev.h"
28 : : #include "i40e_hash.h"
29 : :
30 : : #include "../common/flow_check.h"
31 : :
32 : : #define I40E_IPV6_TC_MASK (0xFF << I40E_FDIR_IPv6_TC_OFFSET)
33 : : #define I40E_IPV6_FRAG_HEADER 44
34 : : #define I40E_TENANT_ARRAY_NUM 3
35 : : #define I40E_VLAN_TCI_MASK 0xFFFF
36 : :
37 : : static int i40e_flow_validate(struct rte_eth_dev *dev,
38 : : const struct rte_flow_attr *attr,
39 : : const struct rte_flow_item pattern[],
40 : : const struct rte_flow_action actions[],
41 : : struct rte_flow_error *error);
42 : : static struct rte_flow *i40e_flow_create(struct rte_eth_dev *dev,
43 : : const struct rte_flow_attr *attr,
44 : : const struct rte_flow_item pattern[],
45 : : const struct rte_flow_action actions[],
46 : : struct rte_flow_error *error);
47 : : static int i40e_flow_destroy(struct rte_eth_dev *dev,
48 : : struct rte_flow *flow,
49 : : struct rte_flow_error *error);
50 : : static int i40e_flow_flush(struct rte_eth_dev *dev,
51 : : struct rte_flow_error *error);
52 : : static int i40e_flow_query(struct rte_eth_dev *dev,
53 : : struct rte_flow *flow,
54 : : const struct rte_flow_action *actions,
55 : : void *data, struct rte_flow_error *error);
56 : : static int i40e_flow_dev_dump(struct rte_eth_dev *dev,
57 : : struct rte_flow *flow,
58 : : FILE *file,
59 : : struct rte_flow_error *error);
60 : : static int
61 : : i40e_flow_parse_ethertype_pattern(struct rte_eth_dev *dev,
62 : : const struct rte_flow_item *pattern,
63 : : struct rte_flow_error *error,
64 : : struct rte_eth_ethertype_filter *filter);
65 : : static int i40e_flow_parse_ethertype_action(struct rte_eth_dev *dev,
66 : : const struct rte_flow_action *actions,
67 : : struct rte_flow_error *error,
68 : : struct rte_eth_ethertype_filter *filter);
69 : : static int i40e_flow_parse_fdir_pattern(struct rte_eth_dev *dev,
70 : : const struct rte_flow_item *pattern,
71 : : struct rte_flow_error *error,
72 : : struct i40e_fdir_filter_conf *filter);
73 : : static int i40e_flow_parse_fdir_action(struct rte_eth_dev *dev,
74 : : const struct rte_flow_action *actions,
75 : : struct rte_flow_error *error,
76 : : struct i40e_fdir_filter_conf *filter);
77 : : static int i40e_flow_parse_tunnel_action(struct rte_eth_dev *dev,
78 : : const struct rte_flow_action *actions,
79 : : struct rte_flow_error *error,
80 : : struct i40e_tunnel_filter_conf *filter);
81 : : static int i40e_flow_parse_ethertype_filter(struct rte_eth_dev *dev,
82 : : const struct rte_flow_item pattern[],
83 : : const struct rte_flow_action actions[],
84 : : struct rte_flow_error *error,
85 : : struct i40e_filter_ctx *filter);
86 : : static int i40e_flow_parse_fdir_filter(struct rte_eth_dev *dev,
87 : : const struct rte_flow_item pattern[],
88 : : const struct rte_flow_action actions[],
89 : : struct rte_flow_error *error,
90 : : struct i40e_filter_ctx *filter);
91 : : static int i40e_flow_parse_vxlan_filter(struct rte_eth_dev *dev,
92 : : const struct rte_flow_item pattern[],
93 : : const struct rte_flow_action actions[],
94 : : struct rte_flow_error *error,
95 : : struct i40e_filter_ctx *filter);
96 : : static int i40e_flow_parse_nvgre_filter(struct rte_eth_dev *dev,
97 : : const struct rte_flow_item pattern[],
98 : : const struct rte_flow_action actions[],
99 : : struct rte_flow_error *error,
100 : : struct i40e_filter_ctx *filter);
101 : : static int i40e_flow_parse_mpls_filter(struct rte_eth_dev *dev,
102 : : const struct rte_flow_item pattern[],
103 : : const struct rte_flow_action actions[],
104 : : struct rte_flow_error *error,
105 : : struct i40e_filter_ctx *filter);
106 : : static int i40e_flow_parse_gtp_filter(struct rte_eth_dev *dev,
107 : : const struct rte_flow_item pattern[],
108 : : const struct rte_flow_action actions[],
109 : : struct rte_flow_error *error,
110 : : struct i40e_filter_ctx *filter);
111 : : static int i40e_flow_destroy_ethertype_filter(struct i40e_pf *pf,
112 : : struct i40e_ethertype_filter *filter);
113 : : static int i40e_flow_destroy_tunnel_filter(struct i40e_pf *pf,
114 : : struct i40e_tunnel_filter *filter);
115 : : static int i40e_flow_flush_fdir_filter(struct i40e_pf *pf);
116 : : static int i40e_flow_flush_ethertype_filter(struct i40e_pf *pf);
117 : : static int i40e_flow_flush_tunnel_filter(struct i40e_pf *pf);
118 : : static int
119 : : i40e_flow_parse_qinq_filter(struct rte_eth_dev *dev,
120 : : const struct rte_flow_item pattern[],
121 : : const struct rte_flow_action actions[],
122 : : struct rte_flow_error *error,
123 : : struct i40e_filter_ctx *filter);
124 : : static int
125 : : i40e_flow_parse_qinq_pattern(struct rte_eth_dev *dev,
126 : : const struct rte_flow_item *pattern,
127 : : struct rte_flow_error *error,
128 : : struct i40e_tunnel_filter_conf *filter);
129 : :
130 : : static int i40e_flow_parse_l4_cloud_filter(struct rte_eth_dev *dev,
131 : : const struct rte_flow_item pattern[],
132 : : const struct rte_flow_action actions[],
133 : : struct rte_flow_error *error,
134 : : struct i40e_filter_ctx *filter);
135 : : const struct rte_flow_ops i40e_flow_ops = {
136 : : .validate = i40e_flow_validate,
137 : : .create = i40e_flow_create,
138 : : .destroy = i40e_flow_destroy,
139 : : .flush = i40e_flow_flush,
140 : : .query = i40e_flow_query,
141 : : .dev_dump = i40e_flow_dev_dump,
142 : : };
143 : :
144 : : /* Pattern matched ethertype filter */
145 : : static enum rte_flow_item_type pattern_ethertype[] = {
146 : : RTE_FLOW_ITEM_TYPE_ETH,
147 : : RTE_FLOW_ITEM_TYPE_END,
148 : : };
149 : :
150 : : /* Pattern matched flow director filter */
151 : : static enum rte_flow_item_type pattern_fdir_ipv4[] = {
152 : : RTE_FLOW_ITEM_TYPE_ETH,
153 : : RTE_FLOW_ITEM_TYPE_IPV4,
154 : : RTE_FLOW_ITEM_TYPE_END,
155 : : };
156 : :
157 : : static enum rte_flow_item_type pattern_fdir_ipv4_udp[] = {
158 : : RTE_FLOW_ITEM_TYPE_ETH,
159 : : RTE_FLOW_ITEM_TYPE_IPV4,
160 : : RTE_FLOW_ITEM_TYPE_UDP,
161 : : RTE_FLOW_ITEM_TYPE_END,
162 : : };
163 : :
164 : : static enum rte_flow_item_type pattern_fdir_ipv4_tcp[] = {
165 : : RTE_FLOW_ITEM_TYPE_ETH,
166 : : RTE_FLOW_ITEM_TYPE_IPV4,
167 : : RTE_FLOW_ITEM_TYPE_TCP,
168 : : RTE_FLOW_ITEM_TYPE_END,
169 : : };
170 : :
171 : : static enum rte_flow_item_type pattern_fdir_ipv4_sctp[] = {
172 : : RTE_FLOW_ITEM_TYPE_ETH,
173 : : RTE_FLOW_ITEM_TYPE_IPV4,
174 : : RTE_FLOW_ITEM_TYPE_SCTP,
175 : : RTE_FLOW_ITEM_TYPE_END,
176 : : };
177 : :
178 : : static enum rte_flow_item_type pattern_fdir_ipv4_gtpc[] = {
179 : : RTE_FLOW_ITEM_TYPE_ETH,
180 : : RTE_FLOW_ITEM_TYPE_IPV4,
181 : : RTE_FLOW_ITEM_TYPE_UDP,
182 : : RTE_FLOW_ITEM_TYPE_GTPC,
183 : : RTE_FLOW_ITEM_TYPE_END,
184 : : };
185 : :
186 : : static enum rte_flow_item_type pattern_fdir_ipv4_gtpu[] = {
187 : : RTE_FLOW_ITEM_TYPE_ETH,
188 : : RTE_FLOW_ITEM_TYPE_IPV4,
189 : : RTE_FLOW_ITEM_TYPE_UDP,
190 : : RTE_FLOW_ITEM_TYPE_GTPU,
191 : : RTE_FLOW_ITEM_TYPE_END,
192 : : };
193 : :
194 : : static enum rte_flow_item_type pattern_fdir_ipv4_gtpu_ipv4[] = {
195 : : RTE_FLOW_ITEM_TYPE_ETH,
196 : : RTE_FLOW_ITEM_TYPE_IPV4,
197 : : RTE_FLOW_ITEM_TYPE_UDP,
198 : : RTE_FLOW_ITEM_TYPE_GTPU,
199 : : RTE_FLOW_ITEM_TYPE_IPV4,
200 : : RTE_FLOW_ITEM_TYPE_END,
201 : : };
202 : :
203 : : static enum rte_flow_item_type pattern_fdir_ipv4_gtpu_ipv6[] = {
204 : : RTE_FLOW_ITEM_TYPE_ETH,
205 : : RTE_FLOW_ITEM_TYPE_IPV4,
206 : : RTE_FLOW_ITEM_TYPE_UDP,
207 : : RTE_FLOW_ITEM_TYPE_GTPU,
208 : : RTE_FLOW_ITEM_TYPE_IPV6,
209 : : RTE_FLOW_ITEM_TYPE_END,
210 : : };
211 : :
212 : : static enum rte_flow_item_type pattern_fdir_ipv6[] = {
213 : : RTE_FLOW_ITEM_TYPE_ETH,
214 : : RTE_FLOW_ITEM_TYPE_IPV6,
215 : : RTE_FLOW_ITEM_TYPE_END,
216 : : };
217 : :
218 : : static enum rte_flow_item_type pattern_fdir_ipv6_udp[] = {
219 : : RTE_FLOW_ITEM_TYPE_ETH,
220 : : RTE_FLOW_ITEM_TYPE_IPV6,
221 : : RTE_FLOW_ITEM_TYPE_UDP,
222 : : RTE_FLOW_ITEM_TYPE_END,
223 : : };
224 : :
225 : : static enum rte_flow_item_type pattern_fdir_ipv6_tcp[] = {
226 : : RTE_FLOW_ITEM_TYPE_ETH,
227 : : RTE_FLOW_ITEM_TYPE_IPV6,
228 : : RTE_FLOW_ITEM_TYPE_TCP,
229 : : RTE_FLOW_ITEM_TYPE_END,
230 : : };
231 : :
232 : : static enum rte_flow_item_type pattern_fdir_ipv6_sctp[] = {
233 : : RTE_FLOW_ITEM_TYPE_ETH,
234 : : RTE_FLOW_ITEM_TYPE_IPV6,
235 : : RTE_FLOW_ITEM_TYPE_SCTP,
236 : : RTE_FLOW_ITEM_TYPE_END,
237 : : };
238 : :
239 : : static enum rte_flow_item_type pattern_fdir_ipv6_gtpc[] = {
240 : : RTE_FLOW_ITEM_TYPE_ETH,
241 : : RTE_FLOW_ITEM_TYPE_IPV6,
242 : : RTE_FLOW_ITEM_TYPE_UDP,
243 : : RTE_FLOW_ITEM_TYPE_GTPC,
244 : : RTE_FLOW_ITEM_TYPE_END,
245 : : };
246 : :
247 : : static enum rte_flow_item_type pattern_fdir_ipv6_gtpu[] = {
248 : : RTE_FLOW_ITEM_TYPE_ETH,
249 : : RTE_FLOW_ITEM_TYPE_IPV6,
250 : : RTE_FLOW_ITEM_TYPE_UDP,
251 : : RTE_FLOW_ITEM_TYPE_GTPU,
252 : : RTE_FLOW_ITEM_TYPE_END,
253 : : };
254 : :
255 : : static enum rte_flow_item_type pattern_fdir_ipv6_gtpu_ipv4[] = {
256 : : RTE_FLOW_ITEM_TYPE_ETH,
257 : : RTE_FLOW_ITEM_TYPE_IPV6,
258 : : RTE_FLOW_ITEM_TYPE_UDP,
259 : : RTE_FLOW_ITEM_TYPE_GTPU,
260 : : RTE_FLOW_ITEM_TYPE_IPV4,
261 : : RTE_FLOW_ITEM_TYPE_END,
262 : : };
263 : :
264 : : static enum rte_flow_item_type pattern_fdir_ipv6_gtpu_ipv6[] = {
265 : : RTE_FLOW_ITEM_TYPE_ETH,
266 : : RTE_FLOW_ITEM_TYPE_IPV6,
267 : : RTE_FLOW_ITEM_TYPE_UDP,
268 : : RTE_FLOW_ITEM_TYPE_GTPU,
269 : : RTE_FLOW_ITEM_TYPE_IPV6,
270 : : RTE_FLOW_ITEM_TYPE_END,
271 : : };
272 : :
273 : : static enum rte_flow_item_type pattern_fdir_ethertype_raw_1[] = {
274 : : RTE_FLOW_ITEM_TYPE_ETH,
275 : : RTE_FLOW_ITEM_TYPE_RAW,
276 : : RTE_FLOW_ITEM_TYPE_END,
277 : : };
278 : :
279 : : static enum rte_flow_item_type pattern_fdir_ethertype_raw_2[] = {
280 : : RTE_FLOW_ITEM_TYPE_ETH,
281 : : RTE_FLOW_ITEM_TYPE_RAW,
282 : : RTE_FLOW_ITEM_TYPE_RAW,
283 : : RTE_FLOW_ITEM_TYPE_END,
284 : : };
285 : :
286 : : static enum rte_flow_item_type pattern_fdir_ethertype_raw_3[] = {
287 : : RTE_FLOW_ITEM_TYPE_ETH,
288 : : RTE_FLOW_ITEM_TYPE_RAW,
289 : : RTE_FLOW_ITEM_TYPE_RAW,
290 : : RTE_FLOW_ITEM_TYPE_RAW,
291 : : RTE_FLOW_ITEM_TYPE_END,
292 : : };
293 : :
294 : : static enum rte_flow_item_type pattern_fdir_ipv4_raw_1[] = {
295 : : RTE_FLOW_ITEM_TYPE_ETH,
296 : : RTE_FLOW_ITEM_TYPE_IPV4,
297 : : RTE_FLOW_ITEM_TYPE_RAW,
298 : : RTE_FLOW_ITEM_TYPE_END,
299 : : };
300 : :
301 : : static enum rte_flow_item_type pattern_fdir_ipv4_raw_2[] = {
302 : : RTE_FLOW_ITEM_TYPE_ETH,
303 : : RTE_FLOW_ITEM_TYPE_IPV4,
304 : : RTE_FLOW_ITEM_TYPE_RAW,
305 : : RTE_FLOW_ITEM_TYPE_RAW,
306 : : RTE_FLOW_ITEM_TYPE_END,
307 : : };
308 : :
309 : : static enum rte_flow_item_type pattern_fdir_ipv4_raw_3[] = {
310 : : RTE_FLOW_ITEM_TYPE_ETH,
311 : : RTE_FLOW_ITEM_TYPE_IPV4,
312 : : RTE_FLOW_ITEM_TYPE_RAW,
313 : : RTE_FLOW_ITEM_TYPE_RAW,
314 : : RTE_FLOW_ITEM_TYPE_RAW,
315 : : RTE_FLOW_ITEM_TYPE_END,
316 : : };
317 : :
318 : : static enum rte_flow_item_type pattern_fdir_ipv4_udp_raw_1[] = {
319 : : RTE_FLOW_ITEM_TYPE_ETH,
320 : : RTE_FLOW_ITEM_TYPE_IPV4,
321 : : RTE_FLOW_ITEM_TYPE_UDP,
322 : : RTE_FLOW_ITEM_TYPE_RAW,
323 : : RTE_FLOW_ITEM_TYPE_END,
324 : : };
325 : :
326 : : static enum rte_flow_item_type pattern_fdir_ipv4_udp_raw_2[] = {
327 : : RTE_FLOW_ITEM_TYPE_ETH,
328 : : RTE_FLOW_ITEM_TYPE_IPV4,
329 : : RTE_FLOW_ITEM_TYPE_UDP,
330 : : RTE_FLOW_ITEM_TYPE_RAW,
331 : : RTE_FLOW_ITEM_TYPE_RAW,
332 : : RTE_FLOW_ITEM_TYPE_END,
333 : : };
334 : :
335 : : static enum rte_flow_item_type pattern_fdir_ipv4_udp_raw_3[] = {
336 : : RTE_FLOW_ITEM_TYPE_ETH,
337 : : RTE_FLOW_ITEM_TYPE_IPV4,
338 : : RTE_FLOW_ITEM_TYPE_UDP,
339 : : RTE_FLOW_ITEM_TYPE_RAW,
340 : : RTE_FLOW_ITEM_TYPE_RAW,
341 : : RTE_FLOW_ITEM_TYPE_RAW,
342 : : RTE_FLOW_ITEM_TYPE_END,
343 : : };
344 : :
345 : : static enum rte_flow_item_type pattern_fdir_ipv4_tcp_raw_1[] = {
346 : : RTE_FLOW_ITEM_TYPE_ETH,
347 : : RTE_FLOW_ITEM_TYPE_IPV4,
348 : : RTE_FLOW_ITEM_TYPE_TCP,
349 : : RTE_FLOW_ITEM_TYPE_RAW,
350 : : RTE_FLOW_ITEM_TYPE_END,
351 : : };
352 : :
353 : : static enum rte_flow_item_type pattern_fdir_ipv4_tcp_raw_2[] = {
354 : : RTE_FLOW_ITEM_TYPE_ETH,
355 : : RTE_FLOW_ITEM_TYPE_IPV4,
356 : : RTE_FLOW_ITEM_TYPE_TCP,
357 : : RTE_FLOW_ITEM_TYPE_RAW,
358 : : RTE_FLOW_ITEM_TYPE_RAW,
359 : : RTE_FLOW_ITEM_TYPE_END,
360 : : };
361 : :
362 : : static enum rte_flow_item_type pattern_fdir_ipv4_tcp_raw_3[] = {
363 : : RTE_FLOW_ITEM_TYPE_ETH,
364 : : RTE_FLOW_ITEM_TYPE_IPV4,
365 : : RTE_FLOW_ITEM_TYPE_TCP,
366 : : RTE_FLOW_ITEM_TYPE_RAW,
367 : : RTE_FLOW_ITEM_TYPE_RAW,
368 : : RTE_FLOW_ITEM_TYPE_RAW,
369 : : RTE_FLOW_ITEM_TYPE_END,
370 : : };
371 : :
372 : : static enum rte_flow_item_type pattern_fdir_ipv4_sctp_raw_1[] = {
373 : : RTE_FLOW_ITEM_TYPE_ETH,
374 : : RTE_FLOW_ITEM_TYPE_IPV4,
375 : : RTE_FLOW_ITEM_TYPE_SCTP,
376 : : RTE_FLOW_ITEM_TYPE_RAW,
377 : : RTE_FLOW_ITEM_TYPE_END,
378 : : };
379 : :
380 : : static enum rte_flow_item_type pattern_fdir_ipv4_sctp_raw_2[] = {
381 : : RTE_FLOW_ITEM_TYPE_ETH,
382 : : RTE_FLOW_ITEM_TYPE_IPV4,
383 : : RTE_FLOW_ITEM_TYPE_SCTP,
384 : : RTE_FLOW_ITEM_TYPE_RAW,
385 : : RTE_FLOW_ITEM_TYPE_RAW,
386 : : RTE_FLOW_ITEM_TYPE_END,
387 : : };
388 : :
389 : : static enum rte_flow_item_type pattern_fdir_ipv4_sctp_raw_3[] = {
390 : : RTE_FLOW_ITEM_TYPE_ETH,
391 : : RTE_FLOW_ITEM_TYPE_IPV4,
392 : : RTE_FLOW_ITEM_TYPE_SCTP,
393 : : RTE_FLOW_ITEM_TYPE_RAW,
394 : : RTE_FLOW_ITEM_TYPE_RAW,
395 : : RTE_FLOW_ITEM_TYPE_RAW,
396 : : RTE_FLOW_ITEM_TYPE_END,
397 : : };
398 : :
399 : : static enum rte_flow_item_type pattern_fdir_ipv6_raw_1[] = {
400 : : RTE_FLOW_ITEM_TYPE_ETH,
401 : : RTE_FLOW_ITEM_TYPE_IPV6,
402 : : RTE_FLOW_ITEM_TYPE_RAW,
403 : : RTE_FLOW_ITEM_TYPE_END,
404 : : };
405 : :
406 : : static enum rte_flow_item_type pattern_fdir_ipv6_raw_2[] = {
407 : : RTE_FLOW_ITEM_TYPE_ETH,
408 : : RTE_FLOW_ITEM_TYPE_IPV6,
409 : : RTE_FLOW_ITEM_TYPE_RAW,
410 : : RTE_FLOW_ITEM_TYPE_RAW,
411 : : RTE_FLOW_ITEM_TYPE_END,
412 : : };
413 : :
414 : : static enum rte_flow_item_type pattern_fdir_ipv6_raw_3[] = {
415 : : RTE_FLOW_ITEM_TYPE_ETH,
416 : : RTE_FLOW_ITEM_TYPE_IPV6,
417 : : RTE_FLOW_ITEM_TYPE_RAW,
418 : : RTE_FLOW_ITEM_TYPE_RAW,
419 : : RTE_FLOW_ITEM_TYPE_RAW,
420 : : RTE_FLOW_ITEM_TYPE_END,
421 : : };
422 : :
423 : : static enum rte_flow_item_type pattern_fdir_ipv6_udp_raw_1[] = {
424 : : RTE_FLOW_ITEM_TYPE_ETH,
425 : : RTE_FLOW_ITEM_TYPE_IPV6,
426 : : RTE_FLOW_ITEM_TYPE_UDP,
427 : : RTE_FLOW_ITEM_TYPE_RAW,
428 : : RTE_FLOW_ITEM_TYPE_END,
429 : : };
430 : :
431 : : static enum rte_flow_item_type pattern_fdir_ipv6_udp_raw_2[] = {
432 : : RTE_FLOW_ITEM_TYPE_ETH,
433 : : RTE_FLOW_ITEM_TYPE_IPV6,
434 : : RTE_FLOW_ITEM_TYPE_UDP,
435 : : RTE_FLOW_ITEM_TYPE_RAW,
436 : : RTE_FLOW_ITEM_TYPE_RAW,
437 : : RTE_FLOW_ITEM_TYPE_END,
438 : : };
439 : :
440 : : static enum rte_flow_item_type pattern_fdir_ipv6_udp_raw_3[] = {
441 : : RTE_FLOW_ITEM_TYPE_ETH,
442 : : RTE_FLOW_ITEM_TYPE_IPV6,
443 : : RTE_FLOW_ITEM_TYPE_UDP,
444 : : RTE_FLOW_ITEM_TYPE_RAW,
445 : : RTE_FLOW_ITEM_TYPE_RAW,
446 : : RTE_FLOW_ITEM_TYPE_RAW,
447 : : RTE_FLOW_ITEM_TYPE_END,
448 : : };
449 : :
450 : : static enum rte_flow_item_type pattern_fdir_ipv6_tcp_raw_1[] = {
451 : : RTE_FLOW_ITEM_TYPE_ETH,
452 : : RTE_FLOW_ITEM_TYPE_IPV6,
453 : : RTE_FLOW_ITEM_TYPE_TCP,
454 : : RTE_FLOW_ITEM_TYPE_RAW,
455 : : RTE_FLOW_ITEM_TYPE_END,
456 : : };
457 : :
458 : : static enum rte_flow_item_type pattern_fdir_ipv6_tcp_raw_2[] = {
459 : : RTE_FLOW_ITEM_TYPE_ETH,
460 : : RTE_FLOW_ITEM_TYPE_IPV6,
461 : : RTE_FLOW_ITEM_TYPE_TCP,
462 : : RTE_FLOW_ITEM_TYPE_RAW,
463 : : RTE_FLOW_ITEM_TYPE_RAW,
464 : : RTE_FLOW_ITEM_TYPE_END,
465 : : };
466 : :
467 : : static enum rte_flow_item_type pattern_fdir_ipv6_tcp_raw_3[] = {
468 : : RTE_FLOW_ITEM_TYPE_ETH,
469 : : RTE_FLOW_ITEM_TYPE_IPV6,
470 : : RTE_FLOW_ITEM_TYPE_TCP,
471 : : RTE_FLOW_ITEM_TYPE_RAW,
472 : : RTE_FLOW_ITEM_TYPE_RAW,
473 : : RTE_FLOW_ITEM_TYPE_RAW,
474 : : RTE_FLOW_ITEM_TYPE_END,
475 : : };
476 : :
477 : : static enum rte_flow_item_type pattern_fdir_ipv6_sctp_raw_1[] = {
478 : : RTE_FLOW_ITEM_TYPE_ETH,
479 : : RTE_FLOW_ITEM_TYPE_IPV6,
480 : : RTE_FLOW_ITEM_TYPE_SCTP,
481 : : RTE_FLOW_ITEM_TYPE_RAW,
482 : : RTE_FLOW_ITEM_TYPE_END,
483 : : };
484 : :
485 : : static enum rte_flow_item_type pattern_fdir_ipv6_sctp_raw_2[] = {
486 : : RTE_FLOW_ITEM_TYPE_ETH,
487 : : RTE_FLOW_ITEM_TYPE_IPV6,
488 : : RTE_FLOW_ITEM_TYPE_SCTP,
489 : : RTE_FLOW_ITEM_TYPE_RAW,
490 : : RTE_FLOW_ITEM_TYPE_RAW,
491 : : RTE_FLOW_ITEM_TYPE_END,
492 : : };
493 : :
494 : : static enum rte_flow_item_type pattern_fdir_ipv6_sctp_raw_3[] = {
495 : : RTE_FLOW_ITEM_TYPE_ETH,
496 : : RTE_FLOW_ITEM_TYPE_IPV6,
497 : : RTE_FLOW_ITEM_TYPE_SCTP,
498 : : RTE_FLOW_ITEM_TYPE_RAW,
499 : : RTE_FLOW_ITEM_TYPE_RAW,
500 : : RTE_FLOW_ITEM_TYPE_RAW,
501 : : RTE_FLOW_ITEM_TYPE_END,
502 : : };
503 : :
504 : : static enum rte_flow_item_type pattern_fdir_ethertype_vlan[] = {
505 : : RTE_FLOW_ITEM_TYPE_ETH,
506 : : RTE_FLOW_ITEM_TYPE_VLAN,
507 : : RTE_FLOW_ITEM_TYPE_END,
508 : : };
509 : :
510 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv4[] = {
511 : : RTE_FLOW_ITEM_TYPE_ETH,
512 : : RTE_FLOW_ITEM_TYPE_VLAN,
513 : : RTE_FLOW_ITEM_TYPE_IPV4,
514 : : RTE_FLOW_ITEM_TYPE_END,
515 : : };
516 : :
517 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv4_udp[] = {
518 : : RTE_FLOW_ITEM_TYPE_ETH,
519 : : RTE_FLOW_ITEM_TYPE_VLAN,
520 : : RTE_FLOW_ITEM_TYPE_IPV4,
521 : : RTE_FLOW_ITEM_TYPE_UDP,
522 : : RTE_FLOW_ITEM_TYPE_END,
523 : : };
524 : :
525 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv4_tcp[] = {
526 : : RTE_FLOW_ITEM_TYPE_ETH,
527 : : RTE_FLOW_ITEM_TYPE_VLAN,
528 : : RTE_FLOW_ITEM_TYPE_IPV4,
529 : : RTE_FLOW_ITEM_TYPE_TCP,
530 : : RTE_FLOW_ITEM_TYPE_END,
531 : : };
532 : :
533 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv4_sctp[] = {
534 : : RTE_FLOW_ITEM_TYPE_ETH,
535 : : RTE_FLOW_ITEM_TYPE_VLAN,
536 : : RTE_FLOW_ITEM_TYPE_IPV4,
537 : : RTE_FLOW_ITEM_TYPE_SCTP,
538 : : RTE_FLOW_ITEM_TYPE_END,
539 : : };
540 : :
541 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv6[] = {
542 : : RTE_FLOW_ITEM_TYPE_ETH,
543 : : RTE_FLOW_ITEM_TYPE_VLAN,
544 : : RTE_FLOW_ITEM_TYPE_IPV6,
545 : : RTE_FLOW_ITEM_TYPE_END,
546 : : };
547 : :
548 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv6_udp[] = {
549 : : RTE_FLOW_ITEM_TYPE_ETH,
550 : : RTE_FLOW_ITEM_TYPE_VLAN,
551 : : RTE_FLOW_ITEM_TYPE_IPV6,
552 : : RTE_FLOW_ITEM_TYPE_UDP,
553 : : RTE_FLOW_ITEM_TYPE_END,
554 : : };
555 : :
556 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv6_tcp[] = {
557 : : RTE_FLOW_ITEM_TYPE_ETH,
558 : : RTE_FLOW_ITEM_TYPE_VLAN,
559 : : RTE_FLOW_ITEM_TYPE_IPV6,
560 : : RTE_FLOW_ITEM_TYPE_TCP,
561 : : RTE_FLOW_ITEM_TYPE_END,
562 : : };
563 : :
564 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv6_sctp[] = {
565 : : RTE_FLOW_ITEM_TYPE_ETH,
566 : : RTE_FLOW_ITEM_TYPE_VLAN,
567 : : RTE_FLOW_ITEM_TYPE_IPV6,
568 : : RTE_FLOW_ITEM_TYPE_SCTP,
569 : : RTE_FLOW_ITEM_TYPE_END,
570 : : };
571 : :
572 : : static enum rte_flow_item_type pattern_fdir_ethertype_vlan_raw_1[] = {
573 : : RTE_FLOW_ITEM_TYPE_ETH,
574 : : RTE_FLOW_ITEM_TYPE_VLAN,
575 : : RTE_FLOW_ITEM_TYPE_RAW,
576 : : RTE_FLOW_ITEM_TYPE_END,
577 : : };
578 : :
579 : : static enum rte_flow_item_type pattern_fdir_ethertype_vlan_raw_2[] = {
580 : : RTE_FLOW_ITEM_TYPE_ETH,
581 : : RTE_FLOW_ITEM_TYPE_VLAN,
582 : : RTE_FLOW_ITEM_TYPE_RAW,
583 : : RTE_FLOW_ITEM_TYPE_RAW,
584 : : RTE_FLOW_ITEM_TYPE_END,
585 : : };
586 : :
587 : : static enum rte_flow_item_type pattern_fdir_ethertype_vlan_raw_3[] = {
588 : : RTE_FLOW_ITEM_TYPE_ETH,
589 : : RTE_FLOW_ITEM_TYPE_VLAN,
590 : : RTE_FLOW_ITEM_TYPE_RAW,
591 : : RTE_FLOW_ITEM_TYPE_RAW,
592 : : RTE_FLOW_ITEM_TYPE_RAW,
593 : : RTE_FLOW_ITEM_TYPE_END,
594 : : };
595 : :
596 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv4_raw_1[] = {
597 : : RTE_FLOW_ITEM_TYPE_ETH,
598 : : RTE_FLOW_ITEM_TYPE_VLAN,
599 : : RTE_FLOW_ITEM_TYPE_IPV4,
600 : : RTE_FLOW_ITEM_TYPE_RAW,
601 : : RTE_FLOW_ITEM_TYPE_END,
602 : : };
603 : :
604 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv4_raw_2[] = {
605 : : RTE_FLOW_ITEM_TYPE_ETH,
606 : : RTE_FLOW_ITEM_TYPE_VLAN,
607 : : RTE_FLOW_ITEM_TYPE_IPV4,
608 : : RTE_FLOW_ITEM_TYPE_RAW,
609 : : RTE_FLOW_ITEM_TYPE_RAW,
610 : : RTE_FLOW_ITEM_TYPE_END,
611 : : };
612 : :
613 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv4_raw_3[] = {
614 : : RTE_FLOW_ITEM_TYPE_ETH,
615 : : RTE_FLOW_ITEM_TYPE_VLAN,
616 : : RTE_FLOW_ITEM_TYPE_IPV4,
617 : : RTE_FLOW_ITEM_TYPE_RAW,
618 : : RTE_FLOW_ITEM_TYPE_RAW,
619 : : RTE_FLOW_ITEM_TYPE_RAW,
620 : : RTE_FLOW_ITEM_TYPE_END,
621 : : };
622 : :
623 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv4_udp_raw_1[] = {
624 : : RTE_FLOW_ITEM_TYPE_ETH,
625 : : RTE_FLOW_ITEM_TYPE_VLAN,
626 : : RTE_FLOW_ITEM_TYPE_IPV4,
627 : : RTE_FLOW_ITEM_TYPE_UDP,
628 : : RTE_FLOW_ITEM_TYPE_RAW,
629 : : RTE_FLOW_ITEM_TYPE_END,
630 : : };
631 : :
632 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv4_udp_raw_2[] = {
633 : : RTE_FLOW_ITEM_TYPE_ETH,
634 : : RTE_FLOW_ITEM_TYPE_VLAN,
635 : : RTE_FLOW_ITEM_TYPE_IPV4,
636 : : RTE_FLOW_ITEM_TYPE_UDP,
637 : : RTE_FLOW_ITEM_TYPE_RAW,
638 : : RTE_FLOW_ITEM_TYPE_RAW,
639 : : RTE_FLOW_ITEM_TYPE_END,
640 : : };
641 : :
642 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv4_udp_raw_3[] = {
643 : : RTE_FLOW_ITEM_TYPE_ETH,
644 : : RTE_FLOW_ITEM_TYPE_VLAN,
645 : : RTE_FLOW_ITEM_TYPE_IPV4,
646 : : RTE_FLOW_ITEM_TYPE_UDP,
647 : : RTE_FLOW_ITEM_TYPE_RAW,
648 : : RTE_FLOW_ITEM_TYPE_RAW,
649 : : RTE_FLOW_ITEM_TYPE_RAW,
650 : : RTE_FLOW_ITEM_TYPE_END,
651 : : };
652 : :
653 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv4_tcp_raw_1[] = {
654 : : RTE_FLOW_ITEM_TYPE_ETH,
655 : : RTE_FLOW_ITEM_TYPE_VLAN,
656 : : RTE_FLOW_ITEM_TYPE_IPV4,
657 : : RTE_FLOW_ITEM_TYPE_TCP,
658 : : RTE_FLOW_ITEM_TYPE_RAW,
659 : : RTE_FLOW_ITEM_TYPE_END,
660 : : };
661 : :
662 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv4_tcp_raw_2[] = {
663 : : RTE_FLOW_ITEM_TYPE_ETH,
664 : : RTE_FLOW_ITEM_TYPE_VLAN,
665 : : RTE_FLOW_ITEM_TYPE_IPV4,
666 : : RTE_FLOW_ITEM_TYPE_TCP,
667 : : RTE_FLOW_ITEM_TYPE_RAW,
668 : : RTE_FLOW_ITEM_TYPE_RAW,
669 : : RTE_FLOW_ITEM_TYPE_END,
670 : : };
671 : :
672 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv4_tcp_raw_3[] = {
673 : : RTE_FLOW_ITEM_TYPE_ETH,
674 : : RTE_FLOW_ITEM_TYPE_VLAN,
675 : : RTE_FLOW_ITEM_TYPE_IPV4,
676 : : RTE_FLOW_ITEM_TYPE_TCP,
677 : : RTE_FLOW_ITEM_TYPE_RAW,
678 : : RTE_FLOW_ITEM_TYPE_RAW,
679 : : RTE_FLOW_ITEM_TYPE_RAW,
680 : : RTE_FLOW_ITEM_TYPE_END,
681 : : };
682 : :
683 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv4_sctp_raw_1[] = {
684 : : RTE_FLOW_ITEM_TYPE_ETH,
685 : : RTE_FLOW_ITEM_TYPE_VLAN,
686 : : RTE_FLOW_ITEM_TYPE_IPV4,
687 : : RTE_FLOW_ITEM_TYPE_SCTP,
688 : : RTE_FLOW_ITEM_TYPE_RAW,
689 : : RTE_FLOW_ITEM_TYPE_END,
690 : : };
691 : :
692 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv4_sctp_raw_2[] = {
693 : : RTE_FLOW_ITEM_TYPE_ETH,
694 : : RTE_FLOW_ITEM_TYPE_VLAN,
695 : : RTE_FLOW_ITEM_TYPE_IPV4,
696 : : RTE_FLOW_ITEM_TYPE_SCTP,
697 : : RTE_FLOW_ITEM_TYPE_RAW,
698 : : RTE_FLOW_ITEM_TYPE_RAW,
699 : : RTE_FLOW_ITEM_TYPE_END,
700 : : };
701 : :
702 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv4_sctp_raw_3[] = {
703 : : RTE_FLOW_ITEM_TYPE_ETH,
704 : : RTE_FLOW_ITEM_TYPE_VLAN,
705 : : RTE_FLOW_ITEM_TYPE_IPV4,
706 : : RTE_FLOW_ITEM_TYPE_SCTP,
707 : : RTE_FLOW_ITEM_TYPE_RAW,
708 : : RTE_FLOW_ITEM_TYPE_RAW,
709 : : RTE_FLOW_ITEM_TYPE_RAW,
710 : : RTE_FLOW_ITEM_TYPE_END,
711 : : };
712 : :
713 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv6_raw_1[] = {
714 : : RTE_FLOW_ITEM_TYPE_ETH,
715 : : RTE_FLOW_ITEM_TYPE_VLAN,
716 : : RTE_FLOW_ITEM_TYPE_IPV6,
717 : : RTE_FLOW_ITEM_TYPE_RAW,
718 : : RTE_FLOW_ITEM_TYPE_END,
719 : : };
720 : :
721 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv6_raw_2[] = {
722 : : RTE_FLOW_ITEM_TYPE_ETH,
723 : : RTE_FLOW_ITEM_TYPE_VLAN,
724 : : RTE_FLOW_ITEM_TYPE_IPV6,
725 : : RTE_FLOW_ITEM_TYPE_RAW,
726 : : RTE_FLOW_ITEM_TYPE_RAW,
727 : : RTE_FLOW_ITEM_TYPE_END,
728 : : };
729 : :
730 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv6_raw_3[] = {
731 : : RTE_FLOW_ITEM_TYPE_ETH,
732 : : RTE_FLOW_ITEM_TYPE_VLAN,
733 : : RTE_FLOW_ITEM_TYPE_IPV6,
734 : : RTE_FLOW_ITEM_TYPE_RAW,
735 : : RTE_FLOW_ITEM_TYPE_RAW,
736 : : RTE_FLOW_ITEM_TYPE_RAW,
737 : : RTE_FLOW_ITEM_TYPE_END,
738 : : };
739 : :
740 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv6_udp_raw_1[] = {
741 : : RTE_FLOW_ITEM_TYPE_ETH,
742 : : RTE_FLOW_ITEM_TYPE_VLAN,
743 : : RTE_FLOW_ITEM_TYPE_IPV6,
744 : : RTE_FLOW_ITEM_TYPE_UDP,
745 : : RTE_FLOW_ITEM_TYPE_RAW,
746 : : RTE_FLOW_ITEM_TYPE_END,
747 : : };
748 : :
749 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv6_udp_raw_2[] = {
750 : : RTE_FLOW_ITEM_TYPE_ETH,
751 : : RTE_FLOW_ITEM_TYPE_VLAN,
752 : : RTE_FLOW_ITEM_TYPE_IPV6,
753 : : RTE_FLOW_ITEM_TYPE_UDP,
754 : : RTE_FLOW_ITEM_TYPE_RAW,
755 : : RTE_FLOW_ITEM_TYPE_RAW,
756 : : RTE_FLOW_ITEM_TYPE_END,
757 : : };
758 : :
759 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv6_udp_raw_3[] = {
760 : : RTE_FLOW_ITEM_TYPE_ETH,
761 : : RTE_FLOW_ITEM_TYPE_VLAN,
762 : : RTE_FLOW_ITEM_TYPE_IPV6,
763 : : RTE_FLOW_ITEM_TYPE_UDP,
764 : : RTE_FLOW_ITEM_TYPE_RAW,
765 : : RTE_FLOW_ITEM_TYPE_RAW,
766 : : RTE_FLOW_ITEM_TYPE_RAW,
767 : : RTE_FLOW_ITEM_TYPE_END,
768 : : };
769 : :
770 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv6_tcp_raw_1[] = {
771 : : RTE_FLOW_ITEM_TYPE_ETH,
772 : : RTE_FLOW_ITEM_TYPE_VLAN,
773 : : RTE_FLOW_ITEM_TYPE_IPV6,
774 : : RTE_FLOW_ITEM_TYPE_TCP,
775 : : RTE_FLOW_ITEM_TYPE_RAW,
776 : : RTE_FLOW_ITEM_TYPE_END,
777 : : };
778 : :
779 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv6_tcp_raw_2[] = {
780 : : RTE_FLOW_ITEM_TYPE_ETH,
781 : : RTE_FLOW_ITEM_TYPE_VLAN,
782 : : RTE_FLOW_ITEM_TYPE_IPV6,
783 : : RTE_FLOW_ITEM_TYPE_TCP,
784 : : RTE_FLOW_ITEM_TYPE_RAW,
785 : : RTE_FLOW_ITEM_TYPE_RAW,
786 : : RTE_FLOW_ITEM_TYPE_END,
787 : : };
788 : :
789 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv6_tcp_raw_3[] = {
790 : : RTE_FLOW_ITEM_TYPE_ETH,
791 : : RTE_FLOW_ITEM_TYPE_VLAN,
792 : : RTE_FLOW_ITEM_TYPE_IPV6,
793 : : RTE_FLOW_ITEM_TYPE_TCP,
794 : : RTE_FLOW_ITEM_TYPE_RAW,
795 : : RTE_FLOW_ITEM_TYPE_RAW,
796 : : RTE_FLOW_ITEM_TYPE_RAW,
797 : : RTE_FLOW_ITEM_TYPE_END,
798 : : };
799 : :
800 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv6_sctp_raw_1[] = {
801 : : RTE_FLOW_ITEM_TYPE_ETH,
802 : : RTE_FLOW_ITEM_TYPE_VLAN,
803 : : RTE_FLOW_ITEM_TYPE_IPV6,
804 : : RTE_FLOW_ITEM_TYPE_SCTP,
805 : : RTE_FLOW_ITEM_TYPE_RAW,
806 : : RTE_FLOW_ITEM_TYPE_END,
807 : : };
808 : :
809 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv6_sctp_raw_2[] = {
810 : : RTE_FLOW_ITEM_TYPE_ETH,
811 : : RTE_FLOW_ITEM_TYPE_VLAN,
812 : : RTE_FLOW_ITEM_TYPE_IPV6,
813 : : RTE_FLOW_ITEM_TYPE_SCTP,
814 : : RTE_FLOW_ITEM_TYPE_RAW,
815 : : RTE_FLOW_ITEM_TYPE_RAW,
816 : : RTE_FLOW_ITEM_TYPE_END,
817 : : };
818 : :
819 : : static enum rte_flow_item_type pattern_fdir_vlan_ipv6_sctp_raw_3[] = {
820 : : RTE_FLOW_ITEM_TYPE_ETH,
821 : : RTE_FLOW_ITEM_TYPE_VLAN,
822 : : RTE_FLOW_ITEM_TYPE_IPV6,
823 : : RTE_FLOW_ITEM_TYPE_SCTP,
824 : : RTE_FLOW_ITEM_TYPE_RAW,
825 : : RTE_FLOW_ITEM_TYPE_RAW,
826 : : RTE_FLOW_ITEM_TYPE_RAW,
827 : : RTE_FLOW_ITEM_TYPE_END,
828 : : };
829 : :
830 : : /* Pattern matched tunnel filter */
831 : : static enum rte_flow_item_type pattern_vxlan_1[] = {
832 : : RTE_FLOW_ITEM_TYPE_ETH,
833 : : RTE_FLOW_ITEM_TYPE_IPV4,
834 : : RTE_FLOW_ITEM_TYPE_UDP,
835 : : RTE_FLOW_ITEM_TYPE_VXLAN,
836 : : RTE_FLOW_ITEM_TYPE_ETH,
837 : : RTE_FLOW_ITEM_TYPE_END,
838 : : };
839 : :
840 : : static enum rte_flow_item_type pattern_vxlan_2[] = {
841 : : RTE_FLOW_ITEM_TYPE_ETH,
842 : : RTE_FLOW_ITEM_TYPE_IPV6,
843 : : RTE_FLOW_ITEM_TYPE_UDP,
844 : : RTE_FLOW_ITEM_TYPE_VXLAN,
845 : : RTE_FLOW_ITEM_TYPE_ETH,
846 : : RTE_FLOW_ITEM_TYPE_END,
847 : : };
848 : :
849 : : static enum rte_flow_item_type pattern_vxlan_3[] = {
850 : : RTE_FLOW_ITEM_TYPE_ETH,
851 : : RTE_FLOW_ITEM_TYPE_IPV4,
852 : : RTE_FLOW_ITEM_TYPE_UDP,
853 : : RTE_FLOW_ITEM_TYPE_VXLAN,
854 : : RTE_FLOW_ITEM_TYPE_ETH,
855 : : RTE_FLOW_ITEM_TYPE_VLAN,
856 : : RTE_FLOW_ITEM_TYPE_END,
857 : : };
858 : :
859 : : static enum rte_flow_item_type pattern_vxlan_4[] = {
860 : : RTE_FLOW_ITEM_TYPE_ETH,
861 : : RTE_FLOW_ITEM_TYPE_IPV6,
862 : : RTE_FLOW_ITEM_TYPE_UDP,
863 : : RTE_FLOW_ITEM_TYPE_VXLAN,
864 : : RTE_FLOW_ITEM_TYPE_ETH,
865 : : RTE_FLOW_ITEM_TYPE_VLAN,
866 : : RTE_FLOW_ITEM_TYPE_END,
867 : : };
868 : :
869 : : static enum rte_flow_item_type pattern_nvgre_1[] = {
870 : : RTE_FLOW_ITEM_TYPE_ETH,
871 : : RTE_FLOW_ITEM_TYPE_IPV4,
872 : : RTE_FLOW_ITEM_TYPE_NVGRE,
873 : : RTE_FLOW_ITEM_TYPE_ETH,
874 : : RTE_FLOW_ITEM_TYPE_END,
875 : : };
876 : :
877 : : static enum rte_flow_item_type pattern_nvgre_2[] = {
878 : : RTE_FLOW_ITEM_TYPE_ETH,
879 : : RTE_FLOW_ITEM_TYPE_IPV6,
880 : : RTE_FLOW_ITEM_TYPE_NVGRE,
881 : : RTE_FLOW_ITEM_TYPE_ETH,
882 : : RTE_FLOW_ITEM_TYPE_END,
883 : : };
884 : :
885 : : static enum rte_flow_item_type pattern_nvgre_3[] = {
886 : : RTE_FLOW_ITEM_TYPE_ETH,
887 : : RTE_FLOW_ITEM_TYPE_IPV4,
888 : : RTE_FLOW_ITEM_TYPE_NVGRE,
889 : : RTE_FLOW_ITEM_TYPE_ETH,
890 : : RTE_FLOW_ITEM_TYPE_VLAN,
891 : : RTE_FLOW_ITEM_TYPE_END,
892 : : };
893 : :
894 : : static enum rte_flow_item_type pattern_nvgre_4[] = {
895 : : RTE_FLOW_ITEM_TYPE_ETH,
896 : : RTE_FLOW_ITEM_TYPE_IPV6,
897 : : RTE_FLOW_ITEM_TYPE_NVGRE,
898 : : RTE_FLOW_ITEM_TYPE_ETH,
899 : : RTE_FLOW_ITEM_TYPE_VLAN,
900 : : RTE_FLOW_ITEM_TYPE_END,
901 : : };
902 : :
903 : : static enum rte_flow_item_type pattern_mpls_1[] = {
904 : : RTE_FLOW_ITEM_TYPE_ETH,
905 : : RTE_FLOW_ITEM_TYPE_IPV4,
906 : : RTE_FLOW_ITEM_TYPE_UDP,
907 : : RTE_FLOW_ITEM_TYPE_MPLS,
908 : : RTE_FLOW_ITEM_TYPE_END,
909 : : };
910 : :
911 : : static enum rte_flow_item_type pattern_mpls_2[] = {
912 : : RTE_FLOW_ITEM_TYPE_ETH,
913 : : RTE_FLOW_ITEM_TYPE_IPV6,
914 : : RTE_FLOW_ITEM_TYPE_UDP,
915 : : RTE_FLOW_ITEM_TYPE_MPLS,
916 : : RTE_FLOW_ITEM_TYPE_END,
917 : : };
918 : :
919 : : static enum rte_flow_item_type pattern_mpls_3[] = {
920 : : RTE_FLOW_ITEM_TYPE_ETH,
921 : : RTE_FLOW_ITEM_TYPE_IPV4,
922 : : RTE_FLOW_ITEM_TYPE_GRE,
923 : : RTE_FLOW_ITEM_TYPE_MPLS,
924 : : RTE_FLOW_ITEM_TYPE_END,
925 : : };
926 : :
927 : : static enum rte_flow_item_type pattern_mpls_4[] = {
928 : : RTE_FLOW_ITEM_TYPE_ETH,
929 : : RTE_FLOW_ITEM_TYPE_IPV6,
930 : : RTE_FLOW_ITEM_TYPE_GRE,
931 : : RTE_FLOW_ITEM_TYPE_MPLS,
932 : : RTE_FLOW_ITEM_TYPE_END,
933 : : };
934 : :
935 : : static enum rte_flow_item_type pattern_qinq_1[] = {
936 : : RTE_FLOW_ITEM_TYPE_ETH,
937 : : RTE_FLOW_ITEM_TYPE_VLAN,
938 : : RTE_FLOW_ITEM_TYPE_VLAN,
939 : : RTE_FLOW_ITEM_TYPE_END,
940 : : };
941 : :
942 : : static enum rte_flow_item_type pattern_fdir_ipv4_l2tpv3oip[] = {
943 : : RTE_FLOW_ITEM_TYPE_ETH,
944 : : RTE_FLOW_ITEM_TYPE_IPV4,
945 : : RTE_FLOW_ITEM_TYPE_L2TPV3OIP,
946 : : RTE_FLOW_ITEM_TYPE_END,
947 : : };
948 : :
949 : : static enum rte_flow_item_type pattern_fdir_ipv6_l2tpv3oip[] = {
950 : : RTE_FLOW_ITEM_TYPE_ETH,
951 : : RTE_FLOW_ITEM_TYPE_IPV6,
952 : : RTE_FLOW_ITEM_TYPE_L2TPV3OIP,
953 : : RTE_FLOW_ITEM_TYPE_END,
954 : : };
955 : :
956 : : static enum rte_flow_item_type pattern_fdir_ipv4_esp[] = {
957 : : RTE_FLOW_ITEM_TYPE_ETH,
958 : : RTE_FLOW_ITEM_TYPE_IPV4,
959 : : RTE_FLOW_ITEM_TYPE_ESP,
960 : : RTE_FLOW_ITEM_TYPE_END,
961 : : };
962 : :
963 : : static enum rte_flow_item_type pattern_fdir_ipv6_esp[] = {
964 : : RTE_FLOW_ITEM_TYPE_ETH,
965 : : RTE_FLOW_ITEM_TYPE_IPV6,
966 : : RTE_FLOW_ITEM_TYPE_ESP,
967 : : RTE_FLOW_ITEM_TYPE_END,
968 : : };
969 : :
970 : : static enum rte_flow_item_type pattern_fdir_ipv4_udp_esp[] = {
971 : : RTE_FLOW_ITEM_TYPE_ETH,
972 : : RTE_FLOW_ITEM_TYPE_IPV4,
973 : : RTE_FLOW_ITEM_TYPE_UDP,
974 : : RTE_FLOW_ITEM_TYPE_ESP,
975 : : RTE_FLOW_ITEM_TYPE_END,
976 : : };
977 : :
978 : : static enum rte_flow_item_type pattern_fdir_ipv6_udp_esp[] = {
979 : : RTE_FLOW_ITEM_TYPE_ETH,
980 : : RTE_FLOW_ITEM_TYPE_IPV6,
981 : : RTE_FLOW_ITEM_TYPE_UDP,
982 : : RTE_FLOW_ITEM_TYPE_ESP,
983 : : RTE_FLOW_ITEM_TYPE_END,
984 : : };
985 : :
986 : : static struct i40e_valid_pattern i40e_supported_patterns[] = {
987 : : /* Ethertype */
988 : : { pattern_ethertype, i40e_flow_parse_ethertype_filter },
989 : : /* FDIR - support default flow type without flexible payload*/
990 : : { pattern_ethertype, i40e_flow_parse_fdir_filter },
991 : : { pattern_fdir_ipv4, i40e_flow_parse_fdir_filter },
992 : : { pattern_fdir_ipv4_udp, i40e_flow_parse_fdir_filter },
993 : : { pattern_fdir_ipv4_tcp, i40e_flow_parse_fdir_filter },
994 : : { pattern_fdir_ipv4_sctp, i40e_flow_parse_fdir_filter },
995 : : { pattern_fdir_ipv4_gtpc, i40e_flow_parse_fdir_filter },
996 : : { pattern_fdir_ipv4_gtpu, i40e_flow_parse_fdir_filter },
997 : : { pattern_fdir_ipv4_gtpu_ipv4, i40e_flow_parse_fdir_filter },
998 : : { pattern_fdir_ipv4_gtpu_ipv6, i40e_flow_parse_fdir_filter },
999 : : { pattern_fdir_ipv4_esp, i40e_flow_parse_fdir_filter },
1000 : : { pattern_fdir_ipv4_udp_esp, i40e_flow_parse_fdir_filter },
1001 : : { pattern_fdir_ipv6, i40e_flow_parse_fdir_filter },
1002 : : { pattern_fdir_ipv6_udp, i40e_flow_parse_fdir_filter },
1003 : : { pattern_fdir_ipv6_tcp, i40e_flow_parse_fdir_filter },
1004 : : { pattern_fdir_ipv6_sctp, i40e_flow_parse_fdir_filter },
1005 : : { pattern_fdir_ipv6_gtpc, i40e_flow_parse_fdir_filter },
1006 : : { pattern_fdir_ipv6_gtpu, i40e_flow_parse_fdir_filter },
1007 : : { pattern_fdir_ipv6_gtpu_ipv4, i40e_flow_parse_fdir_filter },
1008 : : { pattern_fdir_ipv6_gtpu_ipv6, i40e_flow_parse_fdir_filter },
1009 : : { pattern_fdir_ipv6_esp, i40e_flow_parse_fdir_filter },
1010 : : { pattern_fdir_ipv6_udp_esp, i40e_flow_parse_fdir_filter },
1011 : : /* FDIR - support default flow type with flexible payload */
1012 : : { pattern_fdir_ethertype_raw_1, i40e_flow_parse_fdir_filter },
1013 : : { pattern_fdir_ethertype_raw_2, i40e_flow_parse_fdir_filter },
1014 : : { pattern_fdir_ethertype_raw_3, i40e_flow_parse_fdir_filter },
1015 : : { pattern_fdir_ipv4_raw_1, i40e_flow_parse_fdir_filter },
1016 : : { pattern_fdir_ipv4_raw_2, i40e_flow_parse_fdir_filter },
1017 : : { pattern_fdir_ipv4_raw_3, i40e_flow_parse_fdir_filter },
1018 : : { pattern_fdir_ipv4_udp_raw_1, i40e_flow_parse_fdir_filter },
1019 : : { pattern_fdir_ipv4_udp_raw_2, i40e_flow_parse_fdir_filter },
1020 : : { pattern_fdir_ipv4_udp_raw_3, i40e_flow_parse_fdir_filter },
1021 : : { pattern_fdir_ipv4_tcp_raw_1, i40e_flow_parse_fdir_filter },
1022 : : { pattern_fdir_ipv4_tcp_raw_2, i40e_flow_parse_fdir_filter },
1023 : : { pattern_fdir_ipv4_tcp_raw_3, i40e_flow_parse_fdir_filter },
1024 : : { pattern_fdir_ipv4_sctp_raw_1, i40e_flow_parse_fdir_filter },
1025 : : { pattern_fdir_ipv4_sctp_raw_2, i40e_flow_parse_fdir_filter },
1026 : : { pattern_fdir_ipv4_sctp_raw_3, i40e_flow_parse_fdir_filter },
1027 : : { pattern_fdir_ipv6_raw_1, i40e_flow_parse_fdir_filter },
1028 : : { pattern_fdir_ipv6_raw_2, i40e_flow_parse_fdir_filter },
1029 : : { pattern_fdir_ipv6_raw_3, i40e_flow_parse_fdir_filter },
1030 : : { pattern_fdir_ipv6_udp_raw_1, i40e_flow_parse_fdir_filter },
1031 : : { pattern_fdir_ipv6_udp_raw_2, i40e_flow_parse_fdir_filter },
1032 : : { pattern_fdir_ipv6_udp_raw_3, i40e_flow_parse_fdir_filter },
1033 : : { pattern_fdir_ipv6_tcp_raw_1, i40e_flow_parse_fdir_filter },
1034 : : { pattern_fdir_ipv6_tcp_raw_2, i40e_flow_parse_fdir_filter },
1035 : : { pattern_fdir_ipv6_tcp_raw_3, i40e_flow_parse_fdir_filter },
1036 : : { pattern_fdir_ipv6_sctp_raw_1, i40e_flow_parse_fdir_filter },
1037 : : { pattern_fdir_ipv6_sctp_raw_2, i40e_flow_parse_fdir_filter },
1038 : : { pattern_fdir_ipv6_sctp_raw_3, i40e_flow_parse_fdir_filter },
1039 : : /* FDIR - support single vlan input set */
1040 : : { pattern_fdir_ethertype_vlan, i40e_flow_parse_fdir_filter },
1041 : : { pattern_fdir_vlan_ipv4, i40e_flow_parse_fdir_filter },
1042 : : { pattern_fdir_vlan_ipv4_udp, i40e_flow_parse_fdir_filter },
1043 : : { pattern_fdir_vlan_ipv4_tcp, i40e_flow_parse_fdir_filter },
1044 : : { pattern_fdir_vlan_ipv4_sctp, i40e_flow_parse_fdir_filter },
1045 : : { pattern_fdir_vlan_ipv6, i40e_flow_parse_fdir_filter },
1046 : : { pattern_fdir_vlan_ipv6_udp, i40e_flow_parse_fdir_filter },
1047 : : { pattern_fdir_vlan_ipv6_tcp, i40e_flow_parse_fdir_filter },
1048 : : { pattern_fdir_vlan_ipv6_sctp, i40e_flow_parse_fdir_filter },
1049 : : { pattern_fdir_ethertype_vlan_raw_1, i40e_flow_parse_fdir_filter },
1050 : : { pattern_fdir_ethertype_vlan_raw_2, i40e_flow_parse_fdir_filter },
1051 : : { pattern_fdir_ethertype_vlan_raw_3, i40e_flow_parse_fdir_filter },
1052 : : { pattern_fdir_vlan_ipv4_raw_1, i40e_flow_parse_fdir_filter },
1053 : : { pattern_fdir_vlan_ipv4_raw_2, i40e_flow_parse_fdir_filter },
1054 : : { pattern_fdir_vlan_ipv4_raw_3, i40e_flow_parse_fdir_filter },
1055 : : { pattern_fdir_vlan_ipv4_udp_raw_1, i40e_flow_parse_fdir_filter },
1056 : : { pattern_fdir_vlan_ipv4_udp_raw_2, i40e_flow_parse_fdir_filter },
1057 : : { pattern_fdir_vlan_ipv4_udp_raw_3, i40e_flow_parse_fdir_filter },
1058 : : { pattern_fdir_vlan_ipv4_tcp_raw_1, i40e_flow_parse_fdir_filter },
1059 : : { pattern_fdir_vlan_ipv4_tcp_raw_2, i40e_flow_parse_fdir_filter },
1060 : : { pattern_fdir_vlan_ipv4_tcp_raw_3, i40e_flow_parse_fdir_filter },
1061 : : { pattern_fdir_vlan_ipv4_sctp_raw_1, i40e_flow_parse_fdir_filter },
1062 : : { pattern_fdir_vlan_ipv4_sctp_raw_2, i40e_flow_parse_fdir_filter },
1063 : : { pattern_fdir_vlan_ipv4_sctp_raw_3, i40e_flow_parse_fdir_filter },
1064 : : { pattern_fdir_vlan_ipv6_raw_1, i40e_flow_parse_fdir_filter },
1065 : : { pattern_fdir_vlan_ipv6_raw_2, i40e_flow_parse_fdir_filter },
1066 : : { pattern_fdir_vlan_ipv6_raw_3, i40e_flow_parse_fdir_filter },
1067 : : { pattern_fdir_vlan_ipv6_udp_raw_1, i40e_flow_parse_fdir_filter },
1068 : : { pattern_fdir_vlan_ipv6_udp_raw_2, i40e_flow_parse_fdir_filter },
1069 : : { pattern_fdir_vlan_ipv6_udp_raw_3, i40e_flow_parse_fdir_filter },
1070 : : { pattern_fdir_vlan_ipv6_tcp_raw_1, i40e_flow_parse_fdir_filter },
1071 : : { pattern_fdir_vlan_ipv6_tcp_raw_2, i40e_flow_parse_fdir_filter },
1072 : : { pattern_fdir_vlan_ipv6_tcp_raw_3, i40e_flow_parse_fdir_filter },
1073 : : { pattern_fdir_vlan_ipv6_sctp_raw_1, i40e_flow_parse_fdir_filter },
1074 : : { pattern_fdir_vlan_ipv6_sctp_raw_2, i40e_flow_parse_fdir_filter },
1075 : : { pattern_fdir_vlan_ipv6_sctp_raw_3, i40e_flow_parse_fdir_filter },
1076 : : /* VXLAN */
1077 : : { pattern_vxlan_1, i40e_flow_parse_vxlan_filter },
1078 : : { pattern_vxlan_2, i40e_flow_parse_vxlan_filter },
1079 : : { pattern_vxlan_3, i40e_flow_parse_vxlan_filter },
1080 : : { pattern_vxlan_4, i40e_flow_parse_vxlan_filter },
1081 : : /* NVGRE */
1082 : : { pattern_nvgre_1, i40e_flow_parse_nvgre_filter },
1083 : : { pattern_nvgre_2, i40e_flow_parse_nvgre_filter },
1084 : : { pattern_nvgre_3, i40e_flow_parse_nvgre_filter },
1085 : : { pattern_nvgre_4, i40e_flow_parse_nvgre_filter },
1086 : : /* MPLSoUDP & MPLSoGRE */
1087 : : { pattern_mpls_1, i40e_flow_parse_mpls_filter },
1088 : : { pattern_mpls_2, i40e_flow_parse_mpls_filter },
1089 : : { pattern_mpls_3, i40e_flow_parse_mpls_filter },
1090 : : { pattern_mpls_4, i40e_flow_parse_mpls_filter },
1091 : : /* GTP-C & GTP-U */
1092 : : { pattern_fdir_ipv4_gtpc, i40e_flow_parse_gtp_filter },
1093 : : { pattern_fdir_ipv4_gtpu, i40e_flow_parse_gtp_filter },
1094 : : { pattern_fdir_ipv6_gtpc, i40e_flow_parse_gtp_filter },
1095 : : { pattern_fdir_ipv6_gtpu, i40e_flow_parse_gtp_filter },
1096 : : /* QINQ */
1097 : : { pattern_qinq_1, i40e_flow_parse_qinq_filter },
1098 : : /* L2TPv3 over IP */
1099 : : { pattern_fdir_ipv4_l2tpv3oip, i40e_flow_parse_fdir_filter },
1100 : : { pattern_fdir_ipv6_l2tpv3oip, i40e_flow_parse_fdir_filter },
1101 : : /* L4 over port */
1102 : : { pattern_fdir_ipv4_udp, i40e_flow_parse_l4_cloud_filter },
1103 : : { pattern_fdir_ipv4_tcp, i40e_flow_parse_l4_cloud_filter },
1104 : : { pattern_fdir_ipv4_sctp, i40e_flow_parse_l4_cloud_filter },
1105 : : { pattern_fdir_ipv6_udp, i40e_flow_parse_l4_cloud_filter },
1106 : : { pattern_fdir_ipv6_tcp, i40e_flow_parse_l4_cloud_filter },
1107 : : { pattern_fdir_ipv6_sctp, i40e_flow_parse_l4_cloud_filter },
1108 : : };
1109 : :
1110 : : /* Find the first VOID or non-VOID item pointer */
1111 : : static const struct rte_flow_item *
1112 : : i40e_find_first_item(const struct rte_flow_item *item, bool is_void)
1113 : : {
1114 : : bool is_find;
1115 : :
1116 [ # # # # ]: 0 : while (item->type != RTE_FLOW_ITEM_TYPE_END) {
1117 : : if (is_void)
1118 : : is_find = item->type == RTE_FLOW_ITEM_TYPE_VOID;
1119 : : else
1120 : : is_find = item->type != RTE_FLOW_ITEM_TYPE_VOID;
1121 [ # # # # ]: 0 : if (is_find)
1122 : : break;
1123 : 0 : item++;
1124 : : }
1125 : : return item;
1126 : : }
1127 : :
1128 : : /* Skip all VOID items of the pattern */
1129 : : static void
1130 : 0 : i40e_pattern_skip_void_item(struct rte_flow_item *items,
1131 : : const struct rte_flow_item *pattern)
1132 : : {
1133 : : uint32_t cpy_count = 0;
1134 : : const struct rte_flow_item *pb = pattern, *pe = pattern;
1135 : :
1136 : : for (;;) {
1137 : : /* Find a non-void item first */
1138 : 0 : pb = i40e_find_first_item(pb, false);
1139 [ # # ]: 0 : if (pb->type == RTE_FLOW_ITEM_TYPE_END) {
1140 : : pe = pb;
1141 : : break;
1142 : : }
1143 : :
1144 : : /* Find a void item */
1145 : 0 : pe = i40e_find_first_item(pb + 1, true);
1146 : :
1147 : 0 : cpy_count = pe - pb;
1148 [ # # ]: 0 : memcpy(items, pb, sizeof(struct rte_flow_item) * cpy_count);
1149 : :
1150 : 0 : items += cpy_count;
1151 : :
1152 [ # # ]: 0 : if (pe->type == RTE_FLOW_ITEM_TYPE_END) {
1153 : : pb = pe;
1154 : : break;
1155 : : }
1156 : :
1157 : 0 : pb = pe + 1;
1158 : : }
1159 : : /* Copy the END item. */
1160 : : memcpy(items, pe, sizeof(struct rte_flow_item));
1161 : 0 : }
1162 : :
1163 : : /* Check if the pattern matches a supported item type array */
1164 : : static bool
1165 : : i40e_match_pattern(enum rte_flow_item_type *item_array,
1166 : : struct rte_flow_item *pattern)
1167 : : {
1168 : : struct rte_flow_item *item = pattern;
1169 : :
1170 [ # # # # ]: 0 : while ((*item_array == item->type) &&
1171 : : (*item_array != RTE_FLOW_ITEM_TYPE_END)) {
1172 : 0 : item_array++;
1173 : 0 : item++;
1174 : : }
1175 : :
1176 [ # # # # ]: 0 : return (*item_array == RTE_FLOW_ITEM_TYPE_END &&
1177 : : item->type == RTE_FLOW_ITEM_TYPE_END);
1178 : : }
1179 : :
1180 : : /* Find if there's parse filter function matched */
1181 : : static parse_filter_t
1182 : 0 : i40e_find_parse_filter_func(struct rte_flow_item *pattern, uint32_t *idx)
1183 : : {
1184 : : parse_filter_t parse_filter = NULL;
1185 : 0 : uint8_t i = *idx;
1186 : :
1187 [ # # ]: 0 : for (; i < RTE_DIM(i40e_supported_patterns); i++) {
1188 [ # # ]: 0 : if (i40e_match_pattern(i40e_supported_patterns[i].items,
1189 : : pattern)) {
1190 : 0 : parse_filter = i40e_supported_patterns[i].parse_filter;
1191 : 0 : break;
1192 : : }
1193 : : }
1194 : :
1195 : 0 : *idx = ++i;
1196 : :
1197 : 0 : return parse_filter;
1198 : : }
1199 : :
1200 : : #define I40E_FLOW_DUMP_CHUNK_BYTES 32
1201 : :
1202 : : static const char *
1203 : : i40e_flow_rule_name(enum rte_filter_type filter_type)
1204 : : {
1205 : 0 : switch (filter_type) {
1206 : : case RTE_ETH_FILTER_ETHERTYPE:
1207 : : return "ethertype";
1208 : 0 : case RTE_ETH_FILTER_FDIR:
1209 : 0 : return "fdir";
1210 : 0 : case RTE_ETH_FILTER_TUNNEL:
1211 : 0 : return "tunnel";
1212 : 0 : case RTE_ETH_FILTER_HASH:
1213 : 0 : return "hash";
1214 : 0 : default:
1215 : 0 : return "unknown";
1216 : : }
1217 : : }
1218 : :
1219 : : static size_t
1220 : : i40e_flow_rule_size(enum rte_filter_type filter_type)
1221 : : {
1222 : : switch (filter_type) {
1223 : : case RTE_ETH_FILTER_ETHERTYPE:
1224 : : return sizeof(struct i40e_ethertype_filter);
1225 : : case RTE_ETH_FILTER_FDIR:
1226 : : return sizeof(struct i40e_fdir_filter);
1227 : : case RTE_ETH_FILTER_TUNNEL:
1228 : : return sizeof(struct i40e_tunnel_filter);
1229 : : case RTE_ETH_FILTER_HASH:
1230 : : return sizeof(struct i40e_rss_filter);
1231 : : default:
1232 : : return 0;
1233 : : }
1234 : : }
1235 : :
1236 : : static void
1237 : 0 : i40e_flow_dump_blob(FILE *file, const char *engine,
1238 : : const void *data, size_t data_len)
1239 : : {
1240 : : const uint8_t *raw = (const uint8_t *)data;
1241 : 0 : const size_t nchunks =
1242 : 0 : (data_len + I40E_FLOW_DUMP_CHUNK_BYTES - 1) /
1243 : : I40E_FLOW_DUMP_CHUNK_BYTES;
1244 : : char title[64];
1245 : : size_t ci;
1246 : :
1247 : : fprintf(file, "FLOW DUMP: driver=i40e engine=%s\n", engine);
1248 : : fprintf(file, "FLOW DUMP: DATA size=%zu chunks=%zu chunk_bytes=%d\n",
1249 : : data_len, nchunks, I40E_FLOW_DUMP_CHUNK_BYTES);
1250 : :
1251 [ # # ]: 0 : for (ci = 0; ci < nchunks; ci++) {
1252 : 0 : const size_t off = ci * I40E_FLOW_DUMP_CHUNK_BYTES;
1253 : : const size_t clen =
1254 : 0 : RTE_MIN((size_t)I40E_FLOW_DUMP_CHUNK_BYTES, data_len - off);
1255 : :
1256 : 0 : snprintf(title, sizeof(title), "FLOW DUMP: chunk %03zu/%03zu",
1257 : : ci + 1, nchunks);
1258 : 0 : rte_memdump(file, title, raw + off, clen);
1259 : : }
1260 : 0 : }
1261 : :
1262 : : static int
1263 : 0 : i40e_flow_dev_dump(struct rte_eth_dev *dev,
1264 : : struct rte_flow *flow,
1265 : : FILE *file,
1266 : : struct rte_flow_error *error)
1267 : : {
1268 : 0 : struct i40e_pf *pf = I40E_DEV_PRIVATE_TO_PF(dev->data->dev_private);
1269 : : struct rte_flow *p_flow;
1270 : : bool found = false;
1271 : :
1272 [ # # ]: 0 : TAILQ_FOREACH(p_flow, &pf->flow_list, node) {
1273 : : size_t rule_size = 0;
1274 : : const void *rule_data = NULL;
1275 : :
1276 [ # # ]: 0 : if (flow != NULL && p_flow != flow)
1277 : 0 : continue;
1278 : :
1279 : : found = true;
1280 [ # # ]: 0 : if (p_flow->rule != NULL) {
1281 [ # # ]: 0 : rule_size = i40e_flow_rule_size(p_flow->filter_type);
1282 : : rule_data = p_flow->rule;
1283 : : }
1284 [ # # # # : 0 : i40e_flow_dump_blob(file,
# ]
1285 : : i40e_flow_rule_name(p_flow->filter_type),
1286 : : rule_data, rule_size);
1287 : : }
1288 : :
1289 [ # # ]: 0 : if (flow != NULL && !found)
1290 : 0 : return rte_flow_error_set(error, ENOENT,
1291 : : RTE_FLOW_ERROR_TYPE_HANDLE, NULL,
1292 : : "Flow not found");
1293 : :
1294 : : return 0;
1295 : : }
1296 : :
1297 : : static int
1298 : 0 : i40e_get_outer_vlan(struct rte_eth_dev *dev, uint16_t *tpid)
1299 : : {
1300 : 0 : struct i40e_hw *hw = I40E_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1301 : 0 : int qinq = dev->data->dev_conf.rxmode.offloads &
1302 : : RTE_ETH_RX_OFFLOAD_VLAN_EXTEND;
1303 : 0 : uint64_t reg_r = 0;
1304 : : uint16_t reg_id;
1305 : : int ret;
1306 : :
1307 [ # # ]: 0 : if (qinq)
1308 : : reg_id = 2;
1309 : : else
1310 : : reg_id = 3;
1311 : :
1312 : 0 : ret = i40e_aq_debug_read_register(hw, I40E_GL_SWT_L2TAGCTRL(reg_id),
1313 : : ®_r, NULL);
1314 [ # # ]: 0 : if (ret != I40E_SUCCESS) {
1315 : 0 : PMD_DRV_LOG(ERR, "Failed to read from L2 tag ctrl register [%d]", reg_id);
1316 : 0 : return -EIO;
1317 : : }
1318 : :
1319 : 0 : *tpid = (reg_r >> I40E_GL_SWT_L2TAGCTRL_ETHERTYPE_SHIFT) & 0xFFFF;
1320 : :
1321 : 0 : return 0;
1322 : : }
1323 : :
1324 : : /* 1. Last in item should be NULL as range is not supported.
1325 : : * 2. Supported filter types: MAC_ETHTYPE and ETHTYPE.
1326 : : * 3. SRC mac_addr mask should be 00:00:00:00:00:00.
1327 : : * 4. DST mac_addr mask should be 00:00:00:00:00:00 or
1328 : : * FF:FF:FF:FF:FF:FF
1329 : : * 5. Ether_type mask should be 0xFFFF.
1330 : : */
1331 : : static int
1332 : 0 : i40e_flow_parse_ethertype_pattern(struct rte_eth_dev *dev,
1333 : : const struct rte_flow_item *pattern,
1334 : : struct rte_flow_error *error,
1335 : : struct rte_eth_ethertype_filter *filter)
1336 : : {
1337 : : const struct rte_flow_item *item = pattern;
1338 : : const struct rte_flow_item_eth *eth_spec;
1339 : : const struct rte_flow_item_eth *eth_mask;
1340 : : enum rte_flow_item_type item_type;
1341 : : int ret;
1342 : : uint16_t tpid;
1343 : :
1344 [ # # ]: 0 : for (; item->type != RTE_FLOW_ITEM_TYPE_END; item++) {
1345 [ # # ]: 0 : if (item->last) {
1346 : 0 : rte_flow_error_set(error, EINVAL,
1347 : : RTE_FLOW_ERROR_TYPE_ITEM,
1348 : : item,
1349 : : "Not support range");
1350 : 0 : return -rte_errno;
1351 : : }
1352 : : item_type = item->type;
1353 [ # # ]: 0 : switch (item_type) {
1354 : 0 : case RTE_FLOW_ITEM_TYPE_ETH:
1355 : 0 : eth_spec = item->spec;
1356 : 0 : eth_mask = item->mask;
1357 : : /* Get the MAC info. */
1358 [ # # ]: 0 : if (!eth_spec || !eth_mask) {
1359 : 0 : rte_flow_error_set(error, EINVAL,
1360 : : RTE_FLOW_ERROR_TYPE_ITEM,
1361 : : item,
1362 : : "NULL ETH spec/mask");
1363 : 0 : return -rte_errno;
1364 : : }
1365 : :
1366 : : /* Mask bits of source MAC address must be full of 0.
1367 : : * Mask bits of destination MAC address must be full
1368 : : * of 1 or full of 0.
1369 : : */
1370 [ # # # # ]: 0 : if (!rte_is_zero_ether_addr(ð_mask->hdr.src_addr) ||
1371 [ # # ]: 0 : (!rte_is_zero_ether_addr(ð_mask->hdr.dst_addr) &&
1372 : : !rte_is_broadcast_ether_addr(ð_mask->hdr.dst_addr))) {
1373 : 0 : rte_flow_error_set(error, EINVAL,
1374 : : RTE_FLOW_ERROR_TYPE_ITEM,
1375 : : item,
1376 : : "Invalid MAC_addr mask");
1377 : 0 : return -rte_errno;
1378 : : }
1379 : :
1380 [ # # ]: 0 : if ((eth_mask->hdr.ether_type & UINT16_MAX) != UINT16_MAX) {
1381 : 0 : rte_flow_error_set(error, EINVAL,
1382 : : RTE_FLOW_ERROR_TYPE_ITEM,
1383 : : item,
1384 : : "Invalid ethertype mask");
1385 : 0 : return -rte_errno;
1386 : : }
1387 : :
1388 : : /* If mask bits of destination MAC address
1389 : : * are full of 1, set RTE_ETHTYPE_FLAGS_MAC.
1390 : : */
1391 [ # # ]: 0 : if (rte_is_broadcast_ether_addr(ð_mask->hdr.dst_addr)) {
1392 : 0 : filter->mac_addr = eth_spec->hdr.dst_addr;
1393 : 0 : filter->flags |= RTE_ETHTYPE_FLAGS_MAC;
1394 : : } else {
1395 : 0 : filter->flags &= ~RTE_ETHTYPE_FLAGS_MAC;
1396 : : }
1397 [ # # ]: 0 : filter->ether_type = rte_be_to_cpu_16(eth_spec->hdr.ether_type);
1398 : :
1399 [ # # ]: 0 : if (filter->ether_type == RTE_ETHER_TYPE_IPV4 ||
1400 [ # # ]: 0 : filter->ether_type == RTE_ETHER_TYPE_IPV6 ||
1401 : : filter->ether_type == RTE_ETHER_TYPE_LLDP) {
1402 : 0 : rte_flow_error_set(error, EINVAL,
1403 : : RTE_FLOW_ERROR_TYPE_ITEM,
1404 : : item,
1405 : : "Unsupported ether_type in control packet filter.");
1406 : 0 : return -rte_errno;
1407 : : }
1408 : :
1409 : 0 : ret = i40e_get_outer_vlan(dev, &tpid);
1410 [ # # ]: 0 : if (ret != 0) {
1411 : 0 : rte_flow_error_set(error, EIO,
1412 : : RTE_FLOW_ERROR_TYPE_ITEM,
1413 : : item,
1414 : : "Can not get the Ethertype identifying the L2 tag");
1415 : 0 : return -rte_errno;
1416 : : }
1417 [ # # ]: 0 : if (filter->ether_type == tpid) {
1418 : 0 : rte_flow_error_set(error, EINVAL,
1419 : : RTE_FLOW_ERROR_TYPE_ITEM,
1420 : : item,
1421 : : "Unsupported ether_type in"
1422 : : " control packet filter.");
1423 : 0 : return -rte_errno;
1424 : : }
1425 : :
1426 : : break;
1427 : : default:
1428 : : break;
1429 : : }
1430 : : }
1431 : :
1432 : : return 0;
1433 : : }
1434 : :
1435 : : /* Ethertype action only supports QUEUE or DROP. */
1436 : : static int
1437 : 0 : i40e_flow_parse_ethertype_action(struct rte_eth_dev *dev,
1438 : : const struct rte_flow_action *actions,
1439 : : struct rte_flow_error *error,
1440 : : struct rte_eth_ethertype_filter *filter)
1441 : : {
1442 : 0 : struct ci_flow_actions parsed_actions = {0};
1443 : 0 : struct ci_flow_actions_check_param ac_param = {
1444 : 0 : .allowed_types = (enum rte_flow_action_type[]) {
1445 : : RTE_FLOW_ACTION_TYPE_QUEUE,
1446 : : RTE_FLOW_ACTION_TYPE_DROP,
1447 : : RTE_FLOW_ACTION_TYPE_END,
1448 : : },
1449 : : .max_actions = 1,
1450 : : };
1451 : : const struct rte_flow_action *action;
1452 : : int ret;
1453 : :
1454 : 0 : ret = ci_flow_check_actions(actions, &ac_param, &parsed_actions, error);
1455 [ # # ]: 0 : if (ret)
1456 : : return ret;
1457 : 0 : action = parsed_actions.actions[0];
1458 : :
1459 [ # # ]: 0 : if (action->type == RTE_FLOW_ACTION_TYPE_QUEUE) {
1460 : 0 : const struct rte_flow_action_queue *act_q = action->conf;
1461 : : /* check queue index */
1462 [ # # ]: 0 : if (act_q->index >= dev->data->nb_rx_queues) {
1463 : 0 : return rte_flow_error_set(error, EINVAL,
1464 : : RTE_FLOW_ERROR_TYPE_ACTION, action,
1465 : : "Invalid queue index");
1466 : : }
1467 : 0 : filter->queue = act_q->index;
1468 [ # # ]: 0 : } else if (action->type == RTE_FLOW_ACTION_TYPE_DROP) {
1469 : 0 : filter->flags |= RTE_ETHTYPE_FLAGS_DROP;
1470 : : }
1471 : : return 0;
1472 : : }
1473 : :
1474 : : static int
1475 : 0 : i40e_flow_parse_ethertype_filter(struct rte_eth_dev *dev,
1476 : : const struct rte_flow_item pattern[],
1477 : : const struct rte_flow_action actions[],
1478 : : struct rte_flow_error *error,
1479 : : struct i40e_filter_ctx *filter)
1480 : : {
1481 : 0 : struct rte_eth_ethertype_filter *ethertype_filter = &filter->ethertype_filter;
1482 : : int ret;
1483 : :
1484 : 0 : ret = i40e_flow_parse_ethertype_pattern(dev, pattern, error,
1485 : : ethertype_filter);
1486 [ # # ]: 0 : if (ret)
1487 : : return ret;
1488 : :
1489 : 0 : ret = i40e_flow_parse_ethertype_action(dev, actions, error,
1490 : : ethertype_filter);
1491 [ # # ]: 0 : if (ret)
1492 : : return ret;
1493 : :
1494 : 0 : filter->type = RTE_ETH_FILTER_ETHERTYPE;
1495 : :
1496 : 0 : return ret;
1497 : : }
1498 : :
1499 : : static int
1500 : 0 : i40e_flow_check_raw_item(const struct rte_flow_item *item,
1501 : : const struct rte_flow_item_raw *raw_spec,
1502 : : struct rte_flow_error *error)
1503 : : {
1504 [ # # ]: 0 : if (!raw_spec->relative) {
1505 : 0 : rte_flow_error_set(error, EINVAL,
1506 : : RTE_FLOW_ERROR_TYPE_ITEM,
1507 : : item,
1508 : : "Relative should be 1.");
1509 : 0 : return -rte_errno;
1510 : : }
1511 : :
1512 [ # # ]: 0 : if (raw_spec->offset % sizeof(uint16_t)) {
1513 : 0 : rte_flow_error_set(error, EINVAL,
1514 : : RTE_FLOW_ERROR_TYPE_ITEM,
1515 : : item,
1516 : : "Offset should be even.");
1517 : 0 : return -rte_errno;
1518 : : }
1519 : :
1520 [ # # # # ]: 0 : if (raw_spec->search || raw_spec->limit) {
1521 : 0 : rte_flow_error_set(error, EINVAL,
1522 : : RTE_FLOW_ERROR_TYPE_ITEM,
1523 : : item,
1524 : : "search or limit is not supported.");
1525 : 0 : return -rte_errno;
1526 : : }
1527 : :
1528 [ # # ]: 0 : if (raw_spec->offset < 0) {
1529 : 0 : rte_flow_error_set(error, EINVAL,
1530 : : RTE_FLOW_ERROR_TYPE_ITEM,
1531 : : item,
1532 : : "Offset should be non-negative.");
1533 : 0 : return -rte_errno;
1534 : : }
1535 : : return 0;
1536 : : }
1537 : :
1538 : :
1539 : : static uint8_t
1540 : 0 : i40e_flow_fdir_get_pctype_value(struct i40e_pf *pf,
1541 : : enum rte_flow_item_type item_type,
1542 : : struct i40e_fdir_filter_conf *filter)
1543 : : {
1544 : : struct i40e_customized_pctype *cus_pctype = NULL;
1545 : :
1546 [ # # # # : 0 : switch (item_type) {
# ]
1547 : 0 : case RTE_FLOW_ITEM_TYPE_GTPC:
1548 : 0 : cus_pctype = i40e_find_customized_pctype(pf,
1549 : : I40E_CUSTOMIZED_GTPC);
1550 : 0 : break;
1551 : 0 : case RTE_FLOW_ITEM_TYPE_GTPU:
1552 [ # # ]: 0 : if (!filter->input.flow_ext.inner_ip)
1553 : 0 : cus_pctype = i40e_find_customized_pctype(pf,
1554 : : I40E_CUSTOMIZED_GTPU);
1555 [ # # ]: 0 : else if (filter->input.flow_ext.iip_type ==
1556 : : I40E_FDIR_IPTYPE_IPV4)
1557 : 0 : cus_pctype = i40e_find_customized_pctype(pf,
1558 : : I40E_CUSTOMIZED_GTPU_IPV4);
1559 [ # # ]: 0 : else if (filter->input.flow_ext.iip_type ==
1560 : : I40E_FDIR_IPTYPE_IPV6)
1561 : 0 : cus_pctype = i40e_find_customized_pctype(pf,
1562 : : I40E_CUSTOMIZED_GTPU_IPV6);
1563 : : break;
1564 : 0 : case RTE_FLOW_ITEM_TYPE_L2TPV3OIP:
1565 [ # # ]: 0 : if (filter->input.flow_ext.oip_type == I40E_FDIR_IPTYPE_IPV4)
1566 : 0 : cus_pctype = i40e_find_customized_pctype(pf,
1567 : : I40E_CUSTOMIZED_IPV4_L2TPV3);
1568 [ # # ]: 0 : else if (filter->input.flow_ext.oip_type ==
1569 : : I40E_FDIR_IPTYPE_IPV6)
1570 : 0 : cus_pctype = i40e_find_customized_pctype(pf,
1571 : : I40E_CUSTOMIZED_IPV6_L2TPV3);
1572 : : break;
1573 : 0 : case RTE_FLOW_ITEM_TYPE_ESP:
1574 [ # # ]: 0 : if (!filter->input.flow_ext.is_udp) {
1575 [ # # ]: 0 : if (filter->input.flow_ext.oip_type ==
1576 : : I40E_FDIR_IPTYPE_IPV4)
1577 : 0 : cus_pctype = i40e_find_customized_pctype(pf,
1578 : : I40E_CUSTOMIZED_ESP_IPV4);
1579 [ # # ]: 0 : else if (filter->input.flow_ext.oip_type ==
1580 : : I40E_FDIR_IPTYPE_IPV6)
1581 : 0 : cus_pctype = i40e_find_customized_pctype(pf,
1582 : : I40E_CUSTOMIZED_ESP_IPV6);
1583 : : } else {
1584 [ # # ]: 0 : if (filter->input.flow_ext.oip_type ==
1585 : : I40E_FDIR_IPTYPE_IPV4)
1586 : 0 : cus_pctype = i40e_find_customized_pctype(pf,
1587 : : I40E_CUSTOMIZED_ESP_IPV4_UDP);
1588 [ # # ]: 0 : else if (filter->input.flow_ext.oip_type ==
1589 : : I40E_FDIR_IPTYPE_IPV6)
1590 : 0 : cus_pctype = i40e_find_customized_pctype(pf,
1591 : : I40E_CUSTOMIZED_ESP_IPV6_UDP);
1592 : 0 : filter->input.flow_ext.is_udp = false;
1593 : : }
1594 : : break;
1595 : 0 : default:
1596 : 0 : PMD_DRV_LOG(ERR, "Unsupported item type");
1597 : : break;
1598 : : }
1599 : :
1600 [ # # # # ]: 0 : if (cus_pctype && cus_pctype->valid)
1601 : 0 : return cus_pctype->pctype;
1602 : :
1603 : : return I40E_FILTER_PCTYPE_INVALID;
1604 : : }
1605 : :
1606 : : static void
1607 : : i40e_flow_set_filter_spi(struct i40e_fdir_filter_conf *filter,
1608 : : const struct rte_flow_item_esp *esp_spec)
1609 : : {
1610 [ # # ]: 0 : if (filter->input.flow_ext.oip_type ==
1611 : : I40E_FDIR_IPTYPE_IPV4) {
1612 [ # # ]: 0 : if (filter->input.flow_ext.is_udp)
1613 : 0 : filter->input.flow.esp_ipv4_udp_flow.spi =
1614 : 0 : esp_spec->hdr.spi;
1615 : : else
1616 : 0 : filter->input.flow.esp_ipv4_flow.spi =
1617 : 0 : esp_spec->hdr.spi;
1618 : : }
1619 [ # # ]: 0 : if (filter->input.flow_ext.oip_type ==
1620 : : I40E_FDIR_IPTYPE_IPV6) {
1621 [ # # ]: 0 : if (filter->input.flow_ext.is_udp)
1622 : 0 : filter->input.flow.esp_ipv6_udp_flow.spi =
1623 : 0 : esp_spec->hdr.spi;
1624 : : else
1625 : 0 : filter->input.flow.esp_ipv6_flow.spi =
1626 : 0 : esp_spec->hdr.spi;
1627 : : }
1628 : : }
1629 : :
1630 : : /* 1. Last in item should be NULL as range is not supported.
1631 : : * 2. Supported patterns: refer to array i40e_supported_patterns.
1632 : : * 3. Default supported flow type and input set: refer to array
1633 : : * valid_fdir_inset_table in i40e_ethdev.c.
1634 : : * 4. Mask of fields which need to be matched should be
1635 : : * filled with 1.
1636 : : * 5. Mask of fields which needn't to be matched should be
1637 : : * filled with 0.
1638 : : * 6. GTP profile supports GTPv1 only.
1639 : : * 7. GTP-C response message ('source_port' = 2123) is not supported.
1640 : : */
1641 : : static int
1642 : 0 : i40e_flow_parse_fdir_pattern(struct rte_eth_dev *dev,
1643 : : const struct rte_flow_item *pattern,
1644 : : struct rte_flow_error *error,
1645 : : struct i40e_fdir_filter_conf *filter)
1646 : : {
1647 : 0 : struct i40e_pf *pf = I40E_DEV_PRIVATE_TO_PF(dev->data->dev_private);
1648 : : const struct rte_flow_item *item = pattern;
1649 : : const struct rte_flow_item_eth *eth_spec, *eth_mask;
1650 : : const struct rte_flow_item_vlan *vlan_spec, *vlan_mask;
1651 : : const struct rte_flow_item_ipv4 *ipv4_spec, *ipv4_last, *ipv4_mask;
1652 : : const struct rte_flow_item_ipv6 *ipv6_spec, *ipv6_mask;
1653 : : const struct rte_flow_item_tcp *tcp_spec, *tcp_mask;
1654 : : const struct rte_flow_item_udp *udp_spec, *udp_mask;
1655 : : const struct rte_flow_item_sctp *sctp_spec, *sctp_mask;
1656 : : const struct rte_flow_item_gtp *gtp_spec, *gtp_mask;
1657 : : const struct rte_flow_item_esp *esp_spec, *esp_mask;
1658 : : const struct rte_flow_item_raw *raw_spec, *raw_mask;
1659 : : const struct rte_flow_item_l2tpv3oip *l2tpv3oip_spec, *l2tpv3oip_mask;
1660 : :
1661 : : uint8_t pctype = 0;
1662 : : uint64_t input_set = I40E_INSET_NONE;
1663 : : enum rte_flow_item_type item_type;
1664 : : enum rte_flow_item_type next_type;
1665 : : enum rte_flow_item_type l3 = RTE_FLOW_ITEM_TYPE_END;
1666 : : enum rte_flow_item_type cus_proto = RTE_FLOW_ITEM_TYPE_END;
1667 : : uint32_t i, j;
1668 : 0 : uint8_t ipv6_addr_mask[16] = {
1669 : : 0xFF, 0xFF, 0xFF, 0xFF, 0xFF, 0xFF, 0xFF, 0xFF,
1670 : : 0xFF, 0xFF, 0xFF, 0xFF, 0xFF, 0xFF, 0xFF, 0xFF };
1671 : : enum i40e_flxpld_layer_idx layer_idx = I40E_FLXPLD_L2_IDX;
1672 : : uint8_t raw_id = 0;
1673 : : int32_t off_arr[I40E_MAX_FLXPLD_FIED];
1674 : : uint16_t len_arr[I40E_MAX_FLXPLD_FIED];
1675 : : struct i40e_fdir_flex_pit flex_pit;
1676 : : uint8_t next_dst_off = 0;
1677 : : uint16_t flex_size;
1678 : : uint16_t ether_type;
1679 : : uint32_t vtc_flow_cpu;
1680 : : bool outer_ip = true;
1681 : : uint8_t field_idx;
1682 : : int ret;
1683 : : uint16_t tpid;
1684 : :
1685 : : memset(off_arr, 0, sizeof(off_arr));
1686 : : memset(len_arr, 0, sizeof(len_arr));
1687 : 0 : filter->input.flow_ext.customized_pctype = false;
1688 [ # # ]: 0 : for (; item->type != RTE_FLOW_ITEM_TYPE_END; item++) {
1689 [ # # # # ]: 0 : if (item->last && item->type != RTE_FLOW_ITEM_TYPE_IPV4) {
1690 : 0 : rte_flow_error_set(error, EINVAL,
1691 : : RTE_FLOW_ERROR_TYPE_ITEM,
1692 : : item,
1693 : : "Not support range");
1694 : 0 : return -rte_errno;
1695 : : }
1696 : : item_type = item->type;
1697 [ # # # # : 0 : switch (item_type) {
# # # # #
# # # ]
1698 : 0 : case RTE_FLOW_ITEM_TYPE_ETH:
1699 : 0 : eth_spec = item->spec;
1700 : 0 : eth_mask = item->mask;
1701 : 0 : next_type = (item + 1)->type;
1702 : :
1703 [ # # ]: 0 : if (next_type == RTE_FLOW_ITEM_TYPE_END &&
1704 [ # # ]: 0 : (!eth_spec || !eth_mask)) {
1705 : 0 : rte_flow_error_set(error, EINVAL,
1706 : : RTE_FLOW_ERROR_TYPE_ITEM,
1707 : : item,
1708 : : "NULL eth spec/mask.");
1709 : 0 : return -rte_errno;
1710 : : }
1711 : :
1712 [ # # ]: 0 : if (eth_spec && eth_mask) {
1713 [ # # # # ]: 0 : if (rte_is_broadcast_ether_addr(ð_mask->hdr.dst_addr) &&
1714 : : rte_is_zero_ether_addr(ð_mask->hdr.src_addr)) {
1715 : 0 : filter->input.flow.l2_flow.dst =
1716 : : eth_spec->hdr.dst_addr;
1717 : 0 : input_set |= I40E_INSET_DMAC;
1718 [ # # # # ]: 0 : } else if (rte_is_zero_ether_addr(ð_mask->hdr.dst_addr) &&
1719 : : rte_is_broadcast_ether_addr(ð_mask->hdr.src_addr)) {
1720 : 0 : filter->input.flow.l2_flow.src =
1721 : : eth_spec->hdr.src_addr;
1722 : 0 : input_set |= I40E_INSET_SMAC;
1723 [ # # # # ]: 0 : } else if (rte_is_broadcast_ether_addr(ð_mask->hdr.dst_addr) &&
1724 : : rte_is_broadcast_ether_addr(ð_mask->hdr.src_addr)) {
1725 : 0 : filter->input.flow.l2_flow.dst =
1726 : : eth_spec->hdr.dst_addr;
1727 : 0 : filter->input.flow.l2_flow.src =
1728 : : eth_spec->hdr.src_addr;
1729 : 0 : input_set |= (I40E_INSET_DMAC | I40E_INSET_SMAC);
1730 [ # # # # ]: 0 : } else if (!rte_is_zero_ether_addr(ð_mask->hdr.src_addr) ||
1731 : : !rte_is_zero_ether_addr(ð_mask->hdr.dst_addr)) {
1732 : 0 : rte_flow_error_set(error, EINVAL,
1733 : : RTE_FLOW_ERROR_TYPE_ITEM,
1734 : : item,
1735 : : "Invalid MAC_addr mask.");
1736 : 0 : return -rte_errno;
1737 : : }
1738 : : }
1739 [ # # # # ]: 0 : if (eth_spec && eth_mask &&
1740 : : next_type == RTE_FLOW_ITEM_TYPE_END) {
1741 [ # # ]: 0 : if (eth_mask->hdr.ether_type != RTE_BE16(0xffff)) {
1742 : 0 : rte_flow_error_set(error, EINVAL,
1743 : : RTE_FLOW_ERROR_TYPE_ITEM,
1744 : : item,
1745 : : "Invalid type mask.");
1746 : 0 : return -rte_errno;
1747 : : }
1748 : :
1749 [ # # ]: 0 : ether_type = rte_be_to_cpu_16(eth_spec->hdr.ether_type);
1750 : :
1751 : 0 : if (ether_type == RTE_ETHER_TYPE_IPV4 ||
1752 [ # # ]: 0 : ether_type == RTE_ETHER_TYPE_IPV6) {
1753 : 0 : rte_flow_error_set(error, EINVAL,
1754 : : RTE_FLOW_ERROR_TYPE_ITEM,
1755 : : item,
1756 : : "Unsupported ether_type.");
1757 : 0 : return -rte_errno;
1758 : : }
1759 : 0 : ret = i40e_get_outer_vlan(dev, &tpid);
1760 [ # # ]: 0 : if (ret != 0) {
1761 : 0 : rte_flow_error_set(error, EIO,
1762 : : RTE_FLOW_ERROR_TYPE_ITEM,
1763 : : item,
1764 : : "Can not get the Ethertype identifying the L2 tag");
1765 : 0 : return -rte_errno;
1766 : : }
1767 [ # # ]: 0 : if (ether_type == tpid) {
1768 : 0 : rte_flow_error_set(error, EINVAL,
1769 : : RTE_FLOW_ERROR_TYPE_ITEM,
1770 : : item,
1771 : : "Unsupported ether_type.");
1772 : 0 : return -rte_errno;
1773 : : }
1774 : :
1775 : 0 : input_set |= I40E_INSET_LAST_ETHER_TYPE;
1776 : 0 : filter->input.flow.l2_flow.ether_type =
1777 : 0 : eth_spec->hdr.ether_type;
1778 : : }
1779 : :
1780 : : pctype = I40E_FILTER_PCTYPE_L2_PAYLOAD;
1781 : : layer_idx = I40E_FLXPLD_L2_IDX;
1782 : :
1783 : : break;
1784 : 0 : case RTE_FLOW_ITEM_TYPE_VLAN:
1785 : 0 : vlan_spec = item->spec;
1786 : 0 : vlan_mask = item->mask;
1787 : :
1788 : : RTE_ASSERT(!(input_set & I40E_INSET_LAST_ETHER_TYPE));
1789 [ # # ]: 0 : if (vlan_spec && vlan_mask) {
1790 [ # # # # ]: 0 : if (vlan_mask->hdr.vlan_tci != 0 &&
1791 : : vlan_mask->hdr.vlan_tci !=
1792 : : rte_cpu_to_be_16(I40E_VLAN_TCI_MASK)) {
1793 : 0 : rte_flow_error_set(error, EINVAL,
1794 : : RTE_FLOW_ERROR_TYPE_ITEM,
1795 : : item,
1796 : : "Unsupported TCI mask.");
1797 : 0 : return -rte_errno;
1798 : : }
1799 [ # # ]: 0 : if (vlan_mask->hdr.vlan_tci != 0) {
1800 : 0 : input_set |= I40E_INSET_VLAN_INNER;
1801 : 0 : filter->input.flow_ext.vlan_tci = vlan_spec->hdr.vlan_tci;
1802 : : }
1803 : : }
1804 [ # # # # ]: 0 : if (vlan_spec && vlan_mask && vlan_mask->hdr.eth_proto) {
1805 [ # # ]: 0 : if (vlan_mask->hdr.eth_proto != RTE_BE16(0xffff)) {
1806 : 0 : rte_flow_error_set(error, EINVAL,
1807 : : RTE_FLOW_ERROR_TYPE_ITEM,
1808 : : item,
1809 : : "Invalid inner_type"
1810 : : " mask.");
1811 : 0 : return -rte_errno;
1812 : : }
1813 : :
1814 : : ether_type =
1815 [ # # ]: 0 : rte_be_to_cpu_16(vlan_spec->hdr.eth_proto);
1816 : :
1817 : 0 : if (ether_type == RTE_ETHER_TYPE_IPV4 ||
1818 [ # # ]: 0 : ether_type == RTE_ETHER_TYPE_IPV6) {
1819 : 0 : rte_flow_error_set(error, EINVAL,
1820 : : RTE_FLOW_ERROR_TYPE_ITEM,
1821 : : item,
1822 : : "Unsupported inner_type.");
1823 : 0 : return -rte_errno;
1824 : : }
1825 : 0 : ret = i40e_get_outer_vlan(dev, &tpid);
1826 [ # # ]: 0 : if (ret != 0) {
1827 : 0 : rte_flow_error_set(error, EIO,
1828 : : RTE_FLOW_ERROR_TYPE_ITEM,
1829 : : item,
1830 : : "Can not get the Ethertype identifying the L2 tag");
1831 : 0 : return -rte_errno;
1832 : : }
1833 [ # # ]: 0 : if (ether_type == tpid) {
1834 : 0 : rte_flow_error_set(error, EINVAL,
1835 : : RTE_FLOW_ERROR_TYPE_ITEM,
1836 : : item,
1837 : : "Unsupported ether_type.");
1838 : 0 : return -rte_errno;
1839 : : }
1840 : :
1841 : 0 : input_set |= I40E_INSET_LAST_ETHER_TYPE;
1842 : 0 : filter->input.flow.l2_flow.ether_type =
1843 : 0 : vlan_spec->hdr.eth_proto;
1844 : : }
1845 : :
1846 : : pctype = I40E_FILTER_PCTYPE_L2_PAYLOAD;
1847 : : layer_idx = I40E_FLXPLD_L2_IDX;
1848 : :
1849 : : break;
1850 : 0 : case RTE_FLOW_ITEM_TYPE_IPV4:
1851 : : l3 = RTE_FLOW_ITEM_TYPE_IPV4;
1852 : 0 : ipv4_spec = item->spec;
1853 : 0 : ipv4_mask = item->mask;
1854 : : ipv4_last = item->last;
1855 : : pctype = I40E_FILTER_PCTYPE_NONF_IPV4_OTHER;
1856 : : layer_idx = I40E_FLXPLD_L3_IDX;
1857 : :
1858 [ # # ]: 0 : if (ipv4_last) {
1859 [ # # # # ]: 0 : if (!ipv4_spec || !ipv4_mask || !outer_ip) {
1860 : 0 : rte_flow_error_set(error, EINVAL,
1861 : : RTE_FLOW_ERROR_TYPE_ITEM,
1862 : : item,
1863 : : "Not support range");
1864 : 0 : return -rte_errno;
1865 : : }
1866 : : /* Only fragment_offset supports range */
1867 [ # # ]: 0 : if (ipv4_last->hdr.version_ihl ||
1868 : 0 : ipv4_last->hdr.type_of_service ||
1869 [ # # ]: 0 : ipv4_last->hdr.total_length ||
1870 [ # # ]: 0 : ipv4_last->hdr.packet_id ||
1871 [ # # ]: 0 : ipv4_last->hdr.time_to_live ||
1872 : 0 : ipv4_last->hdr.next_proto_id ||
1873 [ # # ]: 0 : ipv4_last->hdr.hdr_checksum ||
1874 [ # # ]: 0 : ipv4_last->hdr.src_addr ||
1875 [ # # ]: 0 : ipv4_last->hdr.dst_addr) {
1876 : 0 : rte_flow_error_set(error, EINVAL,
1877 : : RTE_FLOW_ERROR_TYPE_ITEM,
1878 : : item,
1879 : : "Not support range");
1880 : 0 : return -rte_errno;
1881 : : }
1882 : : }
1883 [ # # # # ]: 0 : if (ipv4_spec && ipv4_mask && outer_ip) {
1884 : : /* Check IPv4 mask and update input set */
1885 [ # # ]: 0 : if (ipv4_mask->hdr.version_ihl ||
1886 [ # # ]: 0 : ipv4_mask->hdr.total_length ||
1887 [ # # ]: 0 : ipv4_mask->hdr.packet_id ||
1888 [ # # ]: 0 : ipv4_mask->hdr.hdr_checksum) {
1889 : 0 : rte_flow_error_set(error, EINVAL,
1890 : : RTE_FLOW_ERROR_TYPE_ITEM,
1891 : : item,
1892 : : "Invalid IPv4 mask.");
1893 : 0 : return -rte_errno;
1894 : : }
1895 : :
1896 [ # # ]: 0 : if (ipv4_mask->hdr.src_addr == UINT32_MAX)
1897 : 0 : input_set |= I40E_INSET_IPV4_SRC;
1898 [ # # ]: 0 : if (ipv4_mask->hdr.dst_addr == UINT32_MAX)
1899 : 0 : input_set |= I40E_INSET_IPV4_DST;
1900 [ # # ]: 0 : if (ipv4_mask->hdr.type_of_service == UINT8_MAX)
1901 : 0 : input_set |= I40E_INSET_IPV4_TOS;
1902 [ # # ]: 0 : if (ipv4_mask->hdr.time_to_live == UINT8_MAX)
1903 : 0 : input_set |= I40E_INSET_IPV4_TTL;
1904 [ # # ]: 0 : if (ipv4_mask->hdr.next_proto_id == UINT8_MAX)
1905 : 0 : input_set |= I40E_INSET_IPV4_PROTO;
1906 : :
1907 : : /* Check if it is fragment. */
1908 : 0 : uint16_t frag_mask =
1909 : : ipv4_mask->hdr.fragment_offset;
1910 : 0 : uint16_t frag_spec =
1911 : : ipv4_spec->hdr.fragment_offset;
1912 : : uint16_t frag_last = 0;
1913 [ # # ]: 0 : if (ipv4_last)
1914 : 0 : frag_last =
1915 : : ipv4_last->hdr.fragment_offset;
1916 [ # # ]: 0 : if (frag_mask) {
1917 [ # # ]: 0 : frag_mask = rte_be_to_cpu_16(frag_mask);
1918 [ # # ]: 0 : frag_spec = rte_be_to_cpu_16(frag_spec);
1919 [ # # ]: 0 : frag_last = rte_be_to_cpu_16(frag_last);
1920 : : /* frag_off mask has to be 0x3fff */
1921 [ # # ]: 0 : if (frag_mask !=
1922 : : (RTE_IPV4_HDR_OFFSET_MASK |
1923 : : RTE_IPV4_HDR_MF_FLAG)) {
1924 : 0 : rte_flow_error_set(error,
1925 : : EINVAL,
1926 : : RTE_FLOW_ERROR_TYPE_ITEM,
1927 : : item,
1928 : : "Invalid IPv4 fragment_offset mask");
1929 : 0 : return -rte_errno;
1930 : : }
1931 : : /*
1932 : : * non-frag rule:
1933 : : * mask=0x3fff,spec=0
1934 : : * frag rule:
1935 : : * mask=0x3fff,spec=0x8,last=0x2000
1936 : : */
1937 : 0 : if (frag_spec ==
1938 : 0 : (1 << RTE_IPV4_HDR_FO_SHIFT) &&
1939 [ # # ]: 0 : frag_last == RTE_IPV4_HDR_MF_FLAG) {
1940 : : pctype =
1941 : : I40E_FILTER_PCTYPE_FRAG_IPV4;
1942 [ # # ]: 0 : } else if (frag_spec || frag_last) {
1943 : 0 : rte_flow_error_set(error,
1944 : : EINVAL,
1945 : : RTE_FLOW_ERROR_TYPE_ITEM,
1946 : : item,
1947 : : "Invalid IPv4 fragment_offset rule");
1948 : 0 : return -rte_errno;
1949 : : }
1950 [ # # ]: 0 : } else if (frag_spec || frag_last) {
1951 : 0 : rte_flow_error_set(error,
1952 : : EINVAL,
1953 : : RTE_FLOW_ERROR_TYPE_ITEM,
1954 : : item,
1955 : : "Invalid fragment_offset");
1956 : 0 : return -rte_errno;
1957 : : }
1958 : :
1959 [ # # ]: 0 : if (input_set & (I40E_INSET_DMAC | I40E_INSET_SMAC)) {
1960 [ # # ]: 0 : if (input_set & (I40E_INSET_IPV4_SRC |
1961 : : I40E_INSET_IPV4_DST | I40E_INSET_IPV4_TOS |
1962 : : I40E_INSET_IPV4_TTL | I40E_INSET_IPV4_PROTO)) {
1963 : 0 : rte_flow_error_set(error, EINVAL,
1964 : : RTE_FLOW_ERROR_TYPE_ITEM,
1965 : : item,
1966 : : "L2 and L3 input set are exclusive.");
1967 : 0 : return -rte_errno;
1968 : : }
1969 : : } else {
1970 : : /* Get the filter info */
1971 : 0 : filter->input.flow.ip4_flow.proto =
1972 : 0 : ipv4_spec->hdr.next_proto_id;
1973 : 0 : filter->input.flow.ip4_flow.tos =
1974 : 0 : ipv4_spec->hdr.type_of_service;
1975 : 0 : filter->input.flow.ip4_flow.ttl =
1976 : 0 : ipv4_spec->hdr.time_to_live;
1977 : 0 : filter->input.flow.ip4_flow.src_ip =
1978 : 0 : ipv4_spec->hdr.src_addr;
1979 : 0 : filter->input.flow.ip4_flow.dst_ip =
1980 : 0 : ipv4_spec->hdr.dst_addr;
1981 : :
1982 : 0 : filter->input.flow_ext.inner_ip = false;
1983 : 0 : filter->input.flow_ext.oip_type =
1984 : : I40E_FDIR_IPTYPE_IPV4;
1985 : : }
1986 [ # # # # ]: 0 : } else if (!ipv4_spec && !ipv4_mask && !outer_ip) {
1987 : 0 : filter->input.flow_ext.inner_ip = true;
1988 : 0 : filter->input.flow_ext.iip_type =
1989 : : I40E_FDIR_IPTYPE_IPV4;
1990 [ # # # # ]: 0 : } else if (!ipv4_spec && !ipv4_mask && outer_ip) {
1991 : 0 : filter->input.flow_ext.inner_ip = false;
1992 : 0 : filter->input.flow_ext.oip_type =
1993 : : I40E_FDIR_IPTYPE_IPV4;
1994 [ # # # # ]: 0 : } else if ((ipv4_spec || ipv4_mask) && !outer_ip) {
1995 : 0 : rte_flow_error_set(error, EINVAL,
1996 : : RTE_FLOW_ERROR_TYPE_ITEM,
1997 : : item,
1998 : : "Invalid inner IPv4 mask.");
1999 : 0 : return -rte_errno;
2000 : : }
2001 : :
2002 : : if (outer_ip)
2003 : : outer_ip = false;
2004 : :
2005 : : break;
2006 : 0 : case RTE_FLOW_ITEM_TYPE_IPV6:
2007 : : l3 = RTE_FLOW_ITEM_TYPE_IPV6;
2008 : 0 : ipv6_spec = item->spec;
2009 : 0 : ipv6_mask = item->mask;
2010 : : pctype = I40E_FILTER_PCTYPE_NONF_IPV6_OTHER;
2011 : : layer_idx = I40E_FLXPLD_L3_IDX;
2012 : :
2013 [ # # # # ]: 0 : if (ipv6_spec && ipv6_mask && outer_ip) {
2014 : : /* Check IPv6 mask and update input set */
2015 [ # # ]: 0 : if (ipv6_mask->hdr.payload_len) {
2016 : 0 : rte_flow_error_set(error, EINVAL,
2017 : : RTE_FLOW_ERROR_TYPE_ITEM,
2018 : : item,
2019 : : "Invalid IPv6 mask");
2020 : 0 : return -rte_errno;
2021 : : }
2022 : :
2023 [ # # ]: 0 : if (!memcmp(&ipv6_mask->hdr.src_addr,
2024 : : ipv6_addr_mask,
2025 : : sizeof(ipv6_mask->hdr.src_addr)))
2026 : 0 : input_set |= I40E_INSET_IPV6_SRC;
2027 [ # # ]: 0 : if (!memcmp(&ipv6_mask->hdr.dst_addr,
2028 : : ipv6_addr_mask,
2029 : : sizeof(ipv6_mask->hdr.dst_addr)))
2030 : 0 : input_set |= I40E_INSET_IPV6_DST;
2031 : :
2032 [ # # ]: 0 : if ((ipv6_mask->hdr.vtc_flow &
2033 : : rte_cpu_to_be_32(I40E_IPV6_TC_MASK))
2034 : : == rte_cpu_to_be_32(I40E_IPV6_TC_MASK))
2035 : 0 : input_set |= I40E_INSET_IPV6_TC;
2036 [ # # ]: 0 : if (ipv6_mask->hdr.proto == UINT8_MAX)
2037 : 0 : input_set |= I40E_INSET_IPV6_NEXT_HDR;
2038 [ # # ]: 0 : if (ipv6_mask->hdr.hop_limits == UINT8_MAX)
2039 : 0 : input_set |= I40E_INSET_IPV6_HOP_LIMIT;
2040 : :
2041 : : /* Get filter info */
2042 : : vtc_flow_cpu =
2043 [ # # ]: 0 : rte_be_to_cpu_32(ipv6_spec->hdr.vtc_flow);
2044 : 0 : filter->input.flow.ipv6_flow.tc =
2045 : 0 : (uint8_t)(vtc_flow_cpu >>
2046 : : I40E_FDIR_IPv6_TC_OFFSET);
2047 : 0 : filter->input.flow.ipv6_flow.proto =
2048 : 0 : ipv6_spec->hdr.proto;
2049 : 0 : filter->input.flow.ipv6_flow.hop_limits =
2050 : 0 : ipv6_spec->hdr.hop_limits;
2051 : :
2052 : 0 : filter->input.flow_ext.inner_ip = false;
2053 : 0 : filter->input.flow_ext.oip_type =
2054 : : I40E_FDIR_IPTYPE_IPV6;
2055 : :
2056 : 0 : memcpy(filter->input.flow.ipv6_flow.src_ip,
2057 [ # # ]: 0 : &ipv6_spec->hdr.src_addr, 16);
2058 : 0 : memcpy(filter->input.flow.ipv6_flow.dst_ip,
2059 : 0 : &ipv6_spec->hdr.dst_addr, 16);
2060 : :
2061 : : /* Check if it is fragment. */
2062 [ # # ]: 0 : if (ipv6_spec->hdr.proto ==
2063 : : I40E_IPV6_FRAG_HEADER)
2064 : : pctype = I40E_FILTER_PCTYPE_FRAG_IPV6;
2065 [ # # # # ]: 0 : } else if (!ipv6_spec && !ipv6_mask && !outer_ip) {
2066 : 0 : filter->input.flow_ext.inner_ip = true;
2067 : 0 : filter->input.flow_ext.iip_type =
2068 : : I40E_FDIR_IPTYPE_IPV6;
2069 [ # # # # ]: 0 : } else if (!ipv6_spec && !ipv6_mask && outer_ip) {
2070 : 0 : filter->input.flow_ext.inner_ip = false;
2071 : 0 : filter->input.flow_ext.oip_type =
2072 : : I40E_FDIR_IPTYPE_IPV6;
2073 [ # # # # ]: 0 : } else if ((ipv6_spec || ipv6_mask) && !outer_ip) {
2074 : 0 : rte_flow_error_set(error, EINVAL,
2075 : : RTE_FLOW_ERROR_TYPE_ITEM,
2076 : : item,
2077 : : "Invalid inner IPv6 mask");
2078 : 0 : return -rte_errno;
2079 : : }
2080 : :
2081 : : if (outer_ip)
2082 : : outer_ip = false;
2083 : : break;
2084 : 0 : case RTE_FLOW_ITEM_TYPE_TCP:
2085 : 0 : tcp_spec = item->spec;
2086 : 0 : tcp_mask = item->mask;
2087 : :
2088 [ # # ]: 0 : if (l3 == RTE_FLOW_ITEM_TYPE_IPV4)
2089 : : pctype =
2090 : : I40E_FILTER_PCTYPE_NONF_IPV4_TCP;
2091 [ # # ]: 0 : else if (l3 == RTE_FLOW_ITEM_TYPE_IPV6)
2092 : : pctype =
2093 : : I40E_FILTER_PCTYPE_NONF_IPV6_TCP;
2094 [ # # ]: 0 : if (tcp_spec && tcp_mask) {
2095 : : /* Check TCP mask and update input set */
2096 [ # # ]: 0 : if (tcp_mask->hdr.sent_seq ||
2097 [ # # ]: 0 : tcp_mask->hdr.recv_ack ||
2098 [ # # ]: 0 : tcp_mask->hdr.data_off ||
2099 [ # # ]: 0 : tcp_mask->hdr.tcp_flags ||
2100 [ # # ]: 0 : tcp_mask->hdr.rx_win ||
2101 [ # # ]: 0 : tcp_mask->hdr.cksum ||
2102 [ # # ]: 0 : tcp_mask->hdr.tcp_urp) {
2103 : 0 : rte_flow_error_set(error, EINVAL,
2104 : : RTE_FLOW_ERROR_TYPE_ITEM,
2105 : : item,
2106 : : "Invalid TCP mask");
2107 : 0 : return -rte_errno;
2108 : : }
2109 : :
2110 [ # # ]: 0 : if (tcp_mask->hdr.src_port == UINT16_MAX)
2111 : 0 : input_set |= I40E_INSET_SRC_PORT;
2112 [ # # ]: 0 : if (tcp_mask->hdr.dst_port == UINT16_MAX)
2113 : 0 : input_set |= I40E_INSET_DST_PORT;
2114 : :
2115 [ # # ]: 0 : if (input_set & (I40E_INSET_DMAC | I40E_INSET_SMAC)) {
2116 [ # # ]: 0 : if (input_set &
2117 : : (I40E_INSET_SRC_PORT | I40E_INSET_DST_PORT)) {
2118 : 0 : rte_flow_error_set(error, EINVAL,
2119 : : RTE_FLOW_ERROR_TYPE_ITEM,
2120 : : item,
2121 : : "L2 and L4 input set are exclusive.");
2122 : 0 : return -rte_errno;
2123 : : }
2124 : : } else {
2125 : : /* Get filter info */
2126 [ # # ]: 0 : if (l3 == RTE_FLOW_ITEM_TYPE_IPV4) {
2127 : 0 : filter->input.flow.tcp4_flow.src_port =
2128 : 0 : tcp_spec->hdr.src_port;
2129 : 0 : filter->input.flow.tcp4_flow.dst_port =
2130 : 0 : tcp_spec->hdr.dst_port;
2131 [ # # ]: 0 : } else if (l3 == RTE_FLOW_ITEM_TYPE_IPV6) {
2132 : 0 : filter->input.flow.tcp6_flow.src_port =
2133 : 0 : tcp_spec->hdr.src_port;
2134 : 0 : filter->input.flow.tcp6_flow.dst_port =
2135 : 0 : tcp_spec->hdr.dst_port;
2136 : : }
2137 : : }
2138 : : }
2139 : :
2140 : : layer_idx = I40E_FLXPLD_L4_IDX;
2141 : :
2142 : : break;
2143 : 0 : case RTE_FLOW_ITEM_TYPE_UDP:
2144 : 0 : udp_spec = item->spec;
2145 : 0 : udp_mask = item->mask;
2146 : :
2147 [ # # ]: 0 : if (l3 == RTE_FLOW_ITEM_TYPE_IPV4)
2148 : : pctype =
2149 : : I40E_FILTER_PCTYPE_NONF_IPV4_UDP;
2150 [ # # ]: 0 : else if (l3 == RTE_FLOW_ITEM_TYPE_IPV6)
2151 : : pctype =
2152 : : I40E_FILTER_PCTYPE_NONF_IPV6_UDP;
2153 : :
2154 [ # # ]: 0 : if (udp_spec && udp_mask) {
2155 : : /* Check UDP mask and update input set*/
2156 [ # # ]: 0 : if (udp_mask->hdr.dgram_len ||
2157 [ # # ]: 0 : udp_mask->hdr.dgram_cksum) {
2158 : 0 : rte_flow_error_set(error, EINVAL,
2159 : : RTE_FLOW_ERROR_TYPE_ITEM,
2160 : : item,
2161 : : "Invalid UDP mask");
2162 : 0 : return -rte_errno;
2163 : : }
2164 : :
2165 [ # # ]: 0 : if (udp_mask->hdr.src_port == UINT16_MAX)
2166 : 0 : input_set |= I40E_INSET_SRC_PORT;
2167 [ # # ]: 0 : if (udp_mask->hdr.dst_port == UINT16_MAX)
2168 : 0 : input_set |= I40E_INSET_DST_PORT;
2169 : :
2170 [ # # ]: 0 : if (input_set & (I40E_INSET_DMAC | I40E_INSET_SMAC)) {
2171 [ # # ]: 0 : if (input_set &
2172 : : (I40E_INSET_SRC_PORT | I40E_INSET_DST_PORT)) {
2173 : 0 : rte_flow_error_set(error, EINVAL,
2174 : : RTE_FLOW_ERROR_TYPE_ITEM,
2175 : : item,
2176 : : "L2 and L4 input set are exclusive.");
2177 : 0 : return -rte_errno;
2178 : : }
2179 : : } else {
2180 : : /* Get filter info */
2181 [ # # ]: 0 : if (l3 == RTE_FLOW_ITEM_TYPE_IPV4) {
2182 : 0 : filter->input.flow.udp4_flow.src_port =
2183 : 0 : udp_spec->hdr.src_port;
2184 : 0 : filter->input.flow.udp4_flow.dst_port =
2185 : 0 : udp_spec->hdr.dst_port;
2186 [ # # ]: 0 : } else if (l3 == RTE_FLOW_ITEM_TYPE_IPV6) {
2187 : 0 : filter->input.flow.udp6_flow.src_port =
2188 : 0 : udp_spec->hdr.src_port;
2189 : 0 : filter->input.flow.udp6_flow.dst_port =
2190 : 0 : udp_spec->hdr.dst_port;
2191 : : }
2192 : : }
2193 : : }
2194 : 0 : filter->input.flow_ext.is_udp = true;
2195 : : layer_idx = I40E_FLXPLD_L4_IDX;
2196 : :
2197 : 0 : break;
2198 : 0 : case RTE_FLOW_ITEM_TYPE_GTPC:
2199 : : case RTE_FLOW_ITEM_TYPE_GTPU:
2200 [ # # ]: 0 : if (!pf->gtp_support) {
2201 : 0 : rte_flow_error_set(error, EINVAL,
2202 : : RTE_FLOW_ERROR_TYPE_ITEM,
2203 : : item,
2204 : : "Unsupported protocol");
2205 : 0 : return -rte_errno;
2206 : : }
2207 : :
2208 : 0 : gtp_spec = item->spec;
2209 : 0 : gtp_mask = item->mask;
2210 : :
2211 [ # # ]: 0 : if (gtp_spec && gtp_mask) {
2212 : 0 : if (gtp_mask->hdr.gtp_hdr_info ||
2213 [ # # ]: 0 : gtp_mask->hdr.msg_type ||
2214 : 0 : gtp_mask->hdr.plen ||
2215 [ # # ]: 0 : gtp_mask->hdr.teid != UINT32_MAX) {
2216 : 0 : rte_flow_error_set(error, EINVAL,
2217 : : RTE_FLOW_ERROR_TYPE_ITEM,
2218 : : item,
2219 : : "Invalid GTP mask");
2220 : 0 : return -rte_errno;
2221 : : }
2222 : :
2223 : 0 : filter->input.flow.gtp_flow.teid =
2224 : 0 : gtp_spec->hdr.teid;
2225 : 0 : filter->input.flow_ext.customized_pctype = true;
2226 : : cus_proto = item_type;
2227 : : }
2228 : : break;
2229 : 0 : case RTE_FLOW_ITEM_TYPE_ESP:
2230 [ # # ]: 0 : if (!pf->esp_support) {
2231 : 0 : rte_flow_error_set(error, EINVAL,
2232 : : RTE_FLOW_ERROR_TYPE_ITEM,
2233 : : item,
2234 : : "Unsupported ESP protocol");
2235 : 0 : return -rte_errno;
2236 : : }
2237 : :
2238 : 0 : esp_spec = item->spec;
2239 : 0 : esp_mask = item->mask;
2240 : :
2241 [ # # ]: 0 : if (!esp_spec || !esp_mask) {
2242 : 0 : rte_flow_error_set(error, EINVAL,
2243 : : RTE_FLOW_ERROR_TYPE_ITEM,
2244 : : item,
2245 : : "Invalid ESP item");
2246 : 0 : return -rte_errno;
2247 : : }
2248 : :
2249 : : if (esp_spec && esp_mask) {
2250 [ # # ]: 0 : if (esp_mask->hdr.spi != UINT32_MAX) {
2251 : 0 : rte_flow_error_set(error, EINVAL,
2252 : : RTE_FLOW_ERROR_TYPE_ITEM,
2253 : : item,
2254 : : "Invalid ESP mask");
2255 : 0 : return -rte_errno;
2256 : : }
2257 : : i40e_flow_set_filter_spi(filter, esp_spec);
2258 : 0 : filter->input.flow_ext.customized_pctype = true;
2259 : : cus_proto = item_type;
2260 : : }
2261 : : break;
2262 : 0 : case RTE_FLOW_ITEM_TYPE_SCTP:
2263 : 0 : sctp_spec = item->spec;
2264 : 0 : sctp_mask = item->mask;
2265 : :
2266 [ # # ]: 0 : if (l3 == RTE_FLOW_ITEM_TYPE_IPV4)
2267 : : pctype =
2268 : : I40E_FILTER_PCTYPE_NONF_IPV4_SCTP;
2269 [ # # ]: 0 : else if (l3 == RTE_FLOW_ITEM_TYPE_IPV6)
2270 : : pctype =
2271 : : I40E_FILTER_PCTYPE_NONF_IPV6_SCTP;
2272 : :
2273 [ # # ]: 0 : if (sctp_spec && sctp_mask) {
2274 : : /* Check SCTP mask and update input set */
2275 [ # # ]: 0 : if (sctp_mask->hdr.cksum) {
2276 : 0 : rte_flow_error_set(error, EINVAL,
2277 : : RTE_FLOW_ERROR_TYPE_ITEM,
2278 : : item,
2279 : : "Invalid UDP mask");
2280 : 0 : return -rte_errno;
2281 : : }
2282 : :
2283 [ # # ]: 0 : if (sctp_mask->hdr.src_port == UINT16_MAX)
2284 : 0 : input_set |= I40E_INSET_SRC_PORT;
2285 [ # # ]: 0 : if (sctp_mask->hdr.dst_port == UINT16_MAX)
2286 : 0 : input_set |= I40E_INSET_DST_PORT;
2287 [ # # ]: 0 : if (sctp_mask->hdr.tag == UINT32_MAX)
2288 : 0 : input_set |= I40E_INSET_SCTP_VT;
2289 : :
2290 : : /* Get filter info */
2291 [ # # ]: 0 : if (l3 == RTE_FLOW_ITEM_TYPE_IPV4) {
2292 : 0 : filter->input.flow.sctp4_flow.src_port =
2293 : 0 : sctp_spec->hdr.src_port;
2294 : 0 : filter->input.flow.sctp4_flow.dst_port =
2295 : 0 : sctp_spec->hdr.dst_port;
2296 : : filter->input.flow.sctp4_flow.verify_tag
2297 : 0 : = sctp_spec->hdr.tag;
2298 [ # # ]: 0 : } else if (l3 == RTE_FLOW_ITEM_TYPE_IPV6) {
2299 : 0 : filter->input.flow.sctp6_flow.src_port =
2300 : 0 : sctp_spec->hdr.src_port;
2301 : 0 : filter->input.flow.sctp6_flow.dst_port =
2302 : 0 : sctp_spec->hdr.dst_port;
2303 : : filter->input.flow.sctp6_flow.verify_tag
2304 : 0 : = sctp_spec->hdr.tag;
2305 : : }
2306 : : }
2307 : :
2308 : : layer_idx = I40E_FLXPLD_L4_IDX;
2309 : :
2310 : : break;
2311 : 0 : case RTE_FLOW_ITEM_TYPE_RAW:
2312 : 0 : raw_spec = item->spec;
2313 : 0 : raw_mask = item->mask;
2314 : :
2315 [ # # ]: 0 : if (!raw_spec || !raw_mask) {
2316 : 0 : rte_flow_error_set(error, EINVAL,
2317 : : RTE_FLOW_ERROR_TYPE_ITEM,
2318 : : item,
2319 : : "NULL RAW spec/mask");
2320 : 0 : return -rte_errno;
2321 : : }
2322 : :
2323 [ # # ]: 0 : if (pf->support_multi_driver) {
2324 : 0 : rte_flow_error_set(error, ENOTSUP,
2325 : : RTE_FLOW_ERROR_TYPE_ITEM,
2326 : : item,
2327 : : "Unsupported flexible payload.");
2328 : 0 : return -rte_errno;
2329 : : }
2330 : :
2331 : 0 : ret = i40e_flow_check_raw_item(item, raw_spec, error);
2332 [ # # ]: 0 : if (ret < 0)
2333 : 0 : return ret;
2334 : :
2335 : 0 : off_arr[raw_id] = raw_spec->offset;
2336 : 0 : len_arr[raw_id] = raw_spec->length;
2337 : :
2338 : : flex_size = 0;
2339 : : memset(&flex_pit, 0, sizeof(struct i40e_fdir_flex_pit));
2340 : 0 : field_idx = layer_idx * I40E_MAX_FLXPLD_FIED + raw_id;
2341 : 0 : flex_pit.size =
2342 : : raw_spec->length / sizeof(uint16_t);
2343 : 0 : flex_pit.dst_offset =
2344 : : next_dst_off / sizeof(uint16_t);
2345 : :
2346 [ # # ]: 0 : for (i = 0; i <= raw_id; i++) {
2347 [ # # ]: 0 : if (i == raw_id)
2348 : 0 : flex_pit.src_offset +=
2349 : 0 : raw_spec->offset /
2350 : : sizeof(uint16_t);
2351 : : else
2352 : 0 : flex_pit.src_offset +=
2353 : 0 : (off_arr[i] + len_arr[i]) /
2354 : : sizeof(uint16_t);
2355 : 0 : flex_size += len_arr[i];
2356 : : }
2357 [ # # ]: 0 : if (((flex_pit.src_offset + flex_pit.size) >=
2358 [ # # ]: 0 : I40E_MAX_FLX_SOURCE_OFF / sizeof(uint16_t)) ||
2359 : : flex_size > I40E_FDIR_MAX_FLEXLEN) {
2360 : 0 : rte_flow_error_set(error, EINVAL,
2361 : : RTE_FLOW_ERROR_TYPE_ITEM,
2362 : : item,
2363 : : "Exceeds maximal payload limit.");
2364 : 0 : return -rte_errno;
2365 : : }
2366 : :
2367 [ # # ]: 0 : if (raw_spec->length != 0) {
2368 [ # # ]: 0 : if (raw_spec->pattern == NULL) {
2369 : 0 : rte_flow_error_set(error, EINVAL,
2370 : : RTE_FLOW_ERROR_TYPE_ITEM,
2371 : : item,
2372 : : "NULL RAW spec pattern");
2373 : 0 : return -rte_errno;
2374 : : }
2375 [ # # ]: 0 : if (raw_mask->pattern == NULL) {
2376 : 0 : rte_flow_error_set(error, EINVAL,
2377 : : RTE_FLOW_ERROR_TYPE_ITEM,
2378 : : item,
2379 : : "NULL RAW mask pattern");
2380 : 0 : return -rte_errno;
2381 : : }
2382 : : }
2383 : :
2384 [ # # ]: 0 : for (i = 0; i < raw_spec->length; i++) {
2385 : 0 : j = i + next_dst_off;
2386 [ # # ]: 0 : if (j >= RTE_ETH_FDIR_MAX_FLEXLEN ||
2387 : : j >= I40E_FDIR_MAX_FLEX_LEN)
2388 : : break;
2389 : 0 : filter->input.flow_ext.flexbytes[j] =
2390 : 0 : raw_spec->pattern[i];
2391 : 0 : filter->input.flow_ext.flex_mask[j] =
2392 : 0 : raw_mask->pattern[i];
2393 : : }
2394 : :
2395 : 0 : next_dst_off += raw_spec->length;
2396 : 0 : raw_id++;
2397 : :
2398 : 0 : filter->input.flow_ext.flex_pit[field_idx] = flex_pit;
2399 : 0 : filter->input.flow_ext.layer_idx = layer_idx;
2400 : 0 : filter->input.flow_ext.raw_id = raw_id;
2401 : 0 : filter->input.flow_ext.is_flex_flow = true;
2402 : 0 : break;
2403 : 0 : case RTE_FLOW_ITEM_TYPE_L2TPV3OIP:
2404 : 0 : l2tpv3oip_spec = item->spec;
2405 : 0 : l2tpv3oip_mask = item->mask;
2406 : :
2407 [ # # ]: 0 : if (!l2tpv3oip_spec || !l2tpv3oip_mask)
2408 : : break;
2409 : :
2410 [ # # ]: 0 : if (l2tpv3oip_mask->session_id != UINT32_MAX) {
2411 : 0 : rte_flow_error_set(error, EINVAL,
2412 : : RTE_FLOW_ERROR_TYPE_ITEM,
2413 : : item,
2414 : : "Invalid L2TPv3 mask");
2415 : 0 : return -rte_errno;
2416 : : }
2417 : :
2418 [ # # ]: 0 : if (l3 == RTE_FLOW_ITEM_TYPE_IPV4) {
2419 : 0 : filter->input.flow.ip4_l2tpv3oip_flow.session_id =
2420 : 0 : l2tpv3oip_spec->session_id;
2421 : 0 : filter->input.flow_ext.oip_type =
2422 : : I40E_FDIR_IPTYPE_IPV4;
2423 [ # # ]: 0 : } else if (l3 == RTE_FLOW_ITEM_TYPE_IPV6) {
2424 : 0 : filter->input.flow.ip6_l2tpv3oip_flow.session_id =
2425 : 0 : l2tpv3oip_spec->session_id;
2426 : 0 : filter->input.flow_ext.oip_type =
2427 : : I40E_FDIR_IPTYPE_IPV6;
2428 : : }
2429 : :
2430 : 0 : filter->input.flow_ext.customized_pctype = true;
2431 : : cus_proto = item_type;
2432 : 0 : break;
2433 : : default:
2434 : : break;
2435 : : }
2436 : : }
2437 : :
2438 : : /* Get customized pctype value */
2439 [ # # ]: 0 : if (filter->input.flow_ext.customized_pctype) {
2440 : 0 : pctype = i40e_flow_fdir_get_pctype_value(pf, cus_proto, filter);
2441 [ # # ]: 0 : if (pctype == I40E_FILTER_PCTYPE_INVALID) {
2442 : 0 : rte_flow_error_set(error, EINVAL,
2443 : : RTE_FLOW_ERROR_TYPE_ITEM,
2444 : : item,
2445 : : "Unsupported pctype");
2446 : 0 : return -rte_errno;
2447 : : }
2448 : : }
2449 : :
2450 : : /* If customized pctype is not used, set fdir configuration.*/
2451 [ # # ]: 0 : if (!filter->input.flow_ext.customized_pctype) {
2452 : : /* Check if the input set is valid */
2453 [ # # ]: 0 : if (i40e_validate_input_set(pctype, RTE_ETH_FILTER_FDIR,
2454 : : input_set) != 0) {
2455 : 0 : rte_flow_error_set(error, EINVAL,
2456 : : RTE_FLOW_ERROR_TYPE_ITEM,
2457 : : item,
2458 : : "Invalid input set");
2459 : 0 : return -rte_errno;
2460 : : }
2461 : :
2462 : 0 : filter->input.flow_ext.input_set = input_set;
2463 : : }
2464 : :
2465 : 0 : filter->input.pctype = pctype;
2466 : :
2467 : 0 : return 0;
2468 : : }
2469 : :
2470 : : /* Parse to get the action info of a FDIR filter.
2471 : : * FDIR action supports QUEUE or (QUEUE + MARK).
2472 : : */
2473 : : static int
2474 : 0 : i40e_flow_parse_fdir_action(struct rte_eth_dev *dev,
2475 : : const struct rte_flow_action *actions,
2476 : : struct rte_flow_error *error,
2477 : : struct i40e_fdir_filter_conf *filter)
2478 : : {
2479 : 0 : struct i40e_pf *pf = I40E_DEV_PRIVATE_TO_PF(dev->data->dev_private);
2480 : 0 : struct ci_flow_actions parsed_actions = {0};
2481 : 0 : struct ci_flow_actions_check_param ac_param = {
2482 : 0 : .allowed_types = (enum rte_flow_action_type[]) {
2483 : : RTE_FLOW_ACTION_TYPE_QUEUE,
2484 : : RTE_FLOW_ACTION_TYPE_DROP,
2485 : : RTE_FLOW_ACTION_TYPE_PASSTHRU,
2486 : : RTE_FLOW_ACTION_TYPE_MARK,
2487 : : RTE_FLOW_ACTION_TYPE_FLAG,
2488 : : RTE_FLOW_ACTION_TYPE_RSS,
2489 : : RTE_FLOW_ACTION_TYPE_END
2490 : : },
2491 : : .max_actions = 2,
2492 : : };
2493 : : const struct rte_flow_action *first, *second;
2494 : : int ret;
2495 : :
2496 : 0 : ret = ci_flow_check_actions(actions, &ac_param, &parsed_actions, error);
2497 [ # # ]: 0 : if (ret)
2498 : : return ret;
2499 : 0 : first = parsed_actions.actions[0];
2500 : : /* can be NULL */
2501 : 0 : second = parsed_actions.actions[1];
2502 : :
2503 [ # # # # : 0 : switch (first->type) {
# ]
2504 : 0 : case RTE_FLOW_ACTION_TYPE_QUEUE:
2505 : : {
2506 : 0 : const struct rte_flow_action_queue *act_q = first->conf;
2507 : : /* check against PF constraints */
2508 [ # # # # ]: 0 : if (!filter->input.flow_ext.is_vf && act_q->index >= pf->dev_data->nb_rx_queues) {
2509 : 0 : return rte_flow_error_set(error, EINVAL,
2510 : : RTE_FLOW_ERROR_TYPE_ACTION, first,
2511 : : "Invalid queue ID for FDIR");
2512 : : }
2513 : : /* check against VF constraints */
2514 [ # # # # ]: 0 : if (filter->input.flow_ext.is_vf && act_q->index >= pf->vf_nb_qps) {
2515 : 0 : return rte_flow_error_set(error, EINVAL,
2516 : : RTE_FLOW_ERROR_TYPE_ACTION, first,
2517 : : "Invalid queue ID for FDIR");
2518 : : }
2519 : 0 : filter->action.rx_queue = act_q->index;
2520 : 0 : filter->action.behavior = I40E_FDIR_ACCEPT;
2521 : 0 : break;
2522 : : }
2523 : 0 : case RTE_FLOW_ACTION_TYPE_DROP:
2524 : 0 : filter->action.behavior = I40E_FDIR_REJECT;
2525 : 0 : break;
2526 : 0 : case RTE_FLOW_ACTION_TYPE_PASSTHRU:
2527 : 0 : filter->action.behavior = I40E_FDIR_PASSTHRU;
2528 : 0 : break;
2529 : 0 : case RTE_FLOW_ACTION_TYPE_MARK:
2530 : : {
2531 : 0 : const struct rte_flow_action_mark *act_m = first->conf;
2532 : 0 : filter->action.behavior = I40E_FDIR_PASSTHRU;
2533 : 0 : filter->action.report_status = I40E_FDIR_REPORT_ID;
2534 : 0 : filter->soft_id = act_m->id;
2535 : 0 : break;
2536 : : }
2537 : 0 : default:
2538 : 0 : return rte_flow_error_set(error, EINVAL,
2539 : : RTE_FLOW_ERROR_TYPE_ACTION, first,
2540 : : "Invalid first action for FDIR");
2541 : : }
2542 : :
2543 : : /* do we have another? */
2544 [ # # ]: 0 : if (second == NULL)
2545 : : return 0;
2546 : :
2547 [ # # # # ]: 0 : switch (second->type) {
2548 : 0 : case RTE_FLOW_ACTION_TYPE_MARK:
2549 : : {
2550 : 0 : const struct rte_flow_action_mark *act_m = second->conf;
2551 : : /* only one mark action can be specified */
2552 [ # # ]: 0 : if (first->type == RTE_FLOW_ACTION_TYPE_MARK) {
2553 : 0 : return rte_flow_error_set(error, EINVAL,
2554 : : RTE_FLOW_ERROR_TYPE_ACTION, second,
2555 : : "Invalid second action for FDIR");
2556 : : }
2557 : 0 : filter->action.report_status = I40E_FDIR_REPORT_ID;
2558 : 0 : filter->soft_id = act_m->id;
2559 : 0 : break;
2560 : : }
2561 : 0 : case RTE_FLOW_ACTION_TYPE_FLAG:
2562 : : {
2563 : : /* mark + flag is unsupported */
2564 [ # # ]: 0 : if (first->type == RTE_FLOW_ACTION_TYPE_MARK) {
2565 : 0 : return rte_flow_error_set(error, EINVAL,
2566 : : RTE_FLOW_ERROR_TYPE_ACTION, second,
2567 : : "Invalid second action for FDIR");
2568 : : }
2569 : 0 : filter->action.report_status = I40E_FDIR_NO_REPORT_STATUS;
2570 : 0 : break;
2571 : : }
2572 : 0 : case RTE_FLOW_ACTION_TYPE_RSS:
2573 : : /* RSS filter only can be after passthru or mark */
2574 [ # # ]: 0 : if (first->type != RTE_FLOW_ACTION_TYPE_PASSTHRU &&
2575 : : first->type != RTE_FLOW_ACTION_TYPE_MARK) {
2576 : 0 : return rte_flow_error_set(error, EINVAL,
2577 : : RTE_FLOW_ERROR_TYPE_ACTION, second,
2578 : : "Invalid second action for FDIR");
2579 : : }
2580 : : break;
2581 : 0 : default:
2582 : 0 : return rte_flow_error_set(error, EINVAL,
2583 : : RTE_FLOW_ERROR_TYPE_ACTION, second,
2584 : : "Invalid second action for FDIR");
2585 : : }
2586 : :
2587 : : return 0;
2588 : : }
2589 : :
2590 : : static int
2591 : 0 : i40e_flow_parse_fdir_filter(struct rte_eth_dev *dev,
2592 : : const struct rte_flow_item pattern[],
2593 : : const struct rte_flow_action actions[],
2594 : : struct rte_flow_error *error,
2595 : : struct i40e_filter_ctx *filter)
2596 : : {
2597 : 0 : struct i40e_fdir_filter_conf *fdir_filter = &filter->fdir_filter;
2598 : : int ret;
2599 : :
2600 : 0 : ret = i40e_flow_parse_fdir_pattern(dev, pattern, error, fdir_filter);
2601 [ # # ]: 0 : if (ret)
2602 : : return ret;
2603 : :
2604 : 0 : ret = i40e_flow_parse_fdir_action(dev, actions, error, fdir_filter);
2605 [ # # ]: 0 : if (ret)
2606 : : return ret;
2607 : :
2608 : 0 : filter->type = RTE_ETH_FILTER_FDIR;
2609 : :
2610 : 0 : return 0;
2611 : : }
2612 : :
2613 : : /* Parse to get the action info of a tunnel filter
2614 : : * Tunnel action only supports PF, VF and QUEUE.
2615 : : */
2616 : : static int
2617 : 0 : i40e_flow_parse_tunnel_action(struct rte_eth_dev *dev,
2618 : : const struct rte_flow_action *actions,
2619 : : struct rte_flow_error *error,
2620 : : struct i40e_tunnel_filter_conf *filter)
2621 : : {
2622 : 0 : struct i40e_pf *pf = I40E_DEV_PRIVATE_TO_PF(dev->data->dev_private);
2623 : : const struct rte_flow_action_queue *act_q;
2624 : 0 : struct ci_flow_actions parsed_actions = {0};
2625 : 0 : struct ci_flow_actions_check_param ac_param = {
2626 : 0 : .allowed_types = (enum rte_flow_action_type[]) {
2627 : : RTE_FLOW_ACTION_TYPE_QUEUE,
2628 : : RTE_FLOW_ACTION_TYPE_PF,
2629 : : RTE_FLOW_ACTION_TYPE_VF,
2630 : : RTE_FLOW_ACTION_TYPE_END
2631 : : },
2632 : : .max_actions = 2,
2633 : : };
2634 : : const struct rte_flow_action *first, *second;
2635 : : int ret;
2636 : :
2637 : 0 : ret = ci_flow_check_actions(actions, &ac_param, &parsed_actions, error);
2638 [ # # ]: 0 : if (ret)
2639 : : return ret;
2640 : 0 : first = parsed_actions.actions[0];
2641 : : /* can be NULL */
2642 : 0 : second = parsed_actions.actions[1];
2643 : :
2644 : : /* first action must be PF or VF */
2645 [ # # ]: 0 : if (first->type == RTE_FLOW_ACTION_TYPE_VF) {
2646 : 0 : const struct rte_flow_action_vf *vf = first->conf;
2647 [ # # ]: 0 : if (vf->id >= pf->vf_num) {
2648 : 0 : rte_flow_error_set(error, EINVAL,
2649 : : RTE_FLOW_ERROR_TYPE_ACTION, first,
2650 : : "Invalid VF ID for tunnel filter");
2651 : 0 : return -rte_errno;
2652 : : }
2653 : 0 : filter->vf_id = vf->id;
2654 : 0 : filter->is_to_vf = 1;
2655 [ # # ]: 0 : } else if (first->type != RTE_FLOW_ACTION_TYPE_PF) {
2656 : 0 : return rte_flow_error_set(error, EINVAL,
2657 : : RTE_FLOW_ERROR_TYPE_ACTION, first,
2658 : : "Unsupported action");
2659 : : }
2660 : :
2661 : : /* check if second action is QUEUE */
2662 [ # # ]: 0 : if (second == NULL)
2663 : : return 0;
2664 : :
2665 : 0 : act_q = second->conf;
2666 : : /* check queue ID for PF flow */
2667 [ # # # # ]: 0 : if (!filter->is_to_vf && act_q->index >= pf->dev_data->nb_rx_queues) {
2668 : 0 : return rte_flow_error_set(error, EINVAL,
2669 : : RTE_FLOW_ERROR_TYPE_ACTION_CONF, act_q,
2670 : : "Invalid queue ID for tunnel filter");
2671 : : }
2672 : : /* check queue ID for VF flow */
2673 [ # # # # ]: 0 : if (filter->is_to_vf && act_q->index >= pf->vf_nb_qps) {
2674 : 0 : return rte_flow_error_set(error, EINVAL,
2675 : : RTE_FLOW_ERROR_TYPE_ACTION_CONF, act_q,
2676 : : "Invalid queue ID for tunnel filter");
2677 : : }
2678 : 0 : filter->queue_id = act_q->index;
2679 : :
2680 : 0 : return 0;
2681 : : }
2682 : :
2683 : : /* 1. Last in item should be NULL as range is not supported.
2684 : : * 2. Supported filter types: Source port only and Destination port only.
2685 : : * 3. Mask of fields which need to be matched should be
2686 : : * filled with 1.
2687 : : * 4. Mask of fields which needn't to be matched should be
2688 : : * filled with 0.
2689 : : */
2690 : : static int
2691 : 0 : i40e_flow_parse_l4_pattern(const struct rte_flow_item *pattern,
2692 : : struct rte_flow_error *error,
2693 : : struct i40e_tunnel_filter_conf *filter)
2694 : : {
2695 : : const struct rte_flow_item_sctp *sctp_spec, *sctp_mask;
2696 : : const struct rte_flow_item_tcp *tcp_spec, *tcp_mask;
2697 : : const struct rte_flow_item_udp *udp_spec, *udp_mask;
2698 : : const struct rte_flow_item *item = pattern;
2699 : : enum rte_flow_item_type item_type;
2700 : :
2701 [ # # ]: 0 : for (; item->type != RTE_FLOW_ITEM_TYPE_END; item++) {
2702 [ # # ]: 0 : if (item->last) {
2703 : 0 : rte_flow_error_set(error, EINVAL,
2704 : : RTE_FLOW_ERROR_TYPE_ITEM,
2705 : : item,
2706 : : "Not support range");
2707 : 0 : return -rte_errno;
2708 : : }
2709 : : item_type = item->type;
2710 [ # # # # : 0 : switch (item_type) {
# # # ]
2711 : 0 : case RTE_FLOW_ITEM_TYPE_ETH:
2712 [ # # # # ]: 0 : if (item->spec || item->mask) {
2713 : 0 : rte_flow_error_set(error, EINVAL,
2714 : : RTE_FLOW_ERROR_TYPE_ITEM,
2715 : : item,
2716 : : "Invalid ETH item");
2717 : 0 : return -rte_errno;
2718 : : }
2719 : :
2720 : : break;
2721 : 0 : case RTE_FLOW_ITEM_TYPE_IPV4:
2722 : 0 : filter->ip_type = I40E_TUNNEL_IPTYPE_IPV4;
2723 : : /* IPv4 is used to describe protocol,
2724 : : * spec and mask should be NULL.
2725 : : */
2726 [ # # # # ]: 0 : if (item->spec || item->mask) {
2727 : 0 : rte_flow_error_set(error, EINVAL,
2728 : : RTE_FLOW_ERROR_TYPE_ITEM,
2729 : : item,
2730 : : "Invalid IPv4 item");
2731 : 0 : return -rte_errno;
2732 : : }
2733 : :
2734 : : break;
2735 : 0 : case RTE_FLOW_ITEM_TYPE_IPV6:
2736 : 0 : filter->ip_type = I40E_TUNNEL_IPTYPE_IPV6;
2737 : : /* IPv6 is used to describe protocol,
2738 : : * spec and mask should be NULL.
2739 : : */
2740 [ # # # # ]: 0 : if (item->spec || item->mask) {
2741 : 0 : rte_flow_error_set(error, EINVAL,
2742 : : RTE_FLOW_ERROR_TYPE_ITEM,
2743 : : item,
2744 : : "Invalid IPv6 item");
2745 : 0 : return -rte_errno;
2746 : : }
2747 : :
2748 : : break;
2749 : 0 : case RTE_FLOW_ITEM_TYPE_UDP:
2750 : 0 : udp_spec = item->spec;
2751 : 0 : udp_mask = item->mask;
2752 : :
2753 [ # # ]: 0 : if (!udp_spec || !udp_mask) {
2754 : 0 : rte_flow_error_set(error, EINVAL,
2755 : : RTE_FLOW_ERROR_TYPE_ITEM,
2756 : : item,
2757 : : "Invalid udp item");
2758 : 0 : return -rte_errno;
2759 : : }
2760 : :
2761 [ # # ]: 0 : if (udp_spec->hdr.src_port != 0 &&
2762 [ # # ]: 0 : udp_spec->hdr.dst_port != 0) {
2763 : 0 : rte_flow_error_set(error, EINVAL,
2764 : : RTE_FLOW_ERROR_TYPE_ITEM,
2765 : : item,
2766 : : "Invalid udp spec");
2767 : 0 : return -rte_errno;
2768 : : }
2769 : :
2770 [ # # ]: 0 : if (udp_spec->hdr.src_port != 0) {
2771 : 0 : filter->l4_port_type =
2772 : : I40E_L4_PORT_TYPE_SRC;
2773 : 0 : filter->tenant_id =
2774 [ # # ]: 0 : rte_be_to_cpu_32(udp_spec->hdr.src_port);
2775 : : }
2776 : :
2777 [ # # ]: 0 : if (udp_spec->hdr.dst_port != 0) {
2778 : 0 : filter->l4_port_type =
2779 : : I40E_L4_PORT_TYPE_DST;
2780 : 0 : filter->tenant_id =
2781 [ # # ]: 0 : rte_be_to_cpu_32(udp_spec->hdr.dst_port);
2782 : : }
2783 : :
2784 : 0 : filter->tunnel_type = I40E_CLOUD_TYPE_UDP;
2785 : :
2786 : 0 : break;
2787 : 0 : case RTE_FLOW_ITEM_TYPE_TCP:
2788 : 0 : tcp_spec = item->spec;
2789 : 0 : tcp_mask = item->mask;
2790 : :
2791 [ # # ]: 0 : if (!tcp_spec || !tcp_mask) {
2792 : 0 : rte_flow_error_set(error, EINVAL,
2793 : : RTE_FLOW_ERROR_TYPE_ITEM,
2794 : : item,
2795 : : "Invalid tcp item");
2796 : 0 : return -rte_errno;
2797 : : }
2798 : :
2799 [ # # ]: 0 : if (tcp_spec->hdr.src_port != 0 &&
2800 [ # # ]: 0 : tcp_spec->hdr.dst_port != 0) {
2801 : 0 : rte_flow_error_set(error, EINVAL,
2802 : : RTE_FLOW_ERROR_TYPE_ITEM,
2803 : : item,
2804 : : "Invalid tcp spec");
2805 : 0 : return -rte_errno;
2806 : : }
2807 : :
2808 [ # # ]: 0 : if (tcp_spec->hdr.src_port != 0) {
2809 : 0 : filter->l4_port_type =
2810 : : I40E_L4_PORT_TYPE_SRC;
2811 : 0 : filter->tenant_id =
2812 [ # # ]: 0 : rte_be_to_cpu_32(tcp_spec->hdr.src_port);
2813 : : }
2814 : :
2815 [ # # ]: 0 : if (tcp_spec->hdr.dst_port != 0) {
2816 : 0 : filter->l4_port_type =
2817 : : I40E_L4_PORT_TYPE_DST;
2818 : 0 : filter->tenant_id =
2819 [ # # ]: 0 : rte_be_to_cpu_32(tcp_spec->hdr.dst_port);
2820 : : }
2821 : :
2822 : 0 : filter->tunnel_type = I40E_CLOUD_TYPE_TCP;
2823 : :
2824 : 0 : break;
2825 : 0 : case RTE_FLOW_ITEM_TYPE_SCTP:
2826 : 0 : sctp_spec = item->spec;
2827 : 0 : sctp_mask = item->mask;
2828 : :
2829 [ # # ]: 0 : if (!sctp_spec || !sctp_mask) {
2830 : 0 : rte_flow_error_set(error, EINVAL,
2831 : : RTE_FLOW_ERROR_TYPE_ITEM,
2832 : : item,
2833 : : "Invalid sctp item");
2834 : 0 : return -rte_errno;
2835 : : }
2836 : :
2837 [ # # ]: 0 : if (sctp_spec->hdr.src_port != 0 &&
2838 [ # # ]: 0 : sctp_spec->hdr.dst_port != 0) {
2839 : 0 : rte_flow_error_set(error, EINVAL,
2840 : : RTE_FLOW_ERROR_TYPE_ITEM,
2841 : : item,
2842 : : "Invalid sctp spec");
2843 : 0 : return -rte_errno;
2844 : : }
2845 : :
2846 [ # # ]: 0 : if (sctp_spec->hdr.src_port != 0) {
2847 : 0 : filter->l4_port_type =
2848 : : I40E_L4_PORT_TYPE_SRC;
2849 : 0 : filter->tenant_id =
2850 [ # # ]: 0 : rte_be_to_cpu_32(sctp_spec->hdr.src_port);
2851 : : }
2852 : :
2853 [ # # ]: 0 : if (sctp_spec->hdr.dst_port != 0) {
2854 : 0 : filter->l4_port_type =
2855 : : I40E_L4_PORT_TYPE_DST;
2856 : 0 : filter->tenant_id =
2857 [ # # ]: 0 : rte_be_to_cpu_32(sctp_spec->hdr.dst_port);
2858 : : }
2859 : :
2860 : 0 : filter->tunnel_type = I40E_CLOUD_TYPE_SCTP;
2861 : :
2862 : 0 : break;
2863 : : default:
2864 : : break;
2865 : : }
2866 : : }
2867 : :
2868 : : return 0;
2869 : : }
2870 : :
2871 : : static int
2872 : 0 : i40e_flow_parse_l4_cloud_filter(struct rte_eth_dev *dev,
2873 : : const struct rte_flow_item pattern[],
2874 : : const struct rte_flow_action actions[],
2875 : : struct rte_flow_error *error,
2876 : : struct i40e_filter_ctx *filter)
2877 : : {
2878 : 0 : struct i40e_tunnel_filter_conf *tunnel_filter = &filter->consistent_tunnel_filter;
2879 : : int ret;
2880 : :
2881 : 0 : ret = i40e_flow_parse_l4_pattern(pattern, error, tunnel_filter);
2882 [ # # ]: 0 : if (ret)
2883 : : return ret;
2884 : :
2885 : 0 : ret = i40e_flow_parse_tunnel_action(dev, actions, error, tunnel_filter);
2886 [ # # ]: 0 : if (ret)
2887 : : return ret;
2888 : :
2889 : 0 : filter->type = RTE_ETH_FILTER_TUNNEL;
2890 : :
2891 : 0 : return ret;
2892 : : }
2893 : :
2894 : : static uint16_t i40e_supported_tunnel_filter_types[] = {
2895 : : RTE_ETH_TUNNEL_FILTER_IMAC | RTE_ETH_TUNNEL_FILTER_TENID |
2896 : : RTE_ETH_TUNNEL_FILTER_IVLAN,
2897 : : RTE_ETH_TUNNEL_FILTER_IMAC | RTE_ETH_TUNNEL_FILTER_IVLAN,
2898 : : RTE_ETH_TUNNEL_FILTER_IMAC | RTE_ETH_TUNNEL_FILTER_TENID,
2899 : : RTE_ETH_TUNNEL_FILTER_OMAC | RTE_ETH_TUNNEL_FILTER_TENID |
2900 : : RTE_ETH_TUNNEL_FILTER_IMAC,
2901 : : RTE_ETH_TUNNEL_FILTER_IMAC,
2902 : : };
2903 : :
2904 : : static int
2905 : : i40e_check_tunnel_filter_type(uint8_t filter_type)
2906 : : {
2907 : : uint8_t i;
2908 : :
2909 [ # # # # ]: 0 : for (i = 0; i < RTE_DIM(i40e_supported_tunnel_filter_types); i++) {
2910 [ # # # # ]: 0 : if (filter_type == i40e_supported_tunnel_filter_types[i])
2911 : : return 0;
2912 : : }
2913 : :
2914 : : return -1;
2915 : : }
2916 : :
2917 : : /* 1. Last in item should be NULL as range is not supported.
2918 : : * 2. Supported filter types: IMAC_IVLAN_TENID, IMAC_IVLAN,
2919 : : * IMAC_TENID, OMAC_TENID_IMAC and IMAC.
2920 : : * 3. Mask of fields which need to be matched should be
2921 : : * filled with 1.
2922 : : * 4. Mask of fields which needn't to be matched should be
2923 : : * filled with 0.
2924 : : */
2925 : : static int
2926 : 0 : i40e_flow_parse_vxlan_pattern(__rte_unused struct rte_eth_dev *dev,
2927 : : const struct rte_flow_item *pattern,
2928 : : struct rte_flow_error *error,
2929 : : struct i40e_tunnel_filter_conf *filter)
2930 : : {
2931 : : const struct rte_flow_item *item = pattern;
2932 : : const struct rte_flow_item_eth *eth_spec;
2933 : : const struct rte_flow_item_eth *eth_mask;
2934 : : const struct rte_flow_item_vxlan *vxlan_spec;
2935 : : const struct rte_flow_item_vxlan *vxlan_mask;
2936 : : const struct rte_flow_item_vlan *vlan_spec;
2937 : : const struct rte_flow_item_vlan *vlan_mask;
2938 : : uint8_t filter_type = 0;
2939 : : bool is_vni_masked = 0;
2940 : 0 : uint8_t vni_mask[] = {0xFF, 0xFF, 0xFF};
2941 : : enum rte_flow_item_type item_type;
2942 : : bool vxlan_flag = 0;
2943 : 0 : uint32_t tenant_id_be = 0;
2944 : : int ret;
2945 : :
2946 [ # # ]: 0 : for (; item->type != RTE_FLOW_ITEM_TYPE_END; item++) {
2947 [ # # ]: 0 : if (item->last) {
2948 : 0 : rte_flow_error_set(error, EINVAL,
2949 : : RTE_FLOW_ERROR_TYPE_ITEM,
2950 : : item,
2951 : : "Not support range");
2952 : 0 : return -rte_errno;
2953 : : }
2954 : : item_type = item->type;
2955 [ # # # # : 0 : switch (item_type) {
# # # ]
2956 : 0 : case RTE_FLOW_ITEM_TYPE_ETH:
2957 : 0 : eth_spec = item->spec;
2958 : 0 : eth_mask = item->mask;
2959 : :
2960 : : /* Check if ETH item is used for place holder.
2961 : : * If yes, both spec and mask should be NULL.
2962 : : * If no, both spec and mask shouldn't be NULL.
2963 : : */
2964 [ # # ]: 0 : if ((!eth_spec && eth_mask) ||
2965 : : (eth_spec && !eth_mask)) {
2966 : 0 : rte_flow_error_set(error, EINVAL,
2967 : : RTE_FLOW_ERROR_TYPE_ITEM,
2968 : : item,
2969 : : "Invalid ether spec/mask");
2970 : 0 : return -rte_errno;
2971 : : }
2972 : :
2973 [ # # ]: 0 : if (eth_spec && eth_mask) {
2974 : : /* DST address of inner MAC shouldn't be masked.
2975 : : * SRC address of Inner MAC should be masked.
2976 : : */
2977 [ # # # # ]: 0 : if (!rte_is_broadcast_ether_addr(ð_mask->hdr.dst_addr) ||
2978 : 0 : !rte_is_zero_ether_addr(ð_mask->hdr.src_addr) ||
2979 [ # # ]: 0 : eth_mask->hdr.ether_type) {
2980 : 0 : rte_flow_error_set(error, EINVAL,
2981 : : RTE_FLOW_ERROR_TYPE_ITEM,
2982 : : item,
2983 : : "Invalid ether spec/mask");
2984 : 0 : return -rte_errno;
2985 : : }
2986 : :
2987 [ # # ]: 0 : if (!vxlan_flag) {
2988 : 0 : memcpy(&filter->outer_mac,
2989 : 0 : ð_spec->hdr.dst_addr,
2990 : : RTE_ETHER_ADDR_LEN);
2991 : 0 : filter_type |= RTE_ETH_TUNNEL_FILTER_OMAC;
2992 : : } else {
2993 : 0 : memcpy(&filter->inner_mac,
2994 : 0 : ð_spec->hdr.dst_addr,
2995 : : RTE_ETHER_ADDR_LEN);
2996 : 0 : filter_type |= RTE_ETH_TUNNEL_FILTER_IMAC;
2997 : : }
2998 : : }
2999 : : break;
3000 : 0 : case RTE_FLOW_ITEM_TYPE_VLAN:
3001 : 0 : vlan_spec = item->spec;
3002 : 0 : vlan_mask = item->mask;
3003 [ # # ]: 0 : if (!(vlan_spec && vlan_mask) ||
3004 [ # # ]: 0 : vlan_mask->hdr.eth_proto) {
3005 : 0 : rte_flow_error_set(error, EINVAL,
3006 : : RTE_FLOW_ERROR_TYPE_ITEM,
3007 : : item,
3008 : : "Invalid vlan item");
3009 : 0 : return -rte_errno;
3010 : : }
3011 : :
3012 : : if (vlan_spec && vlan_mask) {
3013 [ # # ]: 0 : if (vlan_mask->hdr.vlan_tci ==
3014 : : rte_cpu_to_be_16(I40E_VLAN_TCI_MASK))
3015 : 0 : filter->inner_vlan =
3016 [ # # ]: 0 : rte_be_to_cpu_16(vlan_spec->hdr.vlan_tci) &
3017 : : I40E_VLAN_TCI_MASK;
3018 : 0 : filter_type |= RTE_ETH_TUNNEL_FILTER_IVLAN;
3019 : : }
3020 : : break;
3021 : 0 : case RTE_FLOW_ITEM_TYPE_IPV4:
3022 : 0 : filter->ip_type = I40E_TUNNEL_IPTYPE_IPV4;
3023 : : /* IPv4 is used to describe protocol,
3024 : : * spec and mask should be NULL.
3025 : : */
3026 [ # # # # ]: 0 : if (item->spec || item->mask) {
3027 : 0 : rte_flow_error_set(error, EINVAL,
3028 : : RTE_FLOW_ERROR_TYPE_ITEM,
3029 : : item,
3030 : : "Invalid IPv4 item");
3031 : 0 : return -rte_errno;
3032 : : }
3033 : : break;
3034 : 0 : case RTE_FLOW_ITEM_TYPE_IPV6:
3035 : 0 : filter->ip_type = I40E_TUNNEL_IPTYPE_IPV6;
3036 : : /* IPv6 is used to describe protocol,
3037 : : * spec and mask should be NULL.
3038 : : */
3039 [ # # # # ]: 0 : if (item->spec || item->mask) {
3040 : 0 : rte_flow_error_set(error, EINVAL,
3041 : : RTE_FLOW_ERROR_TYPE_ITEM,
3042 : : item,
3043 : : "Invalid IPv6 item");
3044 : 0 : return -rte_errno;
3045 : : }
3046 : : break;
3047 : 0 : case RTE_FLOW_ITEM_TYPE_UDP:
3048 : : /* UDP is used to describe protocol,
3049 : : * spec and mask should be NULL.
3050 : : */
3051 [ # # # # ]: 0 : if (item->spec || item->mask) {
3052 : 0 : rte_flow_error_set(error, EINVAL,
3053 : : RTE_FLOW_ERROR_TYPE_ITEM,
3054 : : item,
3055 : : "Invalid UDP item");
3056 : 0 : return -rte_errno;
3057 : : }
3058 : : break;
3059 : 0 : case RTE_FLOW_ITEM_TYPE_VXLAN:
3060 : 0 : vxlan_spec = item->spec;
3061 : 0 : vxlan_mask = item->mask;
3062 : : /* Check if VXLAN item is used to describe protocol.
3063 : : * If yes, both spec and mask should be NULL.
3064 : : * If no, both spec and mask shouldn't be NULL.
3065 : : */
3066 [ # # ]: 0 : if ((!vxlan_spec && vxlan_mask) ||
3067 : : (vxlan_spec && !vxlan_mask)) {
3068 : 0 : rte_flow_error_set(error, EINVAL,
3069 : : RTE_FLOW_ERROR_TYPE_ITEM,
3070 : : item,
3071 : : "Invalid VXLAN item");
3072 : 0 : return -rte_errno;
3073 : : }
3074 : :
3075 : : /* Check if VNI is masked. */
3076 [ # # ]: 0 : if (vxlan_spec && vxlan_mask) {
3077 : : is_vni_masked =
3078 : 0 : !!memcmp(vxlan_mask->hdr.vni, vni_mask,
3079 : : RTE_DIM(vni_mask));
3080 [ # # ]: 0 : if (is_vni_masked) {
3081 : 0 : rte_flow_error_set(error, EINVAL,
3082 : : RTE_FLOW_ERROR_TYPE_ITEM,
3083 : : item,
3084 : : "Invalid VNI mask");
3085 : 0 : return -rte_errno;
3086 : : }
3087 : :
3088 : : memcpy(((uint8_t *)&tenant_id_be + 1),
3089 [ # # ]: 0 : vxlan_spec->hdr.vni, 3);
3090 : 0 : filter->tenant_id =
3091 [ # # ]: 0 : rte_be_to_cpu_32(tenant_id_be);
3092 : 0 : filter_type |= RTE_ETH_TUNNEL_FILTER_TENID;
3093 : : }
3094 : :
3095 : : vxlan_flag = 1;
3096 : : break;
3097 : : default:
3098 : : break;
3099 : : }
3100 : : }
3101 : :
3102 : : ret = i40e_check_tunnel_filter_type(filter_type);
3103 [ # # ]: 0 : if (ret < 0) {
3104 : 0 : rte_flow_error_set(error, EINVAL,
3105 : : RTE_FLOW_ERROR_TYPE_ITEM,
3106 : : NULL,
3107 : : "Invalid filter type");
3108 : 0 : return -rte_errno;
3109 : : }
3110 : 0 : filter->filter_type = filter_type;
3111 : :
3112 : 0 : filter->tunnel_type = I40E_TUNNEL_TYPE_VXLAN;
3113 : :
3114 : 0 : return 0;
3115 : : }
3116 : :
3117 : : static int
3118 : 0 : i40e_flow_parse_vxlan_filter(struct rte_eth_dev *dev,
3119 : : const struct rte_flow_item pattern[],
3120 : : const struct rte_flow_action actions[],
3121 : : struct rte_flow_error *error,
3122 : : struct i40e_filter_ctx *filter)
3123 : : {
3124 : 0 : struct i40e_tunnel_filter_conf *tunnel_filter = &filter->consistent_tunnel_filter;
3125 : : int ret;
3126 : :
3127 : 0 : ret = i40e_flow_parse_vxlan_pattern(dev, pattern,
3128 : : error, tunnel_filter);
3129 [ # # ]: 0 : if (ret)
3130 : : return ret;
3131 : :
3132 : 0 : ret = i40e_flow_parse_tunnel_action(dev, actions, error, tunnel_filter);
3133 [ # # ]: 0 : if (ret)
3134 : : return ret;
3135 : :
3136 : 0 : filter->type = RTE_ETH_FILTER_TUNNEL;
3137 : :
3138 : 0 : return ret;
3139 : : }
3140 : :
3141 : : /* 1. Last in item should be NULL as range is not supported.
3142 : : * 2. Supported filter types: IMAC_IVLAN_TENID, IMAC_IVLAN,
3143 : : * IMAC_TENID, OMAC_TENID_IMAC and IMAC.
3144 : : * 3. Mask of fields which need to be matched should be
3145 : : * filled with 1.
3146 : : * 4. Mask of fields which needn't to be matched should be
3147 : : * filled with 0.
3148 : : */
3149 : : static int
3150 : 0 : i40e_flow_parse_nvgre_pattern(__rte_unused struct rte_eth_dev *dev,
3151 : : const struct rte_flow_item *pattern,
3152 : : struct rte_flow_error *error,
3153 : : struct i40e_tunnel_filter_conf *filter)
3154 : : {
3155 : : const struct rte_flow_item *item = pattern;
3156 : : const struct rte_flow_item_eth *eth_spec;
3157 : : const struct rte_flow_item_eth *eth_mask;
3158 : : const struct rte_flow_item_nvgre *nvgre_spec;
3159 : : const struct rte_flow_item_nvgre *nvgre_mask;
3160 : : const struct rte_flow_item_vlan *vlan_spec;
3161 : : const struct rte_flow_item_vlan *vlan_mask;
3162 : : enum rte_flow_item_type item_type;
3163 : : uint8_t filter_type = 0;
3164 : : bool is_tni_masked = 0;
3165 : 0 : uint8_t tni_mask[] = {0xFF, 0xFF, 0xFF};
3166 : : bool nvgre_flag = 0;
3167 : 0 : uint32_t tenant_id_be = 0;
3168 : : int ret;
3169 : :
3170 [ # # ]: 0 : for (; item->type != RTE_FLOW_ITEM_TYPE_END; item++) {
3171 [ # # ]: 0 : if (item->last) {
3172 : 0 : rte_flow_error_set(error, EINVAL,
3173 : : RTE_FLOW_ERROR_TYPE_ITEM,
3174 : : item,
3175 : : "Not support range");
3176 : 0 : return -rte_errno;
3177 : : }
3178 : : item_type = item->type;
3179 [ # # # # : 0 : switch (item_type) {
# # ]
3180 : 0 : case RTE_FLOW_ITEM_TYPE_ETH:
3181 : 0 : eth_spec = item->spec;
3182 : 0 : eth_mask = item->mask;
3183 : :
3184 : : /* Check if ETH item is used for place holder.
3185 : : * If yes, both spec and mask should be NULL.
3186 : : * If no, both spec and mask shouldn't be NULL.
3187 : : */
3188 [ # # ]: 0 : if ((!eth_spec && eth_mask) ||
3189 : : (eth_spec && !eth_mask)) {
3190 : 0 : rte_flow_error_set(error, EINVAL,
3191 : : RTE_FLOW_ERROR_TYPE_ITEM,
3192 : : item,
3193 : : "Invalid ether spec/mask");
3194 : 0 : return -rte_errno;
3195 : : }
3196 : :
3197 [ # # ]: 0 : if (eth_spec && eth_mask) {
3198 : : /* DST address of inner MAC shouldn't be masked.
3199 : : * SRC address of Inner MAC should be masked.
3200 : : */
3201 [ # # # # ]: 0 : if (!rte_is_broadcast_ether_addr(ð_mask->hdr.dst_addr) ||
3202 : 0 : !rte_is_zero_ether_addr(ð_mask->hdr.src_addr) ||
3203 [ # # ]: 0 : eth_mask->hdr.ether_type) {
3204 : 0 : rte_flow_error_set(error, EINVAL,
3205 : : RTE_FLOW_ERROR_TYPE_ITEM,
3206 : : item,
3207 : : "Invalid ether spec/mask");
3208 : 0 : return -rte_errno;
3209 : : }
3210 : :
3211 [ # # ]: 0 : if (!nvgre_flag) {
3212 : 0 : memcpy(&filter->outer_mac,
3213 : 0 : ð_spec->hdr.dst_addr,
3214 : : RTE_ETHER_ADDR_LEN);
3215 : 0 : filter_type |= RTE_ETH_TUNNEL_FILTER_OMAC;
3216 : : } else {
3217 : 0 : memcpy(&filter->inner_mac,
3218 : 0 : ð_spec->hdr.dst_addr,
3219 : : RTE_ETHER_ADDR_LEN);
3220 : 0 : filter_type |= RTE_ETH_TUNNEL_FILTER_IMAC;
3221 : : }
3222 : : }
3223 : :
3224 : : break;
3225 : 0 : case RTE_FLOW_ITEM_TYPE_VLAN:
3226 : 0 : vlan_spec = item->spec;
3227 : 0 : vlan_mask = item->mask;
3228 [ # # ]: 0 : if (!(vlan_spec && vlan_mask) ||
3229 [ # # ]: 0 : vlan_mask->hdr.eth_proto) {
3230 : 0 : rte_flow_error_set(error, EINVAL,
3231 : : RTE_FLOW_ERROR_TYPE_ITEM,
3232 : : item,
3233 : : "Invalid vlan item");
3234 : 0 : return -rte_errno;
3235 : : }
3236 : :
3237 : : if (vlan_spec && vlan_mask) {
3238 [ # # ]: 0 : if (vlan_mask->hdr.vlan_tci ==
3239 : : rte_cpu_to_be_16(I40E_VLAN_TCI_MASK))
3240 : 0 : filter->inner_vlan =
3241 [ # # ]: 0 : rte_be_to_cpu_16(vlan_spec->hdr.vlan_tci) &
3242 : : I40E_VLAN_TCI_MASK;
3243 : 0 : filter_type |= RTE_ETH_TUNNEL_FILTER_IVLAN;
3244 : : }
3245 : : break;
3246 : 0 : case RTE_FLOW_ITEM_TYPE_IPV4:
3247 : 0 : filter->ip_type = I40E_TUNNEL_IPTYPE_IPV4;
3248 : : /* IPv4 is used to describe protocol,
3249 : : * spec and mask should be NULL.
3250 : : */
3251 [ # # # # ]: 0 : if (item->spec || item->mask) {
3252 : 0 : rte_flow_error_set(error, EINVAL,
3253 : : RTE_FLOW_ERROR_TYPE_ITEM,
3254 : : item,
3255 : : "Invalid IPv4 item");
3256 : 0 : return -rte_errno;
3257 : : }
3258 : : break;
3259 : 0 : case RTE_FLOW_ITEM_TYPE_IPV6:
3260 : 0 : filter->ip_type = I40E_TUNNEL_IPTYPE_IPV6;
3261 : : /* IPv6 is used to describe protocol,
3262 : : * spec and mask should be NULL.
3263 : : */
3264 [ # # # # ]: 0 : if (item->spec || item->mask) {
3265 : 0 : rte_flow_error_set(error, EINVAL,
3266 : : RTE_FLOW_ERROR_TYPE_ITEM,
3267 : : item,
3268 : : "Invalid IPv6 item");
3269 : 0 : return -rte_errno;
3270 : : }
3271 : : break;
3272 : 0 : case RTE_FLOW_ITEM_TYPE_NVGRE:
3273 : 0 : nvgre_spec = item->spec;
3274 : 0 : nvgre_mask = item->mask;
3275 : : /* Check if NVGRE item is used to describe protocol.
3276 : : * If yes, both spec and mask should be NULL.
3277 : : * If no, both spec and mask shouldn't be NULL.
3278 : : */
3279 [ # # ]: 0 : if ((!nvgre_spec && nvgre_mask) ||
3280 : : (nvgre_spec && !nvgre_mask)) {
3281 : 0 : rte_flow_error_set(error, EINVAL,
3282 : : RTE_FLOW_ERROR_TYPE_ITEM,
3283 : : item,
3284 : : "Invalid NVGRE item");
3285 : 0 : return -rte_errno;
3286 : : }
3287 : :
3288 [ # # ]: 0 : if (nvgre_spec && nvgre_mask) {
3289 : : is_tni_masked =
3290 : 0 : !!memcmp(nvgre_mask->tni, tni_mask,
3291 : : RTE_DIM(tni_mask));
3292 [ # # ]: 0 : if (is_tni_masked) {
3293 : 0 : rte_flow_error_set(error, EINVAL,
3294 : : RTE_FLOW_ERROR_TYPE_ITEM,
3295 : : item,
3296 : : "Invalid TNI mask");
3297 : 0 : return -rte_errno;
3298 : : }
3299 [ # # ]: 0 : if (nvgre_mask->protocol &&
3300 : : nvgre_mask->protocol != 0xFFFF) {
3301 : 0 : rte_flow_error_set(error, EINVAL,
3302 : : RTE_FLOW_ERROR_TYPE_ITEM,
3303 : : item,
3304 : : "Invalid NVGRE item");
3305 : 0 : return -rte_errno;
3306 : : }
3307 [ # # # # ]: 0 : if (nvgre_mask->c_k_s_rsvd0_ver &&
3308 : : nvgre_mask->c_k_s_rsvd0_ver !=
3309 : : rte_cpu_to_be_16(0xFFFF)) {
3310 : 0 : rte_flow_error_set(error, EINVAL,
3311 : : RTE_FLOW_ERROR_TYPE_ITEM,
3312 : : item,
3313 : : "Invalid NVGRE item");
3314 : 0 : return -rte_errno;
3315 : : }
3316 [ # # ]: 0 : if (nvgre_spec->c_k_s_rsvd0_ver !=
3317 [ # # ]: 0 : rte_cpu_to_be_16(0x2000) &&
3318 : : nvgre_mask->c_k_s_rsvd0_ver) {
3319 : 0 : rte_flow_error_set(error, EINVAL,
3320 : : RTE_FLOW_ERROR_TYPE_ITEM,
3321 : : item,
3322 : : "Invalid NVGRE item");
3323 : 0 : return -rte_errno;
3324 : : }
3325 [ # # ]: 0 : if (nvgre_mask->protocol &&
3326 [ # # ]: 0 : nvgre_spec->protocol !=
3327 : : rte_cpu_to_be_16(0x6558)) {
3328 : 0 : rte_flow_error_set(error, EINVAL,
3329 : : RTE_FLOW_ERROR_TYPE_ITEM,
3330 : : item,
3331 : : "Invalid NVGRE item");
3332 : 0 : return -rte_errno;
3333 : : }
3334 : : memcpy(((uint8_t *)&tenant_id_be + 1),
3335 [ # # ]: 0 : nvgre_spec->tni, 3);
3336 : 0 : filter->tenant_id =
3337 [ # # ]: 0 : rte_be_to_cpu_32(tenant_id_be);
3338 : 0 : filter_type |= RTE_ETH_TUNNEL_FILTER_TENID;
3339 : : }
3340 : :
3341 : : nvgre_flag = 1;
3342 : : break;
3343 : : default:
3344 : : break;
3345 : : }
3346 : : }
3347 : :
3348 : : ret = i40e_check_tunnel_filter_type(filter_type);
3349 [ # # ]: 0 : if (ret < 0) {
3350 : 0 : rte_flow_error_set(error, EINVAL,
3351 : : RTE_FLOW_ERROR_TYPE_ITEM,
3352 : : NULL,
3353 : : "Invalid filter type");
3354 : 0 : return -rte_errno;
3355 : : }
3356 : 0 : filter->filter_type = filter_type;
3357 : :
3358 : 0 : filter->tunnel_type = I40E_TUNNEL_TYPE_NVGRE;
3359 : :
3360 : 0 : return 0;
3361 : : }
3362 : :
3363 : : static int
3364 : 0 : i40e_flow_parse_nvgre_filter(struct rte_eth_dev *dev,
3365 : : const struct rte_flow_item pattern[],
3366 : : const struct rte_flow_action actions[],
3367 : : struct rte_flow_error *error,
3368 : : struct i40e_filter_ctx *filter)
3369 : : {
3370 : 0 : struct i40e_tunnel_filter_conf *tunnel_filter = &filter->consistent_tunnel_filter;
3371 : : int ret;
3372 : :
3373 : 0 : ret = i40e_flow_parse_nvgre_pattern(dev, pattern,
3374 : : error, tunnel_filter);
3375 [ # # ]: 0 : if (ret)
3376 : : return ret;
3377 : :
3378 : 0 : ret = i40e_flow_parse_tunnel_action(dev, actions, error, tunnel_filter);
3379 [ # # ]: 0 : if (ret)
3380 : : return ret;
3381 : :
3382 : 0 : filter->type = RTE_ETH_FILTER_TUNNEL;
3383 : :
3384 : 0 : return ret;
3385 : : }
3386 : :
3387 : : /* 1. Last in item should be NULL as range is not supported.
3388 : : * 2. Supported filter types: MPLS label.
3389 : : * 3. Mask of fields which need to be matched should be
3390 : : * filled with 1.
3391 : : * 4. Mask of fields which needn't to be matched should be
3392 : : * filled with 0.
3393 : : */
3394 : : static int
3395 : 0 : i40e_flow_parse_mpls_pattern(__rte_unused struct rte_eth_dev *dev,
3396 : : const struct rte_flow_item *pattern,
3397 : : struct rte_flow_error *error,
3398 : : struct i40e_tunnel_filter_conf *filter)
3399 : : {
3400 : : const struct rte_flow_item *item = pattern;
3401 : : const struct rte_flow_item_mpls *mpls_spec;
3402 : : const struct rte_flow_item_mpls *mpls_mask;
3403 : : enum rte_flow_item_type item_type;
3404 : : bool is_mplsoudp = 0; /* 1 - MPLSoUDP, 0 - MPLSoGRE */
3405 : 0 : const uint8_t label_mask[3] = {0xFF, 0xFF, 0xF0};
3406 : 0 : uint32_t label_be = 0;
3407 : :
3408 [ # # ]: 0 : for (; item->type != RTE_FLOW_ITEM_TYPE_END; item++) {
3409 [ # # ]: 0 : if (item->last) {
3410 : 0 : rte_flow_error_set(error, EINVAL,
3411 : : RTE_FLOW_ERROR_TYPE_ITEM,
3412 : : item,
3413 : : "Not support range");
3414 : 0 : return -rte_errno;
3415 : : }
3416 : : item_type = item->type;
3417 [ # # # # : 0 : switch (item_type) {
# # # ]
3418 : 0 : case RTE_FLOW_ITEM_TYPE_ETH:
3419 [ # # # # ]: 0 : if (item->spec || item->mask) {
3420 : 0 : rte_flow_error_set(error, EINVAL,
3421 : : RTE_FLOW_ERROR_TYPE_ITEM,
3422 : : item,
3423 : : "Invalid ETH item");
3424 : 0 : return -rte_errno;
3425 : : }
3426 : : break;
3427 : 0 : case RTE_FLOW_ITEM_TYPE_IPV4:
3428 : 0 : filter->ip_type = I40E_TUNNEL_IPTYPE_IPV4;
3429 : : /* IPv4 is used to describe protocol,
3430 : : * spec and mask should be NULL.
3431 : : */
3432 [ # # # # ]: 0 : if (item->spec || item->mask) {
3433 : 0 : rte_flow_error_set(error, EINVAL,
3434 : : RTE_FLOW_ERROR_TYPE_ITEM,
3435 : : item,
3436 : : "Invalid IPv4 item");
3437 : 0 : return -rte_errno;
3438 : : }
3439 : : break;
3440 : 0 : case RTE_FLOW_ITEM_TYPE_IPV6:
3441 : 0 : filter->ip_type = I40E_TUNNEL_IPTYPE_IPV6;
3442 : : /* IPv6 is used to describe protocol,
3443 : : * spec and mask should be NULL.
3444 : : */
3445 [ # # # # ]: 0 : if (item->spec || item->mask) {
3446 : 0 : rte_flow_error_set(error, EINVAL,
3447 : : RTE_FLOW_ERROR_TYPE_ITEM,
3448 : : item,
3449 : : "Invalid IPv6 item");
3450 : 0 : return -rte_errno;
3451 : : }
3452 : : break;
3453 : 0 : case RTE_FLOW_ITEM_TYPE_UDP:
3454 : : /* UDP is used to describe protocol,
3455 : : * spec and mask should be NULL.
3456 : : */
3457 [ # # # # ]: 0 : if (item->spec || item->mask) {
3458 : 0 : rte_flow_error_set(error, EINVAL,
3459 : : RTE_FLOW_ERROR_TYPE_ITEM,
3460 : : item,
3461 : : "Invalid UDP item");
3462 : 0 : return -rte_errno;
3463 : : }
3464 : : is_mplsoudp = 1;
3465 : : break;
3466 : 0 : case RTE_FLOW_ITEM_TYPE_GRE:
3467 : : /* GRE is used to describe protocol,
3468 : : * spec and mask should be NULL.
3469 : : */
3470 [ # # # # ]: 0 : if (item->spec || item->mask) {
3471 : 0 : rte_flow_error_set(error, EINVAL,
3472 : : RTE_FLOW_ERROR_TYPE_ITEM,
3473 : : item,
3474 : : "Invalid GRE item");
3475 : 0 : return -rte_errno;
3476 : : }
3477 : : break;
3478 : 0 : case RTE_FLOW_ITEM_TYPE_MPLS:
3479 : 0 : mpls_spec = item->spec;
3480 : 0 : mpls_mask = item->mask;
3481 : :
3482 [ # # ]: 0 : if (!mpls_spec || !mpls_mask) {
3483 : 0 : rte_flow_error_set(error, EINVAL,
3484 : : RTE_FLOW_ERROR_TYPE_ITEM,
3485 : : item,
3486 : : "Invalid MPLS item");
3487 : 0 : return -rte_errno;
3488 : : }
3489 : :
3490 [ # # ]: 0 : if (memcmp(mpls_mask->label_tc_s, label_mask, 3)) {
3491 : 0 : rte_flow_error_set(error, EINVAL,
3492 : : RTE_FLOW_ERROR_TYPE_ITEM,
3493 : : item,
3494 : : "Invalid MPLS label mask");
3495 : 0 : return -rte_errno;
3496 : : }
3497 : : memcpy(((uint8_t *)&label_be + 1),
3498 [ # # ]: 0 : mpls_spec->label_tc_s, 3);
3499 [ # # ]: 0 : filter->tenant_id = rte_be_to_cpu_32(label_be) >> 4;
3500 : 0 : break;
3501 : : default:
3502 : : break;
3503 : : }
3504 : : }
3505 : :
3506 [ # # ]: 0 : if (is_mplsoudp)
3507 : 0 : filter->tunnel_type = I40E_TUNNEL_TYPE_MPLSoUDP;
3508 : : else
3509 : 0 : filter->tunnel_type = I40E_TUNNEL_TYPE_MPLSoGRE;
3510 : :
3511 : : return 0;
3512 : : }
3513 : :
3514 : : static int
3515 : 0 : i40e_flow_parse_mpls_filter(struct rte_eth_dev *dev,
3516 : : const struct rte_flow_item pattern[],
3517 : : const struct rte_flow_action actions[],
3518 : : struct rte_flow_error *error,
3519 : : struct i40e_filter_ctx *filter)
3520 : : {
3521 : 0 : struct i40e_tunnel_filter_conf *tunnel_filter = &filter->consistent_tunnel_filter;
3522 : : int ret;
3523 : :
3524 : 0 : ret = i40e_flow_parse_mpls_pattern(dev, pattern,
3525 : : error, tunnel_filter);
3526 [ # # ]: 0 : if (ret)
3527 : : return ret;
3528 : :
3529 : 0 : ret = i40e_flow_parse_tunnel_action(dev, actions, error, tunnel_filter);
3530 [ # # ]: 0 : if (ret)
3531 : : return ret;
3532 : :
3533 : 0 : filter->type = RTE_ETH_FILTER_TUNNEL;
3534 : :
3535 : 0 : return ret;
3536 : : }
3537 : :
3538 : : /* 1. Last in item should be NULL as range is not supported.
3539 : : * 2. Supported filter types: GTP TEID.
3540 : : * 3. Mask of fields which need to be matched should be
3541 : : * filled with 1.
3542 : : * 4. Mask of fields which needn't to be matched should be
3543 : : * filled with 0.
3544 : : * 5. GTP profile supports GTPv1 only.
3545 : : * 6. GTP-C response message ('source_port' = 2123) is not supported.
3546 : : */
3547 : : static int
3548 : 0 : i40e_flow_parse_gtp_pattern(struct rte_eth_dev *dev,
3549 : : const struct rte_flow_item *pattern,
3550 : : struct rte_flow_error *error,
3551 : : struct i40e_tunnel_filter_conf *filter)
3552 : : {
3553 : 0 : struct i40e_pf *pf = I40E_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3554 : : const struct rte_flow_item *item = pattern;
3555 : : const struct rte_flow_item_gtp *gtp_spec;
3556 : : const struct rte_flow_item_gtp *gtp_mask;
3557 : : enum rte_flow_item_type item_type;
3558 : :
3559 [ # # ]: 0 : if (!pf->gtp_support) {
3560 : 0 : rte_flow_error_set(error, EINVAL,
3561 : : RTE_FLOW_ERROR_TYPE_ITEM,
3562 : : item,
3563 : : "GTP is not supported by default.");
3564 : 0 : return -rte_errno;
3565 : : }
3566 : :
3567 [ # # ]: 0 : for (; item->type != RTE_FLOW_ITEM_TYPE_END; item++) {
3568 [ # # ]: 0 : if (item->last) {
3569 : 0 : rte_flow_error_set(error, EINVAL,
3570 : : RTE_FLOW_ERROR_TYPE_ITEM,
3571 : : item,
3572 : : "Not support range");
3573 : 0 : return -rte_errno;
3574 : : }
3575 : : item_type = item->type;
3576 [ # # # # : 0 : switch (item_type) {
# # ]
3577 : 0 : case RTE_FLOW_ITEM_TYPE_ETH:
3578 [ # # # # ]: 0 : if (item->spec || item->mask) {
3579 : 0 : rte_flow_error_set(error, EINVAL,
3580 : : RTE_FLOW_ERROR_TYPE_ITEM,
3581 : : item,
3582 : : "Invalid ETH item");
3583 : 0 : return -rte_errno;
3584 : : }
3585 : : break;
3586 : 0 : case RTE_FLOW_ITEM_TYPE_IPV4:
3587 : 0 : filter->ip_type = I40E_TUNNEL_IPTYPE_IPV4;
3588 : : /* IPv4 is used to describe protocol,
3589 : : * spec and mask should be NULL.
3590 : : */
3591 [ # # # # ]: 0 : if (item->spec || item->mask) {
3592 : 0 : rte_flow_error_set(error, EINVAL,
3593 : : RTE_FLOW_ERROR_TYPE_ITEM,
3594 : : item,
3595 : : "Invalid IPv4 item");
3596 : 0 : return -rte_errno;
3597 : : }
3598 : : break;
3599 : 0 : case RTE_FLOW_ITEM_TYPE_IPV6:
3600 : 0 : filter->ip_type = I40E_TUNNEL_IPTYPE_IPV6;
3601 : : /* IPv6 is used to describe protocol,
3602 : : * spec and mask should be NULL.
3603 : : */
3604 [ # # # # ]: 0 : if (item->spec || item->mask) {
3605 : 0 : rte_flow_error_set(error, EINVAL,
3606 : : RTE_FLOW_ERROR_TYPE_ITEM,
3607 : : item,
3608 : : "Invalid IPv6 item");
3609 : 0 : return -rte_errno;
3610 : : }
3611 : : break;
3612 : 0 : case RTE_FLOW_ITEM_TYPE_UDP:
3613 [ # # # # ]: 0 : if (item->spec || item->mask) {
3614 : 0 : rte_flow_error_set(error, EINVAL,
3615 : : RTE_FLOW_ERROR_TYPE_ITEM,
3616 : : item,
3617 : : "Invalid UDP item");
3618 : 0 : return -rte_errno;
3619 : : }
3620 : : break;
3621 : 0 : case RTE_FLOW_ITEM_TYPE_GTPC:
3622 : : case RTE_FLOW_ITEM_TYPE_GTPU:
3623 : 0 : gtp_spec = item->spec;
3624 : 0 : gtp_mask = item->mask;
3625 : :
3626 [ # # ]: 0 : if (!gtp_spec || !gtp_mask) {
3627 : 0 : rte_flow_error_set(error, EINVAL,
3628 : : RTE_FLOW_ERROR_TYPE_ITEM,
3629 : : item,
3630 : : "Invalid GTP item");
3631 : 0 : return -rte_errno;
3632 : : }
3633 : :
3634 : 0 : if (gtp_mask->hdr.gtp_hdr_info ||
3635 [ # # ]: 0 : gtp_mask->hdr.msg_type ||
3636 : 0 : gtp_mask->hdr.plen ||
3637 [ # # ]: 0 : gtp_mask->hdr.teid != UINT32_MAX) {
3638 : 0 : rte_flow_error_set(error, EINVAL,
3639 : : RTE_FLOW_ERROR_TYPE_ITEM,
3640 : : item,
3641 : : "Invalid GTP mask");
3642 : 0 : return -rte_errno;
3643 : : }
3644 : :
3645 [ # # ]: 0 : if (item_type == RTE_FLOW_ITEM_TYPE_GTPC)
3646 : 0 : filter->tunnel_type = I40E_TUNNEL_TYPE_GTPC;
3647 : : else if (item_type == RTE_FLOW_ITEM_TYPE_GTPU)
3648 : 0 : filter->tunnel_type = I40E_TUNNEL_TYPE_GTPU;
3649 : :
3650 [ # # ]: 0 : filter->tenant_id = rte_be_to_cpu_32(gtp_spec->hdr.teid);
3651 : :
3652 : 0 : break;
3653 : : default:
3654 : : break;
3655 : : }
3656 : : }
3657 : :
3658 : : return 0;
3659 : : }
3660 : :
3661 : : static int
3662 : 0 : i40e_flow_parse_gtp_filter(struct rte_eth_dev *dev,
3663 : : const struct rte_flow_item pattern[],
3664 : : const struct rte_flow_action actions[],
3665 : : struct rte_flow_error *error,
3666 : : struct i40e_filter_ctx *filter)
3667 : : {
3668 : 0 : struct i40e_tunnel_filter_conf *tunnel_filter = &filter->consistent_tunnel_filter;
3669 : : int ret;
3670 : :
3671 : 0 : ret = i40e_flow_parse_gtp_pattern(dev, pattern,
3672 : : error, tunnel_filter);
3673 [ # # ]: 0 : if (ret)
3674 : : return ret;
3675 : :
3676 : 0 : ret = i40e_flow_parse_tunnel_action(dev, actions, error, tunnel_filter);
3677 [ # # ]: 0 : if (ret)
3678 : : return ret;
3679 : :
3680 : 0 : filter->type = RTE_ETH_FILTER_TUNNEL;
3681 : :
3682 : 0 : return ret;
3683 : : }
3684 : :
3685 : : /* 1. Last in item should be NULL as range is not supported.
3686 : : * 2. Supported filter types: QINQ.
3687 : : * 3. Mask of fields which need to be matched should be
3688 : : * filled with 1.
3689 : : * 4. Mask of fields which needn't to be matched should be
3690 : : * filled with 0.
3691 : : */
3692 : : static int
3693 : 0 : i40e_flow_parse_qinq_pattern(__rte_unused struct rte_eth_dev *dev,
3694 : : const struct rte_flow_item *pattern,
3695 : : struct rte_flow_error *error,
3696 : : struct i40e_tunnel_filter_conf *filter)
3697 : : {
3698 : : const struct rte_flow_item *item = pattern;
3699 : : const struct rte_flow_item_vlan *vlan_spec = NULL;
3700 : : const struct rte_flow_item_vlan *vlan_mask = NULL;
3701 : : const struct rte_flow_item_vlan *i_vlan_spec = NULL;
3702 : : const struct rte_flow_item_vlan *i_vlan_mask = NULL;
3703 : : const struct rte_flow_item_vlan *o_vlan_spec = NULL;
3704 : : const struct rte_flow_item_vlan *o_vlan_mask = NULL;
3705 : :
3706 : : enum rte_flow_item_type item_type;
3707 : : bool vlan_flag = 0;
3708 : :
3709 [ # # ]: 0 : for (; item->type != RTE_FLOW_ITEM_TYPE_END; item++) {
3710 [ # # ]: 0 : if (item->last) {
3711 : 0 : rte_flow_error_set(error, EINVAL,
3712 : : RTE_FLOW_ERROR_TYPE_ITEM,
3713 : : item,
3714 : : "Not support range");
3715 : 0 : return -rte_errno;
3716 : : }
3717 : : item_type = item->type;
3718 [ # # # ]: 0 : switch (item_type) {
3719 : 0 : case RTE_FLOW_ITEM_TYPE_ETH:
3720 [ # # # # ]: 0 : if (item->spec || item->mask) {
3721 : 0 : rte_flow_error_set(error, EINVAL,
3722 : : RTE_FLOW_ERROR_TYPE_ITEM,
3723 : : item,
3724 : : "Invalid ETH item");
3725 : 0 : return -rte_errno;
3726 : : }
3727 : : break;
3728 : 0 : case RTE_FLOW_ITEM_TYPE_VLAN:
3729 : 0 : vlan_spec = item->spec;
3730 : 0 : vlan_mask = item->mask;
3731 : :
3732 [ # # ]: 0 : if (!(vlan_spec && vlan_mask) ||
3733 [ # # ]: 0 : vlan_mask->hdr.eth_proto) {
3734 : 0 : rte_flow_error_set(error, EINVAL,
3735 : : RTE_FLOW_ERROR_TYPE_ITEM,
3736 : : item,
3737 : : "Invalid vlan item");
3738 : 0 : return -rte_errno;
3739 : : }
3740 : :
3741 [ # # ]: 0 : if (!vlan_flag) {
3742 : : o_vlan_spec = vlan_spec;
3743 : : o_vlan_mask = vlan_mask;
3744 : : vlan_flag = 1;
3745 : : } else {
3746 : : i_vlan_spec = vlan_spec;
3747 : : i_vlan_mask = vlan_mask;
3748 : : vlan_flag = 0;
3749 : : }
3750 : : break;
3751 : :
3752 : : default:
3753 : : break;
3754 : : }
3755 : : }
3756 : :
3757 : : /* Get filter specification */
3758 [ # # ]: 0 : if (o_vlan_mask != NULL && i_vlan_mask != NULL) {
3759 [ # # ]: 0 : filter->outer_vlan = rte_be_to_cpu_16(o_vlan_spec->hdr.vlan_tci);
3760 [ # # ]: 0 : filter->inner_vlan = rte_be_to_cpu_16(i_vlan_spec->hdr.vlan_tci);
3761 : : } else {
3762 : 0 : rte_flow_error_set(error, EINVAL,
3763 : : RTE_FLOW_ERROR_TYPE_ITEM,
3764 : : NULL,
3765 : : "Invalid filter type");
3766 : 0 : return -rte_errno;
3767 : : }
3768 : :
3769 : 0 : filter->tunnel_type = I40E_TUNNEL_TYPE_QINQ;
3770 : 0 : return 0;
3771 : : }
3772 : :
3773 : : static int
3774 : 0 : i40e_flow_parse_qinq_filter(struct rte_eth_dev *dev,
3775 : : const struct rte_flow_item pattern[],
3776 : : const struct rte_flow_action actions[],
3777 : : struct rte_flow_error *error,
3778 : : struct i40e_filter_ctx *filter)
3779 : : {
3780 : 0 : struct i40e_tunnel_filter_conf *tunnel_filter = &filter->consistent_tunnel_filter;
3781 : : int ret;
3782 : :
3783 : 0 : ret = i40e_flow_parse_qinq_pattern(dev, pattern,
3784 : : error, tunnel_filter);
3785 [ # # ]: 0 : if (ret)
3786 : : return ret;
3787 : :
3788 : 0 : ret = i40e_flow_parse_tunnel_action(dev, actions, error, tunnel_filter);
3789 [ # # ]: 0 : if (ret)
3790 : : return ret;
3791 : :
3792 : 0 : filter->type = RTE_ETH_FILTER_TUNNEL;
3793 : :
3794 : 0 : return ret;
3795 : : }
3796 : :
3797 : : static int
3798 : 0 : i40e_flow_check(struct rte_eth_dev *dev,
3799 : : const struct rte_flow_attr *attr,
3800 : : const struct rte_flow_item pattern[],
3801 : : const struct rte_flow_action actions[],
3802 : : struct i40e_filter_ctx *filter_ctx,
3803 : : struct rte_flow_error *error)
3804 : : {
3805 : : struct rte_flow_item *items; /* internal pattern w/o VOID items */
3806 : : parse_filter_t parse_filter;
3807 : : uint32_t item_num = 0; /* non-void item number of pattern*/
3808 : 0 : uint32_t i = 0;
3809 : : bool flag = false;
3810 : : int ret;
3811 : :
3812 : 0 : ret = ci_flow_check_attr(attr, NULL, error);
3813 [ # # ]: 0 : if (ret) {
3814 : : return ret;
3815 : : }
3816 : : /* action and pattern validation will happen in each respective engine */
3817 : :
3818 [ # # ]: 0 : if (!pattern) {
3819 : 0 : rte_flow_error_set(error, EINVAL, RTE_FLOW_ERROR_TYPE_ITEM_NUM,
3820 : : NULL, "NULL pattern.");
3821 : 0 : return -rte_errno;
3822 : : }
3823 : :
3824 [ # # ]: 0 : if (!actions) {
3825 : 0 : rte_flow_error_set(error, EINVAL,
3826 : : RTE_FLOW_ERROR_TYPE_ACTION_NUM,
3827 : : NULL, "NULL action.");
3828 : 0 : return -rte_errno;
3829 : : }
3830 : :
3831 : : /* try parsing as RSS */
3832 : 0 : filter_ctx->type = RTE_ETH_FILTER_HASH;
3833 : 0 : ret = i40e_hash_parse(dev, pattern, actions, &filter_ctx->rss_conf, error);
3834 [ # # ]: 0 : if (!ret)
3835 : : return ret;
3836 : :
3837 : : i = 0;
3838 : : /* Get the non-void item number of pattern */
3839 [ # # ]: 0 : while ((pattern + i)->type != RTE_FLOW_ITEM_TYPE_END) {
3840 [ # # ]: 0 : if ((pattern + i)->type != RTE_FLOW_ITEM_TYPE_VOID)
3841 : 0 : item_num++;
3842 : 0 : i++;
3843 : : }
3844 : 0 : item_num++;
3845 : 0 : items = calloc(item_num, sizeof(struct rte_flow_item));
3846 [ # # ]: 0 : if (items == NULL) {
3847 : 0 : rte_flow_error_set(error, ENOMEM,
3848 : : RTE_FLOW_ERROR_TYPE_ITEM_NUM,
3849 : : NULL,
3850 : : "No memory for PMD internal items.");
3851 : 0 : return -ENOMEM;
3852 : : }
3853 : :
3854 : 0 : i40e_pattern_skip_void_item(items, pattern);
3855 : :
3856 : 0 : i = 0;
3857 : : ret = I40E_NOT_SUPPORTED;
3858 : : do {
3859 : 0 : parse_filter = i40e_find_parse_filter_func(items, &i);
3860 [ # # ]: 0 : if (!parse_filter && !flag) {
3861 : 0 : rte_flow_error_set(error, EINVAL,
3862 : : RTE_FLOW_ERROR_TYPE_ITEM,
3863 : : pattern, "Unsupported pattern");
3864 : :
3865 : 0 : free(items);
3866 : 0 : return -rte_errno;
3867 : : }
3868 : :
3869 [ # # ]: 0 : if (parse_filter)
3870 : 0 : ret = parse_filter(dev, items, actions, error, filter_ctx);
3871 : :
3872 : : flag = true;
3873 [ # # # # ]: 0 : } while ((ret < 0) && (i < RTE_DIM(i40e_supported_patterns)));
3874 : :
3875 : 0 : free(items);
3876 : :
3877 : 0 : return ret;
3878 : : }
3879 : :
3880 : : static int
3881 : 0 : i40e_flow_validate(struct rte_eth_dev *dev,
3882 : : const struct rte_flow_attr *attr,
3883 : : const struct rte_flow_item pattern[],
3884 : : const struct rte_flow_action actions[],
3885 : : struct rte_flow_error *error)
3886 : : {
3887 : : /* creates dummy context */
3888 : 0 : struct i40e_filter_ctx filter_ctx = {0};
3889 : :
3890 : 0 : return i40e_flow_check(dev, attr, pattern, actions, &filter_ctx, error);
3891 : : }
3892 : :
3893 : : static struct rte_flow *
3894 : 0 : i40e_flow_create(struct rte_eth_dev *dev,
3895 : : const struct rte_flow_attr *attr,
3896 : : const struct rte_flow_item pattern[],
3897 : : const struct rte_flow_action actions[],
3898 : : struct rte_flow_error *error)
3899 : : {
3900 : 0 : struct i40e_pf *pf = I40E_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3901 : 0 : struct i40e_filter_ctx filter_ctx = {0};
3902 : : struct rte_flow *flow = NULL;
3903 : 0 : struct i40e_fdir_info *fdir_info = &pf->fdir;
3904 : : int ret;
3905 : :
3906 : 0 : ret = i40e_flow_check(dev, attr, pattern, actions, &filter_ctx, error);
3907 [ # # ]: 0 : if (ret < 0)
3908 : : return NULL;
3909 : :
3910 [ # # ]: 0 : if (filter_ctx.type == RTE_ETH_FILTER_FDIR) {
3911 : : /* if this is the first time we're creating an fdir flow */
3912 [ # # ]: 0 : if (pf->fdir.fdir_vsi == NULL) {
3913 : 0 : ret = i40e_fdir_setup(pf);
3914 [ # # ]: 0 : if (ret != I40E_SUCCESS) {
3915 : 0 : rte_flow_error_set(error, ENOTSUP,
3916 : : RTE_FLOW_ERROR_TYPE_HANDLE,
3917 : : NULL, "Failed to setup fdir.");
3918 : 0 : return NULL;
3919 : : }
3920 : 0 : ret = i40e_fdir_configure(dev);
3921 [ # # ]: 0 : if (ret < 0) {
3922 : 0 : rte_flow_error_set(error, ENOTSUP,
3923 : : RTE_FLOW_ERROR_TYPE_HANDLE,
3924 : : NULL, "Failed to configure fdir.");
3925 : 0 : i40e_fdir_teardown(pf);
3926 : 0 : return NULL;
3927 : : }
3928 : : }
3929 : : /* If create the first fdir rule, enable fdir check for rx queues */
3930 [ # # ]: 0 : if (TAILQ_EMPTY(&pf->fdir.fdir_list))
3931 : 0 : i40e_fdir_rx_proc_enable(dev, 1);
3932 : :
3933 : 0 : flow = i40e_fdir_entry_pool_get(fdir_info);
3934 [ # # ]: 0 : if (flow == NULL) {
3935 : 0 : rte_flow_error_set(error, ENOBUFS,
3936 : : RTE_FLOW_ERROR_TYPE_HANDLE, NULL,
3937 : : "Fdir space full");
3938 : :
3939 : 0 : return flow;
3940 : : }
3941 : : } else {
3942 : 0 : flow = rte_zmalloc("i40e_flow", sizeof(struct rte_flow), 0);
3943 [ # # ]: 0 : if (!flow) {
3944 : 0 : rte_flow_error_set(error, ENOMEM,
3945 : : RTE_FLOW_ERROR_TYPE_HANDLE, NULL,
3946 : : "Failed to allocate memory");
3947 : 0 : return flow;
3948 : : }
3949 : : }
3950 : :
3951 [ # # # # : 0 : switch (filter_ctx.type) {
# ]
3952 : 0 : case RTE_ETH_FILTER_ETHERTYPE:
3953 : 0 : ret = i40e_ethertype_filter_set(pf, &filter_ctx.ethertype_filter, 1);
3954 [ # # ]: 0 : if (ret)
3955 : 0 : goto free_flow;
3956 : 0 : flow->rule = TAILQ_LAST(&pf->ethertype.ethertype_list,
3957 : : i40e_ethertype_filter_list);
3958 : 0 : break;
3959 : 0 : case RTE_ETH_FILTER_FDIR:
3960 : 0 : ret = i40e_flow_add_del_fdir_filter(dev, &filter_ctx.fdir_filter, 1);
3961 [ # # ]: 0 : if (ret)
3962 : 0 : goto free_flow;
3963 : 0 : flow->rule = TAILQ_LAST(&pf->fdir.fdir_list,
3964 : : i40e_fdir_filter_list);
3965 : 0 : break;
3966 : 0 : case RTE_ETH_FILTER_TUNNEL:
3967 : 0 : ret = i40e_dev_consistent_tunnel_filter_set(pf,
3968 : : &filter_ctx.consistent_tunnel_filter, 1);
3969 [ # # ]: 0 : if (ret)
3970 : 0 : goto free_flow;
3971 : 0 : flow->rule = TAILQ_LAST(&pf->tunnel.tunnel_list,
3972 : : i40e_tunnel_filter_list);
3973 : 0 : break;
3974 : 0 : case RTE_ETH_FILTER_HASH:
3975 : 0 : ret = i40e_hash_filter_create(pf, &filter_ctx.rss_conf);
3976 [ # # ]: 0 : if (ret)
3977 : 0 : goto free_flow;
3978 : 0 : flow->rule = TAILQ_LAST(&pf->rss_config_list,
3979 : : i40e_rss_conf_list);
3980 : 0 : break;
3981 : 0 : default:
3982 : 0 : goto free_flow;
3983 : : }
3984 : :
3985 : 0 : flow->filter_type = filter_ctx.type;
3986 : 0 : TAILQ_INSERT_TAIL(&pf->flow_list, flow, node);
3987 : 0 : return flow;
3988 : :
3989 : 0 : free_flow:
3990 : 0 : rte_flow_error_set(error, -ret,
3991 : : RTE_FLOW_ERROR_TYPE_HANDLE, NULL,
3992 : : "Failed to create flow.");
3993 : :
3994 [ # # ]: 0 : if (filter_ctx.type != RTE_ETH_FILTER_FDIR)
3995 : 0 : rte_free(flow);
3996 : : else
3997 : 0 : i40e_fdir_entry_pool_put(fdir_info, flow);
3998 : :
3999 : : return NULL;
4000 : : }
4001 : :
4002 : : static int
4003 : 0 : i40e_flow_destroy(struct rte_eth_dev *dev,
4004 : : struct rte_flow *flow,
4005 : : struct rte_flow_error *error)
4006 : : {
4007 : 0 : struct i40e_pf *pf = I40E_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4008 : 0 : enum rte_filter_type filter_type = flow->filter_type;
4009 : 0 : struct i40e_fdir_info *fdir_info = &pf->fdir;
4010 : : int ret = 0;
4011 : :
4012 [ # # # # : 0 : switch (filter_type) {
# ]
4013 : 0 : case RTE_ETH_FILTER_ETHERTYPE:
4014 : 0 : ret = i40e_flow_destroy_ethertype_filter(pf,
4015 : 0 : (struct i40e_ethertype_filter *)flow->rule);
4016 : 0 : break;
4017 : 0 : case RTE_ETH_FILTER_TUNNEL:
4018 : 0 : ret = i40e_flow_destroy_tunnel_filter(pf,
4019 : 0 : (struct i40e_tunnel_filter *)flow->rule);
4020 : 0 : break;
4021 : 0 : case RTE_ETH_FILTER_FDIR:
4022 : 0 : ret = i40e_flow_add_del_fdir_filter(dev,
4023 : 0 : &((struct i40e_fdir_filter *)flow->rule)->fdir,
4024 : : 0);
4025 : :
4026 : : /* If the last flow is destroyed, disable fdir. */
4027 [ # # # # ]: 0 : if (!ret && TAILQ_EMPTY(&pf->fdir.fdir_list)) {
4028 : 0 : i40e_fdir_rx_proc_enable(dev, 0);
4029 : : }
4030 : : break;
4031 : 0 : case RTE_ETH_FILTER_HASH:
4032 : 0 : ret = i40e_hash_filter_destroy(pf, flow->rule);
4033 : 0 : break;
4034 : 0 : default:
4035 : 0 : PMD_DRV_LOG(WARNING, "Filter type (%d) not supported",
4036 : : filter_type);
4037 : : ret = -EINVAL;
4038 : : break;
4039 : : }
4040 : :
4041 [ # # ]: 0 : if (!ret) {
4042 [ # # ]: 0 : TAILQ_REMOVE(&pf->flow_list, flow, node);
4043 [ # # ]: 0 : if (filter_type == RTE_ETH_FILTER_FDIR)
4044 : 0 : i40e_fdir_entry_pool_put(fdir_info, flow);
4045 : : else
4046 : 0 : rte_free(flow);
4047 : :
4048 : : } else
4049 : 0 : rte_flow_error_set(error, -ret,
4050 : : RTE_FLOW_ERROR_TYPE_HANDLE, NULL,
4051 : : "Failed to destroy flow.");
4052 : :
4053 : 0 : return ret;
4054 : : }
4055 : :
4056 : : static int
4057 : 0 : i40e_flow_destroy_ethertype_filter(struct i40e_pf *pf,
4058 : : struct i40e_ethertype_filter *filter)
4059 : : {
4060 : 0 : struct i40e_hw *hw = I40E_PF_TO_HW(pf);
4061 : 0 : struct i40e_ethertype_rule *ethertype_rule = &pf->ethertype;
4062 : : struct i40e_ethertype_filter *node;
4063 : : struct i40e_control_filter_stats stats;
4064 : : uint16_t flags = 0;
4065 : : int ret = 0;
4066 : :
4067 [ # # ]: 0 : if (!(filter->flags & RTE_ETHTYPE_FLAGS_MAC))
4068 : : flags |= I40E_AQC_ADD_CONTROL_PACKET_FLAGS_IGNORE_MAC;
4069 [ # # ]: 0 : if (filter->flags & RTE_ETHTYPE_FLAGS_DROP)
4070 : 0 : flags |= I40E_AQC_ADD_CONTROL_PACKET_FLAGS_DROP;
4071 : 0 : flags |= I40E_AQC_ADD_CONTROL_PACKET_FLAGS_TO_QUEUE;
4072 : :
4073 : : memset(&stats, 0, sizeof(stats));
4074 : 0 : ret = i40e_aq_add_rem_control_packet_filter(hw,
4075 : 0 : filter->input.mac_addr.addr_bytes,
4076 : 0 : filter->input.ether_type,
4077 : 0 : flags, pf->main_vsi->seid,
4078 : 0 : filter->queue, 0, &stats, NULL);
4079 [ # # ]: 0 : if (ret < 0)
4080 : : return ret;
4081 : :
4082 : 0 : node = i40e_sw_ethertype_filter_lookup(ethertype_rule, &filter->input);
4083 [ # # ]: 0 : if (!node)
4084 : : return -EINVAL;
4085 : :
4086 : 0 : ret = i40e_sw_ethertype_filter_del(pf, &node->input);
4087 : :
4088 : 0 : return ret;
4089 : : }
4090 : :
4091 : : static int
4092 : 0 : i40e_flow_destroy_tunnel_filter(struct i40e_pf *pf,
4093 : : struct i40e_tunnel_filter *filter)
4094 : : {
4095 : 0 : struct i40e_hw *hw = I40E_PF_TO_HW(pf);
4096 : : struct i40e_vsi *vsi;
4097 : : struct i40e_pf_vf *vf;
4098 : : struct i40e_aqc_cloud_filters_element_bb cld_filter;
4099 [ # # ]: 0 : struct i40e_tunnel_rule *tunnel_rule = &pf->tunnel;
4100 : : struct i40e_tunnel_filter *node;
4101 : : bool big_buffer = 0;
4102 : : int ret = 0;
4103 : :
4104 : : memset(&cld_filter, 0, sizeof(cld_filter));
4105 : : rte_ether_addr_copy((struct rte_ether_addr *)&filter->input.outer_mac,
4106 : : (struct rte_ether_addr *)&cld_filter.element.outer_mac);
4107 : : rte_ether_addr_copy((struct rte_ether_addr *)&filter->input.inner_mac,
4108 : : (struct rte_ether_addr *)&cld_filter.element.inner_mac);
4109 : 0 : cld_filter.element.inner_vlan = filter->input.inner_vlan;
4110 : 0 : cld_filter.element.flags = filter->input.flags;
4111 : 0 : cld_filter.element.tenant_id = filter->input.tenant_id;
4112 : 0 : cld_filter.element.queue_number = filter->queue;
4113 : : memcpy(cld_filter.general_fields,
4114 [ # # ]: 0 : filter->input.general_fields,
4115 : : sizeof(cld_filter.general_fields));
4116 : :
4117 [ # # ]: 0 : if (!filter->is_to_vf)
4118 : 0 : vsi = pf->main_vsi;
4119 : : else {
4120 : 0 : vf = &pf->vfs[filter->vf_id];
4121 : 0 : vsi = vf->vsi;
4122 : : }
4123 : :
4124 [ # # ]: 0 : if (((filter->input.flags & I40E_AQC_ADD_CLOUD_FILTER_0X11) ==
4125 [ # # ]: 0 : I40E_AQC_ADD_CLOUD_FILTER_0X11) ||
4126 : : ((filter->input.flags & I40E_AQC_ADD_CLOUD_FILTER_0X12) ==
4127 [ # # ]: 0 : I40E_AQC_ADD_CLOUD_FILTER_0X12) ||
4128 : : ((filter->input.flags & I40E_AQC_ADD_CLOUD_FILTER_0X10) ==
4129 : : I40E_AQC_ADD_CLOUD_FILTER_0X10))
4130 : : big_buffer = 1;
4131 : :
4132 : : if (big_buffer)
4133 : 0 : ret = i40e_aq_rem_cloud_filters_bb(hw, vsi->seid,
4134 : : &cld_filter, 1);
4135 : : else
4136 : 0 : ret = i40e_aq_rem_cloud_filters(hw, vsi->seid,
4137 : : &cld_filter.element, 1);
4138 [ # # ]: 0 : if (ret < 0)
4139 : : return -ENOTSUP;
4140 : :
4141 : 0 : node = i40e_sw_tunnel_filter_lookup(tunnel_rule, &filter->input);
4142 [ # # ]: 0 : if (!node)
4143 : : return -EINVAL;
4144 : :
4145 : 0 : ret = i40e_sw_tunnel_filter_del(pf, &node->input);
4146 : :
4147 : 0 : return ret;
4148 : : }
4149 : :
4150 : : static int
4151 : 0 : i40e_flow_flush(struct rte_eth_dev *dev, struct rte_flow_error *error)
4152 : : {
4153 : 0 : struct i40e_pf *pf = I40E_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4154 : : int ret;
4155 : :
4156 : 0 : ret = i40e_flow_flush_fdir_filter(pf);
4157 [ # # ]: 0 : if (ret) {
4158 : 0 : rte_flow_error_set(error, -ret,
4159 : : RTE_FLOW_ERROR_TYPE_HANDLE, NULL,
4160 : : "Failed to flush FDIR flows.");
4161 : 0 : return -rte_errno;
4162 : : }
4163 : :
4164 : 0 : ret = i40e_flow_flush_ethertype_filter(pf);
4165 [ # # ]: 0 : if (ret) {
4166 : 0 : rte_flow_error_set(error, -ret,
4167 : : RTE_FLOW_ERROR_TYPE_HANDLE, NULL,
4168 : : "Failed to ethertype flush flows.");
4169 : 0 : return -rte_errno;
4170 : : }
4171 : :
4172 : 0 : ret = i40e_flow_flush_tunnel_filter(pf);
4173 [ # # ]: 0 : if (ret) {
4174 : 0 : rte_flow_error_set(error, -ret,
4175 : : RTE_FLOW_ERROR_TYPE_HANDLE, NULL,
4176 : : "Failed to flush tunnel flows.");
4177 : 0 : return -rte_errno;
4178 : : }
4179 : :
4180 : 0 : ret = i40e_hash_filter_flush(pf);
4181 [ # # ]: 0 : if (ret)
4182 : 0 : rte_flow_error_set(error, -ret,
4183 : : RTE_FLOW_ERROR_TYPE_HANDLE, NULL,
4184 : : "Failed to flush RSS flows.");
4185 : : return ret;
4186 : : }
4187 : :
4188 : : static int
4189 : 0 : i40e_flow_flush_fdir_filter(struct i40e_pf *pf)
4190 : : {
4191 : 0 : struct rte_eth_dev *dev = &rte_eth_devices[pf->dev_data->port_id];
4192 : : struct i40e_fdir_info *fdir_info = &pf->fdir;
4193 : : struct i40e_fdir_filter *fdir_filter;
4194 : : enum i40e_filter_pctype pctype;
4195 : : struct rte_flow *flow;
4196 : : void *temp;
4197 : : int ret;
4198 : : uint32_t i = 0;
4199 : :
4200 : 0 : ret = i40e_fdir_flush(dev);
4201 [ # # ]: 0 : if (!ret) {
4202 : : /* Delete FDIR filters in FDIR list. */
4203 [ # # ]: 0 : while ((fdir_filter = TAILQ_FIRST(&fdir_info->fdir_list))) {
4204 : 0 : ret = i40e_sw_fdir_filter_del(pf,
4205 : : &fdir_filter->fdir.input);
4206 [ # # ]: 0 : if (ret < 0)
4207 : 0 : return ret;
4208 : : }
4209 : :
4210 : : /* Delete FDIR flows in flow list. */
4211 [ # # ]: 0 : RTE_TAILQ_FOREACH_SAFE(flow, &pf->flow_list, node, temp) {
4212 [ # # ]: 0 : if (flow->filter_type == RTE_ETH_FILTER_FDIR) {
4213 [ # # ]: 0 : TAILQ_REMOVE(&pf->flow_list, flow, node);
4214 : : }
4215 : : }
4216 : :
4217 : : /* reset bitmap */
4218 : 0 : rte_bitmap_reset(fdir_info->fdir_flow_pool.bitmap);
4219 [ # # ]: 0 : for (i = 0; i < fdir_info->fdir_space_size; i++) {
4220 : 0 : fdir_info->fdir_flow_pool.pool[i].idx = i;
4221 : 0 : rte_bitmap_set(fdir_info->fdir_flow_pool.bitmap, i);
4222 : : }
4223 : :
4224 : 0 : fdir_info->fdir_actual_cnt = 0;
4225 : 0 : fdir_info->fdir_guarantee_free_space =
4226 : 0 : fdir_info->fdir_guarantee_total_space;
4227 : 0 : memset(fdir_info->fdir_filter_array,
4228 : : 0,
4229 : : sizeof(struct i40e_fdir_filter) *
4230 : : I40E_MAX_FDIR_FILTER_NUM);
4231 : :
4232 : 0 : for (pctype = I40E_FILTER_PCTYPE_NONF_IPV4_UDP;
4233 [ # # ]: 0 : pctype <= I40E_FILTER_PCTYPE_L2_PAYLOAD; pctype++) {
4234 : 0 : pf->fdir.flow_count[pctype] = 0;
4235 : 0 : pf->fdir.flex_mask_flag[pctype] = 0;
4236 : : }
4237 : :
4238 [ # # ]: 0 : for (i = 0; i < I40E_MAX_FLXPLD_LAYER; i++)
4239 : 0 : pf->fdir.flex_pit_flag[i] = 0;
4240 : :
4241 : : /* Disable FDIR processing as all FDIR rules are now flushed */
4242 : 0 : i40e_fdir_rx_proc_enable(dev, 0);
4243 : : }
4244 : :
4245 : : return ret;
4246 : : }
4247 : :
4248 : : /* Flush all ethertype filters */
4249 : : static int
4250 : 0 : i40e_flow_flush_ethertype_filter(struct i40e_pf *pf)
4251 : : {
4252 : : struct i40e_ethertype_filter_list
4253 : : *ethertype_list = &pf->ethertype.ethertype_list;
4254 : : struct i40e_ethertype_filter *filter;
4255 : : struct rte_flow *flow;
4256 : : void *temp;
4257 : : int ret = 0;
4258 : :
4259 [ # # ]: 0 : while ((filter = TAILQ_FIRST(ethertype_list))) {
4260 : 0 : ret = i40e_flow_destroy_ethertype_filter(pf, filter);
4261 [ # # ]: 0 : if (ret)
4262 : 0 : return ret;
4263 : : }
4264 : :
4265 : : /* Delete ethertype flows in flow list. */
4266 [ # # ]: 0 : RTE_TAILQ_FOREACH_SAFE(flow, &pf->flow_list, node, temp) {
4267 [ # # ]: 0 : if (flow->filter_type == RTE_ETH_FILTER_ETHERTYPE) {
4268 [ # # ]: 0 : TAILQ_REMOVE(&pf->flow_list, flow, node);
4269 : 0 : rte_free(flow);
4270 : : }
4271 : : }
4272 : :
4273 : : return ret;
4274 : : }
4275 : :
4276 : : /* Flush all tunnel filters */
4277 : : static int
4278 : 0 : i40e_flow_flush_tunnel_filter(struct i40e_pf *pf)
4279 : : {
4280 : : struct i40e_tunnel_filter_list
4281 : : *tunnel_list = &pf->tunnel.tunnel_list;
4282 : : struct i40e_tunnel_filter *filter;
4283 : : struct rte_flow *flow;
4284 : : void *temp;
4285 : : int ret = 0;
4286 : :
4287 [ # # ]: 0 : while ((filter = TAILQ_FIRST(tunnel_list))) {
4288 : 0 : ret = i40e_flow_destroy_tunnel_filter(pf, filter);
4289 [ # # ]: 0 : if (ret)
4290 : 0 : return ret;
4291 : : }
4292 : :
4293 : : /* Delete tunnel flows in flow list. */
4294 [ # # ]: 0 : RTE_TAILQ_FOREACH_SAFE(flow, &pf->flow_list, node, temp) {
4295 [ # # ]: 0 : if (flow->filter_type == RTE_ETH_FILTER_TUNNEL) {
4296 [ # # ]: 0 : TAILQ_REMOVE(&pf->flow_list, flow, node);
4297 : 0 : rte_free(flow);
4298 : : }
4299 : : }
4300 : :
4301 : : return ret;
4302 : : }
4303 : :
4304 : : static int
4305 : 0 : i40e_flow_query(struct rte_eth_dev *dev __rte_unused,
4306 : : struct rte_flow *flow,
4307 : : const struct rte_flow_action *actions,
4308 : : void *data, struct rte_flow_error *error)
4309 : : {
4310 : 0 : struct i40e_rss_filter *rss_rule = (struct i40e_rss_filter *)flow->rule;
4311 : 0 : enum rte_filter_type filter_type = flow->filter_type;
4312 : : struct rte_flow_action_rss *rss_conf = data;
4313 : :
4314 [ # # ]: 0 : if (!rss_rule) {
4315 : 0 : rte_flow_error_set(error, EINVAL,
4316 : : RTE_FLOW_ERROR_TYPE_HANDLE,
4317 : : NULL, "Invalid rule");
4318 : 0 : return -rte_errno;
4319 : : }
4320 : :
4321 [ # # ]: 0 : for (; actions->type != RTE_FLOW_ACTION_TYPE_END; actions++) {
4322 [ # # # ]: 0 : switch (actions->type) {
4323 : : case RTE_FLOW_ACTION_TYPE_VOID:
4324 : : break;
4325 : 0 : case RTE_FLOW_ACTION_TYPE_RSS:
4326 [ # # ]: 0 : if (filter_type != RTE_ETH_FILTER_HASH) {
4327 : 0 : rte_flow_error_set(error, ENOTSUP,
4328 : : RTE_FLOW_ERROR_TYPE_ACTION,
4329 : : actions,
4330 : : "action not supported");
4331 : 0 : return -rte_errno;
4332 : : }
4333 : : memcpy(rss_conf,
4334 : 0 : &rss_rule->rss_filter_info.conf,
4335 : : sizeof(struct rte_flow_action_rss));
4336 : : break;
4337 : 0 : default:
4338 : 0 : return rte_flow_error_set(error, ENOTSUP,
4339 : : RTE_FLOW_ERROR_TYPE_ACTION,
4340 : : actions,
4341 : : "action not supported");
4342 : : }
4343 : : }
4344 : :
4345 : : return 0;
4346 : : }
|
