Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(c) 2014-2023 Broadcom
3 : : * All rights reserved.
4 : : */
5 : :
6 : : #include <inttypes.h>
7 : : #include <stdbool.h>
8 : :
9 : : #include <rte_bitmap.h>
10 : : #include <rte_byteorder.h>
11 : : #include <rte_malloc.h>
12 : : #include <rte_memory.h>
13 : : #include <rte_alarm.h>
14 : :
15 : : #include "bnxt.h"
16 : : #include "bnxt_reps.h"
17 : : #include "bnxt_ring.h"
18 : : #include "bnxt_rxr.h"
19 : : #include "bnxt_rxq.h"
20 : : #include "hsi_struct_def_dpdk.h"
21 : : #include "bnxt_hwrm.h"
22 : : #include "bnxt_tf_common.h"
23 : : #include "ulp_mark_mgr.h"
24 : :
25 : : /*
26 : : * RX Ring handling
27 : : */
28 : :
29 : : static inline struct rte_mbuf *__bnxt_alloc_rx_data(struct rte_mempool *mb)
30 : : {
31 : : struct rte_mbuf *data;
32 : :
33 : 0 : data = rte_mbuf_raw_alloc(mb);
34 : :
35 : : return data;
36 : : }
37 : :
38 : 0 : static inline int bnxt_alloc_rx_data(struct bnxt_rx_queue *rxq,
39 : : struct bnxt_rx_ring_info *rxr,
40 : : uint16_t raw_prod)
41 : : {
42 : 0 : uint16_t prod = RING_IDX(rxr->rx_ring_struct, raw_prod);
43 : : struct rx_prod_pkt_bd *rxbd;
44 : : struct rte_mbuf **rx_buf;
45 : : struct rte_mbuf *mbuf;
46 : :
47 : 0 : rxbd = &rxr->rx_desc_ring[prod];
48 : 0 : rx_buf = &rxr->rx_buf_ring[prod];
49 : 0 : mbuf = __bnxt_alloc_rx_data(rxq->mb_pool);
50 [ # # ]: 0 : if (!mbuf) {
51 : 0 : rte_atomic_fetch_add_explicit(&rxq->rx_mbuf_alloc_fail, 1,
52 : : rte_memory_order_relaxed);
53 : : /* If buff has failed already, setting this again won't hurt */
54 : 0 : rxq->need_realloc = 1;
55 : 0 : return -ENOMEM;
56 : : }
57 : :
58 : 0 : *rx_buf = mbuf;
59 : 0 : mbuf->data_off = RTE_PKTMBUF_HEADROOM;
60 : :
61 : 0 : rxbd->address = rte_cpu_to_le_64(rte_mbuf_data_iova_default(mbuf));
62 : :
63 : 0 : return 0;
64 : : }
65 : :
66 : 0 : static inline int bnxt_alloc_ag_data(struct bnxt_rx_queue *rxq,
67 : : struct bnxt_rx_ring_info *rxr,
68 : : uint16_t raw_prod)
69 : : {
70 : 0 : uint16_t prod = RING_IDX(rxr->ag_ring_struct, raw_prod);
71 : : struct rx_prod_pkt_bd *rxbd;
72 : : struct rte_mbuf **rx_buf;
73 : : struct rte_mbuf *mbuf;
74 : :
75 : 0 : rxbd = &rxr->ag_desc_ring[prod];
76 : 0 : rx_buf = &rxr->ag_buf_ring[prod];
77 [ # # ]: 0 : if (rxbd == NULL) {
78 : 0 : PMD_DRV_LOG_LINE(ERR, "Jumbo Frame. rxbd is NULL");
79 : 0 : return -EINVAL;
80 : : }
81 : :
82 [ # # ]: 0 : if (rx_buf == NULL) {
83 : 0 : PMD_DRV_LOG_LINE(ERR, "Jumbo Frame. rx_buf is NULL");
84 : 0 : return -EINVAL;
85 : : }
86 : :
87 : 0 : mbuf = __bnxt_alloc_rx_data(rxq->agg_mb_pool);
88 [ # # ]: 0 : if (!mbuf) {
89 : 0 : rte_atomic_fetch_add_explicit(&rxq->rx_mbuf_alloc_fail, 1,
90 : : rte_memory_order_relaxed);
91 : : /* If buff has failed already, setting this again won't hurt */
92 : 0 : rxq->need_realloc = 1;
93 : 0 : return -ENOMEM;
94 : : }
95 : :
96 : 0 : *rx_buf = mbuf;
97 : 0 : mbuf->data_off = RTE_PKTMBUF_HEADROOM;
98 : :
99 : 0 : rxbd->address = rte_cpu_to_le_64(rte_mbuf_data_iova_default(mbuf));
100 : :
101 : 0 : return 0;
102 : : }
103 : :
104 : : static inline void bnxt_reuse_rx_mbuf(struct bnxt_rx_ring_info *rxr,
105 : : struct rte_mbuf *mbuf)
106 : : {
107 : 0 : uint16_t prod, raw_prod = RING_NEXT(rxr->rx_raw_prod);
108 : : struct rte_mbuf **prod_rx_buf;
109 : : struct rx_prod_pkt_bd *prod_bd;
110 : :
111 : 0 : prod = RING_IDX(rxr->rx_ring_struct, raw_prod);
112 : 0 : prod_rx_buf = &rxr->rx_buf_ring[prod];
113 : :
114 : : RTE_ASSERT(*prod_rx_buf == NULL);
115 : : RTE_ASSERT(mbuf != NULL);
116 : :
117 : 0 : *prod_rx_buf = mbuf;
118 : :
119 : 0 : prod_bd = &rxr->rx_desc_ring[prod];
120 : :
121 : 0 : prod_bd->address = rte_cpu_to_le_64(rte_mbuf_data_iova_default(mbuf));
122 : :
123 : 0 : rxr->rx_raw_prod = raw_prod;
124 : : }
125 : :
126 : : static inline
127 : : struct rte_mbuf *bnxt_consume_rx_buf(struct bnxt_rx_ring_info *rxr,
128 : : uint16_t cons)
129 : : {
130 : : struct rte_mbuf **cons_rx_buf;
131 : : struct rte_mbuf *mbuf;
132 : :
133 : 0 : cons_rx_buf = &rxr->rx_buf_ring[RING_IDX(rxr->rx_ring_struct, cons)];
134 : : RTE_ASSERT(*cons_rx_buf != NULL);
135 : 0 : mbuf = *cons_rx_buf;
136 : 0 : *cons_rx_buf = NULL;
137 : :
138 : : return mbuf;
139 : : }
140 : :
141 : 0 : static void bnxt_rx_ring_reset(void *arg)
142 : : {
143 : : struct bnxt *bp = arg;
144 : : int i, rc = 0;
145 : : struct bnxt_rx_queue *rxq;
146 : :
147 [ # # ]: 0 : for (i = 0; i < (int)bp->rx_nr_rings; i++) {
148 : : struct bnxt_rx_ring_info *rxr;
149 : :
150 : 0 : rxq = bp->rx_queues[i];
151 [ # # # # ]: 0 : if (!rxq || !rxq->in_reset)
152 : 0 : continue;
153 : :
154 : 0 : rxr = rxq->rx_ring;
155 : : /* Disable and flush TPA before resetting the RX ring */
156 [ # # ]: 0 : if (rxr->tpa_info)
157 : 0 : bnxt_vnic_tpa_cfg(bp, rxq->queue_id, false);
158 : :
159 : 0 : rc = bnxt_hwrm_rx_ring_reset(bp, i);
160 [ # # ]: 0 : if (rc) {
161 : 0 : PMD_DRV_LOG_LINE(ERR, "Rx ring%d reset failed", i);
162 : 0 : continue;
163 : : }
164 : :
165 : 0 : bnxt_rx_queue_release_mbufs(rxq);
166 : 0 : rxr->rx_raw_prod = 0;
167 : 0 : rxr->ag_raw_prod = 0;
168 : 0 : rxr->ag_cons = 0;
169 : 0 : rxr->rx_next_cons = 0;
170 : 0 : bnxt_init_one_rx_ring(rxq);
171 [ # # ]: 0 : bnxt_db_write(&rxr->rx_db, rxr->rx_raw_prod);
172 [ # # ]: 0 : bnxt_db_write(&rxr->ag_db, rxr->ag_raw_prod);
173 [ # # ]: 0 : if (rxr->tpa_info)
174 : 0 : bnxt_vnic_tpa_cfg(bp, rxq->queue_id, true);
175 : :
176 : 0 : rxq->in_reset = 0;
177 : : }
178 : 0 : }
179 : :
180 : :
181 : : static void bnxt_sched_ring_reset(struct bnxt_rx_queue *rxq)
182 : : {
183 : 0 : rxq->in_reset = 1;
184 : 0 : rte_eal_alarm_set(1, bnxt_rx_ring_reset, (void *)rxq->bp);
185 : : }
186 : :
187 : 0 : static void bnxt_tpa_get_metadata(struct bnxt *bp,
188 : : struct bnxt_tpa_info *tpa_info,
189 : : struct rx_tpa_start_cmpl *tpa_start,
190 : : struct rx_tpa_start_cmpl_hi *tpa_start1)
191 : : {
192 : 0 : tpa_info->cfa_code_valid = 0;
193 : 0 : tpa_info->vlan_valid = 0;
194 : 0 : tpa_info->hash_valid = 0;
195 : 0 : tpa_info->l4_csum_valid = 0;
196 : :
197 [ # # ]: 0 : if (likely(tpa_start->flags_type &
198 : : rte_cpu_to_le_32(RX_TPA_START_CMPL_FLAGS_RSS_VALID))) {
199 : 0 : tpa_info->hash_valid = 1;
200 : 0 : tpa_info->rss_hash = rte_le_to_cpu_32(tpa_start->rss_hash);
201 : : }
202 : :
203 [ # # ]: 0 : if (bp->vnic_cap_flags & BNXT_VNIC_CAP_RX_CMPL_V2) {
204 : : struct rx_tpa_start_v2_cmpl *v2_tpa_start = (void *)tpa_start;
205 : : struct rx_tpa_start_v2_cmpl_hi *v2_tpa_start1 =
206 : : (void *)tpa_start1;
207 : :
208 [ # # ]: 0 : if (v2_tpa_start->agg_id &
209 : : RX_TPA_START_V2_CMPL_METADATA1_VALID) {
210 : 0 : tpa_info->vlan_valid = 1;
211 : 0 : tpa_info->vlan =
212 : 0 : rte_le_to_cpu_16(v2_tpa_start1->metadata0);
213 : : }
214 : :
215 [ # # ]: 0 : if (v2_tpa_start1->flags2 & RX_CMP_FLAGS2_L4_CSUM_ALL_OK_MASK)
216 : 0 : tpa_info->l4_csum_valid = 1;
217 : :
218 : 0 : return;
219 : : }
220 : :
221 : 0 : tpa_info->cfa_code_valid = 1;
222 : 0 : tpa_info->cfa_code = rte_le_to_cpu_16(tpa_start1->cfa_code);
223 [ # # ]: 0 : if (tpa_start1->flags2 &
224 : : rte_cpu_to_le_32(RX_TPA_START_CMPL_FLAGS2_META_FORMAT_VLAN)) {
225 : 0 : tpa_info->vlan_valid = 1;
226 : 0 : tpa_info->vlan = rte_le_to_cpu_32(tpa_start1->metadata);
227 : : }
228 : :
229 [ # # ]: 0 : if (likely(tpa_start1->flags2 &
230 : : rte_cpu_to_le_32(RX_TPA_START_CMPL_FLAGS2_L4_CS_CALC)))
231 : 0 : tpa_info->l4_csum_valid = 1;
232 : : }
233 : :
234 : 0 : static void bnxt_tpa_start(struct bnxt_rx_queue *rxq,
235 : : struct rx_tpa_start_cmpl *tpa_start,
236 : : struct rx_tpa_start_cmpl_hi *tpa_start1)
237 : : {
238 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
239 : : uint16_t agg_id;
240 : : uint16_t data_cons;
241 : : struct bnxt_tpa_info *tpa_info;
242 : : struct rte_mbuf *mbuf;
243 : :
244 [ # # ]: 0 : agg_id = bnxt_tpa_start_agg_id(rxq->bp, tpa_start);
245 : :
246 : 0 : data_cons = tpa_start->opaque;
247 : 0 : tpa_info = &rxr->tpa_info[agg_id];
248 [ # # ]: 0 : if (unlikely(data_cons != rxr->rx_next_cons)) {
249 : 0 : PMD_DRV_LOG_LINE(ERR, "TPA cons %x, expected cons %x",
250 : : data_cons, rxr->rx_next_cons);
251 : : bnxt_sched_ring_reset(rxq);
252 : 0 : return;
253 : : }
254 : :
255 : : mbuf = bnxt_consume_rx_buf(rxr, data_cons);
256 : :
257 : 0 : bnxt_reuse_rx_mbuf(rxr, tpa_info->mbuf);
258 : :
259 : 0 : tpa_info->agg_count = 0;
260 : 0 : tpa_info->mbuf = mbuf;
261 : 0 : tpa_info->len = rte_le_to_cpu_32(tpa_start->len);
262 : :
263 : 0 : mbuf->data_off = RTE_PKTMBUF_HEADROOM;
264 : 0 : mbuf->nb_segs = 1;
265 : 0 : mbuf->next = NULL;
266 : 0 : mbuf->pkt_len = rte_le_to_cpu_32(tpa_start->len);
267 : 0 : mbuf->data_len = mbuf->pkt_len;
268 : 0 : mbuf->port = rxq->port_id;
269 : 0 : mbuf->ol_flags = RTE_MBUF_F_RX_LRO;
270 : :
271 : 0 : bnxt_tpa_get_metadata(rxq->bp, tpa_info, tpa_start, tpa_start1);
272 : :
273 [ # # ]: 0 : if (likely(tpa_info->hash_valid)) {
274 : 0 : mbuf->hash.rss = tpa_info->rss_hash;
275 : 0 : mbuf->ol_flags |= RTE_MBUF_F_RX_RSS_HASH;
276 [ # # ]: 0 : } else if (tpa_info->cfa_code_valid) {
277 : 0 : mbuf->hash.fdir.id = tpa_info->cfa_code;
278 : 0 : mbuf->ol_flags |= RTE_MBUF_F_RX_FDIR | RTE_MBUF_F_RX_FDIR_ID;
279 : : }
280 : :
281 [ # # # # ]: 0 : if (tpa_info->vlan_valid && BNXT_RX_VLAN_STRIP_EN(rxq->bp)) {
282 : 0 : mbuf->vlan_tci = tpa_info->vlan;
283 : 0 : mbuf->ol_flags |= RTE_MBUF_F_RX_VLAN | RTE_MBUF_F_RX_VLAN_STRIPPED;
284 : : }
285 : :
286 [ # # ]: 0 : if (likely(tpa_info->l4_csum_valid))
287 : 0 : mbuf->ol_flags |= RTE_MBUF_F_RX_L4_CKSUM_GOOD;
288 : :
289 : : /* recycle next mbuf */
290 : 0 : data_cons = RING_NEXT(data_cons);
291 : : bnxt_reuse_rx_mbuf(rxr, bnxt_consume_rx_buf(rxr, data_cons));
292 : :
293 : 0 : rxr->rx_next_cons = RING_IDX(rxr->rx_ring_struct,
294 : : RING_NEXT(data_cons));
295 : : }
296 : :
297 : 0 : static int bnxt_agg_bufs_valid(struct bnxt_cp_ring_info *cpr,
298 : : uint8_t agg_bufs, uint32_t raw_cp_cons)
299 : : {
300 : : uint16_t last_cp_cons;
301 : : struct rx_pkt_cmpl *agg_cmpl;
302 : :
303 : 0 : raw_cp_cons = ADV_RAW_CMP(raw_cp_cons, agg_bufs);
304 : 0 : last_cp_cons = RING_CMP(cpr->cp_ring_struct, raw_cp_cons);
305 : 0 : agg_cmpl = (struct rx_pkt_cmpl *)&cpr->cp_desc_ring[last_cp_cons];
306 [ # # ]: 0 : return bnxt_cpr_cmp_valid(agg_cmpl, raw_cp_cons,
307 : : cpr->cp_ring_struct->ring_size);
308 : : }
309 : :
310 : : /* TPA consume agg buffer out of order, allocate connected data only */
311 : 0 : static int bnxt_prod_ag_mbuf(struct bnxt_rx_queue *rxq)
312 : : {
313 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
314 : 0 : uint16_t raw_next = RING_NEXT(rxr->ag_raw_prod);
315 : 0 : uint16_t bmap_next = RING_IDX(rxr->ag_ring_struct, raw_next);
316 : :
317 : : /* TODO batch allocation for better performance */
318 [ # # ]: 0 : while (rte_bitmap_get(rxr->ag_bitmap, bmap_next)) {
319 [ # # ]: 0 : if (unlikely(bnxt_alloc_ag_data(rxq, rxr, raw_next)))
320 : : break;
321 : 0 : rte_bitmap_clear(rxr->ag_bitmap, bmap_next);
322 : 0 : rxr->ag_raw_prod = raw_next;
323 : 0 : raw_next = RING_NEXT(raw_next);
324 : 0 : bmap_next = RING_IDX(rxr->ag_ring_struct, raw_next);
325 : : }
326 : :
327 : 0 : return 0;
328 : : }
329 : :
330 : 0 : static int bnxt_rx_pages(struct bnxt_rx_queue *rxq,
331 : : struct rte_mbuf *mbuf, uint32_t *tmp_raw_cons,
332 : : uint8_t agg_buf, struct bnxt_tpa_info *tpa_info)
333 : : {
334 : 0 : struct bnxt_cp_ring_info *cpr = rxq->cp_ring;
335 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
336 : : int i;
337 : : uint16_t cp_cons, ag_cons;
338 : : struct rx_pkt_cmpl *rxcmp;
339 : : struct rte_mbuf *last = mbuf;
340 [ # # # # ]: 0 : bool is_p5_tpa = tpa_info && BNXT_CHIP_P5_P7(rxq->bp);
341 : :
342 [ # # ]: 0 : for (i = 0; i < agg_buf; i++) {
343 : : struct rte_mbuf **ag_buf;
344 : : struct rte_mbuf *ag_mbuf;
345 : :
346 [ # # ]: 0 : if (is_p5_tpa) {
347 : 0 : rxcmp = (void *)&tpa_info->agg_arr[i];
348 : : } else {
349 : 0 : *tmp_raw_cons = NEXT_RAW_CMP(*tmp_raw_cons);
350 : 0 : cp_cons = RING_CMP(cpr->cp_ring_struct, *tmp_raw_cons);
351 : 0 : rxcmp = (struct rx_pkt_cmpl *)
352 : 0 : &cpr->cp_desc_ring[cp_cons];
353 : : }
354 : :
355 : : #ifdef BNXT_DEBUG
356 : : bnxt_dump_cmpl(cp_cons, rxcmp);
357 : : #endif
358 : :
359 : 0 : ag_cons = rxcmp->opaque;
360 : : RTE_ASSERT(ag_cons <= rxr->ag_ring_struct->ring_mask);
361 : 0 : ag_buf = &rxr->ag_buf_ring[ag_cons];
362 : 0 : ag_mbuf = *ag_buf;
363 [ # # ]: 0 : if (ag_mbuf == NULL)
364 : : return -EBUSY;
365 : :
366 : 0 : ag_mbuf->data_len = rte_le_to_cpu_16(rxcmp->len);
367 : :
368 : 0 : mbuf->nb_segs++;
369 : 0 : mbuf->pkt_len += ag_mbuf->data_len;
370 : :
371 : 0 : last->next = ag_mbuf;
372 : : last = ag_mbuf;
373 : :
374 : 0 : *ag_buf = NULL;
375 : :
376 : : /*
377 : : * As aggregation buffer consumed out of order in TPA module,
378 : : * use bitmap to track freed slots to be allocated and notified
379 : : * to NIC
380 : : */
381 : 0 : rte_bitmap_set(rxr->ag_bitmap, ag_cons);
382 : : }
383 : 0 : last->next = NULL;
384 : 0 : bnxt_prod_ag_mbuf(rxq);
385 : 0 : return 0;
386 : : }
387 : :
388 : 0 : static int bnxt_discard_rx(struct bnxt *bp, struct bnxt_cp_ring_info *cpr,
389 : : uint32_t *raw_cons, void *cmp)
390 : : {
391 : : struct rx_pkt_cmpl *rxcmp = cmp;
392 : 0 : uint32_t tmp_raw_cons = *raw_cons;
393 : : uint8_t cmp_type, agg_bufs = 0;
394 : :
395 : 0 : cmp_type = CMP_TYPE(rxcmp);
396 : :
397 [ # # ]: 0 : if (cmp_type == CMPL_BASE_TYPE_RX_L2) {
398 : 0 : agg_bufs = BNXT_RX_L2_AGG_BUFS(rxcmp);
399 [ # # ]: 0 : } else if (cmp_type == RX_TPA_END_CMPL_TYPE_RX_TPA_END) {
400 : : struct rx_tpa_end_cmpl *tpa_end = cmp;
401 : :
402 [ # # ]: 0 : if (BNXT_CHIP_P5_P7(bp))
403 : : return 0;
404 : :
405 : 0 : agg_bufs = BNXT_TPA_END_AGG_BUFS(tpa_end);
406 : : }
407 : :
408 [ # # ]: 0 : if (agg_bufs) {
409 [ # # ]: 0 : if (!bnxt_agg_bufs_valid(cpr, agg_bufs, tmp_raw_cons))
410 : : return -EBUSY;
411 : : }
412 : 0 : *raw_cons = tmp_raw_cons;
413 : 0 : return 0;
414 : : }
415 : :
416 : 0 : static inline struct rte_mbuf *bnxt_tpa_end(
417 : : struct bnxt_rx_queue *rxq,
418 : : uint32_t *raw_cp_cons,
419 : : struct rx_tpa_end_cmpl *tpa_end,
420 : : struct rx_tpa_end_cmpl_hi *tpa_end1)
421 : : {
422 : 0 : struct bnxt_cp_ring_info *cpr = rxq->cp_ring;
423 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
424 : : uint16_t agg_id;
425 : : struct rte_mbuf *mbuf;
426 : : uint8_t agg_bufs;
427 : : uint8_t payload_offset;
428 : : struct bnxt_tpa_info *tpa_info;
429 : :
430 [ # # ]: 0 : if (unlikely(rxq->in_reset)) {
431 : 0 : PMD_DRV_LOG_LINE(ERR, "rxq->in_reset: raw_cp_cons:%d",
432 : : *raw_cp_cons);
433 : 0 : bnxt_discard_rx(rxq->bp, cpr, raw_cp_cons, tpa_end);
434 : 0 : return NULL;
435 : : }
436 : :
437 [ # # ]: 0 : if (BNXT_CHIP_P5_P7(rxq->bp)) {
438 : : struct rx_tpa_v2_end_cmpl *th_tpa_end;
439 : : struct rx_tpa_v2_end_cmpl_hi *th_tpa_end1;
440 : :
441 : : th_tpa_end = (void *)tpa_end;
442 : : th_tpa_end1 = (void *)tpa_end1;
443 : 0 : agg_id = BNXT_TPA_END_AGG_ID_TH(th_tpa_end);
444 : 0 : agg_bufs = BNXT_TPA_END_AGG_BUFS_TH(th_tpa_end1);
445 : 0 : payload_offset = th_tpa_end1->payload_offset;
446 : : } else {
447 : 0 : agg_id = BNXT_TPA_END_AGG_ID(tpa_end);
448 : 0 : agg_bufs = BNXT_TPA_END_AGG_BUFS(tpa_end);
449 [ # # ]: 0 : if (!bnxt_agg_bufs_valid(cpr, agg_bufs, *raw_cp_cons))
450 : : return NULL;
451 : 0 : payload_offset = tpa_end->payload_offset;
452 : : }
453 : :
454 : 0 : tpa_info = &rxr->tpa_info[agg_id];
455 : 0 : mbuf = tpa_info->mbuf;
456 : : RTE_ASSERT(mbuf != NULL);
457 : :
458 [ # # ]: 0 : if (agg_bufs) {
459 : 0 : (void)bnxt_rx_pages(rxq, mbuf, raw_cp_cons, agg_bufs, tpa_info);
460 : : }
461 : 0 : mbuf->l4_len = payload_offset;
462 : :
463 : 0 : struct rte_mbuf *new_data = __bnxt_alloc_rx_data(rxq->mb_pool);
464 : : RTE_ASSERT(new_data != NULL);
465 [ # # ]: 0 : if (!new_data) {
466 : 0 : rte_atomic_fetch_add_explicit(&rxq->rx_mbuf_alloc_fail, 1,
467 : : rte_memory_order_relaxed);
468 : 0 : return NULL;
469 : : }
470 : 0 : tpa_info->mbuf = new_data;
471 : :
472 : 0 : return mbuf;
473 : : }
474 : :
475 : : alignas(RTE_CACHE_LINE_SIZE) uint32_t bnxt_ptype_table[BNXT_PTYPE_TBL_DIM];
476 : :
477 : : static void __rte_cold
478 : 0 : bnxt_init_ptype_table(void)
479 : : {
480 : : uint32_t *pt = bnxt_ptype_table;
481 : : static bool initialized;
482 : : int ip6, tun, type;
483 : : uint32_t l3;
484 : : int i;
485 : :
486 [ # # ]: 0 : if (initialized)
487 : : return;
488 : :
489 [ # # ]: 0 : for (i = 0; i < BNXT_PTYPE_TBL_DIM; i++) {
490 [ # # ]: 0 : if (i & BNXT_PTYPE_TBL_VLAN_MSK)
491 : 0 : pt[i] = RTE_PTYPE_L2_ETHER_VLAN;
492 : : else
493 : 0 : pt[i] = RTE_PTYPE_L2_ETHER;
494 : :
495 : 0 : ip6 = !!(i & BNXT_PTYPE_TBL_IP_VER_MSK);
496 : 0 : tun = !!(i & BNXT_PTYPE_TBL_TUN_MSK);
497 : 0 : type = (i & BNXT_PTYPE_TBL_TYPE_MSK) >> BNXT_PTYPE_TBL_TYPE_SFT;
498 : :
499 [ # # ]: 0 : if (!tun && !ip6)
500 : : l3 = RTE_PTYPE_L3_IPV4_EXT_UNKNOWN;
501 [ # # ]: 0 : else if (!tun && ip6)
502 : : l3 = RTE_PTYPE_L3_IPV6_EXT_UNKNOWN;
503 [ # # ]: 0 : else if (tun && !ip6)
504 : : l3 = RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN;
505 : : else
506 : : l3 = RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN;
507 : :
508 [ # # # # : 0 : switch (type) {
# ]
509 : 0 : case BNXT_PTYPE_TBL_TYPE_ICMP:
510 [ # # ]: 0 : if (tun)
511 : 0 : pt[i] |= l3 | RTE_PTYPE_INNER_L4_ICMP;
512 : : else
513 : 0 : pt[i] |= l3 | RTE_PTYPE_L4_ICMP;
514 : : break;
515 : 0 : case BNXT_PTYPE_TBL_TYPE_TCP:
516 [ # # ]: 0 : if (tun)
517 : 0 : pt[i] |= l3 | RTE_PTYPE_INNER_L4_TCP;
518 : : else
519 : 0 : pt[i] |= l3 | RTE_PTYPE_L4_TCP;
520 : : break;
521 : 0 : case BNXT_PTYPE_TBL_TYPE_UDP:
522 [ # # ]: 0 : if (tun)
523 : 0 : pt[i] |= l3 | RTE_PTYPE_INNER_L4_UDP;
524 : : else
525 : 0 : pt[i] |= l3 | RTE_PTYPE_L4_UDP;
526 : : break;
527 : 0 : case BNXT_PTYPE_TBL_TYPE_IP:
528 : 0 : pt[i] |= l3;
529 : 0 : break;
530 : : }
531 : : }
532 : 0 : initialized = true;
533 : : }
534 : :
535 : : static uint32_t
536 : : bnxt_parse_pkt_type(struct rx_pkt_cmpl *rxcmp, struct rx_pkt_cmpl_hi *rxcmp1)
537 : : {
538 : : uint32_t flags_type, flags2;
539 : : uint8_t index;
540 : :
541 : 0 : flags_type = rte_le_to_cpu_16(rxcmp->flags_type);
542 : 0 : flags2 = rte_le_to_cpu_32(rxcmp1->flags2);
543 : :
544 : : /* Validate ptype table indexing at build time. */
545 : : bnxt_check_ptype_constants();
546 : :
547 : : /*
548 : : * Index format:
549 : : * bit 0: Set if IP tunnel encapsulated packet.
550 : : * bit 1: Set if IPv6 packet, clear if IPv4.
551 : : * bit 2: Set if VLAN tag present.
552 : : * bits 3-6: Four-bit hardware packet type field.
553 : : */
554 : 0 : index = BNXT_CMPL_ITYPE_TO_IDX(flags_type) |
555 : 0 : BNXT_CMPL_VLAN_TUN_TO_IDX(flags2) |
556 : 0 : BNXT_CMPL_IP_VER_TO_IDX(flags2);
557 : :
558 : 0 : return bnxt_ptype_table[index];
559 : : }
560 : :
561 : : static void
562 : : bnxt_parse_pkt_type_v3(struct rte_mbuf *mbuf,
563 : : struct rx_pkt_cmpl *rxcmp_v1,
564 : : struct rx_pkt_cmpl_hi *rxcmp1_v1)
565 : : {
566 : : uint32_t flags_type, flags2, meta;
567 : : struct rx_pkt_v3_cmpl_hi *rxcmp1;
568 : : struct rx_pkt_v3_cmpl *rxcmp;
569 : : uint8_t index;
570 : :
571 : : rxcmp = (void *)rxcmp_v1;
572 : : rxcmp1 = (void *)rxcmp1_v1;
573 : :
574 : 0 : flags_type = rte_le_to_cpu_16(rxcmp->flags_type);
575 : : flags2 = rte_le_to_cpu_32(rxcmp1->flags2);
576 : 0 : meta = rte_le_to_cpu_32(rxcmp->metadata1_payload_offset);
577 : :
578 : : /* TODO */
579 : : /* Validate ptype table indexing at build time. */
580 : : /* bnxt_check_ptype_constants_v3(); */
581 : :
582 : : /*
583 : : * Index format:
584 : : * bit 0: Set if IP tunnel encapsulated packet.
585 : : * bit 1: Set if IPv6 packet, clear if IPv4.
586 : : * bit 2: Set if VLAN tag present.
587 : : * bits 3-6: Four-bit hardware packet type field.
588 : : */
589 : 0 : index = BNXT_CMPL_V3_ITYPE_TO_IDX(flags_type) |
590 : 0 : BNXT_CMPL_V3_VLAN_TO_IDX(meta) |
591 : 0 : BNXT_CMPL_V3_IP_VER_TO_IDX(flags2);
592 : :
593 [ # # ]: 0 : mbuf->packet_type = bnxt_ptype_table[index];
594 : : }
595 : :
596 : : static void __rte_cold
597 : 0 : bnxt_init_ol_flags_tables(struct bnxt_rx_queue *rxq)
598 : : {
599 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
600 : : struct rte_eth_conf *dev_conf;
601 : : bool outer_cksum_enabled;
602 : : uint64_t offloads;
603 : : uint32_t *pt;
604 : : int i;
605 : :
606 : 0 : dev_conf = &rxq->bp->eth_dev->data->dev_conf;
607 : 0 : offloads = dev_conf->rxmode.offloads;
608 : :
609 : 0 : outer_cksum_enabled = !!(offloads & (RTE_ETH_RX_OFFLOAD_OUTER_IPV4_CKSUM |
610 : : RTE_ETH_RX_OFFLOAD_OUTER_UDP_CKSUM));
611 : :
612 : : /* Initialize ol_flags table. */
613 : 0 : pt = rxr->ol_flags_table;
614 [ # # ]: 0 : for (i = 0; i < BNXT_OL_FLAGS_TBL_DIM; i++) {
615 : 0 : pt[i] = 0;
616 : :
617 [ # # ]: 0 : if (BNXT_RX_VLAN_STRIP_EN(rxq->bp)) {
618 [ # # ]: 0 : if (i & RX_PKT_CMPL_FLAGS2_META_FORMAT_VLAN)
619 : 0 : pt[i] |= RTE_MBUF_F_RX_VLAN | RTE_MBUF_F_RX_VLAN_STRIPPED;
620 : : }
621 : :
622 [ # # ]: 0 : if (i & (RX_PKT_CMPL_FLAGS2_T_IP_CS_CALC << 3)) {
623 : : /* Tunnel case. */
624 [ # # ]: 0 : if (outer_cksum_enabled) {
625 [ # # ]: 0 : if (i & RX_PKT_CMPL_FLAGS2_IP_CS_CALC)
626 : 0 : pt[i] |= RTE_MBUF_F_RX_IP_CKSUM_GOOD;
627 : :
628 [ # # ]: 0 : if (i & RX_PKT_CMPL_FLAGS2_L4_CS_CALC)
629 : 0 : pt[i] |= RTE_MBUF_F_RX_L4_CKSUM_GOOD;
630 : :
631 [ # # ]: 0 : if (i & RX_PKT_CMPL_FLAGS2_T_L4_CS_CALC)
632 : 0 : pt[i] |= RTE_MBUF_F_RX_OUTER_L4_CKSUM_GOOD;
633 : : } else {
634 [ # # ]: 0 : if (i & RX_PKT_CMPL_FLAGS2_T_IP_CS_CALC)
635 : 0 : pt[i] |= RTE_MBUF_F_RX_IP_CKSUM_GOOD;
636 : :
637 [ # # ]: 0 : if (i & RX_PKT_CMPL_FLAGS2_T_L4_CS_CALC)
638 : 0 : pt[i] |= RTE_MBUF_F_RX_L4_CKSUM_GOOD;
639 : : }
640 : : } else {
641 : : /* Non-tunnel case. */
642 [ # # ]: 0 : if (i & RX_PKT_CMPL_FLAGS2_IP_CS_CALC)
643 : 0 : pt[i] |= RTE_MBUF_F_RX_IP_CKSUM_GOOD;
644 : :
645 [ # # ]: 0 : if (i & RX_PKT_CMPL_FLAGS2_L4_CS_CALC)
646 : 0 : pt[i] |= RTE_MBUF_F_RX_L4_CKSUM_GOOD;
647 : : }
648 : : }
649 : :
650 : : /* Initialize checksum error table. */
651 : 0 : pt = rxr->ol_flags_err_table;
652 [ # # ]: 0 : for (i = 0; i < BNXT_OL_FLAGS_ERR_TBL_DIM; i++) {
653 : 0 : pt[i] = 0;
654 : :
655 [ # # ]: 0 : if (i & (RX_PKT_CMPL_FLAGS2_T_IP_CS_CALC << 2)) {
656 : : /* Tunnel case. */
657 [ # # ]: 0 : if (outer_cksum_enabled) {
658 [ # # ]: 0 : if (i & (RX_PKT_CMPL_ERRORS_IP_CS_ERROR >> 4))
659 : 0 : pt[i] |= RTE_MBUF_F_RX_IP_CKSUM_BAD;
660 : :
661 [ # # ]: 0 : if (i & (RX_PKT_CMPL_ERRORS_T_IP_CS_ERROR >> 4))
662 : 0 : pt[i] |= RTE_MBUF_F_RX_OUTER_IP_CKSUM_BAD;
663 : :
664 [ # # ]: 0 : if (i & (RX_PKT_CMPL_ERRORS_L4_CS_ERROR >> 4))
665 : 0 : pt[i] |= RTE_MBUF_F_RX_L4_CKSUM_BAD;
666 : :
667 [ # # ]: 0 : if (i & (RX_PKT_CMPL_ERRORS_T_L4_CS_ERROR >> 4))
668 : 0 : pt[i] |= RTE_MBUF_F_RX_OUTER_L4_CKSUM_BAD;
669 : : } else {
670 [ # # ]: 0 : if (i & (RX_PKT_CMPL_ERRORS_T_IP_CS_ERROR >> 4))
671 : 0 : pt[i] |= RTE_MBUF_F_RX_IP_CKSUM_BAD;
672 : :
673 [ # # ]: 0 : if (i & (RX_PKT_CMPL_ERRORS_T_L4_CS_ERROR >> 4))
674 : 0 : pt[i] |= RTE_MBUF_F_RX_L4_CKSUM_BAD;
675 : : }
676 : : } else {
677 : : /* Non-tunnel case. */
678 [ # # ]: 0 : if (i & (RX_PKT_CMPL_ERRORS_IP_CS_ERROR >> 4))
679 : 0 : pt[i] |= RTE_MBUF_F_RX_IP_CKSUM_BAD;
680 : :
681 [ # # ]: 0 : if (i & (RX_PKT_CMPL_ERRORS_L4_CS_ERROR >> 4))
682 : 0 : pt[i] |= RTE_MBUF_F_RX_L4_CKSUM_BAD;
683 : : }
684 : : }
685 : 0 : }
686 : :
687 : : static void
688 : 0 : bnxt_set_ol_flags(struct bnxt_rx_ring_info *rxr, struct rx_pkt_cmpl *rxcmp,
689 : : struct rx_pkt_cmpl_hi *rxcmp1, struct rte_mbuf *mbuf)
690 : : {
691 : : uint16_t flags_type, errors, flags;
692 : : uint64_t ol_flags;
693 : :
694 : 0 : flags_type = rte_le_to_cpu_16(rxcmp->flags_type);
695 : :
696 : 0 : flags = rte_le_to_cpu_32(rxcmp1->flags2) &
697 : : (RX_PKT_CMPL_FLAGS2_IP_CS_CALC |
698 : : RX_PKT_CMPL_FLAGS2_L4_CS_CALC |
699 : : RX_PKT_CMPL_FLAGS2_T_IP_CS_CALC |
700 : : RX_PKT_CMPL_FLAGS2_T_L4_CS_CALC |
701 : : RX_PKT_CMPL_FLAGS2_META_FORMAT_VLAN);
702 : :
703 : 0 : flags |= (flags & RX_PKT_CMPL_FLAGS2_T_IP_CS_CALC) << 3;
704 : 0 : errors = rte_le_to_cpu_16(rxcmp1->errors_v2) &
705 : : (RX_PKT_CMPL_ERRORS_IP_CS_ERROR |
706 : : RX_PKT_CMPL_ERRORS_L4_CS_ERROR |
707 : : RX_PKT_CMPL_ERRORS_T_IP_CS_ERROR |
708 : : RX_PKT_CMPL_ERRORS_T_L4_CS_ERROR);
709 : 0 : errors = (errors >> 4) & flags;
710 : :
711 : 0 : ol_flags = rxr->ol_flags_table[flags & ~errors];
712 : :
713 [ # # ]: 0 : if (unlikely(errors)) {
714 : 0 : errors |= (flags & RX_PKT_CMPL_FLAGS2_T_IP_CS_CALC) << 2;
715 : 0 : ol_flags |= rxr->ol_flags_err_table[errors];
716 : : }
717 : :
718 [ # # ]: 0 : if (flags_type & RX_PKT_CMPL_FLAGS_RSS_VALID) {
719 : 0 : mbuf->hash.rss = rte_le_to_cpu_32(rxcmp->rss_hash);
720 : 0 : ol_flags |= RTE_MBUF_F_RX_RSS_HASH;
721 : : }
722 : :
723 [ # # ]: 0 : if (unlikely((flags_type & RX_PKT_CMPL_FLAGS_MASK) ==
724 : : RX_PKT_CMPL_FLAGS_ITYPE_PTP_W_TIMESTAMP))
725 : 0 : ol_flags |= RTE_MBUF_F_RX_IEEE1588_PTP | RTE_MBUF_F_RX_IEEE1588_TMST;
726 : :
727 : 0 : mbuf->ol_flags |= ol_flags;
728 : 0 : }
729 : :
730 : 0 : static void bnxt_get_rx_ts(struct bnxt *bp)
731 : : {
732 : 0 : struct bnxt_ptp_cfg *ptp = bp->ptp_cfg;
733 : :
734 [ # # ]: 0 : if (!ptp)
735 : : return;
736 : :
737 : 0 : rte_spinlock_lock(&ptp->ptp_lock);
738 : 0 : ptp->rx_timestamp = ptp->old_time;
739 : : rte_spinlock_unlock(&ptp->ptp_lock);
740 : : }
741 : :
742 : : static void
743 : 0 : bnxt_get_rx_ts_p5_p7(struct bnxt *bp, uint32_t rx_ts_cmpl)
744 : : {
745 : 0 : struct bnxt_ptp_cfg *ptp = bp->ptp_cfg;
746 : : uint64_t last_hwrm_time;
747 : : uint64_t pkt_time = 0;
748 : :
749 [ # # ]: 0 : if (!ptp)
750 : : return;
751 : :
752 : : /* On P5, Rx timestamps are provided directly in the
753 : : * Rx completion records to the driver. Only 32 bits of
754 : : * the timestamp is present in the completion. Driver needs
755 : : * to read the current 48 bit free running timer using the
756 : : * HWRM_PORT_TS_QUERY command and combine the upper 16 bits
757 : : * from the HWRM response with the lower 32 bits in the
758 : : * Rx completion to produce the 48 bit timestamp for the Rx packet
759 : : */
760 : 0 : rte_spinlock_lock(&ptp->ptp_lock);
761 : 0 : last_hwrm_time = ptp->old_time;
762 : : rte_spinlock_unlock(&ptp->ptp_lock);
763 : 0 : pkt_time = (last_hwrm_time & BNXT_PTP_CURRENT_TIME_MASK) | rx_ts_cmpl;
764 [ # # ]: 0 : if (rx_ts_cmpl < (uint32_t)last_hwrm_time) {
765 : : /* timer has rolled over */
766 : 0 : pkt_time += (1ULL << 32);
767 : : }
768 : 0 : ptp->rx_timestamp = pkt_time;
769 : : }
770 : :
771 : : static uint32_t
772 : 0 : bnxt_ulp_set_mark_in_mbuf_v3(struct bnxt *bp, struct rx_pkt_cmpl_hi *rxcmp1,
773 : : struct rte_mbuf *mbuf, uint32_t *vfr_flag)
774 : : {
775 : : struct rx_pkt_v3_cmpl_hi *rxcmp1_v3 = (void *)rxcmp1;
776 : 0 : uint32_t flags2, meta, mark_id = 0;
777 : : /* revisit the usage of gfid/lfid if mark action is supported.
778 : : * for now, only VFR is using mark and the metadata is the SVIF
779 : : * (a small number)
780 : : */
781 : : bool gfid = false;
782 : : int rc = 0;
783 : :
784 : 0 : flags2 = rte_le_to_cpu_32(rxcmp1_v3->flags2);
785 : :
786 [ # # ]: 0 : switch (flags2 & RX_PKT_V3_CMPL_HI_FLAGS2_META_FORMAT_MASK) {
787 : 0 : case RX_PKT_V3_CMPL_HI_FLAGS2_META_FORMAT_CHDR_DATA:
788 : : /* Only supporting Metadata for ulp now */
789 : 0 : meta = rxcmp1_v3->metadata2;
790 : : break;
791 : 0 : default:
792 : 0 : goto skip_mark;
793 : : }
794 : :
795 : 0 : rc = ulp_mark_db_mark_get(bp->ulp_ctx, gfid, meta, vfr_flag, &mark_id);
796 [ # # ]: 0 : if (!rc) {
797 : : /* Only supporting VFR for now, no Mark actions */
798 [ # # # # ]: 0 : if (vfr_flag && *vfr_flag)
799 : 0 : return mark_id;
800 : : }
801 : :
802 : 0 : skip_mark:
803 : 0 : mbuf->hash.fdir.hi = 0;
804 : :
805 : 0 : return 0;
806 : : }
807 : :
808 : : static uint32_t
809 : 0 : bnxt_ulp_set_mark_in_mbuf(struct bnxt *bp, struct rx_pkt_cmpl_hi *rxcmp1,
810 : : struct rte_mbuf *mbuf, uint32_t *vfr_flag)
811 : : {
812 : : uint32_t cfa_code;
813 : : uint32_t meta_fmt;
814 : : uint32_t meta;
815 : : bool gfid = false;
816 : : uint32_t mark_id;
817 : : uint32_t flags2;
818 : : uint32_t gfid_support = 0;
819 : : int rc;
820 : :
821 [ # # ]: 0 : if (BNXT_GFID_ENABLED(bp))
822 : : gfid_support = 1;
823 : :
824 : 0 : cfa_code = rte_le_to_cpu_16(rxcmp1->cfa_code);
825 : 0 : flags2 = rte_le_to_cpu_32(rxcmp1->flags2);
826 : 0 : meta = rte_le_to_cpu_32(rxcmp1->metadata);
827 : :
828 : : /*
829 : : * The flags field holds extra bits of info from [6:4]
830 : : * which indicate if the flow is in TCAM or EM or EEM
831 : : */
832 : 0 : meta_fmt = (flags2 & BNXT_CFA_META_FMT_MASK) >>
833 : : BNXT_CFA_META_FMT_SHFT;
834 : :
835 [ # # # # ]: 0 : switch (meta_fmt) {
836 : 0 : case 0:
837 [ # # ]: 0 : if (gfid_support) {
838 : : /* Not an LFID or GFID, a flush cmd. */
839 : 0 : goto skip_mark;
840 : : } else {
841 : : /* LFID mode, no vlan scenario */
842 : : gfid = false;
843 : : }
844 : : break;
845 : 0 : case 4:
846 : : case 5:
847 : : /*
848 : : * EM/TCAM case
849 : : * Assume that EM doesn't support Mark due to GFID
850 : : * collisions with EEM. Simply return without setting the mark
851 : : * in the mbuf.
852 : : */
853 [ # # ]: 0 : if (BNXT_CFA_META_EM_TEST(meta)) {
854 : : /*This is EM hit {EM(1), GFID[27:16], 19'd0 or vtag } */
855 : : gfid = true;
856 : 0 : meta >>= BNXT_RX_META_CFA_CODE_SHIFT;
857 : 0 : cfa_code |= meta << BNXT_CFA_CODE_META_SHIFT;
858 : : } else {
859 : : /*
860 : : * It is a TCAM entry, so it is an LFID.
861 : : * The TCAM IDX and Mode can also be determined
862 : : * by decoding the meta_data. We are not
863 : : * using these for now.
864 : : */
865 : : }
866 : : break;
867 : 0 : case 6:
868 : : case 7:
869 : : /* EEM Case, only using gfid in EEM for now. */
870 : : gfid = true;
871 : :
872 : : /*
873 : : * For EEM flows, The first part of cfa_code is 16 bits.
874 : : * The second part is embedded in the
875 : : * metadata field from bit 19 onwards. The driver needs to
876 : : * ignore the first 19 bits of metadata and use the next 12
877 : : * bits as higher 12 bits of cfa_code.
878 : : */
879 : 0 : meta >>= BNXT_RX_META_CFA_CODE_SHIFT;
880 : 0 : cfa_code |= meta << BNXT_CFA_CODE_META_SHIFT;
881 : 0 : break;
882 : : default:
883 : : /* For other values, the cfa_code is assumed to be an LFID. */
884 : : break;
885 : : }
886 : :
887 : 0 : rc = ulp_mark_db_mark_get(bp->ulp_ctx, gfid,
888 : : cfa_code, vfr_flag, &mark_id);
889 [ # # ]: 0 : if (!rc) {
890 : : /* VF to VFR Rx path. So, skip mark_id injection in mbuf */
891 [ # # # # ]: 0 : if (vfr_flag && *vfr_flag)
892 : 0 : return mark_id;
893 : : /* Got the mark, write it to the mbuf and return */
894 : 0 : mbuf->hash.fdir.hi = mark_id;
895 : 0 : *bnxt_cfa_code_dynfield(mbuf) = cfa_code & 0xffffffffull;
896 : 0 : mbuf->hash.fdir.id = rxcmp1->cfa_code;
897 : 0 : mbuf->ol_flags |= RTE_MBUF_F_RX_FDIR | RTE_MBUF_F_RX_FDIR_ID;
898 : 0 : return mark_id;
899 : : }
900 : :
901 : 0 : skip_mark:
902 : 0 : mbuf->hash.fdir.hi = 0;
903 : :
904 : 0 : return 0;
905 : : }
906 : :
907 : 0 : void bnxt_set_mark_in_mbuf(struct bnxt *bp,
908 : : struct rx_pkt_cmpl_hi *rxcmp1,
909 : : struct rte_mbuf *mbuf)
910 : : {
911 : : uint32_t cfa_code = 0;
912 : :
913 [ # # ]: 0 : if (unlikely(bp->mark_table == NULL))
914 : : return;
915 : :
916 : 0 : cfa_code = rte_le_to_cpu_16(rxcmp1->cfa_code);
917 [ # # ]: 0 : if (!cfa_code)
918 : : return;
919 : :
920 [ # # ]: 0 : if (cfa_code && !bp->mark_table[cfa_code].valid)
921 : : return;
922 : :
923 : 0 : mbuf->hash.fdir.hi = bp->mark_table[cfa_code].mark_id;
924 : 0 : mbuf->ol_flags |= RTE_MBUF_F_RX_FDIR | RTE_MBUF_F_RX_FDIR_ID;
925 : : }
926 : :
927 : : static void
928 : 0 : bnxt_set_ol_flags_crx(struct bnxt_rx_ring_info *rxr,
929 : : struct rx_pkt_compress_cmpl *rxcmp,
930 : : struct rte_mbuf *mbuf)
931 : : {
932 : : uint16_t flags_type, errors, flags;
933 : : uint16_t cserr, tmp;
934 : : uint64_t ol_flags;
935 : :
936 : 0 : flags_type = rte_le_to_cpu_16(rxcmp->flags_type);
937 : :
938 : 0 : cserr = rte_le_to_cpu_16(rxcmp->metadata1_cs_error_calc_v1) &
939 : : (RX_PKT_COMPRESS_CMPL_CS_ERROR_CALC_MASK |
940 : : BNXT_RXC_METADATA1_VLAN_VALID);
941 : :
942 : 0 : flags = cserr & BNXT_CRX_CQE_CSUM_CALC_MASK;
943 : : tmp = flags;
944 : :
945 : : /* Set tunnel frame indicator.
946 : : * This is to correctly index into the flags_err table.
947 : : */
948 : : flags |= (flags & BNXT_CRX_TUN_CS_CALC) ? BNXT_PKT_CMPL_T_IP_CS_CALC << 3 : 0;
949 : :
950 : 0 : flags = flags >> BNXT_CRX_CQE_CSUM_CALC_SFT;
951 : :
952 : : errors = cserr & BNXT_CRX_CQE_CSUM_ERROR_MASK;
953 : 0 : errors = (errors >> RX_PKT_COMPRESS_CMPL_CS_ERROR_CALC_SFT) & flags;
954 : :
955 : 0 : ol_flags = rxr->ol_flags_table[flags & ~errors];
956 : :
957 [ # # ]: 0 : if (unlikely(errors)) {
958 : : /* Set tunnel frame indicator.
959 : : * This is to correctly index into the flags_err table.
960 : : */
961 : : errors |= (tmp & BNXT_CRX_TUN_CS_CALC) ? BNXT_PKT_CMPL_T_IP_CS_CALC << 2 : 0;
962 : 0 : ol_flags |= rxr->ol_flags_err_table[errors];
963 : : }
964 : :
965 [ # # ]: 0 : if (flags_type & RX_PKT_COMPRESS_CMPL_FLAGS_RSS_VALID) {
966 : 0 : mbuf->hash.rss = rte_le_to_cpu_32(rxcmp->rss_hash);
967 : 0 : ol_flags |= RTE_MBUF_F_RX_RSS_HASH;
968 : : }
969 : :
970 : 0 : mbuf->ol_flags = ol_flags;
971 : 0 : }
972 : :
973 : : static uint32_t
974 : : bnxt_parse_pkt_type_crx(struct rx_pkt_compress_cmpl *rxcmp)
975 : : {
976 : : uint16_t flags_type, meta_cs;
977 : : uint8_t index;
978 : :
979 : 0 : flags_type = rte_le_to_cpu_16(rxcmp->flags_type);
980 : 0 : meta_cs = rte_le_to_cpu_16(rxcmp->metadata1_cs_error_calc_v1);
981 : :
982 : : /* Validate ptype table indexing at build time. */
983 : : /* TODO */
984 : : /* bnxt_check_ptype_constants(); */
985 : :
986 : : /*
987 : : * Index format:
988 : : * bit 0: Set if IP tunnel encapsulated packet.
989 : : * bit 1: Set if IPv6 packet, clear if IPv4.
990 : : * bit 2: Set if VLAN tag present.
991 : : * bits 3-6: Four-bit hardware packet type field.
992 : : */
993 : 0 : index = BNXT_CMPL_ITYPE_TO_IDX(flags_type) |
994 : 0 : BNXT_CMPL_VLAN_TUN_TO_IDX_CRX(meta_cs) |
995 : 0 : BNXT_CMPL_IP_VER_TO_IDX(flags_type);
996 : :
997 : 0 : return bnxt_ptype_table[index];
998 : : }
999 : :
1000 : 0 : static int bnxt_rx_pages_crx(struct bnxt_rx_queue *rxq, struct rte_mbuf *mbuf,
1001 : : uint32_t *tmp_raw_cons, uint8_t agg_buf)
1002 : : {
1003 : 0 : struct bnxt_cp_ring_info *cpr = rxq->cp_ring;
1004 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
1005 : : int i;
1006 : : uint16_t cp_cons, ag_cons;
1007 : : struct rx_pkt_compress_cmpl *rxcmp;
1008 : : struct rte_mbuf *last = mbuf;
1009 : :
1010 [ # # ]: 0 : for (i = 0; i < agg_buf; i++) {
1011 : : struct rte_mbuf **ag_buf;
1012 : : struct rte_mbuf *ag_mbuf;
1013 : :
1014 : 0 : *tmp_raw_cons = NEXT_RAW_CMP(*tmp_raw_cons);
1015 : 0 : cp_cons = RING_CMP(cpr->cp_ring_struct, *tmp_raw_cons);
1016 : 0 : rxcmp = (struct rx_pkt_compress_cmpl *)&cpr->cp_desc_ring[cp_cons];
1017 : :
1018 : : #ifdef BNXT_DEBUG
1019 : : bnxt_dump_cmpl(cp_cons, rxcmp);
1020 : : #endif
1021 : :
1022 : : /*
1023 : : * The consumer index aka the opaque field for the agg buffers
1024 : : * is not * available in errors_agg_bufs_opaque. So maintain it
1025 : : * in driver itself.
1026 : : */
1027 : 0 : ag_cons = rxr->ag_cons;
1028 : 0 : ag_buf = &rxr->ag_buf_ring[ag_cons];
1029 : 0 : ag_mbuf = *ag_buf;
1030 : :
1031 : 0 : ag_mbuf->data_len = rte_le_to_cpu_16(rxcmp->len);
1032 : :
1033 : 0 : mbuf->nb_segs++;
1034 : 0 : mbuf->pkt_len += ag_mbuf->data_len;
1035 : :
1036 : 0 : last->next = ag_mbuf;
1037 : : last = ag_mbuf;
1038 : :
1039 : 0 : *ag_buf = NULL;
1040 : : /*
1041 : : * As aggregation buffer consumed out of order in TPA module,
1042 : : * use bitmap to track freed slots to be allocated and notified
1043 : : * to NIC. TODO: Is this needed. Most likely not.
1044 : : */
1045 : 0 : rte_bitmap_set(rxr->ag_bitmap, ag_cons);
1046 : 0 : rxr->ag_cons = RING_IDX(rxr->ag_ring_struct, RING_NEXT(ag_cons));
1047 : : }
1048 : 0 : last->next = NULL;
1049 : 0 : bnxt_prod_ag_mbuf(rxq);
1050 : 0 : return 0;
1051 : : }
1052 : :
1053 : 0 : static int bnxt_crx_pkt(struct rte_mbuf **rx_pkt,
1054 : : struct bnxt_rx_queue *rxq,
1055 : : struct rx_pkt_compress_cmpl *rxcmp,
1056 : : uint32_t *raw_cons)
1057 : : {
1058 : 0 : struct bnxt_cp_ring_info *cpr = rxq->cp_ring;
1059 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
1060 : 0 : uint32_t tmp_raw_cons = *raw_cons;
1061 : : uint16_t cons, raw_prod;
1062 : : struct rte_mbuf *mbuf;
1063 : : int rc = 0;
1064 : : uint8_t agg_buf = 0;
1065 : :
1066 : 0 : agg_buf = BNXT_CRX_CQE_AGG_BUFS(rxcmp);
1067 : : /*
1068 : : * Since size of rx_pkt_cmpl is same as rx_pkt_compress_cmpl,
1069 : : * we should be able to use bnxt_agg_bufs_valid to check if AGG
1070 : : * bufs are valid when using compressed CQEs.
1071 : : * All we want to check here is if the CQE is valid and the
1072 : : * location of valid bit is same irrespective of the CQE type.
1073 : : */
1074 [ # # # # ]: 0 : if (agg_buf && !bnxt_agg_bufs_valid(cpr, agg_buf, tmp_raw_cons))
1075 : : return -EBUSY;
1076 : :
1077 : 0 : raw_prod = rxr->rx_raw_prod;
1078 : :
1079 : 0 : cons = rxcmp->errors_agg_bufs_opaque & BNXT_CRX_CQE_OPAQUE_MASK;
1080 : : mbuf = bnxt_consume_rx_buf(rxr, cons);
1081 [ # # ]: 0 : if (mbuf == NULL)
1082 : : return -EBUSY;
1083 : :
1084 : 0 : mbuf->data_off = RTE_PKTMBUF_HEADROOM;
1085 : 0 : mbuf->nb_segs = 1;
1086 : 0 : mbuf->next = NULL;
1087 : 0 : mbuf->pkt_len = rxcmp->len;
1088 : 0 : mbuf->data_len = mbuf->pkt_len;
1089 : 0 : mbuf->port = rxq->port_id;
1090 : :
1091 : 0 : bnxt_set_ol_flags_crx(rxr, rxcmp, mbuf);
1092 [ # # ]: 0 : mbuf->packet_type = bnxt_parse_pkt_type_crx(rxcmp);
1093 : : bnxt_set_vlan_crx(rxcmp, mbuf);
1094 : :
1095 [ # # ]: 0 : if (bnxt_alloc_rx_data(rxq, rxr, raw_prod)) {
1096 : : rc = -ENOMEM;
1097 : 0 : goto rx;
1098 : : }
1099 : 0 : raw_prod = RING_NEXT(raw_prod);
1100 : 0 : rxr->rx_raw_prod = raw_prod;
1101 : :
1102 [ # # ]: 0 : if (agg_buf)
1103 : 0 : bnxt_rx_pages_crx(rxq, mbuf, &tmp_raw_cons, agg_buf);
1104 : :
1105 : 0 : rx:
1106 : 0 : rxr->rx_next_cons = RING_IDX(rxr->rx_ring_struct, RING_NEXT(cons));
1107 : 0 : *rx_pkt = mbuf;
1108 : :
1109 : 0 : *raw_cons = tmp_raw_cons;
1110 : :
1111 : 0 : return rc;
1112 : : }
1113 : :
1114 : 0 : static int bnxt_rx_pkt(struct rte_mbuf **rx_pkt,
1115 : : struct bnxt_rx_queue *rxq, uint32_t *raw_cons)
1116 : : {
1117 : 0 : struct bnxt_cp_ring_info *cpr = rxq->cp_ring;
1118 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
1119 : : struct rx_pkt_cmpl *rxcmp;
1120 : : struct rx_pkt_cmpl_hi *rxcmp1;
1121 : 0 : uint32_t tmp_raw_cons = *raw_cons;
1122 : 0 : uint16_t cons, raw_prod, cp_cons =
1123 : 0 : RING_CMP(cpr->cp_ring_struct, tmp_raw_cons);
1124 : : struct rte_mbuf *mbuf;
1125 : : int rc = 0;
1126 : : uint8_t agg_buf = 0;
1127 : : uint16_t cmp_type;
1128 : 0 : uint32_t vfr_flag = 0, mark_id = 0;
1129 : 0 : struct bnxt *bp = rxq->bp;
1130 : :
1131 : 0 : rxcmp = (struct rx_pkt_cmpl *)
1132 : 0 : &cpr->cp_desc_ring[cp_cons];
1133 : :
1134 : 0 : cmp_type = CMP_TYPE(rxcmp);
1135 : :
1136 [ # # ]: 0 : if (cmp_type == RX_TPA_V2_ABUF_CMPL_TYPE_RX_TPA_AGG) {
1137 : : struct rx_tpa_v2_abuf_cmpl *rx_agg = (void *)rxcmp;
1138 : 0 : uint16_t agg_id = rte_cpu_to_le_16(rx_agg->agg_id);
1139 : : struct bnxt_tpa_info *tpa_info;
1140 : :
1141 : 0 : tpa_info = &rxr->tpa_info[agg_id];
1142 : : RTE_ASSERT(tpa_info->agg_count < 16);
1143 : 0 : tpa_info->agg_arr[tpa_info->agg_count++] = *rx_agg;
1144 : : rc = -EINVAL; /* Continue w/o new mbuf */
1145 : 0 : goto next_rx;
1146 : : }
1147 : :
1148 : 0 : tmp_raw_cons = NEXT_RAW_CMP(tmp_raw_cons);
1149 : 0 : cp_cons = RING_CMP(cpr->cp_ring_struct, tmp_raw_cons);
1150 : 0 : rxcmp1 = (struct rx_pkt_cmpl_hi *)&cpr->cp_desc_ring[cp_cons];
1151 : :
1152 [ # # ]: 0 : if (!bnxt_cpr_cmp_valid(rxcmp1, tmp_raw_cons,
1153 : : cpr->cp_ring_struct->ring_size))
1154 : : return -EBUSY;
1155 : :
1156 : 0 : if (cmp_type == RX_TPA_START_CMPL_TYPE_RX_TPA_START ||
1157 [ # # # # ]: 0 : cmp_type == RX_TPA_START_V2_CMPL_TYPE_RX_TPA_START_V2 ||
1158 : : cmp_type == RX_TPA_START_V3_CMPL_TYPE_RX_TPA_START_V3) {
1159 : 0 : bnxt_tpa_start(rxq, (struct rx_tpa_start_cmpl *)rxcmp,
1160 : : (struct rx_tpa_start_cmpl_hi *)rxcmp1);
1161 : : rc = -EINVAL; /* Continue w/o new mbuf */
1162 : 0 : goto next_rx;
1163 [ # # ]: 0 : } else if (cmp_type == RX_TPA_END_CMPL_TYPE_RX_TPA_END) {
1164 : 0 : mbuf = bnxt_tpa_end(rxq, &tmp_raw_cons,
1165 : : (struct rx_tpa_end_cmpl *)rxcmp,
1166 : : (struct rx_tpa_end_cmpl_hi *)rxcmp1);
1167 [ # # ]: 0 : if (unlikely(!mbuf))
1168 : : return -EBUSY;
1169 : 0 : *rx_pkt = mbuf;
1170 : 0 : goto next_rx;
1171 : 0 : } else if ((cmp_type != CMPL_BASE_TYPE_RX_L2) &&
1172 [ # # # # ]: 0 : (cmp_type != CMPL_BASE_TYPE_RX_L2_V2) &&
1173 : : (cmp_type != CMPL_BASE_TYPE_RX_L2_V3)) {
1174 : : rc = -EINVAL;
1175 : 0 : goto next_rx;
1176 : : }
1177 : :
1178 : 0 : agg_buf = BNXT_RX_L2_AGG_BUFS(rxcmp);
1179 [ # # # # ]: 0 : if (agg_buf && !bnxt_agg_bufs_valid(cpr, agg_buf, tmp_raw_cons))
1180 : : return -EBUSY;
1181 : :
1182 : 0 : raw_prod = rxr->rx_raw_prod;
1183 : :
1184 : 0 : cons = rxcmp->opaque;
1185 [ # # ]: 0 : if (unlikely(cons != rxr->rx_next_cons)) {
1186 : 0 : bnxt_discard_rx(bp, cpr, &tmp_raw_cons, rxcmp);
1187 : 0 : PMD_DRV_LOG_LINE(ERR, "RX cons %x != expected cons %x",
1188 : : cons, rxr->rx_next_cons);
1189 : : bnxt_sched_ring_reset(rxq);
1190 : : rc = -EBUSY;
1191 : 0 : goto next_rx;
1192 : : }
1193 : : mbuf = bnxt_consume_rx_buf(rxr, cons);
1194 [ # # ]: 0 : if (mbuf == NULL)
1195 : : return -EBUSY;
1196 : :
1197 : 0 : mbuf->ol_flags = 0;
1198 : 0 : mbuf->data_off = RTE_PKTMBUF_HEADROOM;
1199 : 0 : mbuf->nb_segs = 1;
1200 : 0 : mbuf->next = NULL;
1201 : 0 : mbuf->pkt_len = rxcmp->len;
1202 : 0 : mbuf->data_len = mbuf->pkt_len;
1203 : 0 : mbuf->port = rxq->port_id;
1204 : :
1205 : : /* Extract the hardware timestamp from the completion record if:
1206 : : * 1. The packet is explicitly classified as a PTP packet (with or
1207 : : * without timestamp), OR
1208 : : * 2. Promiscuous timestamping is enabled (ptp_all_rx_tstamp), which
1209 : : * instructs the hardware to timestamp all packets, including
1210 : : * non-PTP traffic (e.g., IPv6).
1211 : : */
1212 [ # # # # ]: 0 : if (unlikely(((rte_le_to_cpu_16(rxcmp->flags_type) &
1213 : : RX_PKT_CMPL_FLAGS_MASK) ==
1214 : : RX_PKT_CMPL_FLAGS_ITYPE_PTP_W_TIMESTAMP) ||
1215 : : ((rte_le_to_cpu_16(rxcmp->flags_type) &
1216 : : RX_PKT_CMPL_FLAGS_MASK) ==
1217 : : RX_PKT_CMPL_FLAGS_ITYPE_PTP_WO_TIMESTAMP) ||
1218 : 0 : bp->ptp_all_rx_tstamp) &&
1219 [ # # ]: 0 : bp->ieee_1588 &&
1220 [ # # ]: 0 : bp->ptp_cfg) {
1221 : 0 : mbuf->ol_flags |= RTE_MBUF_F_RX_IEEE1588_PTP |
1222 : : RTE_MBUF_F_RX_IEEE1588_TMST;
1223 [ # # ]: 0 : if (BNXT_CHIP_P5_P7(bp))
1224 : 0 : bnxt_get_rx_ts_p5_p7(rxq->bp, rxcmp1->reorder);
1225 : : else
1226 : 0 : bnxt_get_rx_ts(rxq->bp);
1227 : : #ifndef RTE_IOVA_IN_MBUF
1228 : : bnxt_timestamp_dynfield_set(mbuf,
1229 : : bp->ptp_cfg->mb_rx_timestamp_offset,
1230 : : bp->ptp_cfg->rx_timestamp);
1231 : : mbuf->ol_flags |= bp->ptp_cfg->mb_rx_timestamp_flag;
1232 : : #endif
1233 : : }
1234 : :
1235 [ # # ]: 0 : if (cmp_type == CMPL_BASE_TYPE_RX_L2_V3) {
1236 : : bnxt_parse_csum_v3(mbuf, rxcmp1);
1237 : : bnxt_parse_pkt_type_v3(mbuf, rxcmp, rxcmp1);
1238 : : bnxt_rx_vlan_v3(mbuf, rxcmp, rxcmp1);
1239 : : /* Packet cannot be a PTP ethertype if it is detected as L4 */
1240 [ # # ]: 0 : if (mbuf->ol_flags & RTE_MBUF_F_RX_L4_CKSUM_GOOD) {
1241 : 0 : mbuf->ol_flags &= ~RTE_MBUF_F_RX_IEEE1588_PTP;
1242 [ # # ]: 0 : if (unlikely(bp->ptp_cfg))
1243 : 0 : mbuf->ol_flags &=
1244 : 0 : ~bp->ptp_cfg->mb_rx_timestamp_flag;
1245 : : }
1246 : :
1247 : : /* If its a PTP frame, ptype cannot be L2_ETHER */
1248 [ # # ]: 0 : if (mbuf->ol_flags & RTE_MBUF_F_RX_IEEE1588_PTP)
1249 : 0 : mbuf->packet_type = RTE_PTYPE_L2_ETHER_TIMESYNC;
1250 : :
1251 [ # # # # ]: 0 : if (BNXT_TRUFLOW_EN(bp))
1252 : 0 : mark_id = bnxt_ulp_set_mark_in_mbuf_v3(rxq->bp, rxcmp1,
1253 : : mbuf, &vfr_flag);
1254 : 0 : goto reuse_rx_mbuf;
1255 : : }
1256 : :
1257 [ # # ]: 0 : if (cmp_type == CMPL_BASE_TYPE_RX_L2_V2) {
1258 : 0 : bnxt_parse_csum_v2(mbuf, rxcmp1);
1259 : 0 : bnxt_parse_pkt_type_v2(mbuf, rxcmp, rxcmp1);
1260 : : bnxt_rx_vlan_v2(mbuf, bp, rxcmp, rxcmp1);
1261 : : /* TODO Add support for cfa_code parsing */
1262 : 0 : goto reuse_rx_mbuf;
1263 : : }
1264 : :
1265 : 0 : bnxt_set_ol_flags(rxr, rxcmp, rxcmp1, mbuf);
1266 : :
1267 [ # # ]: 0 : mbuf->packet_type = bnxt_parse_pkt_type(rxcmp, rxcmp1);
1268 : :
1269 : : bnxt_set_vlan(rxcmp1, mbuf);
1270 : :
1271 [ # # # # ]: 0 : if (BNXT_TRUFLOW_EN(bp))
1272 : 0 : mark_id = bnxt_ulp_set_mark_in_mbuf(rxq->bp, rxcmp1, mbuf,
1273 : : &vfr_flag);
1274 : : else
1275 : 0 : bnxt_set_mark_in_mbuf(rxq->bp, rxcmp1, mbuf);
1276 : :
1277 : 0 : reuse_rx_mbuf:
1278 [ # # ]: 0 : if (agg_buf) {
1279 : 0 : rc = bnxt_rx_pages(rxq, mbuf, &tmp_raw_cons, agg_buf, NULL);
1280 [ # # ]: 0 : if (rc != 0)
1281 : : return -EBUSY;
1282 : : }
1283 : :
1284 : : #ifdef BNXT_DEBUG
1285 : : if (rxcmp1->errors_v2 & RX_CMP_L2_ERRORS) {
1286 : : /* Re-install the mbuf back to the rx ring */
1287 : : bnxt_reuse_rx_mbuf(rxr, cons, mbuf);
1288 : :
1289 : : rc = -EIO;
1290 : : goto next_rx;
1291 : : }
1292 : : #endif
1293 : : /*
1294 : : * TODO: Redesign this....
1295 : : * If the allocation fails, the packet does not get received.
1296 : : * Simply returning this will result in slowly falling behind
1297 : : * on the producer ring buffers.
1298 : : * Instead, "filling up" the producer just before ringing the
1299 : : * doorbell could be a better solution since it will let the
1300 : : * producer ring starve until memory is available again pushing
1301 : : * the drops into hardware and getting them out of the driver
1302 : : * allowing recovery to a full producer ring.
1303 : : *
1304 : : * This could also help with cache usage by preventing per-packet
1305 : : * calls in favour of a tight loop with the same function being called
1306 : : * in it.
1307 : : */
1308 : 0 : raw_prod = RING_NEXT(raw_prod);
1309 [ # # ]: 0 : if (bnxt_alloc_rx_data(rxq, rxr, raw_prod)) {
1310 : : rc = -ENOMEM;
1311 : 0 : goto rx;
1312 : : }
1313 : 0 : rxr->rx_raw_prod = raw_prod;
1314 : 0 : rx:
1315 : 0 : rxr->rx_next_cons = RING_IDX(rxr->rx_ring_struct, RING_NEXT(cons));
1316 : :
1317 [ # # # # : 0 : if (BNXT_TRUFLOW_EN(bp) && (BNXT_VF_IS_TRUSTED(bp) || BNXT_PF(bp)) &&
# # # # ]
1318 : : vfr_flag) {
1319 : 0 : bnxt_vfr_recv(mark_id, rxq->queue_id, mbuf);
1320 : : /* Now return an error so that nb_rx_pkts is not
1321 : : * incremented.
1322 : : * This packet was meant to be given to the representor.
1323 : : * So no need to account the packet and give it to
1324 : : * parent Rx burst function.
1325 : : */
1326 : : rc = -ENODEV;
1327 : 0 : goto next_rx;
1328 : : }
1329 : : /*
1330 : : * All MBUFs are allocated with the same size under DPDK,
1331 : : * no optimization for rx_copy_thresh
1332 : : */
1333 : 0 : *rx_pkt = mbuf;
1334 : :
1335 : 0 : next_rx:
1336 : :
1337 : 0 : *raw_cons = tmp_raw_cons;
1338 : :
1339 : 0 : return rc;
1340 : : }
1341 : :
1342 : 0 : static void bnxt_reattempt_buffer_alloc(struct bnxt_rx_queue *rxq)
1343 : : {
1344 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
1345 : : struct bnxt_ring *ring;
1346 : : uint16_t raw_prod;
1347 : : uint32_t cnt;
1348 : :
1349 : : /* Assume alloc passes. On failure,
1350 : : * need_realloc will be set inside bnxt_alloc_XY_data.
1351 : : */
1352 : 0 : rxq->need_realloc = 0;
1353 [ # # ]: 0 : if (!bnxt_need_agg_ring(rxq->bp->eth_dev))
1354 : 0 : goto alloc_rx;
1355 : :
1356 : 0 : raw_prod = rxr->ag_raw_prod;
1357 : 0 : bnxt_prod_ag_mbuf(rxq);
1358 [ # # ]: 0 : if (raw_prod != rxr->ag_raw_prod)
1359 [ # # ]: 0 : bnxt_db_write(&rxr->ag_db, rxr->ag_raw_prod);
1360 : :
1361 : 0 : alloc_rx:
1362 : 0 : raw_prod = rxr->rx_raw_prod;
1363 : 0 : ring = rxr->rx_ring_struct;
1364 [ # # ]: 0 : for (cnt = 0; cnt < ring->ring_size; cnt++) {
1365 : : struct rte_mbuf **rx_buf;
1366 : : uint16_t ndx;
1367 : :
1368 : 0 : ndx = RING_IDX(ring, raw_prod + cnt);
1369 : 0 : rx_buf = &rxr->rx_buf_ring[ndx];
1370 : :
1371 : : /* Buffer already allocated for this index. */
1372 [ # # # # ]: 0 : if (*rx_buf != NULL && *rx_buf != &rxq->fake_mbuf)
1373 : 0 : continue;
1374 : :
1375 : : /* This slot is empty. Alloc buffer for Rx */
1376 [ # # ]: 0 : if (bnxt_alloc_rx_data(rxq, rxr, raw_prod + cnt))
1377 : : break;
1378 : :
1379 : 0 : rxr->rx_raw_prod = raw_prod + cnt;
1380 [ # # ]: 0 : bnxt_db_write(&rxr->rx_db, rxr->rx_raw_prod);
1381 : : }
1382 : 0 : }
1383 : :
1384 : 0 : uint16_t bnxt_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts,
1385 : : uint16_t nb_pkts)
1386 : : {
1387 : : struct bnxt_rx_queue *rxq = rx_queue;
1388 : 0 : struct bnxt_cp_ring_info *cpr = rxq->cp_ring;
1389 : 0 : struct bnxt_rx_ring_info *rxr = rxq->rx_ring;
1390 : 0 : uint16_t rx_raw_prod = rxr->rx_raw_prod;
1391 : 0 : uint16_t ag_raw_prod = rxr->ag_raw_prod;
1392 : 0 : uint32_t raw_cons = cpr->cp_raw_cons;
1393 : : uint32_t cons;
1394 : : int nb_rx_pkts = 0;
1395 : : int nb_rep_rx_pkts = 0;
1396 : : struct rx_pkt_cmpl *rxcmp;
1397 : : int rc = 0;
1398 : : bool evt = false;
1399 : :
1400 [ # # ]: 0 : if (unlikely(is_bnxt_in_error(rxq->bp)))
1401 : : return 0;
1402 : :
1403 : : /* If Rx Q was stopped return */
1404 [ # # ]: 0 : if (unlikely(!rxq->rx_started))
1405 : : return 0;
1406 : :
1407 : : #if defined(RTE_ARCH_X86) || defined(RTE_ARCH_ARM64)
1408 : : /*
1409 : : * Replenish buffers if needed when a transition has been made from
1410 : : * vector- to non-vector- receive processing.
1411 : : */
1412 [ # # ]: 0 : while (unlikely(rxq->rxrearm_nb)) {
1413 [ # # ]: 0 : if (!bnxt_alloc_rx_data(rxq, rxr, rxq->rxrearm_start)) {
1414 : 0 : rxr->rx_raw_prod = rxq->rxrearm_start;
1415 [ # # ]: 0 : bnxt_db_write(&rxr->rx_db, rxr->rx_raw_prod);
1416 : 0 : rxq->rxrearm_start++;
1417 : 0 : rxq->rxrearm_nb--;
1418 [ # # ]: 0 : if (rxq->rxrearm_start >= rxq->nb_rx_desc) {
1419 : 0 : rxq->rxrearm_start = 0;
1420 : 0 : rxq->epoch = rxq->epoch == 0 ? 1 : 0;
1421 : : }
1422 : : } else {
1423 : : /* Retry allocation on next call. */
1424 : : break;
1425 : : }
1426 : : }
1427 : : #endif
1428 : :
1429 : : /* Handle RX burst request */
1430 : : while (1) {
1431 : 0 : cons = RING_CMP(cpr->cp_ring_struct, raw_cons);
1432 : 0 : rxcmp = (struct rx_pkt_cmpl *)&cpr->cp_desc_ring[cons];
1433 : :
1434 [ # # ]: 0 : if (!bnxt_cpr_cmp_valid(rxcmp, raw_cons,
1435 : : cpr->cp_ring_struct->ring_size))
1436 : : break;
1437 [ # # ]: 0 : if (CMP_TYPE(rxcmp) == CMPL_BASE_TYPE_HWRM_DONE) {
1438 : 0 : PMD_DRV_LOG_LINE(ERR, "Rx flush done");
1439 [ # # ]: 0 : } else if (CMP_TYPE(rxcmp) == CMPL_BASE_TYPE_RX_L2_COMPRESS) {
1440 : 0 : rc = bnxt_crx_pkt(&rx_pkts[nb_rx_pkts], rxq,
1441 : : (struct rx_pkt_compress_cmpl *)rxcmp,
1442 : : &raw_cons);
1443 [ # # ]: 0 : } else if ((CMP_TYPE(rxcmp) >= CMPL_BASE_TYPE_RX_TPA_START_V2) &&
1444 : : (CMP_TYPE(rxcmp) <= CMPL_BASE_TYPE_RX_TPA_START_V3)) {
1445 : 0 : rc = bnxt_rx_pkt(&rx_pkts[nb_rx_pkts], rxq, &raw_cons);
1446 : : } else if (!BNXT_NUM_ASYNC_CPR(rxq->bp)) {
1447 : : evt =
1448 : : bnxt_event_hwrm_resp_handler(rxq->bp,
1449 : : (struct cmpl_base *)rxcmp);
1450 : : /* If the async event is Fatal error, return */
1451 : : if (unlikely(is_bnxt_in_error(rxq->bp)))
1452 : : goto done;
1453 : : }
1454 : :
1455 [ # # ]: 0 : if (!rc)
1456 : 0 : nb_rx_pkts++;
1457 [ # # ]: 0 : else if (rc == -EBUSY) /* partial completion */
1458 : : break;
1459 [ # # ]: 0 : else if (rc == -ENODEV) /* completion for representor */
1460 : 0 : nb_rep_rx_pkts++;
1461 [ # # ]: 0 : else if (rc == -ENOMEM)
1462 : 0 : nb_rx_pkts++;
1463 : 0 : raw_cons = NEXT_RAW_CMP(raw_cons);
1464 : : /*
1465 : : * The HW reposting may fall behind if mbuf allocation has
1466 : : * failed. Break and reattempt allocation to prevent that.
1467 : : */
1468 [ # # # # ]: 0 : if (nb_rx_pkts == nb_pkts || nb_rep_rx_pkts == nb_pkts || evt ||
1469 [ # # ]: 0 : rxq->need_realloc != 0)
1470 : : break;
1471 : : }
1472 : :
1473 : 0 : cpr->cp_raw_cons = raw_cons;
1474 [ # # ]: 0 : if (!nb_rx_pkts && !nb_rep_rx_pkts && !evt) {
1475 : : /*
1476 : : * For PMD, there is no need to keep on pushing to REARM
1477 : : * the doorbell if there are no new completions
1478 : : */
1479 : 0 : goto done;
1480 : : }
1481 : :
1482 : : /* Ring the completion queue doorbell. */
1483 : 0 : bnxt_db_cq(cpr);
1484 : :
1485 : : /* Ring the receive descriptor doorbell. */
1486 [ # # ]: 0 : if (rx_raw_prod != rxr->rx_raw_prod)
1487 [ # # ]: 0 : bnxt_db_write(&rxr->rx_db, rxr->rx_raw_prod);
1488 : :
1489 : : /* Ring the AGG ring DB */
1490 [ # # ]: 0 : if (ag_raw_prod != rxr->ag_raw_prod)
1491 [ # # ]: 0 : bnxt_db_write(&rxr->ag_db, rxr->ag_raw_prod);
1492 : 0 : done:
1493 [ # # ]: 0 : if (unlikely(rxq->need_realloc))
1494 : 0 : bnxt_reattempt_buffer_alloc(rxq);
1495 : 0 : return nb_rx_pkts;
1496 : : }
1497 : :
1498 : 0 : void bnxt_free_rx_rings(struct bnxt *bp)
1499 : : {
1500 : : int i;
1501 : : struct bnxt_rx_queue *rxq;
1502 : :
1503 [ # # # # ]: 0 : if (!bp->rx_queues || !bp->eth_dev->data->rx_queues)
1504 : : return;
1505 : :
1506 [ # # ]: 0 : for (i = 0; i < (int)bp->rx_nr_rings; i++) {
1507 : 0 : rxq = bp->rx_queues[i];
1508 [ # # ]: 0 : if (!rxq)
1509 : 0 : continue;
1510 : :
1511 : 0 : bnxt_free_ring(rxq->rx_ring->rx_ring_struct);
1512 : 0 : rte_free(rxq->rx_ring->rx_ring_struct);
1513 : :
1514 : : /* Free the Aggregator ring */
1515 : 0 : bnxt_free_ring(rxq->rx_ring->ag_ring_struct);
1516 : 0 : rte_free(rxq->rx_ring->ag_ring_struct);
1517 : 0 : rxq->rx_ring->ag_ring_struct = NULL;
1518 : :
1519 : 0 : rte_free(rxq->rx_ring);
1520 : :
1521 : 0 : bnxt_free_ring(rxq->cp_ring->cp_ring_struct);
1522 : 0 : rte_free(rxq->cp_ring->cp_ring_struct);
1523 : 0 : rte_free(rxq->cp_ring);
1524 : :
1525 : 0 : rte_memzone_free(rxq->mz);
1526 : 0 : rxq->mz = NULL;
1527 : :
1528 : 0 : rte_free(rxq);
1529 : 0 : bp->rx_queues[i] = NULL;
1530 : : }
1531 : : }
1532 : :
1533 : 0 : int bnxt_init_rx_ring_struct(struct bnxt_rx_queue *rxq, unsigned int socket_id)
1534 : : {
1535 : : struct bnxt_cp_ring_info *cpr;
1536 : : struct bnxt_rx_ring_info *rxr;
1537 : : struct bnxt_ring *ring;
1538 : :
1539 : 0 : rxq->rx_buf_size = BNXT_MAX_PKT_LEN + sizeof(struct rte_mbuf);
1540 : :
1541 [ # # ]: 0 : if (rxq->rx_ring != NULL) {
1542 : : rxr = rxq->rx_ring;
1543 : : } else {
1544 : :
1545 : 0 : rxr = rte_zmalloc_socket("bnxt_rx_ring",
1546 : : sizeof(struct bnxt_rx_ring_info),
1547 : : RTE_CACHE_LINE_SIZE, socket_id);
1548 [ # # ]: 0 : if (rxr == NULL)
1549 : : return -ENOMEM;
1550 : 0 : rxq->rx_ring = rxr;
1551 : : }
1552 : :
1553 [ # # ]: 0 : if (rxr->rx_ring_struct == NULL) {
1554 : 0 : ring = rte_zmalloc_socket("bnxt_rx_ring_struct",
1555 : : sizeof(struct bnxt_ring),
1556 : : RTE_CACHE_LINE_SIZE, socket_id);
1557 [ # # ]: 0 : if (ring == NULL)
1558 : : return -ENOMEM;
1559 : 0 : rxr->rx_ring_struct = ring;
1560 : 0 : ring->ring_size = rte_align32pow2(rxq->nb_rx_desc);
1561 : 0 : ring->ring_mask = ring->ring_size - 1;
1562 : 0 : ring->bd = (void *)rxr->rx_desc_ring;
1563 : 0 : ring->bd_dma = rxr->rx_desc_mapping;
1564 : :
1565 : : /* Allocate extra rx ring entries for vector rx. */
1566 : 0 : ring->vmem_size = sizeof(struct rte_mbuf *) *
1567 : 0 : (ring->ring_size + BNXT_RX_EXTRA_MBUF_ENTRIES);
1568 : :
1569 : 0 : ring->vmem = (void **)&rxr->rx_buf_ring;
1570 : 0 : ring->fw_ring_id = INVALID_HW_RING_ID;
1571 : : }
1572 : :
1573 [ # # ]: 0 : if (rxq->cp_ring != NULL) {
1574 : : cpr = rxq->cp_ring;
1575 : : } else {
1576 : 0 : cpr = rte_zmalloc_socket("bnxt_rx_ring",
1577 : : sizeof(struct bnxt_cp_ring_info),
1578 : : RTE_CACHE_LINE_SIZE, socket_id);
1579 [ # # ]: 0 : if (cpr == NULL)
1580 : : return -ENOMEM;
1581 : 0 : rxq->cp_ring = cpr;
1582 : : }
1583 : :
1584 [ # # ]: 0 : if (cpr->cp_ring_struct == NULL) {
1585 : 0 : ring = rte_zmalloc_socket("bnxt_rx_ring_struct",
1586 : : sizeof(struct bnxt_ring),
1587 : : RTE_CACHE_LINE_SIZE, socket_id);
1588 [ # # ]: 0 : if (ring == NULL)
1589 : : return -ENOMEM;
1590 : 0 : cpr->cp_ring_struct = ring;
1591 : :
1592 : : /* Allocate two completion slots per entry in desc ring. */
1593 : 0 : ring->ring_size = rxr->rx_ring_struct->ring_size * 2;
1594 [ # # ]: 0 : if (bnxt_need_agg_ring(rxq->bp->eth_dev))
1595 : 0 : ring->ring_size *= AGG_RING_SIZE_FACTOR;
1596 : :
1597 : 0 : ring->ring_size = rte_align32pow2(ring->ring_size);
1598 : 0 : ring->ring_mask = ring->ring_size - 1;
1599 : 0 : ring->bd = (void *)cpr->cp_desc_ring;
1600 : 0 : ring->bd_dma = cpr->cp_desc_mapping;
1601 : 0 : ring->vmem_size = 0;
1602 : 0 : ring->vmem = NULL;
1603 : 0 : ring->fw_ring_id = INVALID_HW_RING_ID;
1604 : : }
1605 : :
1606 [ # # ]: 0 : if (!bnxt_need_agg_ring(rxq->bp->eth_dev))
1607 : : return 0;
1608 : :
1609 : 0 : rxr = rxq->rx_ring;
1610 : : /* Allocate Aggregator rings */
1611 : 0 : ring = rte_zmalloc_socket("bnxt_rx_ring_struct",
1612 : : sizeof(struct bnxt_ring),
1613 : : RTE_CACHE_LINE_SIZE, socket_id);
1614 [ # # ]: 0 : if (ring == NULL)
1615 : : return -ENOMEM;
1616 : 0 : rxr->ag_ring_struct = ring;
1617 : 0 : ring->ring_size = rte_align32pow2(rxq->nb_rx_desc *
1618 : : AGG_RING_SIZE_FACTOR);
1619 : 0 : ring->ring_mask = ring->ring_size - 1;
1620 : 0 : ring->bd = (void *)rxr->ag_desc_ring;
1621 : 0 : ring->bd_dma = rxr->ag_desc_mapping;
1622 : 0 : ring->vmem_size = ring->ring_size * sizeof(struct rte_mbuf *);
1623 : 0 : ring->vmem = (void **)&rxr->ag_buf_ring;
1624 : 0 : ring->fw_ring_id = INVALID_HW_RING_ID;
1625 : :
1626 : 0 : return 0;
1627 : : }
1628 : :
1629 : : static void bnxt_init_rxbds(struct bnxt_ring *ring, uint32_t type,
1630 : : uint16_t len)
1631 : : {
1632 : : uint32_t j;
1633 : 0 : struct rx_prod_pkt_bd *rx_bd_ring = (struct rx_prod_pkt_bd *)ring->bd;
1634 : :
1635 : 0 : if (!rx_bd_ring)
1636 : : return;
1637 [ # # # # ]: 0 : for (j = 0; j < ring->ring_size; j++) {
1638 : 0 : rx_bd_ring[j].flags_type = rte_cpu_to_le_16(type);
1639 : 0 : rx_bd_ring[j].len = rte_cpu_to_le_16(len);
1640 : 0 : rx_bd_ring[j].opaque = j;
1641 : : }
1642 : : }
1643 : :
1644 : 0 : int bnxt_init_one_rx_ring(struct bnxt_rx_queue *rxq)
1645 : : {
1646 : : struct bnxt_rx_ring_info *rxr;
1647 : : struct bnxt_ring *ring;
1648 : : uint32_t raw_prod, type;
1649 : : unsigned int i;
1650 : : uint16_t size;
1651 : :
1652 : : /* Initialize packet type table. */
1653 : 0 : bnxt_init_ptype_table();
1654 : :
1655 [ # # ]: 0 : size = rte_pktmbuf_data_room_size(rxq->mb_pool) - RTE_PKTMBUF_HEADROOM;
1656 : 0 : size = RTE_MIN(BNXT_MAX_PKT_LEN, size);
1657 : :
1658 : : type = RX_PROD_PKT_BD_TYPE_RX_PROD_PKT;
1659 : :
1660 : 0 : rxr = rxq->rx_ring;
1661 [ # # ]: 0 : ring = rxr->rx_ring_struct;
1662 : : bnxt_init_rxbds(ring, type, size);
1663 : :
1664 : : /* Initialize offload flags parsing table. */
1665 : 0 : bnxt_init_ol_flags_tables(rxq);
1666 : :
1667 : 0 : raw_prod = rxr->rx_raw_prod;
1668 [ # # ]: 0 : for (i = 0; i < ring->ring_size; i++) {
1669 [ # # ]: 0 : if (unlikely(!rxr->rx_buf_ring[i])) {
1670 [ # # ]: 0 : if (bnxt_alloc_rx_data(rxq, rxr, raw_prod) != 0) {
1671 : 0 : PMD_DRV_LOG_LINE(WARNING,
1672 : : "RxQ %d allocated %d of %d mbufs",
1673 : : rxq->queue_id, i, ring->ring_size);
1674 : 0 : return -ENOMEM;
1675 : : }
1676 : : }
1677 : 0 : rxr->rx_raw_prod = raw_prod;
1678 : 0 : raw_prod = RING_NEXT(raw_prod);
1679 : : }
1680 : :
1681 : : /* Initialize dummy mbuf pointers for vector mode rx. */
1682 : : for (i = ring->ring_size;
1683 [ # # ]: 0 : i < ring->ring_size + BNXT_RX_EXTRA_MBUF_ENTRIES; i++) {
1684 : 0 : rxr->rx_buf_ring[i] = &rxq->fake_mbuf;
1685 : : }
1686 : :
1687 : : /* Explicitly reset this driver internal tracker on a ring init */
1688 : 0 : rxr->rx_next_cons = 0;
1689 : :
1690 [ # # ]: 0 : if (!bnxt_need_agg_ring(rxq->bp->eth_dev))
1691 : : return 0;
1692 : :
1693 [ # # ]: 0 : ring = rxr->ag_ring_struct;
1694 : : type = RX_PROD_AGG_BD_TYPE_RX_PROD_AGG;
1695 : : bnxt_init_rxbds(ring, type, size);
1696 : 0 : raw_prod = rxr->ag_raw_prod;
1697 : :
1698 [ # # ]: 0 : for (i = 0; i < ring->ring_size; i++) {
1699 [ # # ]: 0 : if (unlikely(!rxr->ag_buf_ring[i])) {
1700 [ # # ]: 0 : if (bnxt_alloc_ag_data(rxq, rxr, raw_prod) != 0) {
1701 : 0 : PMD_DRV_LOG_LINE(WARNING,
1702 : : "RxQ %d allocated %d of %d mbufs",
1703 : : rxq->queue_id, i, ring->ring_size);
1704 : 0 : return -ENOMEM;
1705 : : }
1706 : : }
1707 : 0 : rxr->ag_raw_prod = raw_prod;
1708 : 0 : raw_prod = RING_NEXT(raw_prod);
1709 : : }
1710 : 0 : PMD_DRV_LOG_LINE(DEBUG, "AGG Done!");
1711 : :
1712 [ # # ]: 0 : if (bnxt_compressed_rx_cqe_mode_enabled(rxq->bp))
1713 : : return 0;
1714 : :
1715 [ # # ]: 0 : if (rxr->tpa_info) {
1716 [ # # ]: 0 : unsigned int max_aggs = BNXT_TPA_MAX_AGGS(rxq->bp);
1717 : :
1718 [ # # ]: 0 : for (i = 0; i < max_aggs; i++) {
1719 [ # # ]: 0 : if (unlikely(!rxr->tpa_info[i].mbuf)) {
1720 : 0 : rxr->tpa_info[i].mbuf =
1721 : 0 : __bnxt_alloc_rx_data(rxq->agg_mb_pool);
1722 [ # # ]: 0 : if (!rxr->tpa_info[i].mbuf) {
1723 : 0 : rte_atomic_fetch_add_explicit(&rxq->rx_mbuf_alloc_fail, 1,
1724 : : rte_memory_order_relaxed);
1725 : 0 : return -ENOMEM;
1726 : : }
1727 : : }
1728 : : }
1729 : : }
1730 : 0 : PMD_DRV_LOG_LINE(DEBUG, "TPA alloc Done!");
1731 : :
1732 : 0 : return 0;
1733 : : }
1734 : :
1735 : : /* Sweep the Rx completion queue till HWRM_DONE for ring flush is received.
1736 : : * The mbufs will not be freed in this call.
1737 : : * They will be freed during ring free as a part of mem cleanup.
1738 : : */
1739 : 0 : int bnxt_flush_rx_cmp(struct bnxt_cp_ring_info *cpr)
1740 : : {
1741 : 0 : struct bnxt_ring *cp_ring_struct = cpr->cp_ring_struct;
1742 : 0 : uint32_t ring_mask = cp_ring_struct->ring_mask;
1743 : 0 : uint32_t raw_cons = cpr->cp_raw_cons;
1744 : : struct rx_pkt_cmpl *rxcmp;
1745 : : uint32_t nb_rx = 0;
1746 : : uint32_t cons;
1747 : :
1748 : : do {
1749 : 0 : cons = RING_CMP(cpr->cp_ring_struct, raw_cons);
1750 : 0 : rxcmp = (struct rx_pkt_cmpl *)&cpr->cp_desc_ring[cons];
1751 : :
1752 [ # # ]: 0 : if (!bnxt_cpr_cmp_valid(rxcmp, raw_cons, ring_mask + 1))
1753 : : break;
1754 : :
1755 [ # # ]: 0 : if (CMP_TYPE(rxcmp) == CMPL_BASE_TYPE_HWRM_DONE)
1756 : : return 1;
1757 : :
1758 : 0 : raw_cons = NEXT_RAW_CMP(raw_cons);
1759 : 0 : nb_rx++;
1760 [ # # ]: 0 : } while (nb_rx < ring_mask);
1761 : :
1762 [ # # ]: 0 : if (nb_rx) {
1763 : 0 : cpr->cp_raw_cons = raw_cons;
1764 : : /* Ring the completion queue doorbell. */
1765 : 0 : bnxt_db_cq(cpr);
1766 : : }
1767 : :
1768 : : return 0;
1769 : : }
|
