Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(C) 2021 Marvell.
3 : : */
4 : :
5 : : #include "roc_api.h"
6 : : #include "roc_priv.h"
7 : :
8 : : #define npa_dump plt_dump
9 : :
10 : : static inline void
11 : 0 : npa_pool_dump(__io struct npa_pool_s *pool)
12 : : {
13 : 0 : npa_dump("W0: Stack base\t\t0x%" PRIx64 "", pool->stack_base);
14 : 0 : npa_dump("W1: ena \t\t%d\nW1: nat_align \t\t%d\nW1: stack_caching \t%d",
15 : : pool->ena, pool->nat_align, pool->stack_caching);
16 : 0 : npa_dump("W1: stack_way_mask\t%d\nW1: buf_offset\t\t%d",
17 : : pool->stack_way_mask, pool->buf_offset);
18 : 0 : npa_dump("W1: buf_size \t\t%d", pool->buf_size);
19 : :
20 : 0 : npa_dump("W2: stack_max_pages \t%d\nW2: stack_pages\t\t%d",
21 : : pool->stack_max_pages, pool->stack_pages);
22 : :
23 : 0 : npa_dump("W3: op_pc \t\t0x%" PRIx64 "", (uint64_t)pool->op_pc);
24 : :
25 : 0 : npa_dump("W4: stack_offset\t%d\nW4: shift\t\t%d\nW4: avg_level\t\t%d",
26 : : pool->stack_offset, pool->shift, pool->avg_level);
27 : 0 : npa_dump("W4: avg_con \t\t%d\nW4: fc_ena\t\t%d\nW4: fc_stype\t\t%d",
28 : : pool->avg_con, pool->fc_ena, pool->fc_stype);
29 : 0 : npa_dump("W4: fc_hyst_bits\t%d\nW4: fc_up_crossing\t%d",
30 : : pool->fc_hyst_bits, pool->fc_up_crossing);
31 : 0 : npa_dump("W4: update_time\t\t%d\n", pool->update_time);
32 : :
33 : 0 : npa_dump("W5: fc_addr\t\t0x%" PRIx64 "\n", pool->fc_addr);
34 : :
35 : 0 : npa_dump("W6: ptr_start\t\t0x%" PRIx64 "\n", pool->ptr_start);
36 : :
37 : 0 : npa_dump("W7: ptr_end\t\t0x%" PRIx64 "\n", pool->ptr_end);
38 : 0 : npa_dump("W8: err_int\t\t%d\nW8: err_int_ena\t\t%d", pool->err_int,
39 : : pool->err_int_ena);
40 : 0 : npa_dump("W8: thresh_int\t\t%d", pool->thresh_int);
41 : :
42 : 0 : npa_dump("W8: thresh_int_ena\t%d\nW8: thresh_up\t\t%d",
43 : : pool->thresh_int_ena, pool->thresh_up);
44 : 0 : npa_dump("W8: thresh_qint_idx\t%d\nW8: err_qint_idx\t%d",
45 : : pool->thresh_qint_idx, pool->err_qint_idx);
46 : 0 : }
47 : :
48 : : static inline void
49 : 0 : npa_aura_dump(__io struct npa_aura_s *aura)
50 : : {
51 : 0 : npa_dump("W0: Pool addr\t\t0x%" PRIx64 "\n", aura->pool_addr);
52 : :
53 : 0 : npa_dump("W1: ena\t\t\t%d\nW1: pool caching\t%d\nW1: pool way mask\t%d",
54 : : aura->ena, aura->pool_caching, aura->pool_way_mask);
55 : 0 : npa_dump("W1: avg con\t\t%d\nW1: pool drop ena\t%d", aura->avg_con,
56 : : aura->pool_drop_ena);
57 : 0 : npa_dump("W1: aura drop ena\t%d", aura->aura_drop_ena);
58 : 0 : npa_dump("W1: bp_ena\t\t%d\nW1: aura drop\t\t%d\nW1: aura shift\t\t%d",
59 : : aura->bp_ena, aura->aura_drop, aura->shift);
60 : 0 : npa_dump("W1: avg_level\t\t%d\n", aura->avg_level);
61 : :
62 : 0 : npa_dump("W2: count\t\t%" PRIx64 "\nW2: nix0_bpid\t\t%d",
63 : : (uint64_t)aura->count, aura->nix0_bpid);
64 : 0 : npa_dump("W2: nix1_bpid\t\t%d", aura->nix1_bpid);
65 : :
66 : 0 : npa_dump("W3: limit\t\t%" PRIx64 "\nW3: bp\t\t\t%d\nW3: fc_ena\t\t%d\n",
67 : : (uint64_t)aura->limit, aura->bp, aura->fc_ena);
68 : 0 : npa_dump("W3: fc_up_crossing\t%d\nW3: fc_stype\t\t%d",
69 : : aura->fc_up_crossing, aura->fc_stype);
70 : :
71 : 0 : npa_dump("W3: fc_hyst_bits\t%d", aura->fc_hyst_bits);
72 : :
73 : 0 : npa_dump("W4: fc_addr\t\t0x%" PRIx64 "\n", aura->fc_addr);
74 : :
75 : 0 : npa_dump("W5: pool_drop\t\t%d\nW5: update_time\t\t%d", aura->pool_drop,
76 : : aura->update_time);
77 : 0 : npa_dump("W5: err_int\t\t%d", aura->err_int);
78 : 0 : npa_dump("W5: err_int_ena\t\t%d\nW5: thresh_int\t\t%d",
79 : : aura->err_int_ena, aura->thresh_int);
80 : 0 : npa_dump("W5: thresh_int_ena\t%d", aura->thresh_int_ena);
81 : :
82 : 0 : npa_dump("W5: thresh_up\t\t%d\nW5: thresh_qint_idx\t%d",
83 : : aura->thresh_up, aura->thresh_qint_idx);
84 : 0 : npa_dump("W5: err_qint_idx\t%d", aura->err_qint_idx);
85 : :
86 : 0 : npa_dump("W6: thresh\t\t%" PRIx64 "\n", (uint64_t)aura->thresh);
87 : 0 : }
88 : :
89 : : static inline void
90 : 0 : npa_cn20k_pool_dump(__io struct npa_cn20k_pool_s *pool)
91 : : {
92 : 0 : npa_dump("W0: Stack base\t\t0x%" PRIx64 "\n", pool->stack_base);
93 : 0 : npa_dump("W1: ena \t\t%d\nW1: nat_align \t\t%d\nW1: stack_caching \t%d",
94 : : pool->ena, pool->nat_align, pool->stack_caching);
95 : 0 : npa_dump("W1: buf_offset \t\t%d", pool->buf_offset);
96 : 0 : npa_dump("W1: buf_size \t\t%d\nW1: ref_cnt_prof \t%d",
97 : : pool->buf_size, pool->ref_cnt_prof);
98 : :
99 : 0 : npa_dump("W2: stack_max_pages \t%d\nW2: stack_pages\t\t%d\n",
100 : : pool->stack_max_pages, pool->stack_pages);
101 : :
102 : 0 : npa_dump("W3: bp_0 \t\t%d\nW3: bp_1 \t\t%d\nW3: bp_2 \t\t%d",
103 : : pool->bp_0, pool->bp_1, pool->bp_2);
104 : 0 : npa_dump("W3: bp_3 \t\t%d\nW3: bp_4 \t\t%d\nW3: bp_5 \t\t%d",
105 : : pool->bp_3, pool->bp_4, pool->bp_5);
106 : 0 : npa_dump("W3: bp_6 \t\t%d\nW3: bp_7 \t\t%d", pool->bp_6, pool->bp_7);
107 : 0 : npa_dump("W3: bp_ena_0 \t\t%d\nW3: bp_ena_1 \t\t%d", pool->bp_ena_0,
108 : : pool->bp_ena_1);
109 : 0 : npa_dump("W3: bp_ena_2 \t\t%d\nW3: bp_ena_3 \t\t%d", pool->bp_ena_2,
110 : : pool->bp_ena_3);
111 : 0 : npa_dump("W3: bp_ena_4 \t\t%d\nW3: bp_ena_5 \t\t%d", pool->bp_ena_4,
112 : : pool->bp_ena_5);
113 : 0 : npa_dump("W3: bp_ena_6 \t\t%d\nW3: bp_ena_7 \t\t%d\n", pool->bp_6,
114 : : pool->bp_7);
115 : :
116 : 0 : npa_dump("W4: stack_offset\t%d\nW4: shift\t\t%d\nW4: avg_level\t\t%d",
117 : : pool->stack_offset, pool->shift, pool->avg_level);
118 : 0 : npa_dump("W4: avg_con \t\t%d\nW4: fc_ena\t\t%d\nW4: fc_stype\t\t%d",
119 : : pool->avg_con, pool->fc_ena, pool->fc_stype);
120 : 0 : npa_dump("W4: fc_hyst_bits\t%d\nW4: fc_up_crossing\t%d",
121 : : pool->fc_hyst_bits, pool->fc_up_crossing);
122 : 0 : npa_dump("W4: update_time\t\t%d\n", pool->update_time);
123 : :
124 : 0 : npa_dump("W5: fc_addr\t\t0x%" PRIx64 "\n", pool->fc_addr);
125 : :
126 : 0 : npa_dump("W6: ptr_start\t\t0x%" PRIx64 "\n", pool->ptr_start);
127 : :
128 : 0 : npa_dump("W7: ptr_end\t\t0x%" PRIx64 "\n", pool->ptr_end);
129 : :
130 : 0 : npa_dump("W8: bpid_0 \t\t%d", pool->bpid_0);
131 : 0 : npa_dump("W8: err_int\t\t%d\nW8: err_int_ena\t\t%d", pool->err_int,
132 : : pool->err_int_ena);
133 : 0 : npa_dump("W8: thresh_int\t\t%d", pool->thresh_int);
134 : 0 : npa_dump("W8: thresh_int_ena\t%d\nW8: thresh_up\t\t%d",
135 : : pool->thresh_int_ena, pool->thresh_up);
136 : 0 : npa_dump("W8: thresh_qint_idx\t%d\nW8: err_qint_idx\t%d\n",
137 : : pool->thresh_qint_idx, pool->err_qint_idx);
138 : 0 : npa_dump("W9: thresh\t\t%" PRIx64 "", (uint64_t)pool->thresh);
139 : 0 : npa_dump("W9: fc_msh_dst \t\t%d", pool->fc_msh_dst);
140 : 0 : npa_dump("W9: op_dpc_ena \t\t%d\nW9: op_dpc_set \t\t%d",
141 : : pool->op_dpc_ena, pool->op_dpc_set);
142 : 0 : npa_dump("W9: stream_ctx \t\t%d", pool->stream_ctx);
143 : 0 : }
144 : :
145 : : static inline void
146 : 0 : npa_halo_dump(__io struct npa_cn20k_halo_s *halo)
147 : : {
148 : 0 : npa_dump("W0: Stack base\t\t0x%" PRIx64 "\n", halo->stack_base);
149 : 0 : npa_dump("W1: ena \t\t%d\nW1: nat_align \t\t%d\nW1: stack_caching \t%d",
150 : : halo->ena, halo->nat_align, halo->stack_caching);
151 : 0 : npa_dump("W1: buf_offset\t\t%d\nW1: buf_size\t\t%d",
152 : : halo->buf_offset, halo->buf_size);
153 : 0 : npa_dump("W1: ref_cnt_prof \t%d\n", halo->ref_cnt_prof);
154 : :
155 : 0 : npa_dump("W2: stack_max_pages \t%d\nW2: stack_pages\t\t%d\n",
156 : : halo->stack_max_pages, halo->stack_pages);
157 : :
158 : 0 : npa_dump("W3: bp_0 \t\t%d\nW3: bp_1 \t\t%d\nW3: bp_2 \t\t%d",
159 : : halo->bp_0, halo->bp_1, halo->bp_2);
160 : 0 : npa_dump("W3: bp_3 \t\t%d\nW3: bp_4 \t\t%d\nW3: bp_5 \t\t%d",
161 : : halo->bp_3, halo->bp_4, halo->bp_5);
162 : 0 : npa_dump("W3: bp_6 \t\t%d\nW3: bp_7 \t\t%d", halo->bp_6, halo->bp_7);
163 : :
164 : 0 : npa_dump("W3: bp_ena_0 \t\t%d\nW3: bp_ena_1 \t\t%d", halo->bp_ena_0,
165 : : halo->bp_ena_1);
166 : 0 : npa_dump("W3: bp_ena_2 \t\t%d\nW3: bp_ena_3 \t\t%d", halo->bp_ena_2,
167 : : halo->bp_ena_3);
168 : 0 : npa_dump("W3: bp_ena_4 \t\t%d\nW3: bp_ena_5 \t\t%d", halo->bp_ena_4,
169 : : halo->bp_ena_5);
170 : 0 : npa_dump("W3: bp_ena_6 \t\t%d\nW3: bp_ena_7 \t\t%d\n", halo->bp_6,
171 : : halo->bp_7);
172 : :
173 : 0 : npa_dump("W4: stack_offset\t%d\nW4: shift\t\t%d\nW4: avg_level\t\t%d",
174 : : halo->stack_offset, halo->shift, halo->avg_level);
175 : 0 : npa_dump("W4: avg_con \t\t%d\nW4: fc_ena\t\t%d\nW4: fc_stype\t\t%d",
176 : : halo->avg_con, halo->fc_ena, halo->fc_stype);
177 : 0 : npa_dump("W4: fc_hyst_bits\t%d\nW4: fc_up_crossing\t%d",
178 : : halo->fc_hyst_bits, halo->fc_up_crossing);
179 : 0 : npa_dump("W4: update_time\t\t%d\n", halo->update_time);
180 : :
181 : 0 : npa_dump("W5: fc_addr\t\t0x%" PRIx64 "\n", halo->fc_addr);
182 : :
183 : 0 : npa_dump("W6: ptr_start\t\t0x%" PRIx64 "\n", halo->ptr_start);
184 : :
185 : 0 : npa_dump("W7: ptr_end\t\t0x%" PRIx64 "\n", halo->ptr_end);
186 : 0 : npa_dump("W8: bpid_0 \t\t%d", halo->bpid_0);
187 : 0 : npa_dump("W8: err_int\t\t%d\nW8: err_int_ena\t\t%d", halo->err_int,
188 : : halo->err_int_ena);
189 : 0 : npa_dump("W8: thresh_int\t\t%d", halo->thresh_int);
190 : :
191 : 0 : npa_dump("W8: thresh_int_ena\t%d\nW8: thresh_up\t\t%d",
192 : : halo->thresh_int_ena, halo->thresh_up);
193 : 0 : npa_dump("W8: thresh_qint_idx\t%d\nW8: err_qint_idx\t%d\n",
194 : : halo->thresh_qint_idx, halo->err_qint_idx);
195 : 0 : npa_dump("W9: thresh \t\t%" PRIx64 "\nW9: fc_msh_dst \t\t%d",
196 : : (unsigned long)halo->thresh, halo->fc_msh_dst);
197 : 0 : npa_dump("W9: op_dpc_ena \t\t%d\nW9: op_dpc_set \t\t%d",
198 : : halo->op_dpc_ena, halo->op_dpc_set);
199 : 0 : npa_dump("W9: stream_ctx \t\t%d\nW9: unified_ctx \t%d",
200 : : halo->stream_ctx, halo->unified_ctx);
201 : 0 : }
202 : :
203 : : static inline void
204 : 0 : npa_cn20k_aura_dump(__io struct npa_cn20k_aura_s *aura)
205 : : {
206 : 0 : npa_dump("W0: Pool addr\t\t0x%" PRIx64 "\n", aura->pool_addr);
207 : :
208 : 0 : npa_dump("W1: ena\t\t\t%d\nW1: pool caching\t%d", aura->ena,
209 : : aura->pool_caching);
210 : 0 : npa_dump("W1: avg con\t\t%d\nW1: pool drop ena\t%d", aura->avg_con,
211 : : aura->pool_drop_ena);
212 : 0 : npa_dump("W1: aura drop ena\t%d", aura->aura_drop_ena);
213 : 0 : npa_dump("W1: bp_ena\t\t%d", aura->bp_ena);
214 : 0 : npa_dump("W1: aura drop\t\t%d\nW1: aura shift\t\t%d", aura->aura_drop,
215 : : aura->shift);
216 : 0 : npa_dump("W1: avg_level\t\t%d\n", aura->avg_level);
217 : :
218 : 0 : npa_dump("W2: count\t\t%" PRIx64 "", (uint64_t)aura->count);
219 : 0 : npa_dump("W2: bpid\t\t%d\n", aura->bpid);
220 : :
221 : 0 : npa_dump("W3: limit\t\t%" PRIx64 "", (uint64_t)aura->limit);
222 : 0 : npa_dump("W3: bp\t\t\t%d", aura->bp);
223 : 0 : npa_dump("W3: fc_ena\t\t%d", aura->fc_ena);
224 : 0 : npa_dump("W3: fc_up_crossing\t%d\nW3: fc_stype\t\t%d",
225 : : aura->fc_up_crossing, aura->fc_stype);
226 : :
227 : 0 : npa_dump("W3: fc_hyst_bits\t%d\n", aura->fc_hyst_bits);
228 : :
229 : 0 : npa_dump("W4: fc_addr\t\t0x%" PRIx64 "\n", aura->fc_addr);
230 : :
231 : 0 : npa_dump("W5: pool_drop\t\t%d\nW5: update_time\t\t%d", aura->pool_drop,
232 : : aura->update_time);
233 : 0 : npa_dump("W5: err_int\t\t%d", aura->err_int);
234 : 0 : npa_dump("W5: err_int_ena\t\t%d\nW5: thresh_int\t\t%d",
235 : : aura->err_int_ena, aura->thresh_int);
236 : 0 : npa_dump("W5: thresh_int_ena\t%d", aura->thresh_int_ena);
237 : :
238 : 0 : npa_dump("W5: thresh_up\t\t%d\nW5: thresh_qint_idx\t%d",
239 : : aura->thresh_up, aura->thresh_qint_idx);
240 : 0 : npa_dump("W5: err_qint_idx\t%d\n", aura->err_qint_idx);
241 : :
242 : 0 : npa_dump("W6: thresh\t\t%" PRIx64 "", (uint64_t)aura->thresh);
243 : 0 : npa_dump("W6: fc_msh_dst \t\t%d", aura->fc_msh_dst);
244 : 0 : npa_dump("W6: op_dpc_ena \t\t%d\nW6: op_dpc_set \t\t%d",
245 : : aura->op_dpc_ena, aura->op_dpc_set);
246 : 0 : npa_dump("W6: stream_ctx \t\t%d", aura->stream_ctx);
247 : 0 : }
248 : :
249 : : int
250 : 0 : roc_npa_ctx_dump(void)
251 : : {
252 : : struct npa_cn20k_aq_enq_req *aq_cn20k;
253 : : struct npa_cn20k_aq_enq_rsp *rsp_cn20k;
254 : : struct npa_aq_enq_rsp *rsp;
255 : : struct npa_aq_enq_req *aq;
256 : : struct mbox *mbox;
257 : : struct npa_lf *lf;
258 : : uint32_t q;
259 : : int rc = 0;
260 : :
261 : 0 : lf = idev_npa_obj_get();
262 [ # # ]: 0 : if (lf == NULL)
263 : : return NPA_ERR_DEVICE_NOT_BOUNDED;
264 : 0 : mbox = mbox_get(lf->mbox);
265 : :
266 [ # # ]: 0 : for (q = 0; q < lf->nr_pools; q++) {
267 : : /* Skip disabled AURA */
268 [ # # ]: 0 : if (plt_bitmap_get(lf->npa_bmp, q))
269 : 0 : continue;
270 : :
271 [ # # ]: 0 : if (roc_model_is_cn20k()) {
272 : 0 : aq_cn20k = mbox_alloc_msg_npa_cn20k_aq_enq(mbox);
273 : : aq = (struct npa_aq_enq_req *)aq_cn20k;
274 : : } else {
275 : 0 : aq = mbox_alloc_msg_npa_aq_enq(mbox);
276 : : }
277 [ # # ]: 0 : if (aq == NULL) {
278 : : rc = -ENOSPC;
279 : 0 : goto exit;
280 : : }
281 : 0 : aq->aura_id = q;
282 : 0 : aq->op = NPA_AQ_INSTOP_READ;
283 [ # # ]: 0 : if (lf->aura_attr[q].halo) {
284 : 0 : aq->ctype = NPA_AQ_CTYPE_HALO;
285 : : rc = mbox_process_msg(mbox, (void *)&rsp_cn20k);
286 : : } else {
287 : 0 : aq->ctype = NPA_AQ_CTYPE_AURA;
288 : : rc = mbox_process_msg(mbox, (void *)&rsp);
289 : : }
290 : :
291 [ # # ]: 0 : if (rc) {
292 : 0 : plt_err("Failed to get aura/halo(%d) context", q);
293 : 0 : goto exit;
294 : : }
295 [ # # ]: 0 : if (lf->aura_attr[q].halo) {
296 : 0 : npa_dump("============== halo=%d ===============\n", q);
297 : 0 : npa_halo_dump(&rsp_cn20k->halo);
298 : : } else {
299 : 0 : npa_dump("============== aura=%d ===============\n", q);
300 [ # # ]: 0 : if (roc_model_is_cn20k())
301 : 0 : npa_cn20k_aura_dump(&rsp_cn20k->aura);
302 : : else
303 : 0 : npa_aura_dump(&rsp->aura);
304 : : }
305 : : }
306 : :
307 [ # # ]: 0 : for (q = 0; q < lf->nr_pools; q++) {
308 : : /* Skip halo and disabled POOL */
309 [ # # # # ]: 0 : if (plt_bitmap_get(lf->npa_bmp, q) || lf->aura_attr[q].halo)
310 : 0 : continue;
311 : :
312 [ # # ]: 0 : if (roc_model_is_cn20k()) {
313 : 0 : aq_cn20k = mbox_alloc_msg_npa_cn20k_aq_enq(mbox);
314 : : aq = (struct npa_aq_enq_req *)aq_cn20k;
315 : : } else {
316 : 0 : aq = mbox_alloc_msg_npa_aq_enq(mbox);
317 : : }
318 [ # # ]: 0 : if (aq == NULL) {
319 : : rc = -ENOSPC;
320 : 0 : goto exit;
321 : : }
322 : 0 : aq->aura_id = q;
323 : 0 : aq->ctype = NPA_AQ_CTYPE_POOL;
324 : 0 : aq->op = NPA_AQ_INSTOP_READ;
325 : :
326 : : rc = mbox_process_msg(mbox, (void *)&rsp);
327 [ # # ]: 0 : if (rc) {
328 : 0 : plt_err("Failed to get pool(%d) context", q);
329 : 0 : goto exit;
330 : : }
331 : 0 : npa_dump("============== pool=%d ===============\n", q);
332 [ # # ]: 0 : if (roc_model_is_cn20k())
333 : 0 : npa_cn20k_pool_dump(&rsp_cn20k->pool);
334 : : else
335 : 0 : npa_pool_dump(&rsp->pool);
336 : : }
337 : :
338 : 0 : exit:
339 : : mbox_put(mbox);
340 : 0 : return rc;
341 : : }
342 : :
343 : : int
344 : 0 : roc_npa_dump(void)
345 : : {
346 : : struct npa_lf *lf;
347 : : int aura_cnt = 0;
348 : : uint32_t i;
349 : :
350 : 0 : lf = idev_npa_obj_get();
351 [ # # ]: 0 : if (lf == NULL)
352 : : return NPA_ERR_DEVICE_NOT_BOUNDED;
353 : :
354 [ # # ]: 0 : for (i = 0; i < lf->nr_pools; i++) {
355 [ # # ]: 0 : if (plt_bitmap_get(lf->npa_bmp, i))
356 : 0 : continue;
357 : 0 : aura_cnt++;
358 : : }
359 : :
360 : 0 : npa_dump("npa@%p", lf);
361 [ # # ]: 0 : npa_dump(" pf = %d", dev_get_pf(lf->pf_func));
362 [ # # ]: 0 : npa_dump(" vf = %d", dev_get_vf(lf->pf_func));
363 : 0 : npa_dump(" aura_cnt = %d", aura_cnt);
364 : 0 : npa_dump(" \tpci_dev = %p", lf->pci_dev);
365 : 0 : npa_dump(" \tnpa_bmp = %p", lf->npa_bmp);
366 : 0 : npa_dump(" \tnpa_bmp_mem = %p", lf->npa_bmp_mem);
367 : 0 : npa_dump(" \tnpa_qint_mem = %p", lf->npa_qint_mem);
368 : 0 : npa_dump(" \tintr_handle = %p", lf->intr_handle);
369 : 0 : npa_dump(" \tmbox = %p", lf->mbox);
370 : 0 : npa_dump(" \tbase = 0x%" PRIx64 "", lf->base);
371 : 0 : npa_dump(" \tstack_pg_ptrs = %d", lf->stack_pg_ptrs);
372 : 0 : npa_dump(" \tstack_pg_bytes = %d", lf->stack_pg_bytes);
373 : 0 : npa_dump(" \tnpa_msixoff = 0x%x", lf->npa_msixoff);
374 : 0 : npa_dump(" \tnr_pools = %d", lf->nr_pools);
375 : 0 : npa_dump(" \tpf_func = 0x%x", lf->pf_func);
376 : 0 : npa_dump(" \taura_sz = %d", lf->aura_sz);
377 : 0 : npa_dump(" \tqints = %d", lf->qints);
378 : :
379 : 0 : return 0;
380 : : }
|
