Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(c) 2023 Napatech A/S
3 : : */
4 : :
5 : : #include <stdint.h>
6 : : #include <stdarg.h>
7 : :
8 : : #include <rte_eal.h>
9 : : #include <rte_dev.h>
10 : : #include <rte_vfio.h>
11 : : #include <rte_ethdev.h>
12 : : #include <rte_bus_pci.h>
13 : : #include <ethdev_pci.h>
14 : : #include <rte_kvargs.h>
15 : :
16 : : #include <sys/queue.h>
17 : :
18 : : #include "rte_spinlock.h"
19 : : #include "ntlog.h"
20 : : #include "ntdrv_4ga.h"
21 : : #include "ntos_drv.h"
22 : : #include "ntos_system.h"
23 : : #include "nthw_fpga_instances.h"
24 : : #include "ntnic_vfio.h"
25 : : #include "ntnic_mod_reg.h"
26 : : #include "nt_util.h"
27 : : #include "flow_hsh_cfg.h"
28 : : #include "profile_inline/flm_age_queue.h"
29 : : #include "profile_inline/flm_evt_queue.h"
30 : : #include "rte_pmd_ntnic.h"
31 : : #include "nt_service.h"
32 : :
33 : : #define HW_MAX_PKT_LEN (10000)
34 : : #define MAX_MTU (HW_MAX_PKT_LEN - RTE_ETHER_HDR_LEN - RTE_ETHER_CRC_LEN)
35 : : #define MIN_MTU_INLINE 512
36 : :
37 : : #define EXCEPTION_PATH_HID 0
38 : :
39 : : #define MAX_TOTAL_QUEUES 128
40 : :
41 : : #define SG_NB_HW_RX_DESCRIPTORS 1024
42 : : #define SG_NB_HW_TX_DESCRIPTORS 1024
43 : : #define SG_HW_RX_PKT_BUFFER_SIZE (1024 << 1)
44 : : #define SG_HW_TX_PKT_BUFFER_SIZE (1024 << 1)
45 : :
46 : : #define NUM_VQ_SEGS(_data_size_) \
47 : : ({ \
48 : : size_t _size = (_data_size_); \
49 : : size_t _segment_count = ((_size + SG_HDR_SIZE) > SG_HW_TX_PKT_BUFFER_SIZE) \
50 : : ? (((_size + SG_HDR_SIZE) + SG_HW_TX_PKT_BUFFER_SIZE - 1) / \
51 : : SG_HW_TX_PKT_BUFFER_SIZE) \
52 : : : 1; \
53 : : _segment_count; \
54 : : })
55 : :
56 : : #define VIRTQ_DESCR_IDX(_tx_pkt_idx_) \
57 : : (((_tx_pkt_idx_) + first_vq_descr_idx) % SG_NB_HW_TX_DESCRIPTORS)
58 : :
59 : : #define VIRTQ_DESCR_IDX_NEXT(_vq_descr_idx_) (((_vq_descr_idx_) + 1) % SG_NB_HW_TX_DESCRIPTORS)
60 : :
61 : : #define ONE_G_SIZE 0x40000000
62 : : #define ONE_G_MASK (ONE_G_SIZE - 1)
63 : :
64 : : #define MAX_RX_PACKETS 128
65 : : #define MAX_TX_PACKETS 128
66 : :
67 : : #define MTUINITVAL 1500
68 : :
69 : : uint64_t nthw_tsc_freq;
70 : :
71 : :
72 : : #define ETH_DEV_NTNIC_HELP_ARG "help"
73 : : #define ETH_DEV_NTHW_RXQUEUES_ARG "rxqs"
74 : : #define ETH_DEV_NTHW_TXQUEUES_ARG "txqs"
75 : : #define ETH_DEV_NTHW_EXCEPTION_PATH_ARG "exception_path"
76 : :
77 : : static const char *const valid_arguments[] = {
78 : : ETH_DEV_NTNIC_HELP_ARG,
79 : : ETH_DEV_NTHW_RXQUEUES_ARG,
80 : : ETH_DEV_NTHW_TXQUEUES_ARG,
81 : : ETH_DEV_NTHW_EXCEPTION_PATH_ARG,
82 : : NULL,
83 : : };
84 : :
85 : :
86 : : static const struct rte_pci_id nthw_pci_id_map[] = {
87 : : { RTE_PCI_DEVICE(NT_HW_PCI_VENDOR_ID, NT_HW_PCI_DEVICE_ID_NT200A02) },
88 : : { RTE_PCI_DEVICE(NT_HW_PCI_VENDOR_ID, NT_HW_PCI_DEVICE_ID_NT400D11) },
89 : : { RTE_PCI_DEVICE(NT_HW_PCI_VENDOR_ID, NT_HW_PCI_DEVICE_ID_NT400D13) },
90 : : {
91 : : .vendor_id = 0,
92 : : }, /* sentinel */
93 : : };
94 : :
95 : : static const struct sg_ops_s *sg_ops;
96 : :
97 : : rte_spinlock_t nthw_lock = RTE_SPINLOCK_INITIALIZER;
98 : :
99 : : /*
100 : : * Store and get adapter info
101 : : */
102 : :
103 : : static struct drv_s *_g_p_drv[NUM_ADAPTER_MAX] = { NULL };
104 : :
105 : : static void
106 : 0 : store_pdrv(struct drv_s *p_drv)
107 : : {
108 [ # # ]: 0 : if (p_drv->adapter_no >= NUM_ADAPTER_MAX) {
109 : 0 : NT_LOG(ERR, NTNIC,
110 : : "Internal error adapter number %u out of range. Max number of adapters: %u",
111 : : p_drv->adapter_no, NUM_ADAPTER_MAX);
112 : 0 : return;
113 : : }
114 : :
115 [ # # ]: 0 : if (_g_p_drv[p_drv->adapter_no] != 0) {
116 : 0 : NT_LOG(WRN, NTNIC,
117 : : "Overwriting adapter structure for PCI " PCIIDENT_PRINT_STR
118 : : " with adapter structure for PCI " PCIIDENT_PRINT_STR,
119 : : PCIIDENT_TO_DOMAIN(_g_p_drv[p_drv->adapter_no]->ntdrv.pciident),
120 : : PCIIDENT_TO_BUSNR(_g_p_drv[p_drv->adapter_no]->ntdrv.pciident),
121 : : PCIIDENT_TO_DEVNR(_g_p_drv[p_drv->adapter_no]->ntdrv.pciident),
122 : : PCIIDENT_TO_FUNCNR(_g_p_drv[p_drv->adapter_no]->ntdrv.pciident),
123 : : PCIIDENT_TO_DOMAIN(p_drv->ntdrv.pciident),
124 : : PCIIDENT_TO_BUSNR(p_drv->ntdrv.pciident),
125 : : PCIIDENT_TO_DEVNR(p_drv->ntdrv.pciident),
126 : : PCIIDENT_TO_FUNCNR(p_drv->ntdrv.pciident));
127 : : }
128 : :
129 : : rte_spinlock_lock(&nthw_lock);
130 : 0 : _g_p_drv[p_drv->adapter_no] = p_drv;
131 : : rte_spinlock_unlock(&nthw_lock);
132 : : }
133 : :
134 : 0 : static void clear_pdrv(struct drv_s *p_drv)
135 : : {
136 [ # # ]: 0 : if (p_drv->adapter_no >= NUM_ADAPTER_MAX)
137 : : return;
138 : :
139 : : rte_spinlock_lock(&nthw_lock);
140 : 0 : _g_p_drv[p_drv->adapter_no] = NULL;
141 : : rte_spinlock_unlock(&nthw_lock);
142 : : }
143 : :
144 : : static struct drv_s *
145 : 0 : get_pdrv_from_pci(struct rte_pci_addr addr)
146 : : {
147 : : int i;
148 : : struct drv_s *p_drv = NULL;
149 : : rte_spinlock_lock(&nthw_lock);
150 : :
151 [ # # ]: 0 : for (i = 0; i < NUM_ADAPTER_MAX; i++) {
152 [ # # ]: 0 : if (_g_p_drv[i]) {
153 [ # # ]: 0 : if (PCIIDENT_TO_DOMAIN(_g_p_drv[i]->ntdrv.pciident) == addr.domain &&
154 [ # # ]: 0 : PCIIDENT_TO_BUSNR(_g_p_drv[i]->ntdrv.pciident) == addr.bus) {
155 : : p_drv = _g_p_drv[i];
156 : : break;
157 : : }
158 : : }
159 : : }
160 : :
161 : : rte_spinlock_unlock(&nthw_lock);
162 : 0 : return p_drv;
163 : : }
164 : :
165 : 0 : static int dpdk_stats_collect(struct pmd_internals *internals, struct rte_eth_stats *stats,
166 : : struct eth_queue_stats *qstats)
167 : : {
168 : 0 : const struct ntnic_filter_ops *ntnic_filter_ops = nthw_get_filter_ops();
169 : :
170 [ # # ]: 0 : if (ntnic_filter_ops == NULL) {
171 : 0 : NT_LOG_DBGX(ERR, NTNIC, "ntnic_filter_ops uninitialized");
172 : 0 : return -1;
173 : : }
174 : :
175 : : unsigned int i;
176 : 0 : struct drv_s *p_drv = internals->p_drv;
177 : : struct ntdrv_4ga_s *p_nt_drv = &p_drv->ntdrv;
178 : : nt4ga_stat_t *p_nt4ga_stat = &p_nt_drv->adapter_info.nt4ga_stat;
179 : 0 : nthw_stat_t *p_nthw_stat = p_nt4ga_stat->mp_nthw_stat;
180 : 0 : const int n_intf_no = internals->n_intf_no;
181 : : uint64_t rx_total = 0;
182 : : uint64_t rx_total_b = 0;
183 : : uint64_t tx_total = 0;
184 : : uint64_t tx_total_b = 0;
185 : : uint64_t tx_err_total = 0;
186 : :
187 [ # # # # : 0 : if (!p_nthw_stat || !p_nt4ga_stat || !stats || n_intf_no < 0 ||
# # ]
188 : : n_intf_no > NUM_ADAPTER_PORTS_MAX) {
189 : 0 : NT_LOG_DBGX(WRN, NTNIC, "error exit");
190 : 0 : return -1;
191 : : }
192 : :
193 : : /*
194 : : * Pull the latest port statistic numbers (Rx/Tx pkts and bytes)
195 : : * Return values are in the "internals->rxq_scg[]" and "internals->txq_scg[]" arrays
196 : : */
197 : 0 : ntnic_filter_ops->poll_statistics(internals);
198 : :
199 [ # # ]: 0 : for (i = 0; i < internals->nb_rx_queues; i++) {
200 [ # # ]: 0 : if (qstats != NULL && i < RTE_ETHDEV_QUEUE_STAT_CNTRS) {
201 : 0 : qstats->q_ipackets[i] = internals->rxq_scg[i].rx_pkts;
202 : 0 : qstats->q_ibytes[i] = internals->rxq_scg[i].rx_bytes;
203 : : }
204 : 0 : rx_total += internals->rxq_scg[i].rx_pkts;
205 : 0 : rx_total_b += internals->rxq_scg[i].rx_bytes;
206 : : }
207 : :
208 [ # # ]: 0 : for (i = 0; i < internals->nb_tx_queues; i++) {
209 [ # # ]: 0 : if (qstats != NULL && i < RTE_ETHDEV_QUEUE_STAT_CNTRS) {
210 : 0 : qstats->q_opackets[i] = internals->txq_scg[i].tx_pkts;
211 : 0 : qstats->q_obytes[i] = internals->txq_scg[i].tx_bytes;
212 : 0 : qstats->q_errors[i] = internals->txq_scg[i].err_pkts;
213 : : }
214 : 0 : tx_total += internals->txq_scg[i].tx_pkts;
215 : 0 : tx_total_b += internals->txq_scg[i].tx_bytes;
216 : 0 : tx_err_total += internals->txq_scg[i].err_pkts;
217 : : }
218 : :
219 : 0 : stats->imissed = internals->rx_missed;
220 : 0 : stats->ipackets = rx_total;
221 : 0 : stats->ibytes = rx_total_b;
222 : 0 : stats->opackets = tx_total;
223 : 0 : stats->obytes = tx_total_b;
224 : 0 : stats->oerrors = tx_err_total;
225 : :
226 : 0 : return 0;
227 : : }
228 : :
229 : 0 : static int dpdk_stats_reset(struct pmd_internals *internals, struct ntdrv_4ga_s *p_nt_drv,
230 : : int n_intf_no)
231 : : {
232 : : nt4ga_stat_t *p_nt4ga_stat = &p_nt_drv->adapter_info.nt4ga_stat;
233 : 0 : nthw_stat_t *p_nthw_stat = p_nt4ga_stat->mp_nthw_stat;
234 : : unsigned int i;
235 : :
236 [ # # # # ]: 0 : if (!p_nthw_stat || !p_nt4ga_stat || n_intf_no < 0 || n_intf_no > NUM_ADAPTER_PORTS_MAX)
237 : : return -1;
238 : :
239 : 0 : rte_spinlock_lock(&p_nt_drv->stat_lck);
240 : :
241 : : /* Rx */
242 [ # # ]: 0 : for (i = 0; i < internals->nb_rx_queues; i++) {
243 : 0 : internals->rxq_scg[i].rx_pkts = 0;
244 : 0 : internals->rxq_scg[i].rx_bytes = 0;
245 : 0 : internals->rxq_scg[i].err_pkts = 0;
246 : : }
247 : :
248 : 0 : internals->rx_missed = 0;
249 : :
250 : : /* Tx */
251 [ # # ]: 0 : for (i = 0; i < internals->nb_tx_queues; i++) {
252 : 0 : internals->txq_scg[i].tx_pkts = 0;
253 : 0 : internals->txq_scg[i].tx_bytes = 0;
254 : 0 : internals->txq_scg[i].err_pkts = 0;
255 : : }
256 : :
257 : 0 : p_nt4ga_stat->n_totals_reset_timestamp = time(NULL);
258 : :
259 : : rte_spinlock_unlock(&p_nt_drv->stat_lck);
260 : :
261 : 0 : return 0;
262 : : }
263 : :
264 : : static int
265 : 0 : eth_link_update(struct rte_eth_dev *eth_dev, int wait_to_complete __rte_unused)
266 : : {
267 : 0 : const struct port_ops *port_ops = nthw_get_port_ops();
268 : :
269 [ # # ]: 0 : if (port_ops == NULL) {
270 : 0 : NT_LOG(ERR, NTNIC, "Link management module uninitialized");
271 : 0 : return -1;
272 : : }
273 : :
274 : 0 : struct pmd_internals *internals = eth_dev->data->dev_private;
275 : :
276 : 0 : const int n_intf_no = internals->n_intf_no;
277 : 0 : struct adapter_info_s *p_adapter_info = &internals->p_drv->ntdrv.adapter_info;
278 : :
279 [ # # ]: 0 : if (eth_dev->data->dev_started) {
280 : 0 : const bool port_link_status = port_ops->get_link_status(p_adapter_info, n_intf_no);
281 : 0 : eth_dev->data->dev_link.link_status =
282 : : port_link_status ? RTE_ETH_LINK_UP : RTE_ETH_LINK_DOWN;
283 : :
284 : : nt_link_speed_t port_link_speed =
285 : 0 : port_ops->get_link_speed(p_adapter_info, n_intf_no);
286 : 0 : eth_dev->data->dev_link.link_speed =
287 : 0 : nthw_link_speed_to_eth_speed_num(port_link_speed);
288 : :
289 : : nt_link_duplex_t nt_link_duplex =
290 : 0 : port_ops->get_link_duplex(p_adapter_info, n_intf_no);
291 : 0 : eth_dev->data->dev_link.link_duplex =
292 : 0 : nthw_link_duplex_to_eth_duplex(nt_link_duplex);
293 : :
294 : : } else {
295 : 0 : eth_dev->data->dev_link.link_status = RTE_ETH_LINK_DOWN;
296 : 0 : eth_dev->data->dev_link.link_speed = RTE_ETH_SPEED_NUM_NONE;
297 : 0 : eth_dev->data->dev_link.link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
298 : : }
299 : :
300 : : return 0;
301 : : }
302 : :
303 : 0 : static int eth_stats_get(struct rte_eth_dev *eth_dev, struct rte_eth_stats *stats,
304 : : struct eth_queue_stats *qstats)
305 : : {
306 : 0 : struct pmd_internals *internals = eth_dev->data->dev_private;
307 : 0 : dpdk_stats_collect(internals, stats, qstats);
308 : 0 : return 0;
309 : : }
310 : :
311 : 0 : static int eth_stats_reset(struct rte_eth_dev *eth_dev)
312 : : {
313 : 0 : struct pmd_internals *internals = eth_dev->data->dev_private;
314 : 0 : struct drv_s *p_drv = internals->p_drv;
315 : 0 : struct ntdrv_4ga_s *p_nt_drv = &p_drv->ntdrv;
316 : 0 : const int n_intf_no = internals->n_intf_no;
317 : 0 : dpdk_stats_reset(internals, p_nt_drv, n_intf_no);
318 : 0 : return 0;
319 : : }
320 : :
321 : : static int
322 : 0 : eth_dev_infos_get(struct rte_eth_dev *eth_dev, struct rte_eth_dev_info *dev_info)
323 : : {
324 : 0 : const struct port_ops *port_ops = nthw_get_port_ops();
325 : :
326 [ # # ]: 0 : if (port_ops == NULL) {
327 : 0 : NT_LOG(ERR, NTNIC, "Link management module uninitialized");
328 : 0 : return -1;
329 : : }
330 : :
331 : 0 : struct pmd_internals *internals = eth_dev->data->dev_private;
332 : :
333 [ # # ]: 0 : if (internals == NULL) {
334 : 0 : NT_LOG(ERR, NTNIC, "PMD-specific private data not initialized");
335 : 0 : return -1;
336 : : }
337 : :
338 : 0 : const int n_intf_no = internals->n_intf_no;
339 : 0 : struct adapter_info_s *p_adapter_info = &internals->p_drv->ntdrv.adapter_info;
340 : :
341 : 0 : dev_info->driver_name = internals->name;
342 : 0 : dev_info->max_mac_addrs = NUM_MAC_ADDRS_PER_PORT;
343 : 0 : dev_info->max_rx_pktlen = HW_MAX_PKT_LEN;
344 : 0 : dev_info->max_mtu = MAX_MTU;
345 : :
346 [ # # ]: 0 : if (p_adapter_info->fpga_info.profile == FPGA_INFO_PROFILE_INLINE) {
347 : 0 : dev_info->min_mtu = MIN_MTU_INLINE;
348 : 0 : dev_info->flow_type_rss_offloads = NT_ETH_RSS_OFFLOAD_MASK;
349 : 0 : dev_info->hash_key_size = MAX_RSS_KEY_LEN;
350 : :
351 : 0 : dev_info->rss_algo_capa = RTE_ETH_HASH_ALGO_CAPA_MASK(DEFAULT) |
352 : : RTE_ETH_HASH_ALGO_CAPA_MASK(TOEPLITZ);
353 : : }
354 : :
355 : : if (internals->p_drv) {
356 : 0 : dev_info->max_rx_queues = internals->nb_rx_queues;
357 : 0 : dev_info->max_tx_queues = internals->nb_tx_queues;
358 : :
359 : 0 : dev_info->min_rx_bufsize = 64;
360 : :
361 : : const uint32_t nt_port_speed_capa =
362 : 0 : port_ops->get_link_speed_capabilities(p_adapter_info, n_intf_no);
363 : 0 : dev_info->speed_capa = nthw_link_speed_capa_to_eth_speed_capa(nt_port_speed_capa);
364 : : }
365 : :
366 : 0 : return 0;
367 : : }
368 : :
369 : : static __rte_always_inline int copy_virtqueue_to_mbuf(struct rte_mbuf *mbuf,
370 : : struct rte_mempool *mb_pool,
371 : : struct nthw_received_packets *hw_recv,
372 : : int max_segs,
373 : : uint16_t data_len)
374 : : {
375 : : int src_pkt = 0;
376 : : /*
377 : : * 1. virtqueue packets may be segmented
378 : : * 2. the mbuf size may be too small and may need to be segmented
379 : : */
380 : 0 : char *data = (char *)hw_recv[src_pkt].addr + SG_HDR_SIZE;
381 : 0 : char *dst = (char *)mbuf->buf_addr + RTE_PKTMBUF_HEADROOM;
382 : :
383 : : /* set packet length */
384 : 0 : mbuf->pkt_len = data_len - SG_HDR_SIZE;
385 : :
386 : : int remain = mbuf->pkt_len;
387 : : /* First cpy_size is without header */
388 : : int cpy_size = (data_len > SG_HW_RX_PKT_BUFFER_SIZE)
389 : : ? SG_HW_RX_PKT_BUFFER_SIZE - SG_HDR_SIZE
390 : 0 : : remain;
391 : :
392 : : struct rte_mbuf *m = mbuf; /* if mbuf segmentation is needed */
393 : :
394 [ # # ]: 0 : while (++src_pkt <= max_segs) {
395 : : /* keep track of space in dst */
396 : 0 : int cpto_size = rte_pktmbuf_tailroom(m);
397 : :
398 [ # # ]: 0 : if (cpy_size > cpto_size) {
399 : : int new_cpy_size = cpto_size;
400 : :
401 [ # # ]: 0 : rte_memcpy((void *)dst, (void *)data, new_cpy_size);
402 : 0 : m->data_len += new_cpy_size;
403 : 0 : remain -= new_cpy_size;
404 : 0 : cpy_size -= new_cpy_size;
405 : :
406 : 0 : data += new_cpy_size;
407 : :
408 : : /*
409 : : * loop if remaining data from this virtqueue seg
410 : : * cannot fit in one extra mbuf
411 : : */
412 : : do {
413 : 0 : m->next = rte_pktmbuf_alloc(mb_pool);
414 : :
415 [ # # ]: 0 : if (unlikely(!m->next))
416 : : return -1;
417 : :
418 : : m = m->next;
419 : :
420 : : /* Headroom is not needed in chained mbufs */
421 : 0 : rte_pktmbuf_prepend(m, rte_pktmbuf_headroom(m));
422 : 0 : dst = (char *)m->buf_addr;
423 : 0 : m->data_len = 0;
424 [ # # ]: 0 : m->pkt_len = 0;
425 : :
426 : 0 : cpto_size = rte_pktmbuf_tailroom(m);
427 : :
428 : 0 : int actual_cpy_size =
429 : : (cpy_size > cpto_size) ? cpto_size : cpy_size;
430 : :
431 [ # # ]: 0 : rte_memcpy((void *)dst, (void *)data, actual_cpy_size);
432 : 0 : m->pkt_len += actual_cpy_size;
433 : 0 : m->data_len += actual_cpy_size;
434 : :
435 : 0 : remain -= actual_cpy_size;
436 : 0 : cpy_size -= actual_cpy_size;
437 : :
438 : 0 : data += actual_cpy_size;
439 : :
440 : 0 : mbuf->nb_segs++;
441 : :
442 [ # # ]: 0 : } while (cpy_size && remain);
443 : :
444 : : } else {
445 : : /* all data from this virtqueue segment can fit in current mbuf */
446 [ # # ]: 0 : rte_memcpy((void *)dst, (void *)data, cpy_size);
447 : 0 : m->data_len += cpy_size;
448 : :
449 [ # # ]: 0 : if (mbuf->nb_segs > 1)
450 : 0 : m->pkt_len += cpy_size;
451 : :
452 : 0 : remain -= cpy_size;
453 : : }
454 : :
455 : : /* packet complete - all data from current virtqueue packet has been copied */
456 [ # # ]: 0 : if (remain == 0)
457 : : break;
458 : :
459 : : /* increment dst to data end */
460 : 0 : dst = rte_pktmbuf_mtod_offset(m, char *, m->data_len);
461 : : /* prepare for next virtqueue segment */
462 : 0 : data = (char *)hw_recv[src_pkt].addr; /* following packets are full data */
463 : :
464 : 0 : cpy_size = (remain > SG_HW_RX_PKT_BUFFER_SIZE) ? SG_HW_RX_PKT_BUFFER_SIZE : remain;
465 : : };
466 : :
467 [ # # ]: 0 : if (src_pkt > max_segs) {
468 : 0 : NT_LOG(ERR, NTNIC,
469 : : "Did not receive correct number of segment for a whole packet");
470 : : return -1;
471 : : }
472 : :
473 : : return src_pkt;
474 : : }
475 : :
476 : 0 : static uint16_t eth_dev_rx_scg(void *queue, struct rte_mbuf **bufs, uint16_t nb_pkts)
477 : : {
478 : : unsigned int i;
479 : : struct rte_mbuf *mbuf;
480 : : struct ntnic_rx_queue *rx_q = queue;
481 : : uint16_t num_rx = 0;
482 : :
483 : : struct nthw_received_packets hw_recv[MAX_RX_PACKETS];
484 : :
485 [ # # ]: 0 : if (unlikely(nb_pkts == 0))
486 : : return 0;
487 : :
488 : : if (nb_pkts > MAX_RX_PACKETS)
489 : : nb_pkts = MAX_RX_PACKETS;
490 : :
491 : 0 : uint16_t whole_pkts = 0;
492 : : uint16_t hw_recv_pkt_segs = 0;
493 : :
494 [ # # ]: 0 : if (sg_ops != NULL) {
495 : : hw_recv_pkt_segs =
496 : 0 : sg_ops->nthw_get_rx_packets(rx_q->vq, nb_pkts, hw_recv, &whole_pkts);
497 : :
498 [ # # ]: 0 : if (!hw_recv_pkt_segs)
499 : : return 0;
500 : : }
501 : :
502 : 0 : nb_pkts = whole_pkts;
503 : :
504 : : int src_pkt = 0;/* from 0 to hw_recv_pkt_segs */
505 : :
506 [ # # ]: 0 : for (i = 0; i < nb_pkts; i++) {
507 : 0 : bufs[i] = rte_pktmbuf_alloc(rx_q->mb_pool);
508 : :
509 [ # # ]: 0 : if (!bufs[i]) {
510 : 0 : NT_LOG(ERR, NTNIC, "ERROR - no more buffers mbuf in mempool");
511 : 0 : goto err_exit;
512 : : }
513 : :
514 : : mbuf = bufs[i];
515 : :
516 : 0 : struct _pkt_hdr_rx *phdr = (struct _pkt_hdr_rx *)hw_recv[src_pkt].addr;
517 : :
518 [ # # ]: 0 : if (phdr->cap_len < SG_HDR_SIZE) {
519 : 0 : NT_LOG(ERR, NTNIC,
520 : : "Pkt len of zero received. No header!! - dropping packets");
521 : 0 : rte_pktmbuf_free(mbuf);
522 : 0 : goto err_exit;
523 : : }
524 : :
525 : : {
526 [ # # # # ]: 0 : if (phdr->cap_len <= SG_HW_RX_PKT_BUFFER_SIZE &&
527 [ # # ]: 0 : (phdr->cap_len - SG_HDR_SIZE) <= rte_pktmbuf_tailroom(mbuf)) {
528 : 0 : mbuf->data_len = phdr->cap_len - SG_HDR_SIZE;
529 [ # # ]: 0 : rte_memcpy(rte_pktmbuf_mtod(mbuf, char *),
530 : : (char *)hw_recv[src_pkt].addr + SG_HDR_SIZE,
531 : : mbuf->data_len);
532 : :
533 : 0 : mbuf->pkt_len = mbuf->data_len;
534 : 0 : src_pkt++;
535 : :
536 : : } else {
537 [ # # ]: 0 : int cpy_segs = copy_virtqueue_to_mbuf(mbuf, rx_q->mb_pool,
538 : : &hw_recv[src_pkt],
539 : : hw_recv_pkt_segs - src_pkt,
540 : : phdr->cap_len);
541 : :
542 [ # # ]: 0 : if (cpy_segs < 0) {
543 : : /* Error */
544 : 0 : rte_pktmbuf_free(mbuf);
545 : 0 : goto err_exit;
546 : : }
547 : :
548 : 0 : src_pkt += cpy_segs;
549 : : }
550 : :
551 : 0 : num_rx++;
552 : :
553 : 0 : mbuf->ol_flags &= ~(RTE_MBUF_F_RX_FDIR_ID | RTE_MBUF_F_RX_FDIR);
554 : 0 : mbuf->port = (uint16_t)-1;
555 : : }
556 : : }
557 : :
558 : 0 : err_exit:
559 : :
560 [ # # ]: 0 : if (sg_ops != NULL)
561 : 0 : sg_ops->nthw_release_rx_packets(rx_q->vq, hw_recv_pkt_segs);
562 : :
563 : : return num_rx;
564 : : }
565 : :
566 : 0 : static int copy_mbuf_to_virtqueue(struct nthw_cvirtq_desc *cvq_desc,
567 : : uint16_t vq_descr_idx,
568 : : struct nthw_memory_descriptor *vq_bufs,
569 : : int max_segs,
570 : : struct rte_mbuf *mbuf)
571 : : {
572 : : /*
573 : : * 1. mbuf packet may be segmented
574 : : * 2. the virtqueue buffer size may be too small and may need to be segmented
575 : : */
576 : :
577 : 0 : char *data = rte_pktmbuf_mtod(mbuf, char *);
578 : 0 : char *dst = (char *)vq_bufs[vq_descr_idx].virt_addr + SG_HDR_SIZE;
579 : :
580 : 0 : int remain = mbuf->pkt_len;
581 : 0 : int cpy_size = mbuf->data_len;
582 : :
583 : : struct rte_mbuf *m = mbuf;
584 : : int cpto_size = SG_HW_TX_PKT_BUFFER_SIZE - SG_HDR_SIZE;
585 : :
586 : 0 : cvq_desc->b[vq_descr_idx].len = SG_HDR_SIZE;
587 : :
588 : : int cur_seg_num = 0; /* start from 0 */
589 : :
590 [ # # ]: 0 : while (m) {
591 : : /* Can all data in current src segment be in current dest segment */
592 [ # # ]: 0 : if (cpy_size > cpto_size) {
593 : : int new_cpy_size = cpto_size;
594 : :
595 [ # # ]: 0 : rte_memcpy((void *)dst, (void *)data, new_cpy_size);
596 : :
597 : 0 : cvq_desc->b[vq_descr_idx].len += new_cpy_size;
598 : :
599 : 0 : remain -= new_cpy_size;
600 : 0 : cpy_size -= new_cpy_size;
601 : :
602 : 0 : data += new_cpy_size;
603 : :
604 : : /*
605 : : * Loop if remaining data from this virtqueue seg cannot fit in one extra
606 : : * mbuf
607 : : */
608 : : do {
609 [ # # # # ]: 0 : vq_add_flags(cvq_desc, vq_descr_idx, VIRTQ_DESC_F_NEXT);
610 : :
611 : 0 : int next_vq_descr_idx = VIRTQ_DESCR_IDX_NEXT(vq_descr_idx);
612 : :
613 [ # # ]: 0 : vq_set_next(cvq_desc, vq_descr_idx, next_vq_descr_idx);
614 : :
615 : 0 : vq_descr_idx = next_vq_descr_idx;
616 : :
617 [ # # # # ]: 0 : vq_set_flags(cvq_desc, vq_descr_idx, 0);
618 [ # # ]: 0 : vq_set_next(cvq_desc, vq_descr_idx, 0);
619 : :
620 [ # # ]: 0 : if (++cur_seg_num > max_segs)
621 : : break;
622 : :
623 : 0 : dst = (char *)vq_bufs[vq_descr_idx].virt_addr;
624 : : cpto_size = SG_HW_TX_PKT_BUFFER_SIZE;
625 : :
626 : 0 : int actual_cpy_size =
627 : : (cpy_size > cpto_size) ? cpto_size : cpy_size;
628 [ # # ]: 0 : rte_memcpy((void *)dst, (void *)data, actual_cpy_size);
629 : :
630 : 0 : cvq_desc->b[vq_descr_idx].len = actual_cpy_size;
631 : :
632 : 0 : remain -= actual_cpy_size;
633 : 0 : cpy_size -= actual_cpy_size;
634 : 0 : cpto_size -= actual_cpy_size;
635 : :
636 : 0 : data += actual_cpy_size;
637 : :
638 [ # # ]: 0 : } while (cpy_size && remain);
639 : :
640 : : } else {
641 : : /* All data from this segment can fit in current virtqueue buffer */
642 [ # # ]: 0 : rte_memcpy((void *)dst, (void *)data, cpy_size);
643 : :
644 : 0 : cvq_desc->b[vq_descr_idx].len += cpy_size;
645 : :
646 : 0 : remain -= cpy_size;
647 : 0 : cpto_size -= cpy_size;
648 : : }
649 : :
650 : : /* Packet complete - all segments from current mbuf has been copied */
651 [ # # ]: 0 : if (remain == 0)
652 : : break;
653 : :
654 : : /* increment dst to data end */
655 : 0 : dst = (char *)vq_bufs[vq_descr_idx].virt_addr + cvq_desc->b[vq_descr_idx].len;
656 : :
657 : 0 : m = m->next;
658 : :
659 [ # # ]: 0 : if (!m) {
660 : 0 : NT_LOG(ERR, NTNIC, "ERROR: invalid packet size");
661 : 0 : break;
662 : : }
663 : :
664 : : /* Prepare for next mbuf segment */
665 : 0 : data = rte_pktmbuf_mtod(m, char *);
666 : 0 : cpy_size = m->data_len;
667 : : };
668 : :
669 : 0 : cur_seg_num++;
670 : :
671 [ # # ]: 0 : if (cur_seg_num > max_segs) {
672 : 0 : NT_LOG(ERR, NTNIC,
673 : : "Did not receive correct number of segment for a whole packet");
674 : 0 : return -1;
675 : : }
676 : :
677 : : return cur_seg_num;
678 : : }
679 : :
680 : 0 : static uint16_t eth_dev_tx_scg(void *queue, struct rte_mbuf **bufs, uint16_t nb_pkts)
681 : : {
682 : : uint16_t pkt;
683 : 0 : uint16_t first_vq_descr_idx = 0;
684 : :
685 : : struct nthw_cvirtq_desc cvq_desc;
686 : :
687 : : struct nthw_memory_descriptor *vq_bufs;
688 : :
689 : : struct ntnic_tx_queue *tx_q = queue;
690 : :
691 : : int nb_segs = 0, i;
692 : : int pkts_sent = 0;
693 : : uint16_t nb_segs_arr[MAX_TX_PACKETS];
694 : :
695 : : if (nb_pkts > MAX_TX_PACKETS)
696 : : nb_pkts = MAX_TX_PACKETS;
697 : :
698 : : /*
699 : : * count all segments needed to contain all packets in vq buffers
700 : : */
701 [ # # ]: 0 : for (i = 0; i < nb_pkts; i++) {
702 : : /* build the num segments array for segmentation control and release function */
703 [ # # ]: 0 : int vq_segs = NUM_VQ_SEGS(bufs[i]->pkt_len);
704 : 0 : nb_segs_arr[i] = vq_segs;
705 : 0 : nb_segs += vq_segs;
706 : : }
707 : :
708 [ # # ]: 0 : if (!nb_segs)
709 : 0 : goto exit_out;
710 : :
711 [ # # ]: 0 : if (sg_ops == NULL)
712 : 0 : goto exit_out;
713 : :
714 : 0 : int got_nb_segs = sg_ops->nthw_get_tx_packets(tx_q->vq, nb_segs, &first_vq_descr_idx,
715 : : &cvq_desc /*&vq_descr,*/, &vq_bufs);
716 : :
717 [ # # ]: 0 : if (!got_nb_segs)
718 : 0 : goto exit_out;
719 : :
720 : : /*
721 : : * we may get less vq buffers than we have asked for
722 : : * calculate last whole packet that can fit into what
723 : : * we have got
724 : : */
725 [ # # ]: 0 : while (got_nb_segs < nb_segs) {
726 [ # # ]: 0 : if (!--nb_pkts)
727 : 0 : goto exit_out;
728 : :
729 [ # # ]: 0 : nb_segs -= NUM_VQ_SEGS(bufs[nb_pkts]->pkt_len);
730 : :
731 [ # # ]: 0 : if (nb_segs <= 0)
732 : 0 : goto exit_out;
733 : : }
734 : :
735 : : /*
736 : : * nb_pkts & nb_segs, got it all, ready to copy
737 : : */
738 : : int seg_idx = 0;
739 : : int last_seg_idx = seg_idx;
740 : :
741 [ # # ]: 0 : for (pkt = 0; pkt < nb_pkts; ++pkt) {
742 : 0 : uint16_t vq_descr_idx = VIRTQ_DESCR_IDX(seg_idx);
743 : :
744 [ # # # # ]: 0 : vq_set_flags(&cvq_desc, vq_descr_idx, 0);
745 [ # # ]: 0 : vq_set_next(&cvq_desc, vq_descr_idx, 0);
746 : :
747 [ # # # # ]: 0 : if (bufs[pkt]->nb_segs == 1 && nb_segs_arr[pkt] == 1) {
748 : 0 : rte_memcpy((void *)((char *)vq_bufs[vq_descr_idx].virt_addr + SG_HDR_SIZE),
749 [ # # ]: 0 : rte_pktmbuf_mtod(bufs[pkt], void *), bufs[pkt]->pkt_len);
750 : :
751 : 0 : cvq_desc.b[vq_descr_idx].len = bufs[pkt]->pkt_len + SG_HDR_SIZE;
752 : :
753 : 0 : seg_idx++;
754 : :
755 : : } else {
756 : 0 : int cpy_segs = copy_mbuf_to_virtqueue(&cvq_desc, vq_descr_idx, vq_bufs,
757 : : nb_segs - last_seg_idx, bufs[pkt]);
758 : :
759 [ # # ]: 0 : if (cpy_segs < 0)
760 : : break;
761 : :
762 : 0 : seg_idx += cpy_segs;
763 : : }
764 : :
765 : : last_seg_idx = seg_idx;
766 : 0 : rte_pktmbuf_free(bufs[pkt]);
767 : 0 : pkts_sent++;
768 : : }
769 : :
770 : 0 : exit_out:
771 : :
772 [ # # ]: 0 : if (sg_ops != NULL) {
773 [ # # ]: 0 : if (pkts_sent)
774 : 0 : sg_ops->nthw_release_tx_packets(tx_q->vq, pkts_sent, nb_segs_arr);
775 : : }
776 : :
777 : 0 : return pkts_sent;
778 : : }
779 : :
780 : 0 : static int allocate_hw_virtio_queues(struct rte_eth_dev *eth_dev, int vf_num, struct hwq_s *hwq,
781 : : int num_descr, int buf_size)
782 : : {
783 : : int i, res;
784 : : uint32_t size;
785 : : uint64_t iova_addr;
786 : :
787 : 0 : NT_LOG(DBG, NTNIC, "***** Configure IOMMU for HW queues on VF %i *****", vf_num);
788 : :
789 : : /* Just allocate 1MB to hold all combined descr rings */
790 : 0 : uint64_t tot_alloc_size = 0x100000 + (uint64_t)buf_size * (uint64_t)num_descr;
791 : :
792 : : void *virt =
793 : 0 : rte_malloc_socket("VirtQDescr", tot_alloc_size,
794 : 0 : nthw_util_align_size(tot_alloc_size),
795 : 0 : eth_dev->data->numa_node);
796 : :
797 [ # # ]: 0 : if (!virt)
798 : : return -1;
799 : :
800 : 0 : uint64_t gp_offset = (uint64_t)virt & ONE_G_MASK;
801 : 0 : rte_iova_t hpa = rte_malloc_virt2iova(virt);
802 : :
803 : 0 : NT_LOG(DBG, NTNIC, "Allocated virtio descr rings : virt "
804 : : "%p [0x%" PRIX64 "],hpa %" PRIX64 " [0x%" PRIX64 "]",
805 : : virt, gp_offset, hpa, hpa & ONE_G_MASK);
806 : :
807 : : /*
808 : : * Same offset on both HPA and IOVA
809 : : * Make sure 1G boundary is never crossed
810 : : */
811 [ # # ]: 0 : if (((hpa & ONE_G_MASK) != gp_offset) ||
812 [ # # ]: 0 : (((uint64_t)virt + tot_alloc_size) & ~ONE_G_MASK) !=
813 : : ((uint64_t)virt & ~ONE_G_MASK)) {
814 : 0 : NT_LOG(ERR, NTNIC, "*********************************************************");
815 : 0 : NT_LOG(ERR, NTNIC, "ERROR, no optimal IOMMU mapping available hpa: %016" PRIX64
816 : : "(%016" PRIX64 "), gp_offset: %016" PRIX64 " size: %" PRIu64,
817 : : hpa, hpa & ONE_G_MASK, gp_offset, tot_alloc_size);
818 : 0 : NT_LOG(ERR, NTNIC, "*********************************************************");
819 : :
820 : 0 : rte_free(virt);
821 : :
822 : : /* Just allocate 1MB to hold all combined descr rings */
823 : : size = 0x100000;
824 : 0 : void *virt = rte_malloc_socket("VirtQDescr", size, 4096, eth_dev->data->numa_node);
825 : :
826 [ # # ]: 0 : if (!virt)
827 : : return -1;
828 : :
829 : 0 : res = nthw_vfio_dma_map(vf_num, virt, &iova_addr, size);
830 : :
831 : 0 : NT_LOG(DBG, NTNIC, "VFIO MMAP res %i, vf_num %i", res, vf_num);
832 : :
833 [ # # ]: 0 : if (res != 0)
834 : : return -1;
835 : :
836 : 0 : hwq->vf_num = vf_num;
837 : 0 : hwq->virt_queues_ctrl.virt_addr = virt;
838 : 0 : hwq->virt_queues_ctrl.phys_addr = (void *)iova_addr;
839 : 0 : hwq->virt_queues_ctrl.len = size;
840 : :
841 : 0 : NT_LOG(DBG, NTNIC,
842 : : "Allocated for virtio descr rings combined 1MB : %p, IOVA %016" PRIX64 "",
843 : : virt, iova_addr);
844 : :
845 : 0 : size = num_descr * sizeof(struct nthw_memory_descriptor);
846 : 0 : hwq->pkt_buffers =
847 : 0 : rte_zmalloc_socket("rx_pkt_buffers", size, 64, eth_dev->data->numa_node);
848 : :
849 [ # # ]: 0 : if (!hwq->pkt_buffers) {
850 : 0 : NT_LOG(ERR, NTNIC,
851 : : "Failed to allocated buffer array for hw-queue %p, total size %"
852 : : PRIu32 ", elements %i",
853 : : hwq->pkt_buffers, size, num_descr);
854 : 0 : rte_free(virt);
855 : 0 : return -1;
856 : : }
857 : :
858 : 0 : size = buf_size * num_descr;
859 : : void *virt_addr =
860 : 0 : rte_malloc_socket("pkt_buffer_pkts", size, 4096, eth_dev->data->numa_node);
861 : :
862 [ # # ]: 0 : if (!virt_addr) {
863 : 0 : NT_LOG(ERR, NTNIC,
864 : : "Failed allocate packet buffers for hw-queue %p, buf size %i, elements %i",
865 : : hwq->pkt_buffers, buf_size, num_descr);
866 : 0 : rte_free(hwq->pkt_buffers);
867 : 0 : rte_free(virt);
868 : 0 : return -1;
869 : : }
870 : :
871 : 0 : res = nthw_vfio_dma_map(vf_num, virt_addr, &iova_addr, size);
872 : :
873 : 0 : NT_LOG(DBG, NTNIC,
874 : : "VFIO MMAP res %i, virt %p, iova %016"
875 : : PRIX64 ", vf_num %i, num pkt bufs %i, tot size %" PRIu32 "",
876 : : res, virt_addr, iova_addr, vf_num, num_descr, size);
877 : :
878 [ # # ]: 0 : if (res != 0)
879 : : return -1;
880 : :
881 : 0 : hwq->pkt_buffers_ctrl.virt_addr = virt_addr;
882 : 0 : hwq->pkt_buffers_ctrl.phys_addr = (void *)iova_addr;
883 : 0 : hwq->pkt_buffers_ctrl.len = size;
884 : :
885 [ # # ]: 0 : for (i = 0; i < num_descr; i++) {
886 : 0 : hwq->pkt_buffers[i].virt_addr =
887 : 0 : (void *)((char *)virt_addr + ((uint64_t)(i) * buf_size));
888 : 0 : hwq->pkt_buffers[i].phys_addr =
889 : 0 : (void *)(iova_addr + ((uint64_t)(i) * buf_size));
890 : 0 : hwq->pkt_buffers[i].len = buf_size;
891 : : }
892 : :
893 : : return 0;
894 : : } /* End of: no optimal IOMMU mapping available */
895 : :
896 : 0 : res = nthw_vfio_dma_map(vf_num, virt, &iova_addr, ONE_G_SIZE);
897 : :
898 [ # # ]: 0 : if (res != 0) {
899 : 0 : NT_LOG(ERR, NTNIC, "VFIO MMAP FAILED! res %i, vf_num %i", res, vf_num);
900 : 0 : return -1;
901 : : }
902 : :
903 : 0 : hwq->vf_num = vf_num;
904 : 0 : hwq->virt_queues_ctrl.virt_addr = virt;
905 : 0 : hwq->virt_queues_ctrl.phys_addr = (void *)(iova_addr);
906 : 0 : hwq->virt_queues_ctrl.len = ONE_G_SIZE;
907 : 0 : iova_addr += 0x100000;
908 : :
909 : 0 : hwq->pkt_buffers_ctrl.virt_addr = NULL;
910 : 0 : hwq->pkt_buffers_ctrl.phys_addr = NULL;
911 : 0 : hwq->pkt_buffers_ctrl.len = 0;
912 : :
913 : 0 : NT_LOG(DBG, NTNIC,
914 : : "VFIO MMAP: virt_addr=%p phys_addr=%p size=%" PRIX32 " hpa=%" PRIX64 "",
915 : : hwq->virt_queues_ctrl.virt_addr, hwq->virt_queues_ctrl.phys_addr,
916 : : hwq->virt_queues_ctrl.len, rte_malloc_virt2iova(hwq->virt_queues_ctrl.virt_addr));
917 : :
918 : 0 : size = num_descr * sizeof(struct nthw_memory_descriptor);
919 : 0 : hwq->pkt_buffers =
920 : 0 : rte_zmalloc_socket("rx_pkt_buffers", size, 64, eth_dev->data->numa_node);
921 : :
922 [ # # ]: 0 : if (!hwq->pkt_buffers) {
923 : 0 : NT_LOG(ERR, NTNIC,
924 : : "Failed to allocated buffer array for hw-queue %p, total size %"
925 : : PRIu32 ", elements %i",
926 : : hwq->pkt_buffers, size, num_descr);
927 : 0 : rte_free(virt);
928 : 0 : return -1;
929 : : }
930 : :
931 : 0 : void *virt_addr = (void *)((uint64_t)virt + 0x100000);
932 : :
933 [ # # ]: 0 : for (i = 0; i < num_descr; i++) {
934 : 0 : hwq->pkt_buffers[i].virt_addr =
935 : 0 : (void *)((char *)virt_addr + ((uint64_t)(i) * buf_size));
936 : 0 : hwq->pkt_buffers[i].phys_addr = (void *)(iova_addr + ((uint64_t)(i) * buf_size));
937 : 0 : hwq->pkt_buffers[i].len = buf_size;
938 : : }
939 : :
940 : : return 0;
941 : : }
942 : :
943 : : static void release_hw_virtio_queues(struct hwq_s *hwq)
944 : : {
945 [ # # # # : 0 : if (!hwq || hwq->vf_num == 0)
# # ]
946 : : return;
947 : :
948 : 0 : hwq->vf_num = 0;
949 : : }
950 : :
951 : 0 : static int deallocate_hw_virtio_queues(struct hwq_s *hwq)
952 : : {
953 : 0 : int vf_num = hwq->vf_num;
954 : :
955 : 0 : void *virt = hwq->virt_queues_ctrl.virt_addr;
956 : :
957 : 0 : int res = nthw_vfio_dma_unmap(vf_num, hwq->virt_queues_ctrl.virt_addr,
958 : 0 : (uint64_t)hwq->virt_queues_ctrl.phys_addr, hwq->virt_queues_ctrl.len);
959 : :
960 [ # # ]: 0 : if (res != 0) {
961 : 0 : NT_LOG(ERR, NTNIC, "VFIO UNMMAP FAILED! res %i, vf_num %i", res, vf_num);
962 : 0 : return -1;
963 : : }
964 : :
965 [ # # ]: 0 : if (hwq->pkt_buffers_ctrl.virt_addr != NULL &&
966 [ # # ]: 0 : hwq->pkt_buffers_ctrl.phys_addr != NULL &&
967 [ # # ]: 0 : hwq->pkt_buffers_ctrl.len > 0) {
968 : 0 : int res = nthw_vfio_dma_unmap(vf_num,
969 : : hwq->pkt_buffers_ctrl.virt_addr,
970 : : (uint64_t)hwq->pkt_buffers_ctrl.phys_addr,
971 : : hwq->pkt_buffers_ctrl.len);
972 : :
973 [ # # ]: 0 : if (res != 0) {
974 : 0 : NT_LOG(ERR, NTNIC, "VFIO UNMMAP FAILED! res %i, vf_num %i", res, vf_num);
975 : 0 : return -1;
976 : : }
977 : : }
978 : :
979 : : release_hw_virtio_queues(hwq);
980 : 0 : rte_free(hwq->pkt_buffers);
981 : 0 : rte_free(virt);
982 : 0 : return 0;
983 : : }
984 : :
985 : 0 : static void eth_tx_queue_release(struct rte_eth_dev *eth_dev, uint16_t queue_id)
986 : : {
987 : 0 : struct pmd_internals *internals = eth_dev->data->dev_private;
988 : 0 : struct ntnic_tx_queue *tx_q = &internals->txq_scg[queue_id];
989 : 0 : deallocate_hw_virtio_queues(&tx_q->hwq);
990 : 0 : }
991 : :
992 : 0 : static void eth_rx_queue_release(struct rte_eth_dev *eth_dev, uint16_t queue_id)
993 : : {
994 : 0 : struct pmd_internals *internals = eth_dev->data->dev_private;
995 : 0 : struct ntnic_rx_queue *rx_q = &internals->rxq_scg[queue_id];
996 : 0 : deallocate_hw_virtio_queues(&rx_q->hwq);
997 : 0 : }
998 : :
999 : : static int num_queues_allocated;
1000 : :
1001 : : /* Returns num queue starting at returned queue num or -1 on fail */
1002 : 0 : static int allocate_queue(int num)
1003 : : {
1004 : 0 : int next_free = num_queues_allocated;
1005 : 0 : NT_LOG_DBGX(DBG, NTNIC, "num_queues_allocated=%i, New queues=%i, Max queues=%d",
1006 : : num_queues_allocated, num, MAX_TOTAL_QUEUES);
1007 : :
1008 [ # # ]: 0 : if (num_queues_allocated + num > MAX_TOTAL_QUEUES)
1009 : : return -1;
1010 : :
1011 : 0 : num_queues_allocated += num;
1012 : 0 : return next_free;
1013 : : }
1014 : :
1015 : 0 : static int eth_rx_scg_queue_setup(struct rte_eth_dev *eth_dev,
1016 : : uint16_t rx_queue_id,
1017 : : uint16_t nb_rx_desc __rte_unused,
1018 : : unsigned int socket_id __rte_unused,
1019 : : const struct rte_eth_rxconf *rx_conf,
1020 : : struct rte_mempool *mb_pool)
1021 : : {
1022 : 0 : NT_LOG_DBGX(DBG, NTNIC, "Rx queue setup");
1023 : : struct rte_pktmbuf_pool_private *mbp_priv;
1024 : 0 : struct pmd_internals *internals = eth_dev->data->dev_private;
1025 : 0 : struct ntnic_rx_queue *rx_q = &internals->rxq_scg[rx_queue_id];
1026 : 0 : struct drv_s *p_drv = internals->p_drv;
1027 : : struct ntdrv_4ga_s *p_nt_drv = &p_drv->ntdrv;
1028 : :
1029 [ # # ]: 0 : if (sg_ops == NULL) {
1030 : 0 : NT_LOG_DBGX(DBG, NTNIC, "SG module is not initialized");
1031 : 0 : return 0;
1032 : : }
1033 : :
1034 [ # # ]: 0 : if (internals->type == PORT_TYPE_OVERRIDE) {
1035 : 0 : rx_q->mb_pool = mb_pool;
1036 : 0 : eth_dev->data->rx_queues[rx_queue_id] = rx_q;
1037 [ # # ]: 0 : mbp_priv = rte_mempool_get_priv(rx_q->mb_pool);
1038 : 0 : rx_q->buf_size = (uint16_t)(mbp_priv->mbuf_data_room_size - RTE_PKTMBUF_HEADROOM);
1039 : 0 : rx_q->enabled = 1;
1040 : 0 : return 0;
1041 : : }
1042 : :
1043 : 0 : NT_LOG(DBG, NTNIC, "(%" PRIu32 ") NTNIC RX OVS-SW queue setup: queue id %"
1044 : : PRIu16 ", hw queue index %i",
1045 : : internals->port, rx_queue_id, rx_q->queue.hw_id);
1046 : :
1047 : 0 : rx_q->mb_pool = mb_pool;
1048 : :
1049 : 0 : eth_dev->data->rx_queues[rx_queue_id] = rx_q;
1050 : :
1051 [ # # ]: 0 : mbp_priv = rte_mempool_get_priv(rx_q->mb_pool);
1052 : 0 : rx_q->buf_size = (uint16_t)(mbp_priv->mbuf_data_room_size - RTE_PKTMBUF_HEADROOM);
1053 : 0 : rx_q->enabled = !rx_conf->rx_deferred_start;
1054 : 0 : rx_q->rx_deferred_start = rx_conf->rx_deferred_start;
1055 : :
1056 [ # # ]: 0 : if (allocate_hw_virtio_queues(eth_dev, EXCEPTION_PATH_HID, &rx_q->hwq,
1057 : : SG_NB_HW_RX_DESCRIPTORS, SG_HW_RX_PKT_BUFFER_SIZE) < 0)
1058 : : return -1;
1059 : :
1060 : 0 : rx_q->nb_hw_rx_descr = SG_NB_HW_RX_DESCRIPTORS;
1061 : :
1062 : 0 : rx_q->profile = p_drv->ntdrv.adapter_info.fpga_info.profile;
1063 : :
1064 : 0 : rx_q->vq =
1065 : 0 : sg_ops->nthw_setup_mngd_rx_virt_queue(p_nt_drv->adapter_info.fpga_info.mp_nthw_dbs,
1066 : 0 : rx_q->queue.hw_id, /* index */
1067 : : rx_q->nb_hw_rx_descr,
1068 : : EXCEPTION_PATH_HID, /* host_id */
1069 : : 1, /* header NT DVIO header for exception path */
1070 : : &rx_q->hwq.virt_queues_ctrl,
1071 : : rx_q->hwq.pkt_buffers,
1072 : : SPLIT_RING,
1073 : : -1,
1074 : 0 : rx_conf->rx_deferred_start);
1075 : :
1076 : 0 : NT_LOG(DBG, NTNIC, "(%" PRIu32 ") NTNIC RX OVS-SW queues successfully setup",
1077 : : internals->port);
1078 : :
1079 : 0 : return 0;
1080 : : }
1081 : :
1082 : 0 : static int eth_tx_scg_queue_setup(struct rte_eth_dev *eth_dev,
1083 : : uint16_t tx_queue_id,
1084 : : uint16_t nb_tx_desc __rte_unused,
1085 : : unsigned int socket_id __rte_unused,
1086 : : const struct rte_eth_txconf *tx_conf)
1087 : : {
1088 : 0 : const struct port_ops *port_ops = nthw_get_port_ops();
1089 : :
1090 [ # # ]: 0 : if (port_ops == NULL) {
1091 : 0 : NT_LOG_DBGX(ERR, NTNIC, "Link management module uninitialized");
1092 : 0 : return -1;
1093 : : }
1094 : :
1095 : 0 : NT_LOG_DBGX(DBG, NTNIC, "Tx queue setup");
1096 : 0 : struct pmd_internals *internals = eth_dev->data->dev_private;
1097 : 0 : struct drv_s *p_drv = internals->p_drv;
1098 : : struct ntdrv_4ga_s *p_nt_drv = &p_drv->ntdrv;
1099 : 0 : struct ntnic_tx_queue *tx_q = &internals->txq_scg[tx_queue_id];
1100 : :
1101 [ # # ]: 0 : if (internals->type == PORT_TYPE_OVERRIDE) {
1102 : 0 : eth_dev->data->tx_queues[tx_queue_id] = tx_q;
1103 : 0 : return 0;
1104 : : }
1105 : :
1106 [ # # ]: 0 : if (sg_ops == NULL) {
1107 : 0 : NT_LOG_DBGX(DBG, NTNIC, "SG module is not initialized");
1108 : 0 : return 0;
1109 : : }
1110 : :
1111 : 0 : NT_LOG(DBG, NTNIC, "(%" PRIu32 ") NTNIC TX OVS-SW queue setup: queue id %" PRIu16 ", hw queue index %i",
1112 : : tx_q->port, tx_queue_id, tx_q->queue.hw_id);
1113 : :
1114 [ # # ]: 0 : if (tx_queue_id > internals->nb_tx_queues) {
1115 : 0 : NT_LOG(ERR, NTNIC, "Error invalid tx queue id");
1116 : 0 : return -1;
1117 : : }
1118 : :
1119 : 0 : eth_dev->data->tx_queues[tx_queue_id] = tx_q;
1120 : :
1121 : : /* Calculate target ID for HW - to be used in NTDVIO0 header bypass_port */
1122 [ # # ]: 0 : if (tx_q->rss_target_id >= 0) {
1123 : : /* bypass to a multiqueue port - qsl-hsh index */
1124 : 0 : tx_q->target_id = tx_q->rss_target_id + 0x90;
1125 : :
1126 [ # # ]: 0 : } else if (internals->vpq[tx_queue_id].hw_id > -1) {
1127 : : /* virtual port - queue index */
1128 : 0 : tx_q->target_id = internals->vpq[tx_queue_id].hw_id;
1129 : :
1130 : : } else {
1131 : : /* Phy port - phy port identifier */
1132 : : /* output/bypass to MAC */
1133 : 0 : tx_q->target_id = (int)(tx_q->port + 0x80);
1134 : : }
1135 : :
1136 [ # # ]: 0 : if (allocate_hw_virtio_queues(eth_dev, EXCEPTION_PATH_HID, &tx_q->hwq,
1137 : : SG_NB_HW_TX_DESCRIPTORS, SG_HW_TX_PKT_BUFFER_SIZE) < 0) {
1138 : : return -1;
1139 : : }
1140 : :
1141 : 0 : tx_q->nb_hw_tx_descr = SG_NB_HW_TX_DESCRIPTORS;
1142 : :
1143 : 0 : tx_q->profile = p_drv->ntdrv.adapter_info.fpga_info.profile;
1144 : :
1145 : : uint32_t port, header;
1146 : 0 : port = tx_q->port; /* transmit port */
1147 : : header = 0; /* header type VirtIO-Net */
1148 : :
1149 : 0 : tx_q->vq =
1150 : 0 : sg_ops->nthw_setup_mngd_tx_virt_queue(p_nt_drv->adapter_info.fpga_info.mp_nthw_dbs,
1151 : 0 : tx_q->queue.hw_id, /* index */
1152 : : tx_q->nb_hw_tx_descr, /* queue size */
1153 : : EXCEPTION_PATH_HID, /* host_id always VF4 */
1154 : : port,
1155 : : /*
1156 : : * in_port - in vswitch mode has
1157 : : * to move tx port from OVS excep.
1158 : : * away from VM tx port,
1159 : : * because of QoS is matched by port id!
1160 : : */
1161 : : tx_q->port + 128,
1162 : : header,
1163 : : &tx_q->hwq.virt_queues_ctrl,
1164 : : tx_q->hwq.pkt_buffers,
1165 : : SPLIT_RING,
1166 : : -1,
1167 : : IN_ORDER,
1168 : 0 : tx_conf->tx_deferred_start);
1169 : :
1170 : 0 : tx_q->enabled = !tx_conf->tx_deferred_start;
1171 : 0 : tx_q->tx_deferred_start = tx_conf->tx_deferred_start;
1172 : :
1173 : 0 : NT_LOG(DBG, NTNIC, "(%" PRIu32 ") NTNIC TX OVS-SW queues successfully setup",
1174 : : internals->port);
1175 : :
1176 [ # # ]: 0 : if (internals->type == PORT_TYPE_PHYSICAL) {
1177 : 0 : struct adapter_info_s *p_adapter_info = &internals->p_drv->ntdrv.adapter_info;
1178 : 0 : NT_LOG(DBG, NTNIC, "Port %i is ready for data. Enable port",
1179 : : internals->n_intf_no);
1180 : 0 : port_ops->set_adm_state(p_adapter_info, internals->n_intf_no, true);
1181 : : }
1182 : :
1183 : : return 0;
1184 : : }
1185 : :
1186 : 0 : static int dev_set_mtu_inline(struct rte_eth_dev *eth_dev, uint16_t mtu)
1187 : : {
1188 : 0 : const struct profile_inline_ops *profile_inline_ops = nthw_get_profile_inline_ops();
1189 : :
1190 [ # # ]: 0 : if (profile_inline_ops == NULL) {
1191 : 0 : NT_LOG_DBGX(ERR, NTNIC, "profile_inline module uninitialized");
1192 : 0 : return -1;
1193 : : }
1194 : :
1195 : 0 : struct pmd_internals *internals = (struct pmd_internals *)eth_dev->data->dev_private;
1196 : :
1197 : 0 : struct flow_eth_dev *flw_dev = internals->flw_dev;
1198 : : int ret = -1;
1199 : :
1200 [ # # # # ]: 0 : if (internals->type == PORT_TYPE_PHYSICAL && mtu >= MIN_MTU_INLINE && mtu <= MAX_MTU)
1201 : 0 : ret = profile_inline_ops->nthw_flow_set_mtu_inline(flw_dev, internals->port, mtu);
1202 : :
1203 [ # # ]: 0 : return ret ? -EINVAL : 0;
1204 : : }
1205 : :
1206 : 0 : static int eth_rx_queue_start(struct rte_eth_dev *eth_dev, uint16_t rx_queue_id)
1207 : : {
1208 [ # # ]: 0 : if (sg_ops == NULL) {
1209 : 0 : NT_LOG_DBGX(DBG, NTNIC, "SG module is not initialized");
1210 : 0 : return -1;
1211 : : }
1212 : :
1213 : 0 : struct pmd_internals *internals = eth_dev->data->dev_private;
1214 : 0 : struct drv_s *p_drv = internals->p_drv;
1215 : : struct ntdrv_4ga_s *p_nt_drv = &p_drv->ntdrv;
1216 : 0 : nthw_dbs_t *p_nthw_dbs = p_nt_drv->adapter_info.fpga_info.mp_nthw_dbs;
1217 : 0 : struct ntnic_rx_queue *rx_q = &internals->rxq_scg[rx_queue_id];
1218 : 0 : int index = rx_q->queue.hw_id;
1219 : :
1220 [ # # ]: 0 : if (sg_ops->nthw_switch_rx_virt_queue(p_nthw_dbs, index, 1) != 0) {
1221 : 0 : NT_LOG_DBGX(DBG, NTNIC, "Failed to start Rx queue #%d", index);
1222 : 0 : return -1;
1223 : : }
1224 : :
1225 : 0 : rx_q->enabled = 1;
1226 : 0 : eth_dev->data->rx_queue_state[rx_queue_id] = RTE_ETH_QUEUE_STATE_STARTED;
1227 : 0 : return 0;
1228 : : }
1229 : :
1230 : 0 : static int eth_rx_queue_stop(struct rte_eth_dev *eth_dev, uint16_t rx_queue_id)
1231 : : {
1232 [ # # ]: 0 : if (sg_ops == NULL) {
1233 : 0 : NT_LOG_DBGX(DBG, NTNIC, "SG module is not initialized");
1234 : 0 : return -1;
1235 : : }
1236 : :
1237 : 0 : struct pmd_internals *internals = eth_dev->data->dev_private;
1238 : 0 : struct drv_s *p_drv = internals->p_drv;
1239 : : struct ntdrv_4ga_s *p_nt_drv = &p_drv->ntdrv;
1240 : 0 : nthw_dbs_t *p_nthw_dbs = p_nt_drv->adapter_info.fpga_info.mp_nthw_dbs;
1241 : 0 : struct ntnic_rx_queue *rx_q = &internals->rxq_scg[rx_queue_id];
1242 : 0 : int index = rx_q->queue.hw_id;
1243 : :
1244 [ # # ]: 0 : if (sg_ops->nthw_switch_rx_virt_queue(p_nthw_dbs, index, 0) != 0) {
1245 : 0 : NT_LOG_DBGX(DBG, NTNIC, "Failed to stop Rx queue #%d", index);
1246 : 0 : return -1;
1247 : : }
1248 : :
1249 : 0 : rx_q->enabled = 0;
1250 : 0 : eth_dev->data->rx_queue_state[rx_queue_id] = RTE_ETH_QUEUE_STATE_STOPPED;
1251 : 0 : return 0;
1252 : : }
1253 : :
1254 : 0 : static int eth_tx_queue_start(struct rte_eth_dev *eth_dev, uint16_t tx_queue_id)
1255 : : {
1256 [ # # ]: 0 : if (sg_ops == NULL) {
1257 : 0 : NT_LOG_DBGX(DBG, NTNIC, "SG module is not initialized");
1258 : 0 : return -1;
1259 : : }
1260 : :
1261 : 0 : struct pmd_internals *internals = eth_dev->data->dev_private;
1262 : 0 : struct drv_s *p_drv = internals->p_drv;
1263 : : struct ntdrv_4ga_s *p_nt_drv = &p_drv->ntdrv;
1264 : 0 : nthw_dbs_t *p_nthw_dbs = p_nt_drv->adapter_info.fpga_info.mp_nthw_dbs;
1265 : 0 : struct ntnic_tx_queue *tx_q = &internals->txq_scg[tx_queue_id];
1266 : 0 : int index = tx_q->queue.hw_id;
1267 : :
1268 [ # # ]: 0 : if (sg_ops->nthw_switch_tx_virt_queue(p_nthw_dbs, index, 1) != 0) {
1269 : 0 : NT_LOG_DBGX(DBG, NTNIC, "Failed to start Tx queue #%d", index);
1270 : 0 : return -1;
1271 : : }
1272 : :
1273 : 0 : tx_q->enabled = 1;
1274 : 0 : eth_dev->data->tx_queue_state[tx_queue_id] = RTE_ETH_QUEUE_STATE_STARTED;
1275 : 0 : return 0;
1276 : : }
1277 : :
1278 : 0 : static int eth_tx_queue_stop(struct rte_eth_dev *eth_dev, uint16_t tx_queue_id)
1279 : : {
1280 [ # # ]: 0 : if (sg_ops == NULL) {
1281 : 0 : NT_LOG_DBGX(DBG, NTNIC, "SG module is not initialized");
1282 : 0 : return -1;
1283 : : }
1284 : :
1285 : 0 : struct pmd_internals *internals = eth_dev->data->dev_private;
1286 : 0 : struct drv_s *p_drv = internals->p_drv;
1287 : : struct ntdrv_4ga_s *p_nt_drv = &p_drv->ntdrv;
1288 : 0 : nthw_dbs_t *p_nthw_dbs = p_nt_drv->adapter_info.fpga_info.mp_nthw_dbs;
1289 : 0 : struct ntnic_tx_queue *tx_q = &internals->txq_scg[tx_queue_id];
1290 : 0 : int index = tx_q->queue.hw_id;
1291 : :
1292 [ # # ]: 0 : if (sg_ops->nthw_switch_tx_virt_queue(p_nthw_dbs, index, 0) != 0) {
1293 : 0 : NT_LOG_DBGX(DBG, NTNIC, "Failed to stop Tx queue #%d", index);
1294 : 0 : return -1;
1295 : : }
1296 : :
1297 : 0 : tx_q->enabled = 0;
1298 : 0 : eth_dev->data->tx_queue_state[tx_queue_id] = RTE_ETH_QUEUE_STATE_STOPPED;
1299 : 0 : return 0;
1300 : : }
1301 : :
1302 : : static int
1303 : 0 : eth_mac_addr_add(struct rte_eth_dev *eth_dev,
1304 : : struct rte_ether_addr *mac_addr,
1305 : : uint32_t index,
1306 : : uint32_t vmdq __rte_unused)
1307 : : {
1308 : 0 : struct rte_ether_addr *const eth_addrs = eth_dev->data->mac_addrs;
1309 : :
1310 : : RTE_ASSERT(index < NUM_MAC_ADDRS_PER_PORT);
1311 : :
1312 [ # # ]: 0 : if (index >= NUM_MAC_ADDRS_PER_PORT) {
1313 : 0 : const struct pmd_internals *const internals =
1314 : : eth_dev->data->dev_private;
1315 : 0 : NT_LOG_DBGX(DBG, NTNIC, "Port %i: illegal index %u (>= %u)",
1316 : : internals->n_intf_no, index, NUM_MAC_ADDRS_PER_PORT);
1317 : 0 : return -1;
1318 : : }
1319 : :
1320 : 0 : eth_addrs[index] = *mac_addr;
1321 : :
1322 : 0 : return 0;
1323 : : }
1324 : :
1325 : : static int
1326 : 0 : eth_mac_addr_set(struct rte_eth_dev *dev, struct rte_ether_addr *mac_addr)
1327 : : {
1328 : 0 : struct rte_ether_addr *const eth_addrs = dev->data->mac_addrs;
1329 : :
1330 : 0 : eth_addrs[0U] = *mac_addr;
1331 : :
1332 : 0 : return 0;
1333 : : }
1334 : :
1335 : : static int
1336 : 0 : eth_set_mc_addr_list(struct rte_eth_dev *eth_dev,
1337 : : struct rte_ether_addr *mc_addr_set,
1338 : : uint32_t nb_mc_addr)
1339 : : {
1340 : 0 : struct pmd_internals *const internals = eth_dev->data->dev_private;
1341 : 0 : struct rte_ether_addr *const mc_addrs = internals->mc_addrs;
1342 : : size_t i;
1343 : :
1344 [ # # ]: 0 : if (nb_mc_addr >= NUM_MULTICAST_ADDRS_PER_PORT) {
1345 : 0 : NT_LOG_DBGX(DBG, NTNIC,
1346 : : "Port %i: too many multicast addresses %u (>= %u)",
1347 : : internals->n_intf_no, nb_mc_addr, NUM_MULTICAST_ADDRS_PER_PORT);
1348 : 0 : return -1;
1349 : : }
1350 : :
1351 [ # # ]: 0 : for (i = 0U; i < NUM_MULTICAST_ADDRS_PER_PORT; i++)
1352 [ # # ]: 0 : if (i < nb_mc_addr)
1353 : 0 : mc_addrs[i] = mc_addr_set[i];
1354 : :
1355 : : else
1356 : 0 : memset(&mc_addrs[i], 0, sizeof(mc_addrs[i]));
1357 : :
1358 : : return 0;
1359 : : }
1360 : :
1361 : : static int
1362 : 0 : eth_dev_configure(struct rte_eth_dev *eth_dev)
1363 : : {
1364 : 0 : NT_LOG_DBGX(DBG, NTNIC, "Called for eth_dev %p", eth_dev);
1365 : :
1366 : : /* The device is ALWAYS running promiscuous mode. */
1367 : 0 : eth_dev->data->promiscuous ^= ~eth_dev->data->promiscuous;
1368 : 0 : return 0;
1369 : : }
1370 : :
1371 : : static int
1372 : 0 : eth_dev_start(struct rte_eth_dev *eth_dev)
1373 : : {
1374 : 0 : const struct port_ops *port_ops = nthw_get_port_ops();
1375 : :
1376 [ # # ]: 0 : if (port_ops == NULL) {
1377 : 0 : NT_LOG(ERR, NTNIC, "Link management module uninitialized");
1378 : 0 : return -1;
1379 : : }
1380 : :
1381 : 0 : eth_dev->flow_fp_ops = nthw_get_dev_fp_flow_ops();
1382 : 0 : struct pmd_internals *internals = eth_dev->data->dev_private;
1383 : :
1384 : 0 : const int n_intf_no = internals->n_intf_no;
1385 : 0 : struct adapter_info_s *p_adapter_info = &internals->p_drv->ntdrv.adapter_info;
1386 : :
1387 : 0 : NT_LOG_DBGX(DBG, NTNIC, "Port %i", internals->n_intf_no);
1388 : :
1389 : : /* Start queues */
1390 : : uint q;
1391 : :
1392 [ # # ]: 0 : for (q = 0; q < internals->nb_rx_queues; q++)
1393 [ # # ]: 0 : if (!internals->rxq_scg[q].rx_deferred_start)
1394 : 0 : eth_rx_queue_start(eth_dev, q);
1395 : :
1396 [ # # ]: 0 : for (q = 0; q < internals->nb_tx_queues; q++)
1397 [ # # ]: 0 : if (!internals->txq_scg[q].tx_deferred_start)
1398 : 0 : eth_tx_queue_start(eth_dev, q);
1399 : :
1400 [ # # ]: 0 : if (internals->type == PORT_TYPE_VIRTUAL || internals->type == PORT_TYPE_OVERRIDE) {
1401 : 0 : eth_dev->data->dev_link.link_status = RTE_ETH_LINK_UP;
1402 : :
1403 : : } else {
1404 : : /* Enable the port */
1405 : 0 : port_ops->set_adm_state(p_adapter_info, internals->n_intf_no, true);
1406 : :
1407 : : /*
1408 : : * wait for link on port
1409 : : * If application starts sending too soon before FPGA port is ready, garbage is
1410 : : * produced
1411 : : */
1412 : : int loop = 0;
1413 : :
1414 [ # # ]: 0 : while (port_ops->get_link_status(p_adapter_info, n_intf_no) == RTE_ETH_LINK_DOWN) {
1415 : : /* break out after 5 sec */
1416 [ # # ]: 0 : if (++loop >= 50) {
1417 : 0 : NT_LOG_DBGX(DBG, NTNIC,
1418 : : "TIMEOUT No link on port %i (5sec timeout)",
1419 : : internals->n_intf_no);
1420 : 0 : break;
1421 : : }
1422 : :
1423 : 0 : nthw_os_wait_usec(100 * 1000);
1424 : : }
1425 : :
1426 [ # # ]: 0 : if (internals->lpbk_mode) {
1427 [ # # ]: 0 : if (internals->lpbk_mode & 1 << 0) {
1428 : 0 : port_ops->set_loopback_mode(p_adapter_info, n_intf_no,
1429 : : NT_LINK_LOOPBACK_HOST);
1430 : : }
1431 : :
1432 [ # # ]: 0 : if (internals->lpbk_mode & 1 << 1) {
1433 : 0 : port_ops->set_loopback_mode(p_adapter_info, n_intf_no,
1434 : : NT_LINK_LOOPBACK_LINE);
1435 : : }
1436 : : }
1437 : : }
1438 : :
1439 : : return 0;
1440 : : }
1441 : :
1442 : : static int
1443 : 0 : eth_dev_stop(struct rte_eth_dev *eth_dev)
1444 : : {
1445 : 0 : struct pmd_internals *internals = eth_dev->data->dev_private;
1446 : :
1447 : 0 : NT_LOG_DBGX(DBG, NTNIC, "Port %i", internals->n_intf_no);
1448 : :
1449 [ # # ]: 0 : if (internals->type != PORT_TYPE_VIRTUAL) {
1450 : : uint q;
1451 : :
1452 [ # # ]: 0 : for (q = 0; q < internals->nb_rx_queues; q++)
1453 : 0 : eth_rx_queue_stop(eth_dev, q);
1454 : :
1455 [ # # ]: 0 : for (q = 0; q < internals->nb_tx_queues; q++)
1456 : 0 : eth_tx_queue_stop(eth_dev, q);
1457 : : }
1458 : :
1459 : 0 : eth_dev->data->dev_link.link_status = RTE_ETH_LINK_DOWN;
1460 : 0 : return 0;
1461 : : }
1462 : :
1463 : : static int
1464 : 0 : eth_dev_set_link_up(struct rte_eth_dev *eth_dev)
1465 : : {
1466 : 0 : const struct port_ops *port_ops = nthw_get_port_ops();
1467 : :
1468 [ # # ]: 0 : if (port_ops == NULL) {
1469 : 0 : NT_LOG(ERR, NTNIC, "Link management module uninitialized");
1470 : 0 : return -1;
1471 : : }
1472 : :
1473 : 0 : struct pmd_internals *const internals = eth_dev->data->dev_private;
1474 : :
1475 : 0 : struct adapter_info_s *p_adapter_info = &internals->p_drv->ntdrv.adapter_info;
1476 : 0 : const int port = internals->n_intf_no;
1477 : :
1478 [ # # ]: 0 : if (internals->type == PORT_TYPE_VIRTUAL || internals->type == PORT_TYPE_OVERRIDE)
1479 : : return 0;
1480 : :
1481 : : RTE_ASSERT(port >= 0 && port < NUM_ADAPTER_PORTS_MAX);
1482 : :
1483 : 0 : port_ops->set_adm_state(p_adapter_info, port, true);
1484 : :
1485 : 0 : return 0;
1486 : : }
1487 : :
1488 : : static int
1489 : 0 : eth_dev_set_link_down(struct rte_eth_dev *eth_dev)
1490 : : {
1491 : 0 : const struct port_ops *port_ops = nthw_get_port_ops();
1492 : :
1493 [ # # ]: 0 : if (port_ops == NULL) {
1494 : 0 : NT_LOG(ERR, NTNIC, "Link management module uninitialized");
1495 : 0 : return -1;
1496 : : }
1497 : :
1498 : 0 : struct pmd_internals *const internals = eth_dev->data->dev_private;
1499 : :
1500 : 0 : struct adapter_info_s *p_adapter_info = &internals->p_drv->ntdrv.adapter_info;
1501 : 0 : const int port = internals->n_intf_no;
1502 : :
1503 [ # # ]: 0 : if (internals->type == PORT_TYPE_VIRTUAL || internals->type == PORT_TYPE_OVERRIDE)
1504 : : return 0;
1505 : :
1506 : : RTE_ASSERT(port >= 0 && port < NUM_ADAPTER_PORTS_MAX);
1507 : :
1508 : 0 : port_ops->set_link_status(p_adapter_info, port, false);
1509 : :
1510 : 0 : return 0;
1511 : : }
1512 : :
1513 : : static void
1514 : 0 : drv_deinit(struct drv_s *p_drv)
1515 : : {
1516 : 0 : const struct profile_inline_ops *profile_inline_ops = nthw_get_profile_inline_ops();
1517 : :
1518 [ # # ]: 0 : if (profile_inline_ops == NULL) {
1519 : 0 : NT_LOG_DBGX(ERR, NTNIC, "profile_inline module uninitialized");
1520 : 0 : return;
1521 : : }
1522 : :
1523 : 0 : const struct adapter_ops *adapter_ops = nthw_get_adapter_ops();
1524 : :
1525 [ # # ]: 0 : if (adapter_ops == NULL) {
1526 : 0 : NT_LOG(ERR, NTNIC, "Adapter module uninitialized");
1527 : 0 : return;
1528 : : }
1529 : :
1530 [ # # ]: 0 : if (p_drv == NULL)
1531 : : return;
1532 : :
1533 : : ntdrv_4ga_t *p_nt_drv = &p_drv->ntdrv;
1534 : : fpga_info_t *fpga_info = &p_nt_drv->adapter_info.fpga_info;
1535 : :
1536 : : /*
1537 : : * Mark the global pdrv for cleared. Used by some services to terminate.
1538 : : * 1 second to give the services a chance to see the termonation.
1539 : : */
1540 : 0 : clear_pdrv(p_drv);
1541 : 0 : nthw_os_wait_usec(1000000);
1542 : :
1543 : : /* stop statistics service */
1544 : 0 : nthw_service_del(RTE_NTNIC_SERVICE_STAT);
1545 : :
1546 [ # # ]: 0 : if (fpga_info->profile == FPGA_INFO_PROFILE_INLINE) {
1547 : 0 : nthw_service_del(RTE_NTNIC_SERVICE_FLM_UPDATE);
1548 : 0 : profile_inline_ops->flm_free_queues();
1549 : 0 : nthw_service_del(RTE_NTNIC_SERVICE_PORT_0_EVENT);
1550 : 0 : nthw_service_del(RTE_NTNIC_SERVICE_PORT_1_EVENT);
1551 : : /* Free all local flm event queues */
1552 : 0 : nthw_flm_inf_sta_queue_free_all(FLM_INFO_LOCAL);
1553 : : /* Free all remote flm event queues */
1554 : 0 : nthw_flm_inf_sta_queue_free_all(FLM_INFO_REMOTE);
1555 : : /* Free all aged flow event queues */
1556 : 0 : nthw_flm_age_queue_free_all();
1557 : : }
1558 : :
1559 : : /* stop adapter */
1560 : 0 : adapter_ops->deinit(&p_nt_drv->adapter_info);
1561 : :
1562 : : /* clean memory */
1563 : 0 : rte_free(p_drv);
1564 : : p_drv = NULL;
1565 : : }
1566 : :
1567 : : static int
1568 : 0 : eth_dev_close(struct rte_eth_dev *eth_dev)
1569 : : {
1570 : 0 : struct pmd_internals *internals = eth_dev->data->dev_private;
1571 : 0 : struct drv_s *p_drv = internals->p_drv;
1572 : :
1573 [ # # ]: 0 : if (internals->type != PORT_TYPE_VIRTUAL) {
1574 : 0 : struct ntnic_rx_queue *rx_q = internals->rxq_scg;
1575 : 0 : struct ntnic_tx_queue *tx_q = internals->txq_scg;
1576 : :
1577 : : uint q;
1578 : :
1579 [ # # ]: 0 : if (sg_ops != NULL) {
1580 [ # # ]: 0 : for (q = 0; q < internals->nb_rx_queues; q++)
1581 : 0 : sg_ops->nthw_release_mngd_rx_virt_queue(rx_q[q].vq);
1582 : :
1583 [ # # ]: 0 : for (q = 0; q < internals->nb_tx_queues; q++)
1584 : 0 : sg_ops->nthw_release_mngd_tx_virt_queue(tx_q[q].vq);
1585 : : }
1586 : : }
1587 : :
1588 : 0 : internals->p_drv = NULL;
1589 : :
1590 [ # # ]: 0 : if (p_drv) {
1591 : : /* decrease initialized ethernet devices */
1592 : 0 : p_drv->n_eth_dev_init_count--;
1593 : :
1594 : : /*
1595 : : * rte_pci_dev has no private member for p_drv
1596 : : * wait until all rte_eth_dev's are closed - then close adapters via p_drv
1597 : : */
1598 [ # # ]: 0 : if (!p_drv->n_eth_dev_init_count)
1599 : 0 : drv_deinit(p_drv);
1600 : : }
1601 : :
1602 : 0 : return 0;
1603 : : }
1604 : :
1605 : : static int
1606 : 0 : eth_fw_version_get(struct rte_eth_dev *eth_dev, char *fw_version, size_t fw_size)
1607 : : {
1608 : 0 : struct pmd_internals *internals = eth_dev->data->dev_private;
1609 : :
1610 [ # # ]: 0 : if (internals->type == PORT_TYPE_VIRTUAL || internals->type == PORT_TYPE_OVERRIDE)
1611 : : return 0;
1612 : :
1613 : 0 : fpga_info_t *fpga_info = &internals->p_drv->ntdrv.adapter_info.fpga_info;
1614 [ # # ]: 0 : const int length = snprintf(fw_version, fw_size, "%03d-%04d-%02d-%02d",
1615 : : fpga_info->n_fpga_type_id, fpga_info->n_fpga_prod_id,
1616 : : fpga_info->n_fpga_ver_id, fpga_info->n_fpga_rev_id);
1617 : :
1618 [ # # ]: 0 : if ((size_t)length < fw_size) {
1619 : : /* We have space for the version string */
1620 : : return 0;
1621 : :
1622 : : } else {
1623 : : /* We do not have space for the version string -return the needed space */
1624 : 0 : return length + 1;
1625 : : }
1626 : : }
1627 : :
1628 : 0 : static int dev_flow_ops_get(struct rte_eth_dev *dev __rte_unused, const struct rte_flow_ops **ops)
1629 : : {
1630 : 0 : *ops = nthw_get_dev_flow_ops();
1631 : 0 : return 0;
1632 : : }
1633 : :
1634 : 0 : static int eth_xstats_get(struct rte_eth_dev *eth_dev, struct rte_eth_xstat *stats, unsigned int n)
1635 : : {
1636 : 0 : struct pmd_internals *internals = eth_dev->data->dev_private;
1637 : 0 : struct drv_s *p_drv = internals->p_drv;
1638 : : ntdrv_4ga_t *p_nt_drv = &p_drv->ntdrv;
1639 : 0 : nt4ga_stat_t *p_nt4ga_stat = &p_nt_drv->adapter_info.nt4ga_stat;
1640 : 0 : int n_intf_no = internals->n_intf_no;
1641 : : int nb_xstats;
1642 : :
1643 : 0 : const struct ntnic_xstats_ops *ntnic_xstats_ops = nthw_get_xstats_ops();
1644 : :
1645 [ # # ]: 0 : if (ntnic_xstats_ops == NULL) {
1646 : 0 : NT_LOG(INF, NTNIC, "ntnic_xstats module not included");
1647 : 0 : return -1;
1648 : : }
1649 : :
1650 : 0 : rte_spinlock_lock(&p_nt_drv->stat_lck);
1651 : 0 : nb_xstats = ntnic_xstats_ops->nthw_xstats_get(p_nt4ga_stat, stats, n, n_intf_no);
1652 : : rte_spinlock_unlock(&p_nt_drv->stat_lck);
1653 : 0 : return nb_xstats;
1654 : : }
1655 : :
1656 : 0 : static int eth_xstats_get_by_id(struct rte_eth_dev *eth_dev,
1657 : : const uint64_t *ids,
1658 : : uint64_t *values,
1659 : : unsigned int n)
1660 : : {
1661 : 0 : struct pmd_internals *internals = eth_dev->data->dev_private;
1662 : 0 : struct drv_s *p_drv = internals->p_drv;
1663 : : ntdrv_4ga_t *p_nt_drv = &p_drv->ntdrv;
1664 : 0 : nt4ga_stat_t *p_nt4ga_stat = &p_nt_drv->adapter_info.nt4ga_stat;
1665 : 0 : int n_intf_no = internals->n_intf_no;
1666 : : int nb_xstats;
1667 : :
1668 : 0 : const struct ntnic_xstats_ops *ntnic_xstats_ops = nthw_get_xstats_ops();
1669 : :
1670 [ # # ]: 0 : if (ntnic_xstats_ops == NULL) {
1671 : 0 : NT_LOG(INF, NTNIC, "ntnic_xstats module not included");
1672 : 0 : return -1;
1673 : : }
1674 : :
1675 : 0 : rte_spinlock_lock(&p_nt_drv->stat_lck);
1676 : : nb_xstats =
1677 : 0 : ntnic_xstats_ops->nthw_xstats_get_by_id(p_nt4ga_stat, ids, values, n, n_intf_no);
1678 : : rte_spinlock_unlock(&p_nt_drv->stat_lck);
1679 : 0 : return nb_xstats;
1680 : : }
1681 : :
1682 : 0 : static int eth_xstats_reset(struct rte_eth_dev *eth_dev)
1683 : : {
1684 : 0 : struct pmd_internals *internals = eth_dev->data->dev_private;
1685 : 0 : struct drv_s *p_drv = internals->p_drv;
1686 : 0 : ntdrv_4ga_t *p_nt_drv = &p_drv->ntdrv;
1687 : 0 : nt4ga_stat_t *p_nt4ga_stat = &p_nt_drv->adapter_info.nt4ga_stat;
1688 : 0 : int n_intf_no = internals->n_intf_no;
1689 : :
1690 : 0 : struct ntnic_xstats_ops *ntnic_xstats_ops = nthw_get_xstats_ops();
1691 : :
1692 [ # # ]: 0 : if (ntnic_xstats_ops == NULL) {
1693 : 0 : NT_LOG(INF, NTNIC, "ntnic_xstats module not included");
1694 : 0 : return -1;
1695 : : }
1696 : :
1697 : 0 : rte_spinlock_lock(&p_nt_drv->stat_lck);
1698 : 0 : ntnic_xstats_ops->nthw_xstats_reset(p_nt4ga_stat, n_intf_no);
1699 : : rte_spinlock_unlock(&p_nt_drv->stat_lck);
1700 : 0 : return dpdk_stats_reset(internals, p_nt_drv, n_intf_no);
1701 : : }
1702 : :
1703 : 0 : static int eth_xstats_get_names(struct rte_eth_dev *eth_dev,
1704 : : struct rte_eth_xstat_name *xstats_names, unsigned int size)
1705 : : {
1706 : 0 : struct pmd_internals *internals = eth_dev->data->dev_private;
1707 : 0 : struct drv_s *p_drv = internals->p_drv;
1708 : : ntdrv_4ga_t *p_nt_drv = &p_drv->ntdrv;
1709 : 0 : nt4ga_stat_t *p_nt4ga_stat = &p_nt_drv->adapter_info.nt4ga_stat;
1710 : :
1711 : 0 : const struct ntnic_xstats_ops *ntnic_xstats_ops = nthw_get_xstats_ops();
1712 : :
1713 [ # # ]: 0 : if (ntnic_xstats_ops == NULL) {
1714 : 0 : NT_LOG(INF, NTNIC, "ntnic_xstats module not included");
1715 : 0 : return -1;
1716 : : }
1717 : :
1718 : 0 : return ntnic_xstats_ops->nthw_xstats_get_names(p_nt4ga_stat, xstats_names, size);
1719 : : }
1720 : :
1721 : 0 : static int eth_xstats_get_names_by_id(struct rte_eth_dev *eth_dev,
1722 : : const uint64_t *ids,
1723 : : struct rte_eth_xstat_name *xstats_names,
1724 : : unsigned int size)
1725 : : {
1726 : 0 : struct pmd_internals *internals = eth_dev->data->dev_private;
1727 : 0 : struct drv_s *p_drv = internals->p_drv;
1728 : : ntdrv_4ga_t *p_nt_drv = &p_drv->ntdrv;
1729 : 0 : nt4ga_stat_t *p_nt4ga_stat = &p_nt_drv->adapter_info.nt4ga_stat;
1730 : 0 : const struct ntnic_xstats_ops *ntnic_xstats_ops = nthw_get_xstats_ops();
1731 : :
1732 [ # # ]: 0 : if (ntnic_xstats_ops == NULL) {
1733 : 0 : NT_LOG(INF, NTNIC, "ntnic_xstats module not included");
1734 : 0 : return -1;
1735 : : }
1736 : :
1737 : 0 : return ntnic_xstats_ops->nthw_xstats_get_names_by_id(p_nt4ga_stat, xstats_names, ids,
1738 : : size);
1739 : : }
1740 : :
1741 : : static int
1742 : 0 : promiscuous_enable(struct rte_eth_dev __rte_unused(*dev))
1743 : : {
1744 : 0 : NT_LOG(DBG, NTHW, "The device always run promiscuous mode");
1745 : 0 : return 0;
1746 : : }
1747 : :
1748 : 0 : static int eth_dev_rss_hash_update(struct rte_eth_dev *eth_dev, struct rte_eth_rss_conf *rss_conf)
1749 : : {
1750 : 0 : const struct flow_filter_ops *flow_filter_ops = nthw_get_flow_filter_ops();
1751 : :
1752 [ # # ]: 0 : if (flow_filter_ops == NULL) {
1753 : 0 : NT_LOG_DBGX(ERR, NTNIC, "flow_filter module uninitialized");
1754 : 0 : return -1;
1755 : : }
1756 : :
1757 : 0 : struct pmd_internals *internals = eth_dev->data->dev_private;
1758 : :
1759 : 0 : struct flow_nic_dev *ndev = internals->flw_dev->ndev;
1760 : 0 : struct nt_eth_rss_conf tmp_rss_conf = { 0 };
1761 : : const int hsh_idx = 0; /* hsh index 0 means the default receipt in HSH module */
1762 : :
1763 [ # # ]: 0 : if (rss_conf->rss_key != NULL) {
1764 [ # # ]: 0 : if (rss_conf->rss_key_len > MAX_RSS_KEY_LEN) {
1765 : 0 : NT_LOG(ERR, NTNIC,
1766 : : "ERROR: - RSS hash key length %u exceeds maximum value %u",
1767 : : rss_conf->rss_key_len, MAX_RSS_KEY_LEN);
1768 : 0 : return -1;
1769 : : }
1770 : :
1771 [ # # ]: 0 : rte_memcpy(&tmp_rss_conf.rss_key, rss_conf->rss_key, rss_conf->rss_key_len);
1772 : : }
1773 : :
1774 : 0 : tmp_rss_conf.algorithm = rss_conf->algorithm;
1775 : :
1776 : 0 : tmp_rss_conf.rss_hf = rss_conf->rss_hf;
1777 : 0 : int res = nthw_hsh_set(ndev, hsh_idx, tmp_rss_conf);
1778 : :
1779 [ # # ]: 0 : if (res == 0) {
1780 : 0 : flow_filter_ops->nthw_mod_hsh_rcp_flush(&ndev->be, hsh_idx, 1);
1781 [ # # ]: 0 : rte_memcpy(&ndev->rss_conf, &tmp_rss_conf, sizeof(struct nt_eth_rss_conf));
1782 : :
1783 : : } else {
1784 : 0 : NT_LOG(ERR, NTNIC, "ERROR: - RSS hash update failed with error %i", res);
1785 : : }
1786 : :
1787 : : return res;
1788 : : }
1789 : :
1790 : 0 : static int rss_hash_conf_get(struct rte_eth_dev *eth_dev, struct rte_eth_rss_conf *rss_conf)
1791 : : {
1792 : 0 : struct pmd_internals *internals = eth_dev->data->dev_private;
1793 : 0 : struct flow_nic_dev *ndev = internals->flw_dev->ndev;
1794 : :
1795 : 0 : rss_conf->algorithm = (enum rte_eth_hash_function)ndev->rss_conf.algorithm;
1796 : :
1797 : 0 : rss_conf->rss_hf = ndev->rss_conf.rss_hf;
1798 : :
1799 : : /*
1800 : : * copy full stored key into rss_key and pad it with
1801 : : * zeros up to rss_key_len / MAX_RSS_KEY_LEN
1802 : : */
1803 [ # # ]: 0 : if (rss_conf->rss_key != NULL) {
1804 : 0 : int key_len = RTE_MIN(rss_conf->rss_key_len, MAX_RSS_KEY_LEN);
1805 [ # # ]: 0 : memset(rss_conf->rss_key, 0, rss_conf->rss_key_len);
1806 [ # # ]: 0 : rte_memcpy(rss_conf->rss_key, &ndev->rss_conf.rss_key, key_len);
1807 : 0 : rss_conf->rss_key_len = key_len;
1808 : : }
1809 : :
1810 : 0 : return 0;
1811 : : }
1812 : :
1813 : : static struct eth_dev_ops nthw_eth_dev_ops = {
1814 : : .dev_configure = eth_dev_configure,
1815 : : .dev_start = eth_dev_start,
1816 : : .dev_stop = eth_dev_stop,
1817 : : .dev_set_link_up = eth_dev_set_link_up,
1818 : : .dev_set_link_down = eth_dev_set_link_down,
1819 : : .dev_close = eth_dev_close,
1820 : : .link_update = eth_link_update,
1821 : : .stats_get = eth_stats_get,
1822 : : .stats_reset = eth_stats_reset,
1823 : : .dev_infos_get = eth_dev_infos_get,
1824 : : .fw_version_get = eth_fw_version_get,
1825 : : .rx_queue_setup = eth_rx_scg_queue_setup,
1826 : : .rx_queue_start = eth_rx_queue_start,
1827 : : .rx_queue_stop = eth_rx_queue_stop,
1828 : : .rx_queue_release = eth_rx_queue_release,
1829 : : .tx_queue_setup = eth_tx_scg_queue_setup,
1830 : : .tx_queue_start = eth_tx_queue_start,
1831 : : .tx_queue_stop = eth_tx_queue_stop,
1832 : : .tx_queue_release = eth_tx_queue_release,
1833 : : .mac_addr_add = eth_mac_addr_add,
1834 : : .mac_addr_set = eth_mac_addr_set,
1835 : : .set_mc_addr_list = eth_set_mc_addr_list,
1836 : : .mtr_ops_get = NULL,
1837 : : .flow_ops_get = dev_flow_ops_get,
1838 : : .xstats_get = eth_xstats_get,
1839 : : .xstats_get_names = eth_xstats_get_names,
1840 : : .xstats_reset = eth_xstats_reset,
1841 : : .xstats_get_by_id = eth_xstats_get_by_id,
1842 : : .xstats_get_names_by_id = eth_xstats_get_names_by_id,
1843 : : .mtu_set = NULL,
1844 : : .promiscuous_enable = promiscuous_enable,
1845 : : .rss_hash_update = eth_dev_rss_hash_update,
1846 : : .rss_hash_conf_get = rss_hash_conf_get,
1847 : : };
1848 : :
1849 : : /*
1850 : : * Port event service
1851 : : */
1852 : 0 : static int port_event_service(void *context)
1853 : : {
1854 : : struct pmd_internals *internals = context;
1855 : : RTE_ASSERT(internals != NULL);
1856 : :
1857 : 0 : const uint8_t port_no = internals->port;
1858 [ # # ]: 0 : if (port_no >= NUM_ADAPTER_PORTS_MAX) {
1859 : 0 : NT_LOG(ERR, NTNIC, "Invalid Port number");
1860 : 0 : return -1;
1861 : : }
1862 : :
1863 : : static ntdrv_4ga_t *p_nt_drv[NUM_ADAPTER_PORTS_MAX] = {NULL, NULL};
1864 : : static struct rte_eth_dev *eth_dev[NUM_ADAPTER_PORTS_MAX] = {NULL, NULL};
1865 : : static nt4ga_stat_t *p_nt4ga_stat[NUM_ADAPTER_PORTS_MAX] = {NULL, NULL};
1866 : : static ntnic_flm_load_t flmdata[NUM_ADAPTER_PORTS_MAX];
1867 : : static ntnic_port_load_t portdata[NUM_ADAPTER_PORTS_MAX];
1868 : :
1869 : 0 : const int port_srv_tag[2] = {
1870 : : RTE_NTNIC_SERVICE_PORT_0_EVENT,
1871 : : RTE_NTNIC_SERVICE_PORT_1_EVENT
1872 : : };
1873 : :
1874 : 0 : struct nt_service *port_event_srv = nthw_service_get_info(port_srv_tag[port_no]);
1875 : : RTE_ASSERT(port_event_srv != NULL);
1876 : :
1877 [ # # ]: 0 : if (!NT_SERVICE_GET_STATE(port_event_srv)) {
1878 : 0 : struct drv_s *p_drv = internals->p_drv;
1879 : 0 : p_nt_drv[port_no] = &p_drv->ntdrv;
1880 : : struct adapter_info_s *p_adapter_info = &p_nt_drv[port_no]->adapter_info;
1881 : 0 : struct flow_nic_dev *ndev = p_adapter_info->nt4ga_filter.mp_flow_device;
1882 : 0 : p_nt4ga_stat[port_no] = &p_nt_drv[port_no]->adapter_info.nt4ga_stat;
1883 : 0 : eth_dev[port_no] = &rte_eth_devices[internals->port_id];
1884 [ # # # # ]: 0 : if (ndev != NULL && ndev->eth_base == NULL)
1885 : : return -1;
1886 : :
1887 : : memset(&flmdata, 0, sizeof(flmdata));
1888 : : memset(&portdata, 0, sizeof(portdata));
1889 : :
1890 : :
1891 : 0 : NT_LOG(INF, NTNIC, "port[%u] event service started on lcore %i",
1892 : : port_no, rte_lcore_id());
1893 : 0 : port_event_srv->lcore = rte_lcore_id();
1894 : 0 : NT_SERVICE_SET_STATE(port_event_srv, true);
1895 : 0 : return 0;
1896 : : }
1897 : :
1898 : : /*
1899 : : * FLM load measurement
1900 : : * Do only send event, if there has been a change
1901 : : */
1902 : :
1903 : 0 : nt4ga_stat_t *port_stat = p_nt4ga_stat[port_no];
1904 : : ntnic_flm_load_t *port_flm_load = &flmdata[port_no];
1905 : : ntnic_port_load_t *port_load = &portdata[port_no];
1906 : :
1907 [ # # # # ]: 0 : if (port_stat->flm_stat_ver > 22 && port_stat->mp_stat_structs_flm) {
1908 [ # # ]: 0 : if (port_flm_load->lookup != port_stat->mp_stat_structs_flm->load_lps ||
1909 [ # # ]: 0 : port_flm_load->access != port_stat->mp_stat_structs_flm->load_aps) {
1910 : 0 : rte_spinlock_lock(&p_nt_drv[port_no]->stat_lck);
1911 : 0 : port_flm_load->lookup = port_stat->mp_stat_structs_flm->load_lps;
1912 : 0 : port_flm_load->access = port_stat->mp_stat_structs_flm->load_aps;
1913 : 0 : port_flm_load->lookup_maximum =
1914 : 0 : port_stat->mp_stat_structs_flm->max_lps;
1915 : 0 : port_flm_load->access_maximum =
1916 : 0 : port_stat->mp_stat_structs_flm->max_aps;
1917 : 0 : rte_spinlock_unlock(&p_nt_drv[port_no]->stat_lck);
1918 : :
1919 [ # # ]: 0 : if (eth_dev[port_no] &&
1920 [ # # ]: 0 : eth_dev[port_no]->data &&
1921 [ # # ]: 0 : eth_dev[port_no]->data->dev_private) {
1922 : 0 : rte_eth_dev_callback_process(eth_dev[port_no],
1923 : : (enum rte_eth_event_type)RTE_NTNIC_FLM_LOAD_EVENT,
1924 : : &flmdata);
1925 : : }
1926 : : }
1927 : : }
1928 : :
1929 : : /*
1930 : : * Port load measurement
1931 : : * Do only send event, if there has been a change.
1932 : : */
1933 [ # # ]: 0 : if (port_stat->mp_port_load) {
1934 [ # # ]: 0 : if (port_load->rx_bps != port_stat->mp_port_load[port_no].rx_bps ||
1935 [ # # ]: 0 : port_load->tx_bps != port_stat->mp_port_load[port_no].tx_bps) {
1936 : 0 : rte_spinlock_lock(&p_nt_drv[port_no]->stat_lck);
1937 : 0 : port_load->rx_bps = port_stat->mp_port_load[port_no].rx_bps;
1938 : 0 : port_load->tx_bps = port_stat->mp_port_load[port_no].tx_bps;
1939 : 0 : port_load->rx_pps = port_stat->mp_port_load[port_no].rx_pps;
1940 : 0 : port_load->tx_pps = port_stat->mp_port_load[port_no].tx_pps;
1941 : 0 : port_load->rx_pps_maximum =
1942 : 0 : port_stat->mp_port_load[port_no].rx_pps_max;
1943 : 0 : port_load->tx_pps_maximum =
1944 : 0 : port_stat->mp_port_load[port_no].tx_pps_max;
1945 : 0 : port_load->rx_bps_maximum =
1946 : 0 : port_stat->mp_port_load[port_no].rx_bps_max;
1947 : 0 : port_load->tx_bps_maximum =
1948 : 0 : port_stat->mp_port_load[port_no].tx_bps_max;
1949 : 0 : rte_spinlock_unlock(&p_nt_drv[port_no]->stat_lck);
1950 : :
1951 [ # # # # ]: 0 : if (eth_dev[port_no] && eth_dev[port_no]->data &&
1952 [ # # ]: 0 : eth_dev[port_no]->data->dev_private) {
1953 : 0 : rte_eth_dev_callback_process(eth_dev[port_no],
1954 : : (enum rte_eth_event_type)RTE_NTNIC_PORT_LOAD_EVENT,
1955 : : &portdata);
1956 : : }
1957 : : }
1958 : : }
1959 : :
1960 : : /* Process events */
1961 : : {
1962 : : int count = 0;
1963 : : bool do_wait = true;
1964 : :
1965 [ # # ]: 0 : while (count < 5000) {
1966 : : /* Local FLM statistic events */
1967 : : struct flm_info_event_s data;
1968 : :
1969 [ # # ]: 0 : if (nthw_flm_inf_queue_get(port_no, FLM_INFO_LOCAL, &data) == 0) {
1970 [ # # # # ]: 0 : if (eth_dev[port_no] && eth_dev[port_no]->data &&
1971 [ # # ]: 0 : eth_dev[port_no]->data->dev_private) {
1972 : : struct ntnic_flm_statistic_s event_data;
1973 : 0 : event_data.bytes = data.bytes;
1974 : 0 : event_data.packets = data.packets;
1975 : 0 : event_data.cause = data.cause;
1976 : 0 : event_data.id = data.id;
1977 : 0 : event_data.timestamp = data.timestamp;
1978 : 0 : rte_eth_dev_callback_process(eth_dev[port_no],
1979 : : (enum rte_eth_event_type)
1980 : : RTE_NTNIC_FLM_STATS_EVENT,
1981 : : &event_data);
1982 : : do_wait = false;
1983 : : }
1984 : : }
1985 : :
1986 : : /* AGED event */
1987 : : /* Note: RTE_FLOW_PORT_FLAG_STRICT_QUEUE flag is not supported so
1988 : : * event is always generated
1989 : : */
1990 : 0 : int aged_event_count = nthw_flm_age_event_get(port_no);
1991 : :
1992 [ # # ]: 0 : if (aged_event_count > 0 &&
1993 [ # # ]: 0 : eth_dev[port_no] &&
1994 [ # # ]: 0 : eth_dev[port_no]->data &&
1995 [ # # ]: 0 : eth_dev[port_no]->data->dev_private) {
1996 : 0 : rte_eth_dev_callback_process(eth_dev[port_no],
1997 : : RTE_ETH_EVENT_FLOW_AGED,
1998 : : NULL);
1999 : 0 : nthw_flm_age_event_clear(port_no);
2000 : : do_wait = false;
2001 : : }
2002 : :
2003 [ # # ]: 0 : if (do_wait)
2004 : 0 : nthw_os_wait_usec(10);
2005 : :
2006 : 0 : count++;
2007 : : do_wait = true;
2008 : : }
2009 : : }
2010 : :
2011 : : return 0;
2012 : : }
2013 : :
2014 : : /*
2015 : : * Adapter flm update service
2016 : : */
2017 : 0 : static int adapter_flm_update_service(void *context)
2018 : : {
2019 : : static struct flow_eth_dev *dev;
2020 : : static const struct profile_inline_ops *profile_inline_ops;
2021 : :
2022 : 0 : struct nt_service *flm_update_srv = nthw_service_get_info(RTE_NTNIC_SERVICE_FLM_UPDATE);
2023 : : RTE_ASSERT(flm_update_srv != NULL);
2024 : :
2025 [ # # ]: 0 : if (!NT_SERVICE_GET_STATE(flm_update_srv)) {
2026 : : struct drv_s *p_drv = context;
2027 : : RTE_ASSERT(p_drv != NULL);
2028 : :
2029 : : struct ntdrv_4ga_s *p_nt_drv = &p_drv->ntdrv;
2030 : : struct adapter_info_s *p_adapter_info = &p_nt_drv->adapter_info;
2031 : : struct nt4ga_filter_s *p_nt4ga_filter = &p_adapter_info->nt4ga_filter;
2032 : 0 : struct flow_nic_dev *p_flow_nic_dev = p_nt4ga_filter->mp_flow_device;
2033 : :
2034 : 0 : NT_LOG(DBG, NTNIC, "%s: %s: waiting for port configuration",
2035 : : p_adapter_info->mp_adapter_id_str, __func__);
2036 : :
2037 [ # # ]: 0 : if (p_flow_nic_dev->eth_base == NULL)
2038 : : return -1;
2039 : :
2040 : 0 : dev = p_flow_nic_dev->eth_base;
2041 : :
2042 : 0 : profile_inline_ops = nthw_get_profile_inline_ops();
2043 : : RTE_ASSERT(profile_inline_ops != NULL);
2044 : :
2045 : 0 : NT_LOG(INF, NTNIC, "flm update service started on lcore %i", rte_lcore_id());
2046 : 0 : flm_update_srv->lcore = rte_lcore_id();
2047 : 0 : NT_SERVICE_SET_STATE(flm_update_srv, true);
2048 : 0 : return 0;
2049 : : }
2050 : :
2051 [ # # ]: 0 : if (profile_inline_ops->flm_update(dev) == 0)
2052 : 0 : nthw_os_wait_usec(10);
2053 : :
2054 : : return 0;
2055 : : }
2056 : :
2057 : : /*
2058 : : * Adapter stat service
2059 : : */
2060 : 0 : static int adapter_stat_service(void *context)
2061 : : {
2062 : : static struct ntdrv_4ga_s *p_nt_drv;
2063 : : static nt4ga_stat_t *p_nt4ga_stat;
2064 : : static nthw_stat_t *p_nthw_stat;
2065 : : static const struct nt4ga_stat_ops *nt4ga_stat_ops;
2066 : :
2067 : 0 : struct nt_service *stat_srv = nthw_service_get_info(RTE_NTNIC_SERVICE_STAT);
2068 : : RTE_ASSERT(stat_srv != NULL);
2069 : :
2070 [ # # ]: 0 : if (!NT_SERVICE_GET_STATE(stat_srv)) {
2071 : : struct drv_s *p_drv = context;
2072 : : RTE_ASSERT(p_drv != NULL);
2073 : :
2074 : 0 : nt4ga_stat_ops = nthw_get_nt4ga_stat_ops();
2075 : : RTE_ASSERT(nt4ga_stat_ops != NULL);
2076 : :
2077 : 0 : p_nt_drv = &p_drv->ntdrv;
2078 : 0 : p_nt4ga_stat = &p_nt_drv->adapter_info.nt4ga_stat;
2079 : 0 : p_nthw_stat = p_nt4ga_stat->mp_nthw_stat;
2080 : :
2081 [ # # ]: 0 : if (!p_nthw_stat)
2082 : : return 0;
2083 : :
2084 : 0 : NT_LOG(INF, NTNIC, "statistic service started on lcore %u", rte_lcore_id());
2085 : 0 : stat_srv->lcore = rte_lcore_id();
2086 : 0 : NT_SERVICE_SET_STATE(stat_srv, true);
2087 : 0 : return 0;
2088 : : }
2089 : :
2090 : 0 : nthw_os_wait_usec(10 * 1000);
2091 : :
2092 : 0 : nthw_stat_trigger(p_nthw_stat);
2093 : :
2094 : : uint32_t loop = 0;
2095 : :
2096 [ # # ]: 0 : while (rte_service_runstate_get(stat_srv->id) &&
2097 [ # # ]: 0 : (*p_nthw_stat->mp_timestamp == (uint64_t)-1)) {
2098 : 0 : nthw_os_wait_usec(1 * 100);
2099 : :
2100 [ # # ]: 0 : if ((++loop & 0x3fff) == 0) {
2101 [ # # ]: 0 : if (p_nt4ga_stat->mp_nthw_rpf) {
2102 : 0 : NT_LOG(DBG, NTNIC, "Statistics DMA frozen");
2103 : :
2104 [ # # ]: 0 : } else if (p_nt4ga_stat->mp_nthw_rmc) {
2105 : : uint32_t sf_ram_of =
2106 : 0 : nthw_rmc_get_status_sf_ram_of(p_nt4ga_stat
2107 : : ->mp_nthw_rmc);
2108 : : uint32_t descr_fifo_of =
2109 : 0 : nthw_rmc_get_status_descr_fifo_of(p_nt4ga_stat
2110 : 0 : ->mp_nthw_rmc);
2111 : :
2112 : : uint32_t dbg_merge =
2113 : 0 : nthw_rmc_get_dbg_merge(p_nt4ga_stat->mp_nthw_rmc);
2114 : : uint32_t mac_if_err =
2115 : 0 : nthw_rmc_get_mac_if_err(p_nt4ga_stat->mp_nthw_rmc);
2116 : :
2117 : 0 : NT_LOG(DBG, NTNIC, "Statistics DMA frozen");
2118 : 0 : NT_LOG(DBG, NTNIC, "SF RAM Overflow : %08x",
2119 : : sf_ram_of);
2120 : 0 : NT_LOG(DBG, NTNIC, "Descr Fifo Overflow : %08x",
2121 : : descr_fifo_of);
2122 : 0 : NT_LOG(DBG, NTNIC, "DBG Merge : %08x",
2123 : : dbg_merge);
2124 : 0 : NT_LOG(DBG, NTNIC, "MAC If Errors : %08x",
2125 : : mac_if_err);
2126 : : }
2127 : : }
2128 : : }
2129 : :
2130 : : /* Check then collect */
2131 : : {
2132 : 0 : rte_spinlock_lock(&p_nt_drv->stat_lck);
2133 : 0 : nt4ga_stat_ops->nt4ga_stat_collect(&p_nt_drv->adapter_info, p_nt4ga_stat);
2134 : 0 : rte_spinlock_unlock(&p_nt_drv->stat_lck);
2135 : : }
2136 : :
2137 : 0 : return 0;
2138 : : }
2139 : :
2140 : : static int
2141 : 0 : nthw_pci_dev_init(struct rte_pci_device *pci_dev)
2142 : : {
2143 : 0 : const struct flow_filter_ops *flow_filter_ops = nthw_get_flow_filter_ops();
2144 : :
2145 [ # # ]: 0 : if (flow_filter_ops == NULL) {
2146 : 0 : NT_LOG_DBGX(ERR, NTNIC, "flow_filter module uninitialized");
2147 : : /* Return statement is not necessary here to allow traffic processing by SW */
2148 : : }
2149 : :
2150 : 0 : const struct profile_inline_ops *profile_inline_ops = nthw_get_profile_inline_ops();
2151 : :
2152 [ # # ]: 0 : if (profile_inline_ops == NULL) {
2153 : 0 : NT_LOG_DBGX(ERR, NTNIC, "profile_inline module uninitialized");
2154 : : /* Return statement is not necessary here to allow traffic processing by SW */
2155 : : }
2156 : :
2157 : 0 : nthw_vfio_init();
2158 : 0 : const struct port_ops *port_ops = nthw_get_port_ops();
2159 : :
2160 [ # # ]: 0 : if (port_ops == NULL) {
2161 : 0 : NT_LOG(ERR, NTNIC, "Link management module uninitialized");
2162 : 0 : return -1;
2163 : : }
2164 : :
2165 : 0 : const struct adapter_ops *adapter_ops = nthw_get_adapter_ops();
2166 : :
2167 [ # # ]: 0 : if (adapter_ops == NULL) {
2168 : 0 : NT_LOG(ERR, NTNIC, "Adapter module uninitialized");
2169 : 0 : return -1;
2170 : : }
2171 : :
2172 : : int res;
2173 : : struct drv_s *p_drv;
2174 : : ntdrv_4ga_t *p_nt_drv;
2175 : : hw_info_t *p_hw_info;
2176 : : fpga_info_t *fpga_info;
2177 : : uint32_t n_port_mask = -1; /* All ports enabled by default */
2178 : 0 : uint32_t nb_rx_queues = 1;
2179 : 0 : uint32_t nb_tx_queues = 1;
2180 : 0 : uint32_t exception_path = 0;
2181 : : struct flow_queue_id_s queue_ids[MAX_QUEUES];
2182 : : int n_phy_ports;
2183 : : enum flow_eth_dev_profile profile = FLOW_ETH_DEV_PROFILE_INLINE;
2184 : :
2185 : 0 : NT_LOG_DBGX(DBG, NTNIC, "Dev %s PF #%i Init : %02x:%02x:%i", pci_dev->name,
2186 : : pci_dev->addr.function, pci_dev->addr.bus, pci_dev->addr.devid,
2187 : : pci_dev->addr.function);
2188 : :
2189 : : /*
2190 : : * Process options/arguments
2191 : : */
2192 [ # # # # ]: 0 : if (pci_dev->device.devargs && pci_dev->device.devargs->args) {
2193 : : int kvargs_count;
2194 : : struct rte_kvargs *kvlist =
2195 : 0 : rte_kvargs_parse(pci_dev->device.devargs->args, valid_arguments);
2196 : :
2197 [ # # ]: 0 : if (kvlist == NULL)
2198 : : return -1;
2199 : :
2200 : : /*
2201 : : * Argument: help
2202 : : * NOTE: this argument/option check should be the first as it will stop
2203 : : * execution after producing its output
2204 : : */
2205 : : {
2206 [ # # ]: 0 : if (rte_kvargs_get(kvlist, ETH_DEV_NTNIC_HELP_ARG)) {
2207 : : size_t i;
2208 : :
2209 : : for (i = 0; i < RTE_DIM(valid_arguments); i++)
2210 : : if (valid_arguments[i] == NULL)
2211 : : break;
2212 : :
2213 : 0 : exit(0);
2214 : : }
2215 : : }
2216 : :
2217 : : /*
2218 : : * rxq option/argument
2219 : : * The number of rxq (hostbuffers) allocated in memory.
2220 : : * Default is 32 RX Hostbuffers
2221 : : */
2222 : 0 : kvargs_count = rte_kvargs_count(kvlist, ETH_DEV_NTHW_RXQUEUES_ARG);
2223 : :
2224 [ # # ]: 0 : if (kvargs_count != 0) {
2225 : : RTE_ASSERT(kvargs_count == 1);
2226 : 0 : res = rte_kvargs_process(kvlist, ETH_DEV_NTHW_RXQUEUES_ARG,
2227 : : &nthw_string_to_u32,
2228 : : &nb_rx_queues);
2229 : :
2230 [ # # ]: 0 : if (res < 0) {
2231 : 0 : NT_LOG_DBGX(ERR, NTNIC,
2232 : : "problem with command line arguments: res=%d",
2233 : : res);
2234 : 0 : free(kvlist);
2235 : 0 : return -1;
2236 : : }
2237 : :
2238 : 0 : NT_LOG_DBGX(DBG, NTNIC, "devargs: %s=%u",
2239 : : ETH_DEV_NTHW_RXQUEUES_ARG, nb_rx_queues);
2240 : : }
2241 : :
2242 : : /*
2243 : : * txq option/argument
2244 : : * The number of txq (hostbuffers) allocated in memory.
2245 : : * Default is 32 TX Hostbuffers
2246 : : */
2247 : 0 : kvargs_count = rte_kvargs_count(kvlist, ETH_DEV_NTHW_TXQUEUES_ARG);
2248 : :
2249 [ # # ]: 0 : if (kvargs_count != 0) {
2250 : : RTE_ASSERT(kvargs_count == 1);
2251 : 0 : res = rte_kvargs_process(kvlist, ETH_DEV_NTHW_TXQUEUES_ARG,
2252 : : &nthw_string_to_u32,
2253 : : &nb_tx_queues);
2254 : :
2255 [ # # ]: 0 : if (res < 0) {
2256 : 0 : NT_LOG_DBGX(ERR, NTNIC,
2257 : : "problem with command line arguments: res=%d",
2258 : : res);
2259 : 0 : free(kvlist);
2260 : 0 : return -1;
2261 : : }
2262 : :
2263 : 0 : NT_LOG_DBGX(DBG, NTNIC, "devargs: %s=%u",
2264 : : ETH_DEV_NTHW_TXQUEUES_ARG, nb_tx_queues);
2265 : : }
2266 : :
2267 : 0 : kvargs_count = rte_kvargs_count(kvlist, ETH_DEV_NTHW_EXCEPTION_PATH_ARG);
2268 : :
2269 [ # # ]: 0 : if (kvargs_count != 0) {
2270 [ # # ]: 0 : assert(kvargs_count == 1);
2271 : 0 : res = rte_kvargs_process(kvlist, ETH_DEV_NTHW_EXCEPTION_PATH_ARG,
2272 : : &nthw_string_to_u32, &exception_path);
2273 : :
2274 [ # # ]: 0 : if (res < 0) {
2275 : 0 : NT_LOG_DBGX(ERR, NTNIC,
2276 : : "problem with command line arguments: res=%d", res);
2277 : 0 : return -1;
2278 : : }
2279 : :
2280 : 0 : NT_LOG_DBGX(DBG, NTNIC, "devargs: %s=%u",
2281 : : ETH_DEV_NTHW_EXCEPTION_PATH_ARG, exception_path);
2282 : : }
2283 : :
2284 : 0 : rte_kvargs_free(kvlist);
2285 : : }
2286 : :
2287 : :
2288 : : /* alloc */
2289 : 0 : p_drv = rte_zmalloc_socket(pci_dev->name, sizeof(struct drv_s), RTE_CACHE_LINE_SIZE,
2290 : : pci_dev->device.numa_node);
2291 : :
2292 [ # # ]: 0 : if (!p_drv) {
2293 [ # # ]: 0 : NT_LOG_DBGX(ERR, NTNIC, "%s: error %d",
2294 : : (pci_dev->name[0] ? pci_dev->name : "NA"), -1);
2295 : 0 : return -1;
2296 : : }
2297 : :
2298 : : /* Setup VFIO context */
2299 : 0 : int vfio = nthw_vfio_setup(pci_dev);
2300 : :
2301 [ # # ]: 0 : if (vfio < 0) {
2302 [ # # ]: 0 : NT_LOG_DBGX(ERR, NTNIC, "%s: vfio_setup error %d",
2303 : : (pci_dev->name[0] ? pci_dev->name : "NA"), -1);
2304 : 0 : rte_free(p_drv);
2305 : 0 : return -1;
2306 : : }
2307 : :
2308 : : /* context */
2309 : : p_nt_drv = &p_drv->ntdrv;
2310 : : p_hw_info = &p_nt_drv->adapter_info.hw_info;
2311 : 0 : fpga_info = &p_nt_drv->adapter_info.fpga_info;
2312 : :
2313 : 0 : p_drv->p_dev = pci_dev;
2314 : :
2315 : : /* Set context for NtDrv */
2316 : 0 : p_nt_drv->pciident = BDF_TO_PCIIDENT(pci_dev->addr.domain, pci_dev->addr.bus,
2317 : : pci_dev->addr.devid, pci_dev->addr.function);
2318 : 0 : p_nt_drv->adapter_info.n_rx_host_buffers = nb_rx_queues;
2319 : 0 : p_nt_drv->adapter_info.n_tx_host_buffers = nb_tx_queues;
2320 : :
2321 : 0 : fpga_info->bar0_addr = (void *)pci_dev->mem_resource[0].addr;
2322 : 0 : fpga_info->bar0_size = pci_dev->mem_resource[0].len;
2323 : 0 : fpga_info->numa_node = pci_dev->device.numa_node;
2324 : 0 : fpga_info->pciident = p_nt_drv->pciident;
2325 : 0 : fpga_info->adapter_no = p_drv->adapter_no;
2326 : :
2327 : 0 : p_nt_drv->adapter_info.hw_info.pci_class_id = pci_dev->id.class_id;
2328 : 0 : p_nt_drv->adapter_info.hw_info.pci_vendor_id = pci_dev->id.vendor_id;
2329 : 0 : p_nt_drv->adapter_info.hw_info.pci_device_id = pci_dev->id.device_id;
2330 : 0 : p_nt_drv->adapter_info.hw_info.pci_sub_vendor_id = pci_dev->id.subsystem_vendor_id;
2331 : 0 : p_nt_drv->adapter_info.hw_info.pci_sub_device_id = pci_dev->id.subsystem_device_id;
2332 : :
2333 : 0 : NT_LOG(DBG, NTNIC, "%s: " PCIIDENT_PRINT_STR " %04X:%04X: %04X:%04X:",
2334 : : p_nt_drv->adapter_info.mp_adapter_id_str, PCIIDENT_TO_DOMAIN(p_nt_drv->pciident),
2335 : : PCIIDENT_TO_BUSNR(p_nt_drv->pciident), PCIIDENT_TO_DEVNR(p_nt_drv->pciident),
2336 : : PCIIDENT_TO_FUNCNR(p_nt_drv->pciident),
2337 : : p_nt_drv->adapter_info.hw_info.pci_vendor_id,
2338 : : p_nt_drv->adapter_info.hw_info.pci_device_id,
2339 : : p_nt_drv->adapter_info.hw_info.pci_sub_vendor_id,
2340 : : p_nt_drv->adapter_info.hw_info.pci_sub_device_id);
2341 : :
2342 : : /* store context */
2343 : 0 : store_pdrv(p_drv);
2344 : :
2345 : : /* initialize nt4ga nthw fpga module instance in drv */
2346 : 0 : int err = adapter_ops->init(&p_nt_drv->adapter_info);
2347 : :
2348 [ # # ]: 0 : if (err != 0) {
2349 : 0 : NT_LOG(ERR, NTNIC, "%s: Cannot initialize the adapter instance",
2350 : : p_nt_drv->adapter_info.mp_adapter_id_str);
2351 : 0 : return -1;
2352 : : }
2353 : :
2354 : 0 : const struct meter_ops_s *meter_ops = nthw_get_meter_ops();
2355 : :
2356 [ # # ]: 0 : if (meter_ops != NULL)
2357 : 0 : nthw_eth_dev_ops.mtr_ops_get = meter_ops->eth_mtr_ops_get;
2358 : :
2359 : : else
2360 : 0 : NT_LOG(DBG, NTNIC, "Meter module is not initialized");
2361 : :
2362 : : /* Initialize the queue system */
2363 : 0 : sg_ops = nthw_get_sg_ops();
2364 : :
2365 [ # # ]: 0 : if (sg_ops != NULL) {
2366 : 0 : err = sg_ops->nthw_virt_queue_init(fpga_info);
2367 : :
2368 [ # # ]: 0 : if (err != 0) {
2369 : 0 : NT_LOG(ERR, NTNIC,
2370 : : "%s: Cannot initialize scatter-gather queues",
2371 : : p_nt_drv->adapter_info.mp_adapter_id_str);
2372 : :
2373 : : } else {
2374 : 0 : NT_LOG(DBG, NTNIC, "%s: Initialized scatter-gather queues",
2375 : : p_nt_drv->adapter_info.mp_adapter_id_str);
2376 : : }
2377 : :
2378 : : } else {
2379 : 0 : NT_LOG_DBGX(DBG, NTNIC, "SG module is not initialized");
2380 : : }
2381 : :
2382 : : /* Start ctrl, monitor, stat service only for primary process. */
2383 [ # # ]: 0 : if (err == 0) {
2384 : : /* mp_adapter_id_str is initialized after nt4ga_adapter_init(p_nt_drv) */
2385 : 0 : const char *const p_adapter_id_str = p_nt_drv->adapter_info.mp_adapter_id_str;
2386 : : (void)p_adapter_id_str;
2387 [ # # ]: 0 : NT_LOG(DBG, NTNIC,
2388 : : "%s: %s: AdapterPCI=" PCIIDENT_PRINT_STR " Hw=0x%02X_rev%d PhyPorts=%d",
2389 : : (pci_dev->name[0] ? pci_dev->name : "NA"), p_adapter_id_str,
2390 : : PCIIDENT_TO_DOMAIN(p_nt_drv->adapter_info.fpga_info.pciident),
2391 : : PCIIDENT_TO_BUSNR(p_nt_drv->adapter_info.fpga_info.pciident),
2392 : : PCIIDENT_TO_DEVNR(p_nt_drv->adapter_info.fpga_info.pciident),
2393 : : PCIIDENT_TO_FUNCNR(p_nt_drv->adapter_info.fpga_info.pciident),
2394 : : p_hw_info->hw_platform_id, fpga_info->nthw_hw_info.hw_id,
2395 : : fpga_info->n_phy_ports);
2396 : :
2397 : : } else {
2398 [ # # ]: 0 : NT_LOG_DBGX(ERR, NTNIC, "%s: error=%d",
2399 : : (pci_dev->name[0] ? pci_dev->name : "NA"), err);
2400 : 0 : return -1;
2401 : : }
2402 : :
2403 [ # # # # ]: 0 : if (profile_inline_ops != NULL && fpga_info->profile == FPGA_INFO_PROFILE_INLINE) {
2404 : 0 : profile_inline_ops->flm_setup_queues();
2405 : :
2406 : 0 : struct rte_service_spec flm_update_spec = {
2407 : : .name = "ntnic-flm_update_service",
2408 : : .callback = adapter_flm_update_service,
2409 : : .socket_id = SOCKET_ID_ANY,
2410 : : .capabilities = RTE_SERVICE_CAP_MT_SAFE,
2411 : : .callback_userdata = p_drv
2412 : : };
2413 : :
2414 : 0 : res = nthw_service_add(&flm_update_spec, RTE_NTNIC_SERVICE_FLM_UPDATE);
2415 : :
2416 [ # # ]: 0 : if (res) {
2417 [ # # ]: 0 : NT_LOG_DBGX(ERR, NTNIC, "%s: error=%d",
2418 : : (pci_dev->name[0] ? pci_dev->name : "NA"), res);
2419 : 0 : return -1;
2420 : : }
2421 : : }
2422 : :
2423 : 0 : struct rte_service_spec stat_spec = {
2424 : : .name = "ntnic-stat_collect_service",
2425 : : .callback = adapter_stat_service,
2426 : : .socket_id = SOCKET_ID_ANY,
2427 : : .capabilities = RTE_SERVICE_CAP_MT_SAFE,
2428 : : .callback_userdata = p_drv
2429 : : };
2430 : :
2431 : 0 : res = nthw_service_add(&stat_spec, RTE_NTNIC_SERVICE_STAT);
2432 : :
2433 [ # # ]: 0 : if (res) {
2434 [ # # ]: 0 : NT_LOG(ERR, NTNIC, "%s: error=%d",
2435 : : (pci_dev->name[0] ? pci_dev->name : "NA"), res);
2436 : 0 : return -1;
2437 : : }
2438 : :
2439 : 0 : n_phy_ports = fpga_info->n_phy_ports;
2440 : :
2441 [ # # ]: 0 : for (int n_intf_no = 0; n_intf_no < n_phy_ports; n_intf_no++) {
2442 [ # # ]: 0 : const char *const p_port_id_str = p_nt_drv->adapter_info.mp_port_id_str[n_intf_no];
2443 : : (void)p_port_id_str;
2444 : : struct pmd_internals *internals = NULL;
2445 : : struct rte_eth_dev *eth_dev = NULL;
2446 : : char name[32];
2447 : : int i;
2448 : :
2449 : : if ((1 << n_intf_no) & ~n_port_mask) {
2450 : : NT_LOG_DBGX(DBG, NTNIC,
2451 : : "%s: interface #%d: skipping due to portmask 0x%02X",
2452 : : p_port_id_str, n_intf_no, n_port_mask);
2453 : : continue;
2454 : : }
2455 : :
2456 : : snprintf(name, sizeof(name), "ntnic%d", n_intf_no);
2457 [ # # ]: 0 : NT_LOG_DBGX(DBG, NTNIC, "%s: interface #%d: %s: '%s'", p_port_id_str,
2458 : : n_intf_no, (pci_dev->name[0] ? pci_dev->name : "NA"), name);
2459 : :
2460 : 0 : internals = rte_zmalloc_socket(name, sizeof(struct pmd_internals),
2461 : : RTE_CACHE_LINE_SIZE, pci_dev->device.numa_node);
2462 : :
2463 [ # # ]: 0 : if (!internals) {
2464 [ # # ]: 0 : NT_LOG_DBGX(ERR, NTNIC, "%s: %s: error=%d",
2465 : : (pci_dev->name[0] ? pci_dev->name : "NA"), name, -1);
2466 : 0 : return -1;
2467 : : }
2468 : :
2469 : 0 : internals->pci_dev = pci_dev;
2470 : 0 : internals->n_intf_no = n_intf_no;
2471 : 0 : internals->type = PORT_TYPE_PHYSICAL;
2472 : 0 : internals->port = n_intf_no;
2473 : 0 : internals->nb_rx_queues = nb_rx_queues;
2474 : 0 : internals->nb_tx_queues = nb_tx_queues;
2475 : :
2476 : : /* Not used queue index as dest port in bypass - use 0x80 + port nr */
2477 [ # # ]: 0 : for (i = 0; i < MAX_QUEUES; i++)
2478 : 0 : internals->vpq[i].hw_id = -1;
2479 : :
2480 : :
2481 : : /* Setup queue_ids */
2482 [ # # ]: 0 : if (nb_rx_queues > 1) {
2483 : 0 : NT_LOG(DBG, NTNIC,
2484 : : "(%i) NTNIC configured with Rx multi queues. %" PRIu32 " queues",
2485 : : internals->n_intf_no, nb_rx_queues);
2486 : : }
2487 : :
2488 [ # # ]: 0 : if (nb_tx_queues > 1) {
2489 : 0 : NT_LOG(DBG, NTNIC,
2490 : : "(%i) NTNIC configured with Tx multi queues. %" PRIu32 " queues",
2491 : : internals->n_intf_no, nb_tx_queues);
2492 : : }
2493 : :
2494 : 0 : int max_num_queues = (nb_rx_queues > nb_tx_queues) ? nb_rx_queues : nb_tx_queues;
2495 : 0 : int start_queue = allocate_queue(max_num_queues);
2496 : :
2497 [ # # ]: 0 : if (start_queue < 0)
2498 : : return -1;
2499 : :
2500 [ # # ]: 0 : for (i = 0; i < (int)max_num_queues; i++) {
2501 : 0 : queue_ids[i].id = i;
2502 : 0 : queue_ids[i].hw_id = start_queue + i;
2503 : :
2504 : 0 : internals->rxq_scg[i].queue = queue_ids[i];
2505 : : /* use same index in Rx and Tx rings */
2506 : 0 : internals->txq_scg[i].queue = queue_ids[i];
2507 : 0 : internals->rxq_scg[i].enabled = 0;
2508 : 0 : internals->txq_scg[i].type = internals->type;
2509 : 0 : internals->rxq_scg[i].type = internals->type;
2510 : 0 : internals->rxq_scg[i].port = internals->port;
2511 : : }
2512 : :
2513 : : /* no tx queues - tx data goes out on phy */
2514 : 0 : internals->vpq_nb_vq = 0;
2515 : :
2516 [ # # ]: 0 : for (i = 0; i < (int)nb_tx_queues; i++) {
2517 : 0 : internals->txq_scg[i].port = internals->port;
2518 : 0 : internals->txq_scg[i].enabled = 0;
2519 : : }
2520 : :
2521 : : /* Set MAC address (but only if the MAC address is permitted) */
2522 [ # # ]: 0 : if (n_intf_no < fpga_info->nthw_hw_info.vpd_info.mn_mac_addr_count) {
2523 : 0 : const uint64_t mac =
2524 : 0 : fpga_info->nthw_hw_info.vpd_info.mn_mac_addr_value + n_intf_no;
2525 : 0 : internals->eth_addrs[0].addr_bytes[0] = (mac >> 40) & 0xFFu;
2526 : 0 : internals->eth_addrs[0].addr_bytes[1] = (mac >> 32) & 0xFFu;
2527 : 0 : internals->eth_addrs[0].addr_bytes[2] = (mac >> 24) & 0xFFu;
2528 : 0 : internals->eth_addrs[0].addr_bytes[3] = (mac >> 16) & 0xFFu;
2529 : 0 : internals->eth_addrs[0].addr_bytes[4] = (mac >> 8) & 0xFFu;
2530 : 0 : internals->eth_addrs[0].addr_bytes[5] = (mac >> 0) & 0xFFu;
2531 : : }
2532 : :
2533 : 0 : eth_dev = rte_eth_dev_allocate(name);
2534 : :
2535 [ # # ]: 0 : if (!eth_dev) {
2536 [ # # ]: 0 : NT_LOG_DBGX(ERR, NTNIC, "%s: %s: error=%d",
2537 : : (pci_dev->name[0] ? pci_dev->name : "NA"), name, -1);
2538 : 0 : return -1;
2539 : : }
2540 : :
2541 [ # # ]: 0 : if (flow_filter_ops != NULL) {
2542 : 0 : internals->flw_dev = flow_filter_ops->flow_get_eth_dev(0, n_intf_no,
2543 : 0 : eth_dev->data->port_id, nb_rx_queues, queue_ids,
2544 : : &internals->txq_scg[0].rss_target_id, profile, exception_path);
2545 : :
2546 [ # # ]: 0 : if (!internals->flw_dev) {
2547 : 0 : NT_LOG(ERR, NTNIC,
2548 : : "Error creating port. Resource exhaustion in HW");
2549 : 0 : return -1;
2550 : : }
2551 : : }
2552 : :
2553 : : /* connect structs */
2554 : 0 : internals->p_drv = p_drv;
2555 : 0 : eth_dev->data->dev_private = internals;
2556 : 0 : eth_dev->data->mac_addrs = rte_malloc(NULL,
2557 : : NUM_MAC_ADDRS_PER_PORT * sizeof(struct rte_ether_addr), 0);
2558 : 0 : rte_memcpy(ð_dev->data->mac_addrs[0],
2559 [ # # ]: 0 : &internals->eth_addrs[0], RTE_ETHER_ADDR_LEN);
2560 : :
2561 : 0 : NT_LOG_DBGX(DBG, NTNIC, "Setting up RX functions for SCG");
2562 : 0 : eth_dev->rx_pkt_burst = eth_dev_rx_scg;
2563 : 0 : eth_dev->tx_pkt_burst = eth_dev_tx_scg;
2564 : :
2565 : : struct rte_eth_link pmd_link;
2566 : : pmd_link.link_speed = RTE_ETH_SPEED_NUM_NONE;
2567 : : pmd_link.link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
2568 : : pmd_link.link_status = RTE_ETH_LINK_DOWN;
2569 : : pmd_link.link_autoneg = RTE_ETH_LINK_AUTONEG;
2570 : :
2571 : 0 : eth_dev->device = &pci_dev->device;
2572 : 0 : eth_dev->data->dev_link = pmd_link;
2573 : 0 : eth_dev->dev_ops = &nthw_eth_dev_ops;
2574 : :
2575 : : eth_dev_pci_specific_init(eth_dev, pci_dev);
2576 : 0 : rte_eth_dev_probing_finish(eth_dev);
2577 : :
2578 : : /* increase initialized ethernet devices - PF */
2579 : 0 : p_drv->n_eth_dev_init_count++;
2580 : :
2581 [ # # ]: 0 : if (nthw_get_flow_filter_ops() != NULL) {
2582 [ # # ]: 0 : if (fpga_info->profile == FPGA_INFO_PROFILE_INLINE &&
2583 [ # # ]: 0 : internals->flw_dev->ndev->be.tpe.ver >= 2) {
2584 : : RTE_ASSERT(nthw_eth_dev_ops.mtu_set == dev_set_mtu_inline ||
2585 : : nthw_eth_dev_ops.mtu_set == NULL);
2586 : 0 : nthw_eth_dev_ops.mtu_set = dev_set_mtu_inline;
2587 : 0 : dev_set_mtu_inline(eth_dev, MTUINITVAL);
2588 : 0 : NT_LOG_DBGX(DBG, NTNIC, "INLINE MTU supported, tpe version %d",
2589 : : internals->flw_dev->ndev->be.tpe.ver);
2590 : :
2591 : : } else {
2592 : 0 : NT_LOG(DBG, NTNIC, "INLINE MTU not supported");
2593 : : }
2594 : : }
2595 : :
2596 : : /* Port event service */
2597 [ # # ]: 0 : if (fpga_info->profile == FPGA_INFO_PROFILE_INLINE) {
2598 : 0 : struct rte_service_spec port_event_spec = {
2599 : : .callback = port_event_service,
2600 : : .socket_id = SOCKET_ID_ANY,
2601 : : .capabilities = RTE_SERVICE_CAP_MT_SAFE,
2602 : : .callback_userdata = internals
2603 : : };
2604 : :
2605 : : snprintf(port_event_spec.name, RTE_SERVICE_NAME_MAX,
2606 : : "ntnic-port_%d_event_service", n_intf_no);
2607 : :
2608 : 0 : const int port_srv_tag[2] = {
2609 : : RTE_NTNIC_SERVICE_PORT_0_EVENT,
2610 : : RTE_NTNIC_SERVICE_PORT_1_EVENT
2611 : : };
2612 : :
2613 : 0 : res = nthw_service_add(&port_event_spec, port_srv_tag[n_intf_no]);
2614 : :
2615 [ # # ]: 0 : if (res) {
2616 [ # # ]: 0 : NT_LOG(ERR, NTNIC, "%s: error=%d",
2617 : : (pci_dev->name[0] ? pci_dev->name : "NA"), res);
2618 : 0 : return -1;
2619 : : }
2620 : : }
2621 : : }
2622 : :
2623 : 0 : uint32_t cores[RTE_MAX_LCORE] = {0};
2624 : 0 : int32_t lcore_count = rte_service_lcore_list(cores, RTE_MAX_LCORE);
2625 : :
2626 [ # # ]: 0 : if (lcore_count <= 0) {
2627 : 0 : NT_LOG(WRN, NTNIC, "No service cores available. "
2628 : : "Please check if all NTNIC services are started");
2629 : : }
2630 : :
2631 : : return 0;
2632 : : }
2633 : :
2634 : : static int
2635 : 0 : nthw_pci_dev_deinit(struct rte_eth_dev *eth_dev __rte_unused)
2636 : : {
2637 : 0 : NT_LOG_DBGX(DBG, NTNIC, "PCI device deinitialization");
2638 : :
2639 : : int i;
2640 : : char name[RTE_ETH_NAME_MAX_LEN];
2641 : :
2642 : 0 : struct pmd_internals *internals = eth_dev->data->dev_private;
2643 : 0 : ntdrv_4ga_t *p_ntdrv = &internals->p_drv->ntdrv;
2644 : : fpga_info_t *fpga_info = &p_ntdrv->adapter_info.fpga_info;
2645 : 0 : const int n_phy_ports = fpga_info->n_phy_ports;
2646 : :
2647 : : /* let running services end Rx and Tx activity */
2648 [ # # ]: 0 : if (sg_ops != NULL) {
2649 : 0 : nthw_os_wait_usec(1 * 1000 * 1000);
2650 : :
2651 [ # # ]: 0 : while (internals) {
2652 [ # # ]: 0 : for (i = internals->nb_tx_queues - 1; i >= 0; i--) {
2653 : 0 : sg_ops->nthw_release_mngd_tx_virt_queue(internals->txq_scg[i].vq);
2654 : : release_hw_virtio_queues(&internals->txq_scg[i].hwq);
2655 : : }
2656 : :
2657 [ # # ]: 0 : for (i = internals->nb_rx_queues - 1; i >= 0; i--) {
2658 : 0 : sg_ops->nthw_release_mngd_rx_virt_queue(internals->rxq_scg[i].vq);
2659 : : release_hw_virtio_queues(&internals->rxq_scg[i].hwq);
2660 : : }
2661 : :
2662 : 0 : internals = internals->next;
2663 : : }
2664 : : }
2665 : :
2666 [ # # ]: 0 : for (i = 0; i < n_phy_ports; i++) {
2667 : : snprintf(name, sizeof(name), "ntnic%d", i);
2668 : 0 : eth_dev = rte_eth_dev_allocated(name);
2669 [ # # ]: 0 : if (eth_dev == NULL)
2670 : 0 : continue; /* port already released */
2671 : 0 : rte_eth_dev_release_port(eth_dev);
2672 : : }
2673 : :
2674 : 0 : nthw_vfio_remove(EXCEPTION_PATH_HID);
2675 : 0 : return 0;
2676 : : }
2677 : :
2678 : : static int
2679 : 0 : nthw_pci_probe(struct rte_pci_driver *pci_drv __rte_unused,
2680 : : struct rte_pci_device *pci_dev)
2681 : : {
2682 : : int ret;
2683 : :
2684 : 0 : NT_LOG_DBGX(DBG, NTNIC, "pcidev: name: '%s'", pci_dev->name);
2685 : 0 : NT_LOG_DBGX(DBG, NTNIC, "devargs: name: '%s'", pci_dev->device.name);
2686 : :
2687 [ # # ]: 0 : if (pci_dev->device.devargs) {
2688 [ # # ]: 0 : NT_LOG_DBGX(DBG, NTNIC, "devargs: args: '%s'",
2689 : : (pci_dev->device.devargs->args ? pci_dev->device.devargs->args : "NULL"));
2690 [ # # ]: 0 : NT_LOG_DBGX(DBG, NTNIC, "devargs: data: '%s'",
2691 : : (pci_dev->device.devargs->data ? pci_dev->device.devargs->data : "NULL"));
2692 : : }
2693 : :
2694 : 0 : const int n_rte_vfio_no_io_mmu_enabled = rte_vfio_noiommu_is_enabled();
2695 : 0 : NT_LOG(DBG, NTNIC, "vfio_no_iommu_enabled=%d", n_rte_vfio_no_io_mmu_enabled);
2696 : :
2697 [ # # ]: 0 : if (n_rte_vfio_no_io_mmu_enabled) {
2698 : 0 : NT_LOG(ERR, NTNIC, "vfio_no_iommu_enabled=%d: this PMD needs VFIO IOMMU",
2699 : : n_rte_vfio_no_io_mmu_enabled);
2700 : 0 : return -1;
2701 : : }
2702 : :
2703 : 0 : const enum rte_iova_mode n_rte_io_va_mode = rte_eal_iova_mode();
2704 : 0 : NT_LOG(DBG, NTNIC, "iova mode=%d", n_rte_io_va_mode);
2705 : :
2706 [ # # # # : 0 : NT_LOG(DBG, NTNIC,
# # ]
2707 : : "busid=" PCI_PRI_FMT
2708 : : " pciid=%04x:%04x_%04x:%04x locstr=%s @ numanode=%d: drv=%s drvalias=%s",
2709 : : pci_dev->addr.domain, pci_dev->addr.bus, pci_dev->addr.devid,
2710 : : pci_dev->addr.function, pci_dev->id.vendor_id, pci_dev->id.device_id,
2711 : : pci_dev->id.subsystem_vendor_id, pci_dev->id.subsystem_device_id,
2712 : : pci_dev->name[0] ? pci_dev->name : "NA",
2713 : : pci_dev->device.numa_node,
2714 : : pci_dev->driver->driver.name ? pci_dev->driver->driver.name : "NA",
2715 : : pci_dev->driver->driver.alias ? pci_dev->driver->driver.alias : "NA");
2716 : :
2717 : :
2718 : 0 : ret = nthw_pci_dev_init(pci_dev);
2719 : :
2720 : : /*
2721 : : * 1 time calculation of 1 sec stat update rtc cycles to prevent stat poll
2722 : : * flooding by OVS from multiple virtual port services - no need to be precise
2723 : : */
2724 : : uint64_t now_rtc = rte_get_tsc_cycles();
2725 : 0 : nthw_os_wait_usec(10 * 1000);
2726 : 0 : nthw_tsc_freq = 100 * (rte_get_tsc_cycles() - now_rtc);
2727 : :
2728 : 0 : NT_LOG_DBGX(DBG, NTNIC, "leave: ret=%d", ret);
2729 : 0 : return ret;
2730 : : }
2731 : :
2732 : : static int
2733 : 0 : nthw_pci_remove(struct rte_pci_device *pci_dev)
2734 : : {
2735 : 0 : NT_LOG_DBGX(DBG, NTNIC);
2736 : :
2737 : 0 : struct drv_s *p_drv = get_pdrv_from_pci(pci_dev->addr);
2738 : 0 : drv_deinit(p_drv);
2739 : :
2740 : 0 : return rte_eth_dev_pci_generic_remove(pci_dev, nthw_pci_dev_deinit);
2741 : : }
2742 : :
2743 : : static struct rte_pci_driver rte_nthw_pmd = {
2744 : : .id_table = nthw_pci_id_map,
2745 : : .drv_flags = RTE_PCI_DRV_NEED_MAPPING,
2746 : : .probe = nthw_pci_probe,
2747 : : .remove = nthw_pci_remove,
2748 : : };
2749 : :
2750 : 254 : RTE_PMD_REGISTER_PCI(net_ntnic, rte_nthw_pmd);
2751 : : RTE_PMD_REGISTER_PCI_TABLE(net_ntnic, nthw_pci_id_map);
2752 : : RTE_PMD_REGISTER_KMOD_DEP(net_ntnic, "* vfio-pci");
2753 : :
2754 [ - + ]: 254 : RTE_LOG_REGISTER_SUFFIX(nthw_logtype_general, general, INFO);
2755 [ - + ]: 254 : RTE_LOG_REGISTER_SUFFIX(nthw_logtype_nthw, nthw, INFO);
2756 [ - + ]: 254 : RTE_LOG_REGISTER_SUFFIX(nthw_logtype_filter, filter, INFO);
2757 [ - + ]: 254 : RTE_LOG_REGISTER_SUFFIX(nthw_logtype_ntnic, ntnic, INFO);
|
