Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright (c) 2022 NVIDIA Corporation & Affiliates
3 : : */
4 : :
5 : : #include <rte_bitops.h>
6 : :
7 : : #include "mlx5dr_internal.h"
8 : :
9 : : #define GTP_PDU_SC 0x85
10 : : #define BAD_PORT 0xBAD
11 : : #define BAD_SQN 0xBAD
12 : : #define UDP_VXLAN_PORT 4789
13 : : #define UDP_VXLAN_GPE_PORT 4790
14 : : #define UDP_GTPU_PORT 2152
15 : : #define UDP_ESP_PORT 4500
16 : : #define UDP_PORT_MPLS 6635
17 : : #define UDP_GENEVE_PORT 6081
18 : : #define UDP_ROCEV2_PORT 4791
19 : : #define DR_FLOW_LAYER_TUNNEL_NO_MPLS (MLX5_FLOW_LAYER_TUNNEL & ~MLX5_FLOW_LAYER_MPLS)
20 : : #define NVGRE_PORT 0x6558
21 : : #define NVGRE_C_RSVD0_VER 0x2000
22 : : #define NVGRE_C_RSVD0_VER_MASK 0xB000
23 : :
24 : : #define STE_NO_VLAN 0x0
25 : : #define STE_SVLAN 0x1
26 : : #define STE_CVLAN 0x2
27 : : #define STE_NO_L3 0x0
28 : : #define STE_IPV4 0x1
29 : : #define STE_IPV6 0x2
30 : : #define STE_NO_L4 0x0
31 : : #define STE_TCP 0x1
32 : : #define STE_UDP 0x2
33 : : #define STE_ICMP 0x3
34 : : #define STE_NO_TUN 0x0
35 : : #define STE_ESP 0x3
36 : :
37 : : #define MLX5DR_DEFINER_QUOTA_BLOCK 0
38 : : #define MLX5DR_DEFINER_QUOTA_PASS 2
39 : : #define MLX5DR_DEFINER_MAX_ROW_LOG 32
40 : : #define MLX5DR_DEFINER_HL_OPT_MAX 2
41 : :
42 : : /* Setter function based on bit offset and mask, for 32bit DW*/
43 : : #define _DR_SET_32(p, v, byte_off, bit_off, mask) \
44 : : do { \
45 : : u32 _v = v; \
46 : : *((rte_be32_t *)(p) + ((byte_off) / 4)) = \
47 : : rte_cpu_to_be_32((rte_be_to_cpu_32(*((u32 *)(p) + \
48 : : ((byte_off) / 4))) & \
49 : : (~((mask) << (bit_off)))) | \
50 : : (((_v) & (mask)) << \
51 : : (bit_off))); \
52 : : } while (0)
53 : :
54 : : /* Getter function based on bit offset and mask, for 32bit DW*/
55 : : #define DR_GET_32(p, byte_off, bit_off, mask) \
56 : : ((rte_be_to_cpu_32(*((const rte_be32_t *)(p) + ((byte_off) / 4))) >> (bit_off)) & (mask))
57 : :
58 : : /* Setter function based on bit offset and mask */
59 : : #define DR_SET(p, v, byte_off, bit_off, mask) \
60 : : do { \
61 : : if (unlikely((bit_off) < 0)) { \
62 : : u32 _bit_off = -1 * (bit_off); \
63 : : u32 second_dw_mask = (mask) & ((1 << _bit_off) - 1); \
64 : : _DR_SET_32(p, (v) >> _bit_off, byte_off, 0, (mask) >> _bit_off); \
65 : : _DR_SET_32(p, (v) & second_dw_mask, (byte_off) + DW_SIZE, \
66 : : (bit_off) % BITS_IN_DW, second_dw_mask); \
67 : : } else { \
68 : : _DR_SET_32(p, v, byte_off, (bit_off), (mask)); \
69 : : } \
70 : : } while (0)
71 : :
72 : : /* Setter function based on byte offset to directly set FULL BE32 value */
73 : : #define DR_SET_BE32(p, v, byte_off, bit_off, mask) \
74 : : (*((rte_be32_t *)((uint8_t *)(p) + (byte_off))) = (v))
75 : :
76 : : /* Setter function based on byte offset to directly set FULL BE32 value from ptr */
77 : : #define DR_SET_BE32P(p, v_ptr, byte_off, bit_off, mask) \
78 : : memcpy((uint8_t *)(p) + (byte_off), v_ptr, 4)
79 : :
80 : : /* Setter function based on byte offset to directly set FULL BE16 value */
81 : : #define DR_SET_BE16(p, v, byte_off, bit_off, mask) \
82 : : (*((rte_be16_t *)((uint8_t *)(p) + (byte_off))) = (v))
83 : :
84 : : /* Setter function based on byte offset to directly set FULL BE16 value from ptr */
85 : : #define DR_SET_BE16P(p, v_ptr, byte_off, bit_off, mask) \
86 : : memcpy((uint8_t *)(p) + (byte_off), v_ptr, 2)
87 : :
88 : : #define DR_CALC_FNAME(field, inner) \
89 : : ((inner) ? MLX5DR_DEFINER_FNAME_##field##_I : \
90 : : MLX5DR_DEFINER_FNAME_##field##_O)
91 : :
92 : : #define DR_CALC_SET_HDR(fc, hdr, field) \
93 : : do { \
94 : : (fc)->bit_mask = __mlx5_mask(definer_hl, hdr.field); \
95 : : (fc)->bit_off = __mlx5_dw_bit_off(definer_hl, hdr.field); \
96 : : (fc)->byte_off = MLX5_BYTE_OFF(definer_hl, hdr.field); \
97 : : } while (0)
98 : :
99 : : /* Helper to calculate data used by DR_SET */
100 : : #define DR_CALC_SET(fc, hdr, field, is_inner) \
101 : : do { \
102 : : if (is_inner) { \
103 : : DR_CALC_SET_HDR(fc, hdr##_inner, field); \
104 : : } else { \
105 : : DR_CALC_SET_HDR(fc, hdr##_outer, field); \
106 : : } \
107 : : } while (0)
108 : :
109 : : #define DR_GET(typ, p, fld) \
110 : : ((rte_be_to_cpu_32(*((const rte_be32_t *)(p) + \
111 : : __mlx5_dw_off(typ, fld))) >> __mlx5_dw_bit_off(typ, fld)) & \
112 : : __mlx5_mask(typ, fld))
113 : :
114 : : /* Each row (i) indicates a different matcher size, and each column (j)
115 : : * represents {DW5, DW4, DW3, DW2, DW1, DW0}.
116 : : * For values 0,..,2^i, and j (DW) 0,..,5: mlx5dr_optimal_dist_dw[i][j] is 1 if the
117 : : * number of different hash results on these values equals 2^i, meaning this
118 : : * DW hash distribution is complete.
119 : : */
120 : : int mlx5dr_optimal_dist_dw[MLX5DR_DEFINER_MAX_ROW_LOG][DW_SELECTORS_MATCH] = {
121 : : {1, 1, 1, 1, 1, 1}, {0, 1, 1, 0, 1, 0}, {0, 1, 1, 0, 1, 0},
122 : : {1, 0, 1, 0, 1, 0}, {0, 0, 0, 1, 1, 0}, {0, 1, 1, 0, 1, 0},
123 : : {0, 0, 0, 0, 1, 0}, {0, 1, 1, 0, 1, 0}, {0, 0, 0, 0, 0, 0},
124 : : {1, 0, 1, 0, 0, 0}, {0, 0, 0, 0, 0, 0}, {0, 1, 0, 1, 0, 0},
125 : : {1, 0, 0, 0, 0, 0}, {0, 0, 1, 0, 0, 1}, {1, 1, 1, 0, 0, 0},
126 : : {1, 1, 1, 0, 1, 0}, {0, 0, 1, 1, 0, 0}, {0, 1, 1, 0, 0, 1},
127 : : {0, 0, 1, 0, 0, 1}, {0, 0, 1, 0, 0, 0}, {1, 0, 1, 1, 0, 0},
128 : : {1, 0, 1, 0, 0, 1}, {0, 0, 1, 1, 0, 1}, {1, 1, 1, 0, 0, 0},
129 : : {0, 1, 0, 1, 0, 1}, {0, 0, 0, 0, 0, 1}, {0, 0, 0, 1, 1, 1},
130 : : {0, 0, 1, 0, 0, 1}, {1, 1, 0, 1, 1, 0}, {0, 0, 0, 0, 1, 0},
131 : : {0, 0, 0, 1, 1, 0}};
132 : :
133 : : struct mlx5dr_definer_sel_ctrl {
134 : : uint8_t allowed_full_dw; /* Full DW selectors cover all offsets */
135 : : uint8_t allowed_lim_dw; /* Limited DW selectors cover offset < 64 */
136 : : uint8_t allowed_bytes; /* Bytes selectors, up to offset 255 */
137 : : uint8_t used_full_dw;
138 : : uint8_t used_lim_dw;
139 : : uint8_t used_bytes;
140 : : uint8_t full_dw_selector[DW_SELECTORS];
141 : : uint8_t lim_dw_selector[DW_SELECTORS_LIMITED];
142 : : uint8_t byte_selector[BYTE_SELECTORS];
143 : : };
144 : :
145 : : struct mlx5dr_definer_conv_data {
146 : : struct mlx5dr_context *ctx;
147 : : struct mlx5dr_definer_fc *fc;
148 : : uint8_t relaxed;
149 : : uint8_t tunnel;
150 : : uint8_t mpls_idx;
151 : : uint8_t geneve_opt_ok_idx;
152 : : uint8_t geneve_opt_data_idx;
153 : : enum rte_flow_item_type last_item;
154 : : enum mlx5dr_table_type table_type;
155 : : };
156 : :
157 : : /* Xmacro used to create generic item setter from items */
158 : : #define LIST_OF_FIELDS_INFO \
159 : : X(SET_BE16, eth_type, v->hdr.ether_type, rte_flow_item_eth) \
160 : : X(SET_BE32P, eth_smac_47_16, &v->hdr.src_addr.addr_bytes[0], rte_flow_item_eth) \
161 : : X(SET_BE16P, eth_smac_15_0, &v->hdr.src_addr.addr_bytes[4], rte_flow_item_eth) \
162 : : X(SET_BE32P, eth_dmac_47_16, &v->hdr.dst_addr.addr_bytes[0], rte_flow_item_eth) \
163 : : X(SET_BE16P, eth_dmac_15_0, &v->hdr.dst_addr.addr_bytes[4], rte_flow_item_eth) \
164 : : X(SET_BE16, tci, v->hdr.vlan_tci, rte_flow_item_vlan) \
165 : : X(SET, ipv4_ihl, v->ihl, rte_ipv4_hdr) \
166 : : X(SET, ipv4_tos, v->type_of_service, rte_ipv4_hdr) \
167 : : X(SET, ipv4_time_to_live, v->time_to_live, rte_ipv4_hdr) \
168 : : X(SET_BE32, ipv4_dst_addr, v->dst_addr, rte_ipv4_hdr) \
169 : : X(SET_BE32, ipv4_src_addr, v->src_addr, rte_ipv4_hdr) \
170 : : X(SET, ipv4_next_proto, v->next_proto_id, rte_ipv4_hdr) \
171 : : X(SET, ipv4_version, STE_IPV4, rte_ipv4_hdr) \
172 : : X(SET_BE16, ipv4_frag, v->fragment_offset, rte_ipv4_hdr) \
173 : : X(SET_BE16, ipv4_len, v->total_length, rte_ipv4_hdr) \
174 : : X(SET_BE16, ipv4_identification, v->packet_id, rte_ipv4_hdr) \
175 : : X(SET, ip_fragmented, !!v->fragment_offset, rte_ipv4_hdr) \
176 : : X(SET_BE16, ipv6_payload_len, v->hdr.payload_len, rte_flow_item_ipv6) \
177 : : X(SET, ipv6_proto, v->hdr.proto, rte_flow_item_ipv6) \
178 : : X(SET, ipv6_frag_proto, v->hdr.next_header, rte_flow_item_ipv6_frag_ext) \
179 : : X(SET, ipv6_routing_hdr, IPPROTO_ROUTING, rte_flow_item_ipv6) \
180 : : X(SET, ipv6_hop_limits, v->hdr.hop_limits, rte_flow_item_ipv6) \
181 : : X(SET_BE32P, ipv6_src_addr_127_96, &v->hdr.src_addr.a[0], rte_flow_item_ipv6) \
182 : : X(SET_BE32P, ipv6_src_addr_95_64, &v->hdr.src_addr.a[4], rte_flow_item_ipv6) \
183 : : X(SET_BE32P, ipv6_src_addr_63_32, &v->hdr.src_addr.a[8], rte_flow_item_ipv6) \
184 : : X(SET_BE32P, ipv6_src_addr_31_0, &v->hdr.src_addr.a[12], rte_flow_item_ipv6) \
185 : : X(SET_BE32P, ipv6_dst_addr_127_96, &v->hdr.dst_addr.a[0], rte_flow_item_ipv6) \
186 : : X(SET_BE32P, ipv6_dst_addr_95_64, &v->hdr.dst_addr.a[4], rte_flow_item_ipv6) \
187 : : X(SET_BE32P, ipv6_dst_addr_63_32, &v->hdr.dst_addr.a[8], rte_flow_item_ipv6) \
188 : : X(SET_BE32P, ipv6_dst_addr_31_0, &v->hdr.dst_addr.a[12], rte_flow_item_ipv6) \
189 : : X(SET, ipv6_version, STE_IPV6, rte_flow_item_ipv6) \
190 : : X(SET, ipv6_frag, v->has_frag_ext, rte_flow_item_ipv6) \
191 : : X(SET, icmp_protocol, STE_ICMP, rte_flow_item_icmp) \
192 : : X(SET, udp_protocol, STE_UDP, rte_flow_item_udp) \
193 : : X(SET_BE16, udp_src_port, v->hdr.src_port, rte_flow_item_udp) \
194 : : X(SET_BE16, udp_dst_port, v->hdr.dst_port, rte_flow_item_udp) \
195 : : X(SET, tcp_flags, v->hdr.tcp_flags, rte_flow_item_tcp) \
196 : : X(SET, tcp_protocol, STE_TCP, rte_flow_item_tcp) \
197 : : X(SET_BE16, tcp_src_port, v->hdr.src_port, rte_flow_item_tcp) \
198 : : X(SET_BE16, tcp_dst_port, v->hdr.dst_port, rte_flow_item_tcp) \
199 : : X(SET, gtp_udp_port, UDP_GTPU_PORT, rte_flow_item_gtp) \
200 : : X(SET_BE32, gtp_teid, v->hdr.teid, rte_flow_item_gtp) \
201 : : X(SET, gtp_msg_type, v->hdr.msg_type, rte_flow_item_gtp) \
202 : : X(SET, gtp_flags, v->hdr.gtp_hdr_info, rte_flow_item_gtp) \
203 : : X(SET, gtp_next_ext_hdr, GTP_PDU_SC, rte_flow_item_gtp_psc) \
204 : : X(SET, gtp_ext_hdr_pdu, v->hdr.type, rte_flow_item_gtp_psc) \
205 : : X(SET, gtp_ext_hdr_qfi, v->hdr.qfi, rte_flow_item_gtp_psc) \
206 : : X(SET_BE32, vxlan_vx_flags, v->hdr.vx_flags, rte_flow_item_vxlan) \
207 : : X(SET_BE32, vxlan_vx_vni, v->hdr.vx_vni, rte_flow_item_vxlan) \
208 : : X(SET, vxlan_udp_port, UDP_VXLAN_PORT, rte_flow_item_vxlan) \
209 : : X(SET, vxlan_gpe_udp_port, UDP_VXLAN_GPE_PORT, rte_flow_item_vxlan_gpe) \
210 : : X(SET, vxlan_gpe_flags, v->flags, rte_flow_item_vxlan_gpe) \
211 : : X(SET, vxlan_gpe_protocol, v->protocol, rte_flow_item_vxlan_gpe) \
212 : : X(SET, vxlan_gpe_rsvd1, v->rsvd1, rte_flow_item_vxlan_gpe) \
213 : : X(SET, mpls_udp_port, UDP_PORT_MPLS, rte_flow_item_mpls) \
214 : : X(SET, source_qp, v->queue, mlx5_rte_flow_item_sq) \
215 : : X(SET, tag, v->data, rte_flow_item_tag) \
216 : : X(SET, metadata, v->data, rte_flow_item_meta) \
217 : : X(SET_BE16, geneve_protocol, v->protocol, rte_flow_item_geneve) \
218 : : X(SET, geneve_udp_port, UDP_GENEVE_PORT, rte_flow_item_geneve) \
219 : : X(SET_BE16, geneve_ctrl, v->ver_opt_len_o_c_rsvd0, rte_flow_item_geneve) \
220 : : X(SET_BE16, gre_c_ver, v->c_rsvd0_ver, rte_flow_item_gre) \
221 : : X(SET_BE16, gre_protocol_type, v->protocol, rte_flow_item_gre) \
222 : : X(SET, ipv4_protocol_gre, IPPROTO_GRE, rte_flow_item_gre) \
223 : : X(SET_BE32, gre_opt_key, v->key.key, rte_flow_item_gre_opt) \
224 : : X(SET_BE32, gre_opt_seq, v->sequence.sequence, rte_flow_item_gre_opt) \
225 : : X(SET_BE16, gre_opt_checksum, v->checksum_rsvd.checksum, rte_flow_item_gre_opt) \
226 : : X(SET, nvgre_def_c_rsvd0_ver, NVGRE_C_RSVD0_VER, rte_flow_item_nvgre) \
227 : : X(SET, nvgre_def_c_rsvd0_ver_mask, NVGRE_C_RSVD0_VER_MASK, rte_flow_item_nvgre) \
228 : : X(SET, nvgre_def_protocol, NVGRE_PORT, rte_flow_item_nvgre) \
229 : : X(SET_BE16, nvgre_c_rsvd0_ver, v->c_k_s_rsvd0_ver, rte_flow_item_nvgre) \
230 : : X(SET_BE16, nvgre_protocol, v->protocol, rte_flow_item_nvgre) \
231 : : X(SET_BE32P, nvgre_dw1, &v->tni[0], rte_flow_item_nvgre) \
232 : : X(SET, meter_color, rte_col_2_mlx5_col(v->color), rte_flow_item_meter_color) \
233 : : X(SET, ipsec_protocol, IPPROTO_ESP, rte_flow_item_esp) \
234 : : X(SET, ipsec_udp_port, UDP_ESP_PORT, rte_flow_item_esp) \
235 : : X(SET_BE32, ipsec_spi, v->hdr.spi, rte_flow_item_esp) \
236 : : X(SET_BE32, ipsec_sequence_number, v->hdr.seq, rte_flow_item_esp) \
237 : : X(SET, ib_l4_udp_port, UDP_ROCEV2_PORT, rte_flow_item_ib_bth) \
238 : : X(SET, ib_l4_opcode, v->hdr.opcode, rte_flow_item_ib_bth) \
239 : : X(SET, random_number, v->value, rte_flow_item_random) \
240 : : X(SET, ib_l4_bth_a, v->hdr.a, rte_flow_item_ib_bth) \
241 : : X(SET, cvlan, STE_CVLAN, rte_flow_item_vlan) \
242 : : X(SET_BE16, inner_type, v->inner_type, rte_flow_item_vlan) \
243 : :
244 : : /* Item set function format */
245 : : #define X(set_type, func_name, value, item_type) \
246 : : static void mlx5dr_definer_##func_name##_set( \
247 : : struct mlx5dr_definer_fc *fc, \
248 : : const void *item_spec, \
249 : : uint8_t *tag) \
250 : : { \
251 : : __rte_unused const struct item_type *v = item_spec; \
252 : : DR_##set_type(tag, value, fc->byte_off, fc->bit_off, fc->bit_mask); \
253 : : }
254 [ # # # # : 0 : LIST_OF_FIELDS_INFO
# # # # #
# # # #
# ]
255 : : #undef X
256 : :
257 : : static void
258 : 0 : mlx5dr_definer_ones_set(struct mlx5dr_definer_fc *fc,
259 : : __rte_unused const void *item_spec,
260 : : __rte_unused uint8_t *tag)
261 : : {
262 [ # # # # : 0 : DR_SET(tag, -1, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
263 : 0 : }
264 : :
265 : : static void
266 : 0 : mlx5dr_definer_eth_first_vlan_q_set(struct mlx5dr_definer_fc *fc,
267 : : const void *item_spec,
268 : : uint8_t *tag)
269 : : {
270 : : const struct rte_flow_item_eth *v = item_spec;
271 : : uint8_t vlan_type;
272 : :
273 : 0 : vlan_type = v->has_vlan ? STE_CVLAN : STE_NO_VLAN;
274 : :
275 [ # # # # : 0 : DR_SET(tag, vlan_type, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
276 : 0 : }
277 : :
278 : : static void
279 : 0 : mlx5dr_definer_first_vlan_q_set(struct mlx5dr_definer_fc *fc,
280 : : const void *item_spec,
281 : : uint8_t *tag)
282 : : {
283 : : const struct rte_flow_item_vlan *v = item_spec;
284 : : uint8_t vlan_type;
285 : :
286 [ # # ]: 0 : vlan_type = v->has_more_vlan ? STE_SVLAN : STE_CVLAN;
287 : :
288 [ # # # # : 0 : DR_SET(tag, vlan_type, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
289 : 0 : }
290 : :
291 : : static void
292 : 0 : mlx5dr_definer_conntrack_mask(struct mlx5dr_definer_fc *fc,
293 : : const void *item_spec,
294 : : uint8_t *tag)
295 : : {
296 : : const struct rte_flow_item_conntrack *m = item_spec;
297 : : uint32_t reg_mask = 0;
298 : :
299 [ # # ]: 0 : if (m->flags & (RTE_FLOW_CONNTRACK_PKT_STATE_VALID |
300 : : RTE_FLOW_CONNTRACK_PKT_STATE_INVALID |
301 : : RTE_FLOW_CONNTRACK_PKT_STATE_DISABLED))
302 : : reg_mask |= (MLX5_CT_SYNDROME_VALID | MLX5_CT_SYNDROME_INVALID |
303 : : MLX5_CT_SYNDROME_TRAP);
304 : :
305 [ # # ]: 0 : if (m->flags & RTE_FLOW_CONNTRACK_PKT_STATE_CHANGED)
306 : 0 : reg_mask |= MLX5_CT_SYNDROME_STATE_CHANGE;
307 : :
308 [ # # ]: 0 : if (m->flags & RTE_FLOW_CONNTRACK_PKT_STATE_BAD)
309 : 0 : reg_mask |= MLX5_CT_SYNDROME_BAD_PACKET;
310 : :
311 [ # # # # : 0 : DR_SET(tag, reg_mask, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
312 : 0 : }
313 : :
314 : : static void
315 : 0 : mlx5dr_definer_conntrack_tag(struct mlx5dr_definer_fc *fc,
316 : : const void *item_spec,
317 : : uint8_t *tag)
318 : : {
319 : : const struct rte_flow_item_conntrack *v = item_spec;
320 : : uint32_t reg_value = 0;
321 : :
322 : : /* The conflict should be checked in the validation. */
323 : 0 : if (v->flags & RTE_FLOW_CONNTRACK_PKT_STATE_VALID)
324 : : reg_value |= MLX5_CT_SYNDROME_VALID;
325 : :
326 [ # # ]: 0 : if (v->flags & RTE_FLOW_CONNTRACK_PKT_STATE_CHANGED)
327 : : reg_value |= MLX5_CT_SYNDROME_STATE_CHANGE;
328 : :
329 [ # # ]: 0 : if (v->flags & RTE_FLOW_CONNTRACK_PKT_STATE_INVALID)
330 : 0 : reg_value |= MLX5_CT_SYNDROME_INVALID;
331 : :
332 [ # # ]: 0 : if (v->flags & RTE_FLOW_CONNTRACK_PKT_STATE_DISABLED)
333 : 0 : reg_value |= MLX5_CT_SYNDROME_TRAP;
334 : :
335 [ # # ]: 0 : if (v->flags & RTE_FLOW_CONNTRACK_PKT_STATE_BAD)
336 : 0 : reg_value |= MLX5_CT_SYNDROME_BAD_PACKET;
337 : :
338 [ # # # # : 0 : DR_SET(tag, reg_value, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
339 : 0 : }
340 : :
341 : : static void
342 : 0 : mlx5dr_definer_ptype_l2_set(struct mlx5dr_definer_fc *fc,
343 : : const void *item_spec,
344 : : uint8_t *tag)
345 : : {
346 : 0 : bool inner = (fc->fname == MLX5DR_DEFINER_FNAME_PTYPE_L2_I);
347 : : const struct rte_flow_item_ptype *v = item_spec;
348 : 0 : uint32_t packet_type = v->packet_type &
349 [ # # ]: 0 : (inner ? RTE_PTYPE_INNER_L2_MASK : RTE_PTYPE_L2_MASK);
350 : : uint8_t l2_type = STE_NO_VLAN;
351 : :
352 [ # # # # ]: 0 : if (packet_type == (inner ? RTE_PTYPE_INNER_L2_ETHER : RTE_PTYPE_L2_ETHER))
353 : : l2_type = STE_NO_VLAN;
354 [ # # # # ]: 0 : else if (packet_type == (inner ? RTE_PTYPE_INNER_L2_ETHER_VLAN : RTE_PTYPE_L2_ETHER_VLAN))
355 : : l2_type = STE_CVLAN;
356 [ # # # # ]: 0 : else if (packet_type == (inner ? RTE_PTYPE_INNER_L2_ETHER_QINQ : RTE_PTYPE_L2_ETHER_QINQ))
357 : : l2_type = STE_SVLAN;
358 : :
359 [ # # # # : 0 : DR_SET(tag, l2_type, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
360 : 0 : }
361 : :
362 : : static void
363 : 0 : mlx5dr_definer_ptype_l3_set(struct mlx5dr_definer_fc *fc,
364 : : const void *item_spec,
365 : : uint8_t *tag)
366 : : {
367 : 0 : bool inner = (fc->fname == MLX5DR_DEFINER_FNAME_PTYPE_L3_I);
368 : : const struct rte_flow_item_ptype *v = item_spec;
369 : 0 : uint32_t packet_type = v->packet_type &
370 [ # # ]: 0 : (inner ? RTE_PTYPE_INNER_L3_MASK : RTE_PTYPE_L3_MASK);
371 : : uint8_t l3_type = STE_NO_L3;
372 : :
373 [ # # # # ]: 0 : if (packet_type == (inner ? RTE_PTYPE_INNER_L3_IPV4 : RTE_PTYPE_L3_IPV4))
374 : : l3_type = STE_IPV4;
375 [ # # # # ]: 0 : else if (packet_type == (inner ? RTE_PTYPE_INNER_L3_IPV6 : RTE_PTYPE_L3_IPV6))
376 : : l3_type = STE_IPV6;
377 : :
378 [ # # # # : 0 : DR_SET(tag, l3_type, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
379 : 0 : }
380 : :
381 : : static void
382 : 0 : mlx5dr_definer_ptype_l4_set(struct mlx5dr_definer_fc *fc,
383 : : const void *item_spec,
384 : : uint8_t *tag)
385 : : {
386 : 0 : bool inner = (fc->fname == MLX5DR_DEFINER_FNAME_PTYPE_L4_I);
387 : : const struct rte_flow_item_ptype *v = item_spec;
388 : 0 : uint32_t packet_type = v->packet_type &
389 [ # # ]: 0 : (inner ? RTE_PTYPE_INNER_L4_MASK : RTE_PTYPE_L4_MASK);
390 : : uint8_t l4_type = STE_NO_L4;
391 : :
392 [ # # # # ]: 0 : if (packet_type == (inner ? RTE_PTYPE_INNER_L4_TCP : RTE_PTYPE_L4_TCP))
393 : : l4_type = STE_TCP;
394 [ # # # # ]: 0 : else if (packet_type == (inner ? RTE_PTYPE_INNER_L4_UDP : RTE_PTYPE_L4_UDP))
395 : : l4_type = STE_UDP;
396 [ # # # # ]: 0 : else if (packet_type == (inner ? RTE_PTYPE_INNER_L4_ESP : RTE_PTYPE_L4_ESP))
397 : : l4_type = STE_ESP;
398 : :
399 [ # # # # : 0 : DR_SET(tag, l4_type, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
400 : 0 : }
401 : :
402 : : static void
403 : 0 : mlx5dr_definer_ptype_l4_ext_set(struct mlx5dr_definer_fc *fc,
404 : : const void *item_spec,
405 : : uint8_t *tag)
406 : : {
407 : 0 : bool inner = (fc->fname == MLX5DR_DEFINER_FNAME_PTYPE_L4_EXT_I);
408 : : const struct rte_flow_item_ptype *v = item_spec;
409 : 0 : uint32_t packet_type = v->packet_type &
410 [ # # ]: 0 : (inner ? RTE_PTYPE_INNER_L4_MASK : RTE_PTYPE_L4_MASK);
411 : : uint8_t l4_type = STE_NO_L4;
412 : :
413 [ # # # # ]: 0 : if (packet_type == (inner ? RTE_PTYPE_INNER_L4_TCP : RTE_PTYPE_L4_TCP))
414 : : l4_type = STE_TCP;
415 [ # # # # ]: 0 : else if (packet_type == (inner ? RTE_PTYPE_INNER_L4_UDP : RTE_PTYPE_L4_UDP))
416 : : l4_type = STE_UDP;
417 [ # # # # ]: 0 : else if (packet_type == (inner ? RTE_PTYPE_INNER_L4_ICMP : RTE_PTYPE_L4_ICMP))
418 : : l4_type = STE_ICMP;
419 : : else if (packet_type == RTE_PTYPE_TUNNEL_ESP)
420 : : l4_type = STE_ESP;
421 : :
422 [ # # # # : 0 : DR_SET(tag, l4_type, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
423 : 0 : }
424 : :
425 : : static void
426 : 0 : mlx5dr_definer_ptype_tunnel_set(struct mlx5dr_definer_fc *fc,
427 : : const void *item_spec,
428 : : uint8_t *tag)
429 : : {
430 : : const struct rte_flow_item_ptype *v = item_spec;
431 : 0 : uint32_t packet_type = v->packet_type & RTE_PTYPE_TUNNEL_MASK;
432 : : uint8_t tun_type = STE_NO_TUN;
433 : :
434 [ # # ]: 0 : if (packet_type == RTE_PTYPE_TUNNEL_ESP)
435 : : tun_type = STE_ESP;
436 : :
437 [ # # # # : 0 : DR_SET(tag, tun_type, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
438 : 0 : }
439 : :
440 : : static void
441 : 0 : mlx5dr_definer_ptype_frag_set(struct mlx5dr_definer_fc *fc,
442 : : const void *item_spec,
443 : : uint8_t *tag)
444 : : {
445 : 0 : bool inner = (fc->fname == MLX5DR_DEFINER_FNAME_PTYPE_FRAG_I);
446 : : const struct rte_flow_item_ptype *v = item_spec;
447 : 0 : uint32_t packet_type = v->packet_type &
448 [ # # ]: 0 : (inner ? RTE_PTYPE_INNER_L4_FRAG : RTE_PTYPE_L4_FRAG);
449 : :
450 [ # # # # : 0 : DR_SET(tag, !!packet_type, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
451 : 0 : }
452 : :
453 : : static void
454 : 0 : mlx5dr_definer_compare_base_value_set(const void *item_spec,
455 : : uint8_t *tag)
456 : : {
457 : : uint32_t *ctrl = &(((uint32_t *)tag)[MLX5DR_DEFINER_COMPARE_STE_ARGUMENT_1]);
458 : : uint32_t *base = &(((uint32_t *)tag)[MLX5DR_DEFINER_COMPARE_STE_BASE_0]);
459 : : const struct rte_flow_item_compare *v = item_spec;
460 : : const struct rte_flow_field_data *a = &v->a;
461 : : const struct rte_flow_field_data *b = &v->b;
462 : : const uint32_t *value;
463 : :
464 : : value = (const uint32_t *)&b->value[0];
465 : :
466 [ # # # # ]: 0 : switch (a->field) {
467 : 0 : case RTE_FLOW_FIELD_RANDOM:
468 : 0 : *base = htobe32(*value << 16);
469 : 0 : break;
470 : 0 : case RTE_FLOW_FIELD_TAG:
471 : : case RTE_FLOW_FIELD_META:
472 : 0 : *base = htobe32(*value);
473 : 0 : break;
474 : 0 : case RTE_FLOW_FIELD_ESP_SEQ_NUM:
475 : 0 : *base = *value;
476 : 0 : break;
477 : : default:
478 : : break;
479 : : }
480 : :
481 [ # # ]: 0 : MLX5_SET(ste_match_4dw_range_ctrl_dw, ctrl, base0, 1);
482 : 0 : }
483 : :
484 : : static void
485 [ # # ]: 0 : mlx5dr_definer_compare_op_translate(enum rte_flow_item_compare_op op,
486 : : uint8_t *tag)
487 : : {
488 : : uint32_t *ctrl = &(((uint32_t *)tag)[MLX5DR_DEFINER_COMPARE_STE_ARGUMENT_1]);
489 : : uint8_t operator = 0;
490 : : uint8_t inverse = 0;
491 : :
492 : : switch (op) {
493 : : case RTE_FLOW_ITEM_COMPARE_EQ:
494 : : operator = 2;
495 : : break;
496 : : case RTE_FLOW_ITEM_COMPARE_NE:
497 : : operator = 2;
498 : : inverse = 1;
499 : : break;
500 : : case RTE_FLOW_ITEM_COMPARE_LT:
501 : : inverse = 1;
502 : : break;
503 : : case RTE_FLOW_ITEM_COMPARE_LE:
504 : : operator = 1;
505 : : break;
506 : : case RTE_FLOW_ITEM_COMPARE_GT:
507 : : operator = 1;
508 : : inverse = 1;
509 : : break;
510 : : case RTE_FLOW_ITEM_COMPARE_GE:
511 : : break;
512 : 0 : default:
513 : 0 : DR_LOG(ERR, "Invalid operation type %d", op);
514 : 0 : assert(false);
515 : : }
516 : :
517 [ # # ]: 0 : MLX5_SET(ste_match_4dw_range_ctrl_dw, ctrl, inverse0, inverse);
518 [ # # ]: 0 : MLX5_SET(ste_match_4dw_range_ctrl_dw, ctrl, operator0, operator);
519 : 0 : }
520 : :
521 : : static void
522 : : mlx5dr_definer_compare_arg_set(const void *item_spec,
523 : : uint8_t *tag)
524 : : {
525 : : const struct rte_flow_item_compare *v = item_spec;
526 : 0 : enum rte_flow_item_compare_op op = v->operation;
527 : :
528 : 0 : mlx5dr_definer_compare_op_translate(op, tag);
529 : : }
530 : :
531 : : static void
532 : 0 : mlx5dr_definer_compare_set(struct mlx5dr_definer_fc *fc,
533 : : const void *item_spec,
534 : : uint8_t *tag)
535 : : {
536 [ # # ]: 0 : if (fc->compare_idx == MLX5DR_DEFINER_COMPARE_ARGUMENT_0) {
537 : : mlx5dr_definer_compare_arg_set(item_spec, tag);
538 [ # # ]: 0 : if (fc->compare_set_base)
539 : 0 : mlx5dr_definer_compare_base_value_set(item_spec, tag);
540 : : }
541 : 0 : }
542 : :
543 : : static void
544 : 0 : mlx5dr_definer_integrity_set(struct mlx5dr_definer_fc *fc,
545 : : const void *item_spec,
546 : : uint8_t *tag)
547 : : {
548 : 0 : bool inner = (fc->fname == MLX5DR_DEFINER_FNAME_INTEGRITY_I);
549 : : const struct rte_flow_item_integrity *v = item_spec;
550 [ # # ]: 0 : uint32_t ok1_bits = DR_GET_32(tag, fc->byte_off, fc->bit_off, fc->bit_mask);
551 : :
552 [ # # ]: 0 : if (v->l3_ok)
553 [ # # ]: 0 : ok1_bits |= inner ? BIT(MLX5DR_DEFINER_OKS1_SECOND_L3_OK) :
554 : : BIT(MLX5DR_DEFINER_OKS1_FIRST_L3_OK);
555 : :
556 [ # # ]: 0 : if (v->ipv4_csum_ok)
557 [ # # ]: 0 : ok1_bits |= inner ? BIT(MLX5DR_DEFINER_OKS1_SECOND_IPV4_CSUM_OK) :
558 : : BIT(MLX5DR_DEFINER_OKS1_FIRST_IPV4_CSUM_OK);
559 : :
560 [ # # ]: 0 : if (v->l4_ok)
561 [ # # ]: 0 : ok1_bits |= inner ? BIT(MLX5DR_DEFINER_OKS1_SECOND_L4_OK) |
562 : : BIT(MLX5DR_DEFINER_OKS1_SECOND_L4_CSUM_OK) :
563 : : BIT(MLX5DR_DEFINER_OKS1_FIRST_L4_OK) |
564 : : BIT(MLX5DR_DEFINER_OKS1_FIRST_L4_CSUM_OK);
565 : :
566 [ # # ]: 0 : if (v->l4_csum_ok)
567 [ # # ]: 0 : ok1_bits |= inner ? BIT(MLX5DR_DEFINER_OKS1_SECOND_L4_CSUM_OK) :
568 : : BIT(MLX5DR_DEFINER_OKS1_FIRST_L4_CSUM_OK);
569 : :
570 [ # # # # : 0 : DR_SET(tag, ok1_bits, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
571 : 0 : }
572 : :
573 : : static void
574 : 0 : mlx5dr_definer_ipv6_routing_ext_set(struct mlx5dr_definer_fc *fc,
575 : : const void *item,
576 : : uint8_t *tag)
577 : : {
578 : : const struct rte_flow_item_ipv6_routing_ext *v = item;
579 : : uint32_t val;
580 : :
581 : 0 : val = v->hdr.next_hdr << __mlx5_dw_bit_off(header_ipv6_routing_ext, next_hdr);
582 : 0 : val |= v->hdr.type << __mlx5_dw_bit_off(header_ipv6_routing_ext, type);
583 : 0 : val |= v->hdr.segments_left <<
584 : : __mlx5_dw_bit_off(header_ipv6_routing_ext, segments_left);
585 [ # # ]: 0 : DR_SET(tag, val, fc->byte_off, 0, fc->bit_mask);
586 : 0 : }
587 : :
588 : : static void
589 : 0 : mlx5dr_definer_ecpri_common_set(struct mlx5dr_definer_fc *fc,
590 : : const void *item,
591 : : uint8_t *tag)
592 : : {
593 : : const struct rte_flow_item_ecpri *ec = item;
594 : : uint32_t val;
595 : :
596 : 0 : val = ec->hdr.common.u32;
597 : :
598 : 0 : DR_SET_BE32(tag, val, fc->byte_off, 0, fc->bit_mask);
599 : 0 : }
600 : :
601 : : static void
602 : 0 : mlx5dr_definer_ecpri_body_set(struct mlx5dr_definer_fc *fc,
603 : : const void *item,
604 : : uint8_t *tag)
605 : : {
606 : : const struct rte_flow_item_ecpri *ec = item;
607 : : uint32_t val, idx;
608 : :
609 : :
610 : 0 : idx = fc->fname - MLX5DR_DEFINER_FNAME_FLEX_PARSER_0;
611 : : /* The 1st DW is used for common field, indeed, there are only 2 DWs. */
612 : 0 : val = ec->hdr.dummy[idx - 1];
613 : :
614 : 0 : DR_SET_BE32(tag, val, fc->byte_off, 0, fc->bit_mask);
615 : 0 : }
616 : :
617 : : static void
618 : 0 : mlx5dr_definer_flex_parser_set(struct mlx5dr_definer_fc *fc,
619 : : const void *item,
620 : : uint8_t *tag, bool is_inner)
621 : : {
622 : : const struct rte_flow_item_flex *flex = item;
623 : : uint32_t byte_off, val, idx;
624 : : int ret;
625 : :
626 : 0 : val = 0;
627 : : byte_off = MLX5_BYTE_OFF(definer_hl, flex_parser.flex_parser_0);
628 : 0 : idx = fc->fname - MLX5DR_DEFINER_FNAME_FLEX_PARSER_0;
629 : 0 : byte_off -= idx * sizeof(uint32_t);
630 : 0 : ret = mlx5_flex_get_parser_value_per_byte_off(flex, flex->handle, byte_off,
631 : : is_inner, &val);
632 [ # # # # ]: 0 : if (ret == -1 || !val)
633 : 0 : return;
634 : :
635 [ # # ]: 0 : DR_SET(tag, val, fc->byte_off, 0, fc->bit_mask);
636 : : }
637 : :
638 : : static void
639 : 0 : mlx5dr_definer_flex_parser_inner_set(struct mlx5dr_definer_fc *fc,
640 : : const void *item,
641 : : uint8_t *tag)
642 : : {
643 : 0 : mlx5dr_definer_flex_parser_set(fc, item, tag, true);
644 : 0 : }
645 : :
646 : : static void
647 : 0 : mlx5dr_definer_flex_parser_outer_set(struct mlx5dr_definer_fc *fc,
648 : : const void *item,
649 : : uint8_t *tag)
650 : : {
651 : 0 : mlx5dr_definer_flex_parser_set(fc, item, tag, false);
652 : 0 : }
653 : :
654 : : static void
655 : 0 : mlx5dr_definer_gre_key_set(struct mlx5dr_definer_fc *fc,
656 : : const void *item_spec,
657 : : uint8_t *tag)
658 : : {
659 : : const rte_be32_t *v = item_spec;
660 : :
661 : 0 : DR_SET_BE32(tag, *v, fc->byte_off, fc->bit_off, fc->bit_mask);
662 : 0 : }
663 : :
664 : : static void
665 : 0 : mlx5dr_definer_ipv6_tos_set(struct mlx5dr_definer_fc *fc,
666 : : const void *item_spec,
667 : : uint8_t *tag)
668 : : {
669 : : const struct rte_flow_item_ipv6 *v = item_spec;
670 [ # # ]: 0 : uint8_t tos = DR_GET(header_ipv6_vtc, &v->hdr.vtc_flow, tos);
671 : :
672 [ # # # # : 0 : DR_SET(tag, tos, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
673 : 0 : }
674 : :
675 : : static void
676 : 0 : mlx5dr_definer_icmp_dw1_set(struct mlx5dr_definer_fc *fc,
677 : : const void *item_spec,
678 : : uint8_t *tag)
679 : : {
680 : : const struct rte_flow_item_icmp *v = item_spec;
681 : : rte_be32_t icmp_dw1;
682 : :
683 : 0 : icmp_dw1 = (v->hdr.icmp_type << __mlx5_dw_bit_off(header_icmp, type)) |
684 : 0 : (v->hdr.icmp_code << __mlx5_dw_bit_off(header_icmp, code)) |
685 [ # # ]: 0 : (rte_be_to_cpu_16(v->hdr.icmp_cksum) << __mlx5_dw_bit_off(header_icmp, cksum));
686 : :
687 [ # # # # : 0 : DR_SET(tag, icmp_dw1, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
688 : 0 : }
689 : :
690 : : static void
691 : 0 : mlx5dr_definer_icmp_dw2_set(struct mlx5dr_definer_fc *fc,
692 : : const void *item_spec,
693 : : uint8_t *tag)
694 : : {
695 : : const struct rte_flow_item_icmp *v = item_spec;
696 : : rte_be32_t icmp_dw2;
697 : :
698 [ # # ]: 0 : icmp_dw2 = (rte_be_to_cpu_16(v->hdr.icmp_ident) << __mlx5_dw_bit_off(header_icmp, ident)) |
699 [ # # ]: 0 : (rte_be_to_cpu_16(v->hdr.icmp_seq_nb) << __mlx5_dw_bit_off(header_icmp, seq_nb));
700 : :
701 [ # # # # : 0 : DR_SET(tag, icmp_dw2, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
702 : 0 : }
703 : :
704 : : static void
705 : 0 : mlx5dr_definer_icmp6_dw1_set(struct mlx5dr_definer_fc *fc,
706 : : const void *item_spec,
707 : : uint8_t *tag)
708 : : {
709 : : const struct rte_flow_item_icmp6 *v = item_spec;
710 : : rte_be32_t icmp_dw1;
711 : :
712 : 0 : icmp_dw1 = (v->type << __mlx5_dw_bit_off(header_icmp, type)) |
713 : 0 : (v->code << __mlx5_dw_bit_off(header_icmp, code)) |
714 [ # # ]: 0 : (rte_be_to_cpu_16(v->checksum) << __mlx5_dw_bit_off(header_icmp, cksum));
715 : :
716 [ # # # # : 0 : DR_SET(tag, icmp_dw1, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
717 : 0 : }
718 : :
719 : : static void
720 : 0 : mlx5dr_definer_icmp6_echo_dw1_mask_set(struct mlx5dr_definer_fc *fc,
721 : : __rte_unused const void *item_spec,
722 : : uint8_t *tag)
723 : : {
724 : 0 : const struct rte_flow_item_icmp6 spec = {0xFF, 0xFF, 0x0};
725 : 0 : mlx5dr_definer_icmp6_dw1_set(fc, &spec, tag);
726 : 0 : }
727 : :
728 : : static void
729 : 0 : mlx5dr_definer_icmp6_echo_request_dw1_set(struct mlx5dr_definer_fc *fc,
730 : : __rte_unused const void *item_spec,
731 : : uint8_t *tag)
732 : : {
733 : 0 : const struct rte_flow_item_icmp6 spec = {RTE_ICMP6_ECHO_REQUEST, 0, 0};
734 : 0 : mlx5dr_definer_icmp6_dw1_set(fc, &spec, tag);
735 : 0 : }
736 : :
737 : : static void
738 : 0 : mlx5dr_definer_icmp6_echo_reply_dw1_set(struct mlx5dr_definer_fc *fc,
739 : : __rte_unused const void *item_spec,
740 : : uint8_t *tag)
741 : : {
742 : 0 : const struct rte_flow_item_icmp6 spec = {RTE_ICMP6_ECHO_REPLY, 0, 0};
743 : 0 : mlx5dr_definer_icmp6_dw1_set(fc, &spec, tag);
744 : 0 : }
745 : :
746 : : static void
747 : 0 : mlx5dr_definer_icmp6_echo_dw2_set(struct mlx5dr_definer_fc *fc,
748 : : const void *item_spec,
749 : : uint8_t *tag)
750 : : {
751 : : const struct rte_flow_item_icmp6_echo *v = item_spec;
752 : : rte_be32_t dw2;
753 : :
754 [ # # ]: 0 : dw2 = (rte_be_to_cpu_16(v->hdr.identifier) << __mlx5_dw_bit_off(header_icmp, ident)) |
755 [ # # ]: 0 : (rte_be_to_cpu_16(v->hdr.sequence) << __mlx5_dw_bit_off(header_icmp, seq_nb));
756 : :
757 [ # # # # : 0 : DR_SET(tag, dw2, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
758 : 0 : }
759 : :
760 : : static void
761 : 0 : mlx5dr_definer_ipv6_flow_label_set(struct mlx5dr_definer_fc *fc,
762 : : const void *item_spec,
763 : : uint8_t *tag)
764 : : {
765 : : const struct rte_flow_item_ipv6 *v = item_spec;
766 [ # # ]: 0 : uint32_t flow_label = DR_GET(header_ipv6_vtc, &v->hdr.vtc_flow, flow_label);
767 : :
768 [ # # # # : 0 : DR_SET(tag, flow_label, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
769 : 0 : }
770 : :
771 : : static void
772 : 0 : mlx5dr_definer_vport_set(struct mlx5dr_definer_fc *fc,
773 : : const void *item_spec,
774 : : uint8_t *tag)
775 : : {
776 : : const struct rte_flow_item_ethdev *v = item_spec;
777 : : const struct flow_hw_port_info *port_info = NULL;
778 : : uint32_t regc_value;
779 : :
780 [ # # ]: 0 : if (v)
781 [ # # ]: 0 : port_info = flow_hw_conv_port_id(fc->dr_ctx, v->port_id);
782 [ # # ]: 0 : if (unlikely(!port_info))
783 : : regc_value = BAD_PORT;
784 : : else
785 : 0 : regc_value = port_info->regc_value >> fc->bit_off;
786 : :
787 : : /* Bit offset is set to 0 to since regc value is 32bit */
788 [ # # # # : 0 : DR_SET(tag, regc_value, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
789 : 0 : }
790 : :
791 : : static struct mlx5dr_definer_fc *
792 : 0 : mlx5dr_definer_get_mpls_fc(struct mlx5dr_definer_conv_data *cd, bool inner)
793 : : {
794 : 0 : uint8_t mpls_idx = cd->mpls_idx;
795 : : struct mlx5dr_definer_fc *fc;
796 : :
797 [ # # # # : 0 : switch (mpls_idx) {
# # ]
798 : 0 : case 0:
799 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(MPLS0, inner)];
800 : 0 : DR_CALC_SET_HDR(fc, mpls_inner, mpls0_label);
801 : 0 : break;
802 : 0 : case 1:
803 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(MPLS1, inner)];
804 : 0 : DR_CALC_SET_HDR(fc, mpls_inner, mpls1_label);
805 : 0 : break;
806 : 0 : case 2:
807 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(MPLS2, inner)];
808 : 0 : DR_CALC_SET_HDR(fc, mpls_inner, mpls2_label);
809 : 0 : break;
810 : 0 : case 3:
811 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(MPLS3, inner)];
812 : 0 : DR_CALC_SET_HDR(fc, mpls_inner, mpls3_label);
813 : 0 : break;
814 : 0 : case 4:
815 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(MPLS4, inner)];
816 : 0 : DR_CALC_SET_HDR(fc, mpls_inner, mpls4_label);
817 : 0 : break;
818 : 0 : default:
819 : 0 : rte_errno = ENOTSUP;
820 : 0 : DR_LOG(ERR, "MPLS index %d is not supported", mpls_idx);
821 : 0 : return NULL;
822 : : }
823 : :
824 : : return fc;
825 : : }
826 : :
827 : : static struct mlx5dr_definer_fc *
828 : 0 : mlx5dr_definer_get_mpls_oks_fc(struct mlx5dr_definer_conv_data *cd, bool inner)
829 : : {
830 : 0 : uint8_t mpls_idx = cd->mpls_idx;
831 : : struct mlx5dr_definer_fc *fc;
832 : :
833 [ # # # # : 0 : switch (mpls_idx) {
# # ]
834 : 0 : case 0:
835 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(OKS2_MPLS0, inner)];
836 : 0 : DR_CALC_SET_HDR(fc, oks2, second_mpls0_qualifier);
837 : 0 : break;
838 : 0 : case 1:
839 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(OKS2_MPLS1, inner)];
840 : 0 : DR_CALC_SET_HDR(fc, oks2, second_mpls1_qualifier);
841 : 0 : break;
842 : 0 : case 2:
843 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(OKS2_MPLS2, inner)];
844 : 0 : DR_CALC_SET_HDR(fc, oks2, second_mpls2_qualifier);
845 : 0 : break;
846 : 0 : case 3:
847 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(OKS2_MPLS3, inner)];
848 : 0 : DR_CALC_SET_HDR(fc, oks2, second_mpls3_qualifier);
849 : 0 : break;
850 : 0 : case 4:
851 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(OKS2_MPLS4, inner)];
852 : 0 : DR_CALC_SET_HDR(fc, oks2, second_mpls4_qualifier);
853 : 0 : break;
854 : 0 : default:
855 : 0 : rte_errno = ENOTSUP;
856 : 0 : DR_LOG(ERR, "MPLS index %d is not supported", mpls_idx);
857 : 0 : return NULL;
858 : : }
859 : :
860 : : return fc;
861 : : }
862 : :
863 : : static void
864 : 0 : mlx5dr_definer_mpls_label_set(struct mlx5dr_definer_fc *fc,
865 : : const void *item_spec,
866 : : uint8_t *tag)
867 : : {
868 : : const struct rte_flow_item_mpls *v = item_spec;
869 : :
870 : 0 : memcpy(tag + fc->byte_off, v->label_tc_s, sizeof(v->label_tc_s));
871 : 0 : memcpy(tag + fc->byte_off + sizeof(v->label_tc_s), &v->ttl, sizeof(v->ttl));
872 : 0 : }
873 : :
874 : : static void
875 : 0 : mlx5dr_definer_geneve_vni_set(struct mlx5dr_definer_fc *fc,
876 : : const void *item_spec,
877 : : uint8_t *tag)
878 : : {
879 : : const struct rte_flow_item_geneve *v = item_spec;
880 : :
881 : 0 : memcpy(tag + fc->byte_off, v->vni, sizeof(v->vni));
882 : 0 : }
883 : :
884 : : static void
885 : 0 : mlx5dr_definer_geneve_opt_ctrl_set(struct mlx5dr_definer_fc *fc,
886 : : const void *item_spec,
887 : : uint8_t *tag)
888 : : {
889 : : const struct rte_flow_item_geneve_opt *v = item_spec;
890 : : uint32_t dw0 = 0;
891 : :
892 : 0 : dw0 |= v->option_type << __mlx5_dw_bit_off(header_geneve_opt, type);
893 [ # # ]: 0 : dw0 |= rte_cpu_to_be_16(v->option_class) << __mlx5_dw_bit_off(header_geneve_opt, class);
894 [ # # # # : 0 : DR_SET(tag, dw0, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
895 : 0 : }
896 : :
897 : : static void
898 : 0 : mlx5dr_definer_geneve_opt_data_set(struct mlx5dr_definer_fc *fc,
899 : : const void *item_spec,
900 : : uint8_t *tag)
901 : : {
902 : : const struct rte_flow_item_geneve_opt *v = item_spec;
903 : :
904 : 0 : DR_SET_BE32(tag, v->data[fc->extra_data], fc->byte_off, fc->bit_off, fc->bit_mask);
905 : 0 : }
906 : :
907 : : static void
908 : 0 : mlx5dr_definer_ib_l4_qp_set(struct mlx5dr_definer_fc *fc,
909 : : const void *item_spec,
910 : : uint8_t *tag)
911 : : {
912 : : const struct rte_flow_item_ib_bth *v = item_spec;
913 : :
914 : 0 : memcpy(tag + fc->byte_off, &v->hdr.dst_qp, sizeof(v->hdr.dst_qp));
915 : 0 : }
916 : :
917 : : static void
918 : 0 : mlx5dr_definer_vxlan_gpe_vni_set(struct mlx5dr_definer_fc *fc,
919 : : const void *item_spec,
920 : : uint8_t *tag)
921 : : {
922 : : const struct rte_flow_item_vxlan_gpe *v = item_spec;
923 : :
924 : 0 : memcpy(tag + fc->byte_off, v->vni, sizeof(v->vni));
925 : 0 : }
926 : :
927 : : static void
928 : 0 : mlx5dr_definer_vxlan_gpe_rsvd0_set(struct mlx5dr_definer_fc *fc,
929 : : const void *item_spec,
930 : : uint8_t *tag)
931 : : {
932 : : const struct rte_flow_item_vxlan_gpe *v = item_spec;
933 : : uint16_t rsvd0;
934 : :
935 : 0 : rsvd0 = (v->rsvd0[0] << 8 | v->rsvd0[1]);
936 [ # # # # : 0 : DR_SET(tag, rsvd0, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
937 : 0 : }
938 : :
939 : : static void
940 : 0 : mlx5dr_definer_tx_queue_set(struct mlx5dr_definer_fc *fc,
941 : : const void *item_spec,
942 : : uint8_t *tag)
943 : : {
944 : : const struct rte_flow_item_tx_queue *v = item_spec;
945 : : uint32_t sqn = 0;
946 : : int ret;
947 : :
948 [ # # ]: 0 : ret = flow_hw_conv_sqn(fc->extra_data, v->tx_queue, &sqn);
949 [ # # ]: 0 : if (unlikely(ret))
950 : : sqn = BAD_SQN;
951 : :
952 [ # # # # : 0 : DR_SET(tag, sqn, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
953 : 0 : }
954 : :
955 : : static int
956 : 0 : mlx5dr_definer_conv_item_eth(struct mlx5dr_definer_conv_data *cd,
957 : : struct rte_flow_item *item,
958 : : int item_idx)
959 : : {
960 : 0 : const struct rte_flow_item_eth *m = item->mask;
961 : 0 : uint8_t empty_mac[RTE_ETHER_ADDR_LEN] = {0};
962 : : struct mlx5dr_definer_fc *fc;
963 : 0 : bool inner = cd->tunnel;
964 : :
965 [ # # ]: 0 : if (!m)
966 : : return 0;
967 : :
968 [ # # ]: 0 : if (m->reserved) {
969 : 0 : rte_errno = ENOTSUP;
970 : 0 : return rte_errno;
971 : : }
972 : :
973 [ # # ]: 0 : if (m->hdr.ether_type) {
974 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(ETH_TYPE, inner)];
975 : 0 : fc->item_idx = item_idx;
976 : 0 : fc->tag_set = &mlx5dr_definer_eth_type_set;
977 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l3_ethertype, inner);
978 : : }
979 : :
980 : : /* Check SMAC 47_16 */
981 [ # # ]: 0 : if (memcmp(m->hdr.src_addr.addr_bytes, empty_mac, 4)) {
982 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(ETH_SMAC_48_16, inner)];
983 : 0 : fc->item_idx = item_idx;
984 : 0 : fc->tag_set = &mlx5dr_definer_eth_smac_47_16_set;
985 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2_src, smac_47_16, inner);
986 : : }
987 : :
988 : : /* Check SMAC 15_0 */
989 [ # # ]: 0 : if (memcmp(m->hdr.src_addr.addr_bytes + 4, empty_mac + 4, 2)) {
990 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(ETH_SMAC_15_0, inner)];
991 : 0 : fc->item_idx = item_idx;
992 : 0 : fc->tag_set = &mlx5dr_definer_eth_smac_15_0_set;
993 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2_src, smac_15_0, inner);
994 : : }
995 : :
996 : : /* Check DMAC 47_16 */
997 [ # # ]: 0 : if (memcmp(m->hdr.dst_addr.addr_bytes, empty_mac, 4)) {
998 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(ETH_DMAC_48_16, inner)];
999 : 0 : fc->item_idx = item_idx;
1000 : 0 : fc->tag_set = &mlx5dr_definer_eth_dmac_47_16_set;
1001 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, dmac_47_16, inner);
1002 : : }
1003 : :
1004 : : /* Check DMAC 15_0 */
1005 [ # # ]: 0 : if (memcmp(m->hdr.dst_addr.addr_bytes + 4, empty_mac + 4, 2)) {
1006 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(ETH_DMAC_15_0, inner)];
1007 : 0 : fc->item_idx = item_idx;
1008 : 0 : fc->tag_set = &mlx5dr_definer_eth_dmac_15_0_set;
1009 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, dmac_15_0, inner);
1010 : : }
1011 : :
1012 [ # # ]: 0 : if (m->has_vlan) {
1013 : : /* Mark packet as tagged (CVLAN) */
1014 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(VLAN_TYPE, inner)];
1015 : 0 : fc->item_idx = item_idx;
1016 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1017 : 0 : fc->tag_set = &mlx5dr_definer_eth_first_vlan_q_set;
1018 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, first_vlan_qualifier, inner);
1019 : : }
1020 : :
1021 : : return 0;
1022 : : }
1023 : :
1024 : : static int
1025 : 0 : mlx5dr_definer_conv_item_vlan(struct mlx5dr_definer_conv_data *cd,
1026 : : struct rte_flow_item *item,
1027 : : int item_idx)
1028 : : {
1029 : 0 : const struct rte_flow_item_vlan *m = item->mask;
1030 : : struct mlx5dr_definer_fc *fc;
1031 : 0 : bool inner = cd->tunnel;
1032 : :
1033 [ # # ]: 0 : if (!cd->relaxed) {
1034 : : /* Mark packet as tagged (CVLAN) */
1035 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(VLAN_TYPE, inner)];
1036 : 0 : fc->item_idx = item_idx;
1037 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1038 : 0 : fc->tag_set = &mlx5dr_definer_cvlan_set;
1039 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, first_vlan_qualifier, inner);
1040 : : }
1041 : :
1042 [ # # ]: 0 : if (!m)
1043 : : return 0;
1044 : :
1045 [ # # ]: 0 : if (m->reserved) {
1046 : 0 : rte_errno = ENOTSUP;
1047 : 0 : return rte_errno;
1048 : : }
1049 : :
1050 [ # # ]: 0 : if (m->has_more_vlan) {
1051 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(VLAN_TYPE, inner)];
1052 : 0 : fc->item_idx = item_idx;
1053 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1054 : 0 : fc->tag_set = &mlx5dr_definer_first_vlan_q_set;
1055 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, first_vlan_qualifier, inner);
1056 : : }
1057 : :
1058 [ # # ]: 0 : if (m->hdr.vlan_tci) {
1059 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(VLAN_TCI, inner)];
1060 : 0 : fc->item_idx = item_idx;
1061 : 0 : fc->tag_set = &mlx5dr_definer_tci_set;
1062 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, tci, inner);
1063 : : }
1064 : :
1065 [ # # ]: 0 : if (m->hdr.eth_proto) {
1066 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(ETH_TYPE, inner)];
1067 : 0 : fc->item_idx = item_idx;
1068 : 0 : fc->tag_set = &mlx5dr_definer_inner_type_set;
1069 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l3_ethertype, inner);
1070 : : }
1071 : :
1072 : : return 0;
1073 : : }
1074 : :
1075 : : static int
1076 : 0 : mlx5dr_definer_conv_item_ipv4(struct mlx5dr_definer_conv_data *cd,
1077 : : struct rte_flow_item *item,
1078 : : int item_idx)
1079 : : {
1080 : 0 : const struct rte_ipv4_hdr *m = item->mask;
1081 : 0 : const struct rte_ipv4_hdr *l = item->last;
1082 : : struct mlx5dr_definer_fc *fc;
1083 : 0 : bool inner = cd->tunnel;
1084 : :
1085 [ # # ]: 0 : if (!cd->relaxed) {
1086 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_VERSION, inner)];
1087 : 0 : fc->item_idx = item_idx;
1088 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_version_set;
1089 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1090 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l3_type, inner);
1091 : :
1092 : : /* Overwrite - Unset ethertype if present */
1093 [ # # ]: 0 : memset(&cd->fc[DR_CALC_FNAME(ETH_TYPE, inner)], 0, sizeof(*fc));
1094 : : }
1095 : :
1096 [ # # ]: 0 : if (!m)
1097 : : return 0;
1098 : :
1099 [ # # # # ]: 0 : if (m->hdr_checksum ||
1100 [ # # # # ]: 0 : (l && (l->next_proto_id || l->type_of_service))) {
1101 : 0 : rte_errno = ENOTSUP;
1102 : 0 : return rte_errno;
1103 : : }
1104 : :
1105 [ # # ]: 0 : if (m->version) {
1106 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_VERSION, inner)];
1107 : 0 : fc->item_idx = item_idx;
1108 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_version_set;
1109 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1110 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l3_type, inner);
1111 : : }
1112 : :
1113 [ # # ]: 0 : if (m->fragment_offset) {
1114 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_FRAG, inner)];
1115 : 0 : fc->item_idx = item_idx;
1116 [ # # # # ]: 0 : if (rte_be_to_cpu_16(m->fragment_offset) == 0x3fff) {
1117 : 0 : fc->tag_set = &mlx5dr_definer_ip_fragmented_set;
1118 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, ip_fragmented, inner);
1119 : : } else {
1120 [ # # # # ]: 0 : fc->is_range = l && l->fragment_offset;
1121 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_frag_set;
1122 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, ipv4_frag, inner);
1123 : : }
1124 : : }
1125 : :
1126 [ # # ]: 0 : if (m->next_proto_id) {
1127 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
1128 : 0 : fc->item_idx = item_idx;
1129 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_next_proto_set;
1130 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, protocol_next_header, inner);
1131 : : }
1132 : :
1133 [ # # ]: 0 : if (m->packet_id) {
1134 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_ID, inner)];
1135 : 0 : fc->item_idx = item_idx;
1136 [ # # # # ]: 0 : fc->is_range = l && l->packet_id;
1137 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_identification_set;
1138 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, identification, inner);
1139 : : }
1140 : :
1141 [ # # ]: 0 : if (m->total_length) {
1142 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_LEN, inner)];
1143 : 0 : fc->item_idx = item_idx;
1144 [ # # # # ]: 0 : fc->is_range = l && l->total_length;
1145 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_len_set;
1146 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, ipv4_total_length, inner);
1147 : : }
1148 : :
1149 [ # # ]: 0 : if (m->dst_addr) {
1150 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV4_DST, inner)];
1151 : 0 : fc->item_idx = item_idx;
1152 [ # # # # ]: 0 : fc->is_range = l && l->dst_addr;
1153 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_dst_addr_set;
1154 [ # # ]: 0 : DR_CALC_SET(fc, ipv4_src_dest, destination_address, inner);
1155 : : }
1156 : :
1157 [ # # ]: 0 : if (m->src_addr) {
1158 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV4_SRC, inner)];
1159 : 0 : fc->item_idx = item_idx;
1160 [ # # # # ]: 0 : fc->is_range = l && l->src_addr;
1161 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_src_addr_set;
1162 [ # # ]: 0 : DR_CALC_SET(fc, ipv4_src_dest, source_address, inner);
1163 : : }
1164 : :
1165 [ # # ]: 0 : if (m->ihl) {
1166 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV4_IHL, inner)];
1167 : 0 : fc->item_idx = item_idx;
1168 [ # # # # ]: 0 : fc->is_range = l && l->ihl;
1169 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_ihl_set;
1170 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, ihl, inner);
1171 : : }
1172 : :
1173 [ # # ]: 0 : if (m->time_to_live) {
1174 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_TTL, inner)];
1175 : 0 : fc->item_idx = item_idx;
1176 [ # # # # ]: 0 : fc->is_range = l && l->time_to_live;
1177 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_time_to_live_set;
1178 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, time_to_live_hop_limit, inner);
1179 : : }
1180 : :
1181 [ # # ]: 0 : if (m->type_of_service) {
1182 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_TOS, inner)];
1183 : 0 : fc->item_idx = item_idx;
1184 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_tos_set;
1185 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, tos, inner);
1186 : : }
1187 : :
1188 : : return 0;
1189 : : }
1190 : :
1191 : : static int
1192 : 0 : mlx5dr_definer_conv_item_ipv6(struct mlx5dr_definer_conv_data *cd,
1193 : : struct rte_flow_item *item,
1194 : : int item_idx)
1195 : : {
1196 : 0 : const struct rte_flow_item_ipv6 *m = item->mask;
1197 : 0 : const struct rte_flow_item_ipv6 *l = item->last;
1198 : : struct mlx5dr_definer_fc *fc;
1199 : 0 : bool inner = cd->tunnel;
1200 : :
1201 [ # # ]: 0 : if (!cd->relaxed) {
1202 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_VERSION, inner)];
1203 : 0 : fc->item_idx = item_idx;
1204 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_version_set;
1205 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1206 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l3_type, inner);
1207 : :
1208 : : /* Overwrite - Unset ethertype if present */
1209 [ # # ]: 0 : memset(&cd->fc[DR_CALC_FNAME(ETH_TYPE, inner)], 0, sizeof(*fc));
1210 : : }
1211 : :
1212 [ # # ]: 0 : if (!m)
1213 : : return 0;
1214 : :
1215 : 0 : if (m->has_hop_ext || m->has_route_ext || m->has_auth_ext ||
1216 : : m->has_esp_ext || m->has_dest_ext || m->has_mobil_ext ||
1217 [ # # # # ]: 0 : m->has_hip_ext || m->has_shim6_ext ||
1218 [ # # # # : 0 : (l && (l->has_frag_ext || l->hdr.vtc_flow || l->hdr.proto ||
# # # # ]
1219 [ # # ]: 0 : !is_mem_zero(l->hdr.src_addr.a, 16) ||
1220 : 0 : !is_mem_zero(l->hdr.dst_addr.a, 16)))) {
1221 : 0 : rte_errno = ENOTSUP;
1222 : 0 : return rte_errno;
1223 : : }
1224 : :
1225 [ # # ]: 0 : if (m->has_frag_ext) {
1226 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_FRAG, inner)];
1227 : 0 : fc->item_idx = item_idx;
1228 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_frag_set;
1229 [ # # ]: 0 : DR_CALC_SET(fc, eth_l4, ip_fragmented, inner);
1230 : : }
1231 : :
1232 [ # # # # ]: 0 : if (DR_GET(header_ipv6_vtc, &m->hdr.vtc_flow, version)) {
1233 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_VERSION, inner)];
1234 : 0 : fc->item_idx = item_idx;
1235 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_version_set;
1236 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1237 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l3_type, inner);
1238 : : }
1239 : :
1240 [ # # # # ]: 0 : if (DR_GET(header_ipv6_vtc, &m->hdr.vtc_flow, tos)) {
1241 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_TOS, inner)];
1242 : 0 : fc->item_idx = item_idx;
1243 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_tos_set;
1244 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, tos, inner);
1245 : : }
1246 : :
1247 [ # # # # ]: 0 : if (DR_GET(header_ipv6_vtc, &m->hdr.vtc_flow, flow_label)) {
1248 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_FLOW_LABEL, inner)];
1249 : 0 : fc->item_idx = item_idx;
1250 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_flow_label_set;
1251 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, flow_label, inner);
1252 : : }
1253 : :
1254 [ # # ]: 0 : if (m->hdr.payload_len) {
1255 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_LEN, inner)];
1256 : 0 : fc->item_idx = item_idx;
1257 [ # # # # ]: 0 : fc->is_range = l && l->hdr.payload_len;
1258 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_payload_len_set;
1259 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, ipv6_payload_length, inner);
1260 : : }
1261 : :
1262 [ # # ]: 0 : if (m->hdr.proto) {
1263 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
1264 : 0 : fc->item_idx = item_idx;
1265 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_proto_set;
1266 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, protocol_next_header, inner);
1267 : : }
1268 : :
1269 [ # # ]: 0 : if (m->hdr.hop_limits) {
1270 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_TTL, inner)];
1271 : 0 : fc->item_idx = item_idx;
1272 [ # # # # ]: 0 : fc->is_range = l && l->hdr.hop_limits;
1273 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_hop_limits_set;
1274 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, time_to_live_hop_limit, inner);
1275 : : }
1276 : :
1277 [ # # ]: 0 : if (!is_mem_zero(m->hdr.src_addr.a, 4)) {
1278 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_SRC_127_96, inner)];
1279 : 0 : fc->item_idx = item_idx;
1280 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_src_addr_127_96_set;
1281 [ # # ]: 0 : DR_CALC_SET(fc, ipv6_src, ipv6_address_127_96, inner);
1282 : : }
1283 : :
1284 [ # # ]: 0 : if (!is_mem_zero(m->hdr.src_addr.a + 4, 4)) {
1285 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_SRC_95_64, inner)];
1286 : 0 : fc->item_idx = item_idx;
1287 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_src_addr_95_64_set;
1288 [ # # ]: 0 : DR_CALC_SET(fc, ipv6_src, ipv6_address_95_64, inner);
1289 : : }
1290 : :
1291 [ # # ]: 0 : if (!is_mem_zero(m->hdr.src_addr.a + 8, 4)) {
1292 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_SRC_63_32, inner)];
1293 : 0 : fc->item_idx = item_idx;
1294 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_src_addr_63_32_set;
1295 [ # # ]: 0 : DR_CALC_SET(fc, ipv6_src, ipv6_address_63_32, inner);
1296 : : }
1297 : :
1298 [ # # ]: 0 : if (!is_mem_zero(m->hdr.src_addr.a + 12, 4)) {
1299 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_SRC_31_0, inner)];
1300 : 0 : fc->item_idx = item_idx;
1301 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_src_addr_31_0_set;
1302 [ # # ]: 0 : DR_CALC_SET(fc, ipv6_src, ipv6_address_31_0, inner);
1303 : : }
1304 : :
1305 [ # # ]: 0 : if (!is_mem_zero(m->hdr.dst_addr.a, 4)) {
1306 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_DST_127_96, inner)];
1307 : 0 : fc->item_idx = item_idx;
1308 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_dst_addr_127_96_set;
1309 [ # # ]: 0 : DR_CALC_SET(fc, ipv6_dst, ipv6_address_127_96, inner);
1310 : : }
1311 : :
1312 [ # # ]: 0 : if (!is_mem_zero(m->hdr.dst_addr.a + 4, 4)) {
1313 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_DST_95_64, inner)];
1314 : 0 : fc->item_idx = item_idx;
1315 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_dst_addr_95_64_set;
1316 [ # # ]: 0 : DR_CALC_SET(fc, ipv6_dst, ipv6_address_95_64, inner);
1317 : : }
1318 : :
1319 [ # # ]: 0 : if (!is_mem_zero(m->hdr.dst_addr.a + 8, 4)) {
1320 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_DST_63_32, inner)];
1321 : 0 : fc->item_idx = item_idx;
1322 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_dst_addr_63_32_set;
1323 [ # # ]: 0 : DR_CALC_SET(fc, ipv6_dst, ipv6_address_63_32, inner);
1324 : : }
1325 : :
1326 [ # # ]: 0 : if (!is_mem_zero(m->hdr.dst_addr.a + 12, 4)) {
1327 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_DST_31_0, inner)];
1328 : 0 : fc->item_idx = item_idx;
1329 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_dst_addr_31_0_set;
1330 [ # # ]: 0 : DR_CALC_SET(fc, ipv6_dst, ipv6_address_31_0, inner);
1331 : : }
1332 : :
1333 : : return 0;
1334 : : }
1335 : :
1336 : : static int
1337 : 0 : mlx5dr_definer_conv_item_udp(struct mlx5dr_definer_conv_data *cd,
1338 : : struct rte_flow_item *item,
1339 : : int item_idx)
1340 : : {
1341 : 0 : const struct rte_flow_item_udp *m = item->mask;
1342 : 0 : const struct rte_flow_item_udp *l = item->last;
1343 : : struct mlx5dr_definer_fc *fc;
1344 : 0 : bool inner = cd->tunnel;
1345 : :
1346 : : /* Set match on L4 type UDP */
1347 [ # # ]: 0 : if (!cd->relaxed) {
1348 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
1349 [ # # ]: 0 : if (!fc->not_overwrite) {
1350 : 0 : fc->item_idx = item_idx;
1351 : 0 : fc->tag_set = &mlx5dr_definer_udp_protocol_set;
1352 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1353 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, inner);
1354 : : }
1355 : : }
1356 : :
1357 [ # # ]: 0 : if (!m)
1358 : : return 0;
1359 : :
1360 [ # # # # ]: 0 : if (m->hdr.dgram_cksum || m->hdr.dgram_len) {
1361 : 0 : rte_errno = ENOTSUP;
1362 : 0 : return rte_errno;
1363 : : }
1364 : :
1365 [ # # ]: 0 : if (m->hdr.src_port) {
1366 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(L4_SPORT, inner)];
1367 : 0 : fc->item_idx = item_idx;
1368 [ # # # # ]: 0 : fc->is_range = l && l->hdr.src_port;
1369 : 0 : fc->tag_set = &mlx5dr_definer_udp_src_port_set;
1370 [ # # ]: 0 : DR_CALC_SET(fc, eth_l4, source_port, inner);
1371 : : }
1372 : :
1373 [ # # ]: 0 : if (m->hdr.dst_port) {
1374 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(L4_DPORT, inner)];
1375 : 0 : fc->item_idx = item_idx;
1376 [ # # # # ]: 0 : fc->is_range = l && l->hdr.dst_port;
1377 : 0 : fc->tag_set = &mlx5dr_definer_udp_dst_port_set;
1378 [ # # ]: 0 : DR_CALC_SET(fc, eth_l4, destination_port, inner);
1379 : : }
1380 : :
1381 : : return 0;
1382 : : }
1383 : :
1384 : : static int
1385 : 0 : mlx5dr_definer_conv_item_tcp(struct mlx5dr_definer_conv_data *cd,
1386 : : struct rte_flow_item *item,
1387 : : int item_idx)
1388 : : {
1389 : 0 : const struct rte_flow_item_tcp *m = item->mask;
1390 : 0 : const struct rte_flow_item_tcp *l = item->last;
1391 : : struct mlx5dr_definer_fc *fc;
1392 : 0 : bool inner = cd->tunnel;
1393 : :
1394 : : /* Overwrite match on L4 type TCP */
1395 [ # # ]: 0 : if (!cd->relaxed) {
1396 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
1397 [ # # ]: 0 : if (!fc->not_overwrite) {
1398 : 0 : fc->item_idx = item_idx;
1399 : 0 : fc->tag_set = &mlx5dr_definer_tcp_protocol_set;
1400 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1401 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, inner);
1402 : : }
1403 : : }
1404 : :
1405 [ # # ]: 0 : if (!m)
1406 : : return 0;
1407 : :
1408 [ # # # # : 0 : if (m->hdr.sent_seq || m->hdr.recv_ack || m->hdr.data_off ||
# # ]
1409 [ # # # # : 0 : m->hdr.rx_win || m->hdr.cksum || m->hdr.tcp_urp) {
# # ]
1410 : 0 : rte_errno = ENOTSUP;
1411 : 0 : return rte_errno;
1412 : : }
1413 : :
1414 [ # # ]: 0 : if (m->hdr.tcp_flags) {
1415 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(TCP_FLAGS, inner)];
1416 : 0 : fc->item_idx = item_idx;
1417 [ # # # # ]: 0 : fc->is_range = l && l->hdr.tcp_flags;
1418 : 0 : fc->tag_set = &mlx5dr_definer_tcp_flags_set;
1419 [ # # ]: 0 : DR_CALC_SET(fc, eth_l4, tcp_flags, inner);
1420 : : }
1421 : :
1422 [ # # ]: 0 : if (m->hdr.src_port) {
1423 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(L4_SPORT, inner)];
1424 : 0 : fc->item_idx = item_idx;
1425 [ # # # # ]: 0 : fc->is_range = l && l->hdr.src_port;
1426 : 0 : fc->tag_set = &mlx5dr_definer_tcp_src_port_set;
1427 [ # # ]: 0 : DR_CALC_SET(fc, eth_l4, source_port, inner);
1428 : : }
1429 : :
1430 [ # # ]: 0 : if (m->hdr.dst_port) {
1431 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(L4_DPORT, inner)];
1432 : 0 : fc->item_idx = item_idx;
1433 [ # # # # ]: 0 : fc->is_range = l && l->hdr.dst_port;
1434 : 0 : fc->tag_set = &mlx5dr_definer_tcp_dst_port_set;
1435 [ # # ]: 0 : DR_CALC_SET(fc, eth_l4, destination_port, inner);
1436 : : }
1437 : :
1438 : : return 0;
1439 : : }
1440 : :
1441 : : static int
1442 : 0 : mlx5dr_definer_conv_item_gtp(struct mlx5dr_definer_conv_data *cd,
1443 : : struct rte_flow_item *item,
1444 : : int item_idx)
1445 : : {
1446 : 0 : struct mlx5dr_cmd_query_caps *caps = cd->ctx->caps;
1447 : 0 : const struct rte_flow_item_gtp *m = item->mask;
1448 : : struct mlx5dr_definer_fc *fc;
1449 : :
1450 [ # # ]: 0 : if (cd->tunnel) {
1451 : 0 : DR_LOG(ERR, "Inner GTPU item not supported");
1452 : 0 : rte_errno = ENOTSUP;
1453 : 0 : return rte_errno;
1454 : : }
1455 : :
1456 : : /* Overwrite GTPU dest port if not present */
1457 : 0 : fc = &cd->fc[DR_CALC_FNAME(L4_DPORT, false)];
1458 [ # # # # ]: 0 : if (!fc->tag_set && !cd->relaxed) {
1459 : 0 : fc->item_idx = item_idx;
1460 : 0 : fc->tag_set = &mlx5dr_definer_gtp_udp_port_set;
1461 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1462 : 0 : DR_CALC_SET(fc, eth_l4, destination_port, false);
1463 : : }
1464 : :
1465 [ # # ]: 0 : if (!m)
1466 : : return 0;
1467 : :
1468 [ # # ]: 0 : if (m->msg_len) {
1469 : 0 : rte_errno = ENOTSUP;
1470 : 0 : return rte_errno;
1471 : : }
1472 : :
1473 [ # # ]: 0 : if (m->hdr.teid) {
1474 [ # # ]: 0 : if (!(caps->flex_protocols & MLX5_HCA_FLEX_GTPU_TEID_ENABLED)) {
1475 : 0 : rte_errno = ENOTSUP;
1476 : 0 : return rte_errno;
1477 : : }
1478 : : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GTP_TEID];
1479 : 0 : fc->item_idx = item_idx;
1480 : 0 : fc->tag_set = &mlx5dr_definer_gtp_teid_set;
1481 : 0 : fc->bit_mask = __mlx5_mask(header_gtp, teid);
1482 : 0 : fc->byte_off = caps->format_select_gtpu_dw_1 * DW_SIZE;
1483 : : }
1484 : :
1485 [ # # ]: 0 : if (m->hdr.gtp_hdr_info) {
1486 [ # # ]: 0 : if (!(caps->flex_protocols & MLX5_HCA_FLEX_GTPU_DW_0_ENABLED)) {
1487 : 0 : rte_errno = ENOTSUP;
1488 : 0 : return rte_errno;
1489 : : }
1490 : : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GTP_FLAGS];
1491 : 0 : fc->item_idx = item_idx;
1492 : 0 : fc->tag_set = &mlx5dr_definer_gtp_flags_set;
1493 : 0 : fc->bit_mask = __mlx5_mask(header_gtp, v_pt_rsv_flags);
1494 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gtp, v_pt_rsv_flags);
1495 : 0 : fc->byte_off = caps->format_select_gtpu_dw_0 * DW_SIZE;
1496 : : }
1497 : :
1498 : :
1499 [ # # ]: 0 : if (m->hdr.msg_type) {
1500 [ # # ]: 0 : if (!(caps->flex_protocols & MLX5_HCA_FLEX_GTPU_DW_0_ENABLED)) {
1501 : 0 : rte_errno = ENOTSUP;
1502 : 0 : return rte_errno;
1503 : : }
1504 : : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GTP_MSG_TYPE];
1505 : 0 : fc->item_idx = item_idx;
1506 : 0 : fc->tag_set = &mlx5dr_definer_gtp_msg_type_set;
1507 : 0 : fc->bit_mask = __mlx5_mask(header_gtp, msg_type);
1508 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gtp, msg_type);
1509 : 0 : fc->byte_off = caps->format_select_gtpu_dw_0 * DW_SIZE;
1510 : : }
1511 : :
1512 : : return 0;
1513 : : }
1514 : :
1515 : : static int
1516 : 0 : mlx5dr_definer_conv_item_gtp_psc(struct mlx5dr_definer_conv_data *cd,
1517 : : struct rte_flow_item *item,
1518 : : int item_idx)
1519 : : {
1520 : 0 : struct mlx5dr_cmd_query_caps *caps = cd->ctx->caps;
1521 : 0 : const struct rte_flow_item_gtp_psc *m = item->mask;
1522 : : struct mlx5dr_definer_fc *fc;
1523 : :
1524 : : /* Overwrite GTP extension flag to be 1 */
1525 [ # # ]: 0 : if (!cd->relaxed) {
1526 [ # # ]: 0 : if (!(caps->flex_protocols & MLX5_HCA_FLEX_GTPU_DW_0_ENABLED)) {
1527 : 0 : rte_errno = ENOTSUP;
1528 : 0 : return rte_errno;
1529 : : }
1530 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GTP_EXT_FLAG];
1531 : 0 : fc->item_idx = item_idx;
1532 : 0 : fc->tag_set = &mlx5dr_definer_ones_set;
1533 : 0 : fc->bit_mask = __mlx5_mask(header_gtp, ext_hdr_flag);
1534 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gtp, ext_hdr_flag);
1535 : 0 : fc->byte_off = caps->format_select_gtpu_dw_0 * DW_SIZE;
1536 : : }
1537 : :
1538 : : /* Overwrite next extension header type */
1539 [ # # ]: 0 : if (!cd->relaxed) {
1540 [ # # ]: 0 : if (!(caps->flex_protocols & MLX5_HCA_FLEX_GTPU_DW_2_ENABLED)) {
1541 : 0 : rte_errno = ENOTSUP;
1542 : 0 : return rte_errno;
1543 : : }
1544 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GTP_NEXT_EXT_HDR];
1545 : 0 : fc->item_idx = item_idx;
1546 : 0 : fc->tag_set = &mlx5dr_definer_gtp_next_ext_hdr_set;
1547 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1548 : 0 : fc->bit_mask = __mlx5_mask(header_opt_gtp, next_ext_hdr_type);
1549 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_opt_gtp, next_ext_hdr_type);
1550 : 0 : fc->byte_off = caps->format_select_gtpu_dw_2 * DW_SIZE;
1551 : : }
1552 : :
1553 [ # # ]: 0 : if (!m)
1554 : : return 0;
1555 : :
1556 [ # # ]: 0 : if (m->hdr.type) {
1557 [ # # ]: 0 : if (!(caps->flex_protocols & MLX5_HCA_FLEX_GTPU_FIRST_EXT_DW_0_ENABLED)) {
1558 : 0 : rte_errno = ENOTSUP;
1559 : 0 : return rte_errno;
1560 : : }
1561 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GTP_EXT_HDR_PDU];
1562 : 0 : fc->item_idx = item_idx;
1563 : 0 : fc->tag_set = &mlx5dr_definer_gtp_ext_hdr_pdu_set;
1564 : 0 : fc->bit_mask = __mlx5_mask(header_gtp_psc, pdu_type);
1565 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gtp_psc, pdu_type);
1566 : 0 : fc->byte_off = caps->format_select_gtpu_ext_dw_0 * DW_SIZE;
1567 : : }
1568 : :
1569 [ # # ]: 0 : if (m->hdr.qfi) {
1570 [ # # ]: 0 : if (!(caps->flex_protocols & MLX5_HCA_FLEX_GTPU_FIRST_EXT_DW_0_ENABLED)) {
1571 : 0 : rte_errno = ENOTSUP;
1572 : 0 : return rte_errno;
1573 : : }
1574 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GTP_EXT_HDR_QFI];
1575 : 0 : fc->item_idx = item_idx;
1576 : 0 : fc->tag_set = &mlx5dr_definer_gtp_ext_hdr_qfi_set;
1577 : 0 : fc->bit_mask = __mlx5_mask(header_gtp_psc, qfi);
1578 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gtp_psc, qfi);
1579 : 0 : fc->byte_off = caps->format_select_gtpu_ext_dw_0 * DW_SIZE;
1580 : : }
1581 : :
1582 : : return 0;
1583 : : }
1584 : :
1585 : : static int
1586 : 0 : mlx5dr_definer_conv_item_port(struct mlx5dr_definer_conv_data *cd,
1587 : : struct rte_flow_item *item,
1588 : : int item_idx)
1589 : : {
1590 : 0 : struct mlx5dr_cmd_query_caps *caps = cd->ctx->caps;
1591 [ # # ]: 0 : uint16_t port_id = item->mask ?
1592 : : ((const struct rte_flow_item_ethdev *)(item->mask))->port_id : 0;
1593 : : struct mlx5dr_definer_fc *fc;
1594 : :
1595 [ # # ]: 0 : if (port_id) {
1596 [ # # ]: 0 : if (!caps->wire_regc_mask) {
1597 : 0 : DR_LOG(ERR, "Port ID item not supported, missing wire REGC mask");
1598 : 0 : rte_errno = ENOTSUP;
1599 : 0 : return rte_errno;
1600 : : }
1601 : :
1602 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_VPORT_REG_C_0];
1603 : 0 : fc->item_idx = item_idx;
1604 : 0 : fc->tag_set = &mlx5dr_definer_vport_set;
1605 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1606 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_0);
1607 : 0 : fc->bit_off = rte_ctz32(caps->wire_regc_mask);
1608 : 0 : fc->bit_mask = caps->wire_regc_mask >> fc->bit_off;
1609 : 0 : fc->dr_ctx = cd->ctx;
1610 : : }
1611 : :
1612 : : return 0;
1613 : : }
1614 : :
1615 : : static int
1616 : 0 : mlx5dr_definer_conv_item_vxlan(struct mlx5dr_definer_conv_data *cd,
1617 : : struct rte_flow_item *item,
1618 : : int item_idx)
1619 : : {
1620 : 0 : const struct rte_flow_item_vxlan *m = item->mask;
1621 : : struct mlx5dr_definer_fc *fc;
1622 : 0 : bool inner = cd->tunnel;
1623 : :
1624 [ # # ]: 0 : if (inner) {
1625 : 0 : DR_LOG(ERR, "Inner VXLAN item not supported");
1626 : 0 : rte_errno = ENOTSUP;
1627 : 0 : return rte_errno;
1628 : : }
1629 : :
1630 : : /* In order to match on VXLAN we must match on ip_protocol and l4_dport */
1631 [ # # ]: 0 : if (!cd->relaxed) {
1632 : 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
1633 [ # # ]: 0 : if (!fc->tag_set) {
1634 : 0 : fc->item_idx = item_idx;
1635 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1636 : 0 : fc->tag_set = &mlx5dr_definer_udp_protocol_set;
1637 : 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, inner);
1638 : : }
1639 : :
1640 : 0 : fc = &cd->fc[DR_CALC_FNAME(L4_DPORT, inner)];
1641 [ # # ]: 0 : if (!fc->tag_set) {
1642 : 0 : fc->item_idx = item_idx;
1643 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1644 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_udp_port_set;
1645 : 0 : DR_CALC_SET(fc, eth_l4, destination_port, inner);
1646 : : }
1647 : : }
1648 : :
1649 [ # # ]: 0 : if (!m)
1650 : : return 0;
1651 : :
1652 [ # # ]: 0 : if (m->hdr.vx_flags) {
1653 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_VXLAN_DW0];
1654 : 0 : fc->item_idx = item_idx;
1655 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_vx_flags_set;
1656 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
1657 : : }
1658 : :
1659 [ # # ]: 0 : if (m->hdr.vx_vni) {
1660 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_VXLAN_DW1];
1661 : 0 : fc->item_idx = item_idx;
1662 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_vx_vni_set;
1663 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_1);
1664 : : }
1665 : :
1666 : : return 0;
1667 : : }
1668 : :
1669 : : static int
1670 : 0 : mlx5dr_definer_conv_item_mpls(struct mlx5dr_definer_conv_data *cd,
1671 : : struct rte_flow_item *item,
1672 : : int item_idx)
1673 : : {
1674 : 0 : const struct rte_flow_item_mpls *m = item->mask;
1675 : : struct mlx5dr_definer_fc *fc;
1676 : : bool is_udp;
1677 : :
1678 : : /* If no protocol is set - assume MPLSoUDP */
1679 [ # # ]: 0 : if (!cd->relaxed) {
1680 : : /* In order to match on MPLS we must match on ip_protocol and l4_dport. */
1681 : 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, false)];
1682 [ # # ]: 0 : if (!fc->tag_set) {
1683 : 0 : fc->item_idx = item_idx;
1684 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1685 : 0 : fc->tag_set = &mlx5dr_definer_udp_protocol_set;
1686 : 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, false);
1687 : : }
1688 : 0 : is_udp = (fc->tag_set == &mlx5dr_definer_udp_protocol_set);
1689 : :
1690 [ # # ]: 0 : if (is_udp) {
1691 : : /* Set UDP dest port to MPLS. */
1692 : : fc = &cd->fc[DR_CALC_FNAME(L4_DPORT, false)];
1693 [ # # ]: 0 : if (!fc->tag_set) {
1694 : 0 : fc->item_idx = item_idx;
1695 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1696 : 0 : fc->tag_set = &mlx5dr_definer_mpls_udp_port_set;
1697 : 0 : DR_CALC_SET(fc, eth_l4, destination_port, false);
1698 : : }
1699 : : }
1700 : : }
1701 : :
1702 [ # # # # : 0 : if (m && (!is_mem_zero(m->label_tc_s, 3) || m->ttl)) {
# # ]
1703 : : /* According to HW MPLSoUDP is handled as inner */
1704 : 0 : fc = mlx5dr_definer_get_mpls_fc(cd, true);
1705 [ # # ]: 0 : if (!fc)
1706 : 0 : return rte_errno;
1707 : :
1708 : 0 : fc->item_idx = item_idx;
1709 : 0 : fc->tag_set = &mlx5dr_definer_mpls_label_set;
1710 : : } else { /* Mask relevant oks2 bit, indicates MPLS label exists.
1711 : : * According to HW MPLSoUDP is handled as inner
1712 : : */
1713 : 0 : fc = mlx5dr_definer_get_mpls_oks_fc(cd, true);
1714 [ # # ]: 0 : if (!fc)
1715 : 0 : return rte_errno;
1716 : :
1717 : 0 : fc->item_idx = item_idx;
1718 : 0 : fc->tag_set = mlx5dr_definer_ones_set;
1719 : : }
1720 : :
1721 : : return 0;
1722 : : }
1723 : :
1724 : : static struct mlx5dr_definer_fc *
1725 : 0 : mlx5dr_definer_get_register_fc(struct mlx5dr_definer_conv_data *cd, int reg)
1726 : : {
1727 : : struct mlx5dr_definer_fc *fc;
1728 : :
1729 [ # # # # : 0 : switch (reg) {
# # # # #
# # # # #
# ]
1730 : 0 : case REG_C_0:
1731 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_0];
1732 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_0);
1733 : 0 : break;
1734 : 0 : case REG_C_1:
1735 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_1];
1736 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_1);
1737 : 0 : break;
1738 : 0 : case REG_C_2:
1739 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_2];
1740 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_2);
1741 : 0 : break;
1742 : 0 : case REG_C_3:
1743 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_3];
1744 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_3);
1745 : 0 : break;
1746 : 0 : case REG_C_4:
1747 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_4];
1748 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_4);
1749 : 0 : break;
1750 : 0 : case REG_C_5:
1751 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_5];
1752 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_5);
1753 : 0 : break;
1754 : 0 : case REG_C_6:
1755 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_6];
1756 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_6);
1757 : 0 : break;
1758 : 0 : case REG_C_7:
1759 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_7];
1760 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_7);
1761 : 0 : break;
1762 : 0 : case REG_C_8:
1763 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_8];
1764 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_8);
1765 : 0 : break;
1766 : 0 : case REG_C_9:
1767 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_9];
1768 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_9);
1769 : 0 : break;
1770 : 0 : case REG_C_10:
1771 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_10];
1772 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_10);
1773 : 0 : break;
1774 : 0 : case REG_C_11:
1775 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_11];
1776 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_11);
1777 : 0 : break;
1778 : 0 : case REG_A:
1779 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_A];
1780 : 0 : DR_CALC_SET_HDR(fc, metadata, general_purpose);
1781 : 0 : break;
1782 : 0 : case REG_B:
1783 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_B];
1784 : 0 : DR_CALC_SET_HDR(fc, metadata, metadata_to_cqe);
1785 : 0 : break;
1786 : 0 : default:
1787 : 0 : rte_errno = ENOTSUP;
1788 : 0 : return NULL;
1789 : : }
1790 : :
1791 : : return fc;
1792 : : }
1793 : :
1794 : : static int
1795 : 0 : mlx5dr_definer_conv_item_tag(struct mlx5dr_definer_conv_data *cd,
1796 : : struct rte_flow_item *item,
1797 : : int item_idx)
1798 : : {
1799 : 0 : const struct rte_flow_item_tag *m = item->mask;
1800 : 0 : const struct rte_flow_item_tag *v = item->spec;
1801 : 0 : const struct rte_flow_item_tag *l = item->last;
1802 : : struct mlx5dr_definer_fc *fc;
1803 : : int reg;
1804 : :
1805 [ # # ]: 0 : if (!m || !v)
1806 : : return 0;
1807 : :
1808 [ # # ]: 0 : if (item->type == RTE_FLOW_ITEM_TYPE_TAG)
1809 : 0 : reg = flow_hw_get_reg_id_from_ctx(cd->ctx,
1810 : : RTE_FLOW_ITEM_TYPE_TAG,
1811 : : cd->table_type,
1812 : 0 : v->index);
1813 : : else
1814 : 0 : reg = (int)v->index;
1815 : :
1816 [ # # ]: 0 : if (reg <= 0) {
1817 : 0 : DR_LOG(ERR, "Invalid register for item tag");
1818 : 0 : rte_errno = EINVAL;
1819 : 0 : return rte_errno;
1820 : : }
1821 : :
1822 : 0 : fc = mlx5dr_definer_get_register_fc(cd, reg);
1823 [ # # ]: 0 : if (!fc)
1824 : 0 : return rte_errno;
1825 : :
1826 : 0 : fc->item_idx = item_idx;
1827 [ # # # # ]: 0 : fc->is_range = l && l->index;
1828 : 0 : fc->tag_set = &mlx5dr_definer_tag_set;
1829 : :
1830 : 0 : return 0;
1831 : : }
1832 : :
1833 : : static void
1834 : 0 : mlx5dr_definer_quota_set(struct mlx5dr_definer_fc *fc,
1835 : : const void *item_data, uint8_t *tag)
1836 : : {
1837 : : /**
1838 : : * MLX5 PMD implements QUOTA with Meter object.
1839 : : * PMD Quota action translation implicitly increments
1840 : : * Meter register value after HW assigns it.
1841 : : * Meter register values are:
1842 : : * HW QUOTA(HW+1) QUOTA state
1843 : : * RED 0 1 (01b) BLOCK
1844 : : * YELLOW 1 2 (10b) PASS
1845 : : * GREEN 2 3 (11b) PASS
1846 : : *
1847 : : * Quota item checks Meter register bit 1 value to determine state:
1848 : : * SPEC MASK
1849 : : * PASS 2 (10b) 2 (10b)
1850 : : * BLOCK 0 (00b) 2 (10b)
1851 : : *
1852 : : * item_data is NULL when template quota item is non-masked:
1853 : : * .. / quota / ..
1854 : : */
1855 : :
1856 : : const struct rte_flow_item_quota *quota = item_data;
1857 : : uint32_t val;
1858 : :
1859 [ # # # # ]: 0 : if (quota && quota->state == RTE_FLOW_QUOTA_STATE_BLOCK)
1860 : : val = MLX5DR_DEFINER_QUOTA_BLOCK;
1861 : : else
1862 : : val = MLX5DR_DEFINER_QUOTA_PASS;
1863 : :
1864 [ # # # # : 0 : DR_SET(tag, val, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
1865 : 0 : }
1866 : :
1867 : : static int
1868 : 0 : mlx5dr_definer_conv_item_quota(struct mlx5dr_definer_conv_data *cd,
1869 : : __rte_unused struct rte_flow_item *item,
1870 : : int item_idx)
1871 : : {
1872 : 0 : int mtr_reg = flow_hw_get_reg_id_from_ctx(cd->ctx,
1873 : : RTE_FLOW_ITEM_TYPE_METER_COLOR,
1874 : : cd->table_type, 0);
1875 : : struct mlx5dr_definer_fc *fc;
1876 : :
1877 [ # # ]: 0 : if (mtr_reg < 0) {
1878 : 0 : rte_errno = EINVAL;
1879 : 0 : return rte_errno;
1880 : : }
1881 : :
1882 : 0 : fc = mlx5dr_definer_get_register_fc(cd, mtr_reg);
1883 [ # # ]: 0 : if (!fc)
1884 : 0 : return rte_errno;
1885 : :
1886 : 0 : fc->tag_set = &mlx5dr_definer_quota_set;
1887 : 0 : fc->item_idx = item_idx;
1888 : 0 : return 0;
1889 : : }
1890 : :
1891 : : static int
1892 : 0 : mlx5dr_definer_conv_item_metadata(struct mlx5dr_definer_conv_data *cd,
1893 : : struct rte_flow_item *item,
1894 : : int item_idx)
1895 : : {
1896 : 0 : const struct rte_flow_item_meta *m = item->mask;
1897 : 0 : const struct rte_flow_item_meta *l = item->last;
1898 : : struct mlx5dr_definer_fc *fc;
1899 : : int reg;
1900 : :
1901 [ # # ]: 0 : if (!m)
1902 : : return 0;
1903 : :
1904 : 0 : reg = flow_hw_get_reg_id_from_ctx(cd->ctx, RTE_FLOW_ITEM_TYPE_META,
1905 : : cd->table_type, -1);
1906 : : if (reg <= 0) {
1907 : 0 : DR_LOG(ERR, "Invalid register for item metadata");
1908 : 0 : rte_errno = EINVAL;
1909 : 0 : return rte_errno;
1910 : : }
1911 : :
1912 : 0 : fc = mlx5dr_definer_get_register_fc(cd, reg);
1913 [ # # ]: 0 : if (!fc)
1914 : 0 : return rte_errno;
1915 : :
1916 : 0 : fc->item_idx = item_idx;
1917 [ # # # # ]: 0 : fc->is_range = l && l->data;
1918 : 0 : fc->tag_set = &mlx5dr_definer_metadata_set;
1919 : :
1920 : 0 : return 0;
1921 : : }
1922 : :
1923 : : static int
1924 : 0 : mlx5dr_definer_conv_item_tx_queue(struct mlx5dr_definer_conv_data *cd,
1925 : : struct rte_flow_item *item,
1926 : : int item_idx)
1927 : : {
1928 : 0 : const struct rte_flow_item_tx_queue *m = item->mask;
1929 : : struct mlx5dr_definer_fc *fc;
1930 : :
1931 [ # # ]: 0 : if (!m)
1932 : : return 0;
1933 : :
1934 [ # # ]: 0 : if (m->tx_queue) {
1935 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_SOURCE_QP];
1936 : 0 : fc->item_idx = item_idx;
1937 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1938 : 0 : fc->tag_set = &mlx5dr_definer_tx_queue_set;
1939 : : /* User extra_data to save DPDK port_id. */
1940 : 0 : fc->extra_data = flow_hw_get_port_id(cd->ctx);
1941 [ # # ]: 0 : if (fc->extra_data == UINT16_MAX) {
1942 : 0 : DR_LOG(ERR, "Invalid port for item tx_queue");
1943 : 0 : rte_errno = EINVAL;
1944 : 0 : return rte_errno;
1945 : : }
1946 : 0 : DR_CALC_SET_HDR(fc, source_qp_gvmi, source_qp);
1947 : : }
1948 : :
1949 : : return 0;
1950 : : }
1951 : :
1952 : : static int
1953 : : mlx5dr_definer_conv_item_sq(struct mlx5dr_definer_conv_data *cd,
1954 : : struct rte_flow_item *item,
1955 : : int item_idx)
1956 : : {
1957 : 0 : const struct mlx5_rte_flow_item_sq *m = item->mask;
1958 : : struct mlx5dr_definer_fc *fc;
1959 : :
1960 [ # # ]: 0 : if (!m)
1961 : : return 0;
1962 : :
1963 [ # # ]: 0 : if (m->queue) {
1964 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_SOURCE_QP];
1965 : 0 : fc->item_idx = item_idx;
1966 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1967 : 0 : fc->tag_set = &mlx5dr_definer_source_qp_set;
1968 : 0 : DR_CALC_SET_HDR(fc, source_qp_gvmi, source_qp);
1969 : : }
1970 : :
1971 : : return 0;
1972 : : }
1973 : :
1974 : : static int
1975 : 0 : mlx5dr_definer_conv_item_gre(struct mlx5dr_definer_conv_data *cd,
1976 : : struct rte_flow_item *item,
1977 : : int item_idx)
1978 : : {
1979 : 0 : const struct rte_flow_item_gre *m = item->mask;
1980 : : struct mlx5dr_definer_fc *fc;
1981 : 0 : bool inner = cd->tunnel;
1982 : :
1983 [ # # ]: 0 : if (inner) {
1984 : 0 : DR_LOG(ERR, "Inner GRE item not supported");
1985 : 0 : rte_errno = ENOTSUP;
1986 : 0 : return rte_errno;
1987 : : }
1988 : :
1989 [ # # ]: 0 : if (!cd->relaxed) {
1990 : 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
1991 : 0 : fc->item_idx = item_idx;
1992 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1993 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_protocol_gre_set;
1994 : 0 : DR_CALC_SET(fc, eth_l3, protocol_next_header, inner);
1995 : : }
1996 : :
1997 [ # # ]: 0 : if (!m)
1998 : : return 0;
1999 : :
2000 [ # # ]: 0 : if (m->c_rsvd0_ver) {
2001 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GRE_C_VER];
2002 : 0 : fc->item_idx = item_idx;
2003 : 0 : fc->tag_set = &mlx5dr_definer_gre_c_ver_set;
2004 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2005 : 0 : fc->bit_mask = __mlx5_mask(header_gre, c_rsvd0_ver);
2006 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gre, c_rsvd0_ver);
2007 : : }
2008 : :
2009 [ # # ]: 0 : if (m->protocol) {
2010 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GRE_PROTOCOL];
2011 : 0 : fc->item_idx = item_idx;
2012 : 0 : fc->tag_set = &mlx5dr_definer_gre_protocol_type_set;
2013 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2014 : 0 : fc->byte_off += MLX5_BYTE_OFF(header_gre, gre_protocol);
2015 : 0 : fc->bit_mask = __mlx5_mask(header_gre, gre_protocol);
2016 : : fc->bit_off = __mlx5_dw_bit_off(header_gre, gre_protocol);
2017 : : }
2018 : :
2019 : : return 0;
2020 : : }
2021 : :
2022 : : static int
2023 : 0 : mlx5dr_definer_conv_item_gre_opt(struct mlx5dr_definer_conv_data *cd,
2024 : : struct rte_flow_item *item,
2025 : : int item_idx)
2026 : : {
2027 : 0 : const struct rte_flow_item_gre_opt *m = item->mask;
2028 : : struct mlx5dr_definer_fc *fc;
2029 : :
2030 [ # # ]: 0 : if (!cd->relaxed) {
2031 : 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, false)];
2032 [ # # ]: 0 : if (!fc->tag_set) {
2033 : 0 : fc->item_idx = item_idx;
2034 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2035 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_protocol_gre_set;
2036 : 0 : DR_CALC_SET(fc, eth_l3, protocol_next_header, false);
2037 : : }
2038 : : }
2039 : :
2040 [ # # ]: 0 : if (!m)
2041 : : return 0;
2042 : :
2043 [ # # ]: 0 : if (m->checksum_rsvd.checksum) {
2044 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GRE_OPT_CHECKSUM];
2045 : 0 : fc->item_idx = item_idx;
2046 : 0 : fc->tag_set = &mlx5dr_definer_gre_opt_checksum_set;
2047 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_1);
2048 : : }
2049 : :
2050 [ # # ]: 0 : if (m->key.key) {
2051 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GRE_OPT_KEY];
2052 : 0 : fc->item_idx = item_idx;
2053 : 0 : fc->tag_set = &mlx5dr_definer_gre_opt_key_set;
2054 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_2);
2055 : : }
2056 : :
2057 [ # # ]: 0 : if (m->sequence.sequence) {
2058 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GRE_OPT_SEQ];
2059 : 0 : fc->item_idx = item_idx;
2060 : 0 : fc->tag_set = &mlx5dr_definer_gre_opt_seq_set;
2061 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_3);
2062 : : }
2063 : :
2064 : : return 0;
2065 : : }
2066 : :
2067 : : static int
2068 : 0 : mlx5dr_definer_conv_item_gre_key(struct mlx5dr_definer_conv_data *cd,
2069 : : struct rte_flow_item *item,
2070 : : int item_idx)
2071 : : {
2072 : 0 : const rte_be32_t *m = item->mask;
2073 : : struct mlx5dr_definer_fc *fc;
2074 : :
2075 [ # # ]: 0 : if (!cd->relaxed) {
2076 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GRE_KEY_PRESENT];
2077 : 0 : fc->item_idx = item_idx;
2078 : 0 : fc->tag_set = &mlx5dr_definer_ones_set;
2079 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2080 : 0 : fc->bit_mask = __mlx5_mask(header_gre, gre_k_present);
2081 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gre, gre_k_present);
2082 : :
2083 : : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, false)];
2084 [ # # ]: 0 : if (!fc->tag_set) {
2085 : 0 : fc->item_idx = item_idx;
2086 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2087 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_protocol_gre_set;
2088 : 0 : DR_CALC_SET(fc, eth_l3, protocol_next_header, false);
2089 : : }
2090 : : }
2091 : :
2092 [ # # ]: 0 : if (!m)
2093 : : return 0;
2094 : :
2095 [ # # ]: 0 : if (*m) {
2096 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GRE_OPT_KEY];
2097 : 0 : fc->item_idx = item_idx;
2098 : 0 : fc->tag_set = &mlx5dr_definer_gre_key_set;
2099 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_2);
2100 : : }
2101 : :
2102 : : return 0;
2103 : : }
2104 : :
2105 : : static int
2106 : 0 : mlx5dr_definer_conv_item_nvgre(struct mlx5dr_definer_conv_data *cd,
2107 : : struct rte_flow_item *item,
2108 : : int item_idx)
2109 : : {
2110 : 0 : const struct rte_flow_item_nvgre *m = item->mask;
2111 : : struct mlx5dr_definer_fc *fc;
2112 : 0 : bool inner = cd->tunnel;
2113 : :
2114 [ # # ]: 0 : if (inner) {
2115 : 0 : DR_LOG(ERR, "Inner gre item not supported");
2116 : 0 : rte_errno = ENOTSUP;
2117 : 0 : return rte_errno;
2118 : : }
2119 : :
2120 [ # # ]: 0 : if (!cd->relaxed) {
2121 : 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
2122 [ # # ]: 0 : if (!fc->tag_set) {
2123 : : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
2124 : 0 : fc->item_idx = item_idx;
2125 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2126 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_protocol_gre_set;
2127 : 0 : DR_CALC_SET(fc, eth_l3, protocol_next_header, inner);
2128 : : }
2129 : :
2130 : : fc = &cd->fc[MLX5DR_DEFINER_FNAME_NVGRE_C_K_S];
2131 : 0 : fc->item_idx = item_idx;
2132 : 0 : fc->tag_set = &mlx5dr_definer_nvgre_def_c_rsvd0_ver_set;
2133 : 0 : fc->tag_mask_set = &mlx5dr_definer_nvgre_def_c_rsvd0_ver_mask_set;
2134 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2135 : 0 : fc->bit_mask = __mlx5_mask(header_gre, c_rsvd0_ver);
2136 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gre, c_rsvd0_ver);
2137 : :
2138 : : fc = &cd->fc[MLX5DR_DEFINER_FNAME_NVGRE_PROTOCOL];
2139 : 0 : fc->item_idx = item_idx;
2140 : 0 : fc->tag_set = &mlx5dr_definer_nvgre_def_protocol_set;
2141 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2142 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2143 : 0 : fc->byte_off += MLX5_BYTE_OFF(header_gre, gre_protocol);
2144 : 0 : fc->bit_mask = __mlx5_mask(header_gre, gre_protocol);
2145 : : fc->bit_off = __mlx5_dw_bit_off(header_gre, gre_protocol);
2146 : : }
2147 : :
2148 [ # # ]: 0 : if (!m)
2149 : : return 0;
2150 : :
2151 [ # # ]: 0 : if (m->c_k_s_rsvd0_ver) {
2152 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_NVGRE_C_K_S];
2153 : 0 : fc->item_idx = item_idx;
2154 : 0 : fc->tag_set = &mlx5dr_definer_nvgre_c_rsvd0_ver_set;
2155 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2156 : 0 : fc->bit_mask = __mlx5_mask(header_gre, c_rsvd0_ver);
2157 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gre, c_rsvd0_ver);
2158 : : }
2159 : :
2160 [ # # ]: 0 : if (m->protocol) {
2161 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_NVGRE_PROTOCOL];
2162 : 0 : fc->item_idx = item_idx;
2163 : 0 : fc->tag_set = &mlx5dr_definer_nvgre_protocol_set;
2164 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2165 : 0 : fc->byte_off += MLX5_BYTE_OFF(header_gre, gre_protocol);
2166 : 0 : fc->bit_mask = __mlx5_mask(header_gre, gre_protocol);
2167 : : fc->bit_off = __mlx5_dw_bit_off(header_gre, gre_protocol);
2168 : : }
2169 : :
2170 [ # # ]: 0 : if (!is_mem_zero(m->tni, 4)) {
2171 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_NVGRE_DW1];
2172 : 0 : fc->item_idx = item_idx;
2173 : 0 : fc->tag_set = &mlx5dr_definer_nvgre_dw1_set;
2174 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_2);
2175 : : }
2176 : : return 0;
2177 : : }
2178 : :
2179 : : static int
2180 : 0 : mlx5dr_definer_conv_item_ptype(struct mlx5dr_definer_conv_data *cd,
2181 : : struct rte_flow_item *item,
2182 : : int item_idx)
2183 : : {
2184 : 0 : const struct rte_flow_item_ptype *m = item->mask;
2185 : : struct mlx5dr_definer_fc *fc;
2186 : :
2187 [ # # ]: 0 : if (!m)
2188 : : return 0;
2189 : :
2190 [ # # ]: 0 : if (!(m->packet_type &
2191 : : (RTE_PTYPE_L2_MASK | RTE_PTYPE_L3_MASK | RTE_PTYPE_L4_MASK | RTE_PTYPE_TUNNEL_MASK |
2192 : : RTE_PTYPE_INNER_L2_MASK | RTE_PTYPE_INNER_L3_MASK | RTE_PTYPE_INNER_L4_MASK))) {
2193 : 0 : rte_errno = ENOTSUP;
2194 : 0 : return rte_errno;
2195 : : }
2196 : :
2197 [ # # ]: 0 : if (m->packet_type & RTE_PTYPE_L2_MASK) {
2198 : 0 : fc = &cd->fc[DR_CALC_FNAME(PTYPE_L2, false)];
2199 : 0 : fc->item_idx = item_idx;
2200 : 0 : fc->tag_set = &mlx5dr_definer_ptype_l2_set;
2201 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2202 : 0 : DR_CALC_SET(fc, eth_l2, first_vlan_qualifier, false);
2203 : : }
2204 : :
2205 [ # # ]: 0 : if (m->packet_type & RTE_PTYPE_INNER_L2_MASK) {
2206 : 0 : fc = &cd->fc[DR_CALC_FNAME(PTYPE_L2, true)];
2207 : 0 : fc->item_idx = item_idx;
2208 : 0 : fc->tag_set = &mlx5dr_definer_ptype_l2_set;
2209 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2210 : 0 : DR_CALC_SET(fc, eth_l2, first_vlan_qualifier, true);
2211 : : }
2212 : :
2213 [ # # ]: 0 : if (m->packet_type & RTE_PTYPE_L3_MASK) {
2214 : 0 : fc = &cd->fc[DR_CALC_FNAME(PTYPE_L3, false)];
2215 : 0 : fc->item_idx = item_idx;
2216 : 0 : fc->tag_set = &mlx5dr_definer_ptype_l3_set;
2217 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2218 : 0 : DR_CALC_SET(fc, eth_l2, l3_type, false);
2219 : : }
2220 : :
2221 [ # # ]: 0 : if (m->packet_type & RTE_PTYPE_INNER_L3_MASK) {
2222 : 0 : fc = &cd->fc[DR_CALC_FNAME(PTYPE_L3, true)];
2223 : 0 : fc->item_idx = item_idx;
2224 : 0 : fc->tag_set = &mlx5dr_definer_ptype_l3_set;
2225 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2226 : 0 : DR_CALC_SET(fc, eth_l2, l3_type, true);
2227 : : }
2228 : :
2229 [ # # ]: 0 : if (m->packet_type & RTE_PTYPE_L4_MASK) {
2230 : : /*
2231 : : * Fragmented IP (Internet Protocol) packet type.
2232 : : * Cannot be combined with Layer 4 Types (TCP/UDP).
2233 : : * The exact value must be specified in the mask.
2234 : : */
2235 [ # # ]: 0 : if ((m->packet_type & RTE_PTYPE_L4_MASK) == RTE_PTYPE_L4_FRAG) {
2236 : 0 : fc = &cd->fc[DR_CALC_FNAME(PTYPE_FRAG, false)];
2237 : 0 : fc->item_idx = item_idx;
2238 : 0 : fc->tag_set = &mlx5dr_definer_ptype_frag_set;
2239 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2240 : 0 : DR_CALC_SET(fc, eth_l2, ip_fragmented, false);
2241 : : } else {
2242 : 0 : fc = &cd->fc[DR_CALC_FNAME(PTYPE_L4, false)];
2243 : 0 : fc->item_idx = item_idx;
2244 : 0 : fc->tag_set = &mlx5dr_definer_ptype_l4_set;
2245 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2246 : 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, false);
2247 : :
2248 : : fc = &cd->fc[DR_CALC_FNAME(PTYPE_L4_EXT, false)];
2249 : 0 : fc->item_idx = item_idx;
2250 : 0 : fc->tag_set = &mlx5dr_definer_ptype_l4_ext_set;
2251 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2252 : 0 : DR_CALC_SET(fc, eth_l2, l4_type, false);
2253 : : }
2254 : : }
2255 : :
2256 [ # # ]: 0 : if (m->packet_type & RTE_PTYPE_INNER_L4_MASK) {
2257 [ # # ]: 0 : if ((m->packet_type & RTE_PTYPE_INNER_L4_MASK) == RTE_PTYPE_INNER_L4_FRAG) {
2258 : 0 : fc = &cd->fc[DR_CALC_FNAME(PTYPE_FRAG, true)];
2259 : 0 : fc->item_idx = item_idx;
2260 : 0 : fc->tag_set = &mlx5dr_definer_ptype_frag_set;
2261 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2262 : 0 : DR_CALC_SET(fc, eth_l2, ip_fragmented, true);
2263 : : } else {
2264 : 0 : fc = &cd->fc[DR_CALC_FNAME(PTYPE_L4, true)];
2265 : 0 : fc->item_idx = item_idx;
2266 : 0 : fc->tag_set = &mlx5dr_definer_ptype_l4_set;
2267 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2268 : 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, true);
2269 : :
2270 : : fc = &cd->fc[DR_CALC_FNAME(PTYPE_L4_EXT, true)];
2271 : 0 : fc->item_idx = item_idx;
2272 : 0 : fc->tag_set = &mlx5dr_definer_ptype_l4_ext_set;
2273 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2274 : 0 : DR_CALC_SET(fc, eth_l2, l4_type, true);
2275 : : }
2276 : : }
2277 : :
2278 [ # # ]: 0 : if (m->packet_type & RTE_PTYPE_TUNNEL_MASK) {
2279 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_PTYPE_TUNNEL];
2280 : 0 : fc->item_idx = item_idx;
2281 : 0 : fc->tag_set = &mlx5dr_definer_ptype_tunnel_set;
2282 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2283 : 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, false);
2284 : : }
2285 : :
2286 : : return 0;
2287 : : }
2288 : :
2289 : : static int
2290 : 0 : mlx5dr_definer_conv_item_integrity(struct mlx5dr_definer_conv_data *cd,
2291 : : struct rte_flow_item *item,
2292 : : int item_idx)
2293 : : {
2294 : 0 : const struct rte_flow_item_integrity *m = item->mask;
2295 : : struct mlx5dr_definer_fc *fc;
2296 : :
2297 [ # # ]: 0 : if (!m)
2298 : : return 0;
2299 : :
2300 [ # # ]: 0 : if (m->packet_ok || m->l2_ok || m->l2_crc_ok || m->l3_len_ok) {
2301 : 0 : rte_errno = ENOTSUP;
2302 : 0 : return rte_errno;
2303 : : }
2304 : :
2305 [ # # ]: 0 : if (m->l3_ok || m->ipv4_csum_ok || m->l4_ok || m->l4_csum_ok) {
2306 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(INTEGRITY, m->level)];
2307 : 0 : fc->item_idx = item_idx;
2308 : 0 : fc->tag_set = &mlx5dr_definer_integrity_set;
2309 : 0 : DR_CALC_SET_HDR(fc, oks1, oks1_bits);
2310 : : }
2311 : :
2312 : : return 0;
2313 : : }
2314 : :
2315 : : static int
2316 : 0 : mlx5dr_definer_conv_item_conntrack(struct mlx5dr_definer_conv_data *cd,
2317 : : struct rte_flow_item *item,
2318 : : int item_idx)
2319 : : {
2320 : 0 : const struct rte_flow_item_conntrack *m = item->mask;
2321 : : struct mlx5dr_definer_fc *fc;
2322 : : int reg;
2323 : :
2324 [ # # ]: 0 : if (!m)
2325 : : return 0;
2326 : :
2327 : 0 : reg = flow_hw_get_reg_id_from_ctx(cd->ctx,
2328 : : RTE_FLOW_ITEM_TYPE_CONNTRACK,
2329 : : cd->table_type, -1);
2330 [ # # ]: 0 : if (reg <= 0) {
2331 : 0 : DR_LOG(ERR, "Invalid register for item conntrack");
2332 : 0 : rte_errno = EINVAL;
2333 : 0 : return rte_errno;
2334 : : }
2335 : :
2336 : 0 : fc = mlx5dr_definer_get_register_fc(cd, reg);
2337 [ # # ]: 0 : if (!fc)
2338 : 0 : return rte_errno;
2339 : :
2340 : 0 : fc->item_idx = item_idx;
2341 : 0 : fc->tag_mask_set = &mlx5dr_definer_conntrack_mask;
2342 : 0 : fc->tag_set = &mlx5dr_definer_conntrack_tag;
2343 : :
2344 : 0 : return 0;
2345 : : }
2346 : :
2347 : : static int
2348 : 0 : mlx5dr_definer_conv_item_icmp(struct mlx5dr_definer_conv_data *cd,
2349 : : struct rte_flow_item *item,
2350 : : int item_idx)
2351 : : {
2352 : 0 : const struct rte_flow_item_icmp *m = item->mask;
2353 : : struct mlx5dr_definer_fc *fc;
2354 : 0 : bool inner = cd->tunnel;
2355 : :
2356 : : /* Overwrite match on L4 type ICMP */
2357 [ # # ]: 0 : if (!cd->relaxed) {
2358 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
2359 : 0 : fc->item_idx = item_idx;
2360 : 0 : fc->tag_set = &mlx5dr_definer_icmp_protocol_set;
2361 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2362 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l4_type, inner);
2363 : : }
2364 : :
2365 [ # # ]: 0 : if (!m)
2366 : : return 0;
2367 : :
2368 [ # # # # : 0 : if (m->hdr.icmp_type || m->hdr.icmp_code || m->hdr.icmp_cksum) {
# # ]
2369 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_ICMP_DW1];
2370 : 0 : fc->item_idx = item_idx;
2371 : 0 : fc->tag_set = &mlx5dr_definer_icmp_dw1_set;
2372 : 0 : DR_CALC_SET_HDR(fc, tcp_icmp, icmp_dw1);
2373 : : }
2374 : :
2375 [ # # # # ]: 0 : if (m->hdr.icmp_ident || m->hdr.icmp_seq_nb) {
2376 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_ICMP_DW2];
2377 : 0 : fc->item_idx = item_idx;
2378 : 0 : fc->tag_set = &mlx5dr_definer_icmp_dw2_set;
2379 : 0 : DR_CALC_SET_HDR(fc, tcp_icmp, icmp_dw2);
2380 : : }
2381 : :
2382 : : return 0;
2383 : : }
2384 : :
2385 : : static int
2386 : 0 : mlx5dr_definer_conv_item_icmp6(struct mlx5dr_definer_conv_data *cd,
2387 : : struct rte_flow_item *item,
2388 : : int item_idx)
2389 : : {
2390 : 0 : const struct rte_flow_item_icmp6 *m = item->mask;
2391 : : struct mlx5dr_definer_fc *fc;
2392 : 0 : bool inner = cd->tunnel;
2393 : :
2394 : : /* Overwrite match on L4 type ICMP6 */
2395 [ # # ]: 0 : if (!cd->relaxed) {
2396 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
2397 : 0 : fc->item_idx = item_idx;
2398 : 0 : fc->tag_set = &mlx5dr_definer_icmp_protocol_set;
2399 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2400 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l4_type, inner);
2401 : : }
2402 : :
2403 [ # # ]: 0 : if (!m)
2404 : : return 0;
2405 : :
2406 [ # # # # ]: 0 : if (m->type || m->code || m->checksum) {
2407 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_ICMP_DW1];
2408 : 0 : fc->item_idx = item_idx;
2409 : 0 : fc->tag_set = &mlx5dr_definer_icmp6_dw1_set;
2410 : 0 : DR_CALC_SET_HDR(fc, tcp_icmp, icmp_dw1);
2411 : : }
2412 : :
2413 : : return 0;
2414 : : }
2415 : :
2416 : : static int
2417 : 0 : mlx5dr_definer_conv_item_icmp6_echo(struct mlx5dr_definer_conv_data *cd,
2418 : : struct rte_flow_item *item,
2419 : : int item_idx)
2420 : : {
2421 : 0 : const struct rte_flow_item_icmp6_echo *m = item->mask;
2422 : : struct mlx5dr_definer_fc *fc;
2423 : 0 : bool inner = cd->tunnel;
2424 : :
2425 [ # # ]: 0 : if (!cd->relaxed) {
2426 : : /* Overwrite match on L4 type ICMP6 */
2427 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
2428 : 0 : fc->item_idx = item_idx;
2429 : 0 : fc->tag_set = &mlx5dr_definer_icmp_protocol_set;
2430 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2431 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l4_type, inner);
2432 : :
2433 : : /* Set fixed type and code for icmp6 echo request/reply */
2434 : : fc = &cd->fc[MLX5DR_DEFINER_FNAME_ICMP_DW1];
2435 : 0 : fc->item_idx = item_idx;
2436 : 0 : fc->tag_mask_set = &mlx5dr_definer_icmp6_echo_dw1_mask_set;
2437 [ # # ]: 0 : if (item->type == RTE_FLOW_ITEM_TYPE_ICMP6_ECHO_REQUEST)
2438 : 0 : fc->tag_set = &mlx5dr_definer_icmp6_echo_request_dw1_set;
2439 : : else /* RTE_FLOW_ITEM_TYPE_ICMP6_ECHO_REPLY */
2440 : 0 : fc->tag_set = &mlx5dr_definer_icmp6_echo_reply_dw1_set;
2441 : 0 : DR_CALC_SET_HDR(fc, tcp_icmp, icmp_dw1);
2442 : : }
2443 : :
2444 [ # # ]: 0 : if (!m)
2445 : : return 0;
2446 : :
2447 : : /* Set identifier & sequence into icmp_dw2 */
2448 [ # # # # ]: 0 : if (m->hdr.identifier || m->hdr.sequence) {
2449 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_ICMP_DW2];
2450 : 0 : fc->item_idx = item_idx;
2451 : 0 : fc->tag_set = &mlx5dr_definer_icmp6_echo_dw2_set;
2452 : 0 : DR_CALC_SET_HDR(fc, tcp_icmp, icmp_dw2);
2453 : : }
2454 : :
2455 : : return 0;
2456 : : }
2457 : :
2458 : : static int
2459 : 0 : mlx5dr_definer_conv_item_meter_color(struct mlx5dr_definer_conv_data *cd,
2460 : : struct rte_flow_item *item,
2461 : : int item_idx)
2462 : : {
2463 : 0 : const struct rte_flow_item_meter_color *m = item->mask;
2464 : : struct mlx5dr_definer_fc *fc;
2465 : : int reg;
2466 : :
2467 [ # # ]: 0 : if (!m)
2468 : : return 0;
2469 : :
2470 : 0 : reg = flow_hw_get_reg_id_from_ctx(cd->ctx,
2471 : : RTE_FLOW_ITEM_TYPE_METER_COLOR,
2472 : : cd->table_type, 0);
2473 : : MLX5_ASSERT(reg > 0);
2474 : :
2475 : 0 : fc = mlx5dr_definer_get_register_fc(cd, reg);
2476 [ # # ]: 0 : if (!fc)
2477 : 0 : return rte_errno;
2478 : :
2479 : 0 : fc->item_idx = item_idx;
2480 : 0 : fc->tag_set = &mlx5dr_definer_meter_color_set;
2481 : 0 : return 0;
2482 : : }
2483 : :
2484 : : static struct mlx5dr_definer_fc *
2485 : 0 : mlx5dr_definer_get_flex_parser_fc(struct mlx5dr_definer_conv_data *cd,
2486 : : uint32_t byte_off,
2487 : : int item_idx)
2488 : : {
2489 : : uint32_t byte_off_fp7 = MLX5_BYTE_OFF(definer_hl, flex_parser.flex_parser_7);
2490 : : uint32_t byte_off_fp0 = MLX5_BYTE_OFF(definer_hl, flex_parser.flex_parser_0);
2491 : : enum mlx5dr_definer_fname fname = MLX5DR_DEFINER_FNAME_FLEX_PARSER_0;
2492 : : struct mlx5dr_definer_fc *fc;
2493 : : uint32_t idx;
2494 : :
2495 [ # # ]: 0 : if (byte_off < byte_off_fp7 || byte_off > byte_off_fp0) {
2496 : 0 : rte_errno = EINVAL;
2497 : 0 : return NULL;
2498 : : }
2499 : :
2500 : : /* To match on ESP we must match on ip_protocol and optionally on l4_dport */
2501 [ # # ]: 0 : if (!cd->relaxed) {
2502 : : bool over_udp;
2503 : :
2504 : 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, false)];
2505 : 0 : over_udp = fc->tag_set == &mlx5dr_definer_udp_protocol_set;
2506 : :
2507 [ # # ]: 0 : if (over_udp) {
2508 : : fc = &cd->fc[DR_CALC_FNAME(L4_DPORT, false)];
2509 [ # # ]: 0 : if (!fc->tag_set) {
2510 : 0 : fc->item_idx = item_idx;
2511 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2512 : 0 : fc->tag_set = &mlx5dr_definer_ipsec_udp_port_set;
2513 : 0 : DR_CALC_SET(fc, eth_l4, destination_port, false);
2514 : : }
2515 : : } else {
2516 : : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, false)];
2517 [ # # ]: 0 : if (!fc->tag_set) {
2518 : 0 : fc->item_idx = item_idx;
2519 : 0 : fc->tag_set = &mlx5dr_definer_ipsec_protocol_set;
2520 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2521 : 0 : DR_CALC_SET(fc, eth_l3, protocol_next_header, false);
2522 : : }
2523 : : }
2524 : : }
2525 : :
2526 : 0 : idx = (byte_off_fp0 - byte_off) / (sizeof(uint32_t));
2527 : 0 : fname += (enum mlx5dr_definer_fname)idx;
2528 : 0 : fc = &cd->fc[fname];
2529 : 0 : fc->byte_off = byte_off;
2530 : 0 : fc->bit_mask = UINT32_MAX;
2531 : 0 : return fc;
2532 : : }
2533 : :
2534 : : static int
2535 : 0 : mlx5dr_definer_conv_item_ipv6_routing_ext(struct mlx5dr_definer_conv_data *cd,
2536 : : struct rte_flow_item *item,
2537 : : int item_idx)
2538 : : {
2539 : 0 : const struct rte_flow_item_ipv6_routing_ext *m = item->mask;
2540 : : struct mlx5dr_definer_fc *fc;
2541 : 0 : bool inner = cd->tunnel;
2542 : : uint32_t byte_off;
2543 : :
2544 [ # # ]: 0 : if (!cd->relaxed) {
2545 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_VERSION, inner)];
2546 : 0 : fc->item_idx = item_idx;
2547 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_version_set;
2548 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2549 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l3_type, inner);
2550 : :
2551 : : /* Overwrite - Unset ethertype if present */
2552 [ # # # # ]: 0 : memset(&cd->fc[DR_CALC_FNAME(ETH_TYPE, inner)], 0, sizeof(*fc));
2553 : :
2554 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
2555 [ # # ]: 0 : if (!fc->tag_set) {
2556 : 0 : fc->item_idx = item_idx;
2557 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_routing_hdr_set;
2558 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2559 : 0 : fc->not_overwrite = 1;
2560 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, protocol_next_header, inner);
2561 : : }
2562 : : } else {
2563 : 0 : rte_errno = ENOTSUP;
2564 : 0 : return rte_errno;
2565 : : }
2566 : :
2567 [ # # ]: 0 : if (!m)
2568 : : return 0;
2569 : :
2570 [ # # # # ]: 0 : if (m->hdr.hdr_len || m->hdr.flags) {
2571 : 0 : rte_errno = ENOTSUP;
2572 : 0 : return rte_errno;
2573 : : }
2574 : :
2575 [ # # # # ]: 0 : if (m->hdr.next_hdr || m->hdr.type || m->hdr.segments_left) {
2576 : 0 : byte_off = flow_hw_get_srh_flex_parser_byte_off_from_ctx(cd->ctx);
2577 : 0 : fc = mlx5dr_definer_get_flex_parser_fc(cd, byte_off, item_idx);
2578 [ # # ]: 0 : if (!fc)
2579 : 0 : return rte_errno;
2580 : :
2581 : 0 : fc->item_idx = item_idx;
2582 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_routing_ext_set;
2583 : : }
2584 : : return 0;
2585 : : }
2586 : :
2587 : : static int
2588 : 0 : mlx5dr_definer_conv_item_ipv6_frag_ext(struct mlx5dr_definer_conv_data *cd,
2589 : : struct rte_flow_item *item,
2590 : : int item_idx)
2591 : : {
2592 : 0 : const struct rte_flow_item_ipv6_frag_ext *m = item->mask;
2593 : : struct mlx5dr_definer_fc *fc;
2594 : 0 : bool inner = cd->tunnel;
2595 : :
2596 [ # # ]: 0 : if (!cd->relaxed) {
2597 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_VERSION, inner)];
2598 : 0 : fc->item_idx = item_idx;
2599 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_version_set;
2600 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2601 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l3_type, inner);
2602 : :
2603 : : /* Overwrite - Unset ethertype if present */
2604 [ # # # # ]: 0 : memset(&cd->fc[DR_CALC_FNAME(ETH_TYPE, inner)], 0, sizeof(*fc));
2605 : :
2606 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_FRAG, inner)];
2607 [ # # ]: 0 : if (!fc->tag_set) {
2608 : 0 : fc->item_idx = item_idx;
2609 : 0 : fc->tag_set = &mlx5dr_definer_ones_set;
2610 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2611 [ # # ]: 0 : DR_CALC_SET(fc, eth_l4, ip_fragmented, inner);
2612 : : }
2613 : : }
2614 : :
2615 [ # # ]: 0 : if (!m)
2616 : : return 0;
2617 : :
2618 [ # # # # : 0 : if (m->hdr.frag_data || m->hdr.id || m->hdr.reserved) {
# # ]
2619 : 0 : rte_errno = ENOTSUP;
2620 : 0 : return rte_errno;
2621 : : }
2622 : :
2623 [ # # ]: 0 : if (m->hdr.next_header) {
2624 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
2625 : 0 : fc->item_idx = item_idx;
2626 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_frag_proto_set;
2627 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, protocol_next_header, inner);
2628 : : }
2629 : : return 0;
2630 : : }
2631 : :
2632 : : static int
2633 : 0 : mlx5dr_definer_conv_item_random(struct mlx5dr_definer_conv_data *cd,
2634 : : struct rte_flow_item *item,
2635 : : int item_idx)
2636 : : {
2637 : 0 : const struct rte_flow_item_random *m = item->mask;
2638 : 0 : const struct rte_flow_item_random *l = item->last;
2639 : : struct mlx5dr_definer_fc *fc;
2640 : :
2641 [ # # ]: 0 : if (!m)
2642 : : return 0;
2643 : :
2644 [ # # ]: 0 : if (m->value != (m->value & UINT16_MAX)) {
2645 : 0 : DR_LOG(ERR, "Random value is 16 bits only");
2646 : 0 : rte_errno = EINVAL;
2647 : 0 : return rte_errno;
2648 : : }
2649 : :
2650 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_RANDOM_NUM];
2651 : 0 : fc->item_idx = item_idx;
2652 : 0 : fc->tag_set = &mlx5dr_definer_random_number_set;
2653 [ # # # # ]: 0 : fc->is_range = l && l->value;
2654 : 0 : DR_CALC_SET_HDR(fc, random_number, random_number);
2655 : :
2656 : 0 : return 0;
2657 : : }
2658 : :
2659 : : static uint32_t
2660 : 0 : mlx5dr_definer_get_ecpri_parser_byte_off_from_ctx(void *dr_ctx, uint32_t *byte_off)
2661 : : {
2662 : : uint32_t base_off = MLX5_BYTE_OFF(definer_hl, flex_parser.flex_parser_0);
2663 : : struct mlx5_ecpri_parser_profile *ecp;
2664 : : uint32_t i;
2665 : :
2666 : 0 : ecp = flow_hw_get_ecpri_parser_profile(dr_ctx);
2667 [ # # ]: 0 : if (!ecp)
2668 : : return UINT32_MAX;
2669 [ # # ]: 0 : for (i = 0; i < ecp->num; i++)
2670 : 0 : byte_off[i] = base_off - ecp->ids[i] * sizeof(uint32_t);
2671 : : return i;
2672 : : }
2673 : :
2674 : : static int
2675 : 0 : mlx5dr_definer_conv_item_ecpri(struct mlx5dr_definer_conv_data *cd,
2676 : : struct rte_flow_item *item,
2677 : : int item_idx)
2678 : : {
2679 : : const struct rte_flow_item_ecpri *m;
2680 : 0 : uint32_t i, mask, byte_off[8] = {0};
2681 : : struct mlx5dr_definer_fc *fc;
2682 : : uint32_t num_dws;
2683 : :
2684 : 0 : num_dws = mlx5dr_definer_get_ecpri_parser_byte_off_from_ctx(cd->ctx, byte_off);
2685 [ # # ]: 0 : if (num_dws == UINT32_MAX) {
2686 : 0 : DR_LOG(ERR, "failed to get eCPRI samples %d", -rte_errno);
2687 : 0 : return rte_errno;
2688 : : }
2689 : :
2690 : 0 : m = item->mask;
2691 [ # # ]: 0 : if (!m)
2692 : : return 0;
2693 : :
2694 [ # # ]: 0 : for (i = 0; i < num_dws; i++) {
2695 [ # # ]: 0 : mask = i == 0 ? m->hdr.common.u32 : m->hdr.dummy[i - 1];
2696 [ # # ]: 0 : if (!mask)
2697 : 0 : continue;
2698 : : mask = htobe32(mask);
2699 : 0 : fc = mlx5dr_definer_get_flex_parser_fc(cd, byte_off[i], item_idx);
2700 [ # # ]: 0 : if (!fc)
2701 : 0 : return rte_errno;
2702 : :
2703 : 0 : fc->item_idx = item_idx;
2704 [ # # ]: 0 : fc->tag_set = i == 0 ? &mlx5dr_definer_ecpri_common_set :
2705 : : &mlx5dr_definer_ecpri_body_set;
2706 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2707 : 0 : fc->bit_mask = mask;
2708 : : }
2709 : : return 0;
2710 : : }
2711 : :
2712 : : static int
2713 : 0 : mlx5dr_definer_conv_item_geneve(struct mlx5dr_definer_conv_data *cd,
2714 : : struct rte_flow_item *item,
2715 : : int item_idx)
2716 : : {
2717 : 0 : const struct rte_flow_item_geneve *m = item->mask;
2718 : : struct mlx5dr_definer_fc *fc;
2719 : 0 : bool inner = cd->tunnel;
2720 : :
2721 [ # # ]: 0 : if (inner) {
2722 : 0 : DR_LOG(ERR, "Inner GENEVE item not supported");
2723 : 0 : rte_errno = ENOTSUP;
2724 : 0 : return rte_errno;
2725 : : }
2726 : :
2727 : : /* In order to match on Geneve we must match on ip_protocol and l4_dport */
2728 [ # # ]: 0 : if (!cd->relaxed) {
2729 : 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
2730 [ # # ]: 0 : if (!fc->tag_set) {
2731 : 0 : fc->item_idx = item_idx;
2732 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2733 : 0 : fc->tag_set = &mlx5dr_definer_udp_protocol_set;
2734 : 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, inner);
2735 : : }
2736 : :
2737 : 0 : fc = &cd->fc[DR_CALC_FNAME(L4_DPORT, inner)];
2738 [ # # ]: 0 : if (!fc->tag_set) {
2739 : 0 : fc->item_idx = item_idx;
2740 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2741 : 0 : fc->tag_set = &mlx5dr_definer_geneve_udp_port_set;
2742 : 0 : DR_CALC_SET(fc, eth_l4, destination_port, inner);
2743 : : }
2744 : : }
2745 : :
2746 [ # # ]: 0 : if (!m)
2747 : : return 0;
2748 : :
2749 [ # # ]: 0 : if (m->rsvd1) {
2750 : 0 : rte_errno = ENOTSUP;
2751 : 0 : return rte_errno;
2752 : : }
2753 : :
2754 [ # # ]: 0 : if (m->ver_opt_len_o_c_rsvd0) {
2755 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GENEVE_CTRL];
2756 : 0 : fc->item_idx = item_idx;
2757 : 0 : fc->tag_set = &mlx5dr_definer_geneve_ctrl_set;
2758 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2759 : 0 : fc->bit_mask = __mlx5_mask(header_geneve, ver_opt_len_o_c_rsvd);
2760 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_geneve, ver_opt_len_o_c_rsvd);
2761 : : }
2762 : :
2763 [ # # ]: 0 : if (m->protocol) {
2764 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GENEVE_PROTO];
2765 : 0 : fc->item_idx = item_idx;
2766 : 0 : fc->tag_set = &mlx5dr_definer_geneve_protocol_set;
2767 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2768 : 0 : fc->byte_off += MLX5_BYTE_OFF(header_geneve, protocol_type);
2769 : 0 : fc->bit_mask = __mlx5_mask(header_geneve, protocol_type);
2770 : : fc->bit_off = __mlx5_dw_bit_off(header_geneve, protocol_type);
2771 : : }
2772 : :
2773 [ # # ]: 0 : if (!is_mem_zero(m->vni, 3)) {
2774 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GENEVE_VNI];
2775 : 0 : fc->item_idx = item_idx;
2776 : 0 : fc->tag_set = &mlx5dr_definer_geneve_vni_set;
2777 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_1);
2778 : 0 : fc->bit_mask = __mlx5_mask(header_geneve, vni);
2779 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_geneve, vni);
2780 : : }
2781 : :
2782 : : return 0;
2783 : : }
2784 : :
2785 : : static int
2786 : 0 : mlx5dr_definer_conv_item_geneve_opt(struct mlx5dr_definer_conv_data *cd,
2787 : : struct rte_flow_item *item,
2788 : : int item_idx)
2789 : : {
2790 : 0 : const struct rte_flow_item_geneve_opt *m = item->mask;
2791 : 0 : const struct rte_flow_item_geneve_opt *v = item->spec;
2792 : : struct mlx5_hl_data *hl_ok_bit, *hl_dws;
2793 : : struct mlx5dr_definer_fc *fc;
2794 : : uint8_t num_of_dws, i;
2795 : : bool ok_bit_on_class;
2796 : : int ret;
2797 : :
2798 [ # # # # : 0 : if (!m || !(m->option_class || m->option_type || m->data))
# # ]
2799 : : return 0;
2800 : :
2801 [ # # # # ]: 0 : if (!v || m->option_type != 0xff) {
2802 : 0 : DR_LOG(ERR, "Cannot match geneve opt without valid opt type");
2803 : 0 : goto out_not_supp;
2804 : : }
2805 : :
2806 : 0 : ret = mlx5_get_geneve_hl_data(cd->ctx,
2807 : 0 : v->option_type,
2808 : 0 : v->option_class,
2809 : : &hl_ok_bit,
2810 : : &num_of_dws,
2811 : : &hl_dws,
2812 : : &ok_bit_on_class);
2813 [ # # ]: 0 : if (ret) {
2814 : 0 : DR_LOG(ERR, "Geneve opt type and class %d not supported", v->option_type);
2815 : 0 : goto out_not_supp;
2816 : : }
2817 : :
2818 [ # # # # ]: 0 : if (ok_bit_on_class && m->option_class != RTE_BE16(UINT16_MAX)) {
2819 : 0 : DR_LOG(ERR, "Geneve option class has invalid mask");
2820 : 0 : goto out_not_supp;
2821 : : }
2822 : :
2823 [ # # # # ]: 0 : if (!ok_bit_on_class && m->option_class) {
2824 : : /* DW0 is used, we will match type, class */
2825 [ # # # # ]: 0 : if (!num_of_dws || hl_dws[0].dw_mask != UINT32_MAX) {
2826 : 0 : DR_LOG(ERR, "Geneve opt type %d DW0 not supported", v->option_type);
2827 : 0 : goto out_not_supp;
2828 : : }
2829 : :
2830 [ # # ]: 0 : if (MLX5DR_DEFINER_FNAME_GENEVE_OPT_DW_0 + cd->geneve_opt_data_idx >
2831 : : MLX5DR_DEFINER_FNAME_GENEVE_OPT_DW_7) {
2832 : 0 : DR_LOG(ERR, "Max match geneve opt DWs reached");
2833 : 0 : goto out_not_supp;
2834 : : }
2835 : :
2836 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GENEVE_OPT_DW_0 + cd->geneve_opt_data_idx++];
2837 : 0 : fc->item_idx = item_idx;
2838 : 0 : fc->tag_set = &mlx5dr_definer_geneve_opt_ctrl_set;
2839 : 0 : fc->byte_off = hl_dws[0].dw_offset * DW_SIZE;
2840 : 0 : fc->bit_mask = UINT32_MAX;
2841 : : } else {
2842 : : /* DW0 is not used, we must verify geneve opt type exists in packet */
2843 [ # # ]: 0 : if (!hl_ok_bit->dw_mask) {
2844 : 0 : DR_LOG(ERR, "Geneve opt OK bits not supported");
2845 : 0 : goto out_not_supp;
2846 : : }
2847 : :
2848 [ # # ]: 0 : if (MLX5DR_DEFINER_FNAME_GENEVE_OPT_OK_0 + cd->geneve_opt_ok_idx >
2849 : : MLX5DR_DEFINER_FNAME_GENEVE_OPT_OK_7) {
2850 : 0 : DR_LOG(ERR, "Max match geneve opt reached");
2851 : 0 : goto out_not_supp;
2852 : : }
2853 : :
2854 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GENEVE_OPT_OK_0 + cd->geneve_opt_ok_idx++];
2855 : 0 : fc->item_idx = item_idx;
2856 : 0 : fc->tag_set = &mlx5dr_definer_ones_set;
2857 : 0 : fc->byte_off = hl_ok_bit->dw_offset * DW_SIZE +
2858 : 0 : rte_clz32(hl_ok_bit->dw_mask) / 8;
2859 : 0 : fc->bit_off = rte_ctz32(hl_ok_bit->dw_mask);
2860 : 0 : fc->bit_mask = 0x1;
2861 : : }
2862 : :
2863 [ # # ]: 0 : for (i = 1; i < num_of_dws; i++) {
2864 : : /* Process each valid geneve option data DW1..N */
2865 [ # # ]: 0 : if (!m->data[i - 1])
2866 : 0 : continue;
2867 : :
2868 [ # # ]: 0 : if (hl_dws[i].dw_mask != UINT32_MAX) {
2869 : 0 : DR_LOG(ERR, "Matching Geneve opt data[%d] not supported", i - 1);
2870 : 0 : goto out_not_supp;
2871 : : }
2872 : :
2873 [ # # ]: 0 : if (MLX5DR_DEFINER_FNAME_GENEVE_OPT_DW_0 + cd->geneve_opt_data_idx >
2874 : : MLX5DR_DEFINER_FNAME_GENEVE_OPT_DW_7) {
2875 : 0 : DR_LOG(ERR, "Max match geneve options DWs reached");
2876 : 0 : goto out_not_supp;
2877 : : }
2878 : :
2879 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GENEVE_OPT_DW_0 + cd->geneve_opt_data_idx++];
2880 : 0 : fc->item_idx = item_idx;
2881 : 0 : fc->tag_set = &mlx5dr_definer_geneve_opt_data_set;
2882 : 0 : fc->byte_off = hl_dws[i].dw_offset * DW_SIZE;
2883 : 0 : fc->bit_mask = m->data[i - 1];
2884 : : /* Use extra_data for data[] set offset */
2885 : 0 : fc->extra_data = i - 1;
2886 : : }
2887 : :
2888 : : return 0;
2889 : :
2890 : 0 : out_not_supp:
2891 : 0 : rte_errno = ENOTSUP;
2892 : 0 : return rte_errno;
2893 : : }
2894 : :
2895 : : static int
2896 : 0 : mlx5dr_definer_mt_set_fc(struct mlx5dr_match_template *mt,
2897 : : struct mlx5dr_definer_fc *fc,
2898 : : uint8_t *hl)
2899 : : {
2900 : : uint32_t fc_sz = 0, fcr_sz = 0;
2901 : : int i;
2902 : :
2903 [ # # ]: 0 : for (i = 0; i < MLX5DR_DEFINER_FNAME_MAX; i++)
2904 [ # # ]: 0 : if (fc[i].tag_set)
2905 [ # # ]: 0 : fc[i].is_range ? fcr_sz++ : fc_sz++;
2906 : :
2907 : 0 : mt->fc = simple_calloc(fc_sz + fcr_sz, sizeof(*mt->fc));
2908 [ # # ]: 0 : if (!mt->fc) {
2909 : 0 : rte_errno = ENOMEM;
2910 : 0 : return rte_errno;
2911 : : }
2912 : :
2913 : 0 : mt->fcr = mt->fc + fc_sz;
2914 : :
2915 [ # # ]: 0 : for (i = 0; i < MLX5DR_DEFINER_FNAME_MAX; i++) {
2916 [ # # ]: 0 : if (!fc[i].tag_set)
2917 : 0 : continue;
2918 : :
2919 : 0 : fc[i].fname = i;
2920 : :
2921 [ # # ]: 0 : if (fc[i].is_range) {
2922 : 0 : memcpy(&mt->fcr[mt->fcr_sz++], &fc[i], sizeof(*mt->fcr));
2923 : : } else {
2924 [ # # ]: 0 : memcpy(&mt->fc[mt->fc_sz++], &fc[i], sizeof(*mt->fc));
2925 [ # # # # : 0 : DR_SET(hl, -1, fc[i].byte_off, fc[i].bit_off, fc[i].bit_mask);
# # # # ]
2926 : : }
2927 : : }
2928 : :
2929 : : return 0;
2930 : : }
2931 : :
2932 : : static int
2933 : 0 : mlx5dr_definer_check_item_range_supp(struct rte_flow_item *item)
2934 : : {
2935 [ # # ]: 0 : if (!item->last)
2936 : : return 0;
2937 : :
2938 [ # # ]: 0 : switch ((int)item->type) {
2939 : : case RTE_FLOW_ITEM_TYPE_IPV4:
2940 : : case RTE_FLOW_ITEM_TYPE_IPV6:
2941 : : case RTE_FLOW_ITEM_TYPE_UDP:
2942 : : case RTE_FLOW_ITEM_TYPE_TCP:
2943 : : case RTE_FLOW_ITEM_TYPE_TAG:
2944 : : case RTE_FLOW_ITEM_TYPE_META:
2945 : : case MLX5_RTE_FLOW_ITEM_TYPE_TAG:
2946 : : case RTE_FLOW_ITEM_TYPE_RANDOM:
2947 : : return 0;
2948 : 0 : default:
2949 : 0 : DR_LOG(ERR, "Range not supported over item type %d", item->type);
2950 : 0 : rte_errno = ENOTSUP;
2951 : 0 : return rte_errno;
2952 : : }
2953 : : }
2954 : :
2955 : : static int
2956 : 0 : mlx5dr_definer_conv_item_esp(struct mlx5dr_definer_conv_data *cd,
2957 : : struct rte_flow_item *item,
2958 : : int item_idx)
2959 : : {
2960 : 0 : const struct rte_flow_item_esp *m = item->mask;
2961 : : struct mlx5dr_definer_fc *fc;
2962 : :
2963 : : /* To match on ESP we must match on ip_protocol and optionally on l4_dport */
2964 [ # # ]: 0 : if (!cd->relaxed) {
2965 : : bool over_udp;
2966 : :
2967 : 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, false)];
2968 : 0 : over_udp = fc->tag_set == &mlx5dr_definer_udp_protocol_set;
2969 : :
2970 [ # # ]: 0 : if (over_udp) {
2971 : : fc = &cd->fc[DR_CALC_FNAME(L4_DPORT, false)];
2972 [ # # ]: 0 : if (!fc->tag_set) {
2973 : 0 : fc->item_idx = item_idx;
2974 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2975 : 0 : fc->tag_set = &mlx5dr_definer_ipsec_udp_port_set;
2976 : 0 : DR_CALC_SET(fc, eth_l4, destination_port, false);
2977 : : }
2978 : : } else {
2979 : : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, false)];
2980 [ # # ]: 0 : if (!fc->tag_set) {
2981 : 0 : fc->item_idx = item_idx;
2982 : 0 : fc->tag_set = &mlx5dr_definer_ipsec_protocol_set;
2983 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2984 : 0 : DR_CALC_SET(fc, eth_l3, protocol_next_header, false);
2985 : : }
2986 : : }
2987 : : }
2988 : :
2989 [ # # ]: 0 : if (!m)
2990 : : return 0;
2991 [ # # ]: 0 : if (m->hdr.spi) {
2992 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_ESP_SPI];
2993 : 0 : fc->item_idx = item_idx;
2994 : 0 : fc->tag_set = &mlx5dr_definer_ipsec_spi_set;
2995 : 0 : DR_CALC_SET_HDR(fc, ipsec, spi);
2996 : : }
2997 [ # # ]: 0 : if (m->hdr.seq) {
2998 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_ESP_SEQUENCE_NUMBER];
2999 : 0 : fc->item_idx = item_idx;
3000 : 0 : fc->tag_set = &mlx5dr_definer_ipsec_sequence_number_set;
3001 : 0 : DR_CALC_SET_HDR(fc, ipsec, sequence_number);
3002 : : }
3003 : : return 0;
3004 : : }
3005 : :
3006 : : static void mlx5dr_definer_set_conv_tunnel(enum rte_flow_item_type cur_type,
3007 : : uint64_t item_flags,
3008 : : struct mlx5dr_definer_conv_data *cd)
3009 : : {
3010 : : /* Already tunnel nothing to change */
3011 [ # # ]: 0 : if (cd->tunnel)
3012 : : return;
3013 : :
3014 : : /* We can have more than one MPLS label at each level (inner/outer), so
3015 : : * consider tunnel only when it is already under tunnel or if we moved to the
3016 : : * second MPLS level.
3017 : : */
3018 [ # # ]: 0 : if (cur_type != RTE_FLOW_ITEM_TYPE_MPLS)
3019 : 0 : cd->tunnel = !!(item_flags & MLX5_FLOW_LAYER_TUNNEL);
3020 : : else
3021 : 0 : cd->tunnel = !!(item_flags & DR_FLOW_LAYER_TUNNEL_NO_MPLS);
3022 : : }
3023 : :
3024 : : static int
3025 : 0 : mlx5dr_definer_conv_item_flex_parser(struct mlx5dr_definer_conv_data *cd,
3026 : : struct rte_flow_item *item,
3027 : : int item_idx)
3028 : : {
3029 : : uint32_t base_off = MLX5_BYTE_OFF(definer_hl, flex_parser.flex_parser_0);
3030 : : const struct rte_flow_item_flex *v, *m;
3031 : : enum mlx5dr_definer_fname fname;
3032 : : struct mlx5dr_definer_fc *fc;
3033 : : uint32_t i, mask, byte_off;
3034 : 0 : bool is_inner = cd->tunnel;
3035 : : int ret;
3036 : :
3037 : 0 : m = item->mask;
3038 : 0 : v = item->spec;
3039 : 0 : mask = 0;
3040 [ # # ]: 0 : for (i = 0; i < MLX5_GRAPH_NODE_SAMPLE_NUM; i++) {
3041 : 0 : byte_off = base_off - i * sizeof(uint32_t);
3042 : 0 : ret = mlx5_flex_get_parser_value_per_byte_off(m, v->handle, byte_off,
3043 : : is_inner, &mask);
3044 [ # # ]: 0 : if (ret == -1) {
3045 : 0 : rte_errno = EINVAL;
3046 : 0 : return rte_errno;
3047 : : }
3048 : :
3049 [ # # ]: 0 : if (!mask)
3050 : 0 : continue;
3051 : :
3052 : : fname = MLX5DR_DEFINER_FNAME_FLEX_PARSER_0;
3053 : 0 : fname += (enum mlx5dr_definer_fname)i;
3054 : 0 : fc = &cd->fc[fname];
3055 : 0 : fc->byte_off = byte_off;
3056 : 0 : fc->item_idx = item_idx;
3057 [ # # ]: 0 : fc->tag_set = cd->tunnel ? &mlx5dr_definer_flex_parser_inner_set :
3058 : : &mlx5dr_definer_flex_parser_outer_set;
3059 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
3060 : 0 : fc->bit_mask = mask;
3061 : : }
3062 : : return 0;
3063 : : }
3064 : :
3065 : : static int
3066 : 0 : mlx5dr_definer_conv_item_ib_l4(struct mlx5dr_definer_conv_data *cd,
3067 : : struct rte_flow_item *item,
3068 : : int item_idx)
3069 : : {
3070 : 0 : const struct rte_flow_item_ib_bth *m = item->mask;
3071 : : struct mlx5dr_definer_fc *fc;
3072 : 0 : bool inner = cd->tunnel;
3073 : :
3074 : : /* In order to match on RoCEv2(layer4 ib), we must match
3075 : : * on ip_protocol and l4_dport.
3076 : : */
3077 [ # # ]: 0 : if (!cd->relaxed) {
3078 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
3079 [ # # ]: 0 : if (!fc->tag_set) {
3080 : 0 : fc->item_idx = item_idx;
3081 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
3082 : 0 : fc->tag_set = &mlx5dr_definer_udp_protocol_set;
3083 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, inner);
3084 : : }
3085 : :
3086 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(L4_DPORT, inner)];
3087 [ # # ]: 0 : if (!fc->tag_set) {
3088 : 0 : fc->item_idx = item_idx;
3089 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
3090 : 0 : fc->tag_set = &mlx5dr_definer_ib_l4_udp_port_set;
3091 [ # # ]: 0 : DR_CALC_SET(fc, eth_l4, destination_port, inner);
3092 : : }
3093 : : }
3094 : :
3095 [ # # ]: 0 : if (!m)
3096 : : return 0;
3097 : :
3098 [ # # ]: 0 : if (m->hdr.se || m->hdr.m || m->hdr.padcnt || m->hdr.tver ||
3099 [ # # # # : 0 : m->hdr.pkey || m->hdr.f || m->hdr.b || m->hdr.rsvd0 ||
# # ]
3100 [ # # ]: 0 : m->hdr.rsvd1 || !is_mem_zero(m->hdr.psn, 3)) {
3101 : 0 : rte_errno = ENOTSUP;
3102 : 0 : return rte_errno;
3103 : : }
3104 : :
3105 [ # # ]: 0 : if (m->hdr.opcode) {
3106 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_IB_L4_OPCODE];
3107 : 0 : fc->item_idx = item_idx;
3108 : 0 : fc->tag_set = &mlx5dr_definer_ib_l4_opcode_set;
3109 : 0 : DR_CALC_SET_HDR(fc, ib_l4, opcode);
3110 : : }
3111 : :
3112 [ # # ]: 0 : if (!is_mem_zero(m->hdr.dst_qp, 3)) {
3113 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_IB_L4_QPN];
3114 : 0 : fc->item_idx = item_idx;
3115 : 0 : fc->tag_set = &mlx5dr_definer_ib_l4_qp_set;
3116 : 0 : DR_CALC_SET_HDR(fc, ib_l4, qp);
3117 : : }
3118 : :
3119 [ # # ]: 0 : if (m->hdr.a) {
3120 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_IB_L4_A];
3121 : 0 : fc->item_idx = item_idx;
3122 : 0 : fc->tag_set = &mlx5dr_definer_ib_l4_bth_a_set;
3123 : 0 : DR_CALC_SET_HDR(fc, ib_l4, ackreq);
3124 : : }
3125 : :
3126 : : return 0;
3127 : : }
3128 : :
3129 : : static int
3130 : 0 : mlx5dr_definer_conv_item_vxlan_gpe(struct mlx5dr_definer_conv_data *cd,
3131 : : struct rte_flow_item *item,
3132 : : int item_idx)
3133 : : {
3134 : 0 : const struct rte_flow_item_vxlan_gpe *m = item->mask;
3135 : : struct mlx5dr_definer_fc *fc;
3136 : 0 : bool inner = cd->tunnel;
3137 : :
3138 [ # # ]: 0 : if (inner) {
3139 : 0 : DR_LOG(ERR, "Inner VXLAN GPE item not supported");
3140 : 0 : rte_errno = ENOTSUP;
3141 : 0 : return rte_errno;
3142 : : }
3143 : :
3144 : : /* In order to match on VXLAN GPE we must match on ip_protocol and l4_dport */
3145 [ # # ]: 0 : if (!cd->relaxed) {
3146 : 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
3147 [ # # ]: 0 : if (!fc->tag_set) {
3148 : 0 : fc->item_idx = item_idx;
3149 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
3150 : 0 : fc->tag_set = &mlx5dr_definer_udp_protocol_set;
3151 : 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, inner);
3152 : : }
3153 : :
3154 : 0 : fc = &cd->fc[DR_CALC_FNAME(L4_DPORT, inner)];
3155 [ # # ]: 0 : if (!fc->tag_set) {
3156 : 0 : fc->item_idx = item_idx;
3157 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
3158 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_gpe_udp_port_set;
3159 : 0 : DR_CALC_SET(fc, eth_l4, destination_port, inner);
3160 : : }
3161 : : }
3162 : :
3163 [ # # ]: 0 : if (!m)
3164 : : return 0;
3165 : :
3166 [ # # ]: 0 : if (m->flags) {
3167 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_VXLAN_GPE_FLAGS];
3168 : 0 : fc->item_idx = item_idx;
3169 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_gpe_flags_set;
3170 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
3171 : 0 : fc->bit_mask = __mlx5_mask(header_vxlan_gpe, flags);
3172 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_vxlan_gpe, flags);
3173 : : }
3174 : :
3175 [ # # ]: 0 : if (!is_mem_zero(m->rsvd0, 2)) {
3176 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_VXLAN_GPE_RSVD0];
3177 : 0 : fc->item_idx = item_idx;
3178 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_gpe_rsvd0_set;
3179 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
3180 : 0 : fc->bit_mask = __mlx5_mask(header_vxlan_gpe, rsvd0);
3181 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_vxlan_gpe, rsvd0);
3182 : : }
3183 : :
3184 [ # # ]: 0 : if (m->protocol) {
3185 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_VXLAN_GPE_PROTO];
3186 : 0 : fc->item_idx = item_idx;
3187 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_gpe_protocol_set;
3188 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
3189 : 0 : fc->byte_off += MLX5_BYTE_OFF(header_vxlan_gpe, protocol);
3190 : 0 : fc->bit_mask = __mlx5_mask(header_vxlan_gpe, protocol);
3191 : : fc->bit_off = __mlx5_dw_bit_off(header_vxlan_gpe, protocol);
3192 : : }
3193 : :
3194 [ # # ]: 0 : if (!is_mem_zero(m->vni, 3)) {
3195 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_VXLAN_GPE_VNI];
3196 : 0 : fc->item_idx = item_idx;
3197 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_gpe_vni_set;
3198 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_1);
3199 : 0 : fc->bit_mask = __mlx5_mask(header_vxlan_gpe, vni);
3200 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_vxlan_gpe, vni);
3201 : : }
3202 : :
3203 [ # # ]: 0 : if (m->rsvd1) {
3204 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_VXLAN_GPE_RSVD1];
3205 : 0 : fc->item_idx = item_idx;
3206 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_gpe_rsvd1_set;
3207 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_1);
3208 : 0 : fc->bit_mask = __mlx5_mask(header_vxlan_gpe, rsvd1);
3209 : : fc->bit_off = __mlx5_dw_bit_off(header_vxlan_gpe, rsvd1);
3210 : : }
3211 : :
3212 : : return 0;
3213 : : }
3214 : :
3215 : : static int
3216 : 0 : mlx5dr_definer_conv_item_compare_field(const struct rte_flow_field_data *f,
3217 : : const struct rte_flow_field_data *other_f,
3218 : : struct mlx5dr_definer_conv_data *cd,
3219 : : int item_idx,
3220 : : enum mlx5dr_definer_compare_dw_selectors dw_offset)
3221 : : {
3222 : : struct mlx5dr_definer_fc *fc = NULL;
3223 : : int reg;
3224 : :
3225 [ # # ]: 0 : if (f->offset) {
3226 : 0 : DR_LOG(ERR, "field offset %u is not supported, only offset zero supported",
3227 : : f->offset);
3228 : 0 : goto err_notsup;
3229 : : }
3230 : :
3231 [ # # # # : 0 : switch (f->field) {
# # ]
3232 : 0 : case RTE_FLOW_FIELD_META:
3233 : 0 : reg = flow_hw_get_reg_id_from_ctx(cd->ctx,
3234 : : RTE_FLOW_ITEM_TYPE_META,
3235 : : cd->table_type, -1);
3236 : : if (reg <= 0) {
3237 : 0 : DR_LOG(ERR, "Invalid register for compare metadata field");
3238 : 0 : rte_errno = EINVAL;
3239 : 0 : return rte_errno;
3240 : : }
3241 : :
3242 : 0 : fc = mlx5dr_definer_get_register_fc(cd, reg);
3243 [ # # ]: 0 : if (!fc)
3244 : 0 : return rte_errno;
3245 : :
3246 : 0 : fc->item_idx = item_idx;
3247 : 0 : fc->tag_set = &mlx5dr_definer_compare_set;
3248 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
3249 : 0 : fc->compare_idx = dw_offset;
3250 : 0 : break;
3251 : 0 : case RTE_FLOW_FIELD_TAG:
3252 : 0 : reg = flow_hw_get_reg_id_from_ctx(cd->ctx,
3253 : : RTE_FLOW_ITEM_TYPE_TAG,
3254 : : cd->table_type,
3255 : 0 : f->tag_index);
3256 [ # # ]: 0 : if (reg <= 0) {
3257 : 0 : DR_LOG(ERR, "Invalid register for compare tag field");
3258 : 0 : rte_errno = EINVAL;
3259 : 0 : return rte_errno;
3260 : : }
3261 : :
3262 : 0 : fc = mlx5dr_definer_get_register_fc(cd, reg);
3263 [ # # ]: 0 : if (!fc)
3264 : 0 : return rte_errno;
3265 : :
3266 : 0 : fc->item_idx = item_idx;
3267 : 0 : fc->tag_set = &mlx5dr_definer_compare_set;
3268 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
3269 : 0 : fc->compare_idx = dw_offset;
3270 : 0 : break;
3271 : 0 : case RTE_FLOW_FIELD_VALUE:
3272 [ # # ]: 0 : if (dw_offset == MLX5DR_DEFINER_COMPARE_ARGUMENT_0) {
3273 : 0 : DR_LOG(ERR, "Argument field does not support immediate value");
3274 : 0 : goto err_notsup;
3275 : : }
3276 : : break;
3277 : 0 : case RTE_FLOW_FIELD_RANDOM:
3278 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_RANDOM_NUM];
3279 : 0 : fc->item_idx = item_idx;
3280 : 0 : fc->tag_set = &mlx5dr_definer_compare_set;
3281 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
3282 : 0 : fc->compare_idx = dw_offset;
3283 : 0 : DR_CALC_SET_HDR(fc, random_number, random_number);
3284 : 0 : break;
3285 : 0 : case RTE_FLOW_FIELD_ESP_SEQ_NUM:
3286 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_ESP_SEQUENCE_NUMBER];
3287 : 0 : fc->item_idx = item_idx;
3288 : 0 : fc->tag_set = &mlx5dr_definer_compare_set;
3289 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
3290 : 0 : fc->compare_idx = dw_offset;
3291 : 0 : DR_CALC_SET_HDR(fc, ipsec, sequence_number);
3292 : 0 : break;
3293 : 0 : default:
3294 : 0 : DR_LOG(ERR, "%u field is not supported", f->field);
3295 : 0 : goto err_notsup;
3296 : : }
3297 : :
3298 [ # # # # ]: 0 : if (fc && other_f && other_f->field == RTE_FLOW_FIELD_VALUE)
3299 : 0 : fc->compare_set_base = true;
3300 : :
3301 : : return 0;
3302 : :
3303 : 0 : err_notsup:
3304 : 0 : rte_errno = ENOTSUP;
3305 : 0 : return rte_errno;
3306 : : }
3307 : :
3308 : : static int
3309 : 0 : mlx5dr_definer_conv_item_compare(struct mlx5dr_definer_conv_data *cd,
3310 : : struct rte_flow_item *item,
3311 : : int item_idx)
3312 : : {
3313 : 0 : const struct rte_flow_item_compare *m = item->mask;
3314 : 0 : const struct rte_flow_field_data *a = &m->a;
3315 : 0 : const struct rte_flow_field_data *b = &m->b;
3316 : : int ret;
3317 : :
3318 [ # # ]: 0 : if (m->width != 0xffffffff) {
3319 : 0 : DR_LOG(ERR, "compare item width of 0x%x is not supported, only full DW supported",
3320 : : m->width);
3321 : 0 : rte_errno = ENOTSUP;
3322 : 0 : return rte_errno;
3323 : : }
3324 : :
3325 : 0 : ret = mlx5dr_definer_conv_item_compare_field(a, b, cd, item_idx,
3326 : : MLX5DR_DEFINER_COMPARE_ARGUMENT_0);
3327 [ # # ]: 0 : if (ret)
3328 : : return ret;
3329 : :
3330 : 0 : ret = mlx5dr_definer_conv_item_compare_field(b, NULL, cd, item_idx,
3331 : : MLX5DR_DEFINER_COMPARE_BASE_0);
3332 [ # # ]: 0 : if (ret)
3333 : 0 : return ret;
3334 : :
3335 : : return 0;
3336 : : }
3337 : :
3338 : : static int
3339 : 0 : mlx5dr_definer_conv_items_to_hl(struct mlx5dr_context *ctx,
3340 : : struct mlx5dr_match_template *mt,
3341 : : uint8_t *hl,
3342 : : struct mlx5dr_matcher *matcher)
3343 : : {
3344 : 0 : struct mlx5dr_definer_fc fc[MLX5DR_DEFINER_FNAME_MAX] = {{0}};
3345 : 0 : struct mlx5dr_definer_conv_data cd = {0};
3346 : 0 : struct rte_flow_item *items = mt->items;
3347 : : uint64_t item_flags = 0;
3348 : : int i, ret;
3349 : :
3350 : 0 : cd.fc = fc;
3351 : 0 : cd.ctx = ctx;
3352 : 0 : cd.relaxed = mt->flags & MLX5DR_MATCH_TEMPLATE_FLAG_RELAXED_MATCH;
3353 : 0 : cd.table_type = matcher->tbl->type;
3354 : :
3355 : : /* Collect all RTE fields to the field array and set header layout */
3356 [ # # ]: 0 : for (i = 0; items->type != RTE_FLOW_ITEM_TYPE_END; i++, items++) {
3357 : : mlx5dr_definer_set_conv_tunnel(items->type, item_flags, &cd);
3358 : :
3359 : 0 : ret = mlx5dr_definer_check_item_range_supp(items);
3360 [ # # ]: 0 : if (ret)
3361 : 0 : return ret;
3362 : :
3363 [ # # ]: 0 : if (mlx5dr_matcher_is_compare(matcher)) {
3364 : 0 : DR_LOG(ERR, "Compare matcher not supported for more than one item");
3365 : 0 : goto not_supp;
3366 : : }
3367 : :
3368 [ # # # # : 0 : switch ((int)items->type) {
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # ]
3369 : 0 : case RTE_FLOW_ITEM_TYPE_ETH:
3370 : 0 : ret = mlx5dr_definer_conv_item_eth(&cd, items, i);
3371 [ # # ]: 0 : item_flags |= cd.tunnel ? MLX5_FLOW_LAYER_INNER_L2 :
3372 : : MLX5_FLOW_LAYER_OUTER_L2;
3373 : 0 : break;
3374 : 0 : case RTE_FLOW_ITEM_TYPE_VLAN:
3375 : 0 : ret = mlx5dr_definer_conv_item_vlan(&cd, items, i);
3376 : 0 : item_flags |= cd.tunnel ?
3377 [ # # ]: 0 : (MLX5_FLOW_LAYER_INNER_VLAN | MLX5_FLOW_LAYER_INNER_L2) :
3378 : : (MLX5_FLOW_LAYER_OUTER_VLAN | MLX5_FLOW_LAYER_OUTER_L2);
3379 : 0 : break;
3380 : 0 : case RTE_FLOW_ITEM_TYPE_IPV4:
3381 [ # # ]: 0 : if (cd.last_item == RTE_FLOW_ITEM_TYPE_IPV4 ||
3382 : : cd.last_item == RTE_FLOW_ITEM_TYPE_IPV6) {
3383 : 0 : cd.tunnel = true;
3384 : 0 : item_flags |= MLX5_FLOW_LAYER_IPIP;
3385 : : }
3386 : 0 : ret = mlx5dr_definer_conv_item_ipv4(&cd, items, i);
3387 [ # # ]: 0 : item_flags |= cd.tunnel ? MLX5_FLOW_LAYER_INNER_L3_IPV4 :
3388 : : MLX5_FLOW_LAYER_OUTER_L3_IPV4;
3389 : 0 : break;
3390 : 0 : case RTE_FLOW_ITEM_TYPE_IPV6:
3391 [ # # ]: 0 : if (cd.last_item == RTE_FLOW_ITEM_TYPE_IPV4 ||
3392 : : cd.last_item == RTE_FLOW_ITEM_TYPE_IPV6) {
3393 : 0 : cd.tunnel = true;
3394 : 0 : item_flags |= MLX5_FLOW_LAYER_IPIP;
3395 : : }
3396 : 0 : ret = mlx5dr_definer_conv_item_ipv6(&cd, items, i);
3397 [ # # ]: 0 : item_flags |= cd.tunnel ? MLX5_FLOW_LAYER_INNER_L3_IPV6 :
3398 : : MLX5_FLOW_LAYER_OUTER_L3_IPV6;
3399 : 0 : break;
3400 : 0 : case RTE_FLOW_ITEM_TYPE_IPV6_FRAG_EXT:
3401 : 0 : ret = mlx5dr_definer_conv_item_ipv6_frag_ext(&cd, items, i);
3402 [ # # ]: 0 : item_flags |= cd.tunnel ? MLX5_FLOW_LAYER_INNER_L3_IPV6_FRAG_EXT :
3403 : : MLX5_FLOW_LAYER_OUTER_L3_IPV6_FRAG_EXT;
3404 : 0 : break;
3405 : 0 : case RTE_FLOW_ITEM_TYPE_UDP:
3406 : 0 : ret = mlx5dr_definer_conv_item_udp(&cd, items, i);
3407 [ # # ]: 0 : item_flags |= cd.tunnel ? MLX5_FLOW_LAYER_INNER_L4_UDP :
3408 : : MLX5_FLOW_LAYER_OUTER_L4_UDP;
3409 : 0 : break;
3410 : 0 : case RTE_FLOW_ITEM_TYPE_TCP:
3411 : 0 : ret = mlx5dr_definer_conv_item_tcp(&cd, items, i);
3412 [ # # ]: 0 : item_flags |= cd.tunnel ? MLX5_FLOW_LAYER_INNER_L4_TCP :
3413 : : MLX5_FLOW_LAYER_OUTER_L4_TCP;
3414 : 0 : break;
3415 : 0 : case RTE_FLOW_ITEM_TYPE_GTP:
3416 : 0 : ret = mlx5dr_definer_conv_item_gtp(&cd, items, i);
3417 : 0 : item_flags |= MLX5_FLOW_LAYER_GTP;
3418 : 0 : break;
3419 : 0 : case RTE_FLOW_ITEM_TYPE_GTP_PSC:
3420 : 0 : ret = mlx5dr_definer_conv_item_gtp_psc(&cd, items, i);
3421 : 0 : item_flags |= MLX5_FLOW_LAYER_GTP_PSC;
3422 : 0 : break;
3423 : 0 : case RTE_FLOW_ITEM_TYPE_REPRESENTED_PORT:
3424 : 0 : ret = mlx5dr_definer_conv_item_port(&cd, items, i);
3425 : 0 : item_flags |= MLX5_FLOW_ITEM_REPRESENTED_PORT;
3426 : 0 : mt->vport_item_id = i;
3427 : 0 : break;
3428 : 0 : case RTE_FLOW_ITEM_TYPE_VXLAN:
3429 : 0 : ret = mlx5dr_definer_conv_item_vxlan(&cd, items, i);
3430 : 0 : item_flags |= MLX5_FLOW_LAYER_VXLAN;
3431 : 0 : break;
3432 : 0 : case RTE_FLOW_ITEM_TYPE_TX_QUEUE:
3433 : 0 : ret = mlx5dr_definer_conv_item_tx_queue(&cd, items, i);
3434 : 0 : item_flags |= MLX5_FLOW_ITEM_SQ;
3435 : 0 : break;
3436 : : case MLX5_RTE_FLOW_ITEM_TYPE_SQ:
3437 : : ret = mlx5dr_definer_conv_item_sq(&cd, items, i);
3438 : 0 : item_flags |= MLX5_FLOW_ITEM_SQ;
3439 : 0 : break;
3440 : 0 : case RTE_FLOW_ITEM_TYPE_TAG:
3441 : : case MLX5_RTE_FLOW_ITEM_TYPE_TAG:
3442 : 0 : ret = mlx5dr_definer_conv_item_tag(&cd, items, i);
3443 : 0 : item_flags |= MLX5_FLOW_ITEM_TAG;
3444 : 0 : break;
3445 : 0 : case RTE_FLOW_ITEM_TYPE_META:
3446 : 0 : ret = mlx5dr_definer_conv_item_metadata(&cd, items, i);
3447 : 0 : item_flags |= MLX5_FLOW_ITEM_METADATA;
3448 : 0 : break;
3449 : 0 : case RTE_FLOW_ITEM_TYPE_GRE:
3450 : 0 : ret = mlx5dr_definer_conv_item_gre(&cd, items, i);
3451 : 0 : item_flags |= MLX5_FLOW_LAYER_GRE;
3452 : 0 : break;
3453 : 0 : case RTE_FLOW_ITEM_TYPE_GRE_OPTION:
3454 : 0 : ret = mlx5dr_definer_conv_item_gre_opt(&cd, items, i);
3455 : 0 : item_flags |= MLX5_FLOW_LAYER_GRE;
3456 : 0 : break;
3457 : 0 : case RTE_FLOW_ITEM_TYPE_GRE_KEY:
3458 : 0 : ret = mlx5dr_definer_conv_item_gre_key(&cd, items, i);
3459 : 0 : item_flags |= MLX5_FLOW_LAYER_GRE_KEY;
3460 : 0 : break;
3461 : 0 : case RTE_FLOW_ITEM_TYPE_INTEGRITY:
3462 : 0 : ret = mlx5dr_definer_conv_item_integrity(&cd, items, i);
3463 : 0 : item_flags |= MLX5_FLOW_ITEM_INTEGRITY;
3464 : 0 : break;
3465 : 0 : case RTE_FLOW_ITEM_TYPE_CONNTRACK:
3466 : 0 : ret = mlx5dr_definer_conv_item_conntrack(&cd, items, i);
3467 : 0 : break;
3468 : 0 : case RTE_FLOW_ITEM_TYPE_ICMP:
3469 : 0 : ret = mlx5dr_definer_conv_item_icmp(&cd, items, i);
3470 : 0 : item_flags |= MLX5_FLOW_LAYER_ICMP;
3471 : 0 : break;
3472 : 0 : case RTE_FLOW_ITEM_TYPE_ICMP6:
3473 : 0 : ret = mlx5dr_definer_conv_item_icmp6(&cd, items, i);
3474 : 0 : item_flags |= MLX5_FLOW_LAYER_ICMP6;
3475 : 0 : break;
3476 : 0 : case RTE_FLOW_ITEM_TYPE_ICMP6_ECHO_REQUEST:
3477 : : case RTE_FLOW_ITEM_TYPE_ICMP6_ECHO_REPLY:
3478 : 0 : ret = mlx5dr_definer_conv_item_icmp6_echo(&cd, items, i);
3479 : 0 : item_flags |= MLX5_FLOW_LAYER_ICMP6;
3480 : 0 : break;
3481 : 0 : case RTE_FLOW_ITEM_TYPE_METER_COLOR:
3482 : 0 : ret = mlx5dr_definer_conv_item_meter_color(&cd, items, i);
3483 : 0 : item_flags |= MLX5_FLOW_ITEM_METER_COLOR;
3484 : 0 : break;
3485 : 0 : case RTE_FLOW_ITEM_TYPE_QUOTA:
3486 : 0 : ret = mlx5dr_definer_conv_item_quota(&cd, items, i);
3487 : 0 : item_flags |= MLX5_FLOW_ITEM_QUOTA;
3488 : 0 : break;
3489 : 0 : case RTE_FLOW_ITEM_TYPE_IPV6_ROUTING_EXT:
3490 : 0 : ret = mlx5dr_definer_conv_item_ipv6_routing_ext(&cd, items, i);
3491 [ # # ]: 0 : item_flags |= cd.tunnel ? MLX5_FLOW_ITEM_INNER_IPV6_ROUTING_EXT :
3492 : : MLX5_FLOW_ITEM_OUTER_IPV6_ROUTING_EXT;
3493 : 0 : break;
3494 : 0 : case RTE_FLOW_ITEM_TYPE_ESP:
3495 : 0 : ret = mlx5dr_definer_conv_item_esp(&cd, items, i);
3496 : 0 : item_flags |= MLX5_FLOW_ITEM_ESP;
3497 : 0 : break;
3498 : 0 : case RTE_FLOW_ITEM_TYPE_FLEX:
3499 : 0 : ret = mlx5dr_definer_conv_item_flex_parser(&cd, items, i);
3500 [ # # ]: 0 : if (ret == 0) {
3501 : 0 : enum rte_flow_item_flex_tunnel_mode tunnel_mode =
3502 : : FLEX_TUNNEL_MODE_SINGLE;
3503 : :
3504 : 0 : ret = mlx5_flex_get_tunnel_mode(items, &tunnel_mode);
3505 [ # # ]: 0 : if (tunnel_mode == FLEX_TUNNEL_MODE_TUNNEL)
3506 : 0 : item_flags |= MLX5_FLOW_ITEM_FLEX_TUNNEL;
3507 : : else
3508 [ # # ]: 0 : item_flags |= cd.tunnel ? MLX5_FLOW_ITEM_INNER_FLEX :
3509 : : MLX5_FLOW_ITEM_OUTER_FLEX;
3510 : : }
3511 : : break;
3512 : 0 : case RTE_FLOW_ITEM_TYPE_ECPRI:
3513 : 0 : ret = mlx5dr_definer_conv_item_ecpri(&cd, items, i);
3514 : 0 : item_flags |= MLX5_FLOW_LAYER_ECPRI;
3515 : 0 : break;
3516 : 0 : case RTE_FLOW_ITEM_TYPE_MPLS:
3517 : 0 : ret = mlx5dr_definer_conv_item_mpls(&cd, items, i);
3518 : 0 : item_flags |= MLX5_FLOW_LAYER_MPLS;
3519 : 0 : cd.mpls_idx++;
3520 : 0 : break;
3521 : 0 : case RTE_FLOW_ITEM_TYPE_GENEVE:
3522 : 0 : ret = mlx5dr_definer_conv_item_geneve(&cd, items, i);
3523 : 0 : item_flags |= MLX5_FLOW_LAYER_GENEVE;
3524 : 0 : break;
3525 : 0 : case RTE_FLOW_ITEM_TYPE_GENEVE_OPT:
3526 : 0 : ret = mlx5dr_definer_conv_item_geneve_opt(&cd, items, i);
3527 : 0 : item_flags |= MLX5_FLOW_LAYER_GENEVE_OPT;
3528 : 0 : break;
3529 : 0 : case RTE_FLOW_ITEM_TYPE_IB_BTH:
3530 : 0 : ret = mlx5dr_definer_conv_item_ib_l4(&cd, items, i);
3531 : 0 : item_flags |= MLX5_FLOW_ITEM_IB_BTH;
3532 : 0 : break;
3533 : 0 : case RTE_FLOW_ITEM_TYPE_PTYPE:
3534 : 0 : ret = mlx5dr_definer_conv_item_ptype(&cd, items, i);
3535 : 0 : item_flags |= MLX5_FLOW_ITEM_PTYPE;
3536 : 0 : break;
3537 : 0 : case RTE_FLOW_ITEM_TYPE_RANDOM:
3538 : 0 : ret = mlx5dr_definer_conv_item_random(&cd, items, i);
3539 : 0 : item_flags |= MLX5_FLOW_ITEM_RANDOM;
3540 : 0 : break;
3541 : 0 : case RTE_FLOW_ITEM_TYPE_VXLAN_GPE:
3542 : 0 : ret = mlx5dr_definer_conv_item_vxlan_gpe(&cd, items, i);
3543 : 0 : item_flags |= MLX5_FLOW_LAYER_VXLAN_GPE;
3544 : 0 : break;
3545 : 0 : case RTE_FLOW_ITEM_TYPE_COMPARE:
3546 [ # # ]: 0 : if (i) {
3547 : 0 : DR_LOG(ERR, "Compare matcher not supported for more than one item");
3548 : 0 : goto not_supp;
3549 : : }
3550 : 0 : ret = mlx5dr_definer_conv_item_compare(&cd, items, i);
3551 : 0 : item_flags |= MLX5_FLOW_ITEM_COMPARE;
3552 : 0 : matcher->flags |= MLX5DR_MATCHER_FLAGS_COMPARE;
3553 : 0 : break;
3554 : 0 : case RTE_FLOW_ITEM_TYPE_NSH:
3555 : 0 : item_flags |= MLX5_FLOW_ITEM_NSH;
3556 : 0 : break;
3557 : : case RTE_FLOW_ITEM_TYPE_VOID:
3558 : : break;
3559 : 0 : case RTE_FLOW_ITEM_TYPE_NVGRE:
3560 : 0 : ret = mlx5dr_definer_conv_item_nvgre(&cd, items, i);
3561 : 0 : item_flags |= MLX5_FLOW_LAYER_NVGRE;
3562 : 0 : break;
3563 : 0 : default:
3564 : 0 : DR_LOG(ERR, "Unsupported item type %d", items->type);
3565 : 0 : goto not_supp;
3566 : : }
3567 : :
3568 : 0 : cd.last_item = items->type;
3569 : :
3570 [ # # ]: 0 : if (ret) {
3571 : 0 : DR_LOG(ERR, "Failed processing item type: %d", items->type);
3572 : 0 : return ret;
3573 : : }
3574 : : }
3575 : :
3576 : 0 : mt->item_flags = item_flags;
3577 : :
3578 : : /* Fill in headers layout and allocate fc & fcr array on mt */
3579 : 0 : ret = mlx5dr_definer_mt_set_fc(mt, fc, hl);
3580 [ # # ]: 0 : if (ret) {
3581 : 0 : DR_LOG(ERR, "Failed to set field copy to match template");
3582 : 0 : return ret;
3583 : : }
3584 : :
3585 : : return 0;
3586 : :
3587 : 0 : not_supp:
3588 : 0 : rte_errno = ENOTSUP;
3589 : 0 : return rte_errno;
3590 : : }
3591 : :
3592 : : static int
3593 [ # # ]: 0 : mlx5dr_definer_find_byte_in_tag(struct mlx5dr_definer *definer,
3594 : : uint32_t hl_byte_off,
3595 : : uint32_t *tag_byte_off)
3596 : : {
3597 : : uint8_t byte_offset;
3598 : : int i, dw_to_scan;
3599 : :
3600 : : /* Avoid accessing unused DW selectors */
3601 : : dw_to_scan = mlx5dr_definer_is_jumbo(definer) ?
3602 [ # # ]: 0 : DW_SELECTORS : DW_SELECTORS_MATCH;
3603 : :
3604 : : /* Add offset since each DW covers multiple BYTEs */
3605 : 0 : byte_offset = hl_byte_off % DW_SIZE;
3606 [ # # ]: 0 : for (i = 0; i < dw_to_scan; i++) {
3607 [ # # ]: 0 : if (definer->dw_selector[i] == hl_byte_off / DW_SIZE) {
3608 : 0 : *tag_byte_off = byte_offset + DW_SIZE * (DW_SELECTORS - i - 1);
3609 : 0 : return 0;
3610 : : }
3611 : : }
3612 : :
3613 : : /* Add offset to skip DWs in definer */
3614 : : byte_offset = DW_SIZE * DW_SELECTORS;
3615 : : /* Iterate in reverse since the code uses bytes from 7 -> 0 */
3616 [ # # ]: 0 : for (i = BYTE_SELECTORS; i-- > 0 ;) {
3617 [ # # ]: 0 : if (definer->byte_selector[i] == hl_byte_off) {
3618 : 0 : *tag_byte_off = byte_offset + (BYTE_SELECTORS - i - 1);
3619 : 0 : return 0;
3620 : : }
3621 : : }
3622 : :
3623 : : /* The hl byte offset must be part of the definer */
3624 : 0 : DR_LOG(INFO, "Failed to map to definer, HL byte [%d] not found", byte_offset);
3625 : 0 : rte_errno = EINVAL;
3626 : 0 : return rte_errno;
3627 : : }
3628 : :
3629 : : static int
3630 : 0 : mlx5dr_definer_fc_bind(struct mlx5dr_definer *definer,
3631 : : struct mlx5dr_definer_fc *fc,
3632 : : uint32_t fc_sz)
3633 : : {
3634 : 0 : uint32_t tag_offset = 0;
3635 : : int ret, byte_diff;
3636 : : uint32_t i;
3637 : :
3638 [ # # ]: 0 : for (i = 0; i < fc_sz; i++) {
3639 : : /* Map header layout byte offset to byte offset in tag */
3640 : 0 : ret = mlx5dr_definer_find_byte_in_tag(definer, fc->byte_off, &tag_offset);
3641 [ # # ]: 0 : if (ret)
3642 : 0 : return ret;
3643 : :
3644 : : /* Move setter based on the location in the definer */
3645 : 0 : byte_diff = fc->byte_off % DW_SIZE - tag_offset % DW_SIZE;
3646 : 0 : fc->bit_off = fc->bit_off + byte_diff * BITS_IN_BYTE;
3647 : :
3648 : : /* Update offset in headers layout to offset in tag */
3649 : 0 : fc->byte_off = tag_offset;
3650 : 0 : fc++;
3651 : : }
3652 : :
3653 : : return 0;
3654 : : }
3655 : :
3656 : : static bool
3657 : 0 : mlx5dr_definer_best_hl_fit_recu(struct mlx5dr_definer_sel_ctrl *ctrl,
3658 : : uint32_t cur_dw,
3659 : : uint32_t *data)
3660 : : {
3661 : : uint8_t bytes_set;
3662 : : int byte_idx;
3663 : : bool ret;
3664 : : int i;
3665 : :
3666 : : /* Reached end, nothing left to do */
3667 [ # # ]: 0 : if (cur_dw == MLX5_ST_SZ_DW(definer_hl))
3668 : : return true;
3669 : :
3670 : : /* No data set, can skip to next DW */
3671 [ # # ]: 0 : while (!*data) {
3672 : 0 : cur_dw++;
3673 : 0 : data++;
3674 : :
3675 : : /* Reached end, nothing left to do */
3676 [ # # ]: 0 : if (cur_dw == MLX5_ST_SZ_DW(definer_hl))
3677 : : return true;
3678 : : }
3679 : :
3680 : : /* Used all DW selectors and Byte selectors, no possible solution */
3681 [ # # ]: 0 : if (ctrl->allowed_full_dw == ctrl->used_full_dw &&
3682 [ # # ]: 0 : ctrl->allowed_lim_dw == ctrl->used_lim_dw &&
3683 [ # # ]: 0 : ctrl->allowed_bytes == ctrl->used_bytes)
3684 : : return false;
3685 : :
3686 : : /* Try to use limited DW selectors */
3687 [ # # # # ]: 0 : if (ctrl->allowed_lim_dw > ctrl->used_lim_dw && cur_dw < 64) {
3688 : 0 : ctrl->lim_dw_selector[ctrl->used_lim_dw++] = cur_dw;
3689 : :
3690 : 0 : ret = mlx5dr_definer_best_hl_fit_recu(ctrl, cur_dw + 1, data + 1);
3691 [ # # ]: 0 : if (ret)
3692 : : return ret;
3693 : :
3694 : 0 : ctrl->lim_dw_selector[--ctrl->used_lim_dw] = 0;
3695 : : }
3696 : :
3697 : : /* Try to use DW selectors */
3698 [ # # ]: 0 : if (ctrl->allowed_full_dw > ctrl->used_full_dw) {
3699 : 0 : ctrl->full_dw_selector[ctrl->used_full_dw++] = cur_dw;
3700 : :
3701 : 0 : ret = mlx5dr_definer_best_hl_fit_recu(ctrl, cur_dw + 1, data + 1);
3702 [ # # ]: 0 : if (ret)
3703 : : return ret;
3704 : :
3705 : 0 : ctrl->full_dw_selector[--ctrl->used_full_dw] = 0;
3706 : : }
3707 : :
3708 : : /* No byte selector for offset bigger than 255 */
3709 [ # # ]: 0 : if (cur_dw * DW_SIZE > 255)
3710 : : return false;
3711 : :
3712 : 0 : bytes_set = !!(0x000000ff & *data) +
3713 : 0 : !!(0x0000ff00 & *data) +
3714 : 0 : !!(0x00ff0000 & *data) +
3715 : 0 : !!(0xff000000 & *data);
3716 : :
3717 : : /* Check if there are enough byte selectors left */
3718 [ # # ]: 0 : if (bytes_set + ctrl->used_bytes > ctrl->allowed_bytes)
3719 : : return false;
3720 : :
3721 : : /* Try to use Byte selectors */
3722 [ # # ]: 0 : for (i = 0; i < DW_SIZE; i++)
3723 [ # # # # ]: 0 : if ((0xff000000 >> (i * BITS_IN_BYTE)) & rte_be_to_cpu_32(*data)) {
3724 : : /* Use byte selectors high to low */
3725 : 0 : byte_idx = ctrl->allowed_bytes - ctrl->used_bytes - 1;
3726 : 0 : ctrl->byte_selector[byte_idx] = cur_dw * DW_SIZE + i;
3727 : 0 : ctrl->used_bytes++;
3728 : : }
3729 : :
3730 : 0 : ret = mlx5dr_definer_best_hl_fit_recu(ctrl, cur_dw + 1, data + 1);
3731 [ # # ]: 0 : if (ret)
3732 : : return ret;
3733 : :
3734 [ # # ]: 0 : for (i = 0; i < DW_SIZE; i++)
3735 [ # # # # ]: 0 : if ((0xff << (i * BITS_IN_BYTE)) & rte_be_to_cpu_32(*data)) {
3736 : 0 : ctrl->used_bytes--;
3737 : 0 : byte_idx = ctrl->allowed_bytes - ctrl->used_bytes - 1;
3738 : 0 : ctrl->byte_selector[byte_idx] = 0;
3739 : : }
3740 : :
3741 : : return false;
3742 : : }
3743 : :
3744 : : static void
3745 : 0 : mlx5dr_definer_copy_sel_ctrl(struct mlx5dr_definer_sel_ctrl *ctrl,
3746 : : struct mlx5dr_definer *definer)
3747 : : {
3748 : 0 : memcpy(definer->byte_selector, ctrl->byte_selector, ctrl->allowed_bytes);
3749 : 0 : memcpy(definer->dw_selector, ctrl->full_dw_selector, ctrl->allowed_full_dw);
3750 : 0 : memcpy(definer->dw_selector + ctrl->allowed_full_dw,
3751 : 0 : ctrl->lim_dw_selector, ctrl->allowed_lim_dw);
3752 : 0 : }
3753 : :
3754 : : static int
3755 : 0 : mlx5dr_definer_find_best_range_fit(struct mlx5dr_definer *definer,
3756 : : struct mlx5dr_matcher *matcher)
3757 : : {
3758 : 0 : uint8_t tag_byte_offset[MLX5DR_DEFINER_FNAME_MAX] = {0};
3759 : 0 : uint8_t field_select[MLX5DR_DEFINER_FNAME_MAX] = {0};
3760 : 0 : struct mlx5dr_definer_sel_ctrl ctrl = {0};
3761 : : uint32_t byte_offset, algn_byte_off;
3762 : : struct mlx5dr_definer_fc *fcr;
3763 : : bool require_dw;
3764 : : int idx, i, j;
3765 : :
3766 : : /* Try to create a range definer */
3767 : 0 : ctrl.allowed_full_dw = DW_SELECTORS_RANGE;
3768 : 0 : ctrl.allowed_bytes = BYTE_SELECTORS_RANGE;
3769 : :
3770 : : /* Multiple fields cannot share the same DW for range match.
3771 : : * The HW doesn't recognize each field but compares the full dw.
3772 : : * For example definer DW consists of FieldA_FieldB
3773 : : * FieldA: Mask 0xFFFF range 0x1 to 0x2
3774 : : * FieldB: Mask 0xFFFF range 0x3 to 0x4
3775 : : * STE DW range will be 0x00010003 - 0x00020004
3776 : : * This will cause invalid match for FieldB if FieldA=1 and FieldB=8
3777 : : * Since 0x10003 < 0x10008 < 0x20004
3778 : : */
3779 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++) {
3780 [ # # ]: 0 : for (j = 0; j < matcher->mt[i].fcr_sz; j++) {
3781 : 0 : fcr = &matcher->mt[i].fcr[j];
3782 : :
3783 : : /* Found - Reuse previous mt binding */
3784 [ # # ]: 0 : if (field_select[fcr->fname]) {
3785 : 0 : fcr->byte_off = tag_byte_offset[fcr->fname];
3786 : 0 : continue;
3787 : : }
3788 : :
3789 : : /* Not found */
3790 : 0 : require_dw = fcr->byte_off >= (64 * DW_SIZE);
3791 [ # # # # ]: 0 : if (require_dw || ctrl.used_bytes == ctrl.allowed_bytes) {
3792 : : /* Try to cover using DW selector */
3793 [ # # ]: 0 : if (ctrl.used_full_dw == ctrl.allowed_full_dw)
3794 : 0 : goto not_supported;
3795 : :
3796 : 0 : ctrl.full_dw_selector[ctrl.used_full_dw++] =
3797 : 0 : fcr->byte_off / DW_SIZE;
3798 : :
3799 : : /* Bind DW */
3800 : 0 : idx = ctrl.used_full_dw - 1;
3801 : 0 : byte_offset = fcr->byte_off % DW_SIZE;
3802 : 0 : byte_offset += DW_SIZE * (DW_SELECTORS - idx - 1);
3803 : : } else {
3804 : : /* Try to cover using Bytes selectors */
3805 : : if (ctrl.used_bytes == ctrl.allowed_bytes)
3806 : : goto not_supported;
3807 : :
3808 : 0 : algn_byte_off = DW_SIZE * (fcr->byte_off / DW_SIZE);
3809 : 0 : ctrl.byte_selector[ctrl.used_bytes++] = algn_byte_off + 3;
3810 : 0 : ctrl.byte_selector[ctrl.used_bytes++] = algn_byte_off + 2;
3811 : 0 : ctrl.byte_selector[ctrl.used_bytes++] = algn_byte_off + 1;
3812 : 0 : ctrl.byte_selector[ctrl.used_bytes++] = algn_byte_off;
3813 : :
3814 : : /* Bind BYTE */
3815 : : byte_offset = DW_SIZE * DW_SELECTORS;
3816 : 0 : byte_offset += BYTE_SELECTORS - ctrl.used_bytes;
3817 : 0 : byte_offset += fcr->byte_off % DW_SIZE;
3818 : : }
3819 : :
3820 : 0 : fcr->byte_off = byte_offset;
3821 : 0 : tag_byte_offset[fcr->fname] = byte_offset;
3822 : 0 : field_select[fcr->fname] = 1;
3823 : : }
3824 : : }
3825 : :
3826 : 0 : mlx5dr_definer_copy_sel_ctrl(&ctrl, definer);
3827 : 0 : definer->type = MLX5DR_DEFINER_TYPE_RANGE;
3828 : :
3829 : 0 : return 0;
3830 : :
3831 : : not_supported:
3832 : 0 : DR_LOG(ERR, "Unable to find supporting range definer combination");
3833 : 0 : rte_errno = ENOTSUP;
3834 : 0 : return rte_errno;
3835 : : }
3836 : :
3837 : 0 : static void mlx5dr_definer_optimize_order(struct mlx5dr_definer *definer, int num_log)
3838 : : {
3839 : : uint8_t hl_prio[MLX5DR_DEFINER_HL_OPT_MAX];
3840 : : int dw = 0, i = 0, j;
3841 : : int *dw_flag;
3842 : : uint8_t tmp;
3843 : :
3844 : 0 : dw_flag = mlx5dr_optimal_dist_dw[num_log];
3845 : 0 : hl_prio[0] = __mlx5_dw_off(definer_hl, ipv4_src_dest_outer.source_address);
3846 : 0 : hl_prio[1] = __mlx5_dw_off(definer_hl, ipv4_src_dest_outer.destination_address);
3847 : :
3848 [ # # ]: 0 : while (i < MLX5DR_DEFINER_HL_OPT_MAX) {
3849 : : j = 0;
3850 : : /* Finding a candidate to improve its hash distribution */
3851 [ # # # # ]: 0 : while (j < DW_SELECTORS_MATCH && (hl_prio[i] != definer->dw_selector[j]))
3852 : 0 : j++;
3853 : :
3854 : : /* Finding a DW location with good hash distribution */
3855 [ # # # # ]: 0 : while (dw < DW_SELECTORS_MATCH && dw_flag[dw] == 0)
3856 : 0 : dw++;
3857 : :
3858 [ # # ]: 0 : if (dw < DW_SELECTORS_MATCH && j < DW_SELECTORS_MATCH) {
3859 : 0 : tmp = definer->dw_selector[dw];
3860 : 0 : definer->dw_selector[dw] = definer->dw_selector[j];
3861 : 0 : definer->dw_selector[j] = tmp;
3862 : 0 : dw++;
3863 : : }
3864 : 0 : i++;
3865 : : }
3866 : 0 : }
3867 : :
3868 : : static int
3869 : 0 : mlx5dr_definer_find_best_match_fit(struct mlx5dr_context *ctx,
3870 : : struct mlx5dr_definer *definer,
3871 : : uint8_t *hl)
3872 : : {
3873 : 0 : struct mlx5dr_definer_sel_ctrl ctrl = {0};
3874 : : bool found;
3875 : :
3876 : : /* Try to create a match definer */
3877 : 0 : ctrl.allowed_full_dw = DW_SELECTORS_MATCH;
3878 : : ctrl.allowed_lim_dw = 0;
3879 : 0 : ctrl.allowed_bytes = BYTE_SELECTORS;
3880 : :
3881 : 0 : found = mlx5dr_definer_best_hl_fit_recu(&ctrl, 0, (uint32_t *)hl);
3882 [ # # ]: 0 : if (found) {
3883 : 0 : mlx5dr_definer_copy_sel_ctrl(&ctrl, definer);
3884 : 0 : definer->type = MLX5DR_DEFINER_TYPE_MATCH;
3885 : 0 : return 0;
3886 : : }
3887 : :
3888 : : /* Try to create a full/limited jumbo definer */
3889 [ # # ]: 0 : ctrl.allowed_full_dw = ctx->caps->full_dw_jumbo_support ? DW_SELECTORS :
3890 : : DW_SELECTORS_MATCH;
3891 [ # # ]: 0 : ctrl.allowed_lim_dw = ctx->caps->full_dw_jumbo_support ? 0 :
3892 : : DW_SELECTORS_LIMITED;
3893 : : ctrl.allowed_bytes = BYTE_SELECTORS;
3894 : :
3895 : 0 : found = mlx5dr_definer_best_hl_fit_recu(&ctrl, 0, (uint32_t *)hl);
3896 [ # # ]: 0 : if (found) {
3897 : 0 : mlx5dr_definer_copy_sel_ctrl(&ctrl, definer);
3898 : 0 : definer->type = MLX5DR_DEFINER_TYPE_JUMBO;
3899 : 0 : return 0;
3900 : : }
3901 : :
3902 : 0 : DR_LOG(DEBUG, "Unable to find supporting match/jumbo definer combination");
3903 : 0 : rte_errno = E2BIG;
3904 : 0 : return rte_errno;
3905 : : }
3906 : :
3907 : : static void
3908 : 0 : mlx5dr_definer_create_tag_mask(struct rte_flow_item *items,
3909 : : struct mlx5dr_definer_fc *fc,
3910 : : uint32_t fc_sz,
3911 : : uint8_t *tag)
3912 : : {
3913 : : uint32_t i;
3914 : :
3915 [ # # ]: 0 : for (i = 0; i < fc_sz; i++) {
3916 [ # # ]: 0 : if (fc->tag_mask_set)
3917 : 0 : fc->tag_mask_set(fc, items[fc->item_idx].mask, tag);
3918 : : else
3919 : 0 : fc->tag_set(fc, items[fc->item_idx].mask, tag);
3920 : 0 : fc++;
3921 : : }
3922 : 0 : }
3923 : :
3924 : 0 : void mlx5dr_definer_create_tag(const struct rte_flow_item *items,
3925 : : struct mlx5dr_definer_fc *fc,
3926 : : uint32_t fc_sz,
3927 : : uint8_t *tag)
3928 : : {
3929 : : uint32_t i;
3930 : :
3931 [ # # ]: 0 : for (i = 0; i < fc_sz; i++) {
3932 : 0 : fc->tag_set(fc, items[fc->item_idx].spec, tag);
3933 : 0 : fc++;
3934 : : }
3935 : 0 : }
3936 : :
3937 : : static uint32_t mlx5dr_definer_get_range_byte_off(uint32_t match_byte_off)
3938 : : {
3939 : 0 : uint8_t curr_dw_idx = match_byte_off / DW_SIZE;
3940 : : uint8_t new_dw_idx;
3941 : :
3942 : : /* Range DW can have the following values 7,8,9,10
3943 : : * -DW7 is mapped to DW9
3944 : : * -DW8 is mapped to DW7
3945 : : * -DW9 is mapped to DW5
3946 : : * -DW10 is mapped to DW3
3947 : : * To reduce calculation the following formula is used:
3948 : : */
3949 : 0 : new_dw_idx = curr_dw_idx * (-2) + 23;
3950 : :
3951 : 0 : return new_dw_idx * DW_SIZE + match_byte_off % DW_SIZE;
3952 : : }
3953 : :
3954 : 0 : void mlx5dr_definer_create_tag_range(const struct rte_flow_item *items,
3955 : : struct mlx5dr_definer_fc *fc,
3956 : : uint32_t fc_sz,
3957 : : uint8_t *tag)
3958 : : {
3959 : : struct mlx5dr_definer_fc tmp_fc;
3960 : : uint32_t i;
3961 : :
3962 [ # # ]: 0 : for (i = 0; i < fc_sz; i++) {
3963 : 0 : tmp_fc = *fc;
3964 : : /* Set MAX value */
3965 : 0 : tmp_fc.byte_off = mlx5dr_definer_get_range_byte_off(fc->byte_off);
3966 : 0 : tmp_fc.tag_set(&tmp_fc, items[fc->item_idx].last, tag);
3967 : : /* Set MIN value */
3968 : 0 : tmp_fc.byte_off += DW_SIZE;
3969 : 0 : tmp_fc.tag_set(&tmp_fc, items[fc->item_idx].spec, tag);
3970 : 0 : fc++;
3971 : : }
3972 : 0 : }
3973 : :
3974 : 0 : int mlx5dr_definer_get_id(struct mlx5dr_definer *definer)
3975 : : {
3976 : 0 : return definer->obj->id;
3977 : : }
3978 : :
3979 : 0 : int mlx5dr_definer_compare(struct mlx5dr_definer *definer_a,
3980 : : struct mlx5dr_definer *definer_b)
3981 : : {
3982 : : int i;
3983 : :
3984 : : /* Future: Optimize by comparing selectors with valid mask only */
3985 [ # # ]: 0 : for (i = 0; i < BYTE_SELECTORS; i++)
3986 [ # # ]: 0 : if (definer_a->byte_selector[i] != definer_b->byte_selector[i])
3987 : : return 1;
3988 : :
3989 [ # # ]: 0 : for (i = 0; i < DW_SELECTORS; i++)
3990 [ # # ]: 0 : if (definer_a->dw_selector[i] != definer_b->dw_selector[i])
3991 : : return 1;
3992 : :
3993 [ # # ]: 0 : for (i = 0; i < MLX5DR_JUMBO_TAG_SZ; i++)
3994 [ # # ]: 0 : if (definer_a->mask.jumbo[i] != definer_b->mask.jumbo[i])
3995 : : return 1;
3996 : :
3997 : : return 0;
3998 : : }
3999 : :
4000 : : static int
4001 : : mlx5dr_definer_optimize_order_supported(struct mlx5dr_definer *match_definer,
4002 : : struct mlx5dr_matcher *matcher)
4003 : : {
4004 [ # # ]: 0 : return !mlx5dr_definer_is_jumbo(match_definer) &&
4005 [ # # ]: 0 : !mlx5dr_matcher_req_fw_wqe(matcher) &&
4006 [ # # # # ]: 0 : !mlx5dr_matcher_is_resizable(matcher) &&
4007 : : !mlx5dr_matcher_is_insert_by_idx(matcher);
4008 : : }
4009 : :
4010 : : static int
4011 : 0 : mlx5dr_definer_calc_layout(struct mlx5dr_matcher *matcher,
4012 : : struct mlx5dr_definer *match_definer,
4013 : : struct mlx5dr_definer *range_definer)
4014 : : {
4015 : 0 : struct mlx5dr_context *ctx = matcher->tbl->ctx;
4016 : 0 : struct mlx5dr_match_template *mt = matcher->mt;
4017 : : struct mlx5dr_definer_fc *fc;
4018 : : uint8_t *match_hl;
4019 : : int i, ret;
4020 : :
4021 : : /* Union header-layout (hl) is used for creating a single definer
4022 : : * field layout used with different bitmasks for hash and match.
4023 : : */
4024 : : match_hl = simple_calloc(1, MLX5_ST_SZ_BYTES(definer_hl));
4025 [ # # ]: 0 : if (!match_hl) {
4026 : 0 : DR_LOG(ERR, "Failed to allocate memory for header layout");
4027 : 0 : rte_errno = ENOMEM;
4028 : 0 : return rte_errno;
4029 : : }
4030 : :
4031 : : /* Convert all mt items to header layout (hl)
4032 : : * and allocate the match and range field copy array (fc & fcr).
4033 : : */
4034 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++) {
4035 : 0 : ret = mlx5dr_definer_conv_items_to_hl(ctx, &mt[i], match_hl, matcher);
4036 [ # # ]: 0 : if (ret) {
4037 : 0 : DR_LOG(ERR, "Failed to convert items to header layout");
4038 : 0 : goto free_fc;
4039 : : }
4040 : : }
4041 : :
4042 [ # # ]: 0 : if (mlx5dr_matcher_is_compare(matcher)) {
4043 : 0 : ret = mlx5dr_matcher_validate_compare_attr(matcher);
4044 [ # # ]: 0 : if (ret)
4045 : 0 : goto free_fc;
4046 : :
4047 : : /* Due some HW limitation need to fill unused
4048 : : * DW's 0-5 and byte selectors with 0xff.
4049 : : */
4050 [ # # ]: 0 : for (i = 0; i < DW_SELECTORS_MATCH; i++)
4051 : 0 : match_definer->dw_selector[i] = 0xff;
4052 : :
4053 [ # # ]: 0 : for (i = 0; i < BYTE_SELECTORS; i++)
4054 : 0 : match_definer->byte_selector[i] = 0xff;
4055 : :
4056 [ # # ]: 0 : for (i = 0; i < mt[0].fc_sz; i++) {
4057 : 0 : fc = &mt[0].fc[i];
4058 : 0 : match_definer->dw_selector[fc->compare_idx] = fc->byte_off / DW_SIZE;
4059 : : }
4060 : :
4061 : 0 : goto out;
4062 : : }
4063 : :
4064 : : /* Find the match definer layout for header layout match union */
4065 : 0 : ret = mlx5dr_definer_find_best_match_fit(ctx, match_definer, match_hl);
4066 [ # # ]: 0 : if (ret) {
4067 : 0 : DR_LOG(DEBUG, "Failed to create match definer from header layout");
4068 : 0 : goto free_fc;
4069 : : }
4070 : :
4071 : : if (mlx5dr_definer_optimize_order_supported(match_definer, matcher))
4072 : 0 : mlx5dr_definer_optimize_order(match_definer, matcher->attr.rule.num_log);
4073 : :
4074 : : /* Find the range definer layout for match templates fcrs */
4075 : 0 : ret = mlx5dr_definer_find_best_range_fit(range_definer, matcher);
4076 [ # # ]: 0 : if (ret) {
4077 : 0 : DR_LOG(ERR, "Failed to create range definer from header layout");
4078 : 0 : goto free_fc;
4079 : : }
4080 : :
4081 : 0 : out:
4082 : : simple_free(match_hl);
4083 : 0 : return 0;
4084 : :
4085 : : free_fc:
4086 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++)
4087 [ # # ]: 0 : if (mt[i].fc)
4088 : : simple_free(mt[i].fc);
4089 : :
4090 : : simple_free(match_hl);
4091 : 0 : return rte_errno;
4092 : : }
4093 : :
4094 : 0 : int mlx5dr_definer_init_cache(struct mlx5dr_definer_cache **cache)
4095 : : {
4096 : : struct mlx5dr_definer_cache *new_cache;
4097 : :
4098 : : new_cache = simple_calloc(1, sizeof(*new_cache));
4099 [ # # ]: 0 : if (!new_cache) {
4100 : 0 : rte_errno = ENOMEM;
4101 : 0 : return rte_errno;
4102 : : }
4103 : 0 : LIST_INIT(&new_cache->head);
4104 : 0 : *cache = new_cache;
4105 : :
4106 : 0 : return 0;
4107 : : }
4108 : :
4109 : 0 : void mlx5dr_definer_uninit_cache(struct mlx5dr_definer_cache *cache)
4110 : : {
4111 : : simple_free(cache);
4112 : 0 : }
4113 : :
4114 : : static struct mlx5dr_devx_obj *
4115 : 0 : mlx5dr_definer_get_obj(struct mlx5dr_context *ctx,
4116 : : struct mlx5dr_definer *definer)
4117 : : {
4118 : 0 : struct mlx5dr_definer_cache *cache = ctx->definer_cache;
4119 : 0 : struct mlx5dr_cmd_definer_create_attr def_attr = {0};
4120 : : struct mlx5dr_definer_cache_item *cached_definer;
4121 : : struct mlx5dr_devx_obj *obj;
4122 : :
4123 : : /* Search definer cache for requested definer */
4124 [ # # ]: 0 : LIST_FOREACH(cached_definer, &cache->head, next) {
4125 [ # # ]: 0 : if (mlx5dr_definer_compare(&cached_definer->definer, definer))
4126 : : continue;
4127 : :
4128 : : /* Reuse definer and set LRU (move to be first in the list) */
4129 [ # # ]: 0 : LIST_REMOVE(cached_definer, next);
4130 [ # # ]: 0 : LIST_INSERT_HEAD(&cache->head, cached_definer, next);
4131 : 0 : cached_definer->refcount++;
4132 : 0 : return cached_definer->definer.obj;
4133 : : }
4134 : :
4135 : : /* Allocate and create definer based on the bitmask tag */
4136 : 0 : def_attr.match_mask = definer->mask.jumbo;
4137 : 0 : def_attr.dw_selector = definer->dw_selector;
4138 : 0 : def_attr.byte_selector = definer->byte_selector;
4139 : :
4140 : 0 : obj = mlx5dr_cmd_definer_create(ctx->ibv_ctx, &def_attr);
4141 [ # # ]: 0 : if (!obj)
4142 : : return NULL;
4143 : :
4144 : : cached_definer = simple_calloc(1, sizeof(*cached_definer));
4145 [ # # ]: 0 : if (!cached_definer) {
4146 : 0 : rte_errno = ENOMEM;
4147 : 0 : goto free_definer_obj;
4148 : : }
4149 : :
4150 [ # # ]: 0 : memcpy(&cached_definer->definer, definer, sizeof(*definer));
4151 : 0 : cached_definer->definer.obj = obj;
4152 : 0 : cached_definer->refcount = 1;
4153 [ # # ]: 0 : LIST_INSERT_HEAD(&cache->head, cached_definer, next);
4154 : :
4155 : 0 : return obj;
4156 : :
4157 : : free_definer_obj:
4158 : 0 : mlx5dr_cmd_destroy_obj(obj);
4159 : 0 : return NULL;
4160 : : }
4161 : :
4162 : : static void
4163 : 0 : mlx5dr_definer_put_obj(struct mlx5dr_context *ctx,
4164 : : struct mlx5dr_devx_obj *obj)
4165 : : {
4166 : : struct mlx5dr_definer_cache_item *cached_definer;
4167 : :
4168 [ # # ]: 0 : LIST_FOREACH(cached_definer, &ctx->definer_cache->head, next) {
4169 [ # # ]: 0 : if (cached_definer->definer.obj != obj)
4170 : : continue;
4171 : :
4172 : : /* Object found */
4173 [ # # ]: 0 : if (--cached_definer->refcount)
4174 : : return;
4175 : :
4176 [ # # ]: 0 : LIST_REMOVE(cached_definer, next);
4177 : 0 : mlx5dr_cmd_destroy_obj(cached_definer->definer.obj);
4178 : : simple_free(cached_definer);
4179 : : return;
4180 : : }
4181 : :
4182 : : /* Programming error, object must be part of cache */
4183 : 0 : assert(false);
4184 : : }
4185 : :
4186 : : static struct mlx5dr_definer *
4187 : 0 : mlx5dr_definer_alloc(struct mlx5dr_context *ctx,
4188 : : struct mlx5dr_definer_fc *fc,
4189 : : int fc_sz,
4190 : : struct rte_flow_item *items,
4191 : : struct mlx5dr_definer *layout,
4192 : : bool bind_fc)
4193 : : {
4194 : : struct mlx5dr_definer *definer;
4195 : : int ret;
4196 : :
4197 : : definer = simple_calloc(1, sizeof(*definer));
4198 [ # # ]: 0 : if (!definer) {
4199 : 0 : DR_LOG(ERR, "Failed to allocate memory for definer");
4200 : 0 : rte_errno = ENOMEM;
4201 : 0 : return NULL;
4202 : : }
4203 : :
4204 : : memcpy(definer, layout, sizeof(*definer));
4205 : :
4206 : : /* Align field copy array based on given layout */
4207 [ # # ]: 0 : if (bind_fc) {
4208 : 0 : ret = mlx5dr_definer_fc_bind(definer, fc, fc_sz);
4209 [ # # ]: 0 : if (ret) {
4210 : 0 : DR_LOG(ERR, "Failed to bind field copy to definer");
4211 : 0 : goto free_definer;
4212 : : }
4213 : : }
4214 : :
4215 : : /* Create the tag mask used for definer creation */
4216 : 0 : mlx5dr_definer_create_tag_mask(items, fc, fc_sz, definer->mask.jumbo);
4217 : :
4218 : 0 : definer->obj = mlx5dr_definer_get_obj(ctx, definer);
4219 [ # # ]: 0 : if (!definer->obj)
4220 : 0 : goto free_definer;
4221 : :
4222 : : return definer;
4223 : :
4224 : 0 : free_definer:
4225 : : simple_free(definer);
4226 : 0 : return NULL;
4227 : : }
4228 : :
4229 : : static void
4230 : : mlx5dr_definer_free(struct mlx5dr_context *ctx,
4231 : : struct mlx5dr_definer *definer)
4232 : : {
4233 : 0 : mlx5dr_definer_put_obj(ctx, definer->obj);
4234 : : simple_free(definer);
4235 : 0 : }
4236 : :
4237 : : static int
4238 : 0 : mlx5dr_definer_matcher_match_init(struct mlx5dr_context *ctx,
4239 : : struct mlx5dr_matcher *matcher,
4240 : : struct mlx5dr_definer *match_layout)
4241 : : {
4242 : 0 : struct mlx5dr_match_template *mt = matcher->mt;
4243 : : int i;
4244 : :
4245 : : /* Create mendatory match definer */
4246 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++) {
4247 : 0 : mt[i].definer = mlx5dr_definer_alloc(ctx,
4248 : : mt[i].fc,
4249 : 0 : mt[i].fc_sz,
4250 : 0 : mt[i].items,
4251 : : match_layout,
4252 : : true);
4253 [ # # ]: 0 : if (!mt[i].definer) {
4254 : 0 : DR_LOG(ERR, "Failed to create match definer");
4255 : 0 : goto free_definers;
4256 : : }
4257 : : }
4258 : : return 0;
4259 : :
4260 : : free_definers:
4261 [ # # ]: 0 : while (i--)
4262 : 0 : mlx5dr_definer_free(ctx, mt[i].definer);
4263 : :
4264 : 0 : return rte_errno;
4265 : : }
4266 : :
4267 : : static void
4268 : 0 : mlx5dr_definer_matcher_match_uninit(struct mlx5dr_matcher *matcher)
4269 : : {
4270 : 0 : struct mlx5dr_context *ctx = matcher->tbl->ctx;
4271 : : int i;
4272 : :
4273 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++)
4274 : 0 : mlx5dr_definer_free(ctx, matcher->mt[i].definer);
4275 : 0 : }
4276 : :
4277 : : static int
4278 : 0 : mlx5dr_definer_matcher_range_init(struct mlx5dr_context *ctx,
4279 : : struct mlx5dr_matcher *matcher,
4280 : : struct mlx5dr_definer *range_layout)
4281 : : {
4282 : 0 : struct mlx5dr_match_template *mt = matcher->mt;
4283 : : int i;
4284 : :
4285 : : /* Create optional range definers */
4286 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++) {
4287 : : /* All must use range if requested */
4288 : 0 : bool is_range = !!mt[i].fcr_sz;
4289 : 0 : bool has_range = matcher->flags & MLX5DR_MATCHER_FLAGS_RANGE_DEFINER;
4290 : :
4291 [ # # # # : 0 : if (i && ((is_range && !has_range) || (!is_range && has_range))) {
# # ]
4292 : 0 : DR_LOG(ERR, "Using range and non range templates is not allowed");
4293 : 0 : rte_errno = EINVAL;
4294 : 0 : goto free_definers;
4295 : : }
4296 : :
4297 [ # # ]: 0 : if (!mt[i].fcr_sz)
4298 : 0 : continue;
4299 : :
4300 : 0 : matcher->flags |= MLX5DR_MATCHER_FLAGS_RANGE_DEFINER;
4301 : : /* Create definer without fcr binding, already binded */
4302 : 0 : mt[i].range_definer = mlx5dr_definer_alloc(ctx,
4303 : : mt[i].fcr,
4304 : : mt[i].fcr_sz,
4305 : : mt[i].items,
4306 : : range_layout,
4307 : : false);
4308 [ # # ]: 0 : if (!mt[i].range_definer) {
4309 : 0 : DR_LOG(ERR, "Failed to create match definer");
4310 : 0 : goto free_definers;
4311 : : }
4312 : : }
4313 : : return 0;
4314 : :
4315 : : free_definers:
4316 [ # # ]: 0 : while (i--)
4317 [ # # ]: 0 : if (mt[i].range_definer)
4318 : : mlx5dr_definer_free(ctx, mt[i].range_definer);
4319 : :
4320 : 0 : return rte_errno;
4321 : : }
4322 : :
4323 : : static void
4324 : 0 : mlx5dr_definer_matcher_range_uninit(struct mlx5dr_matcher *matcher)
4325 : : {
4326 : 0 : struct mlx5dr_context *ctx = matcher->tbl->ctx;
4327 : : int i;
4328 : :
4329 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++)
4330 [ # # ]: 0 : if (matcher->mt[i].range_definer)
4331 : : mlx5dr_definer_free(ctx, matcher->mt[i].range_definer);
4332 : 0 : }
4333 : :
4334 : : static int
4335 : 0 : mlx5dr_definer_matcher_hash_init(struct mlx5dr_context *ctx,
4336 : : struct mlx5dr_matcher *matcher)
4337 : : {
4338 : 0 : struct mlx5dr_cmd_definer_create_attr def_attr = {0};
4339 : 0 : struct mlx5dr_match_template *mt = matcher->mt;
4340 : 0 : struct ibv_context *ibv_ctx = ctx->ibv_ctx;
4341 : : uint8_t *bit_mask;
4342 : : int i, j;
4343 : :
4344 [ # # ]: 0 : for (i = 1; i < matcher->num_of_mt; i++)
4345 [ # # ]: 0 : if (mlx5dr_definer_compare(mt[i].definer, mt[i - 1].definer))
4346 : 0 : matcher->flags |= MLX5DR_MATCHER_FLAGS_HASH_DEFINER;
4347 : :
4348 [ # # ]: 0 : if (!(matcher->flags & MLX5DR_MATCHER_FLAGS_HASH_DEFINER))
4349 : : return 0;
4350 : :
4351 : : /* Insert by index requires all MT using the same definer */
4352 [ # # ]: 0 : if (matcher->attr.insert_mode == MLX5DR_MATCHER_INSERT_BY_INDEX) {
4353 : 0 : DR_LOG(ERR, "Insert by index not supported with MT combination");
4354 : 0 : rte_errno = EOPNOTSUPP;
4355 : 0 : return rte_errno;
4356 : : }
4357 : :
4358 : 0 : matcher->hash_definer = simple_calloc(1, sizeof(*matcher->hash_definer));
4359 [ # # ]: 0 : if (!matcher->hash_definer) {
4360 : 0 : DR_LOG(ERR, "Failed to allocate memory for hash definer");
4361 : 0 : rte_errno = ENOMEM;
4362 : 0 : return rte_errno;
4363 : : }
4364 : :
4365 : : /* Calculate intersection between all match templates bitmasks.
4366 : : * We will use mt[0] as reference and intersect it with mt[1..n].
4367 : : * From this we will get:
4368 : : * hash_definer.selectors = mt[0].selecotrs
4369 : : * hash_definer.mask = mt[0].mask & mt[0].mask & ... & mt[n].mask
4370 : : */
4371 : :
4372 : : /* Use first definer which should also contain intersection fields */
4373 : 0 : memcpy(matcher->hash_definer, mt->definer, sizeof(struct mlx5dr_definer));
4374 : :
4375 : : /* Calculate intersection between first to all match templates bitmasks */
4376 [ # # ]: 0 : for (i = 1; i < matcher->num_of_mt; i++) {
4377 : 0 : bit_mask = (uint8_t *)&mt[i].definer->mask;
4378 [ # # ]: 0 : for (j = 0; j < MLX5DR_JUMBO_TAG_SZ; j++)
4379 : 0 : ((uint8_t *)&matcher->hash_definer->mask)[j] &= bit_mask[j];
4380 : : }
4381 : :
4382 : 0 : def_attr.match_mask = matcher->hash_definer->mask.jumbo;
4383 : 0 : def_attr.dw_selector = matcher->hash_definer->dw_selector;
4384 : 0 : def_attr.byte_selector = matcher->hash_definer->byte_selector;
4385 : 0 : matcher->hash_definer->obj = mlx5dr_cmd_definer_create(ibv_ctx, &def_attr);
4386 [ # # ]: 0 : if (!matcher->hash_definer->obj) {
4387 : 0 : DR_LOG(ERR, "Failed to create hash definer");
4388 : 0 : goto free_hash_definer;
4389 : : }
4390 : :
4391 : : return 0;
4392 : :
4393 : : free_hash_definer:
4394 : 0 : simple_free(matcher->hash_definer);
4395 : 0 : return rte_errno;
4396 : : }
4397 : :
4398 : : static void
4399 : 0 : mlx5dr_definer_matcher_hash_uninit(struct mlx5dr_matcher *matcher)
4400 : : {
4401 [ # # ]: 0 : if (!matcher->hash_definer)
4402 : : return;
4403 : :
4404 : 0 : mlx5dr_cmd_destroy_obj(matcher->hash_definer->obj);
4405 : 0 : simple_free(matcher->hash_definer);
4406 : : }
4407 : :
4408 : 0 : int mlx5dr_definer_matcher_init(struct mlx5dr_context *ctx,
4409 : : struct mlx5dr_matcher *matcher)
4410 : : {
4411 : 0 : struct mlx5dr_definer match_layout = {0};
4412 : 0 : struct mlx5dr_definer range_layout = {0};
4413 : : int ret, i;
4414 : :
4415 [ # # ]: 0 : if (matcher->flags & MLX5DR_MATCHER_FLAGS_COLLISION)
4416 : : return 0;
4417 : :
4418 : 0 : ret = mlx5dr_definer_calc_layout(matcher, &match_layout, &range_layout);
4419 [ # # ]: 0 : if (ret) {
4420 : 0 : DR_LOG(DEBUG, "Failed to calculate matcher definer layout");
4421 : 0 : return ret;
4422 : : }
4423 : :
4424 : : /* Calculate definers needed for exact match */
4425 : 0 : ret = mlx5dr_definer_matcher_match_init(ctx, matcher, &match_layout);
4426 [ # # ]: 0 : if (ret) {
4427 : 0 : DR_LOG(ERR, "Failed to init match definers");
4428 : 0 : goto free_fc;
4429 : : }
4430 : :
4431 : : /* Calculate definers needed for range */
4432 : 0 : ret = mlx5dr_definer_matcher_range_init(ctx, matcher, &range_layout);
4433 [ # # ]: 0 : if (ret) {
4434 : 0 : DR_LOG(ERR, "Failed to init range definers");
4435 : 0 : goto uninit_match_definer;
4436 : : }
4437 : :
4438 : : /* Calculate partial hash definer */
4439 : 0 : ret = mlx5dr_definer_matcher_hash_init(ctx, matcher);
4440 [ # # ]: 0 : if (ret) {
4441 : 0 : DR_LOG(ERR, "Failed to init hash definer");
4442 : 0 : goto uninit_range_definer;
4443 : : }
4444 : :
4445 : : return 0;
4446 : :
4447 : : uninit_range_definer:
4448 : 0 : mlx5dr_definer_matcher_range_uninit(matcher);
4449 : 0 : uninit_match_definer:
4450 : 0 : mlx5dr_definer_matcher_match_uninit(matcher);
4451 : 0 : free_fc:
4452 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++)
4453 : 0 : simple_free(matcher->mt[i].fc);
4454 : :
4455 : : return ret;
4456 : : }
4457 : :
4458 : 0 : void mlx5dr_definer_matcher_uninit(struct mlx5dr_matcher *matcher)
4459 : : {
4460 : : int i;
4461 : :
4462 [ # # ]: 0 : if (matcher->flags & MLX5DR_MATCHER_FLAGS_COLLISION)
4463 : : return;
4464 : :
4465 : 0 : mlx5dr_definer_matcher_hash_uninit(matcher);
4466 : 0 : mlx5dr_definer_matcher_range_uninit(matcher);
4467 : 0 : mlx5dr_definer_matcher_match_uninit(matcher);
4468 : :
4469 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++)
4470 : 0 : simple_free(matcher->mt[i].fc);
4471 : : }
|
