Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(c) 2014-2023 Broadcom
3 : : * All rights reserved.
4 : : */
5 : :
6 : : #include <unistd.h>
7 : :
8 : : #include <rte_byteorder.h>
9 : : #include <rte_common.h>
10 : : #include <rte_cycles.h>
11 : : #include <rte_malloc.h>
12 : : #include <rte_memzone.h>
13 : : #include <rte_version.h>
14 : : #include <rte_io.h>
15 : :
16 : : #include "bnxt.h"
17 : : #include "bnxt_filter.h"
18 : : #include "bnxt_hwrm.h"
19 : : #include "bnxt_rxq.h"
20 : : #include "bnxt_rxr.h"
21 : : #include "bnxt_ring.h"
22 : : #include "bnxt_txq.h"
23 : : #include "bnxt_txr.h"
24 : : #include "bnxt_vnic.h"
25 : : #include "hsi_struct_def_dpdk.h"
26 : : #include "bnxt_ulp_utils.h"
27 : :
28 : : struct bnxt_plcmodes_cfg {
29 : : uint32_t flags;
30 : : uint16_t jumbo_thresh;
31 : : uint16_t hds_offset;
32 : : uint16_t hds_threshold;
33 : : };
34 : :
35 : : const char *media_type[] = { "Unknown", "Twisted Pair",
36 : : "Direct Attached Copper", "Fiber"
37 : : };
38 : :
39 : : #define MAX_MEDIA_TYPE (sizeof(media_type) / sizeof(const char *))
40 : :
41 : : const char *link_status_str[] = { "Down. No link or cable detected.",
42 : : "Down. No link, but a cable has been detected.", "Up.",
43 : : };
44 : :
45 : : #define MAX_LINK_STR (sizeof(link_status_str) / sizeof(const char *))
46 : :
47 : : const char *fec_mode[] = {
48 : : "No active FEC",
49 : : "FEC CLAUSE 74 (Fire Code).",
50 : : "FEC CLAUSE 91 RS(528,514).",
51 : : "FEC RS544_1XN",
52 : : "FEC RS(544,528)",
53 : : "FEC RS272_1XN",
54 : : "FEC RS(272,257)"
55 : : };
56 : :
57 : : #define MAX_FEC_MODE (sizeof(fec_mode) / sizeof(const char *))
58 : :
59 : : const char *signal_mode[] = {
60 : : "NRZ", "PAM4", "PAM4_112"
61 : : };
62 : :
63 : : #define MAX_SIG_MODE (sizeof(signal_mode) / sizeof(const char *))
64 : :
65 : : /* multi-purpose multi-key table container.
66 : : * Add a unique entry for a new PHY attribs as per HW CAS.
67 : : * Query it using a helper functions.
68 : : */
69 : : struct link_speeds2_tbl {
70 : : uint16_t force_val;
71 : : uint16_t auto_val;
72 : : uint32_t rte_speed;
73 : : uint32_t rte_speed_num;
74 : : uint16_t hwrm_speed;
75 : : uint16_t sig_mode;
76 : : uint16_t lanes;
77 : : const char *desc;
78 : : } link_speeds2_tbl[] = {
79 : : {
80 : : 10,
81 : : 0,
82 : : RTE_ETH_LINK_SPEED_1G,
83 : : RTE_ETH_SPEED_NUM_1G,
84 : : HWRM_PORT_PHY_CFG_INPUT_FORCE_LINK_SPEEDS2_1GB,
85 : : BNXT_SIG_MODE_NRZ,
86 : : 1,
87 : : "1Gb NRZ",
88 : : }, {
89 : : 100,
90 : : 1,
91 : : RTE_ETH_LINK_SPEED_10G,
92 : : RTE_ETH_SPEED_NUM_10G,
93 : : HWRM_PORT_PHY_CFG_INPUT_FORCE_LINK_SPEEDS2_10GB,
94 : : BNXT_SIG_MODE_NRZ,
95 : : 1,
96 : : "10Gb NRZ",
97 : : }, {
98 : : 250,
99 : : 2,
100 : : RTE_ETH_LINK_SPEED_25G,
101 : : RTE_ETH_SPEED_NUM_25G,
102 : : HWRM_PORT_PHY_CFG_INPUT_FORCE_LINK_SPEEDS2_25GB,
103 : : BNXT_SIG_MODE_NRZ,
104 : : 1,
105 : : "25Gb NRZ",
106 : : }, {
107 : : 400,
108 : : 3,
109 : : RTE_ETH_LINK_SPEED_40G,
110 : : RTE_ETH_SPEED_NUM_40G,
111 : : HWRM_PORT_PHY_CFG_INPUT_FORCE_LINK_SPEEDS2_40GB,
112 : : BNXT_SIG_MODE_NRZ,
113 : : 4,
114 : : "40Gb NRZ",
115 : : }, {
116 : : 500,
117 : : 4,
118 : : RTE_ETH_LINK_SPEED_50G,
119 : : RTE_ETH_SPEED_NUM_50G,
120 : : HWRM_PORT_PHY_CFG_INPUT_FORCE_LINK_SPEEDS2_50GB,
121 : : BNXT_SIG_MODE_NRZ,
122 : : 2,
123 : : "50Gb NRZ",
124 : : }, {
125 : : 1000,
126 : : 5,
127 : : RTE_ETH_LINK_SPEED_100G,
128 : : RTE_ETH_SPEED_NUM_100G,
129 : : HWRM_PORT_PHY_CFG_INPUT_FORCE_LINK_SPEEDS2_100GB,
130 : : BNXT_SIG_MODE_NRZ,
131 : : 4,
132 : : "100Gb NRZ",
133 : : }, {
134 : : 501,
135 : : 6,
136 : : RTE_ETH_LINK_SPEED_50G,
137 : : RTE_ETH_SPEED_NUM_50G,
138 : : HWRM_PORT_PHY_CFG_INPUT_FORCE_LINK_SPEEDS2_50GB_PAM4_56,
139 : : BNXT_SIG_MODE_PAM4,
140 : : 1,
141 : : "50Gb (PAM4-56: 50G per lane)",
142 : : }, {
143 : : 1001,
144 : : 7,
145 : : RTE_ETH_LINK_SPEED_100G,
146 : : RTE_ETH_SPEED_NUM_100G,
147 : : HWRM_PORT_PHY_CFG_INPUT_FORCE_LINK_SPEEDS2_100GB_PAM4_56,
148 : : BNXT_SIG_MODE_PAM4,
149 : : 2,
150 : : "100Gb (PAM4-56: 50G per lane)",
151 : : }, {
152 : : 2001,
153 : : 8,
154 : : RTE_ETH_LINK_SPEED_200G,
155 : : RTE_ETH_SPEED_NUM_200G,
156 : : HWRM_PORT_PHY_CFG_INPUT_FORCE_LINK_SPEEDS2_200GB_PAM4_56,
157 : : BNXT_SIG_MODE_PAM4,
158 : : 4,
159 : : "200Gb (PAM4-56: 50G per lane)",
160 : : }, {
161 : : 4001,
162 : : 9,
163 : : RTE_ETH_LINK_SPEED_400G,
164 : : RTE_ETH_SPEED_NUM_400G,
165 : : HWRM_PORT_PHY_CFG_INPUT_FORCE_LINK_SPEEDS2_400GB_PAM4_56,
166 : : BNXT_SIG_MODE_PAM4,
167 : : 8,
168 : : "400Gb (PAM4-56: 50G per lane)",
169 : : }, {
170 : : 1002,
171 : : 10,
172 : : RTE_ETH_LINK_SPEED_100G,
173 : : RTE_ETH_SPEED_NUM_100G,
174 : : HWRM_PORT_PHY_CFG_INPUT_FORCE_LINK_SPEEDS2_100GB_PAM4_112,
175 : : BNXT_SIG_MODE_PAM4_112,
176 : : 1,
177 : : "100Gb (PAM4-112: 100G per lane)",
178 : : }, {
179 : : 2002,
180 : : 11,
181 : : RTE_ETH_LINK_SPEED_200G,
182 : : RTE_ETH_SPEED_NUM_200G,
183 : : HWRM_PORT_PHY_CFG_INPUT_FORCE_LINK_SPEEDS2_200GB_PAM4_112,
184 : : BNXT_SIG_MODE_PAM4_112,
185 : : 2,
186 : : "200Gb (PAM4-112: 100G per lane)",
187 : : }, {
188 : : 4002,
189 : : 12,
190 : : RTE_ETH_LINK_SPEED_400G,
191 : : RTE_ETH_SPEED_NUM_400G,
192 : : HWRM_PORT_PHY_CFG_INPUT_FORCE_LINK_SPEEDS2_400GB_PAM4_112,
193 : : BNXT_SIG_MODE_PAM4_112,
194 : : 4,
195 : : "400Gb (PAM4-112: 100G per lane)",
196 : : }, {
197 : : 0,
198 : : 13,
199 : : RTE_ETH_LINK_SPEED_AUTONEG, /* None matches, AN is default 0 */
200 : : RTE_ETH_SPEED_NUM_NONE, /* None matches, No speed */
201 : : HWRM_PORT_PHY_CFG_INPUT_FORCE_LINK_SPEEDS2_1GB, /* Placeholder for wrong HWRM */
202 : : BNXT_SIG_MODE_NRZ, /* default sig */
203 : : 0,
204 : : "Unknown",
205 : : },
206 : : };
207 : :
208 : : #define BNXT_SPEEDS2_TBL_SZ (sizeof(link_speeds2_tbl) / sizeof(*link_speeds2_tbl))
209 : :
210 : : /* In hwrm_phy_qcfg reports trained up speeds in link_speed(offset:0x8[31:16]) */
211 : : struct link_speeds_tbl {
212 : : uint16_t hwrm_speed;
213 : : uint32_t rte_speed_num;
214 : : const char *desc;
215 : : } link_speeds_tbl[] = {
216 : : {
217 : : HWRM_PORT_PHY_QCFG_OUTPUT_LINK_SPEED_100MB,
218 : : RTE_ETH_SPEED_NUM_100M, "100 MB",
219 : : }, {
220 : : HWRM_PORT_PHY_QCFG_OUTPUT_LINK_SPEED_1GB,
221 : : RTE_ETH_SPEED_NUM_1G, "1 GB",
222 : : }, {
223 : : HWRM_PORT_PHY_QCFG_OUTPUT_LINK_SPEED_2_5GB,
224 : : RTE_ETH_SPEED_NUM_2_5G, "25 GB",
225 : : }, {
226 : : HWRM_PORT_PHY_QCFG_OUTPUT_LINK_SPEED_10GB,
227 : : RTE_ETH_SPEED_NUM_10G, "10 GB",
228 : : }, {
229 : : HWRM_PORT_PHY_QCFG_OUTPUT_LINK_SPEED_20GB,
230 : : RTE_ETH_SPEED_NUM_20G, "20 GB",
231 : : }, {
232 : : HWRM_PORT_PHY_QCFG_OUTPUT_LINK_SPEED_40GB,
233 : : RTE_ETH_SPEED_NUM_40G, "40 GB",
234 : : }, {
235 : : HWRM_PORT_PHY_QCFG_OUTPUT_LINK_SPEED_50GB,
236 : : RTE_ETH_SPEED_NUM_50G, "50 GB",
237 : : }, {
238 : : HWRM_PORT_PHY_QCFG_OUTPUT_LINK_SPEED_100GB,
239 : : RTE_ETH_SPEED_NUM_100G, "100 GB",
240 : : }, {
241 : : HWRM_PORT_PHY_QCFG_OUTPUT_LINK_SPEED_200GB,
242 : : RTE_ETH_SPEED_NUM_200G, "200 GB",
243 : : }, {
244 : : HWRM_PORT_PHY_QCFG_OUTPUT_LINK_SPEED_400GB,
245 : : RTE_ETH_SPEED_NUM_400G, "400 GB",
246 : : }, {
247 : : 0, RTE_ETH_SPEED_NUM_NONE, "None",
248 : : },
249 : : };
250 : :
251 : : #define BNXT_SPEEDS_TBL_SZ (sizeof(link_speeds_tbl) / sizeof(*link_speeds_tbl))
252 : :
253 : : static const char *bnxt_get_xcvr_type(uint32_t xcvr_identifier_type_tx_lpi_timer)
254 : : {
255 : 0 : uint32_t xcvr_type = HWRM_PORT_PHY_QCFG_OUTPUT_XCVR_IDENTIFIER_TYPE_MASK &
256 : : xcvr_identifier_type_tx_lpi_timer;
257 : :
258 : : /* Addressing only known CMIS types */
259 : 0 : switch (xcvr_type) {
260 : : case HWRM_PORT_PHY_QCFG_OUTPUT_XCVR_IDENTIFIER_TYPE_SFP:
261 : : return "SFP";
262 : 0 : case HWRM_PORT_PHY_QCFG_OUTPUT_XCVR_IDENTIFIER_TYPE_QSFP:
263 : 0 : return "QSFP";
264 : 0 : case HWRM_PORT_PHY_QCFG_OUTPUT_XCVR_IDENTIFIER_TYPE_QSFPPLUS:
265 : 0 : return "QSFP+";
266 : 0 : case HWRM_PORT_PHY_QCFG_OUTPUT_XCVR_IDENTIFIER_TYPE_QSFP28:
267 : 0 : return "QSFP28";
268 : 0 : case HWRM_PORT_PHY_QCFG_OUTPUT_XCVR_IDENTIFIER_TYPE_QSFPDD:
269 : 0 : return "QSFP112";
270 : 0 : case HWRM_PORT_PHY_QCFG_OUTPUT_XCVR_IDENTIFIER_TYPE_QSFP112:
271 : 0 : return "QSFP-DD";
272 : 0 : case HWRM_PORT_PHY_QCFG_OUTPUT_XCVR_IDENTIFIER_TYPE_UNKNOWN:
273 : 0 : return "Unknown";
274 : 0 : default:
275 : : /* All other/new CMIS variants belong here */
276 : 0 : return "QSFP-xx new CMIS variant";
277 : : }
278 : : }
279 : :
280 : : /* Utility function to lookup speeds2 table and
281 : : * return a rte to hwrm speed matching row to the client
282 : : */
283 : 0 : static struct link_speeds2_tbl *bnxt_get_rte_hwrm_speeds2_entry(struct bnxt *bp)
284 : : {
285 : : int i, max;
286 : : uint32_t speed, lanes;
287 : : bool check_lanes;
288 : 0 : struct rte_eth_conf *dev_conf = &bp->eth_dev->data->dev_conf;
289 : :
290 : 0 : speed = dev_conf->link_speeds;
291 : 0 : lanes = bp->link_info->pmd_speed_lanes;
292 : :
293 : : max = BNXT_SPEEDS2_TBL_SZ - 1;
294 : 0 : speed &= ~RTE_ETH_LINK_SPEED_FIXED;
295 : : check_lanes = !(lanes == 0);
296 : :
297 [ # # ]: 0 : for (i = 0; i < max; i++) {
298 [ # # ]: 0 : if (speed == link_speeds2_tbl[i].rte_speed &&
299 [ # # # # ]: 0 : (lanes == link_speeds2_tbl[i].lanes || !check_lanes))
300 : : break;
301 : : }
302 : :
303 [ # # ]: 0 : if (!check_lanes)
304 : 0 : PMD_DRV_LOG_LINE(INFO, "Given lanes %d, Configuring default lanes %d %s",
305 : : lanes, link_speeds2_tbl[i].lanes, link_speeds2_tbl[i].desc);
306 : 0 : return (struct link_speeds2_tbl *)&link_speeds2_tbl[i];
307 : : }
308 : :
309 : : /* Utility function to lookup speeds2 table and
310 : : * return a hwrm to rte speed matching row to the client
311 : : */
312 : : static struct link_speeds2_tbl *bnxt_get_hwrm_to_rte_speeds2_entry(uint16_t speed)
313 : : {
314 : : int i, max;
315 : :
316 : : max = BNXT_SPEEDS2_TBL_SZ - 1;
317 [ # # # # ]: 0 : for (i = 0; i < max; i++) {
318 [ # # # # ]: 0 : if (speed == link_speeds2_tbl[i].hwrm_speed)
319 : : break;
320 : : }
321 : : return (struct link_speeds2_tbl *)&link_speeds2_tbl[i];
322 : : }
323 : :
324 : : /* Helper function to lookup auto link_speed table */
325 : : static struct link_speeds_tbl *bnxt_get_hwrm_to_rte_speeds_entry(uint16_t speed)
326 : : {
327 : : int i, max;
328 : :
329 : : max = BNXT_SPEEDS_TBL_SZ - 1;
330 : :
331 [ # # ]: 0 : for (i = 0; i < max ; i++) {
332 [ # # ]: 0 : if (speed == link_speeds_tbl[i].hwrm_speed)
333 : : break;
334 : : }
335 : : return (struct link_speeds_tbl *)&link_speeds_tbl[i];
336 : : }
337 : :
338 : 0 : static int page_getenum(size_t size)
339 : : {
340 [ # # ]: 0 : if (size <= 1 << 4)
341 : : return 4;
342 [ # # ]: 0 : if (size <= 1 << 12)
343 : : return 12;
344 [ # # ]: 0 : if (size <= 1 << 13)
345 : : return 13;
346 [ # # ]: 0 : if (size <= 1 << 16)
347 : : return 16;
348 [ # # ]: 0 : if (size <= 1 << 21)
349 : : return 21;
350 [ # # ]: 0 : if (size <= 1 << 22)
351 : : return 22;
352 [ # # ]: 0 : if (size <= 1 << 30)
353 : : return 30;
354 : 0 : PMD_DRV_LOG_LINE(ERR, "Page size %zu out of range", size);
355 : 0 : return sizeof(int) * 8 - 1;
356 : : }
357 : :
358 : : static int page_roundup(size_t size)
359 : : {
360 : 0 : return 1 << page_getenum(size);
361 : : }
362 : :
363 : : static void bnxt_hwrm_set_pg_attr(struct bnxt_ring_mem_info *rmem,
364 : : uint8_t *pg_attr,
365 : : uint64_t *pg_dir)
366 : : {
367 : 0 : if (rmem->nr_pages == 0)
368 : : return;
369 : :
370 [ # # # # : 0 : if (rmem->nr_pages > 1) {
# # # # #
# # # # #
# # ]
371 : 0 : *pg_attr = 1;
372 : 0 : *pg_dir = rte_cpu_to_le_64(rmem->pg_tbl_map);
373 : : } else {
374 : 0 : *pg_dir = rte_cpu_to_le_64(rmem->dma_arr[0]);
375 : : }
376 : : }
377 : :
378 : : static struct bnxt_cp_ring_info*
379 : 0 : bnxt_get_ring_info_by_id(struct bnxt *bp, uint16_t rid, uint16_t type)
380 : : {
381 : : struct bnxt_cp_ring_info *cp_ring = NULL;
382 : : uint16_t i;
383 : :
384 [ # # # ]: 0 : switch (type) {
385 : : case HWRM_RING_FREE_INPUT_RING_TYPE_RX:
386 : : case HWRM_RING_FREE_INPUT_RING_TYPE_RX_AGG:
387 : : /* FALLTHROUGH */
388 [ # # ]: 0 : for (i = 0; i < bp->rx_cp_nr_rings; i++) {
389 : 0 : struct bnxt_rx_queue *rxq = bp->rx_queues[i];
390 : :
391 [ # # ]: 0 : if (rxq->cp_ring->cp_ring_struct->fw_ring_id ==
392 : : rte_cpu_to_le_16(rid)) {
393 : 0 : return rxq->cp_ring;
394 : : }
395 : : }
396 : : break;
397 : : case HWRM_RING_FREE_INPUT_RING_TYPE_TX:
398 [ # # ]: 0 : for (i = 0; i < bp->tx_cp_nr_rings; i++) {
399 : 0 : struct bnxt_tx_queue *txq = bp->tx_queues[i];
400 : :
401 [ # # ]: 0 : if (txq->cp_ring->cp_ring_struct->fw_ring_id ==
402 : : rte_cpu_to_le_16(rid)) {
403 : 0 : return txq->cp_ring;
404 : : }
405 : : }
406 : :
407 : : /* MPC ring is of type TX. MPC is not allocated on Thor, Wh+. */
408 [ # # ]: 0 : if (bp->mpc == NULL)
409 : 0 : goto skip_mpc;
410 : :
411 [ # # ]: 0 : for (i = 0; i < BNXT_MPC_CHNL_MAX; i++) {
412 : : struct bnxt_mpc_txq *mpc_queue;
413 : :
414 [ # # ]: 0 : if (!(bp->mpc->mpc_chnls_en & (1 << i)))
415 : 0 : continue;
416 : 0 : mpc_queue = bp->mpc->mpc_txq[i];
417 [ # # ]: 0 : if (!mpc_queue)
418 : 0 : continue;
419 : :
420 [ # # ]: 0 : if (mpc_queue->cp_ring->cp_ring_struct->fw_ring_id ==
421 : : rte_cpu_to_le_16(rid))
422 : 0 : return mpc_queue->cp_ring;
423 : : }
424 : 0 : skip_mpc:
425 : : break;
426 : : default:
427 : : return cp_ring;
428 : : }
429 : : return cp_ring;
430 : : }
431 : :
432 : : /* Complete a sweep of the CQ ring for the corresponding Tx/Rx/AGG ring.
433 : : * If the CMPL_BASE_TYPE_HWRM_DONE is not encountered by the last pass,
434 : : * before timeout, we force the done bit for the cleanup to proceed.
435 : : * Also if cpr is null, do nothing.. The HWRM command is not for a
436 : : * Tx/Rx/AGG ring cleanup.
437 : : */
438 : : static int
439 : 0 : bnxt_check_cq_hwrm_done(struct bnxt_cp_ring_info *cpr,
440 : : bool tx, bool rx, bool timeout)
441 : : {
442 : : int done = 0;
443 : :
444 [ # # ]: 0 : if (cpr != NULL) {
445 [ # # ]: 0 : if (tx)
446 : 0 : done = bnxt_flush_tx_cmp(cpr);
447 : :
448 [ # # ]: 0 : if (rx)
449 : 0 : done = bnxt_flush_rx_cmp(cpr);
450 : :
451 [ # # ]: 0 : if (done)
452 [ # # ]: 0 : PMD_DRV_LOG_LINE(DEBUG, "HWRM DONE for %s ring",
453 : : rx ? "Rx" : "Tx");
454 : :
455 : : /* We are about to timeout and still haven't seen the
456 : : * HWRM done for the Ring free. Force the cleanup.
457 : : */
458 [ # # ]: 0 : if (!done && timeout) {
459 : : done = 1;
460 [ # # ]: 0 : PMD_DRV_LOG_LINE(ERR, "Timing out for %s ring",
461 : : rx ? "Rx" : "Tx");
462 : : }
463 : : } else {
464 : : /* This HWRM command is not for a Tx/Rx/AGG ring cleanup.
465 : : * Otherwise the cpr would have been valid. So do nothing.
466 : : */
467 : : done = 1;
468 : : }
469 : :
470 : 0 : return done;
471 : : }
472 : :
473 : : /*
474 : : * HWRM Functions (sent to HWRM)
475 : : * These are named bnxt_hwrm_*() and return 0 on success or -110 if the
476 : : * HWRM command times out, or a negative error code if the HWRM
477 : : * command was failed by the FW.
478 : : */
479 : :
480 : 0 : static int bnxt_hwrm_send_message(struct bnxt *bp, void *msg,
481 : : uint32_t msg_len, bool use_kong_mb)
482 : : {
483 : : unsigned int i;
484 : : struct input *req = msg;
485 : 0 : struct output *resp = bp->hwrm_cmd_resp_addr;
486 : : uint32_t *data = msg;
487 : : uint8_t *bar;
488 : : uint8_t *valid;
489 : 0 : uint16_t max_req_len = bp->max_req_len;
490 : 0 : struct hwrm_short_input short_input = { 0 };
491 [ # # ]: 0 : uint16_t bar_offset = use_kong_mb ?
492 : : GRCPF_REG_KONG_CHANNEL_OFFSET : GRCPF_REG_CHIMP_CHANNEL_OFFSET;
493 [ # # ]: 0 : uint16_t mb_trigger_offset = use_kong_mb ?
494 : : GRCPF_REG_KONG_COMM_TRIGGER : GRCPF_REG_CHIMP_COMM_TRIGGER;
495 : : struct bnxt_cp_ring_info *cpr = NULL;
496 : : bool is_rx = false;
497 : : bool is_tx = false;
498 : : uint32_t timeout;
499 : :
500 : : /* Do not send HWRM commands to firmware in error state */
501 [ # # ]: 0 : if (bp->flags & BNXT_FLAG_FATAL_ERROR)
502 : : return 0;
503 : :
504 : : /* If previous HWRM command timed out, do not send new HWRM command */
505 [ # # ]: 0 : if (bp->flags & BNXT_FLAG_FW_TIMEDOUT)
506 : : return 0;
507 : :
508 : 0 : timeout = bp->hwrm_cmd_timeout;
509 : :
510 : : /* Update the message length for backing store config for new FW. */
511 [ # # ]: 0 : if (bp->fw_ver >= HWRM_VERSION_1_10_2_13 &&
512 [ # # ]: 0 : rte_cpu_to_le_16(req->req_type) == HWRM_FUNC_BACKING_STORE_CFG)
513 : : msg_len = BNXT_BACKING_STORE_CFG_LEGACY_LEN;
514 : :
515 [ # # ]: 0 : if (bp->flags & BNXT_FLAG_SHORT_CMD ||
516 [ # # ]: 0 : msg_len > bp->max_req_len) {
517 : 0 : void *short_cmd_req = bp->hwrm_short_cmd_req_addr;
518 : :
519 : 0 : memset(short_cmd_req, 0, bp->hwrm_max_ext_req_len);
520 : 0 : memcpy(short_cmd_req, req, msg_len);
521 : :
522 : 0 : short_input.req_type = rte_cpu_to_le_16(req->req_type);
523 : 0 : short_input.signature = rte_cpu_to_le_16(
524 : : HWRM_SHORT_INPUT_SIGNATURE_SHORT_CMD);
525 : 0 : short_input.size = rte_cpu_to_le_16(msg_len);
526 : 0 : short_input.req_addr =
527 : 0 : rte_cpu_to_le_64(bp->hwrm_short_cmd_req_dma_addr);
528 : :
529 : : data = (uint32_t *)&short_input;
530 : : msg_len = sizeof(short_input);
531 : :
532 : : max_req_len = BNXT_HWRM_SHORT_REQ_LEN;
533 : : }
534 : :
535 : : /* Write request msg to hwrm channel */
536 [ # # ]: 0 : for (i = 0; i < msg_len; i += 4) {
537 : 0 : bar = (uint8_t *)bp->bar0 + bar_offset + i;
538 : 0 : rte_write32(*data, bar);
539 : 0 : data++;
540 : : }
541 : :
542 : : /* Zero the rest of the request space */
543 [ # # ]: 0 : for (; i < max_req_len; i += 4) {
544 : 0 : bar = (uint8_t *)bp->bar0 + bar_offset + i;
545 : : rte_write32(0, bar);
546 : : }
547 : :
548 : : /* Ring channel doorbell */
549 : 0 : bar = (uint8_t *)bp->bar0 + mb_trigger_offset;
550 : : rte_write32(1, bar);
551 : : /*
552 : : * Make sure the channel doorbell ring command complete before
553 : : * reading the response to avoid getting stale or invalid
554 : : * responses.
555 : : */
556 : : rte_io_mb();
557 : :
558 : : /* Check ring flush is done.
559 : : * This is valid only for Tx and Rx rings (including AGG rings).
560 : : * The Tx and Rx rings should be freed once the HW confirms all
561 : : * the internal buffers and BDs associated with the rings are
562 : : * consumed and the corresponding DMA is handled.
563 : : */
564 [ # # ]: 0 : if (rte_cpu_to_le_16(req->cmpl_ring) != INVALID_HW_RING_ID) {
565 : : /* Check if the TxCQ matches. If that fails check if RxCQ
566 : : * matches. And if neither match, is_rx = false, is_tx = false.
567 : : */
568 : 0 : cpr = bnxt_get_ring_info_by_id(bp, req->cmpl_ring,
569 : : HWRM_RING_FREE_INPUT_RING_TYPE_TX);
570 [ # # ]: 0 : if (cpr == NULL) {
571 : : /* Not a TxCQ. Check if the RxCQ matches. */
572 : : cpr =
573 : 0 : bnxt_get_ring_info_by_id(bp, req->cmpl_ring,
574 : : HWRM_RING_FREE_INPUT_RING_TYPE_RX);
575 [ # # ]: 0 : if (cpr != NULL)
576 : : is_rx = true;
577 : : } else {
578 : : is_tx = true;
579 : : }
580 : : }
581 : :
582 : : /* Poll for the valid bit */
583 [ # # ]: 0 : for (i = 0; i < timeout; i++) {
584 : : int done;
585 : :
586 : 0 : done = bnxt_check_cq_hwrm_done(cpr, is_tx, is_rx,
587 : 0 : i == timeout - 1);
588 : : /* Sanity check on the resp->resp_len */
589 : 0 : rte_io_rmb();
590 [ # # # # ]: 0 : if (resp->resp_len && resp->resp_len <= bp->max_resp_len) {
591 : : /* Last byte of resp contains the valid key */
592 : 0 : valid = (uint8_t *)resp + resp->resp_len - 1;
593 [ # # # # ]: 0 : if (*valid == HWRM_RESP_VALID_KEY && done)
594 : : break;
595 : : }
596 : 0 : rte_delay_us(1);
597 : : }
598 : :
599 [ # # ]: 0 : if (i >= timeout) {
600 : : /* Suppress VER_GET timeout messages during reset recovery */
601 [ # # ]: 0 : if (bp->flags & BNXT_FLAG_FW_RESET &&
602 [ # # ]: 0 : rte_cpu_to_le_16(req->req_type) == HWRM_VER_GET)
603 : : return -ETIMEDOUT;
604 : :
605 : 0 : PMD_DRV_LOG_LINE(ERR,
606 : : "Error(timeout) sending msg 0x%04x, seq_id %d",
607 : : req->req_type, req->seq_id);
608 : 0 : bp->flags |= BNXT_FLAG_FW_TIMEDOUT;
609 : 0 : return -ETIMEDOUT;
610 : : }
611 : : return 0;
612 : : }
613 : :
614 : : /*
615 : : * HWRM_PREP() should be used to prepare *ALL* HWRM commands. It grabs the
616 : : * spinlock, and does initial processing.
617 : : *
618 : : * HWRM_CHECK_RESULT() returns errors on failure and may not be used. It
619 : : * releases the spinlock only if it returns. If the regular int return codes
620 : : * are not used by the function, HWRM_CHECK_RESULT() should not be used
621 : : * directly, rather it should be copied and modified to suit the function.
622 : : *
623 : : * HWRM_UNLOCK() must be called after all response processing is completed.
624 : : */
625 : : #define HWRM_PREP(req, type, kong) do { \
626 : : rte_spinlock_lock(&bp->hwrm_lock); \
627 : : if (bp->hwrm_cmd_resp_addr == NULL) { \
628 : : rte_spinlock_unlock(&bp->hwrm_lock); \
629 : : return -EACCES; \
630 : : } \
631 : : memset(bp->hwrm_cmd_resp_addr, 0, bp->max_resp_len); \
632 : : (req)->req_type = rte_cpu_to_le_16(type); \
633 : : (req)->cmpl_ring = rte_cpu_to_le_16(-1); \
634 : : (req)->seq_id = kong ? rte_cpu_to_le_16(bp->kong_cmd_seq++) :\
635 : : rte_cpu_to_le_16(bp->chimp_cmd_seq++); \
636 : : (req)->target_id = rte_cpu_to_le_16(0xffff); \
637 : : (req)->resp_addr = rte_cpu_to_le_64(bp->hwrm_cmd_resp_dma_addr); \
638 : : } while (0)
639 : :
640 : : #define HWRM_CHECK_RESULT_SILENT() do {\
641 : : if (rc) { \
642 : : rte_spinlock_unlock(&bp->hwrm_lock); \
643 : : return rc; \
644 : : } \
645 : : if (resp->error_code) { \
646 : : rc = rte_le_to_cpu_16(resp->error_code); \
647 : : rte_spinlock_unlock(&bp->hwrm_lock); \
648 : : return rc; \
649 : : } \
650 : : } while (0)
651 : :
652 : : #define HWRM_CHECK_RESULT() do {\
653 : : if (rc) { \
654 : : PMD_DRV_LOG_LINE(ERR, "failed rc:%d", rc); \
655 : : rte_spinlock_unlock(&bp->hwrm_lock); \
656 : : if (rc == HWRM_ERR_CODE_RESOURCE_ACCESS_DENIED) \
657 : : rc = -EACCES; \
658 : : else if (rc == HWRM_ERR_CODE_RESOURCE_ALLOC_ERROR) \
659 : : rc = -ENOSPC; \
660 : : else if (rc == HWRM_ERR_CODE_INVALID_PARAMS) \
661 : : rc = -EINVAL; \
662 : : else if (rc == HWRM_ERR_CODE_CMD_NOT_SUPPORTED) \
663 : : rc = -ENOTSUP; \
664 : : else if (rc == HWRM_ERR_CODE_HOT_RESET_PROGRESS) \
665 : : rc = -EAGAIN; \
666 : : else if (rc > 0) \
667 : : rc = -EIO; \
668 : : return rc; \
669 : : } \
670 : : if (resp->error_code) { \
671 : : rc = rte_le_to_cpu_16(resp->error_code); \
672 : : if (resp->resp_len >= 16) { \
673 : : struct hwrm_err_output *tmp_hwrm_err_op = \
674 : : (void *)resp; \
675 : : PMD_DRV_LOG_LINE(ERR, \
676 : : "error %d:%d:%08x:%04x", \
677 : : rc, tmp_hwrm_err_op->cmd_err, \
678 : : rte_le_to_cpu_32(\
679 : : tmp_hwrm_err_op->opaque_0), \
680 : : rte_le_to_cpu_16(\
681 : : tmp_hwrm_err_op->opaque_1)); \
682 : : } else { \
683 : : PMD_DRV_LOG_LINE(ERR, "error %d", rc); \
684 : : } \
685 : : rte_spinlock_unlock(&bp->hwrm_lock); \
686 : : if (rc == HWRM_ERR_CODE_RESOURCE_ACCESS_DENIED) \
687 : : rc = -EACCES; \
688 : : else if (rc == HWRM_ERR_CODE_RESOURCE_ALLOC_ERROR) \
689 : : rc = -ENOSPC; \
690 : : else if (rc == HWRM_ERR_CODE_INVALID_PARAMS) \
691 : : rc = -EINVAL; \
692 : : else if (rc == HWRM_ERR_CODE_CMD_NOT_SUPPORTED) \
693 : : rc = -ENOTSUP; \
694 : : else if (rc == HWRM_ERR_CODE_HOT_RESET_PROGRESS) \
695 : : rc = -EAGAIN; \
696 : : else if (rc > 0) \
697 : : rc = -EIO; \
698 : : return rc; \
699 : : } \
700 : : } while (0)
701 : :
702 : : #define HWRM_UNLOCK() rte_spinlock_unlock(&bp->hwrm_lock)
703 : :
704 : 0 : int bnxt_hwrm_tf_message_direct(struct bnxt *bp,
705 : : bool use_kong_mb,
706 : : uint16_t msg_type,
707 : : void *msg,
708 : : uint32_t msg_len,
709 : : void *resp_msg,
710 : : uint32_t resp_len)
711 : : {
712 : : int rc = 0;
713 : : bool mailbox = BNXT_USE_CHIMP_MB;
714 : : struct input *req = msg;
715 : 0 : struct output *resp = bp->hwrm_cmd_resp_addr;
716 : :
717 [ # # ]: 0 : if (use_kong_mb)
718 : 0 : mailbox = BNXT_USE_KONG(bp);
719 : :
720 [ # # # # ]: 0 : HWRM_PREP(req, msg_type, mailbox);
721 : :
722 : 0 : rc = bnxt_hwrm_send_message(bp, req, msg_len, mailbox);
723 : :
724 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
725 : :
726 [ # # ]: 0 : if (resp_msg)
727 : 0 : memcpy(resp_msg, resp, resp_len);
728 : :
729 : : HWRM_UNLOCK();
730 : :
731 : 0 : return rc;
732 : : }
733 : :
734 : 0 : int bnxt_hwrm_cfa_l2_clear_rx_mask(struct bnxt *bp, struct bnxt_vnic_info *vnic)
735 : : {
736 : : int rc = 0;
737 : 0 : struct hwrm_cfa_l2_set_rx_mask_input req = {.req_type = 0 };
738 : 0 : struct hwrm_cfa_l2_set_rx_mask_output *resp = bp->hwrm_cmd_resp_addr;
739 : :
740 [ # # ]: 0 : HWRM_PREP(&req, HWRM_CFA_L2_SET_RX_MASK, BNXT_USE_CHIMP_MB);
741 : 0 : req.vnic_id = rte_cpu_to_le_16(vnic->fw_vnic_id);
742 : 0 : req.mask = 0;
743 : :
744 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
745 : :
746 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
747 : : HWRM_UNLOCK();
748 : :
749 : 0 : return rc;
750 : : }
751 : :
752 : 0 : int bnxt_hwrm_cfa_l2_set_rx_mask(struct bnxt *bp,
753 : : struct bnxt_vnic_info *vnic,
754 : : uint16_t vlan_count,
755 : : struct bnxt_vlan_table_entry *vlan_table)
756 : : {
757 : : int rc = 0;
758 : 0 : struct hwrm_cfa_l2_set_rx_mask_input req = {.req_type = 0 };
759 : 0 : struct hwrm_cfa_l2_set_rx_mask_output *resp = bp->hwrm_cmd_resp_addr;
760 : : uint32_t mask = 0;
761 : :
762 [ # # ]: 0 : if (vnic->fw_vnic_id == INVALID_HW_RING_ID)
763 : : return rc;
764 : :
765 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_CFA_L2_SET_RX_MASK, BNXT_USE_CHIMP_MB);
766 : 0 : req.vnic_id = rte_cpu_to_le_16(vnic->fw_vnic_id);
767 : :
768 [ # # ]: 0 : if (vnic->flags & BNXT_VNIC_INFO_BCAST)
769 : : mask |= HWRM_CFA_L2_SET_RX_MASK_INPUT_MASK_BCAST;
770 [ # # ]: 0 : if (vnic->flags & BNXT_VNIC_INFO_UNTAGGED)
771 : 0 : mask |= HWRM_CFA_L2_SET_RX_MASK_INPUT_MASK_VLAN_NONVLAN;
772 : :
773 [ # # ]: 0 : if (vnic->flags & BNXT_VNIC_INFO_PROMISC)
774 : 0 : mask |= HWRM_CFA_L2_SET_RX_MASK_INPUT_MASK_PROMISCUOUS;
775 : :
776 [ # # ]: 0 : if (vnic->flags & BNXT_VNIC_INFO_ALLMULTI) {
777 : 0 : mask |= HWRM_CFA_L2_SET_RX_MASK_INPUT_MASK_ALL_MCAST;
778 [ # # ]: 0 : } else if (vnic->flags & BNXT_VNIC_INFO_MCAST) {
779 : 0 : mask |= HWRM_CFA_L2_SET_RX_MASK_INPUT_MASK_MCAST;
780 : 0 : req.num_mc_entries = rte_cpu_to_le_32(bp->nb_mc_addr);
781 : 0 : req.mc_tbl_addr = rte_cpu_to_le_64(bp->mc_list_dma_addr);
782 : : }
783 [ # # ]: 0 : if (vlan_table) {
784 [ # # ]: 0 : if (!(mask & HWRM_CFA_L2_SET_RX_MASK_INPUT_MASK_VLAN_NONVLAN))
785 : 0 : mask |= HWRM_CFA_L2_SET_RX_MASK_INPUT_MASK_VLANONLY;
786 : 0 : req.vlan_tag_tbl_addr =
787 : 0 : rte_cpu_to_le_64(rte_malloc_virt2iova(vlan_table));
788 : 0 : req.num_vlan_tags = rte_cpu_to_le_32((uint32_t)vlan_count);
789 : : }
790 : 0 : req.mask = rte_cpu_to_le_32(mask);
791 : :
792 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
793 : :
794 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
795 : : HWRM_UNLOCK();
796 : :
797 : 0 : return rc;
798 : : }
799 : :
800 : 0 : int bnxt_hwrm_cfa_vlan_antispoof_cfg(struct bnxt *bp, uint16_t fid,
801 : : uint16_t vlan_count,
802 : : struct bnxt_vlan_antispoof_table_entry *vlan_table)
803 : : {
804 : : int rc = 0;
805 : 0 : struct hwrm_cfa_vlan_antispoof_cfg_input req = {.req_type = 0 };
806 : 0 : struct hwrm_cfa_vlan_antispoof_cfg_output *resp =
807 : : bp->hwrm_cmd_resp_addr;
808 : :
809 : : /*
810 : : * Older HWRM versions did not support this command, and the set_rx_mask
811 : : * list was used for anti-spoof. In 1.8.0, the TX path configuration was
812 : : * removed from set_rx_mask call, and this command was added.
813 : : *
814 : : * This command is also present from 1.7.8.11 and higher,
815 : : * as well as 1.7.8.0
816 : : */
817 [ # # ]: 0 : if (bp->fw_ver < ((1 << 24) | (8 << 16))) {
818 [ # # ]: 0 : if (bp->fw_ver != ((1 << 24) | (7 << 16) | (8 << 8))) {
819 [ # # ]: 0 : if (bp->fw_ver < ((1 << 24) | (7 << 16) | (8 << 8) |
820 : : (11)))
821 : : return 0;
822 : : }
823 : : }
824 [ # # ]: 0 : HWRM_PREP(&req, HWRM_CFA_VLAN_ANTISPOOF_CFG, BNXT_USE_CHIMP_MB);
825 : 0 : req.fid = rte_cpu_to_le_16(fid);
826 : :
827 : 0 : req.vlan_tag_mask_tbl_addr =
828 : 0 : rte_cpu_to_le_64(rte_malloc_virt2iova(vlan_table));
829 : 0 : req.num_vlan_entries = rte_cpu_to_le_32((uint32_t)vlan_count);
830 : :
831 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
832 : :
833 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
834 : : HWRM_UNLOCK();
835 : :
836 : 0 : return rc;
837 : : }
838 : :
839 : 0 : int bnxt_hwrm_clear_l2_filter(struct bnxt *bp,
840 : : struct bnxt_filter_info *filter)
841 : : {
842 : : int rc = 0;
843 : : struct bnxt_filter_info *l2_filter = filter;
844 : : struct bnxt_vnic_info *vnic = NULL;
845 : 0 : struct hwrm_cfa_l2_filter_free_input req = {.req_type = 0 };
846 : 0 : struct hwrm_cfa_l2_filter_free_output *resp = bp->hwrm_cmd_resp_addr;
847 : :
848 [ # # ]: 0 : if (filter->fw_l2_filter_id == UINT64_MAX)
849 : : return 0;
850 : :
851 [ # # ]: 0 : if (filter->matching_l2_fltr_ptr)
852 : : l2_filter = filter->matching_l2_fltr_ptr;
853 : :
854 : 0 : PMD_DRV_LOG_LINE(DEBUG, "filter: %p l2_filter: %p ref_cnt: %d",
855 : : filter, l2_filter, l2_filter->l2_ref_cnt);
856 : :
857 [ # # ]: 0 : if (l2_filter->l2_ref_cnt == 0)
858 : : return 0;
859 : :
860 : : if (l2_filter->l2_ref_cnt > 0)
861 : 0 : l2_filter->l2_ref_cnt--;
862 : :
863 [ # # ]: 0 : if (l2_filter->l2_ref_cnt > 0)
864 : : return 0;
865 : :
866 [ # # ]: 0 : HWRM_PREP(&req, HWRM_CFA_L2_FILTER_FREE, BNXT_USE_CHIMP_MB);
867 : :
868 : 0 : req.l2_filter_id = rte_cpu_to_le_64(filter->fw_l2_filter_id);
869 : :
870 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
871 : :
872 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
873 : : HWRM_UNLOCK();
874 : :
875 : 0 : filter->fw_l2_filter_id = UINT64_MAX;
876 [ # # ]: 0 : if (l2_filter->l2_ref_cnt == 0) {
877 : 0 : vnic = l2_filter->vnic;
878 [ # # ]: 0 : if (vnic) {
879 [ # # # # : 0 : STAILQ_REMOVE(&vnic->filter, l2_filter,
# # # # ]
880 : : bnxt_filter_info, next);
881 : 0 : bnxt_free_filter(bp, l2_filter);
882 : : }
883 : : }
884 : :
885 : : return 0;
886 : : }
887 : :
888 : 0 : int bnxt_hwrm_set_l2_filter(struct bnxt *bp,
889 : : uint16_t dst_id,
890 : : struct bnxt_filter_info *filter)
891 : : {
892 : : int rc = 0;
893 : 0 : struct hwrm_cfa_l2_filter_alloc_input req = {.req_type = 0 };
894 : 0 : struct hwrm_cfa_l2_filter_alloc_output *resp = bp->hwrm_cmd_resp_addr;
895 : 0 : struct rte_eth_conf *dev_conf = &bp->eth_dev->data->dev_conf;
896 : : const struct rte_eth_vmdq_rx_conf *conf =
897 : : &dev_conf->rx_adv_conf.vmdq_rx_conf;
898 : : uint32_t enables = 0;
899 : 0 : uint16_t j = dst_id - 1;
900 : :
901 : : //TODO: Is there a better way to add VLANs to each VNIC in case of VMDQ
902 [ # # ]: 0 : if ((dev_conf->rxmode.mq_mode & RTE_ETH_MQ_RX_VMDQ_FLAG) &&
903 [ # # ]: 0 : conf->pool_map[j].pools & (1UL << j)) {
904 : 0 : PMD_DRV_LOG_LINE(DEBUG,
905 : : "Add vlan %u to vmdq pool %u",
906 : : conf->pool_map[j].vlan_id, j);
907 : :
908 : 0 : filter->l2_ivlan = conf->pool_map[j].vlan_id;
909 : 0 : filter->enables |=
910 : : HWRM_CFA_L2_FILTER_ALLOC_INPUT_ENABLES_L2_IVLAN |
911 : : HWRM_CFA_L2_FILTER_ALLOC_INPUT_ENABLES_L2_IVLAN_MASK;
912 : : }
913 : :
914 [ # # ]: 0 : if (filter->fw_l2_filter_id != UINT64_MAX)
915 : 0 : bnxt_hwrm_clear_l2_filter(bp, filter);
916 : :
917 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_CFA_L2_FILTER_ALLOC, BNXT_USE_CHIMP_MB);
918 : :
919 : : /* PMD does not support XDP and RoCE */
920 : 0 : filter->flags |= HWRM_CFA_L2_FILTER_ALLOC_INPUT_FLAGS_XDP_DISABLE |
921 : : HWRM_CFA_L2_FILTER_ALLOC_INPUT_FLAGS_TRAFFIC_L2;
922 : 0 : req.flags = rte_cpu_to_le_32(filter->flags);
923 : :
924 : 0 : enables = filter->enables |
925 : : HWRM_CFA_L2_FILTER_ALLOC_INPUT_ENABLES_DST_ID;
926 : 0 : req.dst_id = rte_cpu_to_le_16(dst_id);
927 : :
928 [ # # ]: 0 : if (enables &
929 : : HWRM_CFA_L2_FILTER_ALLOC_INPUT_ENABLES_L2_ADDR)
930 : : memcpy(req.l2_addr, filter->l2_addr,
931 : : RTE_ETHER_ADDR_LEN);
932 [ # # ]: 0 : if (enables &
933 : : HWRM_CFA_L2_FILTER_ALLOC_INPUT_ENABLES_L2_ADDR_MASK)
934 : : memcpy(req.l2_addr_mask, filter->l2_addr_mask,
935 : : RTE_ETHER_ADDR_LEN);
936 [ # # ]: 0 : if (enables &
937 : : HWRM_CFA_L2_FILTER_ALLOC_INPUT_ENABLES_L2_OVLAN)
938 : 0 : req.l2_ovlan = filter->l2_ovlan;
939 [ # # ]: 0 : if (enables &
940 : : HWRM_CFA_L2_FILTER_ALLOC_INPUT_ENABLES_L2_IVLAN)
941 : 0 : req.l2_ivlan = filter->l2_ivlan;
942 [ # # ]: 0 : if (enables &
943 : : HWRM_CFA_L2_FILTER_ALLOC_INPUT_ENABLES_L2_OVLAN_MASK)
944 : 0 : req.l2_ovlan_mask = filter->l2_ovlan_mask;
945 [ # # ]: 0 : if (enables &
946 : : HWRM_CFA_L2_FILTER_ALLOC_INPUT_ENABLES_L2_IVLAN_MASK)
947 : 0 : req.l2_ivlan_mask = filter->l2_ivlan_mask;
948 [ # # ]: 0 : if (enables & HWRM_CFA_L2_FILTER_ALLOC_INPUT_ENABLES_SRC_ID)
949 : 0 : req.src_id = rte_cpu_to_le_32(filter->src_id);
950 [ # # ]: 0 : if (enables & HWRM_CFA_L2_FILTER_ALLOC_INPUT_ENABLES_SRC_TYPE)
951 : 0 : req.src_type = filter->src_type;
952 [ # # ]: 0 : if (filter->pri_hint) {
953 : 0 : req.pri_hint = filter->pri_hint;
954 : 0 : req.l2_filter_id_hint =
955 : 0 : rte_cpu_to_le_64(filter->l2_filter_id_hint);
956 : : }
957 : :
958 : 0 : req.enables = rte_cpu_to_le_32(enables);
959 : :
960 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
961 : :
962 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
963 : :
964 : 0 : filter->fw_l2_filter_id = rte_le_to_cpu_64(resp->l2_filter_id);
965 : 0 : filter->flow_id = rte_le_to_cpu_32(resp->flow_id);
966 : : HWRM_UNLOCK();
967 : :
968 : 0 : filter->l2_ref_cnt++;
969 : :
970 : 0 : return rc;
971 : : }
972 : :
973 : 0 : int bnxt_hwrm_ptp_cfg(struct bnxt *bp)
974 : : {
975 : 0 : struct hwrm_port_mac_cfg_input req = {.req_type = 0};
976 : 0 : struct bnxt_ptp_cfg *ptp = bp->ptp_cfg;
977 : : uint32_t flags = 0;
978 : : int rc;
979 : :
980 [ # # ]: 0 : if (!ptp)
981 : : return 0;
982 : :
983 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_PORT_MAC_CFG, BNXT_USE_CHIMP_MB);
984 : :
985 [ # # ]: 0 : if (ptp->rx_filter)
986 : : flags |= HWRM_PORT_MAC_CFG_INPUT_FLAGS_PTP_RX_TS_CAPTURE_ENABLE;
987 : : else
988 : : flags |=
989 : : HWRM_PORT_MAC_CFG_INPUT_FLAGS_PTP_RX_TS_CAPTURE_DISABLE;
990 [ # # ]: 0 : if (ptp->tx_tstamp_en)
991 : 0 : flags |= HWRM_PORT_MAC_CFG_INPUT_FLAGS_PTP_TX_TS_CAPTURE_ENABLE;
992 : : else
993 : 0 : flags |=
994 : : HWRM_PORT_MAC_CFG_INPUT_FLAGS_PTP_TX_TS_CAPTURE_DISABLE;
995 : :
996 [ # # ]: 0 : if (ptp->filter_all)
997 : 0 : flags |= HWRM_PORT_MAC_CFG_INPUT_FLAGS_ALL_RX_TS_CAPTURE_ENABLE;
998 [ # # ]: 0 : else if (bp->fw_cap & BNXT_FW_CAP_RX_ALL_PKT_TS)
999 : 0 : flags |= HWRM_PORT_MAC_CFG_INPUT_FLAGS_ALL_RX_TS_CAPTURE_DISABLE;
1000 : :
1001 : 0 : req.flags = rte_cpu_to_le_32(flags);
1002 : 0 : req.enables = rte_cpu_to_le_32
1003 : : (HWRM_PORT_MAC_CFG_INPUT_ENABLES_RX_TS_CAPTURE_PTP_MSG_TYPE);
1004 : 0 : req.rx_ts_capture_ptp_msg_type = rte_cpu_to_le_16(ptp->rxctl);
1005 : :
1006 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
1007 : : HWRM_UNLOCK();
1008 : :
1009 : 0 : return rc;
1010 : : }
1011 : :
1012 : 0 : static int bnxt_hwrm_ptp_qcfg(struct bnxt *bp)
1013 : : {
1014 : : int rc = 0;
1015 : 0 : struct hwrm_port_mac_ptp_qcfg_input req = {.req_type = 0};
1016 : 0 : struct hwrm_port_mac_ptp_qcfg_output *resp = bp->hwrm_cmd_resp_addr;
1017 : 0 : struct bnxt_ptp_cfg *ptp = bp->ptp_cfg;
1018 : :
1019 [ # # ]: 0 : if (ptp)
1020 : : return 0;
1021 : :
1022 [ # # ]: 0 : HWRM_PREP(&req, HWRM_PORT_MAC_PTP_QCFG, BNXT_USE_CHIMP_MB);
1023 : :
1024 : 0 : req.port_id = rte_cpu_to_le_16(bp->pf->port_id);
1025 : :
1026 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
1027 : :
1028 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
1029 : :
1030 : : /* TODO Revisit for Thor 2 */
1031 [ # # ]: 0 : if (BNXT_CHIP_P5(bp)) {
1032 [ # # ]: 0 : if (!(resp->flags & HWRM_PORT_MAC_PTP_QCFG_OUTPUT_FLAGS_HWRM_ACCESS))
1033 : : return 0;
1034 : : } else {
1035 [ # # ]: 0 : if (!(resp->flags & HWRM_PORT_MAC_PTP_QCFG_OUTPUT_FLAGS_DIRECT_ACCESS))
1036 : : return 0;
1037 : : }
1038 : :
1039 [ # # ]: 0 : if (resp->flags & HWRM_PORT_MAC_PTP_QCFG_OUTPUT_FLAGS_ONE_STEP_TX_TS)
1040 : 0 : bp->flags |= BNXT_FLAG_FW_CAP_ONE_STEP_TX_TS;
1041 : :
1042 : 0 : ptp = rte_zmalloc("ptp_cfg", sizeof(*ptp), 0);
1043 [ # # ]: 0 : if (!ptp)
1044 : : return -ENOMEM;
1045 : :
1046 [ # # ]: 0 : if (!BNXT_CHIP_P5(bp)) {
1047 : 0 : ptp->rx_regs[BNXT_PTP_RX_TS_L] =
1048 : 0 : rte_le_to_cpu_32(resp->rx_ts_reg_off_lower);
1049 : 0 : ptp->rx_regs[BNXT_PTP_RX_TS_H] =
1050 : 0 : rte_le_to_cpu_32(resp->rx_ts_reg_off_upper);
1051 : 0 : ptp->rx_regs[BNXT_PTP_RX_SEQ] =
1052 : 0 : rte_le_to_cpu_32(resp->rx_ts_reg_off_seq_id);
1053 : 0 : ptp->rx_regs[BNXT_PTP_RX_FIFO] =
1054 : 0 : rte_le_to_cpu_32(resp->rx_ts_reg_off_fifo);
1055 : 0 : ptp->rx_regs[BNXT_PTP_RX_FIFO_ADV] =
1056 : 0 : rte_le_to_cpu_32(resp->rx_ts_reg_off_fifo_adv);
1057 : 0 : ptp->tx_regs[BNXT_PTP_TX_TS_L] =
1058 : 0 : rte_le_to_cpu_32(resp->tx_ts_reg_off_lower);
1059 : 0 : ptp->tx_regs[BNXT_PTP_TX_TS_H] =
1060 : 0 : rte_le_to_cpu_32(resp->tx_ts_reg_off_upper);
1061 : 0 : ptp->tx_regs[BNXT_PTP_TX_SEQ] =
1062 : 0 : rte_le_to_cpu_32(resp->tx_ts_reg_off_seq_id);
1063 : 0 : ptp->tx_regs[BNXT_PTP_TX_FIFO] =
1064 : 0 : rte_le_to_cpu_32(resp->tx_ts_reg_off_fifo);
1065 : : }
1066 : :
1067 : 0 : ptp->bp = bp;
1068 : 0 : bp->ptp_cfg = ptp;
1069 : :
1070 : 0 : return 0;
1071 : : }
1072 : :
1073 : 0 : void bnxt_free_vf_info(struct bnxt *bp)
1074 : : {
1075 : : int i;
1076 : :
1077 [ # # ]: 0 : if (bp->pf == NULL)
1078 : : return;
1079 : :
1080 [ # # ]: 0 : if (bp->pf->vf_info == NULL)
1081 : : return;
1082 : :
1083 [ # # ]: 0 : for (i = 0; i < bp->pf->max_vfs; i++) {
1084 : 0 : rte_free(bp->pf->vf_info[i].vlan_table);
1085 : 0 : bp->pf->vf_info[i].vlan_table = NULL;
1086 : 0 : rte_free(bp->pf->vf_info[i].vlan_as_table);
1087 : 0 : bp->pf->vf_info[i].vlan_as_table = NULL;
1088 : : }
1089 : 0 : rte_free(bp->pf->vf_info);
1090 : 0 : bp->pf->vf_info = NULL;
1091 : : }
1092 : :
1093 : 0 : static int bnxt_alloc_vf_info(struct bnxt *bp, uint16_t max_vfs)
1094 : : {
1095 : 0 : struct bnxt_child_vf_info *vf_info = bp->pf->vf_info;
1096 : : int i;
1097 : :
1098 [ # # ]: 0 : if (vf_info)
1099 : 0 : bnxt_free_vf_info(bp);
1100 : :
1101 : 0 : vf_info = rte_zmalloc("bnxt_vf_info", sizeof(*vf_info) * max_vfs, 0);
1102 [ # # ]: 0 : if (vf_info == NULL) {
1103 : 0 : PMD_DRV_LOG_LINE(ERR, "Failed to alloc vf info");
1104 : 0 : return -ENOMEM;
1105 : : }
1106 : :
1107 : 0 : bp->pf->max_vfs = max_vfs;
1108 [ # # ]: 0 : for (i = 0; i < max_vfs; i++) {
1109 : 0 : vf_info[i].fid = bp->pf->first_vf_id + i;
1110 : 0 : vf_info[i].vlan_table = rte_zmalloc("VF VLAN table",
1111 : 0 : getpagesize(), getpagesize());
1112 [ # # ]: 0 : if (vf_info[i].vlan_table == NULL) {
1113 : 0 : PMD_DRV_LOG_LINE(ERR, "Failed to alloc VLAN table for VF %d", i);
1114 : 0 : goto err;
1115 : : }
1116 : 0 : rte_mem_lock_page(vf_info[i].vlan_table);
1117 : :
1118 : 0 : vf_info[i].vlan_as_table = rte_zmalloc("VF VLAN AS table",
1119 : : getpagesize(), getpagesize());
1120 [ # # ]: 0 : if (vf_info[i].vlan_as_table == NULL) {
1121 : 0 : PMD_DRV_LOG_LINE(ERR, "Failed to alloc VLAN AS table for VF %d", i);
1122 : 0 : goto err;
1123 : : }
1124 : 0 : rte_mem_lock_page(vf_info[i].vlan_as_table);
1125 : :
1126 : 0 : STAILQ_INIT(&vf_info[i].filter);
1127 : : }
1128 : :
1129 : 0 : bp->pf->vf_info = vf_info;
1130 : :
1131 : 0 : return 0;
1132 : 0 : err:
1133 : 0 : bnxt_free_vf_info(bp);
1134 : 0 : return -ENOMEM;
1135 : : }
1136 : :
1137 : 0 : static int __bnxt_hwrm_func_qcaps(struct bnxt *bp)
1138 : : {
1139 : : int rc = 0;
1140 : 0 : struct hwrm_func_qcaps_input req = {.req_type = 0 };
1141 : 0 : struct hwrm_func_qcaps_output *resp = bp->hwrm_cmd_resp_addr;
1142 : : uint32_t flags, flags_ext2, flags_ext3;
1143 : : uint16_t new_max_vfs;
1144 : :
1145 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_QCAPS, BNXT_USE_CHIMP_MB);
1146 : :
1147 : 0 : req.fid = rte_cpu_to_le_16(0xffff);
1148 : :
1149 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
1150 : :
1151 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
1152 : :
1153 : 0 : bp->max_ring_grps = rte_le_to_cpu_32(resp->max_hw_ring_grps);
1154 : 0 : flags = rte_le_to_cpu_32(resp->flags);
1155 : 0 : flags_ext2 = rte_le_to_cpu_32(resp->flags_ext2);
1156 : 0 : flags_ext3 = rte_le_to_cpu_32(resp->flags_ext3);
1157 : :
1158 [ # # ]: 0 : if (BNXT_PF(bp)) {
1159 : 0 : bp->pf->port_id = resp->port_id;
1160 : 0 : bp->pf->first_vf_id = rte_le_to_cpu_16(resp->first_vf_id);
1161 : 0 : bp->pf->total_vfs = rte_le_to_cpu_16(resp->max_vfs);
1162 : 0 : new_max_vfs = bp->pdev->max_vfs;
1163 [ # # ]: 0 : if (new_max_vfs != bp->pf->max_vfs) {
1164 : 0 : rc = bnxt_alloc_vf_info(bp, new_max_vfs);
1165 [ # # ]: 0 : if (rc)
1166 : 0 : goto unlock;
1167 : : }
1168 : : }
1169 : :
1170 : 0 : bp->fw_fid = rte_le_to_cpu_32(resp->fid);
1171 [ # # ]: 0 : if (!bnxt_check_zero_bytes(resp->mac_address, RTE_ETHER_ADDR_LEN)) {
1172 : 0 : bp->flags |= BNXT_FLAG_DFLT_MAC_SET;
1173 : 0 : memcpy(bp->mac_addr, &resp->mac_address, RTE_ETHER_ADDR_LEN);
1174 : : } else {
1175 : 0 : bp->flags &= ~BNXT_FLAG_DFLT_MAC_SET;
1176 : : }
1177 : 0 : bp->max_rsscos_ctx = rte_le_to_cpu_16(resp->max_rsscos_ctx);
1178 : 0 : bp->max_cp_rings = rte_le_to_cpu_16(resp->max_cmpl_rings);
1179 : 0 : bp->max_tx_rings = rte_le_to_cpu_16(resp->max_tx_rings);
1180 : 0 : bp->max_rx_rings = rte_le_to_cpu_16(resp->max_rx_rings);
1181 : 0 : bp->first_vf_id = rte_le_to_cpu_16(resp->first_vf_id);
1182 : 0 : bp->max_rx_em_flows = rte_le_to_cpu_16(resp->max_rx_em_flows);
1183 : 0 : bp->max_l2_ctx = rte_le_to_cpu_16(resp->max_l2_ctxs);
1184 [ # # # # ]: 0 : if (!BNXT_CHIP_P5_P7(bp) && !bp->pdev->max_vfs)
1185 : 0 : bp->max_l2_ctx += bp->max_rx_em_flows;
1186 [ # # ]: 0 : if (bp->vnic_cap_flags & BNXT_VNIC_CAP_COS_CLASSIFY)
1187 : 0 : bp->max_vnics = rte_le_to_cpu_16(BNXT_MAX_VNICS_COS_CLASSIFY);
1188 : : else
1189 : 0 : bp->max_vnics = rte_le_to_cpu_16(resp->max_vnics);
1190 : 0 : PMD_DRV_LOG_LINE(DEBUG, "Max l2_cntxts is %d vnics is %d",
1191 : : bp->max_l2_ctx, bp->max_vnics);
1192 : 0 : bp->max_stat_ctx = rte_le_to_cpu_16(resp->max_stat_ctx);
1193 : 0 : bp->max_mcast_addr = rte_le_to_cpu_32(resp->max_mcast_filters);
1194 [ # # ]: 0 : if (!bp->max_mcast_addr)
1195 : 0 : bp->max_mcast_addr = BNXT_DFLT_MAX_MC_ADDR;
1196 [ # # ]: 0 : memcpy(bp->dsn, resp->device_serial_number, sizeof(bp->dsn));
1197 : :
1198 [ # # ]: 0 : if (BNXT_PF(bp))
1199 : 0 : bp->pf->total_vnics = rte_le_to_cpu_16(resp->max_vnics);
1200 : :
1201 [ # # ]: 0 : if (flags & HWRM_FUNC_QCAPS_OUTPUT_FLAGS_PTP_SUPPORTED) {
1202 [ # # ]: 0 : if (BNXT_CHIP_P5(bp) || BNXT_PF(bp)) {
1203 : 0 : bp->flags |= BNXT_FLAG_PTP_SUPPORTED;
1204 : 0 : PMD_DRV_LOG_LINE(DEBUG, "PTP SUPPORTED");
1205 : : HWRM_UNLOCK();
1206 : 0 : bnxt_hwrm_ptp_qcfg(bp);
1207 : : }
1208 : : }
1209 : :
1210 [ # # ]: 0 : if (flags & HWRM_FUNC_QCAPS_OUTPUT_FLAGS_EXT_STATS_SUPPORTED)
1211 : 0 : bp->flags |= BNXT_FLAG_EXT_STATS_SUPPORTED;
1212 : :
1213 [ # # ]: 0 : if (flags & HWRM_FUNC_QCAPS_OUTPUT_FLAGS_ERROR_RECOVERY_CAPABLE) {
1214 : 0 : bp->fw_cap |= BNXT_FW_CAP_ERROR_RECOVERY;
1215 : 0 : PMD_DRV_LOG_LINE(DEBUG, "Adapter Error recovery SUPPORTED");
1216 : : }
1217 : :
1218 [ # # ]: 0 : if (flags & HWRM_FUNC_QCAPS_OUTPUT_FLAGS_ERR_RECOVER_RELOAD)
1219 : 0 : bp->fw_cap |= BNXT_FW_CAP_ERR_RECOVER_RELOAD;
1220 : :
1221 [ # # ]: 0 : if (flags & HWRM_FUNC_QCAPS_OUTPUT_FLAGS_HOT_RESET_CAPABLE)
1222 : 0 : bp->fw_cap |= BNXT_FW_CAP_HOT_RESET;
1223 : :
1224 [ # # ]: 0 : if (flags & HWRM_FUNC_QCAPS_OUTPUT_FLAGS_LINK_ADMIN_STATUS_SUPPORTED)
1225 : 0 : bp->fw_cap |= BNXT_FW_CAP_LINK_ADMIN;
1226 : :
1227 [ # # ]: 0 : if (flags & HWRM_FUNC_QCAPS_OUTPUT_FLAGS_EXT_BS_V2_SUPPORTED) {
1228 : 0 : PMD_DRV_LOG_LINE(DEBUG, "Backing store v2 supported");
1229 [ # # ]: 0 : if (BNXT_CHIP_P7(bp))
1230 : 0 : bp->fw_cap |= BNXT_FW_CAP_BACKING_STORE_V2;
1231 : : }
1232 : :
1233 : : /* only initialize the mpc capability one time */
1234 [ # # # # ]: 0 : if (resp->mpc_chnls_cap && !bp->mpc) {
1235 : : struct bnxt_mpc *mpc;
1236 : :
1237 : 0 : mpc = rte_zmalloc("bnxt_mpc", sizeof(*mpc), 0);
1238 [ # # ]: 0 : if (!mpc) {
1239 : : /* no impact to basic NIC functionalities. Truflow
1240 : : * will be disabled if mpc is not setup.
1241 : : */
1242 : 0 : PMD_DRV_LOG_LINE(ERR, "Fail allocate mpc memory");
1243 : : } else {
1244 : 0 : mpc->mpc_chnls_cap = resp->mpc_chnls_cap;
1245 : 0 : bp->mpc = mpc;
1246 : : }
1247 : : }
1248 : :
1249 [ # # ]: 0 : if (!(flags & HWRM_FUNC_QCAPS_OUTPUT_FLAGS_VLAN_ACCELERATION_TX_DISABLED)) {
1250 : 0 : bp->fw_cap |= BNXT_FW_CAP_VLAN_TX_INSERT;
1251 : 0 : PMD_DRV_LOG_LINE(DEBUG, "VLAN acceleration for TX is enabled");
1252 : : }
1253 : :
1254 : 0 : bp->tunnel_disable_flag = rte_le_to_cpu_16(resp->tunnel_disable_flag);
1255 [ # # ]: 0 : if (bp->tunnel_disable_flag)
1256 : 0 : PMD_DRV_LOG_LINE(DEBUG, "Tunnel parsing capability is disabled, flags : %#x",
1257 : : bp->tunnel_disable_flag);
1258 : :
1259 [ # # ]: 0 : if (flags_ext2 & HWRM_FUNC_QCAPS_OUTPUT_FLAGS_EXT2_RX_ALL_PKTS_TIMESTAMPS_SUPPORTED)
1260 : 0 : bp->fw_cap |= BNXT_FW_CAP_RX_ALL_PKT_TS;
1261 [ # # ]: 0 : if (flags_ext2 & HWRM_FUNC_QCAPS_OUTPUT_FLAGS_EXT2_UDP_GSO_SUPPORTED)
1262 : 0 : bp->fw_cap |= BNXT_FW_CAP_UDP_GSO;
1263 [ # # ]: 0 : if (flags_ext3 & HWRM_FUNC_QCAPS_OUTPUT_FLAGS_EXT3_RX_RATE_PROFILE_SEL_SUPPORTED)
1264 : 0 : bp->fw_cap |= BNXT_FW_CAP_RX_RATE_PROFILE;
1265 : :
1266 : 0 : unlock:
1267 : : HWRM_UNLOCK();
1268 : :
1269 : 0 : return rc;
1270 : : }
1271 : :
1272 : 0 : int bnxt_hwrm_func_qcaps(struct bnxt *bp)
1273 : : {
1274 : : int rc;
1275 : :
1276 : 0 : rc = __bnxt_hwrm_func_qcaps(bp);
1277 [ # # ]: 0 : if (rc == -ENOMEM)
1278 : : return rc;
1279 : :
1280 [ # # # # ]: 0 : if (!rc && bp->hwrm_spec_code >= HWRM_SPEC_CODE_1_8_3) {
1281 : 0 : rc = bnxt_alloc_ctx_mem(bp);
1282 [ # # ]: 0 : if (rc)
1283 : : return rc;
1284 : :
1285 : : /* On older FW,
1286 : : * bnxt_hwrm_func_resc_qcaps can fail and cause init failure.
1287 : : * But the error can be ignored. Return success.
1288 : : */
1289 : 0 : rc = bnxt_hwrm_func_resc_qcaps(bp);
1290 [ # # ]: 0 : if (!rc)
1291 : 0 : bp->flags |= BNXT_FLAG_NEW_RM;
1292 : : }
1293 : :
1294 : : return 0;
1295 : : }
1296 : :
1297 : : /* VNIC cap covers capability of all VNICs. So no need to pass vnic_id */
1298 : 0 : int bnxt_hwrm_vnic_qcaps(struct bnxt *bp)
1299 : : {
1300 : : int rc = 0;
1301 : : uint32_t flags;
1302 : 0 : struct hwrm_vnic_qcaps_input req = {.req_type = 0 };
1303 : 0 : struct hwrm_vnic_qcaps_output *resp = bp->hwrm_cmd_resp_addr;
1304 : :
1305 [ # # ]: 0 : HWRM_PREP(&req, HWRM_VNIC_QCAPS, BNXT_USE_CHIMP_MB);
1306 : :
1307 : : req.target_id = rte_cpu_to_le_16(0xffff);
1308 : :
1309 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
1310 : :
1311 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
1312 : :
1313 : 0 : bp->vnic_cap_flags = 0;
1314 : :
1315 : 0 : flags = rte_le_to_cpu_32(resp->flags);
1316 : :
1317 [ # # ]: 0 : if (flags & HWRM_VNIC_QCAPS_OUTPUT_FLAGS_COS_ASSIGNMENT_CAP) {
1318 : 0 : bp->vnic_cap_flags |= BNXT_VNIC_CAP_COS_CLASSIFY;
1319 : 0 : PMD_DRV_LOG_LINE(INFO, "CoS assignment capability enabled");
1320 : : }
1321 : :
1322 [ # # ]: 0 : if (flags & HWRM_VNIC_QCAPS_OUTPUT_FLAGS_OUTERMOST_RSS_CAP)
1323 : 0 : bp->vnic_cap_flags |= BNXT_VNIC_CAP_OUTER_RSS;
1324 : :
1325 [ # # ]: 0 : if (flags & HWRM_VNIC_QCAPS_OUTPUT_FLAGS_OUTERMOST_RSS_TRUSTED_VF_CAP) {
1326 : 0 : bp->vnic_cap_flags |= BNXT_VNIC_CAP_OUTER_RSS_TRUSTED_VF;
1327 : 0 : PMD_DRV_LOG_LINE(DEBUG, "Trusted VF's outer RSS capability is enabled");
1328 : : }
1329 : :
1330 [ # # ]: 0 : if (flags & HWRM_VNIC_QCAPS_OUTPUT_FLAGS_RX_CMPL_V2_CAP)
1331 : 0 : bp->vnic_cap_flags |= BNXT_VNIC_CAP_RX_CMPL_V2;
1332 : :
1333 [ # # ]: 0 : if (flags & HWRM_VNIC_QCAPS_OUTPUT_FLAGS_VLAN_STRIP_CAP) {
1334 : 0 : bp->vnic_cap_flags |= BNXT_VNIC_CAP_VLAN_RX_STRIP;
1335 : 0 : PMD_DRV_LOG_LINE(DEBUG, "Rx VLAN strip capability enabled");
1336 : : }
1337 : :
1338 [ # # ]: 0 : if (flags & HWRM_VNIC_QCAPS_OUTPUT_FLAGS_RING_SELECT_MODE_XOR_CAP)
1339 : 0 : bp->vnic_cap_flags |= BNXT_VNIC_CAP_XOR_MODE;
1340 : :
1341 [ # # ]: 0 : if (flags & HWRM_VNIC_QCAPS_OUTPUT_FLAGS_RING_SELECT_MODE_TOEPLITZ_CHKSM_CAP)
1342 : 0 : bp->vnic_cap_flags |= BNXT_VNIC_CAP_CHKSM_MODE;
1343 : :
1344 [ # # ]: 0 : if (flags & HWRM_VNIC_QCAPS_OUTPUT_FLAGS_RSS_IPV6_FLOW_LABEL_CAP)
1345 : 0 : bp->vnic_cap_flags |= BNXT_VNIC_CAP_IPV6_FLOW_LABEL_MODE;
1346 : :
1347 [ # # ]: 0 : if (flags & HWRM_VNIC_QCAPS_OUTPUT_FLAGS_L2_CQE_MODE_CAP)
1348 : 0 : bp->vnic_cap_flags |= BNXT_VNIC_CAP_L2_CQE_MODE;
1349 : :
1350 [ # # ]: 0 : if (flags & HWRM_VNIC_QCAPS_OUTPUT_FLAGS_RSS_IPSEC_AH_SPI_IPV4_CAP)
1351 : 0 : bp->vnic_cap_flags |= BNXT_VNIC_CAP_AH_SPI4_CAP;
1352 : :
1353 [ # # ]: 0 : if (flags & HWRM_VNIC_QCAPS_OUTPUT_FLAGS_RSS_IPSEC_AH_SPI_IPV6_CAP)
1354 : 0 : bp->vnic_cap_flags |= BNXT_VNIC_CAP_AH_SPI6_CAP;
1355 : :
1356 [ # # ]: 0 : if (flags & HWRM_VNIC_QCAPS_OUTPUT_FLAGS_RSS_IPSEC_ESP_SPI_IPV4_CAP)
1357 : 0 : bp->vnic_cap_flags |= BNXT_VNIC_CAP_ESP_SPI4_CAP;
1358 : :
1359 [ # # ]: 0 : if (flags & HWRM_VNIC_QCAPS_OUTPUT_FLAGS_RSS_IPSEC_ESP_SPI_IPV6_CAP)
1360 : 0 : bp->vnic_cap_flags |= BNXT_VNIC_CAP_ESP_SPI6_CAP;
1361 : :
1362 [ # # ]: 0 : if (flags & HWRM_VNIC_QCAPS_OUTPUT_FLAGS_HW_TUNNEL_TPA_CAP)
1363 : 0 : bp->vnic_cap_flags |= BNXT_VNIC_CAP_VNIC_TUNNEL_TPA;
1364 : :
1365 : 0 : bp->max_tpa_v2 = rte_le_to_cpu_16(resp->max_aggs_supported);
1366 : :
1367 : : HWRM_UNLOCK();
1368 : :
1369 : 0 : return rc;
1370 : : }
1371 : :
1372 : 0 : int bnxt_hwrm_func_reset(struct bnxt *bp)
1373 : : {
1374 : : int rc = 0;
1375 : 0 : struct hwrm_func_reset_input req = {.req_type = 0 };
1376 : 0 : struct hwrm_func_reset_output *resp = bp->hwrm_cmd_resp_addr;
1377 : :
1378 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_RESET, BNXT_USE_CHIMP_MB);
1379 : :
1380 : 0 : req.enables = rte_cpu_to_le_32(0);
1381 : :
1382 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
1383 : :
1384 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
1385 : : HWRM_UNLOCK();
1386 : :
1387 : 0 : return rc;
1388 : : }
1389 : :
1390 : 0 : int bnxt_hwrm_func_driver_register(struct bnxt *bp)
1391 : : {
1392 : : int rc;
1393 : : uint32_t flags = 0;
1394 : 0 : struct hwrm_func_drv_rgtr_input req = {.req_type = 0 };
1395 : 0 : struct hwrm_func_drv_rgtr_output *resp = bp->hwrm_cmd_resp_addr;
1396 : :
1397 [ # # ]: 0 : if (bp->flags & BNXT_FLAG_REGISTERED)
1398 : : return 0;
1399 : :
1400 [ # # ]: 0 : if (bp->fw_cap & BNXT_FW_CAP_HOT_RESET)
1401 : : flags = HWRM_FUNC_DRV_RGTR_INPUT_FLAGS_HOT_RESET_SUPPORT;
1402 [ # # ]: 0 : if (bp->fw_cap & BNXT_FW_CAP_ERROR_RECOVERY)
1403 : 0 : flags |= HWRM_FUNC_DRV_RGTR_INPUT_FLAGS_ERROR_RECOVERY_SUPPORT;
1404 : :
1405 : : /* PFs and trusted VFs should indicate the support of the
1406 : : * Master capability on non Stingray platform
1407 : : */
1408 [ # # # # ]: 0 : if ((BNXT_PF(bp) || BNXT_VF_IS_TRUSTED(bp)) && !BNXT_STINGRAY(bp))
1409 : 0 : flags |= HWRM_FUNC_DRV_RGTR_INPUT_FLAGS_MASTER_SUPPORT;
1410 : :
1411 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_DRV_RGTR, BNXT_USE_CHIMP_MB);
1412 : 0 : req.enables = rte_cpu_to_le_32(HWRM_FUNC_DRV_RGTR_INPUT_ENABLES_VER |
1413 : : HWRM_FUNC_DRV_RGTR_INPUT_ENABLES_ASYNC_EVENT_FWD);
1414 : 0 : req.ver_maj_8b = RTE_VER_YEAR;
1415 : 0 : req.ver_min_8b = RTE_VER_MONTH;
1416 : 0 : req.ver_upd_8b = RTE_VER_MINOR;
1417 : :
1418 [ # # ]: 0 : if (BNXT_PF(bp)) {
1419 : 0 : req.enables |= rte_cpu_to_le_32(
1420 : : HWRM_FUNC_DRV_RGTR_INPUT_ENABLES_VF_REQ_FWD);
1421 : 0 : memcpy(req.vf_req_fwd, bp->pf->vf_req_fwd,
1422 : : RTE_MIN(sizeof(req.vf_req_fwd),
1423 : : sizeof(bp->pf->vf_req_fwd)));
1424 : : }
1425 : :
1426 : 0 : req.flags = rte_cpu_to_le_32(flags);
1427 : :
1428 : 0 : req.async_event_fwd[0] |=
1429 : : rte_cpu_to_le_32(ASYNC_CMPL_EVENT_ID_LINK_STATUS_CHANGE |
1430 : : ASYNC_CMPL_EVENT_ID_PORT_CONN_NOT_ALLOWED |
1431 : : ASYNC_CMPL_EVENT_ID_LINK_SPEED_CFG_CHANGE |
1432 : : ASYNC_CMPL_EVENT_ID_LINK_SPEED_CHANGE |
1433 : : ASYNC_CMPL_EVENT_ID_RESET_NOTIFY);
1434 [ # # ]: 0 : if (bp->fw_cap & BNXT_FW_CAP_ERROR_RECOVERY)
1435 : 0 : req.async_event_fwd[0] |=
1436 : : rte_cpu_to_le_32(ASYNC_CMPL_EVENT_ID_ERROR_RECOVERY);
1437 : 0 : req.async_event_fwd[1] |=
1438 : : rte_cpu_to_le_32(ASYNC_CMPL_EVENT_ID_PF_DRVR_UNLOAD |
1439 : : ASYNC_CMPL_EVENT_ID_VF_CFG_CHANGE);
1440 [ # # ]: 0 : if (BNXT_PF(bp))
1441 : 0 : req.async_event_fwd[1] |=
1442 : : rte_cpu_to_le_32(ASYNC_CMPL_EVENT_ID_DBG_NOTIFICATION);
1443 : :
1444 [ # # ]: 0 : if (BNXT_PF(bp) || BNXT_VF_IS_TRUSTED(bp)) {
1445 : 0 : req.async_event_fwd[1] |=
1446 : : rte_cpu_to_le_32(ASYNC_CMPL_EVENT_ID_DEFAULT_VNIC_CHANGE |
1447 : : ASYNC_CMPL_EVENT_ID_VF_FLR);
1448 : : }
1449 : :
1450 : 0 : req.async_event_fwd[2] |=
1451 : : rte_cpu_to_le_32(ASYNC_CMPL_EVENT_ID_ECHO_REQUEST |
1452 : : ASYNC_CMPL_EVENT_ID_ERROR_REPORT |
1453 : : ASYNC_CMPL_EVENT_ID_RSS_CHANGE);
1454 : :
1455 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
1456 : :
1457 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
1458 : :
1459 : 0 : flags = rte_le_to_cpu_32(resp->flags);
1460 [ # # ]: 0 : if (flags & HWRM_FUNC_DRV_RGTR_OUTPUT_FLAGS_IF_CHANGE_SUPPORTED)
1461 : 0 : bp->fw_cap |= BNXT_FW_CAP_IF_CHANGE;
1462 : :
1463 : : HWRM_UNLOCK();
1464 : :
1465 : 0 : bp->flags |= BNXT_FLAG_REGISTERED;
1466 : :
1467 : 0 : return rc;
1468 : : }
1469 : :
1470 : 0 : int bnxt_hwrm_check_vf_rings(struct bnxt *bp)
1471 : : {
1472 [ # # ]: 0 : if (!(BNXT_VF(bp) && (bp->flags & BNXT_FLAG_NEW_RM)))
1473 : : return 0;
1474 : :
1475 : 0 : return bnxt_hwrm_func_reserve_vf_resc(bp, true);
1476 : : }
1477 : :
1478 : 0 : int bnxt_hwrm_func_reserve_vf_resc(struct bnxt *bp, bool test)
1479 : : {
1480 : : int rc;
1481 : : uint32_t flags = 0;
1482 : : uint32_t enables;
1483 : 0 : struct hwrm_func_vf_cfg_output *resp = bp->hwrm_cmd_resp_addr;
1484 : 0 : struct hwrm_func_vf_cfg_input req = {0};
1485 [ # # ]: 0 : uint8_t mpc_ring_cnt = bp->mpc ? BNXT_MPC_RINGS_SUPPORTED : 0;
1486 : :
1487 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_VF_CFG, BNXT_USE_CHIMP_MB);
1488 : :
1489 : : enables = HWRM_FUNC_VF_CFG_INPUT_ENABLES_NUM_RX_RINGS |
1490 : : HWRM_FUNC_VF_CFG_INPUT_ENABLES_NUM_TX_RINGS |
1491 : : HWRM_FUNC_VF_CFG_INPUT_ENABLES_NUM_STAT_CTXS |
1492 : : HWRM_FUNC_VF_CFG_INPUT_ENABLES_NUM_CMPL_RINGS |
1493 : : HWRM_FUNC_VF_CFG_INPUT_ENABLES_NUM_VNICS;
1494 : :
1495 [ # # ]: 0 : if (BNXT_HAS_RING_GRPS(bp)) {
1496 : : enables |= HWRM_FUNC_VF_CFG_INPUT_ENABLES_NUM_HW_RING_GRPS;
1497 : 0 : req.num_hw_ring_grps = rte_cpu_to_le_16(bp->rx_nr_rings);
1498 : : }
1499 : :
1500 : 0 : req.num_tx_rings = rte_cpu_to_le_16(bp->tx_nr_rings + mpc_ring_cnt);
1501 : 0 : req.num_rx_rings = rte_cpu_to_le_16(bp->rx_nr_rings *
1502 : : AGG_RING_MULTIPLIER);
1503 : 0 : req.num_stat_ctxs = rte_cpu_to_le_16(bp->rx_nr_rings +
1504 : : bp->tx_nr_rings +
1505 : : mpc_ring_cnt);
1506 : 0 : req.num_cmpl_rings = rte_cpu_to_le_16(bp->rx_nr_rings +
1507 : : bp->tx_nr_rings +
1508 : : BNXT_NUM_ASYNC_CPR(bp) +
1509 : : mpc_ring_cnt);
1510 [ # # ]: 0 : if (BNXT_PF(bp) || BNXT_VF_IS_TRUSTED(bp)) {
1511 : 0 : req.num_vnics = rte_cpu_to_le_16(RTE_MIN(BNXT_VNIC_MAX_SUPPORTED_ID,
1512 : : bp->max_vnics));
1513 : 0 : enables |= HWRM_FUNC_VF_CFG_INPUT_ENABLES_NUM_RSSCOS_CTXS;
1514 : 0 : req.num_rsscos_ctxs = rte_cpu_to_le_16(RTE_MIN(BNXT_VNIC_MAX_SUPPORTED_ID,
1515 : : bp->max_rsscos_ctx));
1516 : : } else {
1517 : 0 : req.num_vnics = rte_cpu_to_le_16(bp->rx_nr_rings);
1518 : : }
1519 : :
1520 [ # # ]: 0 : if (bp->vf_resv_strategy ==
1521 : : HWRM_FUNC_RESOURCE_QCAPS_OUTPUT_VF_RESV_STRATEGY_MINIMAL_STATIC) {
1522 : 0 : enables |= HWRM_FUNC_VF_CFG_INPUT_ENABLES_NUM_VNICS |
1523 : : HWRM_FUNC_VF_CFG_INPUT_ENABLES_NUM_L2_CTXS |
1524 : : HWRM_FUNC_VF_CFG_INPUT_ENABLES_NUM_RSSCOS_CTXS;
1525 : 0 : req.num_rsscos_ctxs = rte_cpu_to_le_16(BNXT_VF_RSV_NUM_RSS_CTX);
1526 : 0 : req.num_l2_ctxs = rte_cpu_to_le_16(BNXT_VF_RSV_NUM_L2_CTX);
1527 : 0 : req.num_vnics = rte_cpu_to_le_16(BNXT_VF_RSV_NUM_VNIC);
1528 [ # # ]: 0 : } else if (bp->vf_resv_strategy ==
1529 : : HWRM_FUNC_RESOURCE_QCAPS_OUTPUT_VF_RESV_STRATEGY_MAXIMAL) {
1530 : 0 : enables |= HWRM_FUNC_VF_CFG_INPUT_ENABLES_NUM_RSSCOS_CTXS;
1531 : 0 : req.num_rsscos_ctxs = rte_cpu_to_le_16(bp->max_rsscos_ctx);
1532 : : }
1533 : :
1534 [ # # ]: 0 : if (test)
1535 : : flags = HWRM_FUNC_VF_CFG_INPUT_FLAGS_TX_ASSETS_TEST |
1536 : : HWRM_FUNC_VF_CFG_INPUT_FLAGS_RX_ASSETS_TEST |
1537 : : HWRM_FUNC_VF_CFG_INPUT_FLAGS_CMPL_ASSETS_TEST |
1538 : : HWRM_FUNC_VF_CFG_INPUT_FLAGS_RING_GRP_ASSETS_TEST |
1539 : : HWRM_FUNC_VF_CFG_INPUT_FLAGS_STAT_CTX_ASSETS_TEST |
1540 : : HWRM_FUNC_VF_CFG_INPUT_FLAGS_VNIC_ASSETS_TEST;
1541 : :
1542 [ # # # # ]: 0 : if (test && BNXT_HAS_RING_GRPS(bp))
1543 : 0 : flags |= HWRM_FUNC_VF_CFG_INPUT_FLAGS_RING_GRP_ASSETS_TEST;
1544 : :
1545 : 0 : req.flags = rte_cpu_to_le_32(flags);
1546 : 0 : req.enables |= rte_cpu_to_le_32(enables);
1547 : :
1548 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
1549 : :
1550 [ # # ]: 0 : if (test)
1551 [ # # # # ]: 0 : HWRM_CHECK_RESULT_SILENT();
1552 : : else
1553 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
1554 : :
1555 : : HWRM_UNLOCK();
1556 : 0 : return rc;
1557 : : }
1558 : :
1559 : 0 : int bnxt_hwrm_func_resc_qcaps(struct bnxt *bp)
1560 : : {
1561 : : int rc;
1562 : 0 : struct hwrm_func_resource_qcaps_output *resp = bp->hwrm_cmd_resp_addr;
1563 : 0 : struct hwrm_func_resource_qcaps_input req = {0};
1564 : :
1565 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_RESOURCE_QCAPS, BNXT_USE_CHIMP_MB);
1566 : 0 : req.fid = rte_cpu_to_le_16(0xffff);
1567 : :
1568 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
1569 : :
1570 [ # # # # ]: 0 : HWRM_CHECK_RESULT_SILENT();
1571 : :
1572 : 0 : bp->max_rsscos_ctx = rte_le_to_cpu_16(resp->max_rsscos_ctx);
1573 : 0 : bp->max_cp_rings = rte_le_to_cpu_16(resp->max_cmpl_rings);
1574 : 0 : bp->max_tx_rings = rte_le_to_cpu_16(resp->max_tx_rings);
1575 : 0 : bp->max_rx_rings = rte_le_to_cpu_16(resp->max_rx_rings);
1576 : 0 : bp->max_ring_grps = rte_le_to_cpu_32(resp->max_hw_ring_grps);
1577 : : /* func_resource_qcaps does not return max_rx_em_flows.
1578 : : * So use the value provided by func_qcaps.
1579 : : */
1580 : 0 : bp->max_l2_ctx = rte_le_to_cpu_16(resp->max_l2_ctxs);
1581 [ # # # # ]: 0 : if (!BNXT_CHIP_P5_P7(bp) && !bp->pdev->max_vfs)
1582 : 0 : bp->max_l2_ctx += bp->max_rx_em_flows;
1583 [ # # ]: 0 : if (bp->vnic_cap_flags & BNXT_VNIC_CAP_COS_CLASSIFY)
1584 : 0 : bp->max_vnics = rte_le_to_cpu_16(BNXT_MAX_VNICS_COS_CLASSIFY);
1585 : : else
1586 : 0 : bp->max_vnics = rte_le_to_cpu_16(resp->max_vnics);
1587 : 0 : bp->max_stat_ctx = rte_le_to_cpu_16(resp->max_stat_ctx);
1588 [ # # ]: 0 : if (BNXT_CHIP_P7(bp))
1589 : 0 : bp->max_nq_rings = BNXT_P7_MAX_NQ_RING_CNT;
1590 : : else
1591 : 0 : bp->max_nq_rings = rte_le_to_cpu_16(resp->max_msix);
1592 : 0 : bp->vf_resv_strategy = rte_le_to_cpu_16(resp->vf_reservation_strategy);
1593 [ # # ]: 0 : if (bp->vf_resv_strategy >
1594 : : HWRM_FUNC_RESOURCE_QCAPS_OUTPUT_VF_RESV_STRATEGY_MINIMAL_STATIC)
1595 : 0 : bp->vf_resv_strategy =
1596 : : HWRM_FUNC_RESOURCE_QCAPS_OUTPUT_VF_RESERVATION_STRATEGY_MAXIMAL;
1597 : :
1598 : : HWRM_UNLOCK();
1599 : 0 : return rc;
1600 : : }
1601 : :
1602 : 0 : int bnxt_hwrm_ver_get(struct bnxt *bp, uint32_t timeout)
1603 : : {
1604 : : int rc = 0;
1605 : 0 : struct hwrm_ver_get_input req = {.req_type = 0 };
1606 : 0 : struct hwrm_ver_get_output *resp = bp->hwrm_cmd_resp_addr;
1607 : : uint32_t fw_version;
1608 : : uint16_t max_resp_len;
1609 : : char type[RTE_MEMZONE_NAMESIZE];
1610 : : uint32_t dev_caps_cfg;
1611 : :
1612 : 0 : bp->max_req_len = HWRM_MAX_REQ_LEN;
1613 : 0 : bp->hwrm_cmd_timeout = timeout;
1614 [ # # ]: 0 : HWRM_PREP(&req, HWRM_VER_GET, BNXT_USE_CHIMP_MB);
1615 : :
1616 : 0 : req.hwrm_intf_maj = HWRM_VERSION_MAJOR;
1617 : 0 : req.hwrm_intf_min = HWRM_VERSION_MINOR;
1618 : 0 : req.hwrm_intf_upd = HWRM_VERSION_UPDATE;
1619 : :
1620 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
1621 : :
1622 [ # # ]: 0 : if (bp->flags & BNXT_FLAG_FW_RESET)
1623 [ # # # # ]: 0 : HWRM_CHECK_RESULT_SILENT();
1624 : : else
1625 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
1626 : :
1627 : 0 : PMD_DRV_LOG_LINE(INFO, "%d.%d.%d:%d.%d.%d.%d",
1628 : : resp->hwrm_intf_maj_8b, resp->hwrm_intf_min_8b,
1629 : : resp->hwrm_intf_upd_8b, resp->hwrm_fw_maj_8b,
1630 : : resp->hwrm_fw_min_8b, resp->hwrm_fw_bld_8b,
1631 : : resp->hwrm_fw_rsvd_8b);
1632 : 0 : bp->fw_ver = ((uint32_t)resp->hwrm_fw_maj_8b << 24) |
1633 : 0 : ((uint32_t)resp->hwrm_fw_min_8b << 16) |
1634 : 0 : ((uint32_t)resp->hwrm_fw_bld_8b << 8) |
1635 : 0 : resp->hwrm_fw_rsvd_8b;
1636 : 0 : PMD_DRV_LOG_LINE(INFO, "Driver HWRM version: %d.%d.%d",
1637 : : HWRM_VERSION_MAJOR, HWRM_VERSION_MINOR, HWRM_VERSION_UPDATE);
1638 : :
1639 : 0 : fw_version = resp->hwrm_intf_maj_8b << 16;
1640 : 0 : fw_version |= resp->hwrm_intf_min_8b << 8;
1641 : 0 : fw_version |= resp->hwrm_intf_upd_8b;
1642 : 0 : bp->hwrm_spec_code = fw_version;
1643 : :
1644 : : /* def_req_timeout value is in milliseconds */
1645 : 0 : bp->hwrm_cmd_timeout = rte_le_to_cpu_16(resp->def_req_timeout);
1646 : : /* convert timeout to usec */
1647 : 0 : bp->hwrm_cmd_timeout *= 1000;
1648 [ # # ]: 0 : if (!bp->hwrm_cmd_timeout)
1649 : 0 : bp->hwrm_cmd_timeout = DFLT_HWRM_CMD_TIMEOUT;
1650 : :
1651 [ # # ]: 0 : if (resp->hwrm_intf_maj_8b != HWRM_VERSION_MAJOR) {
1652 : 0 : PMD_DRV_LOG_LINE(ERR, "Unsupported firmware API version");
1653 : : rc = -EINVAL;
1654 : 0 : goto error;
1655 : : }
1656 : :
1657 [ # # ]: 0 : if (bp->max_req_len > resp->max_req_win_len) {
1658 : 0 : PMD_DRV_LOG_LINE(ERR, "Unsupported request length");
1659 : : rc = -EINVAL;
1660 : 0 : goto error;
1661 : : }
1662 : :
1663 : 0 : bp->chip_num = rte_le_to_cpu_16(resp->chip_num);
1664 : :
1665 : 0 : bp->max_req_len = rte_le_to_cpu_16(resp->max_req_win_len);
1666 : 0 : bp->hwrm_max_ext_req_len = rte_le_to_cpu_16(resp->max_ext_req_len);
1667 [ # # ]: 0 : if (bp->hwrm_max_ext_req_len < HWRM_MAX_REQ_LEN)
1668 : 0 : bp->hwrm_max_ext_req_len = HWRM_MAX_REQ_LEN;
1669 : :
1670 : 0 : max_resp_len = rte_le_to_cpu_16(resp->max_resp_len);
1671 : 0 : dev_caps_cfg = rte_le_to_cpu_32(resp->dev_caps_cfg);
1672 : :
1673 [ # # ]: 0 : RTE_VERIFY(max_resp_len <= bp->max_resp_len);
1674 : 0 : bp->max_resp_len = max_resp_len;
1675 : 0 : bp->chip_rev = resp->chip_rev;
1676 : :
1677 : 0 : if ((dev_caps_cfg &
1678 [ # # ]: 0 : HWRM_VER_GET_OUTPUT_DEV_CAPS_CFG_SHORT_CMD_SUPPORTED) &&
1679 : : (dev_caps_cfg &
1680 : : HWRM_VER_GET_OUTPUT_DEV_CAPS_CFG_SHORT_CMD_REQUIRED)) {
1681 : 0 : PMD_DRV_LOG_LINE(DEBUG, "Short command supported");
1682 : 0 : bp->flags |= BNXT_FLAG_SHORT_CMD;
1683 : : }
1684 : :
1685 [ # # ]: 0 : if (((dev_caps_cfg &
1686 : : HWRM_VER_GET_OUTPUT_DEV_CAPS_CFG_SHORT_CMD_SUPPORTED) &&
1687 : : (dev_caps_cfg &
1688 : 0 : HWRM_VER_GET_OUTPUT_DEV_CAPS_CFG_SHORT_CMD_REQUIRED)) ||
1689 [ # # ]: 0 : bp->hwrm_max_ext_req_len > HWRM_MAX_REQ_LEN) {
1690 : 0 : sprintf(type, "bnxt_hwrm_short_" PCI_PRI_FMT,
1691 : 0 : bp->pdev->addr.domain, bp->pdev->addr.bus,
1692 : 0 : bp->pdev->addr.devid, bp->pdev->addr.function);
1693 : :
1694 : 0 : rte_free(bp->hwrm_short_cmd_req_addr);
1695 : :
1696 : 0 : bp->hwrm_short_cmd_req_addr =
1697 : 0 : rte_malloc(type, bp->hwrm_max_ext_req_len, 0);
1698 [ # # ]: 0 : if (bp->hwrm_short_cmd_req_addr == NULL) {
1699 : : rc = -ENOMEM;
1700 : 0 : goto error;
1701 : : }
1702 : 0 : bp->hwrm_short_cmd_req_dma_addr =
1703 : 0 : rte_malloc_virt2iova(bp->hwrm_short_cmd_req_addr);
1704 [ # # ]: 0 : if (bp->hwrm_short_cmd_req_dma_addr == RTE_BAD_IOVA) {
1705 : 0 : rte_free(bp->hwrm_short_cmd_req_addr);
1706 : 0 : PMD_DRV_LOG_LINE(ERR,
1707 : : "Unable to map buffer to physical memory.");
1708 : : rc = -ENOMEM;
1709 : 0 : goto error;
1710 : : }
1711 : : }
1712 [ # # ]: 0 : if (dev_caps_cfg &
1713 : : HWRM_VER_GET_OUTPUT_DEV_CAPS_CFG_KONG_MB_CHNL_SUPPORTED) {
1714 : 0 : bp->flags |= BNXT_FLAG_KONG_MB_EN;
1715 : 0 : PMD_DRV_LOG_LINE(DEBUG, "Kong mailbox channel enabled");
1716 : : }
1717 [ # # ]: 0 : if (dev_caps_cfg &
1718 : : HWRM_VER_GET_OUTPUT_DEV_CAPS_CFG_TRUSTED_VF_SUPPORTED)
1719 : 0 : PMD_DRV_LOG_LINE(DEBUG, "FW supports Trusted VFs");
1720 [ # # ]: 0 : if (dev_caps_cfg &
1721 : : HWRM_VER_GET_OUTPUT_DEV_CAPS_CFG_CFA_ADV_FLOW_MGNT_SUPPORTED) {
1722 : 0 : bp->fw_cap |= BNXT_FW_CAP_ADV_FLOW_MGMT;
1723 : 0 : PMD_DRV_LOG_LINE(DEBUG, "FW supports advanced flow management");
1724 : : }
1725 : :
1726 [ # # ]: 0 : if (dev_caps_cfg &
1727 : : HWRM_VER_GET_OUTPUT_DEV_CAPS_CFG_ADV_FLOW_COUNTERS_SUPPORTED) {
1728 : 0 : PMD_DRV_LOG_LINE(DEBUG, "FW supports advanced flow counters");
1729 : 0 : bp->fw_cap |= BNXT_FW_CAP_ADV_FLOW_COUNTERS;
1730 : : }
1731 : :
1732 [ # # ]: 0 : if (dev_caps_cfg &
1733 : : HWRM_VER_GET_OUTPUT_DEV_CAPS_CFG_CFA_TRUFLOW_SUPPORTED) {
1734 : 0 : PMD_DRV_LOG_LINE(DEBUG, "Host-based truflow feature supported.");
1735 : 0 : bp->fw_cap |= BNXT_FW_CAP_TRUFLOW_EN;
1736 : : }
1737 : :
1738 : 0 : error:
1739 : : HWRM_UNLOCK();
1740 : 0 : return rc;
1741 : : }
1742 : :
1743 : 0 : int bnxt_hwrm_func_driver_unregister(struct bnxt *bp)
1744 : : {
1745 : : int rc;
1746 : 0 : struct hwrm_func_drv_unrgtr_input req = {.req_type = 0 };
1747 : 0 : struct hwrm_func_drv_unrgtr_output *resp = bp->hwrm_cmd_resp_addr;
1748 : :
1749 [ # # ]: 0 : if (!(bp->flags & BNXT_FLAG_REGISTERED))
1750 : : return 0;
1751 : :
1752 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_DRV_UNRGTR, BNXT_USE_CHIMP_MB);
1753 : :
1754 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
1755 : :
1756 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
1757 : : HWRM_UNLOCK();
1758 : :
1759 : 0 : PMD_DRV_LOG_LINE(DEBUG, "Port %u: Unregistered with fw",
1760 : : bp->eth_dev->data->port_id);
1761 : :
1762 : 0 : return rc;
1763 : : }
1764 : :
1765 : 0 : static int bnxt_hwrm_port_phy_cfg(struct bnxt *bp, struct bnxt_link_info *conf)
1766 : : {
1767 : : int rc = 0;
1768 : 0 : struct hwrm_port_phy_cfg_input req = {0};
1769 : 0 : struct hwrm_port_phy_cfg_output *resp = bp->hwrm_cmd_resp_addr;
1770 : : uint32_t enables = 0;
1771 : :
1772 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_PORT_PHY_CFG, BNXT_USE_CHIMP_MB);
1773 : :
1774 [ # # ]: 0 : if (conf->link_up) {
1775 : : /* Setting Fixed Speed. But AutoNeg is ON, So disable it */
1776 [ # # # # ]: 0 : if (bp->link_info->auto_mode && conf->link_speed) {
1777 : 0 : req.auto_mode = HWRM_PORT_PHY_CFG_INPUT_AUTO_MODE_NONE;
1778 : 0 : PMD_DRV_LOG_LINE(DEBUG, "Disabling AutoNeg");
1779 : : }
1780 : :
1781 : 0 : req.flags = rte_cpu_to_le_32(conf->phy_flags);
1782 : : /*
1783 : : * Note, ChiMP FW 20.2.1 and 20.2.2 return an error when we set
1784 : : * any auto mode, even "none".
1785 : : */
1786 [ # # ]: 0 : if (!conf->link_speed) {
1787 : : /* No speeds specified. Enable AutoNeg - all speeds */
1788 : : enables |= HWRM_PORT_PHY_CFG_INPUT_ENABLES_AUTO_MODE;
1789 : 0 : req.auto_mode =
1790 : : HWRM_PORT_PHY_CFG_INPUT_AUTO_MODE_ALL_SPEEDS;
1791 : : } else {
1792 [ # # ]: 0 : if (bp->link_info->link_signal_mode) {
1793 : : enables |=
1794 : : HWRM_PORT_PHY_CFG_IN_EN_FORCE_PAM4_LINK_SPEED;
1795 : 0 : req.force_pam4_link_speed =
1796 : : rte_cpu_to_le_16(conf->link_speed);
1797 : : } else {
1798 : 0 : req.force_link_speed =
1799 : : rte_cpu_to_le_16(conf->link_speed);
1800 : : }
1801 : : }
1802 : : /* AutoNeg - Advertise speeds specified. */
1803 [ # # # # ]: 0 : if ((conf->auto_link_speed_mask || conf->auto_pam4_link_speed_mask) &&
1804 [ # # ]: 0 : !(conf->phy_flags & HWRM_PORT_PHY_CFG_INPUT_FLAGS_FORCE)) {
1805 : 0 : req.auto_mode =
1806 : : HWRM_PORT_PHY_CFG_INPUT_AUTO_MODE_SPEED_MASK;
1807 [ # # ]: 0 : if (conf->auto_pam4_link_speed_mask) {
1808 : 0 : enables |=
1809 : : HWRM_PORT_PHY_CFG_IN_EN_AUTO_PAM4_LINK_SPD_MASK;
1810 : 0 : req.auto_link_pam4_speed_mask =
1811 : : rte_cpu_to_le_16(conf->auto_pam4_link_speed_mask);
1812 : : }
1813 [ # # ]: 0 : if (conf->auto_link_speed_mask) {
1814 : 0 : enables |=
1815 : : HWRM_PORT_PHY_CFG_IN_EN_AUTO_LINK_SPEED_MASK;
1816 : 0 : req.auto_link_speed_mask =
1817 : : rte_cpu_to_le_16(conf->auto_link_speed_mask);
1818 : : }
1819 : : }
1820 [ # # ]: 0 : if (conf->auto_link_speed &&
1821 [ # # ]: 0 : !(conf->phy_flags & HWRM_PORT_PHY_CFG_INPUT_FLAGS_FORCE))
1822 : 0 : enables |=
1823 : : HWRM_PORT_PHY_CFG_INPUT_ENABLES_AUTO_LINK_SPEED;
1824 : :
1825 : 0 : req.auto_duplex = conf->duplex;
1826 : : enables |= HWRM_PORT_PHY_CFG_INPUT_ENABLES_AUTO_DUPLEX;
1827 : 0 : req.auto_pause = conf->auto_pause;
1828 : 0 : req.force_pause = conf->force_pause;
1829 : : /* Set force_pause if there is no auto or if there is a force */
1830 [ # # # # ]: 0 : if (req.auto_pause && !req.force_pause)
1831 : 0 : enables |= HWRM_PORT_PHY_CFG_INPUT_ENABLES_AUTO_PAUSE;
1832 : : else
1833 : 0 : enables |= HWRM_PORT_PHY_CFG_INPUT_ENABLES_FORCE_PAUSE;
1834 : :
1835 : 0 : req.enables = rte_cpu_to_le_32(enables);
1836 : : } else {
1837 : 0 : req.flags =
1838 : : rte_cpu_to_le_32(HWRM_PORT_PHY_CFG_INPUT_FLAGS_FORCE_LINK_DWN);
1839 : 0 : PMD_DRV_LOG_LINE(INFO, "Force Link Down");
1840 : : }
1841 : :
1842 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
1843 : :
1844 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
1845 : : HWRM_UNLOCK();
1846 : :
1847 : 0 : return rc;
1848 : : }
1849 : :
1850 : 0 : static int bnxt_hwrm_port_phy_qcfg(struct bnxt *bp,
1851 : : struct bnxt_link_info *link_info)
1852 : : {
1853 : : int rc = 0;
1854 : 0 : struct hwrm_port_phy_qcfg_input req = {0};
1855 : 0 : struct hwrm_port_phy_qcfg_output *resp = bp->hwrm_cmd_resp_addr;
1856 : :
1857 [ # # ]: 0 : HWRM_PREP(&req, HWRM_PORT_PHY_QCFG, BNXT_USE_CHIMP_MB);
1858 : :
1859 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
1860 : :
1861 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
1862 : :
1863 : 0 : link_info->phy_link_status = resp->link;
1864 : 0 : link_info->link_up =
1865 : : (link_info->phy_link_status ==
1866 : 0 : HWRM_PORT_PHY_QCFG_OUTPUT_LINK_LINK) ? 1 : 0;
1867 : 0 : link_info->link_speed = rte_le_to_cpu_16(resp->link_speed);
1868 : 0 : link_info->duplex = resp->duplex_cfg;
1869 : 0 : link_info->pause = resp->pause;
1870 : 0 : link_info->auto_pause = resp->auto_pause;
1871 : 0 : link_info->force_pause = resp->force_pause;
1872 : 0 : link_info->auto_mode = resp->auto_mode;
1873 : 0 : link_info->phy_type = resp->phy_type;
1874 : 0 : link_info->media_type = resp->media_type;
1875 : :
1876 : 0 : link_info->support_speeds = rte_le_to_cpu_16(resp->support_speeds);
1877 : 0 : link_info->auto_link_speed = rte_le_to_cpu_16(resp->auto_link_speed);
1878 : 0 : link_info->auto_link_speed_mask = rte_le_to_cpu_16(resp->auto_link_speed_mask);
1879 : 0 : link_info->preemphasis = rte_le_to_cpu_32(resp->preemphasis);
1880 : 0 : link_info->force_link_speed = rte_le_to_cpu_16(resp->force_link_speed);
1881 : 0 : link_info->phy_ver[0] = resp->phy_maj;
1882 : 0 : link_info->phy_ver[1] = resp->phy_min;
1883 : 0 : link_info->phy_ver[2] = resp->phy_bld;
1884 : 0 : link_info->link_signal_mode =
1885 : 0 : resp->active_fec_signal_mode & HWRM_PORT_PHY_QCFG_OUTPUT_SIGNAL_MODE_MASK;
1886 : 0 : link_info->option_flags = resp->option_flags;
1887 : 0 : link_info->force_pam4_link_speed =
1888 : 0 : rte_le_to_cpu_16(resp->force_pam4_link_speed);
1889 : 0 : link_info->support_pam4_speeds =
1890 : 0 : rte_le_to_cpu_16(resp->support_pam4_speeds);
1891 : 0 : link_info->auto_pam4_link_speed_mask =
1892 : 0 : rte_le_to_cpu_16(resp->auto_pam4_link_speed_mask);
1893 : : /* P7 uses speeds2 fields */
1894 [ # # # # : 0 : if (BNXT_LINK_SPEEDS_V2(bp) && BNXT_LINK_SPEEDS_V2_OPTIONS(link_info->option_flags)) {
# # # # #
# ]
1895 : 0 : link_info->support_speeds2 = rte_le_to_cpu_16(resp->support_speeds2);
1896 : 0 : link_info->force_link_speeds2 = rte_le_to_cpu_16(resp->force_link_speeds2);
1897 : 0 : link_info->auto_link_speeds2 = rte_le_to_cpu_16(resp->auto_link_speeds2);
1898 : 0 : link_info->active_lanes = resp->active_lanes;
1899 [ # # ]: 0 : if (!link_info->auto_mode)
1900 : 0 : link_info->link_speed = link_info->force_link_speeds2;
1901 : : }
1902 : 0 : link_info->module_status = resp->module_status;
1903 : : HWRM_UNLOCK();
1904 : :
1905 : : /* Display the captured P7 phy details */
1906 [ # # # # : 0 : if (BNXT_LINK_SPEEDS_V2(bp)) {
# # # # ]
1907 : 0 : PMD_DRV_LOG_LINE(DEBUG, "Phytype:%d, Media_type:%d, Status: %d, Link Signal:%d",
1908 : : link_info->phy_type,
1909 : : link_info->media_type,
1910 : : link_info->phy_link_status,
1911 : : link_info->link_signal_mode);
1912 : 0 : PMD_DRV_LOG_LINE(DEBUG, "Active Fec: %d Support_speeds2:%x, Force_link_speedsv2:%x",
1913 : : (resp->active_fec_signal_mode &
1914 : : HWRM_PORT_PHY_QCFG_OUTPUT_ACTIVE_FEC_MASK) >> 4,
1915 : : link_info->support_speeds2, link_info->force_link_speeds2);
1916 : 0 : PMD_DRV_LOG_LINE(DEBUG, "Auto_link_speedsv2:%x, Active_lanes:%d",
1917 : : link_info->auto_link_speeds2,
1918 : : link_info->active_lanes);
1919 : :
1920 : : const char *desc;
1921 : :
1922 [ # # ]: 0 : if (link_info->auto_mode)
1923 : 0 : desc = ((struct link_speeds_tbl *)
1924 : 0 : bnxt_get_hwrm_to_rte_speeds_entry(link_info->link_speed))->desc;
1925 : : else
1926 : 0 : desc = ((struct link_speeds2_tbl *)
1927 : 0 : bnxt_get_hwrm_to_rte_speeds2_entry(link_info->link_speed))->desc;
1928 : :
1929 [ # # ]: 0 : PMD_DRV_LOG_LINE(INFO, "Link Speed: %s %s, Status: %s Signal-mode: %s",
1930 : : desc,
1931 : : !(link_info->auto_mode) ? "Forced" : "AutoNegotiated",
1932 : : link_status_str[link_info->phy_link_status % MAX_LINK_STR],
1933 : : signal_mode[link_info->link_signal_mode % MAX_SIG_MODE]);
1934 [ # # # # : 0 : PMD_DRV_LOG_LINE(INFO, "Media type: %s, Xcvr type: %s, Active FEC: %s Lanes: %d",
# # # # ]
1935 : : media_type[link_info->media_type % MAX_MEDIA_TYPE],
1936 : : bnxt_get_xcvr_type(rte_le_to_cpu_32
1937 : : (resp->xcvr_identifier_type_tx_lpi_timer)),
1938 : : fec_mode[((resp->active_fec_signal_mode &
1939 : : HWRM_PORT_PHY_QCFG_OUTPUT_ACTIVE_FEC_MASK) >> 4) %
1940 : : MAX_FEC_MODE], link_info->active_lanes);
1941 : 0 : return rc;
1942 : : }
1943 : :
1944 : 0 : PMD_DRV_LOG_LINE(DEBUG, "Link Speed:%d,Auto:%d:%x:%x,Support:%x,Force:%x",
1945 : : link_info->link_speed, link_info->auto_mode,
1946 : : link_info->auto_link_speed, link_info->auto_link_speed_mask,
1947 : : link_info->support_speeds, link_info->force_link_speed);
1948 : 0 : PMD_DRV_LOG_LINE(DEBUG, "Link Signal:%d,PAM::Auto:%x,Support:%x,Force:%x",
1949 : : link_info->link_signal_mode,
1950 : : link_info->auto_pam4_link_speed_mask,
1951 : : link_info->support_pam4_speeds,
1952 : : link_info->force_pam4_link_speed);
1953 : 0 : return rc;
1954 : : }
1955 : :
1956 : 0 : int bnxt_hwrm_port_phy_qcaps(struct bnxt *bp)
1957 : : {
1958 : : int rc = 0;
1959 : 0 : struct hwrm_port_phy_qcaps_input req = {0};
1960 : 0 : struct hwrm_port_phy_qcaps_output *resp = bp->hwrm_cmd_resp_addr;
1961 : 0 : struct bnxt_link_info *link_info = bp->link_info;
1962 : :
1963 [ # # ]: 0 : if (BNXT_VF(bp) && !BNXT_VF_IS_TRUSTED(bp))
1964 : : return 0;
1965 : :
1966 [ # # ]: 0 : HWRM_PREP(&req, HWRM_PORT_PHY_QCAPS, BNXT_USE_CHIMP_MB);
1967 : :
1968 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
1969 : :
1970 [ # # # # ]: 0 : HWRM_CHECK_RESULT_SILENT();
1971 : :
1972 : 0 : bp->port_cnt = resp->port_cnt;
1973 [ # # ]: 0 : if (resp->supported_speeds_auto_mode)
1974 : 0 : link_info->support_auto_speeds =
1975 : : rte_le_to_cpu_16(resp->supported_speeds_auto_mode);
1976 [ # # ]: 0 : if (resp->supported_pam4_speeds_auto_mode)
1977 : 0 : link_info->support_pam4_auto_speeds =
1978 : : rte_le_to_cpu_16(resp->supported_pam4_speeds_auto_mode);
1979 : : /* P7 chips now report all speeds here */
1980 [ # # ]: 0 : if (resp->flags2 & HWRM_PORT_PHY_QCAPS_OUTPUT_FLAGS2_SPEEDS2_SUPPORTED)
1981 : 0 : link_info->support_speeds_v2 = true;
1982 [ # # ]: 0 : if (link_info->support_speeds_v2) {
1983 : 0 : link_info->supported_speeds2_force_mode =
1984 : 0 : rte_le_to_cpu_16(resp->supported_speeds2_force_mode);
1985 : 0 : link_info->supported_speeds2_auto_mode =
1986 : 0 : rte_le_to_cpu_16(resp->supported_speeds2_auto_mode);
1987 : : }
1988 : :
1989 : : HWRM_UNLOCK();
1990 : :
1991 : : /* Older firmware does not have supported_auto_speeds, so assume
1992 : : * that all supported speeds can be autonegotiated.
1993 : : */
1994 [ # # # # ]: 0 : if (link_info->auto_link_speed_mask && !link_info->support_auto_speeds)
1995 : 0 : link_info->support_auto_speeds = link_info->support_speeds;
1996 : :
1997 : : return 0;
1998 : : }
1999 : :
2000 : : static bool _bnxt_find_lossy_profile(struct bnxt *bp)
2001 : : {
2002 : : int i = 0;
2003 : :
2004 [ # # ]: 0 : for (i = BNXT_COS_QUEUE_COUNT - 1; i >= 0; i--) {
2005 [ # # ]: 0 : if (bp->tx_cos_queue[i].profile ==
2006 : : HWRM_QUEUE_SERVICE_PROFILE_LOSSY) {
2007 : 0 : bp->tx_cosq_id[0] = bp->tx_cos_queue[i].id;
2008 : 0 : return true;
2009 : : }
2010 : : }
2011 : : return false;
2012 : : }
2013 : :
2014 : 0 : static bool _bnxt_find_lossy_nic_profile(struct bnxt *bp)
2015 : : {
2016 : : int i = 0, j = 0;
2017 : :
2018 [ # # ]: 0 : for (i = 0; i < BNXT_COS_QUEUE_COUNT; i++) {
2019 [ # # ]: 0 : for (j = 0; j < BNXT_COS_QUEUE_COUNT; j++) {
2020 [ # # ]: 0 : if (bp->tx_cos_queue[i].profile ==
2021 : 0 : HWRM_QUEUE_SERVICE_PROFILE_LOSSY &&
2022 [ # # ]: 0 : bp->tx_cos_queue[j].profile_type ==
2023 : : HWRM_QUEUE_SERVICE_PROFILE_TYPE_NIC) {
2024 : 0 : bp->tx_cosq_id[0] = bp->tx_cos_queue[i].id;
2025 : 0 : return true;
2026 : : }
2027 : : }
2028 : : }
2029 : : return false;
2030 : : }
2031 : :
2032 : 0 : static bool bnxt_find_lossy_profile(struct bnxt *bp, bool use_prof_type)
2033 : : {
2034 : : int i;
2035 : :
2036 [ # # ]: 0 : for (i = 0; i < BNXT_COS_QUEUE_COUNT; i++) {
2037 : 0 : PMD_DRV_LOG_LINE(DEBUG, "profile %d, profile_id %d, type %d",
2038 : : bp->tx_cos_queue[i].profile,
2039 : : bp->tx_cos_queue[i].id,
2040 : : bp->tx_cos_queue[i].profile_type);
2041 : : }
2042 : :
2043 [ # # ]: 0 : if (use_prof_type)
2044 : 0 : return _bnxt_find_lossy_nic_profile(bp);
2045 : : else
2046 : 0 : return _bnxt_find_lossy_profile(bp);
2047 : : }
2048 : :
2049 : : static void bnxt_find_first_valid_profile(struct bnxt *bp)
2050 : : {
2051 : : int i = 0;
2052 : :
2053 [ # # ]: 0 : for (i = BNXT_COS_QUEUE_COUNT - 1; i >= 0; i--) {
2054 [ # # ]: 0 : if (bp->tx_cos_queue[i].profile !=
2055 : 0 : HWRM_QUEUE_SERVICE_PROFILE_UNKNOWN &&
2056 [ # # ]: 0 : bp->tx_cos_queue[i].id !=
2057 : : HWRM_QUEUE_SERVICE_PROFILE_UNKNOWN) {
2058 : 0 : bp->tx_cosq_id[0] = bp->tx_cos_queue[i].id;
2059 : 0 : break;
2060 : : }
2061 : : }
2062 : : }
2063 : :
2064 : 0 : int bnxt_hwrm_queue_qportcfg(struct bnxt *bp)
2065 : : {
2066 : : int rc = 0;
2067 : 0 : struct hwrm_queue_qportcfg_input req = {.req_type = 0 };
2068 : 0 : struct hwrm_queue_qportcfg_output *resp = bp->hwrm_cmd_resp_addr;
2069 : : uint32_t dir = HWRM_QUEUE_QPORTCFG_INPUT_FLAGS_PATH_TX;
2070 : : bool use_prof_type = false;
2071 : : int i;
2072 : :
2073 : 0 : get_rx_info:
2074 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_QUEUE_QPORTCFG, BNXT_USE_CHIMP_MB);
2075 : :
2076 : 0 : req.flags = rte_cpu_to_le_32(dir);
2077 : : /* HWRM Version >= 1.9.1 only if COS Classification is not required. */
2078 [ # # ]: 0 : if (bp->hwrm_spec_code >= HWRM_VERSION_1_9_1 &&
2079 [ # # ]: 0 : !(bp->vnic_cap_flags & BNXT_VNIC_CAP_COS_CLASSIFY))
2080 : 0 : req.drv_qmap_cap =
2081 : : HWRM_QUEUE_QPORTCFG_INPUT_DRV_QMAP_CAP_ENABLED;
2082 : :
2083 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
2084 : :
2085 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
2086 : :
2087 [ # # ]: 0 : if (resp->queue_cfg_info &
2088 : : HWRM_QUEUE_QPORTCFG_OUTPUT_QUEUE_CFG_INFO_USE_PROFILE_TYPE)
2089 : : use_prof_type = true;
2090 : :
2091 [ # # ]: 0 : if (dir == HWRM_QUEUE_QPORTCFG_INPUT_FLAGS_PATH_TX) {
2092 : 0 : GET_TX_QUEUE_INFO(0);
2093 : 0 : GET_TX_QUEUE_INFO(1);
2094 : 0 : GET_TX_QUEUE_INFO(2);
2095 : 0 : GET_TX_QUEUE_INFO(3);
2096 : 0 : GET_TX_QUEUE_INFO(4);
2097 : 0 : GET_TX_QUEUE_INFO(5);
2098 : 0 : GET_TX_QUEUE_INFO(6);
2099 : 0 : GET_TX_QUEUE_INFO(7);
2100 [ # # ]: 0 : if (use_prof_type) {
2101 : 0 : GET_TX_QUEUE_TYPE_INFO(0);
2102 : 0 : GET_TX_QUEUE_TYPE_INFO(1);
2103 : 0 : GET_TX_QUEUE_TYPE_INFO(2);
2104 : 0 : GET_TX_QUEUE_TYPE_INFO(3);
2105 : 0 : GET_TX_QUEUE_TYPE_INFO(4);
2106 : 0 : GET_TX_QUEUE_TYPE_INFO(5);
2107 : 0 : GET_TX_QUEUE_TYPE_INFO(6);
2108 : 0 : GET_TX_QUEUE_TYPE_INFO(7);
2109 : : }
2110 : : } else {
2111 : 0 : GET_RX_QUEUE_INFO(0);
2112 : 0 : GET_RX_QUEUE_INFO(1);
2113 : 0 : GET_RX_QUEUE_INFO(2);
2114 : 0 : GET_RX_QUEUE_INFO(3);
2115 : 0 : GET_RX_QUEUE_INFO(4);
2116 : 0 : GET_RX_QUEUE_INFO(5);
2117 : 0 : GET_RX_QUEUE_INFO(6);
2118 : 0 : GET_RX_QUEUE_INFO(7);
2119 : : }
2120 : :
2121 : : HWRM_UNLOCK();
2122 : :
2123 [ # # ]: 0 : if (dir == HWRM_QUEUE_QPORTCFG_INPUT_FLAGS_PATH_RX)
2124 : 0 : goto done;
2125 : :
2126 [ # # ]: 0 : if (bp->hwrm_spec_code < HWRM_VERSION_1_9_1) {
2127 : 0 : bp->tx_cosq_id[0] = bp->tx_cos_queue[0].id;
2128 : : } else {
2129 : : int j;
2130 : :
2131 : : /* iterate and find the COSq profile to use for Tx */
2132 [ # # ]: 0 : if (bp->vnic_cap_flags & BNXT_VNIC_CAP_COS_CLASSIFY) {
2133 [ # # ]: 0 : for (j = 0, i = 0; i < BNXT_COS_QUEUE_COUNT; i++) {
2134 [ # # ]: 0 : if (bp->tx_cos_queue[i].id != 0xff)
2135 : 0 : bp->tx_cosq_id[j++] =
2136 : : bp->tx_cos_queue[i].id;
2137 : : }
2138 : : } else {
2139 : : /* When CoS classification is disabled, for normal NIC
2140 : : * operations, ideally we should look to use LOSSY.
2141 : : * If not found, fallback to the first valid profile
2142 : : */
2143 [ # # ]: 0 : if (!bnxt_find_lossy_profile(bp, use_prof_type))
2144 : : bnxt_find_first_valid_profile(bp);
2145 : :
2146 : : }
2147 : : }
2148 : 0 : PMD_DRV_LOG_LINE(DEBUG, "Tx COS Queue ID %d", bp->tx_cosq_id[0]);
2149 : :
2150 : 0 : bp->max_tc = resp->max_configurable_queues;
2151 : 0 : bp->max_lltc = resp->max_configurable_lossless_queues;
2152 [ # # ]: 0 : if (bp->max_tc > BNXT_MAX_QUEUE)
2153 : 0 : bp->max_tc = BNXT_MAX_QUEUE;
2154 : 0 : bp->max_q = bp->max_tc;
2155 : :
2156 : : if (dir == HWRM_QUEUE_QPORTCFG_INPUT_FLAGS_PATH_TX) {
2157 : : dir = HWRM_QUEUE_QPORTCFG_INPUT_FLAGS_PATH_RX;
2158 : 0 : goto get_rx_info;
2159 : : }
2160 : :
2161 : : done:
2162 : 0 : return rc;
2163 : : }
2164 : :
2165 : : static const uint8_t
2166 : : mpc_chnl_types[] = {HWRM_RING_ALLOC_INPUT_MPC_CHNLS_TYPE_TCE,
2167 : : HWRM_RING_ALLOC_INPUT_MPC_CHNLS_TYPE_RCE,
2168 : : HWRM_RING_ALLOC_INPUT_MPC_CHNLS_TYPE_TE_CFA,
2169 : : HWRM_RING_ALLOC_INPUT_MPC_CHNLS_TYPE_RE_CFA,
2170 : : HWRM_RING_ALLOC_INPUT_MPC_CHNLS_TYPE_PRIMATE};
2171 : :
2172 : 0 : int bnxt_hwrm_ring_alloc(struct bnxt *bp,
2173 : : struct bnxt_ring *ring,
2174 : : uint32_t ring_type, uint32_t map_index,
2175 : : uint32_t stats_ctx_id, uint32_t cmpl_ring_id,
2176 : : uint16_t tx_cosq_id)
2177 : : {
2178 : : int rc = 0;
2179 : : uint32_t enables = 0;
2180 : 0 : struct hwrm_ring_alloc_input req = {.req_type = 0 };
2181 : 0 : struct hwrm_ring_alloc_output *resp = bp->hwrm_cmd_resp_addr;
2182 : : struct rte_mempool *mb_pool;
2183 : : uint16_t rx_buf_size;
2184 : :
2185 [ # # # # : 0 : HWRM_PREP(&req, HWRM_RING_ALLOC, BNXT_USE_CHIMP_MB);
# # # # ]
2186 : :
2187 : 0 : req.page_tbl_addr = rte_cpu_to_le_64(ring->bd_dma);
2188 : 0 : req.fbo = rte_cpu_to_le_32(0);
2189 : : /* Association of ring index with doorbell index */
2190 : 0 : req.logical_id = rte_cpu_to_le_16(map_index);
2191 : 0 : req.length = rte_cpu_to_le_32(ring->ring_size);
2192 : :
2193 [ # # # # : 0 : switch (ring_type) {
# # ]
2194 : 0 : case HWRM_RING_ALLOC_INPUT_RING_TYPE_TX:
2195 : 0 : req.ring_type = ring_type;
2196 : 0 : req.cmpl_ring_id = rte_cpu_to_le_16(cmpl_ring_id);
2197 : 0 : req.stat_ctx_id = rte_cpu_to_le_32(stats_ctx_id);
2198 [ # # ]: 0 : if (bp->fw_cap & BNXT_FW_CAP_TX_COAL_CMPL)
2199 : 0 : req.cmpl_coal_cnt =
2200 : : HWRM_RING_ALLOC_INPUT_CMPL_COAL_CNT_COAL_OFF;
2201 [ # # ]: 0 : if (tx_cosq_id != MPC_HW_COS_ID) {
2202 : 0 : req.queue_id = rte_cpu_to_le_16(tx_cosq_id);
2203 : : } else {
2204 : 0 : uint32_t mpc_chnl = BNXT_MPC_CHNL(map_index);
2205 : :
2206 : : req.logical_id =
2207 : : rte_cpu_to_le_16(BNXT_MPC_QIDX(map_index));
2208 [ # # ]: 0 : if (mpc_chnl >= BNXT_MPC_CHNL_MAX)
2209 : : return -EINVAL;
2210 : : enables |= HWRM_RING_ALLOC_INPUT_ENABLES_MPC_CHNLS_TYPE;
2211 : 0 : req.mpc_chnls_type = mpc_chnl_types[mpc_chnl];
2212 : : }
2213 [ # # ]: 0 : if (stats_ctx_id != INVALID_STATS_CTX_ID)
2214 : 0 : enables |=
2215 : : HWRM_RING_ALLOC_INPUT_ENABLES_STAT_CTX_ID_VALID;
2216 : : break;
2217 : 0 : case HWRM_RING_ALLOC_INPUT_RING_TYPE_RX:
2218 : 0 : req.ring_type = ring_type;
2219 : 0 : req.cmpl_ring_id = rte_cpu_to_le_16(cmpl_ring_id);
2220 : 0 : req.stat_ctx_id = rte_cpu_to_le_32(stats_ctx_id);
2221 [ # # ]: 0 : if (BNXT_CHIP_P5_P7(bp)) {
2222 [ # # ]: 0 : mb_pool = bp->rx_queues[0]->mb_pool;
2223 : 0 : rx_buf_size = rte_pktmbuf_data_room_size(mb_pool) -
2224 : : RTE_PKTMBUF_HEADROOM;
2225 : 0 : rx_buf_size = RTE_MIN(BNXT_MAX_PKT_LEN, rx_buf_size);
2226 : 0 : req.rx_buf_size = rte_cpu_to_le_16(rx_buf_size);
2227 : : enables |=
2228 : : HWRM_RING_ALLOC_INPUT_ENABLES_RX_BUF_SIZE_VALID;
2229 : : }
2230 [ # # ]: 0 : if (stats_ctx_id != INVALID_STATS_CTX_ID)
2231 : 0 : enables |=
2232 : : HWRM_RING_ALLOC_INPUT_ENABLES_STAT_CTX_ID_VALID;
2233 [ # # ]: 0 : if (bp->fw_cap & BNXT_FW_CAP_RX_RATE_PROFILE) {
2234 : 0 : req.rx_rate_profile_sel =
2235 : : HWRM_RING_ALLOC_INPUT_RX_RATE_PROFILE_SEL_POLL_MODE;
2236 : 0 : enables |= HWRM_RING_ALLOC_INPUT_ENABLES_RX_RATE_PROFILE_VALID;
2237 : : }
2238 : : break;
2239 : 0 : case HWRM_RING_ALLOC_INPUT_RING_TYPE_L2_CMPL:
2240 : 0 : req.ring_type = ring_type;
2241 [ # # ]: 0 : if (BNXT_HAS_NQ(bp)) {
2242 : : /* Association of cp ring with nq */
2243 : 0 : req.nq_ring_id = rte_cpu_to_le_16(cmpl_ring_id);
2244 : : enables |=
2245 : : HWRM_RING_ALLOC_INPUT_ENABLES_NQ_RING_ID_VALID;
2246 : : }
2247 : 0 : req.int_mode = HWRM_RING_ALLOC_INPUT_INT_MODE_MSIX;
2248 : 0 : break;
2249 : 0 : case HWRM_RING_ALLOC_INPUT_RING_TYPE_NQ:
2250 : 0 : req.ring_type = ring_type;
2251 : 0 : req.page_size = BNXT_PAGE_SHFT;
2252 : 0 : req.int_mode = HWRM_RING_ALLOC_INPUT_INT_MODE_MSIX;
2253 : 0 : break;
2254 : 0 : case HWRM_RING_ALLOC_INPUT_RING_TYPE_RX_AGG:
2255 : 0 : req.ring_type = ring_type;
2256 : 0 : req.rx_ring_id = rte_cpu_to_le_16(ring->fw_rx_ring_id);
2257 : :
2258 [ # # ]: 0 : mb_pool = bp->rx_queues[0]->mb_pool;
2259 : 0 : rx_buf_size = rte_pktmbuf_data_room_size(mb_pool) -
2260 : : RTE_PKTMBUF_HEADROOM;
2261 : 0 : rx_buf_size = RTE_MIN(BNXT_MAX_PKT_LEN, rx_buf_size);
2262 : 0 : req.rx_buf_size = rte_cpu_to_le_16(rx_buf_size);
2263 : :
2264 : 0 : req.stat_ctx_id = rte_cpu_to_le_32(stats_ctx_id);
2265 : : enables |= HWRM_RING_ALLOC_INPUT_ENABLES_RX_RING_ID_VALID |
2266 : : HWRM_RING_ALLOC_INPUT_ENABLES_RX_BUF_SIZE_VALID |
2267 : : HWRM_RING_ALLOC_INPUT_ENABLES_STAT_CTX_ID_VALID;
2268 [ # # ]: 0 : if (bp->fw_cap & BNXT_FW_CAP_RX_RATE_PROFILE) {
2269 : 0 : req.rx_rate_profile_sel =
2270 : : HWRM_RING_ALLOC_INPUT_RX_RATE_PROFILE_SEL_POLL_MODE;
2271 : : enables |= HWRM_RING_ALLOC_INPUT_ENABLES_RX_RATE_PROFILE_VALID;
2272 : : }
2273 : : break;
2274 : 0 : default:
2275 : 0 : PMD_DRV_LOG_LINE(ERR, "hwrm alloc invalid ring type %d",
2276 : : ring_type);
2277 : : HWRM_UNLOCK();
2278 : 0 : return -EINVAL;
2279 : : }
2280 : 0 : req.enables = rte_cpu_to_le_32(enables);
2281 : :
2282 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
2283 : :
2284 [ # # # # ]: 0 : if (rc || resp->error_code) {
2285 [ # # # # ]: 0 : if (rc == 0 && resp->error_code)
2286 : 0 : rc = rte_le_to_cpu_16(resp->error_code);
2287 [ # # # # : 0 : switch (ring_type) {
# # ]
2288 : 0 : case HWRM_RING_ALLOC_INPUT_RING_TYPE_L2_CMPL:
2289 : 0 : PMD_DRV_LOG_LINE(ERR,
2290 : : "hwrm_ring_alloc cp failed. rc:%d", rc);
2291 : : HWRM_UNLOCK();
2292 : 0 : return rc;
2293 : 0 : case HWRM_RING_ALLOC_INPUT_RING_TYPE_RX:
2294 : 0 : PMD_DRV_LOG_LINE(ERR,
2295 : : "hwrm_ring_alloc rx failed. rc:%d", rc);
2296 : : HWRM_UNLOCK();
2297 : 0 : return rc;
2298 : 0 : case HWRM_RING_ALLOC_INPUT_RING_TYPE_RX_AGG:
2299 : 0 : PMD_DRV_LOG_LINE(ERR,
2300 : : "hwrm_ring_alloc rx agg failed. rc:%d",
2301 : : rc);
2302 : : HWRM_UNLOCK();
2303 : 0 : return rc;
2304 : 0 : case HWRM_RING_ALLOC_INPUT_RING_TYPE_TX:
2305 : 0 : PMD_DRV_LOG_LINE(ERR,
2306 : : "hwrm_ring_alloc tx failed. rc:%d", rc);
2307 : : HWRM_UNLOCK();
2308 : 0 : return rc;
2309 : 0 : case HWRM_RING_ALLOC_INPUT_RING_TYPE_NQ:
2310 : 0 : PMD_DRV_LOG_LINE(ERR,
2311 : : "hwrm_ring_alloc nq failed. rc:%d", rc);
2312 : : HWRM_UNLOCK();
2313 : 0 : return rc;
2314 : 0 : default:
2315 : 0 : PMD_DRV_LOG_LINE(ERR, "Invalid ring. rc:%d", rc);
2316 : : HWRM_UNLOCK();
2317 : 0 : return rc;
2318 : : }
2319 : : }
2320 : :
2321 : 0 : ring->fw_ring_id = rte_le_to_cpu_16(resp->ring_id);
2322 : : HWRM_UNLOCK();
2323 : 0 : return rc;
2324 : : }
2325 : :
2326 : 0 : int bnxt_hwrm_ring_free(struct bnxt *bp,
2327 : : struct bnxt_ring *ring, uint32_t ring_type,
2328 : : uint16_t cp_ring_id)
2329 : : {
2330 : : int rc;
2331 : 0 : struct hwrm_ring_free_input req = {.req_type = 0 };
2332 : 0 : struct hwrm_ring_free_output *resp = bp->hwrm_cmd_resp_addr;
2333 : :
2334 [ # # ]: 0 : if (ring->fw_ring_id == INVALID_HW_RING_ID)
2335 : : return -EINVAL;
2336 : :
2337 [ # # ]: 0 : HWRM_PREP(&req, HWRM_RING_FREE, BNXT_USE_CHIMP_MB);
2338 : :
2339 : 0 : req.ring_type = ring_type;
2340 : 0 : req.ring_id = rte_cpu_to_le_16(ring->fw_ring_id);
2341 : 0 : req.cmpl_ring = rte_cpu_to_le_16(cp_ring_id);
2342 : :
2343 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
2344 : 0 : ring->fw_ring_id = INVALID_HW_RING_ID;
2345 : :
2346 [ # # # # ]: 0 : if (rc || resp->error_code) {
2347 [ # # # # ]: 0 : if (rc == 0 && resp->error_code)
2348 : 0 : rc = rte_le_to_cpu_16(resp->error_code);
2349 : : HWRM_UNLOCK();
2350 : :
2351 [ # # # # : 0 : switch (ring_type) {
# # ]
2352 : 0 : case HWRM_RING_FREE_INPUT_RING_TYPE_L2_CMPL:
2353 : 0 : PMD_DRV_LOG_LINE(ERR, "hwrm_ring_free cp failed. rc:%d",
2354 : : rc);
2355 : 0 : return rc;
2356 : 0 : case HWRM_RING_FREE_INPUT_RING_TYPE_RX:
2357 : 0 : PMD_DRV_LOG_LINE(ERR, "hwrm_ring_free rx failed. rc:%d",
2358 : : rc);
2359 : 0 : return rc;
2360 : 0 : case HWRM_RING_FREE_INPUT_RING_TYPE_TX:
2361 : 0 : PMD_DRV_LOG_LINE(ERR, "hwrm_ring_free tx failed. rc:%d",
2362 : : rc);
2363 : 0 : return rc;
2364 : 0 : case HWRM_RING_FREE_INPUT_RING_TYPE_NQ:
2365 : 0 : PMD_DRV_LOG_LINE(ERR,
2366 : : "hwrm_ring_free nq failed. rc:%d", rc);
2367 : 0 : return rc;
2368 : 0 : case HWRM_RING_FREE_INPUT_RING_TYPE_RX_AGG:
2369 : 0 : PMD_DRV_LOG_LINE(ERR,
2370 : : "hwrm_ring_free agg failed. rc:%d", rc);
2371 : 0 : return rc;
2372 : 0 : default:
2373 : 0 : PMD_DRV_LOG_LINE(ERR, "Invalid ring, rc:%d", rc);
2374 : 0 : return rc;
2375 : : }
2376 : : }
2377 : : HWRM_UNLOCK();
2378 : 0 : return 0;
2379 : : }
2380 : :
2381 : 0 : int bnxt_hwrm_ring_grp_alloc(struct bnxt *bp, unsigned int idx)
2382 : : {
2383 : : int rc = 0;
2384 : 0 : struct hwrm_ring_grp_alloc_input req = {.req_type = 0 };
2385 : 0 : struct hwrm_ring_grp_alloc_output *resp = bp->hwrm_cmd_resp_addr;
2386 : :
2387 : : /* Don't attempt to re-create the ring group if it is already created */
2388 [ # # ]: 0 : if (bp->grp_info[idx].fw_grp_id != INVALID_HW_RING_ID)
2389 : : return 0;
2390 : :
2391 [ # # ]: 0 : HWRM_PREP(&req, HWRM_RING_GRP_ALLOC, BNXT_USE_CHIMP_MB);
2392 : :
2393 : 0 : req.cr = rte_cpu_to_le_16(bp->grp_info[idx].cp_fw_ring_id);
2394 : 0 : req.rr = rte_cpu_to_le_16(bp->grp_info[idx].rx_fw_ring_id);
2395 : 0 : req.ar = rte_cpu_to_le_16(bp->grp_info[idx].ag_fw_ring_id);
2396 : 0 : req.sc = rte_cpu_to_le_16(bp->grp_info[idx].fw_stats_ctx);
2397 : :
2398 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
2399 : :
2400 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
2401 : :
2402 : 0 : bp->grp_info[idx].fw_grp_id = rte_le_to_cpu_16(resp->ring_group_id);
2403 : :
2404 : : HWRM_UNLOCK();
2405 : :
2406 : 0 : return rc;
2407 : : }
2408 : :
2409 : 0 : int bnxt_hwrm_ring_grp_free(struct bnxt *bp, unsigned int idx)
2410 : : {
2411 : : int rc;
2412 : 0 : struct hwrm_ring_grp_free_input req = {.req_type = 0 };
2413 : 0 : struct hwrm_ring_grp_free_output *resp = bp->hwrm_cmd_resp_addr;
2414 : :
2415 [ # # ]: 0 : if (bp->grp_info[idx].fw_grp_id == INVALID_HW_RING_ID)
2416 : : return 0;
2417 : :
2418 [ # # ]: 0 : HWRM_PREP(&req, HWRM_RING_GRP_FREE, BNXT_USE_CHIMP_MB);
2419 : :
2420 : 0 : req.ring_group_id = rte_cpu_to_le_16(bp->grp_info[idx].fw_grp_id);
2421 : :
2422 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
2423 : :
2424 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
2425 : : HWRM_UNLOCK();
2426 : :
2427 : 0 : bp->grp_info[idx].fw_grp_id = INVALID_HW_RING_ID;
2428 : 0 : return rc;
2429 : : }
2430 : :
2431 : 0 : int bnxt_hwrm_stat_clear(struct bnxt *bp, struct bnxt_cp_ring_info *cpr)
2432 : : {
2433 : : int rc = 0;
2434 : 0 : struct hwrm_stat_ctx_clr_stats_input req = {.req_type = 0 };
2435 : 0 : struct hwrm_stat_ctx_clr_stats_output *resp = bp->hwrm_cmd_resp_addr;
2436 : :
2437 [ # # ]: 0 : if (cpr->hw_stats_ctx_id == HWRM_NA_SIGNATURE)
2438 : : return rc;
2439 : :
2440 [ # # ]: 0 : HWRM_PREP(&req, HWRM_STAT_CTX_CLR_STATS, BNXT_USE_CHIMP_MB);
2441 : :
2442 : 0 : req.stat_ctx_id = rte_cpu_to_le_32(cpr->hw_stats_ctx_id);
2443 : :
2444 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
2445 : :
2446 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
2447 : : HWRM_UNLOCK();
2448 : :
2449 : 0 : return rc;
2450 : : }
2451 : :
2452 : 0 : int bnxt_hwrm_stat_ctx_alloc(struct bnxt *bp, struct bnxt_cp_ring_info *cpr)
2453 : : {
2454 : : int rc;
2455 : 0 : struct hwrm_stat_ctx_alloc_input req = {.req_type = 0 };
2456 : 0 : struct hwrm_stat_ctx_alloc_output *resp = bp->hwrm_cmd_resp_addr;
2457 : :
2458 [ # # ]: 0 : if (cpr->hw_stats_ctx_id != HWRM_NA_SIGNATURE)
2459 : : return 0;
2460 : :
2461 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_STAT_CTX_ALLOC, BNXT_USE_CHIMP_MB);
2462 : :
2463 [ # # # # ]: 0 : req.stats_dma_length = rte_cpu_to_le_16(BNXT_HWRM_CTX_GET_SIZE(bp));
2464 : :
2465 : 0 : req.update_period_ms = rte_cpu_to_le_32(0);
2466 : :
2467 : 0 : req.stats_dma_addr = rte_cpu_to_le_64(cpr->hw_stats_map);
2468 : :
2469 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
2470 : :
2471 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
2472 : :
2473 : 0 : cpr->hw_stats_ctx_id = rte_le_to_cpu_32(resp->stat_ctx_id);
2474 : :
2475 : : HWRM_UNLOCK();
2476 : :
2477 : 0 : return rc;
2478 : : }
2479 : :
2480 : 0 : int bnxt_hwrm_stat_ctx_free(struct bnxt *bp, struct bnxt_cp_ring_info *cpr)
2481 : : {
2482 : : int rc;
2483 : 0 : struct hwrm_stat_ctx_free_input req = {.req_type = 0 };
2484 : 0 : struct hwrm_stat_ctx_free_output *resp = bp->hwrm_cmd_resp_addr;
2485 : :
2486 [ # # ]: 0 : if (cpr->hw_stats_ctx_id == HWRM_NA_SIGNATURE)
2487 : : return 0;
2488 : :
2489 [ # # ]: 0 : HWRM_PREP(&req, HWRM_STAT_CTX_FREE, BNXT_USE_CHIMP_MB);
2490 : :
2491 : 0 : req.stat_ctx_id = rte_cpu_to_le_32(cpr->hw_stats_ctx_id);
2492 : :
2493 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
2494 : :
2495 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
2496 : : HWRM_UNLOCK();
2497 : :
2498 : 0 : cpr->hw_stats_ctx_id = HWRM_NA_SIGNATURE;
2499 : :
2500 : 0 : return rc;
2501 : : }
2502 : :
2503 : 0 : int bnxt_hwrm_vnic_alloc(struct bnxt *bp, struct bnxt_vnic_info *vnic)
2504 : : {
2505 : : int rc = 0;
2506 : 0 : struct hwrm_vnic_alloc_input req = { 0 };
2507 : 0 : struct hwrm_vnic_alloc_output *resp = bp->hwrm_cmd_resp_addr;
2508 : :
2509 : 0 : vnic->mru = BNXT_VNIC_MRU(bp->eth_dev->data->mtu);
2510 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_VNIC_ALLOC, BNXT_USE_CHIMP_MB);
2511 : :
2512 [ # # ]: 0 : if (vnic->func_default)
2513 : 0 : req.flags =
2514 : : rte_cpu_to_le_32(HWRM_VNIC_ALLOC_INPUT_FLAGS_DEFAULT);
2515 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
2516 : :
2517 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
2518 : :
2519 : 0 : vnic->fw_vnic_id = rte_le_to_cpu_16(resp->vnic_id);
2520 : : HWRM_UNLOCK();
2521 : 0 : PMD_DRV_LOG_LINE(DEBUG, "VNIC ID %x", vnic->fw_vnic_id);
2522 : 0 : return rc;
2523 : : }
2524 : :
2525 : 0 : static int bnxt_hwrm_vnic_plcmodes_qcfg(struct bnxt *bp,
2526 : : struct bnxt_vnic_info *vnic,
2527 : : struct bnxt_plcmodes_cfg *pmode)
2528 : : {
2529 : : int rc = 0;
2530 : 0 : struct hwrm_vnic_plcmodes_qcfg_input req = {.req_type = 0 };
2531 : 0 : struct hwrm_vnic_plcmodes_qcfg_output *resp = bp->hwrm_cmd_resp_addr;
2532 : :
2533 [ # # ]: 0 : HWRM_PREP(&req, HWRM_VNIC_PLCMODES_QCFG, BNXT_USE_CHIMP_MB);
2534 : :
2535 : 0 : req.vnic_id = rte_cpu_to_le_16(vnic->fw_vnic_id);
2536 : :
2537 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
2538 : :
2539 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
2540 : :
2541 : 0 : pmode->flags = rte_le_to_cpu_32(resp->flags);
2542 : : /* dflt_vnic bit doesn't exist in the _cfg command */
2543 : 0 : pmode->flags &= ~(HWRM_VNIC_PLCMODES_QCFG_OUTPUT_FLAGS_DFLT_VNIC);
2544 : 0 : pmode->jumbo_thresh = rte_le_to_cpu_16(resp->jumbo_thresh);
2545 : 0 : pmode->hds_offset = rte_le_to_cpu_16(resp->hds_offset);
2546 : 0 : pmode->hds_threshold = rte_le_to_cpu_16(resp->hds_threshold);
2547 : :
2548 : : HWRM_UNLOCK();
2549 : :
2550 : 0 : return rc;
2551 : : }
2552 : :
2553 : 0 : static int bnxt_hwrm_vnic_plcmodes_cfg(struct bnxt *bp,
2554 : : struct bnxt_vnic_info *vnic,
2555 : : struct bnxt_plcmodes_cfg *pmode)
2556 : : {
2557 : : int rc = 0;
2558 : 0 : struct hwrm_vnic_plcmodes_cfg_input req = {.req_type = 0 };
2559 : 0 : struct hwrm_vnic_plcmodes_cfg_output *resp = bp->hwrm_cmd_resp_addr;
2560 : :
2561 [ # # ]: 0 : if (vnic->fw_vnic_id == INVALID_HW_RING_ID) {
2562 : 0 : PMD_DRV_LOG_LINE(DEBUG, "VNIC ID %x", vnic->fw_vnic_id);
2563 : 0 : return rc;
2564 : : }
2565 : :
2566 [ # # ]: 0 : HWRM_PREP(&req, HWRM_VNIC_PLCMODES_CFG, BNXT_USE_CHIMP_MB);
2567 : :
2568 : 0 : req.vnic_id = rte_cpu_to_le_16(vnic->fw_vnic_id);
2569 : 0 : req.flags = rte_cpu_to_le_32(pmode->flags);
2570 : 0 : req.jumbo_thresh = rte_cpu_to_le_16(pmode->jumbo_thresh);
2571 : 0 : req.hds_offset = rte_cpu_to_le_16(pmode->hds_offset);
2572 : 0 : req.hds_threshold = rte_cpu_to_le_16(pmode->hds_threshold);
2573 : 0 : req.enables = rte_cpu_to_le_32(
2574 : : HWRM_VNIC_PLCMODES_CFG_INPUT_ENABLES_HDS_THRESHOLD_VALID |
2575 : : HWRM_VNIC_PLCMODES_CFG_INPUT_ENABLES_HDS_OFFSET_VALID |
2576 : : HWRM_VNIC_PLCMODES_CFG_INPUT_ENABLES_JUMBO_THRESH_VALID
2577 : : );
2578 : :
2579 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
2580 : :
2581 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
2582 : : HWRM_UNLOCK();
2583 : :
2584 : 0 : return rc;
2585 : : }
2586 : :
2587 : 0 : int bnxt_hwrm_vnic_cfg(struct bnxt *bp, struct bnxt_vnic_info *vnic)
2588 : : {
2589 : : int rc = 0;
2590 : 0 : struct hwrm_vnic_cfg_input req = {.req_type = 0 };
2591 : 0 : struct hwrm_vnic_cfg_output *resp = bp->hwrm_cmd_resp_addr;
2592 : 0 : struct bnxt_plcmodes_cfg pmodes = { 0 };
2593 : : uint32_t ctx_enable_flag = 0;
2594 : : uint32_t enables = 0;
2595 : :
2596 [ # # ]: 0 : if (vnic->fw_vnic_id == INVALID_HW_RING_ID) {
2597 : 0 : PMD_DRV_LOG_LINE(DEBUG, "VNIC ID %x", vnic->fw_vnic_id);
2598 : 0 : return rc;
2599 : : }
2600 : :
2601 : 0 : rc = bnxt_hwrm_vnic_plcmodes_qcfg(bp, vnic, &pmodes);
2602 [ # # ]: 0 : if (rc)
2603 : : return rc;
2604 : :
2605 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_VNIC_CFG, BNXT_USE_CHIMP_MB);
2606 : :
2607 [ # # ]: 0 : if (BNXT_CHIP_P5_P7(bp)) {
2608 : 0 : int dflt_rxq = vnic->start_grp_id;
2609 : : struct bnxt_rx_ring_info *rxr;
2610 : : struct bnxt_cp_ring_info *cpr;
2611 : : struct bnxt_rx_queue *rxq;
2612 : : int i;
2613 : :
2614 : : /*
2615 : : * The first active receive ring is used as the VNIC
2616 : : * default receive ring. If there are no active receive
2617 : : * rings (all corresponding receive queues are stopped),
2618 : : * the first receive ring is used.
2619 : : */
2620 [ # # ]: 0 : for (i = vnic->start_grp_id; i < vnic->end_grp_id; i++) {
2621 : 0 : rxq = bp->eth_dev->data->rx_queues[i];
2622 [ # # # # ]: 0 : if (rxq->rx_started &&
2623 : 0 : bnxt_vnic_queue_id_is_valid(vnic, i)) {
2624 : : dflt_rxq = i;
2625 : : break;
2626 : : }
2627 : : }
2628 : :
2629 : 0 : rxq = bp->eth_dev->data->rx_queues[dflt_rxq];
2630 : 0 : rxr = rxq->rx_ring;
2631 : 0 : cpr = rxq->cp_ring;
2632 : :
2633 : 0 : req.default_rx_ring_id =
2634 : 0 : rte_cpu_to_le_16(rxr->rx_ring_struct->fw_ring_id);
2635 : 0 : req.default_cmpl_ring_id =
2636 : 0 : rte_cpu_to_le_16(cpr->cp_ring_struct->fw_ring_id);
2637 : : enables = HWRM_VNIC_CFG_INPUT_ENABLES_DEFAULT_RX_RING_ID |
2638 : : HWRM_VNIC_CFG_INPUT_ENABLES_DEFAULT_CMPL_RING_ID;
2639 [ # # ]: 0 : if (bp->vnic_cap_flags & BNXT_VNIC_CAP_RX_CMPL_V2) {
2640 : : enables |= HWRM_VNIC_CFG_INPUT_ENABLES_RX_CSUM_V2_MODE;
2641 : 0 : req.rx_csum_v2_mode =
2642 : : HWRM_VNIC_CFG_INPUT_RX_CSUM_V2_MODE_ALL_OK;
2643 : : }
2644 : 0 : goto config_mru;
2645 : : }
2646 : :
2647 : : /* Only RSS support for now TBD: COS & LB */
2648 : : enables = HWRM_VNIC_CFG_INPUT_ENABLES_DFLT_RING_GRP;
2649 [ # # ]: 0 : if (vnic->lb_rule != 0xffff)
2650 : : ctx_enable_flag |= HWRM_VNIC_CFG_INPUT_ENABLES_LB_RULE;
2651 [ # # ]: 0 : if (vnic->cos_rule != 0xffff)
2652 : 0 : ctx_enable_flag |= HWRM_VNIC_CFG_INPUT_ENABLES_COS_RULE;
2653 [ # # ]: 0 : if (vnic->rss_rule != (uint16_t)HWRM_NA_SIGNATURE) {
2654 : : ctx_enable_flag |= HWRM_VNIC_CFG_INPUT_ENABLES_MRU;
2655 : 0 : ctx_enable_flag |= HWRM_VNIC_CFG_INPUT_ENABLES_RSS_RULE;
2656 : : }
2657 [ # # ]: 0 : if (bp->vnic_cap_flags & BNXT_VNIC_CAP_COS_CLASSIFY) {
2658 : 0 : ctx_enable_flag |= HWRM_VNIC_CFG_INPUT_ENABLES_QUEUE_ID;
2659 : 0 : req.queue_id = rte_cpu_to_le_16(vnic->cos_queue_id);
2660 : : }
2661 : :
2662 : 0 : enables |= ctx_enable_flag;
2663 : 0 : req.dflt_ring_grp = rte_cpu_to_le_16(vnic->dflt_ring_grp);
2664 : 0 : req.rss_rule = rte_cpu_to_le_16(vnic->rss_rule);
2665 : 0 : req.cos_rule = rte_cpu_to_le_16(vnic->cos_rule);
2666 : 0 : req.lb_rule = rte_cpu_to_le_16(vnic->lb_rule);
2667 : :
2668 [ # # ]: 0 : config_mru:
2669 : : if (bnxt_compressed_rx_cqe_mode_enabled(bp)) {
2670 : 0 : req.l2_cqe_mode = HWRM_VNIC_CFG_INPUT_L2_CQE_MODE_COMPRESSED;
2671 : 0 : enables |= HWRM_VNIC_CFG_INPUT_ENABLES_L2_CQE_MODE;
2672 : 0 : PMD_DRV_LOG_LINE(DEBUG, "Enabling compressed Rx CQE");
2673 : : }
2674 : :
2675 : 0 : req.enables = rte_cpu_to_le_32(enables);
2676 : 0 : req.vnic_id = rte_cpu_to_le_16(vnic->fw_vnic_id);
2677 : 0 : req.mru = rte_cpu_to_le_16(vnic->mru);
2678 : : /* Configure default VNIC only once. */
2679 [ # # # # ]: 0 : if (vnic->func_default && !(bp->flags & BNXT_FLAG_DFLT_VNIC_SET)) {
2680 : 0 : req.flags |=
2681 : : rte_cpu_to_le_32(HWRM_VNIC_CFG_INPUT_FLAGS_DEFAULT);
2682 : 0 : bp->flags |= BNXT_FLAG_DFLT_VNIC_SET;
2683 : : }
2684 [ # # ]: 0 : if (vnic->vlan_strip)
2685 : 0 : req.flags |=
2686 : : rte_cpu_to_le_32(HWRM_VNIC_CFG_INPUT_FLAGS_VLAN_STRIP_MODE);
2687 [ # # ]: 0 : if (vnic->bd_stall)
2688 : 0 : req.flags |=
2689 : : rte_cpu_to_le_32(HWRM_VNIC_CFG_INPUT_FLAGS_BD_STALL_MODE);
2690 [ # # ]: 0 : if (vnic->rss_dflt_cr)
2691 : 0 : req.flags |= rte_cpu_to_le_32(
2692 : : HWRM_VNIC_QCFG_OUTPUT_FLAGS_RSS_DFLT_CR_MODE);
2693 : :
2694 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
2695 : :
2696 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
2697 : : HWRM_UNLOCK();
2698 : :
2699 : 0 : rc = bnxt_hwrm_vnic_plcmodes_cfg(bp, vnic, &pmodes);
2700 : :
2701 : 0 : return rc;
2702 : : }
2703 : :
2704 : 0 : int bnxt_hwrm_vnic_qcfg(struct bnxt *bp, struct bnxt_vnic_info *vnic,
2705 : : int16_t fw_vf_id)
2706 : : {
2707 : : int rc = 0;
2708 : 0 : struct hwrm_vnic_qcfg_input req = {.req_type = 0 };
2709 : 0 : struct hwrm_vnic_qcfg_output *resp = bp->hwrm_cmd_resp_addr;
2710 : :
2711 [ # # ]: 0 : if (vnic->fw_vnic_id == INVALID_HW_RING_ID) {
2712 : 0 : PMD_DRV_LOG_LINE(DEBUG, "VNIC QCFG ID %d", vnic->fw_vnic_id);
2713 : 0 : return rc;
2714 : : }
2715 [ # # ]: 0 : HWRM_PREP(&req, HWRM_VNIC_QCFG, BNXT_USE_CHIMP_MB);
2716 : :
2717 : 0 : req.enables =
2718 : : rte_cpu_to_le_32(HWRM_VNIC_QCFG_INPUT_ENABLES_VF_ID_VALID);
2719 : 0 : req.vnic_id = rte_cpu_to_le_16(vnic->fw_vnic_id);
2720 : 0 : req.vf_id = rte_cpu_to_le_16(fw_vf_id);
2721 : :
2722 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
2723 : :
2724 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
2725 : :
2726 : 0 : vnic->dflt_ring_grp = rte_le_to_cpu_16(resp->dflt_ring_grp);
2727 : 0 : vnic->rss_rule = rte_le_to_cpu_16(resp->rss_rule);
2728 : 0 : vnic->cos_rule = rte_le_to_cpu_16(resp->cos_rule);
2729 : 0 : vnic->lb_rule = rte_le_to_cpu_16(resp->lb_rule);
2730 : 0 : vnic->mru = rte_le_to_cpu_16(resp->mru);
2731 : 0 : vnic->func_default = rte_le_to_cpu_32(
2732 : 0 : resp->flags) & HWRM_VNIC_QCFG_OUTPUT_FLAGS_DEFAULT;
2733 : 0 : vnic->vlan_strip = rte_le_to_cpu_32(resp->flags) &
2734 : : HWRM_VNIC_QCFG_OUTPUT_FLAGS_VLAN_STRIP_MODE;
2735 : 0 : vnic->bd_stall = rte_le_to_cpu_32(resp->flags) &
2736 : : HWRM_VNIC_QCFG_OUTPUT_FLAGS_BD_STALL_MODE;
2737 : 0 : vnic->rss_dflt_cr = rte_le_to_cpu_32(resp->flags) &
2738 : : HWRM_VNIC_QCFG_OUTPUT_FLAGS_RSS_DFLT_CR_MODE;
2739 : :
2740 : : HWRM_UNLOCK();
2741 : :
2742 : 0 : return rc;
2743 : : }
2744 : :
2745 : 0 : int bnxt_hwrm_vnic_ctx_alloc(struct bnxt *bp,
2746 : : struct bnxt_vnic_info *vnic, uint16_t ctx_idx)
2747 : : {
2748 : : int rc = 0;
2749 : : uint16_t ctx_id;
2750 : 0 : struct hwrm_vnic_rss_cos_lb_ctx_alloc_input req = {.req_type = 0 };
2751 : 0 : struct hwrm_vnic_rss_cos_lb_ctx_alloc_output *resp =
2752 : : bp->hwrm_cmd_resp_addr;
2753 : :
2754 [ # # ]: 0 : HWRM_PREP(&req, HWRM_VNIC_RSS_COS_LB_CTX_ALLOC, BNXT_USE_CHIMP_MB);
2755 : :
2756 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
2757 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
2758 : :
2759 : 0 : ctx_id = rte_le_to_cpu_16(resp->rss_cos_lb_ctx_id);
2760 [ # # ]: 0 : if (!BNXT_HAS_RING_GRPS(bp))
2761 : 0 : vnic->fw_grp_ids[ctx_idx] = ctx_id;
2762 [ # # ]: 0 : else if (ctx_idx == 0)
2763 : 0 : vnic->rss_rule = ctx_id;
2764 : :
2765 : : HWRM_UNLOCK();
2766 : :
2767 : 0 : return rc;
2768 : : }
2769 : :
2770 : : static
2771 : 0 : int _bnxt_hwrm_vnic_ctx_free(struct bnxt *bp,
2772 : : struct bnxt_vnic_info *vnic, uint16_t ctx_idx)
2773 : : {
2774 : : int rc = 0;
2775 : 0 : struct hwrm_vnic_rss_cos_lb_ctx_free_input req = {.req_type = 0 };
2776 : 0 : struct hwrm_vnic_rss_cos_lb_ctx_free_output *resp =
2777 : : bp->hwrm_cmd_resp_addr;
2778 : :
2779 [ # # ]: 0 : if (ctx_idx == (uint16_t)HWRM_NA_SIGNATURE) {
2780 : 0 : PMD_DRV_LOG_LINE(DEBUG, "VNIC RSS Rule %x", vnic->rss_rule);
2781 : 0 : return rc;
2782 : : }
2783 [ # # ]: 0 : HWRM_PREP(&req, HWRM_VNIC_RSS_COS_LB_CTX_FREE, BNXT_USE_CHIMP_MB);
2784 : :
2785 : 0 : req.rss_cos_lb_ctx_id = rte_cpu_to_le_16(ctx_idx);
2786 : :
2787 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
2788 : :
2789 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
2790 : : HWRM_UNLOCK();
2791 : :
2792 : 0 : return rc;
2793 : : }
2794 : :
2795 : 0 : int bnxt_hwrm_vnic_ctx_free(struct bnxt *bp, struct bnxt_vnic_info *vnic)
2796 : : {
2797 : : int rc = 0;
2798 : :
2799 [ # # ]: 0 : if (BNXT_CHIP_P5_P7(bp)) {
2800 : : int j;
2801 : :
2802 [ # # ]: 0 : for (j = 0; j < vnic->num_lb_ctxts; j++) {
2803 : 0 : rc = _bnxt_hwrm_vnic_ctx_free(bp,
2804 : : vnic,
2805 : 0 : vnic->fw_grp_ids[j]);
2806 : 0 : vnic->fw_grp_ids[j] = INVALID_HW_RING_ID;
2807 : : }
2808 : 0 : vnic->num_lb_ctxts = 0;
2809 : : } else {
2810 : 0 : rc = _bnxt_hwrm_vnic_ctx_free(bp, vnic, vnic->rss_rule);
2811 : 0 : vnic->rss_rule = INVALID_HW_RING_ID;
2812 : : }
2813 : :
2814 : 0 : return rc;
2815 : : }
2816 : :
2817 : 0 : int bnxt_hwrm_vnic_free(struct bnxt *bp, struct bnxt_vnic_info *vnic)
2818 : : {
2819 : : int rc = 0;
2820 : 0 : struct hwrm_vnic_free_input req = {.req_type = 0 };
2821 : 0 : struct hwrm_vnic_free_output *resp = bp->hwrm_cmd_resp_addr;
2822 : :
2823 [ # # ]: 0 : if (vnic->fw_vnic_id == INVALID_HW_RING_ID) {
2824 : 0 : PMD_DRV_LOG_LINE(DEBUG, "VNIC FREE ID %x", vnic->fw_vnic_id);
2825 : 0 : return rc;
2826 : : }
2827 : :
2828 [ # # ]: 0 : HWRM_PREP(&req, HWRM_VNIC_FREE, BNXT_USE_CHIMP_MB);
2829 : :
2830 : 0 : req.vnic_id = rte_cpu_to_le_16(vnic->fw_vnic_id);
2831 : :
2832 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
2833 : :
2834 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
2835 : : HWRM_UNLOCK();
2836 : :
2837 : 0 : vnic->fw_vnic_id = INVALID_HW_RING_ID;
2838 : : /* Configure default VNIC again if necessary. */
2839 [ # # # # ]: 0 : if (vnic->func_default && (bp->flags & BNXT_FLAG_DFLT_VNIC_SET))
2840 : 0 : bp->flags &= ~BNXT_FLAG_DFLT_VNIC_SET;
2841 : :
2842 : : return rc;
2843 : : }
2844 : :
2845 : 0 : static uint32_t bnxt_sanitize_rss_type(struct bnxt *bp, uint32_t types)
2846 : : {
2847 : : uint32_t hwrm_type = types;
2848 : :
2849 [ # # ]: 0 : if (types & HWRM_VNIC_RSS_CFG_INPUT_HASH_TYPE_IPV6_FLOW_LABEL &&
2850 [ # # ]: 0 : !(bp->vnic_cap_flags & BNXT_VNIC_CAP_IPV6_FLOW_LABEL_MODE))
2851 : 0 : hwrm_type &= ~HWRM_VNIC_RSS_CFG_INPUT_HASH_TYPE_IPV6_FLOW_LABEL;
2852 : :
2853 [ # # ]: 0 : if (types & HWRM_VNIC_RSS_CFG_INPUT_HASH_TYPE_ESP_SPI_IPV4 &&
2854 [ # # ]: 0 : !(bp->vnic_cap_flags & BNXT_VNIC_CAP_ESP_SPI4_CAP))
2855 : 0 : hwrm_type &= ~HWRM_VNIC_RSS_CFG_INPUT_HASH_TYPE_ESP_SPI_IPV4;
2856 [ # # ]: 0 : if (types & HWRM_VNIC_RSS_CFG_INPUT_HASH_TYPE_ESP_SPI_IPV6 &&
2857 [ # # ]: 0 : !(bp->vnic_cap_flags & BNXT_VNIC_CAP_ESP_SPI6_CAP))
2858 : 0 : hwrm_type &= ~HWRM_VNIC_RSS_CFG_INPUT_HASH_TYPE_ESP_SPI_IPV6;
2859 : :
2860 [ # # ]: 0 : if (types & HWRM_VNIC_RSS_CFG_INPUT_HASH_TYPE_AH_SPI_IPV4 &&
2861 [ # # ]: 0 : !(bp->vnic_cap_flags & BNXT_VNIC_CAP_AH_SPI4_CAP))
2862 : 0 : hwrm_type &= ~HWRM_VNIC_RSS_CFG_INPUT_HASH_TYPE_AH_SPI_IPV4;
2863 : :
2864 [ # # ]: 0 : if (types & HWRM_VNIC_RSS_CFG_INPUT_HASH_TYPE_AH_SPI_IPV6 &&
2865 [ # # ]: 0 : !(bp->vnic_cap_flags & BNXT_VNIC_CAP_AH_SPI6_CAP))
2866 : 0 : hwrm_type &= ~HWRM_VNIC_RSS_CFG_INPUT_HASH_TYPE_AH_SPI_IPV6;
2867 : :
2868 : 0 : return hwrm_type;
2869 : : }
2870 : :
2871 : :
2872 : : static int
2873 : 0 : bnxt_hwrm_vnic_rss_cfg_p5(struct bnxt *bp, struct bnxt_vnic_info *vnic)
2874 : : {
2875 : : int i;
2876 : : int rc = 0;
2877 : 0 : int nr_ctxs = vnic->num_lb_ctxts;
2878 : 0 : struct hwrm_vnic_rss_cfg_input req = {.req_type = 0 };
2879 : 0 : struct hwrm_vnic_rss_cfg_output *resp = bp->hwrm_cmd_resp_addr;
2880 : :
2881 [ # # ]: 0 : for (i = 0; i < nr_ctxs; i++) {
2882 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_VNIC_RSS_CFG, BNXT_USE_CHIMP_MB);
2883 : :
2884 : 0 : req.vnic_id = rte_cpu_to_le_16(vnic->fw_vnic_id);
2885 : 0 : req.hash_type = rte_cpu_to_le_32(bnxt_sanitize_rss_type(bp, vnic->hash_type));
2886 : : /* Update req with vnic ring_select_mode for P7 */
2887 [ # # ]: 0 : if (BNXT_CHIP_P7(bp))
2888 : 0 : req.ring_select_mode = vnic->ring_select_mode;
2889 : : /* When the vnic_id in the request field is a valid
2890 : : * one, the hash_mode_flags in the request field must
2891 : : * be set to DEFAULT. And any request to change the
2892 : : * default behavior must be done in a separate call
2893 : : * to HWRM_VNIC_RSS_CFG by exclusively setting hash
2894 : : * mode and vnic_id, rss_ctx_idx to INVALID.
2895 : : */
2896 : 0 : req.hash_mode_flags = BNXT_HASH_MODE_DEFAULT;
2897 : :
2898 : 0 : req.hash_key_tbl_addr =
2899 : 0 : rte_cpu_to_le_64(vnic->rss_hash_key_dma_addr);
2900 : :
2901 : 0 : req.ring_grp_tbl_addr =
2902 : 0 : rte_cpu_to_le_64(vnic->rss_table_dma_addr +
2903 : : i * BNXT_RSS_ENTRIES_PER_CTX_P5 *
2904 : : 2 * sizeof(uint16_t));
2905 : 0 : req.ring_table_pair_index = i;
2906 : 0 : req.rss_ctx_idx = rte_cpu_to_le_16(vnic->fw_grp_ids[i]);
2907 : :
2908 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req),
2909 : : BNXT_USE_CHIMP_MB);
2910 : :
2911 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
2912 : : HWRM_UNLOCK();
2913 : 0 : PMD_DRV_LOG_LINE(DEBUG, "RSS CFG: Hash level %d", req.hash_mode_flags);
2914 : : }
2915 : :
2916 : : return rc;
2917 : : }
2918 : :
2919 : : static int
2920 : 0 : bnxt_hwrm_vnic_rss_cfg_hash_mode_p5(struct bnxt *bp, struct bnxt_vnic_info *vnic)
2921 : : {
2922 : 0 : struct hwrm_vnic_rss_cfg_output *resp = bp->hwrm_cmd_resp_addr;
2923 : 0 : struct hwrm_vnic_rss_cfg_input req = {.req_type = 0 };
2924 : : int rc = 0;
2925 : :
2926 : : /* The reason we are returning success here is that this
2927 : : * call is in the context of user/stack RSS configuration.
2928 : : * Even though OUTER RSS is not supported, the normal RSS
2929 : : * configuration should continue to work.
2930 : : */
2931 [ # # # # : 0 : if ((BNXT_CHIP_P5(bp) && BNXT_VNIC_OUTER_RSS_UNSUPPORTED(bp)) ||
# # # # #
# # # #
# ]
2932 [ # # ]: 0 : (!BNXT_CHIP_P5(bp) && !(bp->vnic_cap_flags & BNXT_VNIC_CAP_OUTER_RSS)))
2933 : : return 0;
2934 : :
2935 : : /* TODO Revisit for Thor 2 */
2936 : : /* if (BNXT_CHIP_P5_P7(bp))
2937 : : * bnxt_hwrm_vnic_rss_cfg_p5(bp, vnic);
2938 : : */
2939 : : /* Don't call RSS hash level configuration if the current
2940 : : * hash level is the same as the hash level that is requested.
2941 : : */
2942 [ # # ]: 0 : if (vnic->prev_hash_mode == vnic->hash_mode)
2943 : : return 0;
2944 : :
2945 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_VNIC_RSS_CFG, BNXT_USE_CHIMP_MB);
2946 : :
2947 : : /* For FW, hash_mode == DEFAULT means that
2948 : : * the FW is capable of doing INNER & OUTER RSS as well.
2949 : : * DEFAULT doesn't mean that the FW is
2950 : : * going to change the hash_mode to INNER. However, for
2951 : : * the USER, DEFAULT means, change the hash mode to the
2952 : : * NIC's DEFAULT hash mode which is INNER.
2953 : : *
2954 : : * Hence, driver should make the translation of hash_mode
2955 : : * to INNERMOST when hash_mode from the dpdk stack is
2956 : : * DEFAULT.
2957 : : */
2958 [ # # ]: 0 : if (vnic->hash_mode == BNXT_HASH_MODE_DEFAULT)
2959 : 0 : req.hash_mode_flags = BNXT_HASH_MODE_INNERMOST;
2960 : : else
2961 : 0 : req.hash_mode_flags = vnic->hash_mode;
2962 : 0 : req.vnic_id = rte_cpu_to_le_16(BNXT_DFLT_VNIC_ID_INVALID);
2963 : 0 : req.rss_ctx_idx = rte_cpu_to_le_16(BNXT_RSS_CTX_IDX_INVALID);
2964 : :
2965 : 0 : PMD_DRV_LOG_LINE(DEBUG, "RSS CFG: Hash level %d", req.hash_mode_flags);
2966 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req),
2967 : : BNXT_USE_CHIMP_MB);
2968 : :
2969 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
2970 : : /* Store the programmed hash_mode in prev_hash_mode so that
2971 : : * it can checked against the next user requested hash mode.
2972 : : */
2973 : : if (!rc)
2974 : 0 : vnic->prev_hash_mode = vnic->hash_mode;
2975 : : HWRM_UNLOCK();
2976 : 0 : return rc;
2977 : : }
2978 : :
2979 : : static int
2980 : 0 : bnxt_hwrm_vnic_rss_cfg_non_p5(struct bnxt *bp, struct bnxt_vnic_info *vnic)
2981 : : {
2982 : 0 : struct hwrm_vnic_rss_cfg_input req = {.req_type = 0 };
2983 : 0 : struct hwrm_vnic_rss_cfg_output *resp = bp->hwrm_cmd_resp_addr;
2984 : : int rc = 0;
2985 : :
2986 [ # # ]: 0 : if (vnic->num_lb_ctxts == 0)
2987 : : return rc;
2988 : :
2989 [ # # ]: 0 : HWRM_PREP(&req, HWRM_VNIC_RSS_CFG, BNXT_USE_CHIMP_MB);
2990 : :
2991 : 0 : req.hash_type = rte_cpu_to_le_32(bnxt_sanitize_rss_type(bp, vnic->hash_type));
2992 : 0 : req.hash_mode_flags = vnic->hash_mode;
2993 : :
2994 : 0 : req.ring_grp_tbl_addr =
2995 : 0 : rte_cpu_to_le_64(vnic->rss_table_dma_addr);
2996 : 0 : req.hash_key_tbl_addr =
2997 : 0 : rte_cpu_to_le_64(vnic->rss_hash_key_dma_addr);
2998 : 0 : req.rss_ctx_idx = rte_cpu_to_le_16(vnic->rss_rule);
2999 : 0 : req.vnic_id = rte_cpu_to_le_16(vnic->fw_vnic_id);
3000 : :
3001 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
3002 : :
3003 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
3004 : : HWRM_UNLOCK();
3005 : :
3006 : 0 : return rc;
3007 : : }
3008 : :
3009 : 0 : int bnxt_hwrm_vnic_rss_cfg(struct bnxt *bp,
3010 : : struct bnxt_vnic_info *vnic)
3011 : : {
3012 : : int rc = 0;
3013 : :
3014 [ # # ]: 0 : if (!vnic->rss_table)
3015 : : return 0;
3016 : :
3017 : : /* Handle all the non-thor skus rss here */
3018 [ # # ]: 0 : if (!BNXT_CHIP_P5_P7(bp))
3019 : 0 : return bnxt_hwrm_vnic_rss_cfg_non_p5(bp, vnic);
3020 : :
3021 : : /* Handle Thor2 and Thor skus rss here */
3022 : 0 : rc = bnxt_hwrm_vnic_rss_cfg_p5(bp, vnic);
3023 : :
3024 : : /* configure hash mode for Thor/Thor2 */
3025 [ # # ]: 0 : if (!rc)
3026 : 0 : return bnxt_hwrm_vnic_rss_cfg_hash_mode_p5(bp, vnic);
3027 : :
3028 : : return rc;
3029 : : }
3030 : :
3031 : 0 : int bnxt_hwrm_vnic_plcmode_cfg(struct bnxt *bp,
3032 : : struct bnxt_vnic_info *vnic)
3033 : : {
3034 : 0 : struct hwrm_vnic_plcmodes_cfg_output *resp = bp->hwrm_cmd_resp_addr;
3035 : 0 : struct rte_eth_conf *dev_conf = &bp->eth_dev->data->dev_conf;
3036 : 0 : struct hwrm_vnic_plcmodes_cfg_input req = {.req_type = 0 };
3037 : 0 : uint64_t rx_offloads = dev_conf->rxmode.offloads;
3038 : 0 : uint8_t rs = !!(rx_offloads & RTE_ETH_RX_OFFLOAD_BUFFER_SPLIT);
3039 : : uint32_t flags, enables;
3040 : : uint16_t size;
3041 : : int rc = 0;
3042 : :
3043 [ # # ]: 0 : if (vnic->fw_vnic_id == INVALID_HW_RING_ID) {
3044 : 0 : PMD_DRV_LOG_LINE(DEBUG, "VNIC ID %x", vnic->fw_vnic_id);
3045 : 0 : return rc;
3046 : : }
3047 : :
3048 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_VNIC_PLCMODES_CFG, BNXT_USE_CHIMP_MB);
3049 : : flags = HWRM_VNIC_PLCMODES_CFG_INPUT_FLAGS_JUMBO_PLACEMENT;
3050 : : enables = HWRM_VNIC_PLCMODES_CFG_INPUT_ENABLES_JUMBO_THRESH_VALID;
3051 : :
3052 [ # # ]: 0 : size = rte_pktmbuf_data_room_size(bp->rx_queues[0]->mb_pool);
3053 : 0 : size -= RTE_PKTMBUF_HEADROOM;
3054 : 0 : size = RTE_MIN(BNXT_MAX_PKT_LEN, size);
3055 : 0 : req.jumbo_thresh = rte_cpu_to_le_16(size);
3056 : :
3057 [ # # ]: 0 : if (rs & vnic->hds_threshold) {
3058 : : flags |=
3059 : : HWRM_VNIC_PLCMODES_CFG_INPUT_FLAGS_HDS_IPV4 |
3060 : : HWRM_VNIC_PLCMODES_CFG_INPUT_FLAGS_HDS_IPV6;
3061 : 0 : req.hds_threshold = rte_cpu_to_le_16(vnic->hds_threshold);
3062 : : enables |=
3063 : : HWRM_VNIC_PLCMODES_CFG_INPUT_ENABLES_HDS_THRESHOLD_VALID;
3064 : : }
3065 : :
3066 : 0 : req.vnic_id = rte_cpu_to_le_16(vnic->fw_vnic_id);
3067 : 0 : req.flags = rte_cpu_to_le_32(flags);
3068 : 0 : req.enables = rte_cpu_to_le_32(enables);
3069 : :
3070 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
3071 : :
3072 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
3073 : : HWRM_UNLOCK();
3074 : :
3075 : 0 : return rc;
3076 : : }
3077 : :
3078 : : #define BNXT_DFLT_TUNL_TPA_BMAP \
3079 : : (HWRM_VNIC_TPA_CFG_INPUT_TNL_TPA_EN_BITMAP_GRE | \
3080 : : HWRM_VNIC_TPA_CFG_INPUT_TNL_TPA_EN_BITMAP_IPV4 | \
3081 : : HWRM_VNIC_TPA_CFG_INPUT_TNL_TPA_EN_BITMAP_IPV6)
3082 : :
3083 : : static void bnxt_vnic_update_tunl_tpa_bmap(struct bnxt *bp,
3084 : : struct hwrm_vnic_tpa_cfg_input *req)
3085 : : {
3086 : : uint32_t tunl_tpa_bmap = BNXT_DFLT_TUNL_TPA_BMAP;
3087 : :
3088 [ # # ]: 0 : if (!(bp->vnic_cap_flags & BNXT_VNIC_CAP_VNIC_TUNNEL_TPA))
3089 : : return;
3090 : :
3091 [ # # ]: 0 : if (bp->vxlan_port_cnt)
3092 : : tunl_tpa_bmap |= HWRM_VNIC_TPA_CFG_INPUT_TNL_TPA_EN_BITMAP_VXLAN |
3093 : : HWRM_VNIC_TPA_CFG_INPUT_TNL_TPA_EN_BITMAP_VXLAN_GPE;
3094 : :
3095 [ # # ]: 0 : if (bp->geneve_port_cnt)
3096 : 0 : tunl_tpa_bmap |= HWRM_VNIC_TPA_CFG_INPUT_TNL_TPA_EN_BITMAP_GENEVE;
3097 : :
3098 : 0 : req->enables |= rte_cpu_to_le_32(HWRM_VNIC_TPA_CFG_INPUT_ENABLES_TNL_TPA_EN);
3099 : 0 : req->tnl_tpa_en_bitmap = rte_cpu_to_le_32(tunl_tpa_bmap);
3100 : : }
3101 : :
3102 : 0 : int bnxt_hwrm_vnic_tpa_cfg(struct bnxt *bp,
3103 : : struct bnxt_vnic_info *vnic, bool enable)
3104 : : {
3105 : : int rc = 0;
3106 : 0 : struct hwrm_vnic_tpa_cfg_input req = {.req_type = 0 };
3107 [ # # ]: 0 : struct hwrm_vnic_tpa_cfg_output *resp = bp->hwrm_cmd_resp_addr;
3108 : :
3109 : : if (bnxt_compressed_rx_cqe_mode_enabled(bp)) {
3110 : : /* Don't worry if disabling TPA */
3111 [ # # ]: 0 : if (!enable)
3112 : : return 0;
3113 : :
3114 : : /* Return an error if enabling TPA w/ compressed Rx CQE. */
3115 : 0 : PMD_DRV_LOG_LINE(ERR, "No HW support for LRO with compressed Rx");
3116 : 0 : return -ENOTSUP;
3117 : : }
3118 : :
3119 [ # # # # ]: 0 : if ((BNXT_CHIP_P5(bp) || BNXT_CHIP_P7(bp)) && !bp->max_tpa_v2) {
3120 [ # # ]: 0 : if (enable)
3121 : 0 : PMD_DRV_LOG_LINE(ERR, "No HW support for LRO");
3122 : 0 : return -ENOTSUP;
3123 : : }
3124 : :
3125 [ # # ]: 0 : if (vnic->fw_vnic_id == INVALID_HW_RING_ID) {
3126 : 0 : PMD_DRV_LOG_LINE(DEBUG, "Invalid vNIC ID");
3127 : 0 : return 0;
3128 : : }
3129 : :
3130 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_VNIC_TPA_CFG, BNXT_USE_CHIMP_MB);
3131 : :
3132 [ # # ]: 0 : if (enable) {
3133 : 0 : req.enables = rte_cpu_to_le_32(
3134 : : HWRM_VNIC_TPA_CFG_INPUT_ENABLES_MAX_AGG_SEGS |
3135 : : HWRM_VNIC_TPA_CFG_INPUT_ENABLES_MAX_AGGS |
3136 : : HWRM_VNIC_TPA_CFG_INPUT_ENABLES_MIN_AGG_LEN);
3137 : 0 : req.flags = rte_cpu_to_le_32(
3138 : : HWRM_VNIC_TPA_CFG_INPUT_FLAGS_TPA |
3139 : : HWRM_VNIC_TPA_CFG_INPUT_FLAGS_ENCAP_TPA |
3140 : : HWRM_VNIC_TPA_CFG_INPUT_FLAGS_RSC_WND_UPDATE |
3141 : : HWRM_VNIC_TPA_CFG_INPUT_FLAGS_GRO |
3142 : : HWRM_VNIC_TPA_CFG_INPUT_FLAGS_AGG_WITH_ECN |
3143 : : HWRM_VNIC_TPA_CFG_INPUT_FLAGS_AGG_WITH_SAME_GRE_SEQ);
3144 [ # # ]: 0 : req.max_aggs = rte_cpu_to_le_16(BNXT_TPA_MAX_AGGS(bp));
3145 [ # # ]: 0 : req.max_agg_segs = rte_cpu_to_le_16(BNXT_TPA_MAX_SEGS(bp));
3146 : 0 : req.min_agg_len = rte_cpu_to_le_32(512);
3147 : :
3148 [ # # ]: 0 : if (BNXT_CHIP_P5_P7(bp))
3149 : 0 : req.max_aggs = rte_cpu_to_le_16(bp->max_tpa_v2);
3150 : :
3151 : : /* For tpa v2 handle as per spec mss and log2 units */
3152 [ # # ]: 0 : if (BNXT_CHIP_P7(bp)) {
3153 : : uint32_t nsegs, n, segs = 0;
3154 : 0 : uint16_t mss = bp->eth_dev->data->mtu - 40;
3155 : 0 : size_t page_size = rte_mem_page_size();
3156 : 0 : uint32_t max_mbuf_frags =
3157 : 0 : BNXT_TPA_MAX_PAGES / (rte_mem_page_size() + 1);
3158 : :
3159 : : /* Calculate the number of segs based on mss */
3160 [ # # ]: 0 : if (mss <= page_size) {
3161 : 0 : n = page_size / mss;
3162 : 0 : nsegs = (max_mbuf_frags - 1) * n;
3163 : : } else {
3164 : 0 : n = mss / page_size;
3165 [ # # ]: 0 : if (mss & (page_size - 1))
3166 : 0 : n++;
3167 : 0 : nsegs = (max_mbuf_frags - n) / n;
3168 : : }
3169 : : segs = rte_log2_u32(nsegs);
3170 : 0 : req.max_agg_segs = rte_cpu_to_le_16(segs);
3171 : : }
3172 : : bnxt_vnic_update_tunl_tpa_bmap(bp, &req);
3173 : : }
3174 : 0 : req.vnic_id = rte_cpu_to_le_16(vnic->fw_vnic_id);
3175 : :
3176 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
3177 : :
3178 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
3179 : : HWRM_UNLOCK();
3180 : :
3181 : 0 : return rc;
3182 : : }
3183 : :
3184 : 0 : int bnxt_hwrm_func_vf_mac(struct bnxt *bp, uint16_t vf, const uint8_t *mac_addr)
3185 : : {
3186 : 0 : struct hwrm_func_cfg_input req = {0};
3187 : 0 : struct hwrm_func_cfg_output *resp = bp->hwrm_cmd_resp_addr;
3188 : : int rc;
3189 : :
3190 : 0 : req.flags = rte_cpu_to_le_32(bp->pf->vf_info[vf].func_cfg_flags);
3191 : 0 : req.enables = rte_cpu_to_le_32(
3192 : : HWRM_FUNC_CFG_INPUT_ENABLES_DFLT_MAC_ADDR);
3193 : : memcpy(req.dflt_mac_addr, mac_addr, sizeof(req.dflt_mac_addr));
3194 : 0 : req.fid = rte_cpu_to_le_16(bp->pf->vf_info[vf].fid);
3195 : :
3196 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_CFG, BNXT_USE_CHIMP_MB);
3197 : :
3198 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
3199 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
3200 : : HWRM_UNLOCK();
3201 : :
3202 : 0 : bp->pf->vf_info[vf].random_mac = false;
3203 : :
3204 : 0 : return rc;
3205 : : }
3206 : :
3207 : 0 : int bnxt_hwrm_func_qstats_tx_drop(struct bnxt *bp, uint16_t fid,
3208 : : uint64_t *dropped)
3209 : : {
3210 : : int rc = 0;
3211 : 0 : struct hwrm_func_qstats_input req = {.req_type = 0};
3212 : 0 : struct hwrm_func_qstats_output *resp = bp->hwrm_cmd_resp_addr;
3213 : :
3214 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_QSTATS, BNXT_USE_CHIMP_MB);
3215 : :
3216 : 0 : req.fid = rte_cpu_to_le_16(fid);
3217 : :
3218 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
3219 : :
3220 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
3221 : :
3222 [ # # ]: 0 : if (dropped)
3223 : 0 : *dropped = rte_le_to_cpu_64(resp->tx_drop_pkts);
3224 : :
3225 : : HWRM_UNLOCK();
3226 : :
3227 : 0 : return rc;
3228 : : }
3229 : :
3230 : 0 : int bnxt_hwrm_func_qstats(struct bnxt *bp, uint16_t fid,
3231 : : struct rte_eth_stats *stats,
3232 : : struct hwrm_func_qstats_output *func_qstats)
3233 : : {
3234 : : int rc = 0;
3235 : 0 : struct hwrm_func_qstats_input req = {.req_type = 0};
3236 : 0 : struct hwrm_func_qstats_output *resp = bp->hwrm_cmd_resp_addr;
3237 : :
3238 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_QSTATS, BNXT_USE_CHIMP_MB);
3239 : :
3240 : 0 : req.fid = rte_cpu_to_le_16(fid);
3241 : :
3242 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
3243 : :
3244 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
3245 [ # # ]: 0 : if (func_qstats)
3246 : 0 : *func_qstats = *resp;
3247 : :
3248 [ # # ]: 0 : if (!stats)
3249 : 0 : goto exit;
3250 : :
3251 : 0 : stats->ipackets = rte_le_to_cpu_64(resp->rx_ucast_pkts);
3252 : 0 : stats->ipackets += rte_le_to_cpu_64(resp->rx_mcast_pkts);
3253 : 0 : stats->ipackets += rte_le_to_cpu_64(resp->rx_bcast_pkts);
3254 : 0 : stats->ibytes = rte_le_to_cpu_64(resp->rx_ucast_bytes);
3255 : 0 : stats->ibytes += rte_le_to_cpu_64(resp->rx_mcast_bytes);
3256 : 0 : stats->ibytes += rte_le_to_cpu_64(resp->rx_bcast_bytes);
3257 : :
3258 : 0 : stats->opackets = rte_le_to_cpu_64(resp->tx_ucast_pkts);
3259 : 0 : stats->opackets += rte_le_to_cpu_64(resp->tx_mcast_pkts);
3260 : 0 : stats->opackets += rte_le_to_cpu_64(resp->tx_bcast_pkts);
3261 : 0 : stats->obytes = rte_le_to_cpu_64(resp->tx_ucast_bytes);
3262 : 0 : stats->obytes += rte_le_to_cpu_64(resp->tx_mcast_bytes);
3263 : 0 : stats->obytes += rte_le_to_cpu_64(resp->tx_bcast_bytes);
3264 : :
3265 : 0 : stats->imissed = rte_le_to_cpu_64(resp->rx_discard_pkts);
3266 : 0 : stats->ierrors = rte_le_to_cpu_64(resp->rx_drop_pkts);
3267 : 0 : stats->oerrors = rte_le_to_cpu_64(resp->tx_discard_pkts);
3268 : :
3269 : 0 : exit:
3270 : : HWRM_UNLOCK();
3271 : :
3272 : 0 : return rc;
3273 : : }
3274 : :
3275 : 0 : int bnxt_hwrm_func_clr_stats(struct bnxt *bp, uint16_t fid)
3276 : : {
3277 : : int rc = 0;
3278 : 0 : struct hwrm_func_clr_stats_input req = {.req_type = 0};
3279 : 0 : struct hwrm_func_clr_stats_output *resp = bp->hwrm_cmd_resp_addr;
3280 : :
3281 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_CLR_STATS, BNXT_USE_CHIMP_MB);
3282 : :
3283 : 0 : req.fid = rte_cpu_to_le_16(fid);
3284 : :
3285 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
3286 : :
3287 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
3288 : : HWRM_UNLOCK();
3289 : :
3290 : 0 : return rc;
3291 : : }
3292 : :
3293 : 0 : int bnxt_clear_all_hwrm_stat_ctxs(struct bnxt *bp)
3294 : : {
3295 : : unsigned int i;
3296 : : int rc = 0;
3297 : :
3298 [ # # ]: 0 : for (i = 0; i < bp->rx_cp_nr_rings + bp->tx_cp_nr_rings; i++) {
3299 : : struct bnxt_tx_queue *txq;
3300 : : struct bnxt_rx_queue *rxq;
3301 : : struct bnxt_cp_ring_info *cpr;
3302 : :
3303 [ # # ]: 0 : if (i >= bp->rx_cp_nr_rings) {
3304 : 0 : txq = bp->tx_queues[i - bp->rx_cp_nr_rings];
3305 : 0 : cpr = txq->cp_ring;
3306 : : } else {
3307 : 0 : rxq = bp->rx_queues[i];
3308 : 0 : cpr = rxq->cp_ring;
3309 : : }
3310 : :
3311 : 0 : rc = bnxt_hwrm_stat_clear(bp, cpr);
3312 [ # # ]: 0 : if (rc)
3313 : 0 : return rc;
3314 : : }
3315 : : return 0;
3316 : : }
3317 : :
3318 : : static int
3319 : 0 : bnxt_free_all_hwrm_stat_ctxs(struct bnxt *bp)
3320 : : {
3321 : : int rc;
3322 : : unsigned int i;
3323 : : struct bnxt_cp_ring_info *cpr;
3324 : :
3325 [ # # ]: 0 : for (i = 0; i < bp->rx_cp_nr_rings; i++) {
3326 : :
3327 : 0 : cpr = bp->rx_queues[i]->cp_ring;
3328 [ # # ]: 0 : if (BNXT_HAS_RING_GRPS(bp))
3329 : 0 : bp->grp_info[i].fw_stats_ctx = -1;
3330 [ # # ]: 0 : if (cpr == NULL)
3331 : 0 : continue;
3332 : 0 : rc = bnxt_hwrm_stat_ctx_free(bp, cpr);
3333 [ # # ]: 0 : if (rc)
3334 : 0 : return rc;
3335 : : }
3336 : :
3337 [ # # ]: 0 : for (i = 0; i < bp->tx_cp_nr_rings; i++) {
3338 : 0 : cpr = bp->tx_queues[i]->cp_ring;
3339 [ # # ]: 0 : if (cpr == NULL)
3340 : 0 : continue;
3341 : 0 : rc = bnxt_hwrm_stat_ctx_free(bp, cpr);
3342 [ # # ]: 0 : if (rc)
3343 : 0 : return rc;
3344 : : }
3345 : :
3346 : : return 0;
3347 : : }
3348 : :
3349 : : static int
3350 : 0 : bnxt_free_all_hwrm_ring_grps(struct bnxt *bp)
3351 : : {
3352 : : uint16_t idx;
3353 : : uint32_t rc = 0;
3354 : :
3355 [ # # ]: 0 : if (!BNXT_HAS_RING_GRPS(bp))
3356 : : return 0;
3357 : :
3358 [ # # ]: 0 : for (idx = 0; idx < bp->rx_cp_nr_rings; idx++) {
3359 : :
3360 [ # # ]: 0 : if (bp->grp_info[idx].fw_grp_id == INVALID_HW_RING_ID)
3361 : 0 : continue;
3362 : :
3363 : 0 : rc = bnxt_hwrm_ring_grp_free(bp, idx);
3364 : :
3365 [ # # ]: 0 : if (rc)
3366 : 0 : return rc;
3367 : : }
3368 : 0 : return rc;
3369 : : }
3370 : :
3371 : 0 : void bnxt_free_nq_ring(struct bnxt *bp, struct bnxt_cp_ring_info *cpr)
3372 : : {
3373 : 0 : struct bnxt_ring *cp_ring = cpr->cp_ring_struct;
3374 : :
3375 : 0 : bnxt_hwrm_ring_free(bp,
3376 : : cp_ring,
3377 : : HWRM_RING_FREE_INPUT_RING_TYPE_NQ,
3378 : : INVALID_HW_RING_ID);
3379 : 0 : memset(cpr->cp_desc_ring, 0,
3380 : 0 : cpr->cp_ring_struct->ring_size * sizeof(*cpr->cp_desc_ring));
3381 : 0 : cpr->cp_raw_cons = 0;
3382 : 0 : }
3383 : :
3384 : 0 : void bnxt_free_cp_ring(struct bnxt *bp, struct bnxt_cp_ring_info *cpr)
3385 : : {
3386 : : struct bnxt_ring *cp_ring;
3387 : :
3388 [ # # ]: 0 : cp_ring = cpr ? cpr->cp_ring_struct : NULL;
3389 : :
3390 [ # # # # ]: 0 : if (cp_ring == NULL || cpr->cp_desc_ring == NULL)
3391 : : return;
3392 : :
3393 : 0 : bnxt_hwrm_ring_free(bp,
3394 : : cp_ring,
3395 : : HWRM_RING_FREE_INPUT_RING_TYPE_L2_CMPL,
3396 : : INVALID_HW_RING_ID);
3397 : 0 : memset(cpr->cp_desc_ring, 0,
3398 : 0 : cpr->cp_ring_struct->ring_size * sizeof(*cpr->cp_desc_ring));
3399 : 0 : cpr->cp_raw_cons = 0;
3400 : : }
3401 : :
3402 : 0 : void bnxt_free_hwrm_rx_ring(struct bnxt *bp, int queue_index)
3403 : : {
3404 : 0 : struct bnxt_rx_queue *rxq = bp->rx_queues[queue_index];
3405 [ # # ]: 0 : struct bnxt_rx_ring_info *rxr = rxq ? rxq->rx_ring : NULL;
3406 [ # # ]: 0 : struct bnxt_ring *ring = rxr ? rxr->rx_ring_struct : NULL;
3407 [ # # ]: 0 : struct bnxt_cp_ring_info *cpr = rxq ? rxq->cp_ring : NULL;
3408 : :
3409 [ # # ]: 0 : if (BNXT_HAS_RING_GRPS(bp))
3410 : 0 : bnxt_hwrm_ring_grp_free(bp, queue_index);
3411 : :
3412 [ # # ]: 0 : if (ring != NULL && cpr != NULL)
3413 : 0 : bnxt_hwrm_ring_free(bp, ring,
3414 : : HWRM_RING_FREE_INPUT_RING_TYPE_RX,
3415 : 0 : cpr->cp_ring_struct->fw_ring_id);
3416 [ # # ]: 0 : if (BNXT_HAS_RING_GRPS(bp))
3417 : 0 : bp->grp_info[queue_index].rx_fw_ring_id = INVALID_HW_RING_ID;
3418 : :
3419 : : /* Check agg ring struct explicitly.
3420 : : * bnxt_need_agg_ring() returns the current state of offload flags,
3421 : : * but we may have to deal with agg ring struct before the offload
3422 : : * flags are updated.
3423 : : */
3424 [ # # # # ]: 0 : if (!bnxt_need_agg_ring(bp->eth_dev) ||
3425 [ # # ]: 0 : (rxr && rxr->ag_ring_struct == NULL))
3426 : 0 : goto no_agg;
3427 : :
3428 [ # # ]: 0 : ring = rxr ? rxr->ag_ring_struct : NULL;
3429 [ # # ]: 0 : if (ring != NULL && cpr != NULL) {
3430 : 0 : bnxt_hwrm_ring_free(bp, ring,
3431 : 0 : BNXT_CHIP_P5_P7(bp) ?
3432 : : HWRM_RING_FREE_INPUT_RING_TYPE_RX_AGG :
3433 : : HWRM_RING_FREE_INPUT_RING_TYPE_RX,
3434 [ # # ]: 0 : cpr->cp_ring_struct->fw_ring_id);
3435 : : }
3436 [ # # ]: 0 : if (BNXT_HAS_RING_GRPS(bp))
3437 : 0 : bp->grp_info[queue_index].ag_fw_ring_id = INVALID_HW_RING_ID;
3438 : :
3439 : 0 : no_agg:
3440 [ # # ]: 0 : if (cpr != NULL) {
3441 : 0 : bnxt_hwrm_stat_ctx_free(bp, cpr);
3442 : 0 : bnxt_free_cp_ring(bp, cpr);
3443 : : }
3444 : :
3445 [ # # ]: 0 : if (BNXT_HAS_RING_GRPS(bp))
3446 : 0 : bp->grp_info[queue_index].cp_fw_ring_id = INVALID_HW_RING_ID;
3447 : 0 : }
3448 : :
3449 : 0 : int bnxt_hwrm_rx_ring_reset(struct bnxt *bp, int queue_index)
3450 : : {
3451 : : int rc;
3452 : 0 : struct hwrm_ring_reset_input req = {.req_type = 0 };
3453 : 0 : struct hwrm_ring_reset_output *resp = bp->hwrm_cmd_resp_addr;
3454 : :
3455 [ # # ]: 0 : HWRM_PREP(&req, HWRM_RING_RESET, BNXT_USE_CHIMP_MB);
3456 : :
3457 : 0 : req.ring_type = HWRM_RING_RESET_INPUT_RING_TYPE_RX_RING_GRP;
3458 : 0 : req.ring_id = rte_cpu_to_le_16(bp->grp_info[queue_index].fw_grp_id);
3459 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
3460 : :
3461 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
3462 : :
3463 : : HWRM_UNLOCK();
3464 : :
3465 : 0 : return rc;
3466 : : }
3467 : :
3468 : : static int
3469 : 0 : bnxt_free_all_hwrm_rings(struct bnxt *bp)
3470 : : {
3471 : : unsigned int i;
3472 : :
3473 [ # # ]: 0 : for (i = 0; i < bp->tx_cp_nr_rings; i++)
3474 : 0 : bnxt_free_hwrm_tx_ring(bp, i);
3475 : :
3476 [ # # ]: 0 : for (i = 0; i < bp->rx_cp_nr_rings; i++)
3477 : 0 : bnxt_free_hwrm_rx_ring(bp, i);
3478 : :
3479 : 0 : return 0;
3480 : : }
3481 : :
3482 : 0 : int bnxt_alloc_all_hwrm_ring_grps(struct bnxt *bp)
3483 : : {
3484 : : uint16_t i;
3485 : : uint32_t rc = 0;
3486 : :
3487 [ # # ]: 0 : if (!BNXT_HAS_RING_GRPS(bp))
3488 : : return 0;
3489 : :
3490 [ # # ]: 0 : for (i = 0; i < bp->rx_cp_nr_rings; i++) {
3491 : 0 : rc = bnxt_hwrm_ring_grp_alloc(bp, i);
3492 [ # # ]: 0 : if (rc)
3493 : 0 : return rc;
3494 : : }
3495 : : return rc;
3496 : : }
3497 : :
3498 : : /*
3499 : : * HWRM utility functions
3500 : : */
3501 : :
3502 : 0 : void bnxt_free_hwrm_resources(struct bnxt *bp)
3503 : : {
3504 : : /* Release memzone */
3505 : 0 : rte_free(bp->hwrm_cmd_resp_addr);
3506 : 0 : rte_free(bp->hwrm_short_cmd_req_addr);
3507 : 0 : bp->hwrm_cmd_resp_addr = NULL;
3508 : 0 : bp->hwrm_short_cmd_req_addr = NULL;
3509 : 0 : bp->hwrm_cmd_resp_dma_addr = 0;
3510 : 0 : bp->hwrm_short_cmd_req_dma_addr = 0;
3511 : 0 : }
3512 : :
3513 : 0 : int bnxt_alloc_hwrm_resources(struct bnxt *bp)
3514 : : {
3515 : 0 : struct rte_pci_device *pdev = bp->pdev;
3516 : : char type[RTE_MEMZONE_NAMESIZE];
3517 : :
3518 : 0 : sprintf(type, "bnxt_hwrm_" PCI_PRI_FMT, pdev->addr.domain,
3519 : 0 : pdev->addr.bus, pdev->addr.devid, pdev->addr.function);
3520 : 0 : bp->max_resp_len = BNXT_PAGE_SIZE;
3521 : 0 : bp->hwrm_cmd_resp_addr = rte_malloc(type, bp->max_resp_len, 0);
3522 [ # # ]: 0 : if (bp->hwrm_cmd_resp_addr == NULL)
3523 : : return -ENOMEM;
3524 : 0 : bp->hwrm_cmd_resp_dma_addr =
3525 : 0 : rte_malloc_virt2iova(bp->hwrm_cmd_resp_addr);
3526 [ # # ]: 0 : if (bp->hwrm_cmd_resp_dma_addr == RTE_BAD_IOVA) {
3527 : 0 : PMD_DRV_LOG_LINE(ERR,
3528 : : "unable to map response address to physical memory");
3529 : 0 : return -ENOMEM;
3530 : : }
3531 : : rte_spinlock_init(&bp->hwrm_lock);
3532 : :
3533 : 0 : return 0;
3534 : : }
3535 : :
3536 : : int
3537 : 0 : bnxt_clear_one_vnic_filter(struct bnxt *bp, struct bnxt_filter_info *filter)
3538 : : {
3539 : : int rc = 0;
3540 : :
3541 [ # # ]: 0 : if (filter->filter_type == HWRM_CFA_EM_FILTER) {
3542 : 0 : rc = bnxt_hwrm_clear_em_filter(bp, filter);
3543 [ # # ]: 0 : if (rc)
3544 : : return rc;
3545 [ # # ]: 0 : } else if (filter->filter_type == HWRM_CFA_NTUPLE_FILTER) {
3546 : 0 : rc = bnxt_hwrm_clear_ntuple_filter(bp, filter);
3547 [ # # ]: 0 : if (rc)
3548 : : return rc;
3549 : : }
3550 : :
3551 : 0 : rc = bnxt_hwrm_clear_l2_filter(bp, filter);
3552 : 0 : return rc;
3553 : : }
3554 : :
3555 : : static int
3556 : 0 : bnxt_clear_hwrm_vnic_filters(struct bnxt *bp, struct bnxt_vnic_info *vnic)
3557 : : {
3558 : : struct bnxt_filter_info *filter;
3559 : : int rc = 0;
3560 : :
3561 [ # # ]: 0 : STAILQ_FOREACH(filter, &vnic->filter, next) {
3562 : 0 : rc = bnxt_clear_one_vnic_filter(bp, filter);
3563 [ # # # # : 0 : STAILQ_REMOVE(&vnic->filter, filter, bnxt_filter_info, next);
# # # # ]
3564 : 0 : bnxt_free_filter(bp, filter);
3565 : : }
3566 : 0 : return rc;
3567 : : }
3568 : :
3569 : : static int
3570 : 0 : bnxt_clear_hwrm_vnic_flows(struct bnxt *bp, struct bnxt_vnic_info *vnic)
3571 : : {
3572 : : struct bnxt_filter_info *filter;
3573 : : struct rte_flow *flow;
3574 : : int rc = 0;
3575 : :
3576 [ # # ]: 0 : while (!STAILQ_EMPTY(&vnic->flow_list)) {
3577 : : flow = STAILQ_FIRST(&vnic->flow_list);
3578 : 0 : filter = flow->filter;
3579 : 0 : PMD_DRV_LOG_LINE(DEBUG, "filter type %d", filter->filter_type);
3580 : 0 : rc = bnxt_clear_one_vnic_filter(bp, filter);
3581 : :
3582 [ # # # # : 0 : STAILQ_REMOVE(&vnic->flow_list, flow, rte_flow, next);
# # # # ]
3583 : 0 : rte_free(flow);
3584 : : }
3585 : 0 : return rc;
3586 : : }
3587 : :
3588 : 0 : int bnxt_set_hwrm_vnic_filters(struct bnxt *bp, struct bnxt_vnic_info *vnic)
3589 : : {
3590 : : struct bnxt_filter_info *filter;
3591 : : int rc = 0;
3592 : :
3593 [ # # ]: 0 : STAILQ_FOREACH(filter, &vnic->filter, next) {
3594 [ # # ]: 0 : if (filter->filter_type == HWRM_CFA_EM_FILTER)
3595 : 0 : rc = bnxt_hwrm_set_em_filter(bp, filter->dst_id,
3596 : : filter);
3597 [ # # ]: 0 : else if (filter->filter_type == HWRM_CFA_NTUPLE_FILTER)
3598 : 0 : rc = bnxt_hwrm_set_ntuple_filter(bp, filter->dst_id,
3599 : : filter);
3600 : : else
3601 : 0 : rc = bnxt_hwrm_set_l2_filter(bp, vnic->fw_vnic_id,
3602 : : filter);
3603 [ # # ]: 0 : if (rc)
3604 : : break;
3605 : : }
3606 : 0 : return rc;
3607 : : }
3608 : :
3609 : : static void
3610 : 0 : bnxt_free_tunnel_ports(struct bnxt *bp)
3611 : : {
3612 [ # # ]: 0 : if (bp->vxlan_port_cnt)
3613 : 0 : bnxt_hwrm_tunnel_dst_port_free(bp, bp->vxlan_fw_dst_port_id,
3614 : : HWRM_TUNNEL_DST_PORT_FREE_INPUT_TUNNEL_TYPE_VXLAN);
3615 : :
3616 [ # # ]: 0 : if (bp->geneve_port_cnt)
3617 : 0 : bnxt_hwrm_tunnel_dst_port_free(bp, bp->geneve_fw_dst_port_id,
3618 : : HWRM_TUNNEL_DST_PORT_FREE_INPUT_TUNNEL_TYPE_GENEVE);
3619 : :
3620 [ # # ]: 0 : if (bp->ecpri_port_cnt)
3621 : 0 : bnxt_hwrm_tunnel_dst_port_free(bp, bp->ecpri_fw_dst_port_id,
3622 : : HWRM_TUNNEL_DST_PORT_FREE_INPUT_TUNNEL_TYPE_ECPRI);
3623 : :
3624 [ # # ]: 0 : if (bp->l2_etype_tunnel_cnt)
3625 : 0 : bnxt_hwrm_tunnel_dst_port_free(bp, bp->l2_etype_tunnel_id,
3626 : : HWRM_TUNNEL_DST_PORT_FREE_INPUT_TUNNEL_TYPE_L2_ETYPE);
3627 : 0 : }
3628 : :
3629 : 0 : void bnxt_free_all_hwrm_resources(struct bnxt *bp)
3630 : : {
3631 : : int i;
3632 : :
3633 [ # # ]: 0 : if (bp->vnic_info == NULL)
3634 : : return;
3635 : :
3636 : : /*
3637 : : * Cleanup VNICs in reverse order, to make sure the L2 filter
3638 : : * from vnic0 is last to be cleaned up.
3639 : : */
3640 [ # # ]: 0 : for (i = bp->max_vnics - 1; i >= 0; i--) {
3641 : 0 : struct bnxt_vnic_info *vnic = &bp->vnic_info[i];
3642 : :
3643 [ # # ]: 0 : if (vnic->fw_vnic_id == INVALID_HW_RING_ID)
3644 : 0 : continue;
3645 : :
3646 [ # # # # ]: 0 : if (vnic->func_default && (bp->flags & BNXT_FLAG_DFLT_VNIC_SET))
3647 : 0 : bnxt_hwrm_cfa_l2_clear_rx_mask(bp, vnic);
3648 : 0 : bnxt_clear_hwrm_vnic_flows(bp, vnic);
3649 : :
3650 : 0 : bnxt_clear_hwrm_vnic_filters(bp, vnic);
3651 : :
3652 : 0 : bnxt_hwrm_vnic_tpa_cfg(bp, vnic, false);
3653 : :
3654 : 0 : bnxt_hwrm_vnic_free(bp, vnic);
3655 : :
3656 : 0 : bnxt_hwrm_vnic_ctx_free(bp, vnic);
3657 : :
3658 : 0 : rte_free(vnic->fw_grp_ids);
3659 : 0 : vnic->fw_grp_ids = NULL;
3660 [ # # # # ]: 0 : if (vnic->ref_cnt && !vnic->rx_queue_cnt)
3661 : 0 : vnic->ref_cnt--;
3662 : : }
3663 : : /* Ring resources */
3664 : 0 : bnxt_free_all_hwrm_rings(bp);
3665 : 0 : bnxt_free_all_hwrm_ring_grps(bp);
3666 : 0 : bnxt_free_all_hwrm_stat_ctxs(bp);
3667 : 0 : bnxt_free_tunnel_ports(bp);
3668 : : }
3669 : :
3670 : : static uint16_t bnxt_parse_eth_link_duplex(uint32_t conf_link_speed)
3671 : : {
3672 : : uint8_t hw_link_duplex = HWRM_PORT_PHY_CFG_INPUT_AUTO_DUPLEX_BOTH;
3673 : :
3674 : 0 : if ((conf_link_speed & RTE_ETH_LINK_SPEED_FIXED) == RTE_ETH_LINK_SPEED_AUTONEG)
3675 : : return HWRM_PORT_PHY_CFG_INPUT_AUTO_DUPLEX_BOTH;
3676 : :
3677 [ # # # # ]: 0 : switch (conf_link_speed) {
3678 : : case RTE_ETH_LINK_SPEED_10M_HD:
3679 : : case RTE_ETH_LINK_SPEED_100M_HD:
3680 : : /* FALLTHROUGH */
3681 : : return HWRM_PORT_PHY_CFG_INPUT_AUTO_DUPLEX_HALF;
3682 : : }
3683 : 0 : return hw_link_duplex;
3684 : : }
3685 : :
3686 : : static uint16_t bnxt_check_eth_link_autoneg(uint32_t conf_link)
3687 : : {
3688 : 0 : return !conf_link;
3689 : : }
3690 : :
3691 : 0 : uint16_t bnxt_parse_eth_link_speed_v2(struct bnxt *bp)
3692 : : {
3693 : : /* get bitmap value based on speed */
3694 : 0 : return ((struct link_speeds2_tbl *)
3695 : 0 : bnxt_get_rte_hwrm_speeds2_entry(bp))->force_val;
3696 : : }
3697 : :
3698 : 0 : static uint16_t bnxt_parse_eth_link_speed(struct bnxt *bp, uint32_t conf_link_speed,
3699 : : struct bnxt_link_info *link_info)
3700 : : {
3701 : 0 : uint16_t support_pam4_speeds = link_info->support_pam4_speeds;
3702 : 0 : uint16_t support_speeds = link_info->support_speeds;
3703 : : uint16_t eth_link_speed = 0;
3704 : :
3705 [ # # ]: 0 : if (conf_link_speed == RTE_ETH_LINK_SPEED_AUTONEG)
3706 : : return RTE_ETH_LINK_SPEED_AUTONEG;
3707 : :
3708 : : /* Handle P7 chips saperately. It got enhanced phy attribs to choose from */
3709 [ # # # # : 0 : if (BNXT_LINK_SPEEDS_V2(bp))
# # # # ]
3710 : 0 : return bnxt_parse_eth_link_speed_v2(bp);
3711 : :
3712 [ # # # # : 0 : switch (conf_link_speed & ~RTE_ETH_LINK_SPEED_FIXED) {
# # # # #
# # ]
3713 : : case RTE_ETH_LINK_SPEED_100M:
3714 : : case RTE_ETH_LINK_SPEED_100M_HD:
3715 : : /* FALLTHROUGH */
3716 : : eth_link_speed =
3717 : : HWRM_PORT_PHY_CFG_INPUT_FORCE_LINK_SPEED_100MB;
3718 : : break;
3719 : 0 : case RTE_ETH_LINK_SPEED_1G:
3720 : : eth_link_speed =
3721 : : HWRM_PORT_PHY_CFG_INPUT_FORCE_LINK_SPEED_1GB;
3722 : 0 : break;
3723 : 0 : case RTE_ETH_LINK_SPEED_2_5G:
3724 : : eth_link_speed =
3725 : : HWRM_PORT_PHY_CFG_INPUT_FORCE_LINK_SPEED_2_5GB;
3726 : 0 : break;
3727 : 0 : case RTE_ETH_LINK_SPEED_10G:
3728 : : eth_link_speed =
3729 : : HWRM_PORT_PHY_CFG_INPUT_FORCE_LINK_SPEED_10GB;
3730 : 0 : break;
3731 : 0 : case RTE_ETH_LINK_SPEED_20G:
3732 : : eth_link_speed =
3733 : : HWRM_PORT_PHY_CFG_INPUT_FORCE_LINK_SPEED_20GB;
3734 : 0 : break;
3735 : 0 : case RTE_ETH_LINK_SPEED_25G:
3736 : : eth_link_speed =
3737 : : HWRM_PORT_PHY_CFG_INPUT_FORCE_LINK_SPEED_25GB;
3738 : 0 : link_info->link_signal_mode = BNXT_SIG_MODE_NRZ;
3739 : 0 : break;
3740 : 0 : case RTE_ETH_LINK_SPEED_40G:
3741 : : eth_link_speed =
3742 : : HWRM_PORT_PHY_CFG_INPUT_FORCE_LINK_SPEED_40GB;
3743 : 0 : break;
3744 : 0 : case RTE_ETH_LINK_SPEED_50G:
3745 [ # # ]: 0 : if (support_speeds & HWRM_PORT_PHY_QCFG_OUTPUT_SUPPORT_SPEEDS_50GB) {
3746 : : eth_link_speed = HWRM_PORT_PHY_CFG_INPUT_FORCE_LINK_SPEED_50GB;
3747 : 0 : link_info->link_signal_mode = BNXT_SIG_MODE_NRZ;
3748 [ # # ]: 0 : } else if (support_pam4_speeds &
3749 : : HWRM_PORT_PHY_QCFG_OUTPUT_SUPPORT_PAM4_SPEEDS_50G) {
3750 : : eth_link_speed = HWRM_PORT_PHY_CFG_INPUT_FORCE_PAM4_LINK_SPEED_50GB;
3751 : 0 : link_info->link_signal_mode = BNXT_SIG_MODE_PAM4;
3752 : : }
3753 : : break;
3754 : 0 : case RTE_ETH_LINK_SPEED_100G:
3755 [ # # ]: 0 : if (support_speeds & HWRM_PORT_PHY_QCFG_OUTPUT_SUPPORT_SPEEDS_100GB) {
3756 : : eth_link_speed = HWRM_PORT_PHY_CFG_INPUT_FORCE_LINK_SPEED_100GB;
3757 : 0 : link_info->link_signal_mode = BNXT_SIG_MODE_NRZ;
3758 [ # # ]: 0 : } else if (support_pam4_speeds &
3759 : : HWRM_PORT_PHY_QCFG_OUTPUT_SUPPORT_PAM4_SPEEDS_100G) {
3760 : : eth_link_speed = HWRM_PORT_PHY_CFG_INPUT_FORCE_PAM4_LINK_SPEED_100GB;
3761 : 0 : link_info->link_signal_mode = BNXT_SIG_MODE_PAM4;
3762 : : }
3763 : : break;
3764 : 0 : case RTE_ETH_LINK_SPEED_200G:
3765 : : eth_link_speed =
3766 : : HWRM_PORT_PHY_CFG_INPUT_FORCE_PAM4_LINK_SPEED_200GB;
3767 : 0 : link_info->link_signal_mode = BNXT_SIG_MODE_PAM4;
3768 : 0 : break;
3769 : 0 : default:
3770 : 0 : PMD_DRV_LOG_LINE(ERR,
3771 : : "Unsupported link speed %d; default to AUTO",
3772 : : conf_link_speed);
3773 : 0 : break;
3774 : : }
3775 : : return eth_link_speed;
3776 : : }
3777 : :
3778 : : #define BNXT_SUPPORTED_SPEEDS (RTE_ETH_LINK_SPEED_100M | RTE_ETH_LINK_SPEED_100M_HD | \
3779 : : RTE_ETH_LINK_SPEED_1G | RTE_ETH_LINK_SPEED_2_5G | \
3780 : : RTE_ETH_LINK_SPEED_10G | RTE_ETH_LINK_SPEED_20G | RTE_ETH_LINK_SPEED_25G | \
3781 : : RTE_ETH_LINK_SPEED_40G | RTE_ETH_LINK_SPEED_50G | \
3782 : : RTE_ETH_LINK_SPEED_100G | RTE_ETH_LINK_SPEED_200G)
3783 : : #define BNXT_SUPPORTED_SPEEDS2 ((BNXT_SUPPORTED_SPEEDS | RTE_ETH_LINK_SPEED_400G) & \
3784 : : ~(RTE_ETH_LINK_SPEED_100M | RTE_ETH_LINK_SPEED_100M_HD | \
3785 : : RTE_ETH_LINK_SPEED_2_5G | RTE_ETH_LINK_SPEED_20G))
3786 : :
3787 : 0 : static int bnxt_validate_link_speed(struct bnxt *bp)
3788 : : {
3789 : 0 : uint32_t link_speed = bp->eth_dev->data->dev_conf.link_speeds;
3790 : 0 : uint16_t port_id = bp->eth_dev->data->port_id;
3791 : : uint32_t link_speed_capa;
3792 : : uint32_t one_speed;
3793 : :
3794 [ # # ]: 0 : if (link_speed == RTE_ETH_LINK_SPEED_AUTONEG)
3795 : : return 0;
3796 : :
3797 : 0 : link_speed_capa = bnxt_get_speed_capabilities(bp);
3798 : :
3799 [ # # ]: 0 : if (link_speed & RTE_ETH_LINK_SPEED_FIXED) {
3800 : 0 : one_speed = link_speed & ~RTE_ETH_LINK_SPEED_FIXED;
3801 : :
3802 [ # # ]: 0 : if (one_speed & (one_speed - 1)) {
3803 : 0 : PMD_DRV_LOG_LINE(ERR,
3804 : : "Invalid advertised speeds (%u) for port %u",
3805 : : link_speed, port_id);
3806 : 0 : return -EINVAL;
3807 : : }
3808 [ # # ]: 0 : if ((one_speed & link_speed_capa) != one_speed) {
3809 : 0 : PMD_DRV_LOG_LINE(ERR,
3810 : : "Unsupported advertised speed (%u) for port %u",
3811 : : link_speed, port_id);
3812 : 0 : return -EINVAL;
3813 : : }
3814 : : } else {
3815 [ # # ]: 0 : if (!(link_speed & link_speed_capa)) {
3816 : 0 : PMD_DRV_LOG_LINE(ERR,
3817 : : "Unsupported advertised speeds (%u) for port %u",
3818 : : link_speed, port_id);
3819 : 0 : return -EINVAL;
3820 : : }
3821 : : }
3822 : : return 0;
3823 : : }
3824 : :
3825 : : static uint16_t
3826 : : bnxt_parse_eth_link_speed_mask_v2(struct bnxt *bp, uint32_t link_speed)
3827 : : {
3828 : : uint16_t ret = 0;
3829 : :
3830 [ # # ]: 0 : if (link_speed == RTE_ETH_LINK_SPEED_AUTONEG)
3831 : 0 : return bp->link_info->supported_speeds2_auto_mode;
3832 : :
3833 : : return ret;
3834 : : }
3835 : :
3836 : : static uint16_t
3837 : 0 : bnxt_parse_eth_link_speed_mask(struct bnxt *bp, uint32_t link_speed)
3838 : : {
3839 : : uint16_t ret = 0;
3840 : :
3841 [ # # # # : 0 : if (BNXT_LINK_SPEEDS_V2(bp))
# # # # ]
3842 : 0 : return bnxt_parse_eth_link_speed_mask_v2(bp, link_speed);
3843 : :
3844 [ # # ]: 0 : if (link_speed == RTE_ETH_LINK_SPEED_AUTONEG) {
3845 [ # # ]: 0 : if (bp->link_info->support_speeds)
3846 : : return bp->link_info->support_speeds;
3847 : : link_speed = BNXT_SUPPORTED_SPEEDS;
3848 : : }
3849 : :
3850 [ # # ]: 0 : if (link_speed & RTE_ETH_LINK_SPEED_100M)
3851 : : ret |= HWRM_PORT_PHY_CFG_INPUT_AUTO_LINK_SPEED_MASK_100MB;
3852 [ # # ]: 0 : if (link_speed & RTE_ETH_LINK_SPEED_100M_HD)
3853 : : ret |= HWRM_PORT_PHY_CFG_INPUT_AUTO_LINK_SPEED_MASK_100MB;
3854 [ # # ]: 0 : if (link_speed & RTE_ETH_LINK_SPEED_1G)
3855 : 0 : ret |= HWRM_PORT_PHY_CFG_INPUT_AUTO_LINK_SPEED_MASK_1GB;
3856 [ # # ]: 0 : if (link_speed & RTE_ETH_LINK_SPEED_2_5G)
3857 : 0 : ret |= HWRM_PORT_PHY_CFG_INPUT_AUTO_LINK_SPEED_MASK_2_5GB;
3858 [ # # ]: 0 : if (link_speed & RTE_ETH_LINK_SPEED_10G)
3859 : 0 : ret |= HWRM_PORT_PHY_CFG_INPUT_AUTO_LINK_SPEED_MASK_10GB;
3860 [ # # ]: 0 : if (link_speed & RTE_ETH_LINK_SPEED_20G)
3861 : 0 : ret |= HWRM_PORT_PHY_CFG_INPUT_AUTO_LINK_SPEED_MASK_20GB;
3862 [ # # ]: 0 : if (link_speed & RTE_ETH_LINK_SPEED_25G)
3863 : 0 : ret |= HWRM_PORT_PHY_CFG_INPUT_AUTO_LINK_SPEED_MASK_25GB;
3864 [ # # ]: 0 : if (link_speed & RTE_ETH_LINK_SPEED_40G)
3865 : 0 : ret |= HWRM_PORT_PHY_CFG_INPUT_AUTO_LINK_SPEED_MASK_40GB;
3866 [ # # ]: 0 : if (link_speed & RTE_ETH_LINK_SPEED_50G)
3867 : 0 : ret |= HWRM_PORT_PHY_CFG_INPUT_AUTO_LINK_SPEED_MASK_50GB;
3868 [ # # ]: 0 : if (link_speed & RTE_ETH_LINK_SPEED_100G)
3869 : 0 : ret |= HWRM_PORT_PHY_CFG_INPUT_AUTO_LINK_SPEED_MASK_100GB;
3870 [ # # ]: 0 : if (link_speed & RTE_ETH_LINK_SPEED_200G)
3871 : 0 : ret |= HWRM_PORT_PHY_CFG_INPUT_FORCE_PAM4_LINK_SPEED_200GB;
3872 : : return ret;
3873 : : }
3874 : :
3875 : : static uint32_t bnxt_parse_hw_link_speed_v2(uint16_t hw_link_speed)
3876 : : {
3877 : : return ((struct link_speeds2_tbl *)
3878 : 0 : bnxt_get_hwrm_to_rte_speeds2_entry(hw_link_speed))->rte_speed_num;
3879 : : }
3880 : :
3881 : 0 : static uint32_t bnxt_parse_hw_link_speed(struct bnxt *bp, uint16_t hw_link_speed)
3882 : : {
3883 : : uint32_t eth_link_speed = RTE_ETH_SPEED_NUM_NONE;
3884 : :
3885 : : /* query fixed speed2 table if not autoneg */
3886 [ # # # # : 0 : if (BNXT_LINK_SPEEDS_V2(bp) && !bp->link_info->auto_mode)
# # # # #
# ]
3887 : 0 : return bnxt_parse_hw_link_speed_v2(hw_link_speed);
3888 : :
3889 : : /* for P7 and earlier nics link_speed carries AN'd speed */
3890 [ # # # # : 0 : switch (hw_link_speed) {
# # # # #
# # # ]
3891 : : case HWRM_PORT_PHY_QCFG_OUTPUT_LINK_SPEED_100MB:
3892 : : eth_link_speed = RTE_ETH_SPEED_NUM_100M;
3893 : : break;
3894 : 0 : case HWRM_PORT_PHY_QCFG_OUTPUT_LINK_SPEED_1GB:
3895 : : eth_link_speed = RTE_ETH_SPEED_NUM_1G;
3896 : 0 : break;
3897 : 0 : case HWRM_PORT_PHY_QCFG_OUTPUT_LINK_SPEED_2_5GB:
3898 : : eth_link_speed = RTE_ETH_SPEED_NUM_2_5G;
3899 : 0 : break;
3900 : 0 : case HWRM_PORT_PHY_QCFG_OUTPUT_LINK_SPEED_10GB:
3901 : : eth_link_speed = RTE_ETH_SPEED_NUM_10G;
3902 : 0 : break;
3903 : 0 : case HWRM_PORT_PHY_QCFG_OUTPUT_LINK_SPEED_20GB:
3904 : : eth_link_speed = RTE_ETH_SPEED_NUM_20G;
3905 : 0 : break;
3906 : 0 : case HWRM_PORT_PHY_QCFG_OUTPUT_LINK_SPEED_25GB:
3907 : : eth_link_speed = RTE_ETH_SPEED_NUM_25G;
3908 : 0 : break;
3909 : 0 : case HWRM_PORT_PHY_QCFG_OUTPUT_LINK_SPEED_40GB:
3910 : : eth_link_speed = RTE_ETH_SPEED_NUM_40G;
3911 : 0 : break;
3912 : 0 : case HWRM_PORT_PHY_QCFG_OUTPUT_LINK_SPEED_50GB:
3913 : : eth_link_speed = RTE_ETH_SPEED_NUM_50G;
3914 : 0 : break;
3915 : 0 : case HWRM_PORT_PHY_QCFG_OUTPUT_LINK_SPEED_100GB:
3916 : : eth_link_speed = RTE_ETH_SPEED_NUM_100G;
3917 : 0 : break;
3918 : 0 : case HWRM_PORT_PHY_QCFG_OUTPUT_LINK_SPEED_200GB:
3919 : : eth_link_speed = RTE_ETH_SPEED_NUM_200G;
3920 : 0 : break;
3921 : 0 : case HWRM_PORT_PHY_QCFG_OUTPUT_LINK_SPEED_400GB:
3922 : : eth_link_speed = RTE_ETH_SPEED_NUM_400G;
3923 : 0 : break;
3924 : 0 : case HWRM_PORT_PHY_QCFG_OUTPUT_LINK_SPEED_2GB:
3925 : : default:
3926 : 0 : PMD_DRV_LOG_LINE(ERR, "HWRM link speed %d not defined",
3927 : : hw_link_speed);
3928 : 0 : break;
3929 : : }
3930 : : return eth_link_speed;
3931 : : }
3932 : :
3933 : 0 : static uint16_t bnxt_parse_hw_link_duplex(uint16_t hw_link_duplex)
3934 : : {
3935 : : uint16_t eth_link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
3936 : :
3937 [ # # # ]: 0 : switch (hw_link_duplex) {
3938 : : case HWRM_PORT_PHY_CFG_INPUT_AUTO_DUPLEX_BOTH:
3939 : : case HWRM_PORT_PHY_CFG_INPUT_AUTO_DUPLEX_FULL:
3940 : : /* FALLTHROUGH */
3941 : : eth_link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
3942 : : break;
3943 : 0 : case HWRM_PORT_PHY_CFG_INPUT_AUTO_DUPLEX_HALF:
3944 : : eth_link_duplex = RTE_ETH_LINK_HALF_DUPLEX;
3945 : 0 : break;
3946 : 0 : default:
3947 : 0 : PMD_DRV_LOG_LINE(ERR, "HWRM link duplex %d not defined",
3948 : : hw_link_duplex);
3949 : 0 : break;
3950 : : }
3951 : 0 : return eth_link_duplex;
3952 : : }
3953 : :
3954 : 0 : int bnxt_get_hwrm_link_config(struct bnxt *bp, struct rte_eth_link *link)
3955 : : {
3956 : : int rc = 0;
3957 : 0 : struct bnxt_link_info *link_info = bp->link_info;
3958 : :
3959 : 0 : rc = bnxt_hwrm_port_phy_qcaps(bp);
3960 [ # # ]: 0 : if (rc)
3961 : 0 : PMD_DRV_LOG_LINE(ERR, "Get link config failed with rc %d", rc);
3962 : :
3963 : 0 : rc = bnxt_hwrm_port_phy_qcfg(bp, link_info);
3964 [ # # ]: 0 : if (rc) {
3965 : 0 : PMD_DRV_LOG_LINE(ERR, "Get link config failed with rc %d", rc);
3966 : 0 : goto exit;
3967 : : }
3968 : :
3969 [ # # ]: 0 : if (link_info->link_speed)
3970 : 0 : link->link_speed = bnxt_parse_hw_link_speed(bp, link_info->link_speed);
3971 : : else
3972 : 0 : link->link_speed = RTE_ETH_SPEED_NUM_NONE;
3973 : 0 : link->link_duplex = bnxt_parse_hw_link_duplex(link_info->duplex);
3974 : 0 : link->link_status = link_info->link_up;
3975 : 0 : link->link_autoneg = link_info->auto_mode ==
3976 : : HWRM_PORT_PHY_QCFG_OUTPUT_AUTO_MODE_NONE ?
3977 : 0 : RTE_ETH_LINK_FIXED : RTE_ETH_LINK_AUTONEG;
3978 : 0 : exit:
3979 : 0 : return rc;
3980 : : }
3981 : :
3982 : 0 : static int bnxt_hwrm_port_phy_cfg_v2(struct bnxt *bp, struct bnxt_link_info *conf)
3983 : : {
3984 : 0 : struct hwrm_port_phy_cfg_output *resp = bp->hwrm_cmd_resp_addr;
3985 : 0 : struct hwrm_port_phy_cfg_input req = {0};
3986 : : uint32_t enables = 0;
3987 : : int rc = 0;
3988 : :
3989 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_PORT_PHY_CFG, BNXT_USE_CHIMP_MB);
3990 : :
3991 [ # # ]: 0 : if (!conf->link_up) {
3992 : 0 : req.flags =
3993 : : rte_cpu_to_le_32(HWRM_PORT_PHY_CFG_INPUT_FLAGS_FORCE_LINK_DWN);
3994 : 0 : PMD_DRV_LOG_LINE(ERR, "Force Link Down");
3995 : 0 : goto link_down;
3996 : : }
3997 : :
3998 : : /* Setting Fixed Speed. But AutoNeg is ON, So disable it */
3999 [ # # # # ]: 0 : if (bp->link_info->auto_mode && conf->link_speed) {
4000 : 0 : req.auto_mode = HWRM_PORT_PHY_CFG_INPUT_AUTO_MODE_NONE;
4001 : 0 : PMD_DRV_LOG_LINE(DEBUG, "Disabling AutoNeg");
4002 : : }
4003 : 0 : req.flags = rte_cpu_to_le_32(conf->phy_flags);
4004 [ # # ]: 0 : if (!conf->link_speed) {
4005 : : /* No speeds specified. Enable AutoNeg - all speeds */
4006 : : enables |= HWRM_PORT_PHY_CFG_INPUT_ENABLES_AUTO_LINK_SPEEDS2_MASK;
4007 : : enables |= HWRM_PORT_PHY_CFG_INPUT_ENABLES_AUTO_MODE;
4008 : 0 : req.auto_mode = HWRM_PORT_PHY_CFG_INPUT_AUTO_MODE_SPEED_MASK;
4009 : 0 : req.auto_link_speeds2_mask =
4010 : 0 : rte_cpu_to_le_16(bp->link_info->supported_speeds2_auto_mode);
4011 : : } else {
4012 : : enables |= HWRM_PORT_PHY_CFG_INPUT_ENABLES_FORCE_LINK_SPEEDS2;
4013 : 0 : req.force_link_speeds2 = rte_cpu_to_le_16(conf->link_speed);
4014 : 0 : PMD_DRV_LOG_LINE(INFO, "Force speed %d", conf->link_speed);
4015 : : }
4016 : :
4017 : : /* Fill rest of the req message */
4018 : 0 : req.auto_duplex = conf->duplex;
4019 [ # # ]: 0 : if (req.auto_mode != HWRM_PORT_PHY_CFG_INPUT_AUTO_MODE_SPEED_MASK)
4020 : 0 : enables |= HWRM_PORT_PHY_CFG_INPUT_ENABLES_AUTO_DUPLEX;
4021 : 0 : req.auto_pause = conf->auto_pause;
4022 : 0 : req.force_pause = conf->force_pause;
4023 [ # # ]: 0 : if (req.auto_pause)
4024 : 0 : req.force_pause = 0;
4025 : : /* Set force_pause if there is no auto or if there is a force */
4026 [ # # # # ]: 0 : if (req.auto_pause && !req.force_pause)
4027 : 0 : enables |= HWRM_PORT_PHY_CFG_INPUT_ENABLES_AUTO_PAUSE;
4028 : : else
4029 : 0 : enables |= HWRM_PORT_PHY_CFG_INPUT_ENABLES_FORCE_PAUSE;
4030 : 0 : req.enables = rte_cpu_to_le_32(enables);
4031 : :
4032 : 0 : link_down:
4033 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
4034 : :
4035 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
4036 : : HWRM_UNLOCK();
4037 : 0 : return rc;
4038 : : }
4039 : :
4040 : 0 : static int bnxt_set_hwrm_link_config_v2(struct bnxt *bp, bool link_up)
4041 : : {
4042 [ # # ]: 0 : struct rte_eth_conf *dev_conf = &bp->eth_dev->data->dev_conf;
4043 : : struct bnxt_link_info link_req;
4044 : : uint16_t speed, autoneg;
4045 : : int rc = 0;
4046 : :
4047 : : memset(&link_req, 0, sizeof(link_req));
4048 : 0 : link_req.link_up = link_up;
4049 [ # # ]: 0 : if (!link_up)
4050 : 0 : goto port_phy_cfg;
4051 : :
4052 : 0 : autoneg = bnxt_check_eth_link_autoneg(dev_conf->link_speeds);
4053 : 0 : speed = bnxt_parse_eth_link_speed(bp, dev_conf->link_speeds,
4054 : : bp->link_info);
4055 : 0 : link_req.phy_flags = HWRM_PORT_PHY_CFG_INPUT_FLAGS_RESET_PHY;
4056 [ # # ]: 0 : if (autoneg == 1) {
4057 : 0 : link_req.phy_flags |=
4058 : : HWRM_PORT_PHY_CFG_INPUT_FLAGS_RESTART_AUTONEG;
4059 : 0 : link_req.cfg_auto_link_speeds2_mask =
4060 : 0 : bnxt_parse_eth_link_speed_mask(bp, dev_conf->link_speeds);
4061 : : } else {
4062 : 0 : if (bp->link_info->phy_type ==
4063 [ # # ]: 0 : HWRM_PORT_PHY_QCFG_OUTPUT_PHY_TYPE_BASET ||
4064 : : bp->link_info->phy_type ==
4065 : 0 : HWRM_PORT_PHY_QCFG_OUTPUT_PHY_TYPE_BASETE ||
4066 [ # # ]: 0 : bp->link_info->media_type ==
4067 : : HWRM_PORT_PHY_QCFG_OUTPUT_MEDIA_TYPE_TP) {
4068 : 0 : PMD_DRV_LOG_LINE(ERR, "10GBase-T devices must autoneg");
4069 : 0 : return -EINVAL;
4070 : : }
4071 : :
4072 : 0 : link_req.phy_flags |= HWRM_PORT_PHY_CFG_INPUT_FLAGS_FORCE;
4073 : : /* If user wants a particular speed try that first. */
4074 : 0 : link_req.link_speed = speed;
4075 : : }
4076 [ # # ]: 0 : link_req.duplex = bnxt_parse_eth_link_duplex(dev_conf->link_speeds);
4077 : 0 : link_req.auto_pause = bp->link_info->auto_pause;
4078 : 0 : link_req.force_pause = bp->link_info->force_pause;
4079 : :
4080 : 0 : port_phy_cfg:
4081 : 0 : rc = bnxt_hwrm_port_phy_cfg_v2(bp, &link_req);
4082 [ # # ]: 0 : if (rc)
4083 : 0 : PMD_DRV_LOG_LINE(ERR, "Set link config failed with rc %d", rc);
4084 : :
4085 : : return rc;
4086 : : }
4087 : :
4088 : 0 : int bnxt_set_hwrm_link_config(struct bnxt *bp, bool link_up)
4089 : : {
4090 : : int rc = 0;
4091 : 0 : struct rte_eth_conf *dev_conf = &bp->eth_dev->data->dev_conf;
4092 : : struct bnxt_link_info link_req;
4093 : : uint16_t speed, autoneg;
4094 : :
4095 [ # # ]: 0 : if (!BNXT_SINGLE_PF(bp) || BNXT_VF(bp))
4096 : : return 0;
4097 : :
4098 : 0 : rc = bnxt_validate_link_speed(bp);
4099 [ # # ]: 0 : if (rc)
4100 : 0 : goto error;
4101 : :
4102 [ # # # # : 0 : if (BNXT_LINK_SPEEDS_V2(bp))
# # # # ]
4103 : 0 : return bnxt_set_hwrm_link_config_v2(bp, link_up);
4104 : :
4105 : : memset(&link_req, 0, sizeof(link_req));
4106 : 0 : link_req.link_up = link_up;
4107 [ # # ]: 0 : if (!link_up)
4108 : 0 : goto port_phy_cfg;
4109 : :
4110 : : /* Get user requested autoneg setting */
4111 : 0 : autoneg = bnxt_check_eth_link_autoneg(dev_conf->link_speeds);
4112 [ # # ]: 0 : if (BNXT_CHIP_P5_P7(bp) &&
4113 [ # # ]: 0 : dev_conf->link_speeds & RTE_ETH_LINK_SPEED_40G) {
4114 : : /* 40G is not supported as part of media auto detect.
4115 : : * The speed should be forced and autoneg disabled
4116 : : * to configure 40G speed.
4117 : : */
4118 : 0 : PMD_DRV_LOG_LINE(INFO, "Disabling autoneg for 40G");
4119 : : autoneg = 0;
4120 : : }
4121 : :
4122 : : /* Override based on current Autoneg setting in PHY for 200G */
4123 [ # # # # : 0 : if (autoneg == 1 && BNXT_CHIP_P5(bp) && bp->link_info->auto_mode == 0 &&
# # ]
4124 [ # # ]: 0 : bp->link_info->force_pam4_link_speed ==
4125 : : HWRM_PORT_PHY_CFG_INPUT_FORCE_PAM4_LINK_SPEED_200GB) {
4126 : : autoneg = 0;
4127 : 0 : PMD_DRV_LOG_LINE(DEBUG, "Disabling autoneg for 200G");
4128 : : }
4129 : :
4130 : 0 : speed = bnxt_parse_eth_link_speed(bp, dev_conf->link_speeds,
4131 : : bp->link_info);
4132 : 0 : link_req.phy_flags = HWRM_PORT_PHY_CFG_INPUT_FLAGS_RESET_PHY;
4133 : : /* Autoneg can be done only when the FW allows. */
4134 [ # # ]: 0 : if (autoneg == 1 &&
4135 [ # # # # ]: 0 : (bp->link_info->support_auto_speeds || bp->link_info->support_pam4_auto_speeds)) {
4136 : 0 : link_req.phy_flags |=
4137 : : HWRM_PORT_PHY_CFG_INPUT_FLAGS_RESTART_AUTONEG;
4138 : 0 : link_req.auto_link_speed_mask =
4139 : 0 : bnxt_parse_eth_link_speed_mask(bp,
4140 : : dev_conf->link_speeds);
4141 : 0 : link_req.auto_pam4_link_speed_mask =
4142 : 0 : bp->link_info->auto_pam4_link_speed_mask;
4143 : : } else {
4144 : 0 : if (bp->link_info->phy_type ==
4145 [ # # ]: 0 : HWRM_PORT_PHY_QCFG_OUTPUT_PHY_TYPE_BASET ||
4146 : : bp->link_info->phy_type ==
4147 : 0 : HWRM_PORT_PHY_QCFG_OUTPUT_PHY_TYPE_BASETE ||
4148 [ # # ]: 0 : bp->link_info->media_type ==
4149 : : HWRM_PORT_PHY_QCFG_OUTPUT_MEDIA_TYPE_TP) {
4150 : 0 : PMD_DRV_LOG_LINE(ERR, "10GBase-T devices must autoneg");
4151 : 0 : return -EINVAL;
4152 : : }
4153 : :
4154 : 0 : link_req.phy_flags |= HWRM_PORT_PHY_CFG_INPUT_FLAGS_FORCE;
4155 : : /* If user wants a particular speed try that first. */
4156 [ # # ]: 0 : if (speed)
4157 : 0 : link_req.link_speed = speed;
4158 [ # # ]: 0 : else if (bp->link_info->force_pam4_link_speed)
4159 : 0 : link_req.link_speed =
4160 : : bp->link_info->force_pam4_link_speed;
4161 [ # # ]: 0 : else if (bp->link_info->force_link_speed)
4162 : 0 : link_req.link_speed = bp->link_info->force_link_speed;
4163 [ # # ]: 0 : else if (bp->link_info->auto_pam4_link_speed_mask)
4164 : 0 : link_req.link_speed =
4165 : : bp->link_info->auto_pam4_link_speed_mask;
4166 [ # # ]: 0 : else if (bp->link_info->support_pam4_speeds)
4167 : 0 : link_req.link_speed =
4168 : : bp->link_info->support_pam4_speeds;
4169 : : else
4170 : 0 : link_req.link_speed = bp->link_info->auto_link_speed;
4171 : : /* Auto PAM4 link speed is zero, but auto_link_speed is not
4172 : : * zero. Use the auto_link_speed.
4173 : : */
4174 [ # # ]: 0 : if (bp->link_info->auto_link_speed != 0 &&
4175 [ # # ]: 0 : bp->link_info->auto_pam4_link_speed_mask == 0)
4176 : 0 : link_req.link_speed = bp->link_info->auto_link_speed;
4177 : : }
4178 [ # # ]: 0 : link_req.duplex = bnxt_parse_eth_link_duplex(dev_conf->link_speeds);
4179 : 0 : link_req.auto_pause = bp->link_info->auto_pause;
4180 : 0 : link_req.force_pause = bp->link_info->force_pause;
4181 : :
4182 : 0 : port_phy_cfg:
4183 : 0 : rc = bnxt_hwrm_port_phy_cfg(bp, &link_req);
4184 [ # # ]: 0 : if (rc) {
4185 : 0 : PMD_DRV_LOG_LINE(ERR,
4186 : : "Set link config failed with rc %d", rc);
4187 : : }
4188 : :
4189 : 0 : error:
4190 : : return rc;
4191 : : }
4192 : :
4193 : 0 : int bnxt_hwrm_func_qcfg(struct bnxt *bp, uint16_t *mtu)
4194 : : {
4195 : 0 : struct hwrm_func_qcfg_input req = {0};
4196 : 0 : struct hwrm_func_qcfg_output *resp = bp->hwrm_cmd_resp_addr;
4197 : : uint16_t flags;
4198 : : int rc = 0;
4199 : 0 : bp->func_svif = BNXT_SVIF_INVALID;
4200 : : uint16_t svif_info;
4201 : :
4202 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_QCFG, BNXT_USE_CHIMP_MB);
4203 : 0 : req.fid = rte_cpu_to_le_16(0xffff);
4204 : :
4205 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
4206 : :
4207 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
4208 : :
4209 : 0 : bp->vlan = rte_le_to_cpu_16(resp->vlan) & RTE_ETH_VLAN_ID_MAX;
4210 : :
4211 : 0 : svif_info = rte_le_to_cpu_16(resp->svif_info);
4212 [ # # ]: 0 : if (svif_info & HWRM_FUNC_QCFG_OUTPUT_SVIF_INFO_SVIF_VALID)
4213 : 0 : bp->func_svif = svif_info &
4214 : : HWRM_FUNC_QCFG_OUTPUT_SVIF_INFO_SVIF_MASK;
4215 : :
4216 : 0 : flags = rte_le_to_cpu_16(resp->flags);
4217 [ # # # # ]: 0 : if (BNXT_PF(bp) && (flags & HWRM_FUNC_QCFG_OUTPUT_FLAGS_MULTI_HOST))
4218 : 0 : bp->flags |= BNXT_FLAG_MULTI_HOST;
4219 : :
4220 [ # # ]: 0 : if (BNXT_VF(bp) &&
4221 [ # # ]: 0 : !BNXT_VF_IS_TRUSTED(bp) &&
4222 : : (flags & HWRM_FUNC_QCFG_OUTPUT_FLAGS_TRUSTED_VF)) {
4223 : 0 : bp->flags |= BNXT_FLAG_TRUSTED_VF_EN;
4224 : 0 : PMD_DRV_LOG_LINE(INFO, "Trusted VF cap enabled");
4225 [ # # ]: 0 : } else if (BNXT_VF(bp) &&
4226 [ # # ]: 0 : BNXT_VF_IS_TRUSTED(bp) &&
4227 : : !(flags & HWRM_FUNC_QCFG_OUTPUT_FLAGS_TRUSTED_VF)) {
4228 : 0 : bp->flags &= ~BNXT_FLAG_TRUSTED_VF_EN;
4229 : 0 : PMD_DRV_LOG_LINE(INFO, "Trusted VF cap disabled");
4230 : : }
4231 : :
4232 [ # # ]: 0 : if (mtu)
4233 : 0 : *mtu = rte_le_to_cpu_16(resp->admin_mtu);
4234 : :
4235 [ # # ]: 0 : switch (resp->port_partition_type) {
4236 : 0 : case HWRM_FUNC_QCFG_OUTPUT_PORT_PARTITION_TYPE_NPAR1_0:
4237 : : case HWRM_FUNC_QCFG_OUTPUT_PORT_PARTITION_TYPE_NPAR1_5:
4238 : : case HWRM_FUNC_QCFG_OUTPUT_PORT_PARTITION_TYPE_NPAR2_0:
4239 : : /* FALLTHROUGH */
4240 : 0 : bp->flags |= BNXT_FLAG_NPAR_PF;
4241 : 0 : break;
4242 : 0 : default:
4243 : 0 : bp->flags &= ~BNXT_FLAG_NPAR_PF;
4244 : 0 : break;
4245 : : }
4246 : :
4247 : 0 : bp->legacy_db_size =
4248 : 0 : rte_le_to_cpu_16(resp->legacy_l2_db_size_kb) * 1024;
4249 : :
4250 : : HWRM_UNLOCK();
4251 : :
4252 : 0 : return rc;
4253 : : }
4254 : :
4255 : 0 : int bnxt_hwrm_parent_pf_qcfg(struct bnxt *bp)
4256 : : {
4257 : 0 : struct hwrm_func_qcfg_input req = {0};
4258 : 0 : struct hwrm_func_qcfg_output *resp = bp->hwrm_cmd_resp_addr;
4259 : : uint16_t flags;
4260 : : int rc;
4261 : :
4262 [ # # ]: 0 : if (!BNXT_VF_IS_TRUSTED(bp))
4263 : : return 0;
4264 : :
4265 [ # # ]: 0 : if (!bp->parent)
4266 : : return -EINVAL;
4267 : :
4268 : 0 : bp->parent->fid = BNXT_PF_FID_INVALID;
4269 : :
4270 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_QCFG, BNXT_USE_CHIMP_MB);
4271 : :
4272 : 0 : req.fid = rte_cpu_to_le_16(0xfffe); /* Request parent PF information. */
4273 : :
4274 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
4275 : :
4276 [ # # # # ]: 0 : HWRM_CHECK_RESULT_SILENT();
4277 : :
4278 [ # # ]: 0 : memcpy(bp->parent->mac_addr, resp->mac_address, RTE_ETHER_ADDR_LEN);
4279 : 0 : bp->parent->vnic = rte_le_to_cpu_16(resp->dflt_vnic_id);
4280 : 0 : bp->parent->fid = rte_le_to_cpu_16(resp->fid);
4281 : 0 : bp->parent->port_id = rte_le_to_cpu_16(resp->port_id);
4282 : :
4283 : 0 : flags = rte_le_to_cpu_16(resp->flags);
4284 : :
4285 : : /* check for the mulit-host support */
4286 [ # # ]: 0 : if (flags & HWRM_FUNC_QCFG_OUTPUT_FLAGS_MULTI_HOST) {
4287 : 0 : bp->flags |= BNXT_FLAG_MULTI_HOST;
4288 : 0 : bp->multi_host_pf_pci_id = resp->pci_id;
4289 : 0 : PMD_DRV_LOG_LINE(INFO, "Mult-Host system Parent PCI-ID: 0x%x", resp->pci_id);
4290 : : }
4291 : :
4292 : : /* check for the multi-root support */
4293 [ # # ]: 0 : if (flags & HWRM_FUNC_QCFG_OUTPUT_FLAGS_MULTI_ROOT) {
4294 : 0 : bp->flags2 |= BNXT_FLAGS2_MULTIROOT_EN;
4295 : 0 : PMD_DRV_LOG_LINE(DEBUG, "PF enabled with multi root capability");
4296 : : }
4297 : :
4298 : : HWRM_UNLOCK();
4299 : :
4300 : 0 : return 0;
4301 : : }
4302 : :
4303 : 0 : static int bnxt_hwrm_set_tpa(struct bnxt *bp)
4304 : : {
4305 : 0 : struct rte_eth_conf *dev_conf = &bp->eth_dev->data->dev_conf;
4306 : 0 : uint64_t rx_offloads = dev_conf->rxmode.offloads;
4307 : : bool tpa_flags = 0;
4308 : : int rc, i;
4309 : :
4310 : 0 : tpa_flags = (rx_offloads & RTE_ETH_RX_OFFLOAD_TCP_LRO) ? true : false;
4311 [ # # ]: 0 : for (i = 0; i < bp->max_vnics; i++) {
4312 : 0 : struct bnxt_vnic_info *vnic = &bp->vnic_info[i];
4313 : :
4314 [ # # ]: 0 : if (vnic->fw_vnic_id == INVALID_HW_RING_ID)
4315 : 0 : continue;
4316 : :
4317 : 0 : rc = bnxt_hwrm_vnic_tpa_cfg(bp, vnic, tpa_flags);
4318 [ # # ]: 0 : if (rc)
4319 : 0 : return rc;
4320 : : }
4321 : : return 0;
4322 : : }
4323 : :
4324 : 0 : int bnxt_hwrm_get_dflt_vnic_svif(struct bnxt *bp, uint16_t fid,
4325 : : uint16_t *vnic_id, uint16_t *svif)
4326 : : {
4327 : 0 : struct hwrm_func_qcfg_input req = {0};
4328 : 0 : struct hwrm_func_qcfg_output *resp = bp->hwrm_cmd_resp_addr;
4329 : : uint16_t svif_info;
4330 : : int rc = 0;
4331 : :
4332 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_QCFG, BNXT_USE_CHIMP_MB);
4333 : 0 : req.fid = rte_cpu_to_le_16(fid);
4334 : :
4335 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
4336 : :
4337 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
4338 : :
4339 : 0 : svif_info = rte_le_to_cpu_16(resp->svif_info);
4340 [ # # ]: 0 : if (svif && (svif_info & HWRM_FUNC_QCFG_OUTPUT_SVIF_INFO_SVIF_VALID)) {
4341 : 0 : *svif = svif_info & HWRM_FUNC_QCFG_OUTPUT_SVIF_INFO_SVIF_MASK;
4342 : : /* When the VF corresponding to the VFR is down at the time of
4343 : : * VFR conduit creation, the VFR rule will be programmed with
4344 : : * invalid vnic id because FW will return default vnic id as
4345 : : * INVALID when queried through FUNC_QCFG. As a result, when
4346 : : * the VF is brought up, VF won't receive packets because
4347 : : * INVALID vnic id is already programmed.
4348 : : *
4349 : : * Hence, use svif value as vnic id during VFR conduit creation
4350 : : * as both svif and default vnic id values are same and will
4351 : : * never change.
4352 : : */
4353 [ # # ]: 0 : if (vnic_id)
4354 : 0 : *vnic_id = *svif;
4355 : : } else {
4356 : : rc = -EINVAL;
4357 : : }
4358 : :
4359 : : HWRM_UNLOCK();
4360 : :
4361 : 0 : bnxt_hwrm_set_tpa(bp);
4362 : :
4363 : 0 : return rc;
4364 : : }
4365 : :
4366 : 0 : int bnxt_hwrm_port_mac_qcfg(struct bnxt *bp)
4367 : : {
4368 : 0 : struct hwrm_port_mac_qcfg_input req = {0};
4369 : 0 : struct hwrm_port_mac_qcfg_output *resp = bp->hwrm_cmd_resp_addr;
4370 : : uint16_t port_svif_info;
4371 : : int rc;
4372 : :
4373 : 0 : bp->port_svif = BNXT_SVIF_INVALID;
4374 : :
4375 [ # # ]: 0 : if (BNXT_VF(bp) && !BNXT_VF_IS_TRUSTED(bp))
4376 : : return 0;
4377 : :
4378 [ # # ]: 0 : HWRM_PREP(&req, HWRM_PORT_MAC_QCFG, BNXT_USE_CHIMP_MB);
4379 : :
4380 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
4381 : :
4382 [ # # # # ]: 0 : HWRM_CHECK_RESULT_SILENT();
4383 : :
4384 : 0 : port_svif_info = rte_le_to_cpu_16(resp->port_svif_info);
4385 [ # # ]: 0 : if (port_svif_info &
4386 : : HWRM_PORT_MAC_QCFG_OUTPUT_PORT_SVIF_INFO_PORT_SVIF_VALID)
4387 : 0 : bp->port_svif = port_svif_info &
4388 : : HWRM_PORT_MAC_QCFG_OUTPUT_PORT_SVIF_INFO_PORT_SVIF_MASK;
4389 : :
4390 : : HWRM_UNLOCK();
4391 : :
4392 : 0 : return 0;
4393 : : }
4394 : :
4395 : 0 : static int bnxt_hwrm_pf_func_cfg(struct bnxt *bp,
4396 : : struct bnxt_pf_resource_info *pf_resc)
4397 : : {
4398 : 0 : struct hwrm_func_cfg_input req = {0};
4399 : 0 : struct hwrm_func_cfg_output *resp = bp->hwrm_cmd_resp_addr;
4400 : : uint32_t enables;
4401 : : int rc;
4402 : :
4403 : : enables = HWRM_FUNC_CFG_INPUT_ENABLES_ADMIN_MTU |
4404 : : HWRM_FUNC_CFG_INPUT_ENABLES_HOST_MTU |
4405 : : HWRM_FUNC_CFG_INPUT_ENABLES_MRU |
4406 : : HWRM_FUNC_CFG_INPUT_ENABLES_NUM_RSSCOS_CTXS |
4407 : : HWRM_FUNC_CFG_INPUT_ENABLES_NUM_STAT_CTXS |
4408 : : HWRM_FUNC_CFG_INPUT_ENABLES_NUM_CMPL_RINGS |
4409 : : HWRM_FUNC_CFG_INPUT_ENABLES_NUM_TX_RINGS |
4410 : : HWRM_FUNC_CFG_INPUT_ENABLES_NUM_RX_RINGS |
4411 : : HWRM_FUNC_CFG_INPUT_ENABLES_NUM_L2_CTXS |
4412 : : HWRM_FUNC_CFG_INPUT_ENABLES_NUM_VNICS;
4413 : :
4414 [ # # ]: 0 : if (BNXT_HAS_RING_GRPS(bp)) {
4415 : : enables |= HWRM_FUNC_CFG_INPUT_ENABLES_NUM_HW_RING_GRPS;
4416 : 0 : req.num_hw_ring_grps =
4417 : 0 : rte_cpu_to_le_16(pf_resc->num_hw_ring_grps);
4418 : : } else if (BNXT_HAS_NQ(bp)) {
4419 : : enables |= HWRM_FUNC_CFG_INPUT_ENABLES_NUM_MSIX;
4420 : 0 : req.num_msix = rte_cpu_to_le_16(pf_resc->num_nq_rings);
4421 : : }
4422 : :
4423 : 0 : req.flags = rte_cpu_to_le_32(bp->pf->func_cfg_flags);
4424 : 0 : req.admin_mtu = rte_cpu_to_le_16(BNXT_MAX_MTU);
4425 : 0 : req.host_mtu = rte_cpu_to_le_16(bp->eth_dev->data->mtu);
4426 : 0 : req.mru = rte_cpu_to_le_16(BNXT_VNIC_MRU(bp->eth_dev->data->mtu));
4427 : 0 : req.num_rsscos_ctxs = rte_cpu_to_le_16(pf_resc->num_rsscos_ctxs);
4428 : 0 : req.num_stat_ctxs = rte_cpu_to_le_16(pf_resc->num_stat_ctxs);
4429 : 0 : req.num_cmpl_rings = rte_cpu_to_le_16(pf_resc->num_cp_rings);
4430 : 0 : req.num_tx_rings = rte_cpu_to_le_16(pf_resc->num_tx_rings);
4431 : 0 : req.num_rx_rings = rte_cpu_to_le_16(pf_resc->num_rx_rings);
4432 : 0 : req.num_l2_ctxs = rte_cpu_to_le_16(pf_resc->num_l2_ctxs);
4433 : 0 : req.num_vnics = rte_cpu_to_le_16(pf_resc->num_vnics);
4434 : 0 : req.fid = rte_cpu_to_le_16(0xffff);
4435 : 0 : req.enables = rte_cpu_to_le_32(enables);
4436 : :
4437 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_CFG, BNXT_USE_CHIMP_MB);
4438 : :
4439 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
4440 : :
4441 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
4442 : : HWRM_UNLOCK();
4443 : :
4444 : 0 : return rc;
4445 : : }
4446 : :
4447 : : /* min values are the guaranteed resources and max values are subject
4448 : : * to availability. The strategy for now is to keep both min & max
4449 : : * values the same.
4450 : : */
4451 : : static void
4452 : 0 : bnxt_fill_vf_func_cfg_req_new(struct bnxt *bp,
4453 : : struct hwrm_func_vf_resource_cfg_input *req,
4454 : : int num_vfs)
4455 : : {
4456 : 0 : req->max_rsscos_ctx = rte_cpu_to_le_16(bp->max_rsscos_ctx /
4457 : : (num_vfs + 1));
4458 : 0 : req->min_rsscos_ctx = req->max_rsscos_ctx;
4459 : 0 : req->max_stat_ctx = rte_cpu_to_le_16(bp->max_stat_ctx / (num_vfs + 1));
4460 : 0 : req->min_stat_ctx = req->max_stat_ctx;
4461 : 0 : req->max_cmpl_rings = rte_cpu_to_le_16(bp->max_cp_rings /
4462 : : (num_vfs + 1));
4463 : 0 : req->min_cmpl_rings = req->max_cmpl_rings;
4464 : 0 : req->max_tx_rings = rte_cpu_to_le_16(bp->max_tx_rings / (num_vfs + 1));
4465 : 0 : req->min_tx_rings = req->max_tx_rings;
4466 : 0 : req->max_rx_rings = rte_cpu_to_le_16(bp->max_rx_rings / (num_vfs + 1));
4467 : 0 : req->min_rx_rings = req->max_rx_rings;
4468 : 0 : req->max_l2_ctxs = rte_cpu_to_le_16(bp->max_l2_ctx / (num_vfs + 1));
4469 : 0 : req->min_l2_ctxs = req->max_l2_ctxs;
4470 : 0 : req->max_vnics = rte_cpu_to_le_16(bp->max_vnics / (num_vfs + 1));
4471 : 0 : req->min_vnics = req->max_vnics;
4472 : 0 : req->max_hw_ring_grps = rte_cpu_to_le_16(bp->max_ring_grps /
4473 : : (num_vfs + 1));
4474 : 0 : req->min_hw_ring_grps = req->max_hw_ring_grps;
4475 : 0 : req->max_msix = rte_cpu_to_le_16(bp->max_nq_rings / (num_vfs + 1));
4476 : 0 : }
4477 : :
4478 : : static void
4479 : 0 : bnxt_fill_vf_func_cfg_req_old(struct bnxt *bp,
4480 : : struct hwrm_func_cfg_input *req,
4481 : : int num_vfs)
4482 : : {
4483 : 0 : req->enables = rte_cpu_to_le_32(HWRM_FUNC_CFG_INPUT_ENABLES_ADMIN_MTU |
4484 : : HWRM_FUNC_CFG_INPUT_ENABLES_MRU |
4485 : : HWRM_FUNC_CFG_INPUT_ENABLES_NUM_RSSCOS_CTXS |
4486 : : HWRM_FUNC_CFG_INPUT_ENABLES_NUM_STAT_CTXS |
4487 : : HWRM_FUNC_CFG_INPUT_ENABLES_NUM_CMPL_RINGS |
4488 : : HWRM_FUNC_CFG_INPUT_ENABLES_NUM_TX_RINGS |
4489 : : HWRM_FUNC_CFG_INPUT_ENABLES_NUM_RX_RINGS |
4490 : : HWRM_FUNC_CFG_INPUT_ENABLES_NUM_L2_CTXS |
4491 : : HWRM_FUNC_CFG_INPUT_ENABLES_NUM_VNICS |
4492 : : HWRM_FUNC_CFG_INPUT_ENABLES_NUM_HW_RING_GRPS);
4493 : :
4494 : 0 : req->admin_mtu = rte_cpu_to_le_16(bp->eth_dev->data->mtu + RTE_ETHER_HDR_LEN +
4495 : : RTE_ETHER_CRC_LEN + RTE_VLAN_HLEN *
4496 : : BNXT_NUM_VLANS);
4497 : 0 : req->mru = rte_cpu_to_le_16(BNXT_VNIC_MRU(bp->eth_dev->data->mtu));
4498 : 0 : req->num_rsscos_ctxs = rte_cpu_to_le_16(bp->max_rsscos_ctx /
4499 : : (num_vfs + 1));
4500 : 0 : req->num_stat_ctxs = rte_cpu_to_le_16(bp->max_stat_ctx / (num_vfs + 1));
4501 : 0 : req->num_cmpl_rings = rte_cpu_to_le_16(bp->max_cp_rings /
4502 : : (num_vfs + 1));
4503 : 0 : req->num_tx_rings = rte_cpu_to_le_16(bp->max_tx_rings / (num_vfs + 1));
4504 : 0 : req->num_rx_rings = rte_cpu_to_le_16(bp->max_rx_rings / (num_vfs + 1));
4505 : 0 : req->num_l2_ctxs = rte_cpu_to_le_16(bp->max_l2_ctx / (num_vfs + 1));
4506 : : /* TODO: For now, do not support VMDq/RFS on VFs. */
4507 : 0 : req->num_vnics = rte_cpu_to_le_16(1);
4508 : 0 : req->num_hw_ring_grps = rte_cpu_to_le_16(bp->max_ring_grps /
4509 : : (num_vfs + 1));
4510 : 0 : }
4511 : :
4512 : : /* Update the port wide resource values based on how many resources
4513 : : * got allocated to the VF.
4514 : : */
4515 : 0 : static int bnxt_update_max_resources(struct bnxt *bp,
4516 : : int vf)
4517 : : {
4518 : 0 : struct hwrm_func_qcfg_input req = {0};
4519 : 0 : struct hwrm_func_qcfg_output *resp = bp->hwrm_cmd_resp_addr;
4520 : : int rc;
4521 : :
4522 : : /* Get the actual allocated values now */
4523 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_QCFG, BNXT_USE_CHIMP_MB);
4524 : 0 : req.fid = rte_cpu_to_le_16(bp->pf->vf_info[vf].fid);
4525 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
4526 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
4527 : :
4528 : 0 : bp->max_rsscos_ctx -= rte_le_to_cpu_16(resp->alloc_rsscos_ctx);
4529 : 0 : bp->max_stat_ctx -= rte_le_to_cpu_16(resp->alloc_stat_ctx);
4530 : 0 : bp->max_cp_rings -= rte_le_to_cpu_16(resp->alloc_cmpl_rings);
4531 : 0 : bp->max_tx_rings -= rte_le_to_cpu_16(resp->alloc_tx_rings);
4532 : 0 : bp->max_rx_rings -= rte_le_to_cpu_16(resp->alloc_rx_rings);
4533 : 0 : bp->max_l2_ctx -= rte_le_to_cpu_16(resp->alloc_l2_ctx);
4534 : 0 : bp->max_ring_grps -= rte_le_to_cpu_16(resp->alloc_hw_ring_grps);
4535 : 0 : bp->max_nq_rings -= rte_le_to_cpu_16(resp->alloc_msix);
4536 : 0 : bp->max_vnics -= rte_le_to_cpu_16(resp->alloc_vnics);
4537 : :
4538 : : HWRM_UNLOCK();
4539 : :
4540 : 0 : return 0;
4541 : : }
4542 : :
4543 : : /* Update the PF resource values based on how many resources
4544 : : * got allocated to it.
4545 : : */
4546 : 0 : static int bnxt_update_max_resources_pf_only(struct bnxt *bp)
4547 : : {
4548 : 0 : struct hwrm_func_qcfg_input req = {0};
4549 : 0 : struct hwrm_func_qcfg_output *resp = bp->hwrm_cmd_resp_addr;
4550 : : int rc;
4551 : :
4552 : : /* Get the actual allocated values now */
4553 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_QCFG, BNXT_USE_CHIMP_MB);
4554 : 0 : req.fid = rte_cpu_to_le_16(0xffff);
4555 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
4556 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
4557 : :
4558 : 0 : bp->max_rsscos_ctx = rte_le_to_cpu_16(resp->alloc_rsscos_ctx);
4559 : 0 : bp->max_stat_ctx = rte_le_to_cpu_16(resp->alloc_stat_ctx);
4560 : 0 : bp->max_cp_rings = rte_le_to_cpu_16(resp->alloc_cmpl_rings);
4561 : 0 : bp->max_tx_rings = rte_le_to_cpu_16(resp->alloc_tx_rings);
4562 : 0 : bp->max_rx_rings = rte_le_to_cpu_16(resp->alloc_rx_rings);
4563 : 0 : bp->max_l2_ctx = rte_le_to_cpu_16(resp->alloc_l2_ctx);
4564 : 0 : bp->max_ring_grps = rte_le_to_cpu_16(resp->alloc_hw_ring_grps);
4565 : 0 : bp->max_vnics = rte_le_to_cpu_16(resp->alloc_vnics);
4566 : :
4567 : : HWRM_UNLOCK();
4568 : :
4569 : 0 : return 0;
4570 : : }
4571 : :
4572 : 0 : int bnxt_hwrm_func_qcfg_current_vf_vlan(struct bnxt *bp, int vf)
4573 : : {
4574 : 0 : struct hwrm_func_qcfg_input req = {0};
4575 : 0 : struct hwrm_func_qcfg_output *resp = bp->hwrm_cmd_resp_addr;
4576 : : int rc;
4577 : :
4578 : : /* Check for zero MAC address */
4579 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_QCFG, BNXT_USE_CHIMP_MB);
4580 : 0 : req.fid = rte_cpu_to_le_16(bp->pf->vf_info[vf].fid);
4581 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
4582 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
4583 : 0 : rc = rte_le_to_cpu_16(resp->vlan);
4584 : :
4585 : : HWRM_UNLOCK();
4586 : :
4587 : 0 : return rc;
4588 : : }
4589 : :
4590 : 0 : static int bnxt_query_pf_resources(struct bnxt *bp,
4591 : : struct bnxt_pf_resource_info *pf_resc)
4592 : : {
4593 : 0 : struct hwrm_func_qcfg_input req = {0};
4594 : 0 : struct hwrm_func_qcfg_output *resp = bp->hwrm_cmd_resp_addr;
4595 : : int rc;
4596 : :
4597 : : /* And copy the allocated numbers into the pf struct */
4598 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_QCFG, BNXT_USE_CHIMP_MB);
4599 : 0 : req.fid = rte_cpu_to_le_16(0xffff);
4600 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
4601 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
4602 : :
4603 : 0 : pf_resc->num_tx_rings = rte_le_to_cpu_16(resp->alloc_tx_rings);
4604 : 0 : pf_resc->num_rsscos_ctxs = rte_le_to_cpu_16(resp->alloc_rsscos_ctx);
4605 : 0 : pf_resc->num_stat_ctxs = rte_le_to_cpu_16(resp->alloc_stat_ctx);
4606 : 0 : pf_resc->num_cp_rings = rte_le_to_cpu_16(resp->alloc_cmpl_rings);
4607 : 0 : pf_resc->num_rx_rings = rte_le_to_cpu_16(resp->alloc_rx_rings);
4608 : 0 : pf_resc->num_l2_ctxs = rte_le_to_cpu_16(resp->alloc_l2_ctx);
4609 : 0 : pf_resc->num_hw_ring_grps = rte_le_to_cpu_32(resp->alloc_hw_ring_grps);
4610 : 0 : pf_resc->num_nq_rings = rte_le_to_cpu_32(resp->alloc_msix);
4611 : 0 : pf_resc->num_vnics = rte_le_to_cpu_16(resp->alloc_vnics);
4612 : 0 : bp->pf->evb_mode = resp->evb_mode;
4613 : :
4614 : : HWRM_UNLOCK();
4615 : :
4616 : 0 : return rc;
4617 : : }
4618 : :
4619 : : static void
4620 : 0 : bnxt_calculate_pf_resources(struct bnxt *bp,
4621 : : struct bnxt_pf_resource_info *pf_resc,
4622 : : int num_vfs)
4623 : : {
4624 [ # # ]: 0 : if (!num_vfs) {
4625 : 0 : pf_resc->num_rsscos_ctxs = bp->max_rsscos_ctx;
4626 : 0 : pf_resc->num_stat_ctxs = bp->max_stat_ctx;
4627 : 0 : pf_resc->num_cp_rings = bp->max_cp_rings;
4628 : 0 : pf_resc->num_tx_rings = bp->max_tx_rings;
4629 : 0 : pf_resc->num_rx_rings = bp->max_rx_rings;
4630 : 0 : pf_resc->num_l2_ctxs = bp->max_l2_ctx;
4631 : 0 : pf_resc->num_hw_ring_grps = bp->max_ring_grps;
4632 : 0 : pf_resc->num_nq_rings = bp->max_nq_rings;
4633 : 0 : pf_resc->num_vnics = bp->max_vnics;
4634 : :
4635 : 0 : return;
4636 : : }
4637 : :
4638 : 0 : pf_resc->num_rsscos_ctxs = bp->max_rsscos_ctx / (num_vfs + 1) +
4639 : 0 : bp->max_rsscos_ctx % (num_vfs + 1);
4640 : 0 : pf_resc->num_stat_ctxs = bp->max_stat_ctx / (num_vfs + 1) +
4641 : 0 : bp->max_stat_ctx % (num_vfs + 1);
4642 : 0 : pf_resc->num_cp_rings = bp->max_cp_rings / (num_vfs + 1) +
4643 : 0 : bp->max_cp_rings % (num_vfs + 1);
4644 : 0 : pf_resc->num_tx_rings = bp->max_tx_rings / (num_vfs + 1) +
4645 : 0 : bp->max_tx_rings % (num_vfs + 1);
4646 : 0 : pf_resc->num_rx_rings = bp->max_rx_rings / (num_vfs + 1) +
4647 : 0 : bp->max_rx_rings % (num_vfs + 1);
4648 : 0 : pf_resc->num_l2_ctxs = bp->max_l2_ctx / (num_vfs + 1) +
4649 : 0 : bp->max_l2_ctx % (num_vfs + 1);
4650 : 0 : pf_resc->num_hw_ring_grps = bp->max_ring_grps / (num_vfs + 1) +
4651 : 0 : bp->max_ring_grps % (num_vfs + 1);
4652 : 0 : pf_resc->num_nq_rings = bp->max_nq_rings / (num_vfs + 1) +
4653 : 0 : bp->max_nq_rings % (num_vfs + 1);
4654 : 0 : pf_resc->num_vnics = bp->max_vnics / (num_vfs + 1) +
4655 : 0 : bp->max_vnics % (num_vfs + 1);
4656 : : }
4657 : :
4658 : 0 : int bnxt_hwrm_allocate_pf_only(struct bnxt *bp)
4659 : : {
4660 : 0 : struct bnxt_pf_resource_info pf_resc = { 0 };
4661 : : int rc;
4662 : :
4663 [ # # ]: 0 : if (!BNXT_PF(bp)) {
4664 : 0 : PMD_DRV_LOG_LINE(ERR, "Attempt to allocate VFs on a VF!");
4665 : 0 : return -EINVAL;
4666 : : }
4667 : :
4668 : 0 : rc = bnxt_hwrm_func_qcaps(bp);
4669 [ # # ]: 0 : if (rc)
4670 : : return rc;
4671 : :
4672 : : bnxt_calculate_pf_resources(bp, &pf_resc, 0);
4673 : :
4674 : 0 : bp->pf->func_cfg_flags &=
4675 : : ~(HWRM_FUNC_CFG_INPUT_FLAGS_STD_TX_RING_MODE_ENABLE |
4676 : : HWRM_FUNC_CFG_INPUT_FLAGS_STD_TX_RING_MODE_DISABLE);
4677 : 0 : bp->pf->func_cfg_flags |=
4678 : : HWRM_FUNC_CFG_INPUT_FLAGS_STD_TX_RING_MODE_DISABLE;
4679 : :
4680 : 0 : rc = bnxt_hwrm_pf_func_cfg(bp, &pf_resc);
4681 [ # # ]: 0 : if (rc)
4682 : : return rc;
4683 : :
4684 : 0 : rc = bnxt_update_max_resources_pf_only(bp);
4685 : :
4686 : 0 : return rc;
4687 : : }
4688 : :
4689 : : static int
4690 : 0 : bnxt_configure_vf_req_buf(struct bnxt *bp, int num_vfs)
4691 : : {
4692 : : size_t req_buf_sz, sz;
4693 : : int i, rc;
4694 : :
4695 : 0 : req_buf_sz = num_vfs * HWRM_MAX_REQ_LEN;
4696 : 0 : bp->pf->vf_req_buf = rte_malloc("bnxt_vf_fwd", req_buf_sz,
4697 : : page_roundup(num_vfs * HWRM_MAX_REQ_LEN));
4698 [ # # ]: 0 : if (bp->pf->vf_req_buf == NULL) {
4699 : : return -ENOMEM;
4700 : : }
4701 : :
4702 [ # # ]: 0 : for (sz = 0; sz < req_buf_sz; sz += getpagesize())
4703 : 0 : rte_mem_lock_page(((char *)bp->pf->vf_req_buf) + sz);
4704 : :
4705 [ # # ]: 0 : for (i = 0; i < num_vfs; i++)
4706 : 0 : bp->pf->vf_info[i].req_buf = ((char *)bp->pf->vf_req_buf) +
4707 : 0 : (i * HWRM_MAX_REQ_LEN);
4708 : :
4709 : 0 : rc = bnxt_hwrm_func_buf_rgtr(bp, num_vfs);
4710 [ # # ]: 0 : if (rc)
4711 : 0 : rte_free(bp->pf->vf_req_buf);
4712 : :
4713 : : return rc;
4714 : : }
4715 : :
4716 : : static int
4717 : 0 : bnxt_process_vf_resc_config_new(struct bnxt *bp, int num_vfs)
4718 : : {
4719 : 0 : struct hwrm_func_vf_resource_cfg_output *resp = bp->hwrm_cmd_resp_addr;
4720 : 0 : struct hwrm_func_vf_resource_cfg_input req = {0};
4721 : : int i, rc = 0;
4722 : :
4723 : 0 : bnxt_fill_vf_func_cfg_req_new(bp, &req, num_vfs);
4724 : 0 : bp->pf->active_vfs = 0;
4725 [ # # ]: 0 : for (i = 0; i < num_vfs; i++) {
4726 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_VF_RESOURCE_CFG, BNXT_USE_CHIMP_MB);
4727 : 0 : req.vf_id = rte_cpu_to_le_16(bp->pf->vf_info[i].fid);
4728 : 0 : rc = bnxt_hwrm_send_message(bp,
4729 : : &req,
4730 : : sizeof(req),
4731 : : BNXT_USE_CHIMP_MB);
4732 [ # # # # ]: 0 : if (rc || resp->error_code) {
4733 : 0 : PMD_DRV_LOG_LINE(ERR,
4734 : : "Failed to initialize VF %d", i);
4735 : 0 : PMD_DRV_LOG_LINE(ERR,
4736 : : "Not all VFs available. (%d, %d)",
4737 : : rc, resp->error_code);
4738 : : HWRM_UNLOCK();
4739 : :
4740 : : /* If the first VF configuration itself fails,
4741 : : * unregister the vf_fwd_request buffer.
4742 : : */
4743 [ # # ]: 0 : if (i == 0)
4744 : 0 : bnxt_hwrm_func_buf_unrgtr(bp);
4745 : : break;
4746 : : }
4747 : : HWRM_UNLOCK();
4748 : :
4749 : : /* Update the max resource values based on the resource values
4750 : : * allocated to the VF.
4751 : : */
4752 : 0 : bnxt_update_max_resources(bp, i);
4753 : 0 : bp->pf->active_vfs++;
4754 : 0 : bnxt_hwrm_func_clr_stats(bp, bp->pf->vf_info[i].fid);
4755 : : }
4756 : :
4757 : : return 0;
4758 : : }
4759 : :
4760 : : static int
4761 : 0 : bnxt_process_vf_resc_config_old(struct bnxt *bp, int num_vfs)
4762 : : {
4763 : 0 : struct hwrm_func_cfg_output *resp = bp->hwrm_cmd_resp_addr;
4764 : 0 : struct hwrm_func_cfg_input req = {0};
4765 : : int i, rc;
4766 : :
4767 : 0 : bnxt_fill_vf_func_cfg_req_old(bp, &req, num_vfs);
4768 : :
4769 : 0 : bp->pf->active_vfs = 0;
4770 [ # # ]: 0 : for (i = 0; i < num_vfs; i++) {
4771 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_CFG, BNXT_USE_CHIMP_MB);
4772 : 0 : req.flags = rte_cpu_to_le_32(bp->pf->vf_info[i].func_cfg_flags);
4773 : 0 : req.fid = rte_cpu_to_le_16(bp->pf->vf_info[i].fid);
4774 : 0 : rc = bnxt_hwrm_send_message(bp,
4775 : : &req,
4776 : : sizeof(req),
4777 : : BNXT_USE_CHIMP_MB);
4778 : :
4779 : : /* Clear enable flag for next pass */
4780 : 0 : req.enables &= ~rte_cpu_to_le_32(
4781 : : HWRM_FUNC_CFG_INPUT_ENABLES_DFLT_MAC_ADDR);
4782 : :
4783 [ # # # # ]: 0 : if (rc || resp->error_code) {
4784 : 0 : PMD_DRV_LOG_LINE(ERR,
4785 : : "Failed to initialize VF %d", i);
4786 : 0 : PMD_DRV_LOG_LINE(ERR,
4787 : : "Not all VFs available. (%d, %d)",
4788 : : rc, resp->error_code);
4789 : : HWRM_UNLOCK();
4790 : :
4791 : : /* If the first VF configuration itself fails,
4792 : : * unregister the vf_fwd_request buffer.
4793 : : */
4794 [ # # ]: 0 : if (i == 0)
4795 : 0 : bnxt_hwrm_func_buf_unrgtr(bp);
4796 : : break;
4797 : : }
4798 : :
4799 : : HWRM_UNLOCK();
4800 : :
4801 : : /* Update the max resource values based on the resource values
4802 : : * allocated to the VF.
4803 : : */
4804 : 0 : bnxt_update_max_resources(bp, i);
4805 : 0 : bp->pf->active_vfs++;
4806 : 0 : bnxt_hwrm_func_clr_stats(bp, bp->pf->vf_info[i].fid);
4807 : : }
4808 : :
4809 : : return 0;
4810 : : }
4811 : :
4812 : : static void
4813 : 0 : bnxt_configure_vf_resources(struct bnxt *bp, int num_vfs)
4814 : : {
4815 [ # # ]: 0 : if (bp->flags & BNXT_FLAG_NEW_RM)
4816 : 0 : bnxt_process_vf_resc_config_new(bp, num_vfs);
4817 : : else
4818 : 0 : bnxt_process_vf_resc_config_old(bp, num_vfs);
4819 : 0 : }
4820 : :
4821 : : static void
4822 : : bnxt_update_pf_resources(struct bnxt *bp,
4823 : : struct bnxt_pf_resource_info *pf_resc)
4824 : : {
4825 : 0 : bp->max_rsscos_ctx = pf_resc->num_rsscos_ctxs;
4826 : 0 : bp->max_stat_ctx = pf_resc->num_stat_ctxs;
4827 : 0 : bp->max_cp_rings = pf_resc->num_cp_rings;
4828 : 0 : bp->max_tx_rings = pf_resc->num_tx_rings;
4829 : 0 : bp->max_rx_rings = pf_resc->num_rx_rings;
4830 : 0 : bp->max_ring_grps = pf_resc->num_hw_ring_grps;
4831 : 0 : bp->max_nq_rings = pf_resc->num_nq_rings;
4832 : 0 : bp->max_vnics = pf_resc->num_vnics;
4833 : : }
4834 : :
4835 : : static int32_t
4836 : : bnxt_configure_pf_resources(struct bnxt *bp,
4837 : : struct bnxt_pf_resource_info *pf_resc)
4838 : : {
4839 : : /*
4840 : : * We're using STD_TX_RING_MODE here which will limit the TX
4841 : : * rings. This will allow QoS to function properly. Not setting this
4842 : : * will cause PF rings to break bandwidth settings.
4843 : : */
4844 : 0 : bp->pf->func_cfg_flags &=
4845 : : ~(HWRM_FUNC_CFG_INPUT_FLAGS_STD_TX_RING_MODE_ENABLE |
4846 : : HWRM_FUNC_CFG_INPUT_FLAGS_STD_TX_RING_MODE_DISABLE);
4847 : 0 : bp->pf->func_cfg_flags |=
4848 : : HWRM_FUNC_CFG_INPUT_FLAGS_STD_TX_RING_MODE_ENABLE;
4849 : 0 : return bnxt_hwrm_pf_func_cfg(bp, pf_resc);
4850 : : }
4851 : :
4852 : 0 : int bnxt_hwrm_allocate_vfs(struct bnxt *bp, int num_vfs)
4853 : : {
4854 : 0 : struct bnxt_pf_resource_info pf_resc = { 0 };
4855 : : int rc;
4856 : :
4857 [ # # ]: 0 : if (!BNXT_PF(bp)) {
4858 : 0 : PMD_DRV_LOG_LINE(ERR, "Attempt to allocate VFs on a VF!");
4859 : 0 : return -EINVAL;
4860 : : }
4861 : :
4862 : 0 : rc = bnxt_hwrm_func_qcaps(bp);
4863 [ # # ]: 0 : if (rc)
4864 : : return rc;
4865 : :
4866 : 0 : bnxt_calculate_pf_resources(bp, &pf_resc, num_vfs);
4867 : :
4868 : : rc = bnxt_configure_pf_resources(bp, &pf_resc);
4869 [ # # ]: 0 : if (rc)
4870 : : return rc;
4871 : :
4872 : 0 : rc = bnxt_query_pf_resources(bp, &pf_resc);
4873 [ # # ]: 0 : if (rc)
4874 : : return rc;
4875 : :
4876 : : /*
4877 : : * Now, create and register a buffer to hold forwarded VF requests
4878 : : */
4879 : 0 : rc = bnxt_configure_vf_req_buf(bp, num_vfs);
4880 [ # # ]: 0 : if (rc)
4881 : : return rc;
4882 : :
4883 : 0 : bnxt_configure_vf_resources(bp, num_vfs);
4884 : :
4885 : : bnxt_update_pf_resources(bp, &pf_resc);
4886 : :
4887 : 0 : return 0;
4888 : : }
4889 : :
4890 : 0 : int bnxt_hwrm_pf_evb_mode(struct bnxt *bp)
4891 : : {
4892 : 0 : struct hwrm_func_cfg_input req = {0};
4893 : 0 : struct hwrm_func_cfg_output *resp = bp->hwrm_cmd_resp_addr;
4894 : : int rc;
4895 : :
4896 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_CFG, BNXT_USE_CHIMP_MB);
4897 : :
4898 : 0 : req.fid = rte_cpu_to_le_16(0xffff);
4899 : 0 : req.enables = rte_cpu_to_le_32(HWRM_FUNC_CFG_INPUT_ENABLES_EVB_MODE);
4900 : 0 : req.evb_mode = bp->pf->evb_mode;
4901 : :
4902 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
4903 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
4904 : : HWRM_UNLOCK();
4905 : :
4906 : 0 : return rc;
4907 : : }
4908 : :
4909 : 0 : int bnxt_hwrm_tunnel_dst_port_alloc(struct bnxt *bp, uint16_t port,
4910 : : uint8_t tunnel_type)
4911 : : {
4912 : 0 : struct hwrm_tunnel_dst_port_alloc_input req = {0};
4913 : 0 : struct hwrm_tunnel_dst_port_alloc_output *resp = bp->hwrm_cmd_resp_addr;
4914 : : int rc = 0;
4915 : :
4916 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_TUNNEL_DST_PORT_ALLOC, BNXT_USE_CHIMP_MB);
4917 : 0 : req.tunnel_type = tunnel_type;
4918 [ # # ]: 0 : req.tunnel_dst_port_val = rte_cpu_to_be_16(port);
4919 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
4920 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
4921 : :
4922 [ # # # # : 0 : switch (tunnel_type) {
# # ]
4923 : 0 : case HWRM_TUNNEL_DST_PORT_ALLOC_INPUT_TUNNEL_TYPE_VXLAN:
4924 : 0 : bp->vxlan_fw_dst_port_id =
4925 : 0 : rte_le_to_cpu_16(resp->tunnel_dst_port_id);
4926 : 0 : bp->vxlan_port = port;
4927 : 0 : break;
4928 : 0 : case HWRM_TUNNEL_DST_PORT_ALLOC_INPUT_TUNNEL_TYPE_GENEVE:
4929 : 0 : bp->geneve_fw_dst_port_id =
4930 : 0 : rte_le_to_cpu_16(resp->tunnel_dst_port_id);
4931 : 0 : bp->geneve_port = port;
4932 : 0 : break;
4933 : 0 : case HWRM_TUNNEL_DST_PORT_ALLOC_INPUT_TUNNEL_TYPE_ECPRI:
4934 : 0 : bp->ecpri_fw_dst_port_id =
4935 : 0 : rte_le_to_cpu_16(resp->tunnel_dst_port_id);
4936 : 0 : bp->ecpri_port = port;
4937 : 0 : bp->ecpri_upar_in_use = resp->upar_in_use;
4938 : 0 : break;
4939 : 0 : case HWRM_TUNNEL_DST_PORT_ALLOC_INPUT_TUNNEL_TYPE_L2_ETYPE:
4940 : 0 : bp->l2_etype_tunnel_id = port;
4941 : 0 : bp->l2_etype_upar_in_use = resp->upar_in_use;
4942 : 0 : break;
4943 : 0 : case HWRM_TUNNEL_DST_PORT_ALLOC_INPUT_TUNNEL_TYPE_VXLAN_V4:
4944 : 0 : bp->vxlan_ip_upar_in_use = resp->upar_in_use;
4945 : 0 : bp->vxlan_ip_port = port;
4946 : 0 : PMD_DRV_LOG_LINE(DEBUG, "vxlan_ip_upar_in_use %x port %x",
4947 : : bp->vxlan_ip_upar_in_use, bp->vxlan_ip_port);
4948 : 0 : break;
4949 : : default:
4950 : : break;
4951 : : }
4952 : :
4953 : : HWRM_UNLOCK();
4954 : :
4955 : 0 : bnxt_hwrm_set_tpa(bp);
4956 : :
4957 : 0 : return rc;
4958 : : }
4959 : :
4960 : 0 : int bnxt_hwrm_tunnel_upar_id_get(struct bnxt *bp, uint8_t *upar_id,
4961 : : uint8_t tunnel_type)
4962 : : {
4963 : 0 : struct hwrm_tunnel_dst_port_query_input req = {0};
4964 : 0 : struct hwrm_tunnel_dst_port_query_output *resp = bp->hwrm_cmd_resp_addr;
4965 : : int rc = 0;
4966 : :
4967 [ # # ]: 0 : HWRM_PREP(&req, HWRM_TUNNEL_DST_PORT_QUERY, BNXT_USE_CHIMP_MB);
4968 : 0 : req.tunnel_type = tunnel_type;
4969 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
4970 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
4971 : :
4972 [ # # # # ]: 0 : switch (tunnel_type) {
4973 : 0 : case HWRM_TUNNEL_DST_PORT_ALLOC_INPUT_TUNNEL_TYPE_ECPRI:
4974 : 0 : *upar_id = resp->upar_in_use;
4975 : 0 : break;
4976 : 0 : case HWRM_TUNNEL_DST_PORT_ALLOC_INPUT_TUNNEL_TYPE_SRV6:
4977 : 0 : *upar_id = resp->upar_in_use;
4978 : 0 : break;
4979 : 0 : case HWRM_TUNNEL_DST_PORT_ALLOC_INPUT_TUNNEL_TYPE_L2_ETYPE:
4980 : 0 : *upar_id = resp->upar_in_use;
4981 : 0 : break;
4982 : 0 : default:
4983 : : /* INVALID UPAR Id if another tunnel type tries to retrieve */
4984 : 0 : *upar_id = 0xff;
4985 : 0 : break;
4986 : : }
4987 : :
4988 : : HWRM_UNLOCK();
4989 : :
4990 : 0 : return rc;
4991 : : }
4992 : :
4993 : 0 : int bnxt_hwrm_tunnel_dst_port_free(struct bnxt *bp, uint16_t port,
4994 : : uint8_t tunnel_type)
4995 : : {
4996 : 0 : struct hwrm_tunnel_dst_port_free_input req = {0};
4997 : 0 : struct hwrm_tunnel_dst_port_free_output *resp = bp->hwrm_cmd_resp_addr;
4998 : : int rc = 0;
4999 : :
5000 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_TUNNEL_DST_PORT_FREE, BNXT_USE_CHIMP_MB);
5001 : :
5002 : 0 : req.tunnel_type = tunnel_type;
5003 [ # # ]: 0 : req.tunnel_dst_port_id = rte_cpu_to_be_16(port);
5004 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
5005 : :
5006 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
5007 : : HWRM_UNLOCK();
5008 : :
5009 [ # # ]: 0 : if (tunnel_type ==
5010 : : HWRM_TUNNEL_DST_PORT_FREE_INPUT_TUNNEL_TYPE_VXLAN) {
5011 : 0 : bp->vxlan_port = 0;
5012 : 0 : bp->vxlan_port_cnt = 0;
5013 : : }
5014 : :
5015 [ # # ]: 0 : if (tunnel_type ==
5016 : : HWRM_TUNNEL_DST_PORT_FREE_INPUT_TUNNEL_TYPE_GENEVE) {
5017 : 0 : bp->geneve_port = 0;
5018 : 0 : bp->geneve_port_cnt = 0;
5019 : : }
5020 : :
5021 [ # # ]: 0 : if (tunnel_type ==
5022 : : HWRM_TUNNEL_DST_PORT_FREE_INPUT_TUNNEL_TYPE_ECPRI) {
5023 : 0 : bp->ecpri_port = 0;
5024 : 0 : bp->ecpri_upar_in_use = 0;
5025 : 0 : bp->ecpri_port_cnt = 0;
5026 : : }
5027 : :
5028 [ # # ]: 0 : if (tunnel_type ==
5029 : : HWRM_TUNNEL_DST_PORT_FREE_INPUT_TUNNEL_TYPE_L2_ETYPE) {
5030 : 0 : bp->l2_etype_tunnel_cnt = 0;
5031 : 0 : bp->l2_etype_tunnel_id = 0;
5032 : 0 : bp->l2_etype_upar_in_use = 0;
5033 : : }
5034 : :
5035 : 0 : bnxt_hwrm_set_tpa(bp);
5036 : 0 : return rc;
5037 : : }
5038 : :
5039 : 0 : int bnxt_hwrm_func_cfg_vf_set_flags(struct bnxt *bp, uint16_t vf,
5040 : : uint32_t flags)
5041 : : {
5042 : 0 : struct hwrm_func_cfg_output *resp = bp->hwrm_cmd_resp_addr;
5043 : 0 : struct hwrm_func_cfg_input req = {0};
5044 : : int rc;
5045 : :
5046 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_CFG, BNXT_USE_CHIMP_MB);
5047 : :
5048 : 0 : req.fid = rte_cpu_to_le_16(bp->pf->vf_info[vf].fid);
5049 : 0 : req.flags = rte_cpu_to_le_32(flags);
5050 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
5051 : :
5052 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
5053 : : HWRM_UNLOCK();
5054 : :
5055 : 0 : return rc;
5056 : : }
5057 : :
5058 : 0 : void vf_vnic_set_rxmask_cb(struct bnxt_vnic_info *vnic, void *flagp)
5059 : : {
5060 : : uint32_t *flag = flagp;
5061 : :
5062 : 0 : vnic->flags = *flag;
5063 : 0 : }
5064 : :
5065 : 0 : int bnxt_set_rx_mask_no_vlan(struct bnxt *bp, struct bnxt_vnic_info *vnic)
5066 : : {
5067 : 0 : return bnxt_hwrm_cfa_l2_set_rx_mask(bp, vnic, 0, NULL);
5068 : : }
5069 : :
5070 : 0 : int bnxt_hwrm_func_buf_rgtr(struct bnxt *bp, int num_vfs)
5071 : : {
5072 : 0 : struct hwrm_func_buf_rgtr_output *resp = bp->hwrm_cmd_resp_addr;
5073 : 0 : struct hwrm_func_buf_rgtr_input req = {.req_type = 0 };
5074 : : int rc;
5075 : :
5076 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_BUF_RGTR, BNXT_USE_CHIMP_MB);
5077 : :
5078 : 0 : req.req_buf_num_pages = rte_cpu_to_le_16(1);
5079 : 0 : req.req_buf_page_size =
5080 : 0 : rte_cpu_to_le_16(page_getenum(num_vfs * HWRM_MAX_REQ_LEN));
5081 : 0 : req.req_buf_len = rte_cpu_to_le_16(HWRM_MAX_REQ_LEN);
5082 : 0 : req.req_buf_page_addr0 =
5083 : 0 : rte_cpu_to_le_64(rte_malloc_virt2iova(bp->pf->vf_req_buf));
5084 [ # # ]: 0 : if (req.req_buf_page_addr0 == RTE_BAD_IOVA) {
5085 : 0 : PMD_DRV_LOG_LINE(ERR,
5086 : : "unable to map buffer address to physical memory");
5087 : : HWRM_UNLOCK();
5088 : 0 : return -ENOMEM;
5089 : : }
5090 : :
5091 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
5092 : :
5093 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
5094 : : HWRM_UNLOCK();
5095 : :
5096 : 0 : return rc;
5097 : : }
5098 : :
5099 : 0 : int bnxt_hwrm_func_buf_unrgtr(struct bnxt *bp)
5100 : : {
5101 : : int rc = 0;
5102 : 0 : struct hwrm_func_buf_unrgtr_input req = {.req_type = 0 };
5103 : 0 : struct hwrm_func_buf_unrgtr_output *resp = bp->hwrm_cmd_resp_addr;
5104 : :
5105 [ # # # # ]: 0 : if (!(BNXT_PF(bp) && bp->pdev->max_vfs))
5106 : : return 0;
5107 : :
5108 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_BUF_UNRGTR, BNXT_USE_CHIMP_MB);
5109 : :
5110 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
5111 : :
5112 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
5113 : : HWRM_UNLOCK();
5114 : :
5115 : 0 : return rc;
5116 : : }
5117 : :
5118 : 0 : int bnxt_hwrm_func_cfg_def_cp(struct bnxt *bp)
5119 : : {
5120 : 0 : struct hwrm_func_cfg_output *resp = bp->hwrm_cmd_resp_addr;
5121 : 0 : struct hwrm_func_cfg_input req = {0};
5122 : : int rc;
5123 : :
5124 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_CFG, BNXT_USE_CHIMP_MB);
5125 : :
5126 : 0 : req.fid = rte_cpu_to_le_16(0xffff);
5127 : 0 : req.flags = rte_cpu_to_le_32(bp->pf->func_cfg_flags);
5128 : 0 : req.enables = rte_cpu_to_le_32(
5129 : : HWRM_FUNC_CFG_INPUT_ENABLES_ASYNC_EVENT_CR);
5130 : 0 : req.async_event_cr = rte_cpu_to_le_16(
5131 : : bp->async_cp_ring->cp_ring_struct->fw_ring_id);
5132 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
5133 : :
5134 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
5135 : : HWRM_UNLOCK();
5136 : :
5137 : 0 : return rc;
5138 : : }
5139 : :
5140 : 0 : int bnxt_hwrm_vf_func_cfg_def_cp(struct bnxt *bp)
5141 : : {
5142 : 0 : struct hwrm_func_vf_cfg_output *resp = bp->hwrm_cmd_resp_addr;
5143 : 0 : struct hwrm_func_vf_cfg_input req = {0};
5144 : : int rc;
5145 : :
5146 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_VF_CFG, BNXT_USE_CHIMP_MB);
5147 : :
5148 : 0 : req.enables = rte_cpu_to_le_32(
5149 : : HWRM_FUNC_VF_CFG_INPUT_ENABLES_ASYNC_EVENT_CR);
5150 : 0 : req.async_event_cr = rte_cpu_to_le_16(
5151 : : bp->async_cp_ring->cp_ring_struct->fw_ring_id);
5152 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
5153 : :
5154 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
5155 : : HWRM_UNLOCK();
5156 : :
5157 : 0 : return rc;
5158 : : }
5159 : :
5160 : 0 : int bnxt_hwrm_set_default_vlan(struct bnxt *bp, int vf, uint8_t is_vf)
5161 : : {
5162 : 0 : struct hwrm_func_cfg_input req = {0};
5163 : 0 : struct hwrm_func_cfg_output *resp = bp->hwrm_cmd_resp_addr;
5164 : : uint16_t dflt_vlan, fid;
5165 : : uint32_t func_cfg_flags;
5166 : : int rc = 0;
5167 : :
5168 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_CFG, BNXT_USE_CHIMP_MB);
5169 : :
5170 [ # # ]: 0 : if (is_vf) {
5171 : 0 : dflt_vlan = bp->pf->vf_info[vf].dflt_vlan;
5172 : 0 : fid = bp->pf->vf_info[vf].fid;
5173 : 0 : func_cfg_flags = bp->pf->vf_info[vf].func_cfg_flags;
5174 : : } else {
5175 : : fid = rte_cpu_to_le_16(0xffff);
5176 : 0 : func_cfg_flags = bp->pf->func_cfg_flags;
5177 : 0 : dflt_vlan = bp->vlan;
5178 : : }
5179 : :
5180 : 0 : req.flags = rte_cpu_to_le_32(func_cfg_flags);
5181 : 0 : req.fid = rte_cpu_to_le_16(fid);
5182 : 0 : req.enables |= rte_cpu_to_le_32(HWRM_FUNC_CFG_INPUT_ENABLES_DFLT_VLAN);
5183 : 0 : req.dflt_vlan = rte_cpu_to_le_16(dflt_vlan);
5184 : :
5185 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
5186 : :
5187 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
5188 : : HWRM_UNLOCK();
5189 : :
5190 : 0 : return rc;
5191 : : }
5192 : :
5193 : 0 : int bnxt_hwrm_func_bw_cfg(struct bnxt *bp, uint16_t vf,
5194 : : uint16_t max_bw, uint16_t enables)
5195 : : {
5196 : 0 : struct hwrm_func_cfg_output *resp = bp->hwrm_cmd_resp_addr;
5197 : 0 : struct hwrm_func_cfg_input req = {0};
5198 : : int rc;
5199 : :
5200 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_CFG, BNXT_USE_CHIMP_MB);
5201 : :
5202 : 0 : req.fid = rte_cpu_to_le_16(bp->pf->vf_info[vf].fid);
5203 : 0 : req.enables |= rte_cpu_to_le_32(enables);
5204 : 0 : req.flags = rte_cpu_to_le_32(bp->pf->vf_info[vf].func_cfg_flags);
5205 : 0 : req.max_bw = rte_cpu_to_le_32(max_bw);
5206 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
5207 : :
5208 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
5209 : : HWRM_UNLOCK();
5210 : :
5211 : 0 : return rc;
5212 : : }
5213 : :
5214 : 0 : int bnxt_hwrm_set_vf_vlan(struct bnxt *bp, int vf)
5215 : : {
5216 : 0 : struct hwrm_func_cfg_input req = {0};
5217 : 0 : struct hwrm_func_cfg_output *resp = bp->hwrm_cmd_resp_addr;
5218 : : int rc = 0;
5219 : :
5220 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_CFG, BNXT_USE_CHIMP_MB);
5221 : :
5222 : 0 : req.flags = rte_cpu_to_le_32(bp->pf->vf_info[vf].func_cfg_flags);
5223 : 0 : req.fid = rte_cpu_to_le_16(bp->pf->vf_info[vf].fid);
5224 : 0 : req.enables |= rte_cpu_to_le_32(HWRM_FUNC_CFG_INPUT_ENABLES_DFLT_VLAN);
5225 : 0 : req.dflt_vlan = rte_cpu_to_le_16(bp->pf->vf_info[vf].dflt_vlan);
5226 : :
5227 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
5228 : :
5229 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
5230 : : HWRM_UNLOCK();
5231 : :
5232 : 0 : return rc;
5233 : : }
5234 : :
5235 : 0 : int bnxt_hwrm_set_async_event_cr(struct bnxt *bp)
5236 : : {
5237 : : int rc;
5238 : :
5239 [ # # ]: 0 : if (BNXT_PF(bp))
5240 : 0 : rc = bnxt_hwrm_func_cfg_def_cp(bp);
5241 : : else
5242 : 0 : rc = bnxt_hwrm_vf_func_cfg_def_cp(bp);
5243 : :
5244 : 0 : return rc;
5245 : : }
5246 : :
5247 : 0 : int bnxt_hwrm_reject_fwd_resp(struct bnxt *bp, uint16_t target_id,
5248 : : void *encaped, size_t ec_size)
5249 : : {
5250 : : int rc = 0;
5251 : 0 : struct hwrm_reject_fwd_resp_input req = {.req_type = 0};
5252 : 0 : struct hwrm_reject_fwd_resp_output *resp = bp->hwrm_cmd_resp_addr;
5253 : :
5254 [ # # ]: 0 : if (ec_size > sizeof(req.encap_request))
5255 : : return -1;
5256 : :
5257 [ # # ]: 0 : HWRM_PREP(&req, HWRM_REJECT_FWD_RESP, BNXT_USE_CHIMP_MB);
5258 : :
5259 : 0 : req.encap_resp_target_id = rte_cpu_to_le_16(target_id);
5260 : : memcpy(req.encap_request, encaped, ec_size);
5261 : :
5262 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
5263 : :
5264 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
5265 : : HWRM_UNLOCK();
5266 : :
5267 : 0 : return rc;
5268 : : }
5269 : :
5270 : 0 : int bnxt_hwrm_func_qcfg_vf_default_mac(struct bnxt *bp, uint16_t vf,
5271 : : struct rte_ether_addr *mac)
5272 : : {
5273 : 0 : struct hwrm_func_qcfg_input req = {0};
5274 : 0 : struct hwrm_func_qcfg_output *resp = bp->hwrm_cmd_resp_addr;
5275 : : int rc;
5276 : :
5277 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_QCFG, BNXT_USE_CHIMP_MB);
5278 : :
5279 : 0 : req.fid = rte_cpu_to_le_16(bp->pf->vf_info[vf].fid);
5280 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
5281 : :
5282 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
5283 : :
5284 : 0 : memcpy(mac->addr_bytes, resp->mac_address, RTE_ETHER_ADDR_LEN);
5285 : :
5286 : : HWRM_UNLOCK();
5287 : :
5288 : 0 : return rc;
5289 : : }
5290 : :
5291 : 0 : int bnxt_hwrm_exec_fwd_resp(struct bnxt *bp, uint16_t target_id,
5292 : : void *encaped, size_t ec_size)
5293 : : {
5294 : : int rc = 0;
5295 : 0 : struct hwrm_exec_fwd_resp_input req = {.req_type = 0};
5296 : 0 : struct hwrm_exec_fwd_resp_output *resp = bp->hwrm_cmd_resp_addr;
5297 : :
5298 [ # # ]: 0 : if (ec_size > sizeof(req.encap_request))
5299 : : return -1;
5300 : :
5301 [ # # ]: 0 : HWRM_PREP(&req, HWRM_EXEC_FWD_RESP, BNXT_USE_CHIMP_MB);
5302 : :
5303 : 0 : req.encap_resp_target_id = rte_cpu_to_le_16(target_id);
5304 : : memcpy(req.encap_request, encaped, ec_size);
5305 : :
5306 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
5307 : :
5308 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
5309 : : HWRM_UNLOCK();
5310 : :
5311 : 0 : return rc;
5312 : : }
5313 : :
5314 : 0 : int bnxt_hwrm_fwd_resp(struct bnxt *bp, uint16_t target_id,
5315 : : void *encaped, size_t ec_size,
5316 : : uint64_t encap_resp_addr, uint16_t cmpl_ring)
5317 : : {
5318 : : int rc = 0;
5319 : 0 : struct hwrm_fwd_resp_input req = {.req_type = 0};
5320 : 0 : struct hwrm_fwd_resp_output *resp = bp->hwrm_cmd_resp_addr;
5321 : :
5322 [ # # ]: 0 : if (ec_size > sizeof(req.encap_resp))
5323 : : return -1;
5324 : :
5325 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FWD_RESP, BNXT_USE_CHIMP_MB);
5326 : :
5327 : 0 : req.target_id = rte_cpu_to_le_16(target_id);
5328 : 0 : req.encap_resp_target_id = rte_cpu_to_le_16(target_id);
5329 : 0 : req.encap_resp_len = rte_cpu_to_le_16(ec_size);
5330 : 0 : req.encap_resp_addr = encap_resp_addr;
5331 : 0 : req.encap_resp_cmpl_ring = cmpl_ring;
5332 : : memcpy(req.encap_resp, encaped, ec_size);
5333 : :
5334 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
5335 : :
5336 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
5337 : : HWRM_UNLOCK();
5338 : :
5339 : 0 : return rc;
5340 : : }
5341 : :
5342 : : static void bnxt_update_prev_stat(uint64_t *cntr, uint64_t *prev_cntr)
5343 : : {
5344 : : /* One of the HW stat values that make up this counter was zero as
5345 : : * returned by HW in this iteration, so use the previous
5346 : : * iteration's counter value
5347 : : */
5348 : 0 : if (!cntr || !prev_cntr)
5349 : : return;
5350 [ # # # # : 0 : if (*prev_cntr && *cntr == 0)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # ]
5351 : 0 : *cntr = *prev_cntr;
5352 : : else
5353 : 0 : *prev_cntr = *cntr;
5354 : : }
5355 : :
5356 : 0 : int bnxt_hwrm_ring_stats(struct bnxt *bp, uint32_t cid, int idx,
5357 : : struct bnxt_ring_stats *ring_stats, bool rx)
5358 : : {
5359 : : int rc = 0;
5360 : 0 : struct hwrm_stat_ctx_query_input req = {.req_type = 0};
5361 : 0 : struct hwrm_stat_ctx_query_output *resp = bp->hwrm_cmd_resp_addr;
5362 : :
5363 [ # # ]: 0 : HWRM_PREP(&req, HWRM_STAT_CTX_QUERY, BNXT_USE_CHIMP_MB);
5364 : :
5365 : 0 : req.stat_ctx_id = rte_cpu_to_le_32(cid);
5366 : :
5367 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
5368 : :
5369 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
5370 : :
5371 [ # # ]: 0 : if (rx) {
5372 : 0 : struct bnxt_ring_stats *prev_stats = &bp->prev_rx_ring_stats[idx];
5373 : :
5374 [ # # ]: 0 : ring_stats->rx_ucast_pkts = rte_le_to_cpu_64(resp->rx_ucast_pkts);
5375 : : bnxt_update_prev_stat(&ring_stats->rx_ucast_pkts,
5376 : : &prev_stats->rx_ucast_pkts);
5377 : :
5378 [ # # ]: 0 : ring_stats->rx_mcast_pkts = rte_le_to_cpu_64(resp->rx_mcast_pkts);
5379 : : bnxt_update_prev_stat(&ring_stats->rx_mcast_pkts,
5380 : : &prev_stats->rx_mcast_pkts);
5381 : :
5382 [ # # ]: 0 : ring_stats->rx_bcast_pkts = rte_le_to_cpu_64(resp->rx_bcast_pkts);
5383 : : bnxt_update_prev_stat(&ring_stats->rx_bcast_pkts,
5384 : : &prev_stats->rx_bcast_pkts);
5385 : :
5386 [ # # ]: 0 : ring_stats->rx_ucast_bytes = rte_le_to_cpu_64(resp->rx_ucast_bytes);
5387 : : bnxt_update_prev_stat(&ring_stats->rx_ucast_bytes,
5388 : : &prev_stats->rx_ucast_bytes);
5389 : :
5390 [ # # ]: 0 : ring_stats->rx_mcast_bytes = rte_le_to_cpu_64(resp->rx_mcast_bytes);
5391 : : bnxt_update_prev_stat(&ring_stats->rx_mcast_bytes,
5392 : : &prev_stats->rx_mcast_bytes);
5393 : :
5394 [ # # ]: 0 : ring_stats->rx_bcast_bytes = rte_le_to_cpu_64(resp->rx_bcast_bytes);
5395 : : bnxt_update_prev_stat(&ring_stats->rx_bcast_bytes,
5396 : : &prev_stats->rx_bcast_bytes);
5397 : :
5398 [ # # ]: 0 : ring_stats->rx_discard_pkts = rte_le_to_cpu_64(resp->rx_discard_pkts);
5399 : : bnxt_update_prev_stat(&ring_stats->rx_discard_pkts,
5400 : : &prev_stats->rx_discard_pkts);
5401 : :
5402 [ # # ]: 0 : ring_stats->rx_error_pkts = rte_le_to_cpu_64(resp->rx_error_pkts);
5403 : : bnxt_update_prev_stat(&ring_stats->rx_error_pkts,
5404 : : &prev_stats->rx_error_pkts);
5405 : :
5406 [ # # ]: 0 : ring_stats->rx_agg_pkts = rte_le_to_cpu_64(resp->rx_agg_pkts);
5407 : : bnxt_update_prev_stat(&ring_stats->rx_agg_pkts,
5408 : : &prev_stats->rx_agg_pkts);
5409 : :
5410 [ # # ]: 0 : ring_stats->rx_agg_bytes = rte_le_to_cpu_64(resp->rx_agg_bytes);
5411 : : bnxt_update_prev_stat(&ring_stats->rx_agg_bytes,
5412 : : &prev_stats->rx_agg_bytes);
5413 : :
5414 [ # # ]: 0 : ring_stats->rx_agg_events = rte_le_to_cpu_64(resp->rx_agg_events);
5415 : : bnxt_update_prev_stat(&ring_stats->rx_agg_events,
5416 : : &prev_stats->rx_agg_events);
5417 : :
5418 [ # # ]: 0 : ring_stats->rx_agg_aborts = rte_le_to_cpu_64(resp->rx_agg_aborts);
5419 : : bnxt_update_prev_stat(&ring_stats->rx_agg_aborts,
5420 : : &prev_stats->rx_agg_aborts);
5421 : : } else {
5422 : 0 : struct bnxt_ring_stats *prev_stats = &bp->prev_tx_ring_stats[idx];
5423 : :
5424 : 0 : ring_stats->tx_ucast_pkts = rte_le_to_cpu_64(resp->tx_ucast_pkts);
5425 [ # # ]: 0 : bnxt_update_prev_stat(&ring_stats->tx_ucast_pkts,
5426 : : &prev_stats->tx_ucast_pkts);
5427 : :
5428 [ # # ]: 0 : ring_stats->tx_mcast_pkts = rte_le_to_cpu_64(resp->tx_mcast_pkts);
5429 : : bnxt_update_prev_stat(&ring_stats->tx_mcast_pkts,
5430 : : &prev_stats->tx_mcast_pkts);
5431 : :
5432 [ # # ]: 0 : ring_stats->tx_bcast_pkts = rte_le_to_cpu_64(resp->tx_bcast_pkts);
5433 : : bnxt_update_prev_stat(&ring_stats->tx_bcast_pkts,
5434 : : &prev_stats->tx_bcast_pkts);
5435 : :
5436 [ # # ]: 0 : ring_stats->tx_ucast_bytes = rte_le_to_cpu_64(resp->tx_ucast_bytes);
5437 : : bnxt_update_prev_stat(&ring_stats->tx_ucast_bytes,
5438 : : &prev_stats->tx_ucast_bytes);
5439 : :
5440 [ # # ]: 0 : ring_stats->tx_mcast_bytes = rte_le_to_cpu_64(resp->tx_mcast_bytes);
5441 : : bnxt_update_prev_stat(&ring_stats->tx_mcast_bytes,
5442 : : &prev_stats->tx_mcast_bytes);
5443 : :
5444 [ # # ]: 0 : ring_stats->tx_bcast_bytes = rte_le_to_cpu_64(resp->tx_bcast_bytes);
5445 : : bnxt_update_prev_stat(&ring_stats->tx_bcast_bytes,
5446 : : &prev_stats->tx_bcast_bytes);
5447 : :
5448 [ # # ]: 0 : ring_stats->tx_discard_pkts = rte_le_to_cpu_64(resp->tx_discard_pkts);
5449 : : bnxt_update_prev_stat(&ring_stats->tx_discard_pkts,
5450 : : &prev_stats->tx_discard_pkts);
5451 : : }
5452 : :
5453 : : HWRM_UNLOCK();
5454 : :
5455 : 0 : return rc;
5456 : : }
5457 : :
5458 : 0 : int bnxt_hwrm_ring_stats_ext(struct bnxt *bp, uint32_t cid, int idx,
5459 : : struct bnxt_ring_stats_ext *ring_stats, bool rx)
5460 : : {
5461 : : int rc = 0;
5462 : 0 : struct hwrm_stat_ext_ctx_query_input req = {.req_type = 0};
5463 : 0 : struct hwrm_stat_ext_ctx_query_output *resp = bp->hwrm_cmd_resp_addr;
5464 : :
5465 [ # # ]: 0 : HWRM_PREP(&req, HWRM_STAT_EXT_CTX_QUERY, BNXT_USE_CHIMP_MB);
5466 : :
5467 : 0 : req.stat_ctx_id = rte_cpu_to_le_32(cid);
5468 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
5469 : :
5470 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
5471 : :
5472 [ # # ]: 0 : if (rx) {
5473 : 0 : struct bnxt_ring_stats_ext *prev_stats = &bp->prev_rx_ring_stats_ext[idx];
5474 : :
5475 : 0 : ring_stats->rx_ucast_pkts = rte_le_to_cpu_64(resp->rx_ucast_pkts);
5476 [ # # ]: 0 : bnxt_update_prev_stat(&ring_stats->rx_ucast_pkts,
5477 : : &prev_stats->rx_ucast_pkts);
5478 : :
5479 [ # # ]: 0 : ring_stats->rx_mcast_pkts = rte_le_to_cpu_64(resp->rx_mcast_pkts);
5480 : : bnxt_update_prev_stat(&ring_stats->rx_mcast_pkts,
5481 : : &prev_stats->rx_mcast_pkts);
5482 : :
5483 [ # # ]: 0 : ring_stats->rx_bcast_pkts = rte_le_to_cpu_64(resp->rx_bcast_pkts);
5484 : : bnxt_update_prev_stat(&ring_stats->rx_bcast_pkts,
5485 : : &prev_stats->rx_bcast_pkts);
5486 : :
5487 [ # # ]: 0 : ring_stats->rx_ucast_bytes = rte_le_to_cpu_64(resp->rx_ucast_bytes);
5488 : : bnxt_update_prev_stat(&ring_stats->rx_ucast_bytes,
5489 : : &prev_stats->rx_ucast_bytes);
5490 : :
5491 [ # # ]: 0 : ring_stats->rx_mcast_bytes = rte_le_to_cpu_64(resp->rx_mcast_bytes);
5492 : : bnxt_update_prev_stat(&ring_stats->rx_mcast_bytes,
5493 : : &prev_stats->rx_mcast_bytes);
5494 : :
5495 [ # # ]: 0 : ring_stats->rx_bcast_bytes = rte_le_to_cpu_64(resp->rx_bcast_bytes);
5496 : : bnxt_update_prev_stat(&ring_stats->rx_bcast_bytes,
5497 : : &prev_stats->rx_bcast_bytes);
5498 : :
5499 [ # # ]: 0 : ring_stats->rx_discard_pkts = rte_le_to_cpu_64(resp->rx_discard_pkts);
5500 : : bnxt_update_prev_stat(&ring_stats->rx_discard_pkts,
5501 : : &prev_stats->rx_discard_pkts);
5502 : :
5503 [ # # ]: 0 : ring_stats->rx_error_pkts = rte_le_to_cpu_64(resp->rx_error_pkts);
5504 : : bnxt_update_prev_stat(&ring_stats->rx_error_pkts,
5505 : : &prev_stats->rx_error_pkts);
5506 : :
5507 [ # # ]: 0 : ring_stats->rx_tpa_eligible_pkt = rte_le_to_cpu_64(resp->rx_tpa_eligible_pkt);
5508 : : bnxt_update_prev_stat(&ring_stats->rx_tpa_eligible_pkt,
5509 : : &prev_stats->rx_tpa_eligible_pkt);
5510 : :
5511 [ # # ]: 0 : ring_stats->rx_tpa_eligible_bytes = rte_le_to_cpu_64(resp->rx_tpa_eligible_bytes);
5512 : : bnxt_update_prev_stat(&ring_stats->rx_tpa_eligible_bytes,
5513 : : &prev_stats->rx_tpa_eligible_bytes);
5514 : :
5515 [ # # ]: 0 : ring_stats->rx_tpa_pkt = rte_le_to_cpu_64(resp->rx_tpa_pkt);
5516 : : bnxt_update_prev_stat(&ring_stats->rx_tpa_pkt,
5517 : : &prev_stats->rx_tpa_pkt);
5518 : :
5519 [ # # ]: 0 : ring_stats->rx_tpa_bytes = rte_le_to_cpu_64(resp->rx_tpa_bytes);
5520 : : bnxt_update_prev_stat(&ring_stats->rx_tpa_bytes,
5521 : : &prev_stats->rx_tpa_bytes);
5522 : :
5523 [ # # ]: 0 : ring_stats->rx_tpa_errors = rte_le_to_cpu_64(resp->rx_tpa_errors);
5524 : : bnxt_update_prev_stat(&ring_stats->rx_tpa_errors,
5525 : : &prev_stats->rx_tpa_errors);
5526 : :
5527 [ # # ]: 0 : ring_stats->rx_tpa_events = rte_le_to_cpu_64(resp->rx_tpa_events);
5528 : : bnxt_update_prev_stat(&ring_stats->rx_tpa_events,
5529 : : &prev_stats->rx_tpa_events);
5530 : : } else {
5531 : 0 : struct bnxt_ring_stats_ext *prev_stats = &bp->prev_tx_ring_stats_ext[idx];
5532 : :
5533 [ # # ]: 0 : ring_stats->tx_ucast_pkts = rte_le_to_cpu_64(resp->tx_ucast_pkts);
5534 : : bnxt_update_prev_stat(&ring_stats->tx_ucast_pkts,
5535 : : &prev_stats->tx_ucast_pkts);
5536 : :
5537 [ # # ]: 0 : ring_stats->tx_mcast_pkts = rte_le_to_cpu_64(resp->tx_mcast_pkts);
5538 : : bnxt_update_prev_stat(&ring_stats->tx_mcast_pkts,
5539 : : &prev_stats->tx_mcast_pkts);
5540 : :
5541 [ # # ]: 0 : ring_stats->tx_bcast_pkts = rte_le_to_cpu_64(resp->tx_bcast_pkts);
5542 : : bnxt_update_prev_stat(&ring_stats->tx_bcast_pkts,
5543 : : &prev_stats->tx_bcast_pkts);
5544 : :
5545 [ # # ]: 0 : ring_stats->tx_ucast_bytes = rte_le_to_cpu_64(resp->tx_ucast_bytes);
5546 : : bnxt_update_prev_stat(&ring_stats->tx_ucast_bytes,
5547 : : &prev_stats->tx_ucast_bytes);
5548 : :
5549 [ # # ]: 0 : ring_stats->tx_mcast_bytes = rte_le_to_cpu_64(resp->tx_mcast_bytes);
5550 : : bnxt_update_prev_stat(&ring_stats->tx_mcast_bytes,
5551 : : &prev_stats->tx_mcast_bytes);
5552 : :
5553 [ # # ]: 0 : ring_stats->tx_bcast_bytes = rte_le_to_cpu_64(resp->tx_bcast_bytes);
5554 : : bnxt_update_prev_stat(&ring_stats->tx_bcast_bytes,
5555 : : &prev_stats->tx_bcast_bytes);
5556 : :
5557 [ # # ]: 0 : ring_stats->tx_discard_pkts = rte_le_to_cpu_64(resp->tx_discard_pkts);
5558 : : bnxt_update_prev_stat(&ring_stats->tx_discard_pkts,
5559 : : &prev_stats->tx_discard_pkts);
5560 : :
5561 [ # # ]: 0 : ring_stats->tx_error_pkts = rte_le_to_cpu_64(resp->tx_error_pkts);
5562 : : bnxt_update_prev_stat(&ring_stats->tx_error_pkts,
5563 : : &prev_stats->tx_error_pkts);
5564 : : }
5565 : :
5566 : : HWRM_UNLOCK();
5567 : :
5568 : 0 : return rc;
5569 : : }
5570 : :
5571 : 0 : int bnxt_hwrm_port_qstats(struct bnxt *bp)
5572 : : {
5573 : 0 : struct hwrm_port_qstats_input req = {0};
5574 : 0 : struct hwrm_port_qstats_output *resp = bp->hwrm_cmd_resp_addr;
5575 : 0 : struct bnxt_pf_info *pf = bp->pf;
5576 : : int rc;
5577 : :
5578 [ # # ]: 0 : HWRM_PREP(&req, HWRM_PORT_QSTATS, BNXT_USE_CHIMP_MB);
5579 : :
5580 : 0 : req.port_id = rte_cpu_to_le_16(pf->port_id);
5581 : 0 : req.tx_stat_host_addr = rte_cpu_to_le_64(bp->hw_tx_port_stats_map);
5582 : 0 : req.rx_stat_host_addr = rte_cpu_to_le_64(bp->hw_rx_port_stats_map);
5583 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
5584 : :
5585 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
5586 : : HWRM_UNLOCK();
5587 : :
5588 : 0 : return rc;
5589 : : }
5590 : :
5591 : 0 : int bnxt_hwrm_port_clr_stats(struct bnxt *bp)
5592 : : {
5593 : 0 : struct hwrm_port_clr_stats_input req = {0};
5594 : 0 : struct hwrm_port_clr_stats_output *resp = bp->hwrm_cmd_resp_addr;
5595 : 0 : struct bnxt_pf_info *pf = bp->pf;
5596 : : int rc;
5597 : :
5598 : : /* Not allowed on NS2 device, NPAR, MultiHost, VF */
5599 [ # # ]: 0 : if (!(bp->flags & BNXT_FLAG_PORT_STATS) || BNXT_VF(bp) ||
5600 [ # # ]: 0 : BNXT_NPAR(bp) || BNXT_MH(bp) || BNXT_TOTAL_VFS(bp))
5601 : : return 0;
5602 : :
5603 [ # # ]: 0 : HWRM_PREP(&req, HWRM_PORT_CLR_STATS, BNXT_USE_CHIMP_MB);
5604 : :
5605 : 0 : req.port_id = rte_cpu_to_le_16(pf->port_id);
5606 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
5607 : :
5608 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
5609 : : HWRM_UNLOCK();
5610 : :
5611 : 0 : return rc;
5612 : : }
5613 : :
5614 : 0 : int bnxt_hwrm_port_led_qcaps(struct bnxt *bp)
5615 : : {
5616 : 0 : struct hwrm_port_led_qcaps_output *resp = bp->hwrm_cmd_resp_addr;
5617 : 0 : struct hwrm_port_led_qcaps_input req = {0};
5618 : : int rc;
5619 : :
5620 [ # # ]: 0 : if (BNXT_VF(bp))
5621 : : return 0;
5622 : :
5623 [ # # ]: 0 : HWRM_PREP(&req, HWRM_PORT_LED_QCAPS, BNXT_USE_CHIMP_MB);
5624 : 0 : req.port_id = bp->pf->port_id;
5625 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
5626 : :
5627 [ # # # # ]: 0 : HWRM_CHECK_RESULT_SILENT();
5628 : :
5629 [ # # ]: 0 : if (resp->num_leds > 0 && resp->num_leds < BNXT_MAX_LED) {
5630 : : unsigned int i;
5631 : :
5632 : 0 : bp->leds->num_leds = resp->num_leds;
5633 : 0 : memcpy(bp->leds, &resp->led0_id,
5634 : 0 : sizeof(bp->leds[0]) * bp->leds->num_leds);
5635 [ # # ]: 0 : for (i = 0; i < bp->leds->num_leds; i++) {
5636 : 0 : struct bnxt_led_info *led = &bp->leds[i];
5637 : :
5638 : 0 : uint16_t caps = led->led_state_caps;
5639 : :
5640 [ # # # # ]: 0 : if (!led->led_group_id ||
5641 : : !BNXT_LED_ALT_BLINK_CAP(caps)) {
5642 : 0 : bp->leds->num_leds = 0;
5643 : 0 : break;
5644 : : }
5645 : : }
5646 : : }
5647 : :
5648 : : HWRM_UNLOCK();
5649 : :
5650 : 0 : return rc;
5651 : : }
5652 : :
5653 : 0 : int bnxt_hwrm_port_led_cfg(struct bnxt *bp, bool led_on)
5654 : : {
5655 : 0 : struct hwrm_port_led_cfg_output *resp = bp->hwrm_cmd_resp_addr;
5656 : 0 : struct hwrm_port_led_cfg_input req = {0};
5657 : : struct bnxt_led_cfg *led_cfg;
5658 : : uint8_t led_state = HWRM_PORT_LED_QCFG_OUTPUT_LED0_STATE_DEFAULT;
5659 : : uint16_t duration = 0;
5660 : : int rc, i;
5661 : :
5662 [ # # # # : 0 : if (BNXT_VF(bp) || !bp->leds || !bp->leds->num_leds)
# # ]
5663 : : return -EOPNOTSUPP;
5664 : :
5665 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_PORT_LED_CFG, BNXT_USE_CHIMP_MB);
5666 : :
5667 [ # # ]: 0 : if (led_on) {
5668 : : led_state = HWRM_PORT_LED_CFG_INPUT_LED0_STATE_BLINKALT;
5669 : : duration = rte_cpu_to_le_16(500);
5670 : : }
5671 : 0 : req.port_id = bp->pf->port_id;
5672 : 0 : req.num_leds = bp->leds->num_leds;
5673 : : led_cfg = (struct bnxt_led_cfg *)&req.led0_id;
5674 [ # # ]: 0 : for (i = 0; i < bp->leds->num_leds; i++, led_cfg++) {
5675 : 0 : req.enables |= BNXT_LED_DFLT_ENABLES(i);
5676 : 0 : led_cfg->led_id = bp->leds[i].led_id;
5677 : 0 : led_cfg->led_state = led_state;
5678 : 0 : led_cfg->led_blink_on = duration;
5679 : 0 : led_cfg->led_blink_off = duration;
5680 : 0 : led_cfg->led_group_id = bp->leds[i].led_group_id;
5681 : : }
5682 : :
5683 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
5684 : :
5685 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
5686 : : HWRM_UNLOCK();
5687 : :
5688 : 0 : return rc;
5689 : : }
5690 : :
5691 : 0 : int bnxt_hwrm_nvm_get_dir_info(struct bnxt *bp, uint32_t *entries,
5692 : : uint32_t *length)
5693 : : {
5694 : : int rc;
5695 : 0 : struct hwrm_nvm_get_dir_info_input req = {0};
5696 : 0 : struct hwrm_nvm_get_dir_info_output *resp = bp->hwrm_cmd_resp_addr;
5697 : :
5698 [ # # ]: 0 : HWRM_PREP(&req, HWRM_NVM_GET_DIR_INFO, BNXT_USE_CHIMP_MB);
5699 : :
5700 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
5701 : :
5702 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
5703 : :
5704 : 0 : *entries = rte_le_to_cpu_32(resp->entries);
5705 : 0 : *length = rte_le_to_cpu_32(resp->entry_length);
5706 : :
5707 : : HWRM_UNLOCK();
5708 : 0 : return rc;
5709 : : }
5710 : :
5711 : 0 : int bnxt_get_nvram_directory(struct bnxt *bp, uint32_t len, uint8_t *data)
5712 : : {
5713 : : int rc;
5714 : : uint32_t dir_entries;
5715 : : uint32_t entry_length;
5716 : : uint8_t *buf;
5717 : : size_t buflen;
5718 : : rte_iova_t dma_handle;
5719 : 0 : struct hwrm_nvm_get_dir_entries_input req = {0};
5720 : 0 : struct hwrm_nvm_get_dir_entries_output *resp = bp->hwrm_cmd_resp_addr;
5721 : :
5722 : 0 : rc = bnxt_hwrm_nvm_get_dir_info(bp, &dir_entries, &entry_length);
5723 [ # # ]: 0 : if (rc != 0)
5724 : : return rc;
5725 : :
5726 : 0 : *data++ = dir_entries;
5727 : 0 : *data++ = entry_length;
5728 : 0 : len -= 2;
5729 : 0 : memset(data, 0xff, len);
5730 : :
5731 : 0 : buflen = dir_entries * entry_length;
5732 : 0 : buf = rte_malloc("nvm_dir", buflen, 0);
5733 [ # # ]: 0 : if (buf == NULL)
5734 : : return -ENOMEM;
5735 : 0 : dma_handle = rte_malloc_virt2iova(buf);
5736 [ # # ]: 0 : if (dma_handle == RTE_BAD_IOVA) {
5737 : 0 : rte_free(buf);
5738 : 0 : PMD_DRV_LOG_LINE(ERR,
5739 : : "unable to map response address to physical memory");
5740 : 0 : return -ENOMEM;
5741 : : }
5742 [ # # ]: 0 : HWRM_PREP(&req, HWRM_NVM_GET_DIR_ENTRIES, BNXT_USE_CHIMP_MB);
5743 : 0 : req.host_dest_addr = rte_cpu_to_le_64(dma_handle);
5744 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
5745 : :
5746 [ # # ]: 0 : if (rc == 0)
5747 : 0 : memcpy(data, buf, len > buflen ? buflen : len);
5748 : :
5749 : 0 : rte_free(buf);
5750 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
5751 : : HWRM_UNLOCK();
5752 : :
5753 : 0 : return rc;
5754 : : }
5755 : :
5756 : 0 : int bnxt_hwrm_get_nvram_item(struct bnxt *bp, uint32_t index,
5757 : : uint32_t offset, uint32_t length,
5758 : : uint8_t *data)
5759 : : {
5760 : : int rc;
5761 : : uint8_t *buf;
5762 : : rte_iova_t dma_handle;
5763 : 0 : struct hwrm_nvm_read_input req = {0};
5764 : 0 : struct hwrm_nvm_read_output *resp = bp->hwrm_cmd_resp_addr;
5765 : :
5766 : 0 : buf = rte_malloc("nvm_item", length, 0);
5767 [ # # ]: 0 : if (!buf)
5768 : : return -ENOMEM;
5769 : :
5770 : 0 : dma_handle = rte_malloc_virt2iova(buf);
5771 [ # # ]: 0 : if (dma_handle == RTE_BAD_IOVA) {
5772 : 0 : rte_free(buf);
5773 : 0 : PMD_DRV_LOG_LINE(ERR,
5774 : : "unable to map response address to physical memory");
5775 : 0 : return -ENOMEM;
5776 : : }
5777 [ # # ]: 0 : HWRM_PREP(&req, HWRM_NVM_READ, BNXT_USE_CHIMP_MB);
5778 : 0 : req.host_dest_addr = rte_cpu_to_le_64(dma_handle);
5779 : 0 : req.dir_idx = rte_cpu_to_le_16(index);
5780 : 0 : req.offset = rte_cpu_to_le_32(offset);
5781 : 0 : req.len = rte_cpu_to_le_32(length);
5782 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
5783 [ # # ]: 0 : if (rc == 0)
5784 : : memcpy(data, buf, length);
5785 : :
5786 : 0 : rte_free(buf);
5787 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
5788 : : HWRM_UNLOCK();
5789 : :
5790 : 0 : return rc;
5791 : : }
5792 : :
5793 : 0 : int bnxt_hwrm_erase_nvram_directory(struct bnxt *bp, uint8_t index)
5794 : : {
5795 : : int rc;
5796 : 0 : struct hwrm_nvm_erase_dir_entry_input req = {0};
5797 : 0 : struct hwrm_nvm_erase_dir_entry_output *resp = bp->hwrm_cmd_resp_addr;
5798 : :
5799 [ # # ]: 0 : HWRM_PREP(&req, HWRM_NVM_ERASE_DIR_ENTRY, BNXT_USE_CHIMP_MB);
5800 : 0 : req.dir_idx = rte_cpu_to_le_16(index);
5801 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
5802 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
5803 : : HWRM_UNLOCK();
5804 : :
5805 : 0 : return rc;
5806 : : }
5807 : :
5808 : 0 : int bnxt_hwrm_flash_nvram(struct bnxt *bp, uint16_t dir_type,
5809 : : uint16_t dir_ordinal, uint16_t dir_ext,
5810 : : uint16_t dir_attr, const uint8_t *data,
5811 : : size_t data_len)
5812 : : {
5813 : : int rc;
5814 : 0 : struct hwrm_nvm_write_input req = {0};
5815 : 0 : struct hwrm_nvm_write_output *resp = bp->hwrm_cmd_resp_addr;
5816 : : rte_iova_t dma_handle;
5817 : : uint8_t *buf;
5818 : :
5819 : 0 : buf = rte_malloc("nvm_write", data_len, 0);
5820 [ # # ]: 0 : if (!buf)
5821 : : return -ENOMEM;
5822 : :
5823 : 0 : dma_handle = rte_malloc_virt2iova(buf);
5824 [ # # ]: 0 : if (dma_handle == RTE_BAD_IOVA) {
5825 : 0 : rte_free(buf);
5826 : 0 : PMD_DRV_LOG_LINE(ERR,
5827 : : "unable to map response address to physical memory");
5828 : 0 : return -ENOMEM;
5829 : : }
5830 : : memcpy(buf, data, data_len);
5831 : :
5832 [ # # ]: 0 : HWRM_PREP(&req, HWRM_NVM_WRITE, BNXT_USE_CHIMP_MB);
5833 : :
5834 : 0 : req.dir_type = rte_cpu_to_le_16(dir_type);
5835 : 0 : req.dir_ordinal = rte_cpu_to_le_16(dir_ordinal);
5836 : 0 : req.dir_ext = rte_cpu_to_le_16(dir_ext);
5837 : 0 : req.dir_attr = rte_cpu_to_le_16(dir_attr);
5838 : 0 : req.dir_data_length = rte_cpu_to_le_32(data_len);
5839 : 0 : req.host_src_addr = rte_cpu_to_le_64(dma_handle);
5840 : :
5841 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
5842 : :
5843 : 0 : rte_free(buf);
5844 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
5845 : : HWRM_UNLOCK();
5846 : :
5847 : 0 : return rc;
5848 : : }
5849 : :
5850 : : static void
5851 : 0 : bnxt_vnic_count(struct bnxt_vnic_info *vnic __rte_unused, void *cbdata)
5852 : : {
5853 : : uint32_t *count = cbdata;
5854 : :
5855 : 0 : *count = *count + 1;
5856 : 0 : }
5857 : :
5858 : 0 : static int bnxt_vnic_count_hwrm_stub(struct bnxt *bp __rte_unused,
5859 : : struct bnxt_vnic_info *vnic __rte_unused)
5860 : : {
5861 : 0 : return 0;
5862 : : }
5863 : :
5864 : 0 : int bnxt_vf_vnic_count(struct bnxt *bp, uint16_t vf)
5865 : : {
5866 : 0 : uint32_t count = 0;
5867 : :
5868 : 0 : bnxt_hwrm_func_vf_vnic_query_and_config(bp, vf, bnxt_vnic_count,
5869 : : &count, bnxt_vnic_count_hwrm_stub);
5870 : :
5871 : 0 : return count;
5872 : : }
5873 : :
5874 : 0 : static int bnxt_hwrm_func_vf_vnic_query(struct bnxt *bp, uint16_t vf,
5875 : : uint16_t *vnic_ids)
5876 : : {
5877 : 0 : struct hwrm_func_vf_vnic_ids_query_input req = {0};
5878 : 0 : struct hwrm_func_vf_vnic_ids_query_output *resp =
5879 : : bp->hwrm_cmd_resp_addr;
5880 : : int rc;
5881 : :
5882 : : /* First query all VNIC ids */
5883 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_VF_VNIC_IDS_QUERY, BNXT_USE_CHIMP_MB);
5884 : :
5885 : 0 : req.vf_id = rte_cpu_to_le_16(bp->pf->first_vf_id + vf);
5886 : 0 : req.max_vnic_id_cnt = rte_cpu_to_le_32(bp->pf->total_vnics);
5887 : 0 : req.vnic_id_tbl_addr = rte_cpu_to_le_64(rte_malloc_virt2iova(vnic_ids));
5888 : :
5889 [ # # ]: 0 : if (req.vnic_id_tbl_addr == RTE_BAD_IOVA) {
5890 : : HWRM_UNLOCK();
5891 : 0 : PMD_DRV_LOG_LINE(ERR,
5892 : : "unable to map VNIC ID table address to physical memory");
5893 : 0 : return -ENOMEM;
5894 : : }
5895 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
5896 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
5897 : 0 : rc = rte_le_to_cpu_32(resp->vnic_id_cnt);
5898 : :
5899 : : HWRM_UNLOCK();
5900 : :
5901 : 0 : return rc;
5902 : : }
5903 : :
5904 : : /*
5905 : : * This function queries the VNIC IDs for a specified VF. It then calls
5906 : : * the vnic_cb to update the necessary field in vnic_info with cbdata.
5907 : : * Then it calls the hwrm_cb function to program this new vnic configuration.
5908 : : */
5909 : 0 : int bnxt_hwrm_func_vf_vnic_query_and_config(struct bnxt *bp, uint16_t vf,
5910 : : void (*vnic_cb)(struct bnxt_vnic_info *, void *), void *cbdata,
5911 : : int (*hwrm_cb)(struct bnxt *bp, struct bnxt_vnic_info *vnic))
5912 : : {
5913 : : struct bnxt_vnic_info vnic;
5914 : : int rc = 0;
5915 : : int i, num_vnic_ids;
5916 : : uint16_t *vnic_ids;
5917 : : size_t vnic_id_sz;
5918 : : size_t sz;
5919 : :
5920 : : /* First query all VNIC ids */
5921 : 0 : vnic_id_sz = bp->pf->total_vnics * sizeof(*vnic_ids);
5922 : 0 : vnic_ids = rte_malloc("bnxt_hwrm_vf_vnic_ids_query", vnic_id_sz,
5923 : : RTE_CACHE_LINE_SIZE);
5924 [ # # ]: 0 : if (vnic_ids == NULL)
5925 : : return -ENOMEM;
5926 : :
5927 [ # # ]: 0 : for (sz = 0; sz < vnic_id_sz; sz += getpagesize())
5928 : 0 : rte_mem_lock_page(((char *)vnic_ids) + sz);
5929 : :
5930 : 0 : num_vnic_ids = bnxt_hwrm_func_vf_vnic_query(bp, vf, vnic_ids);
5931 : :
5932 [ # # ]: 0 : if (num_vnic_ids < 0)
5933 : : return num_vnic_ids;
5934 : :
5935 : : /* Retrieve VNIC, update bd_stall then update */
5936 : :
5937 [ # # ]: 0 : for (i = 0; i < num_vnic_ids; i++) {
5938 : : memset(&vnic, 0, sizeof(struct bnxt_vnic_info));
5939 : 0 : vnic.fw_vnic_id = rte_le_to_cpu_16(vnic_ids[i]);
5940 : 0 : rc = bnxt_hwrm_vnic_qcfg(bp, &vnic, bp->pf->first_vf_id + vf);
5941 [ # # ]: 0 : if (rc)
5942 : : break;
5943 [ # # ]: 0 : if (vnic.mru <= 4) /* Indicates unallocated */
5944 : 0 : continue;
5945 : :
5946 : 0 : vnic_cb(&vnic, cbdata);
5947 : :
5948 : 0 : rc = hwrm_cb(bp, &vnic);
5949 [ # # ]: 0 : if (rc)
5950 : : break;
5951 : : }
5952 : :
5953 : 0 : rte_free(vnic_ids);
5954 : :
5955 : 0 : return rc;
5956 : : }
5957 : :
5958 : 0 : int bnxt_hwrm_func_cfg_vf_set_vlan_anti_spoof(struct bnxt *bp, uint16_t vf,
5959 : : bool on)
5960 : : {
5961 : 0 : struct hwrm_func_cfg_output *resp = bp->hwrm_cmd_resp_addr;
5962 : 0 : struct hwrm_func_cfg_input req = {0};
5963 : : int rc;
5964 : :
5965 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_CFG, BNXT_USE_CHIMP_MB);
5966 : :
5967 : 0 : req.fid = rte_cpu_to_le_16(bp->pf->vf_info[vf].fid);
5968 : 0 : req.enables |= rte_cpu_to_le_32(
5969 : : HWRM_FUNC_CFG_INPUT_ENABLES_VLAN_ANTISPOOF_MODE);
5970 [ # # ]: 0 : req.vlan_antispoof_mode = on ?
5971 : : HWRM_FUNC_CFG_INPUT_VLAN_ANTISPOOF_MODE_VALIDATE_VLAN :
5972 : : HWRM_FUNC_CFG_INPUT_VLAN_ANTISPOOF_MODE_NOCHECK;
5973 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
5974 : :
5975 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
5976 : : HWRM_UNLOCK();
5977 : :
5978 : 0 : return rc;
5979 : : }
5980 : :
5981 : 0 : int bnxt_hwrm_func_qcfg_vf_dflt_vnic_id(struct bnxt *bp, int vf)
5982 : : {
5983 : : struct bnxt_vnic_info vnic;
5984 : : uint16_t *vnic_ids;
5985 : : size_t vnic_id_sz;
5986 : : int num_vnic_ids, i;
5987 : : size_t sz;
5988 : : int rc;
5989 : :
5990 : 0 : vnic_id_sz = bp->pf->total_vnics * sizeof(*vnic_ids);
5991 : 0 : vnic_ids = rte_malloc("bnxt_hwrm_vf_vnic_ids_query", vnic_id_sz,
5992 : : RTE_CACHE_LINE_SIZE);
5993 [ # # ]: 0 : if (vnic_ids == NULL)
5994 : : return -ENOMEM;
5995 : :
5996 [ # # ]: 0 : for (sz = 0; sz < vnic_id_sz; sz += getpagesize())
5997 : 0 : rte_mem_lock_page(((char *)vnic_ids) + sz);
5998 : :
5999 : 0 : rc = bnxt_hwrm_func_vf_vnic_query(bp, vf, vnic_ids);
6000 [ # # ]: 0 : if (rc <= 0)
6001 : 0 : goto exit;
6002 : : num_vnic_ids = rc;
6003 : :
6004 : : /*
6005 : : * Loop through to find the default VNIC ID.
6006 : : * TODO: The easier way would be to obtain the resp->dflt_vnic_id
6007 : : * by sending the hwrm_func_qcfg command to the firmware.
6008 : : */
6009 [ # # ]: 0 : for (i = 0; i < num_vnic_ids; i++) {
6010 : : memset(&vnic, 0, sizeof(struct bnxt_vnic_info));
6011 : 0 : vnic.fw_vnic_id = rte_le_to_cpu_16(vnic_ids[i]);
6012 : 0 : rc = bnxt_hwrm_vnic_qcfg(bp, &vnic,
6013 : 0 : bp->pf->first_vf_id + vf);
6014 [ # # ]: 0 : if (rc)
6015 : 0 : goto exit;
6016 [ # # ]: 0 : if (vnic.func_default) {
6017 : 0 : rte_free(vnic_ids);
6018 : 0 : return vnic.fw_vnic_id;
6019 : : }
6020 : : }
6021 : : /* Could not find a default VNIC. */
6022 : 0 : PMD_DRV_LOG_LINE(ERR, "No default VNIC");
6023 : 0 : exit:
6024 : 0 : rte_free(vnic_ids);
6025 : 0 : return rc;
6026 : : }
6027 : :
6028 : 0 : int bnxt_hwrm_set_em_filter(struct bnxt *bp,
6029 : : uint16_t dst_id,
6030 : : struct bnxt_filter_info *filter)
6031 : : {
6032 : : int rc = 0;
6033 : 0 : struct hwrm_cfa_em_flow_alloc_input req = {.req_type = 0 };
6034 : 0 : struct hwrm_cfa_em_flow_alloc_output *resp = bp->hwrm_cmd_resp_addr;
6035 : : uint32_t enables = 0;
6036 : :
6037 [ # # ]: 0 : if (filter->fw_em_filter_id != UINT64_MAX)
6038 : 0 : bnxt_hwrm_clear_em_filter(bp, filter);
6039 : :
6040 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_CFA_EM_FLOW_ALLOC, BNXT_USE_KONG(bp));
6041 : :
6042 : 0 : req.flags = rte_cpu_to_le_32(filter->flags);
6043 : :
6044 : 0 : enables = filter->enables |
6045 : : HWRM_CFA_EM_FLOW_ALLOC_INPUT_ENABLES_DST_ID;
6046 : 0 : req.dst_id = rte_cpu_to_le_16(dst_id);
6047 : :
6048 [ # # ]: 0 : if (filter->ip_addr_type) {
6049 : 0 : req.ip_addr_type = filter->ip_addr_type;
6050 : 0 : enables |= HWRM_CFA_EM_FLOW_ALLOC_INPUT_ENABLES_IPADDR_TYPE;
6051 : : }
6052 [ # # ]: 0 : if (enables &
6053 : : HWRM_CFA_EM_FLOW_ALLOC_INPUT_ENABLES_L2_FILTER_ID)
6054 : 0 : req.l2_filter_id = rte_cpu_to_le_64(filter->fw_l2_filter_id);
6055 [ # # ]: 0 : if (enables &
6056 : : HWRM_CFA_EM_FLOW_ALLOC_INPUT_ENABLES_SRC_MACADDR)
6057 : : memcpy(req.src_macaddr, filter->src_macaddr,
6058 : : RTE_ETHER_ADDR_LEN);
6059 [ # # ]: 0 : if (enables &
6060 : : HWRM_CFA_EM_FLOW_ALLOC_INPUT_ENABLES_DST_MACADDR)
6061 : : memcpy(req.dst_macaddr, filter->dst_macaddr,
6062 : : RTE_ETHER_ADDR_LEN);
6063 [ # # ]: 0 : if (enables &
6064 : : HWRM_CFA_EM_FLOW_ALLOC_INPUT_ENABLES_OVLAN_VID)
6065 : 0 : req.ovlan_vid = filter->l2_ovlan;
6066 [ # # ]: 0 : if (enables &
6067 : : HWRM_CFA_EM_FLOW_ALLOC_INPUT_ENABLES_IVLAN_VID)
6068 : 0 : req.ivlan_vid = filter->l2_ivlan;
6069 [ # # ]: 0 : if (enables &
6070 : : HWRM_CFA_EM_FLOW_ALLOC_INPUT_ENABLES_ETHERTYPE)
6071 [ # # ]: 0 : req.ethertype = rte_cpu_to_be_16(filter->ethertype);
6072 [ # # ]: 0 : if (enables &
6073 : : HWRM_CFA_EM_FLOW_ALLOC_INPUT_ENABLES_IP_PROTOCOL)
6074 : 0 : req.ip_protocol = filter->ip_protocol;
6075 [ # # ]: 0 : if (enables &
6076 : : HWRM_CFA_EM_FLOW_ALLOC_INPUT_ENABLES_SRC_IPADDR)
6077 [ # # ]: 0 : req.src_ipaddr[0] = rte_cpu_to_be_32(filter->src_ipaddr[0]);
6078 [ # # ]: 0 : if (enables &
6079 : : HWRM_CFA_EM_FLOW_ALLOC_INPUT_ENABLES_DST_IPADDR)
6080 [ # # ]: 0 : req.dst_ipaddr[0] = rte_cpu_to_be_32(filter->dst_ipaddr[0]);
6081 [ # # ]: 0 : if (enables &
6082 : : HWRM_CFA_EM_FLOW_ALLOC_INPUT_ENABLES_SRC_PORT)
6083 [ # # ]: 0 : req.src_port = rte_cpu_to_be_16(filter->src_port);
6084 [ # # ]: 0 : if (enables &
6085 : : HWRM_CFA_EM_FLOW_ALLOC_INPUT_ENABLES_DST_PORT)
6086 [ # # ]: 0 : req.dst_port = rte_cpu_to_be_16(filter->dst_port);
6087 [ # # ]: 0 : if (enables &
6088 : : HWRM_CFA_EM_FLOW_ALLOC_INPUT_ENABLES_MIRROR_VNIC_ID)
6089 : 0 : req.mirror_vnic_id = filter->mirror_vnic_id;
6090 : :
6091 : 0 : req.enables = rte_cpu_to_le_32(enables);
6092 : :
6093 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_KONG(bp));
6094 : :
6095 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
6096 : :
6097 : 0 : filter->fw_em_filter_id = rte_le_to_cpu_64(resp->em_filter_id);
6098 : : HWRM_UNLOCK();
6099 : :
6100 : 0 : return rc;
6101 : : }
6102 : :
6103 : 0 : int bnxt_hwrm_clear_em_filter(struct bnxt *bp, struct bnxt_filter_info *filter)
6104 : : {
6105 : : int rc = 0;
6106 : 0 : struct hwrm_cfa_em_flow_free_input req = {.req_type = 0 };
6107 : 0 : struct hwrm_cfa_em_flow_free_output *resp = bp->hwrm_cmd_resp_addr;
6108 : :
6109 [ # # ]: 0 : if (filter->fw_em_filter_id == UINT64_MAX)
6110 : : return 0;
6111 : :
6112 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_CFA_EM_FLOW_FREE, BNXT_USE_KONG(bp));
6113 : :
6114 : 0 : req.em_filter_id = rte_cpu_to_le_64(filter->fw_em_filter_id);
6115 : :
6116 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_KONG(bp));
6117 : :
6118 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
6119 : : HWRM_UNLOCK();
6120 : :
6121 : 0 : filter->fw_em_filter_id = UINT64_MAX;
6122 : 0 : filter->fw_l2_filter_id = UINT64_MAX;
6123 : :
6124 : 0 : return 0;
6125 : : }
6126 : :
6127 : 0 : int bnxt_hwrm_set_ntuple_filter(struct bnxt *bp,
6128 : : uint16_t dst_id,
6129 : : struct bnxt_filter_info *filter)
6130 : : {
6131 : : int rc = 0;
6132 : 0 : struct hwrm_cfa_ntuple_filter_alloc_input req = {.req_type = 0 };
6133 : 0 : struct hwrm_cfa_ntuple_filter_alloc_output *resp =
6134 : : bp->hwrm_cmd_resp_addr;
6135 : : uint32_t enables = 0;
6136 : :
6137 [ # # ]: 0 : if (filter->fw_ntuple_filter_id != UINT64_MAX)
6138 : 0 : bnxt_hwrm_clear_ntuple_filter(bp, filter);
6139 : :
6140 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_CFA_NTUPLE_FILTER_ALLOC, BNXT_USE_CHIMP_MB);
6141 : :
6142 : 0 : req.flags = rte_cpu_to_le_32(filter->flags);
6143 : :
6144 : 0 : enables = filter->enables |
6145 : : HWRM_CFA_NTUPLE_FILTER_ALLOC_INPUT_ENABLES_DST_ID;
6146 : 0 : req.dst_id = rte_cpu_to_le_16(dst_id);
6147 : :
6148 [ # # ]: 0 : if (filter->ip_addr_type) {
6149 : 0 : req.ip_addr_type = filter->ip_addr_type;
6150 : 0 : enables |=
6151 : : HWRM_CFA_NTUPLE_FILTER_ALLOC_INPUT_ENABLES_IPADDR_TYPE;
6152 : : }
6153 [ # # ]: 0 : if (enables &
6154 : : HWRM_CFA_NTUPLE_FILTER_ALLOC_INPUT_ENABLES_L2_FILTER_ID)
6155 : 0 : req.l2_filter_id = rte_cpu_to_le_64(filter->fw_l2_filter_id);
6156 [ # # ]: 0 : if (enables &
6157 : : HWRM_CFA_NTUPLE_FILTER_ALLOC_INPUT_ENABLES_SRC_MACADDR)
6158 : : memcpy(req.src_macaddr, filter->src_macaddr,
6159 : : RTE_ETHER_ADDR_LEN);
6160 [ # # ]: 0 : if (enables &
6161 : : HWRM_CFA_NTUPLE_FILTER_ALLOC_INPUT_ENABLES_ETHERTYPE)
6162 [ # # ]: 0 : req.ethertype = rte_cpu_to_be_16(filter->ethertype);
6163 [ # # ]: 0 : if (enables &
6164 : : HWRM_CFA_NTUPLE_FILTER_ALLOC_INPUT_ENABLES_IP_PROTOCOL)
6165 : 0 : req.ip_protocol = filter->ip_protocol;
6166 [ # # ]: 0 : if (enables &
6167 : : HWRM_CFA_NTUPLE_FILTER_ALLOC_INPUT_ENABLES_SRC_IPADDR)
6168 : 0 : req.src_ipaddr[0] = rte_cpu_to_le_32(filter->src_ipaddr[0]);
6169 [ # # ]: 0 : if (enables &
6170 : : HWRM_CFA_NTUPLE_FILTER_ALLOC_INPUT_ENABLES_SRC_IPADDR_MASK)
6171 : 0 : req.src_ipaddr_mask[0] =
6172 : 0 : rte_cpu_to_le_32(filter->src_ipaddr_mask[0]);
6173 [ # # ]: 0 : if (enables &
6174 : : HWRM_CFA_NTUPLE_FILTER_ALLOC_INPUT_ENABLES_DST_IPADDR)
6175 : 0 : req.dst_ipaddr[0] = rte_cpu_to_le_32(filter->dst_ipaddr[0]);
6176 [ # # ]: 0 : if (enables &
6177 : : HWRM_CFA_NTUPLE_FILTER_ALLOC_INPUT_ENABLES_DST_IPADDR_MASK)
6178 : 0 : req.dst_ipaddr_mask[0] =
6179 [ # # ]: 0 : rte_cpu_to_be_32(filter->dst_ipaddr_mask[0]);
6180 [ # # ]: 0 : if (enables &
6181 : : HWRM_CFA_NTUPLE_FILTER_ALLOC_INPUT_ENABLES_SRC_PORT)
6182 : 0 : req.src_port = rte_cpu_to_le_16(filter->src_port);
6183 [ # # ]: 0 : if (enables &
6184 : : HWRM_CFA_NTUPLE_FILTER_ALLOC_INPUT_ENABLES_SRC_PORT_MASK)
6185 : 0 : req.src_port_mask = rte_cpu_to_le_16(filter->src_port_mask);
6186 [ # # ]: 0 : if (enables &
6187 : : HWRM_CFA_NTUPLE_FILTER_ALLOC_INPUT_ENABLES_DST_PORT)
6188 : 0 : req.dst_port = rte_cpu_to_le_16(filter->dst_port);
6189 [ # # ]: 0 : if (enables &
6190 : : HWRM_CFA_NTUPLE_FILTER_ALLOC_INPUT_ENABLES_DST_PORT_MASK)
6191 : 0 : req.dst_port_mask = rte_cpu_to_le_16(filter->dst_port_mask);
6192 : :
6193 : 0 : req.enables = rte_cpu_to_le_32(enables);
6194 : :
6195 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
6196 : :
6197 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
6198 : :
6199 : 0 : filter->fw_ntuple_filter_id = rte_le_to_cpu_64(resp->ntuple_filter_id);
6200 : 0 : filter->flow_id = rte_le_to_cpu_32(resp->flow_id);
6201 : : HWRM_UNLOCK();
6202 : :
6203 : 0 : return rc;
6204 : : }
6205 : :
6206 : 0 : int bnxt_hwrm_clear_ntuple_filter(struct bnxt *bp,
6207 : : struct bnxt_filter_info *filter)
6208 : : {
6209 : : int rc = 0;
6210 : 0 : struct hwrm_cfa_ntuple_filter_free_input req = {.req_type = 0 };
6211 : 0 : struct hwrm_cfa_ntuple_filter_free_output *resp =
6212 : : bp->hwrm_cmd_resp_addr;
6213 : :
6214 [ # # ]: 0 : if (filter->fw_ntuple_filter_id == UINT64_MAX)
6215 : : return 0;
6216 : :
6217 [ # # ]: 0 : HWRM_PREP(&req, HWRM_CFA_NTUPLE_FILTER_FREE, BNXT_USE_CHIMP_MB);
6218 : :
6219 : 0 : req.ntuple_filter_id = rte_cpu_to_le_64(filter->fw_ntuple_filter_id);
6220 : :
6221 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
6222 : :
6223 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
6224 : : HWRM_UNLOCK();
6225 : :
6226 : 0 : filter->fw_ntuple_filter_id = UINT64_MAX;
6227 : :
6228 : 0 : return 0;
6229 : : }
6230 : :
6231 : : int
6232 : 0 : bnxt_vnic_rss_configure_p5(struct bnxt *bp, struct bnxt_vnic_info *vnic)
6233 : : {
6234 : 0 : struct hwrm_vnic_rss_cfg_output *resp = bp->hwrm_cmd_resp_addr;
6235 : 0 : uint8_t *rxq_state = bp->eth_dev->data->rx_queue_state;
6236 : 0 : struct hwrm_vnic_rss_cfg_input req = {.req_type = 0 };
6237 : 0 : struct bnxt_rx_queue **rxqs = bp->rx_queues;
6238 : 0 : uint16_t *ring_tbl = vnic->rss_table;
6239 : 0 : int nr_ctxs = vnic->num_lb_ctxts;
6240 : 0 : int max_rings = bp->rx_nr_rings;
6241 : : int i, j, k, cnt;
6242 : : int rc = 0;
6243 : :
6244 [ # # ]: 0 : for (i = 0, k = 0; i < nr_ctxs; i++) {
6245 : : struct bnxt_rx_ring_info *rxr;
6246 : : struct bnxt_cp_ring_info *cpr;
6247 : :
6248 [ # # ]: 0 : HWRM_PREP(&req, HWRM_VNIC_RSS_CFG, BNXT_USE_CHIMP_MB);
6249 : :
6250 : 0 : req.vnic_id = rte_cpu_to_le_16(vnic->fw_vnic_id);
6251 : 0 : req.hash_type = rte_cpu_to_le_32(bnxt_sanitize_rss_type(bp, vnic->hash_type));
6252 : 0 : req.hash_mode_flags = vnic->hash_mode;
6253 : 0 : req.ring_select_mode = vnic->ring_select_mode;
6254 : :
6255 : 0 : req.ring_grp_tbl_addr =
6256 : 0 : rte_cpu_to_le_64(vnic->rss_table_dma_addr +
6257 : : i * BNXT_RSS_ENTRIES_PER_CTX_P5 *
6258 : : 2 * sizeof(*ring_tbl));
6259 : 0 : req.hash_key_tbl_addr =
6260 : 0 : rte_cpu_to_le_64(vnic->rss_hash_key_dma_addr);
6261 : :
6262 : 0 : req.ring_table_pair_index = i;
6263 : 0 : req.rss_ctx_idx = rte_cpu_to_le_16(vnic->fw_grp_ids[i]);
6264 : :
6265 [ # # ]: 0 : for (j = 0; j < 64; j++) {
6266 : : uint16_t ring_id;
6267 : :
6268 : : /* Find next active ring. */
6269 [ # # ]: 0 : for (cnt = 0; cnt < max_rings; cnt++) {
6270 [ # # ]: 0 : if (rxq_state[k] != RTE_ETH_QUEUE_STATE_STOPPED)
6271 : : break;
6272 [ # # ]: 0 : if (++k == max_rings)
6273 : : k = 0;
6274 : : }
6275 : :
6276 : : /* Return if no rings are active. */
6277 [ # # ]: 0 : if (cnt == max_rings) {
6278 : : HWRM_UNLOCK();
6279 : 0 : return 0;
6280 : : }
6281 : :
6282 : : /* Add rx/cp ring pair to RSS table. */
6283 : 0 : rxr = rxqs[k]->rx_ring;
6284 : 0 : cpr = rxqs[k]->cp_ring;
6285 : :
6286 : 0 : ring_id = rxr->rx_ring_struct->fw_ring_id;
6287 : 0 : *ring_tbl++ = rte_cpu_to_le_16(ring_id);
6288 : 0 : ring_id = cpr->cp_ring_struct->fw_ring_id;
6289 : 0 : *ring_tbl++ = rte_cpu_to_le_16(ring_id);
6290 : :
6291 [ # # ]: 0 : if (++k == max_rings)
6292 : : k = 0;
6293 : : }
6294 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req),
6295 : : BNXT_USE_CHIMP_MB);
6296 : :
6297 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
6298 : : HWRM_UNLOCK();
6299 : : }
6300 : :
6301 : : return rc;
6302 : : }
6303 : :
6304 : 0 : int bnxt_vnic_rss_configure(struct bnxt *bp, struct bnxt_vnic_info *vnic)
6305 : : {
6306 : : unsigned int rss_idx, fw_idx, i;
6307 : :
6308 [ # # ]: 0 : if (vnic->fw_vnic_id == INVALID_HW_RING_ID)
6309 : : return 0;
6310 : :
6311 [ # # ]: 0 : if (vnic->rss_table == NULL)
6312 : : return 0;
6313 : :
6314 [ # # ]: 0 : if (BNXT_CHIP_P5_P7(bp))
6315 : 0 : return bnxt_vnic_rss_configure_p5(bp, vnic);
6316 : :
6317 : : /*
6318 : : * Fill the RSS hash & redirection table with
6319 : : * ring group ids for all VNICs
6320 : : */
6321 [ # # ]: 0 : for (rss_idx = 0, fw_idx = 0; rss_idx < HW_HASH_INDEX_SIZE;
6322 : 0 : rss_idx++, fw_idx++) {
6323 [ # # ]: 0 : for (i = 0; i < bp->rx_cp_nr_rings; i++) {
6324 : 0 : fw_idx %= bp->rx_cp_nr_rings;
6325 [ # # ]: 0 : if (vnic->fw_grp_ids[fw_idx] != INVALID_HW_RING_ID)
6326 : : break;
6327 : 0 : fw_idx++;
6328 : : }
6329 : :
6330 [ # # ]: 0 : if (i == bp->rx_cp_nr_rings)
6331 : : return 0;
6332 : :
6333 : 0 : vnic->rss_table[rss_idx] = vnic->fw_grp_ids[fw_idx];
6334 : : }
6335 : :
6336 : 0 : return bnxt_hwrm_vnic_rss_cfg(bp, vnic);
6337 : : }
6338 : :
6339 : : static void bnxt_hwrm_set_coal_params(struct bnxt_coal *hw_coal,
6340 : : struct hwrm_ring_cmpl_ring_cfg_aggint_params_input *req)
6341 : : {
6342 : : uint16_t flags;
6343 : :
6344 : 0 : req->num_cmpl_aggr_int = rte_cpu_to_le_16(hw_coal->num_cmpl_aggr_int);
6345 : :
6346 : : /* This is a 6-bit value and must not be 0, or we'll get non stop IRQ */
6347 : 0 : req->num_cmpl_dma_aggr = rte_cpu_to_le_16(hw_coal->num_cmpl_dma_aggr);
6348 : :
6349 : : /* This is a 6-bit value and must not be 0, or we'll get non stop IRQ */
6350 : 0 : req->num_cmpl_dma_aggr_during_int =
6351 : 0 : rte_cpu_to_le_16(hw_coal->num_cmpl_dma_aggr_during_int);
6352 : :
6353 : 0 : req->int_lat_tmr_max = rte_cpu_to_le_16(hw_coal->int_lat_tmr_max);
6354 : :
6355 : : /* min timer set to 1/2 of interrupt timer */
6356 : 0 : req->int_lat_tmr_min = rte_cpu_to_le_16(hw_coal->int_lat_tmr_min);
6357 : :
6358 : : /* buf timer set to 1/4 of interrupt timer */
6359 : 0 : req->cmpl_aggr_dma_tmr = rte_cpu_to_le_16(hw_coal->cmpl_aggr_dma_tmr);
6360 : :
6361 : 0 : req->cmpl_aggr_dma_tmr_during_int =
6362 : 0 : rte_cpu_to_le_16(hw_coal->cmpl_aggr_dma_tmr_during_int);
6363 : :
6364 : : flags = HWRM_RING_CMPL_RING_CFG_AGGINT_PARAMS_INPUT_FLAGS_TIMER_RESET |
6365 : : HWRM_RING_CMPL_RING_CFG_AGGINT_PARAMS_INPUT_FLAGS_RING_IDLE;
6366 : 0 : req->flags = rte_cpu_to_le_16(flags);
6367 : 0 : }
6368 : :
6369 : 0 : static int bnxt_hwrm_set_coal_params_p5(struct bnxt *bp,
6370 : : struct hwrm_ring_cmpl_ring_cfg_aggint_params_input *agg_req)
6371 : : {
6372 : 0 : struct hwrm_ring_aggint_qcaps_input req = {0};
6373 : 0 : struct hwrm_ring_aggint_qcaps_output *resp = bp->hwrm_cmd_resp_addr;
6374 : : uint32_t enables;
6375 : : uint16_t flags;
6376 : : int rc;
6377 : :
6378 [ # # ]: 0 : HWRM_PREP(&req, HWRM_RING_AGGINT_QCAPS, BNXT_USE_CHIMP_MB);
6379 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
6380 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
6381 : :
6382 : 0 : agg_req->num_cmpl_dma_aggr = resp->num_cmpl_dma_aggr_max;
6383 : 0 : agg_req->cmpl_aggr_dma_tmr = resp->cmpl_aggr_dma_tmr_min;
6384 : :
6385 : : flags = HWRM_RING_CMPL_RING_CFG_AGGINT_PARAMS_INPUT_FLAGS_TIMER_RESET |
6386 : : HWRM_RING_CMPL_RING_CFG_AGGINT_PARAMS_INPUT_FLAGS_RING_IDLE;
6387 : 0 : agg_req->flags = rte_cpu_to_le_16(flags);
6388 : : enables =
6389 : : HWRM_RING_CMPL_RING_CFG_AGGINT_PARAMS_INPUT_ENABLES_CMPL_AGGR_DMA_TMR |
6390 : : HWRM_RING_CMPL_RING_CFG_AGGINT_PARAMS_INPUT_ENABLES_NUM_CMPL_DMA_AGGR;
6391 : 0 : agg_req->enables = rte_cpu_to_le_32(enables);
6392 : :
6393 : : HWRM_UNLOCK();
6394 : 0 : return rc;
6395 : : }
6396 : :
6397 : 0 : int bnxt_hwrm_set_ring_coal(struct bnxt *bp,
6398 : : struct bnxt_coal *coal, uint16_t ring_id)
6399 : : {
6400 : 0 : struct hwrm_ring_cmpl_ring_cfg_aggint_params_input req = {0};
6401 : 0 : struct hwrm_ring_cmpl_ring_cfg_aggint_params_output *resp =
6402 : : bp->hwrm_cmd_resp_addr;
6403 : : int rc;
6404 : :
6405 : : /* Set ring coalesce parameters only for 100G NICs */
6406 [ # # ]: 0 : if (BNXT_CHIP_P5_P7(bp)) {
6407 [ # # ]: 0 : if (bnxt_hwrm_set_coal_params_p5(bp, &req))
6408 : : return -1;
6409 [ # # ]: 0 : } else if (bnxt_stratus_device(bp)) {
6410 : : bnxt_hwrm_set_coal_params(coal, &req);
6411 : : } else {
6412 : : return 0;
6413 : : }
6414 : :
6415 [ # # ]: 0 : HWRM_PREP(&req,
6416 : : HWRM_RING_CMPL_RING_CFG_AGGINT_PARAMS,
6417 : : BNXT_USE_CHIMP_MB);
6418 : 0 : req.ring_id = rte_cpu_to_le_16(ring_id);
6419 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
6420 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
6421 : : HWRM_UNLOCK();
6422 : 0 : return 0;
6423 : : }
6424 : :
6425 : : static void bnxt_init_ctx_initializer(struct bnxt_ctx_mem *ctxm,
6426 : : uint8_t init_val,
6427 : : uint8_t init_offset,
6428 : : bool init_mask_set)
6429 : : {
6430 : 0 : ctxm->init_value = init_val;
6431 : 0 : ctxm->init_offset = BNXT_CTX_INIT_INVALID_OFFSET;
6432 : 0 : if (init_mask_set)
6433 : 0 : ctxm->init_offset = init_offset * 4;
6434 : : else
6435 : 0 : ctxm->init_value = 0;
6436 : : }
6437 : :
6438 : 0 : static int bnxt_alloc_all_ctx_pg_info(struct bnxt *bp)
6439 : : {
6440 : 0 : struct bnxt_ctx_mem_info *ctx = bp->ctx;
6441 : : char name[RTE_MEMZONE_NAMESIZE];
6442 : : uint16_t type;
6443 : :
6444 [ # # ]: 0 : for (type = 0; type < ctx->types; type++) {
6445 : 0 : struct bnxt_ctx_mem *ctxm = &ctx->ctx_arr[type];
6446 : : int n = 1;
6447 : :
6448 [ # # # # ]: 0 : if (!ctxm->max_entries || ctxm->pg_info)
6449 : 0 : continue;
6450 : :
6451 [ # # ]: 0 : if (ctxm->instance_bmap)
6452 : 0 : n = hweight32(ctxm->instance_bmap);
6453 : :
6454 : 0 : sprintf(name, "bnxt_ctx_pgmem_%d_%d",
6455 : 0 : bp->eth_dev->data->port_id, type);
6456 : 0 : ctxm->pg_info = rte_malloc(name, sizeof(*ctxm->pg_info) * n,
6457 : : RTE_CACHE_LINE_SIZE);
6458 [ # # ]: 0 : if (!ctxm->pg_info)
6459 : : return -ENOMEM;
6460 : : }
6461 : : return 0;
6462 : : }
6463 : :
6464 : : static void bnxt_init_ctx_v2_driver_managed(struct bnxt *bp __rte_unused,
6465 : : struct bnxt_ctx_mem *ctxm)
6466 : : {
6467 [ # # ]: 0 : switch (ctxm->type) {
6468 : 0 : case HWRM_FUNC_BACKING_STORE_QCAPS_V2_OUTPUT_TYPE_SQ_DB_SHADOW:
6469 : : case HWRM_FUNC_BACKING_STORE_QCAPS_V2_OUTPUT_TYPE_RQ_DB_SHADOW:
6470 : : case HWRM_FUNC_BACKING_STORE_QCAPS_V2_OUTPUT_TYPE_SRQ_DB_SHADOW:
6471 : : case HWRM_FUNC_BACKING_STORE_QCAPS_V2_OUTPUT_TYPE_CQ_DB_SHADOW:
6472 : : /* FALLTHROUGH */
6473 : 0 : ctxm->entry_size = 0;
6474 : 0 : ctxm->min_entries = 1;
6475 : 0 : ctxm->max_entries = 1;
6476 : 0 : break;
6477 : : }
6478 : : }
6479 : :
6480 : 0 : int bnxt_hwrm_func_backing_store_qcaps_v2(struct bnxt *bp)
6481 : : {
6482 : 0 : struct hwrm_func_backing_store_qcaps_v2_input req = {0};
6483 : 0 : struct hwrm_func_backing_store_qcaps_v2_output *resp =
6484 : : bp->hwrm_cmd_resp_addr;
6485 : 0 : struct bnxt_ctx_mem_info *ctx = bp->ctx;
6486 : : uint16_t last_valid_type = BNXT_CTX_INV;
6487 : : uint16_t last_valid_idx = 0;
6488 : : uint16_t types, type;
6489 : : int rc;
6490 : :
6491 : : types = 0;
6492 : : type = 0;
6493 : : do {
6494 : : struct bnxt_ctx_mem *ctxm;
6495 : : uint8_t init_val, init_off, i;
6496 : : uint32_t *p;
6497 : : uint32_t flags;
6498 : : bool cnt = true;
6499 : :
6500 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_BACKING_STORE_QCAPS_V2, BNXT_USE_CHIMP_MB);
6501 : 0 : req.type = rte_cpu_to_le_16(type);
6502 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
6503 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
6504 : :
6505 : 0 : flags = rte_le_to_cpu_32(resp->flags);
6506 : 0 : type = rte_le_to_cpu_16(resp->next_valid_type);
6507 [ # # ]: 0 : if (!(flags & HWRM_FUNC_BACKING_STORE_QCAPS_V2_OUTPUT_FLAGS_TYPE_VALID)) {
6508 : : cnt = false;
6509 : 0 : goto next;
6510 : : }
6511 : :
6512 : 0 : ctxm = &bp->ctx->ctx_arr[types];
6513 : 0 : ctxm->type = rte_le_to_cpu_16(resp->type);
6514 : :
6515 : 0 : ctxm->flags = flags;
6516 [ # # ]: 0 : if (flags &
6517 : : HWRM_FUNC_BACKING_STORE_QCAPS_V2_OUTPUT_FLAGS_DRIVER_MANAGED_MEMORY) {
6518 : : bnxt_init_ctx_v2_driver_managed(bp, ctxm);
6519 : 0 : goto next;
6520 : : }
6521 : 0 : ctxm->entry_size = rte_le_to_cpu_16(resp->entry_size);
6522 : :
6523 [ # # ]: 0 : if (ctxm->entry_size == 0)
6524 : 0 : goto next;
6525 : :
6526 : 0 : ctxm->instance_bmap = rte_le_to_cpu_32(resp->instance_bit_map);
6527 : 0 : ctxm->entry_multiple = resp->entry_multiple;
6528 : 0 : ctxm->max_entries = rte_le_to_cpu_32(resp->max_num_entries);
6529 : 0 : ctxm->min_entries = rte_le_to_cpu_32(resp->min_num_entries);
6530 : 0 : init_val = resp->ctx_init_value;
6531 : 0 : init_off = resp->ctx_init_offset;
6532 : 0 : bnxt_init_ctx_initializer(ctxm, init_val, init_off,
6533 [ # # ]: 0 : BNXT_CTX_INIT_VALID(flags));
6534 : 0 : ctxm->split_entry_cnt = RTE_MIN(resp->subtype_valid_cnt,
6535 : : BNXT_MAX_SPLIT_ENTRY);
6536 [ # # ]: 0 : for (i = 0, p = &resp->split_entry_0; i < ctxm->split_entry_cnt;
6537 : 0 : i++, p++)
6538 : 0 : ctxm->split[i] = rte_le_to_cpu_32(*p);
6539 : :
6540 : 0 : PMD_DRV_LOG_LINE(DEBUG,
6541 : : "type:0x%x size:%d multiple:%d max:%d min:%d split:%d init_val:%d init_off:%d init:%d bmap:0x%x",
6542 : : ctxm->type, ctxm->entry_size,
6543 : : ctxm->entry_multiple, ctxm->max_entries, ctxm->min_entries,
6544 : : ctxm->split_entry_cnt, init_val, init_off,
6545 : : BNXT_CTX_INIT_VALID(flags), ctxm->instance_bmap);
6546 : 0 : last_valid_type = ctxm->type;
6547 : : last_valid_idx = types;
6548 : 0 : next:
6549 [ # # ]: 0 : if (cnt)
6550 : 0 : types++;
6551 : : HWRM_UNLOCK();
6552 [ # # # # ]: 0 : } while (types < bp->ctx->types && type != BNXT_CTX_INV);
6553 : 0 : ctx->ctx_arr[last_valid_idx].last = true;
6554 : 0 : PMD_DRV_LOG_LINE(DEBUG, "Last valid type 0x%x", last_valid_type);
6555 : :
6556 : 0 : rc = bnxt_alloc_all_ctx_pg_info(bp);
6557 [ # # ]: 0 : if (rc == 0)
6558 : 0 : rc = bnxt_alloc_ctx_pg_tbls(bp);
6559 : : return rc;
6560 : : }
6561 : :
6562 : 0 : int bnxt_hwrm_func_backing_store_types_count(struct bnxt *bp)
6563 : : {
6564 : 0 : struct hwrm_func_backing_store_qcaps_v2_input req = {0};
6565 : 0 : struct hwrm_func_backing_store_qcaps_v2_output *resp =
6566 : : bp->hwrm_cmd_resp_addr;
6567 : : uint16_t type = 0;
6568 : : int types = 0;
6569 : : int rc;
6570 : :
6571 : : /* Calculate number of valid context types */
6572 : : do {
6573 : : uint32_t flags;
6574 : :
6575 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_BACKING_STORE_QCAPS_V2, BNXT_USE_CHIMP_MB);
6576 : 0 : req.type = rte_cpu_to_le_16(type);
6577 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
6578 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
6579 : :
6580 : 0 : flags = rte_le_to_cpu_32(resp->flags);
6581 : 0 : type = rte_le_to_cpu_16(resp->next_valid_type);
6582 : : HWRM_UNLOCK();
6583 : :
6584 [ # # ]: 0 : if (flags & HWRM_FUNC_BACKING_STORE_QCAPS_V2_OUTPUT_FLAGS_TYPE_VALID) {
6585 : 0 : PMD_DRV_LOG_LINE(DEBUG, "Valid types 0x%x", req.type);
6586 : 0 : types++;
6587 : : }
6588 [ # # ]: 0 : } while (type != HWRM_FUNC_BACKING_STORE_QCAPS_V2_OUTPUT_TYPE_INVALID);
6589 : 0 : PMD_DRV_LOG_LINE(DEBUG, "Number of valid types %d", types);
6590 : :
6591 : 0 : return types;
6592 : : }
6593 : :
6594 : 0 : int bnxt_hwrm_func_backing_store_ctx_alloc(struct bnxt *bp, uint16_t types)
6595 : : {
6596 : : int alloc_len = sizeof(struct bnxt_ctx_mem_info);
6597 : :
6598 [ # # ]: 0 : if (!BNXT_CHIP_P5_P7(bp) ||
6599 [ # # # # ]: 0 : bp->hwrm_spec_code < HWRM_VERSION_1_9_2 ||
6600 : 0 : BNXT_VF(bp) ||
6601 [ # # ]: 0 : bp->ctx)
6602 : : return 0;
6603 : :
6604 : 0 : bp->ctx = rte_zmalloc("bnxt_ctx_mem", alloc_len,
6605 : : RTE_CACHE_LINE_SIZE);
6606 [ # # ]: 0 : if (bp->ctx == NULL)
6607 : : return -ENOMEM;
6608 : :
6609 : 0 : alloc_len = sizeof(struct bnxt_ctx_mem) * types;
6610 : 0 : bp->ctx->ctx_arr = rte_zmalloc("bnxt_ctx_mem_arr",
6611 : : alloc_len,
6612 : : RTE_CACHE_LINE_SIZE);
6613 [ # # ]: 0 : if (bp->ctx->ctx_arr == NULL)
6614 : : return -ENOMEM;
6615 : :
6616 : 0 : bp->ctx->types = types;
6617 : 0 : return 0;
6618 : : }
6619 : :
6620 : 0 : int bnxt_hwrm_func_backing_store_qcaps(struct bnxt *bp)
6621 : : {
6622 : 0 : struct hwrm_func_backing_store_qcaps_input req = {0};
6623 : 0 : struct hwrm_func_backing_store_qcaps_output *resp =
6624 : : bp->hwrm_cmd_resp_addr;
6625 : : struct bnxt_ctx_pg_info *ctx_pg;
6626 : : struct bnxt_ctx_mem_info *ctx;
6627 : : int rc, i, tqm_rings;
6628 : :
6629 [ # # ]: 0 : if (!BNXT_CHIP_P5_P7(bp) ||
6630 [ # # # # ]: 0 : bp->hwrm_spec_code < HWRM_VERSION_1_9_2 ||
6631 : 0 : BNXT_VF(bp) ||
6632 [ # # ]: 0 : bp->ctx->flags & BNXT_CTX_FLAG_INITED)
6633 : : return 0;
6634 : :
6635 : : ctx = bp->ctx;
6636 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_BACKING_STORE_QCAPS, BNXT_USE_CHIMP_MB);
6637 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
6638 [ # # # # ]: 0 : HWRM_CHECK_RESULT_SILENT();
6639 : :
6640 : 0 : ctx->qp_max_entries = rte_le_to_cpu_32(resp->qp_max_entries);
6641 : 0 : ctx->qp_min_qp1_entries =
6642 : 0 : rte_le_to_cpu_16(resp->qp_min_qp1_entries);
6643 : 0 : ctx->qp_max_l2_entries =
6644 : 0 : rte_le_to_cpu_16(resp->qp_max_l2_entries);
6645 : 0 : ctx->qp_entry_size = rte_le_to_cpu_16(resp->qp_entry_size);
6646 : 0 : ctx->srq_max_l2_entries =
6647 : 0 : rte_le_to_cpu_16(resp->srq_max_l2_entries);
6648 : 0 : ctx->srq_max_entries = rte_le_to_cpu_32(resp->srq_max_entries);
6649 : 0 : ctx->srq_entry_size = rte_le_to_cpu_16(resp->srq_entry_size);
6650 [ # # ]: 0 : if (BNXT_CHIP_P7(bp))
6651 : 0 : ctx->cq_max_l2_entries =
6652 : 0 : RTE_MIN(BNXT_P7_CQ_MAX_L2_ENT,
6653 : : rte_le_to_cpu_16(resp->cq_max_l2_entries));
6654 : : else
6655 : 0 : ctx->cq_max_l2_entries =
6656 : 0 : rte_le_to_cpu_16(resp->cq_max_l2_entries);
6657 : 0 : ctx->cq_max_entries = rte_le_to_cpu_32(resp->cq_max_entries);
6658 : 0 : ctx->cq_entry_size = rte_le_to_cpu_16(resp->cq_entry_size);
6659 : 0 : ctx->vnic_max_vnic_entries =
6660 : 0 : rte_le_to_cpu_16(resp->vnic_max_vnic_entries);
6661 : 0 : ctx->vnic_max_ring_table_entries =
6662 : 0 : rte_le_to_cpu_16(resp->vnic_max_ring_table_entries);
6663 : 0 : ctx->vnic_entry_size = rte_le_to_cpu_16(resp->vnic_entry_size);
6664 : 0 : ctx->stat_max_entries =
6665 : 0 : rte_le_to_cpu_32(resp->stat_max_entries);
6666 : 0 : ctx->stat_entry_size = rte_le_to_cpu_16(resp->stat_entry_size);
6667 : 0 : ctx->tqm_entry_size = rte_le_to_cpu_16(resp->tqm_entry_size);
6668 : 0 : ctx->tqm_min_entries_per_ring =
6669 : 0 : rte_le_to_cpu_32(resp->tqm_min_entries_per_ring);
6670 : 0 : ctx->tqm_max_entries_per_ring =
6671 : 0 : rte_le_to_cpu_32(resp->tqm_max_entries_per_ring);
6672 : 0 : ctx->tqm_entries_multiple = resp->tqm_entries_multiple;
6673 [ # # ]: 0 : if (!ctx->tqm_entries_multiple)
6674 : 0 : ctx->tqm_entries_multiple = 1;
6675 : 0 : ctx->mrav_max_entries =
6676 : 0 : rte_le_to_cpu_32(resp->mrav_max_entries);
6677 : 0 : ctx->mrav_entry_size = rte_le_to_cpu_16(resp->mrav_entry_size);
6678 : 0 : ctx->tim_entry_size = rte_le_to_cpu_16(resp->tim_entry_size);
6679 : 0 : ctx->tim_max_entries = rte_le_to_cpu_32(resp->tim_max_entries);
6680 : 0 : ctx->tqm_fp_rings_count = resp->tqm_fp_rings_count;
6681 : :
6682 [ # # ]: 0 : ctx->tqm_fp_rings_count = ctx->tqm_fp_rings_count ?
6683 : 0 : RTE_MIN(ctx->tqm_fp_rings_count,
6684 : : BNXT_MAX_TQM_FP_LEGACY_RINGS) :
6685 : : bp->max_q;
6686 : :
6687 : : /* Check if the ext ring count needs to be counted.
6688 : : * Ext ring count is available only with new FW so we should not
6689 : : * look at the field on older FW.
6690 : : */
6691 [ # # ]: 0 : if (ctx->tqm_fp_rings_count == BNXT_MAX_TQM_FP_LEGACY_RINGS &&
6692 [ # # ]: 0 : bp->hwrm_max_ext_req_len >= BNXT_BACKING_STORE_CFG_LEN) {
6693 : 0 : ctx->tqm_fp_rings_count += resp->tqm_fp_rings_count_ext;
6694 : 0 : ctx->tqm_fp_rings_count = RTE_MIN(BNXT_MAX_TQM_FP_RINGS,
6695 : : ctx->tqm_fp_rings_count);
6696 : : }
6697 : :
6698 : 0 : tqm_rings = ctx->tqm_fp_rings_count + 1;
6699 : :
6700 : 0 : ctx_pg = rte_malloc("bnxt_ctx_pg_mem",
6701 : : sizeof(*ctx_pg) * tqm_rings,
6702 : : RTE_CACHE_LINE_SIZE);
6703 [ # # ]: 0 : if (!ctx_pg) {
6704 : : rc = -ENOMEM;
6705 : 0 : goto ctx_err;
6706 : : }
6707 [ # # ]: 0 : for (i = 0; i < tqm_rings; i++, ctx_pg++)
6708 : 0 : ctx->tqm_mem[i] = ctx_pg;
6709 : :
6710 : 0 : ctx_err:
6711 : : HWRM_UNLOCK();
6712 : 0 : return rc;
6713 : : }
6714 : :
6715 : 0 : int bnxt_hwrm_func_backing_store_cfg_v2(struct bnxt *bp,
6716 : : struct bnxt_ctx_mem *ctxm)
6717 : : {
6718 : 0 : struct hwrm_func_backing_store_cfg_v2_input req = {0};
6719 : 0 : struct hwrm_func_backing_store_cfg_v2_output *resp =
6720 : : bp->hwrm_cmd_resp_addr;
6721 : : struct bnxt_ctx_pg_info *ctx_pg;
6722 : : int i, j, k;
6723 : : uint32_t *p;
6724 : : int rc = 0;
6725 : : int w = 1;
6726 : : int b = 1;
6727 : :
6728 [ # # ]: 0 : if (!BNXT_PF(bp)) {
6729 : 0 : PMD_DRV_LOG_LINE(INFO,
6730 : : "Backing store config V2 can be issued on PF only");
6731 : 0 : return 0;
6732 : : }
6733 : :
6734 [ # # # # ]: 0 : if (!(ctxm->flags & BNXT_CTX_MEM_TYPE_VALID) || !ctxm->pg_info)
6735 : : return 0;
6736 : :
6737 : 0 : if (ctxm->instance_bmap)
6738 : : b = ctxm->instance_bmap;
6739 : :
6740 : 0 : w = hweight32(b);
6741 : :
6742 [ # # ]: 0 : for (i = 0, j = 0; i < w && rc == 0; i++) {
6743 [ # # ]: 0 : if (!(b & (1 << i)))
6744 : 0 : continue;
6745 : :
6746 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_BACKING_STORE_CFG_V2, BNXT_USE_CHIMP_MB);
6747 : 0 : req.type = rte_cpu_to_le_16(ctxm->type);
6748 : 0 : req.entry_size = rte_cpu_to_le_16(ctxm->entry_size);
6749 : 0 : req.subtype_valid_cnt = ctxm->split_entry_cnt;
6750 [ # # ]: 0 : for (k = 0, p = &req.split_entry_0; k < ctxm->split_entry_cnt; k++)
6751 : 0 : p[k] = rte_cpu_to_le_32(ctxm->split[k]);
6752 : :
6753 : 0 : req.instance = rte_cpu_to_le_16(i);
6754 : 0 : ctx_pg = &ctxm->pg_info[j++];
6755 [ # # ]: 0 : if (!ctx_pg->entries)
6756 : 0 : goto unlock;
6757 : :
6758 [ # # ]: 0 : req.num_entries = rte_cpu_to_le_32(ctx_pg->entries);
6759 : : bnxt_hwrm_set_pg_attr(&ctx_pg->ring_mem,
6760 : : &req.page_size_pbl_level,
6761 : : &req.page_dir);
6762 : 0 : PMD_DRV_LOG_LINE(DEBUG,
6763 : : "Backing store config V2 type:0x%x last %d, instance %d, hw %d",
6764 : : req.type, ctxm->last, j, w);
6765 [ # # # # ]: 0 : if (ctxm->last && i == (w - 1))
6766 : 0 : req.flags =
6767 : : rte_cpu_to_le_32(BACKING_STORE_CFG_V2_IN_FLG_CFG_ALL_DONE);
6768 : :
6769 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
6770 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
6771 : 0 : unlock:
6772 : : HWRM_UNLOCK();
6773 : : }
6774 : : return rc;
6775 : : }
6776 : :
6777 : 0 : int bnxt_hwrm_func_backing_store_cfg(struct bnxt *bp, uint32_t enables)
6778 : : {
6779 : 0 : struct hwrm_func_backing_store_cfg_input req = {0};
6780 : 0 : struct hwrm_func_backing_store_cfg_output *resp =
6781 : : bp->hwrm_cmd_resp_addr;
6782 : 0 : struct bnxt_ctx_mem_info *ctx = bp->ctx;
6783 : : struct bnxt_ctx_pg_info *ctx_pg;
6784 : : uint32_t *num_entries;
6785 : : uint64_t *pg_dir;
6786 : : uint8_t *pg_attr;
6787 : : uint32_t ena;
6788 : : int i, rc;
6789 : :
6790 [ # # ]: 0 : if (!ctx)
6791 : : return 0;
6792 : :
6793 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_BACKING_STORE_CFG, BNXT_USE_CHIMP_MB);
6794 : 0 : req.enables = rte_cpu_to_le_32(enables);
6795 : :
6796 [ # # ]: 0 : if (enables & HWRM_FUNC_BACKING_STORE_CFG_INPUT_ENABLES_QP) {
6797 : : ctx_pg = &ctx->qp_mem;
6798 : 0 : req.qp_num_entries = rte_cpu_to_le_32(ctx_pg->entries);
6799 : 0 : req.qp_num_qp1_entries =
6800 : 0 : rte_cpu_to_le_16(ctx->qp_min_qp1_entries);
6801 : 0 : req.qp_num_l2_entries =
6802 : 0 : rte_cpu_to_le_16(ctx->qp_max_l2_entries);
6803 [ # # ]: 0 : req.qp_entry_size = rte_cpu_to_le_16(ctx->qp_entry_size);
6804 : : bnxt_hwrm_set_pg_attr(&ctx_pg->ring_mem,
6805 : : &req.qpc_pg_size_qpc_lvl,
6806 : : &req.qpc_page_dir);
6807 : : }
6808 : :
6809 [ # # ]: 0 : if (enables & HWRM_FUNC_BACKING_STORE_CFG_INPUT_ENABLES_SRQ) {
6810 : : ctx_pg = &ctx->srq_mem;
6811 : 0 : req.srq_num_entries = rte_cpu_to_le_32(ctx_pg->entries);
6812 : 0 : req.srq_num_l2_entries =
6813 : 0 : rte_cpu_to_le_16(ctx->srq_max_l2_entries);
6814 [ # # ]: 0 : req.srq_entry_size = rte_cpu_to_le_16(ctx->srq_entry_size);
6815 : : bnxt_hwrm_set_pg_attr(&ctx_pg->ring_mem,
6816 : : &req.srq_pg_size_srq_lvl,
6817 : : &req.srq_page_dir);
6818 : : }
6819 : :
6820 [ # # ]: 0 : if (enables & HWRM_FUNC_BACKING_STORE_CFG_INPUT_ENABLES_CQ) {
6821 : : ctx_pg = &ctx->cq_mem;
6822 : 0 : req.cq_num_entries = rte_cpu_to_le_32(ctx_pg->entries);
6823 : 0 : req.cq_num_l2_entries =
6824 : 0 : rte_cpu_to_le_16(ctx->cq_max_l2_entries);
6825 [ # # ]: 0 : req.cq_entry_size = rte_cpu_to_le_16(ctx->cq_entry_size);
6826 : : bnxt_hwrm_set_pg_attr(&ctx_pg->ring_mem,
6827 : : &req.cq_pg_size_cq_lvl,
6828 : : &req.cq_page_dir);
6829 : : }
6830 : :
6831 [ # # ]: 0 : if (enables & HWRM_FUNC_BACKING_STORE_CFG_INPUT_ENABLES_VNIC) {
6832 : : ctx_pg = &ctx->vnic_mem;
6833 : 0 : req.vnic_num_vnic_entries =
6834 : 0 : rte_cpu_to_le_16(ctx->vnic_max_vnic_entries);
6835 : 0 : req.vnic_num_ring_table_entries =
6836 : 0 : rte_cpu_to_le_16(ctx->vnic_max_ring_table_entries);
6837 [ # # ]: 0 : req.vnic_entry_size = rte_cpu_to_le_16(ctx->vnic_entry_size);
6838 : : bnxt_hwrm_set_pg_attr(&ctx_pg->ring_mem,
6839 : : &req.vnic_pg_size_vnic_lvl,
6840 : : &req.vnic_page_dir);
6841 : : }
6842 : :
6843 [ # # ]: 0 : if (enables & HWRM_FUNC_BACKING_STORE_CFG_INPUT_ENABLES_STAT) {
6844 : : ctx_pg = &ctx->stat_mem;
6845 : 0 : req.stat_num_entries = rte_cpu_to_le_16(ctx->stat_max_entries);
6846 [ # # ]: 0 : req.stat_entry_size = rte_cpu_to_le_16(ctx->stat_entry_size);
6847 : : bnxt_hwrm_set_pg_attr(&ctx_pg->ring_mem,
6848 : : &req.stat_pg_size_stat_lvl,
6849 : : &req.stat_page_dir);
6850 : : }
6851 : :
6852 : 0 : req.tqm_entry_size = rte_cpu_to_le_16(ctx->tqm_entry_size);
6853 : : num_entries = &req.tqm_sp_num_entries;
6854 : : pg_attr = &req.tqm_sp_pg_size_tqm_sp_lvl;
6855 : : pg_dir = &req.tqm_sp_page_dir;
6856 : : ena = HWRM_FUNC_BACKING_STORE_CFG_INPUT_ENABLES_TQM_SP;
6857 [ # # ]: 0 : for (i = 0; i < 9; i++, num_entries++, pg_attr++, pg_dir++, ena <<= 1) {
6858 [ # # ]: 0 : if (!(enables & ena))
6859 : 0 : continue;
6860 : :
6861 : 0 : req.tqm_entry_size = rte_cpu_to_le_16(ctx->tqm_entry_size);
6862 : :
6863 : 0 : ctx_pg = ctx->tqm_mem[i];
6864 [ # # ]: 0 : *num_entries = rte_cpu_to_le_16(ctx_pg->entries);
6865 : : bnxt_hwrm_set_pg_attr(&ctx_pg->ring_mem, pg_attr, pg_dir);
6866 : : }
6867 : :
6868 [ # # ]: 0 : if (enables & HWRM_FUNC_BACKING_STORE_CFG_INPUT_ENABLES_TQM_RING8) {
6869 : : /* DPDK does not need to configure MRAV and TIM type.
6870 : : * So we are skipping over MRAV and TIM. Skip to configure
6871 : : * HWRM_FUNC_BACKING_STORE_CFG_INPUT_ENABLES_TQM_RING8.
6872 : : */
6873 : 0 : ctx_pg = ctx->tqm_mem[BNXT_MAX_TQM_LEGACY_RINGS];
6874 [ # # ]: 0 : req.tqm_ring8_num_entries = rte_cpu_to_le_16(ctx_pg->entries);
6875 : : bnxt_hwrm_set_pg_attr(&ctx_pg->ring_mem,
6876 : : &req.tqm_ring8_pg_size_tqm_ring_lvl,
6877 : : &req.tqm_ring8_page_dir);
6878 : : }
6879 : :
6880 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
6881 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
6882 : : HWRM_UNLOCK();
6883 : :
6884 : 0 : return rc;
6885 : : }
6886 : :
6887 : 0 : int bnxt_hwrm_ext_port_qstats(struct bnxt *bp)
6888 : : {
6889 : 0 : struct hwrm_port_qstats_ext_input req = {0};
6890 : 0 : struct hwrm_port_qstats_ext_output *resp = bp->hwrm_cmd_resp_addr;
6891 : 0 : struct bnxt_pf_info *pf = bp->pf;
6892 : : int rc;
6893 : :
6894 [ # # ]: 0 : if (!(bp->flags & BNXT_FLAG_EXT_RX_PORT_STATS ||
6895 : : bp->flags & BNXT_FLAG_EXT_TX_PORT_STATS))
6896 : : return 0;
6897 : :
6898 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_PORT_QSTATS_EXT, BNXT_USE_CHIMP_MB);
6899 : :
6900 : 0 : req.port_id = rte_cpu_to_le_16(pf->port_id);
6901 [ # # ]: 0 : if (bp->flags & BNXT_FLAG_EXT_TX_PORT_STATS) {
6902 : 0 : req.tx_stat_host_addr =
6903 : 0 : rte_cpu_to_le_64(bp->hw_tx_port_stats_ext_map);
6904 : 0 : req.tx_stat_size =
6905 : : rte_cpu_to_le_16(sizeof(struct tx_port_stats_ext));
6906 : : }
6907 [ # # ]: 0 : if (bp->flags & BNXT_FLAG_EXT_RX_PORT_STATS) {
6908 : 0 : req.rx_stat_host_addr =
6909 : 0 : rte_cpu_to_le_64(bp->hw_rx_port_stats_ext_map);
6910 : 0 : req.rx_stat_size =
6911 : : rte_cpu_to_le_16(sizeof(struct rx_port_stats_ext));
6912 : : }
6913 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
6914 : :
6915 [ # # ]: 0 : if (rc) {
6916 : 0 : bp->fw_rx_port_stats_ext_size = 0;
6917 : 0 : bp->fw_tx_port_stats_ext_size = 0;
6918 : : } else {
6919 : 0 : bp->fw_rx_port_stats_ext_size =
6920 : 0 : rte_le_to_cpu_16(resp->rx_stat_size);
6921 : 0 : bp->fw_tx_port_stats_ext_size =
6922 : 0 : rte_le_to_cpu_16(resp->tx_stat_size);
6923 : : }
6924 : :
6925 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
6926 : : HWRM_UNLOCK();
6927 : :
6928 : 0 : return rc;
6929 : : }
6930 : :
6931 : : int
6932 : 0 : bnxt_hwrm_tunnel_redirect(struct bnxt *bp, uint8_t type)
6933 : : {
6934 : 0 : struct hwrm_cfa_redirect_tunnel_type_alloc_input req = {0};
6935 : 0 : struct hwrm_cfa_redirect_tunnel_type_alloc_output *resp =
6936 : : bp->hwrm_cmd_resp_addr;
6937 : : int rc = 0;
6938 : :
6939 [ # # ]: 0 : HWRM_PREP(&req, HWRM_CFA_REDIRECT_TUNNEL_TYPE_ALLOC, BNXT_USE_CHIMP_MB);
6940 : 0 : req.tunnel_type = type;
6941 : 0 : req.dest_fid = bp->fw_fid;
6942 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
6943 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
6944 : :
6945 : : HWRM_UNLOCK();
6946 : :
6947 : 0 : return rc;
6948 : : }
6949 : :
6950 : : int
6951 : 0 : bnxt_hwrm_tunnel_redirect_free(struct bnxt *bp, uint8_t type)
6952 : : {
6953 : 0 : struct hwrm_cfa_redirect_tunnel_type_free_input req = {0};
6954 : 0 : struct hwrm_cfa_redirect_tunnel_type_free_output *resp =
6955 : : bp->hwrm_cmd_resp_addr;
6956 : : int rc = 0;
6957 : :
6958 [ # # ]: 0 : HWRM_PREP(&req, HWRM_CFA_REDIRECT_TUNNEL_TYPE_FREE, BNXT_USE_CHIMP_MB);
6959 : 0 : req.tunnel_type = type;
6960 : 0 : req.dest_fid = bp->fw_fid;
6961 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
6962 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
6963 : :
6964 : : HWRM_UNLOCK();
6965 : :
6966 : 0 : return rc;
6967 : : }
6968 : :
6969 : 0 : int bnxt_hwrm_tunnel_redirect_query(struct bnxt *bp, uint32_t *type)
6970 : : {
6971 : 0 : struct hwrm_cfa_redirect_query_tunnel_type_input req = {0};
6972 : 0 : struct hwrm_cfa_redirect_query_tunnel_type_output *resp =
6973 : : bp->hwrm_cmd_resp_addr;
6974 : : int rc = 0;
6975 : :
6976 [ # # ]: 0 : HWRM_PREP(&req, HWRM_CFA_REDIRECT_QUERY_TUNNEL_TYPE, BNXT_USE_CHIMP_MB);
6977 : 0 : req.src_fid = bp->fw_fid;
6978 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
6979 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
6980 : :
6981 [ # # ]: 0 : if (type)
6982 : 0 : *type = rte_le_to_cpu_32(resp->tunnel_mask);
6983 : :
6984 : : HWRM_UNLOCK();
6985 : :
6986 : 0 : return rc;
6987 : : }
6988 : :
6989 : 0 : int bnxt_hwrm_tunnel_redirect_info(struct bnxt *bp, uint8_t tun_type,
6990 : : uint16_t *dst_fid)
6991 : : {
6992 : 0 : struct hwrm_cfa_redirect_tunnel_type_info_input req = {0};
6993 : 0 : struct hwrm_cfa_redirect_tunnel_type_info_output *resp =
6994 : : bp->hwrm_cmd_resp_addr;
6995 : : int rc = 0;
6996 : :
6997 [ # # ]: 0 : HWRM_PREP(&req, HWRM_CFA_REDIRECT_TUNNEL_TYPE_INFO, BNXT_USE_CHIMP_MB);
6998 : 0 : req.src_fid = bp->fw_fid;
6999 : 0 : req.tunnel_type = tun_type;
7000 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
7001 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
7002 : :
7003 [ # # ]: 0 : if (dst_fid)
7004 : 0 : *dst_fid = rte_le_to_cpu_16(resp->dest_fid);
7005 : :
7006 : 0 : PMD_DRV_LOG_LINE(DEBUG, "dst_fid: %x", resp->dest_fid);
7007 : :
7008 : : HWRM_UNLOCK();
7009 : :
7010 : 0 : return rc;
7011 : : }
7012 : :
7013 : 0 : int bnxt_hwrm_set_mac(struct bnxt *bp)
7014 : : {
7015 : 0 : struct hwrm_func_vf_cfg_output *resp = bp->hwrm_cmd_resp_addr;
7016 : 0 : struct hwrm_func_vf_cfg_input req = {0};
7017 : : int rc = 0;
7018 : :
7019 [ # # ]: 0 : if (!BNXT_VF(bp))
7020 : : return 0;
7021 : :
7022 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_VF_CFG, BNXT_USE_CHIMP_MB);
7023 : :
7024 : 0 : req.enables =
7025 : : rte_cpu_to_le_32(HWRM_FUNC_VF_CFG_INPUT_ENABLES_DFLT_MAC_ADDR);
7026 : : memcpy(req.dflt_mac_addr, bp->mac_addr, RTE_ETHER_ADDR_LEN);
7027 : :
7028 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
7029 : :
7030 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
7031 : :
7032 : : HWRM_UNLOCK();
7033 : :
7034 : 0 : return rc;
7035 : : }
7036 : :
7037 : 0 : int bnxt_hwrm_if_change(struct bnxt *bp, bool up)
7038 : : {
7039 : 0 : struct hwrm_func_drv_if_change_output *resp = bp->hwrm_cmd_resp_addr;
7040 : 0 : struct hwrm_func_drv_if_change_input req = {0};
7041 : : uint32_t flags;
7042 : : int rc;
7043 : :
7044 [ # # ]: 0 : if (!(bp->fw_cap & BNXT_FW_CAP_IF_CHANGE))
7045 : : return 0;
7046 : :
7047 : : /* Do not issue FUNC_DRV_IF_CHANGE during reset recovery.
7048 : : * If we issue FUNC_DRV_IF_CHANGE with flags down before
7049 : : * FUNC_DRV_UNRGTR, FW resets before FUNC_DRV_UNRGTR
7050 : : */
7051 [ # # # # ]: 0 : if (!up && (bp->flags & BNXT_FLAG_FW_RESET))
7052 : : return 0;
7053 : :
7054 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_DRV_IF_CHANGE, BNXT_USE_CHIMP_MB);
7055 : :
7056 [ # # ]: 0 : if (up)
7057 : 0 : req.flags =
7058 : : rte_cpu_to_le_32(HWRM_FUNC_DRV_IF_CHANGE_INPUT_FLAGS_UP);
7059 : :
7060 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
7061 : :
7062 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
7063 : 0 : flags = rte_le_to_cpu_32(resp->flags);
7064 : : HWRM_UNLOCK();
7065 : :
7066 [ # # ]: 0 : if (!up)
7067 : : return 0;
7068 : :
7069 [ # # ]: 0 : if (flags & HWRM_FUNC_DRV_IF_CHANGE_OUTPUT_FLAGS_HOT_FW_RESET_DONE) {
7070 : 0 : PMD_DRV_LOG_LINE(INFO, "FW reset happened while port was down");
7071 : 0 : bp->flags |= BNXT_FLAG_IF_CHANGE_HOT_FW_RESET_DONE;
7072 : : }
7073 : :
7074 : : return 0;
7075 : : }
7076 : :
7077 : 0 : int bnxt_hwrm_error_recovery_qcfg(struct bnxt *bp)
7078 : : {
7079 : 0 : struct hwrm_error_recovery_qcfg_output *resp = bp->hwrm_cmd_resp_addr;
7080 : 0 : struct bnxt_error_recovery_info *info = bp->recovery_info;
7081 : 0 : struct hwrm_error_recovery_qcfg_input req = {0};
7082 : : uint32_t flags = 0;
7083 : : unsigned int i;
7084 : : int rc;
7085 : :
7086 : : /* Older FW does not have error recovery support */
7087 [ # # ]: 0 : if (!(bp->fw_cap & BNXT_FW_CAP_ERROR_RECOVERY))
7088 : : return 0;
7089 : :
7090 [ # # ]: 0 : HWRM_PREP(&req, HWRM_ERROR_RECOVERY_QCFG, BNXT_USE_CHIMP_MB);
7091 : :
7092 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
7093 : :
7094 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
7095 : :
7096 : 0 : flags = rte_le_to_cpu_32(resp->flags);
7097 [ # # ]: 0 : if (flags & HWRM_ERROR_RECOVERY_QCFG_OUTPUT_FLAGS_HOST)
7098 : 0 : info->flags |= BNXT_FLAG_ERROR_RECOVERY_HOST;
7099 [ # # ]: 0 : else if (flags & HWRM_ERROR_RECOVERY_QCFG_OUTPUT_FLAGS_CO_CPU)
7100 : 0 : info->flags |= BNXT_FLAG_ERROR_RECOVERY_CO_CPU;
7101 : :
7102 [ # # ]: 0 : if ((info->flags & BNXT_FLAG_ERROR_RECOVERY_CO_CPU) &&
7103 [ # # ]: 0 : !(bp->flags & BNXT_FLAG_KONG_MB_EN)) {
7104 : : rc = -EINVAL;
7105 : 0 : goto err;
7106 : : }
7107 : :
7108 : : /* FW returned values are in units of 100msec */
7109 : 0 : info->driver_polling_freq =
7110 : 0 : rte_le_to_cpu_32(resp->driver_polling_freq) * 100;
7111 : 0 : info->primary_func_wait_period =
7112 : 0 : rte_le_to_cpu_32(resp->master_func_wait_period) * 100;
7113 : 0 : info->normal_func_wait_period =
7114 : 0 : rte_le_to_cpu_32(resp->normal_func_wait_period) * 100;
7115 : 0 : info->primary_func_wait_period_after_reset =
7116 : 0 : rte_le_to_cpu_32(resp->master_func_wait_period_after_reset) * 100;
7117 : 0 : info->max_bailout_time_after_reset =
7118 : 0 : rte_le_to_cpu_32(resp->max_bailout_time_after_reset) * 100;
7119 : 0 : info->status_regs[BNXT_FW_STATUS_REG] =
7120 : 0 : rte_le_to_cpu_32(resp->fw_health_status_reg);
7121 : 0 : info->status_regs[BNXT_FW_HEARTBEAT_CNT_REG] =
7122 : 0 : rte_le_to_cpu_32(resp->fw_heartbeat_reg);
7123 : 0 : info->status_regs[BNXT_FW_RECOVERY_CNT_REG] =
7124 : 0 : rte_le_to_cpu_32(resp->fw_reset_cnt_reg);
7125 : 0 : info->status_regs[BNXT_FW_RESET_INPROG_REG] =
7126 : 0 : rte_le_to_cpu_32(resp->reset_inprogress_reg);
7127 : 0 : info->reg_array_cnt =
7128 : 0 : rte_le_to_cpu_32(resp->reg_array_cnt);
7129 : :
7130 [ # # ]: 0 : if (info->reg_array_cnt >= BNXT_NUM_RESET_REG) {
7131 : : rc = -EINVAL;
7132 : 0 : goto err;
7133 : : }
7134 : :
7135 [ # # ]: 0 : for (i = 0; i < info->reg_array_cnt; i++) {
7136 : 0 : info->reset_reg[i] =
7137 : 0 : rte_le_to_cpu_32(resp->reset_reg[i]);
7138 : 0 : info->reset_reg_val[i] =
7139 : 0 : rte_le_to_cpu_32(resp->reset_reg_val[i]);
7140 : 0 : info->delay_after_reset[i] =
7141 : 0 : resp->delay_after_reset[i];
7142 : : }
7143 : 0 : err:
7144 : : HWRM_UNLOCK();
7145 : :
7146 : : /* Map the FW status registers */
7147 [ # # ]: 0 : if (!rc)
7148 : 0 : rc = bnxt_map_fw_health_status_regs(bp);
7149 : :
7150 [ # # ]: 0 : if (rc) {
7151 : 0 : rte_free(bp->recovery_info);
7152 : 0 : bp->recovery_info = NULL;
7153 : : }
7154 : : return rc;
7155 : : }
7156 : :
7157 : 0 : int bnxt_hwrm_fw_reset(struct bnxt *bp)
7158 : : {
7159 : 0 : struct hwrm_fw_reset_output *resp = bp->hwrm_cmd_resp_addr;
7160 : 0 : struct hwrm_fw_reset_input req = {0};
7161 : : int rc;
7162 : :
7163 [ # # ]: 0 : if (!BNXT_PF(bp))
7164 : : return -EOPNOTSUPP;
7165 : :
7166 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_FW_RESET, BNXT_USE_KONG(bp));
7167 : :
7168 : 0 : req.embedded_proc_type =
7169 : : HWRM_FW_RESET_INPUT_EMBEDDED_PROC_TYPE_CHIP;
7170 : 0 : req.selfrst_status =
7171 : : HWRM_FW_RESET_INPUT_SELFRST_STATUS_SELFRSTASAP;
7172 : 0 : req.flags = HWRM_FW_RESET_INPUT_FLAGS_RESET_GRACEFUL;
7173 : :
7174 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req),
7175 : : BNXT_USE_KONG(bp));
7176 : :
7177 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
7178 : : HWRM_UNLOCK();
7179 : :
7180 : 0 : return rc;
7181 : : }
7182 : :
7183 : 0 : int bnxt_hwrm_port_ts_query(struct bnxt *bp, uint8_t path, uint64_t *timestamp)
7184 : : {
7185 : 0 : struct hwrm_port_ts_query_output *resp = bp->hwrm_cmd_resp_addr;
7186 : 0 : struct hwrm_port_ts_query_input req = {0};
7187 : 0 : struct bnxt_ptp_cfg *ptp = bp->ptp_cfg;
7188 : : uint32_t flags = 0;
7189 : : int rc;
7190 : :
7191 [ # # ]: 0 : if (!ptp)
7192 : : return 0;
7193 : :
7194 [ # # # # : 0 : HWRM_PREP(&req, HWRM_PORT_TS_QUERY, BNXT_USE_CHIMP_MB);
# ]
7195 : :
7196 [ # # # ]: 0 : switch (path) {
7197 : : case BNXT_PTP_FLAGS_PATH_TX:
7198 : : flags |= HWRM_PORT_TS_QUERY_INPUT_FLAGS_PATH_TX;
7199 : : break;
7200 : 0 : case BNXT_PTP_FLAGS_PATH_RX:
7201 : : flags |= HWRM_PORT_TS_QUERY_INPUT_FLAGS_PATH_RX;
7202 : 0 : break;
7203 : 0 : case BNXT_PTP_FLAGS_CURRENT_TIME:
7204 : : flags |= HWRM_PORT_TS_QUERY_INPUT_FLAGS_CURRENT_TIME;
7205 : 0 : break;
7206 : : }
7207 : :
7208 : 0 : req.flags = rte_cpu_to_le_32(flags);
7209 : 0 : req.port_id = rte_cpu_to_le_16(bp->pf->port_id);
7210 : :
7211 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
7212 : :
7213 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
7214 : :
7215 [ # # ]: 0 : if (timestamp) {
7216 : 0 : *timestamp = rte_le_to_cpu_32(resp->ptp_msg_ts[0]);
7217 : 0 : *timestamp |=
7218 : 0 : (uint64_t)(rte_le_to_cpu_32(resp->ptp_msg_ts[1])) << 32;
7219 : : }
7220 : : HWRM_UNLOCK();
7221 : :
7222 : 0 : return rc;
7223 : : }
7224 : :
7225 : 0 : int bnxt_hwrm_cfa_counter_qcaps(struct bnxt *bp, uint16_t *max_fc)
7226 : : {
7227 : : int rc = 0;
7228 : :
7229 : 0 : struct hwrm_cfa_counter_qcaps_input req = {0};
7230 : 0 : struct hwrm_cfa_counter_qcaps_output *resp = bp->hwrm_cmd_resp_addr;
7231 : :
7232 [ # # ]: 0 : if (!(BNXT_PF(bp) || BNXT_VF_IS_TRUSTED(bp))) {
7233 : 0 : PMD_DRV_LOG_LINE(DEBUG,
7234 : : "Not a PF or trusted VF. Command not supported");
7235 : 0 : return 0;
7236 : : }
7237 : :
7238 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_CFA_COUNTER_QCAPS, BNXT_USE_KONG(bp));
7239 : 0 : req.target_id = rte_cpu_to_le_16(bp->fw_fid);
7240 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_KONG(bp));
7241 : :
7242 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
7243 [ # # ]: 0 : if (max_fc)
7244 : 0 : *max_fc = rte_le_to_cpu_16(resp->max_rx_fc);
7245 : : HWRM_UNLOCK();
7246 : :
7247 : 0 : return 0;
7248 : : }
7249 : :
7250 : 0 : int bnxt_hwrm_ctx_rgtr(struct bnxt *bp, rte_iova_t dma_addr, uint16_t *ctx_id)
7251 : : {
7252 : : int rc = 0;
7253 : 0 : struct hwrm_cfa_ctx_mem_rgtr_input req = {.req_type = 0 };
7254 : 0 : struct hwrm_cfa_ctx_mem_rgtr_output *resp = bp->hwrm_cmd_resp_addr;
7255 : :
7256 [ # # ]: 0 : if (!(BNXT_PF(bp) || BNXT_VF_IS_TRUSTED(bp))) {
7257 : 0 : PMD_DRV_LOG_LINE(DEBUG,
7258 : : "Not a PF or trusted VF. Command not supported");
7259 : 0 : return 0;
7260 : : }
7261 : :
7262 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_CFA_CTX_MEM_RGTR, BNXT_USE_KONG(bp));
7263 : :
7264 : 0 : req.page_level = HWRM_CFA_CTX_MEM_RGTR_INPUT_PAGE_LEVEL_LVL_0;
7265 : 0 : req.page_size = HWRM_CFA_CTX_MEM_RGTR_INPUT_PAGE_SIZE_2M;
7266 : 0 : req.page_dir = rte_cpu_to_le_64(dma_addr);
7267 : :
7268 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_KONG(bp));
7269 : :
7270 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
7271 [ # # ]: 0 : if (ctx_id) {
7272 : 0 : *ctx_id = rte_le_to_cpu_16(resp->ctx_id);
7273 : 0 : PMD_DRV_LOG_LINE(DEBUG, "ctx_id = %d", *ctx_id);
7274 : : }
7275 : : HWRM_UNLOCK();
7276 : :
7277 : 0 : return 0;
7278 : : }
7279 : :
7280 : 0 : int bnxt_hwrm_ctx_unrgtr(struct bnxt *bp, uint16_t ctx_id)
7281 : : {
7282 : : int rc = 0;
7283 : 0 : struct hwrm_cfa_ctx_mem_unrgtr_input req = {.req_type = 0 };
7284 : 0 : struct hwrm_cfa_ctx_mem_unrgtr_output *resp = bp->hwrm_cmd_resp_addr;
7285 : :
7286 [ # # ]: 0 : if (!(BNXT_PF(bp) || BNXT_VF_IS_TRUSTED(bp))) {
7287 : 0 : PMD_DRV_LOG_LINE(DEBUG,
7288 : : "Not a PF or trusted VF. Command not supported");
7289 : 0 : return 0;
7290 : : }
7291 : :
7292 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_CFA_CTX_MEM_UNRGTR, BNXT_USE_KONG(bp));
7293 : :
7294 : 0 : req.ctx_id = rte_cpu_to_le_16(ctx_id);
7295 : :
7296 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_KONG(bp));
7297 : :
7298 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
7299 : : HWRM_UNLOCK();
7300 : :
7301 : 0 : return rc;
7302 : : }
7303 : :
7304 : 0 : int bnxt_hwrm_cfa_counter_cfg(struct bnxt *bp, enum bnxt_flow_dir dir,
7305 : : uint16_t cntr, uint16_t ctx_id,
7306 : : uint32_t num_entries, bool enable)
7307 : : {
7308 : 0 : struct hwrm_cfa_counter_cfg_input req = {0};
7309 : 0 : struct hwrm_cfa_counter_cfg_output *resp = bp->hwrm_cmd_resp_addr;
7310 : : uint16_t flags = 0;
7311 : : int rc;
7312 : :
7313 [ # # ]: 0 : if (!(BNXT_PF(bp) || BNXT_VF_IS_TRUSTED(bp))) {
7314 : 0 : PMD_DRV_LOG_LINE(DEBUG,
7315 : : "Not a PF or trusted VF. Command not supported");
7316 : 0 : return 0;
7317 : : }
7318 : :
7319 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_CFA_COUNTER_CFG, BNXT_USE_KONG(bp));
7320 : :
7321 : 0 : req.target_id = rte_cpu_to_le_16(bp->fw_fid);
7322 : 0 : req.counter_type = rte_cpu_to_le_16(cntr);
7323 [ # # ]: 0 : flags = enable ? HWRM_CFA_COUNTER_CFG_INPUT_FLAGS_CFG_MODE_ENABLE :
7324 : : HWRM_CFA_COUNTER_CFG_INPUT_FLAGS_CFG_MODE_DISABLE;
7325 : 0 : flags |= HWRM_CFA_COUNTER_CFG_INPUT_FLAGS_DATA_TRANSFER_MODE_PULL;
7326 [ # # ]: 0 : if (dir == BNXT_DIR_RX)
7327 : 0 : flags |= HWRM_CFA_COUNTER_CFG_INPUT_FLAGS_PATH_RX;
7328 : : else if (dir == BNXT_DIR_TX)
7329 : : flags |= HWRM_CFA_COUNTER_CFG_INPUT_FLAGS_PATH_TX;
7330 : 0 : req.flags = rte_cpu_to_le_16(flags);
7331 : 0 : req.ctx_id = rte_cpu_to_le_16(ctx_id);
7332 : 0 : req.num_entries = rte_cpu_to_le_32(num_entries);
7333 : :
7334 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_KONG(bp));
7335 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
7336 : : HWRM_UNLOCK();
7337 : :
7338 : 0 : return 0;
7339 : : }
7340 : :
7341 : 0 : int bnxt_hwrm_cfa_counter_qstats(struct bnxt *bp,
7342 : : enum bnxt_flow_dir dir,
7343 : : uint16_t cntr,
7344 : : uint16_t num_entries)
7345 : : {
7346 : 0 : struct hwrm_cfa_counter_qstats_output *resp = bp->hwrm_cmd_resp_addr;
7347 : 0 : struct hwrm_cfa_counter_qstats_input req = {0};
7348 : : uint16_t flow_ctx_id = 0;
7349 : : uint16_t flags = 0;
7350 : : int rc = 0;
7351 : :
7352 [ # # ]: 0 : if (!(BNXT_PF(bp) || BNXT_VF_IS_TRUSTED(bp))) {
7353 : 0 : PMD_DRV_LOG_LINE(DEBUG,
7354 : : "Not a PF or trusted VF. Command not supported");
7355 : 0 : return 0;
7356 : : }
7357 : :
7358 [ # # ]: 0 : if (dir == BNXT_DIR_RX) {
7359 : 0 : flow_ctx_id = bp->flow_stat->rx_fc_in_tbl.ctx_id;
7360 : : flags = HWRM_CFA_COUNTER_QSTATS_INPUT_FLAGS_PATH_RX;
7361 [ # # ]: 0 : } else if (dir == BNXT_DIR_TX) {
7362 : 0 : flow_ctx_id = bp->flow_stat->tx_fc_in_tbl.ctx_id;
7363 : : flags = HWRM_CFA_COUNTER_QSTATS_INPUT_FLAGS_PATH_TX;
7364 : : }
7365 : :
7366 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_CFA_COUNTER_QSTATS, BNXT_USE_KONG(bp));
7367 : 0 : req.target_id = rte_cpu_to_le_16(bp->fw_fid);
7368 : 0 : req.counter_type = rte_cpu_to_le_16(cntr);
7369 : 0 : req.input_flow_ctx_id = rte_cpu_to_le_16(flow_ctx_id);
7370 : 0 : req.num_entries = rte_cpu_to_le_16(num_entries);
7371 : 0 : req.flags = rte_cpu_to_le_16(flags);
7372 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_KONG(bp));
7373 : :
7374 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
7375 : : HWRM_UNLOCK();
7376 : :
7377 : 0 : return 0;
7378 : : }
7379 : :
7380 : 0 : int bnxt_hwrm_first_vf_id_query(struct bnxt *bp, uint16_t fid,
7381 : : uint16_t *first_vf_id)
7382 : : {
7383 : : int rc = 0;
7384 : 0 : struct hwrm_func_qcaps_input req = {.req_type = 0 };
7385 : 0 : struct hwrm_func_qcaps_output *resp = bp->hwrm_cmd_resp_addr;
7386 : :
7387 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_QCAPS, BNXT_USE_CHIMP_MB);
7388 : :
7389 : 0 : req.fid = rte_cpu_to_le_16(fid);
7390 : :
7391 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
7392 : :
7393 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
7394 : :
7395 [ # # ]: 0 : if (first_vf_id)
7396 : 0 : *first_vf_id = rte_le_to_cpu_16(resp->first_vf_id);
7397 : :
7398 : : HWRM_UNLOCK();
7399 : :
7400 : 0 : return rc;
7401 : : }
7402 : :
7403 : 0 : int bnxt_hwrm_cfa_pair_exists(struct bnxt *bp, struct bnxt_representor *rep_bp)
7404 : : {
7405 : 0 : struct hwrm_cfa_pair_info_output *resp = bp->hwrm_cmd_resp_addr;
7406 : 0 : struct hwrm_cfa_pair_info_input req = {0};
7407 : : int rc = 0;
7408 : :
7409 [ # # ]: 0 : if (!(BNXT_PF(bp) || BNXT_VF_IS_TRUSTED(bp))) {
7410 : 0 : PMD_DRV_LOG_LINE(DEBUG,
7411 : : "Not a PF or trusted VF. Command not supported");
7412 : 0 : return 0;
7413 : : }
7414 : :
7415 [ # # ]: 0 : HWRM_PREP(&req, HWRM_CFA_PAIR_INFO, BNXT_USE_CHIMP_MB);
7416 : 0 : snprintf(req.pair_name, sizeof(req.pair_name), "%svfr%d",
7417 : 0 : bp->eth_dev->data->name, rep_bp->vf_id);
7418 : 0 : req.flags =
7419 : : rte_cpu_to_le_32(HWRM_CFA_PAIR_INFO_INPUT_FLAGS_LOOKUP_TYPE);
7420 : :
7421 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
7422 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
7423 [ # # ]: 0 : if (rc == HWRM_ERR_CODE_SUCCESS && strlen(resp->pair_name)) {
7424 : : HWRM_UNLOCK();
7425 : 0 : return !rc;
7426 : : }
7427 : : HWRM_UNLOCK();
7428 : 0 : return rc;
7429 : : }
7430 : :
7431 : 0 : int bnxt_hwrm_cfa_pair_alloc(struct bnxt *bp, struct bnxt_representor *rep_bp)
7432 : : {
7433 : 0 : struct hwrm_cfa_pair_alloc_output *resp = bp->hwrm_cmd_resp_addr;
7434 : 0 : struct hwrm_cfa_pair_alloc_input req = {0};
7435 : : int rc;
7436 : :
7437 [ # # ]: 0 : if (!(BNXT_PF(bp) || BNXT_VF_IS_TRUSTED(bp))) {
7438 : 0 : PMD_DRV_LOG_LINE(DEBUG,
7439 : : "Not a PF or trusted VF. Command not supported");
7440 : 0 : return 0;
7441 : : }
7442 : :
7443 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_CFA_PAIR_ALLOC, BNXT_USE_CHIMP_MB);
7444 : 0 : req.pair_mode = HWRM_CFA_PAIR_FREE_INPUT_PAIR_MODE_REP2FN_TRUFLOW;
7445 : 0 : snprintf(req.pair_name, sizeof(req.pair_name), "%svfr%d",
7446 [ # # ]: 0 : bp->eth_dev->data->name, rep_bp->vf_id);
7447 : :
7448 : 0 : req.pf_b_id = rep_bp->parent_pf_idx;
7449 [ # # ]: 0 : req.vf_b_id = BNXT_REP_PF(rep_bp) ? rte_cpu_to_le_16(((uint16_t)-1)) :
7450 : : rte_cpu_to_le_16(rep_bp->vf_id);
7451 : 0 : req.vf_a_id = rte_cpu_to_le_16(bp->fw_fid);
7452 : 0 : req.host_b_id = 1; /* TBD - Confirm if this is OK */
7453 : :
7454 : 0 : req.enables |= rep_bp->flags & BNXT_REP_Q_R2F_VALID ?
7455 : 0 : HWRM_CFA_PAIR_ALLOC_INPUT_ENABLES_Q_AB_VALID : 0;
7456 : 0 : req.enables |= rep_bp->flags & BNXT_REP_Q_F2R_VALID ?
7457 : 0 : HWRM_CFA_PAIR_ALLOC_INPUT_ENABLES_Q_BA_VALID : 0;
7458 : 0 : req.enables |= rep_bp->flags & BNXT_REP_FC_R2F_VALID ?
7459 : 0 : HWRM_CFA_PAIR_ALLOC_INPUT_ENABLES_FC_AB_VALID : 0;
7460 : 0 : req.enables |= rep_bp->flags & BNXT_REP_FC_F2R_VALID ?
7461 : 0 : HWRM_CFA_PAIR_ALLOC_INPUT_ENABLES_FC_BA_VALID : 0;
7462 : :
7463 : 0 : req.q_ab = rep_bp->rep_q_r2f;
7464 : 0 : req.q_ba = rep_bp->rep_q_f2r;
7465 : 0 : req.fc_ab = rep_bp->rep_fc_r2f;
7466 : 0 : req.fc_ba = rep_bp->rep_fc_f2r;
7467 : :
7468 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
7469 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
7470 : :
7471 : : HWRM_UNLOCK();
7472 [ # # ]: 0 : PMD_DRV_LOG_LINE(DEBUG, "%s %d allocated",
7473 : : BNXT_REP_PF(rep_bp) ? "PFR" : "VFR", rep_bp->vf_id);
7474 : 0 : return rc;
7475 : : }
7476 : :
7477 : 0 : int bnxt_hwrm_cfa_pair_free(struct bnxt *bp, struct bnxt_representor *rep_bp)
7478 : : {
7479 : 0 : struct hwrm_cfa_pair_free_output *resp = bp->hwrm_cmd_resp_addr;
7480 : 0 : struct hwrm_cfa_pair_free_input req = {0};
7481 : : int rc;
7482 : :
7483 [ # # ]: 0 : if (!(BNXT_PF(bp) || BNXT_VF_IS_TRUSTED(bp))) {
7484 : 0 : PMD_DRV_LOG_LINE(DEBUG,
7485 : : "Not a PF or trusted VF. Command not supported");
7486 : 0 : return 0;
7487 : : }
7488 : :
7489 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_CFA_PAIR_FREE, BNXT_USE_CHIMP_MB);
7490 : 0 : snprintf(req.pair_name, sizeof(req.pair_name), "%svfr%d",
7491 [ # # ]: 0 : bp->eth_dev->data->name, rep_bp->vf_id);
7492 : 0 : req.pf_b_id = rep_bp->parent_pf_idx;
7493 : 0 : req.pair_mode = HWRM_CFA_PAIR_FREE_INPUT_PAIR_MODE_REP2FN_TRUFLOW;
7494 [ # # ]: 0 : req.vf_id = BNXT_REP_PF(rep_bp) ? rte_cpu_to_le_16(((uint16_t)-1)) :
7495 : : rte_cpu_to_le_16(rep_bp->vf_id);
7496 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
7497 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
7498 : : HWRM_UNLOCK();
7499 [ # # ]: 0 : PMD_DRV_LOG_LINE(DEBUG, "%s %d freed", BNXT_REP_PF(rep_bp) ? "PFR" : "VFR",
7500 : : rep_bp->vf_id);
7501 : 0 : return rc;
7502 : : }
7503 : :
7504 : 0 : int bnxt_hwrm_fw_echo_reply(struct bnxt *bp, uint32_t echo_req_data1,
7505 : : uint32_t echo_req_data2)
7506 : : {
7507 : 0 : struct hwrm_func_echo_response_input req = {0};
7508 : 0 : struct hwrm_func_echo_response_output *resp = bp->hwrm_cmd_resp_addr;
7509 : : int rc;
7510 : :
7511 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_ECHO_RESPONSE, BNXT_USE_CHIMP_MB);
7512 : 0 : req.event_data1 = rte_cpu_to_le_32(echo_req_data1);
7513 : 0 : req.event_data2 = rte_cpu_to_le_32(echo_req_data2);
7514 : :
7515 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
7516 : :
7517 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
7518 : : HWRM_UNLOCK();
7519 : :
7520 : 0 : return rc;
7521 : : }
7522 : :
7523 : 0 : int bnxt_hwrm_poll_ver_get(struct bnxt *bp)
7524 : : {
7525 : 0 : struct hwrm_ver_get_input req = {.req_type = 0 };
7526 : 0 : struct hwrm_ver_get_output *resp = bp->hwrm_cmd_resp_addr;
7527 : : int rc = 0;
7528 : :
7529 : 0 : bp->max_req_len = HWRM_MAX_REQ_LEN;
7530 : 0 : bp->max_resp_len = BNXT_PAGE_SIZE;
7531 : 0 : bp->hwrm_cmd_timeout = SHORT_HWRM_CMD_TIMEOUT;
7532 : :
7533 [ # # ]: 0 : HWRM_PREP(&req, HWRM_VER_GET, BNXT_USE_CHIMP_MB);
7534 : 0 : req.hwrm_intf_maj = HWRM_VERSION_MAJOR;
7535 : 0 : req.hwrm_intf_min = HWRM_VERSION_MINOR;
7536 : 0 : req.hwrm_intf_upd = HWRM_VERSION_UPDATE;
7537 : :
7538 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
7539 : :
7540 [ # # # # ]: 0 : HWRM_CHECK_RESULT_SILENT();
7541 : : HWRM_UNLOCK();
7542 : :
7543 : 0 : return rc;
7544 : : }
7545 : :
7546 : 0 : int bnxt_hwrm_read_sfp_module_eeprom_info(struct bnxt *bp, uint16_t i2c_addr,
7547 : : uint16_t page_number, uint16_t start_addr,
7548 : : uint16_t data_length, uint8_t *buf)
7549 : : {
7550 : 0 : struct hwrm_port_phy_i2c_read_output *resp = bp->hwrm_cmd_resp_addr;
7551 : 0 : struct hwrm_port_phy_i2c_read_input req = {0};
7552 : : uint32_t enables = HWRM_PORT_PHY_I2C_READ_INPUT_ENABLES_PAGE_OFFSET;
7553 : : int rc, byte_offset = 0;
7554 : :
7555 : : do {
7556 : : uint16_t xfer_size;
7557 : :
7558 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_PORT_PHY_I2C_READ, BNXT_USE_CHIMP_MB);
7559 : 0 : req.i2c_slave_addr = i2c_addr;
7560 : 0 : req.page_number = rte_cpu_to_le_16(page_number);
7561 : 0 : req.port_id = rte_cpu_to_le_16(bp->pf->port_id);
7562 : :
7563 : 0 : xfer_size = RTE_MIN(data_length, BNXT_MAX_PHY_I2C_RESP_SIZE);
7564 : 0 : req.page_offset = rte_cpu_to_le_16(start_addr + byte_offset);
7565 : 0 : req.data_length = xfer_size;
7566 [ # # ]: 0 : req.enables = rte_cpu_to_le_32(start_addr + byte_offset ? enables : 0);
7567 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
7568 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
7569 : :
7570 : 0 : memcpy(buf + byte_offset, resp->data, xfer_size);
7571 : :
7572 : 0 : data_length -= xfer_size;
7573 : 0 : byte_offset += xfer_size;
7574 : :
7575 : : HWRM_UNLOCK();
7576 [ # # ]: 0 : } while (data_length > 0);
7577 : :
7578 : : return rc;
7579 : : }
7580 : :
7581 : 0 : void bnxt_free_hwrm_tx_ring(struct bnxt *bp, int queue_index)
7582 : : {
7583 : 0 : struct bnxt_tx_queue *txq = bp->tx_queues[queue_index];
7584 : 0 : struct bnxt_tx_ring_info *txr = txq->tx_ring;
7585 : 0 : struct bnxt_ring *ring = txr->tx_ring_struct;
7586 : 0 : struct bnxt_cp_ring_info *cpr = txq->cp_ring;
7587 : :
7588 : 0 : bnxt_hwrm_ring_free(bp,
7589 : : ring,
7590 : : HWRM_RING_FREE_INPUT_RING_TYPE_TX,
7591 : 0 : cpr->cp_ring_struct->fw_ring_id);
7592 : 0 : txr->tx_raw_prod = 0;
7593 : 0 : txr->tx_raw_cons = 0;
7594 : 0 : memset(txr->tx_desc_ring, 0,
7595 : 0 : txr->tx_ring_struct->ring_size * sizeof(*txr->tx_desc_ring));
7596 : 0 : memset(txr->tx_buf_ring, 0,
7597 : 0 : txr->tx_ring_struct->ring_size * sizeof(*txr->tx_buf_ring));
7598 : :
7599 : 0 : bnxt_hwrm_stat_ctx_free(bp, cpr);
7600 : :
7601 : 0 : bnxt_free_cp_ring(bp, cpr);
7602 : 0 : }
7603 : :
7604 : 0 : int bnxt_hwrm_config_host_mtu(struct bnxt *bp)
7605 : : {
7606 : 0 : struct hwrm_func_cfg_input req = {0};
7607 : 0 : struct hwrm_func_cfg_output *resp = bp->hwrm_cmd_resp_addr;
7608 : : int rc;
7609 : :
7610 [ # # ]: 0 : if (!BNXT_PF(bp))
7611 : : return 0;
7612 : :
7613 [ # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_CFG, BNXT_USE_CHIMP_MB);
7614 : :
7615 : 0 : req.fid = rte_cpu_to_le_16(0xffff);
7616 : 0 : req.enables = rte_cpu_to_le_32(HWRM_FUNC_CFG_INPUT_ENABLES_HOST_MTU);
7617 : 0 : req.host_mtu = rte_cpu_to_le_16(bp->eth_dev->data->mtu);
7618 : :
7619 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
7620 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
7621 : : HWRM_UNLOCK();
7622 : :
7623 : 0 : return rc;
7624 : : }
7625 : :
7626 : 0 : int bnxt_hwrm_func_cfg_mpc(struct bnxt *bp, uint8_t mpc_chnls_msk, bool enable)
7627 : : {
7628 : 0 : struct hwrm_func_cfg_input req = {0};
7629 : 0 : struct hwrm_func_cfg_output *resp = bp->hwrm_cmd_resp_addr;
7630 : : int rc;
7631 : : uint16_t mpc_chnls = 0;
7632 : :
7633 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_FUNC_CFG, BNXT_USE_CHIMP_MB);
7634 : 0 : req.fid = rte_cpu_to_le_16(0xffff);
7635 : 0 : req.enables = rte_cpu_to_le_32(HWRM_FUNC_CFG_INPUT_ENABLES_MPC_CHNLS);
7636 [ # # ]: 0 : if (enable) {
7637 [ # # ]: 0 : if (mpc_chnls_msk & (1 << BNXT_MPC_CHNL_TCE))
7638 : : mpc_chnls |= HWRM_FUNC_CFG_INPUT_MPC_CHNLS_TCE_ENABLE;
7639 [ # # ]: 0 : if (mpc_chnls_msk & (1 << BNXT_MPC_CHNL_RCE))
7640 : 0 : mpc_chnls |= HWRM_FUNC_CFG_INPUT_MPC_CHNLS_RCE_ENABLE;
7641 [ # # ]: 0 : if (mpc_chnls_msk & (1 << BNXT_MPC_CHNL_TE_CFA))
7642 : 0 : mpc_chnls |= HWRM_FUNC_CFG_INPUT_MPC_CHNLS_TE_CFA_ENABLE;
7643 [ # # ]: 0 : if (mpc_chnls_msk & (1 << BNXT_MPC_CHNL_RE_CFA))
7644 : 0 : mpc_chnls |= HWRM_FUNC_CFG_INPUT_MPC_CHNLS_RE_CFA_ENABLE;
7645 [ # # ]: 0 : if (mpc_chnls_msk & (1 << BNXT_MPC_CHNL_PRIMATE))
7646 : 0 : mpc_chnls |= HWRM_FUNC_CFG_INPUT_MPC_CHNLS_PRIMATE_ENABLE;
7647 : : } else {
7648 [ # # ]: 0 : if (mpc_chnls_msk & (1 << BNXT_MPC_CHNL_TCE))
7649 : : mpc_chnls |= HWRM_FUNC_CFG_INPUT_MPC_CHNLS_TCE_DISABLE;
7650 [ # # ]: 0 : if (mpc_chnls_msk & (1 << BNXT_MPC_CHNL_RCE))
7651 : 0 : mpc_chnls |= HWRM_FUNC_CFG_INPUT_MPC_CHNLS_RCE_DISABLE;
7652 [ # # ]: 0 : if (mpc_chnls_msk & (1 << BNXT_MPC_CHNL_TE_CFA))
7653 : 0 : mpc_chnls |= HWRM_FUNC_CFG_INPUT_MPC_CHNLS_TE_CFA_DISABLE;
7654 [ # # ]: 0 : if (mpc_chnls_msk & (1 << BNXT_MPC_CHNL_RE_CFA))
7655 : 0 : mpc_chnls |= HWRM_FUNC_CFG_INPUT_MPC_CHNLS_RE_CFA_DISABLE;
7656 [ # # ]: 0 : if (mpc_chnls_msk & (1 << BNXT_MPC_CHNL_PRIMATE))
7657 : 0 : mpc_chnls |= HWRM_FUNC_CFG_INPUT_MPC_CHNLS_PRIMATE_DISABLE;
7658 : : }
7659 : 0 : req.mpc_chnls = rte_cpu_to_le_16(mpc_chnls);
7660 : :
7661 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
7662 : :
7663 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
7664 : : HWRM_UNLOCK();
7665 : :
7666 : 0 : return rc;
7667 : : }
7668 : :
7669 : : int
7670 : 0 : bnxt_vnic_rss_clear_p5(struct bnxt *bp, struct bnxt_vnic_info *vnic)
7671 : : {
7672 : 0 : struct hwrm_vnic_rss_cfg_output *resp = bp->hwrm_cmd_resp_addr;
7673 : 0 : struct hwrm_vnic_rss_cfg_input req = {0};
7674 : 0 : int nr_ctxs = vnic->num_lb_ctxts;
7675 : : int i, rc = 0;
7676 : :
7677 [ # # ]: 0 : for (i = 0; i < nr_ctxs; i++) {
7678 [ # # ]: 0 : HWRM_PREP(&req, HWRM_VNIC_RSS_CFG, BNXT_USE_CHIMP_MB);
7679 : :
7680 : 0 : req.rss_ctx_idx = rte_cpu_to_le_16(vnic->fw_grp_ids[i]);
7681 : 0 : req.vnic_id = rte_cpu_to_le_16(vnic->fw_vnic_id);
7682 : :
7683 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
7684 : :
7685 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
7686 : : HWRM_UNLOCK();
7687 : : }
7688 : :
7689 : : return rc;
7690 : : }
7691 : :
7692 : 0 : int bnxt_hwrm_tf_oem_cmd(struct bnxt *bp,
7693 : : uint32_t *in,
7694 : : uint16_t in_len,
7695 : : uint32_t *out,
7696 : : uint16_t out_len)
7697 : : {
7698 : 0 : struct hwrm_oem_cmd_output *resp = bp->hwrm_cmd_resp_addr;
7699 : 0 : struct hwrm_oem_cmd_input req = {0};
7700 : : int rc = 0;
7701 : :
7702 [ # # ]: 0 : if (!BNXT_VF(bp)) {
7703 : 0 : PMD_DRV_LOG_LINE(DEBUG, "Not a VF. Command not supported");
7704 : 0 : return -ENOTSUP;
7705 : : }
7706 : :
7707 [ # # ]: 0 : HWRM_PREP(&req, HWRM_OEM_CMD, BNXT_USE_CHIMP_MB);
7708 : :
7709 : 0 : req.oem_id = rte_cpu_to_le_32(0x14e4);
7710 : 0 : req.naming_authority =
7711 : : HWRM_OEM_CMD_INPUT_NAMING_AUTHORITY_PCI_SIG;
7712 : 0 : req.message_family =
7713 : : HWRM_OEM_CMD_INPUT_MESSAGE_FAMILY_TRUFLOW;
7714 : 0 : memcpy(req.oem_data, in, in_len);
7715 : :
7716 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
7717 : :
7718 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
7719 [ # # ]: 0 : if (resp->oem_id == 0x14e4 &&
7720 [ # # ]: 0 : resp->naming_authority ==
7721 : 0 : HWRM_OEM_CMD_INPUT_NAMING_AUTHORITY_PCI_SIG &&
7722 [ # # ]: 0 : resp->message_family ==
7723 : : HWRM_OEM_CMD_INPUT_MESSAGE_FAMILY_TRUFLOW)
7724 : 0 : memcpy(out, resp->oem_data, out_len);
7725 : : HWRM_UNLOCK();
7726 : :
7727 : 0 : return rc;
7728 : : }
7729 : :
7730 : : int
7731 : 0 : bnxt_hwrm_vnic_update(struct bnxt *bp,
7732 : : struct bnxt_vnic_info *vnic,
7733 : : uint8_t valid)
7734 : : {
7735 : 0 : struct hwrm_vnic_update_input req = {0};
7736 : 0 : struct hwrm_vnic_qcfg_output *resp = bp->hwrm_cmd_resp_addr;
7737 : : int rc;
7738 : :
7739 [ # # # # ]: 0 : HWRM_PREP(&req, HWRM_VNIC_UPDATE, BNXT_USE_CHIMP_MB);
7740 : :
7741 : 0 : req.vnic_id = rte_cpu_to_le_32(vnic->fw_vnic_id);
7742 : :
7743 [ # # ]: 0 : if (valid & HWRM_VNIC_UPDATE_INPUT_ENABLES_METADATA_FORMAT_TYPE_VALID)
7744 : 0 : req.metadata_format_type = vnic->metadata_format;
7745 [ # # ]: 0 : if (valid & HWRM_VNIC_UPDATE_INPUT_ENABLES_VNIC_STATE_VALID)
7746 : 0 : req.vnic_state = vnic->state;
7747 [ # # ]: 0 : if (valid & HWRM_VNIC_UPDATE_INPUT_ENABLES_MRU_VALID)
7748 : 0 : req.mru = rte_cpu_to_le_16(vnic->mru);
7749 : :
7750 : 0 : req.enables = rte_cpu_to_le_32(valid);
7751 : :
7752 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
7753 : :
7754 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
7755 : : HWRM_UNLOCK();
7756 : :
7757 : 0 : return rc;
7758 : : }
7759 : :
7760 : : int
7761 : 0 : bnxt_hwrm_release_afm_func(struct bnxt *bp, uint16_t fid, uint16_t rfid,
7762 : : uint8_t type, uint32_t flags)
7763 : : {
7764 : : int rc = 0;
7765 : 0 : struct hwrm_cfa_release_afm_func_input req = { 0 };
7766 : 0 : struct hwrm_cfa_release_afm_func_output *resp = bp->hwrm_cmd_resp_addr;
7767 : :
7768 [ # # ]: 0 : HWRM_PREP(&req, HWRM_CFA_RELEASE_AFM_FUNC, BNXT_USE_CHIMP_MB);
7769 : :
7770 : 0 : req.fid = rte_le_to_cpu_16(fid);
7771 : 0 : req.rfid = rte_le_to_cpu_16(rfid);
7772 : 0 : req.flags = rte_le_to_cpu_32(flags);
7773 : 0 : req.type = type;
7774 : :
7775 : 0 : rc = bnxt_hwrm_send_message(bp, &req, sizeof(req), BNXT_USE_CHIMP_MB);
7776 : :
7777 [ # # # # : 0 : HWRM_CHECK_RESULT();
# # # # #
# # # ]
7778 : : HWRM_UNLOCK();
7779 : :
7780 : 0 : return rc;
7781 : : }
|
