Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright (c) 2016 - 2018 Cavium Inc.
3 : : * All rights reserved.
4 : : * www.cavium.com
5 : : */
6 : :
7 : : #include "qede_ethdev.h"
8 : : #include <rte_string_fns.h>
9 : : #include <rte_alarm.h>
10 : : #include <rte_random.h>
11 : : #include <rte_kvargs.h>
12 : :
13 : : static const struct qed_eth_ops *qed_ops;
14 : : static int qede_eth_dev_uninit(struct rte_eth_dev *eth_dev);
15 : : static int qede_eth_dev_init(struct rte_eth_dev *eth_dev);
16 : :
17 : : #define QEDE_SP_TIMER_PERIOD 10000 /* 100ms */
18 : :
19 : : struct rte_qede_xstats_name_off {
20 : : char name[RTE_ETH_XSTATS_NAME_SIZE];
21 : : uint64_t offset;
22 : : };
23 : :
24 : : static const struct rte_qede_xstats_name_off qede_xstats_strings[] = {
25 : : {"rx_unicast_bytes",
26 : : offsetof(struct ecore_eth_stats_common, rx_ucast_bytes)},
27 : : {"rx_multicast_bytes",
28 : : offsetof(struct ecore_eth_stats_common, rx_mcast_bytes)},
29 : : {"rx_broadcast_bytes",
30 : : offsetof(struct ecore_eth_stats_common, rx_bcast_bytes)},
31 : : {"rx_unicast_packets",
32 : : offsetof(struct ecore_eth_stats_common, rx_ucast_pkts)},
33 : : {"rx_multicast_packets",
34 : : offsetof(struct ecore_eth_stats_common, rx_mcast_pkts)},
35 : : {"rx_broadcast_packets",
36 : : offsetof(struct ecore_eth_stats_common, rx_bcast_pkts)},
37 : :
38 : : {"tx_unicast_bytes",
39 : : offsetof(struct ecore_eth_stats_common, tx_ucast_bytes)},
40 : : {"tx_multicast_bytes",
41 : : offsetof(struct ecore_eth_stats_common, tx_mcast_bytes)},
42 : : {"tx_broadcast_bytes",
43 : : offsetof(struct ecore_eth_stats_common, tx_bcast_bytes)},
44 : : {"tx_unicast_packets",
45 : : offsetof(struct ecore_eth_stats_common, tx_ucast_pkts)},
46 : : {"tx_multicast_packets",
47 : : offsetof(struct ecore_eth_stats_common, tx_mcast_pkts)},
48 : : {"tx_broadcast_packets",
49 : : offsetof(struct ecore_eth_stats_common, tx_bcast_pkts)},
50 : :
51 : : {"rx_64_byte_packets",
52 : : offsetof(struct ecore_eth_stats_common, rx_64_byte_packets)},
53 : : {"rx_65_to_127_byte_packets",
54 : : offsetof(struct ecore_eth_stats_common,
55 : : rx_65_to_127_byte_packets)},
56 : : {"rx_128_to_255_byte_packets",
57 : : offsetof(struct ecore_eth_stats_common,
58 : : rx_128_to_255_byte_packets)},
59 : : {"rx_256_to_511_byte_packets",
60 : : offsetof(struct ecore_eth_stats_common,
61 : : rx_256_to_511_byte_packets)},
62 : : {"rx_512_to_1023_byte_packets",
63 : : offsetof(struct ecore_eth_stats_common,
64 : : rx_512_to_1023_byte_packets)},
65 : : {"rx_1024_to_1518_byte_packets",
66 : : offsetof(struct ecore_eth_stats_common,
67 : : rx_1024_to_1518_byte_packets)},
68 : : {"tx_64_byte_packets",
69 : : offsetof(struct ecore_eth_stats_common, tx_64_byte_packets)},
70 : : {"tx_65_to_127_byte_packets",
71 : : offsetof(struct ecore_eth_stats_common,
72 : : tx_65_to_127_byte_packets)},
73 : : {"tx_128_to_255_byte_packets",
74 : : offsetof(struct ecore_eth_stats_common,
75 : : tx_128_to_255_byte_packets)},
76 : : {"tx_256_to_511_byte_packets",
77 : : offsetof(struct ecore_eth_stats_common,
78 : : tx_256_to_511_byte_packets)},
79 : : {"tx_512_to_1023_byte_packets",
80 : : offsetof(struct ecore_eth_stats_common,
81 : : tx_512_to_1023_byte_packets)},
82 : : {"tx_1024_to_1518_byte_packets",
83 : : offsetof(struct ecore_eth_stats_common,
84 : : tx_1024_to_1518_byte_packets)},
85 : :
86 : : {"rx_mac_crtl_frames",
87 : : offsetof(struct ecore_eth_stats_common, rx_mac_crtl_frames)},
88 : : {"tx_mac_control_frames",
89 : : offsetof(struct ecore_eth_stats_common, tx_mac_ctrl_frames)},
90 : : {"rx_pause_frames",
91 : : offsetof(struct ecore_eth_stats_common, rx_pause_frames)},
92 : : {"tx_pause_frames",
93 : : offsetof(struct ecore_eth_stats_common, tx_pause_frames)},
94 : : {"rx_priority_flow_control_frames",
95 : : offsetof(struct ecore_eth_stats_common, rx_pfc_frames)},
96 : : {"tx_priority_flow_control_frames",
97 : : offsetof(struct ecore_eth_stats_common, tx_pfc_frames)},
98 : :
99 : : {"rx_crc_errors",
100 : : offsetof(struct ecore_eth_stats_common, rx_crc_errors)},
101 : : {"rx_align_errors",
102 : : offsetof(struct ecore_eth_stats_common, rx_align_errors)},
103 : : {"rx_carrier_errors",
104 : : offsetof(struct ecore_eth_stats_common, rx_carrier_errors)},
105 : : {"rx_oversize_packet_errors",
106 : : offsetof(struct ecore_eth_stats_common, rx_oversize_packets)},
107 : : {"rx_jabber_errors",
108 : : offsetof(struct ecore_eth_stats_common, rx_jabbers)},
109 : : {"rx_undersize_packet_errors",
110 : : offsetof(struct ecore_eth_stats_common, rx_undersize_packets)},
111 : : {"rx_fragments", offsetof(struct ecore_eth_stats_common, rx_fragments)},
112 : : {"rx_host_buffer_not_available",
113 : : offsetof(struct ecore_eth_stats_common, no_buff_discards)},
114 : : /* Number of packets discarded because they are bigger than MTU */
115 : : {"rx_packet_too_big_discards",
116 : : offsetof(struct ecore_eth_stats_common,
117 : : packet_too_big_discard)},
118 : : {"rx_ttl_zero_discards",
119 : : offsetof(struct ecore_eth_stats_common, ttl0_discard)},
120 : : {"rx_multi_function_tag_filter_discards",
121 : : offsetof(struct ecore_eth_stats_common, mftag_filter_discards)},
122 : : {"rx_mac_filter_discards",
123 : : offsetof(struct ecore_eth_stats_common, mac_filter_discards)},
124 : : {"rx_gft_filter_drop",
125 : : offsetof(struct ecore_eth_stats_common, gft_filter_drop)},
126 : : {"rx_hw_buffer_truncates",
127 : : offsetof(struct ecore_eth_stats_common, brb_truncates)},
128 : : {"rx_hw_buffer_discards",
129 : : offsetof(struct ecore_eth_stats_common, brb_discards)},
130 : : {"tx_error_drop_packets",
131 : : offsetof(struct ecore_eth_stats_common, tx_err_drop_pkts)},
132 : :
133 : : {"rx_mac_bytes", offsetof(struct ecore_eth_stats_common, rx_mac_bytes)},
134 : : {"rx_mac_unicast_packets",
135 : : offsetof(struct ecore_eth_stats_common, rx_mac_uc_packets)},
136 : : {"rx_mac_multicast_packets",
137 : : offsetof(struct ecore_eth_stats_common, rx_mac_mc_packets)},
138 : : {"rx_mac_broadcast_packets",
139 : : offsetof(struct ecore_eth_stats_common, rx_mac_bc_packets)},
140 : : {"rx_mac_frames_ok",
141 : : offsetof(struct ecore_eth_stats_common, rx_mac_frames_ok)},
142 : : {"tx_mac_bytes", offsetof(struct ecore_eth_stats_common, tx_mac_bytes)},
143 : : {"tx_mac_unicast_packets",
144 : : offsetof(struct ecore_eth_stats_common, tx_mac_uc_packets)},
145 : : {"tx_mac_multicast_packets",
146 : : offsetof(struct ecore_eth_stats_common, tx_mac_mc_packets)},
147 : : {"tx_mac_broadcast_packets",
148 : : offsetof(struct ecore_eth_stats_common, tx_mac_bc_packets)},
149 : :
150 : : {"lro_coalesced_packets",
151 : : offsetof(struct ecore_eth_stats_common, tpa_coalesced_pkts)},
152 : : {"lro_coalesced_events",
153 : : offsetof(struct ecore_eth_stats_common, tpa_coalesced_events)},
154 : : {"lro_aborts_num",
155 : : offsetof(struct ecore_eth_stats_common, tpa_aborts_num)},
156 : : {"lro_not_coalesced_packets",
157 : : offsetof(struct ecore_eth_stats_common,
158 : : tpa_not_coalesced_pkts)},
159 : : {"lro_coalesced_bytes",
160 : : offsetof(struct ecore_eth_stats_common,
161 : : tpa_coalesced_bytes)},
162 : : };
163 : :
164 : : static const struct rte_qede_xstats_name_off qede_bb_xstats_strings[] = {
165 : : {"rx_1519_to_1522_byte_packets",
166 : : offsetof(struct ecore_eth_stats, bb) +
167 : : offsetof(struct ecore_eth_stats_bb,
168 : : rx_1519_to_1522_byte_packets)},
169 : : {"rx_1519_to_2047_byte_packets",
170 : : offsetof(struct ecore_eth_stats, bb) +
171 : : offsetof(struct ecore_eth_stats_bb,
172 : : rx_1519_to_2047_byte_packets)},
173 : : {"rx_2048_to_4095_byte_packets",
174 : : offsetof(struct ecore_eth_stats, bb) +
175 : : offsetof(struct ecore_eth_stats_bb,
176 : : rx_2048_to_4095_byte_packets)},
177 : : {"rx_4096_to_9216_byte_packets",
178 : : offsetof(struct ecore_eth_stats, bb) +
179 : : offsetof(struct ecore_eth_stats_bb,
180 : : rx_4096_to_9216_byte_packets)},
181 : : {"rx_9217_to_16383_byte_packets",
182 : : offsetof(struct ecore_eth_stats, bb) +
183 : : offsetof(struct ecore_eth_stats_bb,
184 : : rx_9217_to_16383_byte_packets)},
185 : :
186 : : {"tx_1519_to_2047_byte_packets",
187 : : offsetof(struct ecore_eth_stats, bb) +
188 : : offsetof(struct ecore_eth_stats_bb,
189 : : tx_1519_to_2047_byte_packets)},
190 : : {"tx_2048_to_4095_byte_packets",
191 : : offsetof(struct ecore_eth_stats, bb) +
192 : : offsetof(struct ecore_eth_stats_bb,
193 : : tx_2048_to_4095_byte_packets)},
194 : : {"tx_4096_to_9216_byte_packets",
195 : : offsetof(struct ecore_eth_stats, bb) +
196 : : offsetof(struct ecore_eth_stats_bb,
197 : : tx_4096_to_9216_byte_packets)},
198 : : {"tx_9217_to_16383_byte_packets",
199 : : offsetof(struct ecore_eth_stats, bb) +
200 : : offsetof(struct ecore_eth_stats_bb,
201 : : tx_9217_to_16383_byte_packets)},
202 : :
203 : : {"tx_lpi_entry_count",
204 : : offsetof(struct ecore_eth_stats, bb) +
205 : : offsetof(struct ecore_eth_stats_bb, tx_lpi_entry_count)},
206 : : {"tx_total_collisions",
207 : : offsetof(struct ecore_eth_stats, bb) +
208 : : offsetof(struct ecore_eth_stats_bb, tx_total_collisions)},
209 : : };
210 : :
211 : : static const struct rte_qede_xstats_name_off qede_ah_xstats_strings[] = {
212 : : {"rx_1519_to_max_byte_packets",
213 : : offsetof(struct ecore_eth_stats, ah) +
214 : : offsetof(struct ecore_eth_stats_ah,
215 : : rx_1519_to_max_byte_packets)},
216 : : {"tx_1519_to_max_byte_packets",
217 : : offsetof(struct ecore_eth_stats, ah) +
218 : : offsetof(struct ecore_eth_stats_ah,
219 : : tx_1519_to_max_byte_packets)},
220 : : };
221 : :
222 : : static const struct rte_qede_xstats_name_off qede_rxq_xstats_strings[] = {
223 : : {"rx_q_segments",
224 : : offsetof(struct qede_rx_queue, rx_segs)},
225 : : {"rx_q_hw_errors",
226 : : offsetof(struct qede_rx_queue, rx_hw_errors)},
227 : : {"rx_q_allocation_errors",
228 : : offsetof(struct qede_rx_queue, rx_alloc_errors)}
229 : : };
230 : :
231 : : /* Get FW version string based on fw_size */
232 : : static int
233 : 0 : qede_fw_version_get(struct rte_eth_dev *dev, char *fw_ver, size_t fw_size)
234 : : {
235 : 0 : struct qede_dev *qdev = dev->data->dev_private;
236 : : struct ecore_dev *edev = &qdev->edev;
237 : : struct qed_dev_info *info = &qdev->dev_info.common;
238 : : static char ver_str[QEDE_PMD_DRV_VER_STR_SIZE];
239 : : size_t size;
240 : :
241 [ # # ]: 0 : if (IS_PF(edev))
242 : : snprintf(ver_str, QEDE_PMD_DRV_VER_STR_SIZE, "%s",
243 : : QEDE_PMD_FW_VERSION);
244 : : else
245 : 0 : snprintf(ver_str, QEDE_PMD_DRV_VER_STR_SIZE, "%d.%d.%d.%d",
246 : 0 : info->fw_major, info->fw_minor,
247 : 0 : info->fw_rev, info->fw_eng);
248 : 0 : size = strlen(ver_str);
249 [ # # ]: 0 : if (size + 1 <= fw_size) /* Add 1 byte for "\0" */
250 : : strlcpy(fw_ver, ver_str, fw_size);
251 : : else
252 : 0 : return (size + 1);
253 : :
254 : 0 : snprintf(ver_str + size, (QEDE_PMD_DRV_VER_STR_SIZE - size),
255 : : " MFW: %d.%d.%d.%d",
256 : : GET_MFW_FIELD(info->mfw_rev, QED_MFW_VERSION_3),
257 : 0 : GET_MFW_FIELD(info->mfw_rev, QED_MFW_VERSION_2),
258 : 0 : GET_MFW_FIELD(info->mfw_rev, QED_MFW_VERSION_1),
259 : 0 : GET_MFW_FIELD(info->mfw_rev, QED_MFW_VERSION_0));
260 : 0 : size = strlen(ver_str);
261 [ # # ]: 0 : if (size + 1 <= fw_size)
262 : : strlcpy(fw_ver, ver_str, fw_size);
263 : :
264 [ # # ]: 0 : if (fw_size <= 32)
265 : 0 : goto out;
266 : :
267 : 0 : snprintf(ver_str + size, (QEDE_PMD_DRV_VER_STR_SIZE - size),
268 : : " MBI: %d.%d.%d",
269 : 0 : GET_MFW_FIELD(info->mbi_version, QED_MBI_VERSION_2),
270 : 0 : GET_MFW_FIELD(info->mbi_version, QED_MBI_VERSION_1),
271 [ # # ]: 0 : GET_MFW_FIELD(info->mbi_version, QED_MBI_VERSION_0));
272 : 0 : size = strlen(ver_str);
273 [ # # ]: 0 : if (size + 1 <= fw_size)
274 : : strlcpy(fw_ver, ver_str, fw_size);
275 : :
276 : 0 : out:
277 : : return 0;
278 : : }
279 : :
280 : 0 : static void qede_interrupt_action(struct ecore_hwfn *p_hwfn)
281 : : {
282 : 0 : OSAL_SPIN_LOCK(&p_hwfn->spq_lock);
283 : 0 : ecore_int_sp_dpc((osal_int_ptr_t)(p_hwfn));
284 : : OSAL_SPIN_UNLOCK(&p_hwfn->spq_lock);
285 : 0 : }
286 : :
287 : : static void
288 : 0 : qede_interrupt_handler_intx(void *param)
289 : : {
290 : : struct rte_eth_dev *eth_dev = (struct rte_eth_dev *)param;
291 : 0 : struct qede_dev *qdev = eth_dev->data->dev_private;
292 : : struct ecore_dev *edev = &qdev->edev;
293 : : u64 status;
294 : :
295 : : /* Check if our device actually raised an interrupt */
296 : 0 : status = ecore_int_igu_read_sisr_reg(ECORE_LEADING_HWFN(edev));
297 [ # # ]: 0 : if (status & 0x1) {
298 : 0 : qede_interrupt_action(ECORE_LEADING_HWFN(edev));
299 : :
300 [ # # ]: 0 : if (rte_intr_ack(eth_dev->intr_handle))
301 : 0 : DP_ERR(edev, "rte_intr_ack failed\n");
302 : : }
303 : 0 : }
304 : :
305 : : static void
306 : 0 : qede_interrupt_handler(void *param)
307 : : {
308 : : struct rte_eth_dev *eth_dev = (struct rte_eth_dev *)param;
309 : 0 : struct qede_dev *qdev = eth_dev->data->dev_private;
310 : : struct ecore_dev *edev = &qdev->edev;
311 : :
312 : 0 : qede_interrupt_action(ECORE_LEADING_HWFN(edev));
313 [ # # ]: 0 : if (rte_intr_ack(eth_dev->intr_handle))
314 : 0 : DP_ERR(edev, "rte_intr_ack failed\n");
315 : 0 : }
316 : :
317 : : static void
318 : 0 : qede_assign_rxtx_handlers(struct rte_eth_dev *dev, bool is_dummy)
319 : : {
320 : 0 : uint64_t tx_offloads = dev->data->dev_conf.txmode.offloads;
321 : 0 : struct qede_dev *qdev = dev->data->dev_private;
322 : : struct ecore_dev *edev = &qdev->edev;
323 : : bool use_tx_offload = false;
324 : :
325 [ # # ]: 0 : if (is_dummy) {
326 : 0 : dev->rx_pkt_burst = rte_eth_pkt_burst_dummy;
327 : 0 : dev->tx_pkt_burst = rte_eth_pkt_burst_dummy;
328 : 0 : return;
329 : : }
330 : :
331 [ # # ]: 0 : if (ECORE_IS_CMT(edev)) {
332 : 0 : dev->rx_pkt_burst = qede_recv_pkts_cmt;
333 : 0 : dev->tx_pkt_burst = qede_xmit_pkts_cmt;
334 : 0 : return;
335 : : }
336 : :
337 [ # # ]: 0 : if (dev->data->lro || dev->data->scattered_rx) {
338 : 0 : DP_INFO(edev, "Assigning qede_recv_pkts\n");
339 : 0 : dev->rx_pkt_burst = qede_recv_pkts;
340 : : } else {
341 : 0 : DP_INFO(edev, "Assigning qede_recv_pkts_regular\n");
342 : 0 : dev->rx_pkt_burst = qede_recv_pkts_regular;
343 : : }
344 : :
345 : 0 : use_tx_offload = !!(tx_offloads &
346 : : (RTE_ETH_TX_OFFLOAD_OUTER_IPV4_CKSUM | /* tunnel */
347 : : RTE_ETH_TX_OFFLOAD_TCP_TSO | /* tso */
348 : : RTE_ETH_TX_OFFLOAD_VLAN_INSERT)); /* vlan insert */
349 : :
350 [ # # ]: 0 : if (use_tx_offload) {
351 : 0 : DP_INFO(edev, "Assigning qede_xmit_pkts\n");
352 : 0 : dev->tx_pkt_burst = qede_xmit_pkts;
353 : : } else {
354 : 0 : DP_INFO(edev, "Assigning qede_xmit_pkts_regular\n");
355 : 0 : dev->tx_pkt_burst = qede_xmit_pkts_regular;
356 : : }
357 : : }
358 : :
359 : : static void
360 : : qede_alloc_etherdev(struct qede_dev *qdev, struct qed_dev_eth_info *info)
361 : : {
362 : 0 : qdev->dev_info = *info;
363 : 0 : qdev->ops = qed_ops;
364 : : }
365 : :
366 : 0 : static void qede_print_adapter_info(struct rte_eth_dev *dev)
367 : : {
368 : 0 : struct qede_dev *qdev = dev->data->dev_private;
369 : : struct ecore_dev *edev = &qdev->edev;
370 : : static char ver_str[QEDE_PMD_DRV_VER_STR_SIZE];
371 : :
372 : 0 : DP_INFO(edev, "**************************************************\n");
373 : 0 : DP_INFO(edev, " %-20s: %s\n", "DPDK version", rte_version());
374 [ # # ]: 0 : DP_INFO(edev, " %-20s: %s %c%d\n", "Chip details",
375 : : ECORE_IS_BB(edev) ? "BB" : "AH",
376 : : 'A' + edev->chip_rev,
377 : : (int)edev->chip_metal);
378 : : snprintf(ver_str, QEDE_PMD_DRV_VER_STR_SIZE, "%s",
379 : : QEDE_PMD_DRV_VERSION);
380 : 0 : DP_INFO(edev, " %-20s: %s\n", "Driver version", ver_str);
381 : : snprintf(ver_str, QEDE_PMD_DRV_VER_STR_SIZE, "%s",
382 : : QEDE_PMD_BASE_VERSION);
383 : 0 : DP_INFO(edev, " %-20s: %s\n", "Base version", ver_str);
384 : 0 : qede_fw_version_get(dev, ver_str, sizeof(ver_str));
385 : 0 : DP_INFO(edev, " %-20s: %s\n", "Firmware version", ver_str);
386 : 0 : DP_INFO(edev, " %-20s: %s\n", "Firmware file", qede_fw_file);
387 : 0 : DP_INFO(edev, "**************************************************\n");
388 : 0 : }
389 : :
390 : 0 : static void qede_reset_queue_stats(struct qede_dev *qdev, bool xstats)
391 : : {
392 : 0 : struct rte_eth_dev *dev = (struct rte_eth_dev *)qdev->ethdev;
393 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
394 : : unsigned int i = 0, j = 0, qid;
395 : : unsigned int rxq_stat_cntrs, txq_stat_cntrs;
396 : : struct qede_tx_queue *txq;
397 : :
398 [ # # ]: 0 : DP_VERBOSE(edev, ECORE_MSG_DEBUG, "Clearing queue stats\n");
399 : :
400 : 0 : rxq_stat_cntrs = RTE_MIN(QEDE_RSS_COUNT(dev),
401 : : RTE_ETHDEV_QUEUE_STAT_CNTRS);
402 : 0 : txq_stat_cntrs = RTE_MIN(QEDE_TSS_COUNT(dev),
403 : : RTE_ETHDEV_QUEUE_STAT_CNTRS);
404 : :
405 [ # # ]: 0 : for (qid = 0; qid < qdev->num_rx_queues; qid++) {
406 [ # # ]: 0 : OSAL_MEMSET(((char *)(qdev->fp_array[qid].rxq)) +
407 : : offsetof(struct qede_rx_queue, rcv_pkts), 0,
408 : : sizeof(uint64_t));
409 : 0 : OSAL_MEMSET(((char *)(qdev->fp_array[qid].rxq)) +
410 : : offsetof(struct qede_rx_queue, rx_hw_errors), 0,
411 : : sizeof(uint64_t));
412 : 0 : OSAL_MEMSET(((char *)(qdev->fp_array[qid].rxq)) +
413 : : offsetof(struct qede_rx_queue, rx_alloc_errors), 0,
414 : : sizeof(uint64_t));
415 : :
416 [ # # ]: 0 : if (xstats)
417 [ # # ]: 0 : for (j = 0; j < RTE_DIM(qede_rxq_xstats_strings); j++)
418 : 0 : OSAL_MEMSET((((char *)
419 : : (qdev->fp_array[qid].rxq)) +
420 : : qede_rxq_xstats_strings[j].offset),
421 : : 0,
422 : : sizeof(uint64_t));
423 : :
424 : 0 : i++;
425 [ # # ]: 0 : if (i == rxq_stat_cntrs)
426 : : break;
427 : : }
428 : :
429 : : i = 0;
430 : :
431 [ # # ]: 0 : for (qid = 0; qid < qdev->num_tx_queues; qid++) {
432 : 0 : txq = qdev->fp_array[qid].txq;
433 : :
434 [ # # ]: 0 : OSAL_MEMSET((uint64_t *)(uintptr_t)
435 : : (((uint64_t)(uintptr_t)(txq)) +
436 : : offsetof(struct qede_tx_queue, xmit_pkts)), 0,
437 : : sizeof(uint64_t));
438 : :
439 : 0 : i++;
440 [ # # ]: 0 : if (i == txq_stat_cntrs)
441 : : break;
442 : : }
443 : 0 : }
444 : :
445 : : static int
446 : 0 : qede_stop_vport(struct ecore_dev *edev)
447 : : {
448 : : struct ecore_hwfn *p_hwfn;
449 : : uint8_t vport_id;
450 : : int rc;
451 : : int i;
452 : :
453 : : vport_id = 0;
454 [ # # ]: 0 : for_each_hwfn(edev, i) {
455 : 0 : p_hwfn = &edev->hwfns[i];
456 : 0 : rc = ecore_sp_vport_stop(p_hwfn, p_hwfn->hw_info.opaque_fid,
457 : : vport_id);
458 [ # # ]: 0 : if (rc != ECORE_SUCCESS) {
459 : 0 : DP_ERR(edev, "Stop V-PORT failed rc = %d\n", rc);
460 : 0 : return rc;
461 : : }
462 : : }
463 : :
464 : 0 : DP_INFO(edev, "vport stopped\n");
465 : :
466 : 0 : return 0;
467 : : }
468 : :
469 : : static int
470 : 0 : qede_start_vport(struct qede_dev *qdev, uint16_t mtu)
471 : : {
472 : 0 : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
473 : : struct ecore_sp_vport_start_params params;
474 : : struct ecore_hwfn *p_hwfn;
475 : : int rc;
476 : : int i;
477 : :
478 [ # # ]: 0 : if (qdev->vport_started)
479 : 0 : qede_stop_vport(edev);
480 : :
481 : : memset(¶ms, 0, sizeof(params));
482 : : params.vport_id = 0;
483 : 0 : params.mtu = mtu;
484 : : /* @DPDK - Disable FW placement */
485 : 0 : params.zero_placement_offset = 1;
486 [ # # ]: 0 : for_each_hwfn(edev, i) {
487 : 0 : p_hwfn = &edev->hwfns[i];
488 : 0 : params.concrete_fid = p_hwfn->hw_info.concrete_fid;
489 : 0 : params.opaque_fid = p_hwfn->hw_info.opaque_fid;
490 : 0 : rc = ecore_sp_vport_start(p_hwfn, ¶ms);
491 [ # # ]: 0 : if (rc != ECORE_SUCCESS) {
492 : 0 : DP_ERR(edev, "Start V-PORT failed %d\n", rc);
493 : 0 : return rc;
494 : : }
495 : : }
496 : 0 : ecore_reset_vport_stats(edev);
497 : 0 : qdev->vport_started = true;
498 : 0 : DP_INFO(edev, "VPORT started with MTU = %u\n", mtu);
499 : :
500 : 0 : return 0;
501 : : }
502 : :
503 : : #define QEDE_NPAR_TX_SWITCHING "npar_tx_switching"
504 : : #define QEDE_VF_TX_SWITCHING "vf_tx_switching"
505 : :
506 : : /* Activate or deactivate vport via vport-update */
507 : 0 : int qede_activate_vport(struct rte_eth_dev *eth_dev, bool flg)
508 : : {
509 [ # # ]: 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
510 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
511 : : struct ecore_sp_vport_update_params params;
512 : : struct ecore_hwfn *p_hwfn;
513 : : uint8_t i;
514 : : int rc = -1;
515 : :
516 : : memset(¶ms, 0, sizeof(struct ecore_sp_vport_update_params));
517 : : params.vport_id = 0;
518 : 0 : params.update_vport_active_rx_flg = 1;
519 : 0 : params.update_vport_active_tx_flg = 1;
520 : 0 : params.vport_active_rx_flg = flg;
521 : 0 : params.vport_active_tx_flg = flg;
522 [ # # # # ]: 0 : if ((qdev->enable_tx_switching == false) && (flg == true)) {
523 : 0 : params.update_tx_switching_flg = 1;
524 : 0 : params.tx_switching_flg = !flg;
525 : : }
526 [ # # ]: 0 : for_each_hwfn(edev, i) {
527 : 0 : p_hwfn = &edev->hwfns[i];
528 : 0 : params.opaque_fid = p_hwfn->hw_info.opaque_fid;
529 : 0 : rc = ecore_sp_vport_update(p_hwfn, ¶ms,
530 : : ECORE_SPQ_MODE_EBLOCK, NULL);
531 [ # # ]: 0 : if (rc != ECORE_SUCCESS) {
532 : 0 : DP_ERR(edev, "Failed to update vport\n");
533 : 0 : break;
534 : : }
535 : : }
536 [ # # ]: 0 : DP_INFO(edev, "vport is %s\n", flg ? "activated" : "deactivated");
537 : :
538 : 0 : return rc;
539 : : }
540 : :
541 : : static void
542 : : qede_update_sge_tpa_params(struct ecore_sge_tpa_params *sge_tpa_params,
543 : : uint16_t mtu, bool enable)
544 : : {
545 : : /* Enable LRO in split mode */
546 : 0 : sge_tpa_params->tpa_ipv4_en_flg = enable;
547 : 0 : sge_tpa_params->tpa_ipv6_en_flg = enable;
548 : 0 : sge_tpa_params->tpa_ipv4_tunn_en_flg = enable;
549 : 0 : sge_tpa_params->tpa_ipv6_tunn_en_flg = enable;
550 : : /* set if tpa enable changes */
551 : 0 : sge_tpa_params->update_tpa_en_flg = 1;
552 : : /* set if tpa parameters should be handled */
553 : 0 : sge_tpa_params->update_tpa_param_flg = enable;
554 : :
555 : 0 : sge_tpa_params->max_buffers_per_cqe = 20;
556 : : /* Enable TPA in split mode. In this mode each TPA segment
557 : : * starts on the new BD, so there is one BD per segment.
558 : : */
559 : 0 : sge_tpa_params->tpa_pkt_split_flg = 1;
560 : : sge_tpa_params->tpa_hdr_data_split_flg = 0;
561 : : sge_tpa_params->tpa_gro_consistent_flg = 0;
562 : 0 : sge_tpa_params->tpa_max_aggs_num = ETH_TPA_MAX_AGGS_NUM;
563 : 0 : sge_tpa_params->tpa_max_size = 0x7FFF;
564 : 0 : sge_tpa_params->tpa_min_size_to_start = mtu / 2;
565 : 0 : sge_tpa_params->tpa_min_size_to_cont = mtu / 2;
566 : : }
567 : :
568 : : /* Enable/disable LRO via vport-update */
569 : 0 : int qede_enable_tpa(struct rte_eth_dev *eth_dev, bool flg)
570 : : {
571 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
572 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
573 : : struct ecore_sp_vport_update_params params;
574 : : struct ecore_sge_tpa_params tpa_params;
575 : : struct ecore_hwfn *p_hwfn;
576 : : int rc;
577 : : int i;
578 : :
579 : : memset(¶ms, 0, sizeof(struct ecore_sp_vport_update_params));
580 : : memset(&tpa_params, 0, sizeof(struct ecore_sge_tpa_params));
581 : 0 : qede_update_sge_tpa_params(&tpa_params, qdev->mtu, flg);
582 : : params.vport_id = 0;
583 : 0 : params.sge_tpa_params = &tpa_params;
584 [ # # ]: 0 : for_each_hwfn(edev, i) {
585 : 0 : p_hwfn = &edev->hwfns[i];
586 : 0 : params.opaque_fid = p_hwfn->hw_info.opaque_fid;
587 : 0 : rc = ecore_sp_vport_update(p_hwfn, ¶ms,
588 : : ECORE_SPQ_MODE_EBLOCK, NULL);
589 [ # # ]: 0 : if (rc != ECORE_SUCCESS) {
590 : 0 : DP_ERR(edev, "Failed to update LRO\n");
591 : 0 : return -1;
592 : : }
593 : : }
594 : 0 : qdev->enable_lro = flg;
595 : 0 : eth_dev->data->lro = flg;
596 : :
597 [ # # ]: 0 : DP_INFO(edev, "LRO is %s\n", flg ? "enabled" : "disabled");
598 : :
599 : 0 : return 0;
600 : : }
601 : :
602 : : static int
603 : 0 : qed_configure_filter_rx_mode(struct rte_eth_dev *eth_dev,
604 : : enum qed_filter_rx_mode_type type)
605 : : {
606 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
607 : 0 : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
608 : : struct ecore_filter_accept_flags flags;
609 : :
610 : : memset(&flags, 0, sizeof(flags));
611 : :
612 : 0 : flags.update_rx_mode_config = 1;
613 : 0 : flags.update_tx_mode_config = 1;
614 : 0 : flags.rx_accept_filter = ECORE_ACCEPT_UCAST_MATCHED |
615 : : ECORE_ACCEPT_MCAST_MATCHED |
616 : : ECORE_ACCEPT_BCAST;
617 : :
618 : 0 : flags.tx_accept_filter = ECORE_ACCEPT_UCAST_MATCHED |
619 : : ECORE_ACCEPT_MCAST_MATCHED |
620 : : ECORE_ACCEPT_BCAST;
621 : :
622 [ # # ]: 0 : if (type == QED_FILTER_RX_MODE_TYPE_PROMISC) {
623 : 0 : flags.rx_accept_filter |= (ECORE_ACCEPT_UCAST_UNMATCHED |
624 : : ECORE_ACCEPT_MCAST_UNMATCHED);
625 [ # # ]: 0 : if (IS_VF(edev)) {
626 : 0 : flags.tx_accept_filter |=
627 : : (ECORE_ACCEPT_UCAST_UNMATCHED |
628 : : ECORE_ACCEPT_MCAST_UNMATCHED);
629 : 0 : DP_INFO(edev, "Enabling Tx unmatched flags for VF\n");
630 : : }
631 [ # # ]: 0 : } else if (type == QED_FILTER_RX_MODE_TYPE_MULTI_PROMISC) {
632 : 0 : flags.rx_accept_filter |= ECORE_ACCEPT_MCAST_UNMATCHED;
633 : : }
634 : :
635 : 0 : return ecore_filter_accept_cmd(edev, 0, flags, false, false,
636 : : ECORE_SPQ_MODE_CB, NULL);
637 : : }
638 : :
639 : : int
640 : 0 : qede_ucast_filter(struct rte_eth_dev *eth_dev, struct ecore_filter_ucast *ucast,
641 : : bool add)
642 : : {
643 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
644 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
645 : : struct qede_ucast_entry *tmp = NULL;
646 : : struct qede_ucast_entry *u;
647 : : struct rte_ether_addr *mac_addr;
648 : :
649 : 0 : mac_addr = (struct rte_ether_addr *)ucast->mac;
650 [ # # ]: 0 : if (add) {
651 [ # # ]: 0 : SLIST_FOREACH(tmp, &qdev->uc_list_head, list) {
652 [ # # ]: 0 : if ((memcmp(mac_addr, &tmp->mac,
653 : 0 : RTE_ETHER_ADDR_LEN) == 0) &&
654 [ # # ]: 0 : ucast->vni == tmp->vni &&
655 [ # # ]: 0 : ucast->vlan == tmp->vlan) {
656 : 0 : DP_INFO(edev, "Unicast MAC is already added"
657 : : " with vlan = %u, vni = %u\n",
658 : : ucast->vlan, ucast->vni);
659 : 0 : return 0;
660 : : }
661 : : }
662 : 0 : u = rte_malloc(NULL, sizeof(struct qede_ucast_entry),
663 : : RTE_CACHE_LINE_SIZE);
664 [ # # ]: 0 : if (!u) {
665 : 0 : DP_ERR(edev, "Did not allocate memory for ucast\n");
666 : 0 : return -ENOMEM;
667 : : }
668 : : rte_ether_addr_copy(mac_addr, &u->mac);
669 : 0 : u->vlan = ucast->vlan;
670 : 0 : u->vni = ucast->vni;
671 : 0 : SLIST_INSERT_HEAD(&qdev->uc_list_head, u, list);
672 : 0 : qdev->num_uc_addr++;
673 : : } else {
674 [ # # ]: 0 : SLIST_FOREACH(tmp, &qdev->uc_list_head, list) {
675 [ # # ]: 0 : if ((memcmp(mac_addr, &tmp->mac,
676 : 0 : RTE_ETHER_ADDR_LEN) == 0) &&
677 [ # # ]: 0 : ucast->vlan == tmp->vlan &&
678 [ # # ]: 0 : ucast->vni == tmp->vni)
679 : : break;
680 : : }
681 [ # # ]: 0 : if (tmp == NULL) {
682 : 0 : DP_INFO(edev, "Unicast MAC is not found\n");
683 : 0 : return -EINVAL;
684 : : }
685 [ # # # # ]: 0 : SLIST_REMOVE(&qdev->uc_list_head, tmp, qede_ucast_entry, list);
686 : 0 : qdev->num_uc_addr--;
687 : : }
688 : :
689 : : return 0;
690 : : }
691 : :
692 : : static int
693 : 0 : qede_add_mcast_filters(struct rte_eth_dev *eth_dev,
694 : : struct rte_ether_addr *mc_addrs,
695 : : uint32_t mc_addrs_num)
696 : : {
697 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
698 : 0 : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
699 : : struct ecore_filter_mcast mcast;
700 : : struct qede_mcast_entry *m = NULL;
701 : : uint8_t i;
702 : : int rc;
703 : :
704 [ # # ]: 0 : for (i = 0; i < mc_addrs_num; i++) {
705 : 0 : m = rte_malloc(NULL, sizeof(struct qede_mcast_entry),
706 : : RTE_CACHE_LINE_SIZE);
707 [ # # ]: 0 : if (!m) {
708 : 0 : DP_ERR(edev, "Did not allocate memory for mcast\n");
709 : 0 : return -ENOMEM;
710 : : }
711 : 0 : rte_ether_addr_copy(&mc_addrs[i], &m->mac);
712 : 0 : SLIST_INSERT_HEAD(&qdev->mc_list_head, m, list);
713 : : }
714 : : memset(&mcast, 0, sizeof(mcast));
715 : 0 : mcast.num_mc_addrs = mc_addrs_num;
716 : : mcast.opcode = ECORE_FILTER_ADD;
717 [ # # ]: 0 : for (i = 0; i < mc_addrs_num; i++)
718 : 0 : rte_ether_addr_copy(&mc_addrs[i], (struct rte_ether_addr *)
719 : 0 : &mcast.mac[i]);
720 : 0 : rc = ecore_filter_mcast_cmd(edev, &mcast, ECORE_SPQ_MODE_CB, NULL);
721 [ # # ]: 0 : if (rc != ECORE_SUCCESS) {
722 : 0 : DP_ERR(edev, "Failed to add multicast filter (rc = %d\n)", rc);
723 : 0 : return -1;
724 : : }
725 : :
726 : : return 0;
727 : : }
728 : :
729 : 0 : static int qede_del_mcast_filters(struct rte_eth_dev *eth_dev)
730 : : {
731 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
732 : 0 : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
733 : : struct qede_mcast_entry *tmp = NULL;
734 : : struct ecore_filter_mcast mcast;
735 : : int j;
736 : : int rc;
737 : :
738 : : memset(&mcast, 0, sizeof(mcast));
739 : 0 : mcast.num_mc_addrs = qdev->num_mc_addr;
740 : 0 : mcast.opcode = ECORE_FILTER_REMOVE;
741 : : j = 0;
742 [ # # ]: 0 : SLIST_FOREACH(tmp, &qdev->mc_list_head, list) {
743 : : rte_ether_addr_copy(&tmp->mac,
744 : 0 : (struct rte_ether_addr *)&mcast.mac[j]);
745 : 0 : j++;
746 : : }
747 : 0 : rc = ecore_filter_mcast_cmd(edev, &mcast, ECORE_SPQ_MODE_CB, NULL);
748 [ # # ]: 0 : if (rc != ECORE_SUCCESS) {
749 : 0 : DP_ERR(edev, "Failed to delete multicast filter\n");
750 : 0 : return -1;
751 : : }
752 : : /* Init the list */
753 [ # # ]: 0 : while (!SLIST_EMPTY(&qdev->mc_list_head)) {
754 : : tmp = SLIST_FIRST(&qdev->mc_list_head);
755 : 0 : SLIST_REMOVE_HEAD(&qdev->mc_list_head, list);
756 : : }
757 : 0 : SLIST_INIT(&qdev->mc_list_head);
758 : :
759 : 0 : return 0;
760 : : }
761 : :
762 : : enum _ecore_status_t
763 : 0 : qede_mac_int_ops(struct rte_eth_dev *eth_dev, struct ecore_filter_ucast *ucast,
764 : : bool add)
765 : : {
766 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
767 : 0 : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
768 : : enum _ecore_status_t rc = ECORE_INVAL;
769 : :
770 [ # # # # ]: 0 : if (add && (qdev->num_uc_addr >= qdev->dev_info.num_mac_filters)) {
771 : 0 : DP_ERR(edev, "Ucast filter table limit exceeded,"
772 : : " Please enable promisc mode\n");
773 : 0 : return ECORE_INVAL;
774 : : }
775 : :
776 : 0 : rc = qede_ucast_filter(eth_dev, ucast, add);
777 [ # # ]: 0 : if (rc == 0)
778 : 0 : rc = ecore_filter_ucast_cmd(edev, ucast,
779 : : ECORE_SPQ_MODE_CB, NULL);
780 : : /* Indicate error only for add filter operation.
781 : : * Delete filter operations are not severe.
782 : : */
783 [ # # ]: 0 : if ((rc != ECORE_SUCCESS) && add)
784 : 0 : DP_ERR(edev, "MAC filter failed, rc = %d, op = %d\n",
785 : : rc, add);
786 : :
787 : : return rc;
788 : : }
789 : :
790 : : static int
791 [ # # ]: 0 : qede_mac_addr_add(struct rte_eth_dev *eth_dev, struct rte_ether_addr *mac_addr,
792 : : __rte_unused uint32_t index, __rte_unused uint32_t pool)
793 : : {
794 : : struct ecore_filter_ucast ucast;
795 : : int re;
796 : :
797 : : if (!rte_is_valid_assigned_ether_addr(mac_addr))
798 : : return -EINVAL;
799 : :
800 : : qede_set_ucast_cmn_params(&ucast);
801 : : ucast.opcode = ECORE_FILTER_ADD;
802 : : ucast.type = ECORE_FILTER_MAC;
803 : : rte_ether_addr_copy(mac_addr, (struct rte_ether_addr *)&ucast.mac);
804 : 0 : re = (int)qede_mac_int_ops(eth_dev, &ucast, 1);
805 : 0 : return re;
806 : : }
807 : :
808 : : static void
809 : 0 : qede_mac_addr_remove(struct rte_eth_dev *eth_dev, uint32_t index)
810 : : {
811 : 0 : struct qede_dev *qdev = eth_dev->data->dev_private;
812 : : struct ecore_dev *edev = &qdev->edev;
813 : : struct ecore_filter_ucast ucast;
814 : :
815 : 0 : PMD_INIT_FUNC_TRACE(edev);
816 : :
817 [ # # ]: 0 : if (index >= qdev->dev_info.num_mac_filters) {
818 : 0 : DP_ERR(edev, "Index %u is above MAC filter limit %u\n",
819 : : index, qdev->dev_info.num_mac_filters);
820 : 0 : return;
821 : : }
822 : :
823 [ # # ]: 0 : if (!rte_is_valid_assigned_ether_addr(ð_dev->data->mac_addrs[index]))
824 : : return;
825 : :
826 : : qede_set_ucast_cmn_params(&ucast);
827 : 0 : ucast.opcode = ECORE_FILTER_REMOVE;
828 : : ucast.type = ECORE_FILTER_MAC;
829 : :
830 : : /* Use the index maintained by rte */
831 : : rte_ether_addr_copy(ð_dev->data->mac_addrs[index],
832 : : (struct rte_ether_addr *)&ucast.mac);
833 : :
834 : 0 : qede_mac_int_ops(eth_dev, &ucast, false);
835 : : }
836 : :
837 : : static int
838 : 0 : qede_mac_addr_set(struct rte_eth_dev *eth_dev, struct rte_ether_addr *mac_addr)
839 : : {
840 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
841 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
842 : :
843 [ # # # # ]: 0 : if (IS_VF(edev) && !ecore_vf_check_mac(ECORE_LEADING_HWFN(edev),
844 : 0 : mac_addr->addr_bytes)) {
845 : 0 : DP_ERR(edev, "Setting MAC address is not allowed\n");
846 : 0 : return -EPERM;
847 : : }
848 : :
849 : 0 : qede_mac_addr_remove(eth_dev, 0);
850 : :
851 : 0 : return qede_mac_addr_add(eth_dev, mac_addr, 0, 0);
852 : : }
853 : :
854 : 0 : void qede_config_accept_any_vlan(struct qede_dev *qdev, bool flg)
855 : : {
856 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
857 : : struct ecore_sp_vport_update_params params;
858 : : struct ecore_hwfn *p_hwfn;
859 : : uint8_t i;
860 : : int rc;
861 : :
862 : : memset(¶ms, 0, sizeof(struct ecore_sp_vport_update_params));
863 : : params.vport_id = 0;
864 : 0 : params.update_accept_any_vlan_flg = 1;
865 : 0 : params.accept_any_vlan = flg;
866 [ # # ]: 0 : for_each_hwfn(edev, i) {
867 : 0 : p_hwfn = &edev->hwfns[i];
868 : 0 : params.opaque_fid = p_hwfn->hw_info.opaque_fid;
869 : 0 : rc = ecore_sp_vport_update(p_hwfn, ¶ms,
870 : : ECORE_SPQ_MODE_EBLOCK, NULL);
871 [ # # ]: 0 : if (rc != ECORE_SUCCESS) {
872 : 0 : DP_ERR(edev, "Failed to configure accept-any-vlan\n");
873 : 0 : return;
874 : : }
875 : : }
876 : :
877 [ # # ]: 0 : DP_INFO(edev, "%s accept-any-vlan\n", flg ? "enabled" : "disabled");
878 : : }
879 : :
880 : 0 : static int qede_vlan_stripping(struct rte_eth_dev *eth_dev, bool flg)
881 : : {
882 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
883 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
884 : : struct ecore_sp_vport_update_params params;
885 : : struct ecore_hwfn *p_hwfn;
886 : : uint8_t i;
887 : : int rc;
888 : :
889 : : memset(¶ms, 0, sizeof(struct ecore_sp_vport_update_params));
890 : : params.vport_id = 0;
891 : 0 : params.update_inner_vlan_removal_flg = 1;
892 : 0 : params.inner_vlan_removal_flg = flg;
893 [ # # ]: 0 : for_each_hwfn(edev, i) {
894 : 0 : p_hwfn = &edev->hwfns[i];
895 : 0 : params.opaque_fid = p_hwfn->hw_info.opaque_fid;
896 : 0 : rc = ecore_sp_vport_update(p_hwfn, ¶ms,
897 : : ECORE_SPQ_MODE_EBLOCK, NULL);
898 [ # # ]: 0 : if (rc != ECORE_SUCCESS) {
899 : 0 : DP_ERR(edev, "Failed to update vport\n");
900 : 0 : return -1;
901 : : }
902 : : }
903 : :
904 : 0 : qdev->vlan_strip_flg = flg;
905 : :
906 [ # # ]: 0 : DP_INFO(edev, "VLAN stripping %s\n", flg ? "enabled" : "disabled");
907 : 0 : return 0;
908 : : }
909 : :
910 : 0 : static int qede_vlan_filter_set(struct rte_eth_dev *eth_dev,
911 : : uint16_t vlan_id, int on)
912 : : {
913 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
914 : 0 : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
915 : : struct qed_dev_eth_info *dev_info = &qdev->dev_info;
916 : : struct qede_vlan_entry *tmp = NULL;
917 : : struct qede_vlan_entry *vlan;
918 : : struct ecore_filter_ucast ucast;
919 : : int rc;
920 : :
921 [ # # ]: 0 : if (on) {
922 [ # # ]: 0 : if (qdev->configured_vlans == dev_info->num_vlan_filters) {
923 : 0 : DP_ERR(edev, "Reached max VLAN filter limit"
924 : : " enabling accept_any_vlan\n");
925 : 0 : qede_config_accept_any_vlan(qdev, true);
926 : 0 : return 0;
927 : : }
928 : :
929 [ # # ]: 0 : SLIST_FOREACH(tmp, &qdev->vlan_list_head, list) {
930 [ # # ]: 0 : if (tmp->vid == vlan_id) {
931 : 0 : DP_INFO(edev, "VLAN %u already configured\n",
932 : : vlan_id);
933 : 0 : return 0;
934 : : }
935 : : }
936 : :
937 : 0 : vlan = rte_malloc(NULL, sizeof(struct qede_vlan_entry),
938 : : RTE_CACHE_LINE_SIZE);
939 : :
940 [ # # ]: 0 : if (!vlan) {
941 : 0 : DP_ERR(edev, "Did not allocate memory for VLAN\n");
942 : 0 : return -ENOMEM;
943 : : }
944 : :
945 : : qede_set_ucast_cmn_params(&ucast);
946 : : ucast.opcode = ECORE_FILTER_ADD;
947 : 0 : ucast.type = ECORE_FILTER_VLAN;
948 : 0 : ucast.vlan = vlan_id;
949 : 0 : rc = ecore_filter_ucast_cmd(edev, &ucast, ECORE_SPQ_MODE_CB,
950 : : NULL);
951 [ # # ]: 0 : if (rc != 0) {
952 : 0 : DP_ERR(edev, "Failed to add VLAN %u rc %d\n", vlan_id,
953 : : rc);
954 : 0 : rte_free(vlan);
955 : : } else {
956 : 0 : vlan->vid = vlan_id;
957 : 0 : SLIST_INSERT_HEAD(&qdev->vlan_list_head, vlan, list);
958 : 0 : qdev->configured_vlans++;
959 : 0 : DP_INFO(edev, "VLAN %u added, configured_vlans %u\n",
960 : : vlan_id, qdev->configured_vlans);
961 : : }
962 : : } else {
963 [ # # ]: 0 : SLIST_FOREACH(tmp, &qdev->vlan_list_head, list) {
964 [ # # ]: 0 : if (tmp->vid == vlan_id)
965 : : break;
966 : : }
967 : :
968 [ # # ]: 0 : if (!tmp) {
969 [ # # ]: 0 : if (qdev->configured_vlans == 0) {
970 : 0 : DP_INFO(edev,
971 : : "No VLAN filters configured yet\n");
972 : 0 : return 0;
973 : : }
974 : :
975 : 0 : DP_ERR(edev, "VLAN %u not configured\n", vlan_id);
976 : 0 : return -EINVAL;
977 : : }
978 : :
979 [ # # # # ]: 0 : SLIST_REMOVE(&qdev->vlan_list_head, tmp, qede_vlan_entry, list);
980 : :
981 : : qede_set_ucast_cmn_params(&ucast);
982 : 0 : ucast.opcode = ECORE_FILTER_REMOVE;
983 : 0 : ucast.type = ECORE_FILTER_VLAN;
984 : 0 : ucast.vlan = vlan_id;
985 : 0 : rc = ecore_filter_ucast_cmd(edev, &ucast, ECORE_SPQ_MODE_CB,
986 : : NULL);
987 [ # # ]: 0 : if (rc != 0) {
988 : 0 : DP_ERR(edev, "Failed to delete VLAN %u rc %d\n",
989 : : vlan_id, rc);
990 : : } else {
991 : 0 : qdev->configured_vlans--;
992 : 0 : DP_INFO(edev, "VLAN %u removed configured_vlans %u\n",
993 : : vlan_id, qdev->configured_vlans);
994 : : }
995 : : }
996 : :
997 : : return rc;
998 : : }
999 : :
1000 : 0 : static int qede_vlan_offload_set(struct rte_eth_dev *eth_dev, int mask)
1001 : : {
1002 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
1003 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
1004 : 0 : uint64_t rx_offloads = eth_dev->data->dev_conf.rxmode.offloads;
1005 : :
1006 [ # # ]: 0 : if (mask & RTE_ETH_VLAN_STRIP_MASK) {
1007 [ # # ]: 0 : if (rx_offloads & RTE_ETH_RX_OFFLOAD_VLAN_STRIP)
1008 : 0 : (void)qede_vlan_stripping(eth_dev, 1);
1009 : : else
1010 : 0 : (void)qede_vlan_stripping(eth_dev, 0);
1011 : : }
1012 : :
1013 [ # # ]: 0 : if (mask & RTE_ETH_VLAN_FILTER_MASK) {
1014 : : /* VLAN filtering kicks in when a VLAN is added */
1015 [ # # ]: 0 : if (rx_offloads & RTE_ETH_RX_OFFLOAD_VLAN_FILTER) {
1016 : 0 : qede_vlan_filter_set(eth_dev, 0, 1);
1017 : : } else {
1018 [ # # ]: 0 : if (qdev->configured_vlans > 1) { /* Excluding VLAN0 */
1019 : 0 : DP_ERR(edev,
1020 : : " Please remove existing VLAN filters"
1021 : : " before disabling VLAN filtering\n");
1022 : : /* Signal app that VLAN filtering is still
1023 : : * enabled
1024 : : */
1025 : 0 : eth_dev->data->dev_conf.rxmode.offloads |=
1026 : : RTE_ETH_RX_OFFLOAD_VLAN_FILTER;
1027 : : } else {
1028 : 0 : qede_vlan_filter_set(eth_dev, 0, 0);
1029 : : }
1030 : : }
1031 : : }
1032 : :
1033 : 0 : qdev->vlan_offload_mask = mask;
1034 : :
1035 : 0 : DP_INFO(edev, "VLAN offload mask %d\n", mask);
1036 : :
1037 : 0 : return 0;
1038 : : }
1039 : :
1040 : : static void qede_prandom_bytes(uint32_t *buff)
1041 : : {
1042 : : uint8_t i;
1043 : :
1044 [ # # ]: 0 : for (i = 0; i < ECORE_RSS_KEY_SIZE; i++)
1045 : 0 : buff[i] = rte_rand();
1046 : : }
1047 : :
1048 : 0 : int qede_config_rss(struct rte_eth_dev *eth_dev)
1049 : : {
1050 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
1051 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
1052 : : uint32_t def_rss_key[ECORE_RSS_KEY_SIZE];
1053 : : struct rte_eth_rss_reta_entry64 reta_conf[2];
1054 : : struct rte_eth_rss_conf rss_conf;
1055 : : uint32_t i, id, pos, q;
1056 : :
1057 : 0 : rss_conf = eth_dev->data->dev_conf.rx_adv_conf.rss_conf;
1058 [ # # ]: 0 : if (!rss_conf.rss_key) {
1059 : 0 : DP_INFO(edev, "Applying driver default key\n");
1060 : 0 : rss_conf.rss_key_len = ECORE_RSS_KEY_SIZE * sizeof(uint32_t);
1061 : : qede_prandom_bytes(&def_rss_key[0]);
1062 : 0 : rss_conf.rss_key = (uint8_t *)&def_rss_key[0];
1063 : : }
1064 : :
1065 : : /* Configure RSS hash */
1066 [ # # ]: 0 : if (qede_rss_hash_update(eth_dev, &rss_conf))
1067 : : return -EINVAL;
1068 : :
1069 : : /* Configure default RETA */
1070 : : memset(reta_conf, 0, sizeof(reta_conf));
1071 [ # # ]: 0 : for (i = 0; i < ECORE_RSS_IND_TABLE_SIZE; i++)
1072 : 0 : reta_conf[i / RTE_ETH_RETA_GROUP_SIZE].mask = UINT64_MAX;
1073 : :
1074 [ # # ]: 0 : for (i = 0; i < ECORE_RSS_IND_TABLE_SIZE; i++) {
1075 : 0 : id = i / RTE_ETH_RETA_GROUP_SIZE;
1076 : 0 : pos = i % RTE_ETH_RETA_GROUP_SIZE;
1077 : 0 : q = i % QEDE_RSS_COUNT(eth_dev);
1078 : 0 : reta_conf[id].reta[pos] = q;
1079 : : }
1080 [ # # ]: 0 : if (qede_rss_reta_update(eth_dev, &reta_conf[0],
1081 : : ECORE_RSS_IND_TABLE_SIZE))
1082 : 0 : return -EINVAL;
1083 : :
1084 : : return 0;
1085 : : }
1086 : :
1087 : : static void qede_fastpath_start(struct ecore_dev *edev)
1088 : : {
1089 : : struct ecore_hwfn *p_hwfn;
1090 : : int i;
1091 : :
1092 [ # # ]: 0 : for_each_hwfn(edev, i) {
1093 : 0 : p_hwfn = &edev->hwfns[i];
1094 : 0 : ecore_hw_start_fastpath(p_hwfn);
1095 : : }
1096 : : }
1097 : :
1098 : 0 : static int qede_dev_start(struct rte_eth_dev *eth_dev)
1099 : : {
1100 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
1101 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
1102 : : struct rte_eth_rxmode *rxmode = ð_dev->data->dev_conf.rxmode;
1103 : :
1104 : 0 : PMD_INIT_FUNC_TRACE(edev);
1105 : :
1106 : : /* Update MTU only if it has changed */
1107 [ # # # # ]: 0 : if (qdev->new_mtu && qdev->new_mtu != qdev->mtu) {
1108 [ # # ]: 0 : if (qede_update_mtu(eth_dev, qdev->new_mtu))
1109 : 0 : goto err;
1110 : 0 : qdev->mtu = qdev->new_mtu;
1111 : 0 : qdev->new_mtu = 0;
1112 : : }
1113 : :
1114 : : /* Configure TPA parameters */
1115 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_TCP_LRO) {
1116 [ # # ]: 0 : if (qede_enable_tpa(eth_dev, true))
1117 : : return -EINVAL;
1118 : : /* Enable scatter mode for LRO */
1119 [ # # ]: 0 : if (!eth_dev->data->scattered_rx)
1120 : 0 : rxmode->offloads |= RTE_ETH_RX_OFFLOAD_SCATTER;
1121 : : }
1122 : :
1123 : : /* Start queues */
1124 [ # # ]: 0 : if (qede_start_queues(eth_dev))
1125 : 0 : goto err;
1126 : :
1127 [ # # ]: 0 : if (IS_PF(edev))
1128 : 0 : qede_reset_queue_stats(qdev, true);
1129 : :
1130 : : /* Newer SR-IOV PF driver expects RX/TX queues to be started before
1131 : : * enabling RSS. Hence RSS configuration is deferred up to this point.
1132 : : * Also, we would like to retain similar behavior in PF case, so we
1133 : : * don't do PF/VF specific check here.
1134 : : */
1135 [ # # ]: 0 : if (eth_dev->data->dev_conf.rxmode.mq_mode == RTE_ETH_MQ_RX_RSS)
1136 [ # # ]: 0 : if (qede_config_rss(eth_dev))
1137 : 0 : goto err;
1138 : :
1139 : : /* Enable vport*/
1140 [ # # ]: 0 : if (qede_activate_vport(eth_dev, true))
1141 : 0 : goto err;
1142 : :
1143 : : /* Bring-up the link */
1144 : 0 : qede_dev_set_link_state(eth_dev, true);
1145 : :
1146 : : /* Update link status */
1147 : 0 : qede_link_update(eth_dev, 0);
1148 : :
1149 : : /* Start/resume traffic */
1150 : : qede_fastpath_start(edev);
1151 : :
1152 : : /* Assign I/O handlers */
1153 : 0 : qede_assign_rxtx_handlers(eth_dev, false);
1154 : :
1155 : 0 : DP_INFO(edev, "Device started\n");
1156 : :
1157 : 0 : return 0;
1158 : 0 : err:
1159 : 0 : DP_ERR(edev, "Device start fails\n");
1160 : 0 : return -1; /* common error code is < 0 */
1161 : : }
1162 : :
1163 : 0 : static int qede_dev_stop(struct rte_eth_dev *eth_dev)
1164 : : {
1165 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
1166 : 0 : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
1167 : :
1168 : 0 : PMD_INIT_FUNC_TRACE(edev);
1169 : 0 : eth_dev->data->dev_started = 0;
1170 : :
1171 : : /* Bring the link down */
1172 : 0 : qede_dev_set_link_state(eth_dev, false);
1173 : :
1174 : : /* Update link status */
1175 : 0 : qede_link_update(eth_dev, 0);
1176 : :
1177 : : /* Replace I/O functions with dummy ones. It cannot
1178 : : * be set to NULL because rte_eth_rx_burst() doesn't check for NULL.
1179 : : */
1180 : 0 : qede_assign_rxtx_handlers(eth_dev, true);
1181 : :
1182 : : /* Disable vport */
1183 [ # # ]: 0 : if (qede_activate_vport(eth_dev, false))
1184 : : return 0;
1185 : :
1186 [ # # ]: 0 : if (qdev->enable_lro)
1187 : 0 : qede_enable_tpa(eth_dev, false);
1188 : :
1189 : : /* Stop queues */
1190 : 0 : qede_stop_queues(eth_dev);
1191 : :
1192 : : /* Disable traffic */
1193 : 0 : ecore_hw_stop_fastpath(edev); /* TBD - loop */
1194 : :
1195 : 0 : DP_INFO(edev, "Device is stopped\n");
1196 : :
1197 : 0 : return 0;
1198 : : }
1199 : :
1200 : : static const char * const valid_args[] = {
1201 : : QEDE_NPAR_TX_SWITCHING,
1202 : : QEDE_VF_TX_SWITCHING,
1203 : : NULL,
1204 : : };
1205 : :
1206 : 0 : static int qede_args_check(const char *key, const char *val, void *opaque)
1207 : : {
1208 : : unsigned long tmp;
1209 : : int ret = 0;
1210 : : struct rte_eth_dev *eth_dev = opaque;
1211 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
1212 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
1213 : :
1214 : 0 : errno = 0;
1215 : 0 : tmp = strtoul(val, NULL, 0);
1216 [ # # ]: 0 : if (errno) {
1217 : 0 : DP_INFO(edev, "%s: \"%s\" is not a valid integer", key, val);
1218 : 0 : return errno;
1219 : : }
1220 : :
1221 [ # # ]: 0 : if ((strcmp(QEDE_NPAR_TX_SWITCHING, key) == 0) ||
1222 [ # # # # ]: 0 : ((strcmp(QEDE_VF_TX_SWITCHING, key) == 0) && IS_VF(edev))) {
1223 : 0 : qdev->enable_tx_switching = !!tmp;
1224 [ # # ]: 0 : DP_INFO(edev, "Disabling %s tx-switching\n",
1225 : : strcmp(QEDE_NPAR_TX_SWITCHING, key) ?
1226 : : "VF" : "NPAR");
1227 : : }
1228 : :
1229 : : return ret;
1230 : : }
1231 : :
1232 : 0 : static int qede_args(struct rte_eth_dev *eth_dev)
1233 : : {
1234 : 0 : struct rte_pci_device *pci_dev = RTE_DEV_TO_PCI(eth_dev->device);
1235 : : struct rte_kvargs *kvlist;
1236 : : struct rte_devargs *devargs;
1237 : : int ret;
1238 : : int i;
1239 : :
1240 : 0 : devargs = pci_dev->device.devargs;
1241 [ # # ]: 0 : if (!devargs)
1242 : : return 0; /* return success */
1243 : :
1244 : 0 : kvlist = rte_kvargs_parse(devargs->args, valid_args);
1245 [ # # ]: 0 : if (kvlist == NULL)
1246 : : return -EINVAL;
1247 : :
1248 : : /* Process parameters. */
1249 [ # # ]: 0 : for (i = 0; (valid_args[i] != NULL); ++i) {
1250 [ # # ]: 0 : if (rte_kvargs_count(kvlist, valid_args[i])) {
1251 : 0 : ret = rte_kvargs_process(kvlist, valid_args[i],
1252 : : qede_args_check, eth_dev);
1253 [ # # ]: 0 : if (ret != ECORE_SUCCESS) {
1254 : 0 : rte_kvargs_free(kvlist);
1255 : 0 : return ret;
1256 : : }
1257 : : }
1258 : : }
1259 : 0 : rte_kvargs_free(kvlist);
1260 : :
1261 : 0 : return 0;
1262 : : }
1263 : :
1264 : 0 : static int qede_dev_configure(struct rte_eth_dev *eth_dev)
1265 : : {
1266 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
1267 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
1268 : : struct rte_eth_rxmode *rxmode = ð_dev->data->dev_conf.rxmode;
1269 : : uint8_t num_rxqs;
1270 : : uint8_t num_txqs;
1271 : : int ret;
1272 : :
1273 : 0 : PMD_INIT_FUNC_TRACE(edev);
1274 : :
1275 [ # # ]: 0 : if (rxmode->mq_mode & RTE_ETH_MQ_RX_RSS_FLAG)
1276 : 0 : rxmode->offloads |= RTE_ETH_RX_OFFLOAD_RSS_HASH;
1277 : :
1278 : : /* We need to have min 1 RX queue.There is no min check in
1279 : : * rte_eth_dev_configure(), so we are checking it here.
1280 : : */
1281 [ # # ]: 0 : if (eth_dev->data->nb_rx_queues == 0) {
1282 : 0 : DP_ERR(edev, "Minimum one RX queue is required\n");
1283 : 0 : return -EINVAL;
1284 : : }
1285 : :
1286 : : /* Enable Tx switching by default */
1287 : 0 : qdev->enable_tx_switching = 1;
1288 : :
1289 : : /* Parse devargs and fix up rxmode */
1290 [ # # ]: 0 : if (qede_args(eth_dev))
1291 : 0 : DP_NOTICE(edev, false,
1292 : : "Invalid devargs supplied, requested change will not take effect\n");
1293 : :
1294 [ # # ]: 0 : if (!(rxmode->mq_mode == RTE_ETH_MQ_RX_NONE ||
1295 : : rxmode->mq_mode == RTE_ETH_MQ_RX_RSS)) {
1296 : 0 : DP_ERR(edev, "Unsupported multi-queue mode\n");
1297 : 0 : return -ENOTSUP;
1298 : : }
1299 : : /* Flow director mode check */
1300 [ # # ]: 0 : if (qede_check_fdir_support(eth_dev))
1301 : : return -ENOTSUP;
1302 : :
1303 : : /* Allocate/reallocate fastpath resources only for new queue config */
1304 : 0 : num_txqs = eth_dev->data->nb_tx_queues * edev->num_hwfns;
1305 : 0 : num_rxqs = eth_dev->data->nb_rx_queues * edev->num_hwfns;
1306 [ # # ]: 0 : if (qdev->num_tx_queues != num_txqs ||
1307 [ # # ]: 0 : qdev->num_rx_queues != num_rxqs) {
1308 : 0 : qede_dealloc_fp_resc(eth_dev);
1309 : 0 : qdev->num_tx_queues = num_txqs;
1310 : 0 : qdev->num_rx_queues = num_rxqs;
1311 [ # # ]: 0 : if (qede_alloc_fp_resc(qdev))
1312 : : return -ENOMEM;
1313 : : }
1314 : :
1315 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_SCATTER)
1316 : 0 : eth_dev->data->scattered_rx = 1;
1317 : :
1318 [ # # ]: 0 : if (qede_start_vport(qdev, eth_dev->data->mtu))
1319 : : return -1;
1320 : :
1321 : 0 : qdev->mtu = eth_dev->data->mtu;
1322 : :
1323 : : /* Enable VLAN offloads by default */
1324 : 0 : ret = qede_vlan_offload_set(eth_dev, RTE_ETH_VLAN_STRIP_MASK |
1325 : : RTE_ETH_VLAN_FILTER_MASK);
1326 [ # # ]: 0 : if (ret)
1327 : : return ret;
1328 : :
1329 : 0 : DP_INFO(edev, "Device configured with RSS=%d TSS=%d\n",
1330 : : QEDE_RSS_COUNT(eth_dev), QEDE_TSS_COUNT(eth_dev));
1331 : :
1332 [ # # ]: 0 : if (ECORE_IS_CMT(edev))
1333 : 0 : DP_INFO(edev, "Actual HW queues for CMT mode - RX = %d TX = %d\n",
1334 : : qdev->num_rx_queues, qdev->num_tx_queues);
1335 : :
1336 : :
1337 : : return 0;
1338 : : }
1339 : :
1340 : : /* Info about HW descriptor ring limitations */
1341 : : static const struct rte_eth_desc_lim qede_rx_desc_lim = {
1342 : : .nb_max = 0x8000, /* 32K */
1343 : : .nb_min = 128,
1344 : : .nb_align = 128 /* lowest common multiple */
1345 : : };
1346 : :
1347 : : static const struct rte_eth_desc_lim qede_tx_desc_lim = {
1348 : : .nb_max = 0x8000, /* 32K */
1349 : : .nb_min = 256,
1350 : : .nb_align = 256,
1351 : : .nb_seg_max = ETH_TX_MAX_BDS_PER_LSO_PACKET,
1352 : : .nb_mtu_seg_max = ETH_TX_MAX_BDS_PER_NON_LSO_PACKET
1353 : : };
1354 : :
1355 : : static int
1356 : 0 : qede_dev_info_get(struct rte_eth_dev *eth_dev,
1357 : : struct rte_eth_dev_info *dev_info)
1358 : : {
1359 : 0 : struct qede_dev *qdev = eth_dev->data->dev_private;
1360 : 0 : struct ecore_dev *edev = &qdev->edev;
1361 : : struct qed_link_output link;
1362 : : uint32_t speed_cap = 0;
1363 : :
1364 : 0 : PMD_INIT_FUNC_TRACE(edev);
1365 : :
1366 : 0 : dev_info->min_rx_bufsize = (uint32_t)QEDE_MIN_RX_BUFF_SIZE;
1367 : 0 : dev_info->max_rx_pktlen = (uint32_t)ETH_TX_MAX_NON_LSO_PKT_LEN;
1368 : 0 : dev_info->rx_desc_lim = qede_rx_desc_lim;
1369 : 0 : dev_info->tx_desc_lim = qede_tx_desc_lim;
1370 : 0 : dev_info->dev_capa &= ~RTE_ETH_DEV_CAPA_FLOW_RULE_KEEP;
1371 : :
1372 [ # # ]: 0 : if (IS_PF(edev))
1373 : 0 : dev_info->max_rx_queues = (uint16_t)RTE_MIN(
1374 : : QEDE_MAX_RSS_CNT(qdev), QEDE_PF_NUM_CONNS / 2);
1375 : : else
1376 : 0 : dev_info->max_rx_queues = (uint16_t)RTE_MIN(
1377 : : QEDE_MAX_RSS_CNT(qdev), ECORE_MAX_VF_CHAINS_PER_PF);
1378 : : /* Since CMT mode internally doubles the number of queues */
1379 [ # # ]: 0 : if (ECORE_IS_CMT(edev))
1380 : 0 : dev_info->max_rx_queues = dev_info->max_rx_queues / 2;
1381 : :
1382 : 0 : dev_info->max_tx_queues = dev_info->max_rx_queues;
1383 : :
1384 : 0 : dev_info->max_mac_addrs = qdev->dev_info.num_mac_filters;
1385 : 0 : dev_info->max_vfs = 0;
1386 : 0 : dev_info->reta_size = ECORE_RSS_IND_TABLE_SIZE;
1387 : 0 : dev_info->hash_key_size = ECORE_RSS_KEY_SIZE * sizeof(uint32_t);
1388 : 0 : dev_info->flow_type_rss_offloads = (uint64_t)QEDE_RSS_OFFLOAD_ALL;
1389 : 0 : dev_info->rx_offload_capa = (RTE_ETH_RX_OFFLOAD_IPV4_CKSUM |
1390 : : RTE_ETH_RX_OFFLOAD_UDP_CKSUM |
1391 : : RTE_ETH_RX_OFFLOAD_TCP_CKSUM |
1392 : : RTE_ETH_RX_OFFLOAD_OUTER_IPV4_CKSUM |
1393 : : RTE_ETH_RX_OFFLOAD_TCP_LRO |
1394 : : RTE_ETH_RX_OFFLOAD_KEEP_CRC |
1395 : : RTE_ETH_RX_OFFLOAD_SCATTER |
1396 : : RTE_ETH_RX_OFFLOAD_VLAN_FILTER |
1397 : : RTE_ETH_RX_OFFLOAD_VLAN_STRIP |
1398 : : RTE_ETH_RX_OFFLOAD_RSS_HASH);
1399 : 0 : dev_info->rx_queue_offload_capa = 0;
1400 : :
1401 : : /* TX offloads are on a per-packet basis, so it is applicable
1402 : : * to both at port and queue levels.
1403 : : */
1404 : 0 : dev_info->tx_offload_capa = (RTE_ETH_TX_OFFLOAD_VLAN_INSERT |
1405 : : RTE_ETH_TX_OFFLOAD_IPV4_CKSUM |
1406 : : RTE_ETH_TX_OFFLOAD_UDP_CKSUM |
1407 : : RTE_ETH_TX_OFFLOAD_TCP_CKSUM |
1408 : : RTE_ETH_TX_OFFLOAD_OUTER_IPV4_CKSUM |
1409 : : RTE_ETH_TX_OFFLOAD_MULTI_SEGS |
1410 : : RTE_ETH_TX_OFFLOAD_TCP_TSO |
1411 : : RTE_ETH_TX_OFFLOAD_VXLAN_TNL_TSO |
1412 : : RTE_ETH_TX_OFFLOAD_GENEVE_TNL_TSO);
1413 : 0 : dev_info->tx_queue_offload_capa = dev_info->tx_offload_capa;
1414 : :
1415 : 0 : dev_info->default_txconf = (struct rte_eth_txconf) {
1416 : : .offloads = RTE_ETH_TX_OFFLOAD_MULTI_SEGS,
1417 : : };
1418 : :
1419 : 0 : dev_info->default_rxconf = (struct rte_eth_rxconf) {
1420 : : /* Packets are always dropped if no descriptors are available */
1421 : : .rx_drop_en = 1,
1422 : : .offloads = 0,
1423 : : };
1424 : :
1425 : : memset(&link, 0, sizeof(struct qed_link_output));
1426 : 0 : qdev->ops->common->get_link(edev, &link);
1427 [ # # ]: 0 : if (link.adv_speed & NVM_CFG1_PORT_DRV_SPEED_CAPABILITY_MASK_1G)
1428 : : speed_cap |= RTE_ETH_LINK_SPEED_1G;
1429 [ # # ]: 0 : if (link.adv_speed & NVM_CFG1_PORT_DRV_SPEED_CAPABILITY_MASK_10G)
1430 : 0 : speed_cap |= RTE_ETH_LINK_SPEED_10G;
1431 [ # # ]: 0 : if (link.adv_speed & NVM_CFG1_PORT_DRV_SPEED_CAPABILITY_MASK_25G)
1432 : 0 : speed_cap |= RTE_ETH_LINK_SPEED_25G;
1433 [ # # ]: 0 : if (link.adv_speed & NVM_CFG1_PORT_DRV_SPEED_CAPABILITY_MASK_40G)
1434 : 0 : speed_cap |= RTE_ETH_LINK_SPEED_40G;
1435 [ # # ]: 0 : if (link.adv_speed & NVM_CFG1_PORT_DRV_SPEED_CAPABILITY_MASK_50G)
1436 : 0 : speed_cap |= RTE_ETH_LINK_SPEED_50G;
1437 [ # # ]: 0 : if (link.adv_speed & NVM_CFG1_PORT_DRV_SPEED_CAPABILITY_MASK_BB_100G)
1438 : 0 : speed_cap |= RTE_ETH_LINK_SPEED_100G;
1439 : 0 : dev_info->speed_capa = speed_cap;
1440 : :
1441 : 0 : return 0;
1442 : : }
1443 : :
1444 : : /* return 0 means link status changed, -1 means not changed */
1445 : : int
1446 : 0 : qede_link_update(struct rte_eth_dev *eth_dev, __rte_unused int wait_to_complete)
1447 : : {
1448 : 0 : struct qede_dev *qdev = eth_dev->data->dev_private;
1449 : 0 : struct ecore_dev *edev = &qdev->edev;
1450 : : struct qed_link_output q_link;
1451 : : struct rte_eth_link link;
1452 : : uint16_t link_duplex;
1453 : :
1454 : : memset(&q_link, 0, sizeof(q_link));
1455 : : memset(&link, 0, sizeof(link));
1456 : :
1457 : 0 : qdev->ops->common->get_link(edev, &q_link);
1458 : :
1459 : : /* Link Speed */
1460 : 0 : link.link_speed = q_link.speed;
1461 : :
1462 : : /* Link Mode */
1463 [ # # # ]: 0 : switch (q_link.duplex) {
1464 : : case QEDE_DUPLEX_HALF:
1465 : : link_duplex = RTE_ETH_LINK_HALF_DUPLEX;
1466 : : break;
1467 : 0 : case QEDE_DUPLEX_FULL:
1468 : : link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
1469 : 0 : break;
1470 : 0 : case QEDE_DUPLEX_UNKNOWN:
1471 : : default:
1472 : : link_duplex = -1;
1473 : : }
1474 : 0 : link.link_duplex = link_duplex;
1475 : :
1476 : : /* Link Status */
1477 : 0 : link.link_status = q_link.link_up ? RTE_ETH_LINK_UP : RTE_ETH_LINK_DOWN;
1478 : :
1479 : : /* AN */
1480 : 0 : link.link_autoneg = (q_link.supported_caps & QEDE_SUPPORTED_AUTONEG) ?
1481 : 0 : RTE_ETH_LINK_AUTONEG : RTE_ETH_LINK_FIXED;
1482 : :
1483 : 0 : DP_INFO(edev, "Link - Speed %u Mode %u AN %u Status %u\n",
1484 : : link.link_speed, link.link_duplex,
1485 : : link.link_autoneg, link.link_status);
1486 : :
1487 : 0 : return rte_eth_linkstatus_set(eth_dev, &link);
1488 : : }
1489 : :
1490 : 0 : static int qede_promiscuous_enable(struct rte_eth_dev *eth_dev)
1491 : : {
1492 : : enum _ecore_status_t ecore_status;
1493 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
1494 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
1495 : : enum qed_filter_rx_mode_type type = QED_FILTER_RX_MODE_TYPE_PROMISC;
1496 : :
1497 : 0 : PMD_INIT_FUNC_TRACE(edev);
1498 : :
1499 : 0 : ecore_status = qed_configure_filter_rx_mode(eth_dev, type);
1500 : :
1501 [ # # ]: 0 : return ecore_status >= ECORE_SUCCESS ? 0 : -EAGAIN;
1502 : : }
1503 : :
1504 : 0 : static int qede_promiscuous_disable(struct rte_eth_dev *eth_dev)
1505 : : {
1506 : 0 : struct qede_dev *qdev = eth_dev->data->dev_private;
1507 : : struct ecore_dev *edev = &qdev->edev;
1508 : : enum _ecore_status_t ecore_status;
1509 : :
1510 : 0 : PMD_INIT_FUNC_TRACE(edev);
1511 : :
1512 [ # # ]: 0 : if (rte_eth_allmulticast_get(eth_dev->data->port_id) == 1)
1513 : 0 : ecore_status = qed_configure_filter_rx_mode(eth_dev,
1514 : : QED_FILTER_RX_MODE_TYPE_MULTI_PROMISC);
1515 : : else
1516 : 0 : ecore_status = qed_configure_filter_rx_mode(eth_dev,
1517 : : QED_FILTER_RX_MODE_TYPE_REGULAR);
1518 : :
1519 [ # # ]: 0 : return ecore_status >= ECORE_SUCCESS ? 0 : -EAGAIN;
1520 : : }
1521 : :
1522 : 0 : static void qede_poll_sp_sb_cb(void *param)
1523 : : {
1524 : : struct rte_eth_dev *eth_dev = (struct rte_eth_dev *)param;
1525 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
1526 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
1527 : : int rc;
1528 : :
1529 : 0 : qede_interrupt_action(ECORE_LEADING_HWFN(edev));
1530 : 0 : qede_interrupt_action(&edev->hwfns[1]);
1531 : :
1532 : 0 : rc = rte_eal_alarm_set(QEDE_SP_TIMER_PERIOD,
1533 : : qede_poll_sp_sb_cb,
1534 : : (void *)eth_dev);
1535 [ # # ]: 0 : if (rc != 0) {
1536 : 0 : DP_ERR(edev, "Unable to start periodic"
1537 : : " timer rc %d\n", rc);
1538 : : }
1539 : 0 : }
1540 : :
1541 : 0 : static int qede_dev_close(struct rte_eth_dev *eth_dev)
1542 : : {
1543 : 0 : struct rte_pci_device *pci_dev = RTE_ETH_DEV_TO_PCI(eth_dev);
1544 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
1545 : 0 : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
1546 : : int ret = 0;
1547 : :
1548 : 0 : PMD_INIT_FUNC_TRACE(edev);
1549 : :
1550 : : /* only close in case of the primary process */
1551 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY)
1552 : : return 0;
1553 : :
1554 : : /* dev_stop() shall cleanup fp resources in hw but without releasing
1555 : : * dma memories and sw structures so that dev_start() can be called
1556 : : * by the app without reconfiguration. However, in dev_close() we
1557 : : * can release all the resources and device can be brought up newly
1558 : : */
1559 [ # # ]: 0 : if (eth_dev->data->dev_started)
1560 : 0 : ret = qede_dev_stop(eth_dev);
1561 : :
1562 [ # # ]: 0 : if (qdev->vport_started)
1563 : 0 : qede_stop_vport(edev);
1564 : 0 : qdev->vport_started = false;
1565 : 0 : qede_fdir_dealloc_resc(eth_dev);
1566 : 0 : qede_dealloc_fp_resc(eth_dev);
1567 : :
1568 : 0 : eth_dev->data->nb_rx_queues = 0;
1569 : 0 : eth_dev->data->nb_tx_queues = 0;
1570 : :
1571 : 0 : qdev->ops->common->slowpath_stop(edev);
1572 : 0 : qdev->ops->common->remove(edev);
1573 : 0 : rte_intr_disable(pci_dev->intr_handle);
1574 : :
1575 [ # # ]: 0 : switch (rte_intr_type_get(pci_dev->intr_handle)) {
1576 : 0 : case RTE_INTR_HANDLE_UIO_INTX:
1577 : : case RTE_INTR_HANDLE_VFIO_LEGACY:
1578 : 0 : rte_intr_callback_unregister(pci_dev->intr_handle,
1579 : : qede_interrupt_handler_intx,
1580 : : (void *)eth_dev);
1581 : 0 : break;
1582 : 0 : default:
1583 : 0 : rte_intr_callback_unregister(pci_dev->intr_handle,
1584 : : qede_interrupt_handler,
1585 : : (void *)eth_dev);
1586 : : }
1587 : :
1588 [ # # ]: 0 : if (ECORE_IS_CMT(edev))
1589 : 0 : rte_eal_alarm_cancel(qede_poll_sp_sb_cb, (void *)eth_dev);
1590 : :
1591 : : return ret;
1592 : : }
1593 : :
1594 : : static int
1595 : 0 : qede_get_stats(struct rte_eth_dev *eth_dev, struct rte_eth_stats *eth_stats,
1596 : : struct eth_queue_stats *qstats)
1597 : : {
1598 : 0 : struct qede_dev *qdev = eth_dev->data->dev_private;
1599 : 0 : struct ecore_dev *edev = &qdev->edev;
1600 : : struct ecore_eth_stats stats;
1601 : : unsigned int i = 0, j = 0, qid, idx, hw_fn;
1602 : : unsigned int rxq_stat_cntrs, txq_stat_cntrs;
1603 : : struct qede_tx_queue *txq;
1604 : :
1605 : 0 : ecore_get_vport_stats(edev, &stats);
1606 : :
1607 : : /* RX Stats */
1608 : 0 : eth_stats->ipackets = stats.common.rx_ucast_pkts +
1609 : 0 : stats.common.rx_mcast_pkts + stats.common.rx_bcast_pkts;
1610 : :
1611 : 0 : eth_stats->ibytes = stats.common.rx_ucast_bytes +
1612 : 0 : stats.common.rx_mcast_bytes + stats.common.rx_bcast_bytes;
1613 : :
1614 : 0 : eth_stats->ierrors = stats.common.rx_crc_errors +
1615 : 0 : stats.common.rx_align_errors +
1616 : 0 : stats.common.rx_carrier_errors +
1617 : 0 : stats.common.rx_oversize_packets +
1618 : 0 : stats.common.rx_jabbers + stats.common.rx_undersize_packets;
1619 : :
1620 : 0 : eth_stats->rx_nombuf = stats.common.no_buff_discards;
1621 : :
1622 : 0 : eth_stats->imissed = stats.common.mftag_filter_discards +
1623 : 0 : stats.common.mac_filter_discards +
1624 : 0 : stats.common.no_buff_discards +
1625 : 0 : stats.common.brb_truncates + stats.common.brb_discards;
1626 : :
1627 : : /* TX stats */
1628 : 0 : eth_stats->opackets = stats.common.tx_ucast_pkts +
1629 : 0 : stats.common.tx_mcast_pkts + stats.common.tx_bcast_pkts;
1630 : :
1631 : 0 : eth_stats->obytes = stats.common.tx_ucast_bytes +
1632 : 0 : stats.common.tx_mcast_bytes + stats.common.tx_bcast_bytes;
1633 : :
1634 : 0 : eth_stats->oerrors = stats.common.tx_err_drop_pkts;
1635 : :
1636 : : /* Queue stats */
1637 : 0 : rxq_stat_cntrs = RTE_MIN(QEDE_RSS_COUNT(eth_dev),
1638 : : RTE_ETHDEV_QUEUE_STAT_CNTRS);
1639 : 0 : txq_stat_cntrs = RTE_MIN(QEDE_TSS_COUNT(eth_dev),
1640 : : RTE_ETHDEV_QUEUE_STAT_CNTRS);
1641 [ # # ]: 0 : if (rxq_stat_cntrs != (unsigned int)QEDE_RSS_COUNT(eth_dev) ||
1642 [ # # ]: 0 : txq_stat_cntrs != (unsigned int)QEDE_TSS_COUNT(eth_dev))
1643 [ # # ]: 0 : DP_VERBOSE(edev, ECORE_MSG_DEBUG,
1644 : : "Not all the queue stats will be displayed. Set"
1645 : : " RTE_ETHDEV_QUEUE_STAT_CNTRS config param"
1646 : : " appropriately and retry.\n");
1647 : :
1648 [ # # ]: 0 : for (qid = 0; qid < eth_dev->data->nb_rx_queues; qid++) {
1649 : : uint64_t q_ipackets = 0;
1650 : : uint64_t q_errors = 0;
1651 : :
1652 [ # # ]: 0 : for_each_hwfn(edev, hw_fn) {
1653 : 0 : idx = qid * edev->num_hwfns + hw_fn;
1654 : :
1655 : 0 : q_ipackets +=
1656 : 0 : *(uint64_t *)
1657 : 0 : (((char *)(qdev->fp_array[idx].rxq)) +
1658 : : offsetof(struct qede_rx_queue,
1659 : : rcv_pkts));
1660 : 0 : q_errors +=
1661 : 0 : *(uint64_t *)
1662 : : (((char *)(qdev->fp_array[idx].rxq)) +
1663 : : offsetof(struct qede_rx_queue,
1664 : 0 : rx_hw_errors)) +
1665 : 0 : *(uint64_t *)
1666 : : (((char *)(qdev->fp_array[idx].rxq)) +
1667 : : offsetof(struct qede_rx_queue,
1668 : : rx_alloc_errors));
1669 : : }
1670 : :
1671 [ # # ]: 0 : if (qstats != NULL) {
1672 : 0 : qstats->q_ipackets[i] = q_ipackets;
1673 : 0 : qstats->q_errors[i] = q_errors;
1674 : : }
1675 : :
1676 : 0 : i++;
1677 [ # # ]: 0 : if (i == rxq_stat_cntrs)
1678 : : break;
1679 : : }
1680 : :
1681 [ # # ]: 0 : for (qid = 0; qid < eth_dev->data->nb_tx_queues; qid++) {
1682 : : uint64_t q_opackets = 0;
1683 : :
1684 [ # # ]: 0 : for_each_hwfn(edev, hw_fn) {
1685 : 0 : idx = qid * edev->num_hwfns + hw_fn;
1686 : :
1687 : 0 : txq = qdev->fp_array[idx].txq;
1688 : 0 : q_opackets +=
1689 : 0 : *((uint64_t *)(uintptr_t)
1690 : 0 : (((uint64_t)(uintptr_t)(txq)) +
1691 : : offsetof(struct qede_tx_queue,
1692 : : xmit_pkts)));
1693 : : }
1694 : :
1695 [ # # ]: 0 : if (qstats != NULL)
1696 : 0 : qstats->q_opackets[j] = q_opackets;
1697 : :
1698 : 0 : j++;
1699 [ # # ]: 0 : if (j == txq_stat_cntrs)
1700 : : break;
1701 : : }
1702 : :
1703 : 0 : return 0;
1704 : : }
1705 : :
1706 : : static unsigned
1707 : : qede_get_xstats_count(struct qede_dev *qdev) {
1708 : 0 : struct rte_eth_dev *dev = (struct rte_eth_dev *)qdev->ethdev;
1709 : :
1710 : 0 : if (ECORE_IS_BB(&qdev->edev))
1711 : : return RTE_DIM(qede_xstats_strings) +
1712 : 0 : RTE_DIM(qede_bb_xstats_strings) +
1713 : : (RTE_DIM(qede_rxq_xstats_strings) *
1714 : 0 : QEDE_RSS_COUNT(dev) * qdev->edev.num_hwfns);
1715 : : else
1716 : : return RTE_DIM(qede_xstats_strings) +
1717 : 0 : RTE_DIM(qede_ah_xstats_strings) +
1718 : 0 : (RTE_DIM(qede_rxq_xstats_strings) *
1719 : 0 : QEDE_RSS_COUNT(dev));
1720 : : }
1721 : :
1722 : : static int
1723 : 0 : qede_get_xstats_names(struct rte_eth_dev *dev,
1724 : : struct rte_eth_xstat_name *xstats_names,
1725 : : __rte_unused unsigned int limit)
1726 : : {
1727 [ # # ]: 0 : struct qede_dev *qdev = dev->data->dev_private;
1728 : : struct ecore_dev *edev = &qdev->edev;
1729 : : const unsigned int stat_cnt = qede_get_xstats_count(qdev);
1730 : : unsigned int i, qid, hw_fn, stat_idx = 0;
1731 : :
1732 [ # # ]: 0 : if (xstats_names == NULL)
1733 : 0 : return stat_cnt;
1734 : :
1735 [ # # ]: 0 : for (i = 0; i < RTE_DIM(qede_xstats_strings); i++) {
1736 : 0 : strlcpy(xstats_names[stat_idx].name,
1737 : : qede_xstats_strings[i].name,
1738 : : sizeof(xstats_names[stat_idx].name));
1739 : 0 : stat_idx++;
1740 : : }
1741 : :
1742 [ # # ]: 0 : if (ECORE_IS_BB(edev)) {
1743 [ # # ]: 0 : for (i = 0; i < RTE_DIM(qede_bb_xstats_strings); i++) {
1744 : 0 : strlcpy(xstats_names[stat_idx].name,
1745 : : qede_bb_xstats_strings[i].name,
1746 : : sizeof(xstats_names[stat_idx].name));
1747 : 0 : stat_idx++;
1748 : : }
1749 : : } else {
1750 [ # # ]: 0 : for (i = 0; i < RTE_DIM(qede_ah_xstats_strings); i++) {
1751 : 0 : strlcpy(xstats_names[stat_idx].name,
1752 : : qede_ah_xstats_strings[i].name,
1753 : : sizeof(xstats_names[stat_idx].name));
1754 : 0 : stat_idx++;
1755 : : }
1756 : : }
1757 : :
1758 [ # # ]: 0 : for (qid = 0; qid < QEDE_RSS_COUNT(dev); qid++) {
1759 [ # # ]: 0 : for_each_hwfn(edev, hw_fn) {
1760 [ # # ]: 0 : for (i = 0; i < RTE_DIM(qede_rxq_xstats_strings); i++) {
1761 : 0 : snprintf(xstats_names[stat_idx].name,
1762 : : RTE_ETH_XSTATS_NAME_SIZE,
1763 : : "%.4s%d.%d%s",
1764 : : qede_rxq_xstats_strings[i].name,
1765 : : hw_fn, qid,
1766 : 0 : qede_rxq_xstats_strings[i].name + 4);
1767 : 0 : stat_idx++;
1768 : : }
1769 : : }
1770 : : }
1771 : :
1772 : 0 : return stat_cnt;
1773 : : }
1774 : :
1775 : : static int
1776 : 0 : qede_get_xstats(struct rte_eth_dev *dev, struct rte_eth_xstat *xstats,
1777 : : unsigned int n)
1778 : : {
1779 : 0 : struct qede_dev *qdev = dev->data->dev_private;
1780 [ # # ]: 0 : struct ecore_dev *edev = &qdev->edev;
1781 : : struct ecore_eth_stats stats;
1782 : : const unsigned int num = qede_get_xstats_count(qdev);
1783 : : unsigned int i, qid, hw_fn, fpidx, stat_idx = 0;
1784 : :
1785 [ # # ]: 0 : if (n < num)
1786 : 0 : return num;
1787 : :
1788 : 0 : ecore_get_vport_stats(edev, &stats);
1789 : :
1790 [ # # ]: 0 : for (i = 0; i < RTE_DIM(qede_xstats_strings); i++) {
1791 : 0 : xstats[stat_idx].value = *(uint64_t *)(((char *)&stats) +
1792 : 0 : qede_xstats_strings[i].offset);
1793 : 0 : xstats[stat_idx].id = stat_idx;
1794 : 0 : stat_idx++;
1795 : : }
1796 : :
1797 [ # # ]: 0 : if (ECORE_IS_BB(edev)) {
1798 [ # # ]: 0 : for (i = 0; i < RTE_DIM(qede_bb_xstats_strings); i++) {
1799 : 0 : xstats[stat_idx].value =
1800 : 0 : *(uint64_t *)(((char *)&stats) +
1801 : 0 : qede_bb_xstats_strings[i].offset);
1802 : 0 : xstats[stat_idx].id = stat_idx;
1803 : 0 : stat_idx++;
1804 : : }
1805 : : } else {
1806 [ # # ]: 0 : for (i = 0; i < RTE_DIM(qede_ah_xstats_strings); i++) {
1807 : 0 : xstats[stat_idx].value =
1808 : 0 : *(uint64_t *)(((char *)&stats) +
1809 : 0 : qede_ah_xstats_strings[i].offset);
1810 : 0 : xstats[stat_idx].id = stat_idx;
1811 : 0 : stat_idx++;
1812 : : }
1813 : : }
1814 : :
1815 [ # # ]: 0 : for (qid = 0; qid < dev->data->nb_rx_queues; qid++) {
1816 [ # # ]: 0 : for_each_hwfn(edev, hw_fn) {
1817 [ # # ]: 0 : for (i = 0; i < RTE_DIM(qede_rxq_xstats_strings); i++) {
1818 : 0 : fpidx = qid * edev->num_hwfns + hw_fn;
1819 : 0 : xstats[stat_idx].value = *(uint64_t *)
1820 : 0 : (((char *)(qdev->fp_array[fpidx].rxq)) +
1821 : 0 : qede_rxq_xstats_strings[i].offset);
1822 : 0 : xstats[stat_idx].id = stat_idx;
1823 : 0 : stat_idx++;
1824 : : }
1825 : :
1826 : : }
1827 : : }
1828 : :
1829 : 0 : return stat_idx;
1830 : : }
1831 : :
1832 : : static int
1833 : 0 : qede_reset_xstats(struct rte_eth_dev *dev)
1834 : : {
1835 : 0 : struct qede_dev *qdev = dev->data->dev_private;
1836 : 0 : struct ecore_dev *edev = &qdev->edev;
1837 : :
1838 : 0 : ecore_reset_vport_stats(edev);
1839 : 0 : qede_reset_queue_stats(qdev, true);
1840 : :
1841 : 0 : return 0;
1842 : : }
1843 : :
1844 : 0 : int qede_dev_set_link_state(struct rte_eth_dev *eth_dev, bool link_up)
1845 : : {
1846 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
1847 : 0 : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
1848 : : struct qed_link_params link_params;
1849 : : int rc;
1850 : :
1851 : 0 : DP_INFO(edev, "setting link state %d\n", link_up);
1852 : : memset(&link_params, 0, sizeof(link_params));
1853 : 0 : link_params.link_up = link_up;
1854 : 0 : rc = qdev->ops->common->set_link(edev, &link_params);
1855 [ # # ]: 0 : if (rc != ECORE_SUCCESS)
1856 : 0 : DP_ERR(edev, "Unable to set link state %d\n", link_up);
1857 : :
1858 : 0 : return rc;
1859 : : }
1860 : :
1861 : 0 : static int qede_dev_set_link_up(struct rte_eth_dev *eth_dev)
1862 : : {
1863 : 0 : return qede_dev_set_link_state(eth_dev, true);
1864 : : }
1865 : :
1866 : 0 : static int qede_dev_set_link_down(struct rte_eth_dev *eth_dev)
1867 : : {
1868 : 0 : return qede_dev_set_link_state(eth_dev, false);
1869 : : }
1870 : :
1871 : 0 : static int qede_reset_stats(struct rte_eth_dev *eth_dev)
1872 : : {
1873 : 0 : struct qede_dev *qdev = eth_dev->data->dev_private;
1874 : 0 : struct ecore_dev *edev = &qdev->edev;
1875 : :
1876 : 0 : ecore_reset_vport_stats(edev);
1877 : 0 : qede_reset_queue_stats(qdev, false);
1878 : :
1879 : 0 : return 0;
1880 : : }
1881 : :
1882 : 0 : static int qede_allmulticast_enable(struct rte_eth_dev *eth_dev)
1883 : : {
1884 : : enum qed_filter_rx_mode_type type =
1885 : : QED_FILTER_RX_MODE_TYPE_MULTI_PROMISC;
1886 : : enum _ecore_status_t ecore_status;
1887 : :
1888 [ # # ]: 0 : if (rte_eth_promiscuous_get(eth_dev->data->port_id) == 1)
1889 : : type = QED_FILTER_RX_MODE_TYPE_PROMISC;
1890 : 0 : ecore_status = qed_configure_filter_rx_mode(eth_dev, type);
1891 : :
1892 [ # # ]: 0 : return ecore_status >= ECORE_SUCCESS ? 0 : -EAGAIN;
1893 : : }
1894 : :
1895 : 0 : static int qede_allmulticast_disable(struct rte_eth_dev *eth_dev)
1896 : : {
1897 : : enum _ecore_status_t ecore_status;
1898 : :
1899 [ # # ]: 0 : if (rte_eth_promiscuous_get(eth_dev->data->port_id) == 1)
1900 : 0 : ecore_status = qed_configure_filter_rx_mode(eth_dev,
1901 : : QED_FILTER_RX_MODE_TYPE_PROMISC);
1902 : : else
1903 : 0 : ecore_status = qed_configure_filter_rx_mode(eth_dev,
1904 : : QED_FILTER_RX_MODE_TYPE_REGULAR);
1905 : :
1906 [ # # ]: 0 : return ecore_status >= ECORE_SUCCESS ? 0 : -EAGAIN;
1907 : : }
1908 : :
1909 : : static int
1910 : 0 : qede_set_mc_addr_list(struct rte_eth_dev *eth_dev,
1911 : : struct rte_ether_addr *mc_addrs,
1912 : : uint32_t mc_addrs_num)
1913 : : {
1914 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
1915 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
1916 : : uint8_t i;
1917 : :
1918 [ # # ]: 0 : if (mc_addrs_num > ECORE_MAX_MC_ADDRS) {
1919 : 0 : DP_ERR(edev, "Reached max multicast filters limit,"
1920 : : "Please enable multicast promisc mode\n");
1921 : 0 : return -ENOSPC;
1922 : : }
1923 : :
1924 [ # # ]: 0 : for (i = 0; i < mc_addrs_num; i++) {
1925 [ # # ]: 0 : if (!rte_is_multicast_ether_addr(&mc_addrs[i])) {
1926 : 0 : DP_ERR(edev, "Not a valid multicast MAC\n");
1927 : 0 : return -EINVAL;
1928 : : }
1929 : : }
1930 : :
1931 : : /* Flush all existing entries */
1932 [ # # ]: 0 : if (qede_del_mcast_filters(eth_dev))
1933 : : return -1;
1934 : :
1935 : : /* Set new mcast list */
1936 : 0 : return qede_add_mcast_filters(eth_dev, mc_addrs, mc_addrs_num);
1937 : : }
1938 : :
1939 : : /* Update MTU via vport-update without doing port restart.
1940 : : * The vport must be deactivated before calling this API.
1941 : : */
1942 : 0 : int qede_update_mtu(struct rte_eth_dev *eth_dev, uint16_t mtu)
1943 : : {
1944 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
1945 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
1946 : : struct ecore_hwfn *p_hwfn;
1947 : : int rc;
1948 : : int i;
1949 : :
1950 [ # # ]: 0 : if (IS_PF(edev)) {
1951 : : struct ecore_sp_vport_update_params params;
1952 : :
1953 : : memset(¶ms, 0, sizeof(struct ecore_sp_vport_update_params));
1954 : : params.vport_id = 0;
1955 : 0 : params.mtu = mtu;
1956 : : params.vport_id = 0;
1957 [ # # ]: 0 : for_each_hwfn(edev, i) {
1958 : 0 : p_hwfn = &edev->hwfns[i];
1959 : 0 : params.opaque_fid = p_hwfn->hw_info.opaque_fid;
1960 : 0 : rc = ecore_sp_vport_update(p_hwfn, ¶ms,
1961 : : ECORE_SPQ_MODE_EBLOCK, NULL);
1962 [ # # ]: 0 : if (rc != ECORE_SUCCESS)
1963 : 0 : goto err;
1964 : : }
1965 : : } else {
1966 [ # # ]: 0 : for_each_hwfn(edev, i) {
1967 : 0 : p_hwfn = &edev->hwfns[i];
1968 : 0 : rc = ecore_vf_pf_update_mtu(p_hwfn, mtu);
1969 [ # # ]: 0 : if (rc == ECORE_INVAL) {
1970 : 0 : DP_INFO(edev, "VF MTU Update TLV not supported\n");
1971 : : /* Recreate vport */
1972 : 0 : rc = qede_start_vport(qdev, mtu);
1973 [ # # ]: 0 : if (rc != ECORE_SUCCESS)
1974 : 0 : goto err;
1975 : :
1976 : : /* Restore config lost due to vport stop */
1977 [ # # ]: 0 : if (eth_dev->data->promiscuous)
1978 : 0 : qede_promiscuous_enable(eth_dev);
1979 : : else
1980 : 0 : qede_promiscuous_disable(eth_dev);
1981 : :
1982 [ # # ]: 0 : if (eth_dev->data->all_multicast)
1983 : 0 : qede_allmulticast_enable(eth_dev);
1984 : : else
1985 : 0 : qede_allmulticast_disable(eth_dev);
1986 : :
1987 : 0 : qede_vlan_offload_set(eth_dev,
1988 : : qdev->vlan_offload_mask);
1989 [ # # ]: 0 : } else if (rc != ECORE_SUCCESS) {
1990 : 0 : goto err;
1991 : : }
1992 : : }
1993 : : }
1994 [ # # ]: 0 : DP_INFO(edev, "%s MTU updated to %u\n", IS_PF(edev) ? "PF" : "VF", mtu);
1995 : :
1996 : 0 : return 0;
1997 : :
1998 : 0 : err:
1999 : 0 : DP_ERR(edev, "Failed to update MTU\n");
2000 : 0 : return -1;
2001 : : }
2002 : :
2003 : 0 : static int qede_flow_ctrl_set(struct rte_eth_dev *eth_dev,
2004 : : struct rte_eth_fc_conf *fc_conf)
2005 : : {
2006 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
2007 : 0 : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
2008 : : struct qed_link_output current_link;
2009 : : struct qed_link_params params;
2010 : :
2011 : : memset(¤t_link, 0, sizeof(current_link));
2012 : 0 : qdev->ops->common->get_link(edev, ¤t_link);
2013 : :
2014 : : memset(¶ms, 0, sizeof(params));
2015 : 0 : params.override_flags |= QED_LINK_OVERRIDE_PAUSE_CONFIG;
2016 [ # # ]: 0 : if (fc_conf->autoneg) {
2017 [ # # ]: 0 : if (!(current_link.supported_caps & QEDE_SUPPORTED_AUTONEG)) {
2018 : 0 : DP_ERR(edev, "Autoneg not supported\n");
2019 : 0 : return -EINVAL;
2020 : : }
2021 : 0 : params.pause_config |= QED_LINK_PAUSE_AUTONEG_ENABLE;
2022 : : }
2023 : :
2024 : : /* Pause is assumed to be supported (SUPPORTED_Pause) */
2025 [ # # ]: 0 : if (fc_conf->mode == RTE_ETH_FC_FULL)
2026 : 0 : params.pause_config |= (QED_LINK_PAUSE_TX_ENABLE |
2027 : : QED_LINK_PAUSE_RX_ENABLE);
2028 [ # # ]: 0 : if (fc_conf->mode == RTE_ETH_FC_TX_PAUSE)
2029 : 0 : params.pause_config |= QED_LINK_PAUSE_TX_ENABLE;
2030 [ # # ]: 0 : if (fc_conf->mode == RTE_ETH_FC_RX_PAUSE)
2031 : 0 : params.pause_config |= QED_LINK_PAUSE_RX_ENABLE;
2032 : :
2033 : 0 : params.link_up = true;
2034 : 0 : (void)qdev->ops->common->set_link(edev, ¶ms);
2035 : :
2036 : 0 : return 0;
2037 : : }
2038 : :
2039 : 0 : static int qede_flow_ctrl_get(struct rte_eth_dev *eth_dev,
2040 : : struct rte_eth_fc_conf *fc_conf)
2041 : : {
2042 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
2043 : 0 : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
2044 : : struct qed_link_output current_link;
2045 : :
2046 : : memset(¤t_link, 0, sizeof(current_link));
2047 : 0 : qdev->ops->common->get_link(edev, ¤t_link);
2048 : :
2049 [ # # ]: 0 : if (current_link.pause_config & QED_LINK_PAUSE_AUTONEG_ENABLE)
2050 : 0 : fc_conf->autoneg = true;
2051 : :
2052 [ # # ]: 0 : if (current_link.pause_config & (QED_LINK_PAUSE_RX_ENABLE |
2053 : : QED_LINK_PAUSE_TX_ENABLE))
2054 : 0 : fc_conf->mode = RTE_ETH_FC_FULL;
2055 [ # # ]: 0 : else if (current_link.pause_config & QED_LINK_PAUSE_RX_ENABLE)
2056 : 0 : fc_conf->mode = RTE_ETH_FC_RX_PAUSE;
2057 [ # # ]: 0 : else if (current_link.pause_config & QED_LINK_PAUSE_TX_ENABLE)
2058 : 0 : fc_conf->mode = RTE_ETH_FC_TX_PAUSE;
2059 : : else
2060 : 0 : fc_conf->mode = RTE_ETH_FC_NONE;
2061 : :
2062 : 0 : return 0;
2063 : : }
2064 : :
2065 : : static const uint32_t *
2066 : 0 : qede_dev_supported_ptypes_get(struct rte_eth_dev *eth_dev,
2067 : : size_t *no_of_elements)
2068 : : {
2069 : : static const uint32_t ptypes[] = {
2070 : : RTE_PTYPE_L2_ETHER,
2071 : : RTE_PTYPE_L2_ETHER_VLAN,
2072 : : RTE_PTYPE_L3_IPV4,
2073 : : RTE_PTYPE_L3_IPV6,
2074 : : RTE_PTYPE_L4_TCP,
2075 : : RTE_PTYPE_L4_UDP,
2076 : : RTE_PTYPE_TUNNEL_VXLAN,
2077 : : RTE_PTYPE_L4_FRAG,
2078 : : RTE_PTYPE_TUNNEL_GENEVE,
2079 : : RTE_PTYPE_TUNNEL_GRE,
2080 : : /* Inner */
2081 : : RTE_PTYPE_INNER_L2_ETHER,
2082 : : RTE_PTYPE_INNER_L2_ETHER_VLAN,
2083 : : RTE_PTYPE_INNER_L3_IPV4,
2084 : : RTE_PTYPE_INNER_L3_IPV6,
2085 : : RTE_PTYPE_INNER_L4_TCP,
2086 : : RTE_PTYPE_INNER_L4_UDP,
2087 : : RTE_PTYPE_INNER_L4_FRAG,
2088 : : };
2089 : :
2090 [ # # # # ]: 0 : if (eth_dev->rx_pkt_burst == qede_recv_pkts ||
2091 [ # # ]: 0 : eth_dev->rx_pkt_burst == qede_recv_pkts_regular ||
2092 : : eth_dev->rx_pkt_burst == qede_recv_pkts_cmt) {
2093 : 0 : *no_of_elements = RTE_DIM(ptypes);
2094 : 0 : return ptypes;
2095 : : }
2096 : :
2097 : : return NULL;
2098 : : }
2099 : :
2100 : 0 : static void qede_init_rss_caps(uint8_t *rss_caps, uint64_t hf)
2101 : : {
2102 : : *rss_caps = 0;
2103 : 0 : *rss_caps |= (hf & RTE_ETH_RSS_IPV4) ? ECORE_RSS_IPV4 : 0;
2104 : 0 : *rss_caps |= (hf & RTE_ETH_RSS_IPV6) ? ECORE_RSS_IPV6 : 0;
2105 : 0 : *rss_caps |= (hf & RTE_ETH_RSS_IPV6_EX) ? ECORE_RSS_IPV6 : 0;
2106 : 0 : *rss_caps |= (hf & RTE_ETH_RSS_NONFRAG_IPV4_TCP) ? ECORE_RSS_IPV4_TCP : 0;
2107 : 0 : *rss_caps |= (hf & RTE_ETH_RSS_NONFRAG_IPV6_TCP) ? ECORE_RSS_IPV6_TCP : 0;
2108 : 0 : *rss_caps |= (hf & RTE_ETH_RSS_IPV6_TCP_EX) ? ECORE_RSS_IPV6_TCP : 0;
2109 : 0 : *rss_caps |= (hf & RTE_ETH_RSS_NONFRAG_IPV4_UDP) ? ECORE_RSS_IPV4_UDP : 0;
2110 : 0 : *rss_caps |= (hf & RTE_ETH_RSS_NONFRAG_IPV6_UDP) ? ECORE_RSS_IPV6_UDP : 0;
2111 : 0 : }
2112 : :
2113 : 0 : int qede_rss_hash_update(struct rte_eth_dev *eth_dev,
2114 : : struct rte_eth_rss_conf *rss_conf)
2115 : : {
2116 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
2117 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
2118 : : struct ecore_sp_vport_update_params vport_update_params;
2119 : : struct ecore_rss_params rss_params;
2120 : : struct ecore_hwfn *p_hwfn;
2121 : 0 : uint32_t *key = (uint32_t *)rss_conf->rss_key;
2122 : 0 : uint64_t hf = rss_conf->rss_hf;
2123 : 0 : uint8_t len = rss_conf->rss_key_len;
2124 : : uint8_t idx, i, j, fpidx;
2125 : : int rc;
2126 : :
2127 : : memset(&vport_update_params, 0, sizeof(vport_update_params));
2128 : : memset(&rss_params, 0, sizeof(rss_params));
2129 : :
2130 : 0 : DP_INFO(edev, "RSS hf = 0x%lx len = %u key = %p\n",
2131 : : (unsigned long)hf, len, key);
2132 : :
2133 [ # # ]: 0 : if (hf != 0) {
2134 : : /* Enabling RSS */
2135 : 0 : DP_INFO(edev, "Enabling rss\n");
2136 : :
2137 : : /* RSS caps */
2138 : 0 : qede_init_rss_caps(&rss_params.rss_caps, hf);
2139 : 0 : rss_params.update_rss_capabilities = 1;
2140 : :
2141 : : /* RSS hash key */
2142 [ # # ]: 0 : if (key) {
2143 [ # # ]: 0 : if (len > (ECORE_RSS_KEY_SIZE * sizeof(uint32_t))) {
2144 : : len = ECORE_RSS_KEY_SIZE * sizeof(uint32_t);
2145 : 0 : DP_NOTICE(edev, false,
2146 : : "RSS key length too big, trimmed to %d\n",
2147 : : len);
2148 : : }
2149 : 0 : DP_INFO(edev, "Applying user supplied hash key\n");
2150 : 0 : rss_params.update_rss_key = 1;
2151 : 0 : memcpy(&rss_params.rss_key, key, len);
2152 : : }
2153 : 0 : rss_params.rss_enable = 1;
2154 : : }
2155 : :
2156 : 0 : rss_params.update_rss_ind_table = 1;
2157 : 0 : rss_params.update_rss_config = 1;
2158 : : /* tbl_size has to be set with capabilities */
2159 : 0 : rss_params.rss_table_size_log = 7;
2160 : 0 : vport_update_params.vport_id = 0;
2161 : :
2162 [ # # ]: 0 : for_each_hwfn(edev, i) {
2163 : : /* pass the L2 handles instead of qids */
2164 [ # # ]: 0 : for (j = 0 ; j < ECORE_RSS_IND_TABLE_SIZE ; j++) {
2165 : 0 : idx = j % QEDE_RSS_COUNT(eth_dev);
2166 : 0 : fpidx = idx * edev->num_hwfns + i;
2167 : 0 : rss_params.rss_ind_table[j] =
2168 : 0 : qdev->fp_array[fpidx].rxq->handle;
2169 : : }
2170 : :
2171 : 0 : vport_update_params.rss_params = &rss_params;
2172 : :
2173 : 0 : p_hwfn = &edev->hwfns[i];
2174 : 0 : vport_update_params.opaque_fid = p_hwfn->hw_info.opaque_fid;
2175 : 0 : rc = ecore_sp_vport_update(p_hwfn, &vport_update_params,
2176 : : ECORE_SPQ_MODE_EBLOCK, NULL);
2177 [ # # ]: 0 : if (rc) {
2178 : 0 : DP_ERR(edev, "vport-update for RSS failed\n");
2179 : 0 : return rc;
2180 : : }
2181 : : }
2182 : 0 : qdev->rss_enable = rss_params.rss_enable;
2183 : :
2184 : : /* Update local structure for hash query */
2185 : 0 : qdev->rss_conf.rss_hf = hf;
2186 : 0 : qdev->rss_conf.rss_key_len = len;
2187 [ # # ]: 0 : if (qdev->rss_enable) {
2188 [ # # ]: 0 : if (qdev->rss_conf.rss_key == NULL) {
2189 : 0 : qdev->rss_conf.rss_key = (uint8_t *)malloc(len);
2190 [ # # ]: 0 : if (qdev->rss_conf.rss_key == NULL) {
2191 : 0 : DP_ERR(edev, "No memory to store RSS key\n");
2192 : 0 : return -ENOMEM;
2193 : : }
2194 : : }
2195 [ # # ]: 0 : if (key && len) {
2196 : 0 : DP_INFO(edev, "Storing RSS key\n");
2197 : 0 : memcpy(qdev->rss_conf.rss_key, key, len);
2198 : : }
2199 [ # # ]: 0 : } else if (!qdev->rss_enable && len == 0) {
2200 [ # # ]: 0 : if (qdev->rss_conf.rss_key) {
2201 : 0 : free(qdev->rss_conf.rss_key);
2202 : 0 : qdev->rss_conf.rss_key = NULL;
2203 : 0 : DP_INFO(edev, "Free RSS key\n");
2204 : : }
2205 : : }
2206 : :
2207 : : return 0;
2208 : : }
2209 : :
2210 : 0 : static int qede_rss_hash_conf_get(struct rte_eth_dev *eth_dev,
2211 : : struct rte_eth_rss_conf *rss_conf)
2212 : : {
2213 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
2214 : :
2215 : 0 : rss_conf->rss_hf = qdev->rss_conf.rss_hf;
2216 : 0 : rss_conf->rss_key_len = qdev->rss_conf.rss_key_len;
2217 : :
2218 [ # # # # ]: 0 : if (rss_conf->rss_key && qdev->rss_conf.rss_key)
2219 : 0 : memcpy(rss_conf->rss_key, qdev->rss_conf.rss_key,
2220 : : rss_conf->rss_key_len);
2221 : 0 : return 0;
2222 : : }
2223 : :
2224 : 0 : int qede_rss_reta_update(struct rte_eth_dev *eth_dev,
2225 : : struct rte_eth_rss_reta_entry64 *reta_conf,
2226 : : uint16_t reta_size)
2227 : : {
2228 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(eth_dev);
2229 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
2230 : : struct ecore_sp_vport_update_params vport_update_params;
2231 : : struct ecore_rss_params *params;
2232 : : uint16_t i, j, idx, fid, shift;
2233 : : struct ecore_hwfn *p_hwfn;
2234 : : uint8_t entry;
2235 : : int rc = 0;
2236 : :
2237 [ # # ]: 0 : if (reta_size > RTE_ETH_RSS_RETA_SIZE_128) {
2238 : 0 : DP_ERR(edev, "reta_size %d is not supported by hardware\n",
2239 : : reta_size);
2240 : 0 : return -EINVAL;
2241 : : }
2242 : :
2243 : : memset(&vport_update_params, 0, sizeof(vport_update_params));
2244 : 0 : params = rte_zmalloc("qede_rss", sizeof(*params), RTE_CACHE_LINE_SIZE);
2245 [ # # ]: 0 : if (params == NULL) {
2246 : 0 : DP_ERR(edev, "failed to allocate memory\n");
2247 : 0 : return -ENOMEM;
2248 : : }
2249 : :
2250 : 0 : params->update_rss_ind_table = 1;
2251 : 0 : params->rss_table_size_log = 7;
2252 : 0 : params->update_rss_config = 1;
2253 : :
2254 : 0 : vport_update_params.vport_id = 0;
2255 : : /* Use the current value of rss_enable */
2256 : 0 : params->rss_enable = qdev->rss_enable;
2257 : 0 : vport_update_params.rss_params = params;
2258 : :
2259 [ # # ]: 0 : for_each_hwfn(edev, i) {
2260 [ # # ]: 0 : for (j = 0; j < reta_size; j++) {
2261 : 0 : idx = j / RTE_ETH_RETA_GROUP_SIZE;
2262 : 0 : shift = j % RTE_ETH_RETA_GROUP_SIZE;
2263 [ # # ]: 0 : if (reta_conf[idx].mask & (1ULL << shift)) {
2264 : 0 : entry = reta_conf[idx].reta[shift];
2265 : 0 : fid = entry * edev->num_hwfns + i;
2266 : : /* Pass rxq handles to ecore */
2267 : 0 : params->rss_ind_table[j] =
2268 : 0 : qdev->fp_array[fid].rxq->handle;
2269 : : /* Update the local copy for RETA query cmd */
2270 : 0 : qdev->rss_ind_table[j] = entry;
2271 : : }
2272 : : }
2273 : :
2274 : 0 : p_hwfn = &edev->hwfns[i];
2275 : 0 : vport_update_params.opaque_fid = p_hwfn->hw_info.opaque_fid;
2276 : 0 : rc = ecore_sp_vport_update(p_hwfn, &vport_update_params,
2277 : : ECORE_SPQ_MODE_EBLOCK, NULL);
2278 [ # # ]: 0 : if (rc) {
2279 : 0 : DP_ERR(edev, "vport-update for RSS failed\n");
2280 : 0 : goto out;
2281 : : }
2282 : : }
2283 : :
2284 : 0 : out:
2285 : 0 : rte_free(params);
2286 : 0 : return rc;
2287 : : }
2288 : :
2289 : 0 : static int qede_rss_reta_query(struct rte_eth_dev *eth_dev,
2290 : : struct rte_eth_rss_reta_entry64 *reta_conf,
2291 : : uint16_t reta_size)
2292 : : {
2293 : 0 : struct qede_dev *qdev = eth_dev->data->dev_private;
2294 : : struct ecore_dev *edev = &qdev->edev;
2295 : : uint16_t i, idx, shift;
2296 : : uint8_t entry;
2297 : :
2298 [ # # ]: 0 : if (reta_size > RTE_ETH_RSS_RETA_SIZE_128) {
2299 : 0 : DP_ERR(edev, "reta_size %d is not supported\n",
2300 : : reta_size);
2301 : 0 : return -EINVAL;
2302 : : }
2303 : :
2304 [ # # ]: 0 : for (i = 0; i < reta_size; i++) {
2305 : 0 : idx = i / RTE_ETH_RETA_GROUP_SIZE;
2306 : 0 : shift = i % RTE_ETH_RETA_GROUP_SIZE;
2307 [ # # ]: 0 : if (reta_conf[idx].mask & (1ULL << shift)) {
2308 : 0 : entry = qdev->rss_ind_table[i];
2309 : 0 : reta_conf[idx].reta[shift] = entry;
2310 : : }
2311 : : }
2312 : :
2313 : : return 0;
2314 : : }
2315 : :
2316 : :
2317 : :
2318 : 0 : static int qede_set_mtu(struct rte_eth_dev *dev, uint16_t mtu)
2319 : : {
2320 : 0 : struct qede_dev *qdev = QEDE_INIT_QDEV(dev);
2321 : : struct ecore_dev *edev = QEDE_INIT_EDEV(qdev);
2322 : : struct qede_fastpath *fp;
2323 : : uint32_t frame_size;
2324 : : uint16_t bufsz;
2325 : : bool restart = false;
2326 : : int i, rc;
2327 : :
2328 : 0 : PMD_INIT_FUNC_TRACE(edev);
2329 : :
2330 : 0 : frame_size = mtu + QEDE_MAX_ETHER_HDR_LEN;
2331 [ # # ]: 0 : if (!dev->data->scattered_rx &&
2332 [ # # ]: 0 : frame_size > dev->data->min_rx_buf_size - RTE_PKTMBUF_HEADROOM) {
2333 : 0 : DP_INFO(edev, "MTU greater than minimum RX buffer size of %u\n",
2334 : : dev->data->min_rx_buf_size);
2335 : 0 : return -EINVAL;
2336 : : }
2337 [ # # ]: 0 : if (dev->data->dev_started) {
2338 : 0 : dev->data->dev_started = 0;
2339 : 0 : rc = qede_dev_stop(dev);
2340 [ # # ]: 0 : if (rc != 0)
2341 : : return rc;
2342 : : restart = true;
2343 : : }
2344 : : rte_delay_ms(1000);
2345 : 0 : qdev->new_mtu = mtu;
2346 : :
2347 : : /* Fix up RX buf size for all queues of the port */
2348 [ # # ]: 0 : for (i = 0; i < qdev->num_rx_queues; i++) {
2349 : 0 : fp = &qdev->fp_array[i];
2350 [ # # ]: 0 : if (fp->rxq != NULL) {
2351 [ # # ]: 0 : bufsz = (uint16_t)rte_pktmbuf_data_room_size(
2352 : : fp->rxq->mb_pool) - RTE_PKTMBUF_HEADROOM;
2353 : : /* cache align the mbuf size to simplify rx_buf_size
2354 : : * calculation
2355 : : */
2356 : 0 : bufsz = QEDE_FLOOR_TO_CACHE_LINE_SIZE(bufsz);
2357 : 0 : rc = qede_calc_rx_buf_size(dev, bufsz, frame_size);
2358 [ # # ]: 0 : if (rc < 0)
2359 : 0 : return rc;
2360 : :
2361 : 0 : fp->rxq->rx_buf_size = rc;
2362 : : }
2363 : : }
2364 : :
2365 [ # # # # ]: 0 : if (!dev->data->dev_started && restart) {
2366 : 0 : qede_dev_start(dev);
2367 : 0 : dev->data->dev_started = 1;
2368 : : }
2369 : :
2370 : : return 0;
2371 : : }
2372 : :
2373 : : static int
2374 : 0 : qede_dev_reset(struct rte_eth_dev *dev)
2375 : : {
2376 : : int ret;
2377 : :
2378 : : ret = qede_eth_dev_uninit(dev);
2379 [ # # ]: 0 : if (ret)
2380 : : return ret;
2381 : :
2382 : 0 : return qede_eth_dev_init(dev);
2383 : : }
2384 : :
2385 : : static void
2386 : 0 : qede_dev_rx_queue_release(struct rte_eth_dev *dev, uint16_t qid)
2387 : : {
2388 : 0 : qede_rx_queue_release(dev->data->rx_queues[qid]);
2389 : 0 : }
2390 : :
2391 : : static void
2392 : 0 : qede_dev_tx_queue_release(struct rte_eth_dev *dev, uint16_t qid)
2393 : : {
2394 : 0 : qede_tx_queue_release(dev->data->tx_queues[qid]);
2395 : 0 : }
2396 : :
2397 : : static const struct eth_dev_ops qede_eth_dev_ops = {
2398 : : .dev_configure = qede_dev_configure,
2399 : : .dev_infos_get = qede_dev_info_get,
2400 : : .rx_queue_setup = qede_rx_queue_setup,
2401 : : .rx_queue_release = qede_dev_rx_queue_release,
2402 : : .tx_queue_setup = qede_tx_queue_setup,
2403 : : .tx_queue_release = qede_dev_tx_queue_release,
2404 : : .dev_start = qede_dev_start,
2405 : : .dev_reset = qede_dev_reset,
2406 : : .dev_set_link_up = qede_dev_set_link_up,
2407 : : .dev_set_link_down = qede_dev_set_link_down,
2408 : : .link_update = qede_link_update,
2409 : : .promiscuous_enable = qede_promiscuous_enable,
2410 : : .promiscuous_disable = qede_promiscuous_disable,
2411 : : .allmulticast_enable = qede_allmulticast_enable,
2412 : : .allmulticast_disable = qede_allmulticast_disable,
2413 : : .set_mc_addr_list = qede_set_mc_addr_list,
2414 : : .dev_stop = qede_dev_stop,
2415 : : .dev_close = qede_dev_close,
2416 : : .stats_get = qede_get_stats,
2417 : : .stats_reset = qede_reset_stats,
2418 : : .xstats_get = qede_get_xstats,
2419 : : .xstats_reset = qede_reset_xstats,
2420 : : .xstats_get_names = qede_get_xstats_names,
2421 : : .mac_addr_add = qede_mac_addr_add,
2422 : : .mac_addr_remove = qede_mac_addr_remove,
2423 : : .mac_addr_set = qede_mac_addr_set,
2424 : : .vlan_offload_set = qede_vlan_offload_set,
2425 : : .vlan_filter_set = qede_vlan_filter_set,
2426 : : .flow_ctrl_set = qede_flow_ctrl_set,
2427 : : .flow_ctrl_get = qede_flow_ctrl_get,
2428 : : .dev_supported_ptypes_get = qede_dev_supported_ptypes_get,
2429 : : .rss_hash_update = qede_rss_hash_update,
2430 : : .rss_hash_conf_get = qede_rss_hash_conf_get,
2431 : : .reta_update = qede_rss_reta_update,
2432 : : .reta_query = qede_rss_reta_query,
2433 : : .mtu_set = qede_set_mtu,
2434 : : .flow_ops_get = qede_dev_flow_ops_get,
2435 : : .udp_tunnel_port_add = qede_udp_dst_port_add,
2436 : : .udp_tunnel_port_del = qede_udp_dst_port_del,
2437 : : .fw_version_get = qede_fw_version_get,
2438 : : .get_reg = qede_get_regs,
2439 : : };
2440 : :
2441 : : static const struct eth_dev_ops qede_eth_vf_dev_ops = {
2442 : : .dev_configure = qede_dev_configure,
2443 : : .dev_infos_get = qede_dev_info_get,
2444 : : .rx_queue_setup = qede_rx_queue_setup,
2445 : : .rx_queue_release = qede_dev_rx_queue_release,
2446 : : .tx_queue_setup = qede_tx_queue_setup,
2447 : : .tx_queue_release = qede_dev_tx_queue_release,
2448 : : .dev_start = qede_dev_start,
2449 : : .dev_reset = qede_dev_reset,
2450 : : .dev_set_link_up = qede_dev_set_link_up,
2451 : : .dev_set_link_down = qede_dev_set_link_down,
2452 : : .link_update = qede_link_update,
2453 : : .promiscuous_enable = qede_promiscuous_enable,
2454 : : .promiscuous_disable = qede_promiscuous_disable,
2455 : : .allmulticast_enable = qede_allmulticast_enable,
2456 : : .allmulticast_disable = qede_allmulticast_disable,
2457 : : .set_mc_addr_list = qede_set_mc_addr_list,
2458 : : .dev_stop = qede_dev_stop,
2459 : : .dev_close = qede_dev_close,
2460 : : .stats_get = qede_get_stats,
2461 : : .stats_reset = qede_reset_stats,
2462 : : .xstats_get = qede_get_xstats,
2463 : : .xstats_reset = qede_reset_xstats,
2464 : : .xstats_get_names = qede_get_xstats_names,
2465 : : .vlan_offload_set = qede_vlan_offload_set,
2466 : : .vlan_filter_set = qede_vlan_filter_set,
2467 : : .dev_supported_ptypes_get = qede_dev_supported_ptypes_get,
2468 : : .rss_hash_update = qede_rss_hash_update,
2469 : : .rss_hash_conf_get = qede_rss_hash_conf_get,
2470 : : .reta_update = qede_rss_reta_update,
2471 : : .reta_query = qede_rss_reta_query,
2472 : : .mtu_set = qede_set_mtu,
2473 : : .udp_tunnel_port_add = qede_udp_dst_port_add,
2474 : : .udp_tunnel_port_del = qede_udp_dst_port_del,
2475 : : .mac_addr_add = qede_mac_addr_add,
2476 : : .mac_addr_remove = qede_mac_addr_remove,
2477 : : .mac_addr_set = qede_mac_addr_set,
2478 : : .fw_version_get = qede_fw_version_get,
2479 : : };
2480 : :
2481 : 0 : static void qede_update_pf_params(struct ecore_dev *edev)
2482 : : {
2483 : : struct ecore_pf_params pf_params;
2484 : :
2485 : : memset(&pf_params, 0, sizeof(struct ecore_pf_params));
2486 : 0 : pf_params.eth_pf_params.num_cons = QEDE_PF_NUM_CONNS;
2487 : 0 : pf_params.eth_pf_params.num_arfs_filters = QEDE_RFS_MAX_FLTR;
2488 : 0 : qed_ops->common->update_pf_params(edev, &pf_params);
2489 : 0 : }
2490 : :
2491 : 0 : static void qede_generate_random_mac_addr(struct rte_ether_addr *mac_addr)
2492 : : {
2493 : : uint64_t random;
2494 : :
2495 : : /* Set Organizationally Unique Identifier (OUI) prefix. */
2496 : : mac_addr->addr_bytes[0] = 0x00;
2497 : 0 : mac_addr->addr_bytes[1] = 0x09;
2498 : 0 : mac_addr->addr_bytes[2] = 0xC0;
2499 : :
2500 : : /* Force indication of locally assigned MAC address. */
2501 : 0 : mac_addr->addr_bytes[0] |= RTE_ETHER_LOCAL_ADMIN_ADDR;
2502 : :
2503 : : /* Generate the last 3 bytes of the MAC address with a random number. */
2504 : 0 : random = rte_rand();
2505 : :
2506 : 0 : memcpy(&mac_addr->addr_bytes[3], &random, 3);
2507 : 0 : }
2508 : :
2509 : 0 : static int qede_common_dev_init(struct rte_eth_dev *eth_dev, bool is_vf)
2510 : : {
2511 : : struct rte_pci_device *pci_dev;
2512 : : struct rte_pci_addr pci_addr;
2513 : : struct qede_dev *adapter;
2514 : : struct ecore_dev *edev;
2515 : : struct qed_dev_eth_info dev_info;
2516 : : struct qed_slowpath_params params;
2517 : : static bool do_once = true;
2518 : : uint8_t bulletin_change;
2519 : : uint8_t vf_mac[RTE_ETHER_ADDR_LEN];
2520 : : uint8_t is_mac_forced;
2521 : : bool is_mac_exist = false;
2522 : : /* Fix up ecore debug level */
2523 : : uint32_t dp_module = ~0 & ~ECORE_MSG_HW;
2524 : : uint8_t dp_level = ECORE_LEVEL_VERBOSE;
2525 : : uint32_t int_mode;
2526 : : int rc;
2527 : :
2528 : : /* Extract key data structures */
2529 : 0 : adapter = eth_dev->data->dev_private;
2530 : 0 : adapter->ethdev = eth_dev;
2531 : 0 : edev = &adapter->edev;
2532 : 0 : pci_dev = RTE_ETH_DEV_TO_PCI(eth_dev);
2533 : 0 : pci_addr = pci_dev->addr;
2534 : :
2535 : 0 : PMD_INIT_FUNC_TRACE(edev);
2536 : :
2537 : 0 : snprintf(edev->name, NAME_SIZE, PCI_SHORT_PRI_FMT ":dpdk-port-%u",
2538 : : pci_addr.bus, pci_addr.devid, pci_addr.function,
2539 : 0 : eth_dev->data->port_id);
2540 : :
2541 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY) {
2542 : 0 : DP_ERR(edev, "Skipping device init from secondary process\n");
2543 : 0 : return 0;
2544 : : }
2545 : :
2546 : 0 : rte_eth_copy_pci_info(eth_dev, pci_dev);
2547 : 0 : eth_dev->data->dev_flags |= RTE_ETH_DEV_AUTOFILL_QUEUE_XSTATS;
2548 : :
2549 : : /* @DPDK */
2550 : 0 : edev->vendor_id = pci_dev->id.vendor_id;
2551 : 0 : edev->device_id = pci_dev->id.device_id;
2552 : :
2553 : 0 : qed_ops = qed_get_eth_ops();
2554 [ # # ]: 0 : if (!qed_ops) {
2555 : 0 : DP_ERR(edev, "Failed to get qed_eth_ops_pass\n");
2556 : : rc = -EINVAL;
2557 : 0 : goto err;
2558 : : }
2559 : :
2560 : 0 : DP_INFO(edev, "Starting qede probe\n");
2561 : 0 : rc = qed_ops->common->probe(edev, pci_dev, dp_module,
2562 : : dp_level, is_vf);
2563 [ # # ]: 0 : if (rc != 0) {
2564 : 0 : DP_ERR(edev, "qede probe failed rc %d\n", rc);
2565 : : rc = -ENODEV;
2566 : 0 : goto err;
2567 : : }
2568 : 0 : qede_update_pf_params(edev);
2569 : :
2570 [ # # ]: 0 : switch (rte_intr_type_get(pci_dev->intr_handle)) {
2571 : 0 : case RTE_INTR_HANDLE_UIO_INTX:
2572 : : case RTE_INTR_HANDLE_VFIO_LEGACY:
2573 : : int_mode = ECORE_INT_MODE_INTA;
2574 : 0 : rte_intr_callback_register(pci_dev->intr_handle,
2575 : : qede_interrupt_handler_intx,
2576 : : (void *)eth_dev);
2577 : 0 : break;
2578 : 0 : default:
2579 : : int_mode = ECORE_INT_MODE_MSIX;
2580 : 0 : rte_intr_callback_register(pci_dev->intr_handle,
2581 : : qede_interrupt_handler,
2582 : : (void *)eth_dev);
2583 : : }
2584 : :
2585 [ # # ]: 0 : if (rte_intr_enable(pci_dev->intr_handle)) {
2586 : 0 : DP_ERR(edev, "rte_intr_enable() failed\n");
2587 : : rc = -ENODEV;
2588 : 0 : goto err;
2589 : : }
2590 : :
2591 : : /* Start the Slowpath-process */
2592 : : memset(¶ms, 0, sizeof(struct qed_slowpath_params));
2593 : :
2594 : 0 : params.int_mode = int_mode;
2595 : 0 : params.drv_major = QEDE_PMD_VERSION_MAJOR;
2596 : 0 : params.drv_minor = QEDE_PMD_VERSION_MINOR;
2597 : 0 : params.drv_rev = QEDE_PMD_VERSION_REVISION;
2598 : 0 : params.drv_eng = QEDE_PMD_VERSION_PATCH;
2599 : : strncpy((char *)params.name, QEDE_PMD_VER_PREFIX,
2600 : : QEDE_PMD_DRV_VER_STR_SIZE);
2601 : :
2602 : 0 : qede_assign_rxtx_handlers(eth_dev, true);
2603 : 0 : eth_dev->tx_pkt_prepare = qede_xmit_prep_pkts;
2604 : :
2605 : : /* For CMT mode device do periodic polling for slowpath events.
2606 : : * This is required since uio device uses only one MSI-x
2607 : : * interrupt vector but we need one for each engine.
2608 : : */
2609 [ # # # # ]: 0 : if (ECORE_IS_CMT(edev) && IS_PF(edev)) {
2610 : 0 : rc = rte_eal_alarm_set(QEDE_SP_TIMER_PERIOD,
2611 : : qede_poll_sp_sb_cb,
2612 : : (void *)eth_dev);
2613 [ # # ]: 0 : if (rc != 0) {
2614 : 0 : DP_ERR(edev, "Unable to start periodic"
2615 : : " timer rc %d\n", rc);
2616 : : rc = -EINVAL;
2617 : 0 : goto err;
2618 : : }
2619 : : }
2620 : :
2621 : 0 : rc = qed_ops->common->slowpath_start(edev, ¶ms);
2622 [ # # ]: 0 : if (rc) {
2623 : 0 : DP_ERR(edev, "Cannot start slowpath rc = %d\n", rc);
2624 : 0 : rte_eal_alarm_cancel(qede_poll_sp_sb_cb,
2625 : : (void *)eth_dev);
2626 : : rc = -ENODEV;
2627 : 0 : goto err;
2628 : : }
2629 : :
2630 : 0 : rc = qed_ops->fill_dev_info(edev, &dev_info);
2631 [ # # ]: 0 : if (rc) {
2632 : 0 : DP_ERR(edev, "Cannot get device_info rc %d\n", rc);
2633 : 0 : qed_ops->common->slowpath_stop(edev);
2634 : 0 : qed_ops->common->remove(edev);
2635 : 0 : rte_eal_alarm_cancel(qede_poll_sp_sb_cb,
2636 : : (void *)eth_dev);
2637 : : rc = -ENODEV;
2638 : 0 : goto err;
2639 : : }
2640 : :
2641 : : qede_alloc_etherdev(adapter, &dev_info);
2642 : :
2643 [ # # ]: 0 : if (do_once) {
2644 : 0 : qede_print_adapter_info(eth_dev);
2645 : 0 : do_once = false;
2646 : : }
2647 : :
2648 : 0 : adapter->ops->common->set_name(edev, edev->name);
2649 : :
2650 [ # # ]: 0 : if (!is_vf)
2651 : 0 : adapter->dev_info.num_mac_filters =
2652 : 0 : (uint32_t)RESC_NUM(ECORE_LEADING_HWFN(edev),
2653 : : ECORE_MAC);
2654 : : else
2655 : 0 : ecore_vf_get_num_mac_filters(ECORE_LEADING_HWFN(edev),
2656 : 0 : (uint32_t *)&adapter->dev_info.num_mac_filters);
2657 : :
2658 : : /* Allocate memory for storing MAC addr */
2659 : 0 : eth_dev->data->mac_addrs = rte_zmalloc(edev->name,
2660 : 0 : (RTE_ETHER_ADDR_LEN *
2661 : 0 : adapter->dev_info.num_mac_filters),
2662 : : RTE_CACHE_LINE_SIZE);
2663 : :
2664 [ # # ]: 0 : if (eth_dev->data->mac_addrs == NULL) {
2665 : 0 : DP_ERR(edev, "Failed to allocate MAC address\n");
2666 : 0 : qed_ops->common->slowpath_stop(edev);
2667 : 0 : qed_ops->common->remove(edev);
2668 : 0 : rte_eal_alarm_cancel(qede_poll_sp_sb_cb,
2669 : : (void *)eth_dev);
2670 : 0 : return -ENOMEM;
2671 : : }
2672 : :
2673 [ # # ]: 0 : if (!is_vf) {
2674 : : rte_ether_addr_copy((struct rte_ether_addr *)edev->hwfns[0].
2675 : : hw_info.hw_mac_addr,
2676 : : ð_dev->data->mac_addrs[0]);
2677 : : rte_ether_addr_copy(ð_dev->data->mac_addrs[0],
2678 : : &adapter->primary_mac);
2679 : : } else {
2680 : 0 : ecore_vf_read_bulletin(ECORE_LEADING_HWFN(edev),
2681 : : &bulletin_change);
2682 [ # # ]: 0 : if (bulletin_change) {
2683 : : is_mac_exist =
2684 : 0 : ecore_vf_bulletin_get_forced_mac(
2685 : : ECORE_LEADING_HWFN(edev),
2686 : : vf_mac,
2687 : : &is_mac_forced);
2688 [ # # ]: 0 : if (is_mac_exist) {
2689 : 0 : DP_INFO(edev, "VF macaddr received from PF\n");
2690 : 0 : rte_ether_addr_copy(
2691 : : (struct rte_ether_addr *)&vf_mac,
2692 : 0 : ð_dev->data->mac_addrs[0]);
2693 : : rte_ether_addr_copy(
2694 : : ð_dev->data->mac_addrs[0],
2695 : : &adapter->primary_mac);
2696 : : } else {
2697 : 0 : DP_ERR(edev, "No VF macaddr assigned\n");
2698 : : }
2699 : : }
2700 : :
2701 : : /* If MAC doesn't exist from PF, generate random one */
2702 [ # # ]: 0 : if (!is_mac_exist) {
2703 : : struct rte_ether_addr *mac_addr;
2704 : :
2705 : : mac_addr = (struct rte_ether_addr *)&vf_mac;
2706 : 0 : qede_generate_random_mac_addr(mac_addr);
2707 : :
2708 : 0 : rte_ether_addr_copy(mac_addr,
2709 : 0 : ð_dev->data->mac_addrs[0]);
2710 : :
2711 : : rte_ether_addr_copy(ð_dev->data->mac_addrs[0],
2712 : : &adapter->primary_mac);
2713 : : }
2714 : : }
2715 : :
2716 [ # # ]: 0 : eth_dev->dev_ops = (is_vf) ? &qede_eth_vf_dev_ops : &qede_eth_dev_ops;
2717 : 0 : eth_dev->rx_descriptor_status = qede_rx_descriptor_status;
2718 : :
2719 : 0 : adapter->num_tx_queues = 0;
2720 : 0 : adapter->num_rx_queues = 0;
2721 : 0 : SLIST_INIT(&adapter->arfs_info.arfs_list_head);
2722 : 0 : SLIST_INIT(&adapter->vlan_list_head);
2723 : 0 : SLIST_INIT(&adapter->uc_list_head);
2724 : 0 : SLIST_INIT(&adapter->mc_list_head);
2725 : 0 : adapter->mtu = RTE_ETHER_MTU;
2726 : 0 : adapter->vport_started = false;
2727 : :
2728 : : /* VF tunnel offloads is enabled by default in PF driver */
2729 : 0 : adapter->vxlan.num_filters = 0;
2730 : 0 : adapter->geneve.num_filters = 0;
2731 : 0 : adapter->ipgre.num_filters = 0;
2732 [ # # ]: 0 : if (is_vf) {
2733 : 0 : adapter->vxlan.enable = true;
2734 : 0 : adapter->vxlan.filter_type = RTE_ETH_TUNNEL_FILTER_IMAC |
2735 : : RTE_ETH_TUNNEL_FILTER_IVLAN;
2736 : 0 : adapter->vxlan.udp_port = QEDE_VXLAN_DEF_PORT;
2737 : 0 : adapter->geneve.enable = true;
2738 : 0 : adapter->geneve.filter_type = RTE_ETH_TUNNEL_FILTER_IMAC |
2739 : : RTE_ETH_TUNNEL_FILTER_IVLAN;
2740 : 0 : adapter->geneve.udp_port = QEDE_GENEVE_DEF_PORT;
2741 : 0 : adapter->ipgre.enable = true;
2742 : 0 : adapter->ipgre.filter_type = RTE_ETH_TUNNEL_FILTER_IMAC |
2743 : : RTE_ETH_TUNNEL_FILTER_IVLAN;
2744 : : } else {
2745 : 0 : adapter->vxlan.enable = false;
2746 : 0 : adapter->geneve.enable = false;
2747 : 0 : adapter->ipgre.enable = false;
2748 : 0 : qed_ops->sriov_configure(edev, pci_dev->max_vfs);
2749 : : }
2750 : :
2751 : 0 : DP_INFO(edev, "MAC address : " RTE_ETHER_ADDR_PRT_FMT "\n",
2752 : : RTE_ETHER_ADDR_BYTES(&adapter->primary_mac));
2753 : :
2754 : 0 : DP_INFO(edev, "Device initialized\n");
2755 : :
2756 : 0 : return 0;
2757 : :
2758 : 0 : err:
2759 [ # # ]: 0 : if (do_once) {
2760 : 0 : qede_print_adapter_info(eth_dev);
2761 : 0 : do_once = false;
2762 : : }
2763 : : return rc;
2764 : : }
2765 : :
2766 : 0 : static int qedevf_eth_dev_init(struct rte_eth_dev *eth_dev)
2767 : : {
2768 : 0 : return qede_common_dev_init(eth_dev, 1);
2769 : : }
2770 : :
2771 : 0 : static int qede_eth_dev_init(struct rte_eth_dev *eth_dev)
2772 : : {
2773 : 0 : return qede_common_dev_init(eth_dev, 0);
2774 : : }
2775 : :
2776 : 0 : static int qede_dev_common_uninit(struct rte_eth_dev *eth_dev)
2777 : : {
2778 : 0 : struct qede_dev *qdev = eth_dev->data->dev_private;
2779 : : struct ecore_dev *edev = &qdev->edev;
2780 : 0 : PMD_INIT_FUNC_TRACE(edev);
2781 : 0 : qede_dev_close(eth_dev);
2782 : 0 : return 0;
2783 : : }
2784 : :
2785 : 0 : static int qede_eth_dev_uninit(struct rte_eth_dev *eth_dev)
2786 : : {
2787 : 0 : return qede_dev_common_uninit(eth_dev);
2788 : : }
2789 : :
2790 : 0 : static int qedevf_eth_dev_uninit(struct rte_eth_dev *eth_dev)
2791 : : {
2792 : 0 : return qede_dev_common_uninit(eth_dev);
2793 : : }
2794 : :
2795 : : static const struct rte_pci_id pci_id_qedevf_map[] = {
2796 : : #define QEDEVF_RTE_PCI_DEVICE(dev) RTE_PCI_DEVICE(PCI_VENDOR_ID_QLOGIC, dev)
2797 : : {
2798 : : QEDEVF_RTE_PCI_DEVICE(PCI_DEVICE_ID_QLOGIC_NX2_VF)
2799 : : },
2800 : : {
2801 : : QEDEVF_RTE_PCI_DEVICE(PCI_DEVICE_ID_QLOGIC_57980S_IOV)
2802 : : },
2803 : : {
2804 : : QEDEVF_RTE_PCI_DEVICE(PCI_DEVICE_ID_QLOGIC_AH_IOV)
2805 : : },
2806 : : {.vendor_id = 0,}
2807 : : };
2808 : :
2809 : : static const struct rte_pci_id pci_id_qede_map[] = {
2810 : : #define QEDE_RTE_PCI_DEVICE(dev) RTE_PCI_DEVICE(PCI_VENDOR_ID_QLOGIC, dev)
2811 : : {
2812 : : QEDE_RTE_PCI_DEVICE(PCI_DEVICE_ID_QLOGIC_NX2_57980E)
2813 : : },
2814 : : {
2815 : : QEDE_RTE_PCI_DEVICE(PCI_DEVICE_ID_QLOGIC_NX2_57980S)
2816 : : },
2817 : : {
2818 : : QEDE_RTE_PCI_DEVICE(PCI_DEVICE_ID_QLOGIC_57980S_40)
2819 : : },
2820 : : {
2821 : : QEDE_RTE_PCI_DEVICE(PCI_DEVICE_ID_QLOGIC_57980S_25)
2822 : : },
2823 : : {
2824 : : QEDE_RTE_PCI_DEVICE(PCI_DEVICE_ID_QLOGIC_57980S_100)
2825 : : },
2826 : : {
2827 : : QEDE_RTE_PCI_DEVICE(PCI_DEVICE_ID_QLOGIC_57980S_50)
2828 : : },
2829 : : {
2830 : : QEDE_RTE_PCI_DEVICE(PCI_DEVICE_ID_QLOGIC_AH_50G)
2831 : : },
2832 : : {
2833 : : QEDE_RTE_PCI_DEVICE(PCI_DEVICE_ID_QLOGIC_AH_10G)
2834 : : },
2835 : : {
2836 : : QEDE_RTE_PCI_DEVICE(PCI_DEVICE_ID_QLOGIC_AH_40G)
2837 : : },
2838 : : {
2839 : : QEDE_RTE_PCI_DEVICE(PCI_DEVICE_ID_QLOGIC_AH_25G)
2840 : : },
2841 : : {.vendor_id = 0,}
2842 : : };
2843 : :
2844 : 0 : static int qedevf_eth_dev_pci_probe(struct rte_pci_driver *pci_drv __rte_unused,
2845 : : struct rte_pci_device *pci_dev)
2846 : : {
2847 : 0 : return rte_eth_dev_pci_generic_probe(pci_dev,
2848 : : sizeof(struct qede_dev), qedevf_eth_dev_init);
2849 : : }
2850 : :
2851 : 0 : static int qedevf_eth_dev_pci_remove(struct rte_pci_device *pci_dev)
2852 : : {
2853 : 0 : return rte_eth_dev_pci_generic_remove(pci_dev, qedevf_eth_dev_uninit);
2854 : : }
2855 : :
2856 : : static struct rte_pci_driver rte_qedevf_pmd = {
2857 : : .id_table = pci_id_qedevf_map,
2858 : : .drv_flags = RTE_PCI_DRV_NEED_MAPPING | RTE_PCI_DRV_INTR_LSC,
2859 : : .probe = qedevf_eth_dev_pci_probe,
2860 : : .remove = qedevf_eth_dev_pci_remove,
2861 : : };
2862 : :
2863 : 0 : static int qede_eth_dev_pci_probe(struct rte_pci_driver *pci_drv __rte_unused,
2864 : : struct rte_pci_device *pci_dev)
2865 : : {
2866 : 0 : return rte_eth_dev_pci_generic_probe(pci_dev,
2867 : : sizeof(struct qede_dev), qede_eth_dev_init);
2868 : : }
2869 : :
2870 : 0 : static int qede_eth_dev_pci_remove(struct rte_pci_device *pci_dev)
2871 : : {
2872 : 0 : return rte_eth_dev_pci_generic_remove(pci_dev, qede_eth_dev_uninit);
2873 : : }
2874 : :
2875 : : static struct rte_pci_driver rte_qede_pmd = {
2876 : : .id_table = pci_id_qede_map,
2877 : : .drv_flags = RTE_PCI_DRV_NEED_MAPPING | RTE_PCI_DRV_INTR_LSC,
2878 : : .probe = qede_eth_dev_pci_probe,
2879 : : .remove = qede_eth_dev_pci_remove,
2880 : : };
2881 : :
2882 : 253 : RTE_PMD_REGISTER_PCI(net_qede, rte_qede_pmd);
2883 : : RTE_PMD_REGISTER_PCI_TABLE(net_qede, pci_id_qede_map);
2884 : : RTE_PMD_REGISTER_KMOD_DEP(net_qede, "* igb_uio | uio_pci_generic | vfio-pci");
2885 : 253 : RTE_PMD_REGISTER_PCI(net_qede_vf, rte_qedevf_pmd);
2886 : : RTE_PMD_REGISTER_PCI_TABLE(net_qede_vf, pci_id_qedevf_map);
2887 : : RTE_PMD_REGISTER_KMOD_DEP(net_qede_vf, "* igb_uio | vfio-pci");
2888 [ - + ]: 253 : RTE_LOG_REGISTER_SUFFIX(qede_logtype_init, init, NOTICE);
2889 [ - + ]: 253 : RTE_LOG_REGISTER_SUFFIX(qede_logtype_driver, driver, NOTICE);
|
