Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(c) 2023 Intel Corporation
3 : : */
4 : :
5 : : #include <rte_atomic.h>
6 : : #include <rte_eal.h>
7 : : #include <rte_ether.h>
8 : : #include <rte_malloc.h>
9 : : #include <rte_memzone.h>
10 : : #include <rte_dev.h>
11 : : #include <errno.h>
12 : : #include <rte_alarm.h>
13 : : #include <rte_hash_crc.h>
14 : :
15 : : #include "cpfl_ethdev.h"
16 : : #include <ethdev_private.h>
17 : : #include <sys/utsname.h>
18 : : #include "cpfl_rxtx.h"
19 : : #include "cpfl_flow.h"
20 : : #include "cpfl_rules.h"
21 : : #include "../common/tx.h"
22 : :
23 : : #define CPFL_REPRESENTOR "representor"
24 : : #define CPFL_TX_SINGLE_Q "tx_single"
25 : : #define CPFL_RX_SINGLE_Q "rx_single"
26 : : #define CPFL_VPORT "vport"
27 : :
28 : : #ifdef RTE_HAS_JANSSON
29 : : #define CPFL_FLOW_PARSER "flow_parser"
30 : : #endif
31 : :
32 : : #define VCPF_FID 0
33 : : #define CPFL_FID 6
34 : :
35 : : rte_spinlock_t cpfl_adapter_lock;
36 : : /* A list for all adapters, one adapter matches one PCI device */
37 : : struct cpfl_adapter_list cpfl_adapter_list;
38 : : bool cpfl_adapter_list_init;
39 : :
40 : : static const char * const cpfl_valid_args_first[] = {
41 : : CPFL_REPRESENTOR,
42 : : CPFL_TX_SINGLE_Q,
43 : : CPFL_RX_SINGLE_Q,
44 : : CPFL_VPORT,
45 : : #ifdef RTE_HAS_JANSSON
46 : : CPFL_FLOW_PARSER,
47 : : #endif
48 : : NULL
49 : : };
50 : :
51 : : static const char * const cpfl_valid_args_again[] = {
52 : : CPFL_REPRESENTOR,
53 : : NULL
54 : : };
55 : :
56 : : uint32_t cpfl_supported_speeds[] = {
57 : : RTE_ETH_SPEED_NUM_NONE,
58 : : RTE_ETH_SPEED_NUM_10M,
59 : : RTE_ETH_SPEED_NUM_100M,
60 : : RTE_ETH_SPEED_NUM_1G,
61 : : RTE_ETH_SPEED_NUM_2_5G,
62 : : RTE_ETH_SPEED_NUM_5G,
63 : : RTE_ETH_SPEED_NUM_10G,
64 : : RTE_ETH_SPEED_NUM_20G,
65 : : RTE_ETH_SPEED_NUM_25G,
66 : : RTE_ETH_SPEED_NUM_40G,
67 : : RTE_ETH_SPEED_NUM_50G,
68 : : RTE_ETH_SPEED_NUM_56G,
69 : : RTE_ETH_SPEED_NUM_100G,
70 : : RTE_ETH_SPEED_NUM_200G
71 : : };
72 : :
73 : : static const uint64_t cpfl_map_hena_rss[] = {
74 : : [IDPF_HASH_NONF_UNICAST_IPV4_UDP] =
75 : : RTE_ETH_RSS_NONFRAG_IPV4_UDP,
76 : : [IDPF_HASH_NONF_MULTICAST_IPV4_UDP] =
77 : : RTE_ETH_RSS_NONFRAG_IPV4_UDP,
78 : : [IDPF_HASH_NONF_IPV4_UDP] =
79 : : RTE_ETH_RSS_NONFRAG_IPV4_UDP,
80 : : [IDPF_HASH_NONF_IPV4_TCP_SYN_NO_ACK] =
81 : : RTE_ETH_RSS_NONFRAG_IPV4_TCP,
82 : : [IDPF_HASH_NONF_IPV4_TCP] =
83 : : RTE_ETH_RSS_NONFRAG_IPV4_TCP,
84 : : [IDPF_HASH_NONF_IPV4_SCTP] =
85 : : RTE_ETH_RSS_NONFRAG_IPV4_SCTP,
86 : : [IDPF_HASH_NONF_IPV4_OTHER] =
87 : : RTE_ETH_RSS_NONFRAG_IPV4_OTHER,
88 : : [IDPF_HASH_FRAG_IPV4] = RTE_ETH_RSS_FRAG_IPV4,
89 : :
90 : : /* IPv6 */
91 : : [IDPF_HASH_NONF_UNICAST_IPV6_UDP] =
92 : : RTE_ETH_RSS_NONFRAG_IPV6_UDP,
93 : : [IDPF_HASH_NONF_MULTICAST_IPV6_UDP] =
94 : : RTE_ETH_RSS_NONFRAG_IPV6_UDP,
95 : : [IDPF_HASH_NONF_IPV6_UDP] =
96 : : RTE_ETH_RSS_NONFRAG_IPV6_UDP,
97 : : [IDPF_HASH_NONF_IPV6_TCP_SYN_NO_ACK] =
98 : : RTE_ETH_RSS_NONFRAG_IPV6_TCP,
99 : : [IDPF_HASH_NONF_IPV6_TCP] =
100 : : RTE_ETH_RSS_NONFRAG_IPV6_TCP,
101 : : [IDPF_HASH_NONF_IPV6_SCTP] =
102 : : RTE_ETH_RSS_NONFRAG_IPV6_SCTP,
103 : : [IDPF_HASH_NONF_IPV6_OTHER] =
104 : : RTE_ETH_RSS_NONFRAG_IPV6_OTHER,
105 : : [IDPF_HASH_FRAG_IPV6] = RTE_ETH_RSS_FRAG_IPV6,
106 : :
107 : : /* L2 Payload */
108 : : [IDPF_HASH_L2_PAYLOAD] = RTE_ETH_RSS_L2_PAYLOAD
109 : : };
110 : :
111 : : static const uint64_t cpfl_ipv4_rss = RTE_ETH_RSS_NONFRAG_IPV4_UDP |
112 : : RTE_ETH_RSS_NONFRAG_IPV4_TCP |
113 : : RTE_ETH_RSS_NONFRAG_IPV4_SCTP |
114 : : RTE_ETH_RSS_NONFRAG_IPV4_OTHER |
115 : : RTE_ETH_RSS_FRAG_IPV4;
116 : :
117 : : static const uint64_t cpfl_ipv6_rss = RTE_ETH_RSS_NONFRAG_IPV6_UDP |
118 : : RTE_ETH_RSS_NONFRAG_IPV6_TCP |
119 : : RTE_ETH_RSS_NONFRAG_IPV6_SCTP |
120 : : RTE_ETH_RSS_NONFRAG_IPV6_OTHER |
121 : : RTE_ETH_RSS_FRAG_IPV6;
122 : :
123 : : struct rte_cpfl_xstats_name_off {
124 : : char name[RTE_ETH_XSTATS_NAME_SIZE];
125 : : unsigned int offset;
126 : : };
127 : :
128 : : static const struct rte_cpfl_xstats_name_off rte_cpfl_stats_strings[] = {
129 : : {"rx_bytes", offsetof(struct virtchnl2_vport_stats, rx_bytes)},
130 : : {"rx_unicast_packets", offsetof(struct virtchnl2_vport_stats, rx_unicast)},
131 : : {"rx_multicast_packets", offsetof(struct virtchnl2_vport_stats, rx_multicast)},
132 : : {"rx_broadcast_packets", offsetof(struct virtchnl2_vport_stats, rx_broadcast)},
133 : : {"rx_dropped_packets", offsetof(struct virtchnl2_vport_stats, rx_discards)},
134 : : {"rx_errors", offsetof(struct virtchnl2_vport_stats, rx_errors)},
135 : : {"rx_unknown_protocol_packets", offsetof(struct virtchnl2_vport_stats,
136 : : rx_unknown_protocol)},
137 : : {"tx_bytes", offsetof(struct virtchnl2_vport_stats, tx_bytes)},
138 : : {"tx_unicast_packets", offsetof(struct virtchnl2_vport_stats, tx_unicast)},
139 : : {"tx_multicast_packets", offsetof(struct virtchnl2_vport_stats, tx_multicast)},
140 : : {"tx_broadcast_packets", offsetof(struct virtchnl2_vport_stats, tx_broadcast)},
141 : : {"tx_dropped_packets", offsetof(struct virtchnl2_vport_stats, tx_discards)},
142 : : {"tx_error_packets", offsetof(struct virtchnl2_vport_stats, tx_errors)}};
143 : :
144 : : #define CPFL_NB_XSTATS RTE_DIM(rte_cpfl_stats_strings)
145 : :
146 : : static int
147 : 0 : cpfl_dev_link_update(struct rte_eth_dev *dev,
148 : : __rte_unused int wait_to_complete)
149 : : {
150 : 0 : struct cpfl_vport *cpfl_vport = dev->data->dev_private;
151 : : struct idpf_vport *vport = &cpfl_vport->base;
152 : : struct rte_eth_link new_link;
153 : : unsigned int i;
154 : :
155 : : memset(&new_link, 0, sizeof(new_link));
156 : :
157 [ # # ]: 0 : for (i = 0; i < RTE_DIM(cpfl_supported_speeds); i++) {
158 [ # # ]: 0 : if (vport->link_speed == cpfl_supported_speeds[i]) {
159 : 0 : new_link.link_speed = vport->link_speed;
160 : 0 : break;
161 : : }
162 : : }
163 : :
164 [ # # ]: 0 : if (i == RTE_DIM(cpfl_supported_speeds)) {
165 [ # # ]: 0 : if (vport->link_up)
166 : 0 : new_link.link_speed = RTE_ETH_SPEED_NUM_UNKNOWN;
167 : : else
168 : 0 : new_link.link_speed = RTE_ETH_SPEED_NUM_NONE;
169 : : }
170 : :
171 : 0 : new_link.link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
172 : 0 : new_link.link_status = vport->link_up ? RTE_ETH_LINK_UP :
173 : : RTE_ETH_LINK_DOWN;
174 : 0 : new_link.link_autoneg = (dev->data->dev_conf.link_speeds & RTE_ETH_LINK_SPEED_FIXED) ?
175 [ # # ]: 0 : RTE_ETH_LINK_FIXED : RTE_ETH_LINK_AUTONEG;
176 : :
177 : 0 : return rte_eth_linkstatus_set(dev, &new_link);
178 : : }
179 : :
180 : : static int
181 : 0 : cpfl_hairpin_cap_get(struct rte_eth_dev *dev,
182 : : struct rte_eth_hairpin_cap *cap)
183 : : {
184 : 0 : struct cpfl_vport *cpfl_vport = dev->data->dev_private;
185 : :
186 [ # # ]: 0 : if (cpfl_vport->p2p_q_chunks_info == NULL)
187 : : return -ENOTSUP;
188 : :
189 : 0 : cap->max_nb_queues = CPFL_MAX_P2P_NB_QUEUES;
190 : 0 : cap->max_rx_2_tx = CPFL_MAX_HAIRPINQ_RX_2_TX;
191 : 0 : cap->max_tx_2_rx = CPFL_MAX_HAIRPINQ_TX_2_RX;
192 : 0 : cap->max_nb_desc = CPFL_MAX_HAIRPINQ_NB_DESC;
193 : :
194 : 0 : return 0;
195 : : }
196 : :
197 : : static int
198 : 0 : cpfl_dev_info_get(struct rte_eth_dev *dev, struct rte_eth_dev_info *dev_info)
199 : : {
200 : 0 : struct cpfl_vport *cpfl_vport = dev->data->dev_private;
201 : : struct idpf_vport *vport = &cpfl_vport->base;
202 : 0 : struct idpf_adapter *base = vport->adapter;
203 : :
204 : 0 : dev_info->max_rx_queues = base->caps.max_rx_q;
205 : 0 : dev_info->max_tx_queues = base->caps.max_tx_q;
206 : 0 : dev_info->min_rx_bufsize = CPFL_MIN_BUF_SIZE;
207 : 0 : dev_info->max_rx_pktlen = vport->max_mtu + CPFL_ETH_OVERHEAD;
208 : :
209 : 0 : dev_info->max_mtu = vport->max_mtu;
210 : 0 : dev_info->min_mtu = RTE_ETHER_MIN_MTU;
211 : :
212 : 0 : dev_info->hash_key_size = vport->rss_key_size;
213 : 0 : dev_info->reta_size = vport->rss_lut_size;
214 : :
215 : 0 : dev_info->flow_type_rss_offloads = CPFL_RSS_OFFLOAD_ALL;
216 : :
217 : 0 : dev_info->rx_offload_capa =
218 : : RTE_ETH_RX_OFFLOAD_IPV4_CKSUM |
219 : : RTE_ETH_RX_OFFLOAD_UDP_CKSUM |
220 : : RTE_ETH_RX_OFFLOAD_TCP_CKSUM |
221 : : RTE_ETH_RX_OFFLOAD_OUTER_IPV4_CKSUM |
222 : : RTE_ETH_RX_OFFLOAD_TIMESTAMP |
223 : : RTE_ETH_RX_OFFLOAD_SCATTER;
224 : :
225 : 0 : dev_info->tx_offload_capa =
226 : : RTE_ETH_TX_OFFLOAD_IPV4_CKSUM |
227 : : RTE_ETH_TX_OFFLOAD_UDP_CKSUM |
228 : : RTE_ETH_TX_OFFLOAD_TCP_CKSUM |
229 : : RTE_ETH_TX_OFFLOAD_SCTP_CKSUM |
230 : : RTE_ETH_TX_OFFLOAD_TCP_TSO |
231 : : RTE_ETH_TX_OFFLOAD_MULTI_SEGS |
232 : : RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE;
233 : :
234 : 0 : dev_info->default_txconf = (struct rte_eth_txconf) {
235 : : .tx_free_thresh = CPFL_DEFAULT_TX_FREE_THRESH,
236 : : .tx_rs_thresh = CPFL_DEFAULT_TX_RS_THRESH,
237 : : };
238 : :
239 : 0 : dev_info->default_rxconf = (struct rte_eth_rxconf) {
240 : : .rx_free_thresh = CPFL_DEFAULT_RX_FREE_THRESH,
241 : : };
242 : :
243 : 0 : dev_info->tx_desc_lim = (struct rte_eth_desc_lim) {
244 : : .nb_max = CPFL_MAX_RING_DESC,
245 : : .nb_min = CPFL_MIN_RING_DESC,
246 : : .nb_align = CPFL_ALIGN_RING_DESC,
247 : : };
248 : :
249 : 0 : dev_info->rx_desc_lim = (struct rte_eth_desc_lim) {
250 : : .nb_max = CPFL_MAX_RING_DESC,
251 : : .nb_min = CPFL_MIN_RING_DESC,
252 : : .nb_align = CPFL_ALIGN_RING_DESC,
253 : : };
254 : :
255 : 0 : return 0;
256 : : }
257 : :
258 : : static int
259 : 0 : cpfl_dev_mtu_set(struct rte_eth_dev *dev, uint16_t mtu)
260 : : {
261 : 0 : struct cpfl_vport *cpfl_vport = dev->data->dev_private;
262 : : struct idpf_vport *vport = &cpfl_vport->base;
263 : :
264 : : /* mtu setting is forbidden if port is start */
265 [ # # ]: 0 : if (dev->data->dev_started) {
266 : 0 : PMD_DRV_LOG(ERR, "port must be stopped before configuration");
267 : 0 : return -EBUSY;
268 : : }
269 : :
270 [ # # ]: 0 : if (mtu > vport->max_mtu) {
271 : 0 : PMD_DRV_LOG(ERR, "MTU should be less than %d", vport->max_mtu);
272 : 0 : return -EINVAL;
273 : : }
274 : :
275 : 0 : vport->max_pkt_len = mtu + CPFL_ETH_OVERHEAD;
276 : :
277 : 0 : return 0;
278 : : }
279 : :
280 : : static const uint32_t *
281 : 0 : cpfl_dev_supported_ptypes_get(struct rte_eth_dev *dev __rte_unused,
282 : : size_t *no_of_elements)
283 : : {
284 : : static const uint32_t ptypes[] = {
285 : : RTE_PTYPE_L2_ETHER,
286 : : RTE_PTYPE_L3_IPV4_EXT_UNKNOWN,
287 : : RTE_PTYPE_L3_IPV6_EXT_UNKNOWN,
288 : : RTE_PTYPE_L4_FRAG,
289 : : RTE_PTYPE_L4_UDP,
290 : : RTE_PTYPE_L4_TCP,
291 : : RTE_PTYPE_L4_SCTP,
292 : : RTE_PTYPE_L4_ICMP,
293 : : };
294 : :
295 : 0 : *no_of_elements = RTE_DIM(ptypes);
296 : 0 : return ptypes;
297 : : }
298 : :
299 : : static uint64_t
300 : 0 : cpfl_get_mbuf_alloc_failed_stats(struct rte_eth_dev *dev)
301 : : {
302 : : uint64_t mbuf_alloc_failed = 0;
303 : : struct cpfl_rx_queue *cpfl_rxq;
304 : : int i = 0;
305 : :
306 [ # # ]: 0 : for (i = 0; i < dev->data->nb_rx_queues; i++) {
307 : 0 : cpfl_rxq = dev->data->rx_queues[i];
308 : 0 : mbuf_alloc_failed +=
309 : 0 : rte_atomic_load_explicit(&cpfl_rxq->base.rx_stats.mbuf_alloc_failed,
310 : : rte_memory_order_relaxed);
311 : : }
312 : :
313 : 0 : return mbuf_alloc_failed;
314 : : }
315 : :
316 : : static int
317 : 0 : cpfl_dev_stats_get(struct rte_eth_dev *dev, struct rte_eth_stats *stats,
318 : : struct eth_queue_stats *qstats __rte_unused)
319 : : {
320 : 0 : struct cpfl_vport *cpfl_vport = dev->data->dev_private;
321 : 0 : struct idpf_vport *vport = &cpfl_vport->base;
322 : 0 : struct virtchnl2_vport_stats *pstats = NULL;
323 : : int ret;
324 : :
325 : 0 : ret = idpf_vc_stats_query(vport, &pstats);
326 [ # # ]: 0 : if (ret == 0) {
327 [ # # ]: 0 : uint8_t crc_stats_len = (dev->data->dev_conf.rxmode.offloads &
328 : : RTE_ETH_RX_OFFLOAD_KEEP_CRC) ? 0 :
329 : : RTE_ETHER_CRC_LEN;
330 : :
331 : 0 : idpf_vport_stats_update(&vport->eth_stats_offset, pstats);
332 : 0 : stats->ipackets = pstats->rx_unicast + pstats->rx_multicast +
333 : 0 : pstats->rx_broadcast;
334 : 0 : stats->opackets = pstats->tx_broadcast + pstats->tx_multicast +
335 : 0 : pstats->tx_unicast;
336 : 0 : stats->imissed = pstats->rx_discards;
337 : 0 : stats->ierrors = pstats->rx_errors;
338 : 0 : stats->oerrors = pstats->tx_errors + pstats->tx_discards;
339 : 0 : stats->ibytes = pstats->rx_bytes;
340 : 0 : stats->ibytes -= stats->ipackets * crc_stats_len;
341 : 0 : stats->obytes = pstats->tx_bytes;
342 : :
343 : 0 : dev->data->rx_mbuf_alloc_failed = cpfl_get_mbuf_alloc_failed_stats(dev);
344 : 0 : stats->rx_nombuf = dev->data->rx_mbuf_alloc_failed;
345 : : } else {
346 : 0 : PMD_DRV_LOG(ERR, "Get statistics failed");
347 : : }
348 : 0 : return ret;
349 : : }
350 : :
351 : : static void
352 : 0 : cpfl_reset_mbuf_alloc_failed_stats(struct rte_eth_dev *dev)
353 : : {
354 : : struct cpfl_rx_queue *cpfl_rxq;
355 : : int i;
356 : :
357 [ # # ]: 0 : for (i = 0; i < dev->data->nb_rx_queues; i++) {
358 : 0 : cpfl_rxq = dev->data->rx_queues[i];
359 : 0 : rte_atomic_store_explicit(&cpfl_rxq->base.rx_stats.mbuf_alloc_failed, 0,
360 : : rte_memory_order_relaxed);
361 : : }
362 : 0 : }
363 : :
364 : : static int
365 : 0 : cpfl_dev_stats_reset(struct rte_eth_dev *dev)
366 : : {
367 : 0 : struct cpfl_vport *cpfl_vport = dev->data->dev_private;
368 : 0 : struct idpf_vport *vport = &cpfl_vport->base;
369 : 0 : struct virtchnl2_vport_stats *pstats = NULL;
370 : : int ret;
371 : :
372 : 0 : ret = idpf_vc_stats_query(vport, &pstats);
373 [ # # ]: 0 : if (ret != 0)
374 : : return ret;
375 : :
376 : : /* set stats offset base on current values */
377 : 0 : vport->eth_stats_offset = *pstats;
378 : :
379 : 0 : cpfl_reset_mbuf_alloc_failed_stats(dev);
380 : :
381 : 0 : return 0;
382 : : }
383 : :
384 : 0 : static int cpfl_dev_xstats_reset(struct rte_eth_dev *dev)
385 : : {
386 : 0 : cpfl_dev_stats_reset(dev);
387 : 0 : return 0;
388 : : }
389 : :
390 : 0 : static int cpfl_dev_xstats_get(struct rte_eth_dev *dev,
391 : : struct rte_eth_xstat *xstats, unsigned int n)
392 : : {
393 : 0 : struct cpfl_vport *cpfl_vport = dev->data->dev_private;
394 : 0 : struct idpf_vport *vport = &cpfl_vport->base;
395 : 0 : struct virtchnl2_vport_stats *pstats = NULL;
396 : : unsigned int i;
397 : : int ret;
398 : :
399 [ # # ]: 0 : if (n < CPFL_NB_XSTATS)
400 : : return CPFL_NB_XSTATS;
401 : :
402 [ # # ]: 0 : if (!xstats)
403 : : return CPFL_NB_XSTATS;
404 : :
405 : 0 : ret = idpf_vc_stats_query(vport, &pstats);
406 [ # # ]: 0 : if (ret) {
407 : 0 : PMD_DRV_LOG(ERR, "Get statistics failed");
408 : 0 : return 0;
409 : : }
410 : :
411 : 0 : idpf_vport_stats_update(&vport->eth_stats_offset, pstats);
412 : :
413 : : /* loop over xstats array and values from pstats */
414 [ # # ]: 0 : for (i = 0; i < CPFL_NB_XSTATS; i++) {
415 : 0 : xstats[i].id = i;
416 : 0 : xstats[i].value = *(uint64_t *)(((char *)pstats) +
417 : 0 : rte_cpfl_stats_strings[i].offset);
418 : : }
419 : : return CPFL_NB_XSTATS;
420 : : }
421 : :
422 : 0 : static int cpfl_dev_xstats_get_names(__rte_unused struct rte_eth_dev *dev,
423 : : struct rte_eth_xstat_name *xstats_names,
424 : : __rte_unused unsigned int limit)
425 : : {
426 : : unsigned int i;
427 : :
428 [ # # ]: 0 : if (xstats_names) {
429 [ # # ]: 0 : for (i = 0; i < CPFL_NB_XSTATS; i++) {
430 : 0 : snprintf(xstats_names[i].name,
431 : : sizeof(xstats_names[i].name),
432 : 0 : "%s", rte_cpfl_stats_strings[i].name);
433 : : }
434 : : }
435 : 0 : return CPFL_NB_XSTATS;
436 : : }
437 : :
438 : 0 : static int cpfl_config_rss_hf(struct idpf_vport *vport, uint64_t rss_hf)
439 : : {
440 : : uint64_t hena = 0;
441 : : uint16_t i;
442 : :
443 : : /**
444 : : * RTE_ETH_RSS_IPV4 and RTE_ETH_RSS_IPV6 can be considered as 2
445 : : * generalizations of all other IPv4 and IPv6 RSS types.
446 : : */
447 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV4)
448 : 0 : rss_hf |= cpfl_ipv4_rss;
449 : :
450 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV6)
451 : 0 : rss_hf |= cpfl_ipv6_rss;
452 : :
453 [ # # ]: 0 : for (i = 0; i < RTE_DIM(cpfl_map_hena_rss); i++) {
454 [ # # ]: 0 : if (cpfl_map_hena_rss[i] & rss_hf)
455 : 0 : hena |= BIT_ULL(i);
456 : : }
457 : :
458 : : /**
459 : : * At present, cp doesn't process the virtual channel msg of rss_hf configuration,
460 : : * tips are given below.
461 : : */
462 [ # # ]: 0 : if (hena != vport->rss_hf)
463 : 0 : PMD_DRV_LOG(WARNING, "Updating RSS Hash Function is not supported at present.");
464 : :
465 : 0 : return 0;
466 : : }
467 : :
468 : : static int
469 : 0 : cpfl_init_rss(struct idpf_vport *vport)
470 : : {
471 : : struct rte_eth_rss_conf *rss_conf;
472 : : struct rte_eth_dev_data *dev_data;
473 : : uint16_t i, nb_q;
474 : : int ret = 0;
475 : :
476 : 0 : dev_data = vport->dev_data;
477 : : rss_conf = &dev_data->dev_conf.rx_adv_conf.rss_conf;
478 : 0 : nb_q = dev_data->nb_rx_queues;
479 : :
480 [ # # ]: 0 : if (rss_conf->rss_key == NULL) {
481 [ # # ]: 0 : for (i = 0; i < vport->rss_key_size; i++)
482 : 0 : vport->rss_key[i] = (uint8_t)rte_rand();
483 [ # # ]: 0 : } else if (rss_conf->rss_key_len != vport->rss_key_size) {
484 : 0 : PMD_INIT_LOG(ERR, "Invalid RSS key length in RSS configuration, should be %d",
485 : : vport->rss_key_size);
486 : 0 : return -EINVAL;
487 : : } else {
488 : 0 : memcpy(vport->rss_key, rss_conf->rss_key,
489 : : vport->rss_key_size);
490 : : }
491 : :
492 [ # # ]: 0 : for (i = 0; i < vport->rss_lut_size; i++)
493 : 0 : vport->rss_lut[i] = i % nb_q;
494 : :
495 : 0 : vport->rss_hf = IDPF_DEFAULT_RSS_HASH_EXPANDED;
496 : :
497 : 0 : ret = idpf_vport_rss_config(vport);
498 [ # # ]: 0 : if (ret != 0)
499 : 0 : PMD_INIT_LOG(ERR, "Failed to configure RSS");
500 : :
501 : : return ret;
502 : : }
503 : :
504 : : static int
505 : 0 : cpfl_rss_reta_update(struct rte_eth_dev *dev,
506 : : struct rte_eth_rss_reta_entry64 *reta_conf,
507 : : uint16_t reta_size)
508 : : {
509 : 0 : struct cpfl_vport *cpfl_vport = dev->data->dev_private;
510 : 0 : struct idpf_vport *vport = &cpfl_vport->base;
511 : 0 : struct idpf_adapter *base = vport->adapter;
512 : : uint16_t idx, shift;
513 : : int ret = 0;
514 : : uint16_t i;
515 : :
516 [ # # # # ]: 0 : if (base->caps.rss_caps == 0 || dev->data->nb_rx_queues == 0) {
517 : 0 : PMD_DRV_LOG(DEBUG, "RSS is not supported");
518 : 0 : return -ENOTSUP;
519 : : }
520 : :
521 [ # # ]: 0 : if (reta_size != vport->rss_lut_size) {
522 : 0 : PMD_DRV_LOG(ERR, "The size of hash lookup table configured "
523 : : "(%d) doesn't match the number of hardware can "
524 : : "support (%d)",
525 : : reta_size, vport->rss_lut_size);
526 : 0 : return -EINVAL;
527 : : }
528 : :
529 [ # # ]: 0 : for (i = 0; i < reta_size; i++) {
530 : 0 : idx = i / RTE_ETH_RETA_GROUP_SIZE;
531 : 0 : shift = i % RTE_ETH_RETA_GROUP_SIZE;
532 [ # # ]: 0 : if (reta_conf[idx].mask & (1ULL << shift))
533 : 0 : vport->rss_lut[i] = reta_conf[idx].reta[shift];
534 : : }
535 : :
536 : : /* send virtchnl ops to configure RSS */
537 : 0 : ret = idpf_vc_rss_lut_set(vport);
538 [ # # ]: 0 : if (ret)
539 : 0 : PMD_INIT_LOG(ERR, "Failed to configure RSS lut");
540 : :
541 : : return ret;
542 : : }
543 : :
544 : : static int
545 : 0 : cpfl_rss_reta_query(struct rte_eth_dev *dev,
546 : : struct rte_eth_rss_reta_entry64 *reta_conf,
547 : : uint16_t reta_size)
548 : : {
549 : 0 : struct cpfl_vport *cpfl_vport = dev->data->dev_private;
550 : 0 : struct idpf_vport *vport = &cpfl_vport->base;
551 : 0 : struct idpf_adapter *base = vport->adapter;
552 : : uint16_t idx, shift;
553 : : int ret = 0;
554 : : uint16_t i;
555 : :
556 [ # # # # ]: 0 : if (base->caps.rss_caps == 0 || dev->data->nb_rx_queues == 0) {
557 : 0 : PMD_DRV_LOG(DEBUG, "RSS is not supported");
558 : 0 : return -ENOTSUP;
559 : : }
560 : :
561 [ # # ]: 0 : if (reta_size != vport->rss_lut_size) {
562 : 0 : PMD_DRV_LOG(ERR, "The size of hash lookup table configured "
563 : : "(%d) doesn't match the number of hardware can "
564 : : "support (%d)", reta_size, vport->rss_lut_size);
565 : 0 : return -EINVAL;
566 : : }
567 : :
568 : 0 : ret = idpf_vc_rss_lut_get(vport);
569 [ # # ]: 0 : if (ret) {
570 : 0 : PMD_DRV_LOG(ERR, "Failed to get RSS LUT");
571 : 0 : return ret;
572 : : }
573 : :
574 [ # # ]: 0 : for (i = 0; i < reta_size; i++) {
575 : 0 : idx = i / RTE_ETH_RETA_GROUP_SIZE;
576 : 0 : shift = i % RTE_ETH_RETA_GROUP_SIZE;
577 [ # # ]: 0 : if (reta_conf[idx].mask & (1ULL << shift))
578 : 0 : reta_conf[idx].reta[shift] = vport->rss_lut[i];
579 : : }
580 : :
581 : : return 0;
582 : : }
583 : :
584 : : static int
585 : 0 : cpfl_rss_hash_update(struct rte_eth_dev *dev,
586 : : struct rte_eth_rss_conf *rss_conf)
587 : : {
588 : 0 : struct cpfl_vport *cpfl_vport = dev->data->dev_private;
589 : 0 : struct idpf_vport *vport = &cpfl_vport->base;
590 : 0 : struct idpf_adapter *base = vport->adapter;
591 : : int ret = 0;
592 : :
593 [ # # # # ]: 0 : if (base->caps.rss_caps == 0 || dev->data->nb_rx_queues == 0) {
594 : 0 : PMD_DRV_LOG(DEBUG, "RSS is not supported");
595 : 0 : return -ENOTSUP;
596 : : }
597 : :
598 [ # # # # ]: 0 : if (!rss_conf->rss_key || rss_conf->rss_key_len == 0) {
599 : 0 : PMD_DRV_LOG(DEBUG, "No key to be configured");
600 : 0 : goto skip_rss_key;
601 [ # # ]: 0 : } else if (rss_conf->rss_key_len != vport->rss_key_size) {
602 : 0 : PMD_DRV_LOG(ERR, "The size of hash key configured "
603 : : "(%d) doesn't match the size of hardware can "
604 : : "support (%d)",
605 : : rss_conf->rss_key_len,
606 : : vport->rss_key_size);
607 : 0 : return -EINVAL;
608 : : }
609 : :
610 : 0 : memcpy(vport->rss_key, rss_conf->rss_key,
611 : : vport->rss_key_size);
612 : 0 : ret = idpf_vc_rss_key_set(vport);
613 [ # # ]: 0 : if (ret != 0) {
614 : 0 : PMD_INIT_LOG(ERR, "Failed to configure RSS key");
615 : 0 : return ret;
616 : : }
617 : :
618 : 0 : skip_rss_key:
619 : 0 : ret = cpfl_config_rss_hf(vport, rss_conf->rss_hf);
620 [ # # ]: 0 : if (ret != 0) {
621 : 0 : PMD_INIT_LOG(ERR, "Failed to configure RSS hash");
622 : 0 : return ret;
623 : : }
624 : :
625 : : return 0;
626 : : }
627 : :
628 : : static uint64_t
629 : 0 : cpfl_map_general_rss_hf(uint64_t config_rss_hf, uint64_t last_general_rss_hf)
630 : : {
631 : : uint64_t valid_rss_hf = 0;
632 : : uint16_t i;
633 : :
634 [ # # ]: 0 : for (i = 0; i < RTE_DIM(cpfl_map_hena_rss); i++) {
635 : 0 : uint64_t bit = BIT_ULL(i);
636 : :
637 [ # # ]: 0 : if (bit & config_rss_hf)
638 : 0 : valid_rss_hf |= cpfl_map_hena_rss[i];
639 : : }
640 : :
641 [ # # ]: 0 : if (valid_rss_hf & cpfl_ipv4_rss)
642 : 0 : valid_rss_hf |= last_general_rss_hf & RTE_ETH_RSS_IPV4;
643 : :
644 [ # # ]: 0 : if (valid_rss_hf & cpfl_ipv6_rss)
645 : 0 : valid_rss_hf |= last_general_rss_hf & RTE_ETH_RSS_IPV6;
646 : :
647 : 0 : return valid_rss_hf;
648 : : }
649 : :
650 : : static int
651 : 0 : cpfl_rss_hash_conf_get(struct rte_eth_dev *dev,
652 : : struct rte_eth_rss_conf *rss_conf)
653 : : {
654 : 0 : struct cpfl_vport *cpfl_vport = dev->data->dev_private;
655 : 0 : struct idpf_vport *vport = &cpfl_vport->base;
656 : 0 : struct idpf_adapter *base = vport->adapter;
657 : : int ret = 0;
658 : :
659 [ # # # # ]: 0 : if (base->caps.rss_caps == 0 || dev->data->nb_rx_queues == 0) {
660 : 0 : PMD_DRV_LOG(DEBUG, "RSS is not supported");
661 : 0 : return -ENOTSUP;
662 : : }
663 : :
664 : 0 : ret = idpf_vc_rss_hash_get(vport);
665 [ # # ]: 0 : if (ret) {
666 : 0 : PMD_DRV_LOG(ERR, "Failed to get RSS hf");
667 : 0 : return ret;
668 : : }
669 : :
670 : 0 : rss_conf->rss_hf = cpfl_map_general_rss_hf(vport->rss_hf, vport->last_general_rss_hf);
671 : :
672 [ # # ]: 0 : if (!rss_conf->rss_key)
673 : : return 0;
674 : :
675 : 0 : ret = idpf_vc_rss_key_get(vport);
676 [ # # ]: 0 : if (ret) {
677 : 0 : PMD_DRV_LOG(ERR, "Failed to get RSS key");
678 : 0 : return ret;
679 : : }
680 : :
681 [ # # ]: 0 : if (rss_conf->rss_key_len > vport->rss_key_size)
682 : 0 : rss_conf->rss_key_len = vport->rss_key_size;
683 : :
684 : 0 : memcpy(rss_conf->rss_key, vport->rss_key, rss_conf->rss_key_len);
685 : :
686 : 0 : return 0;
687 : : }
688 : :
689 : : static int
690 : 0 : cpfl_dev_configure(struct rte_eth_dev *dev)
691 : : {
692 : 0 : struct cpfl_vport *cpfl_vport = dev->data->dev_private;
693 : 0 : struct idpf_vport *vport = &cpfl_vport->base;
694 : : struct rte_eth_conf *conf = &dev->data->dev_conf;
695 : 0 : struct idpf_adapter *base = vport->adapter;
696 : : int ret;
697 : :
698 [ # # ]: 0 : if (conf->link_speeds & RTE_ETH_LINK_SPEED_FIXED) {
699 : 0 : PMD_INIT_LOG(ERR, "Setting link speed is not supported");
700 : 0 : return -ENOTSUP;
701 : : }
702 : :
703 [ # # ]: 0 : if (conf->txmode.mq_mode != RTE_ETH_MQ_TX_NONE) {
704 : 0 : PMD_INIT_LOG(ERR, "Multi-queue TX mode %d is not supported",
705 : : conf->txmode.mq_mode);
706 : 0 : return -ENOTSUP;
707 : : }
708 : :
709 [ # # ]: 0 : if (conf->lpbk_mode != 0) {
710 : 0 : PMD_INIT_LOG(ERR, "Loopback operation mode %d is not supported",
711 : : conf->lpbk_mode);
712 : 0 : return -ENOTSUP;
713 : : }
714 : :
715 [ # # ]: 0 : if (conf->dcb_capability_en != 0) {
716 : 0 : PMD_INIT_LOG(ERR, "Priority Flow Control(PFC) if not supported");
717 : 0 : return -ENOTSUP;
718 : : }
719 : :
720 [ # # ]: 0 : if (conf->intr_conf.lsc != 0) {
721 : 0 : PMD_INIT_LOG(ERR, "LSC interrupt is not supported");
722 : 0 : return -ENOTSUP;
723 : : }
724 : :
725 [ # # ]: 0 : if (conf->intr_conf.rxq != 0) {
726 : 0 : PMD_INIT_LOG(ERR, "RXQ interrupt is not supported");
727 : 0 : return -ENOTSUP;
728 : : }
729 : :
730 [ # # ]: 0 : if (conf->intr_conf.rmv != 0) {
731 : 0 : PMD_INIT_LOG(ERR, "RMV interrupt is not supported");
732 : 0 : return -ENOTSUP;
733 : : }
734 : :
735 [ # # ]: 0 : if (conf->rxmode.mq_mode != RTE_ETH_MQ_RX_RSS &&
736 : : conf->rxmode.mq_mode != RTE_ETH_MQ_RX_NONE) {
737 : 0 : PMD_INIT_LOG(ERR, "RX mode %d is not supported.",
738 : : conf->rxmode.mq_mode);
739 : 0 : return -EINVAL;
740 : : }
741 : :
742 [ # # # # ]: 0 : if (base->caps.rss_caps != 0 && dev->data->nb_rx_queues != 0) {
743 : 0 : ret = cpfl_init_rss(vport);
744 [ # # ]: 0 : if (ret != 0) {
745 : 0 : PMD_INIT_LOG(ERR, "Failed to init rss");
746 : 0 : return ret;
747 : : }
748 [ # # ]: 0 : } else if (conf->rxmode.mq_mode == RTE_ETH_MQ_RX_RSS) {
749 : 0 : PMD_INIT_LOG(ERR, "RSS is not supported.");
750 : 0 : return -ENOTSUP;
751 : : }
752 : :
753 : 0 : vport->max_pkt_len =
754 [ # # ]: 0 : (dev->data->mtu == 0) ? CPFL_DEFAULT_MTU : dev->data->mtu +
755 : : CPFL_ETH_OVERHEAD;
756 : :
757 : 0 : return 0;
758 : : }
759 : :
760 : : static int
761 : 0 : cpfl_config_rx_queues_irqs(struct rte_eth_dev *dev)
762 : : {
763 : 0 : uint32_t qids[CPFL_MAX_P2P_NB_QUEUES + IDPF_DEFAULT_RXQ_NUM] = {0};
764 : 0 : struct cpfl_vport *cpfl_vport = dev->data->dev_private;
765 : 0 : struct idpf_vport *vport = &cpfl_vport->base;
766 : 0 : uint16_t nb_rx_queues = dev->data->nb_rx_queues;
767 : : struct cpfl_rx_queue *cpfl_rxq;
768 : : int i;
769 : :
770 [ # # ]: 0 : for (i = 0; i < nb_rx_queues; i++) {
771 : 0 : cpfl_rxq = dev->data->rx_queues[i];
772 [ # # ]: 0 : if (cpfl_rxq->hairpin_info.hairpin_q)
773 : 0 : qids[i] = cpfl_hw_qid_get(cpfl_vport->p2p_q_chunks_info->rx_start_qid,
774 : 0 : (i - cpfl_vport->nb_data_rxq));
775 : : else
776 : 0 : qids[i] = cpfl_hw_qid_get(vport->chunks_info.rx_start_qid, i);
777 : : }
778 : 0 : return idpf_vport_irq_map_config_by_qids(vport, qids, nb_rx_queues);
779 : : }
780 : :
781 : : /* Update hairpin_info for dev's tx hairpin queue */
782 : : static int
783 : 0 : cpfl_txq_hairpin_info_update(struct rte_eth_dev *dev, uint16_t rx_port)
784 : : {
785 : 0 : struct cpfl_vport *cpfl_tx_vport = dev->data->dev_private;
786 : 0 : struct rte_eth_dev *peer_dev = &rte_eth_devices[rx_port];
787 : 0 : struct cpfl_vport *cpfl_rx_vport = peer_dev->data->dev_private;
788 : : struct cpfl_txq_hairpin_info *hairpin_info;
789 : : struct cpfl_tx_queue *cpfl_txq;
790 : : int i;
791 : :
792 [ # # ]: 0 : for (i = cpfl_tx_vport->nb_data_txq; i < dev->data->nb_tx_queues; i++) {
793 : 0 : cpfl_txq = dev->data->tx_queues[i];
794 : : hairpin_info = &cpfl_txq->hairpin_info;
795 [ # # ]: 0 : if (hairpin_info->peer_rxp != rx_port) {
796 : 0 : PMD_DRV_LOG(ERR, "port %d is not the peer port", rx_port);
797 : 0 : return -EINVAL;
798 : : }
799 : 0 : hairpin_info->peer_rxq_id =
800 : 0 : cpfl_hw_qid_get(cpfl_rx_vport->p2p_q_chunks_info->rx_start_qid,
801 : 0 : hairpin_info->peer_rxq_id - cpfl_rx_vport->nb_data_rxq);
802 : : }
803 : :
804 : : return 0;
805 : : }
806 : :
807 : : /* Bind Rx hairpin queue's memory zone to peer Tx hairpin queue's memory zone */
808 : : static void
809 : 0 : cpfl_rxq_hairpin_mz_bind(struct rte_eth_dev *dev)
810 : : {
811 : 0 : struct cpfl_vport *cpfl_rx_vport = dev->data->dev_private;
812 : : struct idpf_vport *vport = &cpfl_rx_vport->base;
813 : 0 : struct idpf_adapter *adapter = vport->adapter;
814 : : struct idpf_hw *hw = &adapter->hw;
815 : : struct cpfl_rx_queue *cpfl_rxq;
816 : : struct cpfl_tx_queue *cpfl_txq;
817 : : struct rte_eth_dev *peer_dev;
818 : : const struct rte_memzone *mz;
819 : : uint16_t peer_tx_port;
820 : : uint16_t peer_tx_qid;
821 : : int i;
822 : :
823 [ # # ]: 0 : for (i = cpfl_rx_vport->nb_data_rxq; i < dev->data->nb_rx_queues; i++) {
824 : 0 : cpfl_rxq = dev->data->rx_queues[i];
825 : 0 : peer_tx_port = cpfl_rxq->hairpin_info.peer_txp;
826 : 0 : peer_tx_qid = cpfl_rxq->hairpin_info.peer_txq_id;
827 : 0 : peer_dev = &rte_eth_devices[peer_tx_port];
828 : 0 : cpfl_txq = peer_dev->data->tx_queues[peer_tx_qid];
829 : :
830 : : /* bind rx queue */
831 : 0 : mz = cpfl_txq->base.mz;
832 : 0 : cpfl_rxq->base.rx_ring_phys_addr = mz->iova;
833 : 0 : cpfl_rxq->base.rx_ring = mz->addr;
834 : 0 : cpfl_rxq->base.mz = mz;
835 : :
836 : : /* bind rx buffer queue */
837 : 0 : mz = cpfl_txq->base.complq->mz;
838 : 0 : cpfl_rxq->base.bufq1->rx_ring_phys_addr = mz->iova;
839 : 0 : cpfl_rxq->base.bufq1->rx_ring = mz->addr;
840 : 0 : cpfl_rxq->base.bufq1->mz = mz;
841 : 0 : cpfl_rxq->base.bufq1->qrx_tail = hw->hw_addr +
842 : 0 : cpfl_hw_qtail_get(cpfl_rx_vport->p2p_q_chunks_info->rx_buf_qtail_start,
843 : 0 : 0, cpfl_rx_vport->p2p_q_chunks_info->rx_buf_qtail_spacing);
844 : : }
845 : 0 : }
846 : :
847 : : static int
848 : 0 : cpfl_rss_lut_config(struct cpfl_vport *cpfl_vport, uint16_t nb_q)
849 : : {
850 : 0 : struct idpf_vport *vport = &cpfl_vport->base;
851 : 0 : uint16_t lut_size = vport->rss_lut_size;
852 : : uint16_t i;
853 : : int ret;
854 : :
855 [ # # ]: 0 : for (i = 0; i < lut_size; i++)
856 : 0 : vport->rss_lut[i] = i % nb_q;
857 : :
858 : 0 : ret = idpf_vc_rss_lut_set(vport);
859 [ # # ]: 0 : if (ret)
860 : 0 : PMD_INIT_LOG(ERR, "Failed to configure RSS lut");
861 : :
862 : 0 : return ret;
863 : : }
864 : :
865 : : static int
866 : 0 : cpfl_start_queues(struct rte_eth_dev *dev)
867 : : {
868 : 0 : struct cpfl_vport *cpfl_vport = dev->data->dev_private;
869 : 0 : struct idpf_vport *vport = &cpfl_vport->base;
870 : : struct cpfl_rx_queue *cpfl_rxq;
871 : : struct cpfl_tx_queue *cpfl_txq;
872 : : int update_flag = 0;
873 : : int err = 0;
874 : : int i;
875 : :
876 : : /* For normal data queues, configure, init and enale Txq.
877 : : * For non-manual bind hairpin queues, configure Txq.
878 : : */
879 [ # # ]: 0 : for (i = 0; i < dev->data->nb_tx_queues; i++) {
880 : 0 : cpfl_txq = dev->data->tx_queues[i];
881 [ # # # # ]: 0 : if (cpfl_txq == NULL || cpfl_txq->base.tx_deferred_start)
882 : 0 : continue;
883 [ # # ]: 0 : if (!cpfl_txq->hairpin_info.hairpin_q) {
884 : 0 : err = cpfl_tx_queue_start(dev, i);
885 [ # # ]: 0 : if (err != 0) {
886 : 0 : PMD_DRV_LOG(ERR, "Fail to start Tx queue %u", i);
887 : 0 : return err;
888 : : }
889 [ # # ]: 0 : } else if (!cpfl_vport->p2p_manual_bind) {
890 [ # # ]: 0 : if (update_flag == 0) {
891 : 0 : err = cpfl_txq_hairpin_info_update(dev,
892 : 0 : cpfl_txq->hairpin_info.peer_rxp);
893 [ # # ]: 0 : if (err != 0) {
894 : 0 : PMD_DRV_LOG(ERR, "Fail to update Tx hairpin queue info");
895 : 0 : return err;
896 : : }
897 : : update_flag = 1;
898 : : }
899 : 0 : err = cpfl_hairpin_txq_config(vport, cpfl_txq);
900 [ # # ]: 0 : if (err != 0) {
901 : 0 : PMD_DRV_LOG(ERR, "Fail to configure hairpin Tx queue %u", i);
902 : 0 : return err;
903 : : }
904 : : }
905 : : }
906 : :
907 : : /* For non-manual bind hairpin queues, configure Tx completion queue first.*/
908 [ # # # # ]: 0 : if (!cpfl_vport->p2p_manual_bind && cpfl_vport->p2p_tx_complq != NULL) {
909 : 0 : err = cpfl_hairpin_tx_complq_config(cpfl_vport);
910 [ # # ]: 0 : if (err != 0) {
911 : 0 : PMD_DRV_LOG(ERR, "Fail to config Tx completion queue");
912 : 0 : return err;
913 : : }
914 : : }
915 : :
916 : : /* For non-manual bind hairpin queues, configure Rx buffer queue.*/
917 [ # # # # ]: 0 : if (!cpfl_vport->p2p_manual_bind && cpfl_vport->p2p_rx_bufq != NULL) {
918 : 0 : cpfl_rxq_hairpin_mz_bind(dev);
919 : 0 : err = cpfl_hairpin_rx_bufq_config(cpfl_vport);
920 [ # # ]: 0 : if (err != 0) {
921 : 0 : PMD_DRV_LOG(ERR, "Fail to config Rx buffer queue");
922 : 0 : return err;
923 : : }
924 : : }
925 : :
926 : : /* For normal data queues, configure, init and enale Rxq.
927 : : * For non-manual bind hairpin queues, configure Rxq, and then init Rxq.
928 : : */
929 [ # # ]: 0 : for (i = 0; i < dev->data->nb_rx_queues; i++) {
930 : 0 : cpfl_rxq = dev->data->rx_queues[i];
931 [ # # # # ]: 0 : if (cpfl_rxq == NULL || cpfl_rxq->base.rx_deferred_start)
932 : 0 : continue;
933 [ # # ]: 0 : if (!cpfl_rxq->hairpin_info.hairpin_q) {
934 : 0 : err = cpfl_rx_queue_start(dev, i);
935 [ # # ]: 0 : if (err != 0) {
936 : 0 : PMD_DRV_LOG(ERR, "Fail to start Rx queue %u", i);
937 : 0 : return err;
938 : : }
939 [ # # ]: 0 : } else if (!cpfl_vport->p2p_manual_bind) {
940 : 0 : err = cpfl_hairpin_rxq_config(vport, cpfl_rxq);
941 [ # # ]: 0 : if (err != 0) {
942 : 0 : PMD_DRV_LOG(ERR, "Fail to configure hairpin Rx queue %u", i);
943 : 0 : return err;
944 : : }
945 : 0 : err = cpfl_rx_queue_init(dev, i);
946 [ # # ]: 0 : if (err != 0) {
947 : 0 : PMD_DRV_LOG(ERR, "Fail to init hairpin Rx queue %u", i);
948 : 0 : return err;
949 : : }
950 : : }
951 : : }
952 : :
953 : : /* For non-manual bind hairpin queues, enable Tx queue and Rx queue,
954 : : * then enable Tx completion queue and Rx buffer queue.
955 : : */
956 [ # # ]: 0 : for (i = cpfl_vport->nb_data_txq; i < dev->data->nb_tx_queues; i++) {
957 : 0 : cpfl_txq = dev->data->tx_queues[i];
958 [ # # # # ]: 0 : if (cpfl_txq->hairpin_info.hairpin_q && !cpfl_vport->p2p_manual_bind) {
959 : 0 : err = cpfl_switch_hairpin_rxtx_queue(cpfl_vport,
960 : 0 : i - cpfl_vport->nb_data_txq,
961 : : false, true);
962 [ # # ]: 0 : if (err)
963 : 0 : PMD_DRV_LOG(ERR, "Failed to switch hairpin TX queue %u on",
964 : : i);
965 : : }
966 : : }
967 : :
968 [ # # ]: 0 : for (i = cpfl_vport->nb_data_rxq; i < dev->data->nb_rx_queues; i++) {
969 : 0 : cpfl_rxq = dev->data->rx_queues[i];
970 [ # # # # ]: 0 : if (cpfl_rxq->hairpin_info.hairpin_q && !cpfl_vport->p2p_manual_bind) {
971 : 0 : err = cpfl_switch_hairpin_rxtx_queue(cpfl_vport,
972 : 0 : i - cpfl_vport->nb_data_rxq,
973 : : true, true);
974 [ # # ]: 0 : if (err)
975 : 0 : PMD_DRV_LOG(ERR, "Failed to switch hairpin RX queue %u on",
976 : : i);
977 : : else
978 : 0 : cpfl_rxq->base.q_started = true;
979 : : }
980 : : }
981 : :
982 [ # # ]: 0 : if (!cpfl_vport->p2p_manual_bind &&
983 [ # # ]: 0 : cpfl_vport->p2p_tx_complq != NULL &&
984 [ # # ]: 0 : cpfl_vport->p2p_rx_bufq != NULL) {
985 : 0 : err = cpfl_switch_hairpin_complq(cpfl_vport, true);
986 [ # # ]: 0 : if (err != 0) {
987 : 0 : PMD_DRV_LOG(ERR, "Failed to switch hairpin Tx complq");
988 : 0 : return err;
989 : : }
990 : 0 : err = cpfl_switch_hairpin_bufq(cpfl_vport, true);
991 [ # # ]: 0 : if (err != 0) {
992 : 0 : PMD_DRV_LOG(ERR, "Failed to switch hairpin Rx bufq");
993 : 0 : return err;
994 : : }
995 : : }
996 : :
997 : : /* re-configure RSS lut if there's hairpin queue */
998 [ # # ]: 0 : if (cpfl_vport->nb_p2p_rxq > 0)
999 : 0 : err = cpfl_rss_lut_config(cpfl_vport, cpfl_vport->nb_data_rxq);
1000 : :
1001 : : return err;
1002 : : }
1003 : :
1004 : : static int
1005 : 0 : cpfl_dev_start(struct rte_eth_dev *dev)
1006 : : {
1007 : 0 : struct cpfl_vport *cpfl_vport = dev->data->dev_private;
1008 : 0 : struct idpf_vport *vport = &cpfl_vport->base;
1009 : 0 : struct idpf_adapter *base = vport->adapter;
1010 : 0 : struct cpfl_adapter_ext *adapter = CPFL_ADAPTER_TO_EXT(base);
1011 : 0 : uint16_t num_allocated_vectors = base->caps.num_allocated_vectors;
1012 : : uint16_t req_vecs_num;
1013 : : int ret;
1014 : :
1015 : : req_vecs_num = CPFL_DFLT_Q_VEC_NUM;
1016 [ # # ]: 0 : if (req_vecs_num + adapter->used_vecs_num > num_allocated_vectors) {
1017 : 0 : PMD_DRV_LOG(ERR, "The accumulated request vectors' number should be less than %d",
1018 : : num_allocated_vectors);
1019 : : ret = -EINVAL;
1020 : 0 : goto err_vec;
1021 : : }
1022 : :
1023 : 0 : ret = idpf_vc_vectors_alloc(vport, req_vecs_num);
1024 [ # # ]: 0 : if (ret != 0) {
1025 : 0 : PMD_DRV_LOG(ERR, "Failed to allocate interrupt vectors");
1026 : 0 : goto err_vec;
1027 : : }
1028 : 0 : adapter->used_vecs_num += req_vecs_num;
1029 : :
1030 : 0 : ret = cpfl_config_rx_queues_irqs(dev);
1031 [ # # ]: 0 : if (ret != 0) {
1032 : 0 : PMD_DRV_LOG(ERR, "Failed to configure irqs");
1033 : 0 : goto err_irq;
1034 : : }
1035 : :
1036 : 0 : ret = cpfl_start_queues(dev);
1037 [ # # ]: 0 : if (ret != 0) {
1038 : 0 : PMD_DRV_LOG(ERR, "Failed to start queues");
1039 : 0 : goto err_startq;
1040 : : }
1041 : :
1042 : 0 : cpfl_set_rx_function(dev);
1043 : 0 : cpfl_set_tx_function(dev);
1044 : :
1045 : 0 : ret = idpf_vc_vport_ena_dis(vport, true);
1046 [ # # ]: 0 : if (ret != 0) {
1047 : 0 : PMD_DRV_LOG(ERR, "Failed to enable vport");
1048 : 0 : goto err_vport;
1049 : : }
1050 : :
1051 [ # # ]: 0 : if (cpfl_dev_stats_reset(dev))
1052 : 0 : PMD_DRV_LOG(ERR, "Failed to reset stats");
1053 : :
1054 : : return 0;
1055 : :
1056 : : err_vport:
1057 : 0 : cpfl_stop_queues(dev);
1058 : 0 : err_startq:
1059 : 0 : idpf_vport_irq_unmap_config(vport, dev->data->nb_rx_queues);
1060 : 0 : err_irq:
1061 : 0 : idpf_vc_vectors_dealloc(vport);
1062 : : err_vec:
1063 : : return ret;
1064 : : }
1065 : :
1066 : : static int
1067 : 0 : cpfl_dev_stop(struct rte_eth_dev *dev)
1068 : : {
1069 : 0 : struct cpfl_vport *cpfl_vport = dev->data->dev_private;
1070 : 0 : struct idpf_vport *vport = &cpfl_vport->base;
1071 : :
1072 [ # # ]: 0 : if (dev->data->dev_started == 0)
1073 : : return 0;
1074 : :
1075 : 0 : idpf_vc_vport_ena_dis(vport, false);
1076 : :
1077 : 0 : cpfl_stop_queues(dev);
1078 : :
1079 : 0 : idpf_vport_irq_unmap_config(vport, dev->data->nb_rx_queues);
1080 : :
1081 : 0 : idpf_vc_vectors_dealloc(vport);
1082 : :
1083 : 0 : return 0;
1084 : : }
1085 : :
1086 : : static void
1087 : 0 : cpfl_flow_free(struct cpfl_vport *vport)
1088 : : {
1089 : : struct rte_flow *p_flow;
1090 : :
1091 [ # # ]: 0 : while ((p_flow = TAILQ_FIRST(&vport->itf.flow_list))) {
1092 [ # # ]: 0 : TAILQ_REMOVE(&vport->itf.flow_list, p_flow, next);
1093 [ # # ]: 0 : if (p_flow->engine->free)
1094 : 0 : p_flow->engine->free(p_flow);
1095 : 0 : rte_free(p_flow);
1096 : : }
1097 : 0 : }
1098 : :
1099 : : static int
1100 : 0 : cpfl_p2p_queue_grps_del(struct idpf_vport *vport)
1101 : : {
1102 : : struct virtchnl2_queue_group_id qg_ids;
1103 : : int ret = 0;
1104 : :
1105 : : memset(&qg_ids, 0, sizeof(qg_ids));
1106 : 0 : qg_ids.queue_group_id = CPFL_P2P_QUEUE_GRP_ID;
1107 : 0 : qg_ids.queue_group_type = VIRTCHNL2_QUEUE_GROUP_P2P;
1108 : 0 : ret = idpf_vc_queue_grps_del(vport, CPFL_P2P_NB_QUEUE_GRPS, &qg_ids);
1109 [ # # ]: 0 : if (ret)
1110 : 0 : PMD_DRV_LOG(ERR, "Failed to delete p2p queue groups");
1111 : 0 : return ret;
1112 : : }
1113 : :
1114 : : static int
1115 : 0 : cpfl_dev_close(struct rte_eth_dev *dev)
1116 : : {
1117 : 0 : struct cpfl_vport *cpfl_vport = dev->data->dev_private;
1118 : 0 : struct idpf_vport *vport = &cpfl_vport->base;
1119 : 0 : struct cpfl_adapter_ext *adapter = CPFL_ADAPTER_TO_EXT(vport->adapter);
1120 : :
1121 : 0 : cpfl_dev_stop(dev);
1122 [ # # ]: 0 : if (cpfl_vport->p2p_mp) {
1123 : 0 : rte_mempool_free(cpfl_vport->p2p_mp);
1124 : 0 : cpfl_vport->p2p_mp = NULL;
1125 : : }
1126 : :
1127 [ # # # # ]: 0 : if (!adapter->base.is_rx_singleq && !adapter->base.is_tx_singleq)
1128 : 0 : cpfl_p2p_queue_grps_del(vport);
1129 : :
1130 : 0 : cpfl_flow_free(cpfl_vport);
1131 : 0 : idpf_vport_deinit(vport);
1132 : 0 : rte_free(cpfl_vport->p2p_q_chunks_info);
1133 : :
1134 : 0 : adapter->cur_vports &= ~RTE_BIT32(vport->devarg_id);
1135 : 0 : adapter->cur_vport_nb--;
1136 : 0 : dev->data->dev_private = NULL;
1137 : 0 : adapter->vports[vport->sw_idx] = NULL;
1138 : : idpf_free_dma_mem(NULL, &cpfl_vport->itf.flow_dma);
1139 : 0 : rte_free(cpfl_vport);
1140 : :
1141 : 0 : return 0;
1142 : : }
1143 : :
1144 : : static int
1145 : 0 : cpfl_dev_flow_ops_get(struct rte_eth_dev *dev,
1146 : : const struct rte_flow_ops **ops)
1147 : : {
1148 : : struct cpfl_itf *itf;
1149 : :
1150 [ # # ]: 0 : if (!dev)
1151 : : return -EINVAL;
1152 : :
1153 : 0 : itf = CPFL_DEV_TO_ITF(dev);
1154 : :
1155 : : /* only vport support rte_flow */
1156 [ # # ]: 0 : if (itf->type != CPFL_ITF_TYPE_VPORT)
1157 : : return -ENOTSUP;
1158 : : #ifdef RTE_HAS_JANSSON
1159 : 0 : *ops = &cpfl_flow_ops;
1160 : : #else
1161 : : *ops = NULL;
1162 : : PMD_DRV_LOG(NOTICE, "not support rte_flow, please install json-c library.");
1163 : : #endif
1164 : 0 : return 0;
1165 : : }
1166 : :
1167 : : static int
1168 : 0 : cpfl_hairpin_get_peer_ports(struct rte_eth_dev *dev, uint16_t *peer_ports,
1169 : : size_t len, uint32_t tx)
1170 : : {
1171 : 0 : struct cpfl_vport *cpfl_vport =
1172 : 0 : (struct cpfl_vport *)dev->data->dev_private;
1173 : : struct ci_tx_queue *txq;
1174 : : struct idpf_rx_queue *rxq;
1175 : : struct cpfl_tx_queue *cpfl_txq;
1176 : : struct cpfl_rx_queue *cpfl_rxq;
1177 : : uint16_t i;
1178 : : uint16_t j = 0;
1179 : :
1180 [ # # ]: 0 : if (len <= 0)
1181 : : return -EINVAL;
1182 : :
1183 [ # # ]: 0 : if (cpfl_vport->p2p_q_chunks_info == NULL)
1184 : : return -ENOTSUP;
1185 : :
1186 [ # # ]: 0 : if (tx > 0) {
1187 [ # # ]: 0 : for (i = cpfl_vport->nb_data_txq, j = 0; i < dev->data->nb_tx_queues; i++, j++) {
1188 : 0 : txq = dev->data->tx_queues[i];
1189 [ # # # # ]: 0 : if (txq == NULL || j >= len)
1190 : : return -EINVAL;
1191 : : cpfl_txq = (struct cpfl_tx_queue *)txq;
1192 : 0 : peer_ports[j] = cpfl_txq->hairpin_info.peer_rxp;
1193 : : }
1194 : : } else if (tx == 0) {
1195 [ # # ]: 0 : for (i = cpfl_vport->nb_data_rxq, j = 0; i < dev->data->nb_rx_queues; i++, j++) {
1196 : 0 : rxq = dev->data->rx_queues[i];
1197 [ # # # # ]: 0 : if (rxq == NULL || j >= len)
1198 : : return -EINVAL;
1199 : : cpfl_rxq = (struct cpfl_rx_queue *)rxq;
1200 : 0 : peer_ports[j] = cpfl_rxq->hairpin_info.peer_txp;
1201 : : }
1202 : : }
1203 : :
1204 : 0 : return j;
1205 : : }
1206 : :
1207 : : static int
1208 : 0 : cpfl_hairpin_bind(struct rte_eth_dev *dev, uint16_t rx_port)
1209 : : {
1210 : 0 : struct cpfl_vport *cpfl_tx_vport = dev->data->dev_private;
1211 : 0 : struct idpf_vport *tx_vport = &cpfl_tx_vport->base;
1212 : : struct cpfl_vport *cpfl_rx_vport;
1213 : : struct cpfl_tx_queue *cpfl_txq;
1214 : : struct cpfl_rx_queue *cpfl_rxq;
1215 : : struct rte_eth_dev *peer_dev;
1216 : : struct idpf_vport *rx_vport;
1217 : : int err = 0;
1218 : : int i;
1219 : :
1220 : 0 : err = cpfl_txq_hairpin_info_update(dev, rx_port);
1221 [ # # ]: 0 : if (err != 0) {
1222 : 0 : PMD_DRV_LOG(ERR, "Fail to update Tx hairpin queue info.");
1223 : 0 : return err;
1224 : : }
1225 : :
1226 : : /* configure hairpin queues */
1227 [ # # ]: 0 : for (i = cpfl_tx_vport->nb_data_txq; i < dev->data->nb_tx_queues; i++) {
1228 : 0 : cpfl_txq = dev->data->tx_queues[i];
1229 : 0 : err = cpfl_hairpin_txq_config(tx_vport, cpfl_txq);
1230 [ # # ]: 0 : if (err != 0) {
1231 : 0 : PMD_DRV_LOG(ERR, "Fail to configure hairpin Tx queue %u", i);
1232 : 0 : return err;
1233 : : }
1234 : : }
1235 : :
1236 : 0 : err = cpfl_hairpin_tx_complq_config(cpfl_tx_vport);
1237 [ # # ]: 0 : if (err != 0) {
1238 : 0 : PMD_DRV_LOG(ERR, "Fail to config Tx completion queue");
1239 : 0 : return err;
1240 : : }
1241 : :
1242 : 0 : peer_dev = &rte_eth_devices[rx_port];
1243 : 0 : cpfl_rx_vport = (struct cpfl_vport *)peer_dev->data->dev_private;
1244 : 0 : rx_vport = &cpfl_rx_vport->base;
1245 : 0 : cpfl_rxq_hairpin_mz_bind(peer_dev);
1246 : :
1247 : 0 : err = cpfl_hairpin_rx_bufq_config(cpfl_rx_vport);
1248 [ # # ]: 0 : if (err != 0) {
1249 : 0 : PMD_DRV_LOG(ERR, "Fail to config Rx buffer queue");
1250 : 0 : return err;
1251 : : }
1252 : :
1253 [ # # ]: 0 : for (i = cpfl_rx_vport->nb_data_rxq; i < peer_dev->data->nb_rx_queues; i++) {
1254 : 0 : cpfl_rxq = peer_dev->data->rx_queues[i];
1255 : 0 : err = cpfl_hairpin_rxq_config(rx_vport, cpfl_rxq);
1256 [ # # ]: 0 : if (err != 0) {
1257 : 0 : PMD_DRV_LOG(ERR, "Fail to configure hairpin Rx queue %u", i);
1258 : 0 : return err;
1259 : : }
1260 : 0 : err = cpfl_rx_queue_init(peer_dev, i);
1261 [ # # ]: 0 : if (err != 0) {
1262 : 0 : PMD_DRV_LOG(ERR, "Fail to init hairpin Rx queue %u", i);
1263 : 0 : return err;
1264 : : }
1265 : : }
1266 : :
1267 : : /* enable hairpin queues */
1268 [ # # ]: 0 : for (i = cpfl_tx_vport->nb_data_txq; i < dev->data->nb_tx_queues; i++) {
1269 : : cpfl_txq = dev->data->tx_queues[i];
1270 : 0 : err = cpfl_switch_hairpin_rxtx_queue(cpfl_tx_vport,
1271 : 0 : i - cpfl_tx_vport->nb_data_txq,
1272 : : false, true);
1273 [ # # ]: 0 : if (err != 0) {
1274 : 0 : PMD_DRV_LOG(ERR, "Failed to switch hairpin TX queue %u on",
1275 : : i);
1276 : 0 : return err;
1277 : : }
1278 : : }
1279 : :
1280 : 0 : err = cpfl_switch_hairpin_complq(cpfl_tx_vport, true);
1281 [ # # ]: 0 : if (err != 0) {
1282 : 0 : PMD_DRV_LOG(ERR, "Failed to switch hairpin Tx complq");
1283 : 0 : return err;
1284 : : }
1285 : :
1286 [ # # ]: 0 : for (i = cpfl_rx_vport->nb_data_rxq; i < peer_dev->data->nb_rx_queues; i++) {
1287 : 0 : cpfl_rxq = peer_dev->data->rx_queues[i];
1288 : 0 : err = cpfl_switch_hairpin_rxtx_queue(cpfl_rx_vport,
1289 : 0 : i - cpfl_rx_vport->nb_data_rxq,
1290 : : true, true);
1291 [ # # ]: 0 : if (err != 0) {
1292 : 0 : PMD_DRV_LOG(ERR, "Failed to switch hairpin RX queue %u on",
1293 : : i);
1294 : : }
1295 : 0 : cpfl_rxq->base.q_started = true;
1296 : : }
1297 : :
1298 : 0 : err = cpfl_switch_hairpin_bufq(cpfl_rx_vport, true);
1299 [ # # ]: 0 : if (err != 0) {
1300 : 0 : PMD_DRV_LOG(ERR, "Failed to switch hairpin Rx buffer queue");
1301 : 0 : return err;
1302 : : }
1303 : :
1304 : : return 0;
1305 : : }
1306 : :
1307 : : static int
1308 : 0 : cpfl_hairpin_unbind(struct rte_eth_dev *dev, uint16_t rx_port)
1309 : : {
1310 : 0 : struct cpfl_vport *cpfl_tx_vport = dev->data->dev_private;
1311 : 0 : struct rte_eth_dev *peer_dev = &rte_eth_devices[rx_port];
1312 : 0 : struct cpfl_vport *cpfl_rx_vport = peer_dev->data->dev_private;
1313 : : struct cpfl_rx_queue *cpfl_rxq;
1314 : : int i;
1315 : :
1316 : : /* disable hairpin queues */
1317 [ # # ]: 0 : for (i = cpfl_tx_vport->nb_data_txq; i < dev->data->nb_tx_queues; i++) {
1318 : 0 : cpfl_switch_hairpin_rxtx_queue(cpfl_tx_vport,
1319 : 0 : i - cpfl_tx_vport->nb_data_txq,
1320 : : false, false);
1321 : : }
1322 : :
1323 : 0 : cpfl_switch_hairpin_complq(cpfl_tx_vport, false);
1324 : :
1325 [ # # ]: 0 : for (i = cpfl_rx_vport->nb_data_rxq; i < peer_dev->data->nb_rx_queues; i++) {
1326 : 0 : cpfl_rxq = peer_dev->data->rx_queues[i];
1327 : 0 : cpfl_switch_hairpin_rxtx_queue(cpfl_rx_vport,
1328 : 0 : i - cpfl_rx_vport->nb_data_rxq,
1329 : : true, false);
1330 : 0 : cpfl_rxq->base.q_started = false;
1331 : : }
1332 : :
1333 : 0 : cpfl_switch_hairpin_bufq(cpfl_rx_vport, false);
1334 : :
1335 : 0 : return 0;
1336 : : }
1337 : :
1338 : : static const struct eth_dev_ops cpfl_eth_dev_ops = {
1339 : : .dev_configure = cpfl_dev_configure,
1340 : : .dev_close = cpfl_dev_close,
1341 : : .rx_queue_setup = cpfl_rx_queue_setup,
1342 : : .tx_queue_setup = cpfl_tx_queue_setup,
1343 : : .dev_infos_get = cpfl_dev_info_get,
1344 : : .dev_start = cpfl_dev_start,
1345 : : .dev_stop = cpfl_dev_stop,
1346 : : .link_update = cpfl_dev_link_update,
1347 : : .rx_queue_start = cpfl_rx_queue_start,
1348 : : .tx_queue_start = cpfl_tx_queue_start,
1349 : : .rx_queue_stop = cpfl_rx_queue_stop,
1350 : : .tx_queue_stop = cpfl_tx_queue_stop,
1351 : : .rx_queue_release = cpfl_dev_rx_queue_release,
1352 : : .tx_queue_release = cpfl_dev_tx_queue_release,
1353 : : .mtu_set = cpfl_dev_mtu_set,
1354 : : .dev_supported_ptypes_get = cpfl_dev_supported_ptypes_get,
1355 : : .stats_get = cpfl_dev_stats_get,
1356 : : .stats_reset = cpfl_dev_stats_reset,
1357 : : .reta_update = cpfl_rss_reta_update,
1358 : : .reta_query = cpfl_rss_reta_query,
1359 : : .rss_hash_update = cpfl_rss_hash_update,
1360 : : .rss_hash_conf_get = cpfl_rss_hash_conf_get,
1361 : : .xstats_get = cpfl_dev_xstats_get,
1362 : : .xstats_get_names = cpfl_dev_xstats_get_names,
1363 : : .xstats_reset = cpfl_dev_xstats_reset,
1364 : : .flow_ops_get = cpfl_dev_flow_ops_get,
1365 : : .hairpin_cap_get = cpfl_hairpin_cap_get,
1366 : : .rx_hairpin_queue_setup = cpfl_rx_hairpin_queue_setup,
1367 : : .tx_hairpin_queue_setup = cpfl_tx_hairpin_queue_setup,
1368 : : .hairpin_get_peer_ports = cpfl_hairpin_get_peer_ports,
1369 : : .hairpin_bind = cpfl_hairpin_bind,
1370 : : .hairpin_unbind = cpfl_hairpin_unbind,
1371 : : };
1372 : :
1373 : : static int
1374 : : insert_value(struct cpfl_devargs *devargs, uint16_t id)
1375 : : {
1376 : : uint16_t i;
1377 : :
1378 : : /* ignore duplicate */
1379 [ # # # # ]: 0 : for (i = 0; i < devargs->req_vport_nb; i++) {
1380 [ # # # # ]: 0 : if (devargs->req_vports[i] == id)
1381 : : return 0;
1382 : : }
1383 : :
1384 : 0 : devargs->req_vports[devargs->req_vport_nb] = id;
1385 : 0 : devargs->req_vport_nb++;
1386 : :
1387 : 0 : return 0;
1388 : : }
1389 : :
1390 : : static const char *
1391 : 0 : parse_range(const char *value, struct cpfl_devargs *devargs)
1392 : : {
1393 : : uint16_t lo, hi, i;
1394 : 0 : int n = 0;
1395 : : int result;
1396 : : const char *pos = value;
1397 : :
1398 : 0 : result = sscanf(value, "%hu%n-%hu%n", &lo, &n, &hi, &n);
1399 [ # # ]: 0 : if (result == 1) {
1400 : 0 : if (insert_value(devargs, lo) != 0)
1401 : : return NULL;
1402 [ # # ]: 0 : } else if (result == 2) {
1403 [ # # ]: 0 : if (lo > hi)
1404 : : return NULL;
1405 [ # # ]: 0 : for (i = lo; i <= hi; i++) {
1406 : : if (insert_value(devargs, i) != 0)
1407 : : return NULL;
1408 : : }
1409 : : } else {
1410 : : return NULL;
1411 : : }
1412 : :
1413 : 0 : return pos + n;
1414 : : }
1415 : :
1416 : : static int
1417 : 0 : parse_vport(const char *key, const char *value, void *args)
1418 : : {
1419 : : struct cpfl_devargs *devargs = args;
1420 : : const char *pos = value;
1421 : :
1422 : 0 : devargs->req_vport_nb = 0;
1423 : :
1424 [ # # ]: 0 : if (*pos == '[')
1425 : 0 : pos++;
1426 : :
1427 : : while (1) {
1428 : 0 : pos = parse_range(pos, devargs);
1429 [ # # ]: 0 : if (pos == NULL) {
1430 : 0 : PMD_INIT_LOG(ERR, "invalid value:\"%s\" for key:\"%s\", ",
1431 : : value, key);
1432 : 0 : return -EINVAL;
1433 : : }
1434 [ # # ]: 0 : if (*pos != ',')
1435 : : break;
1436 : 0 : pos++;
1437 : : }
1438 : :
1439 [ # # # # ]: 0 : if (*value == '[' && *pos != ']') {
1440 : 0 : PMD_INIT_LOG(ERR, "invalid value:\"%s\" for key:\"%s\", ",
1441 : : value, key);
1442 : 0 : return -EINVAL;
1443 : : }
1444 : :
1445 : : return 0;
1446 : : }
1447 : :
1448 : : static int
1449 : 0 : parse_bool(const char *key, const char *value, void *args)
1450 : : {
1451 : : int *i = args;
1452 : : char *end;
1453 : : int num;
1454 : :
1455 : 0 : errno = 0;
1456 : :
1457 : 0 : num = strtoul(value, &end, 10);
1458 : :
1459 [ # # # # ]: 0 : if (errno == ERANGE || (num != 0 && num != 1)) {
1460 : 0 : PMD_INIT_LOG(ERR, "invalid value:\"%s\" for key:\"%s\", value must be 0 or 1",
1461 : : value, key);
1462 : 0 : return -EINVAL;
1463 : : }
1464 : :
1465 : 0 : *i = num;
1466 : 0 : return 0;
1467 : : }
1468 : :
1469 : : static int
1470 : : enlist(uint16_t *list, uint16_t *len_list, const uint16_t max_list, uint16_t val)
1471 : : {
1472 : : uint16_t i;
1473 : :
1474 [ # # # # ]: 0 : for (i = 0; i < *len_list; i++) {
1475 [ # # # # ]: 0 : if (list[i] == val)
1476 : : return 0;
1477 : : }
1478 [ # # # # ]: 0 : if (*len_list >= max_list)
1479 : : return -1;
1480 : 0 : list[(*len_list)++] = val;
1481 : : return 0;
1482 : : }
1483 : :
1484 : : static const char *
1485 : 0 : process_range(const char *str, uint16_t *list, uint16_t *len_list,
1486 : : const uint16_t max_list)
1487 : : {
1488 : : uint16_t lo, hi, val;
1489 : 0 : int result, n = 0;
1490 : : const char *pos = str;
1491 : :
1492 : 0 : result = sscanf(str, "%hu%n-%hu%n", &lo, &n, &hi, &n);
1493 [ # # ]: 0 : if (result == 1) {
1494 : 0 : if (enlist(list, len_list, max_list, lo) != 0)
1495 : : return NULL;
1496 [ # # ]: 0 : } else if (result == 2) {
1497 [ # # ]: 0 : if (lo > hi)
1498 : : return NULL;
1499 [ # # ]: 0 : for (val = lo; val <= hi; val++) {
1500 : : if (enlist(list, len_list, max_list, val) != 0)
1501 : : return NULL;
1502 : : }
1503 : : } else {
1504 : : return NULL;
1505 : : }
1506 : 0 : return pos + n;
1507 : : }
1508 : :
1509 : : static const char *
1510 : 0 : process_list(const char *str, uint16_t *list, uint16_t *len_list, const uint16_t max_list)
1511 : : {
1512 : : const char *pos = str;
1513 : :
1514 [ # # ]: 0 : if (*pos == '[')
1515 : 0 : pos++;
1516 : : while (1) {
1517 : 0 : pos = process_range(pos, list, len_list, max_list);
1518 [ # # ]: 0 : if (pos == NULL)
1519 : : return NULL;
1520 [ # # ]: 0 : if (*pos != ',') /* end of list */
1521 : : break;
1522 : 0 : pos++;
1523 : : }
1524 [ # # # # ]: 0 : if (*str == '[' && *pos != ']')
1525 : : return NULL;
1526 [ # # ]: 0 : if (*pos == ']')
1527 : 0 : pos++;
1528 : : return pos;
1529 : : }
1530 : :
1531 : : static int
1532 : 0 : parse_repr(const char *key __rte_unused, const char *value, void *args)
1533 : : {
1534 : : struct cpfl_devargs *devargs = args;
1535 : : struct rte_eth_devargs *eth_da;
1536 : : const char *str = value;
1537 : :
1538 [ # # ]: 0 : if (devargs->repr_args_num == CPFL_REPR_ARG_NUM_MAX)
1539 : : return -EINVAL;
1540 : :
1541 : 0 : eth_da = &devargs->repr_args[devargs->repr_args_num];
1542 : :
1543 [ # # ]: 0 : if (str[0] == 'c') {
1544 : 0 : str += 1;
1545 : 0 : str = process_list(str, eth_da->mh_controllers,
1546 : : ð_da->nb_mh_controllers,
1547 : : RTE_DIM(eth_da->mh_controllers));
1548 [ # # ]: 0 : if (str == NULL)
1549 : 0 : goto done;
1550 : : }
1551 [ # # # # ]: 0 : if (str[0] == 'p' && str[1] == 'f') {
1552 : 0 : eth_da->type = RTE_ETH_REPRESENTOR_PF;
1553 : 0 : str += 2;
1554 : 0 : str = process_list(str, eth_da->ports,
1555 : : ð_da->nb_ports, RTE_DIM(eth_da->ports));
1556 [ # # # # ]: 0 : if (str == NULL || str[0] == '\0')
1557 : 0 : goto done;
1558 [ # # ]: 0 : } else if (eth_da->nb_mh_controllers > 0) {
1559 : : /* 'c' must followed by 'pf'. */
1560 : : str = NULL;
1561 : 0 : goto done;
1562 : : }
1563 [ # # # # ]: 0 : if (str[0] == 'v' && str[1] == 'f') {
1564 : 0 : eth_da->type = RTE_ETH_REPRESENTOR_VF;
1565 : 0 : str += 2;
1566 [ # # # # ]: 0 : } else if (str[0] == 's' && str[1] == 'f') {
1567 : 0 : eth_da->type = RTE_ETH_REPRESENTOR_SF;
1568 : 0 : str += 2;
1569 : : } else {
1570 : : /* 'pf' must followed by 'vf' or 'sf'. */
1571 [ # # ]: 0 : if (eth_da->type == RTE_ETH_REPRESENTOR_PF) {
1572 : : str = NULL;
1573 : 0 : goto done;
1574 : : }
1575 : 0 : eth_da->type = RTE_ETH_REPRESENTOR_VF;
1576 : : }
1577 : 0 : str = process_list(str, eth_da->representor_ports,
1578 : : ð_da->nb_representor_ports,
1579 : : RTE_DIM(eth_da->representor_ports));
1580 : 0 : done:
1581 [ # # ]: 0 : if (str == NULL) {
1582 : 0 : PMD_DRV_LOG(ERR, "wrong representor format: %s", value);
1583 : 0 : return -1;
1584 : : }
1585 : :
1586 : 0 : devargs->repr_args_num++;
1587 : :
1588 : 0 : return 0;
1589 : : }
1590 : :
1591 : : #ifdef RTE_HAS_JANSSON
1592 : : static int
1593 : 0 : parse_file(const char *key, const char *value, void *args)
1594 : : {
1595 : : char *name = args;
1596 : :
1597 [ # # ]: 0 : if (strlen(value) > CPFL_FLOW_FILE_LEN - 1) {
1598 : 0 : PMD_DRV_LOG(ERR, "file path(%s) is too long.", value);
1599 : 0 : return -1;
1600 : : }
1601 : :
1602 : 0 : PMD_DRV_LOG(DEBUG, "value:\"%s\" for key:\"%s\"", value, key);
1603 : : strlcpy(name, value, CPFL_FLOW_FILE_LEN);
1604 : :
1605 : 0 : return 0;
1606 : : }
1607 : : #endif
1608 : :
1609 : : static int
1610 : 0 : cpfl_parse_devargs(struct rte_pci_device *pci_dev, struct cpfl_adapter_ext *adapter,
1611 : : bool first, struct cpfl_devargs *cpfl_args)
1612 : : {
1613 : 0 : struct rte_devargs *devargs = pci_dev->device.devargs;
1614 : : struct rte_kvargs *kvlist;
1615 : : int ret;
1616 : :
1617 [ # # ]: 0 : if (devargs == NULL)
1618 : : return 0;
1619 : :
1620 [ # # ]: 0 : kvlist = rte_kvargs_parse(devargs->args,
1621 : : first ? cpfl_valid_args_first : cpfl_valid_args_again);
1622 [ # # ]: 0 : if (kvlist == NULL) {
1623 : 0 : PMD_INIT_LOG(ERR, "invalid kvargs key");
1624 : 0 : return -EINVAL;
1625 : : }
1626 : :
1627 [ # # ]: 0 : if (rte_kvargs_count(kvlist, CPFL_VPORT) > 1) {
1628 : 0 : PMD_INIT_LOG(ERR, "devarg vport is duplicated.");
1629 : : ret = -EINVAL;
1630 : 0 : goto fail;
1631 : : }
1632 : :
1633 : 0 : ret = rte_kvargs_process(kvlist, CPFL_REPRESENTOR, &parse_repr, cpfl_args);
1634 : :
1635 [ # # ]: 0 : if (ret != 0)
1636 : 0 : goto fail;
1637 : :
1638 [ # # ]: 0 : if (!first)
1639 : 0 : goto finish;
1640 : :
1641 : 0 : ret = rte_kvargs_process(kvlist, CPFL_VPORT, &parse_vport,
1642 : : cpfl_args);
1643 [ # # ]: 0 : if (ret != 0)
1644 : 0 : goto fail;
1645 : :
1646 : 0 : ret = rte_kvargs_process(kvlist, CPFL_TX_SINGLE_Q, &parse_bool,
1647 : 0 : &adapter->base.is_tx_singleq);
1648 [ # # ]: 0 : if (ret != 0)
1649 : 0 : goto fail;
1650 : :
1651 : 0 : ret = rte_kvargs_process(kvlist, CPFL_RX_SINGLE_Q, &parse_bool,
1652 : 0 : &adapter->base.is_rx_singleq);
1653 [ # # ]: 0 : if (ret != 0)
1654 : 0 : goto fail;
1655 : : #ifdef RTE_HAS_JANSSON
1656 [ # # ]: 0 : if (rte_kvargs_get(kvlist, CPFL_FLOW_PARSER)) {
1657 : 0 : ret = rte_kvargs_process(kvlist, CPFL_FLOW_PARSER,
1658 : 0 : &parse_file, cpfl_args->flow_parser);
1659 [ # # ]: 0 : if (ret) {
1660 : 0 : PMD_DRV_LOG(ERR, "Failed to parser flow_parser, ret: %d", ret);
1661 : 0 : goto fail;
1662 : : }
1663 : : } else {
1664 : 0 : cpfl_args->flow_parser[0] = '\0';
1665 : : }
1666 : : #endif
1667 : 0 : finish:
1668 : 0 : fail:
1669 : 0 : rte_kvargs_free(kvlist);
1670 : 0 : return ret;
1671 : : }
1672 : :
1673 : : static struct cpfl_vport *
1674 : : cpfl_find_vport(struct cpfl_adapter_ext *adapter, uint32_t vport_id)
1675 : : {
1676 : : struct cpfl_vport *vport = NULL;
1677 : : int i;
1678 : :
1679 [ # # ]: 0 : for (i = 0; i < adapter->cur_vport_nb; i++) {
1680 : 0 : vport = adapter->vports[i];
1681 [ # # ]: 0 : if (vport == NULL)
1682 : 0 : continue;
1683 [ # # ]: 0 : if (vport->base.vport_id != vport_id)
1684 : 0 : continue;
1685 : : else
1686 : : return vport;
1687 : : }
1688 : :
1689 : : return NULL;
1690 : : }
1691 : :
1692 : : static void
1693 : 0 : cpfl_handle_vchnl_event_msg(struct cpfl_adapter_ext *adapter, uint8_t *msg, uint16_t msglen)
1694 : : {
1695 : : struct virtchnl2_event *vc_event = (struct virtchnl2_event *)msg;
1696 : : struct cpfl_vport *vport;
1697 : : struct rte_eth_dev_data *data;
1698 : : struct rte_eth_dev *dev;
1699 : :
1700 [ # # ]: 0 : if (msglen < sizeof(struct virtchnl2_event)) {
1701 : 0 : PMD_DRV_LOG(ERR, "Error event");
1702 : 0 : return;
1703 : : }
1704 : :
1705 : : /* ignore if it is ctrl vport */
1706 [ # # ]: 0 : if (adapter->base.hw.device_id == CPFL_DEV_ID_MEV &&
1707 [ # # ]: 0 : adapter->ctrl_vport.base.vport_id == vc_event->vport_id)
1708 : : return;
1709 : :
1710 : 0 : vport = cpfl_find_vport(adapter, vc_event->vport_id);
1711 [ # # ]: 0 : if (!vport) {
1712 : 0 : PMD_DRV_LOG(ERR, "Can't find vport.");
1713 : 0 : return;
1714 : : }
1715 : :
1716 : 0 : data = vport->itf.data;
1717 : 0 : dev = &rte_eth_devices[data->port_id];
1718 : :
1719 [ # # ]: 0 : switch (vc_event->event) {
1720 : 0 : case VIRTCHNL2_EVENT_LINK_CHANGE:
1721 : 0 : PMD_DRV_LOG(DEBUG, "VIRTCHNL2_EVENT_LINK_CHANGE");
1722 : 0 : vport->base.link_up = !!(vc_event->link_status);
1723 : 0 : vport->base.link_speed = vc_event->link_speed;
1724 : 0 : cpfl_dev_link_update(dev, 0);
1725 : 0 : break;
1726 : 0 : default:
1727 : 0 : PMD_DRV_LOG(ERR, " unknown event received %u", vc_event->event);
1728 : 0 : break;
1729 : : }
1730 : : }
1731 : :
1732 : : int
1733 : 0 : cpfl_vport_info_create(struct cpfl_adapter_ext *adapter,
1734 : : struct cpfl_vport_id *vport_identity,
1735 : : struct cpchnl2_event_vport_created *vport_created)
1736 : : {
1737 : 0 : struct cpfl_vport_info *info = NULL;
1738 : : int ret;
1739 : :
1740 : 0 : rte_spinlock_lock(&adapter->vport_map_lock);
1741 : 0 : ret = rte_hash_lookup_data(adapter->vport_map_hash, vport_identity, (void **)&info);
1742 [ # # ]: 0 : if (ret >= 0) {
1743 : 0 : PMD_DRV_LOG(WARNING, "vport already exist, overwrite info anyway");
1744 : : /* overwrite info */
1745 [ # # ]: 0 : if (info)
1746 : 0 : info->vport = *vport_created;
1747 : 0 : goto fini;
1748 : : }
1749 : :
1750 : 0 : info = rte_zmalloc(NULL, sizeof(*info), 0);
1751 [ # # ]: 0 : if (info == NULL) {
1752 : 0 : PMD_DRV_LOG(ERR, "Failed to alloc memory for vport map info");
1753 : : ret = -ENOMEM;
1754 : 0 : goto err;
1755 : : }
1756 : :
1757 : 0 : info->vport = *vport_created;
1758 : :
1759 : 0 : ret = rte_hash_add_key_data(adapter->vport_map_hash, vport_identity, info);
1760 [ # # ]: 0 : if (ret < 0) {
1761 : 0 : PMD_DRV_LOG(ERR, "Failed to add vport map into hash");
1762 : 0 : rte_free(info);
1763 : 0 : goto err;
1764 : : }
1765 : :
1766 : 0 : fini:
1767 : : rte_spinlock_unlock(&adapter->vport_map_lock);
1768 : 0 : return 0;
1769 : 0 : err:
1770 : : rte_spinlock_unlock(&adapter->vport_map_lock);
1771 : 0 : return ret;
1772 : : }
1773 : :
1774 : : static int
1775 : 0 : cpfl_vport_info_destroy(struct cpfl_adapter_ext *adapter, struct cpfl_vport_id *vport_identity)
1776 : : {
1777 : : struct cpfl_vport_info *info;
1778 : : int ret;
1779 : :
1780 : 0 : rte_spinlock_lock(&adapter->vport_map_lock);
1781 : 0 : ret = rte_hash_lookup_data(adapter->vport_map_hash, vport_identity, (void **)&info);
1782 [ # # ]: 0 : if (ret < 0) {
1783 : 0 : PMD_DRV_LOG(ERR, "vport id doesn't exist");
1784 : 0 : goto err;
1785 : : }
1786 : :
1787 : 0 : rte_hash_del_key(adapter->vport_map_hash, vport_identity);
1788 : : rte_spinlock_unlock(&adapter->vport_map_lock);
1789 : 0 : rte_free(info);
1790 : :
1791 : 0 : return 0;
1792 : :
1793 : : err:
1794 : : rte_spinlock_unlock(&adapter->vport_map_lock);
1795 : 0 : return ret;
1796 : : }
1797 : :
1798 : : static void
1799 : 0 : cpfl_handle_cpchnl_event_msg(struct cpfl_adapter_ext *adapter, uint8_t *msg, uint16_t msglen)
1800 : : {
1801 : : struct cpchnl2_event_info *cpchnl2_event = (struct cpchnl2_event_info *)msg;
1802 : : struct cpchnl2_event_vport_created *vport_created;
1803 : 0 : struct cpfl_vport_id vport_identity = { 0 };
1804 : :
1805 [ # # ]: 0 : if (msglen < sizeof(struct cpchnl2_event_info)) {
1806 : 0 : PMD_DRV_LOG(ERR, "Error event");
1807 : 0 : return;
1808 : : }
1809 : :
1810 [ # # # ]: 0 : switch (cpchnl2_event->header.type) {
1811 : 0 : case CPCHNL2_EVENT_VPORT_CREATED:
1812 : 0 : vport_identity.vport_id = cpchnl2_event->data.vport_created.vport.vport_id;
1813 : 0 : vport_created = &cpchnl2_event->data.vport_created;
1814 : 0 : vport_identity.func_type = vport_created->info.func_type;
1815 : 0 : vport_identity.pf_id = vport_created->info.pf_id;
1816 : 0 : vport_identity.vf_id = vport_created->info.vf_id;
1817 [ # # ]: 0 : if (cpfl_vport_info_create(adapter, &vport_identity, vport_created))
1818 : 0 : PMD_DRV_LOG(WARNING, "Failed to handle CPCHNL2_EVENT_VPORT_CREATED");
1819 : : break;
1820 : 0 : case CPCHNL2_EVENT_VPORT_DESTROYED:
1821 : 0 : vport_identity.vport_id = cpchnl2_event->data.vport_destroyed.vport.vport_id;
1822 : 0 : vport_identity.func_type = cpchnl2_event->data.vport_destroyed.func.func_type;
1823 : 0 : vport_identity.pf_id = cpchnl2_event->data.vport_destroyed.func.pf_id;
1824 : 0 : vport_identity.vf_id = cpchnl2_event->data.vport_destroyed.func.vf_id;
1825 [ # # ]: 0 : if (cpfl_vport_info_destroy(adapter, &vport_identity))
1826 : 0 : PMD_DRV_LOG(WARNING, "Failed to handle CPCHNL2_EVENT_VPORT_DESTROY");
1827 : : break;
1828 : 0 : default:
1829 : 0 : PMD_DRV_LOG(ERR, " unknown event received %u", cpchnl2_event->header.type);
1830 : 0 : break;
1831 : : }
1832 : : }
1833 : :
1834 : : static void
1835 : 0 : cpfl_handle_virtchnl_msg(struct cpfl_adapter_ext *adapter)
1836 : : {
1837 : : struct idpf_adapter *base = &adapter->base;
1838 : 0 : struct idpf_dma_mem *dma_mem = NULL;
1839 : 0 : struct idpf_hw *hw = &base->hw;
1840 : : struct idpf_ctlq_msg ctlq_msg;
1841 : : enum idpf_mbx_opc mbx_op;
1842 : 0 : uint16_t pending = 1;
1843 : : uint32_t vc_op;
1844 : : int ret;
1845 : :
1846 [ # # ]: 0 : while (pending) {
1847 : 0 : ret = idpf_vc_ctlq_recv(hw->arq, &pending, &ctlq_msg);
1848 [ # # ]: 0 : if (ret) {
1849 : 0 : PMD_DRV_LOG(INFO, "Failed to read msg from virtual channel, ret: %d", ret);
1850 : 0 : return;
1851 : : }
1852 : :
1853 [ # # ]: 0 : memcpy(base->mbx_resp, ctlq_msg.ctx.indirect.payload->va,
1854 : : IDPF_DFLT_MBX_BUF_SIZE);
1855 : :
1856 : 0 : mbx_op = rte_le_to_cpu_16(ctlq_msg.opcode);
1857 : 0 : vc_op = rte_le_to_cpu_32(ctlq_msg.cookie.mbx.chnl_opcode);
1858 : 0 : base->cmd_retval = rte_le_to_cpu_32(ctlq_msg.cookie.mbx.chnl_retval);
1859 : :
1860 [ # # ]: 0 : switch (mbx_op) {
1861 : 0 : case idpf_mbq_opc_send_msg_to_peer_pf:
1862 : : case idpf_mbq_opc_send_msg_to_peer_drv:
1863 [ # # ]: 0 : if (vc_op == VIRTCHNL2_OP_EVENT) {
1864 : 0 : cpfl_handle_vchnl_event_msg(adapter, adapter->base.mbx_resp,
1865 : 0 : ctlq_msg.data_len);
1866 [ # # ]: 0 : } else if (vc_op == CPCHNL2_OP_EVENT) {
1867 : 0 : cpfl_handle_cpchnl_event_msg(adapter, adapter->base.mbx_resp,
1868 : 0 : ctlq_msg.data_len);
1869 : : } else {
1870 [ # # ]: 0 : if (vc_op == base->pend_cmd)
1871 : : notify_cmd(base, base->cmd_retval);
1872 : : else
1873 : 0 : PMD_DRV_LOG(ERR, "command mismatch, expect %u, get %u",
1874 : : base->pend_cmd, vc_op);
1875 : :
1876 : 0 : PMD_DRV_LOG(DEBUG, " Virtual channel response is received,"
1877 : : "opcode = %d", vc_op);
1878 : : }
1879 : 0 : goto post_buf;
1880 : 0 : default:
1881 : 0 : PMD_DRV_LOG(DEBUG, "Request %u is not supported yet", mbx_op);
1882 : : }
1883 : : }
1884 : :
1885 : 0 : post_buf:
1886 [ # # ]: 0 : if (ctlq_msg.data_len)
1887 : 0 : dma_mem = ctlq_msg.ctx.indirect.payload;
1888 : : else
1889 : 0 : pending = 0;
1890 : :
1891 : 0 : ret = idpf_vc_ctlq_post_rx_buffs(hw, hw->arq, &pending, &dma_mem);
1892 [ # # # # ]: 0 : if (ret && dma_mem)
1893 : : idpf_free_dma_mem(hw, dma_mem);
1894 : : }
1895 : :
1896 : : static void
1897 : 0 : cpfl_dev_alarm_handler(void *param)
1898 : : {
1899 : : struct cpfl_adapter_ext *adapter = param;
1900 : :
1901 : 0 : cpfl_handle_virtchnl_msg(adapter);
1902 : :
1903 : 0 : rte_eal_alarm_set(CPFL_ALARM_INTERVAL, cpfl_dev_alarm_handler, adapter);
1904 : 0 : }
1905 : :
1906 : : static
1907 : 0 : int vcpf_save_vport_info_response(struct cpfl_vport *cpfl_vport,
1908 : : struct cpchnl2_get_vport_info_response *response)
1909 : : {
1910 : : struct cpchnl2_vport_info *info;
1911 : : struct vcpf_vport_info *vport_info;
1912 : : struct cpchnl2_queue_group_info *qgp;
1913 : : struct cpchnl2_queue_chunk *q_chnk;
1914 : : u16 num_queue_groups;
1915 : : u16 num_chunks;
1916 : : u32 q_type;
1917 : :
1918 : : info = &response->info;
1919 : : vport_info = &cpfl_vport->vport_info;
1920 : 0 : vport_info->vport_index = info->vport_index;
1921 : 0 : vport_info->vsi_id = info->vsi_id;
1922 : :
1923 : 0 : num_queue_groups = response->queue_groups.num_queue_groups;
1924 [ # # ]: 0 : for (u16 i = 0; i < num_queue_groups; i++) {
1925 : 0 : qgp = &response->queue_groups.groups[i];
1926 : 0 : num_chunks = qgp->chunks.num_chunks;
1927 : : /* rx q and tx q are stored in first 2 chunks */
1928 [ # # ]: 0 : for (u16 j = 0; j < (num_chunks - 2); j++) {
1929 : : q_chnk = &qgp->chunks.chunks[j];
1930 : 0 : q_type = q_chnk->type;
1931 [ # # ]: 0 : if (q_type == VIRTCHNL2_QUEUE_TYPE_TX) {
1932 : 0 : vport_info->abs_start_txq_id = q_chnk->start_queue_id;
1933 : 0 : vport_info->num_tx_q = q_chnk->num_queues;
1934 [ # # ]: 0 : } else if (q_type == VIRTCHNL2_QUEUE_TYPE_RX) {
1935 : 0 : vport_info->abs_start_rxq_id = q_chnk->start_queue_id;
1936 : 0 : vport_info->num_rx_q = q_chnk->num_queues;
1937 : : }
1938 : : }
1939 : : }
1940 : 0 : return 0;
1941 : : }
1942 : :
1943 : : static int
1944 : 0 : cpfl_stop_cfgqs(struct cpfl_adapter_ext *adapter)
1945 : : {
1946 : : int i, ret;
1947 : :
1948 [ # # ]: 0 : for (i = 0; i < adapter->num_tx_cfgq; i++) {
1949 [ # # ]: 0 : if (adapter->base.hw.device_id == IXD_DEV_ID_VCPF)
1950 : 0 : ret = idpf_vc_ena_dis_one_queue_vcpf(&adapter->base,
1951 : 0 : adapter->cfgq_info[0].id,
1952 : : VIRTCHNL2_QUEUE_TYPE_CONFIG_TX, false);
1953 : : else
1954 : 0 : ret = idpf_vc_queue_switch(&adapter->ctrl_vport.base, i, false, false,
1955 : : VIRTCHNL2_QUEUE_TYPE_CONFIG_TX);
1956 : :
1957 [ # # ]: 0 : if (ret) {
1958 : 0 : PMD_DRV_LOG(ERR, "Fail to disable Tx config queue.");
1959 : 0 : return ret;
1960 : : }
1961 : : }
1962 : :
1963 [ # # ]: 0 : for (i = 0; i < adapter->num_rx_cfgq; i++) {
1964 [ # # ]: 0 : if (adapter->base.hw.device_id == IXD_DEV_ID_VCPF)
1965 : 0 : ret = idpf_vc_ena_dis_one_queue_vcpf(&adapter->base,
1966 : 0 : adapter->cfgq_info[1].id,
1967 : : VIRTCHNL2_QUEUE_TYPE_CONFIG_RX, false);
1968 : : else
1969 : 0 : ret = idpf_vc_queue_switch(&adapter->ctrl_vport.base, i, true, false,
1970 : : VIRTCHNL2_QUEUE_TYPE_CONFIG_RX);
1971 : :
1972 [ # # ]: 0 : if (ret) {
1973 : 0 : PMD_DRV_LOG(ERR, "Fail to disable Rx config queue.");
1974 : 0 : return ret;
1975 : : }
1976 : : }
1977 : :
1978 : : return 0;
1979 : :
1980 : : }
1981 : :
1982 : : static int
1983 : 0 : cpfl_start_cfgqs(struct cpfl_adapter_ext *adapter)
1984 : : {
1985 : : int i, ret;
1986 : :
1987 : 0 : ret = cpfl_config_ctlq_tx(adapter);
1988 [ # # ]: 0 : if (ret) {
1989 : 0 : PMD_DRV_LOG(ERR, "Fail to configure Tx config queue.");
1990 : 0 : return ret;
1991 : : }
1992 : :
1993 : 0 : ret = cpfl_config_ctlq_rx(adapter);
1994 [ # # ]: 0 : if (ret) {
1995 : 0 : PMD_DRV_LOG(ERR, "Fail to configure Rx config queue.");
1996 : 0 : return ret;
1997 : : }
1998 : :
1999 [ # # ]: 0 : for (i = 0; i < adapter->num_tx_cfgq; i++) {
2000 [ # # ]: 0 : if (adapter->base.hw.device_id == IXD_DEV_ID_VCPF)
2001 : 0 : ret = idpf_vc_ena_dis_one_queue_vcpf(&adapter->base,
2002 : 0 : adapter->cfgq_info[0].id,
2003 : : VIRTCHNL2_QUEUE_TYPE_CONFIG_TX, true);
2004 : : else
2005 : 0 : ret = idpf_vc_queue_switch(&adapter->ctrl_vport.base, i, false, true,
2006 : : VIRTCHNL2_QUEUE_TYPE_CONFIG_TX);
2007 [ # # ]: 0 : if (ret) {
2008 : 0 : PMD_DRV_LOG(ERR, "Fail to enable Tx config queue.");
2009 : 0 : return ret;
2010 : : }
2011 : : }
2012 : :
2013 [ # # ]: 0 : for (i = 0; i < adapter->num_rx_cfgq; i++) {
2014 [ # # ]: 0 : if (adapter->base.hw.device_id == IXD_DEV_ID_VCPF)
2015 : 0 : ret = idpf_vc_ena_dis_one_queue_vcpf(&adapter->base,
2016 : 0 : adapter->cfgq_info[1].id,
2017 : : VIRTCHNL2_QUEUE_TYPE_CONFIG_RX, true);
2018 : : else
2019 : 0 : ret = idpf_vc_queue_switch(&adapter->ctrl_vport.base, i, true, true,
2020 : : VIRTCHNL2_QUEUE_TYPE_CONFIG_RX);
2021 [ # # ]: 0 : if (ret) {
2022 : 0 : PMD_DRV_LOG(ERR, "Fail to enable Rx config queue.");
2023 : 0 : return ret;
2024 : : }
2025 : : }
2026 : :
2027 : : return 0;
2028 : : }
2029 : :
2030 : : static void
2031 : 0 : cpfl_remove_cfgqs(struct cpfl_adapter_ext *adapter)
2032 : : {
2033 : 0 : struct idpf_hw *hw = (struct idpf_hw *)(&adapter->base.hw);
2034 : : struct cpfl_ctlq_create_info *create_cfgq_info;
2035 : : int i;
2036 : :
2037 : 0 : create_cfgq_info = adapter->cfgq_info;
2038 : :
2039 [ # # ]: 0 : for (i = 0; i < adapter->num_cfgq; i++) {
2040 [ # # ]: 0 : if (adapter->ctlqp[i]) {
2041 : 0 : cpfl_vport_ctlq_remove(hw, adapter->ctlqp[i]);
2042 : 0 : adapter->ctlqp[i] = NULL;
2043 : : }
2044 [ # # ]: 0 : if (create_cfgq_info[i].ring_mem.va)
2045 : : idpf_free_dma_mem(&adapter->base.hw, &create_cfgq_info[i].ring_mem);
2046 [ # # ]: 0 : if (create_cfgq_info[i].buf_mem.va)
2047 : : idpf_free_dma_mem(&adapter->base.hw, &create_cfgq_info[i].buf_mem);
2048 : : }
2049 [ # # ]: 0 : if (adapter->ctlqp) {
2050 : 0 : rte_free(adapter->ctlqp);
2051 : 0 : adapter->ctlqp = NULL;
2052 : : }
2053 : 0 : }
2054 : :
2055 : : static int
2056 : 0 : cpfl_add_cfgqs(struct cpfl_adapter_ext *adapter)
2057 : : {
2058 : : struct idpf_ctlq_info *cfg_cq;
2059 : : int ret = 0;
2060 : : int i = 0;
2061 : :
2062 : 0 : adapter->ctlqp = rte_zmalloc("ctlqp", adapter->num_cfgq *
2063 : : sizeof(struct idpf_ctlq_info *),
2064 : : RTE_CACHE_LINE_SIZE);
2065 : :
2066 [ # # ]: 0 : if (!adapter->ctlqp) {
2067 : 0 : PMD_DRV_LOG(ERR, "Failed to allocate memory for control queues");
2068 : 0 : return -ENOMEM;
2069 : : }
2070 : :
2071 [ # # ]: 0 : for (i = 0; i < adapter->num_cfgq; i++) {
2072 : 0 : cfg_cq = NULL;
2073 : 0 : ret = cpfl_vport_ctlq_add((struct idpf_hw *)(&adapter->base.hw),
2074 : 0 : &adapter->cfgq_info[i],
2075 : : &cfg_cq);
2076 [ # # # # ]: 0 : if (ret || !cfg_cq) {
2077 : 0 : PMD_DRV_LOG(ERR, "ctlq add failed for queue id: %d",
2078 : : adapter->cfgq_info[i].id);
2079 : 0 : cpfl_remove_cfgqs(adapter);
2080 : 0 : return ret;
2081 : : }
2082 : 0 : PMD_DRV_LOG(INFO, "added cfgq to hw. queue id: %d",
2083 : : adapter->cfgq_info[i].id);
2084 : 0 : adapter->ctlqp[i] = cfg_cq;
2085 : : }
2086 : :
2087 : : return ret;
2088 : : }
2089 : :
2090 : : static
2091 : 0 : int vcpf_save_chunk_in_cfgq(struct cpfl_adapter_ext *adapter)
2092 : : {
2093 : 0 : struct virtchnl2_add_queues *add_q =
2094 : : (struct virtchnl2_add_queues *)adapter->addq_recv_info;
2095 : : struct vcpf_cfg_queue *cfgq;
2096 : : struct virtchnl2_queue_reg_chunk *q_chnk;
2097 : : u16 rx, tx, num_chunks, num_q, struct_size;
2098 : : u32 q_id, q_type;
2099 : :
2100 : : rx = 0; tx = 0;
2101 : :
2102 : 0 : cfgq = rte_zmalloc("cfgq", adapter->num_cfgq * sizeof(struct vcpf_cfg_queue),
2103 : : RTE_CACHE_LINE_SIZE);
2104 [ # # ]: 0 : if (!cfgq) {
2105 : 0 : PMD_DRV_LOG(ERR, "Failed to allocate memory for cfgq");
2106 : 0 : return -ENOMEM;
2107 : : }
2108 : :
2109 : 0 : struct_size = idpf_struct_size(add_q, chunks.chunks, (add_q->chunks.num_chunks - 1));
2110 : 0 : adapter->cfgq_in.cfgq_add = rte_zmalloc("config_queues", struct_size, 0);
2111 [ # # ]: 0 : if (!adapter->cfgq_in.cfgq_add) {
2112 : 0 : PMD_DRV_LOG(ERR, "Failed to allocate memory for add_q");
2113 : 0 : return -ENOMEM;
2114 : : }
2115 : : rte_memcpy(adapter->cfgq_in.cfgq_add, add_q, struct_size);
2116 : :
2117 : 0 : num_chunks = add_q->chunks.num_chunks;
2118 [ # # ]: 0 : for (u16 i = 0; i < num_chunks; i++) {
2119 : 0 : num_q = add_q->chunks.chunks[i].num_queues;
2120 : : q_chnk = &add_q->chunks.chunks[i];
2121 [ # # ]: 0 : for (u16 j = 0; j < num_q; j++) {
2122 [ # # # # ]: 0 : if (rx > adapter->num_cfgq || tx > adapter->num_cfgq)
2123 : : break;
2124 : 0 : q_id = q_chnk->start_queue_id + j;
2125 : 0 : q_type = q_chnk->type;
2126 [ # # ]: 0 : if (q_type == VIRTCHNL2_QUEUE_TYPE_MBX_TX) {
2127 : 0 : cfgq[0].qid = q_id;
2128 : 0 : cfgq[0].qtail_reg_start = q_chnk->qtail_reg_start;
2129 : 0 : cfgq[0].qtail_reg_spacing = q_chnk->qtail_reg_spacing;
2130 : 0 : q_chnk->type = VIRTCHNL2_QUEUE_TYPE_CONFIG_TX;
2131 : 0 : tx++;
2132 [ # # ]: 0 : } else if (q_type == VIRTCHNL2_QUEUE_TYPE_MBX_RX) {
2133 : 0 : cfgq[1].qid = q_id;
2134 : 0 : cfgq[1].qtail_reg_start = q_chnk->qtail_reg_start;
2135 : 0 : cfgq[1].qtail_reg_spacing = q_chnk->qtail_reg_spacing;
2136 : 0 : q_chnk->type = VIRTCHNL2_QUEUE_TYPE_CONFIG_RX;
2137 : 0 : rx++;
2138 : : }
2139 : : }
2140 : : }
2141 : :
2142 : 0 : adapter->cfgq_in.cfgq = cfgq;
2143 : 0 : adapter->cfgq_in.num_cfgq = adapter->num_cfgq;
2144 : :
2145 : 0 : return 0;
2146 : : }
2147 : :
2148 : : #define CPFL_CFGQ_RING_LEN 512
2149 : : #define CPFL_CFGQ_DESCRIPTOR_SIZE 32
2150 : : #define CPFL_CFGQ_BUFFER_SIZE 256
2151 : : #define CPFL_CFGQ_RING_SIZE 512
2152 : :
2153 : : static int
2154 : 0 : cpfl_cfgq_setup(struct cpfl_adapter_ext *adapter)
2155 : : {
2156 : : struct cpfl_ctlq_create_info *create_cfgq_info;
2157 : : struct cpfl_vport *vport;
2158 : : struct vcpf_cfgq_info *cfgq_info = &adapter->cfgq_in;
2159 : : int i, err;
2160 : : uint32_t ring_size = CPFL_CFGQ_RING_SIZE * sizeof(struct idpf_ctlq_desc);
2161 : : uint32_t buf_size = CPFL_CFGQ_RING_SIZE * CPFL_CFGQ_BUFFER_SIZE;
2162 : : uint64_t tx_qtail_start;
2163 : : uint64_t rx_qtail_start;
2164 : : uint32_t tx_qtail_spacing;
2165 : : uint32_t rx_qtail_spacing;
2166 : :
2167 : : vport = &adapter->ctrl_vport;
2168 : :
2169 : 0 : tx_qtail_start = vport->base.chunks_info.tx_qtail_start;
2170 : 0 : tx_qtail_spacing = vport->base.chunks_info.tx_qtail_spacing;
2171 : 0 : rx_qtail_start = vport->base.chunks_info.rx_qtail_start;
2172 : 0 : rx_qtail_spacing = vport->base.chunks_info.rx_qtail_spacing;
2173 : :
2174 : 0 : adapter->cfgq_info = rte_zmalloc("cfgq_info", adapter->num_cfgq *
2175 : : sizeof(struct cpfl_ctlq_create_info),
2176 : : RTE_CACHE_LINE_SIZE);
2177 : :
2178 [ # # ]: 0 : if (!adapter->cfgq_info) {
2179 : 0 : PMD_DRV_LOG(ERR, "Failed to allocate memory for cfgq_info");
2180 : 0 : return -ENOMEM;
2181 : : }
2182 : :
2183 : : create_cfgq_info = adapter->cfgq_info;
2184 : :
2185 [ # # ]: 0 : for (i = 0; i < adapter->num_cfgq; i++) {
2186 [ # # ]: 0 : if (i % 2 == 0) {
2187 : : /* Setup Tx config queue */
2188 [ # # ]: 0 : if (adapter->base.hw.device_id == IXD_DEV_ID_VCPF)
2189 : 0 : create_cfgq_info[i].id = cfgq_info->cfgq[i].qid;
2190 : : else
2191 : 0 : create_cfgq_info[i].id = vport->base.chunks_info.tx_start_qid +
2192 : 0 : i / 2;
2193 : :
2194 : 0 : create_cfgq_info[i].type = IDPF_CTLQ_TYPE_CONFIG_TX;
2195 : 0 : create_cfgq_info[i].len = CPFL_CFGQ_RING_SIZE;
2196 : 0 : create_cfgq_info[i].buf_size = CPFL_CFGQ_BUFFER_SIZE;
2197 [ # # ]: 0 : memset(&create_cfgq_info[i].reg, 0, sizeof(struct idpf_ctlq_reg));
2198 [ # # ]: 0 : if (adapter->base.hw.device_id == IXD_DEV_ID_VCPF)
2199 : 0 : create_cfgq_info[i].reg.tail = cfgq_info->cfgq[i].qtail_reg_start;
2200 : : else
2201 : 0 : create_cfgq_info[i].reg.tail = tx_qtail_start +
2202 : 0 : i / 2 * tx_qtail_spacing;
2203 : :
2204 : : } else {
2205 : : /* Setup Rx config queue */
2206 [ # # ]: 0 : if (adapter->base.hw.device_id == IXD_DEV_ID_VCPF)
2207 : 0 : create_cfgq_info[i].id = cfgq_info->cfgq[i].qid;
2208 : : else
2209 : 0 : create_cfgq_info[i].id = vport->base.chunks_info.rx_start_qid +
2210 : 0 : i / 2;
2211 : :
2212 : 0 : create_cfgq_info[i].type = IDPF_CTLQ_TYPE_CONFIG_RX;
2213 : 0 : create_cfgq_info[i].len = CPFL_CFGQ_RING_SIZE;
2214 : 0 : create_cfgq_info[i].buf_size = CPFL_CFGQ_BUFFER_SIZE;
2215 [ # # ]: 0 : memset(&create_cfgq_info[i].reg, 0, sizeof(struct idpf_ctlq_reg));
2216 [ # # ]: 0 : if (adapter->base.hw.device_id == IXD_DEV_ID_VCPF)
2217 : 0 : create_cfgq_info[i].reg.tail = cfgq_info->cfgq[i].qtail_reg_start;
2218 : : else
2219 : 0 : create_cfgq_info[i].reg.tail = rx_qtail_start +
2220 : 0 : i / 2 * rx_qtail_spacing;
2221 : :
2222 : :
2223 [ # # ]: 0 : if (!idpf_alloc_dma_mem(&adapter->base.hw, &create_cfgq_info[i].buf_mem,
2224 : : buf_size)) {
2225 : : err = -ENOMEM;
2226 : 0 : goto free_mem;
2227 : : }
2228 : : }
2229 [ # # ]: 0 : if (!idpf_alloc_dma_mem(&adapter->base.hw, &create_cfgq_info[i].ring_mem,
2230 : : ring_size)) {
2231 : : err = -ENOMEM;
2232 : 0 : goto free_mem;
2233 : : }
2234 : : }
2235 : :
2236 : : return 0;
2237 : : free_mem:
2238 [ # # ]: 0 : for (i = 0; i < adapter->num_cfgq; i++) {
2239 [ # # ]: 0 : if (create_cfgq_info[i].ring_mem.va)
2240 : : idpf_free_dma_mem(&adapter->base.hw, &create_cfgq_info[i].ring_mem);
2241 [ # # ]: 0 : if (create_cfgq_info[i].buf_mem.va)
2242 : : idpf_free_dma_mem(&adapter->base.hw, &create_cfgq_info[i].buf_mem);
2243 : : }
2244 [ # # ]: 0 : if (adapter->cfgq_info) {
2245 : 0 : rte_free(adapter->cfgq_info);
2246 : 0 : adapter->cfgq_info = NULL;
2247 : : }
2248 : : return err;
2249 : : }
2250 : :
2251 : : static int
2252 : 0 : cpfl_init_ctrl_vport(struct cpfl_adapter_ext *adapter)
2253 : : {
2254 : : struct cpfl_vport *vport = &adapter->ctrl_vport;
2255 : : struct virtchnl2_create_vport *vport_info =
2256 : : (struct virtchnl2_create_vport *)adapter->ctrl_vport_recv_info;
2257 : : int i;
2258 : :
2259 : 0 : vport->itf.adapter = adapter;
2260 : 0 : vport->base.adapter = &adapter->base;
2261 : 0 : vport->base.vport_id = vport_info->vport_id;
2262 : :
2263 [ # # ]: 0 : for (i = 0; i < vport_info->chunks.num_chunks; i++) {
2264 [ # # ]: 0 : if (vport_info->chunks.chunks[i].type == VIRTCHNL2_QUEUE_TYPE_TX) {
2265 : 0 : vport->base.chunks_info.tx_start_qid =
2266 : 0 : vport_info->chunks.chunks[i].start_queue_id;
2267 : 0 : vport->base.chunks_info.tx_qtail_start =
2268 : 0 : vport_info->chunks.chunks[i].qtail_reg_start;
2269 : 0 : vport->base.chunks_info.tx_qtail_spacing =
2270 : 0 : vport_info->chunks.chunks[i].qtail_reg_spacing;
2271 [ # # ]: 0 : } else if (vport_info->chunks.chunks[i].type == VIRTCHNL2_QUEUE_TYPE_RX) {
2272 : 0 : vport->base.chunks_info.rx_start_qid =
2273 : 0 : vport_info->chunks.chunks[i].start_queue_id;
2274 : 0 : vport->base.chunks_info.rx_qtail_start =
2275 : 0 : vport_info->chunks.chunks[i].qtail_reg_start;
2276 : 0 : vport->base.chunks_info.rx_qtail_spacing =
2277 : 0 : vport_info->chunks.chunks[i].qtail_reg_spacing;
2278 : : } else {
2279 : 0 : PMD_INIT_LOG(ERR, "Unsupported chunk type");
2280 : 0 : return -EINVAL;
2281 : : }
2282 : : }
2283 : :
2284 : : return 0;
2285 : : }
2286 : :
2287 : : static void
2288 : 0 : cpfl_ctrl_path_close(struct cpfl_adapter_ext *adapter)
2289 : : {
2290 : 0 : cpfl_stop_cfgqs(adapter);
2291 : 0 : cpfl_remove_cfgqs(adapter);
2292 [ # # ]: 0 : if (adapter->base.hw.device_id == CPFL_DEV_ID_MEV)
2293 : 0 : idpf_vc_vport_destroy(&adapter->ctrl_vport.base);
2294 : : else
2295 : 0 : vcpf_del_queues(adapter);
2296 : 0 : }
2297 : :
2298 : : static int
2299 : 0 : cpfl_ctrl_path_open(struct cpfl_adapter_ext *adapter)
2300 : : {
2301 : : int ret;
2302 : :
2303 [ # # ]: 0 : if (adapter->base.hw.device_id == CPFL_DEV_ID_MEV) {
2304 : 0 : ret = cpfl_vc_create_ctrl_vport(adapter);
2305 [ # # ]: 0 : if (ret) {
2306 : 0 : PMD_INIT_LOG(ERR, "Failed to create control vport");
2307 : 0 : return ret;
2308 : : }
2309 : :
2310 : 0 : ret = cpfl_init_ctrl_vport(adapter);
2311 [ # # ]: 0 : if (ret) {
2312 : 0 : PMD_INIT_LOG(ERR, "Failed to init control vport");
2313 : 0 : goto err_init_ctrl_vport;
2314 : : }
2315 : : } else {
2316 : 0 : ret = vcpf_add_queues(adapter);
2317 [ # # ]: 0 : if (ret) {
2318 : 0 : PMD_INIT_LOG(ERR, "Failed to add queues");
2319 : 0 : return ret;
2320 : : }
2321 : :
2322 : 0 : ret = vcpf_save_chunk_in_cfgq(adapter);
2323 [ # # ]: 0 : if (ret) {
2324 : 0 : PMD_INIT_LOG(ERR, "Failed to save config queue chunk");
2325 : 0 : return ret;
2326 : : }
2327 : : }
2328 : :
2329 : 0 : ret = cpfl_cfgq_setup(adapter);
2330 [ # # ]: 0 : if (ret) {
2331 : 0 : PMD_INIT_LOG(ERR, "Failed to setup control queues");
2332 [ # # ]: 0 : if (adapter->base.hw.device_id == CPFL_DEV_ID_MEV)
2333 : 0 : goto err_cfgq_setup;
2334 : : else
2335 : 0 : goto err_del_cfg;
2336 : : }
2337 : :
2338 : 0 : ret = cpfl_add_cfgqs(adapter);
2339 [ # # ]: 0 : if (ret) {
2340 : 0 : PMD_INIT_LOG(ERR, "Failed to add control queues");
2341 : 0 : goto err_add_cfgq;
2342 : : }
2343 : :
2344 : 0 : ret = cpfl_start_cfgqs(adapter);
2345 [ # # ]: 0 : if (ret) {
2346 : 0 : PMD_INIT_LOG(ERR, "Failed to start control queues");
2347 : 0 : goto err_start_cfgqs;
2348 : : }
2349 : :
2350 : : return 0;
2351 : :
2352 : : err_start_cfgqs:
2353 : 0 : cpfl_stop_cfgqs(adapter);
2354 : 0 : err_add_cfgq:
2355 : 0 : cpfl_remove_cfgqs(adapter);
2356 : 0 : err_cfgq_setup:
2357 : 0 : err_init_ctrl_vport:
2358 [ # # ]: 0 : if (adapter->base.hw.device_id == CPFL_DEV_ID_MEV)
2359 : 0 : idpf_vc_vport_destroy(&adapter->ctrl_vport.base);
2360 : 0 : err_del_cfg:
2361 : 0 : vcpf_del_queues(adapter);
2362 : :
2363 : 0 : return ret;
2364 : :
2365 : : }
2366 : :
2367 : : static struct virtchnl2_get_capabilities req_caps = {
2368 : : .csum_caps =
2369 : : VIRTCHNL2_CAP_TX_CSUM_L3_IPV4 |
2370 : : VIRTCHNL2_CAP_TX_CSUM_L4_IPV4_TCP |
2371 : : VIRTCHNL2_CAP_TX_CSUM_L4_IPV4_UDP |
2372 : : VIRTCHNL2_CAP_TX_CSUM_L4_IPV4_SCTP |
2373 : : VIRTCHNL2_CAP_TX_CSUM_L4_IPV6_TCP |
2374 : : VIRTCHNL2_CAP_TX_CSUM_L4_IPV6_UDP |
2375 : : VIRTCHNL2_CAP_TX_CSUM_L4_IPV6_SCTP |
2376 : : VIRTCHNL2_CAP_TX_CSUM_GENERIC |
2377 : : VIRTCHNL2_CAP_RX_CSUM_L3_IPV4 |
2378 : : VIRTCHNL2_CAP_RX_CSUM_L4_IPV4_TCP |
2379 : : VIRTCHNL2_CAP_RX_CSUM_L4_IPV4_UDP |
2380 : : VIRTCHNL2_CAP_RX_CSUM_L4_IPV4_SCTP |
2381 : : VIRTCHNL2_CAP_RX_CSUM_L4_IPV6_TCP |
2382 : : VIRTCHNL2_CAP_RX_CSUM_L4_IPV6_UDP |
2383 : : VIRTCHNL2_CAP_RX_CSUM_L4_IPV6_SCTP |
2384 : : VIRTCHNL2_CAP_RX_CSUM_GENERIC,
2385 : :
2386 : : .rss_caps =
2387 : : VIRTCHNL2_CAP_RSS_IPV4_TCP |
2388 : : VIRTCHNL2_CAP_RSS_IPV4_UDP |
2389 : : VIRTCHNL2_CAP_RSS_IPV4_SCTP |
2390 : : VIRTCHNL2_CAP_RSS_IPV4_OTHER |
2391 : : VIRTCHNL2_CAP_RSS_IPV6_TCP |
2392 : : VIRTCHNL2_CAP_RSS_IPV6_UDP |
2393 : : VIRTCHNL2_CAP_RSS_IPV6_SCTP |
2394 : : VIRTCHNL2_CAP_RSS_IPV6_OTHER |
2395 : : VIRTCHNL2_CAP_RSS_IPV4_AH |
2396 : : VIRTCHNL2_CAP_RSS_IPV4_ESP |
2397 : : VIRTCHNL2_CAP_RSS_IPV4_AH_ESP |
2398 : : VIRTCHNL2_CAP_RSS_IPV6_AH |
2399 : : VIRTCHNL2_CAP_RSS_IPV6_ESP |
2400 : : VIRTCHNL2_CAP_RSS_IPV6_AH_ESP,
2401 : :
2402 : : .other_caps = VIRTCHNL2_CAP_WB_ON_ITR
2403 : : };
2404 : :
2405 : : static int
2406 : 0 : cpfl_vport_map_init(struct cpfl_adapter_ext *adapter)
2407 : : {
2408 : : char hname[32];
2409 : :
2410 : 0 : snprintf(hname, 32, "%s-vport", adapter->name);
2411 : :
2412 : : rte_spinlock_init(&adapter->vport_map_lock);
2413 : :
2414 : : #define CPFL_VPORT_MAP_HASH_ENTRY_NUM 2048
2415 : :
2416 : 0 : struct rte_hash_parameters params = {
2417 : : .name = adapter->name,
2418 : : .entries = CPFL_VPORT_MAP_HASH_ENTRY_NUM,
2419 : : .key_len = sizeof(struct cpfl_vport_id),
2420 : : .hash_func = rte_hash_crc,
2421 : : .socket_id = SOCKET_ID_ANY,
2422 : : };
2423 : :
2424 : 0 : adapter->vport_map_hash = rte_hash_create(¶ms);
2425 : :
2426 [ # # ]: 0 : if (adapter->vport_map_hash == NULL) {
2427 : 0 : PMD_INIT_LOG(ERR, "Failed to create vport map hash");
2428 : 0 : return -EINVAL;
2429 : : }
2430 : :
2431 : : return 0;
2432 : : }
2433 : :
2434 : : static void
2435 : 0 : cpfl_vport_map_uninit(struct cpfl_adapter_ext *adapter)
2436 : : {
2437 : 0 : const void *key = NULL;
2438 : : struct cpfl_vport_map_info *info;
2439 : 0 : uint32_t iter = 0;
2440 : :
2441 [ # # ]: 0 : while (rte_hash_iterate(adapter->vport_map_hash, &key, (void **)&info, &iter) >= 0)
2442 : 0 : rte_free(info);
2443 : :
2444 : 0 : rte_hash_free(adapter->vport_map_hash);
2445 : 0 : }
2446 : :
2447 : : static int
2448 : 0 : cpfl_repr_allowlist_init(struct cpfl_adapter_ext *adapter)
2449 : : {
2450 : : char hname[32];
2451 : :
2452 : 0 : snprintf(hname, 32, "%s-repr_al", adapter->name);
2453 : :
2454 : : rte_spinlock_init(&adapter->repr_lock);
2455 : :
2456 : : #define CPFL_REPR_HASH_ENTRY_NUM 2048
2457 : :
2458 : 0 : struct rte_hash_parameters params = {
2459 : : .name = hname,
2460 : : .entries = CPFL_REPR_HASH_ENTRY_NUM,
2461 : : .key_len = sizeof(struct cpfl_repr_id),
2462 : : .hash_func = rte_hash_crc,
2463 : : .socket_id = SOCKET_ID_ANY,
2464 : : };
2465 : :
2466 : 0 : adapter->repr_allowlist_hash = rte_hash_create(¶ms);
2467 : :
2468 [ # # ]: 0 : if (adapter->repr_allowlist_hash == NULL) {
2469 : 0 : PMD_INIT_LOG(ERR, "Failed to create repr allowlist hash");
2470 : 0 : return -EINVAL;
2471 : : }
2472 : :
2473 : : return 0;
2474 : : }
2475 : :
2476 : : static void
2477 : : cpfl_repr_allowlist_uninit(struct cpfl_adapter_ext *adapter)
2478 : : {
2479 : 0 : rte_hash_free(adapter->repr_allowlist_hash);
2480 : 0 : }
2481 : :
2482 : : static uint8_t
2483 : 0 : get_running_host_id(void)
2484 : : {
2485 : : struct utsname unamedata;
2486 : : uint8_t host_id = CPFL_INVALID_HOST_ID;
2487 : :
2488 [ # # ]: 0 : if (uname(&unamedata) != 0)
2489 : 0 : PMD_INIT_LOG(ERR, "Cannot fetch node_name for host");
2490 [ # # ]: 0 : else if (strstr(unamedata.nodename, "ipu-imc"))
2491 : 0 : PMD_INIT_LOG(ERR, "CPFL PMD cannot be running on IMC.");
2492 [ # # ]: 0 : else if (strstr(unamedata.nodename, "ipu-acc"))
2493 : : host_id = CPFL_HOST_ID_ACC;
2494 : : else
2495 : : host_id = CPFL_HOST_ID_HOST;
2496 : :
2497 : 0 : return host_id;
2498 : : }
2499 : :
2500 : : static uint8_t
2501 : : set_config_queue_details(struct cpfl_adapter_ext *adapter, struct rte_pci_addr *pci_addr)
2502 : : {
2503 [ # # ]: 0 : if (pci_addr->function == CPFL_FID) {
2504 : 0 : adapter->num_cfgq = CPFL_CFGQ_NUM;
2505 : 0 : adapter->num_rx_cfgq = CPFL_RX_CFGQ_NUM;
2506 : 0 : adapter->num_tx_cfgq = CPFL_TX_CFGQ_NUM;
2507 [ # # ]: 0 : } else if (pci_addr->function == VCPF_FID) {
2508 : 0 : adapter->num_cfgq = VCPF_CFGQ_NUM;
2509 : 0 : adapter->num_rx_cfgq = VCPF_RX_CFGQ_NUM;
2510 : 0 : adapter->num_tx_cfgq = VCPF_TX_CFGQ_NUM;
2511 : : }
2512 : :
2513 : : return 0;
2514 : : }
2515 : :
2516 : : static int
2517 : 0 : cpfl_adapter_ext_init(struct rte_pci_device *pci_dev, struct cpfl_adapter_ext *adapter,
2518 : : struct cpfl_devargs *devargs)
2519 : : {
2520 : 0 : struct idpf_adapter *base = &adapter->base;
2521 : : struct idpf_hw *hw = &base->hw;
2522 : : struct rte_pci_addr *pci_addr = &pci_dev->addr;
2523 : : int ret = 0;
2524 : :
2525 : : #ifndef RTE_HAS_JANSSON
2526 : : RTE_SET_USED(devargs);
2527 : : #endif
2528 : :
2529 : 0 : hw->hw_addr = (void *)pci_dev->mem_resource[0].addr;
2530 : 0 : hw->hw_addr_len = pci_dev->mem_resource[0].len;
2531 : 0 : hw->back = base;
2532 : 0 : hw->vendor_id = pci_dev->id.vendor_id;
2533 : 0 : hw->device_id = pci_dev->id.device_id;
2534 : 0 : hw->subsystem_vendor_id = pci_dev->id.subsystem_vendor_id;
2535 : 0 : adapter->host_id = get_running_host_id();
2536 : :
2537 [ # # ]: 0 : strncpy(adapter->name, pci_dev->device.name, PCI_PRI_STR_SIZE);
2538 : :
2539 [ # # ]: 0 : rte_memcpy(&base->caps, &req_caps, sizeof(struct virtchnl2_get_capabilities));
2540 : :
2541 : 0 : ret = idpf_adapter_init(base);
2542 [ # # ]: 0 : if (ret != 0) {
2543 : 0 : PMD_INIT_LOG(ERR, "Failed to init adapter");
2544 : 0 : goto err_adapter_init;
2545 : : }
2546 : :
2547 : 0 : ret = cpfl_vport_map_init(adapter);
2548 [ # # ]: 0 : if (ret) {
2549 : 0 : PMD_INIT_LOG(ERR, "Failed to init vport map");
2550 : 0 : goto err_vport_map_init;
2551 : : }
2552 : :
2553 : 0 : ret = cpfl_repr_allowlist_init(adapter);
2554 [ # # ]: 0 : if (ret) {
2555 : 0 : PMD_INIT_LOG(ERR, "Failed to init representor allowlist");
2556 : 0 : goto err_repr_allowlist_init;
2557 : : }
2558 : :
2559 : 0 : rte_eal_alarm_set(CPFL_ALARM_INTERVAL, cpfl_dev_alarm_handler, adapter);
2560 : :
2561 : 0 : adapter->max_vport_nb = adapter->base.caps.max_vports > CPFL_MAX_VPORT_NUM ?
2562 : 0 : CPFL_MAX_VPORT_NUM : adapter->base.caps.max_vports;
2563 : :
2564 : 0 : adapter->vports = rte_zmalloc("vports",
2565 : 0 : adapter->max_vport_nb *
2566 : : sizeof(*adapter->vports),
2567 : : 0);
2568 [ # # ]: 0 : if (adapter->vports == NULL) {
2569 : 0 : PMD_INIT_LOG(ERR, "Failed to allocate vports memory");
2570 : : ret = -ENOMEM;
2571 : 0 : goto err_vports_alloc;
2572 : : }
2573 : :
2574 : : /* set the number of config queues to be requested */
2575 : : ret = set_config_queue_details(adapter, pci_addr);
2576 : : if (ret) {
2577 : : PMD_INIT_LOG(ERR, "Failed to set the config queue details");
2578 : : return -1;
2579 : : }
2580 : :
2581 [ # # ]: 0 : if (pci_addr->function == VCPF_FID || pci_addr->function == CPFL_FID) {
2582 : 0 : ret = cpfl_ctrl_path_open(adapter);
2583 [ # # ]: 0 : if (ret) {
2584 : 0 : PMD_INIT_LOG(ERR, "Failed to setup control path");
2585 [ # # ]: 0 : if (pci_addr->function == CPFL_FID)
2586 : 0 : goto err_create_ctrl_vport;
2587 : : else
2588 : : return ret;
2589 : : }
2590 : :
2591 : : }
2592 : :
2593 : : #ifdef RTE_HAS_JANSSON
2594 : 0 : ret = cpfl_flow_init(adapter, devargs);
2595 [ # # ]: 0 : if (ret) {
2596 : 0 : PMD_INIT_LOG(ERR, "Failed to init flow module");
2597 : 0 : goto err_flow_init;
2598 : : }
2599 : : #endif
2600 : 0 : adapter->cur_vports = 0;
2601 : 0 : adapter->cur_vport_nb = 0;
2602 : :
2603 : 0 : adapter->used_vecs_num = 0;
2604 : :
2605 : 0 : return ret;
2606 : :
2607 : : #ifdef RTE_HAS_JANSSON
2608 : : err_flow_init:
2609 : 0 : cpfl_ctrl_path_close(adapter);
2610 : : #endif
2611 : 0 : err_create_ctrl_vport:
2612 : 0 : rte_free(adapter->vports);
2613 : 0 : err_vports_alloc:
2614 : 0 : rte_eal_alarm_cancel(cpfl_dev_alarm_handler, adapter);
2615 : : cpfl_repr_allowlist_uninit(adapter);
2616 : 0 : err_repr_allowlist_init:
2617 : 0 : cpfl_vport_map_uninit(adapter);
2618 : 0 : err_vport_map_init:
2619 : 0 : idpf_adapter_deinit(base);
2620 : : err_adapter_init:
2621 : : return ret;
2622 : : }
2623 : :
2624 : : static uint16_t
2625 : : cpfl_vport_idx_alloc(struct cpfl_adapter_ext *adapter)
2626 : : {
2627 : : uint16_t vport_idx;
2628 : : uint16_t i;
2629 : :
2630 [ # # ]: 0 : for (i = 0; i < adapter->max_vport_nb; i++) {
2631 [ # # ]: 0 : if (adapter->vports[i] == NULL)
2632 : : break;
2633 : : }
2634 : :
2635 [ # # ]: 0 : if (i == adapter->max_vport_nb)
2636 : : vport_idx = CPFL_INVALID_VPORT_IDX;
2637 : : else
2638 : : vport_idx = i;
2639 : :
2640 : : return vport_idx;
2641 : : }
2642 : :
2643 : : static int
2644 : 0 : cpfl_p2p_q_grps_add(struct idpf_vport *vport,
2645 : : struct virtchnl2_add_queue_groups *p2p_queue_grps_info,
2646 : : uint8_t *p2p_q_vc_out_info)
2647 : : {
2648 : : int ret;
2649 : :
2650 : 0 : p2p_queue_grps_info->vport_id = vport->vport_id;
2651 : 0 : p2p_queue_grps_info->num_queue_groups = CPFL_P2P_NB_QUEUE_GRPS;
2652 : 0 : p2p_queue_grps_info->groups[0].num_rx_q = CPFL_MAX_P2P_NB_QUEUES;
2653 : 0 : p2p_queue_grps_info->groups[0].num_rx_bufq = CPFL_P2P_NB_RX_BUFQ;
2654 : 0 : p2p_queue_grps_info->groups[0].num_tx_q = CPFL_MAX_P2P_NB_QUEUES;
2655 : 0 : p2p_queue_grps_info->groups[0].num_tx_complq = CPFL_P2P_NB_TX_COMPLQ;
2656 : 0 : p2p_queue_grps_info->groups[0].qg_id.queue_group_id = CPFL_P2P_QUEUE_GRP_ID;
2657 : 0 : p2p_queue_grps_info->groups[0].qg_id.queue_group_type = VIRTCHNL2_QUEUE_GROUP_P2P;
2658 : 0 : p2p_queue_grps_info->groups[0].rx_q_grp_info.rss_lut_size = 0;
2659 : 0 : p2p_queue_grps_info->groups[0].tx_q_grp_info.tx_tc = 0;
2660 : 0 : p2p_queue_grps_info->groups[0].tx_q_grp_info.priority = 0;
2661 : 0 : p2p_queue_grps_info->groups[0].tx_q_grp_info.is_sp = 0;
2662 : 0 : p2p_queue_grps_info->groups[0].tx_q_grp_info.pir_weight = 0;
2663 : :
2664 : 0 : ret = idpf_vc_queue_grps_add(vport, p2p_queue_grps_info, p2p_q_vc_out_info);
2665 [ # # ]: 0 : if (ret != 0) {
2666 : 0 : PMD_DRV_LOG(ERR, "Failed to add p2p queue groups.");
2667 : 0 : return ret;
2668 : : }
2669 : :
2670 : : return ret;
2671 : : }
2672 : :
2673 : : static int
2674 : 0 : cpfl_p2p_queue_info_init(struct cpfl_vport *cpfl_vport,
2675 : : struct virtchnl2_add_queue_groups *p2p_q_vc_out_info)
2676 : : {
2677 : 0 : struct p2p_queue_chunks_info *p2p_q_chunks_info = cpfl_vport->p2p_q_chunks_info;
2678 : : struct virtchnl2_queue_reg_chunks *vc_chunks_out;
2679 : : int i, type;
2680 : :
2681 [ # # ]: 0 : if (p2p_q_vc_out_info->groups[0].qg_id.queue_group_type !=
2682 : : VIRTCHNL2_QUEUE_GROUP_P2P) {
2683 : 0 : PMD_DRV_LOG(ERR, "Add queue group response mismatch.");
2684 : 0 : return -EINVAL;
2685 : : }
2686 : :
2687 : : vc_chunks_out = &p2p_q_vc_out_info->groups[0].chunks;
2688 : :
2689 [ # # ]: 0 : for (i = 0; i < vc_chunks_out->num_chunks; i++) {
2690 : 0 : type = vc_chunks_out->chunks[i].type;
2691 [ # # # # : 0 : switch (type) {
# ]
2692 : 0 : case VIRTCHNL2_QUEUE_TYPE_TX:
2693 : 0 : p2p_q_chunks_info->tx_start_qid =
2694 : 0 : vc_chunks_out->chunks[i].start_queue_id;
2695 : 0 : p2p_q_chunks_info->tx_qtail_start =
2696 : 0 : vc_chunks_out->chunks[i].qtail_reg_start;
2697 : 0 : p2p_q_chunks_info->tx_qtail_spacing =
2698 : 0 : vc_chunks_out->chunks[i].qtail_reg_spacing;
2699 : 0 : break;
2700 : 0 : case VIRTCHNL2_QUEUE_TYPE_RX:
2701 : 0 : p2p_q_chunks_info->rx_start_qid =
2702 : 0 : vc_chunks_out->chunks[i].start_queue_id;
2703 : 0 : p2p_q_chunks_info->rx_qtail_start =
2704 : 0 : vc_chunks_out->chunks[i].qtail_reg_start;
2705 : 0 : p2p_q_chunks_info->rx_qtail_spacing =
2706 : 0 : vc_chunks_out->chunks[i].qtail_reg_spacing;
2707 : 0 : break;
2708 : 0 : case VIRTCHNL2_QUEUE_TYPE_TX_COMPLETION:
2709 : 0 : p2p_q_chunks_info->tx_compl_start_qid =
2710 : 0 : vc_chunks_out->chunks[i].start_queue_id;
2711 : 0 : p2p_q_chunks_info->tx_compl_qtail_start =
2712 : 0 : vc_chunks_out->chunks[i].qtail_reg_start;
2713 : 0 : p2p_q_chunks_info->tx_compl_qtail_spacing =
2714 : 0 : vc_chunks_out->chunks[i].qtail_reg_spacing;
2715 : 0 : break;
2716 : 0 : case VIRTCHNL2_QUEUE_TYPE_RX_BUFFER:
2717 : 0 : p2p_q_chunks_info->rx_buf_start_qid =
2718 : 0 : vc_chunks_out->chunks[i].start_queue_id;
2719 : 0 : p2p_q_chunks_info->rx_buf_qtail_start =
2720 : 0 : vc_chunks_out->chunks[i].qtail_reg_start;
2721 : 0 : p2p_q_chunks_info->rx_buf_qtail_spacing =
2722 : 0 : vc_chunks_out->chunks[i].qtail_reg_spacing;
2723 : 0 : break;
2724 : 0 : default:
2725 : 0 : PMD_DRV_LOG(ERR, "Unsupported queue type");
2726 : 0 : break;
2727 : : }
2728 : : }
2729 : :
2730 : : return 0;
2731 : : }
2732 : :
2733 : : int
2734 : 0 : cpfl_alloc_dma_mem_batch(struct idpf_dma_mem *orig_dma, struct idpf_dma_mem *dma, uint32_t size,
2735 : : int batch_size)
2736 : : {
2737 : : int i;
2738 : :
2739 [ # # ]: 0 : if (!idpf_alloc_dma_mem(NULL, orig_dma, (uint64_t)size * (1 + batch_size))) {
2740 : 0 : PMD_INIT_LOG(ERR, "Could not alloc dma memory");
2741 : 0 : return -ENOMEM;
2742 : : }
2743 : :
2744 [ # # ]: 0 : for (i = 0; i < batch_size; i++) {
2745 : 0 : dma[i].va = (void *)((char *)orig_dma->va + size * (i + 1));
2746 : 0 : dma[i].pa = orig_dma->pa + size * (i + 1);
2747 : 0 : dma[i].size = size;
2748 : 0 : dma[i].zone = NULL;
2749 : : }
2750 : : return 0;
2751 : : }
2752 : :
2753 : : static int
2754 : 0 : cpfl_dev_vport_init(struct rte_eth_dev *dev, void *init_params)
2755 : : {
2756 : 0 : struct cpfl_vport *cpfl_vport = dev->data->dev_private;
2757 : 0 : struct idpf_vport *vport = &cpfl_vport->base;
2758 : : struct cpfl_vport_param *param = init_params;
2759 : 0 : struct cpfl_adapter_ext *adapter = param->adapter;
2760 : : /* for sending create vport virtchnl msg prepare */
2761 : : struct virtchnl2_create_vport create_vport_info;
2762 : : struct virtchnl2_add_queue_groups p2p_queue_grps_info;
2763 : : struct cpchnl2_get_vport_info_response response;
2764 : 0 : uint8_t p2p_q_vc_out_info[IDPF_DFLT_MBX_BUF_SIZE] = {0};
2765 : : struct cpfl_vport_id vi;
2766 : : struct cpchnl2_vport_id v_id;
2767 : : struct rte_pci_device *pci_dev = RTE_DEV_TO_PCI(dev->device);
2768 : : int ret = 0;
2769 : :
2770 : 0 : dev->dev_ops = &cpfl_eth_dev_ops;
2771 : 0 : vport->adapter = &adapter->base;
2772 : 0 : vport->sw_idx = param->idx;
2773 : 0 : vport->devarg_id = param->devarg_id;
2774 : :
2775 : : memset(&create_vport_info, 0, sizeof(create_vport_info));
2776 : 0 : ret = idpf_vport_info_init(vport, &create_vport_info);
2777 [ # # ]: 0 : if (ret != 0) {
2778 : 0 : PMD_INIT_LOG(ERR, "Failed to init vport req_info.");
2779 : 0 : goto err;
2780 : : }
2781 : :
2782 : 0 : ret = idpf_vport_init(vport, &create_vport_info, dev->data);
2783 [ # # ]: 0 : if (ret != 0) {
2784 : 0 : PMD_INIT_LOG(ERR, "Failed to init vports.");
2785 : 0 : goto err;
2786 : : }
2787 : :
2788 : 0 : cpfl_vport->itf.type = CPFL_ITF_TYPE_VPORT;
2789 : 0 : cpfl_vport->itf.adapter = adapter;
2790 : 0 : cpfl_vport->itf.data = dev->data;
2791 : 0 : TAILQ_INIT(&cpfl_vport->itf.flow_list);
2792 : 0 : adapter->vports[param->idx] = cpfl_vport;
2793 : 0 : adapter->cur_vports |= RTE_BIT32(param->devarg_id);
2794 : 0 : adapter->cur_vport_nb++;
2795 : :
2796 : 0 : dev->data->mac_addrs = rte_zmalloc(NULL, RTE_ETHER_ADDR_LEN, 0);
2797 [ # # ]: 0 : if (dev->data->mac_addrs == NULL) {
2798 : 0 : PMD_INIT_LOG(ERR, "Cannot allocate mac_addr memory.");
2799 : : ret = -ENOMEM;
2800 : 0 : goto err_mac_addrs;
2801 : : }
2802 : :
2803 : : rte_ether_addr_copy((struct rte_ether_addr *)vport->default_mac_addr,
2804 : : &dev->data->mac_addrs[0]);
2805 : :
2806 : 0 : memset(cpfl_vport->itf.dma, 0, sizeof(cpfl_vport->itf.dma));
2807 : 0 : memset(cpfl_vport->itf.msg, 0, sizeof(cpfl_vport->itf.msg));
2808 : 0 : ret = cpfl_alloc_dma_mem_batch(&cpfl_vport->itf.flow_dma,
2809 : : cpfl_vport->itf.dma,
2810 : : sizeof(union cpfl_rule_cfg_pkt_record),
2811 : : CPFL_FLOW_BATCH_SIZE);
2812 [ # # ]: 0 : if (ret < 0)
2813 : 0 : goto err_mac_addrs;
2814 : :
2815 [ # # # # ]: 0 : if (!adapter->base.is_rx_singleq && !adapter->base.is_tx_singleq) {
2816 : : memset(&p2p_queue_grps_info, 0, sizeof(p2p_queue_grps_info));
2817 : 0 : ret = cpfl_p2p_q_grps_add(vport, &p2p_queue_grps_info, p2p_q_vc_out_info);
2818 [ # # ]: 0 : if (ret != 0) {
2819 : 0 : PMD_INIT_LOG(WARNING, "Failed to add p2p queue group.");
2820 : 0 : return 0;
2821 : : }
2822 : 0 : cpfl_vport->p2p_q_chunks_info = rte_zmalloc(NULL,
2823 : : sizeof(struct p2p_queue_chunks_info), 0);
2824 [ # # ]: 0 : if (cpfl_vport->p2p_q_chunks_info == NULL) {
2825 : 0 : PMD_INIT_LOG(WARNING, "Failed to allocate p2p queue info.");
2826 : 0 : cpfl_p2p_queue_grps_del(vport);
2827 : 0 : return 0;
2828 : : }
2829 : 0 : ret = cpfl_p2p_queue_info_init(cpfl_vport,
2830 : : (struct virtchnl2_add_queue_groups *)p2p_q_vc_out_info);
2831 [ # # ]: 0 : if (ret != 0) {
2832 : 0 : PMD_INIT_LOG(WARNING, "Failed to init p2p queue info.");
2833 : 0 : rte_free(cpfl_vport->p2p_q_chunks_info);
2834 : 0 : cpfl_p2p_queue_grps_del(vport);
2835 : : }
2836 : : }
2837 : : /* get the vport info */
2838 [ # # ]: 0 : if (adapter->base.hw.device_id == IXD_DEV_ID_VCPF) {
2839 : 0 : pci_dev = RTE_DEV_TO_PCI(dev->device);
2840 : 0 : vi.func_type = VCPF_CPCHNL2_FTYPE_LAN_VF;
2841 : 0 : vi.pf_id = CPFL_HOST0_CPF_ID;
2842 : 0 : vi.vf_id = pci_dev->addr.function;
2843 : :
2844 : 0 : v_id.vport_id = cpfl_vport->base.vport_info.info.vport_id;
2845 : 0 : v_id.vport_type = cpfl_vport->base.vport_info.info.vport_type;
2846 : :
2847 : 0 : ret = cpfl_cc_vport_info_get(adapter, &v_id, &vi, &response);
2848 [ # # ]: 0 : if (ret != 0) {
2849 : 0 : PMD_INIT_LOG(ERR, "Failed to send vport info cpchnl message.");
2850 : 0 : return -1;
2851 : : }
2852 : :
2853 : 0 : ret = vcpf_save_vport_info_response(cpfl_vport, &response);
2854 [ # # ]: 0 : if (ret != 0) {
2855 : 0 : PMD_INIT_LOG(ERR, "Failed to save cpchnl response.");
2856 : 0 : return -1;
2857 : : }
2858 : : }
2859 : :
2860 : : return 0;
2861 : :
2862 : 0 : err_mac_addrs:
2863 : 0 : adapter->vports[param->idx] = NULL; /* reset */
2864 : 0 : idpf_vport_deinit(vport);
2865 : 0 : adapter->cur_vports &= ~RTE_BIT32(param->devarg_id);
2866 : 0 : adapter->cur_vport_nb--;
2867 : : err:
2868 : : return ret;
2869 : : }
2870 : :
2871 : : static const struct rte_pci_id pci_id_cpfl_map[] = {
2872 : : { RTE_PCI_DEVICE(IDPF_INTEL_VENDOR_ID, CPFL_DEV_ID_MEV) },
2873 : : { RTE_PCI_DEVICE(IDPF_INTEL_VENDOR_ID, CPFL_DEV_ID_MMG) },
2874 : : { .vendor_id = 0, /* sentinel */ },
2875 : : };
2876 : :
2877 : : static const struct rte_pci_id pci_id_vcpf_map[] = {
2878 : : { RTE_PCI_DEVICE(IDPF_INTEL_VENDOR_ID, IXD_DEV_ID_VCPF) },
2879 : : { .vendor_id = 0, /* sentinel */ },
2880 : : };
2881 : :
2882 : : static struct cpfl_adapter_ext *
2883 : 0 : cpfl_find_adapter_ext(struct rte_pci_device *pci_dev)
2884 : : {
2885 : : struct cpfl_adapter_ext *adapter;
2886 : : int found = 0;
2887 : :
2888 [ # # ]: 0 : if (pci_dev == NULL)
2889 : : return NULL;
2890 : :
2891 : : rte_spinlock_lock(&cpfl_adapter_lock);
2892 [ # # ]: 0 : TAILQ_FOREACH(adapter, &cpfl_adapter_list, next) {
2893 [ # # ]: 0 : if (strncmp(adapter->name, pci_dev->device.name, PCI_PRI_STR_SIZE) == 0) {
2894 : : found = 1;
2895 : : break;
2896 : : }
2897 : : }
2898 : : rte_spinlock_unlock(&cpfl_adapter_lock);
2899 : :
2900 [ # # ]: 0 : if (found == 0)
2901 : 0 : return NULL;
2902 : :
2903 : : return adapter;
2904 : : }
2905 : :
2906 : : static void
2907 : 0 : cpfl_adapter_ext_deinit(struct cpfl_adapter_ext *adapter)
2908 : : {
2909 : : #ifdef RTE_HAS_JANSSON
2910 : 0 : cpfl_flow_uninit(adapter);
2911 : : #endif
2912 : 0 : cpfl_ctrl_path_close(adapter);
2913 : 0 : rte_eal_alarm_cancel(cpfl_dev_alarm_handler, adapter);
2914 : 0 : cpfl_vport_map_uninit(adapter);
2915 : 0 : idpf_adapter_deinit(&adapter->base);
2916 : :
2917 : 0 : rte_free(adapter->vports);
2918 : 0 : adapter->vports = NULL;
2919 : 0 : }
2920 : :
2921 : : static int
2922 : 0 : cpfl_vport_devargs_process(struct cpfl_adapter_ext *adapter, struct cpfl_devargs *devargs)
2923 : : {
2924 : : int i;
2925 : :
2926 : : /* refine vport number, at least 1 vport */
2927 [ # # ]: 0 : if (devargs->req_vport_nb == 0) {
2928 : 0 : devargs->req_vport_nb = 1;
2929 : 0 : devargs->req_vports[0] = 0;
2930 : : }
2931 : :
2932 : : /* check parsed devargs */
2933 : 0 : if (adapter->cur_vport_nb + devargs->req_vport_nb >
2934 [ # # ]: 0 : adapter->max_vport_nb) {
2935 : 0 : PMD_INIT_LOG(ERR, "Total vport number can't be > %d",
2936 : : adapter->max_vport_nb);
2937 : 0 : return -EINVAL;
2938 : : }
2939 : :
2940 [ # # ]: 0 : for (i = 0; i < devargs->req_vport_nb; i++) {
2941 [ # # ]: 0 : if (devargs->req_vports[i] > adapter->max_vport_nb - 1) {
2942 : 0 : PMD_INIT_LOG(ERR, "Invalid vport id %d, it should be 0 ~ %d",
2943 : : devargs->req_vports[i], adapter->max_vport_nb - 1);
2944 : 0 : return -EINVAL;
2945 : : }
2946 : :
2947 [ # # ]: 0 : if (adapter->cur_vports & RTE_BIT32(devargs->req_vports[i])) {
2948 : 0 : PMD_INIT_LOG(ERR, "Vport %d has been requested",
2949 : : devargs->req_vports[i]);
2950 : 0 : return -EINVAL;
2951 : : }
2952 : : }
2953 : :
2954 : : return 0;
2955 : : }
2956 : :
2957 : : static int
2958 : 0 : cpfl_vport_create(struct rte_pci_device *pci_dev, struct cpfl_adapter_ext *adapter,
2959 : : struct cpfl_devargs *devargs)
2960 : : {
2961 : : struct cpfl_vport_param vport_param;
2962 : : char name[RTE_ETH_NAME_MAX_LEN];
2963 : : int ret, i;
2964 : :
2965 [ # # ]: 0 : for (i = 0; i < devargs->req_vport_nb; i++) {
2966 : 0 : vport_param.adapter = adapter;
2967 : 0 : vport_param.devarg_id = devargs->req_vports[i];
2968 : 0 : vport_param.idx = cpfl_vport_idx_alloc(adapter);
2969 [ # # ]: 0 : if (vport_param.idx == CPFL_INVALID_VPORT_IDX) {
2970 : 0 : PMD_INIT_LOG(ERR, "No space for vport %u", vport_param.devarg_id);
2971 : 0 : break;
2972 : : }
2973 : 0 : snprintf(name, sizeof(name), "net_%s_vport_%d",
2974 : : pci_dev->device.name,
2975 : : devargs->req_vports[i]);
2976 : 0 : ret = rte_eth_dev_create(&pci_dev->device, name,
2977 : : sizeof(struct cpfl_vport),
2978 : : NULL, NULL, cpfl_dev_vport_init,
2979 : : &vport_param);
2980 [ # # ]: 0 : if (ret != 0)
2981 : 0 : PMD_DRV_LOG(ERR, "Failed to create vport %d",
2982 : : vport_param.devarg_id);
2983 : : }
2984 : :
2985 : 0 : return 0;
2986 : : }
2987 : :
2988 : : static int
2989 : 0 : cpfl_pci_probe_first(struct rte_pci_device *pci_dev)
2990 : : {
2991 : : struct cpfl_adapter_ext *adapter;
2992 : : struct cpfl_devargs devargs;
2993 : : int retval;
2994 : : uint16_t port_id;
2995 : :
2996 : 0 : adapter = rte_zmalloc("cpfl_adapter_ext",
2997 : : sizeof(struct cpfl_adapter_ext), 0);
2998 [ # # ]: 0 : if (adapter == NULL) {
2999 : 0 : PMD_INIT_LOG(ERR, "Failed to allocate adapter.");
3000 : 0 : return -ENOMEM;
3001 : : }
3002 : :
3003 : : memset(&devargs, 0, sizeof(devargs));
3004 : :
3005 : 0 : retval = cpfl_parse_devargs(pci_dev, adapter, true, &devargs);
3006 [ # # ]: 0 : if (retval != 0) {
3007 : 0 : PMD_INIT_LOG(ERR, "Failed to parse private devargs");
3008 : 0 : return retval;
3009 : : }
3010 : :
3011 : 0 : retval = cpfl_adapter_ext_init(pci_dev, adapter, &devargs);
3012 [ # # ]: 0 : if (retval != 0) {
3013 : 0 : PMD_INIT_LOG(ERR, "Failed to init adapter.");
3014 : 0 : return retval;
3015 : : }
3016 : :
3017 : : rte_spinlock_lock(&cpfl_adapter_lock);
3018 : 0 : TAILQ_INSERT_TAIL(&cpfl_adapter_list, adapter, next);
3019 : : rte_spinlock_unlock(&cpfl_adapter_lock);
3020 : :
3021 : 0 : retval = cpfl_vport_devargs_process(adapter, &devargs);
3022 [ # # ]: 0 : if (retval != 0) {
3023 : 0 : PMD_INIT_LOG(ERR, "Failed to process vport devargs");
3024 : 0 : goto err;
3025 : : }
3026 : :
3027 : 0 : retval = cpfl_vport_create(pci_dev, adapter, &devargs);
3028 [ # # ]: 0 : if (retval != 0) {
3029 : 0 : PMD_INIT_LOG(ERR, "Failed to create vports.");
3030 : 0 : goto err;
3031 : : }
3032 : :
3033 : 0 : retval = cpfl_repr_devargs_process(adapter, &devargs);
3034 [ # # ]: 0 : if (retval != 0) {
3035 : 0 : PMD_INIT_LOG(ERR, "Failed to process repr devargs");
3036 : 0 : goto close_ethdev;
3037 : : }
3038 : :
3039 : 0 : retval = cpfl_repr_create(pci_dev, adapter);
3040 [ # # ]: 0 : if (retval != 0) {
3041 : 0 : PMD_INIT_LOG(ERR, "Failed to create representors ");
3042 : 0 : goto close_ethdev;
3043 : : }
3044 : :
3045 : :
3046 : : return 0;
3047 : :
3048 : 0 : close_ethdev:
3049 : : /* Ethdev created can be found RTE_ETH_FOREACH_DEV_OF through rte_device */
3050 [ # # ]: 0 : RTE_ETH_FOREACH_DEV_OF(port_id, &pci_dev->device) {
3051 : 0 : rte_eth_dev_close(port_id);
3052 : : }
3053 : 0 : err:
3054 : : rte_spinlock_lock(&cpfl_adapter_lock);
3055 [ # # ]: 0 : TAILQ_REMOVE(&cpfl_adapter_list, adapter, next);
3056 : : rte_spinlock_unlock(&cpfl_adapter_lock);
3057 : 0 : cpfl_adapter_ext_deinit(adapter);
3058 : 0 : rte_free(adapter);
3059 : 0 : return retval;
3060 : : }
3061 : :
3062 : : static int
3063 : 0 : cpfl_pci_probe_again(struct rte_pci_device *pci_dev, struct cpfl_adapter_ext *adapter)
3064 : : {
3065 : : struct cpfl_devargs devargs;
3066 : : int ret;
3067 : :
3068 : : memset(&devargs, 0, sizeof(devargs));
3069 : 0 : ret = cpfl_parse_devargs(pci_dev, adapter, false, &devargs);
3070 [ # # ]: 0 : if (ret != 0) {
3071 : 0 : PMD_INIT_LOG(ERR, "Failed to parse private devargs");
3072 : 0 : return ret;
3073 : : }
3074 : :
3075 : 0 : ret = cpfl_repr_devargs_process(adapter, &devargs);
3076 [ # # ]: 0 : if (ret != 0) {
3077 : 0 : PMD_INIT_LOG(ERR, "Failed to process reprenstor devargs");
3078 : 0 : return ret;
3079 : : }
3080 : :
3081 : 0 : ret = cpfl_repr_create(pci_dev, adapter);
3082 [ # # ]: 0 : if (ret != 0) {
3083 : 0 : PMD_INIT_LOG(ERR, "Failed to create representors ");
3084 : 0 : return ret;
3085 : : }
3086 : :
3087 : : return 0;
3088 : : }
3089 : :
3090 : : static int
3091 : 0 : cpfl_pci_probe(struct rte_pci_driver *pci_drv __rte_unused,
3092 : : struct rte_pci_device *pci_dev)
3093 : : {
3094 : : struct cpfl_adapter_ext *adapter;
3095 : :
3096 [ # # ]: 0 : if (!cpfl_adapter_list_init) {
3097 : : rte_spinlock_init(&cpfl_adapter_lock);
3098 : 0 : TAILQ_INIT(&cpfl_adapter_list);
3099 : 0 : cpfl_adapter_list_init = true;
3100 : : }
3101 : :
3102 : 0 : adapter = cpfl_find_adapter_ext(pci_dev);
3103 : :
3104 [ # # ]: 0 : if (adapter == NULL)
3105 : 0 : return cpfl_pci_probe_first(pci_dev);
3106 : : else
3107 : 0 : return cpfl_pci_probe_again(pci_dev, adapter);
3108 : : }
3109 : :
3110 : : static int
3111 : 0 : cpfl_pci_remove(struct rte_pci_device *pci_dev)
3112 : : {
3113 : 0 : struct cpfl_adapter_ext *adapter = cpfl_find_adapter_ext(pci_dev);
3114 : : uint16_t port_id;
3115 : :
3116 : : /* Ethdev created can be found RTE_ETH_FOREACH_DEV_OF through rte_device */
3117 [ # # ]: 0 : RTE_ETH_FOREACH_DEV_OF(port_id, &pci_dev->device) {
3118 : 0 : rte_eth_dev_close(port_id);
3119 : : }
3120 : :
3121 : : rte_spinlock_lock(&cpfl_adapter_lock);
3122 [ # # ]: 0 : TAILQ_REMOVE(&cpfl_adapter_list, adapter, next);
3123 : : rte_spinlock_unlock(&cpfl_adapter_lock);
3124 : 0 : cpfl_adapter_ext_deinit(adapter);
3125 : 0 : rte_free(adapter);
3126 : :
3127 : 0 : return 0;
3128 : : }
3129 : :
3130 : : static struct rte_pci_driver rte_cpfl_pmd = {
3131 : : .id_table = pci_id_cpfl_map,
3132 : : .drv_flags = RTE_PCI_DRV_NEED_MAPPING |
3133 : : RTE_PCI_DRV_PROBE_AGAIN,
3134 : : .probe = cpfl_pci_probe,
3135 : : .remove = cpfl_pci_remove,
3136 : : };
3137 : :
3138 : : static struct rte_pci_driver rte_vcpf_pmd = {
3139 : : .id_table = pci_id_vcpf_map,
3140 : : .drv_flags = RTE_PCI_DRV_NEED_MAPPING |
3141 : : RTE_PCI_DRV_PROBE_AGAIN,
3142 : : .probe = cpfl_pci_probe,
3143 : : .remove = cpfl_pci_remove,
3144 : : };
3145 : :
3146 : : /**
3147 : : * Driver initialization routine.
3148 : : * Invoked once at EAL init time.
3149 : : * Register itself as the [Poll Mode] Driver of PCI devices.
3150 : : */
3151 : 253 : RTE_PMD_REGISTER_PCI(net_cpfl, rte_cpfl_pmd);
3152 : : RTE_PMD_REGISTER_PCI_TABLE(net_cpfl, pci_id_cpfl_map);
3153 : : RTE_PMD_REGISTER_KMOD_DEP(net_cpfl, "* igb_uio | vfio-pci");
3154 : 253 : RTE_PMD_REGISTER_PCI(net_vcpf, rte_vcpf_pmd);
3155 : : RTE_PMD_REGISTER_PCI_TABLE(net_vcpf, pci_id_vcpf_map);
3156 : : RTE_PMD_REGISTER_KMOD_DEP(net_vcpf, "vfio-pci");
3157 : : RTE_PMD_REGISTER_PARAM_STRING(net_cpfl,
3158 : : CPFL_TX_SINGLE_Q "=<0|1> "
3159 : : CPFL_RX_SINGLE_Q "=<0|1> "
3160 : : CPFL_VPORT "=[vport0_begin[-vport0_end][,vport1_begin[-vport1_end]][,..]]");
3161 : :
3162 [ - + ]: 253 : RTE_LOG_REGISTER_SUFFIX(cpfl_logtype_init, init, NOTICE);
3163 [ - + ]: 253 : RTE_LOG_REGISTER_SUFFIX(cpfl_logtype_driver, driver, NOTICE);
|
