Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(c) 2010-2015 Intel Corporation
3 : : */
4 : :
5 : : #include <sys/queue.h>
6 : : #include <stdalign.h>
7 : : #include <stdio.h>
8 : : #include <errno.h>
9 : : #include <stdint.h>
10 : : #include <string.h>
11 : : #include <unistd.h>
12 : : #include <stdarg.h>
13 : : #include <fcntl.h>
14 : : #include <inttypes.h>
15 : : #include <rte_byteorder.h>
16 : : #include <rte_common.h>
17 : : #include <rte_cycles.h>
18 : :
19 : : #include <rte_interrupts.h>
20 : : #include <rte_log.h>
21 : : #include <rte_debug.h>
22 : : #include <rte_pci.h>
23 : : #include <bus_pci_driver.h>
24 : : #include <rte_branch_prediction.h>
25 : : #include <rte_memory.h>
26 : : #include <rte_memzone.h>
27 : : #include <rte_eal.h>
28 : : #include <rte_alarm.h>
29 : : #include <rte_ether.h>
30 : : #include <ethdev_driver.h>
31 : : #include <ethdev_pci.h>
32 : : #include <rte_string_fns.h>
33 : : #include <rte_malloc.h>
34 : : #include <dev_driver.h>
35 : :
36 : : #include "base/vmxnet3_defs.h"
37 : :
38 : : #include "vmxnet3_ring.h"
39 : : #include "vmxnet3_logs.h"
40 : : #include "vmxnet3_ethdev.h"
41 : :
42 : : #define VMXNET3_TX_MAX_SEG UINT8_MAX
43 : :
44 : : #define VMXNET3_TX_OFFLOAD_CAP \
45 : : (RTE_ETH_TX_OFFLOAD_VLAN_INSERT | \
46 : : RTE_ETH_TX_OFFLOAD_TCP_CKSUM | \
47 : : RTE_ETH_TX_OFFLOAD_UDP_CKSUM | \
48 : : RTE_ETH_TX_OFFLOAD_TCP_TSO | \
49 : : RTE_ETH_TX_OFFLOAD_MULTI_SEGS)
50 : :
51 : : #define VMXNET3_RX_OFFLOAD_CAP \
52 : : (RTE_ETH_RX_OFFLOAD_VLAN_STRIP | \
53 : : RTE_ETH_RX_OFFLOAD_VLAN_FILTER | \
54 : : RTE_ETH_RX_OFFLOAD_SCATTER | \
55 : : RTE_ETH_RX_OFFLOAD_UDP_CKSUM | \
56 : : RTE_ETH_RX_OFFLOAD_TCP_CKSUM | \
57 : : RTE_ETH_RX_OFFLOAD_TCP_LRO | \
58 : : RTE_ETH_RX_OFFLOAD_RSS_HASH)
59 : :
60 : : int vmxnet3_segs_dynfield_offset = -1;
61 : :
62 : : static int eth_vmxnet3_dev_init(struct rte_eth_dev *eth_dev);
63 : : static int eth_vmxnet3_dev_uninit(struct rte_eth_dev *eth_dev);
64 : : static int vmxnet3_dev_configure(struct rte_eth_dev *dev);
65 : : static int vmxnet3_dev_start(struct rte_eth_dev *dev);
66 : : static int vmxnet3_dev_stop(struct rte_eth_dev *dev);
67 : : static int vmxnet3_dev_close(struct rte_eth_dev *dev);
68 : : static int vmxnet3_dev_reset(struct rte_eth_dev *dev);
69 : : static void vmxnet3_dev_set_rxmode(struct vmxnet3_hw *hw, uint32_t feature, int set);
70 : : static int vmxnet3_dev_promiscuous_enable(struct rte_eth_dev *dev);
71 : : static int vmxnet3_dev_promiscuous_disable(struct rte_eth_dev *dev);
72 : : static int vmxnet3_dev_allmulticast_enable(struct rte_eth_dev *dev);
73 : : static int vmxnet3_dev_allmulticast_disable(struct rte_eth_dev *dev);
74 : : static int __vmxnet3_dev_link_update(struct rte_eth_dev *dev,
75 : : int wait_to_complete);
76 : : static int vmxnet3_dev_link_update(struct rte_eth_dev *dev,
77 : : int wait_to_complete);
78 : : static void vmxnet3_hw_stats_save(struct vmxnet3_hw *hw);
79 : : static int vmxnet3_dev_stats_get(struct rte_eth_dev *dev,
80 : : struct rte_eth_stats *stats);
81 : : static int vmxnet3_dev_stats_reset(struct rte_eth_dev *dev);
82 : : static int vmxnet3_dev_xstats_get_names(struct rte_eth_dev *dev,
83 : : struct rte_eth_xstat_name *xstats,
84 : : unsigned int n);
85 : : static int vmxnet3_dev_xstats_get(struct rte_eth_dev *dev,
86 : : struct rte_eth_xstat *xstats, unsigned int n);
87 : : static int vmxnet3_dev_info_get(struct rte_eth_dev *dev,
88 : : struct rte_eth_dev_info *dev_info);
89 : : static int vmxnet3_hw_ver_get(struct rte_eth_dev *dev,
90 : : char *fw_version, size_t fw_size);
91 : : static const uint32_t *
92 : : vmxnet3_dev_supported_ptypes_get(struct rte_eth_dev *dev,
93 : : size_t *no_of_elements);
94 : : static int vmxnet3_dev_mtu_set(struct rte_eth_dev *dev, uint16_t mtu);
95 : : static int vmxnet3_dev_vlan_filter_set(struct rte_eth_dev *dev,
96 : : uint16_t vid, int on);
97 : : static int vmxnet3_dev_vlan_offload_set(struct rte_eth_dev *dev, int mask);
98 : : static int vmxnet3_mac_addr_set(struct rte_eth_dev *dev,
99 : : struct rte_ether_addr *mac_addr);
100 : : static void vmxnet3_process_events(struct rte_eth_dev *dev);
101 : : static void vmxnet3_interrupt_handler(void *param);
102 : : static int
103 : : vmxnet3_rss_reta_update(struct rte_eth_dev *dev,
104 : : struct rte_eth_rss_reta_entry64 *reta_conf,
105 : : uint16_t reta_size);
106 : : static int
107 : : vmxnet3_rss_reta_query(struct rte_eth_dev *dev,
108 : : struct rte_eth_rss_reta_entry64 *reta_conf,
109 : : uint16_t reta_size);
110 : :
111 : : static int vmxnet3_dev_rx_queue_intr_enable(struct rte_eth_dev *dev,
112 : : uint16_t queue_id);
113 : : static int vmxnet3_dev_rx_queue_intr_disable(struct rte_eth_dev *dev,
114 : : uint16_t queue_id);
115 : :
116 : : /*
117 : : * The set of PCI devices this driver supports
118 : : */
119 : : #define VMWARE_PCI_VENDOR_ID 0x15AD
120 : : #define VMWARE_DEV_ID_VMXNET3 0x07B0
121 : : static const struct rte_pci_id pci_id_vmxnet3_map[] = {
122 : : { RTE_PCI_DEVICE(VMWARE_PCI_VENDOR_ID, VMWARE_DEV_ID_VMXNET3) },
123 : : { .vendor_id = 0, /* sentinel */ },
124 : : };
125 : :
126 : : static const struct eth_dev_ops vmxnet3_eth_dev_ops = {
127 : : .dev_configure = vmxnet3_dev_configure,
128 : : .dev_start = vmxnet3_dev_start,
129 : : .dev_stop = vmxnet3_dev_stop,
130 : : .dev_close = vmxnet3_dev_close,
131 : : .dev_reset = vmxnet3_dev_reset,
132 : : .link_update = vmxnet3_dev_link_update,
133 : : .promiscuous_enable = vmxnet3_dev_promiscuous_enable,
134 : : .promiscuous_disable = vmxnet3_dev_promiscuous_disable,
135 : : .allmulticast_enable = vmxnet3_dev_allmulticast_enable,
136 : : .allmulticast_disable = vmxnet3_dev_allmulticast_disable,
137 : : .mac_addr_set = vmxnet3_mac_addr_set,
138 : : .mtu_set = vmxnet3_dev_mtu_set,
139 : : .stats_get = vmxnet3_dev_stats_get,
140 : : .stats_reset = vmxnet3_dev_stats_reset,
141 : : .xstats_get = vmxnet3_dev_xstats_get,
142 : : .xstats_get_names = vmxnet3_dev_xstats_get_names,
143 : : .dev_infos_get = vmxnet3_dev_info_get,
144 : : .fw_version_get = vmxnet3_hw_ver_get,
145 : : .dev_supported_ptypes_get = vmxnet3_dev_supported_ptypes_get,
146 : : .vlan_filter_set = vmxnet3_dev_vlan_filter_set,
147 : : .vlan_offload_set = vmxnet3_dev_vlan_offload_set,
148 : : .rx_queue_setup = vmxnet3_dev_rx_queue_setup,
149 : : .rx_queue_release = vmxnet3_dev_rx_queue_release,
150 : : .rx_queue_intr_enable = vmxnet3_dev_rx_queue_intr_enable,
151 : : .rx_queue_intr_disable = vmxnet3_dev_rx_queue_intr_disable,
152 : : .tx_queue_setup = vmxnet3_dev_tx_queue_setup,
153 : : .tx_queue_release = vmxnet3_dev_tx_queue_release,
154 : : .reta_update = vmxnet3_rss_reta_update,
155 : : .reta_query = vmxnet3_rss_reta_query,
156 : : };
157 : :
158 : : struct vmxnet3_xstats_name_off {
159 : : char name[RTE_ETH_XSTATS_NAME_SIZE];
160 : : unsigned int offset;
161 : : };
162 : :
163 : : /* tx_qX_ is prepended to the name string here */
164 : : static const struct vmxnet3_xstats_name_off vmxnet3_txq_stat_strings[] = {
165 : : {"drop_total", offsetof(struct vmxnet3_txq_stats, drop_total)},
166 : : {"drop_too_many_segs", offsetof(struct vmxnet3_txq_stats, drop_too_many_segs)},
167 : : {"drop_tso", offsetof(struct vmxnet3_txq_stats, drop_tso)},
168 : : {"tx_ring_full", offsetof(struct vmxnet3_txq_stats, tx_ring_full)},
169 : : };
170 : :
171 : : /* rx_qX_ is prepended to the name string here */
172 : : static const struct vmxnet3_xstats_name_off vmxnet3_rxq_stat_strings[] = {
173 : : {"drop_total", offsetof(struct vmxnet3_rxq_stats, drop_total)},
174 : : {"drop_err", offsetof(struct vmxnet3_rxq_stats, drop_err)},
175 : : {"drop_fcs", offsetof(struct vmxnet3_rxq_stats, drop_fcs)},
176 : : {"rx_buf_alloc_failure", offsetof(struct vmxnet3_rxq_stats, rx_buf_alloc_failure)},
177 : : };
178 : :
179 : : static const struct rte_memzone *
180 : 0 : gpa_zone_reserve(struct rte_eth_dev *dev, uint32_t size,
181 : : const char *post_string, int socket_id,
182 : : uint16_t align, bool reuse)
183 : : {
184 : : char z_name[RTE_MEMZONE_NAMESIZE];
185 : : const struct rte_memzone *mz;
186 : :
187 : 0 : snprintf(z_name, sizeof(z_name), "eth_p%d_%s",
188 : 0 : dev->data->port_id, post_string);
189 : :
190 : 0 : mz = rte_memzone_lookup(z_name);
191 [ # # ]: 0 : if (!reuse) {
192 : 0 : rte_memzone_free(mz);
193 : 0 : return rte_memzone_reserve_aligned(z_name, size, socket_id,
194 : : RTE_MEMZONE_IOVA_CONTIG, align);
195 : : }
196 : :
197 [ # # ]: 0 : if (mz)
198 : : return mz;
199 : :
200 : 0 : return rte_memzone_reserve_aligned(z_name, size, socket_id,
201 : : RTE_MEMZONE_IOVA_CONTIG, align);
202 : : }
203 : :
204 : : /*
205 : : * Enable the given interrupt
206 : : */
207 : : static void
208 : 0 : vmxnet3_enable_intr(struct vmxnet3_hw *hw, unsigned int intr_idx)
209 : : {
210 : 0 : PMD_INIT_FUNC_TRACE();
211 : 0 : VMXNET3_WRITE_BAR0_REG(hw, VMXNET3_REG_IMR + intr_idx * 8, 0);
212 : 0 : }
213 : :
214 : : /*
215 : : * Disable the given interrupt
216 : : */
217 : : static void
218 : 0 : vmxnet3_disable_intr(struct vmxnet3_hw *hw, unsigned int intr_idx)
219 : : {
220 : 0 : PMD_INIT_FUNC_TRACE();
221 : 0 : VMXNET3_WRITE_BAR0_REG(hw, VMXNET3_REG_IMR + intr_idx * 8, 1);
222 : 0 : }
223 : :
224 : : /*
225 : : * Simple helper to get intrCtrl and eventIntrIdx based on config and hw version
226 : : */
227 : : static void
228 : : vmxnet3_get_intr_ctrl_ev(struct vmxnet3_hw *hw,
229 : : uint8 **out_eventIntrIdx,
230 : : uint32 **out_intrCtrl)
231 : : {
232 : :
233 [ # # # # : 0 : if (VMXNET3_VERSION_GE_6(hw) && hw->queuesExtEnabled) {
# # # # #
# # # ]
234 : 0 : *out_eventIntrIdx = &hw->shared->devReadExt.intrConfExt.eventIntrIdx;
235 : 0 : *out_intrCtrl = &hw->shared->devReadExt.intrConfExt.intrCtrl;
236 : : } else {
237 : 0 : *out_eventIntrIdx = &hw->shared->devRead.intrConf.eventIntrIdx;
238 : 0 : *out_intrCtrl = &hw->shared->devRead.intrConf.intrCtrl;
239 : : }
240 : : }
241 : :
242 : : /*
243 : : * Disable all intrs used by the device
244 : : */
245 : : static void
246 : 0 : vmxnet3_disable_all_intrs(struct vmxnet3_hw *hw)
247 : : {
248 : : int i;
249 : : uint8 *eventIntrIdx;
250 : : uint32 *intrCtrl;
251 : :
252 : 0 : PMD_INIT_FUNC_TRACE();
253 : : vmxnet3_get_intr_ctrl_ev(hw, &eventIntrIdx, &intrCtrl);
254 : :
255 : 0 : *intrCtrl |= rte_cpu_to_le_32(VMXNET3_IC_DISABLE_ALL);
256 : :
257 [ # # ]: 0 : for (i = 0; i < hw->intr.num_intrs; i++)
258 : 0 : vmxnet3_disable_intr(hw, i);
259 : 0 : }
260 : :
261 : : #ifndef RTE_EXEC_ENV_FREEBSD
262 : : /*
263 : : * Enable all intrs used by the device
264 : : */
265 : : static void
266 : 0 : vmxnet3_enable_all_intrs(struct vmxnet3_hw *hw)
267 : : {
268 : : uint8 *eventIntrIdx;
269 : : uint32 *intrCtrl;
270 : :
271 : 0 : PMD_INIT_FUNC_TRACE();
272 : : vmxnet3_get_intr_ctrl_ev(hw, &eventIntrIdx, &intrCtrl);
273 : :
274 : 0 : *intrCtrl &= rte_cpu_to_le_32(~VMXNET3_IC_DISABLE_ALL);
275 : :
276 [ # # ]: 0 : if (hw->intr.lsc_only) {
277 : 0 : vmxnet3_enable_intr(hw, *eventIntrIdx);
278 : : } else {
279 : : int i;
280 : :
281 [ # # ]: 0 : for (i = 0; i < hw->intr.num_intrs; i++)
282 : 0 : vmxnet3_enable_intr(hw, i);
283 : : }
284 : 0 : }
285 : : #endif
286 : :
287 : : /*
288 : : * Gets tx data ring descriptor size.
289 : : */
290 : : static uint16_t
291 : : eth_vmxnet3_txdata_get(struct vmxnet3_hw *hw)
292 : : {
293 : : uint16 txdata_desc_size;
294 : :
295 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_CMD,
296 : : VMXNET3_CMD_GET_TXDATA_DESC_SIZE);
297 : 0 : txdata_desc_size = VMXNET3_READ_BAR1_REG(hw, VMXNET3_REG_CMD);
298 : :
299 : 0 : return (txdata_desc_size < VMXNET3_TXDATA_DESC_MIN_SIZE ||
300 : 0 : txdata_desc_size > VMXNET3_TXDATA_DESC_MAX_SIZE ||
301 [ # # ]: 0 : txdata_desc_size & VMXNET3_TXDATA_DESC_SIZE_MASK) ?
302 [ # # ]: 0 : sizeof(struct Vmxnet3_TxDataDesc) : txdata_desc_size;
303 : : }
304 : :
305 : : static int
306 : 0 : eth_vmxnet3_setup_capabilities(struct vmxnet3_hw *hw,
307 : : struct rte_eth_dev *eth_dev)
308 : : {
309 : : uint32_t dcr, ptcr, value;
310 : 0 : struct rte_pci_device *pci_dev = RTE_ETH_DEV_TO_PCI(eth_dev);
311 : :
312 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_CMD,
313 : : VMXNET3_CMD_GET_MAX_CAPABILITIES);
314 : : value = VMXNET3_READ_BAR1_REG(hw, VMXNET3_REG_CMD);
315 : 0 : hw->max_capabilities[0] = value;
316 : 0 : dcr = VMXNET3_READ_BAR1_REG(hw, VMXNET3_REG_DCR);
317 : 0 : hw->DCR_capabilities[0] = dcr;
318 : 0 : hw->used_DCR_capabilities[0] = 0;
319 : 0 : ptcr = VMXNET3_READ_BAR1_REG(hw, VMXNET3_REG_PTCR);
320 : 0 : hw->PTCR_capabilities[0] = ptcr;
321 : 0 : hw->used_PTCR_capabilities[0] = 0;
322 : :
323 [ # # # # ]: 0 : if (hw->uptv2_enabled && !(ptcr & (1 << VMXNET3_DCR_ERROR))) {
324 : 0 : PMD_DRV_LOG(NOTICE, "UPTv2 enabled");
325 : 0 : hw->used_PTCR_capabilities[0] = ptcr;
326 : : } else {
327 : : /* Use all DCR capabilities, but disable large bar */
328 : 0 : hw->used_DCR_capabilities[0] = dcr &
329 : : (~(1UL << VMXNET3_CAP_LARGE_BAR));
330 : 0 : PMD_DRV_LOG(NOTICE, "UPTv2 disabled");
331 : : }
332 [ # # ]: 0 : if (hw->DCR_capabilities[0] & (1UL << VMXNET3_CAP_OOORX_COMP) &&
333 [ # # ]: 0 : hw->PTCR_capabilities[0] & (1UL << VMXNET3_CAP_OOORX_COMP)) {
334 [ # # ]: 0 : if (hw->uptv2_enabled) {
335 : 0 : hw->used_PTCR_capabilities[0] |=
336 : : (1UL << VMXNET3_CAP_OOORX_COMP);
337 : : }
338 : : }
339 [ # # ]: 0 : if (hw->used_PTCR_capabilities[0]) {
340 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_DCR,
341 : : hw->used_PTCR_capabilities[0]);
342 [ # # ]: 0 : } else if (hw->used_DCR_capabilities[0]) {
343 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_DCR,
344 : : hw->used_DCR_capabilities[0]);
345 : : }
346 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_CMD, VMXNET3_CMD_GET_DCR0_REG);
347 : 0 : dcr = VMXNET3_READ_BAR1_REG(hw, VMXNET3_REG_CMD);
348 : 0 : hw->used_DCR_capabilities[0] = dcr;
349 [ # # ]: 0 : PMD_DRV_LOG(DEBUG, "Dev " PCI_PRI_FMT ", vmxnet3 v%d, UPT enabled: %s, "
350 : : "DCR0=0x%08x, used DCR=0x%08x, "
351 : : "PTCR=0x%08x, used PTCR=0x%08x",
352 : : pci_dev->addr.domain, pci_dev->addr.bus,
353 : : pci_dev->addr.devid, pci_dev->addr.function, hw->version,
354 : : hw->uptv2_enabled ? "true" : "false",
355 : : hw->DCR_capabilities[0], hw->used_DCR_capabilities[0],
356 : : hw->PTCR_capabilities[0], hw->used_PTCR_capabilities[0]);
357 : 0 : return 0;
358 : : }
359 : :
360 : : /*
361 : : * It returns 0 on success.
362 : : */
363 : : static int
364 : 0 : eth_vmxnet3_dev_init(struct rte_eth_dev *eth_dev)
365 : : {
366 : : struct rte_pci_device *pci_dev;
367 : 0 : struct vmxnet3_hw *hw = eth_dev->data->dev_private;
368 : : uint32_t mac_hi, mac_lo, ver;
369 : : struct rte_eth_link link;
370 : : static const struct rte_mbuf_dynfield vmxnet3_segs_dynfield_desc = {
371 : : .name = VMXNET3_SEGS_DYNFIELD_NAME,
372 : : .size = sizeof(vmxnet3_segs_dynfield_t),
373 : : .align = alignof(vmxnet3_segs_dynfield_t),
374 : : };
375 : :
376 : 0 : PMD_INIT_FUNC_TRACE();
377 : :
378 : 0 : eth_dev->dev_ops = &vmxnet3_eth_dev_ops;
379 : 0 : eth_dev->rx_pkt_burst = &vmxnet3_recv_pkts;
380 : 0 : eth_dev->tx_pkt_burst = &vmxnet3_xmit_pkts;
381 : 0 : eth_dev->tx_pkt_prepare = vmxnet3_prep_pkts;
382 : 0 : eth_dev->rx_queue_count = vmxnet3_dev_rx_queue_count;
383 : 0 : pci_dev = RTE_ETH_DEV_TO_PCI(eth_dev);
384 : :
385 : : /* extra mbuf field is required to guess MSS */
386 : 0 : vmxnet3_segs_dynfield_offset =
387 : 0 : rte_mbuf_dynfield_register(&vmxnet3_segs_dynfield_desc);
388 [ # # ]: 0 : if (vmxnet3_segs_dynfield_offset < 0) {
389 : 0 : PMD_INIT_LOG(ERR, "Cannot register mbuf field.");
390 : 0 : return -rte_errno;
391 : : }
392 : :
393 : : /*
394 : : * for secondary processes, we don't initialize any further as primary
395 : : * has already done this work.
396 : : */
397 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY)
398 : : return 0;
399 : :
400 : 0 : rte_eth_copy_pci_info(eth_dev, pci_dev);
401 : 0 : eth_dev->data->dev_flags |= RTE_ETH_DEV_AUTOFILL_QUEUE_XSTATS;
402 : :
403 : : /* Vendor and Device ID need to be set before init of shared code */
404 : 0 : hw->device_id = pci_dev->id.device_id;
405 : 0 : hw->vendor_id = pci_dev->id.vendor_id;
406 : 0 : hw->adapter_stopped = TRUE;
407 : 0 : hw->hw_addr0 = (void *)pci_dev->mem_resource[0].addr;
408 : 0 : hw->hw_addr1 = (void *)pci_dev->mem_resource[1].addr;
409 : :
410 : 0 : hw->num_rx_queues = 1;
411 : 0 : hw->num_tx_queues = 1;
412 : 0 : hw->bufs_per_pkt = 1;
413 : :
414 : : /* Check h/w version compatibility with driver. */
415 : : ver = VMXNET3_READ_BAR1_REG(hw, VMXNET3_REG_VRRS);
416 : :
417 [ # # ]: 0 : if (ver & (1 << VMXNET3_REV_7)) {
418 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_VRRS,
419 : : 1 << VMXNET3_REV_7);
420 : 0 : hw->version = VMXNET3_REV_7 + 1;
421 [ # # ]: 0 : } else if (ver & (1 << VMXNET3_REV_6)) {
422 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_VRRS,
423 : : 1 << VMXNET3_REV_6);
424 : 0 : hw->version = VMXNET3_REV_6 + 1;
425 [ # # ]: 0 : } else if (ver & (1 << VMXNET3_REV_5)) {
426 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_VRRS,
427 : : 1 << VMXNET3_REV_5);
428 : 0 : hw->version = VMXNET3_REV_5 + 1;
429 [ # # ]: 0 : } else if (ver & (1 << VMXNET3_REV_4)) {
430 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_VRRS,
431 : : 1 << VMXNET3_REV_4);
432 : 0 : hw->version = VMXNET3_REV_4 + 1;
433 [ # # ]: 0 : } else if (ver & (1 << VMXNET3_REV_3)) {
434 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_VRRS,
435 : : 1 << VMXNET3_REV_3);
436 : 0 : hw->version = VMXNET3_REV_3 + 1;
437 [ # # ]: 0 : } else if (ver & (1 << VMXNET3_REV_2)) {
438 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_VRRS,
439 : : 1 << VMXNET3_REV_2);
440 : 0 : hw->version = VMXNET3_REV_2 + 1;
441 [ # # ]: 0 : } else if (ver & (1 << VMXNET3_REV_1)) {
442 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_VRRS,
443 : : 1 << VMXNET3_REV_1);
444 : 0 : hw->version = VMXNET3_REV_1 + 1;
445 : : } else {
446 : 0 : PMD_INIT_LOG(ERR, "Incompatible hardware version: %d", ver);
447 : 0 : return -EIO;
448 : : }
449 : :
450 : 0 : PMD_INIT_LOG(INFO, "Using device v%d", hw->version);
451 : :
452 : : /* Check UPT version compatibility with driver. */
453 : 0 : ver = VMXNET3_READ_BAR1_REG(hw, VMXNET3_REG_UVRS);
454 : 0 : PMD_INIT_LOG(DEBUG, "UPT hardware version : %d", ver);
455 [ # # ]: 0 : if (ver & 0x1)
456 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_UVRS, 1);
457 : : else {
458 : 0 : PMD_INIT_LOG(ERR, "Incompatible UPT version.");
459 : 0 : return -EIO;
460 : : }
461 : :
462 [ # # ]: 0 : if (VMXNET3_VERSION_GE_7(hw)) {
463 : : /* start with UPTv2 enabled to avoid ESXi issues */
464 : 0 : hw->uptv2_enabled = TRUE;
465 : 0 : eth_vmxnet3_setup_capabilities(hw, eth_dev);
466 : : }
467 : :
468 [ # # ]: 0 : if (hw->used_DCR_capabilities[0] & (1 << VMXNET3_CAP_LARGE_BAR)) {
469 : 0 : hw->tx_prod_offset = VMXNET3_REG_LB_TXPROD;
470 : 0 : hw->rx_prod_offset[0] = VMXNET3_REG_LB_RXPROD;
471 : 0 : hw->rx_prod_offset[1] = VMXNET3_REG_LB_RXPROD2;
472 : : } else {
473 : 0 : hw->tx_prod_offset = VMXNET3_REG_TXPROD;
474 : 0 : hw->rx_prod_offset[0] = VMXNET3_REG_RXPROD;
475 : 0 : hw->rx_prod_offset[1] = VMXNET3_REG_RXPROD2;
476 : : }
477 : :
478 : : /* Getting MAC Address */
479 : 0 : mac_lo = VMXNET3_READ_BAR1_REG(hw, VMXNET3_REG_MACL);
480 : 0 : mac_hi = VMXNET3_READ_BAR1_REG(hw, VMXNET3_REG_MACH);
481 : 0 : memcpy(hw->perm_addr, &mac_lo, 4);
482 : 0 : memcpy(hw->perm_addr + 4, &mac_hi, 2);
483 : :
484 : : /* Allocate memory for storing MAC addresses */
485 : 0 : eth_dev->data->mac_addrs = rte_zmalloc("vmxnet3", RTE_ETHER_ADDR_LEN *
486 : : VMXNET3_MAX_MAC_ADDRS, 0);
487 [ # # ]: 0 : if (eth_dev->data->mac_addrs == NULL) {
488 : 0 : PMD_INIT_LOG(ERR,
489 : : "Failed to allocate %d bytes needed to store MAC addresses",
490 : : RTE_ETHER_ADDR_LEN * VMXNET3_MAX_MAC_ADDRS);
491 : 0 : return -ENOMEM;
492 : : }
493 : : /* Copy the permanent MAC address */
494 : : rte_ether_addr_copy((struct rte_ether_addr *)hw->perm_addr,
495 : : ð_dev->data->mac_addrs[0]);
496 : :
497 : 0 : PMD_INIT_LOG(DEBUG, "MAC Address : " RTE_ETHER_ADDR_PRT_FMT,
498 : : hw->perm_addr[0], hw->perm_addr[1], hw->perm_addr[2],
499 : : hw->perm_addr[3], hw->perm_addr[4], hw->perm_addr[5]);
500 : :
501 : : /* Put device in Quiesce Mode */
502 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_CMD, VMXNET3_CMD_QUIESCE_DEV);
503 : :
504 : : /* allow untagged pkts */
505 : 0 : VMXNET3_SET_VFTABLE_ENTRY(hw->shadow_vfta, 0);
506 : :
507 [ # # ]: 0 : hw->txdata_desc_size = VMXNET3_VERSION_GE_3(hw) ?
508 : : eth_vmxnet3_txdata_get(hw) : sizeof(struct Vmxnet3_TxDataDesc);
509 : :
510 [ # # ]: 0 : hw->rxdata_desc_size = VMXNET3_VERSION_GE_3(hw) ?
511 : : VMXNET3_DEF_RXDATA_DESC_SIZE : 0;
512 : : RTE_ASSERT((hw->rxdata_desc_size & ~VMXNET3_RXDATA_DESC_SIZE_MASK) ==
513 : : hw->rxdata_desc_size);
514 : :
515 : : /* clear shadow stats */
516 : 0 : memset(hw->saved_tx_stats, 0, sizeof(hw->saved_tx_stats));
517 : 0 : memset(hw->saved_rx_stats, 0, sizeof(hw->saved_rx_stats));
518 : :
519 : : /* clear snapshot stats */
520 : 0 : memset(hw->snapshot_tx_stats, 0, sizeof(hw->snapshot_tx_stats));
521 : 0 : memset(hw->snapshot_rx_stats, 0, sizeof(hw->snapshot_rx_stats));
522 : :
523 : : /* set the initial link status */
524 : : memset(&link, 0, sizeof(link));
525 : 0 : link.link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
526 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_10G;
527 : : link.link_autoneg = RTE_ETH_LINK_FIXED;
528 : 0 : rte_eth_linkstatus_set(eth_dev, &link);
529 : :
530 : 0 : return 0;
531 : : }
532 : :
533 : : static int
534 : 0 : eth_vmxnet3_dev_uninit(struct rte_eth_dev *eth_dev)
535 : : {
536 : 0 : struct vmxnet3_hw *hw = eth_dev->data->dev_private;
537 : :
538 : 0 : PMD_INIT_FUNC_TRACE();
539 : :
540 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY)
541 : : return 0;
542 : :
543 [ # # ]: 0 : if (hw->adapter_stopped == 0) {
544 : 0 : PMD_INIT_LOG(DEBUG, "Device has not been closed.");
545 : 0 : return -EBUSY;
546 : : }
547 : :
548 : : return 0;
549 : : }
550 : :
551 : 0 : static int eth_vmxnet3_pci_probe(struct rte_pci_driver *pci_drv __rte_unused,
552 : : struct rte_pci_device *pci_dev)
553 : : {
554 : 0 : return rte_eth_dev_pci_generic_probe(pci_dev,
555 : : sizeof(struct vmxnet3_hw), eth_vmxnet3_dev_init);
556 : : }
557 : :
558 : 0 : static int eth_vmxnet3_pci_remove(struct rte_pci_device *pci_dev)
559 : : {
560 : 0 : return rte_eth_dev_pci_generic_remove(pci_dev, eth_vmxnet3_dev_uninit);
561 : : }
562 : :
563 : : static struct rte_pci_driver rte_vmxnet3_pmd = {
564 : : .id_table = pci_id_vmxnet3_map,
565 : : .drv_flags = RTE_PCI_DRV_NEED_MAPPING | RTE_PCI_DRV_INTR_LSC,
566 : : .probe = eth_vmxnet3_pci_probe,
567 : : .remove = eth_vmxnet3_pci_remove,
568 : : };
569 : :
570 : : static void
571 : 0 : vmxnet3_alloc_intr_resources(struct rte_eth_dev *dev)
572 : : {
573 : 0 : struct vmxnet3_hw *hw = dev->data->dev_private;
574 : : uint32_t cfg;
575 : : int nvec = 1; /* for link event */
576 : :
577 : : /* intr settings */
578 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_CMD,
579 : : VMXNET3_CMD_GET_CONF_INTR);
580 : 0 : cfg = VMXNET3_READ_BAR1_REG(hw, VMXNET3_REG_CMD);
581 : 0 : hw->intr.type = cfg & 0x3;
582 : 0 : hw->intr.mask_mode = (cfg >> 2) & 0x3;
583 : :
584 [ # # ]: 0 : if (hw->intr.type == VMXNET3_IT_AUTO)
585 : 0 : hw->intr.type = VMXNET3_IT_MSIX;
586 : :
587 [ # # ]: 0 : if (hw->intr.type == VMXNET3_IT_MSIX) {
588 : : /* only support shared tx/rx intr */
589 [ # # ]: 0 : if (hw->num_tx_queues != hw->num_rx_queues)
590 : 0 : goto msix_err;
591 : :
592 : : nvec += hw->num_rx_queues;
593 : 0 : hw->intr.num_intrs = nvec;
594 : 0 : return;
595 : : }
596 : :
597 : 0 : msix_err:
598 : : /* the tx/rx queue interrupt will be disabled */
599 : 0 : hw->intr.num_intrs = 2;
600 : 0 : hw->intr.lsc_only = TRUE;
601 : 0 : PMD_INIT_LOG(INFO, "Enabled MSI-X with %d vectors", hw->intr.num_intrs);
602 : : }
603 : :
604 : : static int
605 : 0 : vmxnet3_dev_configure(struct rte_eth_dev *dev)
606 : : {
607 : : const struct rte_memzone *mz;
608 : 0 : struct vmxnet3_hw *hw = dev->data->dev_private;
609 : : size_t size;
610 : :
611 : 0 : PMD_INIT_FUNC_TRACE();
612 : :
613 [ # # ]: 0 : if (dev->data->dev_conf.rxmode.mq_mode & RTE_ETH_MQ_RX_RSS_FLAG)
614 : 0 : dev->data->dev_conf.rxmode.offloads |= RTE_ETH_RX_OFFLOAD_RSS_HASH;
615 : :
616 [ # # ]: 0 : if (!VMXNET3_VERSION_GE_6(hw)) {
617 [ # # ]: 0 : if (!rte_is_power_of_2(dev->data->nb_rx_queues)) {
618 : 0 : PMD_INIT_LOG(ERR,
619 : : "ERROR: Number of rx queues not power of 2");
620 : 0 : return -EINVAL;
621 : : }
622 : : }
623 : :
624 : : /* At this point, the number of queues requested has already
625 : : * been validated against dev_infos max queues by EAL
626 : : */
627 [ # # ]: 0 : if (dev->data->nb_rx_queues > VMXNET3_MAX_RX_QUEUES ||
628 [ # # ]: 0 : dev->data->nb_tx_queues > VMXNET3_MAX_TX_QUEUES) {
629 : 0 : hw->queuesExtEnabled = 1;
630 : : } else {
631 : 0 : hw->queuesExtEnabled = 0;
632 : : }
633 : :
634 : 0 : size = dev->data->nb_rx_queues * sizeof(struct Vmxnet3_TxQueueDesc) +
635 : 0 : dev->data->nb_tx_queues * sizeof(struct Vmxnet3_RxQueueDesc);
636 : :
637 [ # # ]: 0 : if (size > UINT16_MAX)
638 : : return -EINVAL;
639 : :
640 : 0 : hw->num_rx_queues = (uint8_t)dev->data->nb_rx_queues;
641 : 0 : hw->num_tx_queues = (uint8_t)dev->data->nb_tx_queues;
642 : :
643 : : /*
644 : : * Allocate a memzone for Vmxnet3_DriverShared - Vmxnet3_DSDevRead
645 : : * on current socket
646 : : */
647 : 0 : mz = gpa_zone_reserve(dev, sizeof(struct Vmxnet3_DriverShared),
648 : 0 : "shared", rte_socket_id(), 8, 1);
649 : :
650 [ # # ]: 0 : if (mz == NULL) {
651 : 0 : PMD_INIT_LOG(ERR, "ERROR: Creating shared zone");
652 : 0 : return -ENOMEM;
653 : : }
654 : 0 : memset(mz->addr, 0, mz->len);
655 : :
656 : 0 : hw->shared = mz->addr;
657 : 0 : hw->sharedPA = mz->iova;
658 : :
659 : : /*
660 : : * Allocate a memzone for Vmxnet3_RxQueueDesc - Vmxnet3_TxQueueDesc
661 : : * on current socket.
662 : : *
663 : : * We cannot reuse this memzone from previous allocation as its size
664 : : * depends on the number of tx and rx queues, which could be different
665 : : * from one config to another.
666 : : */
667 : 0 : mz = gpa_zone_reserve(dev, size, "queuedesc", rte_socket_id(),
668 : : VMXNET3_QUEUE_DESC_ALIGN, 0);
669 [ # # ]: 0 : if (mz == NULL) {
670 : 0 : PMD_INIT_LOG(ERR, "ERROR: Creating queue descriptors zone");
671 : 0 : return -ENOMEM;
672 : : }
673 [ # # ]: 0 : memset(mz->addr, 0, mz->len);
674 : :
675 : 0 : hw->tqd_start = (Vmxnet3_TxQueueDesc *)mz->addr;
676 : 0 : hw->rqd_start = (Vmxnet3_RxQueueDesc *)(hw->tqd_start + hw->num_tx_queues);
677 : :
678 : 0 : hw->queueDescPA = mz->iova;
679 : 0 : hw->queue_desc_len = (uint16_t)size;
680 : :
681 [ # # ]: 0 : if (dev->data->dev_conf.rxmode.mq_mode == RTE_ETH_MQ_RX_RSS) {
682 : : /* Allocate memory structure for UPT1_RSSConf and configure */
683 : 0 : mz = gpa_zone_reserve(dev, sizeof(struct VMXNET3_RSSConf),
684 : 0 : "rss_conf", rte_socket_id(),
685 : : RTE_CACHE_LINE_SIZE, 1);
686 [ # # ]: 0 : if (mz == NULL) {
687 : 0 : PMD_INIT_LOG(ERR,
688 : : "ERROR: Creating rss_conf structure zone");
689 : 0 : return -ENOMEM;
690 : : }
691 : 0 : memset(mz->addr, 0, mz->len);
692 : :
693 : 0 : hw->rss_conf = mz->addr;
694 : 0 : hw->rss_confPA = mz->iova;
695 : : }
696 : :
697 : 0 : vmxnet3_alloc_intr_resources(dev);
698 : :
699 : 0 : return 0;
700 : : }
701 : :
702 : : static void
703 : 0 : vmxnet3_write_mac(struct vmxnet3_hw *hw, const uint8_t *addr)
704 : : {
705 : : uint32_t val;
706 : :
707 : 0 : PMD_INIT_LOG(DEBUG,
708 : : "Writing MAC Address : " RTE_ETHER_ADDR_PRT_FMT,
709 : : addr[0], addr[1], addr[2],
710 : : addr[3], addr[4], addr[5]);
711 : :
712 : : memcpy(&val, addr, 4);
713 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_MACL, val);
714 : :
715 : : memcpy(&val, addr + 4, 2);
716 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_MACH, val);
717 : 0 : }
718 : :
719 : : /*
720 : : * Configure the hardware to generate MSI-X interrupts.
721 : : * If setting up MSIx fails, try setting up MSI (only 1 interrupt vector
722 : : * which will be disabled to allow lsc to work).
723 : : *
724 : : * Returns 0 on success and -1 otherwise.
725 : : */
726 : : static int
727 : 0 : vmxnet3_configure_msix(struct rte_eth_dev *dev)
728 : : {
729 : 0 : struct vmxnet3_hw *hw = dev->data->dev_private;
730 : 0 : struct rte_intr_handle *intr_handle = dev->intr_handle;
731 : : uint16_t intr_vector;
732 : : int i;
733 : :
734 : 0 : hw->intr.event_intr_idx = 0;
735 : :
736 : : /* only vfio-pci driver can support interrupt mode. */
737 [ # # ]: 0 : if (!rte_intr_cap_multiple(intr_handle) ||
738 [ # # ]: 0 : dev->data->dev_conf.intr_conf.rxq == 0)
739 : : return -1;
740 : :
741 : 0 : intr_vector = dev->data->nb_rx_queues;
742 [ # # # # ]: 0 : if (intr_vector > MAX_RX_QUEUES(hw)) {
743 : 0 : PMD_INIT_LOG(ERR, "At most %d intr queues supported",
744 : : MAX_RX_QUEUES(hw));
745 : 0 : return -ENOTSUP;
746 : : }
747 : :
748 [ # # ]: 0 : if (rte_intr_efd_enable(intr_handle, intr_vector)) {
749 : 0 : PMD_INIT_LOG(ERR, "Failed to enable fastpath event fd");
750 : 0 : return -1;
751 : : }
752 : :
753 [ # # ]: 0 : if (rte_intr_dp_is_en(intr_handle)) {
754 [ # # ]: 0 : if (rte_intr_vec_list_alloc(intr_handle, "intr_vec",
755 : 0 : dev->data->nb_rx_queues)) {
756 : 0 : PMD_INIT_LOG(ERR, "Failed to allocate %d Rx queues intr_vec",
757 : : dev->data->nb_rx_queues);
758 : 0 : rte_intr_efd_disable(intr_handle);
759 : 0 : return -ENOMEM;
760 : : }
761 : : }
762 : :
763 [ # # ]: 0 : if (!rte_intr_allow_others(intr_handle) &&
764 [ # # ]: 0 : dev->data->dev_conf.intr_conf.lsc != 0) {
765 : 0 : PMD_INIT_LOG(ERR, "not enough intr vector to support both Rx interrupt and LSC");
766 : 0 : rte_intr_vec_list_free(intr_handle);
767 : 0 : rte_intr_efd_disable(intr_handle);
768 : 0 : return -1;
769 : : }
770 : :
771 : : /* if we cannot allocate one MSI-X vector per queue, don't enable
772 : : * interrupt mode.
773 : : */
774 : 0 : if (hw->intr.num_intrs !=
775 [ # # ]: 0 : (rte_intr_nb_efd_get(intr_handle) + 1)) {
776 : 0 : PMD_INIT_LOG(ERR, "Device configured with %d Rx intr vectors, expecting %d",
777 : : hw->intr.num_intrs,
778 : : rte_intr_nb_efd_get(intr_handle) + 1);
779 : 0 : rte_intr_vec_list_free(intr_handle);
780 : 0 : rte_intr_efd_disable(intr_handle);
781 : 0 : return -1;
782 : : }
783 : :
784 [ # # ]: 0 : for (i = 0; i < dev->data->nb_rx_queues; i++)
785 [ # # ]: 0 : if (rte_intr_vec_list_index_set(intr_handle, i, i + 1))
786 : 0 : return -rte_errno;
787 : :
788 [ # # ]: 0 : for (i = 0; i < hw->intr.num_intrs; i++)
789 : 0 : hw->intr.mod_levels[i] = UPT1_IML_ADAPTIVE;
790 : :
791 : 0 : PMD_INIT_LOG(INFO, "intr type %u, mode %u, %u vectors allocated",
792 : : hw->intr.type, hw->intr.mask_mode, hw->intr.num_intrs);
793 : :
794 : 0 : return 0;
795 : : }
796 : :
797 : : static int
798 : 0 : vmxnet3_dev_setup_memreg(struct rte_eth_dev *dev)
799 : : {
800 : 0 : struct vmxnet3_hw *hw = dev->data->dev_private;
801 : 0 : Vmxnet3_DriverShared *shared = hw->shared;
802 : : Vmxnet3_CmdInfo *cmdInfo;
803 : : struct rte_mempool *mp[VMXNET3_MAX_RX_QUEUES];
804 : : uint16_t index[VMXNET3_MAX_MEMREG_QUEUES];
805 : : uint16_t tx_index_mask;
806 : : uint32_t num, tx_num, i, j, size;
807 : :
808 [ # # ]: 0 : if (hw->memRegsPA == 0) {
809 : : const struct rte_memzone *mz;
810 : :
811 : : size = sizeof(Vmxnet3_MemRegs) +
812 : : (2 * VMXNET3_MAX_MEMREG_QUEUES) *
813 : : sizeof(Vmxnet3_MemoryRegion);
814 : :
815 : 0 : mz = gpa_zone_reserve(dev, size, "memRegs", rte_socket_id(), 8,
816 : : 1);
817 [ # # ]: 0 : if (mz == NULL) {
818 : 0 : PMD_INIT_LOG(ERR, "ERROR: Creating memRegs zone");
819 : 0 : return -ENOMEM;
820 : : }
821 : 0 : memset(mz->addr, 0, mz->len);
822 : 0 : hw->memRegs = mz->addr;
823 : 0 : hw->memRegsPA = mz->iova;
824 : : }
825 : :
826 : 0 : num = RTE_MIN(hw->num_rx_queues, VMXNET3_MAX_MEMREG_QUEUES);
827 : 0 : tx_num = RTE_MIN(hw->num_tx_queues, VMXNET3_MAX_MEMREG_QUEUES);
828 : 0 : tx_index_mask = (uint16_t)((1UL << tx_num) - 1);
829 : :
830 [ # # ]: 0 : for (i = 0; i < num; i++) {
831 : 0 : vmxnet3_rx_queue_t *rxq = dev->data->rx_queues[i];
832 : :
833 : 0 : mp[i] = rxq->mp;
834 : 0 : index[i] = 1 << i;
835 : : }
836 : :
837 : : /*
838 : : * The same mempool could be used by multiple queues. In such a case,
839 : : * remove duplicate mempool entries. Only one entry is kept with
840 : : * bitmask indicating queues that are using this mempool.
841 : : */
842 [ # # ]: 0 : for (i = 1; i < num; i++) {
843 [ # # ]: 0 : for (j = 0; j < i; j++) {
844 [ # # ]: 0 : if (mp[i] == mp[j]) {
845 : 0 : mp[i] = NULL;
846 : 0 : index[j] |= 1 << i;
847 : 0 : break;
848 : : }
849 : : }
850 : : }
851 : :
852 : : j = 0;
853 [ # # ]: 0 : for (i = 0; i < num; i++) {
854 [ # # ]: 0 : if (mp[i] == NULL)
855 : 0 : continue;
856 : :
857 : 0 : Vmxnet3_MemoryRegion *mr = &hw->memRegs->memRegs[j];
858 : :
859 : 0 : mr->startPA =
860 : 0 : (uintptr_t)STAILQ_FIRST(&mp[i]->mem_list)->iova;
861 : 0 : mr->length = STAILQ_FIRST(&mp[i]->mem_list)->len <= INT32_MAX ?
862 : 0 : STAILQ_FIRST(&mp[i]->mem_list)->len : INT32_MAX;
863 : 0 : mr->rxQueueBits = index[i];
864 : : /* tx uses same pool, but there may be fewer tx queues */
865 : 0 : mr->txQueueBits = index[i] & tx_index_mask;
866 : :
867 : 0 : PMD_INIT_LOG(INFO,
868 : : "index: %u startPA: %" PRIu64 " length: %u, "
869 : : "rxBits: %x, txBits: %x",
870 : : j, mr->startPA, mr->length,
871 : : mr->rxQueueBits, mr->txQueueBits);
872 : 0 : j++;
873 : : }
874 : 0 : hw->memRegs->numRegs = j;
875 : 0 : PMD_INIT_LOG(INFO, "numRegs: %u", j);
876 : :
877 : 0 : size = sizeof(Vmxnet3_MemRegs) +
878 : 0 : (j - 1) * sizeof(Vmxnet3_MemoryRegion);
879 : :
880 : : cmdInfo = &shared->cu.cmdInfo;
881 : 0 : cmdInfo->varConf.confVer = 1;
882 : 0 : cmdInfo->varConf.confLen = size;
883 : 0 : cmdInfo->varConf.confPA = hw->memRegsPA;
884 : :
885 : 0 : return 0;
886 : : }
887 : :
888 : : static int
889 : 0 : vmxnet3_setup_driver_shared(struct rte_eth_dev *dev)
890 : : {
891 : 0 : struct rte_eth_conf port_conf = dev->data->dev_conf;
892 : 0 : struct vmxnet3_hw *hw = dev->data->dev_private;
893 : 0 : struct rte_intr_handle *intr_handle = dev->intr_handle;
894 : 0 : uint32_t mtu = dev->data->mtu;
895 : 0 : Vmxnet3_DriverShared *shared = hw->shared;
896 : : Vmxnet3_DSDevRead *devRead = &shared->devRead;
897 : : struct Vmxnet3_DSDevReadExt *devReadExt = &shared->devReadExt;
898 : 0 : uint64_t rx_offloads = dev->data->dev_conf.rxmode.offloads;
899 : : uint32_t i;
900 : : int ret;
901 : :
902 : 0 : hw->mtu = mtu;
903 : :
904 : 0 : shared->magic = VMXNET3_REV1_MAGIC;
905 : 0 : devRead->misc.driverInfo.version = VMXNET3_DRIVER_VERSION_NUM;
906 : :
907 : : /* Setting up Guest OS information */
908 : 0 : devRead->misc.driverInfo.gos.gosBits = sizeof(void *) == 4 ?
909 : : VMXNET3_GOS_BITS_32 : VMXNET3_GOS_BITS_64;
910 : 0 : devRead->misc.driverInfo.gos.gosType = VMXNET3_GOS_TYPE_LINUX;
911 : 0 : devRead->misc.driverInfo.vmxnet3RevSpt = 1;
912 : 0 : devRead->misc.driverInfo.uptVerSpt = 1;
913 : :
914 : 0 : devRead->misc.mtu = rte_le_to_cpu_32(mtu);
915 : 0 : devRead->misc.queueDescPA = hw->queueDescPA;
916 : 0 : devRead->misc.queueDescLen = hw->queue_desc_len;
917 : 0 : devRead->misc.numTxQueues = hw->num_tx_queues;
918 : 0 : devRead->misc.numRxQueues = hw->num_rx_queues;
919 : :
920 [ # # ]: 0 : for (i = 0; i < hw->num_tx_queues; i++) {
921 : 0 : Vmxnet3_TxQueueDesc *tqd = &hw->tqd_start[i];
922 : 0 : vmxnet3_tx_queue_t *txq = dev->data->tx_queues[i];
923 : :
924 : 0 : txq->shared = &hw->tqd_start[i];
925 : :
926 : 0 : tqd->ctrl.txNumDeferred = 0;
927 : 0 : tqd->ctrl.txThreshold = 1;
928 : 0 : tqd->conf.txRingBasePA = txq->cmd_ring.basePA;
929 : 0 : tqd->conf.compRingBasePA = txq->comp_ring.basePA;
930 : 0 : tqd->conf.dataRingBasePA = txq->data_ring.basePA;
931 : :
932 : 0 : tqd->conf.txRingSize = txq->cmd_ring.size;
933 : 0 : tqd->conf.compRingSize = txq->comp_ring.size;
934 : 0 : tqd->conf.dataRingSize = txq->data_ring.size;
935 : 0 : tqd->conf.txDataRingDescSize = txq->txdata_desc_size;
936 : :
937 [ # # ]: 0 : if (hw->intr.lsc_only)
938 : 0 : tqd->conf.intrIdx = 1;
939 : : else
940 : 0 : tqd->conf.intrIdx =
941 : 0 : rte_intr_vec_list_index_get(intr_handle,
942 : : i);
943 : 0 : tqd->status.stopped = TRUE;
944 : 0 : tqd->status.error = 0;
945 : 0 : memset(&tqd->stats, 0, sizeof(tqd->stats));
946 : : }
947 : :
948 [ # # ]: 0 : for (i = 0; i < hw->num_rx_queues; i++) {
949 : 0 : Vmxnet3_RxQueueDesc *rqd = &hw->rqd_start[i];
950 : 0 : vmxnet3_rx_queue_t *rxq = dev->data->rx_queues[i];
951 : :
952 : 0 : rxq->shared = &hw->rqd_start[i];
953 : :
954 : 0 : rqd->conf.rxRingBasePA[0] = rxq->cmd_ring[0].basePA;
955 : 0 : rqd->conf.rxRingBasePA[1] = rxq->cmd_ring[1].basePA;
956 : 0 : rqd->conf.compRingBasePA = rxq->comp_ring.basePA;
957 : :
958 : 0 : rqd->conf.rxRingSize[0] = rxq->cmd_ring[0].size;
959 : 0 : rqd->conf.rxRingSize[1] = rxq->cmd_ring[1].size;
960 : 0 : rqd->conf.compRingSize = rxq->comp_ring.size;
961 : :
962 [ # # ]: 0 : if (VMXNET3_VERSION_GE_3(hw)) {
963 : 0 : rqd->conf.rxDataRingBasePA = rxq->data_ring.basePA;
964 : 0 : rqd->conf.rxDataRingDescSize = rxq->data_desc_size;
965 : : }
966 : :
967 [ # # ]: 0 : if (hw->intr.lsc_only)
968 : 0 : rqd->conf.intrIdx = 1;
969 : : else
970 : 0 : rqd->conf.intrIdx =
971 : 0 : rte_intr_vec_list_index_get(intr_handle,
972 : : i);
973 : 0 : rqd->status.stopped = TRUE;
974 : 0 : rqd->status.error = 0;
975 : 0 : memset(&rqd->stats, 0, sizeof(rqd->stats));
976 : : }
977 : :
978 : : /* intr settings */
979 [ # # # # ]: 0 : if (VMXNET3_VERSION_GE_6(hw) && hw->queuesExtEnabled) {
980 : 0 : devReadExt->intrConfExt.autoMask = hw->intr.mask_mode ==
981 : : VMXNET3_IMM_AUTO;
982 : 0 : devReadExt->intrConfExt.numIntrs = hw->intr.num_intrs;
983 [ # # ]: 0 : for (i = 0; i < hw->intr.num_intrs; i++)
984 : 0 : devReadExt->intrConfExt.modLevels[i] =
985 : 0 : hw->intr.mod_levels[i];
986 : :
987 : 0 : devReadExt->intrConfExt.eventIntrIdx = hw->intr.event_intr_idx;
988 : 0 : devReadExt->intrConfExt.intrCtrl |=
989 : : rte_cpu_to_le_32(VMXNET3_IC_DISABLE_ALL);
990 : : } else {
991 : 0 : devRead->intrConf.autoMask = hw->intr.mask_mode ==
992 : : VMXNET3_IMM_AUTO;
993 : 0 : devRead->intrConf.numIntrs = hw->intr.num_intrs;
994 [ # # ]: 0 : for (i = 0; i < hw->intr.num_intrs; i++)
995 : 0 : devRead->intrConf.modLevels[i] = hw->intr.mod_levels[i];
996 : :
997 : 0 : devRead->intrConf.eventIntrIdx = hw->intr.event_intr_idx;
998 : 0 : devRead->intrConf.intrCtrl |= rte_cpu_to_le_32(VMXNET3_IC_DISABLE_ALL);
999 : : }
1000 : :
1001 : : /* RxMode set to 0 of VMXNET3_RXM_xxx */
1002 : 0 : devRead->rxFilterConf.rxMode = 0;
1003 : :
1004 : : /* Setting up feature flags */
1005 [ # # ]: 0 : if (rx_offloads & RTE_ETH_RX_OFFLOAD_CHECKSUM)
1006 : 0 : devRead->misc.uptFeatures |= VMXNET3_F_RXCSUM;
1007 : :
1008 [ # # ]: 0 : if (rx_offloads & RTE_ETH_RX_OFFLOAD_TCP_LRO) {
1009 : 0 : devRead->misc.uptFeatures |= VMXNET3_F_LRO;
1010 : 0 : devRead->misc.maxNumRxSG = 0;
1011 : : }
1012 : :
1013 [ # # ]: 0 : if (port_conf.rxmode.mq_mode == RTE_ETH_MQ_RX_RSS) {
1014 : 0 : ret = vmxnet3_rss_configure(dev);
1015 [ # # ]: 0 : if (ret != VMXNET3_SUCCESS)
1016 : : return ret;
1017 : :
1018 : 0 : devRead->misc.uptFeatures |= VMXNET3_F_RSS;
1019 : 0 : devRead->rssConfDesc.confVer = 1;
1020 : 0 : devRead->rssConfDesc.confLen = sizeof(struct VMXNET3_RSSConf);
1021 : 0 : devRead->rssConfDesc.confPA = hw->rss_confPA;
1022 : : }
1023 : :
1024 : 0 : ret = vmxnet3_dev_vlan_offload_set(dev,
1025 : : RTE_ETH_VLAN_STRIP_MASK | RTE_ETH_VLAN_FILTER_MASK);
1026 [ # # ]: 0 : if (ret)
1027 : : return ret;
1028 : :
1029 : 0 : vmxnet3_write_mac(hw, dev->data->mac_addrs->addr_bytes);
1030 : :
1031 : 0 : return VMXNET3_SUCCESS;
1032 : : }
1033 : :
1034 : : static void
1035 : : vmxnet3_init_bufsize(struct vmxnet3_hw *hw)
1036 : : {
1037 : 0 : struct Vmxnet3_DriverShared *shared = hw->shared;
1038 : : union Vmxnet3_CmdInfo *cmd_info = &shared->cu.cmdInfo;
1039 : :
1040 [ # # ]: 0 : if (!VMXNET3_VERSION_GE_7(hw))
1041 : : return;
1042 : :
1043 : 0 : cmd_info->ringBufSize.ring1BufSizeType0 = hw->rxdata_buf_size;
1044 : 0 : cmd_info->ringBufSize.ring1BufSizeType1 = 0;
1045 : 0 : cmd_info->ringBufSize.ring2BufSizeType1 = hw->rxdata_buf_size;
1046 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_CMD,
1047 : : VMXNET3_CMD_SET_RING_BUFFER_SIZE);
1048 : : }
1049 : :
1050 : : /*
1051 : : * Configure device link speed and setup link.
1052 : : * Must be called after eth_vmxnet3_dev_init. Other wise it might fail
1053 : : * It returns 0 on success.
1054 : : */
1055 : : static int
1056 : 0 : vmxnet3_dev_start(struct rte_eth_dev *dev)
1057 : : {
1058 : : int ret;
1059 : 0 : struct vmxnet3_hw *hw = dev->data->dev_private;
1060 : : uint16_t i;
1061 : :
1062 : 0 : PMD_INIT_FUNC_TRACE();
1063 : :
1064 : : /* Save stats before it is reset by CMD_ACTIVATE */
1065 : 0 : vmxnet3_hw_stats_save(hw);
1066 : :
1067 : : /* configure MSI-X */
1068 : 0 : ret = vmxnet3_configure_msix(dev);
1069 [ # # ]: 0 : if (ret < 0) {
1070 : : /* revert to lsc only */
1071 : 0 : hw->intr.num_intrs = 2;
1072 : 0 : hw->intr.lsc_only = TRUE;
1073 : : }
1074 : :
1075 : 0 : ret = vmxnet3_setup_driver_shared(dev);
1076 [ # # ]: 0 : if (ret != VMXNET3_SUCCESS)
1077 : : return ret;
1078 : :
1079 : : /* Exchange shared data with device */
1080 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_DSAL,
1081 : : VMXNET3_GET_ADDR_LO(hw->sharedPA));
1082 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_DSAH,
1083 : : VMXNET3_GET_ADDR_HI(hw->sharedPA));
1084 : :
1085 : : /* Activate device by register write */
1086 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_CMD, VMXNET3_CMD_ACTIVATE_DEV);
1087 : 0 : ret = VMXNET3_READ_BAR1_REG(hw, VMXNET3_REG_CMD);
1088 : :
1089 [ # # ]: 0 : if (ret != 0) {
1090 : 0 : PMD_INIT_LOG(ERR, "Device activation: UNSUCCESSFUL");
1091 : 0 : return -EINVAL;
1092 : : }
1093 : :
1094 : : /* Check memregs restrictions first */
1095 [ # # ]: 0 : if (dev->data->nb_rx_queues <= VMXNET3_MAX_MEMREG_QUEUES &&
1096 [ # # ]: 0 : dev->data->nb_tx_queues <= VMXNET3_MAX_MEMREG_QUEUES) {
1097 : 0 : ret = vmxnet3_dev_setup_memreg(dev);
1098 [ # # ]: 0 : if (ret == 0) {
1099 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_CMD,
1100 : : VMXNET3_CMD_REGISTER_MEMREGS);
1101 : 0 : ret = VMXNET3_READ_BAR1_REG(hw, VMXNET3_REG_CMD);
1102 [ # # ]: 0 : if (ret != 0)
1103 : 0 : PMD_INIT_LOG(DEBUG,
1104 : : "Failed in setup memory region cmd");
1105 : : ret = 0;
1106 : : } else {
1107 : 0 : PMD_INIT_LOG(DEBUG, "Failed to setup memory region");
1108 : : }
1109 : : } else {
1110 : 0 : PMD_INIT_LOG(WARNING, "Memregs can't init (rx: %d, tx: %d)",
1111 : : dev->data->nb_rx_queues, dev->data->nb_tx_queues);
1112 : : }
1113 : :
1114 [ # # ]: 0 : if (VMXNET3_VERSION_GE_4(hw) &&
1115 [ # # ]: 0 : dev->data->dev_conf.rxmode.mq_mode == RTE_ETH_MQ_RX_RSS) {
1116 : : /* Check for additional RSS */
1117 : 0 : ret = vmxnet3_v4_rss_configure(dev);
1118 [ # # ]: 0 : if (ret != VMXNET3_SUCCESS) {
1119 : 0 : PMD_INIT_LOG(ERR, "Failed to configure v4 RSS");
1120 : 0 : return ret;
1121 : : }
1122 : : }
1123 : :
1124 : : /*
1125 : : * Load RX queues with blank mbufs and update next2fill index for device
1126 : : * Update RxMode of the device
1127 : : */
1128 : 0 : ret = vmxnet3_dev_rxtx_init(dev);
1129 [ # # ]: 0 : if (ret != VMXNET3_SUCCESS) {
1130 : 0 : PMD_INIT_LOG(ERR, "Device queue init: UNSUCCESSFUL");
1131 : 0 : return ret;
1132 : : }
1133 : :
1134 : : vmxnet3_init_bufsize(hw);
1135 : :
1136 : 0 : hw->adapter_stopped = FALSE;
1137 : :
1138 : : /* Setting proper Rx Mode and issue Rx Mode Update command */
1139 : : vmxnet3_dev_set_rxmode(hw, VMXNET3_RXM_UCAST | VMXNET3_RXM_BCAST, 1);
1140 : :
1141 : : #ifndef RTE_EXEC_ENV_FREEBSD
1142 : : /* Setup interrupt callback */
1143 : 0 : rte_intr_callback_register(dev->intr_handle,
1144 : : vmxnet3_interrupt_handler, dev);
1145 : :
1146 [ # # ]: 0 : if (rte_intr_enable(dev->intr_handle) < 0) {
1147 : 0 : PMD_INIT_LOG(ERR, "interrupt enable failed");
1148 : 0 : return -EIO;
1149 : : }
1150 : :
1151 : : /* enable all intrs */
1152 : 0 : vmxnet3_enable_all_intrs(hw);
1153 : : #endif
1154 : :
1155 : 0 : vmxnet3_process_events(dev);
1156 : :
1157 : : /*
1158 : : * Update link state from device since this won't be
1159 : : * done upon starting with lsc in use. This is done
1160 : : * only after enabling interrupts to avoid any race
1161 : : * where the link state could change without an
1162 : : * interrupt being fired.
1163 : : */
1164 : 0 : __vmxnet3_dev_link_update(dev, 0);
1165 : :
1166 [ # # ]: 0 : for (i = 0; i < dev->data->nb_rx_queues; i++)
1167 : 0 : dev->data->rx_queue_state[i] = RTE_ETH_QUEUE_STATE_STARTED;
1168 [ # # ]: 0 : for (i = 0; i < dev->data->nb_tx_queues; i++)
1169 : 0 : dev->data->tx_queue_state[i] = RTE_ETH_QUEUE_STATE_STARTED;
1170 : :
1171 : : return VMXNET3_SUCCESS;
1172 : : }
1173 : :
1174 : : /*
1175 : : * Stop device: disable rx and tx functions to allow for reconfiguring.
1176 : : */
1177 : : static int
1178 : 0 : vmxnet3_dev_stop(struct rte_eth_dev *dev)
1179 : : {
1180 : : struct rte_eth_link link;
1181 : 0 : struct vmxnet3_hw *hw = dev->data->dev_private;
1182 : 0 : struct rte_intr_handle *intr_handle = dev->intr_handle;
1183 : : uint16_t i;
1184 : : int ret;
1185 : :
1186 : 0 : PMD_INIT_FUNC_TRACE();
1187 : :
1188 [ # # ]: 0 : if (hw->adapter_stopped == 1) {
1189 : 0 : PMD_INIT_LOG(DEBUG, "Device already stopped.");
1190 : 0 : return 0;
1191 : : }
1192 : :
1193 : : do {
1194 : : /* Unregister has lock to make sure there is no running cb.
1195 : : * This has to happen first since vmxnet3_interrupt_handler
1196 : : * reenables interrupts by calling vmxnet3_enable_intr
1197 : : */
1198 : 0 : ret = rte_intr_callback_unregister(intr_handle,
1199 : : vmxnet3_interrupt_handler,
1200 : : (void *)-1);
1201 [ # # ]: 0 : } while (ret == -EAGAIN);
1202 : :
1203 [ # # ]: 0 : if (ret < 0)
1204 : 0 : PMD_DRV_LOG(ERR, "Error attempting to unregister intr cb: %d",
1205 : : ret);
1206 : :
1207 : 0 : PMD_INIT_LOG(DEBUG, "Disabled %d intr callbacks", ret);
1208 : :
1209 : : /* disable interrupts */
1210 : 0 : vmxnet3_disable_all_intrs(hw);
1211 : :
1212 : 0 : rte_intr_disable(intr_handle);
1213 : :
1214 : : /* Clean datapath event and queue/vector mapping */
1215 : 0 : rte_intr_efd_disable(intr_handle);
1216 : 0 : rte_intr_vec_list_free(intr_handle);
1217 : :
1218 : : /* quiesce the device first */
1219 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_CMD, VMXNET3_CMD_QUIESCE_DEV);
1220 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_DSAL, 0);
1221 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_DSAH, 0);
1222 : :
1223 : : /* reset the device */
1224 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_CMD, VMXNET3_CMD_RESET_DEV);
1225 : 0 : PMD_INIT_LOG(DEBUG, "Device reset.");
1226 : :
1227 : 0 : vmxnet3_dev_clear_queues(dev);
1228 : :
1229 : : /* Clear recorded link status */
1230 : : memset(&link, 0, sizeof(link));
1231 : 0 : link.link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
1232 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_10G;
1233 : : link.link_autoneg = RTE_ETH_LINK_FIXED;
1234 : 0 : rte_eth_linkstatus_set(dev, &link);
1235 : :
1236 : 0 : hw->adapter_stopped = 1;
1237 : 0 : dev->data->dev_started = 0;
1238 : :
1239 [ # # ]: 0 : for (i = 0; i < dev->data->nb_rx_queues; i++)
1240 : 0 : dev->data->rx_queue_state[i] = RTE_ETH_QUEUE_STATE_STOPPED;
1241 [ # # ]: 0 : for (i = 0; i < dev->data->nb_tx_queues; i++)
1242 : 0 : dev->data->tx_queue_state[i] = RTE_ETH_QUEUE_STATE_STOPPED;
1243 : :
1244 : : return 0;
1245 : : }
1246 : :
1247 : : static void
1248 : 0 : vmxnet3_free_queues(struct rte_eth_dev *dev)
1249 : : {
1250 : : int i;
1251 : :
1252 : 0 : PMD_INIT_FUNC_TRACE();
1253 : :
1254 [ # # ]: 0 : for (i = 0; i < dev->data->nb_rx_queues; i++)
1255 : 0 : vmxnet3_dev_rx_queue_release(dev, i);
1256 : 0 : dev->data->nb_rx_queues = 0;
1257 : :
1258 [ # # ]: 0 : for (i = 0; i < dev->data->nb_tx_queues; i++)
1259 : 0 : vmxnet3_dev_tx_queue_release(dev, i);
1260 : 0 : dev->data->nb_tx_queues = 0;
1261 : 0 : }
1262 : :
1263 : : /*
1264 : : * Reset and stop device.
1265 : : */
1266 : : static int
1267 : 0 : vmxnet3_dev_close(struct rte_eth_dev *dev)
1268 : : {
1269 : : int ret;
1270 : 0 : PMD_INIT_FUNC_TRACE();
1271 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY)
1272 : : return 0;
1273 : :
1274 : 0 : ret = vmxnet3_dev_stop(dev);
1275 : 0 : vmxnet3_free_queues(dev);
1276 : :
1277 : 0 : return ret;
1278 : : }
1279 : :
1280 : : static int
1281 : 0 : vmxnet3_dev_reset(struct rte_eth_dev *dev)
1282 : : {
1283 : : int ret;
1284 : :
1285 : 0 : ret = eth_vmxnet3_dev_uninit(dev);
1286 [ # # ]: 0 : if (ret)
1287 : : return ret;
1288 : 0 : ret = eth_vmxnet3_dev_init(dev);
1289 : 0 : return ret;
1290 : : }
1291 : :
1292 : : static void
1293 : 0 : vmxnet3_hw_tx_stats_get(struct vmxnet3_hw *hw, unsigned int q,
1294 : : struct UPT1_TxStats *res)
1295 : : {
1296 : : #define VMXNET3_UPDATE_TX_STAT(h, i, f, r) \
1297 : : ((r)->f = (h)->tqd_start[(i)].stats.f + \
1298 : : (h)->saved_tx_stats[(i)].f)
1299 : :
1300 : 0 : VMXNET3_UPDATE_TX_STAT(hw, q, ucastPktsTxOK, res);
1301 : 0 : VMXNET3_UPDATE_TX_STAT(hw, q, mcastPktsTxOK, res);
1302 : 0 : VMXNET3_UPDATE_TX_STAT(hw, q, bcastPktsTxOK, res);
1303 : 0 : VMXNET3_UPDATE_TX_STAT(hw, q, ucastBytesTxOK, res);
1304 : 0 : VMXNET3_UPDATE_TX_STAT(hw, q, mcastBytesTxOK, res);
1305 : 0 : VMXNET3_UPDATE_TX_STAT(hw, q, bcastBytesTxOK, res);
1306 : 0 : VMXNET3_UPDATE_TX_STAT(hw, q, pktsTxError, res);
1307 : 0 : VMXNET3_UPDATE_TX_STAT(hw, q, pktsTxDiscard, res);
1308 : :
1309 : : #undef VMXNET3_UPDATE_TX_STAT
1310 : 0 : }
1311 : :
1312 : : static void
1313 : 0 : vmxnet3_hw_rx_stats_get(struct vmxnet3_hw *hw, unsigned int q,
1314 : : struct UPT1_RxStats *res)
1315 : : {
1316 : : #define VMXNET3_UPDATE_RX_STAT(h, i, f, r) \
1317 : : ((r)->f = (h)->rqd_start[(i)].stats.f + \
1318 : : (h)->saved_rx_stats[(i)].f)
1319 : :
1320 : 0 : VMXNET3_UPDATE_RX_STAT(hw, q, ucastPktsRxOK, res);
1321 : 0 : VMXNET3_UPDATE_RX_STAT(hw, q, mcastPktsRxOK, res);
1322 : 0 : VMXNET3_UPDATE_RX_STAT(hw, q, bcastPktsRxOK, res);
1323 : 0 : VMXNET3_UPDATE_RX_STAT(hw, q, ucastBytesRxOK, res);
1324 : 0 : VMXNET3_UPDATE_RX_STAT(hw, q, mcastBytesRxOK, res);
1325 : 0 : VMXNET3_UPDATE_RX_STAT(hw, q, bcastBytesRxOK, res);
1326 : 0 : VMXNET3_UPDATE_RX_STAT(hw, q, pktsRxError, res);
1327 : 0 : VMXNET3_UPDATE_RX_STAT(hw, q, pktsRxOutOfBuf, res);
1328 : :
1329 : : #undef VMXNET3_UPDATE_RX_STAT
1330 : 0 : }
1331 : :
1332 : : static void
1333 : 0 : vmxnet3_tx_stats_get(struct vmxnet3_hw *hw, unsigned int q,
1334 : : struct UPT1_TxStats *res)
1335 : : {
1336 : 0 : vmxnet3_hw_tx_stats_get(hw, q, res);
1337 : :
1338 : : #define VMXNET3_REDUCE_SNAPSHOT_TX_STAT(h, i, f, r) \
1339 : : ((r)->f -= (h)->snapshot_tx_stats[(i)].f)
1340 : :
1341 : 0 : VMXNET3_REDUCE_SNAPSHOT_TX_STAT(hw, q, ucastPktsTxOK, res);
1342 : 0 : VMXNET3_REDUCE_SNAPSHOT_TX_STAT(hw, q, mcastPktsTxOK, res);
1343 : 0 : VMXNET3_REDUCE_SNAPSHOT_TX_STAT(hw, q, bcastPktsTxOK, res);
1344 : 0 : VMXNET3_REDUCE_SNAPSHOT_TX_STAT(hw, q, ucastBytesTxOK, res);
1345 : 0 : VMXNET3_REDUCE_SNAPSHOT_TX_STAT(hw, q, mcastBytesTxOK, res);
1346 : 0 : VMXNET3_REDUCE_SNAPSHOT_TX_STAT(hw, q, bcastBytesTxOK, res);
1347 : 0 : VMXNET3_REDUCE_SNAPSHOT_TX_STAT(hw, q, pktsTxError, res);
1348 : 0 : VMXNET3_REDUCE_SNAPSHOT_TX_STAT(hw, q, pktsTxDiscard, res);
1349 : :
1350 : : #undef VMXNET3_REDUCE_SNAPSHOT_TX_STAT
1351 : 0 : }
1352 : :
1353 : : static void
1354 : 0 : vmxnet3_rx_stats_get(struct vmxnet3_hw *hw, unsigned int q,
1355 : : struct UPT1_RxStats *res)
1356 : : {
1357 : 0 : vmxnet3_hw_rx_stats_get(hw, q, res);
1358 : :
1359 : : #define VMXNET3_REDUCE_SNAPSHOT_RX_STAT(h, i, f, r) \
1360 : : ((r)->f -= (h)->snapshot_rx_stats[(i)].f)
1361 : :
1362 : 0 : VMXNET3_REDUCE_SNAPSHOT_RX_STAT(hw, q, ucastPktsRxOK, res);
1363 : 0 : VMXNET3_REDUCE_SNAPSHOT_RX_STAT(hw, q, mcastPktsRxOK, res);
1364 : 0 : VMXNET3_REDUCE_SNAPSHOT_RX_STAT(hw, q, bcastPktsRxOK, res);
1365 : 0 : VMXNET3_REDUCE_SNAPSHOT_RX_STAT(hw, q, ucastBytesRxOK, res);
1366 : 0 : VMXNET3_REDUCE_SNAPSHOT_RX_STAT(hw, q, mcastBytesRxOK, res);
1367 : 0 : VMXNET3_REDUCE_SNAPSHOT_RX_STAT(hw, q, bcastBytesRxOK, res);
1368 : 0 : VMXNET3_REDUCE_SNAPSHOT_RX_STAT(hw, q, pktsRxError, res);
1369 : 0 : VMXNET3_REDUCE_SNAPSHOT_RX_STAT(hw, q, pktsRxOutOfBuf, res);
1370 : :
1371 : : #undef VMXNET3_REDUCE_SNAPSHOT_RX_STAT
1372 : 0 : }
1373 : :
1374 : : static void
1375 : 0 : vmxnet3_hw_stats_save(struct vmxnet3_hw *hw)
1376 : : {
1377 : : unsigned int i;
1378 : :
1379 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_CMD, VMXNET3_CMD_GET_STATS);
1380 : :
1381 [ # # ]: 0 : for (i = 0; i < hw->num_tx_queues; i++)
1382 : 0 : vmxnet3_hw_tx_stats_get(hw, i, &hw->saved_tx_stats[i]);
1383 [ # # ]: 0 : for (i = 0; i < hw->num_rx_queues; i++)
1384 : 0 : vmxnet3_hw_rx_stats_get(hw, i, &hw->saved_rx_stats[i]);
1385 : 0 : }
1386 : :
1387 : : static int
1388 : 0 : vmxnet3_dev_xstats_get_names(struct rte_eth_dev *dev,
1389 : : struct rte_eth_xstat_name *xstats_names,
1390 : : unsigned int n)
1391 : : {
1392 : : unsigned int i, t, count = 0;
1393 : 0 : unsigned int nstats =
1394 : 0 : dev->data->nb_tx_queues * RTE_DIM(vmxnet3_txq_stat_strings) +
1395 : 0 : dev->data->nb_rx_queues * RTE_DIM(vmxnet3_rxq_stat_strings);
1396 : :
1397 [ # # ]: 0 : if (!xstats_names || n < nstats)
1398 : 0 : return nstats;
1399 : :
1400 [ # # ]: 0 : for (i = 0; i < dev->data->nb_rx_queues; i++) {
1401 [ # # ]: 0 : if (!dev->data->rx_queues[i])
1402 : 0 : continue;
1403 : :
1404 [ # # ]: 0 : for (t = 0; t < RTE_DIM(vmxnet3_rxq_stat_strings); t++) {
1405 : 0 : snprintf(xstats_names[count].name,
1406 : : sizeof(xstats_names[count].name),
1407 : : "rx_q%u_%s", i,
1408 : 0 : vmxnet3_rxq_stat_strings[t].name);
1409 : 0 : count++;
1410 : : }
1411 : : }
1412 : :
1413 [ # # ]: 0 : for (i = 0; i < dev->data->nb_tx_queues; i++) {
1414 [ # # ]: 0 : if (!dev->data->tx_queues[i])
1415 : 0 : continue;
1416 : :
1417 [ # # ]: 0 : for (t = 0; t < RTE_DIM(vmxnet3_txq_stat_strings); t++) {
1418 : 0 : snprintf(xstats_names[count].name,
1419 : : sizeof(xstats_names[count].name),
1420 : : "tx_q%u_%s", i,
1421 : 0 : vmxnet3_txq_stat_strings[t].name);
1422 : 0 : count++;
1423 : : }
1424 : : }
1425 : :
1426 : 0 : return count;
1427 : : }
1428 : :
1429 : : static int
1430 : 0 : vmxnet3_dev_xstats_get(struct rte_eth_dev *dev, struct rte_eth_xstat *xstats,
1431 : : unsigned int n)
1432 : : {
1433 : : unsigned int i, t, count = 0;
1434 : 0 : unsigned int nstats =
1435 : 0 : dev->data->nb_tx_queues * RTE_DIM(vmxnet3_txq_stat_strings) +
1436 : 0 : dev->data->nb_rx_queues * RTE_DIM(vmxnet3_rxq_stat_strings);
1437 : :
1438 [ # # ]: 0 : if (n < nstats)
1439 : 0 : return nstats;
1440 : :
1441 [ # # ]: 0 : for (i = 0; i < dev->data->nb_rx_queues; i++) {
1442 : 0 : struct vmxnet3_rx_queue *rxq = dev->data->rx_queues[i];
1443 : :
1444 [ # # ]: 0 : if (rxq == NULL)
1445 : 0 : continue;
1446 : :
1447 [ # # ]: 0 : for (t = 0; t < RTE_DIM(vmxnet3_rxq_stat_strings); t++) {
1448 : 0 : xstats[count].value = *(uint64_t *)(((char *)&rxq->stats) +
1449 : 0 : vmxnet3_rxq_stat_strings[t].offset);
1450 : 0 : xstats[count].id = count;
1451 : 0 : count++;
1452 : : }
1453 : : }
1454 : :
1455 [ # # ]: 0 : for (i = 0; i < dev->data->nb_tx_queues; i++) {
1456 : 0 : struct vmxnet3_tx_queue *txq = dev->data->tx_queues[i];
1457 : :
1458 [ # # ]: 0 : if (txq == NULL)
1459 : 0 : continue;
1460 : :
1461 [ # # ]: 0 : for (t = 0; t < RTE_DIM(vmxnet3_txq_stat_strings); t++) {
1462 : 0 : xstats[count].value = *(uint64_t *)(((char *)&txq->stats) +
1463 : 0 : vmxnet3_txq_stat_strings[t].offset);
1464 : 0 : xstats[count].id = count;
1465 : 0 : count++;
1466 : : }
1467 : : }
1468 : :
1469 : 0 : return count;
1470 : : }
1471 : :
1472 : : static int
1473 : 0 : vmxnet3_dev_stats_get(struct rte_eth_dev *dev, struct rte_eth_stats *stats)
1474 : : {
1475 : : unsigned int i;
1476 : 0 : struct vmxnet3_hw *hw = dev->data->dev_private;
1477 : : struct UPT1_TxStats txStats;
1478 : : struct UPT1_RxStats rxStats;
1479 : : uint64_t packets, bytes;
1480 : :
1481 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_CMD, VMXNET3_CMD_GET_STATS);
1482 : :
1483 [ # # ]: 0 : for (i = 0; i < hw->num_tx_queues; i++) {
1484 : 0 : vmxnet3_tx_stats_get(hw, i, &txStats);
1485 : :
1486 : 0 : packets = txStats.ucastPktsTxOK +
1487 : 0 : txStats.mcastPktsTxOK +
1488 : 0 : txStats.bcastPktsTxOK;
1489 : :
1490 : 0 : bytes = txStats.ucastBytesTxOK +
1491 : 0 : txStats.mcastBytesTxOK +
1492 : 0 : txStats.bcastBytesTxOK;
1493 : :
1494 : 0 : stats->opackets += packets;
1495 : 0 : stats->obytes += bytes;
1496 : 0 : stats->oerrors += txStats.pktsTxError + txStats.pktsTxDiscard;
1497 : :
1498 [ # # ]: 0 : if (i < RTE_ETHDEV_QUEUE_STAT_CNTRS) {
1499 : 0 : stats->q_opackets[i] = packets;
1500 : 0 : stats->q_obytes[i] = bytes;
1501 : : }
1502 : : }
1503 : :
1504 [ # # ]: 0 : for (i = 0; i < hw->num_rx_queues; i++) {
1505 : 0 : vmxnet3_rx_stats_get(hw, i, &rxStats);
1506 : :
1507 : 0 : packets = rxStats.ucastPktsRxOK +
1508 : 0 : rxStats.mcastPktsRxOK +
1509 : 0 : rxStats.bcastPktsRxOK;
1510 : :
1511 : 0 : bytes = rxStats.ucastBytesRxOK +
1512 : 0 : rxStats.mcastBytesRxOK +
1513 : 0 : rxStats.bcastBytesRxOK;
1514 : :
1515 : 0 : stats->ipackets += packets;
1516 : 0 : stats->ibytes += bytes;
1517 : 0 : stats->ierrors += rxStats.pktsRxError;
1518 : 0 : stats->imissed += rxStats.pktsRxOutOfBuf;
1519 : :
1520 [ # # ]: 0 : if (i < RTE_ETHDEV_QUEUE_STAT_CNTRS) {
1521 : 0 : stats->q_ipackets[i] = packets;
1522 : 0 : stats->q_ibytes[i] = bytes;
1523 : 0 : stats->q_errors[i] = rxStats.pktsRxError;
1524 : : }
1525 : : }
1526 : :
1527 : 0 : return 0;
1528 : : }
1529 : :
1530 : : static int
1531 : 0 : vmxnet3_dev_stats_reset(struct rte_eth_dev *dev)
1532 : : {
1533 : : unsigned int i;
1534 : 0 : struct vmxnet3_hw *hw = dev->data->dev_private;
1535 : 0 : struct UPT1_TxStats txStats = {0};
1536 : 0 : struct UPT1_RxStats rxStats = {0};
1537 : :
1538 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_CMD, VMXNET3_CMD_GET_STATS);
1539 : :
1540 [ # # ]: 0 : for (i = 0; i < hw->num_tx_queues; i++) {
1541 : 0 : vmxnet3_hw_tx_stats_get(hw, i, &txStats);
1542 : 0 : memcpy(&hw->snapshot_tx_stats[i], &txStats,
1543 : : sizeof(hw->snapshot_tx_stats[0]));
1544 : : }
1545 [ # # ]: 0 : for (i = 0; i < hw->num_rx_queues; i++) {
1546 : 0 : vmxnet3_hw_rx_stats_get(hw, i, &rxStats);
1547 : 0 : memcpy(&hw->snapshot_rx_stats[i], &rxStats,
1548 : : sizeof(hw->snapshot_rx_stats[0]));
1549 : : }
1550 : :
1551 : 0 : return 0;
1552 : : }
1553 : :
1554 : : static int
1555 : 0 : vmxnet3_dev_info_get(struct rte_eth_dev *dev,
1556 : : struct rte_eth_dev_info *dev_info)
1557 : : {
1558 : 0 : struct vmxnet3_hw *hw = dev->data->dev_private;
1559 : : int queues = 0;
1560 : :
1561 [ # # ]: 0 : if (VMXNET3_VERSION_GE_6(hw)) {
1562 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_CMD,
1563 : : VMXNET3_CMD_GET_MAX_QUEUES_CONF);
1564 : 0 : queues = VMXNET3_READ_BAR1_REG(hw, VMXNET3_REG_CMD);
1565 : :
1566 [ # # ]: 0 : if (queues > 0) {
1567 : 0 : dev_info->max_rx_queues =
1568 : 0 : RTE_MIN(VMXNET3_EXT_MAX_RX_QUEUES, ((queues >> 8) & 0xff));
1569 : 0 : dev_info->max_tx_queues =
1570 : 0 : RTE_MIN(VMXNET3_EXT_MAX_TX_QUEUES, (queues & 0xff));
1571 : : } else {
1572 : 0 : dev_info->max_rx_queues = VMXNET3_MAX_RX_QUEUES;
1573 : 0 : dev_info->max_tx_queues = VMXNET3_MAX_TX_QUEUES;
1574 : : }
1575 : : } else {
1576 : 0 : dev_info->max_rx_queues = VMXNET3_MAX_RX_QUEUES;
1577 : 0 : dev_info->max_tx_queues = VMXNET3_MAX_TX_QUEUES;
1578 : : }
1579 : :
1580 : 0 : dev_info->min_rx_bufsize = 1518 + RTE_PKTMBUF_HEADROOM;
1581 : 0 : dev_info->max_rx_pktlen = 16384; /* includes CRC, cf MAXFRS register */
1582 : 0 : dev_info->min_mtu = VMXNET3_MIN_MTU;
1583 [ # # ]: 0 : dev_info->max_mtu = VMXNET3_VERSION_GE_6(hw) ? VMXNET3_V6_MAX_MTU : VMXNET3_MAX_MTU;
1584 : 0 : dev_info->speed_capa = RTE_ETH_LINK_SPEED_10G;
1585 : 0 : dev_info->max_mac_addrs = VMXNET3_MAX_MAC_ADDRS;
1586 : :
1587 : 0 : dev_info->flow_type_rss_offloads = VMXNET3_RSS_OFFLOAD_ALL;
1588 : :
1589 [ # # ]: 0 : if (VMXNET3_VERSION_GE_4(hw)) {
1590 : 0 : dev_info->flow_type_rss_offloads |= VMXNET3_V4_RSS_MASK;
1591 : : }
1592 : :
1593 : 0 : dev_info->rx_desc_lim = (struct rte_eth_desc_lim) {
1594 : : .nb_max = VMXNET3_RX_RING_MAX_SIZE,
1595 : : .nb_min = VMXNET3_DEF_RX_RING_SIZE,
1596 : : .nb_align = 1,
1597 : : };
1598 : :
1599 : 0 : dev_info->tx_desc_lim = (struct rte_eth_desc_lim) {
1600 : : .nb_max = VMXNET3_TX_RING_MAX_SIZE,
1601 : : .nb_min = VMXNET3_DEF_TX_RING_SIZE,
1602 : : .nb_align = 1,
1603 : : .nb_seg_max = VMXNET3_TX_MAX_SEG,
1604 : : .nb_mtu_seg_max = VMXNET3_MAX_TXD_PER_PKT,
1605 : : };
1606 : :
1607 : 0 : dev_info->rx_offload_capa = VMXNET3_RX_OFFLOAD_CAP;
1608 : 0 : dev_info->rx_queue_offload_capa = 0;
1609 : 0 : dev_info->tx_offload_capa = VMXNET3_TX_OFFLOAD_CAP;
1610 : 0 : dev_info->tx_queue_offload_capa = 0;
1611 [ # # ]: 0 : if (hw->rss_conf == NULL) {
1612 : : /* RSS not configured */
1613 : 0 : dev_info->reta_size = 0;
1614 : : } else {
1615 : 0 : dev_info->reta_size = hw->rss_conf->indTableSize;
1616 : : }
1617 : 0 : return 0;
1618 : : }
1619 : :
1620 : : static int
1621 : 0 : vmxnet3_hw_ver_get(struct rte_eth_dev *dev,
1622 : : char *fw_version, size_t fw_size)
1623 : : {
1624 : : int ret;
1625 : 0 : struct vmxnet3_hw *hw = dev->data->dev_private;
1626 : :
1627 [ # # ]: 0 : ret = snprintf(fw_version, fw_size, "v%d", hw->version);
1628 : :
1629 : 0 : ret += 1; /* add the size of '\0' */
1630 [ # # ]: 0 : if (fw_size < (uint32_t)ret)
1631 : : return ret;
1632 : : else
1633 : 0 : return 0;
1634 : : }
1635 : :
1636 : : static const uint32_t *
1637 : 0 : vmxnet3_dev_supported_ptypes_get(struct rte_eth_dev *dev,
1638 : : size_t *no_of_elements)
1639 : : {
1640 : : static const uint32_t ptypes[] = {
1641 : : RTE_PTYPE_L3_IPV4_EXT,
1642 : : RTE_PTYPE_L3_IPV4,
1643 : : };
1644 : :
1645 [ # # ]: 0 : if (dev->rx_pkt_burst == vmxnet3_recv_pkts) {
1646 : 0 : *no_of_elements = RTE_DIM(ptypes);
1647 : 0 : return ptypes;
1648 : : }
1649 : : return NULL;
1650 : : }
1651 : :
1652 : : static int
1653 : 0 : vmxnet3_mac_addr_set(struct rte_eth_dev *dev, struct rte_ether_addr *mac_addr)
1654 : : {
1655 : 0 : struct vmxnet3_hw *hw = dev->data->dev_private;
1656 : :
1657 : : rte_ether_addr_copy(mac_addr, (struct rte_ether_addr *)(hw->perm_addr));
1658 : 0 : vmxnet3_write_mac(hw, mac_addr->addr_bytes);
1659 : 0 : return 0;
1660 : : }
1661 : :
1662 : : static int
1663 : 0 : vmxnet3_dev_mtu_set(struct rte_eth_dev *dev, uint16_t mtu)
1664 : : {
1665 : 0 : struct vmxnet3_hw *hw = dev->data->dev_private;
1666 : 0 : uint32_t frame_size = mtu + RTE_ETHER_HDR_LEN + RTE_ETHER_CRC_LEN + 4;
1667 : :
1668 [ # # ]: 0 : if (mtu < VMXNET3_MIN_MTU)
1669 : : return -EINVAL;
1670 : :
1671 [ # # ]: 0 : if (VMXNET3_VERSION_GE_6(hw)) {
1672 [ # # ]: 0 : if (mtu > VMXNET3_V6_MAX_MTU)
1673 : : return -EINVAL;
1674 : : } else {
1675 [ # # ]: 0 : if (mtu > VMXNET3_MAX_MTU) {
1676 : 0 : PMD_DRV_LOG(ERR, "MTU %d too large in device version v%d",
1677 : : mtu, hw->version);
1678 : 0 : return -EINVAL;
1679 : : }
1680 : : }
1681 : :
1682 : 0 : dev->data->mtu = mtu;
1683 : : /* update max frame size */
1684 : 0 : dev->data->dev_conf.rxmode.mtu = frame_size;
1685 : :
1686 [ # # ]: 0 : if (dev->data->dev_started == 0)
1687 : : return 0;
1688 : :
1689 : : /* changing mtu for vmxnet3 pmd does not require a restart
1690 : : * as it does not need to repopulate the rx rings to support
1691 : : * different mtu size. We stop and restart the device here
1692 : : * just to pass the mtu info to the backend.
1693 : : */
1694 : 0 : vmxnet3_dev_stop(dev);
1695 : 0 : vmxnet3_dev_start(dev);
1696 : :
1697 : 0 : return 0;
1698 : : }
1699 : :
1700 : : /* return 0 means link status changed, -1 means not changed */
1701 : : static int
1702 : 0 : __vmxnet3_dev_link_update(struct rte_eth_dev *dev,
1703 : : __rte_unused int wait_to_complete)
1704 : : {
1705 : 0 : struct vmxnet3_hw *hw = dev->data->dev_private;
1706 : : struct rte_eth_link link;
1707 : : uint32_t ret;
1708 : :
1709 : : memset(&link, 0, sizeof(link));
1710 : :
1711 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_CMD, VMXNET3_CMD_GET_LINK);
1712 : 0 : ret = VMXNET3_READ_BAR1_REG(hw, VMXNET3_REG_CMD);
1713 : :
1714 [ # # ]: 0 : if (ret & 0x1)
1715 : 0 : link.link_status = RTE_ETH_LINK_UP;
1716 : 0 : link.link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
1717 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_10G;
1718 [ # # ]: 0 : link.link_autoneg = RTE_ETH_LINK_FIXED;
1719 : :
1720 : 0 : return rte_eth_linkstatus_set(dev, &link);
1721 : : }
1722 : :
1723 : : static int
1724 : 0 : vmxnet3_dev_link_update(struct rte_eth_dev *dev, int wait_to_complete)
1725 : : {
1726 : : /* Link status doesn't change for stopped dev */
1727 [ # # # # ]: 0 : if (dev->data->dev_started == 0)
1728 : : return -1;
1729 : :
1730 : 0 : return __vmxnet3_dev_link_update(dev, wait_to_complete);
1731 : : }
1732 : :
1733 : : /* Updating rxmode through Vmxnet3_DriverShared structure in adapter */
1734 : : static void
1735 : : vmxnet3_dev_set_rxmode(struct vmxnet3_hw *hw, uint32_t feature, int set)
1736 : : {
1737 : 0 : struct Vmxnet3_RxFilterConf *rxConf = &hw->shared->devRead.rxFilterConf;
1738 : :
1739 : : if (set)
1740 : 0 : rxConf->rxMode = rxConf->rxMode | feature;
1741 : : else
1742 : 0 : rxConf->rxMode = rxConf->rxMode & (~feature);
1743 : :
1744 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_CMD, VMXNET3_CMD_UPDATE_RX_MODE);
1745 : : }
1746 : :
1747 : : /* Promiscuous supported only if Vmxnet3_DriverShared is initialized in adapter */
1748 : : static int
1749 : 0 : vmxnet3_dev_promiscuous_enable(struct rte_eth_dev *dev)
1750 : : {
1751 : 0 : struct vmxnet3_hw *hw = dev->data->dev_private;
1752 : 0 : uint32_t *vf_table = hw->shared->devRead.rxFilterConf.vfTable;
1753 : :
1754 : : memset(vf_table, 0, VMXNET3_VFT_TABLE_SIZE);
1755 : : vmxnet3_dev_set_rxmode(hw, VMXNET3_RXM_PROMISC, 1);
1756 : :
1757 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_CMD,
1758 : : VMXNET3_CMD_UPDATE_VLAN_FILTERS);
1759 : :
1760 : 0 : return 0;
1761 : : }
1762 : :
1763 : : /* Promiscuous supported only if Vmxnet3_DriverShared is initialized in adapter */
1764 : : static int
1765 : 0 : vmxnet3_dev_promiscuous_disable(struct rte_eth_dev *dev)
1766 : : {
1767 : 0 : struct vmxnet3_hw *hw = dev->data->dev_private;
1768 : 0 : uint32_t *vf_table = hw->shared->devRead.rxFilterConf.vfTable;
1769 : 0 : uint64_t rx_offloads = dev->data->dev_conf.rxmode.offloads;
1770 : :
1771 [ # # ]: 0 : if (rx_offloads & RTE_ETH_RX_OFFLOAD_VLAN_FILTER)
1772 : 0 : memcpy(vf_table, hw->shadow_vfta, VMXNET3_VFT_TABLE_SIZE);
1773 : : else
1774 : : memset(vf_table, 0xff, VMXNET3_VFT_TABLE_SIZE);
1775 : : vmxnet3_dev_set_rxmode(hw, VMXNET3_RXM_PROMISC, 0);
1776 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_CMD,
1777 : : VMXNET3_CMD_UPDATE_VLAN_FILTERS);
1778 : :
1779 : 0 : return 0;
1780 : : }
1781 : :
1782 : : /* Allmulticast supported only if Vmxnet3_DriverShared is initialized in adapter */
1783 : : static int
1784 : 0 : vmxnet3_dev_allmulticast_enable(struct rte_eth_dev *dev)
1785 : : {
1786 : 0 : struct vmxnet3_hw *hw = dev->data->dev_private;
1787 : :
1788 : : vmxnet3_dev_set_rxmode(hw, VMXNET3_RXM_ALL_MULTI, 1);
1789 : :
1790 : 0 : return 0;
1791 : : }
1792 : :
1793 : : /* Allmulticast supported only if Vmxnet3_DriverShared is initialized in adapter */
1794 : : static int
1795 : 0 : vmxnet3_dev_allmulticast_disable(struct rte_eth_dev *dev)
1796 : : {
1797 : 0 : struct vmxnet3_hw *hw = dev->data->dev_private;
1798 : :
1799 : : vmxnet3_dev_set_rxmode(hw, VMXNET3_RXM_ALL_MULTI, 0);
1800 : :
1801 : 0 : return 0;
1802 : : }
1803 : :
1804 : : /* Enable/disable filter on vlan */
1805 : : static int
1806 : 0 : vmxnet3_dev_vlan_filter_set(struct rte_eth_dev *dev, uint16_t vid, int on)
1807 : : {
1808 : 0 : struct vmxnet3_hw *hw = dev->data->dev_private;
1809 : 0 : struct Vmxnet3_RxFilterConf *rxConf = &hw->shared->devRead.rxFilterConf;
1810 : 0 : uint32_t *vf_table = rxConf->vfTable;
1811 : :
1812 : : /* save state for restore */
1813 [ # # ]: 0 : if (on)
1814 : 0 : VMXNET3_SET_VFTABLE_ENTRY(hw->shadow_vfta, vid);
1815 : : else
1816 : 0 : VMXNET3_CLEAR_VFTABLE_ENTRY(hw->shadow_vfta, vid);
1817 : :
1818 : : /* don't change active filter if in promiscuous mode */
1819 [ # # ]: 0 : if (rxConf->rxMode & VMXNET3_RXM_PROMISC)
1820 : : return 0;
1821 : :
1822 : : /* set in hardware */
1823 [ # # ]: 0 : if (on)
1824 : 0 : VMXNET3_SET_VFTABLE_ENTRY(vf_table, vid);
1825 : : else
1826 : 0 : VMXNET3_CLEAR_VFTABLE_ENTRY(vf_table, vid);
1827 : :
1828 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_CMD,
1829 : : VMXNET3_CMD_UPDATE_VLAN_FILTERS);
1830 : 0 : return 0;
1831 : : }
1832 : :
1833 : : static int
1834 : 0 : vmxnet3_dev_vlan_offload_set(struct rte_eth_dev *dev, int mask)
1835 : : {
1836 : 0 : struct vmxnet3_hw *hw = dev->data->dev_private;
1837 : 0 : Vmxnet3_DSDevRead *devRead = &hw->shared->devRead;
1838 : 0 : uint32_t *vf_table = devRead->rxFilterConf.vfTable;
1839 : 0 : uint64_t rx_offloads = dev->data->dev_conf.rxmode.offloads;
1840 : :
1841 [ # # ]: 0 : if (mask & RTE_ETH_VLAN_STRIP_MASK) {
1842 [ # # ]: 0 : if (rx_offloads & RTE_ETH_RX_OFFLOAD_VLAN_STRIP)
1843 : 0 : devRead->misc.uptFeatures |= UPT1_F_RXVLAN;
1844 : : else
1845 : 0 : devRead->misc.uptFeatures &= ~UPT1_F_RXVLAN;
1846 : :
1847 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_CMD,
1848 : : VMXNET3_CMD_UPDATE_FEATURE);
1849 : : }
1850 : :
1851 [ # # ]: 0 : if (mask & RTE_ETH_VLAN_FILTER_MASK) {
1852 [ # # ]: 0 : if (rx_offloads & RTE_ETH_RX_OFFLOAD_VLAN_FILTER)
1853 : 0 : memcpy(vf_table, hw->shadow_vfta, VMXNET3_VFT_TABLE_SIZE);
1854 : : else
1855 : : memset(vf_table, 0xff, VMXNET3_VFT_TABLE_SIZE);
1856 : :
1857 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_CMD,
1858 : : VMXNET3_CMD_UPDATE_VLAN_FILTERS);
1859 : : }
1860 : :
1861 : 0 : return 0;
1862 : : }
1863 : :
1864 : : static void
1865 : 0 : vmxnet3_process_events(struct rte_eth_dev *dev)
1866 : : {
1867 : 0 : struct vmxnet3_hw *hw = dev->data->dev_private;
1868 : 0 : uint32_t events = hw->shared->ecr;
1869 : : int i;
1870 : :
1871 [ # # ]: 0 : if (!events)
1872 : : return;
1873 : :
1874 : : /*
1875 : : * ECR bits when written with 1b are cleared. Hence write
1876 : : * events back to ECR so that the bits which were set will be reset.
1877 : : */
1878 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_ECR, events);
1879 : :
1880 : : /* Check if link state has changed */
1881 [ # # ]: 0 : if (events & VMXNET3_ECR_LINK) {
1882 : 0 : PMD_DRV_LOG(DEBUG, "Process events: VMXNET3_ECR_LINK event");
1883 [ # # ]: 0 : if (vmxnet3_dev_link_update(dev, 0) == 0)
1884 : 0 : rte_eth_dev_callback_process(dev,
1885 : : RTE_ETH_EVENT_INTR_LSC,
1886 : : NULL);
1887 : : }
1888 : :
1889 : : /* Check if there is an error on xmit/recv queues */
1890 [ # # ]: 0 : if (events & (VMXNET3_ECR_TQERR | VMXNET3_ECR_RQERR)) {
1891 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_CMD,
1892 : : VMXNET3_CMD_GET_QUEUE_STATUS);
1893 : :
1894 : 0 : PMD_DRV_LOG(ERR, "queue error event 0x%x for "
1895 : : RTE_ETHER_ADDR_PRT_FMT, events,
1896 : : hw->perm_addr[0], hw->perm_addr[1],
1897 : : hw->perm_addr[2], hw->perm_addr[3],
1898 : : hw->perm_addr[4], hw->perm_addr[5]);
1899 : :
1900 [ # # ]: 0 : for (i = 0; i < hw->num_tx_queues; i++) {
1901 [ # # ]: 0 : if (hw->tqd_start[i].status.stopped)
1902 : 0 : PMD_DRV_LOG(ERR, "tq %d error 0x%x",
1903 : : i, hw->tqd_start[i].status.error);
1904 : : }
1905 [ # # ]: 0 : for (i = 0; i < hw->num_rx_queues; i++) {
1906 [ # # ]: 0 : if (hw->rqd_start[i].status.stopped)
1907 : 0 : PMD_DRV_LOG(ERR, "rq %d error 0x%x",
1908 : : i, hw->rqd_start[i].status.error);
1909 : : }
1910 : :
1911 : : /* Have to reset the device */
1912 : : /* Notify the application so that it can reset the device */
1913 : 0 : rte_eth_dev_callback_process(dev,
1914 : : RTE_ETH_EVENT_INTR_RESET,
1915 : : NULL);
1916 : : }
1917 : :
1918 [ # # ]: 0 : if (events & VMXNET3_ECR_DIC)
1919 : 0 : PMD_DRV_LOG(DEBUG, "Device implementation change event.");
1920 : :
1921 [ # # ]: 0 : if (events & VMXNET3_ECR_DEBUG)
1922 : 0 : PMD_DRV_LOG(DEBUG, "Debug event generated by device.");
1923 : : }
1924 : :
1925 : : static void
1926 : 0 : vmxnet3_interrupt_handler(void *param)
1927 : : {
1928 : : struct rte_eth_dev *dev = param;
1929 : 0 : struct vmxnet3_hw *hw = dev->data->dev_private;
1930 : : uint32_t events;
1931 : : uint8 *eventIntrIdx;
1932 : : uint32 *intrCtrl;
1933 : :
1934 : 0 : PMD_INIT_FUNC_TRACE();
1935 : :
1936 : : vmxnet3_get_intr_ctrl_ev(hw, &eventIntrIdx, &intrCtrl);
1937 : 0 : vmxnet3_disable_intr(hw, *eventIntrIdx);
1938 : :
1939 : 0 : events = VMXNET3_READ_BAR1_REG(hw, VMXNET3_REG_ECR);
1940 [ # # ]: 0 : if (events == 0)
1941 : 0 : goto done;
1942 : :
1943 : 0 : PMD_DRV_LOG(DEBUG, "Reading events: 0x%X", events);
1944 : 0 : vmxnet3_process_events(dev);
1945 : 0 : done:
1946 : 0 : vmxnet3_enable_intr(hw, *eventIntrIdx);
1947 : 0 : }
1948 : :
1949 : : static int
1950 : 0 : vmxnet3_dev_rx_queue_intr_enable(struct rte_eth_dev *dev, uint16_t queue_id)
1951 : : {
1952 : : #ifndef RTE_EXEC_ENV_FREEBSD
1953 : 0 : struct vmxnet3_hw *hw = dev->data->dev_private;
1954 : :
1955 : 0 : vmxnet3_enable_intr(hw,
1956 : 0 : rte_intr_vec_list_index_get(dev->intr_handle,
1957 : : queue_id));
1958 : : #endif
1959 : :
1960 : 0 : return 0;
1961 : : }
1962 : :
1963 : : static int
1964 : 0 : vmxnet3_dev_rx_queue_intr_disable(struct rte_eth_dev *dev, uint16_t queue_id)
1965 : : {
1966 : 0 : struct vmxnet3_hw *hw = dev->data->dev_private;
1967 : :
1968 : 0 : vmxnet3_disable_intr(hw,
1969 : 0 : rte_intr_vec_list_index_get(dev->intr_handle, queue_id));
1970 : :
1971 : 0 : return 0;
1972 : : }
1973 : :
1974 : 253 : RTE_PMD_REGISTER_PCI(net_vmxnet3, rte_vmxnet3_pmd);
1975 : : RTE_PMD_REGISTER_PCI_TABLE(net_vmxnet3, pci_id_vmxnet3_map);
1976 : : RTE_PMD_REGISTER_KMOD_DEP(net_vmxnet3, "* igb_uio | uio_pci_generic | vfio-pci");
1977 [ - + ]: 253 : RTE_LOG_REGISTER_SUFFIX(vmxnet3_logtype_init, init, NOTICE);
1978 [ - + ]: 253 : RTE_LOG_REGISTER_SUFFIX(vmxnet3_logtype_driver, driver, NOTICE);
1979 : :
1980 : : static int
1981 : 0 : vmxnet3_rss_reta_update(struct rte_eth_dev *dev,
1982 : : struct rte_eth_rss_reta_entry64 *reta_conf,
1983 : : uint16_t reta_size)
1984 : : {
1985 : : int i, idx, shift;
1986 : 0 : struct vmxnet3_hw *hw = dev->data->dev_private;
1987 : 0 : struct VMXNET3_RSSConf *dev_rss_conf = hw->rss_conf;
1988 : :
1989 [ # # ]: 0 : if (reta_size != dev_rss_conf->indTableSize) {
1990 : 0 : PMD_DRV_LOG(ERR,
1991 : : "The size of hash lookup table configured (%d) doesn't match "
1992 : : "the supported number (%d)",
1993 : : reta_size, dev_rss_conf->indTableSize);
1994 : 0 : return -EINVAL;
1995 : : }
1996 : :
1997 [ # # ]: 0 : for (i = 0; i < reta_size; i++) {
1998 : 0 : idx = i / RTE_ETH_RETA_GROUP_SIZE;
1999 : 0 : shift = i % RTE_ETH_RETA_GROUP_SIZE;
2000 [ # # ]: 0 : if (reta_conf[idx].mask & RTE_BIT64(shift))
2001 : 0 : dev_rss_conf->indTable[i] = (uint8_t)reta_conf[idx].reta[shift];
2002 : : }
2003 : :
2004 : 0 : VMXNET3_WRITE_BAR1_REG(hw, VMXNET3_REG_CMD,
2005 : : VMXNET3_CMD_UPDATE_RSSIDT);
2006 : :
2007 : 0 : return 0;
2008 : : }
2009 : :
2010 : : static int
2011 : 0 : vmxnet3_rss_reta_query(struct rte_eth_dev *dev,
2012 : : struct rte_eth_rss_reta_entry64 *reta_conf,
2013 : : uint16_t reta_size)
2014 : : {
2015 : : int i, idx, shift;
2016 : 0 : struct vmxnet3_hw *hw = dev->data->dev_private;
2017 : 0 : struct VMXNET3_RSSConf *dev_rss_conf = hw->rss_conf;
2018 : :
2019 [ # # ]: 0 : if (reta_size != dev_rss_conf->indTableSize) {
2020 : 0 : PMD_DRV_LOG(ERR,
2021 : : "Size of requested hash lookup table (%d) doesn't "
2022 : : "match the configured size (%d)",
2023 : : reta_size, dev_rss_conf->indTableSize);
2024 : 0 : return -EINVAL;
2025 : : }
2026 : :
2027 [ # # ]: 0 : for (i = 0; i < reta_size; i++) {
2028 : 0 : idx = i / RTE_ETH_RETA_GROUP_SIZE;
2029 : 0 : shift = i % RTE_ETH_RETA_GROUP_SIZE;
2030 [ # # ]: 0 : if (reta_conf[idx].mask & RTE_BIT64(shift))
2031 : 0 : reta_conf[idx].reta[shift] = dev_rss_conf->indTable[i];
2032 : : }
2033 : :
2034 : : return 0;
2035 : : }
|
