Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(c) 2018 Intel Corporation
3 : : */
4 : :
5 : : #include <rte_string_fns.h>
6 : : #include <ethdev_pci.h>
7 : :
8 : : #include <ctype.h>
9 : : #include <fcntl.h>
10 : : #include <stdio.h>
11 : : #include <sys/types.h>
12 : : #include <sys/stat.h>
13 : : #include <unistd.h>
14 : : #include <math.h>
15 : :
16 : : #include <rte_tailq.h>
17 : : #include <rte_os_shim.h>
18 : :
19 : : #include "eal_firmware.h"
20 : :
21 : : #include "base/ice_sched.h"
22 : : #include "base/ice_flow.h"
23 : : #include "base/ice_dcb.h"
24 : : #include "base/ice_common.h"
25 : : #include "base/ice_ptp_hw.h"
26 : :
27 : : #include "ice_ethdev.h"
28 : : #include "ice_rxtx.h"
29 : : #include "ice_generic_flow.h"
30 : :
31 : : /* devargs */
32 : : #define ICE_SAFE_MODE_SUPPORT_ARG "safe-mode-support"
33 : : #define ICE_DEFAULT_MAC_DISABLE "default-mac-disable"
34 : : #define ICE_PROTO_XTR_ARG "proto_xtr"
35 : : #define ICE_FIELD_OFFS_ARG "field_offs"
36 : : #define ICE_FIELD_NAME_ARG "field_name"
37 : : #define ICE_HW_DEBUG_MASK_ARG "hw_debug_mask"
38 : : #define ICE_ONE_PPS_OUT_ARG "pps_out"
39 : : #define ICE_RX_LOW_LATENCY_ARG "rx_low_latency"
40 : : #define ICE_MBUF_CHECK_ARG "mbuf_check"
41 : : #define ICE_DDP_FILENAME_ARG "ddp_pkg_file"
42 : : #define ICE_DDP_LOAD_SCHED_ARG "ddp_load_sched_topo"
43 : : #define ICE_TM_LEVELS_ARG "tm_sched_levels"
44 : : #define ICE_LINK_STATE_ON_CLOSE "link_state_on_close"
45 : :
46 : : #define ICE_CYCLECOUNTER_MASK 0xffffffffffffffffULL
47 : :
48 : : static const char * const ice_valid_args[] = {
49 : : ICE_SAFE_MODE_SUPPORT_ARG,
50 : : ICE_PROTO_XTR_ARG,
51 : : ICE_FIELD_OFFS_ARG,
52 : : ICE_FIELD_NAME_ARG,
53 : : ICE_HW_DEBUG_MASK_ARG,
54 : : ICE_ONE_PPS_OUT_ARG,
55 : : ICE_RX_LOW_LATENCY_ARG,
56 : : ICE_DEFAULT_MAC_DISABLE,
57 : : ICE_MBUF_CHECK_ARG,
58 : : ICE_DDP_FILENAME_ARG,
59 : : ICE_DDP_LOAD_SCHED_ARG,
60 : : ICE_TM_LEVELS_ARG,
61 : : ICE_LINK_STATE_ON_CLOSE,
62 : : NULL
63 : : };
64 : :
65 : : #define PPS_OUT_DELAY_NS 1
66 : :
67 : : /* Maximum number of VSI */
68 : : #define ICE_MAX_NUM_VSIS (768UL)
69 : :
70 : : struct proto_xtr_ol_flag {
71 : : const struct rte_mbuf_dynflag param;
72 : : bool required;
73 : : };
74 : :
75 : : static bool ice_proto_xtr_hw_support[PROTO_XTR_MAX];
76 : :
77 : : static struct proto_xtr_ol_flag ice_proto_xtr_ol_flag_params[] = {
78 : : [PROTO_XTR_VLAN] = {
79 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_vlan" }},
80 : : [PROTO_XTR_IPV4] = {
81 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ipv4" }},
82 : : [PROTO_XTR_IPV6] = {
83 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ipv6" }},
84 : : [PROTO_XTR_IPV6_FLOW] = {
85 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ipv6_flow" }},
86 : : [PROTO_XTR_TCP] = {
87 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_tcp" }},
88 : : [PROTO_XTR_IP_OFFSET] = {
89 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ip_offset" }}
90 : : };
91 : :
92 : : enum ice_link_state_on_close {
93 : : ICE_LINK_DOWN,
94 : : ICE_LINK_UP,
95 : : ICE_LINK_INITIAL,
96 : : };
97 : :
98 : : #define ICE_OS_DEFAULT_PKG_NAME "ICE OS Default Package"
99 : : #define ICE_COMMS_PKG_NAME "ICE COMMS Package"
100 : : #define ICE_MAX_RES_DESC_NUM 1024
101 : :
102 : : static int ice_dev_configure(struct rte_eth_dev *dev);
103 : : static int ice_dev_start(struct rte_eth_dev *dev);
104 : : static int ice_dev_stop(struct rte_eth_dev *dev);
105 : : static int ice_dev_close(struct rte_eth_dev *dev);
106 : : static int ice_dev_reset(struct rte_eth_dev *dev);
107 : : static int ice_dev_info_get(struct rte_eth_dev *dev,
108 : : struct rte_eth_dev_info *dev_info);
109 : : static int ice_phy_conf_link(struct ice_hw *hw,
110 : : u16 force_speed,
111 : : bool link_up);
112 : : static int ice_link_update(struct rte_eth_dev *dev,
113 : : int wait_to_complete);
114 : : static int ice_dev_set_link_up(struct rte_eth_dev *dev);
115 : : static int ice_dev_set_link_down(struct rte_eth_dev *dev);
116 : : static int ice_dev_led_on(struct rte_eth_dev *dev);
117 : : static int ice_dev_led_off(struct rte_eth_dev *dev);
118 : :
119 : : static int ice_mtu_set(struct rte_eth_dev *dev, uint16_t mtu);
120 : : static int ice_vlan_offload_set(struct rte_eth_dev *dev, int mask);
121 : : static int ice_rss_reta_update(struct rte_eth_dev *dev,
122 : : struct rte_eth_rss_reta_entry64 *reta_conf,
123 : : uint16_t reta_size);
124 : : static int ice_rss_reta_query(struct rte_eth_dev *dev,
125 : : struct rte_eth_rss_reta_entry64 *reta_conf,
126 : : uint16_t reta_size);
127 : : static int ice_rss_hash_update(struct rte_eth_dev *dev,
128 : : struct rte_eth_rss_conf *rss_conf);
129 : : static int ice_rss_hash_conf_get(struct rte_eth_dev *dev,
130 : : struct rte_eth_rss_conf *rss_conf);
131 : : static int ice_promisc_enable(struct rte_eth_dev *dev);
132 : : static int ice_promisc_disable(struct rte_eth_dev *dev);
133 : : static int ice_allmulti_enable(struct rte_eth_dev *dev);
134 : : static int ice_allmulti_disable(struct rte_eth_dev *dev);
135 : : static int ice_vlan_filter_set(struct rte_eth_dev *dev,
136 : : uint16_t vlan_id,
137 : : int on);
138 : : static int ice_macaddr_set(struct rte_eth_dev *dev,
139 : : struct rte_ether_addr *mac_addr);
140 : : static int ice_macaddr_add(struct rte_eth_dev *dev,
141 : : struct rte_ether_addr *mac_addr,
142 : : __rte_unused uint32_t index,
143 : : uint32_t pool);
144 : : static void ice_macaddr_remove(struct rte_eth_dev *dev, uint32_t index);
145 : : static int ice_rx_queue_intr_enable(struct rte_eth_dev *dev,
146 : : uint16_t queue_id);
147 : : static int ice_rx_queue_intr_disable(struct rte_eth_dev *dev,
148 : : uint16_t queue_id);
149 : : static int ice_fw_version_get(struct rte_eth_dev *dev, char *fw_version,
150 : : size_t fw_size);
151 : : static int ice_vlan_pvid_set(struct rte_eth_dev *dev,
152 : : uint16_t pvid, int on);
153 : : static int ice_vlan_tpid_set(struct rte_eth_dev *dev,
154 : : enum rte_vlan_type vlan_type,
155 : : uint16_t tpid);
156 : : static int ice_get_eeprom_length(struct rte_eth_dev *dev);
157 : : static int ice_get_eeprom(struct rte_eth_dev *dev,
158 : : struct rte_dev_eeprom_info *eeprom);
159 : : static int ice_get_module_info(struct rte_eth_dev *dev,
160 : : struct rte_eth_dev_module_info *modinfo);
161 : : static int ice_get_module_eeprom(struct rte_eth_dev *dev,
162 : : struct rte_dev_eeprom_info *info);
163 : : static int ice_stats_get(struct rte_eth_dev *dev,
164 : : struct rte_eth_stats *stats);
165 : : static int ice_stats_reset(struct rte_eth_dev *dev);
166 : : static int ice_xstats_get(struct rte_eth_dev *dev,
167 : : struct rte_eth_xstat *xstats, unsigned int n);
168 : : static int ice_xstats_get_names(struct rte_eth_dev *dev,
169 : : struct rte_eth_xstat_name *xstats_names,
170 : : unsigned int limit);
171 : : static int ice_dev_flow_ops_get(struct rte_eth_dev *dev,
172 : : const struct rte_flow_ops **ops);
173 : : static int ice_dev_udp_tunnel_port_add(struct rte_eth_dev *dev,
174 : : struct rte_eth_udp_tunnel *udp_tunnel);
175 : : static int ice_dev_udp_tunnel_port_del(struct rte_eth_dev *dev,
176 : : struct rte_eth_udp_tunnel *udp_tunnel);
177 : : static int ice_timesync_enable(struct rte_eth_dev *dev);
178 : : static int ice_timesync_read_rx_timestamp(struct rte_eth_dev *dev,
179 : : struct timespec *timestamp,
180 : : uint32_t flags);
181 : : static int ice_timesync_read_tx_timestamp(struct rte_eth_dev *dev,
182 : : struct timespec *timestamp);
183 : : static int ice_timesync_adjust_time(struct rte_eth_dev *dev, int64_t delta);
184 : : static int ice_timesync_adjust_freq(struct rte_eth_dev *dev, int64_t ppm);
185 : : static int ice_timesync_read_time(struct rte_eth_dev *dev,
186 : : struct timespec *timestamp);
187 : : static int ice_timesync_write_time(struct rte_eth_dev *dev,
188 : : const struct timespec *timestamp);
189 : : static int ice_timesync_disable(struct rte_eth_dev *dev);
190 : : static int ice_read_clock(struct rte_eth_dev *dev, uint64_t *clock);
191 : : static int ice_fec_get_capability(struct rte_eth_dev *dev, struct rte_eth_fec_capa *speed_fec_capa,
192 : : unsigned int num);
193 : : static int ice_fec_get(struct rte_eth_dev *dev, uint32_t *fec_capa);
194 : : static int ice_fec_set(struct rte_eth_dev *dev, uint32_t fec_capa);
195 : : static const uint32_t *ice_buffer_split_supported_hdr_ptypes_get(struct rte_eth_dev *dev,
196 : : size_t *no_of_elements);
197 : :
198 : : static const struct rte_pci_id pci_id_ice_map[] = {
199 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_BACKPLANE) },
200 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_SFP) },
201 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_10G_BASE_T) },
202 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_1GBE) },
203 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_QSFP) },
204 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810C_BACKPLANE) },
205 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810C_QSFP) },
206 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810C_SFP) },
207 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810_XXV_BACKPLANE) },
208 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810_XXV_QSFP) },
209 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810_XXV_SFP) },
210 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_BACKPLANE) },
211 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_QSFP) },
212 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_SFP) },
213 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_10G_BASE_T) },
214 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_SGMII) },
215 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822_SI_DFLT) },
216 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_BACKPLANE) },
217 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_QSFP) },
218 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_SFP) },
219 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_10G_BASE_T) },
220 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_SGMII) },
221 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_BACKPLANE) },
222 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_SFP) },
223 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_10G_BASE_T) },
224 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_SGMII) },
225 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E824S) },
226 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_BACKPLANE) },
227 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_QSFP) },
228 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_SFP) },
229 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_C825X) },
230 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_SGMII) },
231 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830_BACKPLANE) },
232 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830_QSFP56) },
233 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830_SFP) },
234 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830C_BACKPLANE) },
235 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830_L_BACKPLANE) },
236 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830C_QSFP) },
237 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830_L_QSFP) },
238 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830C_SFP) },
239 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830_L_SFP) },
240 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E835CC_BACKPLANE), },
241 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E835CC_QSFP56), },
242 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E835CC_SFP), },
243 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E835C_BACKPLANE), },
244 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E835C_QSFP), },
245 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E835C_SFP), },
246 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E835_L_BACKPLANE), },
247 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E835_L_QSFP), },
248 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E835_L_SFP), },
249 : : { .vendor_id = 0, /* sentinel */ },
250 : : };
251 : :
252 : : static int
253 : 0 : ice_tm_ops_get(struct rte_eth_dev *dev __rte_unused,
254 : : void *arg)
255 : : {
256 [ # # ]: 0 : if (!arg)
257 : : return -EINVAL;
258 : :
259 : 0 : *(const void **)arg = &ice_tm_ops;
260 : :
261 : 0 : return 0;
262 : : }
263 : :
264 : : static const struct eth_dev_ops ice_eth_dev_ops = {
265 : : .dev_configure = ice_dev_configure,
266 : : .dev_start = ice_dev_start,
267 : : .dev_stop = ice_dev_stop,
268 : : .dev_close = ice_dev_close,
269 : : .dev_reset = ice_dev_reset,
270 : : .dev_set_link_up = ice_dev_set_link_up,
271 : : .dev_set_link_down = ice_dev_set_link_down,
272 : : .dev_led_on = ice_dev_led_on,
273 : : .dev_led_off = ice_dev_led_off,
274 : : .rx_queue_start = ice_rx_queue_start,
275 : : .rx_queue_stop = ice_rx_queue_stop,
276 : : .tx_queue_start = ice_tx_queue_start,
277 : : .tx_queue_stop = ice_tx_queue_stop,
278 : : .rx_queue_setup = ice_rx_queue_setup,
279 : : .rx_queue_release = ice_dev_rx_queue_release,
280 : : .tx_queue_setup = ice_tx_queue_setup,
281 : : .tx_queue_release = ice_dev_tx_queue_release,
282 : : .dev_infos_get = ice_dev_info_get,
283 : : .dev_supported_ptypes_get = ice_dev_supported_ptypes_get,
284 : : .link_update = ice_link_update,
285 : : .mtu_set = ice_mtu_set,
286 : : .mac_addr_set = ice_macaddr_set,
287 : : .mac_addr_add = ice_macaddr_add,
288 : : .mac_addr_remove = ice_macaddr_remove,
289 : : .vlan_filter_set = ice_vlan_filter_set,
290 : : .vlan_offload_set = ice_vlan_offload_set,
291 : : .reta_update = ice_rss_reta_update,
292 : : .reta_query = ice_rss_reta_query,
293 : : .rss_hash_update = ice_rss_hash_update,
294 : : .rss_hash_conf_get = ice_rss_hash_conf_get,
295 : : .promiscuous_enable = ice_promisc_enable,
296 : : .promiscuous_disable = ice_promisc_disable,
297 : : .allmulticast_enable = ice_allmulti_enable,
298 : : .allmulticast_disable = ice_allmulti_disable,
299 : : .rx_queue_intr_enable = ice_rx_queue_intr_enable,
300 : : .rx_queue_intr_disable = ice_rx_queue_intr_disable,
301 : : .fw_version_get = ice_fw_version_get,
302 : : .vlan_pvid_set = ice_vlan_pvid_set,
303 : : .vlan_tpid_set = ice_vlan_tpid_set,
304 : : .rxq_info_get = ice_rxq_info_get,
305 : : .txq_info_get = ice_txq_info_get,
306 : : .rx_burst_mode_get = ice_rx_burst_mode_get,
307 : : .tx_burst_mode_get = ice_tx_burst_mode_get,
308 : : .get_eeprom_length = ice_get_eeprom_length,
309 : : .get_eeprom = ice_get_eeprom,
310 : : .get_module_info = ice_get_module_info,
311 : : .get_module_eeprom = ice_get_module_eeprom,
312 : : .stats_get = ice_stats_get,
313 : : .stats_reset = ice_stats_reset,
314 : : .xstats_get = ice_xstats_get,
315 : : .xstats_get_names = ice_xstats_get_names,
316 : : .xstats_reset = ice_stats_reset,
317 : : .flow_ops_get = ice_dev_flow_ops_get,
318 : : .udp_tunnel_port_add = ice_dev_udp_tunnel_port_add,
319 : : .udp_tunnel_port_del = ice_dev_udp_tunnel_port_del,
320 : : .tx_done_cleanup = ice_tx_done_cleanup,
321 : : .get_monitor_addr = ice_get_monitor_addr,
322 : : .timesync_enable = ice_timesync_enable,
323 : : .timesync_read_rx_timestamp = ice_timesync_read_rx_timestamp,
324 : : .timesync_read_tx_timestamp = ice_timesync_read_tx_timestamp,
325 : : .timesync_adjust_time = ice_timesync_adjust_time,
326 : : .timesync_adjust_freq = ice_timesync_adjust_freq,
327 : : .timesync_read_time = ice_timesync_read_time,
328 : : .timesync_write_time = ice_timesync_write_time,
329 : : .timesync_disable = ice_timesync_disable,
330 : : .read_clock = ice_read_clock,
331 : : .tm_ops_get = ice_tm_ops_get,
332 : : .fec_get_capability = ice_fec_get_capability,
333 : : .fec_get = ice_fec_get,
334 : : .fec_set = ice_fec_set,
335 : : .buffer_split_supported_hdr_ptypes_get = ice_buffer_split_supported_hdr_ptypes_get,
336 : : };
337 : :
338 : : /* store statistics names and its offset in stats structure */
339 : : struct ice_xstats_name_off {
340 : : char name[RTE_ETH_XSTATS_NAME_SIZE];
341 : : unsigned int offset;
342 : : };
343 : :
344 : : static const struct ice_xstats_name_off ice_stats_strings[] = {
345 : : {"rx_unicast_packets", offsetof(struct ice_eth_stats, rx_unicast)},
346 : : {"rx_multicast_packets", offsetof(struct ice_eth_stats, rx_multicast)},
347 : : {"rx_broadcast_packets", offsetof(struct ice_eth_stats, rx_broadcast)},
348 : : {"rx_dropped_packets", offsetof(struct ice_eth_stats, rx_discards)},
349 : : {"rx_unknown_protocol_packets", offsetof(struct ice_eth_stats,
350 : : rx_unknown_protocol)},
351 : : {"tx_unicast_packets", offsetof(struct ice_eth_stats, tx_unicast)},
352 : : {"tx_multicast_packets", offsetof(struct ice_eth_stats, tx_multicast)},
353 : : {"tx_broadcast_packets", offsetof(struct ice_eth_stats, tx_broadcast)},
354 : : {"tx_dropped_packets", offsetof(struct ice_eth_stats, tx_discards)},
355 : : };
356 : :
357 : : #define ICE_NB_ETH_XSTATS (sizeof(ice_stats_strings) / \
358 : : sizeof(ice_stats_strings[0]))
359 : :
360 : : static const struct ice_xstats_name_off ice_mbuf_strings[] = {
361 : : {"tx_mbuf_error_packets", offsetof(struct ice_mbuf_stats, tx_pkt_errors)},
362 : : };
363 : :
364 : : #define ICE_NB_MBUF_XSTATS (sizeof(ice_mbuf_strings) / sizeof(ice_mbuf_strings[0]))
365 : :
366 : : static const struct ice_xstats_name_off ice_hw_port_strings[] = {
367 : : {"tx_link_down_dropped", offsetof(struct ice_hw_port_stats,
368 : : tx_dropped_link_down)},
369 : : {"rx_crc_errors", offsetof(struct ice_hw_port_stats, crc_errors)},
370 : : {"rx_illegal_byte_errors", offsetof(struct ice_hw_port_stats,
371 : : illegal_bytes)},
372 : : {"rx_error_bytes", offsetof(struct ice_hw_port_stats, error_bytes)},
373 : : {"mac_local_errors", offsetof(struct ice_hw_port_stats,
374 : : mac_local_faults)},
375 : : {"mac_remote_errors", offsetof(struct ice_hw_port_stats,
376 : : mac_remote_faults)},
377 : : {"rx_len_errors", offsetof(struct ice_hw_port_stats,
378 : : rx_len_errors)},
379 : : {"tx_xon_packets", offsetof(struct ice_hw_port_stats, link_xon_tx)},
380 : : {"rx_xon_packets", offsetof(struct ice_hw_port_stats, link_xon_rx)},
381 : : {"tx_xoff_packets", offsetof(struct ice_hw_port_stats, link_xoff_tx)},
382 : : {"rx_xoff_packets", offsetof(struct ice_hw_port_stats, link_xoff_rx)},
383 : : {"rx_size_64_packets", offsetof(struct ice_hw_port_stats, rx_size_64)},
384 : : {"rx_size_65_to_127_packets", offsetof(struct ice_hw_port_stats,
385 : : rx_size_127)},
386 : : {"rx_size_128_to_255_packets", offsetof(struct ice_hw_port_stats,
387 : : rx_size_255)},
388 : : {"rx_size_256_to_511_packets", offsetof(struct ice_hw_port_stats,
389 : : rx_size_511)},
390 : : {"rx_size_512_to_1023_packets", offsetof(struct ice_hw_port_stats,
391 : : rx_size_1023)},
392 : : {"rx_size_1024_to_1522_packets", offsetof(struct ice_hw_port_stats,
393 : : rx_size_1522)},
394 : : {"rx_size_1523_to_max_packets", offsetof(struct ice_hw_port_stats,
395 : : rx_size_big)},
396 : : {"rx_undersized_errors", offsetof(struct ice_hw_port_stats,
397 : : rx_undersize)},
398 : : {"rx_oversize_errors", offsetof(struct ice_hw_port_stats,
399 : : rx_oversize)},
400 : : {"rx_mac_short_pkt_dropped", offsetof(struct ice_hw_port_stats,
401 : : mac_short_pkt_dropped)},
402 : : {"rx_fragmented_errors", offsetof(struct ice_hw_port_stats,
403 : : rx_fragments)},
404 : : {"rx_jabber_errors", offsetof(struct ice_hw_port_stats, rx_jabber)},
405 : : {"tx_size_64_packets", offsetof(struct ice_hw_port_stats, tx_size_64)},
406 : : {"tx_size_65_to_127_packets", offsetof(struct ice_hw_port_stats,
407 : : tx_size_127)},
408 : : {"tx_size_128_to_255_packets", offsetof(struct ice_hw_port_stats,
409 : : tx_size_255)},
410 : : {"tx_size_256_to_511_packets", offsetof(struct ice_hw_port_stats,
411 : : tx_size_511)},
412 : : {"tx_size_512_to_1023_packets", offsetof(struct ice_hw_port_stats,
413 : : tx_size_1023)},
414 : : {"tx_size_1024_to_1522_packets", offsetof(struct ice_hw_port_stats,
415 : : tx_size_1522)},
416 : : {"tx_size_1523_to_max_packets", offsetof(struct ice_hw_port_stats,
417 : : tx_size_big)},
418 : : };
419 : :
420 : : #define ICE_NB_HW_PORT_XSTATS (sizeof(ice_hw_port_strings) / \
421 : : sizeof(ice_hw_port_strings[0]))
422 : :
423 : : static void
424 : : ice_init_controlq_parameter(struct ice_hw *hw)
425 : : {
426 : : /* fields for adminq */
427 : 0 : hw->adminq.num_rq_entries = ICE_ADMINQ_LEN;
428 : 0 : hw->adminq.num_sq_entries = ICE_ADMINQ_LEN;
429 : 0 : hw->adminq.rq_buf_size = ICE_ADMINQ_BUF_SZ;
430 : 0 : hw->adminq.sq_buf_size = ICE_ADMINQ_BUF_SZ;
431 : :
432 : : /* fields for mailboxq, DPDK used as PF host */
433 : 0 : hw->mailboxq.num_rq_entries = ICE_MAILBOXQ_LEN;
434 : 0 : hw->mailboxq.num_sq_entries = ICE_MAILBOXQ_LEN;
435 : 0 : hw->mailboxq.rq_buf_size = ICE_MAILBOXQ_BUF_SZ;
436 : 0 : hw->mailboxq.sq_buf_size = ICE_MAILBOXQ_BUF_SZ;
437 : :
438 : : /* fields for sideband queue */
439 : 0 : hw->sbq.num_rq_entries = ICE_SBQ_LEN;
440 : 0 : hw->sbq.num_sq_entries = ICE_SBQ_LEN;
441 : 0 : hw->sbq.rq_buf_size = ICE_SBQ_MAX_BUF_LEN;
442 : 0 : hw->sbq.sq_buf_size = ICE_SBQ_MAX_BUF_LEN;
443 : :
444 : : }
445 : :
446 : : static int
447 : 0 : lookup_proto_xtr_type(const char *xtr_name)
448 : : {
449 : : static struct {
450 : : const char *name;
451 : : enum proto_xtr_type type;
452 : : } xtr_type_map[] = {
453 : : { "vlan", PROTO_XTR_VLAN },
454 : : { "ipv4", PROTO_XTR_IPV4 },
455 : : { "ipv6", PROTO_XTR_IPV6 },
456 : : { "ipv6_flow", PROTO_XTR_IPV6_FLOW },
457 : : { "tcp", PROTO_XTR_TCP },
458 : : { "ip_offset", PROTO_XTR_IP_OFFSET },
459 : : };
460 : : uint32_t i;
461 : :
462 [ # # ]: 0 : for (i = 0; i < RTE_DIM(xtr_type_map); i++) {
463 [ # # ]: 0 : if (strcmp(xtr_name, xtr_type_map[i].name) == 0)
464 : 0 : return xtr_type_map[i].type;
465 : : }
466 : :
467 : : return -1;
468 : : }
469 : :
470 : : /*
471 : : * Parse elem, the elem could be single number/range or '(' ')' group
472 : : * 1) A single number elem, it's just a simple digit. e.g. 9
473 : : * 2) A single range elem, two digits with a '-' between. e.g. 2-6
474 : : * 3) A group elem, combines multiple 1) or 2) with '( )'. e.g (0,2-4,6)
475 : : * Within group elem, '-' used for a range separator;
476 : : * ',' used for a single number.
477 : : */
478 : : static int
479 : 0 : parse_queue_set(const char *input, int xtr_type, struct ice_devargs *devargs)
480 : : {
481 : : const char *str = input;
482 : 0 : char *end = NULL;
483 : : uint32_t min, max;
484 : : uint32_t idx;
485 : :
486 [ # # ]: 0 : while (isblank(*str))
487 : 0 : str++;
488 : :
489 [ # # # # ]: 0 : if (!isdigit(*str) && *str != '(')
490 : : return -1;
491 : :
492 : : /* process single number or single range of number */
493 [ # # ]: 0 : if (*str != '(') {
494 : 0 : errno = 0;
495 : 0 : idx = strtoul(str, &end, 10);
496 [ # # # # : 0 : if (errno || end == NULL || idx >= ICE_MAX_QUEUE_NUM)
# # ]
497 : : return -1;
498 : :
499 [ # # ]: 0 : while (isblank(*end))
500 : 0 : end++;
501 : :
502 : : min = idx;
503 : : max = idx;
504 : :
505 : : /* process single <number>-<number> */
506 [ # # ]: 0 : if (*end == '-') {
507 : 0 : end++;
508 [ # # ]: 0 : while (isblank(*end))
509 : 0 : end++;
510 [ # # ]: 0 : if (!isdigit(*end))
511 : : return -1;
512 : :
513 : 0 : errno = 0;
514 : 0 : idx = strtoul(end, &end, 10);
515 [ # # # # : 0 : if (errno || end == NULL || idx >= ICE_MAX_QUEUE_NUM)
# # ]
516 : : return -1;
517 : :
518 : : max = idx;
519 [ # # ]: 0 : while (isblank(*end))
520 : 0 : end++;
521 : : }
522 : :
523 [ # # ]: 0 : if (*end != ':')
524 : : return -1;
525 : :
526 : 0 : for (idx = RTE_MIN(min, max);
527 [ # # ]: 0 : idx <= RTE_MAX(min, max); idx++)
528 : 0 : devargs->proto_xtr[idx] = xtr_type;
529 : :
530 : : return 0;
531 : : }
532 : :
533 : : /* process set within bracket */
534 : 0 : str++;
535 [ # # ]: 0 : while (isblank(*str))
536 : 0 : str++;
537 [ # # ]: 0 : if (*str == '\0')
538 : : return -1;
539 : :
540 : : min = ICE_MAX_QUEUE_NUM;
541 : : do {
542 : : /* go ahead to the first digit */
543 [ # # ]: 0 : while (isblank(*str))
544 : 0 : str++;
545 [ # # ]: 0 : if (!isdigit(*str))
546 : : return -1;
547 : :
548 : : /* get the digit value */
549 : 0 : errno = 0;
550 : 0 : idx = strtoul(str, &end, 10);
551 [ # # # # : 0 : if (errno || end == NULL || idx >= ICE_MAX_QUEUE_NUM)
# # ]
552 : : return -1;
553 : :
554 : : /* go ahead to separator '-',',' and ')' */
555 [ # # ]: 0 : while (isblank(*end))
556 : 0 : end++;
557 [ # # ]: 0 : if (*end == '-') {
558 [ # # ]: 0 : if (min == ICE_MAX_QUEUE_NUM)
559 : : min = idx;
560 : : else /* avoid continuous '-' */
561 : : return -1;
562 [ # # ]: 0 : } else if (*end == ',' || *end == ')') {
563 : : max = idx;
564 [ # # ]: 0 : if (min == ICE_MAX_QUEUE_NUM)
565 : : min = idx;
566 : :
567 : 0 : for (idx = RTE_MIN(min, max);
568 [ # # ]: 0 : idx <= RTE_MAX(min, max); idx++)
569 : 0 : devargs->proto_xtr[idx] = xtr_type;
570 : :
571 : : min = ICE_MAX_QUEUE_NUM;
572 : : } else {
573 : : return -1;
574 : : }
575 : :
576 : 0 : str = end + 1;
577 [ # # ]: 0 : } while (*end != ')' && *end != '\0');
578 : :
579 : : return 0;
580 : : }
581 : :
582 : : static int
583 : 0 : parse_queue_proto_xtr(const char *queues, struct ice_devargs *devargs)
584 : : {
585 : : const char *queue_start;
586 : : uint32_t idx;
587 : : int xtr_type;
588 : : char xtr_name[32];
589 : :
590 [ # # ]: 0 : while (isblank(*queues))
591 : 0 : queues++;
592 : :
593 [ # # ]: 0 : if (*queues != '[') {
594 : 0 : xtr_type = lookup_proto_xtr_type(queues);
595 [ # # ]: 0 : if (xtr_type < 0)
596 : : return -1;
597 : :
598 : 0 : devargs->proto_xtr_dflt = xtr_type;
599 : :
600 : 0 : return 0;
601 : : }
602 : :
603 : 0 : queues++;
604 : : do {
605 [ # # ]: 0 : while (isblank(*queues))
606 : 0 : queues++;
607 [ # # ]: 0 : if (*queues == '\0')
608 : : return -1;
609 : :
610 : : queue_start = queues;
611 : :
612 : : /* go across a complete bracket */
613 [ # # ]: 0 : if (*queue_start == '(') {
614 : 0 : queues += strcspn(queues, ")");
615 [ # # ]: 0 : if (*queues != ')')
616 : : return -1;
617 : : }
618 : :
619 : : /* scan the separator ':' */
620 : 0 : queues += strcspn(queues, ":");
621 [ # # ]: 0 : if (*queues++ != ':')
622 : : return -1;
623 [ # # ]: 0 : while (isblank(*queues))
624 : 0 : queues++;
625 : :
626 : 0 : for (idx = 0; ; idx++) {
627 [ # # # # ]: 0 : if (isblank(queues[idx]) ||
628 [ # # ]: 0 : queues[idx] == ',' ||
629 [ # # ]: 0 : queues[idx] == ']' ||
630 : : queues[idx] == '\0')
631 : : break;
632 : :
633 [ # # ]: 0 : if (idx > sizeof(xtr_name) - 2)
634 : : return -1;
635 : :
636 : 0 : xtr_name[idx] = queues[idx];
637 : : }
638 : 0 : xtr_name[idx] = '\0';
639 : 0 : xtr_type = lookup_proto_xtr_type(xtr_name);
640 [ # # ]: 0 : if (xtr_type < 0)
641 : : return -1;
642 : :
643 : : queues += idx;
644 : :
645 [ # # # # : 0 : while (isblank(*queues) || *queues == ',' || *queues == ']')
# # ]
646 : 0 : queues++;
647 : :
648 [ # # ]: 0 : if (parse_queue_set(queue_start, xtr_type, devargs) < 0)
649 : : return -1;
650 [ # # ]: 0 : } while (*queues != '\0');
651 : :
652 : : return 0;
653 : : }
654 : :
655 : : static int
656 : 0 : handle_proto_xtr_arg(__rte_unused const char *key, const char *value,
657 : : void *extra_args)
658 : : {
659 : : struct ice_devargs *devargs = extra_args;
660 : :
661 [ # # ]: 0 : if (value == NULL || extra_args == NULL)
662 : : return -EINVAL;
663 : :
664 [ # # ]: 0 : if (parse_queue_proto_xtr(value, devargs) < 0) {
665 : 0 : PMD_DRV_LOG(ERR,
666 : : "The protocol extraction parameter is wrong : '%s'",
667 : : value);
668 : 0 : return -1;
669 : : }
670 : :
671 : : return 0;
672 : : }
673 : :
674 : : static int
675 : 0 : handle_field_offs_arg(__rte_unused const char *key, const char *value,
676 : : void *offs_args)
677 : : {
678 : : uint8_t *offset = offs_args;
679 : :
680 [ # # ]: 0 : if (value == NULL || offs_args == NULL)
681 : : return -EINVAL;
682 : :
683 [ # # ]: 0 : if (!isdigit(*value))
684 : : return -1;
685 : :
686 : 0 : *offset = atoi(value);
687 : :
688 : 0 : return 0;
689 : : }
690 : :
691 : : static int
692 : 0 : handle_field_name_arg(__rte_unused const char *key, const char *value,
693 : : void *name_args)
694 : : {
695 : : char *name = name_args;
696 : : int ret;
697 : :
698 [ # # ]: 0 : if (name == NULL || name_args == NULL)
699 : : return -EINVAL;
700 [ # # ]: 0 : if (isdigit(*value))
701 : : return -1;
702 : :
703 : : ret = strlcpy(name, value, RTE_MBUF_DYN_NAMESIZE);
704 [ # # ]: 0 : if (ret < 0 || ret >= RTE_MBUF_DYN_NAMESIZE) {
705 : 0 : PMD_DRV_LOG(ERR,
706 : : "The protocol extraction field name too long : '%s'",
707 : : name);
708 : 0 : return -1;
709 : : }
710 : : return 0;
711 : : }
712 : :
713 : : static int
714 : 0 : handle_ddp_filename_arg(__rte_unused const char *key, const char *value, void *name_args)
715 : : {
716 : : const char **filename = name_args;
717 [ # # ]: 0 : if (strlen(value) >= ICE_MAX_PKG_FILENAME_SIZE) {
718 : 0 : PMD_DRV_LOG(ERR, "The DDP package filename is too long : '%s'", value);
719 : 0 : return -1;
720 : : }
721 : 0 : *filename = strdup(value);
722 : 0 : return 0;
723 : : }
724 : :
725 : : static void
726 : 0 : ice_check_proto_xtr_support(struct ice_hw *hw)
727 : : {
728 : : #define FLX_REG(val, fld, idx) \
729 : : (((val) & GLFLXP_RXDID_FLX_WRD_##idx##_##fld##_M) >> \
730 : : GLFLXP_RXDID_FLX_WRD_##idx##_##fld##_S)
731 : : static struct {
732 : : uint32_t rxdid;
733 : : uint8_t opcode;
734 : : uint8_t protid_0;
735 : : uint8_t protid_1;
736 : : } xtr_sets[] = {
737 : : [PROTO_XTR_VLAN] = { ICE_RXDID_COMMS_AUX_VLAN,
738 : : ICE_RX_OPC_EXTRACT,
739 : : ICE_PROT_EVLAN_O, ICE_PROT_VLAN_O},
740 : : [PROTO_XTR_IPV4] = { ICE_RXDID_COMMS_AUX_IPV4,
741 : : ICE_RX_OPC_EXTRACT,
742 : : ICE_PROT_IPV4_OF_OR_S,
743 : : ICE_PROT_IPV4_OF_OR_S },
744 : : [PROTO_XTR_IPV6] = { ICE_RXDID_COMMS_AUX_IPV6,
745 : : ICE_RX_OPC_EXTRACT,
746 : : ICE_PROT_IPV6_OF_OR_S,
747 : : ICE_PROT_IPV6_OF_OR_S },
748 : : [PROTO_XTR_IPV6_FLOW] = { ICE_RXDID_COMMS_AUX_IPV6_FLOW,
749 : : ICE_RX_OPC_EXTRACT,
750 : : ICE_PROT_IPV6_OF_OR_S,
751 : : ICE_PROT_IPV6_OF_OR_S },
752 : : [PROTO_XTR_TCP] = { ICE_RXDID_COMMS_AUX_TCP,
753 : : ICE_RX_OPC_EXTRACT,
754 : : ICE_PROT_TCP_IL, ICE_PROT_ID_INVAL },
755 : : [PROTO_XTR_IP_OFFSET] = { ICE_RXDID_COMMS_AUX_IP_OFFSET,
756 : : ICE_RX_OPC_PROTID,
757 : : ICE_PROT_IPV4_OF_OR_S,
758 : : ICE_PROT_IPV6_OF_OR_S },
759 : : };
760 : : uint32_t i;
761 : :
762 [ # # ]: 0 : for (i = 0; i < RTE_DIM(xtr_sets); i++) {
763 : 0 : uint32_t rxdid = xtr_sets[i].rxdid;
764 : : uint32_t v;
765 : :
766 [ # # ]: 0 : if (xtr_sets[i].protid_0 != ICE_PROT_ID_INVAL) {
767 : 0 : v = ICE_READ_REG(hw, GLFLXP_RXDID_FLX_WRD_4(rxdid));
768 : :
769 [ # # ]: 0 : if (FLX_REG(v, PROT_MDID, 4) == xtr_sets[i].protid_0 &&
770 [ # # ]: 0 : FLX_REG(v, RXDID_OPCODE, 4) == xtr_sets[i].opcode)
771 : 0 : ice_proto_xtr_hw_support[i] = true;
772 : : }
773 : :
774 [ # # ]: 0 : if (xtr_sets[i].protid_1 != ICE_PROT_ID_INVAL) {
775 : 0 : v = ICE_READ_REG(hw, GLFLXP_RXDID_FLX_WRD_5(rxdid));
776 : :
777 [ # # ]: 0 : if (FLX_REG(v, PROT_MDID, 5) == xtr_sets[i].protid_1 &&
778 [ # # ]: 0 : FLX_REG(v, RXDID_OPCODE, 5) == xtr_sets[i].opcode)
779 : 0 : ice_proto_xtr_hw_support[i] = true;
780 : : }
781 : : }
782 : 0 : }
783 : :
784 : : static int
785 : 0 : ice_res_pool_init(struct ice_res_pool_info *pool, uint32_t base,
786 : : uint32_t num)
787 : : {
788 : : struct pool_entry *entry;
789 : :
790 [ # # ]: 0 : if (!pool || !num)
791 : : return -EINVAL;
792 : :
793 : 0 : entry = rte_zmalloc(NULL, sizeof(*entry), 0);
794 [ # # ]: 0 : if (!entry) {
795 : 0 : PMD_INIT_LOG(ERR,
796 : : "Failed to allocate memory for resource pool");
797 : 0 : return -ENOMEM;
798 : : }
799 : :
800 : : /* queue heap initialize */
801 : 0 : pool->num_free = num;
802 : 0 : pool->num_alloc = 0;
803 : 0 : pool->base = base;
804 : 0 : LIST_INIT(&pool->alloc_list);
805 : : LIST_INIT(&pool->free_list);
806 : :
807 : : /* Initialize element */
808 : 0 : entry->base = 0;
809 : 0 : entry->len = num;
810 : :
811 : 0 : LIST_INSERT_HEAD(&pool->free_list, entry, next);
812 : 0 : return 0;
813 : : }
814 : :
815 : : static int
816 : 0 : ice_res_pool_alloc(struct ice_res_pool_info *pool,
817 : : uint16_t num)
818 : : {
819 : : struct pool_entry *entry, *valid_entry;
820 : :
821 [ # # ]: 0 : if (!pool || !num) {
822 : 0 : PMD_INIT_LOG(ERR, "Invalid parameter");
823 : 0 : return -EINVAL;
824 : : }
825 : :
826 [ # # ]: 0 : if (pool->num_free < num) {
827 : 0 : PMD_INIT_LOG(ERR, "No resource. ask:%u, available:%u",
828 : : num, pool->num_free);
829 : 0 : return -ENOMEM;
830 : : }
831 : :
832 : : valid_entry = NULL;
833 : : /* Lookup in free list and find most fit one */
834 [ # # ]: 0 : LIST_FOREACH(entry, &pool->free_list, next) {
835 [ # # ]: 0 : if (entry->len >= num) {
836 : : /* Find best one */
837 [ # # ]: 0 : if (entry->len == num) {
838 : : valid_entry = entry;
839 : : break;
840 : : }
841 [ # # ]: 0 : if (!valid_entry ||
842 [ # # ]: 0 : valid_entry->len > entry->len)
843 : : valid_entry = entry;
844 : : }
845 : : }
846 : :
847 : : /* Not find one to satisfy the request, return */
848 [ # # ]: 0 : if (!valid_entry) {
849 : 0 : PMD_INIT_LOG(ERR, "No valid entry found");
850 : 0 : return -ENOMEM;
851 : : }
852 : : /**
853 : : * The entry have equal queue number as requested,
854 : : * remove it from alloc_list.
855 : : */
856 [ # # ]: 0 : if (valid_entry->len == num) {
857 [ # # ]: 0 : LIST_REMOVE(valid_entry, next);
858 : : } else {
859 : : /**
860 : : * The entry have more numbers than requested,
861 : : * create a new entry for alloc_list and minus its
862 : : * queue base and number in free_list.
863 : : */
864 : 0 : entry = rte_zmalloc(NULL, sizeof(*entry), 0);
865 [ # # ]: 0 : if (!entry) {
866 : 0 : PMD_INIT_LOG(ERR,
867 : : "Failed to allocate memory for "
868 : : "resource pool");
869 : 0 : return -ENOMEM;
870 : : }
871 : 0 : entry->base = valid_entry->base;
872 : 0 : entry->len = num;
873 : 0 : valid_entry->base += num;
874 : 0 : valid_entry->len -= num;
875 : : valid_entry = entry;
876 : : }
877 : :
878 : : /* Insert it into alloc list, not sorted */
879 [ # # ]: 0 : LIST_INSERT_HEAD(&pool->alloc_list, valid_entry, next);
880 : :
881 : 0 : pool->num_free -= valid_entry->len;
882 : 0 : pool->num_alloc += valid_entry->len;
883 : :
884 : 0 : return valid_entry->base + pool->base;
885 : : }
886 : :
887 : : static void
888 : 0 : ice_res_pool_destroy(struct ice_res_pool_info *pool)
889 : : {
890 : : struct pool_entry *entry, *next_entry;
891 : :
892 [ # # ]: 0 : if (!pool)
893 : : return;
894 : :
895 : 0 : for (entry = LIST_FIRST(&pool->alloc_list);
896 [ # # ]: 0 : entry && (next_entry = LIST_NEXT(entry, next), 1);
897 : : entry = next_entry) {
898 [ # # ]: 0 : LIST_REMOVE(entry, next);
899 : 0 : rte_free(entry);
900 : : }
901 : :
902 : 0 : for (entry = LIST_FIRST(&pool->free_list);
903 [ # # ]: 0 : entry && (next_entry = LIST_NEXT(entry, next), 1);
904 : : entry = next_entry) {
905 [ # # ]: 0 : LIST_REMOVE(entry, next);
906 : 0 : rte_free(entry);
907 : : }
908 : :
909 : 0 : pool->num_free = 0;
910 : 0 : pool->num_alloc = 0;
911 : 0 : pool->base = 0;
912 : 0 : LIST_INIT(&pool->alloc_list);
913 : 0 : LIST_INIT(&pool->free_list);
914 : : }
915 : :
916 : : static void
917 : : ice_vsi_config_default_rss(struct ice_aqc_vsi_props *info)
918 : : {
919 : : /* Set VSI LUT selection */
920 : : info->q_opt_rss = ICE_AQ_VSI_Q_OPT_RSS_LUT_VSI &
921 : : ICE_AQ_VSI_Q_OPT_RSS_LUT_M;
922 : : /* Set Hash scheme */
923 : : info->q_opt_rss |= ICE_AQ_VSI_Q_OPT_RSS_TPLZ &
924 : : ICE_AQ_VSI_Q_OPT_RSS_HASH_M;
925 : : /* enable TC */
926 : 0 : info->q_opt_tc = ICE_AQ_VSI_Q_OPT_TC_OVR_M;
927 : : }
928 : :
929 : : static int
930 : 0 : ice_vsi_config_tc_queue_mapping(struct ice_hw *hw, struct ice_vsi *vsi,
931 : : struct ice_aqc_vsi_props *info,
932 : : uint8_t enabled_tcmap)
933 : : {
934 : : uint16_t fls, qp_idx;
935 : :
936 : : /* default tc 0 now. Multi-TC supporting need to be done later.
937 : : * Configure TC and queue mapping parameters, for enabled TC,
938 : : * allocate qpnum_per_tc queues to this traffic.
939 : : */
940 [ # # ]: 0 : if (enabled_tcmap != 0x01) {
941 : 0 : PMD_INIT_LOG(ERR, "only TC0 is supported");
942 : 0 : return -ENOTSUP;
943 : : }
944 : :
945 : : /* vector 0 is reserved and 1 vector for ctrl vsi */
946 [ # # ]: 0 : if (vsi->adapter->hw.func_caps.common_cap.num_msix_vectors < 2) {
947 : 0 : vsi->nb_qps = 0;
948 : : } else {
949 : 0 : vsi->nb_qps = RTE_MIN
950 : : ((uint16_t)vsi->adapter->hw.func_caps.common_cap.num_msix_vectors - 2,
951 : : RTE_MIN(vsi->nb_qps, ICE_MAX_Q_PER_TC));
952 : :
953 : : /* cap max QPs to what the HW reports as num-children for each layer.
954 : : * Multiply num_children for each layer from the entry_point layer to
955 : : * the qgroup, or second-last layer.
956 : : * Avoid any potential overflow by using uint32_t type and breaking loop
957 : : * once we have a number greater than the already configured max.
958 : : */
959 : : uint32_t max_sched_vsi_nodes = 1;
960 [ # # ]: 0 : for (uint8_t i = hw->sw_entry_point_layer; i < hw->num_tx_sched_layers - 1; i++) {
961 : 0 : max_sched_vsi_nodes *= hw->max_children[i];
962 [ # # ]: 0 : if (max_sched_vsi_nodes >= vsi->nb_qps)
963 : : break;
964 : : }
965 : 0 : vsi->nb_qps = RTE_MIN(vsi->nb_qps, max_sched_vsi_nodes);
966 : : }
967 : :
968 : : /* nb_qps(hex) -> fls */
969 : : /* 0000 -> 0 */
970 : : /* 0001 -> 0 */
971 : : /* 0002 -> 1 */
972 : : /* 0003 ~ 0004 -> 2 */
973 : : /* 0005 ~ 0008 -> 3 */
974 : : /* 0009 ~ 0010 -> 4 */
975 : : /* 0011 ~ 0020 -> 5 */
976 : : /* 0021 ~ 0040 -> 6 */
977 : : /* 0041 ~ 0080 -> 7 */
978 : : /* 0081 ~ 0100 -> 8 */
979 [ # # # # ]: 0 : fls = (vsi->nb_qps == 0) ? 0 : rte_fls_u32(vsi->nb_qps - 1);
980 : :
981 : : qp_idx = 0;
982 : : /* Set tc and queue mapping with VSI */
983 : 0 : info->tc_mapping[0] = rte_cpu_to_le_16((qp_idx <<
984 : : ICE_AQ_VSI_TC_Q_OFFSET_S) |
985 : : (fls << ICE_AQ_VSI_TC_Q_NUM_S));
986 : :
987 : : /* Associate queue number with VSI */
988 : 0 : info->mapping_flags |= rte_cpu_to_le_16(ICE_AQ_VSI_Q_MAP_CONTIG);
989 : 0 : info->q_mapping[0] = rte_cpu_to_le_16(vsi->base_queue);
990 : 0 : info->q_mapping[1] = rte_cpu_to_le_16(vsi->nb_qps);
991 : 0 : info->valid_sections |=
992 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_RXQ_MAP_VALID);
993 : : /* Set the info.ingress_table and info.egress_table
994 : : * for UP translate table. Now just set it to 1:1 map by default
995 : : * -- 0b 111 110 101 100 011 010 001 000 == 0xFAC688
996 : : */
997 : : #define ICE_TC_QUEUE_TABLE_DFLT 0x00FAC688
998 : 0 : info->ingress_table = rte_cpu_to_le_32(ICE_TC_QUEUE_TABLE_DFLT);
999 : 0 : info->egress_table = rte_cpu_to_le_32(ICE_TC_QUEUE_TABLE_DFLT);
1000 : 0 : info->outer_up_table = rte_cpu_to_le_32(ICE_TC_QUEUE_TABLE_DFLT);
1001 : 0 : return 0;
1002 : : }
1003 : :
1004 : : static int
1005 : 0 : ice_init_mac_address(struct rte_eth_dev *dev)
1006 : : {
1007 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1008 : 0 : struct ice_adapter *ad = (struct ice_adapter *)hw->back;
1009 : :
1010 [ # # ]: 0 : if (!rte_is_unicast_ether_addr
1011 [ # # ]: 0 : ((struct rte_ether_addr *)hw->port_info[0].mac.lan_addr)) {
1012 : 0 : PMD_INIT_LOG(ERR, "Invalid MAC address");
1013 : 0 : return -EINVAL;
1014 : : }
1015 : :
1016 : : rte_ether_addr_copy(
1017 : : (struct rte_ether_addr *)hw->port_info[0].mac.lan_addr,
1018 : : (struct rte_ether_addr *)hw->port_info[0].mac.perm_addr);
1019 : :
1020 : 0 : dev->data->mac_addrs =
1021 : 0 : rte_zmalloc(NULL, sizeof(struct rte_ether_addr) * ICE_NUM_MACADDR_MAX, 0);
1022 [ # # ]: 0 : if (!dev->data->mac_addrs) {
1023 : 0 : PMD_INIT_LOG(ERR,
1024 : : "Failed to allocate memory to store mac address");
1025 : 0 : return -ENOMEM;
1026 : : }
1027 : : /* store it to dev data */
1028 [ # # ]: 0 : if (ad->devargs.default_mac_disable != 1)
1029 : 0 : rte_ether_addr_copy((struct rte_ether_addr *)hw->port_info[0].mac.perm_addr,
1030 : : &dev->data->mac_addrs[0]);
1031 : : return 0;
1032 : : }
1033 : :
1034 : : /* Find out specific MAC filter */
1035 : : static struct ice_mac_filter *
1036 : : ice_find_mac_filter(struct ice_vsi *vsi, struct rte_ether_addr *macaddr)
1037 : : {
1038 : : struct ice_mac_filter *f;
1039 : :
1040 [ # # # # ]: 0 : TAILQ_FOREACH(f, &vsi->mac_list, next) {
1041 [ # # # # ]: 0 : if (rte_is_same_ether_addr(macaddr, &f->mac_info.mac_addr))
1042 : : return f;
1043 : : }
1044 : :
1045 : : return NULL;
1046 : : }
1047 : :
1048 : : static int
1049 : 0 : ice_add_mac_filter(struct ice_vsi *vsi, struct rte_ether_addr *mac_addr)
1050 : : {
1051 : : struct ice_fltr_list_entry *m_list_itr = NULL;
1052 : : struct ice_mac_filter *f;
1053 : : struct LIST_HEAD_TYPE list_head;
1054 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
1055 : 0 : struct ice_adapter *ad = (struct ice_adapter *)hw->back;
1056 : : int ret = 0;
1057 : :
1058 [ # # # # ]: 0 : if (ad->devargs.default_mac_disable == 1 && rte_is_same_ether_addr(mac_addr,
1059 [ # # ]: 0 : (struct rte_ether_addr *)hw->port_info[0].mac.perm_addr)) {
1060 : 0 : PMD_DRV_LOG(ERR, "This Default MAC filter is disabled.");
1061 : 0 : return 0;
1062 : : }
1063 : : /* If it's added and configured, return */
1064 : : f = ice_find_mac_filter(vsi, mac_addr);
1065 [ # # ]: 0 : if (f) {
1066 : 0 : PMD_DRV_LOG(INFO, "This MAC filter already exists.");
1067 : 0 : return 0;
1068 : : }
1069 : :
1070 : 0 : INIT_LIST_HEAD(&list_head);
1071 : :
1072 : : m_list_itr = (struct ice_fltr_list_entry *)
1073 : 0 : ice_malloc(hw, sizeof(*m_list_itr));
1074 [ # # ]: 0 : if (!m_list_itr) {
1075 : : ret = -ENOMEM;
1076 : 0 : goto DONE;
1077 : : }
1078 [ # # ]: 0 : ice_memcpy(m_list_itr->fltr_info.l_data.mac.mac_addr,
1079 : : mac_addr, ETH_ALEN, ICE_NONDMA_TO_NONDMA);
1080 : 0 : m_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1081 : 0 : m_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1082 : 0 : m_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_MAC;
1083 : 0 : m_list_itr->fltr_info.flag = ICE_FLTR_TX;
1084 : 0 : m_list_itr->fltr_info.vsi_handle = vsi->idx;
1085 : :
1086 [ # # ]: 0 : LIST_ADD(&m_list_itr->list_entry, &list_head);
1087 : :
1088 : : /* Add the mac */
1089 : 0 : ret = ice_add_mac(hw, &list_head);
1090 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1091 : 0 : PMD_DRV_LOG(ERR, "Failed to add MAC filter");
1092 : : ret = -EINVAL;
1093 : 0 : goto DONE;
1094 : : }
1095 : : /* Add the mac addr into mac list */
1096 : 0 : f = rte_zmalloc(NULL, sizeof(*f), 0);
1097 [ # # ]: 0 : if (!f) {
1098 : 0 : PMD_DRV_LOG(ERR, "failed to allocate memory");
1099 : : ret = -ENOMEM;
1100 : 0 : goto DONE;
1101 : : }
1102 : : rte_ether_addr_copy(mac_addr, &f->mac_info.mac_addr);
1103 : 0 : TAILQ_INSERT_TAIL(&vsi->mac_list, f, next);
1104 : 0 : vsi->mac_num++;
1105 : :
1106 : : ret = 0;
1107 : :
1108 : 0 : DONE:
1109 : 0 : rte_free(m_list_itr);
1110 : 0 : return ret;
1111 : : }
1112 : :
1113 : : static int
1114 : 0 : ice_remove_mac_filter(struct ice_vsi *vsi, struct rte_ether_addr *mac_addr)
1115 : : {
1116 : : struct ice_fltr_list_entry *m_list_itr = NULL;
1117 : : struct ice_mac_filter *f;
1118 : : struct LIST_HEAD_TYPE list_head;
1119 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
1120 : : int ret = 0;
1121 : :
1122 : : /* Can't find it, return an error */
1123 : : f = ice_find_mac_filter(vsi, mac_addr);
1124 [ # # ]: 0 : if (!f)
1125 : : return -EINVAL;
1126 : :
1127 : 0 : INIT_LIST_HEAD(&list_head);
1128 : :
1129 : : m_list_itr = (struct ice_fltr_list_entry *)
1130 : 0 : ice_malloc(hw, sizeof(*m_list_itr));
1131 [ # # ]: 0 : if (!m_list_itr) {
1132 : : ret = -ENOMEM;
1133 : 0 : goto DONE;
1134 : : }
1135 [ # # ]: 0 : ice_memcpy(m_list_itr->fltr_info.l_data.mac.mac_addr,
1136 : : mac_addr, ETH_ALEN, ICE_NONDMA_TO_NONDMA);
1137 : 0 : m_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1138 : 0 : m_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1139 : 0 : m_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_MAC;
1140 : 0 : m_list_itr->fltr_info.flag = ICE_FLTR_TX;
1141 : 0 : m_list_itr->fltr_info.vsi_handle = vsi->idx;
1142 : :
1143 [ # # ]: 0 : LIST_ADD(&m_list_itr->list_entry, &list_head);
1144 : :
1145 : : /* remove the mac filter */
1146 : 0 : ret = ice_remove_mac(hw, &list_head);
1147 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1148 : 0 : PMD_DRV_LOG(ERR, "Failed to remove MAC filter");
1149 : : ret = -EINVAL;
1150 : 0 : goto DONE;
1151 : : }
1152 : :
1153 : : /* Remove the mac addr from mac list */
1154 [ # # ]: 0 : TAILQ_REMOVE(&vsi->mac_list, f, next);
1155 : 0 : rte_free(f);
1156 : 0 : vsi->mac_num--;
1157 : :
1158 : : ret = 0;
1159 : 0 : DONE:
1160 : 0 : rte_free(m_list_itr);
1161 : 0 : return ret;
1162 : : }
1163 : :
1164 : : /* Find out specific VLAN filter */
1165 : : static struct ice_vlan_filter *
1166 : : ice_find_vlan_filter(struct ice_vsi *vsi, struct ice_vlan *vlan)
1167 : : {
1168 : : struct ice_vlan_filter *f;
1169 : :
1170 [ # # # # ]: 0 : TAILQ_FOREACH(f, &vsi->vlan_list, next) {
1171 [ # # # # ]: 0 : if (vlan->tpid == f->vlan_info.vlan.tpid &&
1172 [ # # # # ]: 0 : vlan->vid == f->vlan_info.vlan.vid)
1173 : : return f;
1174 : : }
1175 : :
1176 : : return NULL;
1177 : : }
1178 : :
1179 : : static int
1180 : 0 : ice_add_vlan_filter(struct ice_vsi *vsi, struct ice_vlan *vlan)
1181 : : {
1182 : : struct ice_fltr_list_entry *v_list_itr = NULL;
1183 : : struct ice_vlan_filter *f;
1184 : : struct LIST_HEAD_TYPE list_head;
1185 : : struct ice_hw *hw;
1186 : : int ret = 0;
1187 : :
1188 [ # # # # ]: 0 : if (!vsi || vlan->vid > RTE_ETHER_MAX_VLAN_ID)
1189 : : return -EINVAL;
1190 : :
1191 : 0 : hw = ICE_VSI_TO_HW(vsi);
1192 : :
1193 : : /* If it's added and configured, return. */
1194 : : f = ice_find_vlan_filter(vsi, vlan);
1195 [ # # ]: 0 : if (f) {
1196 : 0 : PMD_DRV_LOG(INFO, "This VLAN filter already exists.");
1197 : 0 : return 0;
1198 : : }
1199 : :
1200 [ # # ]: 0 : if (!vsi->vlan_anti_spoof_on && !vsi->vlan_filter_on)
1201 : : return 0;
1202 : :
1203 : 0 : INIT_LIST_HEAD(&list_head);
1204 : :
1205 : : v_list_itr = (struct ice_fltr_list_entry *)
1206 : 0 : ice_malloc(hw, sizeof(*v_list_itr));
1207 [ # # ]: 0 : if (!v_list_itr) {
1208 : : ret = -ENOMEM;
1209 : 0 : goto DONE;
1210 : : }
1211 : 0 : v_list_itr->fltr_info.l_data.vlan.vlan_id = vlan->vid;
1212 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid = vlan->tpid;
1213 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid_valid = true;
1214 : 0 : v_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1215 : 0 : v_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1216 : 0 : v_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_VLAN;
1217 : 0 : v_list_itr->fltr_info.flag = ICE_FLTR_TX;
1218 : 0 : v_list_itr->fltr_info.vsi_handle = vsi->idx;
1219 : :
1220 [ # # ]: 0 : LIST_ADD(&v_list_itr->list_entry, &list_head);
1221 : :
1222 : : /* Add the vlan */
1223 : 0 : ret = ice_add_vlan(hw, &list_head);
1224 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1225 : 0 : PMD_DRV_LOG(ERR, "Failed to add VLAN filter");
1226 : : ret = -EINVAL;
1227 : 0 : goto DONE;
1228 : : }
1229 : :
1230 : : /* Add vlan into vlan list */
1231 : 0 : f = rte_zmalloc(NULL, sizeof(*f), 0);
1232 [ # # ]: 0 : if (!f) {
1233 : 0 : PMD_DRV_LOG(ERR, "failed to allocate memory");
1234 : : ret = -ENOMEM;
1235 : 0 : goto DONE;
1236 : : }
1237 : 0 : f->vlan_info.vlan.tpid = vlan->tpid;
1238 : 0 : f->vlan_info.vlan.vid = vlan->vid;
1239 : 0 : TAILQ_INSERT_TAIL(&vsi->vlan_list, f, next);
1240 : 0 : vsi->vlan_num++;
1241 : :
1242 : : ret = 0;
1243 : :
1244 : 0 : DONE:
1245 : 0 : rte_free(v_list_itr);
1246 : 0 : return ret;
1247 : : }
1248 : :
1249 : : static int
1250 : 0 : ice_remove_vlan_filter(struct ice_vsi *vsi, struct ice_vlan *vlan)
1251 : : {
1252 : : struct ice_fltr_list_entry *v_list_itr = NULL;
1253 : : struct ice_vlan_filter *f;
1254 : : struct LIST_HEAD_TYPE list_head;
1255 : : struct ice_hw *hw;
1256 : : int ret = 0;
1257 : :
1258 [ # # # # ]: 0 : if (!vsi || vlan->vid > RTE_ETHER_MAX_VLAN_ID)
1259 : : return -EINVAL;
1260 : :
1261 : 0 : hw = ICE_VSI_TO_HW(vsi);
1262 : :
1263 : : /* Can't find it, return an error */
1264 : : f = ice_find_vlan_filter(vsi, vlan);
1265 [ # # ]: 0 : if (!f)
1266 : : return -EINVAL;
1267 : :
1268 : 0 : INIT_LIST_HEAD(&list_head);
1269 : :
1270 : : v_list_itr = (struct ice_fltr_list_entry *)
1271 : 0 : ice_malloc(hw, sizeof(*v_list_itr));
1272 [ # # ]: 0 : if (!v_list_itr) {
1273 : : ret = -ENOMEM;
1274 : 0 : goto DONE;
1275 : : }
1276 : :
1277 : 0 : v_list_itr->fltr_info.l_data.vlan.vlan_id = vlan->vid;
1278 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid = vlan->tpid;
1279 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid_valid = true;
1280 : 0 : v_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1281 : 0 : v_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1282 : 0 : v_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_VLAN;
1283 : 0 : v_list_itr->fltr_info.flag = ICE_FLTR_TX;
1284 : 0 : v_list_itr->fltr_info.vsi_handle = vsi->idx;
1285 : :
1286 [ # # ]: 0 : LIST_ADD(&v_list_itr->list_entry, &list_head);
1287 : :
1288 : : /* remove the vlan filter */
1289 : 0 : ret = ice_remove_vlan(hw, &list_head);
1290 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1291 : 0 : PMD_DRV_LOG(ERR, "Failed to remove VLAN filter");
1292 : : ret = -EINVAL;
1293 : 0 : goto DONE;
1294 : : }
1295 : :
1296 : : /* Remove the vlan id from vlan list */
1297 [ # # ]: 0 : TAILQ_REMOVE(&vsi->vlan_list, f, next);
1298 : 0 : rte_free(f);
1299 : 0 : vsi->vlan_num--;
1300 : :
1301 : : ret = 0;
1302 : 0 : DONE:
1303 : 0 : rte_free(v_list_itr);
1304 : 0 : return ret;
1305 : : }
1306 : :
1307 : : static int
1308 : 0 : ice_remove_all_mac_vlan_filters(struct ice_vsi *vsi)
1309 : : {
1310 : : struct ice_mac_filter *m_f;
1311 : : struct ice_vlan_filter *v_f;
1312 : : void *temp;
1313 : : int ret = 0;
1314 : :
1315 [ # # # # ]: 0 : if (!vsi || !vsi->mac_num)
1316 : : return -EINVAL;
1317 : :
1318 [ # # ]: 0 : RTE_TAILQ_FOREACH_SAFE(m_f, &vsi->mac_list, next, temp) {
1319 : 0 : ret = ice_remove_mac_filter(vsi, &m_f->mac_info.mac_addr);
1320 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1321 : : ret = -EINVAL;
1322 : 0 : goto DONE;
1323 : : }
1324 : : }
1325 : :
1326 [ # # ]: 0 : if (vsi->vlan_num == 0)
1327 : : return 0;
1328 : :
1329 [ # # ]: 0 : RTE_TAILQ_FOREACH_SAFE(v_f, &vsi->vlan_list, next, temp) {
1330 : 0 : ret = ice_remove_vlan_filter(vsi, &v_f->vlan_info.vlan);
1331 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1332 : : ret = -EINVAL;
1333 : 0 : goto DONE;
1334 : : }
1335 : : }
1336 : :
1337 : 0 : DONE:
1338 : : return ret;
1339 : : }
1340 : :
1341 : : /* Enable IRQ0 */
1342 : : static void
1343 : : ice_pf_enable_irq0(struct ice_hw *hw)
1344 : : {
1345 : : /* reset the registers */
1346 : 0 : ICE_WRITE_REG(hw, PFINT_OICR_ENA, 0);
1347 : 0 : ICE_READ_REG(hw, PFINT_OICR);
1348 : :
1349 : : #ifdef ICE_LSE_SPT
1350 : : ICE_WRITE_REG(hw, PFINT_OICR_ENA,
1351 : : (uint32_t)(PFINT_OICR_ENA_INT_ENA_M &
1352 : : (~PFINT_OICR_LINK_STAT_CHANGE_M)));
1353 : :
1354 : : ICE_WRITE_REG(hw, PFINT_OICR_CTL,
1355 : : (0 & PFINT_OICR_CTL_MSIX_INDX_M) |
1356 : : ((0 << PFINT_OICR_CTL_ITR_INDX_S) &
1357 : : PFINT_OICR_CTL_ITR_INDX_M) |
1358 : : PFINT_OICR_CTL_CAUSE_ENA_M);
1359 : :
1360 : : ICE_WRITE_REG(hw, PFINT_FW_CTL,
1361 : : (0 & PFINT_FW_CTL_MSIX_INDX_M) |
1362 : : ((0 << PFINT_FW_CTL_ITR_INDX_S) &
1363 : : PFINT_FW_CTL_ITR_INDX_M) |
1364 : : PFINT_FW_CTL_CAUSE_ENA_M);
1365 : : #else
1366 : 0 : ICE_WRITE_REG(hw, PFINT_OICR_ENA, PFINT_OICR_ENA_INT_ENA_M);
1367 : : #endif
1368 : :
1369 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0),
1370 : : GLINT_DYN_CTL_INTENA_M |
1371 : : GLINT_DYN_CTL_CLEARPBA_M |
1372 : : GLINT_DYN_CTL_ITR_INDX_M);
1373 : :
1374 : 0 : ice_flush(hw);
1375 : : }
1376 : :
1377 : : /* Disable IRQ0 */
1378 : : static void
1379 : : ice_pf_disable_irq0(struct ice_hw *hw)
1380 : : {
1381 : : /* Disable all interrupt types */
1382 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0), GLINT_DYN_CTL_WB_ON_ITR_M);
1383 : 0 : ice_flush(hw);
1384 : : }
1385 : :
1386 : : #ifdef ICE_LSE_SPT
1387 : : static void
1388 : : ice_handle_aq_msg(struct rte_eth_dev *dev)
1389 : : {
1390 : : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1391 : : struct ice_ctl_q_info *cq = &hw->adminq;
1392 : : struct ice_rq_event_info event;
1393 : : uint16_t pending, opcode;
1394 : : int ret;
1395 : :
1396 : : event.buf_len = ICE_AQ_MAX_BUF_LEN;
1397 : : event.msg_buf = rte_zmalloc(NULL, event.buf_len, 0);
1398 : : if (!event.msg_buf) {
1399 : : PMD_DRV_LOG(ERR, "Failed to allocate mem");
1400 : : return;
1401 : : }
1402 : :
1403 : : pending = 1;
1404 : : while (pending) {
1405 : : ret = ice_clean_rq_elem(hw, cq, &event, &pending);
1406 : :
1407 : : if (ret != ICE_SUCCESS) {
1408 : : PMD_DRV_LOG(INFO,
1409 : : "Failed to read msg from AdminQ, "
1410 : : "adminq_err: %u",
1411 : : hw->adminq.sq_last_status);
1412 : : break;
1413 : : }
1414 : : opcode = rte_le_to_cpu_16(event.desc.opcode);
1415 : :
1416 : : switch (opcode) {
1417 : : case ice_aqc_opc_get_link_status:
1418 : : ret = ice_link_update(dev, 0);
1419 : : if (!ret)
1420 : : rte_eth_dev_callback_process
1421 : : (dev, RTE_ETH_EVENT_INTR_LSC, NULL);
1422 : : break;
1423 : : default:
1424 : : PMD_DRV_LOG(DEBUG, "Request %u is not supported yet",
1425 : : opcode);
1426 : : break;
1427 : : }
1428 : : }
1429 : : rte_free(event.msg_buf);
1430 : : }
1431 : : #endif
1432 : :
1433 : : /**
1434 : : * Interrupt handler triggered by NIC for handling
1435 : : * specific interrupt.
1436 : : *
1437 : : * @param handle
1438 : : * Pointer to interrupt handle.
1439 : : * @param param
1440 : : * The address of parameter (struct rte_eth_dev *) registered before.
1441 : : *
1442 : : * @return
1443 : : * void
1444 : : */
1445 : : static void
1446 : 0 : ice_interrupt_handler(void *param)
1447 : : {
1448 : : struct rte_eth_dev *dev = (struct rte_eth_dev *)param;
1449 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1450 : : uint32_t oicr;
1451 : : uint32_t reg;
1452 : : uint8_t pf_num;
1453 : : uint8_t event;
1454 : : uint16_t queue;
1455 : : int ret;
1456 : : #ifdef ICE_LSE_SPT
1457 : : uint32_t int_fw_ctl;
1458 : : #endif
1459 : :
1460 : : /* Disable interrupt */
1461 : : ice_pf_disable_irq0(hw);
1462 : :
1463 : : /* read out interrupt causes */
1464 : 0 : oicr = ICE_READ_REG(hw, PFINT_OICR);
1465 : : #ifdef ICE_LSE_SPT
1466 : : int_fw_ctl = ICE_READ_REG(hw, PFINT_FW_CTL);
1467 : : #endif
1468 : :
1469 : : /* No interrupt event indicated */
1470 [ # # ]: 0 : if (!(oicr & PFINT_OICR_INTEVENT_M)) {
1471 : 0 : PMD_DRV_LOG(INFO, "No interrupt event");
1472 : 0 : goto done;
1473 : : }
1474 : :
1475 : : #ifdef ICE_LSE_SPT
1476 : : if (int_fw_ctl & PFINT_FW_CTL_INTEVENT_M) {
1477 : : PMD_DRV_LOG(INFO, "FW_CTL: link state change event");
1478 : : ice_handle_aq_msg(dev);
1479 : : }
1480 : : #else
1481 [ # # ]: 0 : if (oicr & PFINT_OICR_LINK_STAT_CHANGE_M) {
1482 : 0 : PMD_DRV_LOG(INFO, "OICR: link state change event");
1483 : 0 : ret = ice_link_update(dev, 0);
1484 [ # # ]: 0 : if (!ret)
1485 : 0 : rte_eth_dev_callback_process
1486 : : (dev, RTE_ETH_EVENT_INTR_LSC, NULL);
1487 : : }
1488 : : #endif
1489 : :
1490 [ # # ]: 0 : if (oicr & PFINT_OICR_MAL_DETECT_M) {
1491 : 0 : PMD_DRV_LOG(WARNING, "OICR: MDD event");
1492 : 0 : reg = ICE_READ_REG(hw, GL_MDET_TX_PQM);
1493 [ # # ]: 0 : if (reg & GL_MDET_TX_PQM_VALID_M) {
1494 : 0 : pf_num = (reg & GL_MDET_TX_PQM_PF_NUM_M) >>
1495 : : GL_MDET_TX_PQM_PF_NUM_S;
1496 : 0 : event = (reg & GL_MDET_TX_PQM_MAL_TYPE_M) >>
1497 : : GL_MDET_TX_PQM_MAL_TYPE_S;
1498 : 0 : queue = (reg & GL_MDET_TX_PQM_QNUM_M) >>
1499 : : GL_MDET_TX_PQM_QNUM_S;
1500 : :
1501 : 0 : PMD_DRV_LOG(WARNING, "Malicious Driver Detection event "
1502 : : "%d by PQM on TX queue %d PF# %d",
1503 : : event, queue, pf_num);
1504 : : }
1505 : :
1506 : 0 : reg = ICE_READ_REG(hw, GL_MDET_TX_TCLAN);
1507 [ # # ]: 0 : if (reg & GL_MDET_TX_TCLAN_VALID_M) {
1508 : 0 : pf_num = (reg & GL_MDET_TX_TCLAN_PF_NUM_M) >>
1509 : : GL_MDET_TX_TCLAN_PF_NUM_S;
1510 : 0 : event = (reg & GL_MDET_TX_TCLAN_MAL_TYPE_M) >>
1511 : : GL_MDET_TX_TCLAN_MAL_TYPE_S;
1512 : 0 : queue = (reg & GL_MDET_TX_TCLAN_QNUM_M) >>
1513 : : GL_MDET_TX_TCLAN_QNUM_S;
1514 : :
1515 : 0 : PMD_DRV_LOG(WARNING, "Malicious Driver Detection event "
1516 : : "%d by TCLAN on TX queue %d PF# %d",
1517 : : event, queue, pf_num);
1518 : : }
1519 : :
1520 : 0 : reg = ICE_READ_REG(hw, GL_MDET_TX_TDPU);
1521 [ # # ]: 0 : if (reg & GL_MDET_TX_TDPU_VALID_M) {
1522 : 0 : pf_num = (reg & GL_MDET_TX_TDPU_PF_NUM_M) >>
1523 : : GL_MDET_TX_TDPU_PF_NUM_S;
1524 : 0 : event = (reg & GL_MDET_TX_TDPU_MAL_TYPE_M) >>
1525 : : GL_MDET_TX_TDPU_MAL_TYPE_S;
1526 : 0 : queue = (reg & GL_MDET_TX_TDPU_QNUM_M) >>
1527 : : GL_MDET_TX_TDPU_QNUM_S;
1528 : :
1529 : 0 : PMD_DRV_LOG(WARNING, "Malicious Driver Detection event "
1530 : : "%d by TDPU on TX queue %d PF# %d",
1531 : : event, queue, pf_num);
1532 : : }
1533 : : }
1534 : 0 : done:
1535 : : /* Enable interrupt */
1536 : : ice_pf_enable_irq0(hw);
1537 : 0 : rte_intr_ack(dev->intr_handle);
1538 : 0 : }
1539 : :
1540 : : static void
1541 : 0 : ice_init_proto_xtr(struct rte_eth_dev *dev)
1542 : : {
1543 : 0 : struct ice_adapter *ad =
1544 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
1545 : : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
1546 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1547 : : const struct proto_xtr_ol_flag *ol_flag;
1548 : : bool proto_xtr_enable = false;
1549 : : int offset, field_offs;
1550 : : uint16_t i;
1551 : :
1552 : 0 : pf->proto_xtr = rte_zmalloc(NULL, pf->lan_nb_qps, 0);
1553 [ # # ]: 0 : if (unlikely(pf->proto_xtr == NULL)) {
1554 : 0 : PMD_DRV_LOG(ERR, "No memory for setting up protocol extraction table");
1555 : 0 : return;
1556 : : }
1557 : :
1558 [ # # ]: 0 : for (i = 0; i < pf->lan_nb_qps; i++) {
1559 [ # # ]: 0 : pf->proto_xtr[i] = ad->devargs.proto_xtr[i] != PROTO_XTR_NONE ?
1560 : : ad->devargs.proto_xtr[i] :
1561 : : ad->devargs.proto_xtr_dflt;
1562 : :
1563 [ # # ]: 0 : if (pf->proto_xtr[i] != PROTO_XTR_NONE) {
1564 : : uint8_t type = pf->proto_xtr[i];
1565 : :
1566 : 0 : ice_proto_xtr_ol_flag_params[type].required = true;
1567 : : proto_xtr_enable = true;
1568 : : }
1569 : : }
1570 : :
1571 [ # # ]: 0 : if (likely(!proto_xtr_enable)) {
1572 : 0 : ad->devargs.xtr_field_offs = -1;
1573 : 0 : return;
1574 : : }
1575 : :
1576 : 0 : ice_check_proto_xtr_support(hw);
1577 : :
1578 : : /*check mbuf dynfield*/
1579 : 0 : field_offs = rte_mbuf_dynfield_lookup(ad->devargs.xtr_field_name, NULL);
1580 [ # # ]: 0 : if (ad->devargs.xtr_field_offs == field_offs) {
1581 : 0 : PMD_DRV_LOG(DEBUG,
1582 : : "Protocol extraction metadata offset in mbuf is : %d",
1583 : : ad->devargs.xtr_field_offs);
1584 : : } else {
1585 : 0 : PMD_DRV_LOG(ERR, "Invalid field offset or name, no match dynfield, [%d],[%s]",
1586 : : ad->devargs.xtr_field_offs, ad->devargs.xtr_field_name);
1587 : 0 : ad->devargs.xtr_field_offs = -1;
1588 : 0 : return;
1589 : : }
1590 : :
1591 : 0 : PMD_DRV_LOG(DEBUG,
1592 : : "Protocol extraction metadata offset in mbuf is : %d",
1593 : : ad->devargs.xtr_field_offs);
1594 : :
1595 [ # # ]: 0 : for (i = 0; i < RTE_DIM(ice_proto_xtr_ol_flag_params); i++) {
1596 : 0 : ol_flag = &ice_proto_xtr_ol_flag_params[i];
1597 : :
1598 : 0 : ad->devargs.xtr_flag_offs[i] = 0xff;
1599 : :
1600 [ # # ]: 0 : if (!ol_flag->required)
1601 : 0 : continue;
1602 : :
1603 [ # # ]: 0 : if (!ice_proto_xtr_hw_support[i]) {
1604 : 0 : PMD_DRV_LOG(ERR,
1605 : : "Protocol extraction type %u is not supported in hardware",
1606 : : i);
1607 : 0 : ad->devargs.xtr_field_offs = -1;
1608 : 0 : break;
1609 : : }
1610 : :
1611 : 0 : offset = rte_mbuf_dynflag_register(&ol_flag->param);
1612 [ # # ]: 0 : if (unlikely(offset == -1)) {
1613 : 0 : PMD_DRV_LOG(ERR,
1614 : : "Protocol extraction offload '%s' failed to register with error %d",
1615 : : ol_flag->param.name, -rte_errno);
1616 : :
1617 : 0 : ad->devargs.xtr_field_offs = -1;
1618 : 0 : break;
1619 : : }
1620 : :
1621 : 0 : PMD_DRV_LOG(DEBUG,
1622 : : "Protocol extraction offload '%s' offset in mbuf is : %d",
1623 : : ol_flag->param.name, offset);
1624 : :
1625 : 0 : ad->devargs.xtr_flag_offs[i] = offset;
1626 : : }
1627 : : }
1628 : :
1629 : : /* Initialize SW parameters of PF */
1630 : : static int
1631 : 0 : ice_pf_sw_init(struct rte_eth_dev *dev)
1632 : : {
1633 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
1634 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1635 : :
1636 : 0 : pf->lan_nb_qp_max =
1637 : 0 : (uint16_t)RTE_MIN(hw->func_caps.common_cap.num_txq,
1638 : : hw->func_caps.common_cap.num_rxq);
1639 : :
1640 : 0 : pf->lan_nb_qps = pf->lan_nb_qp_max;
1641 : :
1642 : 0 : ice_init_proto_xtr(dev);
1643 : :
1644 [ # # ]: 0 : if (hw->func_caps.fd_fltr_guar > 0 ||
1645 [ # # ]: 0 : hw->func_caps.fd_fltr_best_effort > 0) {
1646 : 0 : pf->flags |= ICE_FLAG_FDIR;
1647 : 0 : pf->fdir_nb_qps = ICE_DEFAULT_QP_NUM_FDIR;
1648 : 0 : pf->lan_nb_qps = pf->lan_nb_qp_max - pf->fdir_nb_qps;
1649 : : } else {
1650 : 0 : pf->fdir_nb_qps = 0;
1651 : : }
1652 : 0 : pf->fdir_qp_offset = 0;
1653 : :
1654 : 0 : return 0;
1655 : : }
1656 : :
1657 : : struct ice_vsi *
1658 : 0 : ice_setup_vsi(struct ice_pf *pf, enum ice_vsi_type type)
1659 : : {
1660 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1661 : : struct ice_vsi *vsi = NULL;
1662 : : struct ice_vsi_ctx vsi_ctx;
1663 : : int ret;
1664 : 0 : struct rte_ether_addr broadcast = {
1665 : : .addr_bytes = {0xff, 0xff, 0xff, 0xff, 0xff, 0xff} };
1666 : : struct rte_ether_addr mac_addr;
1667 : 0 : uint16_t max_txqs[ICE_MAX_TRAFFIC_CLASS] = { 0 };
1668 : : uint8_t tc_bitmap = 0x1;
1669 : : uint16_t cfg;
1670 : :
1671 : : /* hw->num_lports = 1 in NIC mode */
1672 : 0 : vsi = rte_zmalloc(NULL, sizeof(struct ice_vsi), 0);
1673 [ # # ]: 0 : if (!vsi)
1674 : : return NULL;
1675 : :
1676 : 0 : vsi->idx = pf->next_vsi_idx;
1677 : 0 : pf->next_vsi_idx++;
1678 : 0 : vsi->type = type;
1679 : 0 : vsi->adapter = ICE_PF_TO_ADAPTER(pf);
1680 : 0 : vsi->max_macaddrs = ICE_NUM_MACADDR_MAX;
1681 : 0 : vsi->vlan_anti_spoof_on = 0;
1682 : 0 : vsi->vlan_filter_on = 1;
1683 : 0 : TAILQ_INIT(&vsi->mac_list);
1684 : 0 : TAILQ_INIT(&vsi->vlan_list);
1685 : :
1686 : : /* Be sync with RTE_ETH_RSS_RETA_SIZE_x maximum value definition */
1687 : 0 : pf->hash_lut_size = hw->func_caps.common_cap.rss_table_size >
1688 : 0 : RTE_ETH_RSS_RETA_SIZE_512 ? RTE_ETH_RSS_RETA_SIZE_512 :
1689 : : hw->func_caps.common_cap.rss_table_size;
1690 : 0 : pf->flags |= ICE_FLAG_RSS_AQ_CAPABLE;
1691 : :
1692 : : /* Defines the type of outer tag expected */
1693 [ # # # ]: 0 : pf->outer_ethertype = RTE_ETHER_TYPE_VLAN;
1694 : :
1695 : : memset(&vsi_ctx, 0, sizeof(vsi_ctx));
1696 [ # # # ]: 0 : switch (type) {
1697 : 0 : case ICE_VSI_PF:
1698 : 0 : vsi->nb_qps = pf->lan_nb_qps;
1699 : 0 : vsi->base_queue = 1;
1700 : : ice_vsi_config_default_rss(&vsi_ctx.info);
1701 : 0 : vsi_ctx.alloc_from_pool = true;
1702 : 0 : vsi_ctx.flags = ICE_AQ_VSI_TYPE_PF;
1703 : : /* switch_id is queried by get_switch_config aq, which is done
1704 : : * by ice_init_hw
1705 : : */
1706 : 0 : vsi_ctx.info.sw_id = hw->port_info->sw_id;
1707 : : vsi_ctx.info.sw_flags = ICE_AQ_VSI_SW_FLAG_LOCAL_LB;
1708 : 0 : vsi_ctx.info.sw_flags |= ICE_AQ_VSI_SW_FLAG_SRC_PRUNE;
1709 : : cfg = ICE_AQ_VSI_PROP_SW_VALID;
1710 : 0 : vsi_ctx.info.valid_sections |= rte_cpu_to_le_16(cfg);
1711 : 0 : vsi_ctx.info.sw_flags2 = ICE_AQ_VSI_SW_FLAG_LAN_ENA;
1712 : : /* Allow all untagged or tagged packets */
1713 : : vsi_ctx.info.inner_vlan_flags = ICE_AQ_VSI_INNER_VLAN_TX_MODE_ALL;
1714 : 0 : vsi_ctx.info.inner_vlan_flags |= ICE_AQ_VSI_INNER_VLAN_EMODE_NOTHING;
1715 : 0 : vsi_ctx.info.q_opt_rss = ICE_AQ_VSI_Q_OPT_RSS_LUT_PF |
1716 : : ICE_AQ_VSI_Q_OPT_RSS_TPLZ;
1717 [ # # ]: 0 : if (ice_is_dvm_ena(hw)) {
1718 : : vsi_ctx.info.outer_vlan_flags =
1719 : : (ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ALL <<
1720 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) &
1721 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M;
1722 : : vsi_ctx.info.outer_vlan_flags |=
1723 : : (ICE_AQ_VSI_OUTER_TAG_VLAN_8100 <<
1724 : : ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
1725 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M;
1726 : 0 : vsi_ctx.info.outer_vlan_flags |=
1727 : : (ICE_AQ_VSI_OUTER_VLAN_EMODE_NOTHING <<
1728 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S);
1729 : : }
1730 : :
1731 : : /* FDIR */
1732 : : cfg = ICE_AQ_VSI_PROP_SECURITY_VALID |
1733 : : ICE_AQ_VSI_PROP_FLOW_DIR_VALID;
1734 : 0 : vsi_ctx.info.valid_sections |= rte_cpu_to_le_16(cfg);
1735 : : cfg = ICE_AQ_VSI_FD_ENABLE;
1736 : 0 : vsi_ctx.info.fd_options = rte_cpu_to_le_16(cfg);
1737 : 0 : vsi_ctx.info.max_fd_fltr_dedicated =
1738 : 0 : rte_cpu_to_le_16(hw->func_caps.fd_fltr_guar);
1739 : 0 : vsi_ctx.info.max_fd_fltr_shared =
1740 : 0 : rte_cpu_to_le_16(hw->func_caps.fd_fltr_best_effort);
1741 : :
1742 : : /* Enable VLAN/UP trip */
1743 : 0 : ret = ice_vsi_config_tc_queue_mapping(hw, vsi,
1744 : : &vsi_ctx.info,
1745 : : ICE_DEFAULT_TCMAP);
1746 [ # # ]: 0 : if (ret) {
1747 : 0 : PMD_INIT_LOG(ERR,
1748 : : "tc queue mapping with vsi failed, "
1749 : : "err = %d",
1750 : : ret);
1751 : 0 : goto fail_mem;
1752 : : }
1753 : :
1754 : : break;
1755 : 0 : case ICE_VSI_CTRL:
1756 : 0 : vsi->nb_qps = pf->fdir_nb_qps;
1757 : 0 : vsi->base_queue = ICE_FDIR_QUEUE_ID;
1758 : 0 : vsi_ctx.alloc_from_pool = true;
1759 : 0 : vsi_ctx.flags = ICE_AQ_VSI_TYPE_PF;
1760 : :
1761 : : cfg = ICE_AQ_VSI_PROP_FLOW_DIR_VALID;
1762 : 0 : vsi_ctx.info.valid_sections |= rte_cpu_to_le_16(cfg);
1763 : : cfg = ICE_AQ_VSI_FD_PROG_ENABLE;
1764 : 0 : vsi_ctx.info.fd_options = rte_cpu_to_le_16(cfg);
1765 : 0 : vsi_ctx.info.sw_id = hw->port_info->sw_id;
1766 : 0 : vsi_ctx.info.sw_flags2 = ICE_AQ_VSI_SW_FLAG_LAN_ENA;
1767 : 0 : ret = ice_vsi_config_tc_queue_mapping(hw, vsi,
1768 : : &vsi_ctx.info,
1769 : : ICE_DEFAULT_TCMAP);
1770 [ # # ]: 0 : if (ret) {
1771 : 0 : PMD_INIT_LOG(ERR,
1772 : : "tc queue mapping with vsi failed, "
1773 : : "err = %d",
1774 : : ret);
1775 : 0 : goto fail_mem;
1776 : : }
1777 : : break;
1778 : 0 : default:
1779 : : /* for other types of VSI */
1780 : 0 : PMD_INIT_LOG(ERR, "other types of VSI not supported");
1781 : 0 : goto fail_mem;
1782 : : }
1783 : :
1784 : : /* VF has MSIX interrupt in VF range, don't allocate here */
1785 [ # # ]: 0 : if (type == ICE_VSI_PF) {
1786 : 0 : ret = ice_res_pool_alloc(&pf->msix_pool,
1787 : 0 : RTE_MIN(vsi->nb_qps,
1788 : : RTE_MAX_RXTX_INTR_VEC_ID));
1789 [ # # ]: 0 : if (ret < 0) {
1790 : 0 : PMD_INIT_LOG(ERR, "VSI MAIN %d get heap failed %d",
1791 : : vsi->vsi_id, ret);
1792 : : }
1793 : 0 : vsi->msix_intr = ret;
1794 : 0 : vsi->nb_msix = RTE_MIN(vsi->nb_qps, RTE_MAX_RXTX_INTR_VEC_ID);
1795 : : } else if (type == ICE_VSI_CTRL) {
1796 : 0 : ret = ice_res_pool_alloc(&pf->msix_pool, 1);
1797 [ # # ]: 0 : if (ret < 0) {
1798 : 0 : PMD_DRV_LOG(ERR, "VSI %d get heap failed %d",
1799 : : vsi->vsi_id, ret);
1800 : : }
1801 : 0 : vsi->msix_intr = ret;
1802 : 0 : vsi->nb_msix = 1;
1803 : : } else {
1804 : : vsi->msix_intr = 0;
1805 : : vsi->nb_msix = 0;
1806 : : }
1807 : 0 : ret = ice_add_vsi(hw, vsi->idx, &vsi_ctx, NULL);
1808 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1809 : 0 : PMD_INIT_LOG(ERR, "add vsi failed, err = %d", ret);
1810 : 0 : goto fail_mem;
1811 : : }
1812 : : /* store vsi information is SW structure */
1813 : 0 : vsi->vsi_id = vsi_ctx.vsi_num;
1814 : 0 : vsi->info = vsi_ctx.info;
1815 : 0 : pf->vsis_allocated = vsi_ctx.vsis_allocd;
1816 : 0 : pf->vsis_unallocated = vsi_ctx.vsis_unallocated;
1817 : :
1818 [ # # ]: 0 : if (type == ICE_VSI_PF) {
1819 : : /* MAC configuration */
1820 : : rte_ether_addr_copy((struct rte_ether_addr *)
1821 : 0 : hw->port_info->mac.perm_addr,
1822 : : &pf->dev_addr);
1823 : :
1824 : : rte_ether_addr_copy(&pf->dev_addr, &mac_addr);
1825 : 0 : ret = ice_add_mac_filter(vsi, &mac_addr);
1826 [ # # ]: 0 : if (ret != ICE_SUCCESS)
1827 : 0 : PMD_INIT_LOG(ERR, "Failed to add dflt MAC filter");
1828 : :
1829 : : rte_ether_addr_copy(&broadcast, &mac_addr);
1830 : 0 : ret = ice_add_mac_filter(vsi, &mac_addr);
1831 [ # # ]: 0 : if (ret != ICE_SUCCESS)
1832 : 0 : PMD_INIT_LOG(ERR, "Failed to add MAC filter");
1833 : : }
1834 : :
1835 : : /* At the beginning, only TC0. */
1836 : : /* What we need here is the maximum number of the TX queues.
1837 : : * Currently vsi->nb_qps means it.
1838 : : * Correct it if any change.
1839 : : */
1840 : 0 : max_txqs[0] = vsi->nb_qps;
1841 : 0 : ret = ice_cfg_vsi_lan(hw->port_info, vsi->idx,
1842 : : tc_bitmap, max_txqs);
1843 [ # # ]: 0 : if (ret != ICE_SUCCESS)
1844 : 0 : PMD_INIT_LOG(ERR, "Failed to config vsi sched");
1845 : :
1846 : : return vsi;
1847 : 0 : fail_mem:
1848 : 0 : rte_free(vsi);
1849 : 0 : pf->next_vsi_idx--;
1850 : 0 : return NULL;
1851 : : }
1852 : :
1853 : : static int
1854 : 0 : ice_send_driver_ver(struct ice_hw *hw)
1855 : : {
1856 : : struct ice_driver_ver dv;
1857 : :
1858 : : /* we don't have driver version use 0 for dummy */
1859 : 0 : dv.major_ver = 0;
1860 : 0 : dv.minor_ver = 0;
1861 : 0 : dv.build_ver = 0;
1862 : 0 : dv.subbuild_ver = 0;
1863 : : strncpy((char *)dv.driver_string, "dpdk", sizeof(dv.driver_string));
1864 : :
1865 : 0 : return ice_aq_send_driver_ver(hw, &dv, NULL);
1866 : : }
1867 : :
1868 : : static int
1869 : 0 : ice_pf_setup(struct ice_pf *pf)
1870 : : {
1871 : 0 : struct ice_adapter *ad = ICE_PF_TO_ADAPTER(pf);
1872 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1873 : : struct ice_vsi *vsi;
1874 : : uint16_t unused;
1875 : :
1876 : : /* Clear all stats counters */
1877 : 0 : pf->offset_loaded = false;
1878 : 0 : memset(&pf->stats, 0, sizeof(struct ice_hw_port_stats));
1879 : 0 : memset(&pf->stats_offset, 0, sizeof(struct ice_hw_port_stats));
1880 : 0 : memset(&pf->internal_stats, 0, sizeof(struct ice_eth_stats));
1881 : 0 : memset(&pf->internal_stats_offset, 0, sizeof(struct ice_eth_stats));
1882 : :
1883 : : /* force guaranteed filter pool for PF */
1884 : 0 : ice_alloc_fd_guar_item(hw, &unused,
1885 : 0 : hw->func_caps.fd_fltr_guar);
1886 : : /* force shared filter pool for PF */
1887 : 0 : ice_alloc_fd_shrd_item(hw, &unused,
1888 : 0 : hw->func_caps.fd_fltr_best_effort);
1889 : :
1890 : 0 : vsi = ice_setup_vsi(pf, ICE_VSI_PF);
1891 [ # # ]: 0 : if (!vsi) {
1892 : 0 : PMD_INIT_LOG(ERR, "Failed to add vsi for PF");
1893 : 0 : return -EINVAL;
1894 : : }
1895 : :
1896 : : /* set the number of hidden Tx scheduler layers. If no devargs parameter to
1897 : : * set the number of exposed levels, the default is to expose all levels,
1898 : : * except the TC layer.
1899 : : *
1900 : : * If the number of exposed levels is set, we check that it's not greater
1901 : : * than the HW can provide (in which case we do nothing except log a warning),
1902 : : * and then set the hidden layers to be the total number of levels minus the
1903 : : * requested visible number.
1904 : : */
1905 : 0 : pf->tm_conf.hidden_layers = hw->port_info->has_tc;
1906 [ # # ]: 0 : if (ad->devargs.tm_exposed_levels != 0) {
1907 : 0 : const uint8_t avail_layers = hw->num_tx_sched_layers - hw->port_info->has_tc;
1908 : : const uint8_t req_layers = ad->devargs.tm_exposed_levels;
1909 [ # # ]: 0 : if (req_layers > avail_layers) {
1910 : 0 : PMD_INIT_LOG(WARNING, "The number of TM scheduler exposed levels exceeds the number of supported levels (%u)",
1911 : : avail_layers);
1912 : 0 : PMD_INIT_LOG(WARNING, "Setting scheduler layers to %u", avail_layers);
1913 : : } else {
1914 : 0 : pf->tm_conf.hidden_layers = hw->num_tx_sched_layers - req_layers;
1915 : : }
1916 : : }
1917 : :
1918 : 0 : pf->main_vsi = vsi;
1919 : : rte_spinlock_init(&pf->link_lock);
1920 : :
1921 : 0 : return 0;
1922 : : }
1923 : :
1924 : : static enum ice_pkg_type
1925 : 0 : ice_load_pkg_type(struct ice_hw *hw)
1926 : : {
1927 : : enum ice_pkg_type package_type;
1928 : :
1929 : : /* store the activated package type (OS default or Comms) */
1930 [ # # ]: 0 : if (!strncmp((char *)hw->active_pkg_name, ICE_OS_DEFAULT_PKG_NAME,
1931 : : ICE_PKG_NAME_SIZE))
1932 : : package_type = ICE_PKG_TYPE_OS_DEFAULT;
1933 [ # # ]: 0 : else if (!strncmp((char *)hw->active_pkg_name, ICE_COMMS_PKG_NAME,
1934 : : ICE_PKG_NAME_SIZE))
1935 : : package_type = ICE_PKG_TYPE_COMMS;
1936 : : else
1937 : : package_type = ICE_PKG_TYPE_UNKNOWN;
1938 : :
1939 [ # # ]: 0 : PMD_INIT_LOG(NOTICE, "Active package is: %d.%d.%d.%d, %s (%s VLAN mode)",
1940 : : hw->active_pkg_ver.major, hw->active_pkg_ver.minor,
1941 : : hw->active_pkg_ver.update, hw->active_pkg_ver.draft,
1942 : : hw->active_pkg_name,
1943 : : ice_is_dvm_ena(hw) ? "double" : "single");
1944 : :
1945 : 0 : return package_type;
1946 : : }
1947 : :
1948 : 0 : static int ice_read_customized_path(char *pkg_file, uint16_t buff_len)
1949 : : {
1950 : : int fp, n;
1951 : :
1952 : : fp = open(ICE_PKG_FILE_CUSTOMIZED_PATH, O_RDONLY);
1953 [ # # ]: 0 : if (fp < 0) {
1954 : 0 : PMD_INIT_LOG(INFO, "Failed to read CUSTOMIZED_PATH");
1955 : 0 : return -EIO;
1956 : : }
1957 : :
1958 [ # # ]: 0 : n = read(fp, pkg_file, buff_len - 1);
1959 [ # # ]: 0 : if (n > 0) {
1960 [ # # ]: 0 : if (pkg_file[n - 1] == '\n')
1961 : 0 : n--;
1962 : 0 : pkg_file[n] = '\0';
1963 : : }
1964 : :
1965 : 0 : close(fp);
1966 : 0 : return n;
1967 : : }
1968 : :
1969 : 0 : int ice_load_pkg(struct ice_adapter *adapter, bool use_dsn, uint64_t dsn)
1970 : : {
1971 : 0 : struct ice_hw *hw = &adapter->hw;
1972 : : char pkg_file[ICE_MAX_PKG_FILENAME_SIZE];
1973 : : char customized_path[ICE_MAX_PKG_FILENAME_SIZE];
1974 : : char opt_ddp_filename[ICE_MAX_PKG_FILENAME_SIZE];
1975 : : void *buf;
1976 : : size_t bufsz;
1977 : : int err;
1978 : :
1979 : : /* first read any explicitly referenced DDP file*/
1980 [ # # ]: 0 : if (adapter->devargs.ddp_filename != NULL) {
1981 : : strlcpy(pkg_file, adapter->devargs.ddp_filename, sizeof(pkg_file));
1982 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0) {
1983 : 0 : goto load_fw;
1984 : : } else {
1985 : 0 : PMD_INIT_LOG(ERR, "Cannot load DDP file: %s", pkg_file);
1986 : 0 : return -1;
1987 : : }
1988 : : }
1989 : :
1990 : : memset(opt_ddp_filename, 0, ICE_MAX_PKG_FILENAME_SIZE);
1991 : : snprintf(opt_ddp_filename, ICE_MAX_PKG_FILENAME_SIZE,
1992 : : "ice-%016" PRIx64 ".pkg", dsn);
1993 : :
1994 [ # # ]: 0 : if (ice_read_customized_path(customized_path, ICE_MAX_PKG_FILENAME_SIZE) > 0) {
1995 [ # # ]: 0 : if (use_dsn) {
1996 : : snprintf(pkg_file, RTE_DIM(pkg_file), "%s/%s",
1997 : : customized_path, opt_ddp_filename);
1998 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
1999 : 0 : goto load_fw;
2000 : : }
2001 : : snprintf(pkg_file, RTE_DIM(pkg_file), "%s/%s", customized_path, "ice.pkg");
2002 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
2003 : 0 : goto load_fw;
2004 : : }
2005 : :
2006 [ # # ]: 0 : if (!use_dsn)
2007 : 0 : goto no_dsn;
2008 : :
2009 : : strncpy(pkg_file, ICE_PKG_FILE_SEARCH_PATH_UPDATES,
2010 : : ICE_MAX_PKG_FILENAME_SIZE);
2011 : : strcat(pkg_file, opt_ddp_filename);
2012 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
2013 : 0 : goto load_fw;
2014 : :
2015 : : strncpy(pkg_file, ICE_PKG_FILE_SEARCH_PATH_DEFAULT,
2016 : : ICE_MAX_PKG_FILENAME_SIZE);
2017 : : strcat(pkg_file, opt_ddp_filename);
2018 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
2019 : 0 : goto load_fw;
2020 : :
2021 : 0 : no_dsn:
2022 : : strncpy(pkg_file, ICE_PKG_FILE_UPDATES, ICE_MAX_PKG_FILENAME_SIZE);
2023 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
2024 : 0 : goto load_fw;
2025 : :
2026 : : strncpy(pkg_file, ICE_PKG_FILE_DEFAULT, ICE_MAX_PKG_FILENAME_SIZE);
2027 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) < 0) {
2028 : 0 : PMD_INIT_LOG(ERR, "failed to search file path");
2029 : 0 : return -1;
2030 : : }
2031 : :
2032 : 0 : load_fw:
2033 : 0 : PMD_INIT_LOG(DEBUG, "DDP package name: %s", pkg_file);
2034 : :
2035 : 0 : err = ice_copy_and_init_pkg(hw, buf, bufsz, adapter->devargs.ddp_load_sched);
2036 [ # # ]: 0 : if (!ice_is_init_pkg_successful(err)) {
2037 : 0 : PMD_INIT_LOG(ERR, "Failed to load DDP package: %d", err);
2038 : 0 : free(buf);
2039 : 0 : return -1;
2040 : : }
2041 : :
2042 : : /* store the loaded pkg type info */
2043 : 0 : adapter->active_pkg_type = ice_load_pkg_type(hw);
2044 : :
2045 : 0 : free(buf);
2046 : 0 : return 0;
2047 : : }
2048 : :
2049 : : static void
2050 : 0 : ice_base_queue_get(struct ice_pf *pf)
2051 : : {
2052 : : uint32_t reg;
2053 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
2054 : :
2055 : 0 : reg = ICE_READ_REG(hw, PFLAN_RX_QALLOC);
2056 [ # # ]: 0 : if (reg & PFLAN_RX_QALLOC_VALID_M) {
2057 : 0 : pf->base_queue = reg & PFLAN_RX_QALLOC_FIRSTQ_M;
2058 : : } else {
2059 : 0 : PMD_INIT_LOG(WARNING, "Failed to get Rx base queue"
2060 : : " index");
2061 : : }
2062 : 0 : }
2063 : :
2064 : : static int
2065 : 0 : parse_bool(const char *key, const char *value, void *args)
2066 : : {
2067 : : int *i = args;
2068 : :
2069 [ # # # # ]: 0 : if (value == NULL || value[0] == '\0') {
2070 : 0 : PMD_DRV_LOG(WARNING, "key:\"%s\", requires a value, which must be 0 or 1", key);
2071 : 0 : return -1;
2072 : : }
2073 [ # # # # ]: 0 : if (value[1] != '\0' || (value[0] != '0' && value[0] != '1')) {
2074 : 0 : PMD_DRV_LOG(WARNING, "invalid value:\"%s\" for key:\"%s\", value must be 0 or 1",
2075 : : value, key);
2076 : 0 : return -1;
2077 : : }
2078 : :
2079 : 0 : *i = (value[0] == '1');
2080 : 0 : return 0;
2081 : : }
2082 : :
2083 : : static int
2084 : 0 : parse_u64(const char *key, const char *value, void *args)
2085 : : {
2086 : : u64 *num = (u64 *)args;
2087 : : u64 tmp;
2088 : :
2089 : 0 : errno = 0;
2090 : 0 : tmp = strtoull(value, NULL, 16);
2091 [ # # ]: 0 : if (errno) {
2092 : 0 : PMD_DRV_LOG(WARNING, "%s: \"%s\" is not a valid u64",
2093 : : key, value);
2094 : 0 : return -1;
2095 : : }
2096 : :
2097 : 0 : *num = tmp;
2098 : :
2099 : 0 : return 0;
2100 : : }
2101 : :
2102 : : static int
2103 : 0 : parse_tx_sched_levels(const char *key, const char *value, void *args)
2104 : : {
2105 : : uint8_t *num = args;
2106 : : long tmp;
2107 : : char *endptr;
2108 : :
2109 : 0 : errno = 0;
2110 : 0 : tmp = strtol(value, &endptr, 0);
2111 : : /* the value needs two stage validation, since the actual number of available
2112 : : * levels is not known at this point. Initially just validate that it is in
2113 : : * the correct range, between 3 and 8. Later validation will check that the
2114 : : * available layers on a particular port is higher than the value specified here.
2115 : : */
2116 [ # # # # ]: 0 : if (errno || *endptr != '\0' ||
2117 [ # # ]: 0 : tmp < (ICE_VSI_LAYER_OFFSET - 1) || tmp >= ICE_TM_MAX_LAYERS) {
2118 : 0 : PMD_DRV_LOG(WARNING, "%s: Invalid value \"%s\", should be in range [%d, %d]",
2119 : : key, value, ICE_VSI_LAYER_OFFSET - 1, ICE_TM_MAX_LAYERS - 1);
2120 : 0 : return -1;
2121 : : }
2122 : :
2123 : 0 : *num = tmp;
2124 : :
2125 : 0 : return 0;
2126 : : }
2127 : :
2128 : : static int
2129 : 0 : parse_link_state_on_close(const char *key, const char *value, void *args)
2130 : : {
2131 : : int *state = args, ret = 0;
2132 : :
2133 [ # # ]: 0 : if (value == NULL || state == NULL)
2134 : : return -EINVAL;
2135 : :
2136 [ # # ]: 0 : if (strcmp(value, "down") == 0) {
2137 : 0 : *state = ICE_LINK_DOWN;
2138 [ # # ]: 0 : } else if (strcmp(value, "up") == 0) {
2139 : 0 : *state = ICE_LINK_UP;
2140 [ # # ]: 0 : } else if (strcmp(value, "initial") == 0) {
2141 : 0 : *state = ICE_LINK_INITIAL;
2142 : : } else {
2143 : : ret = -EINVAL;
2144 : 0 : PMD_DRV_LOG(WARNING, "%s: Invalid value \"%s\", "
2145 : : "should be \"down\" \"up\" or \"initial\"", key, value);
2146 : : }
2147 : :
2148 : : return ret;
2149 : : }
2150 : :
2151 : : static int
2152 : : lookup_pps_type(const char *pps_name)
2153 : : {
2154 : : static struct {
2155 : : const char *name;
2156 : : enum pps_type type;
2157 : : } pps_type_map[] = {
2158 : : { "pin", PPS_PIN },
2159 : : };
2160 : :
2161 : : uint32_t i;
2162 : :
2163 : : for (i = 0; i < RTE_DIM(pps_type_map); i++) {
2164 : 0 : if (strcmp(pps_name, pps_type_map[i].name) == 0)
2165 : 0 : return pps_type_map[i].type;
2166 : : }
2167 : :
2168 : : return -1;
2169 : : }
2170 : :
2171 : : static int
2172 : 0 : parse_pin_set(const char *input, int pps_type, struct ice_devargs *devargs)
2173 : : {
2174 : : const char *str = input;
2175 : 0 : char *end = NULL;
2176 : : uint32_t idx;
2177 : :
2178 [ # # ]: 0 : while (isblank(*str))
2179 : 0 : str++;
2180 : :
2181 [ # # ]: 0 : if (!isdigit(*str))
2182 : : return -1;
2183 : :
2184 [ # # ]: 0 : if (pps_type == PPS_PIN) {
2185 : 0 : idx = strtoul(str, &end, 10);
2186 [ # # # # ]: 0 : if (end == NULL || idx >= ICE_MAX_PIN_NUM)
2187 : : return -1;
2188 [ # # ]: 0 : while (isblank(*end))
2189 : 0 : end++;
2190 [ # # ]: 0 : if (*end != ']')
2191 : : return -1;
2192 : :
2193 : 0 : devargs->pin_idx = idx;
2194 : 0 : devargs->pps_out_ena = 1;
2195 : :
2196 : 0 : return 0;
2197 : : }
2198 : :
2199 : : return -1;
2200 : : }
2201 : :
2202 : : static int
2203 : 0 : parse_pps_out_parameter(const char *pins, struct ice_devargs *devargs)
2204 : : {
2205 : : const char *pin_start;
2206 : : uint32_t idx;
2207 : : int pps_type;
2208 : : char pps_name[32];
2209 : :
2210 [ # # ]: 0 : while (isblank(*pins))
2211 : 0 : pins++;
2212 : :
2213 : 0 : pins++;
2214 [ # # ]: 0 : while (isblank(*pins))
2215 : 0 : pins++;
2216 [ # # ]: 0 : if (*pins == '\0')
2217 : : return -1;
2218 : :
2219 : 0 : for (idx = 0; ; idx++) {
2220 [ # # # # ]: 0 : if (isblank(pins[idx]) ||
2221 [ # # ]: 0 : pins[idx] == ':' ||
2222 : : pins[idx] == '\0')
2223 : : break;
2224 : :
2225 : 0 : pps_name[idx] = pins[idx];
2226 : : }
2227 [ # # ]: 0 : pps_name[idx] = '\0';
2228 : : pps_type = lookup_pps_type(pps_name);
2229 [ # # ]: 0 : if (pps_type < 0)
2230 : : return -1;
2231 : :
2232 : : pins += idx;
2233 : :
2234 : 0 : pins += strcspn(pins, ":");
2235 [ # # ]: 0 : if (*pins++ != ':')
2236 : : return -1;
2237 [ # # ]: 0 : while (isblank(*pins))
2238 : 0 : pins++;
2239 : :
2240 : : pin_start = pins;
2241 : :
2242 : : while (isblank(*pins))
2243 : : pins++;
2244 : :
2245 [ # # ]: 0 : if (parse_pin_set(pin_start, pps_type, devargs) < 0)
2246 : 0 : return -1;
2247 : :
2248 : : return 0;
2249 : : }
2250 : :
2251 : : static int
2252 : 0 : handle_pps_out_arg(__rte_unused const char *key, const char *value,
2253 : : void *extra_args)
2254 : : {
2255 : : struct ice_devargs *devargs = extra_args;
2256 : :
2257 [ # # ]: 0 : if (value == NULL || extra_args == NULL)
2258 : : return -EINVAL;
2259 : :
2260 [ # # ]: 0 : if (parse_pps_out_parameter(value, devargs) < 0) {
2261 : 0 : PMD_DRV_LOG(ERR,
2262 : : "The GPIO pin parameter is wrong : '%s'",
2263 : : value);
2264 : 0 : return -1;
2265 : : }
2266 : :
2267 : : return 0;
2268 : : }
2269 : :
2270 : : static int
2271 : 0 : ice_parse_mbuf_check(__rte_unused const char *key, const char *value, void *args)
2272 : : {
2273 : : char *cur;
2274 : : char *tmp;
2275 : : int str_len;
2276 : : int valid_len;
2277 : :
2278 : : int ret = 0;
2279 : : uint64_t *mc_flags = args;
2280 : 0 : char *str2 = strdup(value);
2281 [ # # ]: 0 : if (str2 == NULL)
2282 : : return -1;
2283 : :
2284 : 0 : str_len = strlen(str2);
2285 [ # # ]: 0 : if (str_len == 0) {
2286 : : ret = -1;
2287 : 0 : goto err_end;
2288 : : }
2289 : :
2290 : : /* Try stripping the outer square brackets of the parameter string. */
2291 : : str_len = strlen(str2);
2292 [ # # # # ]: 0 : if (str2[0] == '[' && str2[str_len - 1] == ']') {
2293 [ # # ]: 0 : if (str_len < 3) {
2294 : : ret = -1;
2295 : 0 : goto err_end;
2296 : : }
2297 : 0 : valid_len = str_len - 2;
2298 : 0 : memmove(str2, str2 + 1, valid_len);
2299 : 0 : memset(str2 + valid_len, '\0', 2);
2300 : : }
2301 : :
2302 : 0 : cur = strtok_r(str2, ",", &tmp);
2303 [ # # ]: 0 : while (cur != NULL) {
2304 [ # # ]: 0 : if (!strcmp(cur, "mbuf"))
2305 : 0 : *mc_flags |= ICE_MBUF_CHECK_F_TX_MBUF;
2306 [ # # ]: 0 : else if (!strcmp(cur, "size"))
2307 : 0 : *mc_flags |= ICE_MBUF_CHECK_F_TX_SIZE;
2308 [ # # ]: 0 : else if (!strcmp(cur, "segment"))
2309 : 0 : *mc_flags |= ICE_MBUF_CHECK_F_TX_SEGMENT;
2310 [ # # ]: 0 : else if (!strcmp(cur, "offload"))
2311 : 0 : *mc_flags |= ICE_MBUF_CHECK_F_TX_OFFLOAD;
2312 : : else
2313 : 0 : PMD_DRV_LOG(ERR, "Unsupported diagnostic type: %s", cur);
2314 : 0 : cur = strtok_r(NULL, ",", &tmp);
2315 : : }
2316 : :
2317 : 0 : err_end:
2318 : 0 : free(str2);
2319 : 0 : return ret;
2320 : : }
2321 : :
2322 : 0 : static int ice_parse_devargs(struct rte_eth_dev *dev)
2323 : : {
2324 : 0 : struct ice_adapter *ad =
2325 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2326 : 0 : struct rte_devargs *devargs = dev->device->devargs;
2327 : : struct rte_kvargs *kvlist;
2328 : : int ret;
2329 : :
2330 [ # # ]: 0 : if (devargs == NULL)
2331 : : return 0;
2332 : :
2333 : 0 : kvlist = rte_kvargs_parse(devargs->args, ice_valid_args);
2334 [ # # ]: 0 : if (kvlist == NULL) {
2335 : 0 : PMD_INIT_LOG(ERR, "Invalid kvargs key");
2336 : 0 : return -EINVAL;
2337 : : }
2338 : :
2339 : 0 : ad->devargs.proto_xtr_dflt = PROTO_XTR_NONE;
2340 : 0 : memset(ad->devargs.proto_xtr, PROTO_XTR_NONE,
2341 : : sizeof(ad->devargs.proto_xtr));
2342 : :
2343 : 0 : ret = rte_kvargs_process(kvlist, ICE_PROTO_XTR_ARG,
2344 : 0 : &handle_proto_xtr_arg, &ad->devargs);
2345 [ # # ]: 0 : if (ret)
2346 : 0 : goto bail;
2347 : :
2348 : 0 : ret = rte_kvargs_process(kvlist, ICE_FIELD_OFFS_ARG,
2349 : 0 : &handle_field_offs_arg, &ad->devargs.xtr_field_offs);
2350 [ # # ]: 0 : if (ret)
2351 : 0 : goto bail;
2352 : :
2353 : 0 : ret = rte_kvargs_process(kvlist, ICE_FIELD_NAME_ARG,
2354 : 0 : &handle_field_name_arg, &ad->devargs.xtr_field_name);
2355 [ # # ]: 0 : if (ret)
2356 : 0 : goto bail;
2357 : :
2358 : 0 : ret = rte_kvargs_process(kvlist, ICE_SAFE_MODE_SUPPORT_ARG,
2359 : 0 : &parse_bool, &ad->devargs.safe_mode_support);
2360 [ # # ]: 0 : if (ret)
2361 : 0 : goto bail;
2362 : :
2363 : 0 : ret = rte_kvargs_process(kvlist, ICE_DEFAULT_MAC_DISABLE,
2364 : 0 : &parse_bool, &ad->devargs.default_mac_disable);
2365 [ # # ]: 0 : if (ret)
2366 : 0 : goto bail;
2367 : :
2368 : 0 : ret = rte_kvargs_process(kvlist, ICE_HW_DEBUG_MASK_ARG,
2369 : 0 : &parse_u64, &ad->hw.debug_mask);
2370 [ # # ]: 0 : if (ret)
2371 : 0 : goto bail;
2372 : :
2373 : 0 : ret = rte_kvargs_process(kvlist, ICE_ONE_PPS_OUT_ARG,
2374 : : &handle_pps_out_arg, &ad->devargs);
2375 [ # # ]: 0 : if (ret)
2376 : 0 : goto bail;
2377 : :
2378 : 0 : ret = rte_kvargs_process(kvlist, ICE_MBUF_CHECK_ARG,
2379 : 0 : &ice_parse_mbuf_check, &ad->devargs.mbuf_check);
2380 [ # # ]: 0 : if (ret)
2381 : 0 : goto bail;
2382 : :
2383 : 0 : ret = rte_kvargs_process(kvlist, ICE_RX_LOW_LATENCY_ARG,
2384 : 0 : &parse_bool, &ad->devargs.rx_low_latency);
2385 [ # # ]: 0 : if (ret)
2386 : 0 : goto bail;
2387 : :
2388 : 0 : ret = rte_kvargs_process(kvlist, ICE_DDP_FILENAME_ARG,
2389 : 0 : &handle_ddp_filename_arg, &ad->devargs.ddp_filename);
2390 [ # # ]: 0 : if (ret)
2391 : 0 : goto bail;
2392 : :
2393 : 0 : ret = rte_kvargs_process(kvlist, ICE_DDP_LOAD_SCHED_ARG,
2394 : 0 : &parse_bool, &ad->devargs.ddp_load_sched);
2395 [ # # ]: 0 : if (ret)
2396 : 0 : goto bail;
2397 : :
2398 : 0 : ret = rte_kvargs_process(kvlist, ICE_TM_LEVELS_ARG,
2399 : 0 : &parse_tx_sched_levels, &ad->devargs.tm_exposed_levels);
2400 [ # # ]: 0 : if (ret)
2401 : 0 : goto bail;
2402 : :
2403 : 0 : ret = rte_kvargs_process(kvlist, ICE_LINK_STATE_ON_CLOSE,
2404 : 0 : &parse_link_state_on_close, &ad->devargs.link_state_on_close);
2405 : :
2406 : 0 : bail:
2407 : 0 : rte_kvargs_free(kvlist);
2408 : 0 : return ret;
2409 : : }
2410 : :
2411 : : static int
2412 : 0 : ice_get_hw_res(struct ice_hw *hw, uint16_t res_type,
2413 : : uint16_t num, uint16_t desc_id,
2414 : : uint16_t *prof_buf, uint16_t *num_prof)
2415 : : {
2416 : : struct ice_aqc_res_elem *resp_buf;
2417 : : int ret;
2418 : : uint16_t buf_len;
2419 : : bool res_shared = 1;
2420 : : struct ice_aq_desc aq_desc;
2421 : : struct ice_sq_cd *cd = NULL;
2422 : : struct ice_aqc_get_allocd_res_desc *cmd =
2423 : : &aq_desc.params.get_res_desc;
2424 : :
2425 : 0 : buf_len = sizeof(*resp_buf) * num;
2426 : 0 : resp_buf = ice_malloc(hw, buf_len);
2427 [ # # ]: 0 : if (!resp_buf)
2428 : : return -ENOMEM;
2429 : :
2430 : 0 : ice_fill_dflt_direct_cmd_desc(&aq_desc,
2431 : : ice_aqc_opc_get_allocd_res_desc);
2432 : :
2433 : 0 : cmd->ops.cmd.res = CPU_TO_LE16(((res_type << ICE_AQC_RES_TYPE_S) &
2434 : : ICE_AQC_RES_TYPE_M) | (res_shared ?
2435 : : ICE_AQC_RES_TYPE_FLAG_SHARED : 0));
2436 : 0 : cmd->ops.cmd.first_desc = CPU_TO_LE16(desc_id);
2437 : :
2438 : 0 : ret = ice_aq_send_cmd(hw, &aq_desc, resp_buf, buf_len, cd);
2439 [ # # ]: 0 : if (!ret)
2440 : 0 : *num_prof = LE16_TO_CPU(cmd->ops.resp.num_desc);
2441 : : else
2442 : 0 : goto exit;
2443 : :
2444 [ # # ]: 0 : ice_memcpy(prof_buf, resp_buf, sizeof(*resp_buf) *
2445 : : (*num_prof), ICE_NONDMA_TO_NONDMA);
2446 : :
2447 : 0 : exit:
2448 : 0 : rte_free(resp_buf);
2449 : 0 : return ret;
2450 : : }
2451 : : static int
2452 : 0 : ice_cleanup_resource(struct ice_hw *hw, uint16_t res_type)
2453 : : {
2454 : : int ret;
2455 : : uint16_t prof_id;
2456 : : uint16_t prof_buf[ICE_MAX_RES_DESC_NUM];
2457 : : uint16_t first_desc = 1;
2458 : 0 : uint16_t num_prof = 0;
2459 : :
2460 : 0 : ret = ice_get_hw_res(hw, res_type, ICE_MAX_RES_DESC_NUM,
2461 : : first_desc, prof_buf, &num_prof);
2462 [ # # ]: 0 : if (ret) {
2463 : 0 : PMD_INIT_LOG(ERR, "Failed to get fxp resource");
2464 : 0 : return ret;
2465 : : }
2466 : :
2467 [ # # ]: 0 : for (prof_id = 0; prof_id < num_prof; prof_id++) {
2468 : 0 : ret = ice_free_hw_res(hw, res_type, 1, &prof_buf[prof_id]);
2469 [ # # ]: 0 : if (ret) {
2470 : 0 : PMD_INIT_LOG(ERR, "Failed to free fxp resource");
2471 : 0 : return ret;
2472 : : }
2473 : : }
2474 : : return 0;
2475 : : }
2476 : :
2477 : : static int
2478 : 0 : ice_reset_fxp_resource(struct ice_hw *hw)
2479 : : {
2480 : : int ret;
2481 : :
2482 : 0 : ret = ice_cleanup_resource(hw, ICE_AQC_RES_TYPE_FD_PROF_BLDR_PROFID);
2483 [ # # ]: 0 : if (ret) {
2484 : 0 : PMD_INIT_LOG(ERR, "Failed to clearup fdir resource");
2485 : 0 : return ret;
2486 : : }
2487 : :
2488 : 0 : ret = ice_cleanup_resource(hw, ICE_AQC_RES_TYPE_HASH_PROF_BLDR_PROFID);
2489 [ # # ]: 0 : if (ret) {
2490 : 0 : PMD_INIT_LOG(ERR, "Failed to clearup rss resource");
2491 : 0 : return ret;
2492 : : }
2493 : :
2494 : : return 0;
2495 : : }
2496 : :
2497 : : static void
2498 : : ice_rss_ctx_init(struct ice_pf *pf)
2499 : : {
2500 : 0 : memset(&pf->hash_ctx, 0, sizeof(pf->hash_ctx));
2501 : : }
2502 : :
2503 : : static uint64_t
2504 : : ice_get_supported_rxdid(struct ice_hw *hw)
2505 : : {
2506 : : uint64_t supported_rxdid = 0; /* bitmap for supported RXDID */
2507 : : uint32_t regval;
2508 : : int i;
2509 : :
2510 : : supported_rxdid |= RTE_BIT64(ICE_RXDID_LEGACY_1);
2511 : :
2512 [ # # ]: 0 : for (i = ICE_RXDID_FLEX_NIC; i < ICE_FLEX_DESC_RXDID_MAX_NUM; i++) {
2513 : 0 : regval = ICE_READ_REG(hw, GLFLXP_RXDID_FLAGS(i, 0));
2514 : 0 : if ((regval >> GLFLXP_RXDID_FLAGS_FLEXIFLAG_4N_S)
2515 [ # # ]: 0 : & GLFLXP_RXDID_FLAGS_FLEXIFLAG_4N_M)
2516 : 0 : supported_rxdid |= RTE_BIT64(i);
2517 : : }
2518 : : return supported_rxdid;
2519 : : }
2520 : :
2521 : 0 : static void ice_ptp_init_info(struct rte_eth_dev *dev)
2522 : : {
2523 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2524 : : struct ice_adapter *ad =
2525 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2526 : :
2527 [ # # # # ]: 0 : switch (hw->phy_model) {
2528 : 0 : case ICE_PHY_ETH56G:
2529 : 0 : ad->ptp_tx_block = hw->pf_id;
2530 : 0 : ad->ptp_tx_index = 0;
2531 : 0 : break;
2532 : 0 : case ICE_PHY_E810:
2533 : : case ICE_PHY_E830:
2534 : 0 : ad->ptp_tx_block = hw->port_info->lport;
2535 : 0 : ad->ptp_tx_index = 0;
2536 : 0 : break;
2537 : 0 : case ICE_PHY_E822:
2538 : 0 : ad->ptp_tx_block = hw->pf_id / ICE_PORTS_PER_QUAD;
2539 : 0 : ad->ptp_tx_index = (hw->pf_id % ICE_PORTS_PER_QUAD) *
2540 : : ICE_PORTS_PER_PHY_E822 * ICE_QUADS_PER_PHY_E822;
2541 : 0 : break;
2542 : 0 : default:
2543 : 0 : PMD_DRV_LOG(WARNING, "Unsupported PHY model");
2544 : 0 : break;
2545 : : }
2546 : 0 : }
2547 : :
2548 : : static int
2549 : 0 : ice_dev_init(struct rte_eth_dev *dev)
2550 : : {
2551 : : struct rte_pci_device *pci_dev;
2552 : : struct rte_intr_handle *intr_handle;
2553 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2554 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
2555 : : struct ice_adapter *ad =
2556 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2557 : : struct ice_vsi *vsi;
2558 : : int ret;
2559 : : #ifndef RTE_EXEC_ENV_WINDOWS
2560 : : off_t pos;
2561 : : uint32_t dsn_low, dsn_high;
2562 : : uint64_t dsn;
2563 : : bool use_dsn;
2564 : : #endif
2565 : :
2566 : 0 : dev->dev_ops = &ice_eth_dev_ops;
2567 : 0 : dev->rx_queue_count = ice_rx_queue_count;
2568 : 0 : dev->rx_descriptor_status = ice_rx_descriptor_status;
2569 : 0 : dev->tx_descriptor_status = ice_tx_descriptor_status;
2570 : 0 : dev->rx_pkt_burst = ice_recv_pkts;
2571 : 0 : dev->tx_pkt_burst = ice_xmit_pkts;
2572 : 0 : dev->tx_pkt_prepare = ice_prep_pkts;
2573 : :
2574 : : /* for secondary processes, we don't initialise any further as primary
2575 : : * has already done this work.
2576 : : */
2577 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY) {
2578 : 0 : ice_set_rx_function(dev);
2579 : 0 : ice_set_tx_function(dev);
2580 : 0 : return 0;
2581 : : }
2582 : :
2583 : 0 : dev->data->dev_flags |= RTE_ETH_DEV_AUTOFILL_QUEUE_XSTATS;
2584 : :
2585 : 0 : ice_set_default_ptype_table(dev);
2586 : 0 : pci_dev = RTE_DEV_TO_PCI(dev->device);
2587 : 0 : intr_handle = pci_dev->intr_handle;
2588 : :
2589 : 0 : pf->adapter = ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2590 : 0 : pf->dev_data = dev->data;
2591 : 0 : hw->back = pf->adapter;
2592 : 0 : hw->hw_addr = (uint8_t *)pci_dev->mem_resource[0].addr;
2593 : 0 : hw->vendor_id = pci_dev->id.vendor_id;
2594 : 0 : hw->device_id = pci_dev->id.device_id;
2595 : 0 : hw->subsystem_vendor_id = pci_dev->id.subsystem_vendor_id;
2596 : 0 : hw->subsystem_device_id = pci_dev->id.subsystem_device_id;
2597 : 0 : hw->bus.device = pci_dev->addr.devid;
2598 : 0 : hw->bus.func = pci_dev->addr.function;
2599 : :
2600 : 0 : ret = ice_parse_devargs(dev);
2601 [ # # ]: 0 : if (ret) {
2602 : 0 : PMD_INIT_LOG(ERR, "Failed to parse devargs");
2603 : 0 : return -EINVAL;
2604 : : }
2605 : :
2606 : : ice_init_controlq_parameter(hw);
2607 : :
2608 : 0 : ret = ice_init_hw(hw);
2609 [ # # ]: 0 : if (ret) {
2610 : 0 : PMD_INIT_LOG(ERR, "Failed to initialize HW");
2611 : 0 : return -EINVAL;
2612 : : }
2613 : :
2614 : : #ifndef RTE_EXEC_ENV_WINDOWS
2615 : : use_dsn = false;
2616 : : dsn = 0;
2617 : 0 : pos = rte_pci_find_ext_capability(pci_dev, RTE_PCI_EXT_CAP_ID_DSN);
2618 [ # # ]: 0 : if (pos) {
2619 [ # # # # ]: 0 : if (rte_pci_read_config(pci_dev, &dsn_low, 4, pos + 4) < 0 ||
2620 : 0 : rte_pci_read_config(pci_dev, &dsn_high, 4, pos + 8) < 0) {
2621 : 0 : PMD_INIT_LOG(ERR, "Failed to read pci config space");
2622 : : } else {
2623 : : use_dsn = true;
2624 : 0 : dsn = (uint64_t)dsn_high << 32 | dsn_low;
2625 : : }
2626 : : } else {
2627 : 0 : PMD_INIT_LOG(ERR, "Failed to read device serial number");
2628 : : }
2629 : :
2630 : 0 : ret = ice_load_pkg(pf->adapter, use_dsn, dsn);
2631 [ # # ]: 0 : if (ret == 0) {
2632 : 0 : ret = ice_init_hw_tbls(hw);
2633 [ # # ]: 0 : if (ret) {
2634 : 0 : PMD_INIT_LOG(ERR, "ice_init_hw_tbls failed: %d", ret);
2635 : 0 : rte_free(hw->pkg_copy);
2636 : : }
2637 : : }
2638 : :
2639 [ # # ]: 0 : if (ret) {
2640 [ # # ]: 0 : if (ad->devargs.safe_mode_support == 0) {
2641 : 0 : PMD_INIT_LOG(ERR, "Failed to load the DDP package,"
2642 : : "Use safe-mode-support=1 to enter Safe Mode");
2643 : 0 : goto err_init_fw;
2644 : : }
2645 : :
2646 : 0 : PMD_INIT_LOG(WARNING, "Failed to load the DDP package,"
2647 : : "Entering Safe Mode");
2648 : 0 : ad->is_safe_mode = 1;
2649 : : }
2650 : : #endif
2651 : :
2652 : 0 : PMD_INIT_LOG(INFO, "FW %d.%d.%05d API %d.%d",
2653 : : hw->fw_maj_ver, hw->fw_min_ver, hw->fw_build,
2654 : : hw->api_maj_ver, hw->api_min_ver);
2655 : :
2656 : 0 : ice_pf_sw_init(dev);
2657 : 0 : ret = ice_init_mac_address(dev);
2658 [ # # ]: 0 : if (ret) {
2659 : 0 : PMD_INIT_LOG(ERR, "Failed to initialize mac address");
2660 : 0 : goto err_init_mac;
2661 : : }
2662 : :
2663 : 0 : ret = ice_res_pool_init(&pf->msix_pool, 1,
2664 : 0 : hw->func_caps.common_cap.num_msix_vectors - 1);
2665 [ # # ]: 0 : if (ret) {
2666 : 0 : PMD_INIT_LOG(ERR, "Failed to init MSIX pool");
2667 : 0 : goto err_msix_pool_init;
2668 : : }
2669 : :
2670 : 0 : ret = ice_pf_setup(pf);
2671 [ # # ]: 0 : if (ret) {
2672 : 0 : PMD_INIT_LOG(ERR, "Failed to setup PF");
2673 : 0 : goto err_pf_setup;
2674 : : }
2675 : :
2676 : 0 : ret = ice_send_driver_ver(hw);
2677 [ # # ]: 0 : if (ret) {
2678 : 0 : PMD_INIT_LOG(ERR, "Failed to send driver version");
2679 : 0 : goto err_pf_setup;
2680 : : }
2681 : :
2682 : 0 : vsi = pf->main_vsi;
2683 : :
2684 : 0 : ret = ice_aq_stop_lldp(hw, true, false, NULL);
2685 [ # # ]: 0 : if (ret != ICE_SUCCESS)
2686 : 0 : PMD_INIT_LOG(DEBUG, "lldp has already stopped");
2687 : 0 : ret = ice_init_dcb(hw, true);
2688 [ # # ]: 0 : if (ret != ICE_SUCCESS)
2689 : 0 : PMD_INIT_LOG(DEBUG, "Failed to init DCB");
2690 : : /* Forward LLDP packets to default VSI */
2691 : 0 : ret = ice_lldp_fltr_add_remove(hw, vsi->vsi_id, true);
2692 [ # # ]: 0 : if (ret != ICE_SUCCESS)
2693 : 0 : PMD_INIT_LOG(DEBUG, "Failed to cfg lldp");
2694 : : /* register callback func to eal lib */
2695 : 0 : rte_intr_callback_register(intr_handle,
2696 : : ice_interrupt_handler, dev);
2697 : :
2698 : : ice_pf_enable_irq0(hw);
2699 : :
2700 : : /* enable uio intr after callback register */
2701 : 0 : rte_intr_enable(intr_handle);
2702 : :
2703 : : /* get base queue pairs index in the device */
2704 : 0 : ice_base_queue_get(pf);
2705 : :
2706 : : /* Initialize RSS context for gtpu_eh */
2707 : : ice_rss_ctx_init(pf);
2708 : :
2709 : : /* Initialize TM configuration */
2710 : 0 : ice_tm_conf_init(dev);
2711 : :
2712 : : /* Initialize PHY model */
2713 : 0 : ice_ptp_init_phy_model(hw);
2714 : :
2715 : : /* Initialize PTP info */
2716 : 0 : ice_ptp_init_info(dev);
2717 : :
2718 [ # # ]: 0 : if (hw->phy_model == ICE_PHY_E822) {
2719 : 0 : ret = ice_start_phy_timer_e822(hw, hw->pf_id, true);
2720 [ # # ]: 0 : if (ret)
2721 : 0 : PMD_INIT_LOG(ERR, "Failed to start phy timer");
2722 : : }
2723 : :
2724 [ # # ]: 0 : if (!ad->is_safe_mode) {
2725 : 0 : ret = ice_flow_init(ad);
2726 [ # # ]: 0 : if (ret) {
2727 : 0 : PMD_INIT_LOG(ERR, "Failed to initialize flow");
2728 : 0 : goto err_flow_init;
2729 : : }
2730 : : }
2731 : :
2732 : 0 : ret = ice_reset_fxp_resource(hw);
2733 [ # # ]: 0 : if (ret) {
2734 : 0 : PMD_INIT_LOG(ERR, "Failed to reset fxp resource");
2735 : 0 : goto err_flow_init;
2736 : : }
2737 : :
2738 : 0 : pf->supported_rxdid = ice_get_supported_rxdid(hw);
2739 : :
2740 : : /* reset all stats of the device, including pf and main vsi */
2741 : 0 : ice_stats_reset(dev);
2742 : :
2743 : 0 : return 0;
2744 : :
2745 : 0 : err_flow_init:
2746 : 0 : ice_flow_uninit(ad);
2747 : 0 : rte_intr_disable(intr_handle);
2748 : : ice_pf_disable_irq0(hw);
2749 : 0 : rte_intr_callback_unregister(intr_handle,
2750 : : ice_interrupt_handler, dev);
2751 : 0 : err_pf_setup:
2752 : 0 : ice_res_pool_destroy(&pf->msix_pool);
2753 : 0 : err_msix_pool_init:
2754 : 0 : rte_free(dev->data->mac_addrs);
2755 : 0 : dev->data->mac_addrs = NULL;
2756 : 0 : err_init_mac:
2757 : 0 : rte_free(pf->proto_xtr);
2758 : : #ifndef RTE_EXEC_ENV_WINDOWS
2759 : 0 : err_init_fw:
2760 : : #endif
2761 : 0 : ice_deinit_hw(hw);
2762 : :
2763 : 0 : return ret;
2764 : : }
2765 : :
2766 : : int
2767 : 0 : ice_release_vsi(struct ice_vsi *vsi)
2768 : : {
2769 : : struct ice_hw *hw;
2770 : : struct ice_vsi_ctx vsi_ctx;
2771 : : int ret, error = 0;
2772 : :
2773 [ # # ]: 0 : if (!vsi)
2774 : : return error;
2775 : :
2776 : 0 : hw = ICE_VSI_TO_HW(vsi);
2777 : :
2778 : 0 : ice_remove_all_mac_vlan_filters(vsi);
2779 : :
2780 : : memset(&vsi_ctx, 0, sizeof(vsi_ctx));
2781 : :
2782 : 0 : vsi_ctx.vsi_num = vsi->vsi_id;
2783 : 0 : vsi_ctx.info = vsi->info;
2784 : 0 : ret = ice_free_vsi(hw, vsi->idx, &vsi_ctx, false, NULL);
2785 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
2786 : 0 : PMD_INIT_LOG(ERR, "Failed to free vsi by aq, %u", vsi->vsi_id);
2787 : : error = -1;
2788 : : }
2789 : :
2790 : 0 : rte_free(vsi->rss_lut);
2791 : 0 : rte_free(vsi->rss_key);
2792 : 0 : rte_free(vsi);
2793 : 0 : return error;
2794 : : }
2795 : :
2796 : : void
2797 : 0 : ice_vsi_disable_queues_intr(struct ice_vsi *vsi)
2798 : : {
2799 : 0 : struct rte_eth_dev *dev = &rte_eth_devices[vsi->adapter->pf.dev_data->port_id];
2800 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
2801 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
2802 : : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
2803 : : uint16_t msix_intr, i;
2804 : :
2805 : : /* disable interrupt and also clear all the exist config */
2806 [ # # ]: 0 : for (i = 0; i < vsi->nb_qps; i++) {
2807 : 0 : ICE_WRITE_REG(hw, QINT_TQCTL(vsi->base_queue + i), 0);
2808 : 0 : ICE_WRITE_REG(hw, QINT_RQCTL(vsi->base_queue + i), 0);
2809 : : rte_wmb();
2810 : : }
2811 : :
2812 [ # # ]: 0 : if (rte_intr_allow_others(intr_handle))
2813 : : /* vfio-pci */
2814 [ # # ]: 0 : for (i = 0; i < vsi->nb_msix; i++) {
2815 : 0 : msix_intr = vsi->msix_intr + i;
2816 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr),
2817 : : GLINT_DYN_CTL_WB_ON_ITR_M);
2818 : : }
2819 : : else
2820 : : /* igb_uio */
2821 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0), GLINT_DYN_CTL_WB_ON_ITR_M);
2822 : 0 : }
2823 : :
2824 : : static int
2825 : 0 : ice_dev_stop(struct rte_eth_dev *dev)
2826 : : {
2827 : 0 : struct rte_eth_dev_data *data = dev->data;
2828 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
2829 : 0 : struct ice_vsi *main_vsi = pf->main_vsi;
2830 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
2831 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
2832 : : uint16_t i;
2833 : :
2834 : : /* avoid stopping again */
2835 [ # # ]: 0 : if (pf->adapter_stopped)
2836 : : return 0;
2837 : :
2838 : : /* stop and clear all Rx queues */
2839 [ # # ]: 0 : for (i = 0; i < data->nb_rx_queues; i++)
2840 : 0 : ice_rx_queue_stop(dev, i);
2841 : :
2842 : : /* stop and clear all Tx queues */
2843 [ # # ]: 0 : for (i = 0; i < data->nb_tx_queues; i++)
2844 : 0 : ice_tx_queue_stop(dev, i);
2845 : :
2846 : : /* disable all queue interrupts */
2847 : 0 : ice_vsi_disable_queues_intr(main_vsi);
2848 : :
2849 [ # # # # ]: 0 : if (pf->adapter->devargs.link_state_on_close == ICE_LINK_UP ||
2850 : 0 : (pf->adapter->devargs.link_state_on_close == ICE_LINK_INITIAL &&
2851 [ # # ]: 0 : pf->init_link_up))
2852 : : ice_dev_set_link_up(dev);
2853 : : else
2854 : : ice_dev_set_link_down(dev);
2855 : :
2856 : : /* Clean datapath event and queue/vec mapping */
2857 : 0 : rte_intr_efd_disable(intr_handle);
2858 : 0 : rte_intr_vec_list_free(intr_handle);
2859 : :
2860 : 0 : pf->adapter_stopped = true;
2861 : 0 : dev->data->dev_started = 0;
2862 : :
2863 : 0 : return 0;
2864 : : }
2865 : :
2866 : : static int
2867 : 0 : ice_dev_close(struct rte_eth_dev *dev)
2868 : : {
2869 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
2870 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2871 : 0 : struct rte_pci_device *pci_dev = RTE_ETH_DEV_TO_PCI(dev);
2872 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
2873 : : struct ice_adapter *ad =
2874 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2875 : : int ret;
2876 : : uint32_t val;
2877 : 0 : uint8_t timer = hw->func_caps.ts_func_info.tmr_index_owned;
2878 : 0 : uint32_t pin_idx = ad->devargs.pin_idx;
2879 : :
2880 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY)
2881 : : return 0;
2882 : :
2883 : : /* Since stop will make link down, then the link event will be
2884 : : * triggered, disable the irq firstly.
2885 : : */
2886 : : ice_pf_disable_irq0(hw);
2887 : :
2888 : : /* Unregister callback func from eal lib, use sync version to
2889 : : * make sure all active interrupt callbacks is done, then it's
2890 : : * safe to free all resources.
2891 : : */
2892 : 0 : rte_intr_callback_unregister_sync(intr_handle,
2893 : : ice_interrupt_handler, dev);
2894 : :
2895 : 0 : ret = ice_dev_stop(dev);
2896 : :
2897 [ # # ]: 0 : if (!ad->is_safe_mode)
2898 : 0 : ice_flow_uninit(ad);
2899 : :
2900 : : /* release all queue resource */
2901 : 0 : ice_free_queues(dev);
2902 : :
2903 : 0 : ice_res_pool_destroy(&pf->msix_pool);
2904 : 0 : ice_release_vsi(pf->main_vsi);
2905 : 0 : ice_sched_cleanup_all(hw);
2906 : 0 : ice_free_hw_tbls(hw);
2907 : 0 : rte_free(hw->port_info);
2908 : 0 : hw->port_info = NULL;
2909 : 0 : free((void *)(uintptr_t)ad->devargs.ddp_filename);
2910 : 0 : ad->devargs.ddp_filename = NULL;
2911 : 0 : ice_shutdown_all_ctrlq(hw, true);
2912 : 0 : rte_free(pf->proto_xtr);
2913 : 0 : pf->proto_xtr = NULL;
2914 : :
2915 : : /* Uninit TM configuration */
2916 : 0 : ice_tm_conf_uninit(dev);
2917 : :
2918 [ # # ]: 0 : if (ad->devargs.pps_out_ena) {
2919 : 0 : ICE_WRITE_REG(hw, GLTSYN_AUX_OUT(pin_idx, timer), 0);
2920 : 0 : ICE_WRITE_REG(hw, GLTSYN_CLKO(pin_idx, timer), 0);
2921 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_L(pin_idx, timer), 0);
2922 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_H(pin_idx, timer), 0);
2923 : :
2924 : : val = GLGEN_GPIO_CTL_PIN_DIR_M;
2925 : 0 : ICE_WRITE_REG(hw, GLGEN_GPIO_CTL(pin_idx), val);
2926 : : }
2927 : :
2928 : : /* disable uio intr before callback unregister */
2929 : 0 : rte_intr_disable(intr_handle);
2930 : :
2931 : 0 : return ret;
2932 : : }
2933 : :
2934 : : static int
2935 : 0 : ice_dev_uninit(struct rte_eth_dev *dev)
2936 : : {
2937 : 0 : ice_dev_close(dev);
2938 : :
2939 : 0 : return 0;
2940 : : }
2941 : :
2942 : : static bool
2943 : : is_hash_cfg_valid(struct ice_rss_hash_cfg *cfg)
2944 : : {
2945 [ # # # # ]: 0 : return (cfg->hash_flds != 0 && cfg->addl_hdrs != 0) ? true : false;
2946 : : }
2947 : :
2948 : : static void
2949 : : hash_cfg_reset(struct ice_rss_hash_cfg *cfg)
2950 : : {
2951 : 0 : cfg->hash_flds = 0;
2952 : 0 : cfg->addl_hdrs = 0;
2953 : 0 : cfg->symm = 0;
2954 : 0 : cfg->hdr_type = ICE_RSS_OUTER_HEADERS;
2955 : 0 : }
2956 : :
2957 : : static int
2958 : 0 : ice_hash_moveout(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
2959 : : {
2960 : : int status;
2961 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
2962 [ # # ]: 0 : struct ice_vsi *vsi = pf->main_vsi;
2963 : :
2964 [ # # ]: 0 : if (!is_hash_cfg_valid(cfg))
2965 : : return -ENOENT;
2966 : :
2967 : 0 : status = ice_rem_rss_cfg(hw, vsi->idx, cfg);
2968 [ # # ]: 0 : if (status && status != ICE_ERR_DOES_NOT_EXIST) {
2969 : 0 : PMD_DRV_LOG(ERR,
2970 : : "ice_rem_rss_cfg failed for VSI:%d, error:%d",
2971 : : vsi->idx, status);
2972 : 0 : return -EBUSY;
2973 : : }
2974 : :
2975 : : return 0;
2976 : : }
2977 : :
2978 : : static int
2979 : 0 : ice_hash_moveback(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
2980 : : {
2981 : : int status;
2982 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
2983 [ # # ]: 0 : struct ice_vsi *vsi = pf->main_vsi;
2984 : :
2985 [ # # ]: 0 : if (!is_hash_cfg_valid(cfg))
2986 : : return -ENOENT;
2987 : :
2988 : 0 : status = ice_add_rss_cfg(hw, vsi->idx, cfg);
2989 [ # # ]: 0 : if (status) {
2990 : 0 : PMD_DRV_LOG(ERR,
2991 : : "ice_add_rss_cfg failed for VSI:%d, error:%d",
2992 : : vsi->idx, status);
2993 : 0 : return -EBUSY;
2994 : : }
2995 : :
2996 : : return 0;
2997 : : }
2998 : :
2999 : : static int
3000 : : ice_hash_remove(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
3001 : : {
3002 : : int ret;
3003 : :
3004 : 0 : ret = ice_hash_moveout(pf, cfg);
3005 [ # # # # : 0 : if (ret && (ret != -ENOENT))
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # ]
3006 : : return ret;
3007 : :
3008 : : hash_cfg_reset(cfg);
3009 : :
3010 : 0 : return 0;
3011 : : }
3012 : :
3013 : : static int
3014 : 0 : ice_add_rss_cfg_pre_gtpu(struct ice_pf *pf, struct ice_hash_gtpu_ctx *ctx,
3015 : : u8 ctx_idx)
3016 : : {
3017 : : int ret;
3018 : :
3019 [ # # # # : 0 : switch (ctx_idx) {
# # # # ]
3020 : 0 : case ICE_HASH_GTPU_CTX_EH_IP:
3021 : 0 : ret = ice_hash_remove(pf,
3022 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
3023 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3024 : : return ret;
3025 : :
3026 : 0 : ret = ice_hash_remove(pf,
3027 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
3028 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3029 : : return ret;
3030 : :
3031 : 0 : ret = ice_hash_remove(pf,
3032 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
3033 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3034 : : return ret;
3035 : :
3036 : 0 : ret = ice_hash_remove(pf,
3037 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
3038 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3039 : : return ret;
3040 : :
3041 : 0 : ret = ice_hash_remove(pf,
3042 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
3043 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3044 : : return ret;
3045 : :
3046 : 0 : ret = ice_hash_remove(pf,
3047 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
3048 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3049 : : return ret;
3050 : :
3051 : 0 : ret = ice_hash_remove(pf,
3052 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
3053 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3054 : : return ret;
3055 : :
3056 : 0 : ret = ice_hash_remove(pf,
3057 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
3058 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3059 : 0 : return ret;
3060 : :
3061 : : break;
3062 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_UDP:
3063 : 0 : ret = ice_hash_remove(pf,
3064 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
3065 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3066 : : return ret;
3067 : :
3068 : 0 : ret = ice_hash_remove(pf,
3069 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
3070 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3071 : : return ret;
3072 : :
3073 : 0 : ret = ice_hash_moveout(pf,
3074 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
3075 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3076 : : return ret;
3077 : :
3078 : 0 : ret = ice_hash_moveout(pf,
3079 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
3080 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3081 : : return ret;
3082 : :
3083 : 0 : ret = ice_hash_moveout(pf,
3084 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
3085 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3086 : : return ret;
3087 : :
3088 : 0 : ret = ice_hash_moveout(pf,
3089 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
3090 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3091 : 0 : return ret;
3092 : :
3093 : : break;
3094 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_TCP:
3095 : 0 : ret = ice_hash_remove(pf,
3096 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
3097 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3098 : : return ret;
3099 : :
3100 : 0 : ret = ice_hash_remove(pf,
3101 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
3102 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3103 : : return ret;
3104 : :
3105 : 0 : ret = ice_hash_moveout(pf,
3106 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
3107 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3108 : : return ret;
3109 : :
3110 : 0 : ret = ice_hash_moveout(pf,
3111 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
3112 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3113 : : return ret;
3114 : :
3115 : 0 : ret = ice_hash_moveout(pf,
3116 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
3117 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3118 : : return ret;
3119 : :
3120 : 0 : ret = ice_hash_moveout(pf,
3121 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
3122 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3123 : 0 : return ret;
3124 : :
3125 : : break;
3126 : 0 : case ICE_HASH_GTPU_CTX_UP_IP:
3127 : 0 : ret = ice_hash_remove(pf,
3128 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
3129 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3130 : : return ret;
3131 : :
3132 : 0 : ret = ice_hash_remove(pf,
3133 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
3134 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3135 : : return ret;
3136 : :
3137 : 0 : ret = ice_hash_moveout(pf,
3138 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
3139 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3140 : : return ret;
3141 : :
3142 : 0 : ret = ice_hash_moveout(pf,
3143 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
3144 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3145 : : return ret;
3146 : :
3147 : 0 : ret = ice_hash_moveout(pf,
3148 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
3149 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3150 : 0 : return ret;
3151 : :
3152 : : break;
3153 : 0 : case ICE_HASH_GTPU_CTX_UP_IP_UDP:
3154 : : case ICE_HASH_GTPU_CTX_UP_IP_TCP:
3155 : 0 : ret = ice_hash_moveout(pf,
3156 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
3157 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3158 : : return ret;
3159 : :
3160 : 0 : ret = ice_hash_moveout(pf,
3161 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
3162 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3163 : : return ret;
3164 : :
3165 : 0 : ret = ice_hash_moveout(pf,
3166 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
3167 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3168 : 0 : return ret;
3169 : :
3170 : : break;
3171 : 0 : case ICE_HASH_GTPU_CTX_DW_IP:
3172 : 0 : ret = ice_hash_remove(pf,
3173 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
3174 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3175 : : return ret;
3176 : :
3177 : 0 : ret = ice_hash_remove(pf,
3178 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
3179 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3180 : : return ret;
3181 : :
3182 : 0 : ret = ice_hash_moveout(pf,
3183 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
3184 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3185 : : return ret;
3186 : :
3187 : 0 : ret = ice_hash_moveout(pf,
3188 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
3189 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3190 : : return ret;
3191 : :
3192 : 0 : ret = ice_hash_moveout(pf,
3193 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
3194 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3195 : 0 : return ret;
3196 : :
3197 : : break;
3198 : 0 : case ICE_HASH_GTPU_CTX_DW_IP_UDP:
3199 : : case ICE_HASH_GTPU_CTX_DW_IP_TCP:
3200 : 0 : ret = ice_hash_moveout(pf,
3201 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
3202 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3203 : : return ret;
3204 : :
3205 : 0 : ret = ice_hash_moveout(pf,
3206 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
3207 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3208 : : return ret;
3209 : :
3210 : 0 : ret = ice_hash_moveout(pf,
3211 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
3212 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3213 : 0 : return ret;
3214 : :
3215 : : break;
3216 : : default:
3217 : : break;
3218 : : }
3219 : :
3220 : : return 0;
3221 : : }
3222 : :
3223 : 0 : static u8 calc_gtpu_ctx_idx(uint32_t hdr)
3224 : : {
3225 : : u8 eh_idx, ip_idx;
3226 : :
3227 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_GTPU_EH)
3228 : : eh_idx = 0;
3229 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_GTPU_UP)
3230 : : eh_idx = 1;
3231 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_GTPU_DWN)
3232 : : eh_idx = 2;
3233 : : else
3234 : : return ICE_HASH_GTPU_CTX_MAX;
3235 : :
3236 : : ip_idx = 0;
3237 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_UDP)
3238 : : ip_idx = 1;
3239 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_TCP)
3240 : : ip_idx = 2;
3241 : :
3242 [ # # ]: 0 : if (hdr & (ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV6))
3243 : 0 : return eh_idx * 3 + ip_idx;
3244 : : else
3245 : : return ICE_HASH_GTPU_CTX_MAX;
3246 : : }
3247 : :
3248 : : static int
3249 : 0 : ice_add_rss_cfg_pre(struct ice_pf *pf, uint32_t hdr)
3250 : : {
3251 : 0 : u8 gtpu_ctx_idx = calc_gtpu_ctx_idx(hdr);
3252 : :
3253 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_IPV4)
3254 : 0 : return ice_add_rss_cfg_pre_gtpu(pf, &pf->hash_ctx.gtpu4,
3255 : : gtpu_ctx_idx);
3256 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_IPV6)
3257 : 0 : return ice_add_rss_cfg_pre_gtpu(pf, &pf->hash_ctx.gtpu6,
3258 : : gtpu_ctx_idx);
3259 : :
3260 : : return 0;
3261 : : }
3262 : :
3263 : : static int
3264 : 0 : ice_add_rss_cfg_post_gtpu(struct ice_pf *pf, struct ice_hash_gtpu_ctx *ctx,
3265 : : u8 ctx_idx, struct ice_rss_hash_cfg *cfg)
3266 : : {
3267 : : int ret;
3268 : :
3269 [ # # ]: 0 : if (ctx_idx < ICE_HASH_GTPU_CTX_MAX)
3270 : 0 : ctx->ctx[ctx_idx] = *cfg;
3271 : :
3272 [ # # # # ]: 0 : switch (ctx_idx) {
3273 : : case ICE_HASH_GTPU_CTX_EH_IP:
3274 : : break;
3275 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_UDP:
3276 : 0 : ret = ice_hash_moveback(pf,
3277 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
3278 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3279 : : return ret;
3280 : :
3281 : 0 : ret = ice_hash_moveback(pf,
3282 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
3283 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3284 : : return ret;
3285 : :
3286 : 0 : ret = ice_hash_moveback(pf,
3287 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
3288 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3289 : : return ret;
3290 : :
3291 : 0 : ret = ice_hash_moveback(pf,
3292 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
3293 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3294 : 0 : return ret;
3295 : :
3296 : : break;
3297 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_TCP:
3298 : 0 : ret = ice_hash_moveback(pf,
3299 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
3300 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3301 : : return ret;
3302 : :
3303 : 0 : ret = ice_hash_moveback(pf,
3304 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
3305 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3306 : : return ret;
3307 : :
3308 : 0 : ret = ice_hash_moveback(pf,
3309 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
3310 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3311 : : return ret;
3312 : :
3313 : 0 : ret = ice_hash_moveback(pf,
3314 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
3315 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3316 : 0 : return ret;
3317 : :
3318 : : break;
3319 : 0 : case ICE_HASH_GTPU_CTX_UP_IP:
3320 : : case ICE_HASH_GTPU_CTX_UP_IP_UDP:
3321 : : case ICE_HASH_GTPU_CTX_UP_IP_TCP:
3322 : : case ICE_HASH_GTPU_CTX_DW_IP:
3323 : : case ICE_HASH_GTPU_CTX_DW_IP_UDP:
3324 : : case ICE_HASH_GTPU_CTX_DW_IP_TCP:
3325 : 0 : ret = ice_hash_moveback(pf,
3326 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
3327 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3328 : : return ret;
3329 : :
3330 : 0 : ret = ice_hash_moveback(pf,
3331 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
3332 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3333 : : return ret;
3334 : :
3335 : 0 : ret = ice_hash_moveback(pf,
3336 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
3337 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3338 : 0 : return ret;
3339 : :
3340 : : break;
3341 : : default:
3342 : : break;
3343 : : }
3344 : :
3345 : : return 0;
3346 : : }
3347 : :
3348 : : static int
3349 : 0 : ice_add_rss_cfg_post(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
3350 : : {
3351 : 0 : u8 gtpu_ctx_idx = calc_gtpu_ctx_idx(cfg->addl_hdrs);
3352 : :
3353 [ # # ]: 0 : if (cfg->addl_hdrs & ICE_FLOW_SEG_HDR_IPV4)
3354 : 0 : return ice_add_rss_cfg_post_gtpu(pf, &pf->hash_ctx.gtpu4,
3355 : : gtpu_ctx_idx, cfg);
3356 [ # # ]: 0 : else if (cfg->addl_hdrs & ICE_FLOW_SEG_HDR_IPV6)
3357 : 0 : return ice_add_rss_cfg_post_gtpu(pf, &pf->hash_ctx.gtpu6,
3358 : : gtpu_ctx_idx, cfg);
3359 : :
3360 : : return 0;
3361 : : }
3362 : :
3363 : : static void
3364 : 0 : ice_rem_rss_cfg_post(struct ice_pf *pf, uint32_t hdr)
3365 : : {
3366 : 0 : u8 gtpu_ctx_idx = calc_gtpu_ctx_idx(hdr);
3367 : :
3368 [ # # ]: 0 : if (gtpu_ctx_idx >= ICE_HASH_GTPU_CTX_MAX)
3369 : : return;
3370 : :
3371 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_IPV4)
3372 : 0 : hash_cfg_reset(&pf->hash_ctx.gtpu4.ctx[gtpu_ctx_idx]);
3373 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_IPV6)
3374 : 0 : hash_cfg_reset(&pf->hash_ctx.gtpu6.ctx[gtpu_ctx_idx]);
3375 : : }
3376 : :
3377 : : int
3378 : 0 : ice_rem_rss_cfg_wrap(struct ice_pf *pf, uint16_t vsi_id,
3379 : : struct ice_rss_hash_cfg *cfg)
3380 : : {
3381 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3382 : : int ret;
3383 : :
3384 : 0 : ret = ice_rem_rss_cfg(hw, vsi_id, cfg);
3385 [ # # ]: 0 : if (ret && ret != ICE_ERR_DOES_NOT_EXIST)
3386 : 0 : PMD_DRV_LOG(ERR, "remove rss cfg failed");
3387 : :
3388 : 0 : ice_rem_rss_cfg_post(pf, cfg->addl_hdrs);
3389 : :
3390 : 0 : return 0;
3391 : : }
3392 : :
3393 : : int
3394 : 0 : ice_add_rss_cfg_wrap(struct ice_pf *pf, uint16_t vsi_id,
3395 : : struct ice_rss_hash_cfg *cfg)
3396 : : {
3397 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3398 : : int ret;
3399 : :
3400 : 0 : ret = ice_add_rss_cfg_pre(pf, cfg->addl_hdrs);
3401 [ # # ]: 0 : if (ret)
3402 : 0 : PMD_DRV_LOG(ERR, "add rss cfg pre failed");
3403 : :
3404 : 0 : ret = ice_add_rss_cfg(hw, vsi_id, cfg);
3405 [ # # ]: 0 : if (ret)
3406 : 0 : PMD_DRV_LOG(ERR, "add rss cfg failed");
3407 : :
3408 : 0 : ret = ice_add_rss_cfg_post(pf, cfg);
3409 [ # # ]: 0 : if (ret)
3410 : 0 : PMD_DRV_LOG(ERR, "add rss cfg post failed");
3411 : :
3412 : 0 : return 0;
3413 : : }
3414 : :
3415 : : static void
3416 : 0 : ice_rss_hash_set(struct ice_pf *pf, uint64_t rss_hf)
3417 : : {
3418 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3419 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3420 : : struct ice_rss_hash_cfg cfg;
3421 : : int ret;
3422 : :
3423 : : #define ICE_RSS_HF_ALL ( \
3424 : : RTE_ETH_RSS_IPV4 | \
3425 : : RTE_ETH_RSS_IPV6 | \
3426 : : RTE_ETH_RSS_NONFRAG_IPV4_UDP | \
3427 : : RTE_ETH_RSS_NONFRAG_IPV6_UDP | \
3428 : : RTE_ETH_RSS_NONFRAG_IPV4_TCP | \
3429 : : RTE_ETH_RSS_NONFRAG_IPV6_TCP | \
3430 : : RTE_ETH_RSS_NONFRAG_IPV4_SCTP | \
3431 : : RTE_ETH_RSS_NONFRAG_IPV6_SCTP)
3432 : :
3433 : 0 : ret = ice_rem_vsi_rss_cfg(hw, vsi->idx);
3434 [ # # ]: 0 : if (ret)
3435 : 0 : PMD_DRV_LOG(ERR, "%s Remove rss vsi fail %d",
3436 : : __func__, ret);
3437 : :
3438 : 0 : cfg.symm = 0;
3439 : 0 : cfg.hdr_type = ICE_RSS_OUTER_HEADERS;
3440 : : /* Configure RSS for IPv4 with src/dst addr as input set */
3441 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV4) {
3442 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3443 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV4;
3444 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3445 [ # # ]: 0 : if (ret)
3446 : 0 : PMD_DRV_LOG(ERR, "%s IPV4 rss flow fail %d",
3447 : : __func__, ret);
3448 : : }
3449 : :
3450 : : /* Configure RSS for IPv6 with src/dst addr as input set */
3451 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV6) {
3452 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_IPV6 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3453 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV6;
3454 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3455 [ # # ]: 0 : if (ret)
3456 : 0 : PMD_DRV_LOG(ERR, "%s IPV6 rss flow fail %d",
3457 : : __func__, ret);
3458 : : }
3459 : :
3460 : : /* Configure RSS for udp4 with src/dst addr and port as input set */
3461 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_UDP) {
3462 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_UDP | ICE_FLOW_SEG_HDR_IPV4 |
3463 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3464 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV4;
3465 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3466 [ # # ]: 0 : if (ret)
3467 : 0 : PMD_DRV_LOG(ERR, "%s UDP_IPV4 rss flow fail %d",
3468 : : __func__, ret);
3469 : : }
3470 : :
3471 : : /* Configure RSS for udp6 with src/dst addr and port as input set */
3472 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_UDP) {
3473 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_UDP | ICE_FLOW_SEG_HDR_IPV6 |
3474 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3475 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV6;
3476 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3477 [ # # ]: 0 : if (ret)
3478 : 0 : PMD_DRV_LOG(ERR, "%s UDP_IPV6 rss flow fail %d",
3479 : : __func__, ret);
3480 : : }
3481 : :
3482 : : /* Configure RSS for tcp4 with src/dst addr and port as input set */
3483 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_TCP) {
3484 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_TCP | ICE_FLOW_SEG_HDR_IPV4 |
3485 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3486 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV4;
3487 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3488 [ # # ]: 0 : if (ret)
3489 : 0 : PMD_DRV_LOG(ERR, "%s TCP_IPV4 rss flow fail %d",
3490 : : __func__, ret);
3491 : : }
3492 : :
3493 : : /* Configure RSS for tcp6 with src/dst addr and port as input set */
3494 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_TCP) {
3495 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_TCP | ICE_FLOW_SEG_HDR_IPV6 |
3496 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3497 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV6;
3498 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3499 [ # # ]: 0 : if (ret)
3500 : 0 : PMD_DRV_LOG(ERR, "%s TCP_IPV6 rss flow fail %d",
3501 : : __func__, ret);
3502 : : }
3503 : :
3504 : : /* Configure RSS for sctp4 with src/dst addr and port as input set */
3505 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_SCTP) {
3506 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_SCTP | ICE_FLOW_SEG_HDR_IPV4 |
3507 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3508 : 0 : cfg.hash_flds = ICE_HASH_SCTP_IPV4;
3509 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3510 [ # # ]: 0 : if (ret)
3511 : 0 : PMD_DRV_LOG(ERR, "%s SCTP_IPV4 rss flow fail %d",
3512 : : __func__, ret);
3513 : : }
3514 : :
3515 : : /* Configure RSS for sctp6 with src/dst addr and port as input set */
3516 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_SCTP) {
3517 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_SCTP | ICE_FLOW_SEG_HDR_IPV6 |
3518 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3519 : 0 : cfg.hash_flds = ICE_HASH_SCTP_IPV6;
3520 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3521 [ # # ]: 0 : if (ret)
3522 : 0 : PMD_DRV_LOG(ERR, "%s SCTP_IPV6 rss flow fail %d",
3523 : : __func__, ret);
3524 : : }
3525 : :
3526 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV4) {
3527 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_IPV4 |
3528 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3529 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV4;
3530 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3531 [ # # ]: 0 : if (ret)
3532 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV4 rss flow fail %d",
3533 : : __func__, ret);
3534 : : }
3535 : :
3536 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV6) {
3537 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_IPV6 |
3538 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3539 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV6;
3540 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3541 [ # # ]: 0 : if (ret)
3542 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV6 rss flow fail %d",
3543 : : __func__, ret);
3544 : : }
3545 : :
3546 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_UDP) {
3547 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_UDP |
3548 : : ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3549 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV4;
3550 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3551 [ # # ]: 0 : if (ret)
3552 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV4_UDP rss flow fail %d",
3553 : : __func__, ret);
3554 : : }
3555 : :
3556 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_UDP) {
3557 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_UDP |
3558 : : ICE_FLOW_SEG_HDR_IPV6 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3559 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV6;
3560 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3561 [ # # ]: 0 : if (ret)
3562 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV6_UDP rss flow fail %d",
3563 : : __func__, ret);
3564 : : }
3565 : :
3566 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_TCP) {
3567 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_TCP |
3568 : : ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3569 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV4;
3570 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3571 [ # # ]: 0 : if (ret)
3572 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV4_TCP rss flow fail %d",
3573 : : __func__, ret);
3574 : : }
3575 : :
3576 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_TCP) {
3577 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_TCP |
3578 : : ICE_FLOW_SEG_HDR_IPV6 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3579 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV6;
3580 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3581 [ # # ]: 0 : if (ret)
3582 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV6_TCP rss flow fail %d",
3583 : : __func__, ret);
3584 : : }
3585 : :
3586 : 0 : pf->rss_hf = rss_hf & ICE_RSS_HF_ALL;
3587 : 0 : }
3588 : :
3589 : : static void
3590 : 0 : ice_get_default_rss_key(uint8_t *rss_key, uint32_t rss_key_size)
3591 : : {
3592 : : static struct ice_aqc_get_set_rss_keys default_key;
3593 : : static bool default_key_done;
3594 : : uint8_t *key = (uint8_t *)&default_key;
3595 : : size_t i;
3596 : :
3597 [ # # ]: 0 : if (rss_key_size > sizeof(default_key)) {
3598 : 0 : PMD_DRV_LOG(WARNING,
3599 : : "requested size %u is larger than default %zu, "
3600 : : "only %zu bytes are gotten for key",
3601 : : rss_key_size, sizeof(default_key),
3602 : : sizeof(default_key));
3603 : : }
3604 : :
3605 [ # # ]: 0 : if (!default_key_done) {
3606 : : /* Calculate the default hash key */
3607 [ # # ]: 0 : for (i = 0; i < sizeof(default_key); i++)
3608 : 0 : key[i] = (uint8_t)rte_rand();
3609 : 0 : default_key_done = true;
3610 : : }
3611 [ # # ]: 0 : rte_memcpy(rss_key, key, RTE_MIN(rss_key_size, sizeof(default_key)));
3612 : 0 : }
3613 : :
3614 : 0 : static int ice_init_rss(struct ice_pf *pf)
3615 : : {
3616 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3617 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3618 : 0 : struct rte_eth_dev_data *dev_data = pf->dev_data;
3619 : : struct ice_aq_get_set_rss_lut_params lut_params;
3620 : : struct rte_eth_rss_conf *rss_conf;
3621 : : struct ice_aqc_get_set_rss_keys key;
3622 : : uint16_t i, nb_q;
3623 : : int ret = 0;
3624 : 0 : bool is_safe_mode = pf->adapter->is_safe_mode;
3625 : : uint32_t reg;
3626 : :
3627 : : rss_conf = &dev_data->dev_conf.rx_adv_conf.rss_conf;
3628 : 0 : nb_q = dev_data->nb_rx_queues;
3629 : 0 : vsi->rss_key_size = ICE_AQC_GET_SET_RSS_KEY_DATA_RSS_KEY_SIZE +
3630 : : ICE_AQC_GET_SET_RSS_KEY_DATA_HASH_KEY_SIZE;
3631 : 0 : vsi->rss_lut_size = pf->hash_lut_size;
3632 : :
3633 [ # # ]: 0 : if (nb_q == 0) {
3634 : 0 : PMD_DRV_LOG(WARNING,
3635 : : "RSS is not supported as rx queues number is zero");
3636 : 0 : return 0;
3637 : : }
3638 : :
3639 [ # # ]: 0 : if (is_safe_mode) {
3640 : 0 : PMD_DRV_LOG(WARNING, "RSS is not supported in safe mode");
3641 : 0 : return 0;
3642 : : }
3643 : :
3644 [ # # ]: 0 : if (!vsi->rss_key) {
3645 : 0 : vsi->rss_key = rte_zmalloc(NULL,
3646 : : vsi->rss_key_size, 0);
3647 [ # # ]: 0 : if (vsi->rss_key == NULL) {
3648 : 0 : PMD_DRV_LOG(ERR, "Failed to allocate memory for rss_key");
3649 : 0 : return -ENOMEM;
3650 : : }
3651 : : }
3652 [ # # ]: 0 : if (!vsi->rss_lut) {
3653 : 0 : vsi->rss_lut = rte_zmalloc(NULL,
3654 : 0 : vsi->rss_lut_size, 0);
3655 [ # # ]: 0 : if (vsi->rss_lut == NULL) {
3656 : 0 : PMD_DRV_LOG(ERR, "Failed to allocate memory for rss_key");
3657 : 0 : rte_free(vsi->rss_key);
3658 : 0 : vsi->rss_key = NULL;
3659 : 0 : return -ENOMEM;
3660 : : }
3661 : : }
3662 : : /* configure RSS key */
3663 [ # # ]: 0 : if (!rss_conf->rss_key)
3664 : 0 : ice_get_default_rss_key(vsi->rss_key, vsi->rss_key_size);
3665 : : else
3666 : 0 : rte_memcpy(vsi->rss_key, rss_conf->rss_key,
3667 [ # # ]: 0 : RTE_MIN(rss_conf->rss_key_len,
3668 : : vsi->rss_key_size));
3669 : :
3670 [ # # ]: 0 : rte_memcpy(key.standard_rss_key, vsi->rss_key,
3671 : : ICE_AQC_GET_SET_RSS_KEY_DATA_RSS_KEY_SIZE);
3672 : : rte_memcpy(key.extended_hash_key,
3673 [ # # ]: 0 : &vsi->rss_key[ICE_AQC_GET_SET_RSS_KEY_DATA_RSS_KEY_SIZE],
3674 : : ICE_AQC_GET_SET_RSS_KEY_DATA_HASH_KEY_SIZE);
3675 : 0 : ret = ice_aq_set_rss_key(hw, vsi->idx, &key);
3676 [ # # ]: 0 : if (ret)
3677 : 0 : goto out;
3678 : :
3679 : : /* init RSS LUT table */
3680 [ # # ]: 0 : for (i = 0; i < vsi->rss_lut_size; i++)
3681 : 0 : vsi->rss_lut[i] = i % nb_q;
3682 : :
3683 : 0 : lut_params.vsi_handle = vsi->idx;
3684 : 0 : lut_params.lut_size = vsi->rss_lut_size;
3685 : 0 : lut_params.lut_type = ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_PF;
3686 : 0 : lut_params.lut = vsi->rss_lut;
3687 : 0 : lut_params.global_lut_id = 0;
3688 : 0 : ret = ice_aq_set_rss_lut(hw, &lut_params);
3689 [ # # ]: 0 : if (ret)
3690 : 0 : goto out;
3691 : :
3692 : : /* Enable registers for symmetric_toeplitz function. */
3693 : 0 : reg = ICE_READ_REG(hw, VSIQF_HASH_CTL(vsi->vsi_id));
3694 : 0 : reg = (reg & (~VSIQF_HASH_CTL_HASH_SCHEME_M)) |
3695 : : (1 << VSIQF_HASH_CTL_HASH_SCHEME_S);
3696 : 0 : ICE_WRITE_REG(hw, VSIQF_HASH_CTL(vsi->vsi_id), reg);
3697 : :
3698 : : /* RSS hash configuration */
3699 : 0 : ice_rss_hash_set(pf, rss_conf->rss_hf);
3700 : :
3701 : 0 : return 0;
3702 : 0 : out:
3703 : 0 : rte_free(vsi->rss_key);
3704 : 0 : vsi->rss_key = NULL;
3705 : 0 : rte_free(vsi->rss_lut);
3706 : 0 : vsi->rss_lut = NULL;
3707 : 0 : return -EINVAL;
3708 : : }
3709 : :
3710 : : static int
3711 : 0 : ice_dev_configure(struct rte_eth_dev *dev)
3712 : : {
3713 : 0 : struct ice_adapter *ad =
3714 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
3715 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3716 : : int ret;
3717 : :
3718 : : /* Initialize to TRUE. If any of Rx queues doesn't meet the
3719 : : * bulk allocation or vector Rx preconditions we will reset it.
3720 : : */
3721 : 0 : ad->rx_bulk_alloc_allowed = true;
3722 : 0 : ad->tx_simple_allowed = true;
3723 : :
3724 : 0 : ad->rx_func_type = ICE_RX_DEFAULT;
3725 : :
3726 [ # # ]: 0 : if (dev->data->dev_conf.rxmode.mq_mode & RTE_ETH_MQ_RX_RSS_FLAG)
3727 : 0 : dev->data->dev_conf.rxmode.offloads |= RTE_ETH_RX_OFFLOAD_RSS_HASH;
3728 : :
3729 [ # # ]: 0 : if (dev->data->nb_rx_queues) {
3730 : 0 : ret = ice_init_rss(pf);
3731 [ # # ]: 0 : if (ret) {
3732 : 0 : PMD_DRV_LOG(ERR, "Failed to enable rss for PF");
3733 : 0 : return ret;
3734 : : }
3735 : : }
3736 : :
3737 : : return 0;
3738 : : }
3739 : :
3740 : : static void
3741 : 0 : __vsi_queues_bind_intr(struct ice_vsi *vsi, uint16_t msix_vect,
3742 : : int base_queue, int nb_queue)
3743 : : {
3744 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
3745 : : uint32_t val, val_tx;
3746 : : int rx_low_latency, i;
3747 : :
3748 : 0 : rx_low_latency = vsi->adapter->devargs.rx_low_latency;
3749 [ # # ]: 0 : for (i = 0; i < nb_queue; i++) {
3750 : : /*do actual bind*/
3751 : 0 : val = (msix_vect & QINT_RQCTL_MSIX_INDX_M) |
3752 : : (0 << QINT_RQCTL_ITR_INDX_S) | QINT_RQCTL_CAUSE_ENA_M;
3753 : : val_tx = (msix_vect & QINT_TQCTL_MSIX_INDX_M) |
3754 : : (0 << QINT_TQCTL_ITR_INDX_S) | QINT_TQCTL_CAUSE_ENA_M;
3755 : :
3756 : 0 : PMD_DRV_LOG(INFO, "queue %d is binding to vect %d",
3757 : : base_queue + i, msix_vect);
3758 : :
3759 : : /* set ITR0 value */
3760 [ # # ]: 0 : if (rx_low_latency) {
3761 : : /**
3762 : : * Empirical configuration for optimal real time
3763 : : * latency reduced interrupt throttling to 2us
3764 : : */
3765 : 0 : ICE_WRITE_REG(hw, GLINT_ITR(0, msix_vect), 0x1);
3766 : 0 : ICE_WRITE_REG(hw, QRX_ITR(base_queue + i),
3767 : : QRX_ITR_NO_EXPR_M);
3768 : : } else {
3769 : 0 : ICE_WRITE_REG(hw, GLINT_ITR(0, msix_vect), 0x2);
3770 : 0 : ICE_WRITE_REG(hw, QRX_ITR(base_queue + i), 0);
3771 : : }
3772 : :
3773 : 0 : ICE_WRITE_REG(hw, QINT_RQCTL(base_queue + i), val);
3774 : 0 : ICE_WRITE_REG(hw, QINT_TQCTL(base_queue + i), val_tx);
3775 : : }
3776 : 0 : }
3777 : :
3778 : : void
3779 : 0 : ice_vsi_queues_bind_intr(struct ice_vsi *vsi)
3780 : : {
3781 : 0 : struct rte_eth_dev *dev = &rte_eth_devices[vsi->adapter->pf.dev_data->port_id];
3782 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
3783 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
3784 : : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
3785 : 0 : uint16_t msix_vect = vsi->msix_intr;
3786 : 0 : uint16_t nb_msix = RTE_MIN(vsi->nb_msix,
3787 : : rte_intr_nb_efd_get(intr_handle));
3788 : : uint16_t queue_idx = 0;
3789 : : int record = 0;
3790 : : int i;
3791 : :
3792 : : /* clear Rx/Tx queue interrupt */
3793 [ # # ]: 0 : for (i = 0; i < vsi->nb_used_qps; i++) {
3794 : 0 : ICE_WRITE_REG(hw, QINT_TQCTL(vsi->base_queue + i), 0);
3795 : 0 : ICE_WRITE_REG(hw, QINT_RQCTL(vsi->base_queue + i), 0);
3796 : : }
3797 : :
3798 : : /* PF bind interrupt */
3799 [ # # ]: 0 : if (rte_intr_dp_is_en(intr_handle)) {
3800 : : queue_idx = 0;
3801 : : record = 1;
3802 : : }
3803 : :
3804 [ # # ]: 0 : for (i = 0; i < vsi->nb_used_qps; i++) {
3805 [ # # ]: 0 : if (nb_msix <= 1) {
3806 [ # # ]: 0 : if (!rte_intr_allow_others(intr_handle))
3807 : : msix_vect = ICE_MISC_VEC_ID;
3808 : :
3809 : : /* uio mapping all queue to one msix_vect */
3810 : 0 : __vsi_queues_bind_intr(vsi, msix_vect,
3811 : 0 : vsi->base_queue + i,
3812 : 0 : vsi->nb_used_qps - i);
3813 : :
3814 [ # # # # ]: 0 : for (; !!record && i < vsi->nb_used_qps; i++)
3815 : 0 : rte_intr_vec_list_index_set(intr_handle,
3816 : : queue_idx + i, msix_vect);
3817 : :
3818 : : break;
3819 : : }
3820 : :
3821 : : /* vfio 1:1 queue/msix_vect mapping */
3822 : 0 : __vsi_queues_bind_intr(vsi, msix_vect,
3823 : 0 : vsi->base_queue + i, 1);
3824 : :
3825 [ # # ]: 0 : if (!!record)
3826 : 0 : rte_intr_vec_list_index_set(intr_handle,
3827 : : queue_idx + i,
3828 : : msix_vect);
3829 : :
3830 : 0 : msix_vect++;
3831 : 0 : nb_msix--;
3832 : : }
3833 : 0 : }
3834 : :
3835 : : void
3836 : 0 : ice_vsi_enable_queues_intr(struct ice_vsi *vsi)
3837 : : {
3838 : 0 : struct rte_eth_dev *dev = &rte_eth_devices[vsi->adapter->pf.dev_data->port_id];
3839 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
3840 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
3841 : : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
3842 : : uint16_t msix_intr, i;
3843 : :
3844 [ # # ]: 0 : if (rte_intr_allow_others(intr_handle))
3845 [ # # ]: 0 : for (i = 0; i < vsi->nb_used_qps; i++) {
3846 : 0 : msix_intr = vsi->msix_intr + i;
3847 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr),
3848 : : GLINT_DYN_CTL_INTENA_M |
3849 : : GLINT_DYN_CTL_CLEARPBA_M |
3850 : : GLINT_DYN_CTL_ITR_INDX_M |
3851 : : GLINT_DYN_CTL_WB_ON_ITR_M);
3852 : : }
3853 : : else
3854 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0),
3855 : : GLINT_DYN_CTL_INTENA_M |
3856 : : GLINT_DYN_CTL_CLEARPBA_M |
3857 : : GLINT_DYN_CTL_ITR_INDX_M |
3858 : : GLINT_DYN_CTL_WB_ON_ITR_M);
3859 : 0 : }
3860 : :
3861 : : static int
3862 : 0 : ice_rxq_intr_setup(struct rte_eth_dev *dev)
3863 : : {
3864 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3865 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
3866 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
3867 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3868 : : uint32_t intr_vector = 0;
3869 : :
3870 : 0 : rte_intr_disable(intr_handle);
3871 : :
3872 : : /* check and configure queue intr-vector mapping */
3873 [ # # ]: 0 : if ((rte_intr_cap_multiple(intr_handle) ||
3874 [ # # ]: 0 : !RTE_ETH_DEV_SRIOV(dev).active) &&
3875 [ # # ]: 0 : dev->data->dev_conf.intr_conf.rxq != 0) {
3876 : 0 : intr_vector = dev->data->nb_rx_queues;
3877 [ # # ]: 0 : if (intr_vector > ICE_MAX_INTR_QUEUE_NUM) {
3878 : 0 : PMD_DRV_LOG(ERR, "At most %d intr queues supported",
3879 : : ICE_MAX_INTR_QUEUE_NUM);
3880 : 0 : return -ENOTSUP;
3881 : : }
3882 [ # # ]: 0 : if (rte_intr_efd_enable(intr_handle, intr_vector))
3883 : : return -1;
3884 : : }
3885 : :
3886 [ # # ]: 0 : if (rte_intr_dp_is_en(intr_handle)) {
3887 [ # # ]: 0 : if (rte_intr_vec_list_alloc(intr_handle, NULL,
3888 : 0 : dev->data->nb_rx_queues)) {
3889 : 0 : PMD_DRV_LOG(ERR,
3890 : : "Failed to allocate %d rx_queues intr_vec",
3891 : : dev->data->nb_rx_queues);
3892 : 0 : return -ENOMEM;
3893 : : }
3894 : : }
3895 : :
3896 : : /* Map queues with MSIX interrupt */
3897 : 0 : vsi->nb_used_qps = dev->data->nb_rx_queues;
3898 : 0 : ice_vsi_queues_bind_intr(vsi);
3899 : :
3900 : : /* Enable interrupts for all the queues */
3901 : 0 : ice_vsi_enable_queues_intr(vsi);
3902 : :
3903 : 0 : rte_intr_enable(intr_handle);
3904 : :
3905 : 0 : return 0;
3906 : : }
3907 : :
3908 : : static int
3909 : 0 : ice_get_link_info_safe(struct ice_pf *pf, bool ena_lse,
3910 : : struct ice_link_status *link)
3911 : : {
3912 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3913 : : int ret;
3914 : :
3915 : 0 : rte_spinlock_lock(&pf->link_lock);
3916 : :
3917 : 0 : ret = ice_aq_get_link_info(hw->port_info, ena_lse, link, NULL);
3918 : :
3919 : : rte_spinlock_unlock(&pf->link_lock);
3920 : :
3921 : 0 : return ret;
3922 : : }
3923 : :
3924 : : static void
3925 : 0 : ice_get_init_link_status(struct rte_eth_dev *dev)
3926 : : {
3927 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3928 : 0 : bool enable_lse = dev->data->dev_conf.intr_conf.lsc ? true : false;
3929 : : struct ice_link_status link_status;
3930 : : int ret;
3931 : :
3932 : 0 : ret = ice_get_link_info_safe(pf, enable_lse, &link_status);
3933 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
3934 : 0 : PMD_DRV_LOG(ERR, "Failed to get link info");
3935 : 0 : pf->init_link_up = false;
3936 : 0 : return;
3937 : : }
3938 : :
3939 [ # # ]: 0 : if (link_status.link_info & ICE_AQ_LINK_UP)
3940 : 0 : pf->init_link_up = true;
3941 : : else
3942 : 0 : pf->init_link_up = false;
3943 : : }
3944 : :
3945 : : static int
3946 : 0 : ice_pps_out_cfg(struct ice_hw *hw, int idx, int timer)
3947 : : {
3948 : : uint64_t current_time, start_time;
3949 : : uint32_t hi, lo, lo2, func, val;
3950 : :
3951 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(timer));
3952 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(timer));
3953 : 0 : lo2 = ICE_READ_REG(hw, GLTSYN_TIME_L(timer));
3954 : :
3955 [ # # ]: 0 : if (lo2 < lo) {
3956 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(timer));
3957 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(timer));
3958 : : }
3959 : :
3960 : 0 : current_time = ((uint64_t)hi << 32) | lo;
3961 : :
3962 : 0 : start_time = (current_time + NSEC_PER_SEC) /
3963 : : NSEC_PER_SEC * NSEC_PER_SEC;
3964 : 0 : start_time = start_time - PPS_OUT_DELAY_NS;
3965 : :
3966 : 0 : func = 8 + idx + timer * 4;
3967 : 0 : val = GLGEN_GPIO_CTL_PIN_DIR_M |
3968 : 0 : ((func << GLGEN_GPIO_CTL_PIN_FUNC_S) &
3969 : : GLGEN_GPIO_CTL_PIN_FUNC_M);
3970 : :
3971 : : /* Write clkout with half of period value */
3972 : 0 : ICE_WRITE_REG(hw, GLTSYN_CLKO(idx, timer), NSEC_PER_SEC / 2);
3973 : :
3974 : : /* Write TARGET time register */
3975 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_L(idx, timer), start_time & 0xffffffff);
3976 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_H(idx, timer), start_time >> 32);
3977 : :
3978 : : /* Write AUX_OUT register */
3979 : 0 : ICE_WRITE_REG(hw, GLTSYN_AUX_OUT(idx, timer),
3980 : : GLTSYN_AUX_OUT_0_OUT_ENA_M | GLTSYN_AUX_OUT_0_OUTMOD_M);
3981 : :
3982 : : /* Write GPIO CTL register */
3983 : 0 : ICE_WRITE_REG(hw, GLGEN_GPIO_CTL(idx), val);
3984 : :
3985 : 0 : return 0;
3986 : : }
3987 : :
3988 : : static int
3989 : 0 : ice_dev_start(struct rte_eth_dev *dev)
3990 : : {
3991 : 0 : struct rte_eth_dev_data *data = dev->data;
3992 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
3993 : : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3994 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3995 : : struct ice_adapter *ad =
3996 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
3997 : : uint16_t nb_rxq = 0;
3998 : : uint16_t nb_txq, i;
3999 : : uint16_t max_frame_size;
4000 : : int mask, ret;
4001 : 0 : uint8_t timer = hw->func_caps.ts_func_info.tmr_index_owned;
4002 : 0 : uint32_t pin_idx = ad->devargs.pin_idx;
4003 : : ice_declare_bitmap(pmask, ICE_PROMISC_MAX);
4004 : : ice_zero_bitmap(pmask, ICE_PROMISC_MAX);
4005 : :
4006 : : /* choose vector Tx function before starting queues */
4007 : 0 : ice_set_tx_function(dev);
4008 : :
4009 : : /* program Tx queues' context in hardware */
4010 [ # # ]: 0 : for (nb_txq = 0; nb_txq < data->nb_tx_queues; nb_txq++) {
4011 : 0 : ret = ice_tx_queue_start(dev, nb_txq);
4012 [ # # ]: 0 : if (ret) {
4013 : 0 : PMD_DRV_LOG(ERR, "fail to start Tx queue %u", nb_txq);
4014 : 0 : goto tx_err;
4015 : : }
4016 : : }
4017 : :
4018 : : /* program Rx queues' context in hardware*/
4019 [ # # ]: 0 : for (nb_rxq = 0; nb_rxq < data->nb_rx_queues; nb_rxq++) {
4020 : 0 : ret = ice_rx_queue_start(dev, nb_rxq);
4021 [ # # ]: 0 : if (ret) {
4022 : 0 : PMD_DRV_LOG(ERR, "fail to start Rx queue %u", nb_rxq);
4023 : 0 : goto rx_err;
4024 : : }
4025 : : }
4026 : :
4027 : : /* we need to choose Rx fn after queue start, when we know if we need scattered Rx */
4028 : 0 : ice_set_rx_function(dev);
4029 : :
4030 : : mask = RTE_ETH_VLAN_STRIP_MASK | RTE_ETH_VLAN_FILTER_MASK |
4031 : : RTE_ETH_VLAN_EXTEND_MASK;
4032 [ # # ]: 0 : if (ice_is_dvm_ena(hw))
4033 : : mask |= RTE_ETH_QINQ_STRIP_MASK;
4034 : :
4035 : 0 : ret = ice_vlan_offload_set(dev, mask);
4036 [ # # ]: 0 : if (ret) {
4037 : 0 : PMD_INIT_LOG(ERR, "Unable to set VLAN offload");
4038 : 0 : goto rx_err;
4039 : : }
4040 : :
4041 : : /* enable Rx interrupt and mapping Rx queue to interrupt vector */
4042 [ # # ]: 0 : if (ice_rxq_intr_setup(dev))
4043 : : return -EIO;
4044 : :
4045 : : /* Enable receiving broadcast packets and transmitting packets */
4046 : : ice_set_bit(ICE_PROMISC_BCAST_RX, pmask);
4047 : : ice_set_bit(ICE_PROMISC_BCAST_TX, pmask);
4048 : : ice_set_bit(ICE_PROMISC_UCAST_TX, pmask);
4049 : : ice_set_bit(ICE_PROMISC_MCAST_TX, pmask);
4050 : :
4051 : 0 : ret = ice_set_vsi_promisc(hw, vsi->idx, pmask, 0);
4052 [ # # ]: 0 : if (ret != ICE_SUCCESS)
4053 : 0 : PMD_DRV_LOG(INFO, "fail to set vsi broadcast");
4054 : :
4055 : 0 : ret = ice_aq_set_event_mask(hw, hw->port_info->lport,
4056 : : ((u16)(ICE_AQ_LINK_EVENT_LINK_FAULT |
4057 : : ICE_AQ_LINK_EVENT_PHY_TEMP_ALARM |
4058 : : ICE_AQ_LINK_EVENT_EXCESSIVE_ERRORS |
4059 : : ICE_AQ_LINK_EVENT_SIGNAL_DETECT |
4060 : : ICE_AQ_LINK_EVENT_AN_COMPLETED |
4061 : : ICE_AQ_LINK_EVENT_PORT_TX_SUSPENDED)),
4062 : : NULL);
4063 [ # # ]: 0 : if (ret != ICE_SUCCESS)
4064 : 0 : PMD_DRV_LOG(WARNING, "Fail to set phy mask");
4065 : :
4066 : 0 : ice_get_init_link_status(dev);
4067 : :
4068 : : ice_dev_set_link_up(dev);
4069 : :
4070 : : /* Call get_link_info aq command to enable/disable LSE */
4071 : 0 : ice_link_update(dev, 1);
4072 : :
4073 : 0 : pf->adapter_stopped = false;
4074 : :
4075 : : /* Set the max frame size to default value*/
4076 [ # # ]: 0 : max_frame_size = pf->dev_data->mtu ?
4077 : : pf->dev_data->mtu + ICE_ETH_OVERHEAD :
4078 : : ICE_FRAME_SIZE_MAX;
4079 : :
4080 : : /* Set the max frame size to HW*/
4081 : 0 : ice_aq_set_mac_cfg(hw, max_frame_size, false, NULL);
4082 : :
4083 [ # # ]: 0 : if (ad->devargs.pps_out_ena) {
4084 : 0 : ret = ice_pps_out_cfg(hw, pin_idx, timer);
4085 [ # # ]: 0 : if (ret) {
4086 : 0 : PMD_DRV_LOG(ERR, "Fail to configure 1pps out");
4087 : 0 : goto rx_err;
4088 : : }
4089 : : }
4090 : :
4091 : : return 0;
4092 : :
4093 : : /* stop the started queues if failed to start all queues */
4094 : 0 : rx_err:
4095 [ # # ]: 0 : for (i = 0; i < nb_rxq; i++)
4096 : 0 : ice_rx_queue_stop(dev, i);
4097 : 0 : tx_err:
4098 [ # # ]: 0 : for (i = 0; i < nb_txq; i++)
4099 : 0 : ice_tx_queue_stop(dev, i);
4100 : :
4101 : : return -EIO;
4102 : : }
4103 : :
4104 : : static int
4105 : 0 : ice_dev_reset(struct rte_eth_dev *dev)
4106 : : {
4107 : : int ret;
4108 : :
4109 [ # # ]: 0 : if (dev->data->sriov.active)
4110 : : return -ENOTSUP;
4111 : :
4112 : : ret = ice_dev_uninit(dev);
4113 : : if (ret) {
4114 : : PMD_INIT_LOG(ERR, "failed to uninit device, status = %d", ret);
4115 : : return -ENXIO;
4116 : : }
4117 : :
4118 : 0 : ret = ice_dev_init(dev);
4119 [ # # ]: 0 : if (ret) {
4120 : 0 : PMD_INIT_LOG(ERR, "failed to init device, status = %d", ret);
4121 : 0 : return -ENXIO;
4122 : : }
4123 : :
4124 : : return 0;
4125 : : }
4126 : :
4127 : : static int
4128 : 0 : ice_dev_info_get(struct rte_eth_dev *dev, struct rte_eth_dev_info *dev_info)
4129 : : {
4130 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4131 : : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4132 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4133 : 0 : struct rte_pci_device *pci_dev = RTE_DEV_TO_PCI(dev->device);
4134 : 0 : bool is_safe_mode = pf->adapter->is_safe_mode;
4135 : : u64 phy_type_low;
4136 : : u64 phy_type_high;
4137 : :
4138 : 0 : dev_info->min_rx_bufsize = ICE_BUF_SIZE_MIN;
4139 : 0 : dev_info->max_rx_pktlen = ICE_FRAME_SIZE_MAX;
4140 : 0 : dev_info->max_rx_queues = vsi->nb_qps;
4141 : 0 : dev_info->max_tx_queues = vsi->nb_qps;
4142 : 0 : dev_info->max_mac_addrs = vsi->max_macaddrs;
4143 : 0 : dev_info->max_vfs = pci_dev->max_vfs;
4144 : 0 : dev_info->max_mtu = dev_info->max_rx_pktlen - ICE_ETH_OVERHEAD;
4145 : 0 : dev_info->min_mtu = RTE_ETHER_MIN_MTU;
4146 : :
4147 : 0 : dev_info->rx_offload_capa =
4148 : : RTE_ETH_RX_OFFLOAD_VLAN_STRIP |
4149 : : RTE_ETH_RX_OFFLOAD_KEEP_CRC |
4150 : : RTE_ETH_RX_OFFLOAD_SCATTER |
4151 : : RTE_ETH_RX_OFFLOAD_VLAN_FILTER;
4152 : 0 : dev_info->tx_offload_capa =
4153 : : RTE_ETH_TX_OFFLOAD_VLAN_INSERT |
4154 : : RTE_ETH_TX_OFFLOAD_TCP_TSO |
4155 : : RTE_ETH_TX_OFFLOAD_MULTI_SEGS |
4156 : : RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE;
4157 : 0 : dev_info->flow_type_rss_offloads = 0;
4158 : :
4159 [ # # ]: 0 : if (!is_safe_mode) {
4160 : 0 : dev_info->rx_offload_capa |=
4161 : : RTE_ETH_RX_OFFLOAD_IPV4_CKSUM |
4162 : : RTE_ETH_RX_OFFLOAD_UDP_CKSUM |
4163 : : RTE_ETH_RX_OFFLOAD_TCP_CKSUM |
4164 : : RTE_ETH_RX_OFFLOAD_QINQ_STRIP |
4165 : : RTE_ETH_RX_OFFLOAD_OUTER_IPV4_CKSUM |
4166 : : RTE_ETH_RX_OFFLOAD_VLAN_EXTEND |
4167 : : RTE_ETH_RX_OFFLOAD_RSS_HASH |
4168 : : RTE_ETH_RX_OFFLOAD_TIMESTAMP |
4169 : : RTE_ETH_RX_OFFLOAD_BUFFER_SPLIT;
4170 : 0 : dev_info->tx_offload_capa |=
4171 : : RTE_ETH_TX_OFFLOAD_QINQ_INSERT |
4172 : : RTE_ETH_TX_OFFLOAD_IPV4_CKSUM |
4173 : : RTE_ETH_TX_OFFLOAD_UDP_CKSUM |
4174 : : RTE_ETH_TX_OFFLOAD_TCP_CKSUM |
4175 : : RTE_ETH_TX_OFFLOAD_SCTP_CKSUM |
4176 : : RTE_ETH_TX_OFFLOAD_OUTER_IPV4_CKSUM |
4177 : : RTE_ETH_TX_OFFLOAD_OUTER_UDP_CKSUM |
4178 : : RTE_ETH_TX_OFFLOAD_VXLAN_TNL_TSO |
4179 : : RTE_ETH_TX_OFFLOAD_GRE_TNL_TSO |
4180 : : RTE_ETH_TX_OFFLOAD_IPIP_TNL_TSO |
4181 : : RTE_ETH_TX_OFFLOAD_GENEVE_TNL_TSO |
4182 : : RTE_ETH_TX_OFFLOAD_SEND_ON_TIMESTAMP;
4183 : 0 : dev_info->flow_type_rss_offloads |= ICE_RSS_OFFLOAD_ALL;
4184 : : }
4185 : :
4186 : 0 : dev_info->rx_queue_offload_capa = RTE_ETH_RX_OFFLOAD_BUFFER_SPLIT;
4187 : 0 : dev_info->tx_queue_offload_capa = RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE;
4188 : :
4189 : 0 : dev_info->reta_size = pf->hash_lut_size;
4190 : 0 : dev_info->hash_key_size = (VSIQF_HKEY_MAX_INDEX + 1) * sizeof(uint32_t);
4191 : :
4192 : 0 : dev_info->default_rxconf = (struct rte_eth_rxconf) {
4193 : : .rx_thresh = {
4194 : : .pthresh = ICE_DEFAULT_RX_PTHRESH,
4195 : : .hthresh = ICE_DEFAULT_RX_HTHRESH,
4196 : : .wthresh = ICE_DEFAULT_RX_WTHRESH,
4197 : : },
4198 : : .rx_free_thresh = ICE_DEFAULT_RX_FREE_THRESH,
4199 : : .rx_drop_en = 0,
4200 : : .offloads = 0,
4201 : : };
4202 : :
4203 : 0 : dev_info->default_txconf = (struct rte_eth_txconf) {
4204 : : .tx_thresh = {
4205 : : .pthresh = ICE_DEFAULT_TX_PTHRESH,
4206 : : .hthresh = ICE_DEFAULT_TX_HTHRESH,
4207 : : .wthresh = ICE_DEFAULT_TX_WTHRESH,
4208 : : },
4209 : : .tx_free_thresh = ICE_DEFAULT_TX_FREE_THRESH,
4210 : : .tx_rs_thresh = ICE_DEFAULT_TX_RSBIT_THRESH,
4211 : : .offloads = 0,
4212 : : };
4213 : :
4214 : 0 : dev_info->rx_desc_lim = (struct rte_eth_desc_lim) {
4215 : : .nb_max = ICE_MAX_RING_DESC,
4216 : : .nb_min = ICE_MIN_RING_DESC,
4217 : : .nb_align = ICE_ALIGN_RING_DESC,
4218 : : };
4219 : :
4220 : 0 : dev_info->tx_desc_lim = (struct rte_eth_desc_lim) {
4221 : : .nb_max = ICE_MAX_RING_DESC,
4222 : : .nb_min = ICE_MIN_RING_DESC,
4223 : : .nb_align = ICE_ALIGN_RING_DESC,
4224 : : .nb_mtu_seg_max = ICE_TX_MTU_SEG_MAX,
4225 : : .nb_seg_max = ICE_MAX_RING_DESC,
4226 : : };
4227 : :
4228 : 0 : dev_info->speed_capa = RTE_ETH_LINK_SPEED_10M |
4229 : : RTE_ETH_LINK_SPEED_100M |
4230 : : RTE_ETH_LINK_SPEED_1G |
4231 : : RTE_ETH_LINK_SPEED_2_5G |
4232 : : RTE_ETH_LINK_SPEED_5G |
4233 : : RTE_ETH_LINK_SPEED_10G |
4234 : : RTE_ETH_LINK_SPEED_20G |
4235 : : RTE_ETH_LINK_SPEED_25G;
4236 : :
4237 : 0 : phy_type_low = hw->port_info->phy.phy_type_low;
4238 : 0 : phy_type_high = hw->port_info->phy.phy_type_high;
4239 : :
4240 [ # # ]: 0 : if (ICE_PHY_TYPE_SUPPORT_50G(phy_type_low))
4241 : 0 : dev_info->speed_capa |= RTE_ETH_LINK_SPEED_50G;
4242 : :
4243 [ # # # # ]: 0 : if (ICE_PHY_TYPE_SUPPORT_100G_LOW(phy_type_low) ||
4244 [ # # ]: 0 : ICE_PHY_TYPE_SUPPORT_100G_HIGH(phy_type_high))
4245 : 0 : dev_info->speed_capa |= RTE_ETH_LINK_SPEED_100G;
4246 : :
4247 [ # # ]: 0 : if (ICE_PHY_TYPE_SUPPORT_200G_HIGH(phy_type_high))
4248 : 0 : dev_info->speed_capa |= RTE_ETH_LINK_SPEED_200G;
4249 : :
4250 : 0 : dev_info->nb_rx_queues = dev->data->nb_rx_queues;
4251 : 0 : dev_info->nb_tx_queues = dev->data->nb_tx_queues;
4252 : :
4253 : 0 : dev_info->default_rxportconf.burst_size = ICE_RX_MAX_BURST;
4254 : 0 : dev_info->default_txportconf.burst_size = ICE_TX_MAX_BURST;
4255 : 0 : dev_info->default_rxportconf.nb_queues = 1;
4256 : 0 : dev_info->default_txportconf.nb_queues = 1;
4257 : 0 : dev_info->default_rxportconf.ring_size = ICE_BUF_SIZE_MIN;
4258 : 0 : dev_info->default_txportconf.ring_size = ICE_BUF_SIZE_MIN;
4259 : :
4260 : 0 : dev_info->rx_seg_capa.max_nseg = ICE_RX_MAX_NSEG;
4261 : 0 : dev_info->rx_seg_capa.multi_pools = 1;
4262 : 0 : dev_info->rx_seg_capa.offset_allowed = 0;
4263 : 0 : dev_info->rx_seg_capa.offset_align_log2 = 0;
4264 : :
4265 : 0 : return 0;
4266 : : }
4267 : :
4268 : : static inline int
4269 : 0 : ice_atomic_read_link_status(struct rte_eth_dev *dev,
4270 : : struct rte_eth_link *link)
4271 : : {
4272 : : struct rte_eth_link *dst = link;
4273 : 0 : struct rte_eth_link *src = &dev->data->dev_link;
4274 : :
4275 : : /* NOTE: review for potential ordering optimization */
4276 [ # # ]: 0 : if (!rte_atomic_compare_exchange_strong_explicit((uint64_t __rte_atomic *)dst,
4277 : : (uint64_t *)dst, *(uint64_t *)src,
4278 : : rte_memory_order_seq_cst, rte_memory_order_seq_cst))
4279 : 0 : return -1;
4280 : :
4281 : : return 0;
4282 : : }
4283 : :
4284 : : static inline int
4285 : 0 : ice_atomic_write_link_status(struct rte_eth_dev *dev,
4286 : : struct rte_eth_link *link)
4287 : : {
4288 : 0 : struct rte_eth_link *dst = &dev->data->dev_link;
4289 : : struct rte_eth_link *src = link;
4290 : :
4291 : : /* NOTE: review for potential ordering optimization */
4292 [ # # ]: 0 : if (!rte_atomic_compare_exchange_strong_explicit((uint64_t __rte_atomic *)dst,
4293 : : (uint64_t *)dst, *(uint64_t *)src,
4294 : : rte_memory_order_seq_cst, rte_memory_order_seq_cst))
4295 : 0 : return -1;
4296 : :
4297 : : return 0;
4298 : : }
4299 : :
4300 : : static int
4301 : 0 : ice_link_update(struct rte_eth_dev *dev, int wait_to_complete)
4302 : : {
4303 : : #define CHECK_INTERVAL 50 /* 50ms */
4304 : : #define MAX_REPEAT_TIME 40 /* 2s (40 * 50ms) in total */
4305 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4306 : : struct ice_link_status link_status;
4307 : : struct rte_eth_link link, old;
4308 : : int status;
4309 : : unsigned int rep_cnt = MAX_REPEAT_TIME;
4310 : 0 : bool enable_lse = dev->data->dev_conf.intr_conf.lsc ? true : false;
4311 : :
4312 : : memset(&link, 0, sizeof(link));
4313 : : memset(&old, 0, sizeof(old));
4314 : : memset(&link_status, 0, sizeof(link_status));
4315 : 0 : ice_atomic_read_link_status(dev, &old);
4316 : :
4317 : : do {
4318 : : /* Get link status information from hardware */
4319 : 0 : status = ice_get_link_info_safe(pf, enable_lse, &link_status);
4320 [ # # ]: 0 : if (status != ICE_SUCCESS) {
4321 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_100M;
4322 : 0 : link.link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
4323 : 0 : PMD_DRV_LOG(ERR, "Failed to get link info");
4324 : 0 : goto out;
4325 : : }
4326 : :
4327 : 0 : link.link_status = link_status.link_info & ICE_AQ_LINK_UP;
4328 [ # # # # ]: 0 : if (!wait_to_complete || link.link_status)
4329 : : break;
4330 : :
4331 : : rte_delay_ms(CHECK_INTERVAL);
4332 [ # # ]: 0 : } while (--rep_cnt);
4333 : :
4334 [ # # ]: 0 : if (!link.link_status)
4335 : 0 : goto out;
4336 : :
4337 : : /* Full-duplex operation at all supported speeds */
4338 : 0 : link.link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
4339 : :
4340 : : /* Parse the link status */
4341 [ # # # # : 0 : switch (link_status.link_speed) {
# # # # #
# # # #
# ]
4342 : 0 : case ICE_AQ_LINK_SPEED_10MB:
4343 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_10M;
4344 : 0 : break;
4345 : 0 : case ICE_AQ_LINK_SPEED_100MB:
4346 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_100M;
4347 : 0 : break;
4348 : 0 : case ICE_AQ_LINK_SPEED_1000MB:
4349 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_1G;
4350 : 0 : break;
4351 : 0 : case ICE_AQ_LINK_SPEED_2500MB:
4352 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_2_5G;
4353 : 0 : break;
4354 : 0 : case ICE_AQ_LINK_SPEED_5GB:
4355 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_5G;
4356 : 0 : break;
4357 : 0 : case ICE_AQ_LINK_SPEED_10GB:
4358 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_10G;
4359 : 0 : break;
4360 : 0 : case ICE_AQ_LINK_SPEED_20GB:
4361 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_20G;
4362 : 0 : break;
4363 : 0 : case ICE_AQ_LINK_SPEED_25GB:
4364 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_25G;
4365 : 0 : break;
4366 : 0 : case ICE_AQ_LINK_SPEED_40GB:
4367 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_40G;
4368 : 0 : break;
4369 : 0 : case ICE_AQ_LINK_SPEED_50GB:
4370 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_50G;
4371 : 0 : break;
4372 : 0 : case ICE_AQ_LINK_SPEED_100GB:
4373 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_100G;
4374 : 0 : break;
4375 : 0 : case ICE_AQ_LINK_SPEED_200GB:
4376 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_200G;
4377 : 0 : break;
4378 : 0 : case ICE_AQ_LINK_SPEED_UNKNOWN:
4379 : 0 : PMD_DRV_LOG(ERR, "Unknown link speed");
4380 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_UNKNOWN;
4381 : 0 : break;
4382 : 0 : default:
4383 : 0 : PMD_DRV_LOG(ERR, "None link speed");
4384 : : link.link_speed = RTE_ETH_SPEED_NUM_NONE;
4385 : 0 : break;
4386 : : }
4387 : :
4388 : 0 : link.link_autoneg = !(dev->data->dev_conf.link_speeds &
4389 : : RTE_ETH_LINK_SPEED_FIXED);
4390 : :
4391 : 0 : out:
4392 : 0 : ice_atomic_write_link_status(dev, &link);
4393 [ # # ]: 0 : if (link.link_status == old.link_status)
4394 : 0 : return -1;
4395 : :
4396 : : return 0;
4397 : : }
4398 : :
4399 : : static inline uint16_t
4400 : 0 : ice_parse_link_speeds(uint16_t link_speeds)
4401 : : {
4402 : : uint16_t link_speed = ICE_AQ_LINK_SPEED_UNKNOWN;
4403 : :
4404 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_200G)
4405 : : link_speed |= ICE_AQ_LINK_SPEED_200GB;
4406 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_100G)
4407 : 0 : link_speed |= ICE_AQ_LINK_SPEED_100GB;
4408 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_50G)
4409 : 0 : link_speed |= ICE_AQ_LINK_SPEED_50GB;
4410 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_40G)
4411 : 0 : link_speed |= ICE_AQ_LINK_SPEED_40GB;
4412 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_25G)
4413 : 0 : link_speed |= ICE_AQ_LINK_SPEED_25GB;
4414 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_20G)
4415 : 0 : link_speed |= ICE_AQ_LINK_SPEED_20GB;
4416 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_10G)
4417 : 0 : link_speed |= ICE_AQ_LINK_SPEED_10GB;
4418 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_5G)
4419 : 0 : link_speed |= ICE_AQ_LINK_SPEED_5GB;
4420 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_2_5G)
4421 : 0 : link_speed |= ICE_AQ_LINK_SPEED_2500MB;
4422 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_1G)
4423 : 0 : link_speed |= ICE_AQ_LINK_SPEED_1000MB;
4424 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_100M)
4425 : 0 : link_speed |= ICE_AQ_LINK_SPEED_100MB;
4426 : :
4427 : 0 : return link_speed;
4428 : : }
4429 : :
4430 : : static int
4431 : 0 : ice_apply_link_speed(struct rte_eth_dev *dev)
4432 : : {
4433 : : uint16_t speed;
4434 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4435 : : struct rte_eth_conf *conf = &dev->data->dev_conf;
4436 : :
4437 [ # # ]: 0 : if (conf->link_speeds == RTE_ETH_LINK_SPEED_AUTONEG) {
4438 : 0 : conf->link_speeds = RTE_ETH_LINK_SPEED_200G |
4439 : : RTE_ETH_LINK_SPEED_100G |
4440 : : RTE_ETH_LINK_SPEED_50G |
4441 : : RTE_ETH_LINK_SPEED_40G |
4442 : : RTE_ETH_LINK_SPEED_25G |
4443 : : RTE_ETH_LINK_SPEED_20G |
4444 : : RTE_ETH_LINK_SPEED_10G |
4445 : : RTE_ETH_LINK_SPEED_5G |
4446 : : RTE_ETH_LINK_SPEED_2_5G |
4447 : : RTE_ETH_LINK_SPEED_1G |
4448 : : RTE_ETH_LINK_SPEED_100M;
4449 : : }
4450 : 0 : speed = ice_parse_link_speeds(conf->link_speeds);
4451 : :
4452 : 0 : return ice_phy_conf_link(hw, speed, true);
4453 : : }
4454 : :
4455 : : static int
4456 : 0 : ice_phy_conf_link(struct ice_hw *hw,
4457 : : u16 link_speeds_bitmap,
4458 : : bool link_up)
4459 : : {
4460 : 0 : struct ice_aqc_set_phy_cfg_data cfg = { 0 };
4461 : 0 : struct ice_port_info *pi = hw->port_info;
4462 : : struct ice_aqc_get_phy_caps_data *phy_caps;
4463 : : int err;
4464 : 0 : u64 phy_type_low = 0;
4465 : 0 : u64 phy_type_high = 0;
4466 : :
4467 : : phy_caps = (struct ice_aqc_get_phy_caps_data *)
4468 : 0 : ice_malloc(hw, sizeof(*phy_caps));
4469 [ # # ]: 0 : if (!phy_caps)
4470 : : return ICE_ERR_NO_MEMORY;
4471 : :
4472 [ # # ]: 0 : if (!pi)
4473 : : return -EIO;
4474 : :
4475 : :
4476 [ # # ]: 0 : if (ice_fw_supports_report_dflt_cfg(pi->hw))
4477 : 0 : err = ice_aq_get_phy_caps(pi, false, ICE_AQC_REPORT_DFLT_CFG,
4478 : : phy_caps, NULL);
4479 : : else
4480 : 0 : err = ice_aq_get_phy_caps(pi, false, ICE_AQC_REPORT_TOPO_CAP_MEDIA,
4481 : : phy_caps, NULL);
4482 [ # # ]: 0 : if (err)
4483 : 0 : goto done;
4484 : :
4485 : 0 : ice_update_phy_type(&phy_type_low, &phy_type_high, link_speeds_bitmap);
4486 : :
4487 [ # # ]: 0 : if (link_speeds_bitmap == ICE_LINK_SPEED_UNKNOWN) {
4488 : 0 : cfg.phy_type_low = phy_caps->phy_type_low;
4489 : 0 : cfg.phy_type_high = phy_caps->phy_type_high;
4490 [ # # ]: 0 : } else if (phy_type_low & phy_caps->phy_type_low ||
4491 [ # # ]: 0 : phy_type_high & phy_caps->phy_type_high) {
4492 : 0 : cfg.phy_type_low = phy_type_low & phy_caps->phy_type_low;
4493 : 0 : cfg.phy_type_high = phy_type_high & phy_caps->phy_type_high;
4494 : : } else {
4495 : 0 : PMD_DRV_LOG(WARNING, "Invalid speed setting, set to default!");
4496 : 0 : cfg.phy_type_low = phy_caps->phy_type_low;
4497 : 0 : cfg.phy_type_high = phy_caps->phy_type_high;
4498 : : }
4499 : :
4500 : 0 : cfg.caps = phy_caps->caps | ICE_AQ_PHY_ENA_AUTO_LINK_UPDT;
4501 : 0 : cfg.low_power_ctrl_an = phy_caps->low_power_ctrl_an;
4502 : 0 : cfg.eee_cap = phy_caps->eee_cap;
4503 : 0 : cfg.eeer_value = phy_caps->eeer_value;
4504 : 0 : cfg.link_fec_opt = phy_caps->link_fec_options;
4505 [ # # ]: 0 : if (link_up)
4506 : 0 : cfg.caps |= ICE_AQ_PHY_ENA_LINK;
4507 : : else
4508 : 0 : cfg.caps &= ~ICE_AQ_PHY_ENA_LINK;
4509 : :
4510 : 0 : err = ice_aq_set_phy_cfg(hw, pi, &cfg, NULL);
4511 : :
4512 : 0 : done:
4513 : 0 : ice_free(hw, phy_caps);
4514 : 0 : return err;
4515 : : }
4516 : :
4517 : : static int
4518 : 0 : ice_dev_set_link_up(struct rte_eth_dev *dev)
4519 : : {
4520 : 0 : return ice_apply_link_speed(dev);
4521 : : }
4522 : :
4523 : : static int
4524 : 0 : ice_dev_set_link_down(struct rte_eth_dev *dev)
4525 : : {
4526 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4527 : : uint8_t speed = ICE_LINK_SPEED_UNKNOWN;
4528 : :
4529 : 0 : return ice_phy_conf_link(hw, speed, false);
4530 : : }
4531 : :
4532 : : static int
4533 : 0 : ice_dev_led_on(struct rte_eth_dev *dev)
4534 : : {
4535 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4536 : 0 : int status = ice_aq_set_port_id_led(hw->port_info, false, NULL);
4537 : :
4538 [ # # ]: 0 : return status == ICE_SUCCESS ? 0 : -ENOTSUP;
4539 : : }
4540 : :
4541 : : static int
4542 : 0 : ice_dev_led_off(struct rte_eth_dev *dev)
4543 : : {
4544 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4545 : 0 : int status = ice_aq_set_port_id_led(hw->port_info, true, NULL);
4546 : :
4547 [ # # ]: 0 : return status == ICE_SUCCESS ? 0 : -ENOTSUP;
4548 : : }
4549 : :
4550 : : static int
4551 : 0 : ice_mtu_set(struct rte_eth_dev *dev, uint16_t mtu __rte_unused)
4552 : : {
4553 : : /* mtu setting is forbidden if port is start */
4554 [ # # ]: 0 : if (dev->data->dev_started != 0) {
4555 : 0 : PMD_DRV_LOG(ERR,
4556 : : "port %d must be stopped before configuration",
4557 : : dev->data->port_id);
4558 : 0 : return -EBUSY;
4559 : : }
4560 : :
4561 : : return 0;
4562 : : }
4563 : :
4564 : 0 : static int ice_macaddr_set(struct rte_eth_dev *dev,
4565 : : struct rte_ether_addr *mac_addr)
4566 : : {
4567 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4568 : : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4569 [ # # ]: 0 : struct ice_vsi *vsi = pf->main_vsi;
4570 : : struct ice_mac_filter *f;
4571 : : uint8_t flags = 0;
4572 : : int ret;
4573 : :
4574 : : if (!rte_is_valid_assigned_ether_addr(mac_addr)) {
4575 : 0 : PMD_DRV_LOG(ERR, "Tried to set invalid MAC address.");
4576 : 0 : return -EINVAL;
4577 : : }
4578 : :
4579 [ # # ]: 0 : TAILQ_FOREACH(f, &vsi->mac_list, next) {
4580 [ # # ]: 0 : if (rte_is_same_ether_addr(&pf->dev_addr, &f->mac_info.mac_addr))
4581 : : break;
4582 : : }
4583 : :
4584 [ # # ]: 0 : if (!f) {
4585 : 0 : PMD_DRV_LOG(ERR, "Failed to find filter for default mac");
4586 : 0 : return -EIO;
4587 : : }
4588 : :
4589 : 0 : ret = ice_remove_mac_filter(vsi, &f->mac_info.mac_addr);
4590 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
4591 : 0 : PMD_DRV_LOG(ERR, "Failed to delete mac filter");
4592 : 0 : return -EIO;
4593 : : }
4594 : 0 : ret = ice_add_mac_filter(vsi, mac_addr);
4595 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
4596 : 0 : PMD_DRV_LOG(ERR, "Failed to add mac filter");
4597 : 0 : return -EIO;
4598 : : }
4599 : : rte_ether_addr_copy(mac_addr, &pf->dev_addr);
4600 : :
4601 : : flags = ICE_AQC_MAN_MAC_UPDATE_LAA_WOL;
4602 : 0 : ret = ice_aq_manage_mac_write(hw, mac_addr->addr_bytes, flags, NULL);
4603 [ # # ]: 0 : if (ret != ICE_SUCCESS)
4604 : 0 : PMD_DRV_LOG(ERR, "Failed to set manage mac");
4605 : :
4606 : : return 0;
4607 : : }
4608 : :
4609 : : /* Add a MAC address, and update filters */
4610 : : static int
4611 : 0 : ice_macaddr_add(struct rte_eth_dev *dev,
4612 : : struct rte_ether_addr *mac_addr,
4613 : : __rte_unused uint32_t index,
4614 : : __rte_unused uint32_t pool)
4615 : : {
4616 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4617 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4618 : : int ret;
4619 : :
4620 : 0 : ret = ice_add_mac_filter(vsi, mac_addr);
4621 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
4622 : 0 : PMD_DRV_LOG(ERR, "Failed to add MAC filter");
4623 : 0 : return -EINVAL;
4624 : : }
4625 : :
4626 : : return ICE_SUCCESS;
4627 : : }
4628 : :
4629 : : /* Remove a MAC address, and update filters */
4630 : : static void
4631 : 0 : ice_macaddr_remove(struct rte_eth_dev *dev, uint32_t index)
4632 : : {
4633 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4634 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4635 : : struct rte_eth_dev_data *data = dev->data;
4636 : : struct rte_ether_addr *macaddr;
4637 : : int ret;
4638 : :
4639 : 0 : macaddr = &data->mac_addrs[index];
4640 : 0 : ret = ice_remove_mac_filter(vsi, macaddr);
4641 [ # # ]: 0 : if (ret) {
4642 : 0 : PMD_DRV_LOG(ERR, "Failed to remove MAC filter");
4643 : 0 : return;
4644 : : }
4645 : : }
4646 : :
4647 : : static int
4648 : 0 : ice_vlan_filter_set(struct rte_eth_dev *dev, uint16_t vlan_id, int on)
4649 : : {
4650 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4651 : 0 : struct ice_vlan vlan = ICE_VLAN(RTE_ETHER_TYPE_VLAN, vlan_id);
4652 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4653 : : int ret;
4654 : :
4655 : 0 : PMD_INIT_FUNC_TRACE();
4656 : :
4657 : : /**
4658 : : * Vlan 0 is the generic filter for untagged packets
4659 : : * and can't be removed or added by user.
4660 : : */
4661 [ # # ]: 0 : if (vlan_id == 0)
4662 : : return 0;
4663 : :
4664 [ # # ]: 0 : if (on) {
4665 : 0 : ret = ice_add_vlan_filter(vsi, &vlan);
4666 [ # # ]: 0 : if (ret < 0) {
4667 : 0 : PMD_DRV_LOG(ERR, "Failed to add vlan filter");
4668 : 0 : return -EINVAL;
4669 : : }
4670 : : } else {
4671 : 0 : ret = ice_remove_vlan_filter(vsi, &vlan);
4672 [ # # ]: 0 : if (ret < 0) {
4673 : 0 : PMD_DRV_LOG(ERR, "Failed to remove vlan filter");
4674 : 0 : return -EINVAL;
4675 : : }
4676 : : }
4677 : :
4678 : : return 0;
4679 : : }
4680 : :
4681 : : /* In Single VLAN Mode (SVM), single VLAN filters via ICE_SW_LKUP_VLAN are
4682 : : * based on the inner VLAN ID, so the VLAN TPID (i.e. 0x8100 or 0x888a8)
4683 : : * doesn't matter. In Double VLAN Mode (DVM), outer/single VLAN filters via
4684 : : * ICE_SW_LKUP_VLAN are based on the outer/single VLAN ID + VLAN TPID.
4685 : : *
4686 : : * For both modes add a VLAN 0 + no VLAN TPID filter to handle untagged traffic
4687 : : * when VLAN pruning is enabled. Also, this handles VLAN 0 priority tagged
4688 : : * traffic in SVM, since the VLAN TPID isn't part of filtering.
4689 : : *
4690 : : * If DVM is enabled then an explicit VLAN 0 + VLAN TPID filter needs to be
4691 : : * added to allow VLAN 0 priority tagged traffic in DVM, since the VLAN TPID is
4692 : : * part of filtering.
4693 : : */
4694 : : static int
4695 : 0 : ice_vsi_add_vlan_zero(struct ice_vsi *vsi)
4696 : : {
4697 : : struct ice_vlan vlan;
4698 : : int err;
4699 : :
4700 : 0 : vlan = ICE_VLAN(0, 0);
4701 : 0 : err = ice_add_vlan_filter(vsi, &vlan);
4702 [ # # ]: 0 : if (err) {
4703 : 0 : PMD_DRV_LOG(DEBUG, "Failed to add VLAN ID 0");
4704 : 0 : return err;
4705 : : }
4706 : :
4707 : : /* in SVM both VLAN 0 filters are identical */
4708 [ # # ]: 0 : if (!ice_is_dvm_ena(&vsi->adapter->hw))
4709 : : return 0;
4710 : :
4711 : 0 : vlan = ICE_VLAN(RTE_ETHER_TYPE_VLAN, 0);
4712 : 0 : err = ice_add_vlan_filter(vsi, &vlan);
4713 [ # # ]: 0 : if (err) {
4714 : 0 : PMD_DRV_LOG(DEBUG, "Failed to add VLAN ID 0 in double VLAN mode");
4715 : 0 : return err;
4716 : : }
4717 : :
4718 : : return 0;
4719 : : }
4720 : :
4721 : : /*
4722 : : * Delete the VLAN 0 filters in the same manner that they were added in
4723 : : * ice_vsi_add_vlan_zero.
4724 : : */
4725 : : static int
4726 : 0 : ice_vsi_del_vlan_zero(struct ice_vsi *vsi)
4727 : : {
4728 : : struct ice_vlan vlan;
4729 : : int err;
4730 : :
4731 : 0 : vlan = ICE_VLAN(0, 0);
4732 : 0 : err = ice_remove_vlan_filter(vsi, &vlan);
4733 [ # # ]: 0 : if (err) {
4734 : 0 : PMD_DRV_LOG(DEBUG, "Failed to remove VLAN ID 0");
4735 : 0 : return err;
4736 : : }
4737 : :
4738 : : /* in SVM both VLAN 0 filters are identical */
4739 [ # # ]: 0 : if (!ice_is_dvm_ena(&vsi->adapter->hw))
4740 : : return 0;
4741 : :
4742 : 0 : vlan = ICE_VLAN(RTE_ETHER_TYPE_VLAN, 0);
4743 : 0 : err = ice_remove_vlan_filter(vsi, &vlan);
4744 [ # # ]: 0 : if (err) {
4745 : 0 : PMD_DRV_LOG(DEBUG, "Failed to remove VLAN ID 0 in double VLAN mode");
4746 : 0 : return err;
4747 : : }
4748 : :
4749 : : return 0;
4750 : : }
4751 : :
4752 : : /* Configure vlan filter on or off */
4753 : : static int
4754 : 0 : ice_vsi_config_vlan_filter(struct ice_vsi *vsi, bool on)
4755 : : {
4756 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4757 : : struct ice_vsi_ctx ctxt;
4758 : : uint8_t sw_flags2;
4759 : : int ret = 0;
4760 : :
4761 : : sw_flags2 = ICE_AQ_VSI_SW_FLAG_RX_VLAN_PRUNE_ENA;
4762 : :
4763 [ # # ]: 0 : if (on)
4764 : 0 : vsi->info.sw_flags2 |= sw_flags2;
4765 : : else
4766 : 0 : vsi->info.sw_flags2 &= ~sw_flags2;
4767 : :
4768 : 0 : vsi->info.sw_id = hw->port_info->sw_id;
4769 [ # # ]: 0 : (void)rte_memcpy(&ctxt.info, &vsi->info, sizeof(vsi->info));
4770 : 0 : ctxt.info.valid_sections =
4771 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_SW_VALID |
4772 : : ICE_AQ_VSI_PROP_SECURITY_VALID);
4773 : 0 : ctxt.vsi_num = vsi->vsi_id;
4774 : :
4775 : 0 : ret = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4776 [ # # ]: 0 : if (ret) {
4777 [ # # ]: 0 : PMD_DRV_LOG(INFO, "Update VSI failed to %s vlan rx pruning",
4778 : : on ? "enable" : "disable");
4779 : 0 : return -EINVAL;
4780 : : } else {
4781 : 0 : vsi->info.valid_sections |=
4782 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_SW_VALID |
4783 : : ICE_AQ_VSI_PROP_SECURITY_VALID);
4784 : : }
4785 : :
4786 : : /* consist with other drivers, allow untagged packet when vlan filter on */
4787 [ # # ]: 0 : if (on)
4788 : 0 : ret = ice_vsi_add_vlan_zero(vsi);
4789 : : else
4790 : 0 : ret = ice_vsi_del_vlan_zero(vsi);
4791 : :
4792 : : return 0;
4793 : : }
4794 : :
4795 : : /* Manage VLAN stripping for the VSI for Rx */
4796 : : static int
4797 : 0 : ice_vsi_manage_vlan_stripping(struct ice_vsi *vsi, bool ena)
4798 : : {
4799 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4800 : : struct ice_vsi_ctx ctxt;
4801 : : int status, err = 0;
4802 : :
4803 : : /* do not allow modifying VLAN stripping when a port VLAN is configured
4804 : : * on this VSI
4805 : : */
4806 [ # # ]: 0 : if (vsi->info.port_based_inner_vlan)
4807 : : return 0;
4808 : :
4809 : : memset(&ctxt, 0, sizeof(ctxt));
4810 : :
4811 [ # # ]: 0 : if (ena)
4812 : : /* Strip VLAN tag from Rx packet and put it in the desc */
4813 : : ctxt.info.inner_vlan_flags =
4814 : : ICE_AQ_VSI_INNER_VLAN_EMODE_STR_BOTH;
4815 : : else
4816 : : /* Disable stripping. Leave tag in packet */
4817 : 0 : ctxt.info.inner_vlan_flags =
4818 : : ICE_AQ_VSI_INNER_VLAN_EMODE_NOTHING;
4819 : :
4820 : : /* Allow all packets untagged/tagged */
4821 : 0 : ctxt.info.inner_vlan_flags |= ICE_AQ_VSI_INNER_VLAN_TX_MODE_ALL;
4822 : :
4823 : 0 : ctxt.info.valid_sections = rte_cpu_to_le_16(ICE_AQ_VSI_PROP_VLAN_VALID);
4824 : :
4825 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4826 [ # # ]: 0 : if (status) {
4827 [ # # ]: 0 : PMD_DRV_LOG(ERR, "Update VSI failed to %s vlan stripping",
4828 : : ena ? "enable" : "disable");
4829 : : err = -EIO;
4830 : : } else {
4831 : 0 : vsi->info.inner_vlan_flags = ctxt.info.inner_vlan_flags;
4832 : : }
4833 : :
4834 : : return err;
4835 : : }
4836 : :
4837 : : static int
4838 : : ice_vsi_ena_inner_stripping(struct ice_vsi *vsi)
4839 : : {
4840 : 0 : return ice_vsi_manage_vlan_stripping(vsi, true);
4841 : : }
4842 : :
4843 : : static int
4844 : : ice_vsi_dis_inner_stripping(struct ice_vsi *vsi)
4845 : : {
4846 : 0 : return ice_vsi_manage_vlan_stripping(vsi, false);
4847 : : }
4848 : :
4849 : : /**
4850 : : * tpid_to_vsi_outer_vlan_type - convert from TPID to VSI context based tag_type
4851 : : * @tpid: tpid used to translate into VSI context based tag_type
4852 : : * @tag_type: output variable to hold the VSI context based tag type
4853 : : */
4854 : : static int tpid_to_vsi_outer_vlan_type(u16 tpid, u8 *tag_type)
4855 : : {
4856 [ # # # # : 0 : switch (tpid) {
# # # # ]
4857 : : case RTE_ETHER_TYPE_VLAN:
4858 : : *tag_type = ICE_AQ_VSI_OUTER_TAG_VLAN_8100;
4859 : : break;
4860 : : case RTE_ETHER_TYPE_QINQ:
4861 : : *tag_type = ICE_AQ_VSI_OUTER_TAG_STAG;
4862 : : break;
4863 : : case RTE_ETHER_TYPE_QINQ1:
4864 : : *tag_type = ICE_AQ_VSI_OUTER_TAG_VLAN_9100;
4865 : : break;
4866 : : default:
4867 : : *tag_type = 0;
4868 : : return -EINVAL;
4869 : : }
4870 : :
4871 : : return 0;
4872 : : }
4873 : :
4874 : : /**
4875 : : * ice_is_supported_port_vlan_proto - make sure the vlan_proto is supported
4876 : : * @hw: hardware structure used to check the VLAN mode
4877 : : * @vlan_proto: VLAN TPID being checked
4878 : : *
4879 : : * If the device is configured in Double VLAN Mode (DVM), it supports three
4880 : : * types: RTE_ETHER_TYPE_VLAN, RTE_ETHER_TYPE_QINQ1 and RTE_ETHER_TYPE_QINQ. If the device is
4881 : : * configured in Single VLAN Mode (SVM), then only RTE_ETHER_TYPE_VLAN is supported.
4882 : : */
4883 : : static bool
4884 : 0 : ice_is_supported_port_vlan_proto(struct ice_hw *hw, u16 vlan_proto)
4885 : : {
4886 : : bool is_supported = false;
4887 : :
4888 [ # # # # ]: 0 : switch (vlan_proto) {
4889 : 0 : case RTE_ETHER_TYPE_VLAN:
4890 : : is_supported = true;
4891 : 0 : break;
4892 : 0 : case RTE_ETHER_TYPE_QINQ:
4893 [ # # ]: 0 : if (ice_is_dvm_ena(hw))
4894 : : is_supported = true;
4895 : : break;
4896 : 0 : case RTE_ETHER_TYPE_QINQ1:
4897 [ # # ]: 0 : if (ice_is_dvm_ena(hw))
4898 : : is_supported = true;
4899 : : break;
4900 : : }
4901 : :
4902 : 0 : return is_supported;
4903 : : }
4904 : :
4905 : : /**
4906 : : * ice_vsi_ena_outer_stripping - enable outer VLAN stripping
4907 : : * @vsi: VSI to configure
4908 : : * @tpid: TPID to enable outer VLAN stripping for
4909 : : *
4910 : : * Enable outer VLAN stripping via VSI context. This function should only be
4911 : : * used if DVM is supported.
4912 : : *
4913 : : * Since the VSI context only supports a single TPID for insertion and
4914 : : * stripping, setting the TPID for stripping will affect the TPID for insertion.
4915 : : * Callers need to be aware of this limitation.
4916 : : *
4917 : : * Only modify outer VLAN stripping settings and the VLAN TPID. Outer VLAN
4918 : : * insertion settings are unmodified.
4919 : : *
4920 : : * This enables hardware to strip a VLAN tag with the specified TPID to be
4921 : : * stripped from the packet and placed in the receive descriptor.
4922 : : */
4923 : 0 : static int ice_vsi_ena_outer_stripping(struct ice_vsi *vsi, u16 tpid)
4924 : : {
4925 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4926 : : struct ice_vsi_ctx ctxt;
4927 : : int status, err = 0;
4928 : : u8 tag_type;
4929 : :
4930 : : /* do not allow modifying VLAN stripping when a port VLAN is configured
4931 : : * on this VSI
4932 : : */
4933 [ # # ]: 0 : if (vsi->info.port_based_outer_vlan)
4934 : : return 0;
4935 : :
4936 : : if (tpid_to_vsi_outer_vlan_type(tpid, &tag_type))
4937 : : return -EINVAL;
4938 : :
4939 : : memset(&ctxt, 0, sizeof(ctxt));
4940 : :
4941 : 0 : ctxt.info.valid_sections =
4942 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
4943 : : /* clear current outer VLAN strip settings */
4944 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
4945 : : ~(ICE_AQ_VSI_OUTER_VLAN_EMODE_M | ICE_AQ_VSI_OUTER_TAG_TYPE_M);
4946 : 0 : ctxt.info.outer_vlan_flags |=
4947 : : (ICE_AQ_VSI_OUTER_VLAN_EMODE_SHOW_BOTH <<
4948 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S) |
4949 : 0 : ((tag_type << ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
4950 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M);
4951 : :
4952 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4953 [ # # ]: 0 : if (status) {
4954 : 0 : PMD_DRV_LOG(ERR, "Update VSI failed to enable outer VLAN stripping");
4955 : : err = -EIO;
4956 : : } else {
4957 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
4958 : : }
4959 : :
4960 : : return err;
4961 : : }
4962 : :
4963 : : static int
4964 : 0 : ice_vsi_dis_outer_stripping(struct ice_vsi *vsi)
4965 : : {
4966 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4967 : : struct ice_vsi_ctx ctxt;
4968 : : int status, err = 0;
4969 : :
4970 [ # # ]: 0 : if (vsi->info.port_based_outer_vlan)
4971 : : return 0;
4972 : :
4973 : : memset(&ctxt, 0, sizeof(ctxt));
4974 : :
4975 : 0 : ctxt.info.valid_sections =
4976 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
4977 : : /* clear current outer VLAN strip settings */
4978 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
4979 : : ~ICE_AQ_VSI_OUTER_VLAN_EMODE_M;
4980 : 0 : ctxt.info.outer_vlan_flags |= ICE_AQ_VSI_OUTER_VLAN_EMODE_NOTHING <<
4981 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S;
4982 : :
4983 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4984 [ # # ]: 0 : if (status) {
4985 : 0 : PMD_DRV_LOG(ERR, "Update VSI failed to disable outer VLAN stripping");
4986 : : err = -EIO;
4987 : : } else {
4988 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
4989 : : }
4990 : :
4991 : : return err;
4992 : : }
4993 : :
4994 : : static int
4995 : 0 : ice_vsi_config_vlan_stripping(struct ice_vsi *vsi, bool ena)
4996 : : {
4997 : : int ret;
4998 : :
4999 [ # # ]: 0 : if (ena)
5000 : : ret = ice_vsi_ena_inner_stripping(vsi);
5001 : : else
5002 : : ret = ice_vsi_dis_inner_stripping(vsi);
5003 : :
5004 : 0 : return ret;
5005 : : }
5006 : :
5007 : : /* Configure outer vlan stripping on or off in QinQ mode */
5008 : : static int
5009 : 0 : ice_vsi_config_outer_vlan_stripping(struct ice_vsi *vsi, bool on)
5010 : : {
5011 : 0 : uint16_t outer_ethertype = vsi->adapter->pf.outer_ethertype;
5012 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5013 : :
5014 [ # # ]: 0 : if (vsi->vsi_id >= ICE_MAX_NUM_VSIS) {
5015 : 0 : PMD_DRV_LOG(ERR, "VSI ID exceeds the maximum");
5016 : 0 : return -EINVAL;
5017 : : }
5018 : :
5019 [ # # ]: 0 : if (!ice_is_dvm_ena(hw)) {
5020 : 0 : PMD_DRV_LOG(ERR, "Single VLAN mode (SVM) does not support qinq");
5021 : 0 : return -EOPNOTSUPP;
5022 : : }
5023 : :
5024 : : return on ?
5025 [ # # ]: 0 : ice_vsi_ena_outer_stripping(vsi, outer_ethertype) :
5026 : 0 : ice_vsi_dis_outer_stripping(vsi);
5027 : : }
5028 : :
5029 : : static int
5030 : 0 : ice_vlan_offload_set(struct rte_eth_dev *dev, int mask)
5031 : : {
5032 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5033 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5034 : : struct rte_eth_rxmode *rxmode;
5035 : :
5036 : : rxmode = &dev->data->dev_conf.rxmode;
5037 [ # # ]: 0 : if (mask & RTE_ETH_VLAN_FILTER_MASK) {
5038 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_VLAN_FILTER)
5039 : 0 : ice_vsi_config_vlan_filter(vsi, true);
5040 : : else
5041 : 0 : ice_vsi_config_vlan_filter(vsi, false);
5042 : : }
5043 : :
5044 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5045 [ # # ]: 0 : if (!ice_is_dvm_ena(hw)) {
5046 [ # # ]: 0 : if (mask & RTE_ETH_VLAN_STRIP_MASK) {
5047 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_VLAN_STRIP)
5048 : 0 : ice_vsi_config_vlan_stripping(vsi, true);
5049 : : else
5050 : 0 : ice_vsi_config_vlan_stripping(vsi, false);
5051 : : }
5052 : :
5053 [ # # ]: 0 : if (mask & RTE_ETH_QINQ_STRIP_MASK) {
5054 : 0 : PMD_DRV_LOG(ERR, "Single VLAN mode (SVM) does not support qinq");
5055 : 0 : return -ENOTSUP;
5056 : : }
5057 : : } else {
5058 [ # # ]: 0 : if ((mask & RTE_ETH_VLAN_STRIP_MASK) |
5059 : : (mask & RTE_ETH_QINQ_STRIP_MASK)) {
5060 [ # # ]: 0 : if (rxmode->offloads & (RTE_ETH_RX_OFFLOAD_VLAN_STRIP |
5061 : : RTE_ETH_RX_OFFLOAD_QINQ_STRIP))
5062 : 0 : ice_vsi_config_outer_vlan_stripping(vsi, true);
5063 : : else
5064 : 0 : ice_vsi_config_outer_vlan_stripping(vsi, false);
5065 : : }
5066 : :
5067 [ # # ]: 0 : if (mask & RTE_ETH_QINQ_STRIP_MASK) {
5068 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_QINQ_STRIP)
5069 : 0 : ice_vsi_config_vlan_stripping(vsi, true);
5070 : : else
5071 : 0 : ice_vsi_config_vlan_stripping(vsi, false);
5072 : : }
5073 : : }
5074 : :
5075 : : return 0;
5076 : : }
5077 : :
5078 : : static int
5079 : 0 : ice_get_rss_lut(struct ice_vsi *vsi, uint8_t *lut, uint16_t lut_size)
5080 : : {
5081 : : struct ice_aq_get_set_rss_lut_params lut_params;
5082 : 0 : struct ice_pf *pf = ICE_VSI_TO_PF(vsi);
5083 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5084 : : int ret;
5085 : :
5086 [ # # ]: 0 : if (!lut)
5087 : : return -EINVAL;
5088 : :
5089 [ # # ]: 0 : if (pf->flags & ICE_FLAG_RSS_AQ_CAPABLE) {
5090 : 0 : lut_params.vsi_handle = vsi->idx;
5091 : 0 : lut_params.lut_size = lut_size;
5092 : 0 : lut_params.lut_type = ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_PF;
5093 : 0 : lut_params.lut = lut;
5094 : 0 : lut_params.global_lut_id = 0;
5095 : 0 : ret = ice_aq_get_rss_lut(hw, &lut_params);
5096 [ # # ]: 0 : if (ret) {
5097 : 0 : PMD_DRV_LOG(ERR, "Failed to get RSS lookup table");
5098 : 0 : return -EINVAL;
5099 : : }
5100 : : } else {
5101 : : uint64_t *lut_dw = (uint64_t *)lut;
5102 : 0 : uint16_t i, lut_size_dw = lut_size / 4;
5103 : :
5104 [ # # ]: 0 : for (i = 0; i < lut_size_dw; i++)
5105 : 0 : lut_dw[i] = ICE_READ_REG(hw, PFQF_HLUT(i));
5106 : : }
5107 : :
5108 : : return 0;
5109 : : }
5110 : :
5111 : : static int
5112 : 0 : ice_set_rss_lut(struct ice_vsi *vsi, uint8_t *lut, uint16_t lut_size)
5113 : : {
5114 : : struct ice_aq_get_set_rss_lut_params lut_params;
5115 : : struct ice_pf *pf;
5116 : : struct ice_hw *hw;
5117 : : int ret;
5118 : :
5119 [ # # ]: 0 : if (!vsi || !lut)
5120 : : return -EINVAL;
5121 : :
5122 : 0 : pf = ICE_VSI_TO_PF(vsi);
5123 : 0 : hw = ICE_VSI_TO_HW(vsi);
5124 : :
5125 [ # # ]: 0 : if (pf->flags & ICE_FLAG_RSS_AQ_CAPABLE) {
5126 : 0 : lut_params.vsi_handle = vsi->idx;
5127 : 0 : lut_params.lut_size = lut_size;
5128 : 0 : lut_params.lut_type = ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_PF;
5129 : 0 : lut_params.lut = lut;
5130 : 0 : lut_params.global_lut_id = 0;
5131 : 0 : ret = ice_aq_set_rss_lut(hw, &lut_params);
5132 [ # # ]: 0 : if (ret) {
5133 : 0 : PMD_DRV_LOG(ERR, "Failed to set RSS lookup table");
5134 : 0 : return -EINVAL;
5135 : : }
5136 : : } else {
5137 : : uint64_t *lut_dw = (uint64_t *)lut;
5138 : 0 : uint16_t i, lut_size_dw = lut_size / 4;
5139 : :
5140 [ # # ]: 0 : for (i = 0; i < lut_size_dw; i++)
5141 : 0 : ICE_WRITE_REG(hw, PFQF_HLUT(i), lut_dw[i]);
5142 : :
5143 : 0 : ice_flush(hw);
5144 : : }
5145 : :
5146 : : return 0;
5147 : : }
5148 : :
5149 : : static int
5150 : 0 : ice_rss_reta_update(struct rte_eth_dev *dev,
5151 : : struct rte_eth_rss_reta_entry64 *reta_conf,
5152 : : uint16_t reta_size)
5153 : : {
5154 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5155 : 0 : uint16_t i, lut_size = pf->hash_lut_size;
5156 : : uint16_t idx, shift;
5157 : : uint8_t *lut;
5158 : : int ret;
5159 : :
5160 : 0 : if (reta_size != ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_128 &&
5161 [ # # # # ]: 0 : reta_size != ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_512 &&
5162 : : reta_size != ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_2K) {
5163 : 0 : PMD_DRV_LOG(ERR,
5164 : : "The size of hash lookup table configured (%d)"
5165 : : "doesn't match the number hardware can "
5166 : : "supported (128, 512, 2048)",
5167 : : reta_size);
5168 : 0 : return -EINVAL;
5169 : : }
5170 : :
5171 : : /* It MUST use the current LUT size to get the RSS lookup table,
5172 : : * otherwise if will fail with -100 error code.
5173 : : */
5174 : 0 : lut = rte_zmalloc(NULL, RTE_MAX(reta_size, lut_size), 0);
5175 [ # # ]: 0 : if (!lut) {
5176 : 0 : PMD_DRV_LOG(ERR, "No memory can be allocated");
5177 : 0 : return -ENOMEM;
5178 : : }
5179 : 0 : ret = ice_get_rss_lut(pf->main_vsi, lut, lut_size);
5180 [ # # ]: 0 : if (ret)
5181 : 0 : goto out;
5182 : :
5183 [ # # ]: 0 : for (i = 0; i < reta_size; i++) {
5184 : 0 : idx = i / RTE_ETH_RETA_GROUP_SIZE;
5185 : 0 : shift = i % RTE_ETH_RETA_GROUP_SIZE;
5186 [ # # ]: 0 : if (reta_conf[idx].mask & (1ULL << shift))
5187 : 0 : lut[i] = reta_conf[idx].reta[shift];
5188 : : }
5189 : 0 : ret = ice_set_rss_lut(pf->main_vsi, lut, reta_size);
5190 [ # # ]: 0 : if (ret == 0 && lut_size != reta_size) {
5191 : 0 : PMD_DRV_LOG(INFO,
5192 : : "The size of hash lookup table is changed from (%d) to (%d)",
5193 : : lut_size, reta_size);
5194 : 0 : pf->hash_lut_size = reta_size;
5195 : : }
5196 : :
5197 : 0 : out:
5198 : 0 : rte_free(lut);
5199 : :
5200 : 0 : return ret;
5201 : : }
5202 : :
5203 : : static int
5204 : 0 : ice_rss_reta_query(struct rte_eth_dev *dev,
5205 : : struct rte_eth_rss_reta_entry64 *reta_conf,
5206 : : uint16_t reta_size)
5207 : : {
5208 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5209 : 0 : uint16_t i, lut_size = pf->hash_lut_size;
5210 : : uint16_t idx, shift;
5211 : : uint8_t *lut;
5212 : : int ret;
5213 : :
5214 [ # # ]: 0 : if (reta_size != lut_size) {
5215 : 0 : PMD_DRV_LOG(ERR,
5216 : : "The size of hash lookup table configured (%d)"
5217 : : "doesn't match the number hardware can "
5218 : : "supported (%d)",
5219 : : reta_size, lut_size);
5220 : 0 : return -EINVAL;
5221 : : }
5222 : :
5223 : 0 : lut = rte_zmalloc(NULL, reta_size, 0);
5224 [ # # ]: 0 : if (!lut) {
5225 : 0 : PMD_DRV_LOG(ERR, "No memory can be allocated");
5226 : 0 : return -ENOMEM;
5227 : : }
5228 : :
5229 : 0 : ret = ice_get_rss_lut(pf->main_vsi, lut, reta_size);
5230 [ # # ]: 0 : if (ret)
5231 : 0 : goto out;
5232 : :
5233 [ # # ]: 0 : for (i = 0; i < reta_size; i++) {
5234 : 0 : idx = i / RTE_ETH_RETA_GROUP_SIZE;
5235 : 0 : shift = i % RTE_ETH_RETA_GROUP_SIZE;
5236 [ # # ]: 0 : if (reta_conf[idx].mask & (1ULL << shift))
5237 : 0 : reta_conf[idx].reta[shift] = lut[i];
5238 : : }
5239 : :
5240 : 0 : out:
5241 : 0 : rte_free(lut);
5242 : :
5243 : 0 : return ret;
5244 : : }
5245 : :
5246 : : static int
5247 : 0 : ice_set_rss_key(struct ice_vsi *vsi, uint8_t *key, uint8_t key_len)
5248 : : {
5249 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5250 : : int ret = 0;
5251 : :
5252 [ # # ]: 0 : if (!key || key_len == 0) {
5253 : 0 : PMD_DRV_LOG(DEBUG, "No key to be configured");
5254 : 0 : return 0;
5255 [ # # ]: 0 : } else if (key_len != (VSIQF_HKEY_MAX_INDEX + 1) *
5256 : : sizeof(uint32_t)) {
5257 : 0 : PMD_DRV_LOG(ERR, "Invalid key length %u", key_len);
5258 : 0 : return -EINVAL;
5259 : : }
5260 : :
5261 : : struct ice_aqc_get_set_rss_keys *key_dw =
5262 : : (struct ice_aqc_get_set_rss_keys *)key;
5263 : :
5264 : 0 : ret = ice_aq_set_rss_key(hw, vsi->idx, key_dw);
5265 [ # # ]: 0 : if (ret) {
5266 : 0 : PMD_DRV_LOG(ERR, "Failed to configure RSS key via AQ");
5267 : : ret = -EINVAL;
5268 : : }
5269 : :
5270 : : return ret;
5271 : : }
5272 : :
5273 : : static int
5274 : 0 : ice_get_rss_key(struct ice_vsi *vsi, uint8_t *key, uint8_t *key_len)
5275 : : {
5276 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5277 : : int ret;
5278 : :
5279 [ # # ]: 0 : if (!key || !key_len)
5280 : : return -EINVAL;
5281 : :
5282 : 0 : ret = ice_aq_get_rss_key
5283 : 0 : (hw, vsi->idx,
5284 : : (struct ice_aqc_get_set_rss_keys *)key);
5285 [ # # ]: 0 : if (ret) {
5286 : 0 : PMD_DRV_LOG(ERR, "Failed to get RSS key via AQ");
5287 : 0 : return -EINVAL;
5288 : : }
5289 : 0 : *key_len = (VSIQF_HKEY_MAX_INDEX + 1) * sizeof(uint32_t);
5290 : :
5291 : 0 : return 0;
5292 : : }
5293 : :
5294 : : static int
5295 : 0 : ice_rss_hash_update(struct rte_eth_dev *dev,
5296 : : struct rte_eth_rss_conf *rss_conf)
5297 : : {
5298 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5299 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5300 : : int status;
5301 : :
5302 : : /* set hash key */
5303 : 0 : status = ice_set_rss_key(vsi, rss_conf->rss_key, rss_conf->rss_key_len);
5304 [ # # ]: 0 : if (status)
5305 : : return status;
5306 : :
5307 [ # # ]: 0 : if (rss_conf->rss_hf == 0)
5308 : 0 : pf->rss_hf = 0;
5309 : :
5310 : : /* RSS hash configuration */
5311 : 0 : ice_rss_hash_set(pf, rss_conf->rss_hf);
5312 : :
5313 : 0 : return 0;
5314 : : }
5315 : :
5316 : : static int
5317 : 0 : ice_rss_hash_conf_get(struct rte_eth_dev *dev,
5318 : : struct rte_eth_rss_conf *rss_conf)
5319 : : {
5320 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5321 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5322 : :
5323 : 0 : ice_get_rss_key(vsi, rss_conf->rss_key,
5324 : : &rss_conf->rss_key_len);
5325 : :
5326 : 0 : rss_conf->rss_hf = pf->rss_hf;
5327 : 0 : return 0;
5328 : : }
5329 : :
5330 : : static int
5331 : 0 : ice_promisc_enable(struct rte_eth_dev *dev)
5332 : : {
5333 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5334 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5335 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5336 : : int status, ret = 0;
5337 : : ice_declare_bitmap(pmask, ICE_PROMISC_MAX);
5338 : : ice_zero_bitmap(pmask, ICE_PROMISC_MAX);
5339 : :
5340 : : ice_set_bit(ICE_PROMISC_UCAST_RX, pmask);
5341 : : ice_set_bit(ICE_PROMISC_UCAST_TX, pmask);
5342 : : ice_set_bit(ICE_PROMISC_MCAST_RX, pmask);
5343 : : ice_set_bit(ICE_PROMISC_MCAST_TX, pmask);
5344 : :
5345 : 0 : status = ice_set_vsi_promisc(hw, vsi->idx, pmask, 0);
5346 [ # # # ]: 0 : switch (status) {
5347 : 0 : case ICE_ERR_ALREADY_EXISTS:
5348 : 0 : PMD_DRV_LOG(DEBUG, "Promisc mode has already been enabled");
5349 : : case ICE_SUCCESS:
5350 : : break;
5351 : 0 : default:
5352 : 0 : PMD_DRV_LOG(ERR, "Failed to enable promisc, err=%d", status);
5353 : : ret = -EAGAIN;
5354 : : }
5355 : :
5356 : 0 : return ret;
5357 : : }
5358 : :
5359 : : static int
5360 : 0 : ice_promisc_disable(struct rte_eth_dev *dev)
5361 : : {
5362 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5363 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5364 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5365 : : int status, ret = 0;
5366 : : ice_declare_bitmap(pmask, ICE_PROMISC_MAX);
5367 : : ice_zero_bitmap(pmask, ICE_PROMISC_MAX);
5368 : :
5369 [ # # ]: 0 : if (dev->data->all_multicast == 1) {
5370 : : ice_set_bit(ICE_PROMISC_UCAST_RX, pmask);
5371 : : ice_set_bit(ICE_PROMISC_UCAST_TX, pmask);
5372 : : } else {
5373 : : ice_set_bit(ICE_PROMISC_UCAST_RX, pmask);
5374 : : ice_set_bit(ICE_PROMISC_UCAST_TX, pmask);
5375 : : ice_set_bit(ICE_PROMISC_MCAST_RX, pmask);
5376 : : ice_set_bit(ICE_PROMISC_MCAST_TX, pmask);
5377 : : }
5378 : :
5379 : 0 : status = ice_clear_vsi_promisc(hw, vsi->idx, pmask, 0);
5380 [ # # ]: 0 : if (status != ICE_SUCCESS) {
5381 : 0 : PMD_DRV_LOG(ERR, "Failed to clear promisc, err=%d", status);
5382 : : ret = -EAGAIN;
5383 : : }
5384 : :
5385 : 0 : return ret;
5386 : : }
5387 : :
5388 : : static int
5389 : 0 : ice_allmulti_enable(struct rte_eth_dev *dev)
5390 : : {
5391 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5392 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5393 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5394 : : int status, ret = 0;
5395 : : ice_declare_bitmap(pmask, ICE_PROMISC_MAX);
5396 : : ice_zero_bitmap(pmask, ICE_PROMISC_MAX);
5397 : :
5398 : : ice_set_bit(ICE_PROMISC_MCAST_RX, pmask);
5399 : : ice_set_bit(ICE_PROMISC_MCAST_TX, pmask);
5400 : :
5401 : 0 : status = ice_set_vsi_promisc(hw, vsi->idx, pmask, 0);
5402 : :
5403 [ # # # ]: 0 : switch (status) {
5404 : 0 : case ICE_ERR_ALREADY_EXISTS:
5405 : 0 : PMD_DRV_LOG(DEBUG, "Allmulti has already been enabled");
5406 : : case ICE_SUCCESS:
5407 : : break;
5408 : 0 : default:
5409 : 0 : PMD_DRV_LOG(ERR, "Failed to enable allmulti, err=%d", status);
5410 : : ret = -EAGAIN;
5411 : : }
5412 : :
5413 : 0 : return ret;
5414 : : }
5415 : :
5416 : : static int
5417 : 0 : ice_allmulti_disable(struct rte_eth_dev *dev)
5418 : : {
5419 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5420 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5421 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5422 : : int status, ret = 0;
5423 : : ice_declare_bitmap(pmask, ICE_PROMISC_MAX);
5424 : : ice_zero_bitmap(pmask, ICE_PROMISC_MAX);
5425 : :
5426 [ # # ]: 0 : if (dev->data->promiscuous == 1)
5427 : : return 0; /* must remain in all_multicast mode */
5428 : :
5429 : : ice_set_bit(ICE_PROMISC_MCAST_RX, pmask);
5430 : : ice_set_bit(ICE_PROMISC_MCAST_TX, pmask);
5431 : :
5432 : 0 : status = ice_clear_vsi_promisc(hw, vsi->idx, pmask, 0);
5433 [ # # ]: 0 : if (status != ICE_SUCCESS) {
5434 : 0 : PMD_DRV_LOG(ERR, "Failed to clear allmulti, err=%d", status);
5435 : : ret = -EAGAIN;
5436 : : }
5437 : :
5438 : : return ret;
5439 : : }
5440 : :
5441 : 0 : static int ice_rx_queue_intr_enable(struct rte_eth_dev *dev,
5442 : : uint16_t queue_id)
5443 : : {
5444 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
5445 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
5446 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5447 : : uint32_t val;
5448 : : uint16_t msix_intr;
5449 : :
5450 : 0 : msix_intr = rte_intr_vec_list_index_get(intr_handle, queue_id);
5451 : :
5452 : : val = GLINT_DYN_CTL_INTENA_M | GLINT_DYN_CTL_CLEARPBA_M |
5453 : : GLINT_DYN_CTL_ITR_INDX_M;
5454 : : val &= ~GLINT_DYN_CTL_WB_ON_ITR_M;
5455 : :
5456 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr), val);
5457 : 0 : rte_intr_ack(pci_dev->intr_handle);
5458 : :
5459 : 0 : return 0;
5460 : : }
5461 : :
5462 : 0 : static int ice_rx_queue_intr_disable(struct rte_eth_dev *dev,
5463 : : uint16_t queue_id)
5464 : : {
5465 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
5466 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
5467 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5468 : : uint16_t msix_intr;
5469 : :
5470 : 0 : msix_intr = rte_intr_vec_list_index_get(intr_handle, queue_id);
5471 : :
5472 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr), GLINT_DYN_CTL_WB_ON_ITR_M);
5473 : :
5474 : 0 : return 0;
5475 : : }
5476 : :
5477 : : static int
5478 : 0 : ice_fw_version_get(struct rte_eth_dev *dev, char *fw_version, size_t fw_size)
5479 : : {
5480 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5481 : : u8 ver, patch;
5482 : : u16 build;
5483 : : int ret;
5484 : :
5485 : 0 : ver = hw->flash.orom.major;
5486 : 0 : patch = hw->flash.orom.patch;
5487 : 0 : build = hw->flash.orom.build;
5488 : :
5489 : 0 : ret = snprintf(fw_version, fw_size,
5490 : : "%x.%02x 0x%08x %d.%d.%d",
5491 : 0 : hw->flash.nvm.major,
5492 [ # # ]: 0 : hw->flash.nvm.minor,
5493 : : hw->flash.nvm.eetrack,
5494 : : ver, build, patch);
5495 [ # # ]: 0 : if (ret < 0)
5496 : : return -EINVAL;
5497 : :
5498 : : /* add the size of '\0' */
5499 : 0 : ret += 1;
5500 [ # # ]: 0 : if (fw_size < (size_t)ret)
5501 : : return ret;
5502 : : else
5503 : 0 : return 0;
5504 : : }
5505 : :
5506 : : static int
5507 : 0 : ice_vsi_vlan_pvid_set(struct ice_vsi *vsi, struct ice_vsi_vlan_pvid_info *info)
5508 : : {
5509 : : struct ice_hw *hw;
5510 : : struct ice_vsi_ctx ctxt;
5511 : : uint8_t vlan_flags = 0;
5512 : : int ret;
5513 : :
5514 [ # # ]: 0 : if (!vsi || !info) {
5515 : 0 : PMD_DRV_LOG(ERR, "invalid parameters");
5516 : 0 : return -EINVAL;
5517 : : }
5518 : :
5519 [ # # ]: 0 : if (info->on) {
5520 : 0 : vsi->info.port_based_inner_vlan = info->config.pvid;
5521 : : /**
5522 : : * If insert pvid is enabled, only tagged pkts are
5523 : : * allowed to be sent out.
5524 : : */
5525 : : vlan_flags = ICE_AQ_VSI_INNER_VLAN_INSERT_PVID |
5526 : : ICE_AQ_VSI_INNER_VLAN_TX_MODE_ACCEPTUNTAGGED;
5527 : : } else {
5528 : 0 : vsi->info.port_based_inner_vlan = 0;
5529 [ # # ]: 0 : if (info->config.reject.tagged == 0)
5530 : : vlan_flags |= ICE_AQ_VSI_INNER_VLAN_TX_MODE_ACCEPTTAGGED;
5531 : :
5532 [ # # ]: 0 : if (info->config.reject.untagged == 0)
5533 : 0 : vlan_flags |= ICE_AQ_VSI_INNER_VLAN_TX_MODE_ACCEPTUNTAGGED;
5534 : : }
5535 : 0 : vsi->info.inner_vlan_flags &= ~(ICE_AQ_VSI_INNER_VLAN_INSERT_PVID |
5536 : : ICE_AQ_VSI_INNER_VLAN_EMODE_M);
5537 [ # # ]: 0 : vsi->info.inner_vlan_flags |= vlan_flags;
5538 : : memset(&ctxt, 0, sizeof(ctxt));
5539 [ # # ]: 0 : rte_memcpy(&ctxt.info, &vsi->info, sizeof(vsi->info));
5540 : 0 : ctxt.info.valid_sections =
5541 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_VLAN_VALID);
5542 : 0 : ctxt.vsi_num = vsi->vsi_id;
5543 : :
5544 : 0 : hw = ICE_VSI_TO_HW(vsi);
5545 : 0 : ret = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5546 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
5547 : 0 : PMD_DRV_LOG(ERR,
5548 : : "update VSI for VLAN insert failed, err %d",
5549 : : ret);
5550 : 0 : return -EINVAL;
5551 : : }
5552 : :
5553 : 0 : vsi->info.valid_sections |=
5554 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_VLAN_VALID);
5555 : :
5556 : 0 : return ret;
5557 : : }
5558 : :
5559 : : /**
5560 : : * ice_vsi_set_outer_port_vlan - set the outer port VLAN and related settings
5561 : : * @vsi: VSI to configure
5562 : : * @vlan_info: packed u16 that contains the VLAN prio and ID
5563 : : * @tpid: TPID of the port VLAN
5564 : : *
5565 : : * Set the port VLAN prio, ID, and TPID.
5566 : : *
5567 : : * Enable VLAN pruning so the VSI doesn't receive any traffic that doesn't match
5568 : : * a VLAN prune rule. The caller should take care to add a VLAN prune rule that
5569 : : * matches the port VLAN ID and TPID.
5570 : : *
5571 : : * Tell hardware to strip outer VLAN tagged packets on receive and don't put
5572 : : * them in the receive descriptor. VSI(s) in port VLANs should not be aware of
5573 : : * the port VLAN ID or TPID they are assigned to.
5574 : : *
5575 : : * Tell hardware to prevent outer VLAN tag insertion on transmit and only allow
5576 : : * untagged outer packets from the transmit descriptor.
5577 : : *
5578 : : * Also, tell the hardware to insert the port VLAN on transmit.
5579 : : */
5580 : : static int
5581 : 0 : ice_vsi_set_outer_port_vlan(struct ice_vsi *vsi, u16 vlan_info, u16 tpid)
5582 : : {
5583 [ # # # # ]: 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5584 : : struct ice_vsi_ctx ctxt;
5585 : : int status, err = 0;
5586 : : u8 tag_type;
5587 : :
5588 : : if (tpid_to_vsi_outer_vlan_type(tpid, &tag_type))
5589 : : return -EINVAL;
5590 : :
5591 : : memset(&ctxt, 0, sizeof(ctxt));
5592 : :
5593 : 0 : ctxt.info = vsi->info;
5594 : :
5595 : 0 : ctxt.info.sw_flags2 |= ICE_AQ_VSI_SW_FLAG_RX_VLAN_PRUNE_ENA;
5596 : :
5597 : 0 : ctxt.info.port_based_outer_vlan = rte_cpu_to_le_16(vlan_info);
5598 : 0 : ctxt.info.outer_vlan_flags =
5599 : : (ICE_AQ_VSI_OUTER_VLAN_EMODE_SHOW <<
5600 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S) |
5601 : 0 : ((tag_type << ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
5602 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M) |
5603 : : ICE_AQ_VSI_OUTER_VLAN_BLOCK_TX_DESC |
5604 : : (ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ACCEPTUNTAGGED <<
5605 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) |
5606 : : ICE_AQ_VSI_OUTER_VLAN_PORT_BASED_INSERT;
5607 : 0 : ctxt.info.valid_sections =
5608 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID |
5609 : : ICE_AQ_VSI_PROP_SW_VALID);
5610 : :
5611 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5612 [ # # ]: 0 : if (status != ICE_SUCCESS) {
5613 : 0 : PMD_DRV_LOG(ERR,
5614 : : "update VSI for setting outer port based VLAN failed, err %d",
5615 : : status);
5616 : : err = -EINVAL;
5617 : : } else {
5618 : 0 : vsi->info.port_based_outer_vlan = ctxt.info.port_based_outer_vlan;
5619 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
5620 : 0 : vsi->info.sw_flags2 = ctxt.info.sw_flags2;
5621 : : }
5622 : :
5623 : : return err;
5624 : : }
5625 : :
5626 : : /**
5627 : : * ice_vsi_dis_outer_insertion - disable outer VLAN insertion
5628 : : * @vsi: VSI to configure
5629 : : * @info: vlan pvid info
5630 : : *
5631 : : * Disable outer VLAN insertion via VSI context. This function should only be
5632 : : * used if DVM is supported.
5633 : : *
5634 : : * Only modify the outer VLAN insertion settings. The VLAN TPID and outer VLAN
5635 : : * settings are unmodified.
5636 : : *
5637 : : * This tells the hardware to not allow VLAN tagged packets in the transmit
5638 : : * descriptor. This enables software offloaded VLAN insertion and disables
5639 : : * hardware offloaded VLAN insertion.
5640 : : */
5641 : 0 : static int ice_vsi_dis_outer_insertion(struct ice_vsi *vsi, struct ice_vsi_vlan_pvid_info *info)
5642 : : {
5643 [ # # ]: 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5644 : : struct ice_vsi_ctx ctxt;
5645 : : uint8_t vlan_flags = 0;
5646 : : int status, err = 0;
5647 : :
5648 : : memset(&ctxt, 0, sizeof(ctxt));
5649 : :
5650 : 0 : ctxt.info.valid_sections =
5651 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
5652 : : ctxt.info.port_based_inner_vlan = 0;
5653 : : /* clear current outer VLAN insertion settings */
5654 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
5655 : : ~(ICE_AQ_VSI_OUTER_VLAN_PORT_BASED_INSERT |
5656 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M);
5657 [ # # ]: 0 : if (info->config.reject.tagged == 0)
5658 : : vlan_flags |= ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ACCEPTTAGGED;
5659 [ # # ]: 0 : if (info->config.reject.untagged == 0)
5660 : 0 : vlan_flags |= ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ACCEPTUNTAGGED;
5661 : 0 : ctxt.info.outer_vlan_flags |=
5662 : : ICE_AQ_VSI_OUTER_VLAN_BLOCK_TX_DESC |
5663 : 0 : ((vlan_flags <<
5664 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) &
5665 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M);
5666 : :
5667 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5668 [ # # ]: 0 : if (!status) {
5669 : 0 : PMD_DRV_LOG(ERR,
5670 : : "update VSI for disabling outer VLAN insertion failed, err %d",
5671 : : status);
5672 : : err = -EINVAL;
5673 : : } else {
5674 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
5675 : 0 : vsi->info.port_based_inner_vlan = ctxt.info.port_based_inner_vlan;
5676 : : }
5677 : :
5678 : 0 : return err;
5679 : : }
5680 : :
5681 : : static int
5682 : 0 : ice_vlan_pvid_set(struct rte_eth_dev *dev, uint16_t pvid, int on)
5683 : : {
5684 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5685 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5686 [ # # ]: 0 : struct rte_eth_dev_data *data = pf->dev_data;
5687 : : struct ice_vsi_vlan_pvid_info info;
5688 : : int ret;
5689 : :
5690 : : memset(&info, 0, sizeof(info));
5691 : 0 : info.on = on;
5692 [ # # ]: 0 : if (info.on) {
5693 : 0 : info.config.pvid = pvid;
5694 : : } else {
5695 : 0 : info.config.reject.tagged =
5696 : 0 : data->dev_conf.txmode.hw_vlan_reject_tagged;
5697 : 0 : info.config.reject.untagged =
5698 : 0 : data->dev_conf.txmode.hw_vlan_reject_untagged;
5699 : : }
5700 : :
5701 [ # # ]: 0 : if (ice_is_dvm_ena(&vsi->adapter->hw)) {
5702 [ # # ]: 0 : if (on)
5703 : 0 : return ice_vsi_set_outer_port_vlan(vsi, pvid, pf->outer_ethertype);
5704 : : else
5705 : 0 : return ice_vsi_dis_outer_insertion(vsi, &info);
5706 : : }
5707 : :
5708 : 0 : ret = ice_vsi_vlan_pvid_set(vsi, &info);
5709 [ # # ]: 0 : if (ret < 0) {
5710 : 0 : PMD_DRV_LOG(ERR, "Failed to set pvid.");
5711 : 0 : return -EINVAL;
5712 : : }
5713 : :
5714 : : return 0;
5715 : : }
5716 : :
5717 : 0 : static int ice_vsi_ena_outer_insertion(struct ice_vsi *vsi, uint16_t tpid)
5718 : : {
5719 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5720 : : struct ice_vsi_ctx ctxt;
5721 : : int status, err = 0;
5722 : : u8 tag_type;
5723 : : /* do not allow modifying VLAN stripping when a port VLAN is configured
5724 : : * on this VSI
5725 : : */
5726 [ # # ]: 0 : if (vsi->info.port_based_outer_vlan)
5727 : : return 0;
5728 : :
5729 : : if (tpid_to_vsi_outer_vlan_type(tpid, &tag_type))
5730 : : return -EINVAL;
5731 : :
5732 : : memset(&ctxt, 0, sizeof(ctxt));
5733 : 0 : ctxt.info.valid_sections =
5734 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
5735 : : /* clear current outer VLAN insertion settings */
5736 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
5737 : : ~(ICE_AQ_VSI_OUTER_VLAN_PORT_BASED_INSERT |
5738 : : ICE_AQ_VSI_OUTER_VLAN_BLOCK_TX_DESC |
5739 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M |
5740 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M);
5741 : 0 : ctxt.info.outer_vlan_flags |=
5742 : : ((ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ALL <<
5743 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) &
5744 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M) |
5745 : 0 : ((tag_type << ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
5746 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M);
5747 : :
5748 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5749 [ # # ]: 0 : if (status) {
5750 : 0 : PMD_DRV_LOG(ERR, "Update VSI failed to enable outer VLAN stripping");
5751 : : err = -EIO;
5752 : : } else {
5753 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
5754 : : }
5755 : :
5756 : : return err;
5757 : : }
5758 : :
5759 : : static int
5760 : 0 : ice_vlan_tpid_set(struct rte_eth_dev *dev,
5761 : : enum rte_vlan_type vlan_type,
5762 : : uint16_t tpid)
5763 : : {
5764 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5765 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5766 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5767 : 0 : uint64_t qinq = dev->data->dev_conf.rxmode.offloads &
5768 : : RTE_ETH_RX_OFFLOAD_QINQ_STRIP;
5769 : : int err = 0;
5770 : :
5771 [ # # ]: 0 : if ((vlan_type != RTE_ETH_VLAN_TYPE_INNER &&
5772 : 0 : vlan_type != RTE_ETH_VLAN_TYPE_OUTER) ||
5773 [ # # # # ]: 0 : (!qinq && vlan_type == RTE_ETH_VLAN_TYPE_INNER) ||
5774 : 0 : !ice_is_supported_port_vlan_proto(hw, tpid)) {
5775 : 0 : PMD_DRV_LOG(ERR,
5776 : : "Unsupported vlan type.");
5777 : 0 : return -EINVAL;
5778 : : }
5779 : :
5780 : 0 : err = ice_vsi_ena_outer_insertion(vsi, tpid);
5781 [ # # ]: 0 : if (!err)
5782 : 0 : pf->outer_ethertype = tpid;
5783 : :
5784 : : return err;
5785 : : }
5786 : :
5787 : : static int
5788 : 0 : ice_get_eeprom_length(struct rte_eth_dev *dev)
5789 : : {
5790 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5791 : :
5792 : 0 : return hw->flash.flash_size;
5793 : : }
5794 : :
5795 : : static int
5796 : 0 : ice_get_eeprom(struct rte_eth_dev *dev,
5797 : : struct rte_dev_eeprom_info *eeprom)
5798 : : {
5799 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5800 : 0 : uint8_t *data = eeprom->data;
5801 : : int status;
5802 : :
5803 : 0 : eeprom->magic = hw->vendor_id | (hw->device_id << 16);
5804 : :
5805 : 0 : status = ice_acquire_nvm(hw, ICE_RES_READ);
5806 [ # # ]: 0 : if (status) {
5807 : 0 : PMD_DRV_LOG(ERR, "acquire nvm failed.");
5808 : 0 : return -EIO;
5809 : : }
5810 : :
5811 : 0 : status = ice_read_flat_nvm(hw, eeprom->offset, &eeprom->length,
5812 : : data, false);
5813 : :
5814 : 0 : ice_release_nvm(hw);
5815 : :
5816 [ # # ]: 0 : if (status) {
5817 : 0 : PMD_DRV_LOG(ERR, "EEPROM read failed.");
5818 : 0 : return -EIO;
5819 : : }
5820 : :
5821 : : return 0;
5822 : : }
5823 : :
5824 : : static int
5825 : 0 : ice_get_module_info(struct rte_eth_dev *dev,
5826 : : struct rte_eth_dev_module_info *modinfo)
5827 : : {
5828 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5829 : 0 : u8 sff8472_comp = 0;
5830 : 0 : u8 sff8472_swap = 0;
5831 : 0 : u8 sff8636_rev = 0;
5832 : 0 : u8 value = 0;
5833 : : int status;
5834 : :
5835 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR, 0x00, 0x00,
5836 : : 0, &value, 1, 0, NULL);
5837 [ # # ]: 0 : if (status)
5838 : : return -EIO;
5839 : :
5840 [ # # # ]: 0 : switch (value) {
5841 : 0 : case ICE_MODULE_TYPE_SFP:
5842 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR,
5843 : : ICE_MODULE_SFF_8472_COMP, 0x00, 0,
5844 : : &sff8472_comp, 1, 0, NULL);
5845 [ # # ]: 0 : if (status)
5846 : : return -EIO;
5847 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR,
5848 : : ICE_MODULE_SFF_8472_SWAP, 0x00, 0,
5849 : : &sff8472_swap, 1, 0, NULL);
5850 [ # # ]: 0 : if (status)
5851 : : return -EIO;
5852 : :
5853 [ # # ]: 0 : if (sff8472_swap & ICE_MODULE_SFF_ADDR_MODE) {
5854 : 0 : modinfo->type = ICE_MODULE_SFF_8079;
5855 : 0 : modinfo->eeprom_len = ICE_MODULE_SFF_8079_LEN;
5856 [ # # # # ]: 0 : } else if (sff8472_comp &&
5857 : : (sff8472_swap & ICE_MODULE_SFF_DIAG_CAPAB)) {
5858 : 0 : modinfo->type = ICE_MODULE_SFF_8472;
5859 : 0 : modinfo->eeprom_len = ICE_MODULE_SFF_8472_LEN;
5860 : : } else {
5861 : 0 : modinfo->type = ICE_MODULE_SFF_8079;
5862 : 0 : modinfo->eeprom_len = ICE_MODULE_SFF_8079_LEN;
5863 : : }
5864 : : break;
5865 : 0 : case ICE_MODULE_TYPE_QSFP_PLUS:
5866 : : case ICE_MODULE_TYPE_QSFP28:
5867 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR,
5868 : : ICE_MODULE_REVISION_ADDR, 0x00, 0,
5869 : : &sff8636_rev, 1, 0, NULL);
5870 [ # # ]: 0 : if (status)
5871 : : return -EIO;
5872 : : /* Check revision compliance */
5873 [ # # ]: 0 : if (sff8636_rev > 0x02) {
5874 : : /* Module is SFF-8636 compliant */
5875 : 0 : modinfo->type = ICE_MODULE_SFF_8636;
5876 : 0 : modinfo->eeprom_len = ICE_MODULE_QSFP_MAX_LEN;
5877 : : } else {
5878 : 0 : modinfo->type = ICE_MODULE_SFF_8436;
5879 : 0 : modinfo->eeprom_len = ICE_MODULE_QSFP_MAX_LEN;
5880 : : }
5881 : : break;
5882 : 0 : default:
5883 : 0 : PMD_DRV_LOG(WARNING, "SFF Module Type not recognized.");
5884 : 0 : return -EINVAL;
5885 : : }
5886 : : return 0;
5887 : : }
5888 : :
5889 : : static int
5890 : 0 : ice_get_module_eeprom(struct rte_eth_dev *dev,
5891 : : struct rte_dev_eeprom_info *info)
5892 : : {
5893 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5894 : : #define SFF_READ_BLOCK_SIZE 8
5895 : : #define I2C_BUSY_TRY_TIMES 4
5896 : : #define I2C_USLEEP_MIN_TIME 1500
5897 : : #define I2C_USLEEP_MAX_TIME 2500
5898 : 0 : uint8_t value[SFF_READ_BLOCK_SIZE] = {0};
5899 : : uint8_t addr = ICE_I2C_EEPROM_DEV_ADDR;
5900 : : uint8_t *data = NULL;
5901 : : bool is_sfp = false;
5902 : : uint32_t i, j;
5903 : : uint32_t offset = 0;
5904 : : uint8_t page = 0;
5905 : : int status;
5906 : :
5907 [ # # # # : 0 : if (!info || !info->length || !info->data)
# # ]
5908 : : return -EINVAL;
5909 : :
5910 : 0 : status = ice_aq_sff_eeprom(hw, 0, addr, offset, page, 0, value, 1, 0,
5911 : : NULL);
5912 [ # # ]: 0 : if (status)
5913 : : return -EIO;
5914 : :
5915 [ # # ]: 0 : if (value[0] == ICE_MODULE_TYPE_SFP)
5916 : : is_sfp = true;
5917 : :
5918 : 0 : data = info->data;
5919 : 0 : memset(data, 0, info->length);
5920 [ # # ]: 0 : for (i = 0; i < info->length; i += SFF_READ_BLOCK_SIZE) {
5921 : 0 : offset = i + info->offset;
5922 : : page = 0;
5923 : :
5924 : : /* Check if we need to access the other memory page */
5925 [ # # ]: 0 : if (is_sfp) {
5926 [ # # ]: 0 : if (offset >= ICE_MODULE_SFF_8079_LEN) {
5927 : 0 : offset -= ICE_MODULE_SFF_8079_LEN;
5928 : : addr = ICE_I2C_EEPROM_DEV_ADDR2;
5929 : : }
5930 : : } else {
5931 [ # # ]: 0 : while (offset >= ICE_MODULE_SFF_8436_LEN) {
5932 : : /* Compute memory page number and offset. */
5933 : 0 : offset -= ICE_MODULE_SFF_8436_LEN / 2;
5934 : 0 : page++;
5935 : : }
5936 : : }
5937 : :
5938 : : /* Bit 2 of eeprom address 0x02 declares upper
5939 : : * pages are disabled on QSFP modules.
5940 : : * SFP modules only ever use page 0.
5941 : : */
5942 [ # # # # ]: 0 : if (page == 0 || !(data[0x2] & 0x4)) {
5943 : : /* If i2c bus is busy due to slow page change or
5944 : : * link management access, call can fail.
5945 : : * This is normal. So we retry this a few times.
5946 : : */
5947 [ # # ]: 0 : for (j = 0; j < I2C_BUSY_TRY_TIMES; j++) {
5948 : 0 : status = ice_aq_sff_eeprom(hw, 0, addr, offset,
5949 : 0 : page, !is_sfp, value,
5950 : : SFF_READ_BLOCK_SIZE,
5951 : : 0, NULL);
5952 : 0 : PMD_DRV_LOG(DEBUG, "SFF %02X %02X %02X %X = "
5953 : : "%02X%02X%02X%02X."
5954 : : "%02X%02X%02X%02X (%X)",
5955 : : addr, offset, page, is_sfp,
5956 : : value[0], value[1],
5957 : : value[2], value[3],
5958 : : value[4], value[5],
5959 : : value[6], value[7],
5960 : : status);
5961 [ # # ]: 0 : if (status) {
5962 : 0 : usleep_range(I2C_USLEEP_MIN_TIME,
5963 : : I2C_USLEEP_MAX_TIME);
5964 : : memset(value, 0, SFF_READ_BLOCK_SIZE);
5965 : : continue;
5966 : : }
5967 : : break;
5968 : : }
5969 : :
5970 : : /* Make sure we have enough room for the new block */
5971 [ # # ]: 0 : if ((i + SFF_READ_BLOCK_SIZE) <= info->length)
5972 : 0 : memcpy(data + i, value, SFF_READ_BLOCK_SIZE);
5973 : : }
5974 : : }
5975 : :
5976 : : return 0;
5977 : : }
5978 : :
5979 : : static void
5980 : : ice_stat_update_32(struct ice_hw *hw,
5981 : : uint32_t reg,
5982 : : bool offset_loaded,
5983 : : uint64_t *offset,
5984 : : uint64_t *stat)
5985 : : {
5986 : : uint64_t new_data;
5987 : :
5988 : 0 : new_data = (uint64_t)ICE_READ_REG(hw, reg);
5989 [ # # # # : 0 : if (!offset_loaded)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # ]
5990 : 0 : *offset = new_data;
5991 : :
5992 [ # # # # : 0 : if (new_data >= *offset)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # ]
5993 : 0 : *stat = (uint64_t)(new_data - *offset);
5994 : : else
5995 : 0 : *stat = (uint64_t)((new_data +
5996 : : ((uint64_t)1 << ICE_32_BIT_WIDTH))
5997 : : - *offset);
5998 : : }
5999 : :
6000 : : static void
6001 : : ice_stat_update_40(struct ice_hw *hw,
6002 : : uint32_t hireg,
6003 : : uint32_t loreg,
6004 : : bool offset_loaded,
6005 : : uint64_t *offset,
6006 : : uint64_t *stat)
6007 : : {
6008 : : uint64_t new_data;
6009 : :
6010 : 0 : new_data = (uint64_t)ICE_READ_REG(hw, loreg);
6011 : 0 : new_data |= (uint64_t)(ICE_READ_REG(hw, hireg) & ICE_8_BIT_MASK) <<
6012 : : ICE_32_BIT_WIDTH;
6013 : :
6014 [ # # # # : 0 : if (!offset_loaded)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# ]
6015 : 0 : *offset = new_data;
6016 : :
6017 [ # # # # : 0 : if (new_data >= *offset)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# ]
6018 : 0 : *stat = new_data - *offset;
6019 : : else
6020 : 0 : *stat = (uint64_t)((new_data +
6021 : : ((uint64_t)1 << ICE_40_BIT_WIDTH)) -
6022 : : *offset);
6023 : :
6024 : 0 : *stat &= ICE_40_BIT_MASK;
6025 : : }
6026 : :
6027 : : /**
6028 : : * There are various counters that are bubbled up in uint64 values but do not make use of all
6029 : : * 64 bits, most commonly using only 32 or 40 bits. This function handles the "overflow" when
6030 : : * these counters hit their 32 or 40 bit limit to enlarge that limitation to 64 bits.
6031 : :
6032 : : * @offset_loaded: refers to whether this function has been called before and old_value is known to
6033 : : * have a value, i.e. its possible that value has overflowed past its original limitation
6034 : : * @value_bit_limitation: refers to the number of bits the given value uses before overflowing
6035 : : * @value: is the current value with its original limitation (i.e. 32 or 40 bits)
6036 : : * @old_value: is expected to be the previous value of the given value with the overflow accounted
6037 : : * for (i.e. the full 64 bit previous value)
6038 : : *
6039 : : * This function will appropriately update both value and old_value, accounting for overflow
6040 : : */
6041 : : static void
6042 : : ice_handle_overflow(bool offset_loaded,
6043 : : uint8_t value_bit_limitation,
6044 : : uint64_t *value,
6045 : : uint64_t *old_value)
6046 : : {
6047 : : uint64_t low_bit_mask = RTE_LEN2MASK(value_bit_limitation, uint64_t);
6048 : : uint64_t high_bit_mask = ~low_bit_mask;
6049 : :
6050 : 0 : if (offset_loaded) {
6051 [ # # # # : 0 : if ((*old_value & low_bit_mask) > *value)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # ]
6052 : 0 : *value += (uint64_t)1 << value_bit_limitation;
6053 : 0 : *value += *old_value & high_bit_mask;
6054 : : }
6055 [ # # # # : 0 : *old_value = *value;
# # # # #
# # # # #
# # # # #
# # # # #
# # ]
6056 : : }
6057 : :
6058 : : /* Get all the statistics of a VSI */
6059 : : static void
6060 : 0 : ice_update_vsi_stats(struct ice_vsi *vsi)
6061 : : {
6062 : : struct ice_eth_stats *oes = &vsi->eth_stats_offset;
6063 : : struct ice_eth_stats *nes = &vsi->eth_stats;
6064 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
6065 : 0 : int idx = rte_le_to_cpu_16(vsi->vsi_id);
6066 : :
6067 : 0 : ice_stat_update_40(hw, GLV_GORCH(idx), GLV_GORCL(idx),
6068 : 0 : vsi->offset_loaded, &oes->rx_bytes,
6069 : : &nes->rx_bytes);
6070 : 0 : ice_stat_update_40(hw, GLV_UPRCH(idx), GLV_UPRCL(idx),
6071 : 0 : vsi->offset_loaded, &oes->rx_unicast,
6072 : : &nes->rx_unicast);
6073 : 0 : ice_stat_update_40(hw, GLV_MPRCH(idx), GLV_MPRCL(idx),
6074 : 0 : vsi->offset_loaded, &oes->rx_multicast,
6075 : : &nes->rx_multicast);
6076 : 0 : ice_stat_update_40(hw, GLV_BPRCH(idx), GLV_BPRCL(idx),
6077 : 0 : vsi->offset_loaded, &oes->rx_broadcast,
6078 : : &nes->rx_broadcast);
6079 : :
6080 [ # # ]: 0 : ice_handle_overflow(vsi->offset_loaded, ICE_40_BIT_WIDTH,
6081 : : &nes->rx_unicast, &vsi->old_get_stats_fields.rx_unicast);
6082 : : ice_handle_overflow(vsi->offset_loaded, ICE_40_BIT_WIDTH,
6083 : : &nes->rx_multicast, &vsi->old_get_stats_fields.rx_multicast);
6084 : : ice_handle_overflow(vsi->offset_loaded, ICE_40_BIT_WIDTH,
6085 : : &nes->rx_broadcast, &vsi->old_get_stats_fields.rx_broadcast);
6086 : : ice_handle_overflow(vsi->offset_loaded, ICE_40_BIT_WIDTH,
6087 : : &nes->rx_bytes, &vsi->old_get_stats_fields.rx_bytes);
6088 : :
6089 : : /* exclude CRC bytes */
6090 : 0 : nes->rx_bytes -= (nes->rx_unicast + nes->rx_multicast +
6091 : 0 : nes->rx_broadcast) * RTE_ETHER_CRC_LEN;
6092 : :
6093 : 0 : ice_stat_update_32(hw, GLV_RDPC(idx), vsi->offset_loaded,
6094 : : &oes->rx_discards, &nes->rx_discards);
6095 : : /* GLV_REPC not supported */
6096 : : /* GLV_RMPC not supported */
6097 : 0 : ice_stat_update_32(hw, GLSWID_RUPP(idx), vsi->offset_loaded,
6098 : : &oes->rx_unknown_protocol,
6099 : : &nes->rx_unknown_protocol);
6100 : 0 : ice_stat_update_40(hw, GLV_GOTCH(idx), GLV_GOTCL(idx),
6101 : 0 : vsi->offset_loaded, &oes->tx_bytes,
6102 : : &nes->tx_bytes);
6103 : 0 : ice_stat_update_40(hw, GLV_UPTCH(idx), GLV_UPTCL(idx),
6104 : 0 : vsi->offset_loaded, &oes->tx_unicast,
6105 : : &nes->tx_unicast);
6106 : 0 : ice_stat_update_40(hw, GLV_MPTCH(idx), GLV_MPTCL(idx),
6107 : 0 : vsi->offset_loaded, &oes->tx_multicast,
6108 : : &nes->tx_multicast);
6109 : 0 : ice_stat_update_40(hw, GLV_BPTCH(idx), GLV_BPTCL(idx),
6110 : 0 : vsi->offset_loaded, &oes->tx_broadcast,
6111 : : &nes->tx_broadcast);
6112 : : /* GLV_TDPC not supported */
6113 : 0 : ice_stat_update_32(hw, GLV_TEPC(idx), vsi->offset_loaded,
6114 : : &oes->tx_errors, &nes->tx_errors);
6115 : :
6116 [ # # ]: 0 : ice_handle_overflow(vsi->offset_loaded, ICE_32_BIT_WIDTH,
6117 : : &nes->rx_discards, &vsi->old_get_stats_fields.rx_discards);
6118 : : ice_handle_overflow(vsi->offset_loaded, ICE_32_BIT_WIDTH,
6119 : : &nes->tx_errors, &vsi->old_get_stats_fields.tx_errors);
6120 : : ice_handle_overflow(vsi->offset_loaded, ICE_40_BIT_WIDTH,
6121 : : &nes->tx_bytes, &vsi->old_get_stats_fields.tx_bytes);
6122 : :
6123 : 0 : vsi->offset_loaded = true;
6124 : :
6125 : 0 : PMD_DRV_LOG(DEBUG, "************** VSI[%u] stats start **************",
6126 : : vsi->vsi_id);
6127 : 0 : PMD_DRV_LOG(DEBUG, "rx_bytes: %"PRIu64"", nes->rx_bytes);
6128 : 0 : PMD_DRV_LOG(DEBUG, "rx_unicast: %"PRIu64"", nes->rx_unicast);
6129 : 0 : PMD_DRV_LOG(DEBUG, "rx_multicast: %"PRIu64"", nes->rx_multicast);
6130 : 0 : PMD_DRV_LOG(DEBUG, "rx_broadcast: %"PRIu64"", nes->rx_broadcast);
6131 : 0 : PMD_DRV_LOG(DEBUG, "rx_discards: %"PRIu64"", nes->rx_discards);
6132 : 0 : PMD_DRV_LOG(DEBUG, "rx_unknown_protocol: %"PRIu64"",
6133 : : nes->rx_unknown_protocol);
6134 : 0 : PMD_DRV_LOG(DEBUG, "tx_bytes: %"PRIu64"", nes->tx_bytes);
6135 : 0 : PMD_DRV_LOG(DEBUG, "tx_unicast: %"PRIu64"", nes->tx_unicast);
6136 : 0 : PMD_DRV_LOG(DEBUG, "tx_multicast: %"PRIu64"", nes->tx_multicast);
6137 : 0 : PMD_DRV_LOG(DEBUG, "tx_broadcast: %"PRIu64"", nes->tx_broadcast);
6138 : 0 : PMD_DRV_LOG(DEBUG, "tx_discards: %"PRIu64"", nes->tx_discards);
6139 : 0 : PMD_DRV_LOG(DEBUG, "tx_errors: %"PRIu64"", nes->tx_errors);
6140 : 0 : PMD_DRV_LOG(DEBUG, "************** VSI[%u] stats end ****************",
6141 : : vsi->vsi_id);
6142 : 0 : }
6143 : :
6144 : : static void
6145 : 0 : ice_read_stats_registers(struct ice_pf *pf, struct ice_hw *hw)
6146 : : {
6147 : : struct ice_hw_port_stats *ns = &pf->stats; /* new stats */
6148 : : struct ice_hw_port_stats *os = &pf->stats_offset; /* old stats */
6149 : :
6150 : : /* Get statistics of struct ice_eth_stats */
6151 : 0 : ice_stat_update_40(hw, GLPRT_GORCH(hw->port_info->lport),
6152 : 0 : GLPRT_GORCL(hw->port_info->lport),
6153 : 0 : pf->offset_loaded, &os->eth.rx_bytes,
6154 : : &ns->eth.rx_bytes);
6155 : 0 : ice_stat_update_40(hw, GLPRT_UPRCH(hw->port_info->lport),
6156 : 0 : GLPRT_UPRCL(hw->port_info->lport),
6157 : 0 : pf->offset_loaded, &os->eth.rx_unicast,
6158 : : &ns->eth.rx_unicast);
6159 : 0 : ice_stat_update_40(hw, GLPRT_MPRCH(hw->port_info->lport),
6160 : 0 : GLPRT_MPRCL(hw->port_info->lport),
6161 : 0 : pf->offset_loaded, &os->eth.rx_multicast,
6162 : : &ns->eth.rx_multicast);
6163 : 0 : ice_stat_update_40(hw, GLPRT_BPRCH(hw->port_info->lport),
6164 : 0 : GLPRT_BPRCL(hw->port_info->lport),
6165 : 0 : pf->offset_loaded, &os->eth.rx_broadcast,
6166 : : &ns->eth.rx_broadcast);
6167 : : ice_stat_update_32(hw, PRTRPB_RDPC,
6168 : 0 : pf->offset_loaded, &os->eth.rx_discards,
6169 : : &ns->eth.rx_discards);
6170 : :
6171 [ # # ]: 0 : ice_handle_overflow(pf->offset_loaded, ICE_40_BIT_WIDTH,
6172 : : &ns->eth.rx_bytes, &pf->old_get_stats_fields.rx_bytes);
6173 : : ice_handle_overflow(pf->offset_loaded, ICE_32_BIT_WIDTH,
6174 : : &ns->eth.rx_discards, &pf->old_get_stats_fields.rx_discards);
6175 : :
6176 : : /* Workaround: CRC size should not be included in byte statistics,
6177 : : * so subtract RTE_ETHER_CRC_LEN from the byte counter for each rx
6178 : : * packet.
6179 : : */
6180 : 0 : ns->eth.rx_bytes -= (ns->eth.rx_unicast + ns->eth.rx_multicast +
6181 : 0 : ns->eth.rx_broadcast) * RTE_ETHER_CRC_LEN;
6182 : :
6183 : : /* GLPRT_REPC not supported */
6184 : : /* GLPRT_RMPC not supported */
6185 : 0 : ice_stat_update_32(hw, GLSWID_RUPP(hw->port_info->lport),
6186 : : pf->offset_loaded,
6187 : : &os->eth.rx_unknown_protocol,
6188 : : &ns->eth.rx_unknown_protocol);
6189 : 0 : ice_stat_update_40(hw, GLPRT_GOTCH(hw->port_info->lport),
6190 : 0 : GLPRT_GOTCL(hw->port_info->lport),
6191 : 0 : pf->offset_loaded, &os->eth.tx_bytes,
6192 : : &ns->eth.tx_bytes);
6193 : 0 : ice_stat_update_40(hw, GLPRT_UPTCH(hw->port_info->lport),
6194 : 0 : GLPRT_UPTCL(hw->port_info->lport),
6195 : 0 : pf->offset_loaded, &os->eth.tx_unicast,
6196 : : &ns->eth.tx_unicast);
6197 : 0 : ice_stat_update_40(hw, GLPRT_MPTCH(hw->port_info->lport),
6198 : 0 : GLPRT_MPTCL(hw->port_info->lport),
6199 : 0 : pf->offset_loaded, &os->eth.tx_multicast,
6200 : : &ns->eth.tx_multicast);
6201 : 0 : ice_stat_update_40(hw, GLPRT_BPTCH(hw->port_info->lport),
6202 : 0 : GLPRT_BPTCL(hw->port_info->lport),
6203 : 0 : pf->offset_loaded, &os->eth.tx_broadcast,
6204 : : &ns->eth.tx_broadcast);
6205 : :
6206 [ # # ]: 0 : ice_handle_overflow(pf->offset_loaded, ICE_40_BIT_WIDTH,
6207 : : &ns->eth.tx_bytes, &pf->old_get_stats_fields.tx_bytes);
6208 : : ice_handle_overflow(pf->offset_loaded, ICE_40_BIT_WIDTH,
6209 : : &ns->eth.tx_unicast, &pf->old_get_stats_fields.tx_unicast);
6210 : : ice_handle_overflow(pf->offset_loaded, ICE_40_BIT_WIDTH,
6211 : : &ns->eth.tx_multicast, &pf->old_get_stats_fields.tx_multicast);
6212 : : ice_handle_overflow(pf->offset_loaded, ICE_40_BIT_WIDTH,
6213 : : &ns->eth.tx_broadcast, &pf->old_get_stats_fields.tx_broadcast);
6214 : :
6215 : 0 : ns->eth.tx_bytes -= (ns->eth.tx_unicast + ns->eth.tx_multicast +
6216 : 0 : ns->eth.tx_broadcast) * RTE_ETHER_CRC_LEN;
6217 : :
6218 : : /* GLPRT_TEPC not supported */
6219 : :
6220 : : /* additional port specific stats */
6221 : 0 : ice_stat_update_32(hw, GLPRT_TDOLD(hw->port_info->lport),
6222 : : pf->offset_loaded, &os->tx_dropped_link_down,
6223 : : &ns->tx_dropped_link_down);
6224 : 0 : ice_stat_update_32(hw, GLPRT_CRCERRS(hw->port_info->lport),
6225 : 0 : pf->offset_loaded, &os->crc_errors,
6226 : : &ns->crc_errors);
6227 : 0 : ice_stat_update_32(hw, GLPRT_ILLERRC(hw->port_info->lport),
6228 : 0 : pf->offset_loaded, &os->illegal_bytes,
6229 : : &ns->illegal_bytes);
6230 : : /* GLPRT_ERRBC not supported */
6231 : 0 : ice_stat_update_32(hw, GLPRT_MLFC(hw->port_info->lport),
6232 : 0 : pf->offset_loaded, &os->mac_local_faults,
6233 : : &ns->mac_local_faults);
6234 : 0 : ice_stat_update_32(hw, GLPRT_MRFC(hw->port_info->lport),
6235 : 0 : pf->offset_loaded, &os->mac_remote_faults,
6236 : : &ns->mac_remote_faults);
6237 : :
6238 : 0 : ice_stat_update_32(hw, GLPRT_RLEC(hw->port_info->lport),
6239 : 0 : pf->offset_loaded, &os->rx_len_errors,
6240 : : &ns->rx_len_errors);
6241 : :
6242 : 0 : ice_stat_update_32(hw, GLPRT_LXONRXC(hw->port_info->lport),
6243 : 0 : pf->offset_loaded, &os->link_xon_rx,
6244 : : &ns->link_xon_rx);
6245 : 0 : ice_stat_update_32(hw, GLPRT_LXOFFRXC(hw->port_info->lport),
6246 : 0 : pf->offset_loaded, &os->link_xoff_rx,
6247 : : &ns->link_xoff_rx);
6248 : 0 : ice_stat_update_32(hw, GLPRT_LXONTXC(hw->port_info->lport),
6249 : 0 : pf->offset_loaded, &os->link_xon_tx,
6250 : : &ns->link_xon_tx);
6251 : 0 : ice_stat_update_32(hw, GLPRT_LXOFFTXC(hw->port_info->lport),
6252 : 0 : pf->offset_loaded, &os->link_xoff_tx,
6253 : : &ns->link_xoff_tx);
6254 : 0 : ice_stat_update_40(hw, GLPRT_PRC64H(hw->port_info->lport),
6255 : 0 : GLPRT_PRC64L(hw->port_info->lport),
6256 : 0 : pf->offset_loaded, &os->rx_size_64,
6257 : : &ns->rx_size_64);
6258 : 0 : ice_stat_update_40(hw, GLPRT_PRC127H(hw->port_info->lport),
6259 : 0 : GLPRT_PRC127L(hw->port_info->lport),
6260 : 0 : pf->offset_loaded, &os->rx_size_127,
6261 : : &ns->rx_size_127);
6262 : 0 : ice_stat_update_40(hw, GLPRT_PRC255H(hw->port_info->lport),
6263 : 0 : GLPRT_PRC255L(hw->port_info->lport),
6264 : 0 : pf->offset_loaded, &os->rx_size_255,
6265 : : &ns->rx_size_255);
6266 : 0 : ice_stat_update_40(hw, GLPRT_PRC511H(hw->port_info->lport),
6267 : 0 : GLPRT_PRC511L(hw->port_info->lport),
6268 : 0 : pf->offset_loaded, &os->rx_size_511,
6269 : : &ns->rx_size_511);
6270 : 0 : ice_stat_update_40(hw, GLPRT_PRC1023H(hw->port_info->lport),
6271 : 0 : GLPRT_PRC1023L(hw->port_info->lport),
6272 : 0 : pf->offset_loaded, &os->rx_size_1023,
6273 : : &ns->rx_size_1023);
6274 : 0 : ice_stat_update_40(hw, GLPRT_PRC1522H(hw->port_info->lport),
6275 : 0 : GLPRT_PRC1522L(hw->port_info->lport),
6276 : 0 : pf->offset_loaded, &os->rx_size_1522,
6277 : : &ns->rx_size_1522);
6278 : 0 : ice_stat_update_40(hw, GLPRT_PRC9522H(hw->port_info->lport),
6279 : 0 : GLPRT_PRC9522L(hw->port_info->lport),
6280 : 0 : pf->offset_loaded, &os->rx_size_big,
6281 : : &ns->rx_size_big);
6282 : 0 : ice_stat_update_32(hw, GLPRT_RUC(hw->port_info->lport),
6283 : 0 : pf->offset_loaded, &os->rx_undersize,
6284 : : &ns->rx_undersize);
6285 : 0 : ice_stat_update_32(hw, GLPRT_RFC(hw->port_info->lport),
6286 : 0 : pf->offset_loaded, &os->rx_fragments,
6287 : : &ns->rx_fragments);
6288 : 0 : ice_stat_update_32(hw, GLPRT_ROC(hw->port_info->lport),
6289 : 0 : pf->offset_loaded, &os->rx_oversize,
6290 : : &ns->rx_oversize);
6291 : 0 : ice_stat_update_32(hw, GLPRT_RJC(hw->port_info->lport),
6292 : 0 : pf->offset_loaded, &os->rx_jabber,
6293 : : &ns->rx_jabber);
6294 : 0 : ice_stat_update_40(hw, GLPRT_PTC64H(hw->port_info->lport),
6295 : 0 : GLPRT_PTC64L(hw->port_info->lport),
6296 : 0 : pf->offset_loaded, &os->tx_size_64,
6297 : : &ns->tx_size_64);
6298 : 0 : ice_stat_update_40(hw, GLPRT_PTC127H(hw->port_info->lport),
6299 : 0 : GLPRT_PTC127L(hw->port_info->lport),
6300 : 0 : pf->offset_loaded, &os->tx_size_127,
6301 : : &ns->tx_size_127);
6302 : 0 : ice_stat_update_40(hw, GLPRT_PTC255H(hw->port_info->lport),
6303 : 0 : GLPRT_PTC255L(hw->port_info->lport),
6304 : 0 : pf->offset_loaded, &os->tx_size_255,
6305 : : &ns->tx_size_255);
6306 : 0 : ice_stat_update_40(hw, GLPRT_PTC511H(hw->port_info->lport),
6307 : 0 : GLPRT_PTC511L(hw->port_info->lport),
6308 : 0 : pf->offset_loaded, &os->tx_size_511,
6309 : : &ns->tx_size_511);
6310 : 0 : ice_stat_update_40(hw, GLPRT_PTC1023H(hw->port_info->lport),
6311 : 0 : GLPRT_PTC1023L(hw->port_info->lport),
6312 : 0 : pf->offset_loaded, &os->tx_size_1023,
6313 : : &ns->tx_size_1023);
6314 : 0 : ice_stat_update_40(hw, GLPRT_PTC1522H(hw->port_info->lport),
6315 : 0 : GLPRT_PTC1522L(hw->port_info->lport),
6316 : 0 : pf->offset_loaded, &os->tx_size_1522,
6317 : : &ns->tx_size_1522);
6318 : 0 : ice_stat_update_40(hw, GLPRT_PTC9522H(hw->port_info->lport),
6319 : 0 : GLPRT_PTC9522L(hw->port_info->lport),
6320 : 0 : pf->offset_loaded, &os->tx_size_big,
6321 : : &ns->tx_size_big);
6322 : :
6323 [ # # ]: 0 : ice_handle_overflow(pf->offset_loaded, ICE_32_BIT_WIDTH,
6324 : : &ns->crc_errors, &pf->old_get_stats_fields.crc_errors);
6325 : : ice_handle_overflow(pf->offset_loaded, ICE_32_BIT_WIDTH,
6326 : : &ns->rx_undersize, &pf->old_get_stats_fields.rx_undersize);
6327 : : ice_handle_overflow(pf->offset_loaded, ICE_32_BIT_WIDTH,
6328 : : &ns->rx_fragments, &pf->old_get_stats_fields.rx_fragments);
6329 : : ice_handle_overflow(pf->offset_loaded, ICE_32_BIT_WIDTH,
6330 : : &ns->rx_oversize, &pf->old_get_stats_fields.rx_oversize);
6331 : : ice_handle_overflow(pf->offset_loaded, ICE_32_BIT_WIDTH,
6332 : : &ns->rx_jabber, &pf->old_get_stats_fields.rx_jabber);
6333 : :
6334 : : /* GLPRT_MSPDC not supported */
6335 : : /* GLPRT_XEC not supported */
6336 : :
6337 : 0 : pf->offset_loaded = true;
6338 : :
6339 [ # # ]: 0 : if (pf->main_vsi)
6340 : 0 : ice_update_vsi_stats(pf->main_vsi);
6341 : 0 : }
6342 : :
6343 : : /* Get all statistics of a port */
6344 : : static int
6345 : 0 : ice_stats_get(struct rte_eth_dev *dev, struct rte_eth_stats *stats)
6346 : : {
6347 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
6348 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6349 : : struct ice_hw_port_stats *ns = &pf->stats; /* new stats */
6350 : :
6351 : : /* call read registers - updates values, now write them to struct */
6352 : 0 : ice_read_stats_registers(pf, hw);
6353 : :
6354 : 0 : stats->ipackets = pf->main_vsi->eth_stats.rx_unicast +
6355 : 0 : pf->main_vsi->eth_stats.rx_multicast +
6356 : 0 : ns->eth.rx_unknown_protocol +
6357 : 0 : pf->main_vsi->eth_stats.rx_broadcast -
6358 : 0 : pf->main_vsi->eth_stats.rx_discards;
6359 : 0 : stats->opackets = ns->eth.tx_unicast +
6360 : 0 : ns->eth.tx_multicast +
6361 : 0 : ns->eth.tx_broadcast;
6362 : 0 : stats->ibytes = ns->eth.rx_bytes;
6363 : 0 : stats->obytes = ns->eth.tx_bytes;
6364 : 0 : stats->oerrors = ns->eth.tx_errors +
6365 : 0 : pf->main_vsi->eth_stats.tx_errors;
6366 : :
6367 : : /* Rx Errors */
6368 : 0 : stats->imissed = ns->eth.rx_discards +
6369 : : pf->main_vsi->eth_stats.rx_discards;
6370 : 0 : stats->ierrors = ns->crc_errors +
6371 : 0 : ns->rx_undersize +
6372 : 0 : ns->rx_oversize + ns->rx_fragments + ns->rx_jabber;
6373 : :
6374 : 0 : PMD_DRV_LOG(DEBUG, "*************** PF stats start *****************");
6375 : 0 : PMD_DRV_LOG(DEBUG, "rx_bytes: %"PRIu64"", ns->eth.rx_bytes);
6376 : 0 : PMD_DRV_LOG(DEBUG, "rx_unicast: %"PRIu64"", ns->eth.rx_unicast);
6377 : 0 : PMD_DRV_LOG(DEBUG, "rx_multicast:%"PRIu64"", ns->eth.rx_multicast);
6378 : 0 : PMD_DRV_LOG(DEBUG, "rx_broadcast:%"PRIu64"", ns->eth.rx_broadcast);
6379 : 0 : PMD_DRV_LOG(DEBUG, "rx_discards:%"PRIu64"", ns->eth.rx_discards);
6380 : 0 : PMD_DRV_LOG(DEBUG, "vsi rx_discards:%"PRIu64"",
6381 : : pf->main_vsi->eth_stats.rx_discards);
6382 : 0 : PMD_DRV_LOG(DEBUG, "rx_unknown_protocol: %"PRIu64"",
6383 : : ns->eth.rx_unknown_protocol);
6384 : 0 : PMD_DRV_LOG(DEBUG, "tx_bytes: %"PRIu64"", ns->eth.tx_bytes);
6385 : 0 : PMD_DRV_LOG(DEBUG, "tx_unicast: %"PRIu64"", ns->eth.tx_unicast);
6386 : 0 : PMD_DRV_LOG(DEBUG, "tx_multicast:%"PRIu64"", ns->eth.tx_multicast);
6387 : 0 : PMD_DRV_LOG(DEBUG, "tx_broadcast:%"PRIu64"", ns->eth.tx_broadcast);
6388 : 0 : PMD_DRV_LOG(DEBUG, "tx_discards:%"PRIu64"", ns->eth.tx_discards);
6389 : 0 : PMD_DRV_LOG(DEBUG, "vsi tx_discards:%"PRIu64"",
6390 : : pf->main_vsi->eth_stats.tx_discards);
6391 : 0 : PMD_DRV_LOG(DEBUG, "tx_errors: %"PRIu64"", ns->eth.tx_errors);
6392 : :
6393 : 0 : PMD_DRV_LOG(DEBUG, "tx_dropped_link_down: %"PRIu64"",
6394 : : ns->tx_dropped_link_down);
6395 : 0 : PMD_DRV_LOG(DEBUG, "crc_errors: %"PRIu64"", ns->crc_errors);
6396 : 0 : PMD_DRV_LOG(DEBUG, "illegal_bytes: %"PRIu64"",
6397 : : ns->illegal_bytes);
6398 : 0 : PMD_DRV_LOG(DEBUG, "error_bytes: %"PRIu64"", ns->error_bytes);
6399 : 0 : PMD_DRV_LOG(DEBUG, "mac_local_faults: %"PRIu64"",
6400 : : ns->mac_local_faults);
6401 : 0 : PMD_DRV_LOG(DEBUG, "mac_remote_faults: %"PRIu64"",
6402 : : ns->mac_remote_faults);
6403 : 0 : PMD_DRV_LOG(DEBUG, "link_xon_rx: %"PRIu64"", ns->link_xon_rx);
6404 : 0 : PMD_DRV_LOG(DEBUG, "link_xoff_rx: %"PRIu64"", ns->link_xoff_rx);
6405 : 0 : PMD_DRV_LOG(DEBUG, "link_xon_tx: %"PRIu64"", ns->link_xon_tx);
6406 : 0 : PMD_DRV_LOG(DEBUG, "link_xoff_tx: %"PRIu64"", ns->link_xoff_tx);
6407 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_64: %"PRIu64"", ns->rx_size_64);
6408 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_127: %"PRIu64"", ns->rx_size_127);
6409 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_255: %"PRIu64"", ns->rx_size_255);
6410 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_511: %"PRIu64"", ns->rx_size_511);
6411 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_1023: %"PRIu64"", ns->rx_size_1023);
6412 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_1522: %"PRIu64"", ns->rx_size_1522);
6413 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_big: %"PRIu64"", ns->rx_size_big);
6414 : 0 : PMD_DRV_LOG(DEBUG, "rx_undersize: %"PRIu64"", ns->rx_undersize);
6415 : 0 : PMD_DRV_LOG(DEBUG, "rx_fragments: %"PRIu64"", ns->rx_fragments);
6416 : 0 : PMD_DRV_LOG(DEBUG, "rx_oversize: %"PRIu64"", ns->rx_oversize);
6417 : 0 : PMD_DRV_LOG(DEBUG, "rx_jabber: %"PRIu64"", ns->rx_jabber);
6418 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_64: %"PRIu64"", ns->tx_size_64);
6419 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_127: %"PRIu64"", ns->tx_size_127);
6420 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_255: %"PRIu64"", ns->tx_size_255);
6421 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_511: %"PRIu64"", ns->tx_size_511);
6422 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_1023: %"PRIu64"", ns->tx_size_1023);
6423 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_1522: %"PRIu64"", ns->tx_size_1522);
6424 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_big: %"PRIu64"", ns->tx_size_big);
6425 : 0 : PMD_DRV_LOG(DEBUG, "rx_len_errors: %"PRIu64"", ns->rx_len_errors);
6426 : 0 : PMD_DRV_LOG(DEBUG, "************* PF stats end ****************");
6427 : 0 : return 0;
6428 : : }
6429 : :
6430 : : /* Reset the statistics */
6431 : : static int
6432 : 0 : ice_stats_reset(struct rte_eth_dev *dev)
6433 : : {
6434 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
6435 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6436 : :
6437 : : /* Mark PF and VSI stats to update the offset, aka "reset" */
6438 : 0 : pf->offset_loaded = false;
6439 [ # # ]: 0 : if (pf->main_vsi)
6440 : 0 : pf->main_vsi->offset_loaded = false;
6441 : :
6442 : : /* read the stats, reading current register values into offset */
6443 : 0 : ice_read_stats_registers(pf, hw);
6444 : :
6445 : 0 : memset(&pf->mbuf_stats, 0, sizeof(struct ice_mbuf_stats));
6446 : :
6447 : 0 : return 0;
6448 : : }
6449 : :
6450 : : static uint32_t
6451 : : ice_xstats_calc_num(void)
6452 : : {
6453 : : uint32_t num;
6454 : :
6455 : : num = ICE_NB_ETH_XSTATS + ICE_NB_MBUF_XSTATS + ICE_NB_HW_PORT_XSTATS;
6456 : :
6457 : : return num;
6458 : : }
6459 : :
6460 : : static void
6461 : : ice_update_mbuf_stats(struct rte_eth_dev *ethdev,
6462 : : struct ice_mbuf_stats *mbuf_stats)
6463 : : {
6464 : : uint16_t idx;
6465 : : struct ci_tx_queue *txq;
6466 : :
6467 [ # # ]: 0 : for (idx = 0; idx < ethdev->data->nb_tx_queues; idx++) {
6468 : 0 : txq = ethdev->data->tx_queues[idx];
6469 : 0 : mbuf_stats->tx_pkt_errors += txq->mbuf_errors;
6470 : : }
6471 : : }
6472 : :
6473 : : static int
6474 : 0 : ice_xstats_get(struct rte_eth_dev *dev, struct rte_eth_xstat *xstats,
6475 : : unsigned int n)
6476 : : {
6477 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
6478 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6479 : : struct ice_adapter *adapter =
6480 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6481 : : struct ice_mbuf_stats mbuf_stats = {0};
6482 : : unsigned int i;
6483 : : unsigned int count;
6484 : 0 : struct ice_hw_port_stats *hw_stats = &pf->stats;
6485 : :
6486 : : count = ice_xstats_calc_num();
6487 [ # # ]: 0 : if (n < count)
6488 : : return count;
6489 : :
6490 : 0 : ice_read_stats_registers(pf, hw);
6491 : :
6492 [ # # ]: 0 : if (!xstats)
6493 : : return 0;
6494 : :
6495 : : count = 0;
6496 : :
6497 [ # # ]: 0 : if (adapter->devargs.mbuf_check)
6498 : : ice_update_mbuf_stats(dev, &mbuf_stats);
6499 : :
6500 : : /* Get stats from ice_eth_stats struct */
6501 [ # # ]: 0 : for (i = 0; i < ICE_NB_ETH_XSTATS; i++) {
6502 : 0 : xstats[count].value =
6503 : 0 : *(uint64_t *)((char *)&hw_stats->eth +
6504 : 0 : ice_stats_strings[i].offset);
6505 : 0 : xstats[count].id = count;
6506 : 0 : count++;
6507 : : }
6508 : :
6509 : : /* Get stats from ice_mbuf_stats struct */
6510 [ # # ]: 0 : for (i = 0; i < ICE_NB_MBUF_XSTATS; i++) {
6511 : 0 : xstats[count].value =
6512 : : *(uint64_t *)((char *)&mbuf_stats + ice_mbuf_strings[i].offset);
6513 : 0 : xstats[count].id = count;
6514 : 0 : count++;
6515 : : }
6516 : :
6517 : : /* Get individual stats from ice_hw_port struct */
6518 [ # # ]: 0 : for (i = 0; i < ICE_NB_HW_PORT_XSTATS; i++) {
6519 : 0 : xstats[count].value =
6520 : 0 : *(uint64_t *)((char *)hw_stats +
6521 : 0 : ice_hw_port_strings[i].offset);
6522 : 0 : xstats[count].id = count;
6523 : 0 : count++;
6524 : : }
6525 : :
6526 : 0 : return count;
6527 : : }
6528 : :
6529 : 0 : static int ice_xstats_get_names(__rte_unused struct rte_eth_dev *dev,
6530 : : struct rte_eth_xstat_name *xstats_names,
6531 : : __rte_unused unsigned int limit)
6532 : : {
6533 : : unsigned int count = 0;
6534 : : unsigned int i;
6535 : :
6536 [ # # ]: 0 : if (!xstats_names)
6537 : : return ice_xstats_calc_num();
6538 : :
6539 : : /* Note: limit checked in rte_eth_xstats_names() */
6540 : :
6541 : : /* Get stats from ice_eth_stats struct */
6542 [ # # ]: 0 : for (i = 0; i < ICE_NB_ETH_XSTATS; i++) {
6543 : 0 : strlcpy(xstats_names[count].name, ice_stats_strings[i].name,
6544 : : sizeof(xstats_names[count].name));
6545 : 0 : count++;
6546 : : }
6547 : :
6548 : : /* Get stats from ice_mbuf_stats struct */
6549 [ # # ]: 0 : for (i = 0; i < ICE_NB_MBUF_XSTATS; i++) {
6550 : 0 : strlcpy(xstats_names[count].name, ice_mbuf_strings[i].name,
6551 : : sizeof(xstats_names[count].name));
6552 : 0 : count++;
6553 : : }
6554 : :
6555 : : /* Get individual stats from ice_hw_port struct */
6556 [ # # ]: 0 : for (i = 0; i < ICE_NB_HW_PORT_XSTATS; i++) {
6557 : 0 : strlcpy(xstats_names[count].name, ice_hw_port_strings[i].name,
6558 : : sizeof(xstats_names[count].name));
6559 : 0 : count++;
6560 : : }
6561 : :
6562 : 0 : return count;
6563 : : }
6564 : :
6565 : : static int
6566 : 0 : ice_dev_flow_ops_get(struct rte_eth_dev *dev,
6567 : : const struct rte_flow_ops **ops)
6568 : : {
6569 [ # # ]: 0 : if (!dev)
6570 : : return -EINVAL;
6571 : :
6572 : 0 : *ops = &ice_flow_ops;
6573 : 0 : return 0;
6574 : : }
6575 : :
6576 : : /* Add UDP tunneling port */
6577 : : static int
6578 : 0 : ice_dev_udp_tunnel_port_add(struct rte_eth_dev *dev,
6579 : : struct rte_eth_udp_tunnel *udp_tunnel)
6580 : : {
6581 : : int ret = 0;
6582 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6583 : : struct ice_adapter *ad =
6584 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6585 : :
6586 [ # # ]: 0 : if (udp_tunnel == NULL)
6587 : : return -EINVAL;
6588 : :
6589 [ # # ]: 0 : switch (udp_tunnel->prot_type) {
6590 : 0 : case RTE_ETH_TUNNEL_TYPE_VXLAN:
6591 : 0 : ret = ice_create_tunnel(hw, TNL_VXLAN, udp_tunnel->udp_port);
6592 [ # # # # ]: 0 : if (!ret && ad->psr != NULL)
6593 : 0 : ice_parser_vxlan_tunnel_set(ad->psr,
6594 : 0 : udp_tunnel->udp_port, true);
6595 : : break;
6596 : 0 : default:
6597 : 0 : PMD_DRV_LOG(ERR, "Invalid tunnel type");
6598 : : ret = -EINVAL;
6599 : 0 : break;
6600 : : }
6601 : :
6602 : : return ret;
6603 : : }
6604 : :
6605 : : /* Delete UDP tunneling port */
6606 : : static int
6607 : 0 : ice_dev_udp_tunnel_port_del(struct rte_eth_dev *dev,
6608 : : struct rte_eth_udp_tunnel *udp_tunnel)
6609 : : {
6610 : : int ret = 0;
6611 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6612 : : struct ice_adapter *ad =
6613 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6614 : :
6615 [ # # ]: 0 : if (udp_tunnel == NULL)
6616 : : return -EINVAL;
6617 : :
6618 [ # # ]: 0 : switch (udp_tunnel->prot_type) {
6619 : 0 : case RTE_ETH_TUNNEL_TYPE_VXLAN:
6620 : 0 : ret = ice_destroy_tunnel(hw, udp_tunnel->udp_port, 0);
6621 [ # # # # ]: 0 : if (!ret && ad->psr != NULL)
6622 : 0 : ice_parser_vxlan_tunnel_set(ad->psr,
6623 : 0 : udp_tunnel->udp_port, false);
6624 : : break;
6625 : 0 : default:
6626 : 0 : PMD_DRV_LOG(ERR, "Invalid tunnel type");
6627 : : ret = -EINVAL;
6628 : 0 : break;
6629 : : }
6630 : :
6631 : : return ret;
6632 : : }
6633 : :
6634 : : /**
6635 : : * ice_ptp_write_init - Set PHC time to provided value
6636 : : * @hw: Hardware private structure
6637 : : *
6638 : : * Set the PHC time to CLOCK_REALTIME
6639 : : */
6640 : 0 : static int ice_ptp_write_init(struct ice_hw *hw)
6641 : : {
6642 : : uint64_t ns;
6643 : : struct timespec sys_time;
6644 : 0 : clock_gettime(CLOCK_REALTIME, &sys_time);
6645 : : ns = rte_timespec_to_ns(&sys_time);
6646 : :
6647 : 0 : return ice_ptp_init_time(hw, ns, true);
6648 : : }
6649 : :
6650 : : static int
6651 : 0 : ice_timesync_enable(struct rte_eth_dev *dev)
6652 : : {
6653 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6654 : : struct ice_adapter *ad =
6655 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6656 : : int ret;
6657 : :
6658 [ # # # # ]: 0 : if (dev->data->dev_started && !(dev->data->dev_conf.rxmode.offloads &
6659 : : RTE_ETH_RX_OFFLOAD_TIMESTAMP)) {
6660 : 0 : PMD_DRV_LOG(ERR, "Rx timestamp offload not configured");
6661 : 0 : return -1;
6662 : : }
6663 : :
6664 [ # # ]: 0 : if (hw->func_caps.ts_func_info.src_tmr_owned) {
6665 : 0 : ret = ice_ptp_init_phc(hw);
6666 [ # # ]: 0 : if (ret) {
6667 : 0 : PMD_DRV_LOG(ERR, "Failed to initialize PHC");
6668 : 0 : return -1;
6669 : : }
6670 : :
6671 : 0 : ret = ice_ptp_write_incval(hw, ICE_PTP_NOMINAL_INCVAL_E810, true);
6672 [ # # ]: 0 : if (ret) {
6673 : 0 : PMD_DRV_LOG(ERR,
6674 : : "Failed to write PHC increment time value");
6675 : 0 : return -1;
6676 : : }
6677 : : }
6678 : :
6679 [ # # ]: 0 : if (!ice_ptp_lock(hw)) {
6680 [ # # ]: 0 : ice_debug(hw, ICE_DBG_PTP, "Failed to acquire PTP semaphore");
6681 : 0 : return ICE_ERR_NOT_READY;
6682 : : }
6683 : :
6684 : 0 : ret = ice_ptp_write_init(hw);
6685 : 0 : ice_ptp_unlock(hw);
6686 [ # # ]: 0 : if (ret)
6687 : 0 : PMD_INIT_LOG(ERR, "Failed to set current system time to PHC timer");
6688 : :
6689 : 0 : ad->ptp_ena = 1;
6690 : :
6691 : 0 : return 0;
6692 : : }
6693 : :
6694 : : static int
6695 : 0 : ice_timesync_read_rx_timestamp(struct rte_eth_dev *dev,
6696 : : struct timespec *timestamp, uint32_t flags)
6697 : : {
6698 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6699 : : struct ice_adapter *ad =
6700 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6701 : : struct ci_rx_queue *rxq;
6702 : : uint32_t ts_high;
6703 : : uint64_t ts_ns;
6704 : :
6705 : 0 : rxq = dev->data->rx_queues[flags];
6706 : :
6707 : 0 : ts_high = rxq->time_high;
6708 : 0 : ts_ns = ice_tstamp_convert_32b_64b(hw, ad, 1, ts_high);
6709 : 0 : *timestamp = rte_ns_to_timespec(ts_ns);
6710 : :
6711 : 0 : return 0;
6712 : : }
6713 : :
6714 : : static int
6715 : 0 : ice_timesync_read_tx_timestamp(struct rte_eth_dev *dev,
6716 : : struct timespec *timestamp)
6717 : : {
6718 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6719 : : struct ice_adapter *ad =
6720 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6721 : 0 : uint64_t ts_ns, tstamp, tstamp_ready = 0;
6722 : : uint64_t end_time;
6723 : : const uint64_t mask = 0xFFFFFFFF;
6724 : : int ret;
6725 : :
6726 : : /* Set the end time with a delay of 10 microseconds */
6727 : 0 : end_time = rte_get_timer_cycles() + (rte_get_timer_hz() / 100000);
6728 : :
6729 : : do {
6730 : 0 : ret = ice_get_phy_tx_tstamp_ready(hw, ad->ptp_tx_block, &tstamp_ready);
6731 [ # # ]: 0 : if (ret) {
6732 : 0 : PMD_DRV_LOG(ERR, "Failed to get phy ready for timestamp");
6733 : 0 : return -1;
6734 : : }
6735 : :
6736 [ # # # # ]: 0 : if ((tstamp_ready & BIT_ULL(0)) == 0 && rte_get_timer_cycles() > end_time) {
6737 : 0 : PMD_DRV_LOG(ERR, "Timeout to get phy ready for timestamp");
6738 : 0 : return -1;
6739 : : }
6740 [ # # ]: 0 : } while ((tstamp_ready & BIT_ULL(0)) == 0);
6741 : :
6742 : 0 : ret = ice_read_phy_tstamp(hw, ad->ptp_tx_block, ad->ptp_tx_index, &tstamp);
6743 [ # # # # ]: 0 : if (ret || tstamp == 0) {
6744 : 0 : PMD_DRV_LOG(ERR, "Failed to read phy timestamp");
6745 : 0 : return -1;
6746 : : }
6747 : :
6748 : 0 : ts_ns = ice_tstamp_convert_32b_64b(hw, ad, 1, (tstamp >> 8) & mask);
6749 : 0 : *timestamp = rte_ns_to_timespec(ts_ns);
6750 : :
6751 : 0 : return 0;
6752 : : }
6753 : :
6754 : : static int
6755 : 0 : ice_timesync_adjust_time(struct rte_eth_dev *dev, int64_t delta)
6756 : : {
6757 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6758 : 0 : uint8_t tmr_idx = hw->func_caps.ts_func_info.tmr_index_assoc;
6759 : : uint32_t lo, lo2, hi;
6760 : : uint64_t time, ns;
6761 : : int ret;
6762 : :
6763 [ # # ]: 0 : if (delta > INT32_MAX || delta < INT32_MIN) {
6764 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6765 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(tmr_idx));
6766 : 0 : lo2 = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6767 : :
6768 [ # # ]: 0 : if (lo2 < lo) {
6769 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6770 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(tmr_idx));
6771 : : }
6772 : :
6773 : 0 : time = ((uint64_t)hi << 32) | lo;
6774 : 0 : ns = time + delta;
6775 : :
6776 : 0 : wr32(hw, GLTSYN_SHTIME_L(tmr_idx), ICE_LO_DWORD(ns));
6777 : 0 : wr32(hw, GLTSYN_SHTIME_H(tmr_idx), ICE_HI_DWORD(ns));
6778 : 0 : wr32(hw, GLTSYN_SHTIME_0(tmr_idx), 0);
6779 : :
6780 : 0 : ret = ice_ptp_init_time(hw, ns, true);
6781 [ # # ]: 0 : if (ret) {
6782 : 0 : PMD_DRV_LOG(ERR, "PTP init time failed, err %d", ret);
6783 : 0 : return -1;
6784 : : }
6785 : : return 0;
6786 : : }
6787 : :
6788 : 0 : ret = ice_ptp_adj_clock(hw, delta, true);
6789 [ # # ]: 0 : if (ret) {
6790 : 0 : PMD_DRV_LOG(ERR, "PTP adj clock failed, err %d", ret);
6791 : 0 : return -1;
6792 : : }
6793 : :
6794 : : return 0;
6795 : : }
6796 : :
6797 : : static int
6798 : 0 : ice_timesync_adjust_freq(struct rte_eth_dev *dev, int64_t ppm)
6799 : : {
6800 [ # # # # ]: 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6801 : : int64_t incval, diff = 0;
6802 : : bool negative = false;
6803 : : uint64_t div, rem;
6804 : : uint64_t divisor = 1000000ULL << 16;
6805 : : int shift;
6806 : : int ret;
6807 : :
6808 : 0 : incval = ice_get_base_incval(hw, ICE_SRC_TMR_MODE_NANOSECONDS);
6809 : :
6810 [ # # ]: 0 : if (ppm < 0) {
6811 : : negative = true;
6812 : 0 : ppm = -ppm;
6813 : : }
6814 : :
6815 : : /* can incval * ppm overflow ? */
6816 [ # # ]: 0 : if (log2(incval) + log2(ppm) > 62) {
6817 : 0 : rem = ppm % divisor;
6818 : 0 : div = ppm / divisor;
6819 : 0 : diff = div * incval;
6820 : 0 : ppm = rem;
6821 : :
6822 : 0 : shift = log2(incval) + log2(ppm) - 62;
6823 [ # # ]: 0 : if (shift > 0) {
6824 : : /* drop precision */
6825 : 0 : ppm >>= shift;
6826 : 0 : divisor >>= shift;
6827 : : }
6828 : : }
6829 : :
6830 [ # # ]: 0 : if (divisor)
6831 : 0 : diff = diff + incval * ppm / divisor;
6832 : :
6833 [ # # ]: 0 : if (negative)
6834 : 0 : incval -= diff;
6835 : : else
6836 : 0 : incval += diff;
6837 : :
6838 : 0 : ret = ice_ptp_write_incval_locked(hw, incval, true);
6839 [ # # ]: 0 : if (ret) {
6840 : 0 : PMD_DRV_LOG(ERR, "PTP failed to set incval, err %d", ret);
6841 : 0 : return -1;
6842 : : }
6843 : : return 0;
6844 : : }
6845 : :
6846 : : static int
6847 : 0 : ice_timesync_write_time(struct rte_eth_dev *dev, const struct timespec *ts)
6848 : : {
6849 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6850 : : uint64_t ns;
6851 : : int ret;
6852 : :
6853 : : ns = rte_timespec_to_ns(ts);
6854 : 0 : ret = ice_ptp_init_time(hw, ns, true);
6855 [ # # ]: 0 : if (ret) {
6856 : 0 : PMD_DRV_LOG(ERR, "PTP init time failed, err %d", ret);
6857 : 0 : return -1;
6858 : : }
6859 : :
6860 : : return 0;
6861 : : }
6862 : :
6863 : : static int
6864 : 0 : ice_timesync_read_time(struct rte_eth_dev *dev, struct timespec *ts)
6865 : : {
6866 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6867 : 0 : uint8_t tmr_idx = hw->func_caps.ts_func_info.tmr_index_assoc;
6868 : : uint32_t hi, lo, lo2;
6869 : : uint64_t time;
6870 : :
6871 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6872 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(tmr_idx));
6873 : 0 : lo2 = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6874 : :
6875 [ # # ]: 0 : if (lo2 < lo) {
6876 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6877 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(tmr_idx));
6878 : : }
6879 : :
6880 [ # # ]: 0 : time = ((uint64_t)hi << 32) | lo;
6881 : 0 : *ts = rte_ns_to_timespec(time);
6882 : :
6883 : 0 : return 0;
6884 : : }
6885 : :
6886 : : static int
6887 : 0 : ice_timesync_disable(struct rte_eth_dev *dev)
6888 : : {
6889 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6890 : : struct ice_adapter *ad =
6891 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6892 : 0 : uint8_t tmr_idx = hw->func_caps.ts_func_info.tmr_index_assoc;
6893 : : uint64_t val;
6894 : : uint8_t lport;
6895 : :
6896 : 0 : lport = hw->port_info->lport;
6897 : :
6898 : 0 : ice_clear_phy_tstamp(hw, lport, 0);
6899 : :
6900 : 0 : val = ICE_READ_REG(hw, GLTSYN_ENA(tmr_idx));
6901 : 0 : val &= ~GLTSYN_ENA_TSYN_ENA_M;
6902 : 0 : ICE_WRITE_REG(hw, GLTSYN_ENA(tmr_idx), val);
6903 : :
6904 : 0 : ICE_WRITE_REG(hw, GLTSYN_INCVAL_L(tmr_idx), 0);
6905 : 0 : ICE_WRITE_REG(hw, GLTSYN_INCVAL_H(tmr_idx), 0);
6906 : :
6907 : 0 : ad->ptp_ena = 0;
6908 : :
6909 : 0 : return 0;
6910 : : }
6911 : :
6912 : : static int
6913 : 0 : ice_read_clock(__rte_unused struct rte_eth_dev *dev, uint64_t *clock)
6914 : : {
6915 : : struct timespec system_time;
6916 : :
6917 : : #ifdef RTE_EXEC_ENV_LINUX
6918 : 0 : clock_gettime(CLOCK_MONOTONIC_RAW, &system_time);
6919 : : #else
6920 : : clock_gettime(CLOCK_MONOTONIC, &system_time);
6921 : : #endif
6922 : 0 : *clock = system_time.tv_sec * NSEC_PER_SEC + system_time.tv_nsec;
6923 : :
6924 : 0 : return 0;
6925 : : }
6926 : :
6927 : : static const uint32_t *
6928 : 0 : ice_buffer_split_supported_hdr_ptypes_get(struct rte_eth_dev *dev __rte_unused,
6929 : : size_t *no_of_elements)
6930 : : {
6931 : : /* Buffer split protocol header capability. */
6932 : : static const uint32_t ptypes[] = {
6933 : : /* Non tunneled */
6934 : : RTE_PTYPE_L2_ETHER,
6935 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN,
6936 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_L4_UDP,
6937 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_L4_TCP,
6938 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_L4_SCTP,
6939 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN,
6940 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_L4_UDP,
6941 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_L4_TCP,
6942 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_L4_SCTP,
6943 : :
6944 : : /* Tunneled */
6945 : : RTE_PTYPE_TUNNEL_GRENAT,
6946 : :
6947 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER,
6948 : :
6949 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6950 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN,
6951 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6952 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN,
6953 : :
6954 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6955 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_UDP,
6956 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6957 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_TCP,
6958 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6959 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_SCTP,
6960 : :
6961 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6962 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_UDP,
6963 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6964 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_TCP,
6965 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6966 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_SCTP,
6967 : :
6968 : : };
6969 : :
6970 : 0 : *no_of_elements = RTE_DIM(ptypes);
6971 : 0 : return ptypes;
6972 : : }
6973 : :
6974 : : static unsigned int
6975 : 0 : ice_fec_get_capa_num(struct ice_aqc_get_phy_caps_data *pcaps,
6976 : : struct rte_eth_fec_capa *speed_fec_capa)
6977 : : {
6978 : : unsigned int num = 0;
6979 : 0 : int auto_fec = (pcaps->caps & ICE_AQC_PHY_EN_AUTO_FEC) ?
6980 : 0 : RTE_ETH_FEC_MODE_CAPA_MASK(AUTO) : 0;
6981 : 0 : int link_nofec = (pcaps->link_fec_options & ICE_AQC_PHY_FEC_DIS) ?
6982 : 0 : RTE_ETH_FEC_MODE_CAPA_MASK(NOFEC) : 0;
6983 : :
6984 [ # # ]: 0 : if (pcaps->eee_cap & ICE_AQC_PHY_EEE_EN_100BASE_TX) {
6985 [ # # ]: 0 : if (speed_fec_capa) {
6986 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_100M;
6987 : 0 : speed_fec_capa[num].capa = RTE_ETH_FEC_MODE_CAPA_MASK(NOFEC);
6988 : : }
6989 : : num++;
6990 : : }
6991 : :
6992 [ # # ]: 0 : if (pcaps->eee_cap & (ICE_AQC_PHY_EEE_EN_1000BASE_T |
6993 : : ICE_AQC_PHY_EEE_EN_1000BASE_KX)) {
6994 [ # # ]: 0 : if (speed_fec_capa) {
6995 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_1G;
6996 : 0 : speed_fec_capa[num].capa = RTE_ETH_FEC_MODE_CAPA_MASK(NOFEC);
6997 : : }
6998 : 0 : num++;
6999 : : }
7000 : :
7001 [ # # ]: 0 : if (pcaps->eee_cap & (ICE_AQC_PHY_EEE_EN_10GBASE_T |
7002 : : ICE_AQC_PHY_EEE_EN_10GBASE_KR)) {
7003 [ # # ]: 0 : if (speed_fec_capa) {
7004 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_10G;
7005 : 0 : speed_fec_capa[num].capa = auto_fec | link_nofec;
7006 : :
7007 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_10G_KR_40G_KR4_EN)
7008 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
7009 : : }
7010 : 0 : num++;
7011 : : }
7012 : :
7013 [ # # ]: 0 : if (pcaps->eee_cap & ICE_AQC_PHY_EEE_EN_25GBASE_KR) {
7014 [ # # ]: 0 : if (speed_fec_capa) {
7015 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_25G;
7016 : 0 : speed_fec_capa[num].capa = auto_fec | link_nofec;
7017 : :
7018 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN)
7019 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
7020 : :
7021 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN)
7022 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(RS);
7023 : : }
7024 : 0 : num++;
7025 : : }
7026 : :
7027 [ # # ]: 0 : if (pcaps->eee_cap & ICE_AQC_PHY_EEE_EN_40GBASE_KR4) {
7028 [ # # ]: 0 : if (speed_fec_capa) {
7029 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_40G;
7030 : 0 : speed_fec_capa[num].capa = auto_fec | link_nofec;
7031 : :
7032 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_10G_KR_40G_KR4_EN)
7033 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
7034 : : }
7035 : 0 : num++;
7036 : : }
7037 : :
7038 [ # # ]: 0 : if (pcaps->eee_cap & (ICE_AQC_PHY_EEE_EN_50GBASE_KR2 |
7039 : : ICE_AQC_PHY_EEE_EN_50GBASE_KR_PAM4)) {
7040 [ # # ]: 0 : if (speed_fec_capa) {
7041 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_50G;
7042 : 0 : speed_fec_capa[num].capa = auto_fec | link_nofec;
7043 : :
7044 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN)
7045 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
7046 : :
7047 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN)
7048 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(RS);
7049 : : }
7050 : 0 : num++;
7051 : : }
7052 : :
7053 [ # # ]: 0 : if (pcaps->eee_cap & (ICE_AQC_PHY_EEE_EN_100GBASE_KR4 |
7054 : : ICE_AQC_PHY_EEE_EN_100GBASE_KR2_PAM4)) {
7055 [ # # ]: 0 : if (speed_fec_capa) {
7056 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_100G;
7057 : 0 : speed_fec_capa[num].capa = auto_fec | link_nofec;
7058 : :
7059 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN)
7060 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
7061 : :
7062 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN)
7063 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(RS);
7064 : : }
7065 : 0 : num++;
7066 : : }
7067 : :
7068 : 0 : return num;
7069 : : }
7070 : :
7071 : : static int
7072 : 0 : ice_fec_get_capability(struct rte_eth_dev *dev, struct rte_eth_fec_capa *speed_fec_capa,
7073 : : unsigned int num)
7074 : : {
7075 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
7076 : 0 : struct ice_aqc_get_phy_caps_data pcaps = {0};
7077 : : unsigned int capa_num;
7078 : : int ret;
7079 : :
7080 : 0 : ret = ice_aq_get_phy_caps(hw->port_info, false, ICE_AQC_REPORT_TOPO_CAP_MEDIA,
7081 : : &pcaps, NULL);
7082 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
7083 : 0 : PMD_DRV_LOG(ERR, "Failed to get capability information: %d",
7084 : : ret);
7085 : 0 : return -ENOTSUP;
7086 : : }
7087 : :
7088 : : /* first time to get capa_num */
7089 : 0 : capa_num = ice_fec_get_capa_num(&pcaps, NULL);
7090 [ # # ]: 0 : if (!speed_fec_capa || num < capa_num)
7091 : 0 : return capa_num;
7092 : :
7093 : 0 : return ice_fec_get_capa_num(&pcaps, speed_fec_capa);
7094 : : }
7095 : :
7096 : : static int
7097 : 0 : ice_fec_get(struct rte_eth_dev *dev, uint32_t *fec_capa)
7098 : : {
7099 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
7100 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
7101 : 0 : bool enable_lse = dev->data->dev_conf.intr_conf.lsc ? true : false;
7102 : : bool link_up;
7103 : : u32 temp_fec_capa = RTE_ETH_FEC_MODE_CAPA_MASK(NOFEC);
7104 : 0 : struct ice_link_status link_status = {0};
7105 : 0 : struct ice_aqc_get_phy_caps_data pcaps = {0};
7106 : 0 : struct ice_port_info *pi = hw->port_info;
7107 : : u8 fec_config;
7108 : : int ret;
7109 : :
7110 [ # # ]: 0 : if (!pi)
7111 : : return -ENOTSUP;
7112 : :
7113 : 0 : ret = ice_get_link_info_safe(pf, enable_lse, &link_status);
7114 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
7115 : 0 : PMD_DRV_LOG(ERR, "Failed to get link information: %d",
7116 : : ret);
7117 : 0 : return -ENOTSUP;
7118 : : }
7119 : :
7120 : 0 : link_up = link_status.link_info & ICE_AQ_LINK_UP;
7121 : :
7122 : 0 : ret = ice_aq_get_phy_caps(pi, false, ICE_AQC_REPORT_TOPO_CAP_MEDIA,
7123 : : &pcaps, NULL);
7124 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
7125 : 0 : PMD_DRV_LOG(ERR, "Failed to get capability information: %d",
7126 : : ret);
7127 : 0 : return -ENOTSUP;
7128 : : }
7129 : :
7130 : : /* Get current FEC mode from port info */
7131 [ # # ]: 0 : if (link_up) {
7132 [ # # # ]: 0 : switch (link_status.fec_info) {
7133 : 0 : case ICE_AQ_LINK_25G_KR_FEC_EN:
7134 : 0 : *fec_capa = RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
7135 : 0 : break;
7136 : 0 : case ICE_AQ_LINK_25G_RS_528_FEC_EN:
7137 : : /* fall-through */
7138 : : case ICE_AQ_LINK_25G_RS_544_FEC_EN:
7139 : 0 : *fec_capa = RTE_ETH_FEC_MODE_CAPA_MASK(RS);
7140 : 0 : break;
7141 : 0 : default:
7142 : 0 : *fec_capa = RTE_ETH_FEC_MODE_CAPA_MASK(NOFEC);
7143 : 0 : break;
7144 : : }
7145 : 0 : return 0;
7146 : : }
7147 : :
7148 [ # # ]: 0 : if (pcaps.caps & ICE_AQC_PHY_EN_AUTO_FEC) {
7149 : 0 : *fec_capa = RTE_ETH_FEC_MODE_CAPA_MASK(AUTO);
7150 : 0 : return 0;
7151 : : }
7152 : :
7153 : 0 : fec_config = pcaps.link_fec_options & ICE_AQC_PHY_FEC_MASK;
7154 : :
7155 [ # # ]: 0 : if (fec_config & (ICE_AQC_PHY_FEC_10G_KR_40G_KR4_EN |
7156 : : ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN |
7157 : : ICE_AQC_PHY_FEC_10G_KR_40G_KR4_REQ |
7158 : : ICE_AQC_PHY_FEC_25G_KR_REQ))
7159 : : temp_fec_capa |= RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
7160 : :
7161 [ # # ]: 0 : if (fec_config & (ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN |
7162 : : ICE_AQC_PHY_FEC_25G_RS_528_REQ |
7163 : : ICE_AQC_PHY_FEC_25G_RS_544_REQ))
7164 : 0 : temp_fec_capa |= RTE_ETH_FEC_MODE_CAPA_MASK(RS);
7165 : :
7166 : 0 : *fec_capa = temp_fec_capa;
7167 : 0 : return 0;
7168 : : }
7169 : :
7170 : : static int
7171 : 0 : ice_fec_set(struct rte_eth_dev *dev, uint32_t fec_capa)
7172 : : {
7173 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
7174 : 0 : struct ice_port_info *pi = hw->port_info;
7175 : : struct ice_aqc_set_phy_cfg_data cfg = { 0 };
7176 : : bool fec_auto = false, fec_kr = false, fec_rs = false;
7177 : :
7178 [ # # ]: 0 : if (!pi)
7179 : : return -ENOTSUP;
7180 : :
7181 [ # # ]: 0 : if (fec_capa & ~(RTE_ETH_FEC_MODE_CAPA_MASK(AUTO) |
7182 : : RTE_ETH_FEC_MODE_CAPA_MASK(BASER) |
7183 : : RTE_ETH_FEC_MODE_CAPA_MASK(RS)))
7184 : : return -EINVAL;
7185 : : /* Copy the current user PHY configuration. The current user PHY
7186 : : * configuration is initialized during probe from PHY capabilities
7187 : : * software mode, and updated on set PHY configuration.
7188 : : */
7189 [ # # ]: 0 : memcpy(&cfg, &pi->phy.curr_user_phy_cfg, sizeof(cfg));
7190 : :
7191 [ # # ]: 0 : if (fec_capa & RTE_ETH_FEC_MODE_CAPA_MASK(AUTO))
7192 : : fec_auto = true;
7193 : :
7194 [ # # ]: 0 : if (fec_capa & RTE_ETH_FEC_MODE_CAPA_MASK(BASER))
7195 : : fec_kr = true;
7196 : :
7197 [ # # ]: 0 : if (fec_capa & RTE_ETH_FEC_MODE_CAPA_MASK(RS))
7198 : : fec_rs = true;
7199 : :
7200 [ # # ]: 0 : if (fec_auto) {
7201 [ # # ]: 0 : if (fec_kr || fec_rs) {
7202 [ # # ]: 0 : if (fec_rs) {
7203 : 0 : cfg.link_fec_opt = ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN |
7204 : : ICE_AQC_PHY_FEC_25G_RS_528_REQ |
7205 : : ICE_AQC_PHY_FEC_25G_RS_544_REQ;
7206 : : }
7207 [ # # ]: 0 : if (fec_kr) {
7208 : 0 : cfg.link_fec_opt |= ICE_AQC_PHY_FEC_10G_KR_40G_KR4_EN |
7209 : : ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN |
7210 : : ICE_AQC_PHY_FEC_10G_KR_40G_KR4_REQ |
7211 : : ICE_AQC_PHY_FEC_25G_KR_REQ;
7212 : : }
7213 : : } else {
7214 : 0 : cfg.link_fec_opt = ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN |
7215 : : ICE_AQC_PHY_FEC_25G_RS_528_REQ |
7216 : : ICE_AQC_PHY_FEC_25G_RS_544_REQ |
7217 : : ICE_AQC_PHY_FEC_10G_KR_40G_KR4_EN |
7218 : : ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN |
7219 : : ICE_AQC_PHY_FEC_10G_KR_40G_KR4_REQ |
7220 : : ICE_AQC_PHY_FEC_25G_KR_REQ;
7221 : : }
7222 : : } else {
7223 [ # # ]: 0 : if (fec_kr ^ fec_rs) {
7224 [ # # ]: 0 : if (fec_rs) {
7225 : 0 : cfg.link_fec_opt = ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN |
7226 : : ICE_AQC_PHY_FEC_25G_RS_528_REQ |
7227 : : ICE_AQC_PHY_FEC_25G_RS_544_REQ;
7228 : : } else {
7229 : 0 : cfg.link_fec_opt = ICE_AQC_PHY_FEC_10G_KR_40G_KR4_EN |
7230 : : ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN |
7231 : : ICE_AQC_PHY_FEC_10G_KR_40G_KR4_REQ |
7232 : : ICE_AQC_PHY_FEC_25G_KR_REQ;
7233 : : }
7234 : : } else {
7235 : : return -EINVAL;
7236 : : }
7237 : : }
7238 : :
7239 : : /* Recovery of accidentally rewritten bit */
7240 [ # # ]: 0 : if (pi->phy.curr_user_phy_cfg.link_fec_opt &
7241 : : ICE_AQC_PHY_FEC_DIS)
7242 : 0 : cfg.link_fec_opt |= ICE_AQC_PHY_FEC_DIS;
7243 : :
7244 : : /* Proceed only if requesting different FEC mode */
7245 [ # # ]: 0 : if (pi->phy.curr_user_phy_cfg.link_fec_opt == cfg.link_fec_opt)
7246 : : return 0;
7247 : :
7248 : 0 : cfg.caps |= ICE_AQ_PHY_ENA_AUTO_LINK_UPDT;
7249 : :
7250 [ # # ]: 0 : if (ice_aq_set_phy_cfg(pi->hw, pi, &cfg, NULL))
7251 : 0 : return -EAGAIN;
7252 : :
7253 : : return 0;
7254 : : }
7255 : :
7256 : : static int
7257 : 0 : ice_pci_probe(struct rte_pci_driver *pci_drv __rte_unused,
7258 : : struct rte_pci_device *pci_dev)
7259 : : {
7260 : 0 : return rte_eth_dev_pci_generic_probe(pci_dev,
7261 : : sizeof(struct ice_adapter),
7262 : : ice_dev_init);
7263 : : }
7264 : :
7265 : : static int
7266 : 0 : ice_pci_remove(struct rte_pci_device *pci_dev)
7267 : : {
7268 : 0 : return rte_eth_dev_pci_generic_remove(pci_dev, ice_dev_uninit);
7269 : : }
7270 : :
7271 : : static struct rte_pci_driver rte_ice_pmd = {
7272 : : .id_table = pci_id_ice_map,
7273 : : .drv_flags = RTE_PCI_DRV_NEED_MAPPING | RTE_PCI_DRV_INTR_LSC,
7274 : : .probe = ice_pci_probe,
7275 : : .remove = ice_pci_remove,
7276 : : };
7277 : :
7278 : : /**
7279 : : * Driver initialization routine.
7280 : : * Invoked once at EAL init time.
7281 : : * Register itself as the [Poll Mode] Driver of PCI devices.
7282 : : */
7283 : 253 : RTE_PMD_REGISTER_PCI(net_ice, rte_ice_pmd);
7284 : : RTE_PMD_REGISTER_PCI_TABLE(net_ice, pci_id_ice_map);
7285 : : RTE_PMD_REGISTER_KMOD_DEP(net_ice, "* igb_uio | uio_pci_generic | vfio-pci");
7286 : : RTE_PMD_REGISTER_PARAM_STRING(net_ice,
7287 : : ICE_HW_DEBUG_MASK_ARG "=0xXXX"
7288 : : ICE_PROTO_XTR_ARG "=[queue:]<vlan|ipv4|ipv6|ipv6_flow|tcp|ip_offset>"
7289 : : ICE_SAFE_MODE_SUPPORT_ARG "=<0|1>"
7290 : : ICE_DEFAULT_MAC_DISABLE "=<0|1>"
7291 : : ICE_DDP_FILENAME_ARG "=</path/to/file>"
7292 : : ICE_DDP_LOAD_SCHED_ARG "=<0|1>"
7293 : : ICE_TM_LEVELS_ARG "=<N>"
7294 : : ICE_RX_LOW_LATENCY_ARG "=<0|1>"
7295 : : ICE_LINK_STATE_ON_CLOSE "=<down|up|initial>");
7296 : :
7297 [ - + ]: 253 : RTE_LOG_REGISTER_SUFFIX(ice_logtype_init, init, NOTICE);
7298 [ - + ]: 253 : RTE_LOG_REGISTER_SUFFIX(ice_logtype_driver, driver, NOTICE);
7299 : : #ifdef RTE_ETHDEV_DEBUG_RX
7300 : : RTE_LOG_REGISTER_SUFFIX(ice_logtype_rx, rx, DEBUG);
7301 : : #endif
7302 : : #ifdef RTE_ETHDEV_DEBUG_TX
7303 : : RTE_LOG_REGISTER_SUFFIX(ice_logtype_tx, tx, DEBUG);
7304 : : #endif
7305 : :
7306 : 0 : bool is_ice_supported(struct rte_eth_dev *dev)
7307 : : {
7308 : 0 : return !strcmp(dev->device->driver->name, rte_ice_pmd.driver.name);
7309 : : }
|
