Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(c) 2018 Intel Corporation
3 : : */
4 : :
5 : : #include <rte_string_fns.h>
6 : : #include <ethdev_pci.h>
7 : :
8 : : #include <ctype.h>
9 : : #include <fcntl.h>
10 : : #include <stdio.h>
11 : : #include <sys/types.h>
12 : : #include <sys/stat.h>
13 : : #include <unistd.h>
14 : : #include <math.h>
15 : :
16 : : #include <rte_tailq.h>
17 : : #include <rte_os_shim.h>
18 : :
19 : : #include "eal_firmware.h"
20 : :
21 : : #include "base/ice_sched.h"
22 : : #include "base/ice_flow.h"
23 : : #include "base/ice_dcb.h"
24 : : #include "base/ice_common.h"
25 : : #include "base/ice_ptp_hw.h"
26 : :
27 : : #include "ice_ethdev.h"
28 : : #include "ice_rxtx.h"
29 : : #include "ice_generic_flow.h"
30 : :
31 : : /* devargs */
32 : : #define ICE_SAFE_MODE_SUPPORT_ARG "safe-mode-support"
33 : : #define ICE_DEFAULT_MAC_DISABLE "default-mac-disable"
34 : : #define ICE_PROTO_XTR_ARG "proto_xtr"
35 : : #define ICE_FIELD_OFFS_ARG "field_offs"
36 : : #define ICE_FIELD_NAME_ARG "field_name"
37 : : #define ICE_HW_DEBUG_MASK_ARG "hw_debug_mask"
38 : : #define ICE_ONE_PPS_OUT_ARG "pps_out"
39 : : #define ICE_RX_LOW_LATENCY_ARG "rx_low_latency"
40 : : #define ICE_MBUF_CHECK_ARG "mbuf_check"
41 : : #define ICE_DDP_FILENAME_ARG "ddp_pkg_file"
42 : : #define ICE_DDP_LOAD_SCHED_ARG "ddp_load_sched_topo"
43 : : #define ICE_TM_LEVELS_ARG "tm_sched_levels"
44 : :
45 : : #define ICE_CYCLECOUNTER_MASK 0xffffffffffffffffULL
46 : :
47 : : static const char * const ice_valid_args[] = {
48 : : ICE_SAFE_MODE_SUPPORT_ARG,
49 : : ICE_PROTO_XTR_ARG,
50 : : ICE_FIELD_OFFS_ARG,
51 : : ICE_FIELD_NAME_ARG,
52 : : ICE_HW_DEBUG_MASK_ARG,
53 : : ICE_ONE_PPS_OUT_ARG,
54 : : ICE_RX_LOW_LATENCY_ARG,
55 : : ICE_DEFAULT_MAC_DISABLE,
56 : : ICE_MBUF_CHECK_ARG,
57 : : ICE_DDP_FILENAME_ARG,
58 : : ICE_DDP_LOAD_SCHED_ARG,
59 : : ICE_TM_LEVELS_ARG,
60 : : NULL
61 : : };
62 : :
63 : : #define PPS_OUT_DELAY_NS 1
64 : :
65 : : /* Maximum number of VSI */
66 : : #define ICE_MAX_NUM_VSIS (768UL)
67 : :
68 : : /* The 119 bit offset of the LAN Rx queue context is the L2TSEL control bit. */
69 : : #define ICE_L2TSEL_QRX_CONTEXT_REG_IDX 3
70 : : #define ICE_L2TSEL_BIT_OFFSET 23
71 : : enum ice_l2tsel {
72 : : ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG2_2ND,
73 : : ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG1,
74 : : };
75 : :
76 : : struct proto_xtr_ol_flag {
77 : : const struct rte_mbuf_dynflag param;
78 : : bool required;
79 : : };
80 : :
81 : : static bool ice_proto_xtr_hw_support[PROTO_XTR_MAX];
82 : :
83 : : static struct proto_xtr_ol_flag ice_proto_xtr_ol_flag_params[] = {
84 : : [PROTO_XTR_VLAN] = {
85 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_vlan" }},
86 : : [PROTO_XTR_IPV4] = {
87 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ipv4" }},
88 : : [PROTO_XTR_IPV6] = {
89 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ipv6" }},
90 : : [PROTO_XTR_IPV6_FLOW] = {
91 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ipv6_flow" }},
92 : : [PROTO_XTR_TCP] = {
93 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_tcp" }},
94 : : [PROTO_XTR_IP_OFFSET] = {
95 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ip_offset" }}
96 : : };
97 : :
98 : : #define ICE_OS_DEFAULT_PKG_NAME "ICE OS Default Package"
99 : : #define ICE_COMMS_PKG_NAME "ICE COMMS Package"
100 : : #define ICE_MAX_RES_DESC_NUM 1024
101 : :
102 : : static int ice_dev_configure(struct rte_eth_dev *dev);
103 : : static int ice_dev_start(struct rte_eth_dev *dev);
104 : : static int ice_dev_stop(struct rte_eth_dev *dev);
105 : : static int ice_dev_close(struct rte_eth_dev *dev);
106 : : static int ice_dev_reset(struct rte_eth_dev *dev);
107 : : static int ice_dev_info_get(struct rte_eth_dev *dev,
108 : : struct rte_eth_dev_info *dev_info);
109 : : static int ice_phy_conf_link(struct ice_hw *hw,
110 : : u16 force_speed,
111 : : bool link_up);
112 : : static int ice_link_update(struct rte_eth_dev *dev,
113 : : int wait_to_complete);
114 : : static int ice_dev_set_link_up(struct rte_eth_dev *dev);
115 : : static int ice_dev_set_link_down(struct rte_eth_dev *dev);
116 : : static int ice_dev_led_on(struct rte_eth_dev *dev);
117 : : static int ice_dev_led_off(struct rte_eth_dev *dev);
118 : :
119 : : static int ice_mtu_set(struct rte_eth_dev *dev, uint16_t mtu);
120 : : static int ice_vlan_offload_set(struct rte_eth_dev *dev, int mask);
121 : : static int ice_rss_reta_update(struct rte_eth_dev *dev,
122 : : struct rte_eth_rss_reta_entry64 *reta_conf,
123 : : uint16_t reta_size);
124 : : static int ice_rss_reta_query(struct rte_eth_dev *dev,
125 : : struct rte_eth_rss_reta_entry64 *reta_conf,
126 : : uint16_t reta_size);
127 : : static int ice_rss_hash_update(struct rte_eth_dev *dev,
128 : : struct rte_eth_rss_conf *rss_conf);
129 : : static int ice_rss_hash_conf_get(struct rte_eth_dev *dev,
130 : : struct rte_eth_rss_conf *rss_conf);
131 : : static int ice_promisc_enable(struct rte_eth_dev *dev);
132 : : static int ice_promisc_disable(struct rte_eth_dev *dev);
133 : : static int ice_allmulti_enable(struct rte_eth_dev *dev);
134 : : static int ice_allmulti_disable(struct rte_eth_dev *dev);
135 : : static int ice_vlan_filter_set(struct rte_eth_dev *dev,
136 : : uint16_t vlan_id,
137 : : int on);
138 : : static int ice_macaddr_set(struct rte_eth_dev *dev,
139 : : struct rte_ether_addr *mac_addr);
140 : : static int ice_macaddr_add(struct rte_eth_dev *dev,
141 : : struct rte_ether_addr *mac_addr,
142 : : __rte_unused uint32_t index,
143 : : uint32_t pool);
144 : : static void ice_macaddr_remove(struct rte_eth_dev *dev, uint32_t index);
145 : : static int ice_rx_queue_intr_enable(struct rte_eth_dev *dev,
146 : : uint16_t queue_id);
147 : : static int ice_rx_queue_intr_disable(struct rte_eth_dev *dev,
148 : : uint16_t queue_id);
149 : : static int ice_fw_version_get(struct rte_eth_dev *dev, char *fw_version,
150 : : size_t fw_size);
151 : : static int ice_vlan_pvid_set(struct rte_eth_dev *dev,
152 : : uint16_t pvid, int on);
153 : : static int ice_vlan_tpid_set(struct rte_eth_dev *dev,
154 : : enum rte_vlan_type vlan_type,
155 : : uint16_t tpid);
156 : : static int ice_get_eeprom_length(struct rte_eth_dev *dev);
157 : : static int ice_get_eeprom(struct rte_eth_dev *dev,
158 : : struct rte_dev_eeprom_info *eeprom);
159 : : static int ice_get_module_info(struct rte_eth_dev *dev,
160 : : struct rte_eth_dev_module_info *modinfo);
161 : : static int ice_get_module_eeprom(struct rte_eth_dev *dev,
162 : : struct rte_dev_eeprom_info *info);
163 : : static int ice_stats_get(struct rte_eth_dev *dev,
164 : : struct rte_eth_stats *stats);
165 : : static int ice_stats_reset(struct rte_eth_dev *dev);
166 : : static int ice_xstats_get(struct rte_eth_dev *dev,
167 : : struct rte_eth_xstat *xstats, unsigned int n);
168 : : static int ice_xstats_get_names(struct rte_eth_dev *dev,
169 : : struct rte_eth_xstat_name *xstats_names,
170 : : unsigned int limit);
171 : : static int ice_dev_flow_ops_get(struct rte_eth_dev *dev,
172 : : const struct rte_flow_ops **ops);
173 : : static int ice_dev_udp_tunnel_port_add(struct rte_eth_dev *dev,
174 : : struct rte_eth_udp_tunnel *udp_tunnel);
175 : : static int ice_dev_udp_tunnel_port_del(struct rte_eth_dev *dev,
176 : : struct rte_eth_udp_tunnel *udp_tunnel);
177 : : static int ice_timesync_enable(struct rte_eth_dev *dev);
178 : : static int ice_timesync_read_rx_timestamp(struct rte_eth_dev *dev,
179 : : struct timespec *timestamp,
180 : : uint32_t flags);
181 : : static int ice_timesync_read_tx_timestamp(struct rte_eth_dev *dev,
182 : : struct timespec *timestamp);
183 : : static int ice_timesync_adjust_time(struct rte_eth_dev *dev, int64_t delta);
184 : : static int ice_timesync_adjust_freq(struct rte_eth_dev *dev, int64_t ppm);
185 : : static int ice_timesync_read_time(struct rte_eth_dev *dev,
186 : : struct timespec *timestamp);
187 : : static int ice_timesync_write_time(struct rte_eth_dev *dev,
188 : : const struct timespec *timestamp);
189 : : static int ice_timesync_disable(struct rte_eth_dev *dev);
190 : : static int ice_read_clock(struct rte_eth_dev *dev, uint64_t *clock);
191 : : static int ice_fec_get_capability(struct rte_eth_dev *dev, struct rte_eth_fec_capa *speed_fec_capa,
192 : : unsigned int num);
193 : : static int ice_fec_get(struct rte_eth_dev *dev, uint32_t *fec_capa);
194 : : static int ice_fec_set(struct rte_eth_dev *dev, uint32_t fec_capa);
195 : : static const uint32_t *ice_buffer_split_supported_hdr_ptypes_get(struct rte_eth_dev *dev,
196 : : size_t *no_of_elements);
197 : :
198 : : static const struct rte_pci_id pci_id_ice_map[] = {
199 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_BACKPLANE) },
200 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_SFP) },
201 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_10G_BASE_T) },
202 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_1GBE) },
203 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_QSFP) },
204 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810C_BACKPLANE) },
205 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810C_QSFP) },
206 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810C_SFP) },
207 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810_XXV_BACKPLANE) },
208 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810_XXV_QSFP) },
209 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810_XXV_SFP) },
210 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_BACKPLANE) },
211 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_QSFP) },
212 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_SFP) },
213 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_10G_BASE_T) },
214 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_SGMII) },
215 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822_SI_DFLT) },
216 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_BACKPLANE) },
217 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_QSFP) },
218 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_SFP) },
219 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_10G_BASE_T) },
220 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_SGMII) },
221 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_BACKPLANE) },
222 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_SFP) },
223 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_10G_BASE_T) },
224 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_SGMII) },
225 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E824S) },
226 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_BACKPLANE) },
227 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_QSFP) },
228 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_SFP) },
229 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_C825X) },
230 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_SGMII) },
231 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830_BACKPLANE) },
232 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830_QSFP56) },
233 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830_SFP) },
234 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830C_BACKPLANE) },
235 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830_L_BACKPLANE) },
236 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830C_QSFP) },
237 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830_L_QSFP) },
238 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830C_SFP) },
239 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830_L_SFP) },
240 : : { .vendor_id = 0, /* sentinel */ },
241 : : };
242 : :
243 : : static int
244 : 0 : ice_tm_ops_get(struct rte_eth_dev *dev __rte_unused,
245 : : void *arg)
246 : : {
247 [ # # ]: 0 : if (!arg)
248 : : return -EINVAL;
249 : :
250 : 0 : *(const void **)arg = &ice_tm_ops;
251 : :
252 : 0 : return 0;
253 : : }
254 : :
255 : : static const struct eth_dev_ops ice_eth_dev_ops = {
256 : : .dev_configure = ice_dev_configure,
257 : : .dev_start = ice_dev_start,
258 : : .dev_stop = ice_dev_stop,
259 : : .dev_close = ice_dev_close,
260 : : .dev_reset = ice_dev_reset,
261 : : .dev_set_link_up = ice_dev_set_link_up,
262 : : .dev_set_link_down = ice_dev_set_link_down,
263 : : .dev_led_on = ice_dev_led_on,
264 : : .dev_led_off = ice_dev_led_off,
265 : : .rx_queue_start = ice_rx_queue_start,
266 : : .rx_queue_stop = ice_rx_queue_stop,
267 : : .tx_queue_start = ice_tx_queue_start,
268 : : .tx_queue_stop = ice_tx_queue_stop,
269 : : .rx_queue_setup = ice_rx_queue_setup,
270 : : .rx_queue_release = ice_dev_rx_queue_release,
271 : : .tx_queue_setup = ice_tx_queue_setup,
272 : : .tx_queue_release = ice_dev_tx_queue_release,
273 : : .dev_infos_get = ice_dev_info_get,
274 : : .dev_supported_ptypes_get = ice_dev_supported_ptypes_get,
275 : : .link_update = ice_link_update,
276 : : .mtu_set = ice_mtu_set,
277 : : .mac_addr_set = ice_macaddr_set,
278 : : .mac_addr_add = ice_macaddr_add,
279 : : .mac_addr_remove = ice_macaddr_remove,
280 : : .vlan_filter_set = ice_vlan_filter_set,
281 : : .vlan_offload_set = ice_vlan_offload_set,
282 : : .reta_update = ice_rss_reta_update,
283 : : .reta_query = ice_rss_reta_query,
284 : : .rss_hash_update = ice_rss_hash_update,
285 : : .rss_hash_conf_get = ice_rss_hash_conf_get,
286 : : .promiscuous_enable = ice_promisc_enable,
287 : : .promiscuous_disable = ice_promisc_disable,
288 : : .allmulticast_enable = ice_allmulti_enable,
289 : : .allmulticast_disable = ice_allmulti_disable,
290 : : .rx_queue_intr_enable = ice_rx_queue_intr_enable,
291 : : .rx_queue_intr_disable = ice_rx_queue_intr_disable,
292 : : .fw_version_get = ice_fw_version_get,
293 : : .vlan_pvid_set = ice_vlan_pvid_set,
294 : : .vlan_tpid_set = ice_vlan_tpid_set,
295 : : .rxq_info_get = ice_rxq_info_get,
296 : : .txq_info_get = ice_txq_info_get,
297 : : .rx_burst_mode_get = ice_rx_burst_mode_get,
298 : : .tx_burst_mode_get = ice_tx_burst_mode_get,
299 : : .get_eeprom_length = ice_get_eeprom_length,
300 : : .get_eeprom = ice_get_eeprom,
301 : : .get_module_info = ice_get_module_info,
302 : : .get_module_eeprom = ice_get_module_eeprom,
303 : : .stats_get = ice_stats_get,
304 : : .stats_reset = ice_stats_reset,
305 : : .xstats_get = ice_xstats_get,
306 : : .xstats_get_names = ice_xstats_get_names,
307 : : .xstats_reset = ice_stats_reset,
308 : : .flow_ops_get = ice_dev_flow_ops_get,
309 : : .udp_tunnel_port_add = ice_dev_udp_tunnel_port_add,
310 : : .udp_tunnel_port_del = ice_dev_udp_tunnel_port_del,
311 : : .tx_done_cleanup = ice_tx_done_cleanup,
312 : : .get_monitor_addr = ice_get_monitor_addr,
313 : : .timesync_enable = ice_timesync_enable,
314 : : .timesync_read_rx_timestamp = ice_timesync_read_rx_timestamp,
315 : : .timesync_read_tx_timestamp = ice_timesync_read_tx_timestamp,
316 : : .timesync_adjust_time = ice_timesync_adjust_time,
317 : : .timesync_adjust_freq = ice_timesync_adjust_freq,
318 : : .timesync_read_time = ice_timesync_read_time,
319 : : .timesync_write_time = ice_timesync_write_time,
320 : : .timesync_disable = ice_timesync_disable,
321 : : .read_clock = ice_read_clock,
322 : : .tm_ops_get = ice_tm_ops_get,
323 : : .fec_get_capability = ice_fec_get_capability,
324 : : .fec_get = ice_fec_get,
325 : : .fec_set = ice_fec_set,
326 : : .buffer_split_supported_hdr_ptypes_get = ice_buffer_split_supported_hdr_ptypes_get,
327 : : };
328 : :
329 : : /* store statistics names and its offset in stats structure */
330 : : struct ice_xstats_name_off {
331 : : char name[RTE_ETH_XSTATS_NAME_SIZE];
332 : : unsigned int offset;
333 : : };
334 : :
335 : : static const struct ice_xstats_name_off ice_stats_strings[] = {
336 : : {"rx_unicast_packets", offsetof(struct ice_eth_stats, rx_unicast)},
337 : : {"rx_multicast_packets", offsetof(struct ice_eth_stats, rx_multicast)},
338 : : {"rx_broadcast_packets", offsetof(struct ice_eth_stats, rx_broadcast)},
339 : : {"rx_dropped_packets", offsetof(struct ice_eth_stats, rx_discards)},
340 : : {"rx_unknown_protocol_packets", offsetof(struct ice_eth_stats,
341 : : rx_unknown_protocol)},
342 : : {"tx_unicast_packets", offsetof(struct ice_eth_stats, tx_unicast)},
343 : : {"tx_multicast_packets", offsetof(struct ice_eth_stats, tx_multicast)},
344 : : {"tx_broadcast_packets", offsetof(struct ice_eth_stats, tx_broadcast)},
345 : : {"tx_dropped_packets", offsetof(struct ice_eth_stats, tx_discards)},
346 : : };
347 : :
348 : : #define ICE_NB_ETH_XSTATS (sizeof(ice_stats_strings) / \
349 : : sizeof(ice_stats_strings[0]))
350 : :
351 : : static const struct ice_xstats_name_off ice_mbuf_strings[] = {
352 : : {"tx_mbuf_error_packets", offsetof(struct ice_mbuf_stats, tx_pkt_errors)},
353 : : };
354 : :
355 : : #define ICE_NB_MBUF_XSTATS (sizeof(ice_mbuf_strings) / sizeof(ice_mbuf_strings[0]))
356 : :
357 : : static const struct ice_xstats_name_off ice_hw_port_strings[] = {
358 : : {"tx_link_down_dropped", offsetof(struct ice_hw_port_stats,
359 : : tx_dropped_link_down)},
360 : : {"rx_crc_errors", offsetof(struct ice_hw_port_stats, crc_errors)},
361 : : {"rx_illegal_byte_errors", offsetof(struct ice_hw_port_stats,
362 : : illegal_bytes)},
363 : : {"rx_error_bytes", offsetof(struct ice_hw_port_stats, error_bytes)},
364 : : {"mac_local_errors", offsetof(struct ice_hw_port_stats,
365 : : mac_local_faults)},
366 : : {"mac_remote_errors", offsetof(struct ice_hw_port_stats,
367 : : mac_remote_faults)},
368 : : {"rx_len_errors", offsetof(struct ice_hw_port_stats,
369 : : rx_len_errors)},
370 : : {"tx_xon_packets", offsetof(struct ice_hw_port_stats, link_xon_tx)},
371 : : {"rx_xon_packets", offsetof(struct ice_hw_port_stats, link_xon_rx)},
372 : : {"tx_xoff_packets", offsetof(struct ice_hw_port_stats, link_xoff_tx)},
373 : : {"rx_xoff_packets", offsetof(struct ice_hw_port_stats, link_xoff_rx)},
374 : : {"rx_size_64_packets", offsetof(struct ice_hw_port_stats, rx_size_64)},
375 : : {"rx_size_65_to_127_packets", offsetof(struct ice_hw_port_stats,
376 : : rx_size_127)},
377 : : {"rx_size_128_to_255_packets", offsetof(struct ice_hw_port_stats,
378 : : rx_size_255)},
379 : : {"rx_size_256_to_511_packets", offsetof(struct ice_hw_port_stats,
380 : : rx_size_511)},
381 : : {"rx_size_512_to_1023_packets", offsetof(struct ice_hw_port_stats,
382 : : rx_size_1023)},
383 : : {"rx_size_1024_to_1522_packets", offsetof(struct ice_hw_port_stats,
384 : : rx_size_1522)},
385 : : {"rx_size_1523_to_max_packets", offsetof(struct ice_hw_port_stats,
386 : : rx_size_big)},
387 : : {"rx_undersized_errors", offsetof(struct ice_hw_port_stats,
388 : : rx_undersize)},
389 : : {"rx_oversize_errors", offsetof(struct ice_hw_port_stats,
390 : : rx_oversize)},
391 : : {"rx_mac_short_pkt_dropped", offsetof(struct ice_hw_port_stats,
392 : : mac_short_pkt_dropped)},
393 : : {"rx_fragmented_errors", offsetof(struct ice_hw_port_stats,
394 : : rx_fragments)},
395 : : {"rx_jabber_errors", offsetof(struct ice_hw_port_stats, rx_jabber)},
396 : : {"tx_size_64_packets", offsetof(struct ice_hw_port_stats, tx_size_64)},
397 : : {"tx_size_65_to_127_packets", offsetof(struct ice_hw_port_stats,
398 : : tx_size_127)},
399 : : {"tx_size_128_to_255_packets", offsetof(struct ice_hw_port_stats,
400 : : tx_size_255)},
401 : : {"tx_size_256_to_511_packets", offsetof(struct ice_hw_port_stats,
402 : : tx_size_511)},
403 : : {"tx_size_512_to_1023_packets", offsetof(struct ice_hw_port_stats,
404 : : tx_size_1023)},
405 : : {"tx_size_1024_to_1522_packets", offsetof(struct ice_hw_port_stats,
406 : : tx_size_1522)},
407 : : {"tx_size_1523_to_max_packets", offsetof(struct ice_hw_port_stats,
408 : : tx_size_big)},
409 : : };
410 : :
411 : : #define ICE_NB_HW_PORT_XSTATS (sizeof(ice_hw_port_strings) / \
412 : : sizeof(ice_hw_port_strings[0]))
413 : :
414 : : static void
415 : : ice_init_controlq_parameter(struct ice_hw *hw)
416 : : {
417 : : /* fields for adminq */
418 : 0 : hw->adminq.num_rq_entries = ICE_ADMINQ_LEN;
419 : 0 : hw->adminq.num_sq_entries = ICE_ADMINQ_LEN;
420 : 0 : hw->adminq.rq_buf_size = ICE_ADMINQ_BUF_SZ;
421 : 0 : hw->adminq.sq_buf_size = ICE_ADMINQ_BUF_SZ;
422 : :
423 : : /* fields for mailboxq, DPDK used as PF host */
424 : 0 : hw->mailboxq.num_rq_entries = ICE_MAILBOXQ_LEN;
425 : 0 : hw->mailboxq.num_sq_entries = ICE_MAILBOXQ_LEN;
426 : 0 : hw->mailboxq.rq_buf_size = ICE_MAILBOXQ_BUF_SZ;
427 : 0 : hw->mailboxq.sq_buf_size = ICE_MAILBOXQ_BUF_SZ;
428 : :
429 : : /* fields for sideband queue */
430 : 0 : hw->sbq.num_rq_entries = ICE_SBQ_LEN;
431 : 0 : hw->sbq.num_sq_entries = ICE_SBQ_LEN;
432 : 0 : hw->sbq.rq_buf_size = ICE_SBQ_MAX_BUF_LEN;
433 : 0 : hw->sbq.sq_buf_size = ICE_SBQ_MAX_BUF_LEN;
434 : :
435 : : }
436 : :
437 : : static int
438 : 0 : lookup_proto_xtr_type(const char *xtr_name)
439 : : {
440 : : static struct {
441 : : const char *name;
442 : : enum proto_xtr_type type;
443 : : } xtr_type_map[] = {
444 : : { "vlan", PROTO_XTR_VLAN },
445 : : { "ipv4", PROTO_XTR_IPV4 },
446 : : { "ipv6", PROTO_XTR_IPV6 },
447 : : { "ipv6_flow", PROTO_XTR_IPV6_FLOW },
448 : : { "tcp", PROTO_XTR_TCP },
449 : : { "ip_offset", PROTO_XTR_IP_OFFSET },
450 : : };
451 : : uint32_t i;
452 : :
453 [ # # ]: 0 : for (i = 0; i < RTE_DIM(xtr_type_map); i++) {
454 [ # # ]: 0 : if (strcmp(xtr_name, xtr_type_map[i].name) == 0)
455 : 0 : return xtr_type_map[i].type;
456 : : }
457 : :
458 : : return -1;
459 : : }
460 : :
461 : : /*
462 : : * Parse elem, the elem could be single number/range or '(' ')' group
463 : : * 1) A single number elem, it's just a simple digit. e.g. 9
464 : : * 2) A single range elem, two digits with a '-' between. e.g. 2-6
465 : : * 3) A group elem, combines multiple 1) or 2) with '( )'. e.g (0,2-4,6)
466 : : * Within group elem, '-' used for a range separator;
467 : : * ',' used for a single number.
468 : : */
469 : : static int
470 : 0 : parse_queue_set(const char *input, int xtr_type, struct ice_devargs *devargs)
471 : : {
472 : : const char *str = input;
473 : 0 : char *end = NULL;
474 : : uint32_t min, max;
475 : : uint32_t idx;
476 : :
477 [ # # ]: 0 : while (isblank(*str))
478 : 0 : str++;
479 : :
480 [ # # # # ]: 0 : if (!isdigit(*str) && *str != '(')
481 : : return -1;
482 : :
483 : : /* process single number or single range of number */
484 [ # # ]: 0 : if (*str != '(') {
485 : 0 : errno = 0;
486 : 0 : idx = strtoul(str, &end, 10);
487 [ # # # # : 0 : if (errno || end == NULL || idx >= ICE_MAX_QUEUE_NUM)
# # ]
488 : : return -1;
489 : :
490 [ # # ]: 0 : while (isblank(*end))
491 : 0 : end++;
492 : :
493 : : min = idx;
494 : : max = idx;
495 : :
496 : : /* process single <number>-<number> */
497 [ # # ]: 0 : if (*end == '-') {
498 : 0 : end++;
499 [ # # ]: 0 : while (isblank(*end))
500 : 0 : end++;
501 [ # # ]: 0 : if (!isdigit(*end))
502 : : return -1;
503 : :
504 : 0 : errno = 0;
505 : 0 : idx = strtoul(end, &end, 10);
506 [ # # # # : 0 : if (errno || end == NULL || idx >= ICE_MAX_QUEUE_NUM)
# # ]
507 : : return -1;
508 : :
509 : : max = idx;
510 [ # # ]: 0 : while (isblank(*end))
511 : 0 : end++;
512 : : }
513 : :
514 [ # # ]: 0 : if (*end != ':')
515 : : return -1;
516 : :
517 : 0 : for (idx = RTE_MIN(min, max);
518 [ # # ]: 0 : idx <= RTE_MAX(min, max); idx++)
519 : 0 : devargs->proto_xtr[idx] = xtr_type;
520 : :
521 : : return 0;
522 : : }
523 : :
524 : : /* process set within bracket */
525 : 0 : str++;
526 [ # # ]: 0 : while (isblank(*str))
527 : 0 : str++;
528 [ # # ]: 0 : if (*str == '\0')
529 : : return -1;
530 : :
531 : : min = ICE_MAX_QUEUE_NUM;
532 : : do {
533 : : /* go ahead to the first digit */
534 [ # # ]: 0 : while (isblank(*str))
535 : 0 : str++;
536 [ # # ]: 0 : if (!isdigit(*str))
537 : : return -1;
538 : :
539 : : /* get the digit value */
540 : 0 : errno = 0;
541 : 0 : idx = strtoul(str, &end, 10);
542 [ # # # # : 0 : if (errno || end == NULL || idx >= ICE_MAX_QUEUE_NUM)
# # ]
543 : : return -1;
544 : :
545 : : /* go ahead to separator '-',',' and ')' */
546 [ # # ]: 0 : while (isblank(*end))
547 : 0 : end++;
548 [ # # ]: 0 : if (*end == '-') {
549 [ # # ]: 0 : if (min == ICE_MAX_QUEUE_NUM)
550 : : min = idx;
551 : : else /* avoid continuous '-' */
552 : : return -1;
553 [ # # ]: 0 : } else if (*end == ',' || *end == ')') {
554 : : max = idx;
555 [ # # ]: 0 : if (min == ICE_MAX_QUEUE_NUM)
556 : : min = idx;
557 : :
558 : 0 : for (idx = RTE_MIN(min, max);
559 [ # # ]: 0 : idx <= RTE_MAX(min, max); idx++)
560 : 0 : devargs->proto_xtr[idx] = xtr_type;
561 : :
562 : : min = ICE_MAX_QUEUE_NUM;
563 : : } else {
564 : : return -1;
565 : : }
566 : :
567 : 0 : str = end + 1;
568 [ # # ]: 0 : } while (*end != ')' && *end != '\0');
569 : :
570 : : return 0;
571 : : }
572 : :
573 : : static int
574 : 0 : parse_queue_proto_xtr(const char *queues, struct ice_devargs *devargs)
575 : : {
576 : : const char *queue_start;
577 : : uint32_t idx;
578 : : int xtr_type;
579 : : char xtr_name[32];
580 : :
581 [ # # ]: 0 : while (isblank(*queues))
582 : 0 : queues++;
583 : :
584 [ # # ]: 0 : if (*queues != '[') {
585 : 0 : xtr_type = lookup_proto_xtr_type(queues);
586 [ # # ]: 0 : if (xtr_type < 0)
587 : : return -1;
588 : :
589 : 0 : devargs->proto_xtr_dflt = xtr_type;
590 : :
591 : 0 : return 0;
592 : : }
593 : :
594 : 0 : queues++;
595 : : do {
596 [ # # ]: 0 : while (isblank(*queues))
597 : 0 : queues++;
598 [ # # ]: 0 : if (*queues == '\0')
599 : : return -1;
600 : :
601 : : queue_start = queues;
602 : :
603 : : /* go across a complete bracket */
604 [ # # ]: 0 : if (*queue_start == '(') {
605 : 0 : queues += strcspn(queues, ")");
606 [ # # ]: 0 : if (*queues != ')')
607 : : return -1;
608 : : }
609 : :
610 : : /* scan the separator ':' */
611 : 0 : queues += strcspn(queues, ":");
612 [ # # ]: 0 : if (*queues++ != ':')
613 : : return -1;
614 [ # # ]: 0 : while (isblank(*queues))
615 : 0 : queues++;
616 : :
617 : 0 : for (idx = 0; ; idx++) {
618 [ # # # # ]: 0 : if (isblank(queues[idx]) ||
619 [ # # ]: 0 : queues[idx] == ',' ||
620 [ # # ]: 0 : queues[idx] == ']' ||
621 : : queues[idx] == '\0')
622 : : break;
623 : :
624 [ # # ]: 0 : if (idx > sizeof(xtr_name) - 2)
625 : : return -1;
626 : :
627 : 0 : xtr_name[idx] = queues[idx];
628 : : }
629 : 0 : xtr_name[idx] = '\0';
630 : 0 : xtr_type = lookup_proto_xtr_type(xtr_name);
631 [ # # ]: 0 : if (xtr_type < 0)
632 : : return -1;
633 : :
634 : : queues += idx;
635 : :
636 [ # # # # : 0 : while (isblank(*queues) || *queues == ',' || *queues == ']')
# # ]
637 : 0 : queues++;
638 : :
639 [ # # ]: 0 : if (parse_queue_set(queue_start, xtr_type, devargs) < 0)
640 : : return -1;
641 [ # # ]: 0 : } while (*queues != '\0');
642 : :
643 : : return 0;
644 : : }
645 : :
646 : : static int
647 : 0 : handle_proto_xtr_arg(__rte_unused const char *key, const char *value,
648 : : void *extra_args)
649 : : {
650 : : struct ice_devargs *devargs = extra_args;
651 : :
652 [ # # ]: 0 : if (value == NULL || extra_args == NULL)
653 : : return -EINVAL;
654 : :
655 [ # # ]: 0 : if (parse_queue_proto_xtr(value, devargs) < 0) {
656 : 0 : PMD_DRV_LOG(ERR,
657 : : "The protocol extraction parameter is wrong : '%s'",
658 : : value);
659 : 0 : return -1;
660 : : }
661 : :
662 : : return 0;
663 : : }
664 : :
665 : : static int
666 : 0 : handle_field_offs_arg(__rte_unused const char *key, const char *value,
667 : : void *offs_args)
668 : : {
669 : : uint8_t *offset = offs_args;
670 : :
671 [ # # ]: 0 : if (value == NULL || offs_args == NULL)
672 : : return -EINVAL;
673 : :
674 [ # # ]: 0 : if (!isdigit(*value))
675 : : return -1;
676 : :
677 : 0 : *offset = atoi(value);
678 : :
679 : 0 : return 0;
680 : : }
681 : :
682 : : static int
683 : 0 : handle_field_name_arg(__rte_unused const char *key, const char *value,
684 : : void *name_args)
685 : : {
686 : : char *name = name_args;
687 : : int ret;
688 : :
689 [ # # ]: 0 : if (name == NULL || name_args == NULL)
690 : : return -EINVAL;
691 [ # # ]: 0 : if (isdigit(*value))
692 : : return -1;
693 : :
694 : : ret = strlcpy(name, value, RTE_MBUF_DYN_NAMESIZE);
695 [ # # ]: 0 : if (ret < 0 || ret >= RTE_MBUF_DYN_NAMESIZE) {
696 : 0 : PMD_DRV_LOG(ERR,
697 : : "The protocol extraction field name too long : '%s'",
698 : : name);
699 : 0 : return -1;
700 : : }
701 : : return 0;
702 : : }
703 : :
704 : : static int
705 : 0 : handle_ddp_filename_arg(__rte_unused const char *key, const char *value, void *name_args)
706 : : {
707 : : const char **filename = name_args;
708 [ # # ]: 0 : if (strlen(value) >= ICE_MAX_PKG_FILENAME_SIZE) {
709 : 0 : PMD_DRV_LOG(ERR, "The DDP package filename is too long : '%s'", value);
710 : 0 : return -1;
711 : : }
712 : 0 : *filename = strdup(value);
713 : 0 : return 0;
714 : : }
715 : :
716 : : static void
717 : 0 : ice_check_proto_xtr_support(struct ice_hw *hw)
718 : : {
719 : : #define FLX_REG(val, fld, idx) \
720 : : (((val) & GLFLXP_RXDID_FLX_WRD_##idx##_##fld##_M) >> \
721 : : GLFLXP_RXDID_FLX_WRD_##idx##_##fld##_S)
722 : : static struct {
723 : : uint32_t rxdid;
724 : : uint8_t opcode;
725 : : uint8_t protid_0;
726 : : uint8_t protid_1;
727 : : } xtr_sets[] = {
728 : : [PROTO_XTR_VLAN] = { ICE_RXDID_COMMS_AUX_VLAN,
729 : : ICE_RX_OPC_EXTRACT,
730 : : ICE_PROT_EVLAN_O, ICE_PROT_VLAN_O},
731 : : [PROTO_XTR_IPV4] = { ICE_RXDID_COMMS_AUX_IPV4,
732 : : ICE_RX_OPC_EXTRACT,
733 : : ICE_PROT_IPV4_OF_OR_S,
734 : : ICE_PROT_IPV4_OF_OR_S },
735 : : [PROTO_XTR_IPV6] = { ICE_RXDID_COMMS_AUX_IPV6,
736 : : ICE_RX_OPC_EXTRACT,
737 : : ICE_PROT_IPV6_OF_OR_S,
738 : : ICE_PROT_IPV6_OF_OR_S },
739 : : [PROTO_XTR_IPV6_FLOW] = { ICE_RXDID_COMMS_AUX_IPV6_FLOW,
740 : : ICE_RX_OPC_EXTRACT,
741 : : ICE_PROT_IPV6_OF_OR_S,
742 : : ICE_PROT_IPV6_OF_OR_S },
743 : : [PROTO_XTR_TCP] = { ICE_RXDID_COMMS_AUX_TCP,
744 : : ICE_RX_OPC_EXTRACT,
745 : : ICE_PROT_TCP_IL, ICE_PROT_ID_INVAL },
746 : : [PROTO_XTR_IP_OFFSET] = { ICE_RXDID_COMMS_AUX_IP_OFFSET,
747 : : ICE_RX_OPC_PROTID,
748 : : ICE_PROT_IPV4_OF_OR_S,
749 : : ICE_PROT_IPV6_OF_OR_S },
750 : : };
751 : : uint32_t i;
752 : :
753 [ # # ]: 0 : for (i = 0; i < RTE_DIM(xtr_sets); i++) {
754 : 0 : uint32_t rxdid = xtr_sets[i].rxdid;
755 : : uint32_t v;
756 : :
757 [ # # ]: 0 : if (xtr_sets[i].protid_0 != ICE_PROT_ID_INVAL) {
758 : 0 : v = ICE_READ_REG(hw, GLFLXP_RXDID_FLX_WRD_4(rxdid));
759 : :
760 [ # # ]: 0 : if (FLX_REG(v, PROT_MDID, 4) == xtr_sets[i].protid_0 &&
761 [ # # ]: 0 : FLX_REG(v, RXDID_OPCODE, 4) == xtr_sets[i].opcode)
762 : 0 : ice_proto_xtr_hw_support[i] = true;
763 : : }
764 : :
765 [ # # ]: 0 : if (xtr_sets[i].protid_1 != ICE_PROT_ID_INVAL) {
766 : 0 : v = ICE_READ_REG(hw, GLFLXP_RXDID_FLX_WRD_5(rxdid));
767 : :
768 [ # # ]: 0 : if (FLX_REG(v, PROT_MDID, 5) == xtr_sets[i].protid_1 &&
769 [ # # ]: 0 : FLX_REG(v, RXDID_OPCODE, 5) == xtr_sets[i].opcode)
770 : 0 : ice_proto_xtr_hw_support[i] = true;
771 : : }
772 : : }
773 : 0 : }
774 : :
775 : : static int
776 : 0 : ice_res_pool_init(struct ice_res_pool_info *pool, uint32_t base,
777 : : uint32_t num)
778 : : {
779 : : struct pool_entry *entry;
780 : :
781 [ # # ]: 0 : if (!pool || !num)
782 : : return -EINVAL;
783 : :
784 : 0 : entry = rte_zmalloc(NULL, sizeof(*entry), 0);
785 [ # # ]: 0 : if (!entry) {
786 : 0 : PMD_INIT_LOG(ERR,
787 : : "Failed to allocate memory for resource pool");
788 : 0 : return -ENOMEM;
789 : : }
790 : :
791 : : /* queue heap initialize */
792 : 0 : pool->num_free = num;
793 : 0 : pool->num_alloc = 0;
794 : 0 : pool->base = base;
795 : 0 : LIST_INIT(&pool->alloc_list);
796 : : LIST_INIT(&pool->free_list);
797 : :
798 : : /* Initialize element */
799 : 0 : entry->base = 0;
800 : 0 : entry->len = num;
801 : :
802 : 0 : LIST_INSERT_HEAD(&pool->free_list, entry, next);
803 : 0 : return 0;
804 : : }
805 : :
806 : : static int
807 : 0 : ice_res_pool_alloc(struct ice_res_pool_info *pool,
808 : : uint16_t num)
809 : : {
810 : : struct pool_entry *entry, *valid_entry;
811 : :
812 [ # # ]: 0 : if (!pool || !num) {
813 : 0 : PMD_INIT_LOG(ERR, "Invalid parameter");
814 : 0 : return -EINVAL;
815 : : }
816 : :
817 [ # # ]: 0 : if (pool->num_free < num) {
818 : 0 : PMD_INIT_LOG(ERR, "No resource. ask:%u, available:%u",
819 : : num, pool->num_free);
820 : 0 : return -ENOMEM;
821 : : }
822 : :
823 : : valid_entry = NULL;
824 : : /* Lookup in free list and find most fit one */
825 [ # # ]: 0 : LIST_FOREACH(entry, &pool->free_list, next) {
826 [ # # ]: 0 : if (entry->len >= num) {
827 : : /* Find best one */
828 [ # # ]: 0 : if (entry->len == num) {
829 : : valid_entry = entry;
830 : : break;
831 : : }
832 [ # # ]: 0 : if (!valid_entry ||
833 [ # # ]: 0 : valid_entry->len > entry->len)
834 : : valid_entry = entry;
835 : : }
836 : : }
837 : :
838 : : /* Not find one to satisfy the request, return */
839 [ # # ]: 0 : if (!valid_entry) {
840 : 0 : PMD_INIT_LOG(ERR, "No valid entry found");
841 : 0 : return -ENOMEM;
842 : : }
843 : : /**
844 : : * The entry have equal queue number as requested,
845 : : * remove it from alloc_list.
846 : : */
847 [ # # ]: 0 : if (valid_entry->len == num) {
848 [ # # ]: 0 : LIST_REMOVE(valid_entry, next);
849 : : } else {
850 : : /**
851 : : * The entry have more numbers than requested,
852 : : * create a new entry for alloc_list and minus its
853 : : * queue base and number in free_list.
854 : : */
855 : 0 : entry = rte_zmalloc(NULL, sizeof(*entry), 0);
856 [ # # ]: 0 : if (!entry) {
857 : 0 : PMD_INIT_LOG(ERR,
858 : : "Failed to allocate memory for "
859 : : "resource pool");
860 : 0 : return -ENOMEM;
861 : : }
862 : 0 : entry->base = valid_entry->base;
863 : 0 : entry->len = num;
864 : 0 : valid_entry->base += num;
865 : 0 : valid_entry->len -= num;
866 : : valid_entry = entry;
867 : : }
868 : :
869 : : /* Insert it into alloc list, not sorted */
870 [ # # ]: 0 : LIST_INSERT_HEAD(&pool->alloc_list, valid_entry, next);
871 : :
872 : 0 : pool->num_free -= valid_entry->len;
873 : 0 : pool->num_alloc += valid_entry->len;
874 : :
875 : 0 : return valid_entry->base + pool->base;
876 : : }
877 : :
878 : : static void
879 : 0 : ice_res_pool_destroy(struct ice_res_pool_info *pool)
880 : : {
881 : : struct pool_entry *entry, *next_entry;
882 : :
883 [ # # ]: 0 : if (!pool)
884 : : return;
885 : :
886 : 0 : for (entry = LIST_FIRST(&pool->alloc_list);
887 [ # # ]: 0 : entry && (next_entry = LIST_NEXT(entry, next), 1);
888 : : entry = next_entry) {
889 [ # # ]: 0 : LIST_REMOVE(entry, next);
890 : 0 : rte_free(entry);
891 : : }
892 : :
893 : 0 : for (entry = LIST_FIRST(&pool->free_list);
894 [ # # ]: 0 : entry && (next_entry = LIST_NEXT(entry, next), 1);
895 : : entry = next_entry) {
896 [ # # ]: 0 : LIST_REMOVE(entry, next);
897 : 0 : rte_free(entry);
898 : : }
899 : :
900 : 0 : pool->num_free = 0;
901 : 0 : pool->num_alloc = 0;
902 : 0 : pool->base = 0;
903 : 0 : LIST_INIT(&pool->alloc_list);
904 : 0 : LIST_INIT(&pool->free_list);
905 : : }
906 : :
907 : : static void
908 : : ice_vsi_config_default_rss(struct ice_aqc_vsi_props *info)
909 : : {
910 : : /* Set VSI LUT selection */
911 : : info->q_opt_rss = ICE_AQ_VSI_Q_OPT_RSS_LUT_VSI &
912 : : ICE_AQ_VSI_Q_OPT_RSS_LUT_M;
913 : : /* Set Hash scheme */
914 : : info->q_opt_rss |= ICE_AQ_VSI_Q_OPT_RSS_TPLZ &
915 : : ICE_AQ_VSI_Q_OPT_RSS_HASH_M;
916 : : /* enable TC */
917 : 0 : info->q_opt_tc = ICE_AQ_VSI_Q_OPT_TC_OVR_M;
918 : : }
919 : :
920 : : static int
921 : 0 : ice_vsi_config_tc_queue_mapping(struct ice_hw *hw, struct ice_vsi *vsi,
922 : : struct ice_aqc_vsi_props *info,
923 : : uint8_t enabled_tcmap)
924 : : {
925 : : uint16_t fls, qp_idx;
926 : :
927 : : /* default tc 0 now. Multi-TC supporting need to be done later.
928 : : * Configure TC and queue mapping parameters, for enabled TC,
929 : : * allocate qpnum_per_tc queues to this traffic.
930 : : */
931 [ # # ]: 0 : if (enabled_tcmap != 0x01) {
932 : 0 : PMD_INIT_LOG(ERR, "only TC0 is supported");
933 : 0 : return -ENOTSUP;
934 : : }
935 : :
936 : : /* vector 0 is reserved and 1 vector for ctrl vsi */
937 [ # # ]: 0 : if (vsi->adapter->hw.func_caps.common_cap.num_msix_vectors < 2) {
938 : 0 : vsi->nb_qps = 0;
939 : : } else {
940 : 0 : vsi->nb_qps = RTE_MIN
941 : : ((uint16_t)vsi->adapter->hw.func_caps.common_cap.num_msix_vectors - 2,
942 : : RTE_MIN(vsi->nb_qps, ICE_MAX_Q_PER_TC));
943 : :
944 : : /* cap max QPs to what the HW reports as num-children for each layer.
945 : : * Multiply num_children for each layer from the entry_point layer to
946 : : * the qgroup, or second-last layer.
947 : : * Avoid any potential overflow by using uint32_t type and breaking loop
948 : : * once we have a number greater than the already configured max.
949 : : */
950 : : uint32_t max_sched_vsi_nodes = 1;
951 [ # # ]: 0 : for (uint8_t i = hw->sw_entry_point_layer; i < hw->num_tx_sched_layers - 1; i++) {
952 : 0 : max_sched_vsi_nodes *= hw->max_children[i];
953 [ # # ]: 0 : if (max_sched_vsi_nodes >= vsi->nb_qps)
954 : : break;
955 : : }
956 : 0 : vsi->nb_qps = RTE_MIN(vsi->nb_qps, max_sched_vsi_nodes);
957 : : }
958 : :
959 : : /* nb_qps(hex) -> fls */
960 : : /* 0000 -> 0 */
961 : : /* 0001 -> 0 */
962 : : /* 0002 -> 1 */
963 : : /* 0003 ~ 0004 -> 2 */
964 : : /* 0005 ~ 0008 -> 3 */
965 : : /* 0009 ~ 0010 -> 4 */
966 : : /* 0011 ~ 0020 -> 5 */
967 : : /* 0021 ~ 0040 -> 6 */
968 : : /* 0041 ~ 0080 -> 7 */
969 : : /* 0081 ~ 0100 -> 8 */
970 [ # # # # ]: 0 : fls = (vsi->nb_qps == 0) ? 0 : rte_fls_u32(vsi->nb_qps - 1);
971 : :
972 : : qp_idx = 0;
973 : : /* Set tc and queue mapping with VSI */
974 : 0 : info->tc_mapping[0] = rte_cpu_to_le_16((qp_idx <<
975 : : ICE_AQ_VSI_TC_Q_OFFSET_S) |
976 : : (fls << ICE_AQ_VSI_TC_Q_NUM_S));
977 : :
978 : : /* Associate queue number with VSI */
979 : 0 : info->mapping_flags |= rte_cpu_to_le_16(ICE_AQ_VSI_Q_MAP_CONTIG);
980 : 0 : info->q_mapping[0] = rte_cpu_to_le_16(vsi->base_queue);
981 : 0 : info->q_mapping[1] = rte_cpu_to_le_16(vsi->nb_qps);
982 : 0 : info->valid_sections |=
983 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_RXQ_MAP_VALID);
984 : : /* Set the info.ingress_table and info.egress_table
985 : : * for UP translate table. Now just set it to 1:1 map by default
986 : : * -- 0b 111 110 101 100 011 010 001 000 == 0xFAC688
987 : : */
988 : : #define ICE_TC_QUEUE_TABLE_DFLT 0x00FAC688
989 : 0 : info->ingress_table = rte_cpu_to_le_32(ICE_TC_QUEUE_TABLE_DFLT);
990 : 0 : info->egress_table = rte_cpu_to_le_32(ICE_TC_QUEUE_TABLE_DFLT);
991 : 0 : info->outer_up_table = rte_cpu_to_le_32(ICE_TC_QUEUE_TABLE_DFLT);
992 : 0 : return 0;
993 : : }
994 : :
995 : : static int
996 : 0 : ice_init_mac_address(struct rte_eth_dev *dev)
997 : : {
998 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
999 : 0 : struct ice_adapter *ad = (struct ice_adapter *)hw->back;
1000 : :
1001 [ # # ]: 0 : if (!rte_is_unicast_ether_addr
1002 [ # # ]: 0 : ((struct rte_ether_addr *)hw->port_info[0].mac.lan_addr)) {
1003 : 0 : PMD_INIT_LOG(ERR, "Invalid MAC address");
1004 : 0 : return -EINVAL;
1005 : : }
1006 : :
1007 : : rte_ether_addr_copy(
1008 : : (struct rte_ether_addr *)hw->port_info[0].mac.lan_addr,
1009 : : (struct rte_ether_addr *)hw->port_info[0].mac.perm_addr);
1010 : :
1011 : 0 : dev->data->mac_addrs =
1012 : 0 : rte_zmalloc(NULL, sizeof(struct rte_ether_addr) * ICE_NUM_MACADDR_MAX, 0);
1013 [ # # ]: 0 : if (!dev->data->mac_addrs) {
1014 : 0 : PMD_INIT_LOG(ERR,
1015 : : "Failed to allocate memory to store mac address");
1016 : 0 : return -ENOMEM;
1017 : : }
1018 : : /* store it to dev data */
1019 [ # # ]: 0 : if (ad->devargs.default_mac_disable != 1)
1020 : 0 : rte_ether_addr_copy((struct rte_ether_addr *)hw->port_info[0].mac.perm_addr,
1021 : : &dev->data->mac_addrs[0]);
1022 : : return 0;
1023 : : }
1024 : :
1025 : : /* Find out specific MAC filter */
1026 : : static struct ice_mac_filter *
1027 : : ice_find_mac_filter(struct ice_vsi *vsi, struct rte_ether_addr *macaddr)
1028 : : {
1029 : : struct ice_mac_filter *f;
1030 : :
1031 [ # # # # ]: 0 : TAILQ_FOREACH(f, &vsi->mac_list, next) {
1032 [ # # # # ]: 0 : if (rte_is_same_ether_addr(macaddr, &f->mac_info.mac_addr))
1033 : : return f;
1034 : : }
1035 : :
1036 : : return NULL;
1037 : : }
1038 : :
1039 : : static int
1040 : 0 : ice_add_mac_filter(struct ice_vsi *vsi, struct rte_ether_addr *mac_addr)
1041 : : {
1042 : : struct ice_fltr_list_entry *m_list_itr = NULL;
1043 : : struct ice_mac_filter *f;
1044 : : struct LIST_HEAD_TYPE list_head;
1045 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
1046 : 0 : struct ice_adapter *ad = (struct ice_adapter *)hw->back;
1047 : : int ret = 0;
1048 : :
1049 [ # # # # ]: 0 : if (ad->devargs.default_mac_disable == 1 && rte_is_same_ether_addr(mac_addr,
1050 [ # # ]: 0 : (struct rte_ether_addr *)hw->port_info[0].mac.perm_addr)) {
1051 : 0 : PMD_DRV_LOG(ERR, "This Default MAC filter is disabled.");
1052 : 0 : return 0;
1053 : : }
1054 : : /* If it's added and configured, return */
1055 : : f = ice_find_mac_filter(vsi, mac_addr);
1056 [ # # ]: 0 : if (f) {
1057 : 0 : PMD_DRV_LOG(INFO, "This MAC filter already exists.");
1058 : 0 : return 0;
1059 : : }
1060 : :
1061 : 0 : INIT_LIST_HEAD(&list_head);
1062 : :
1063 : : m_list_itr = (struct ice_fltr_list_entry *)
1064 : 0 : ice_malloc(hw, sizeof(*m_list_itr));
1065 [ # # ]: 0 : if (!m_list_itr) {
1066 : : ret = -ENOMEM;
1067 : 0 : goto DONE;
1068 : : }
1069 [ # # ]: 0 : ice_memcpy(m_list_itr->fltr_info.l_data.mac.mac_addr,
1070 : : mac_addr, ETH_ALEN, ICE_NONDMA_TO_NONDMA);
1071 : 0 : m_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1072 : 0 : m_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1073 : 0 : m_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_MAC;
1074 : 0 : m_list_itr->fltr_info.flag = ICE_FLTR_TX;
1075 : 0 : m_list_itr->fltr_info.vsi_handle = vsi->idx;
1076 : :
1077 [ # # ]: 0 : LIST_ADD(&m_list_itr->list_entry, &list_head);
1078 : :
1079 : : /* Add the mac */
1080 : 0 : ret = ice_add_mac(hw, &list_head);
1081 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1082 : 0 : PMD_DRV_LOG(ERR, "Failed to add MAC filter");
1083 : : ret = -EINVAL;
1084 : 0 : goto DONE;
1085 : : }
1086 : : /* Add the mac addr into mac list */
1087 : 0 : f = rte_zmalloc(NULL, sizeof(*f), 0);
1088 [ # # ]: 0 : if (!f) {
1089 : 0 : PMD_DRV_LOG(ERR, "failed to allocate memory");
1090 : : ret = -ENOMEM;
1091 : 0 : goto DONE;
1092 : : }
1093 : : rte_ether_addr_copy(mac_addr, &f->mac_info.mac_addr);
1094 : 0 : TAILQ_INSERT_TAIL(&vsi->mac_list, f, next);
1095 : 0 : vsi->mac_num++;
1096 : :
1097 : : ret = 0;
1098 : :
1099 : 0 : DONE:
1100 : 0 : rte_free(m_list_itr);
1101 : 0 : return ret;
1102 : : }
1103 : :
1104 : : static int
1105 : 0 : ice_remove_mac_filter(struct ice_vsi *vsi, struct rte_ether_addr *mac_addr)
1106 : : {
1107 : : struct ice_fltr_list_entry *m_list_itr = NULL;
1108 : : struct ice_mac_filter *f;
1109 : : struct LIST_HEAD_TYPE list_head;
1110 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
1111 : : int ret = 0;
1112 : :
1113 : : /* Can't find it, return an error */
1114 : : f = ice_find_mac_filter(vsi, mac_addr);
1115 [ # # ]: 0 : if (!f)
1116 : : return -EINVAL;
1117 : :
1118 : 0 : INIT_LIST_HEAD(&list_head);
1119 : :
1120 : : m_list_itr = (struct ice_fltr_list_entry *)
1121 : 0 : ice_malloc(hw, sizeof(*m_list_itr));
1122 [ # # ]: 0 : if (!m_list_itr) {
1123 : : ret = -ENOMEM;
1124 : 0 : goto DONE;
1125 : : }
1126 [ # # ]: 0 : ice_memcpy(m_list_itr->fltr_info.l_data.mac.mac_addr,
1127 : : mac_addr, ETH_ALEN, ICE_NONDMA_TO_NONDMA);
1128 : 0 : m_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1129 : 0 : m_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1130 : 0 : m_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_MAC;
1131 : 0 : m_list_itr->fltr_info.flag = ICE_FLTR_TX;
1132 : 0 : m_list_itr->fltr_info.vsi_handle = vsi->idx;
1133 : :
1134 [ # # ]: 0 : LIST_ADD(&m_list_itr->list_entry, &list_head);
1135 : :
1136 : : /* remove the mac filter */
1137 : 0 : ret = ice_remove_mac(hw, &list_head);
1138 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1139 : 0 : PMD_DRV_LOG(ERR, "Failed to remove MAC filter");
1140 : : ret = -EINVAL;
1141 : 0 : goto DONE;
1142 : : }
1143 : :
1144 : : /* Remove the mac addr from mac list */
1145 [ # # ]: 0 : TAILQ_REMOVE(&vsi->mac_list, f, next);
1146 : 0 : rte_free(f);
1147 : 0 : vsi->mac_num--;
1148 : :
1149 : : ret = 0;
1150 : 0 : DONE:
1151 : 0 : rte_free(m_list_itr);
1152 : 0 : return ret;
1153 : : }
1154 : :
1155 : : /* Find out specific VLAN filter */
1156 : : static struct ice_vlan_filter *
1157 : : ice_find_vlan_filter(struct ice_vsi *vsi, struct ice_vlan *vlan)
1158 : : {
1159 : : struct ice_vlan_filter *f;
1160 : :
1161 [ # # # # ]: 0 : TAILQ_FOREACH(f, &vsi->vlan_list, next) {
1162 [ # # # # ]: 0 : if (vlan->tpid == f->vlan_info.vlan.tpid &&
1163 [ # # # # ]: 0 : vlan->vid == f->vlan_info.vlan.vid)
1164 : : return f;
1165 : : }
1166 : :
1167 : : return NULL;
1168 : : }
1169 : :
1170 : : static int
1171 : 0 : ice_add_vlan_filter(struct ice_vsi *vsi, struct ice_vlan *vlan)
1172 : : {
1173 : : struct ice_fltr_list_entry *v_list_itr = NULL;
1174 : : struct ice_vlan_filter *f;
1175 : : struct LIST_HEAD_TYPE list_head;
1176 : : struct ice_hw *hw;
1177 : : int ret = 0;
1178 : :
1179 [ # # # # ]: 0 : if (!vsi || vlan->vid > RTE_ETHER_MAX_VLAN_ID)
1180 : : return -EINVAL;
1181 : :
1182 : 0 : hw = ICE_VSI_TO_HW(vsi);
1183 : :
1184 : : /* If it's added and configured, return. */
1185 : : f = ice_find_vlan_filter(vsi, vlan);
1186 [ # # ]: 0 : if (f) {
1187 : 0 : PMD_DRV_LOG(INFO, "This VLAN filter already exists.");
1188 : 0 : return 0;
1189 : : }
1190 : :
1191 [ # # ]: 0 : if (!vsi->vlan_anti_spoof_on && !vsi->vlan_filter_on)
1192 : : return 0;
1193 : :
1194 : 0 : INIT_LIST_HEAD(&list_head);
1195 : :
1196 : : v_list_itr = (struct ice_fltr_list_entry *)
1197 : 0 : ice_malloc(hw, sizeof(*v_list_itr));
1198 [ # # ]: 0 : if (!v_list_itr) {
1199 : : ret = -ENOMEM;
1200 : 0 : goto DONE;
1201 : : }
1202 : 0 : v_list_itr->fltr_info.l_data.vlan.vlan_id = vlan->vid;
1203 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid = vlan->tpid;
1204 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid_valid = true;
1205 : 0 : v_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1206 : 0 : v_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1207 : 0 : v_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_VLAN;
1208 : 0 : v_list_itr->fltr_info.flag = ICE_FLTR_TX;
1209 : 0 : v_list_itr->fltr_info.vsi_handle = vsi->idx;
1210 : :
1211 [ # # ]: 0 : LIST_ADD(&v_list_itr->list_entry, &list_head);
1212 : :
1213 : : /* Add the vlan */
1214 : 0 : ret = ice_add_vlan(hw, &list_head);
1215 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1216 : 0 : PMD_DRV_LOG(ERR, "Failed to add VLAN filter");
1217 : : ret = -EINVAL;
1218 : 0 : goto DONE;
1219 : : }
1220 : :
1221 : : /* Add vlan into vlan list */
1222 : 0 : f = rte_zmalloc(NULL, sizeof(*f), 0);
1223 [ # # ]: 0 : if (!f) {
1224 : 0 : PMD_DRV_LOG(ERR, "failed to allocate memory");
1225 : : ret = -ENOMEM;
1226 : 0 : goto DONE;
1227 : : }
1228 : 0 : f->vlan_info.vlan.tpid = vlan->tpid;
1229 : 0 : f->vlan_info.vlan.vid = vlan->vid;
1230 : 0 : TAILQ_INSERT_TAIL(&vsi->vlan_list, f, next);
1231 : 0 : vsi->vlan_num++;
1232 : :
1233 : : ret = 0;
1234 : :
1235 : 0 : DONE:
1236 : 0 : rte_free(v_list_itr);
1237 : 0 : return ret;
1238 : : }
1239 : :
1240 : : static int
1241 : 0 : ice_remove_vlan_filter(struct ice_vsi *vsi, struct ice_vlan *vlan)
1242 : : {
1243 : : struct ice_fltr_list_entry *v_list_itr = NULL;
1244 : : struct ice_vlan_filter *f;
1245 : : struct LIST_HEAD_TYPE list_head;
1246 : : struct ice_hw *hw;
1247 : : int ret = 0;
1248 : :
1249 [ # # # # ]: 0 : if (!vsi || vlan->vid > RTE_ETHER_MAX_VLAN_ID)
1250 : : return -EINVAL;
1251 : :
1252 : 0 : hw = ICE_VSI_TO_HW(vsi);
1253 : :
1254 : : /* Can't find it, return an error */
1255 : : f = ice_find_vlan_filter(vsi, vlan);
1256 [ # # ]: 0 : if (!f)
1257 : : return -EINVAL;
1258 : :
1259 : 0 : INIT_LIST_HEAD(&list_head);
1260 : :
1261 : : v_list_itr = (struct ice_fltr_list_entry *)
1262 : 0 : ice_malloc(hw, sizeof(*v_list_itr));
1263 [ # # ]: 0 : if (!v_list_itr) {
1264 : : ret = -ENOMEM;
1265 : 0 : goto DONE;
1266 : : }
1267 : :
1268 : 0 : v_list_itr->fltr_info.l_data.vlan.vlan_id = vlan->vid;
1269 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid = vlan->tpid;
1270 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid_valid = true;
1271 : 0 : v_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1272 : 0 : v_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1273 : 0 : v_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_VLAN;
1274 : 0 : v_list_itr->fltr_info.flag = ICE_FLTR_TX;
1275 : 0 : v_list_itr->fltr_info.vsi_handle = vsi->idx;
1276 : :
1277 [ # # ]: 0 : LIST_ADD(&v_list_itr->list_entry, &list_head);
1278 : :
1279 : : /* remove the vlan filter */
1280 : 0 : ret = ice_remove_vlan(hw, &list_head);
1281 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1282 : 0 : PMD_DRV_LOG(ERR, "Failed to remove VLAN filter");
1283 : : ret = -EINVAL;
1284 : 0 : goto DONE;
1285 : : }
1286 : :
1287 : : /* Remove the vlan id from vlan list */
1288 [ # # ]: 0 : TAILQ_REMOVE(&vsi->vlan_list, f, next);
1289 : 0 : rte_free(f);
1290 : 0 : vsi->vlan_num--;
1291 : :
1292 : : ret = 0;
1293 : 0 : DONE:
1294 : 0 : rte_free(v_list_itr);
1295 : 0 : return ret;
1296 : : }
1297 : :
1298 : : static int
1299 : 0 : ice_remove_all_mac_vlan_filters(struct ice_vsi *vsi)
1300 : : {
1301 : : struct ice_mac_filter *m_f;
1302 : : struct ice_vlan_filter *v_f;
1303 : : void *temp;
1304 : : int ret = 0;
1305 : :
1306 [ # # # # ]: 0 : if (!vsi || !vsi->mac_num)
1307 : : return -EINVAL;
1308 : :
1309 [ # # ]: 0 : RTE_TAILQ_FOREACH_SAFE(m_f, &vsi->mac_list, next, temp) {
1310 : 0 : ret = ice_remove_mac_filter(vsi, &m_f->mac_info.mac_addr);
1311 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1312 : : ret = -EINVAL;
1313 : 0 : goto DONE;
1314 : : }
1315 : : }
1316 : :
1317 [ # # ]: 0 : if (vsi->vlan_num == 0)
1318 : : return 0;
1319 : :
1320 [ # # ]: 0 : RTE_TAILQ_FOREACH_SAFE(v_f, &vsi->vlan_list, next, temp) {
1321 : 0 : ret = ice_remove_vlan_filter(vsi, &v_f->vlan_info.vlan);
1322 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1323 : : ret = -EINVAL;
1324 : 0 : goto DONE;
1325 : : }
1326 : : }
1327 : :
1328 : 0 : DONE:
1329 : : return ret;
1330 : : }
1331 : :
1332 : : /* Enable IRQ0 */
1333 : : static void
1334 : : ice_pf_enable_irq0(struct ice_hw *hw)
1335 : : {
1336 : : /* reset the registers */
1337 : 0 : ICE_WRITE_REG(hw, PFINT_OICR_ENA, 0);
1338 : 0 : ICE_READ_REG(hw, PFINT_OICR);
1339 : :
1340 : : #ifdef ICE_LSE_SPT
1341 : : ICE_WRITE_REG(hw, PFINT_OICR_ENA,
1342 : : (uint32_t)(PFINT_OICR_ENA_INT_ENA_M &
1343 : : (~PFINT_OICR_LINK_STAT_CHANGE_M)));
1344 : :
1345 : : ICE_WRITE_REG(hw, PFINT_OICR_CTL,
1346 : : (0 & PFINT_OICR_CTL_MSIX_INDX_M) |
1347 : : ((0 << PFINT_OICR_CTL_ITR_INDX_S) &
1348 : : PFINT_OICR_CTL_ITR_INDX_M) |
1349 : : PFINT_OICR_CTL_CAUSE_ENA_M);
1350 : :
1351 : : ICE_WRITE_REG(hw, PFINT_FW_CTL,
1352 : : (0 & PFINT_FW_CTL_MSIX_INDX_M) |
1353 : : ((0 << PFINT_FW_CTL_ITR_INDX_S) &
1354 : : PFINT_FW_CTL_ITR_INDX_M) |
1355 : : PFINT_FW_CTL_CAUSE_ENA_M);
1356 : : #else
1357 : 0 : ICE_WRITE_REG(hw, PFINT_OICR_ENA, PFINT_OICR_ENA_INT_ENA_M);
1358 : : #endif
1359 : :
1360 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0),
1361 : : GLINT_DYN_CTL_INTENA_M |
1362 : : GLINT_DYN_CTL_CLEARPBA_M |
1363 : : GLINT_DYN_CTL_ITR_INDX_M);
1364 : :
1365 : 0 : ice_flush(hw);
1366 : : }
1367 : :
1368 : : /* Disable IRQ0 */
1369 : : static void
1370 : : ice_pf_disable_irq0(struct ice_hw *hw)
1371 : : {
1372 : : /* Disable all interrupt types */
1373 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0), GLINT_DYN_CTL_WB_ON_ITR_M);
1374 : 0 : ice_flush(hw);
1375 : : }
1376 : :
1377 : : #ifdef ICE_LSE_SPT
1378 : : static void
1379 : : ice_handle_aq_msg(struct rte_eth_dev *dev)
1380 : : {
1381 : : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1382 : : struct ice_ctl_q_info *cq = &hw->adminq;
1383 : : struct ice_rq_event_info event;
1384 : : uint16_t pending, opcode;
1385 : : int ret;
1386 : :
1387 : : event.buf_len = ICE_AQ_MAX_BUF_LEN;
1388 : : event.msg_buf = rte_zmalloc(NULL, event.buf_len, 0);
1389 : : if (!event.msg_buf) {
1390 : : PMD_DRV_LOG(ERR, "Failed to allocate mem");
1391 : : return;
1392 : : }
1393 : :
1394 : : pending = 1;
1395 : : while (pending) {
1396 : : ret = ice_clean_rq_elem(hw, cq, &event, &pending);
1397 : :
1398 : : if (ret != ICE_SUCCESS) {
1399 : : PMD_DRV_LOG(INFO,
1400 : : "Failed to read msg from AdminQ, "
1401 : : "adminq_err: %u",
1402 : : hw->adminq.sq_last_status);
1403 : : break;
1404 : : }
1405 : : opcode = rte_le_to_cpu_16(event.desc.opcode);
1406 : :
1407 : : switch (opcode) {
1408 : : case ice_aqc_opc_get_link_status:
1409 : : ret = ice_link_update(dev, 0);
1410 : : if (!ret)
1411 : : rte_eth_dev_callback_process
1412 : : (dev, RTE_ETH_EVENT_INTR_LSC, NULL);
1413 : : break;
1414 : : default:
1415 : : PMD_DRV_LOG(DEBUG, "Request %u is not supported yet",
1416 : : opcode);
1417 : : break;
1418 : : }
1419 : : }
1420 : : rte_free(event.msg_buf);
1421 : : }
1422 : : #endif
1423 : :
1424 : : /**
1425 : : * Interrupt handler triggered by NIC for handling
1426 : : * specific interrupt.
1427 : : *
1428 : : * @param handle
1429 : : * Pointer to interrupt handle.
1430 : : * @param param
1431 : : * The address of parameter (struct rte_eth_dev *) registered before.
1432 : : *
1433 : : * @return
1434 : : * void
1435 : : */
1436 : : static void
1437 : 0 : ice_interrupt_handler(void *param)
1438 : : {
1439 : : struct rte_eth_dev *dev = (struct rte_eth_dev *)param;
1440 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1441 : : uint32_t oicr;
1442 : : uint32_t reg;
1443 : : uint8_t pf_num;
1444 : : uint8_t event;
1445 : : uint16_t queue;
1446 : : int ret;
1447 : : #ifdef ICE_LSE_SPT
1448 : : uint32_t int_fw_ctl;
1449 : : #endif
1450 : :
1451 : : /* Disable interrupt */
1452 : : ice_pf_disable_irq0(hw);
1453 : :
1454 : : /* read out interrupt causes */
1455 : 0 : oicr = ICE_READ_REG(hw, PFINT_OICR);
1456 : : #ifdef ICE_LSE_SPT
1457 : : int_fw_ctl = ICE_READ_REG(hw, PFINT_FW_CTL);
1458 : : #endif
1459 : :
1460 : : /* No interrupt event indicated */
1461 [ # # ]: 0 : if (!(oicr & PFINT_OICR_INTEVENT_M)) {
1462 : 0 : PMD_DRV_LOG(INFO, "No interrupt event");
1463 : 0 : goto done;
1464 : : }
1465 : :
1466 : : #ifdef ICE_LSE_SPT
1467 : : if (int_fw_ctl & PFINT_FW_CTL_INTEVENT_M) {
1468 : : PMD_DRV_LOG(INFO, "FW_CTL: link state change event");
1469 : : ice_handle_aq_msg(dev);
1470 : : }
1471 : : #else
1472 [ # # ]: 0 : if (oicr & PFINT_OICR_LINK_STAT_CHANGE_M) {
1473 : 0 : PMD_DRV_LOG(INFO, "OICR: link state change event");
1474 : 0 : ret = ice_link_update(dev, 0);
1475 [ # # ]: 0 : if (!ret)
1476 : 0 : rte_eth_dev_callback_process
1477 : : (dev, RTE_ETH_EVENT_INTR_LSC, NULL);
1478 : : }
1479 : : #endif
1480 : :
1481 [ # # ]: 0 : if (oicr & PFINT_OICR_MAL_DETECT_M) {
1482 : 0 : PMD_DRV_LOG(WARNING, "OICR: MDD event");
1483 : 0 : reg = ICE_READ_REG(hw, GL_MDET_TX_PQM);
1484 [ # # ]: 0 : if (reg & GL_MDET_TX_PQM_VALID_M) {
1485 : 0 : pf_num = (reg & GL_MDET_TX_PQM_PF_NUM_M) >>
1486 : : GL_MDET_TX_PQM_PF_NUM_S;
1487 : 0 : event = (reg & GL_MDET_TX_PQM_MAL_TYPE_M) >>
1488 : : GL_MDET_TX_PQM_MAL_TYPE_S;
1489 : 0 : queue = (reg & GL_MDET_TX_PQM_QNUM_M) >>
1490 : : GL_MDET_TX_PQM_QNUM_S;
1491 : :
1492 : 0 : PMD_DRV_LOG(WARNING, "Malicious Driver Detection event "
1493 : : "%d by PQM on TX queue %d PF# %d",
1494 : : event, queue, pf_num);
1495 : : }
1496 : :
1497 : 0 : reg = ICE_READ_REG(hw, GL_MDET_TX_TCLAN);
1498 [ # # ]: 0 : if (reg & GL_MDET_TX_TCLAN_VALID_M) {
1499 : 0 : pf_num = (reg & GL_MDET_TX_TCLAN_PF_NUM_M) >>
1500 : : GL_MDET_TX_TCLAN_PF_NUM_S;
1501 : 0 : event = (reg & GL_MDET_TX_TCLAN_MAL_TYPE_M) >>
1502 : : GL_MDET_TX_TCLAN_MAL_TYPE_S;
1503 : 0 : queue = (reg & GL_MDET_TX_TCLAN_QNUM_M) >>
1504 : : GL_MDET_TX_TCLAN_QNUM_S;
1505 : :
1506 : 0 : PMD_DRV_LOG(WARNING, "Malicious Driver Detection event "
1507 : : "%d by TCLAN on TX queue %d PF# %d",
1508 : : event, queue, pf_num);
1509 : : }
1510 : :
1511 : 0 : reg = ICE_READ_REG(hw, GL_MDET_TX_TDPU);
1512 [ # # ]: 0 : if (reg & GL_MDET_TX_TDPU_VALID_M) {
1513 : 0 : pf_num = (reg & GL_MDET_TX_TDPU_PF_NUM_M) >>
1514 : : GL_MDET_TX_TDPU_PF_NUM_S;
1515 : 0 : event = (reg & GL_MDET_TX_TDPU_MAL_TYPE_M) >>
1516 : : GL_MDET_TX_TDPU_MAL_TYPE_S;
1517 : 0 : queue = (reg & GL_MDET_TX_TDPU_QNUM_M) >>
1518 : : GL_MDET_TX_TDPU_QNUM_S;
1519 : :
1520 : 0 : PMD_DRV_LOG(WARNING, "Malicious Driver Detection event "
1521 : : "%d by TDPU on TX queue %d PF# %d",
1522 : : event, queue, pf_num);
1523 : : }
1524 : : }
1525 : 0 : done:
1526 : : /* Enable interrupt */
1527 : : ice_pf_enable_irq0(hw);
1528 : 0 : rte_intr_ack(dev->intr_handle);
1529 : 0 : }
1530 : :
1531 : : static void
1532 : 0 : ice_init_proto_xtr(struct rte_eth_dev *dev)
1533 : : {
1534 : 0 : struct ice_adapter *ad =
1535 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
1536 : : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
1537 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1538 : : const struct proto_xtr_ol_flag *ol_flag;
1539 : : bool proto_xtr_enable = false;
1540 : : int offset, field_offs;
1541 : : uint16_t i;
1542 : :
1543 : 0 : pf->proto_xtr = rte_zmalloc(NULL, pf->lan_nb_qps, 0);
1544 [ # # ]: 0 : if (unlikely(pf->proto_xtr == NULL)) {
1545 : 0 : PMD_DRV_LOG(ERR, "No memory for setting up protocol extraction table");
1546 : 0 : return;
1547 : : }
1548 : :
1549 [ # # ]: 0 : for (i = 0; i < pf->lan_nb_qps; i++) {
1550 [ # # ]: 0 : pf->proto_xtr[i] = ad->devargs.proto_xtr[i] != PROTO_XTR_NONE ?
1551 : : ad->devargs.proto_xtr[i] :
1552 : : ad->devargs.proto_xtr_dflt;
1553 : :
1554 [ # # ]: 0 : if (pf->proto_xtr[i] != PROTO_XTR_NONE) {
1555 : : uint8_t type = pf->proto_xtr[i];
1556 : :
1557 : 0 : ice_proto_xtr_ol_flag_params[type].required = true;
1558 : : proto_xtr_enable = true;
1559 : : }
1560 : : }
1561 : :
1562 [ # # ]: 0 : if (likely(!proto_xtr_enable)) {
1563 : 0 : ad->devargs.xtr_field_offs = -1;
1564 : 0 : return;
1565 : : }
1566 : :
1567 : 0 : ice_check_proto_xtr_support(hw);
1568 : :
1569 : : /*check mbuf dynfield*/
1570 : 0 : field_offs = rte_mbuf_dynfield_lookup(ad->devargs.xtr_field_name, NULL);
1571 [ # # ]: 0 : if (ad->devargs.xtr_field_offs == field_offs) {
1572 : 0 : PMD_DRV_LOG(DEBUG,
1573 : : "Protocol extraction metadata offset in mbuf is : %d",
1574 : : ad->devargs.xtr_field_offs);
1575 : : } else {
1576 : 0 : PMD_DRV_LOG(ERR, "Invalid field offset or name, no match dynfield, [%d],[%s]",
1577 : : ad->devargs.xtr_field_offs, ad->devargs.xtr_field_name);
1578 : 0 : ad->devargs.xtr_field_offs = -1;
1579 : 0 : return;
1580 : : }
1581 : :
1582 : 0 : PMD_DRV_LOG(DEBUG,
1583 : : "Protocol extraction metadata offset in mbuf is : %d",
1584 : : ad->devargs.xtr_field_offs);
1585 : :
1586 [ # # ]: 0 : for (i = 0; i < RTE_DIM(ice_proto_xtr_ol_flag_params); i++) {
1587 : 0 : ol_flag = &ice_proto_xtr_ol_flag_params[i];
1588 : :
1589 : 0 : ad->devargs.xtr_flag_offs[i] = 0xff;
1590 : :
1591 [ # # ]: 0 : if (!ol_flag->required)
1592 : 0 : continue;
1593 : :
1594 [ # # ]: 0 : if (!ice_proto_xtr_hw_support[i]) {
1595 : 0 : PMD_DRV_LOG(ERR,
1596 : : "Protocol extraction type %u is not supported in hardware",
1597 : : i);
1598 : 0 : ad->devargs.xtr_field_offs = -1;
1599 : 0 : break;
1600 : : }
1601 : :
1602 : 0 : offset = rte_mbuf_dynflag_register(&ol_flag->param);
1603 [ # # ]: 0 : if (unlikely(offset == -1)) {
1604 : 0 : PMD_DRV_LOG(ERR,
1605 : : "Protocol extraction offload '%s' failed to register with error %d",
1606 : : ol_flag->param.name, -rte_errno);
1607 : :
1608 : 0 : ad->devargs.xtr_field_offs = -1;
1609 : 0 : break;
1610 : : }
1611 : :
1612 : 0 : PMD_DRV_LOG(DEBUG,
1613 : : "Protocol extraction offload '%s' offset in mbuf is : %d",
1614 : : ol_flag->param.name, offset);
1615 : :
1616 : 0 : ad->devargs.xtr_flag_offs[i] = offset;
1617 : : }
1618 : : }
1619 : :
1620 : : /* Initialize SW parameters of PF */
1621 : : static int
1622 : 0 : ice_pf_sw_init(struct rte_eth_dev *dev)
1623 : : {
1624 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
1625 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1626 : :
1627 : 0 : pf->lan_nb_qp_max =
1628 : 0 : (uint16_t)RTE_MIN(hw->func_caps.common_cap.num_txq,
1629 : : hw->func_caps.common_cap.num_rxq);
1630 : :
1631 : 0 : pf->lan_nb_qps = pf->lan_nb_qp_max;
1632 : :
1633 : 0 : ice_init_proto_xtr(dev);
1634 : :
1635 [ # # ]: 0 : if (hw->func_caps.fd_fltr_guar > 0 ||
1636 [ # # ]: 0 : hw->func_caps.fd_fltr_best_effort > 0) {
1637 : 0 : pf->flags |= ICE_FLAG_FDIR;
1638 : 0 : pf->fdir_nb_qps = ICE_DEFAULT_QP_NUM_FDIR;
1639 : 0 : pf->lan_nb_qps = pf->lan_nb_qp_max - pf->fdir_nb_qps;
1640 : : } else {
1641 : 0 : pf->fdir_nb_qps = 0;
1642 : : }
1643 : 0 : pf->fdir_qp_offset = 0;
1644 : :
1645 : 0 : return 0;
1646 : : }
1647 : :
1648 : : struct ice_vsi *
1649 : 0 : ice_setup_vsi(struct ice_pf *pf, enum ice_vsi_type type)
1650 : : {
1651 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1652 : : struct ice_vsi *vsi = NULL;
1653 : : struct ice_vsi_ctx vsi_ctx;
1654 : : int ret;
1655 : 0 : struct rte_ether_addr broadcast = {
1656 : : .addr_bytes = {0xff, 0xff, 0xff, 0xff, 0xff, 0xff} };
1657 : : struct rte_ether_addr mac_addr;
1658 : 0 : uint16_t max_txqs[ICE_MAX_TRAFFIC_CLASS] = { 0 };
1659 : : uint8_t tc_bitmap = 0x1;
1660 : : uint16_t cfg;
1661 : :
1662 : : /* hw->num_lports = 1 in NIC mode */
1663 : 0 : vsi = rte_zmalloc(NULL, sizeof(struct ice_vsi), 0);
1664 [ # # ]: 0 : if (!vsi)
1665 : : return NULL;
1666 : :
1667 : 0 : vsi->idx = pf->next_vsi_idx;
1668 : 0 : pf->next_vsi_idx++;
1669 : 0 : vsi->type = type;
1670 : 0 : vsi->adapter = ICE_PF_TO_ADAPTER(pf);
1671 : 0 : vsi->max_macaddrs = ICE_NUM_MACADDR_MAX;
1672 : 0 : vsi->vlan_anti_spoof_on = 0;
1673 : 0 : vsi->vlan_filter_on = 1;
1674 : 0 : TAILQ_INIT(&vsi->mac_list);
1675 : 0 : TAILQ_INIT(&vsi->vlan_list);
1676 : :
1677 : : /* Be sync with RTE_ETH_RSS_RETA_SIZE_x maximum value definition */
1678 : 0 : pf->hash_lut_size = hw->func_caps.common_cap.rss_table_size >
1679 : 0 : RTE_ETH_RSS_RETA_SIZE_512 ? RTE_ETH_RSS_RETA_SIZE_512 :
1680 : : hw->func_caps.common_cap.rss_table_size;
1681 : 0 : pf->flags |= ICE_FLAG_RSS_AQ_CAPABLE;
1682 : :
1683 : : /* Defines the type of outer tag expected */
1684 [ # # # ]: 0 : pf->outer_ethertype = RTE_ETHER_TYPE_VLAN;
1685 : :
1686 : : memset(&vsi_ctx, 0, sizeof(vsi_ctx));
1687 [ # # # ]: 0 : switch (type) {
1688 : 0 : case ICE_VSI_PF:
1689 : 0 : vsi->nb_qps = pf->lan_nb_qps;
1690 : 0 : vsi->base_queue = 1;
1691 : : ice_vsi_config_default_rss(&vsi_ctx.info);
1692 : 0 : vsi_ctx.alloc_from_pool = true;
1693 : 0 : vsi_ctx.flags = ICE_AQ_VSI_TYPE_PF;
1694 : : /* switch_id is queried by get_switch_config aq, which is done
1695 : : * by ice_init_hw
1696 : : */
1697 : 0 : vsi_ctx.info.sw_id = hw->port_info->sw_id;
1698 : : vsi_ctx.info.sw_flags = ICE_AQ_VSI_SW_FLAG_LOCAL_LB;
1699 : 0 : vsi_ctx.info.sw_flags |= ICE_AQ_VSI_SW_FLAG_SRC_PRUNE;
1700 : : cfg = ICE_AQ_VSI_PROP_SW_VALID;
1701 : 0 : vsi_ctx.info.valid_sections |= rte_cpu_to_le_16(cfg);
1702 : 0 : vsi_ctx.info.sw_flags2 = ICE_AQ_VSI_SW_FLAG_LAN_ENA;
1703 : : /* Allow all untagged or tagged packets */
1704 : : vsi_ctx.info.inner_vlan_flags = ICE_AQ_VSI_INNER_VLAN_TX_MODE_ALL;
1705 : 0 : vsi_ctx.info.inner_vlan_flags |= ICE_AQ_VSI_INNER_VLAN_EMODE_NOTHING;
1706 : 0 : vsi_ctx.info.q_opt_rss = ICE_AQ_VSI_Q_OPT_RSS_LUT_PF |
1707 : : ICE_AQ_VSI_Q_OPT_RSS_TPLZ;
1708 [ # # ]: 0 : if (ice_is_dvm_ena(hw)) {
1709 : : vsi_ctx.info.outer_vlan_flags =
1710 : : (ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ALL <<
1711 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) &
1712 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M;
1713 : : vsi_ctx.info.outer_vlan_flags |=
1714 : : (ICE_AQ_VSI_OUTER_TAG_VLAN_8100 <<
1715 : : ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
1716 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M;
1717 : 0 : vsi_ctx.info.outer_vlan_flags |=
1718 : : (ICE_AQ_VSI_OUTER_VLAN_EMODE_NOTHING <<
1719 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S);
1720 : : }
1721 : :
1722 : : /* FDIR */
1723 : : cfg = ICE_AQ_VSI_PROP_SECURITY_VALID |
1724 : : ICE_AQ_VSI_PROP_FLOW_DIR_VALID;
1725 : 0 : vsi_ctx.info.valid_sections |= rte_cpu_to_le_16(cfg);
1726 : : cfg = ICE_AQ_VSI_FD_ENABLE;
1727 : 0 : vsi_ctx.info.fd_options = rte_cpu_to_le_16(cfg);
1728 : 0 : vsi_ctx.info.max_fd_fltr_dedicated =
1729 : 0 : rte_cpu_to_le_16(hw->func_caps.fd_fltr_guar);
1730 : 0 : vsi_ctx.info.max_fd_fltr_shared =
1731 : 0 : rte_cpu_to_le_16(hw->func_caps.fd_fltr_best_effort);
1732 : :
1733 : : /* Enable VLAN/UP trip */
1734 : 0 : ret = ice_vsi_config_tc_queue_mapping(hw, vsi,
1735 : : &vsi_ctx.info,
1736 : : ICE_DEFAULT_TCMAP);
1737 [ # # ]: 0 : if (ret) {
1738 : 0 : PMD_INIT_LOG(ERR,
1739 : : "tc queue mapping with vsi failed, "
1740 : : "err = %d",
1741 : : ret);
1742 : 0 : goto fail_mem;
1743 : : }
1744 : :
1745 : : break;
1746 : 0 : case ICE_VSI_CTRL:
1747 : 0 : vsi->nb_qps = pf->fdir_nb_qps;
1748 : 0 : vsi->base_queue = ICE_FDIR_QUEUE_ID;
1749 : 0 : vsi_ctx.alloc_from_pool = true;
1750 : 0 : vsi_ctx.flags = ICE_AQ_VSI_TYPE_PF;
1751 : :
1752 : : cfg = ICE_AQ_VSI_PROP_FLOW_DIR_VALID;
1753 : 0 : vsi_ctx.info.valid_sections |= rte_cpu_to_le_16(cfg);
1754 : : cfg = ICE_AQ_VSI_FD_PROG_ENABLE;
1755 : 0 : vsi_ctx.info.fd_options = rte_cpu_to_le_16(cfg);
1756 : 0 : vsi_ctx.info.sw_id = hw->port_info->sw_id;
1757 : 0 : vsi_ctx.info.sw_flags2 = ICE_AQ_VSI_SW_FLAG_LAN_ENA;
1758 : 0 : ret = ice_vsi_config_tc_queue_mapping(hw, vsi,
1759 : : &vsi_ctx.info,
1760 : : ICE_DEFAULT_TCMAP);
1761 [ # # ]: 0 : if (ret) {
1762 : 0 : PMD_INIT_LOG(ERR,
1763 : : "tc queue mapping with vsi failed, "
1764 : : "err = %d",
1765 : : ret);
1766 : 0 : goto fail_mem;
1767 : : }
1768 : : break;
1769 : 0 : default:
1770 : : /* for other types of VSI */
1771 : 0 : PMD_INIT_LOG(ERR, "other types of VSI not supported");
1772 : 0 : goto fail_mem;
1773 : : }
1774 : :
1775 : : /* VF has MSIX interrupt in VF range, don't allocate here */
1776 [ # # ]: 0 : if (type == ICE_VSI_PF) {
1777 : 0 : ret = ice_res_pool_alloc(&pf->msix_pool,
1778 : 0 : RTE_MIN(vsi->nb_qps,
1779 : : RTE_MAX_RXTX_INTR_VEC_ID));
1780 [ # # ]: 0 : if (ret < 0) {
1781 : 0 : PMD_INIT_LOG(ERR, "VSI MAIN %d get heap failed %d",
1782 : : vsi->vsi_id, ret);
1783 : : }
1784 : 0 : vsi->msix_intr = ret;
1785 : 0 : vsi->nb_msix = RTE_MIN(vsi->nb_qps, RTE_MAX_RXTX_INTR_VEC_ID);
1786 : : } else if (type == ICE_VSI_CTRL) {
1787 : 0 : ret = ice_res_pool_alloc(&pf->msix_pool, 1);
1788 [ # # ]: 0 : if (ret < 0) {
1789 : 0 : PMD_DRV_LOG(ERR, "VSI %d get heap failed %d",
1790 : : vsi->vsi_id, ret);
1791 : : }
1792 : 0 : vsi->msix_intr = ret;
1793 : 0 : vsi->nb_msix = 1;
1794 : : } else {
1795 : : vsi->msix_intr = 0;
1796 : : vsi->nb_msix = 0;
1797 : : }
1798 : 0 : ret = ice_add_vsi(hw, vsi->idx, &vsi_ctx, NULL);
1799 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1800 : 0 : PMD_INIT_LOG(ERR, "add vsi failed, err = %d", ret);
1801 : 0 : goto fail_mem;
1802 : : }
1803 : : /* store vsi information is SW structure */
1804 : 0 : vsi->vsi_id = vsi_ctx.vsi_num;
1805 : 0 : vsi->info = vsi_ctx.info;
1806 : 0 : pf->vsis_allocated = vsi_ctx.vsis_allocd;
1807 : 0 : pf->vsis_unallocated = vsi_ctx.vsis_unallocated;
1808 : :
1809 [ # # ]: 0 : if (type == ICE_VSI_PF) {
1810 : : /* MAC configuration */
1811 : : rte_ether_addr_copy((struct rte_ether_addr *)
1812 : 0 : hw->port_info->mac.perm_addr,
1813 : : &pf->dev_addr);
1814 : :
1815 : : rte_ether_addr_copy(&pf->dev_addr, &mac_addr);
1816 : 0 : ret = ice_add_mac_filter(vsi, &mac_addr);
1817 [ # # ]: 0 : if (ret != ICE_SUCCESS)
1818 : 0 : PMD_INIT_LOG(ERR, "Failed to add dflt MAC filter");
1819 : :
1820 : : rte_ether_addr_copy(&broadcast, &mac_addr);
1821 : 0 : ret = ice_add_mac_filter(vsi, &mac_addr);
1822 [ # # ]: 0 : if (ret != ICE_SUCCESS)
1823 : 0 : PMD_INIT_LOG(ERR, "Failed to add MAC filter");
1824 : : }
1825 : :
1826 : : /* At the beginning, only TC0. */
1827 : : /* What we need here is the maximum number of the TX queues.
1828 : : * Currently vsi->nb_qps means it.
1829 : : * Correct it if any change.
1830 : : */
1831 : 0 : max_txqs[0] = vsi->nb_qps;
1832 : 0 : ret = ice_cfg_vsi_lan(hw->port_info, vsi->idx,
1833 : : tc_bitmap, max_txqs);
1834 [ # # ]: 0 : if (ret != ICE_SUCCESS)
1835 : 0 : PMD_INIT_LOG(ERR, "Failed to config vsi sched");
1836 : :
1837 : : return vsi;
1838 : 0 : fail_mem:
1839 : 0 : rte_free(vsi);
1840 : 0 : pf->next_vsi_idx--;
1841 : 0 : return NULL;
1842 : : }
1843 : :
1844 : : static int
1845 : 0 : ice_send_driver_ver(struct ice_hw *hw)
1846 : : {
1847 : : struct ice_driver_ver dv;
1848 : :
1849 : : /* we don't have driver version use 0 for dummy */
1850 : 0 : dv.major_ver = 0;
1851 : 0 : dv.minor_ver = 0;
1852 : 0 : dv.build_ver = 0;
1853 : 0 : dv.subbuild_ver = 0;
1854 : : strncpy((char *)dv.driver_string, "dpdk", sizeof(dv.driver_string));
1855 : :
1856 : 0 : return ice_aq_send_driver_ver(hw, &dv, NULL);
1857 : : }
1858 : :
1859 : : static int
1860 : 0 : ice_pf_setup(struct ice_pf *pf)
1861 : : {
1862 : 0 : struct ice_adapter *ad = ICE_PF_TO_ADAPTER(pf);
1863 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1864 : : struct ice_vsi *vsi;
1865 : : uint16_t unused;
1866 : :
1867 : : /* Clear all stats counters */
1868 : 0 : pf->offset_loaded = false;
1869 : 0 : memset(&pf->stats, 0, sizeof(struct ice_hw_port_stats));
1870 : 0 : memset(&pf->stats_offset, 0, sizeof(struct ice_hw_port_stats));
1871 : 0 : memset(&pf->internal_stats, 0, sizeof(struct ice_eth_stats));
1872 : 0 : memset(&pf->internal_stats_offset, 0, sizeof(struct ice_eth_stats));
1873 : :
1874 : : /* force guaranteed filter pool for PF */
1875 : 0 : ice_alloc_fd_guar_item(hw, &unused,
1876 : 0 : hw->func_caps.fd_fltr_guar);
1877 : : /* force shared filter pool for PF */
1878 : 0 : ice_alloc_fd_shrd_item(hw, &unused,
1879 : 0 : hw->func_caps.fd_fltr_best_effort);
1880 : :
1881 : 0 : vsi = ice_setup_vsi(pf, ICE_VSI_PF);
1882 [ # # ]: 0 : if (!vsi) {
1883 : 0 : PMD_INIT_LOG(ERR, "Failed to add vsi for PF");
1884 : 0 : return -EINVAL;
1885 : : }
1886 : :
1887 : : /* set the number of hidden Tx scheduler layers. If no devargs parameter to
1888 : : * set the number of exposed levels, the default is to expose all levels,
1889 : : * except the TC layer.
1890 : : *
1891 : : * If the number of exposed levels is set, we check that it's not greater
1892 : : * than the HW can provide (in which case we do nothing except log a warning),
1893 : : * and then set the hidden layers to be the total number of levels minus the
1894 : : * requested visible number.
1895 : : */
1896 : 0 : pf->tm_conf.hidden_layers = hw->port_info->has_tc;
1897 [ # # ]: 0 : if (ad->devargs.tm_exposed_levels != 0) {
1898 : 0 : const uint8_t avail_layers = hw->num_tx_sched_layers - hw->port_info->has_tc;
1899 : : const uint8_t req_layers = ad->devargs.tm_exposed_levels;
1900 [ # # ]: 0 : if (req_layers > avail_layers) {
1901 : 0 : PMD_INIT_LOG(WARNING, "The number of TM scheduler exposed levels exceeds the number of supported levels (%u)",
1902 : : avail_layers);
1903 : 0 : PMD_INIT_LOG(WARNING, "Setting scheduler layers to %u", avail_layers);
1904 : : } else {
1905 : 0 : pf->tm_conf.hidden_layers = hw->num_tx_sched_layers - req_layers;
1906 : : }
1907 : : }
1908 : :
1909 : 0 : pf->main_vsi = vsi;
1910 : : rte_spinlock_init(&pf->link_lock);
1911 : :
1912 : 0 : return 0;
1913 : : }
1914 : :
1915 : : static enum ice_pkg_type
1916 : 0 : ice_load_pkg_type(struct ice_hw *hw)
1917 : : {
1918 : : enum ice_pkg_type package_type;
1919 : :
1920 : : /* store the activated package type (OS default or Comms) */
1921 [ # # ]: 0 : if (!strncmp((char *)hw->active_pkg_name, ICE_OS_DEFAULT_PKG_NAME,
1922 : : ICE_PKG_NAME_SIZE))
1923 : : package_type = ICE_PKG_TYPE_OS_DEFAULT;
1924 [ # # ]: 0 : else if (!strncmp((char *)hw->active_pkg_name, ICE_COMMS_PKG_NAME,
1925 : : ICE_PKG_NAME_SIZE))
1926 : : package_type = ICE_PKG_TYPE_COMMS;
1927 : : else
1928 : : package_type = ICE_PKG_TYPE_UNKNOWN;
1929 : :
1930 [ # # ]: 0 : PMD_INIT_LOG(NOTICE, "Active package is: %d.%d.%d.%d, %s (%s VLAN mode)",
1931 : : hw->active_pkg_ver.major, hw->active_pkg_ver.minor,
1932 : : hw->active_pkg_ver.update, hw->active_pkg_ver.draft,
1933 : : hw->active_pkg_name,
1934 : : ice_is_dvm_ena(hw) ? "double" : "single");
1935 : :
1936 : 0 : return package_type;
1937 : : }
1938 : :
1939 : 0 : static int ice_read_customized_path(char *pkg_file, uint16_t buff_len)
1940 : : {
1941 : : int fp, n;
1942 : :
1943 : : fp = open(ICE_PKG_FILE_CUSTOMIZED_PATH, O_RDONLY);
1944 [ # # ]: 0 : if (fp < 0) {
1945 : 0 : PMD_INIT_LOG(INFO, "Failed to read CUSTOMIZED_PATH");
1946 : 0 : return -EIO;
1947 : : }
1948 : :
1949 [ # # ]: 0 : n = read(fp, pkg_file, buff_len - 1);
1950 [ # # ]: 0 : if (n > 0) {
1951 [ # # ]: 0 : if (pkg_file[n - 1] == '\n')
1952 : 0 : n--;
1953 : 0 : pkg_file[n] = '\0';
1954 : : }
1955 : :
1956 : 0 : close(fp);
1957 : 0 : return n;
1958 : : }
1959 : :
1960 : 0 : int ice_load_pkg(struct ice_adapter *adapter, bool use_dsn, uint64_t dsn)
1961 : : {
1962 : 0 : struct ice_hw *hw = &adapter->hw;
1963 : : char pkg_file[ICE_MAX_PKG_FILENAME_SIZE];
1964 : : char customized_path[ICE_MAX_PKG_FILENAME_SIZE];
1965 : : char opt_ddp_filename[ICE_MAX_PKG_FILENAME_SIZE];
1966 : : void *buf;
1967 : : size_t bufsz;
1968 : : int err;
1969 : :
1970 : : /* first read any explicitly referenced DDP file*/
1971 [ # # ]: 0 : if (adapter->devargs.ddp_filename != NULL) {
1972 : : strlcpy(pkg_file, adapter->devargs.ddp_filename, sizeof(pkg_file));
1973 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0) {
1974 : 0 : goto load_fw;
1975 : : } else {
1976 : 0 : PMD_INIT_LOG(ERR, "Cannot load DDP file: %s", pkg_file);
1977 : 0 : return -1;
1978 : : }
1979 : : }
1980 : :
1981 : : memset(opt_ddp_filename, 0, ICE_MAX_PKG_FILENAME_SIZE);
1982 : : snprintf(opt_ddp_filename, ICE_MAX_PKG_FILENAME_SIZE,
1983 : : "ice-%016" PRIx64 ".pkg", dsn);
1984 : :
1985 [ # # ]: 0 : if (ice_read_customized_path(customized_path, ICE_MAX_PKG_FILENAME_SIZE) > 0) {
1986 [ # # ]: 0 : if (use_dsn) {
1987 : : snprintf(pkg_file, RTE_DIM(pkg_file), "%s/%s",
1988 : : customized_path, opt_ddp_filename);
1989 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
1990 : 0 : goto load_fw;
1991 : : }
1992 : : snprintf(pkg_file, RTE_DIM(pkg_file), "%s/%s", customized_path, "ice.pkg");
1993 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
1994 : 0 : goto load_fw;
1995 : : }
1996 : :
1997 [ # # ]: 0 : if (!use_dsn)
1998 : 0 : goto no_dsn;
1999 : :
2000 : : strncpy(pkg_file, ICE_PKG_FILE_SEARCH_PATH_UPDATES,
2001 : : ICE_MAX_PKG_FILENAME_SIZE);
2002 : : strcat(pkg_file, opt_ddp_filename);
2003 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
2004 : 0 : goto load_fw;
2005 : :
2006 : : strncpy(pkg_file, ICE_PKG_FILE_SEARCH_PATH_DEFAULT,
2007 : : ICE_MAX_PKG_FILENAME_SIZE);
2008 : : strcat(pkg_file, opt_ddp_filename);
2009 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
2010 : 0 : goto load_fw;
2011 : :
2012 : 0 : no_dsn:
2013 : : strncpy(pkg_file, ICE_PKG_FILE_UPDATES, ICE_MAX_PKG_FILENAME_SIZE);
2014 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
2015 : 0 : goto load_fw;
2016 : :
2017 : : strncpy(pkg_file, ICE_PKG_FILE_DEFAULT, ICE_MAX_PKG_FILENAME_SIZE);
2018 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) < 0) {
2019 : 0 : PMD_INIT_LOG(ERR, "failed to search file path");
2020 : 0 : return -1;
2021 : : }
2022 : :
2023 : 0 : load_fw:
2024 : 0 : PMD_INIT_LOG(DEBUG, "DDP package name: %s", pkg_file);
2025 : :
2026 : 0 : err = ice_copy_and_init_pkg(hw, buf, bufsz, adapter->devargs.ddp_load_sched);
2027 [ # # ]: 0 : if (!ice_is_init_pkg_successful(err)) {
2028 : 0 : PMD_INIT_LOG(ERR, "Failed to load DDP package: %d", err);
2029 : 0 : free(buf);
2030 : 0 : return -1;
2031 : : }
2032 : :
2033 : : /* store the loaded pkg type info */
2034 : 0 : adapter->active_pkg_type = ice_load_pkg_type(hw);
2035 : :
2036 : 0 : free(buf);
2037 : 0 : return 0;
2038 : : }
2039 : :
2040 : : static void
2041 : 0 : ice_base_queue_get(struct ice_pf *pf)
2042 : : {
2043 : : uint32_t reg;
2044 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
2045 : :
2046 : 0 : reg = ICE_READ_REG(hw, PFLAN_RX_QALLOC);
2047 [ # # ]: 0 : if (reg & PFLAN_RX_QALLOC_VALID_M) {
2048 : 0 : pf->base_queue = reg & PFLAN_RX_QALLOC_FIRSTQ_M;
2049 : : } else {
2050 : 0 : PMD_INIT_LOG(WARNING, "Failed to get Rx base queue"
2051 : : " index");
2052 : : }
2053 : 0 : }
2054 : :
2055 : : static int
2056 : 0 : parse_bool(const char *key, const char *value, void *args)
2057 : : {
2058 : : int *i = args;
2059 : :
2060 [ # # # # ]: 0 : if (value == NULL || value[0] == '\0') {
2061 : 0 : PMD_DRV_LOG(WARNING, "key:\"%s\", requires a value, which must be 0 or 1", key);
2062 : 0 : return -1;
2063 : : }
2064 [ # # # # ]: 0 : if (value[1] != '\0' || (value[0] != '0' && value[0] != '1')) {
2065 : 0 : PMD_DRV_LOG(WARNING, "invalid value:\"%s\" for key:\"%s\", value must be 0 or 1",
2066 : : value, key);
2067 : 0 : return -1;
2068 : : }
2069 : :
2070 : 0 : *i = (value[0] == '1');
2071 : 0 : return 0;
2072 : : }
2073 : :
2074 : : static int
2075 : 0 : parse_u64(const char *key, const char *value, void *args)
2076 : : {
2077 : : u64 *num = (u64 *)args;
2078 : : u64 tmp;
2079 : :
2080 : 0 : errno = 0;
2081 : 0 : tmp = strtoull(value, NULL, 16);
2082 [ # # ]: 0 : if (errno) {
2083 : 0 : PMD_DRV_LOG(WARNING, "%s: \"%s\" is not a valid u64",
2084 : : key, value);
2085 : 0 : return -1;
2086 : : }
2087 : :
2088 : 0 : *num = tmp;
2089 : :
2090 : 0 : return 0;
2091 : : }
2092 : :
2093 : : static int
2094 : 0 : parse_tx_sched_levels(const char *key, const char *value, void *args)
2095 : : {
2096 : : uint8_t *num = args;
2097 : : long tmp;
2098 : : char *endptr;
2099 : :
2100 : 0 : errno = 0;
2101 : 0 : tmp = strtol(value, &endptr, 0);
2102 : : /* the value needs two stage validation, since the actual number of available
2103 : : * levels is not known at this point. Initially just validate that it is in
2104 : : * the correct range, between 3 and 8. Later validation will check that the
2105 : : * available layers on a particular port is higher than the value specified here.
2106 : : */
2107 [ # # # # ]: 0 : if (errno || *endptr != '\0' ||
2108 [ # # ]: 0 : tmp < (ICE_VSI_LAYER_OFFSET - 1) || tmp >= ICE_TM_MAX_LAYERS) {
2109 : 0 : PMD_DRV_LOG(WARNING, "%s: Invalid value \"%s\", should be in range [%d, %d]",
2110 : : key, value, ICE_VSI_LAYER_OFFSET - 1, ICE_TM_MAX_LAYERS - 1);
2111 : 0 : return -1;
2112 : : }
2113 : :
2114 : 0 : *num = tmp;
2115 : :
2116 : 0 : return 0;
2117 : : }
2118 : :
2119 : : static int
2120 : : lookup_pps_type(const char *pps_name)
2121 : : {
2122 : : static struct {
2123 : : const char *name;
2124 : : enum pps_type type;
2125 : : } pps_type_map[] = {
2126 : : { "pin", PPS_PIN },
2127 : : };
2128 : :
2129 : : uint32_t i;
2130 : :
2131 : : for (i = 0; i < RTE_DIM(pps_type_map); i++) {
2132 : 0 : if (strcmp(pps_name, pps_type_map[i].name) == 0)
2133 : 0 : return pps_type_map[i].type;
2134 : : }
2135 : :
2136 : : return -1;
2137 : : }
2138 : :
2139 : : static int
2140 : 0 : parse_pin_set(const char *input, int pps_type, struct ice_devargs *devargs)
2141 : : {
2142 : : const char *str = input;
2143 : 0 : char *end = NULL;
2144 : : uint32_t idx;
2145 : :
2146 [ # # ]: 0 : while (isblank(*str))
2147 : 0 : str++;
2148 : :
2149 [ # # ]: 0 : if (!isdigit(*str))
2150 : : return -1;
2151 : :
2152 [ # # ]: 0 : if (pps_type == PPS_PIN) {
2153 : 0 : idx = strtoul(str, &end, 10);
2154 [ # # # # ]: 0 : if (end == NULL || idx >= ICE_MAX_PIN_NUM)
2155 : : return -1;
2156 [ # # ]: 0 : while (isblank(*end))
2157 : 0 : end++;
2158 [ # # ]: 0 : if (*end != ']')
2159 : : return -1;
2160 : :
2161 : 0 : devargs->pin_idx = idx;
2162 : 0 : devargs->pps_out_ena = 1;
2163 : :
2164 : 0 : return 0;
2165 : : }
2166 : :
2167 : : return -1;
2168 : : }
2169 : :
2170 : : static int
2171 : 0 : parse_pps_out_parameter(const char *pins, struct ice_devargs *devargs)
2172 : : {
2173 : : const char *pin_start;
2174 : : uint32_t idx;
2175 : : int pps_type;
2176 : : char pps_name[32];
2177 : :
2178 [ # # ]: 0 : while (isblank(*pins))
2179 : 0 : pins++;
2180 : :
2181 : 0 : pins++;
2182 [ # # ]: 0 : while (isblank(*pins))
2183 : 0 : pins++;
2184 [ # # ]: 0 : if (*pins == '\0')
2185 : : return -1;
2186 : :
2187 : 0 : for (idx = 0; ; idx++) {
2188 [ # # # # ]: 0 : if (isblank(pins[idx]) ||
2189 [ # # ]: 0 : pins[idx] == ':' ||
2190 : : pins[idx] == '\0')
2191 : : break;
2192 : :
2193 : 0 : pps_name[idx] = pins[idx];
2194 : : }
2195 [ # # ]: 0 : pps_name[idx] = '\0';
2196 : : pps_type = lookup_pps_type(pps_name);
2197 [ # # ]: 0 : if (pps_type < 0)
2198 : : return -1;
2199 : :
2200 : : pins += idx;
2201 : :
2202 : 0 : pins += strcspn(pins, ":");
2203 [ # # ]: 0 : if (*pins++ != ':')
2204 : : return -1;
2205 [ # # ]: 0 : while (isblank(*pins))
2206 : 0 : pins++;
2207 : :
2208 : : pin_start = pins;
2209 : :
2210 : : while (isblank(*pins))
2211 : : pins++;
2212 : :
2213 [ # # ]: 0 : if (parse_pin_set(pin_start, pps_type, devargs) < 0)
2214 : 0 : return -1;
2215 : :
2216 : : return 0;
2217 : : }
2218 : :
2219 : : static int
2220 : 0 : handle_pps_out_arg(__rte_unused const char *key, const char *value,
2221 : : void *extra_args)
2222 : : {
2223 : : struct ice_devargs *devargs = extra_args;
2224 : :
2225 [ # # ]: 0 : if (value == NULL || extra_args == NULL)
2226 : : return -EINVAL;
2227 : :
2228 [ # # ]: 0 : if (parse_pps_out_parameter(value, devargs) < 0) {
2229 : 0 : PMD_DRV_LOG(ERR,
2230 : : "The GPIO pin parameter is wrong : '%s'",
2231 : : value);
2232 : 0 : return -1;
2233 : : }
2234 : :
2235 : : return 0;
2236 : : }
2237 : :
2238 : : static int
2239 : 0 : ice_parse_mbuf_check(__rte_unused const char *key, const char *value, void *args)
2240 : : {
2241 : : char *cur;
2242 : : char *tmp;
2243 : : int str_len;
2244 : : int valid_len;
2245 : :
2246 : : int ret = 0;
2247 : : uint64_t *mc_flags = args;
2248 : 0 : char *str2 = strdup(value);
2249 [ # # ]: 0 : if (str2 == NULL)
2250 : : return -1;
2251 : :
2252 : 0 : str_len = strlen(str2);
2253 [ # # ]: 0 : if (str_len == 0) {
2254 : : ret = -1;
2255 : 0 : goto err_end;
2256 : : }
2257 : :
2258 : : /* Try stripping the outer square brackets of the parameter string. */
2259 : : str_len = strlen(str2);
2260 [ # # # # ]: 0 : if (str2[0] == '[' && str2[str_len - 1] == ']') {
2261 [ # # ]: 0 : if (str_len < 3) {
2262 : : ret = -1;
2263 : 0 : goto err_end;
2264 : : }
2265 : 0 : valid_len = str_len - 2;
2266 : 0 : memmove(str2, str2 + 1, valid_len);
2267 : 0 : memset(str2 + valid_len, '\0', 2);
2268 : : }
2269 : :
2270 : 0 : cur = strtok_r(str2, ",", &tmp);
2271 [ # # ]: 0 : while (cur != NULL) {
2272 [ # # ]: 0 : if (!strcmp(cur, "mbuf"))
2273 : 0 : *mc_flags |= ICE_MBUF_CHECK_F_TX_MBUF;
2274 [ # # ]: 0 : else if (!strcmp(cur, "size"))
2275 : 0 : *mc_flags |= ICE_MBUF_CHECK_F_TX_SIZE;
2276 [ # # ]: 0 : else if (!strcmp(cur, "segment"))
2277 : 0 : *mc_flags |= ICE_MBUF_CHECK_F_TX_SEGMENT;
2278 [ # # ]: 0 : else if (!strcmp(cur, "offload"))
2279 : 0 : *mc_flags |= ICE_MBUF_CHECK_F_TX_OFFLOAD;
2280 : : else
2281 : 0 : PMD_DRV_LOG(ERR, "Unsupported diagnostic type: %s", cur);
2282 : 0 : cur = strtok_r(NULL, ",", &tmp);
2283 : : }
2284 : :
2285 : 0 : err_end:
2286 : 0 : free(str2);
2287 : 0 : return ret;
2288 : : }
2289 : :
2290 : 0 : static int ice_parse_devargs(struct rte_eth_dev *dev)
2291 : : {
2292 : 0 : struct ice_adapter *ad =
2293 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2294 : 0 : struct rte_devargs *devargs = dev->device->devargs;
2295 : : struct rte_kvargs *kvlist;
2296 : : int ret;
2297 : :
2298 [ # # ]: 0 : if (devargs == NULL)
2299 : : return 0;
2300 : :
2301 : 0 : kvlist = rte_kvargs_parse(devargs->args, ice_valid_args);
2302 [ # # ]: 0 : if (kvlist == NULL) {
2303 : 0 : PMD_INIT_LOG(ERR, "Invalid kvargs key");
2304 : 0 : return -EINVAL;
2305 : : }
2306 : :
2307 : 0 : ad->devargs.proto_xtr_dflt = PROTO_XTR_NONE;
2308 : 0 : memset(ad->devargs.proto_xtr, PROTO_XTR_NONE,
2309 : : sizeof(ad->devargs.proto_xtr));
2310 : :
2311 : 0 : ret = rte_kvargs_process(kvlist, ICE_PROTO_XTR_ARG,
2312 : 0 : &handle_proto_xtr_arg, &ad->devargs);
2313 [ # # ]: 0 : if (ret)
2314 : 0 : goto bail;
2315 : :
2316 : 0 : ret = rte_kvargs_process(kvlist, ICE_FIELD_OFFS_ARG,
2317 : 0 : &handle_field_offs_arg, &ad->devargs.xtr_field_offs);
2318 [ # # ]: 0 : if (ret)
2319 : 0 : goto bail;
2320 : :
2321 : 0 : ret = rte_kvargs_process(kvlist, ICE_FIELD_NAME_ARG,
2322 : 0 : &handle_field_name_arg, &ad->devargs.xtr_field_name);
2323 [ # # ]: 0 : if (ret)
2324 : 0 : goto bail;
2325 : :
2326 : 0 : ret = rte_kvargs_process(kvlist, ICE_SAFE_MODE_SUPPORT_ARG,
2327 : 0 : &parse_bool, &ad->devargs.safe_mode_support);
2328 [ # # ]: 0 : if (ret)
2329 : 0 : goto bail;
2330 : :
2331 : 0 : ret = rte_kvargs_process(kvlist, ICE_DEFAULT_MAC_DISABLE,
2332 : 0 : &parse_bool, &ad->devargs.default_mac_disable);
2333 [ # # ]: 0 : if (ret)
2334 : 0 : goto bail;
2335 : :
2336 : 0 : ret = rte_kvargs_process(kvlist, ICE_HW_DEBUG_MASK_ARG,
2337 : 0 : &parse_u64, &ad->hw.debug_mask);
2338 [ # # ]: 0 : if (ret)
2339 : 0 : goto bail;
2340 : :
2341 : 0 : ret = rte_kvargs_process(kvlist, ICE_ONE_PPS_OUT_ARG,
2342 : : &handle_pps_out_arg, &ad->devargs);
2343 [ # # ]: 0 : if (ret)
2344 : 0 : goto bail;
2345 : :
2346 : 0 : ret = rte_kvargs_process(kvlist, ICE_MBUF_CHECK_ARG,
2347 : 0 : &ice_parse_mbuf_check, &ad->devargs.mbuf_check);
2348 [ # # ]: 0 : if (ret)
2349 : 0 : goto bail;
2350 : :
2351 : 0 : ret = rte_kvargs_process(kvlist, ICE_RX_LOW_LATENCY_ARG,
2352 : 0 : &parse_bool, &ad->devargs.rx_low_latency);
2353 [ # # ]: 0 : if (ret)
2354 : 0 : goto bail;
2355 : :
2356 : 0 : ret = rte_kvargs_process(kvlist, ICE_DDP_FILENAME_ARG,
2357 : 0 : &handle_ddp_filename_arg, &ad->devargs.ddp_filename);
2358 [ # # ]: 0 : if (ret)
2359 : 0 : goto bail;
2360 : :
2361 : 0 : ret = rte_kvargs_process(kvlist, ICE_DDP_LOAD_SCHED_ARG,
2362 : 0 : &parse_bool, &ad->devargs.ddp_load_sched);
2363 [ # # ]: 0 : if (ret)
2364 : 0 : goto bail;
2365 : :
2366 : 0 : ret = rte_kvargs_process(kvlist, ICE_TM_LEVELS_ARG,
2367 : 0 : &parse_tx_sched_levels, &ad->devargs.tm_exposed_levels);
2368 [ # # ]: 0 : if (ret)
2369 : 0 : goto bail;
2370 : :
2371 : 0 : bail:
2372 : 0 : rte_kvargs_free(kvlist);
2373 : 0 : return ret;
2374 : : }
2375 : :
2376 : : static int
2377 : 0 : ice_get_hw_res(struct ice_hw *hw, uint16_t res_type,
2378 : : uint16_t num, uint16_t desc_id,
2379 : : uint16_t *prof_buf, uint16_t *num_prof)
2380 : : {
2381 : : struct ice_aqc_res_elem *resp_buf;
2382 : : int ret;
2383 : : uint16_t buf_len;
2384 : : bool res_shared = 1;
2385 : : struct ice_aq_desc aq_desc;
2386 : : struct ice_sq_cd *cd = NULL;
2387 : : struct ice_aqc_get_allocd_res_desc *cmd =
2388 : : &aq_desc.params.get_res_desc;
2389 : :
2390 : 0 : buf_len = sizeof(*resp_buf) * num;
2391 : 0 : resp_buf = ice_malloc(hw, buf_len);
2392 [ # # ]: 0 : if (!resp_buf)
2393 : : return -ENOMEM;
2394 : :
2395 : 0 : ice_fill_dflt_direct_cmd_desc(&aq_desc,
2396 : : ice_aqc_opc_get_allocd_res_desc);
2397 : :
2398 : 0 : cmd->ops.cmd.res = CPU_TO_LE16(((res_type << ICE_AQC_RES_TYPE_S) &
2399 : : ICE_AQC_RES_TYPE_M) | (res_shared ?
2400 : : ICE_AQC_RES_TYPE_FLAG_SHARED : 0));
2401 : 0 : cmd->ops.cmd.first_desc = CPU_TO_LE16(desc_id);
2402 : :
2403 : 0 : ret = ice_aq_send_cmd(hw, &aq_desc, resp_buf, buf_len, cd);
2404 [ # # ]: 0 : if (!ret)
2405 : 0 : *num_prof = LE16_TO_CPU(cmd->ops.resp.num_desc);
2406 : : else
2407 : 0 : goto exit;
2408 : :
2409 [ # # ]: 0 : ice_memcpy(prof_buf, resp_buf, sizeof(*resp_buf) *
2410 : : (*num_prof), ICE_NONDMA_TO_NONDMA);
2411 : :
2412 : 0 : exit:
2413 : 0 : rte_free(resp_buf);
2414 : 0 : return ret;
2415 : : }
2416 : : static int
2417 : 0 : ice_cleanup_resource(struct ice_hw *hw, uint16_t res_type)
2418 : : {
2419 : : int ret;
2420 : : uint16_t prof_id;
2421 : : uint16_t prof_buf[ICE_MAX_RES_DESC_NUM];
2422 : : uint16_t first_desc = 1;
2423 : 0 : uint16_t num_prof = 0;
2424 : :
2425 : 0 : ret = ice_get_hw_res(hw, res_type, ICE_MAX_RES_DESC_NUM,
2426 : : first_desc, prof_buf, &num_prof);
2427 [ # # ]: 0 : if (ret) {
2428 : 0 : PMD_INIT_LOG(ERR, "Failed to get fxp resource");
2429 : 0 : return ret;
2430 : : }
2431 : :
2432 [ # # ]: 0 : for (prof_id = 0; prof_id < num_prof; prof_id++) {
2433 : 0 : ret = ice_free_hw_res(hw, res_type, 1, &prof_buf[prof_id]);
2434 [ # # ]: 0 : if (ret) {
2435 : 0 : PMD_INIT_LOG(ERR, "Failed to free fxp resource");
2436 : 0 : return ret;
2437 : : }
2438 : : }
2439 : : return 0;
2440 : : }
2441 : :
2442 : : static int
2443 : 0 : ice_reset_fxp_resource(struct ice_hw *hw)
2444 : : {
2445 : : int ret;
2446 : :
2447 : 0 : ret = ice_cleanup_resource(hw, ICE_AQC_RES_TYPE_FD_PROF_BLDR_PROFID);
2448 [ # # ]: 0 : if (ret) {
2449 : 0 : PMD_INIT_LOG(ERR, "Failed to clearup fdir resource");
2450 : 0 : return ret;
2451 : : }
2452 : :
2453 : 0 : ret = ice_cleanup_resource(hw, ICE_AQC_RES_TYPE_HASH_PROF_BLDR_PROFID);
2454 [ # # ]: 0 : if (ret) {
2455 : 0 : PMD_INIT_LOG(ERR, "Failed to clearup rss resource");
2456 : 0 : return ret;
2457 : : }
2458 : :
2459 : : return 0;
2460 : : }
2461 : :
2462 : : static void
2463 : : ice_rss_ctx_init(struct ice_pf *pf)
2464 : : {
2465 : 0 : memset(&pf->hash_ctx, 0, sizeof(pf->hash_ctx));
2466 : : }
2467 : :
2468 : : static uint64_t
2469 : : ice_get_supported_rxdid(struct ice_hw *hw)
2470 : : {
2471 : : uint64_t supported_rxdid = 0; /* bitmap for supported RXDID */
2472 : : uint32_t regval;
2473 : : int i;
2474 : :
2475 : : supported_rxdid |= RTE_BIT64(ICE_RXDID_LEGACY_1);
2476 : :
2477 [ # # ]: 0 : for (i = ICE_RXDID_FLEX_NIC; i < ICE_FLEX_DESC_RXDID_MAX_NUM; i++) {
2478 : 0 : regval = ICE_READ_REG(hw, GLFLXP_RXDID_FLAGS(i, 0));
2479 : 0 : if ((regval >> GLFLXP_RXDID_FLAGS_FLEXIFLAG_4N_S)
2480 [ # # ]: 0 : & GLFLXP_RXDID_FLAGS_FLEXIFLAG_4N_M)
2481 : 0 : supported_rxdid |= RTE_BIT64(i);
2482 : : }
2483 : : return supported_rxdid;
2484 : : }
2485 : :
2486 : 0 : static void ice_ptp_init_info(struct rte_eth_dev *dev)
2487 : : {
2488 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2489 : : struct ice_adapter *ad =
2490 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2491 : :
2492 [ # # # # ]: 0 : switch (hw->phy_model) {
2493 : 0 : case ICE_PHY_ETH56G:
2494 : 0 : ad->ptp_tx_block = hw->pf_id;
2495 : 0 : ad->ptp_tx_index = 0;
2496 : 0 : break;
2497 : 0 : case ICE_PHY_E810:
2498 : : case ICE_PHY_E830:
2499 : 0 : ad->ptp_tx_block = hw->port_info->lport;
2500 : 0 : ad->ptp_tx_index = 0;
2501 : 0 : break;
2502 : 0 : case ICE_PHY_E822:
2503 : 0 : ad->ptp_tx_block = hw->pf_id / ICE_PORTS_PER_QUAD;
2504 : 0 : ad->ptp_tx_index = (hw->pf_id % ICE_PORTS_PER_QUAD) *
2505 : : ICE_PORTS_PER_PHY_E822 * ICE_QUADS_PER_PHY_E822;
2506 : 0 : break;
2507 : 0 : default:
2508 : 0 : PMD_DRV_LOG(WARNING, "Unsupported PHY model");
2509 : 0 : break;
2510 : : }
2511 : 0 : }
2512 : :
2513 : : static int
2514 : 0 : ice_dev_init(struct rte_eth_dev *dev)
2515 : : {
2516 : : struct rte_pci_device *pci_dev;
2517 : : struct rte_intr_handle *intr_handle;
2518 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2519 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
2520 : : struct ice_adapter *ad =
2521 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2522 : : struct ice_vsi *vsi;
2523 : : int ret;
2524 : : #ifndef RTE_EXEC_ENV_WINDOWS
2525 : : off_t pos;
2526 : : uint32_t dsn_low, dsn_high;
2527 : : uint64_t dsn;
2528 : : bool use_dsn;
2529 : : #endif
2530 : :
2531 : 0 : dev->dev_ops = &ice_eth_dev_ops;
2532 : 0 : dev->rx_queue_count = ice_rx_queue_count;
2533 : 0 : dev->rx_descriptor_status = ice_rx_descriptor_status;
2534 : 0 : dev->tx_descriptor_status = ice_tx_descriptor_status;
2535 : 0 : dev->rx_pkt_burst = ice_recv_pkts;
2536 : 0 : dev->tx_pkt_burst = ice_xmit_pkts;
2537 : 0 : dev->tx_pkt_prepare = ice_prep_pkts;
2538 : :
2539 : : /* for secondary processes, we don't initialise any further as primary
2540 : : * has already done this work.
2541 : : */
2542 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY) {
2543 : 0 : ice_set_rx_function(dev);
2544 : 0 : ice_set_tx_function(dev);
2545 : 0 : return 0;
2546 : : }
2547 : :
2548 : 0 : dev->data->dev_flags |= RTE_ETH_DEV_AUTOFILL_QUEUE_XSTATS;
2549 : :
2550 : 0 : ice_set_default_ptype_table(dev);
2551 : 0 : pci_dev = RTE_DEV_TO_PCI(dev->device);
2552 : 0 : intr_handle = pci_dev->intr_handle;
2553 : :
2554 : 0 : pf->adapter = ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2555 : 0 : pf->dev_data = dev->data;
2556 : 0 : hw->back = pf->adapter;
2557 : 0 : hw->hw_addr = (uint8_t *)pci_dev->mem_resource[0].addr;
2558 : 0 : hw->vendor_id = pci_dev->id.vendor_id;
2559 : 0 : hw->device_id = pci_dev->id.device_id;
2560 : 0 : hw->subsystem_vendor_id = pci_dev->id.subsystem_vendor_id;
2561 : 0 : hw->subsystem_device_id = pci_dev->id.subsystem_device_id;
2562 : 0 : hw->bus.device = pci_dev->addr.devid;
2563 : 0 : hw->bus.func = pci_dev->addr.function;
2564 : :
2565 : 0 : ret = ice_parse_devargs(dev);
2566 [ # # ]: 0 : if (ret) {
2567 : 0 : PMD_INIT_LOG(ERR, "Failed to parse devargs");
2568 : 0 : return -EINVAL;
2569 : : }
2570 : :
2571 : : ice_init_controlq_parameter(hw);
2572 : :
2573 : 0 : ret = ice_init_hw(hw);
2574 [ # # ]: 0 : if (ret) {
2575 : 0 : PMD_INIT_LOG(ERR, "Failed to initialize HW");
2576 : 0 : return -EINVAL;
2577 : : }
2578 : :
2579 : : #ifndef RTE_EXEC_ENV_WINDOWS
2580 : : use_dsn = false;
2581 : : dsn = 0;
2582 : 0 : pos = rte_pci_find_ext_capability(pci_dev, RTE_PCI_EXT_CAP_ID_DSN);
2583 [ # # ]: 0 : if (pos) {
2584 [ # # # # ]: 0 : if (rte_pci_read_config(pci_dev, &dsn_low, 4, pos + 4) < 0 ||
2585 : 0 : rte_pci_read_config(pci_dev, &dsn_high, 4, pos + 8) < 0) {
2586 : 0 : PMD_INIT_LOG(ERR, "Failed to read pci config space");
2587 : : } else {
2588 : : use_dsn = true;
2589 : 0 : dsn = (uint64_t)dsn_high << 32 | dsn_low;
2590 : : }
2591 : : } else {
2592 : 0 : PMD_INIT_LOG(ERR, "Failed to read device serial number");
2593 : : }
2594 : :
2595 : 0 : ret = ice_load_pkg(pf->adapter, use_dsn, dsn);
2596 [ # # ]: 0 : if (ret == 0) {
2597 : 0 : ret = ice_init_hw_tbls(hw);
2598 [ # # ]: 0 : if (ret) {
2599 : 0 : PMD_INIT_LOG(ERR, "ice_init_hw_tbls failed: %d", ret);
2600 : 0 : rte_free(hw->pkg_copy);
2601 : : }
2602 : : }
2603 : :
2604 [ # # ]: 0 : if (ret) {
2605 [ # # ]: 0 : if (ad->devargs.safe_mode_support == 0) {
2606 : 0 : PMD_INIT_LOG(ERR, "Failed to load the DDP package,"
2607 : : "Use safe-mode-support=1 to enter Safe Mode");
2608 : 0 : goto err_init_fw;
2609 : : }
2610 : :
2611 : 0 : PMD_INIT_LOG(WARNING, "Failed to load the DDP package,"
2612 : : "Entering Safe Mode");
2613 : 0 : ad->is_safe_mode = 1;
2614 : : }
2615 : : #endif
2616 : :
2617 : 0 : PMD_INIT_LOG(INFO, "FW %d.%d.%05d API %d.%d",
2618 : : hw->fw_maj_ver, hw->fw_min_ver, hw->fw_build,
2619 : : hw->api_maj_ver, hw->api_min_ver);
2620 : :
2621 : 0 : ice_pf_sw_init(dev);
2622 : 0 : ret = ice_init_mac_address(dev);
2623 [ # # ]: 0 : if (ret) {
2624 : 0 : PMD_INIT_LOG(ERR, "Failed to initialize mac address");
2625 : 0 : goto err_init_mac;
2626 : : }
2627 : :
2628 : 0 : ret = ice_res_pool_init(&pf->msix_pool, 1,
2629 : 0 : hw->func_caps.common_cap.num_msix_vectors - 1);
2630 [ # # ]: 0 : if (ret) {
2631 : 0 : PMD_INIT_LOG(ERR, "Failed to init MSIX pool");
2632 : 0 : goto err_msix_pool_init;
2633 : : }
2634 : :
2635 : 0 : ret = ice_pf_setup(pf);
2636 [ # # ]: 0 : if (ret) {
2637 : 0 : PMD_INIT_LOG(ERR, "Failed to setup PF");
2638 : 0 : goto err_pf_setup;
2639 : : }
2640 : :
2641 : 0 : ret = ice_send_driver_ver(hw);
2642 [ # # ]: 0 : if (ret) {
2643 : 0 : PMD_INIT_LOG(ERR, "Failed to send driver version");
2644 : 0 : goto err_pf_setup;
2645 : : }
2646 : :
2647 : 0 : vsi = pf->main_vsi;
2648 : :
2649 : 0 : ret = ice_aq_stop_lldp(hw, true, false, NULL);
2650 [ # # ]: 0 : if (ret != ICE_SUCCESS)
2651 : 0 : PMD_INIT_LOG(DEBUG, "lldp has already stopped");
2652 : 0 : ret = ice_init_dcb(hw, true);
2653 [ # # ]: 0 : if (ret != ICE_SUCCESS)
2654 : 0 : PMD_INIT_LOG(DEBUG, "Failed to init DCB");
2655 : : /* Forward LLDP packets to default VSI */
2656 : 0 : ret = ice_lldp_fltr_add_remove(hw, vsi->vsi_id, true);
2657 [ # # ]: 0 : if (ret != ICE_SUCCESS)
2658 : 0 : PMD_INIT_LOG(DEBUG, "Failed to cfg lldp");
2659 : : /* register callback func to eal lib */
2660 : 0 : rte_intr_callback_register(intr_handle,
2661 : : ice_interrupt_handler, dev);
2662 : :
2663 : : ice_pf_enable_irq0(hw);
2664 : :
2665 : : /* enable uio intr after callback register */
2666 : 0 : rte_intr_enable(intr_handle);
2667 : :
2668 : : /* get base queue pairs index in the device */
2669 : 0 : ice_base_queue_get(pf);
2670 : :
2671 : : /* Initialize RSS context for gtpu_eh */
2672 : : ice_rss_ctx_init(pf);
2673 : :
2674 : : /* Initialize TM configuration */
2675 : 0 : ice_tm_conf_init(dev);
2676 : :
2677 : : /* Initialize PHY model */
2678 : 0 : ice_ptp_init_phy_model(hw);
2679 : :
2680 : : /* Initialize PTP info */
2681 : 0 : ice_ptp_init_info(dev);
2682 : :
2683 [ # # ]: 0 : if (hw->phy_model == ICE_PHY_E822) {
2684 : 0 : ret = ice_start_phy_timer_e822(hw, hw->pf_id, true);
2685 [ # # ]: 0 : if (ret)
2686 : 0 : PMD_INIT_LOG(ERR, "Failed to start phy timer");
2687 : : }
2688 : :
2689 [ # # ]: 0 : if (!ad->is_safe_mode) {
2690 : 0 : ret = ice_flow_init(ad);
2691 [ # # ]: 0 : if (ret) {
2692 : 0 : PMD_INIT_LOG(ERR, "Failed to initialize flow");
2693 : 0 : goto err_flow_init;
2694 : : }
2695 : : }
2696 : :
2697 : 0 : ret = ice_reset_fxp_resource(hw);
2698 [ # # ]: 0 : if (ret) {
2699 : 0 : PMD_INIT_LOG(ERR, "Failed to reset fxp resource");
2700 : 0 : goto err_flow_init;
2701 : : }
2702 : :
2703 : 0 : pf->supported_rxdid = ice_get_supported_rxdid(hw);
2704 : :
2705 : : /* reset all stats of the device, including pf and main vsi */
2706 : 0 : ice_stats_reset(dev);
2707 : :
2708 : 0 : return 0;
2709 : :
2710 : 0 : err_flow_init:
2711 : 0 : ice_flow_uninit(ad);
2712 : 0 : rte_intr_disable(intr_handle);
2713 : : ice_pf_disable_irq0(hw);
2714 : 0 : rte_intr_callback_unregister(intr_handle,
2715 : : ice_interrupt_handler, dev);
2716 : 0 : err_pf_setup:
2717 : 0 : ice_res_pool_destroy(&pf->msix_pool);
2718 : 0 : err_msix_pool_init:
2719 : 0 : rte_free(dev->data->mac_addrs);
2720 : 0 : dev->data->mac_addrs = NULL;
2721 : 0 : err_init_mac:
2722 : 0 : rte_free(pf->proto_xtr);
2723 : : #ifndef RTE_EXEC_ENV_WINDOWS
2724 : 0 : err_init_fw:
2725 : : #endif
2726 : 0 : ice_deinit_hw(hw);
2727 : :
2728 : 0 : return ret;
2729 : : }
2730 : :
2731 : : int
2732 : 0 : ice_release_vsi(struct ice_vsi *vsi)
2733 : : {
2734 : : struct ice_hw *hw;
2735 : : struct ice_vsi_ctx vsi_ctx;
2736 : : int ret, error = 0;
2737 : :
2738 [ # # ]: 0 : if (!vsi)
2739 : : return error;
2740 : :
2741 : 0 : hw = ICE_VSI_TO_HW(vsi);
2742 : :
2743 : 0 : ice_remove_all_mac_vlan_filters(vsi);
2744 : :
2745 : : memset(&vsi_ctx, 0, sizeof(vsi_ctx));
2746 : :
2747 : 0 : vsi_ctx.vsi_num = vsi->vsi_id;
2748 : 0 : vsi_ctx.info = vsi->info;
2749 : 0 : ret = ice_free_vsi(hw, vsi->idx, &vsi_ctx, false, NULL);
2750 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
2751 : 0 : PMD_INIT_LOG(ERR, "Failed to free vsi by aq, %u", vsi->vsi_id);
2752 : : error = -1;
2753 : : }
2754 : :
2755 : 0 : rte_free(vsi->rss_lut);
2756 : 0 : rte_free(vsi->rss_key);
2757 : 0 : rte_free(vsi);
2758 : 0 : return error;
2759 : : }
2760 : :
2761 : : void
2762 : 0 : ice_vsi_disable_queues_intr(struct ice_vsi *vsi)
2763 : : {
2764 : 0 : struct rte_eth_dev *dev = &rte_eth_devices[vsi->adapter->pf.dev_data->port_id];
2765 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
2766 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
2767 : : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
2768 : : uint16_t msix_intr, i;
2769 : :
2770 : : /* disable interrupt and also clear all the exist config */
2771 [ # # ]: 0 : for (i = 0; i < vsi->nb_qps; i++) {
2772 : 0 : ICE_WRITE_REG(hw, QINT_TQCTL(vsi->base_queue + i), 0);
2773 : 0 : ICE_WRITE_REG(hw, QINT_RQCTL(vsi->base_queue + i), 0);
2774 : : rte_wmb();
2775 : : }
2776 : :
2777 [ # # ]: 0 : if (rte_intr_allow_others(intr_handle))
2778 : : /* vfio-pci */
2779 [ # # ]: 0 : for (i = 0; i < vsi->nb_msix; i++) {
2780 : 0 : msix_intr = vsi->msix_intr + i;
2781 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr),
2782 : : GLINT_DYN_CTL_WB_ON_ITR_M);
2783 : : }
2784 : : else
2785 : : /* igb_uio */
2786 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0), GLINT_DYN_CTL_WB_ON_ITR_M);
2787 : 0 : }
2788 : :
2789 : : static int
2790 : 0 : ice_dev_stop(struct rte_eth_dev *dev)
2791 : : {
2792 : 0 : struct rte_eth_dev_data *data = dev->data;
2793 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
2794 : 0 : struct ice_vsi *main_vsi = pf->main_vsi;
2795 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
2796 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
2797 : : uint16_t i;
2798 : :
2799 : : /* avoid stopping again */
2800 [ # # ]: 0 : if (pf->adapter_stopped)
2801 : : return 0;
2802 : :
2803 : : /* stop and clear all Rx queues */
2804 [ # # ]: 0 : for (i = 0; i < data->nb_rx_queues; i++)
2805 : 0 : ice_rx_queue_stop(dev, i);
2806 : :
2807 : : /* stop and clear all Tx queues */
2808 [ # # ]: 0 : for (i = 0; i < data->nb_tx_queues; i++)
2809 : 0 : ice_tx_queue_stop(dev, i);
2810 : :
2811 : : /* disable all queue interrupts */
2812 : 0 : ice_vsi_disable_queues_intr(main_vsi);
2813 : :
2814 [ # # ]: 0 : if (pf->init_link_up)
2815 : : ice_dev_set_link_up(dev);
2816 : : else
2817 : : ice_dev_set_link_down(dev);
2818 : :
2819 : : /* Clean datapath event and queue/vec mapping */
2820 : 0 : rte_intr_efd_disable(intr_handle);
2821 : 0 : rte_intr_vec_list_free(intr_handle);
2822 : :
2823 : 0 : pf->adapter_stopped = true;
2824 : 0 : dev->data->dev_started = 0;
2825 : :
2826 : 0 : return 0;
2827 : : }
2828 : :
2829 : : static int
2830 : 0 : ice_dev_close(struct rte_eth_dev *dev)
2831 : : {
2832 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
2833 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2834 : 0 : struct rte_pci_device *pci_dev = RTE_ETH_DEV_TO_PCI(dev);
2835 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
2836 : : struct ice_adapter *ad =
2837 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2838 : : int ret;
2839 : : uint32_t val;
2840 : 0 : uint8_t timer = hw->func_caps.ts_func_info.tmr_index_owned;
2841 : 0 : uint32_t pin_idx = ad->devargs.pin_idx;
2842 : :
2843 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY)
2844 : : return 0;
2845 : :
2846 : : /* Since stop will make link down, then the link event will be
2847 : : * triggered, disable the irq firstly.
2848 : : */
2849 : : ice_pf_disable_irq0(hw);
2850 : :
2851 : : /* Unregister callback func from eal lib, use sync version to
2852 : : * make sure all active interrupt callbacks is done, then it's
2853 : : * safe to free all resources.
2854 : : */
2855 : 0 : rte_intr_callback_unregister_sync(intr_handle,
2856 : : ice_interrupt_handler, dev);
2857 : :
2858 : 0 : ret = ice_dev_stop(dev);
2859 : :
2860 [ # # ]: 0 : if (!ad->is_safe_mode)
2861 : 0 : ice_flow_uninit(ad);
2862 : :
2863 : : /* release all queue resource */
2864 : 0 : ice_free_queues(dev);
2865 : :
2866 : 0 : ice_res_pool_destroy(&pf->msix_pool);
2867 : 0 : ice_release_vsi(pf->main_vsi);
2868 : 0 : ice_sched_cleanup_all(hw);
2869 : 0 : ice_free_hw_tbls(hw);
2870 : 0 : rte_free(hw->port_info);
2871 : 0 : hw->port_info = NULL;
2872 : 0 : free((void *)(uintptr_t)ad->devargs.ddp_filename);
2873 : 0 : ad->devargs.ddp_filename = NULL;
2874 : 0 : ice_shutdown_all_ctrlq(hw, true);
2875 : 0 : rte_free(pf->proto_xtr);
2876 : 0 : pf->proto_xtr = NULL;
2877 : :
2878 : : /* Uninit TM configuration */
2879 : 0 : ice_tm_conf_uninit(dev);
2880 : :
2881 [ # # ]: 0 : if (ad->devargs.pps_out_ena) {
2882 : 0 : ICE_WRITE_REG(hw, GLTSYN_AUX_OUT(pin_idx, timer), 0);
2883 : 0 : ICE_WRITE_REG(hw, GLTSYN_CLKO(pin_idx, timer), 0);
2884 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_L(pin_idx, timer), 0);
2885 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_H(pin_idx, timer), 0);
2886 : :
2887 : : val = GLGEN_GPIO_CTL_PIN_DIR_M;
2888 : 0 : ICE_WRITE_REG(hw, GLGEN_GPIO_CTL(pin_idx), val);
2889 : : }
2890 : :
2891 : : /* disable uio intr before callback unregister */
2892 : 0 : rte_intr_disable(intr_handle);
2893 : :
2894 : 0 : return ret;
2895 : : }
2896 : :
2897 : : static int
2898 : 0 : ice_dev_uninit(struct rte_eth_dev *dev)
2899 : : {
2900 : 0 : ice_dev_close(dev);
2901 : :
2902 : 0 : return 0;
2903 : : }
2904 : :
2905 : : static bool
2906 : : is_hash_cfg_valid(struct ice_rss_hash_cfg *cfg)
2907 : : {
2908 [ # # # # ]: 0 : return (cfg->hash_flds != 0 && cfg->addl_hdrs != 0) ? true : false;
2909 : : }
2910 : :
2911 : : static void
2912 : : hash_cfg_reset(struct ice_rss_hash_cfg *cfg)
2913 : : {
2914 : 0 : cfg->hash_flds = 0;
2915 : 0 : cfg->addl_hdrs = 0;
2916 : 0 : cfg->symm = 0;
2917 : 0 : cfg->hdr_type = ICE_RSS_OUTER_HEADERS;
2918 : 0 : }
2919 : :
2920 : : static int
2921 : 0 : ice_hash_moveout(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
2922 : : {
2923 : : int status;
2924 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
2925 [ # # ]: 0 : struct ice_vsi *vsi = pf->main_vsi;
2926 : :
2927 [ # # ]: 0 : if (!is_hash_cfg_valid(cfg))
2928 : : return -ENOENT;
2929 : :
2930 : 0 : status = ice_rem_rss_cfg(hw, vsi->idx, cfg);
2931 [ # # ]: 0 : if (status && status != ICE_ERR_DOES_NOT_EXIST) {
2932 : 0 : PMD_DRV_LOG(ERR,
2933 : : "ice_rem_rss_cfg failed for VSI:%d, error:%d",
2934 : : vsi->idx, status);
2935 : 0 : return -EBUSY;
2936 : : }
2937 : :
2938 : : return 0;
2939 : : }
2940 : :
2941 : : static int
2942 : 0 : ice_hash_moveback(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
2943 : : {
2944 : : int status;
2945 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
2946 [ # # ]: 0 : struct ice_vsi *vsi = pf->main_vsi;
2947 : :
2948 [ # # ]: 0 : if (!is_hash_cfg_valid(cfg))
2949 : : return -ENOENT;
2950 : :
2951 : 0 : status = ice_add_rss_cfg(hw, vsi->idx, cfg);
2952 [ # # ]: 0 : if (status) {
2953 : 0 : PMD_DRV_LOG(ERR,
2954 : : "ice_add_rss_cfg failed for VSI:%d, error:%d",
2955 : : vsi->idx, status);
2956 : 0 : return -EBUSY;
2957 : : }
2958 : :
2959 : : return 0;
2960 : : }
2961 : :
2962 : : static int
2963 : : ice_hash_remove(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
2964 : : {
2965 : : int ret;
2966 : :
2967 : 0 : ret = ice_hash_moveout(pf, cfg);
2968 [ # # # # : 0 : if (ret && (ret != -ENOENT))
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # ]
2969 : : return ret;
2970 : :
2971 : : hash_cfg_reset(cfg);
2972 : :
2973 : 0 : return 0;
2974 : : }
2975 : :
2976 : : static int
2977 : 0 : ice_add_rss_cfg_pre_gtpu(struct ice_pf *pf, struct ice_hash_gtpu_ctx *ctx,
2978 : : u8 ctx_idx)
2979 : : {
2980 : : int ret;
2981 : :
2982 [ # # # # : 0 : switch (ctx_idx) {
# # # # ]
2983 : 0 : case ICE_HASH_GTPU_CTX_EH_IP:
2984 : 0 : ret = ice_hash_remove(pf,
2985 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
2986 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2987 : : return ret;
2988 : :
2989 : 0 : ret = ice_hash_remove(pf,
2990 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
2991 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2992 : : return ret;
2993 : :
2994 : 0 : ret = ice_hash_remove(pf,
2995 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
2996 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2997 : : return ret;
2998 : :
2999 : 0 : ret = ice_hash_remove(pf,
3000 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
3001 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3002 : : return ret;
3003 : :
3004 : 0 : ret = ice_hash_remove(pf,
3005 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
3006 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3007 : : return ret;
3008 : :
3009 : 0 : ret = ice_hash_remove(pf,
3010 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
3011 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3012 : : return ret;
3013 : :
3014 : 0 : ret = ice_hash_remove(pf,
3015 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
3016 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3017 : : return ret;
3018 : :
3019 : 0 : ret = ice_hash_remove(pf,
3020 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
3021 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3022 : 0 : return ret;
3023 : :
3024 : : break;
3025 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_UDP:
3026 : 0 : ret = ice_hash_remove(pf,
3027 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
3028 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3029 : : return ret;
3030 : :
3031 : 0 : ret = ice_hash_remove(pf,
3032 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
3033 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3034 : : return ret;
3035 : :
3036 : 0 : ret = ice_hash_moveout(pf,
3037 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
3038 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3039 : : return ret;
3040 : :
3041 : 0 : ret = ice_hash_moveout(pf,
3042 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
3043 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3044 : : return ret;
3045 : :
3046 : 0 : ret = ice_hash_moveout(pf,
3047 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
3048 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3049 : : return ret;
3050 : :
3051 : 0 : ret = ice_hash_moveout(pf,
3052 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
3053 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3054 : 0 : return ret;
3055 : :
3056 : : break;
3057 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_TCP:
3058 : 0 : ret = ice_hash_remove(pf,
3059 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
3060 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3061 : : return ret;
3062 : :
3063 : 0 : ret = ice_hash_remove(pf,
3064 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
3065 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3066 : : return ret;
3067 : :
3068 : 0 : ret = ice_hash_moveout(pf,
3069 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
3070 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3071 : : return ret;
3072 : :
3073 : 0 : ret = ice_hash_moveout(pf,
3074 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
3075 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3076 : : return ret;
3077 : :
3078 : 0 : ret = ice_hash_moveout(pf,
3079 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
3080 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3081 : : return ret;
3082 : :
3083 : 0 : ret = ice_hash_moveout(pf,
3084 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
3085 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3086 : 0 : return ret;
3087 : :
3088 : : break;
3089 : 0 : case ICE_HASH_GTPU_CTX_UP_IP:
3090 : 0 : ret = ice_hash_remove(pf,
3091 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
3092 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3093 : : return ret;
3094 : :
3095 : 0 : ret = ice_hash_remove(pf,
3096 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
3097 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3098 : : return ret;
3099 : :
3100 : 0 : ret = ice_hash_moveout(pf,
3101 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
3102 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3103 : : return ret;
3104 : :
3105 : 0 : ret = ice_hash_moveout(pf,
3106 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
3107 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3108 : : return ret;
3109 : :
3110 : 0 : ret = ice_hash_moveout(pf,
3111 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
3112 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3113 : 0 : return ret;
3114 : :
3115 : : break;
3116 : 0 : case ICE_HASH_GTPU_CTX_UP_IP_UDP:
3117 : : case ICE_HASH_GTPU_CTX_UP_IP_TCP:
3118 : 0 : ret = ice_hash_moveout(pf,
3119 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
3120 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3121 : : return ret;
3122 : :
3123 : 0 : ret = ice_hash_moveout(pf,
3124 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
3125 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3126 : : return ret;
3127 : :
3128 : 0 : ret = ice_hash_moveout(pf,
3129 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
3130 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3131 : 0 : return ret;
3132 : :
3133 : : break;
3134 : 0 : case ICE_HASH_GTPU_CTX_DW_IP:
3135 : 0 : ret = ice_hash_remove(pf,
3136 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
3137 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3138 : : return ret;
3139 : :
3140 : 0 : ret = ice_hash_remove(pf,
3141 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
3142 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3143 : : return ret;
3144 : :
3145 : 0 : ret = ice_hash_moveout(pf,
3146 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
3147 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3148 : : return ret;
3149 : :
3150 : 0 : ret = ice_hash_moveout(pf,
3151 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
3152 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3153 : : return ret;
3154 : :
3155 : 0 : ret = ice_hash_moveout(pf,
3156 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
3157 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3158 : 0 : return ret;
3159 : :
3160 : : break;
3161 : 0 : case ICE_HASH_GTPU_CTX_DW_IP_UDP:
3162 : : case ICE_HASH_GTPU_CTX_DW_IP_TCP:
3163 : 0 : ret = ice_hash_moveout(pf,
3164 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
3165 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3166 : : return ret;
3167 : :
3168 : 0 : ret = ice_hash_moveout(pf,
3169 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
3170 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3171 : : return ret;
3172 : :
3173 : 0 : ret = ice_hash_moveout(pf,
3174 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
3175 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3176 : 0 : return ret;
3177 : :
3178 : : break;
3179 : : default:
3180 : : break;
3181 : : }
3182 : :
3183 : : return 0;
3184 : : }
3185 : :
3186 : 0 : static u8 calc_gtpu_ctx_idx(uint32_t hdr)
3187 : : {
3188 : : u8 eh_idx, ip_idx;
3189 : :
3190 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_GTPU_EH)
3191 : : eh_idx = 0;
3192 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_GTPU_UP)
3193 : : eh_idx = 1;
3194 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_GTPU_DWN)
3195 : : eh_idx = 2;
3196 : : else
3197 : : return ICE_HASH_GTPU_CTX_MAX;
3198 : :
3199 : : ip_idx = 0;
3200 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_UDP)
3201 : : ip_idx = 1;
3202 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_TCP)
3203 : : ip_idx = 2;
3204 : :
3205 [ # # ]: 0 : if (hdr & (ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV6))
3206 : 0 : return eh_idx * 3 + ip_idx;
3207 : : else
3208 : : return ICE_HASH_GTPU_CTX_MAX;
3209 : : }
3210 : :
3211 : : static int
3212 : 0 : ice_add_rss_cfg_pre(struct ice_pf *pf, uint32_t hdr)
3213 : : {
3214 : 0 : u8 gtpu_ctx_idx = calc_gtpu_ctx_idx(hdr);
3215 : :
3216 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_IPV4)
3217 : 0 : return ice_add_rss_cfg_pre_gtpu(pf, &pf->hash_ctx.gtpu4,
3218 : : gtpu_ctx_idx);
3219 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_IPV6)
3220 : 0 : return ice_add_rss_cfg_pre_gtpu(pf, &pf->hash_ctx.gtpu6,
3221 : : gtpu_ctx_idx);
3222 : :
3223 : : return 0;
3224 : : }
3225 : :
3226 : : static int
3227 : 0 : ice_add_rss_cfg_post_gtpu(struct ice_pf *pf, struct ice_hash_gtpu_ctx *ctx,
3228 : : u8 ctx_idx, struct ice_rss_hash_cfg *cfg)
3229 : : {
3230 : : int ret;
3231 : :
3232 [ # # ]: 0 : if (ctx_idx < ICE_HASH_GTPU_CTX_MAX)
3233 : 0 : ctx->ctx[ctx_idx] = *cfg;
3234 : :
3235 [ # # # # ]: 0 : switch (ctx_idx) {
3236 : : case ICE_HASH_GTPU_CTX_EH_IP:
3237 : : break;
3238 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_UDP:
3239 : 0 : ret = ice_hash_moveback(pf,
3240 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
3241 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3242 : : return ret;
3243 : :
3244 : 0 : ret = ice_hash_moveback(pf,
3245 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
3246 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3247 : : return ret;
3248 : :
3249 : 0 : ret = ice_hash_moveback(pf,
3250 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
3251 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3252 : : return ret;
3253 : :
3254 : 0 : ret = ice_hash_moveback(pf,
3255 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
3256 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3257 : 0 : return ret;
3258 : :
3259 : : break;
3260 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_TCP:
3261 : 0 : ret = ice_hash_moveback(pf,
3262 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
3263 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3264 : : return ret;
3265 : :
3266 : 0 : ret = ice_hash_moveback(pf,
3267 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
3268 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3269 : : return ret;
3270 : :
3271 : 0 : ret = ice_hash_moveback(pf,
3272 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
3273 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3274 : : return ret;
3275 : :
3276 : 0 : ret = ice_hash_moveback(pf,
3277 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
3278 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3279 : 0 : return ret;
3280 : :
3281 : : break;
3282 : 0 : case ICE_HASH_GTPU_CTX_UP_IP:
3283 : : case ICE_HASH_GTPU_CTX_UP_IP_UDP:
3284 : : case ICE_HASH_GTPU_CTX_UP_IP_TCP:
3285 : : case ICE_HASH_GTPU_CTX_DW_IP:
3286 : : case ICE_HASH_GTPU_CTX_DW_IP_UDP:
3287 : : case ICE_HASH_GTPU_CTX_DW_IP_TCP:
3288 : 0 : ret = ice_hash_moveback(pf,
3289 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
3290 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3291 : : return ret;
3292 : :
3293 : 0 : ret = ice_hash_moveback(pf,
3294 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
3295 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3296 : : return ret;
3297 : :
3298 : 0 : ret = ice_hash_moveback(pf,
3299 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
3300 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3301 : 0 : return ret;
3302 : :
3303 : : break;
3304 : : default:
3305 : : break;
3306 : : }
3307 : :
3308 : : return 0;
3309 : : }
3310 : :
3311 : : static int
3312 : 0 : ice_add_rss_cfg_post(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
3313 : : {
3314 : 0 : u8 gtpu_ctx_idx = calc_gtpu_ctx_idx(cfg->addl_hdrs);
3315 : :
3316 [ # # ]: 0 : if (cfg->addl_hdrs & ICE_FLOW_SEG_HDR_IPV4)
3317 : 0 : return ice_add_rss_cfg_post_gtpu(pf, &pf->hash_ctx.gtpu4,
3318 : : gtpu_ctx_idx, cfg);
3319 [ # # ]: 0 : else if (cfg->addl_hdrs & ICE_FLOW_SEG_HDR_IPV6)
3320 : 0 : return ice_add_rss_cfg_post_gtpu(pf, &pf->hash_ctx.gtpu6,
3321 : : gtpu_ctx_idx, cfg);
3322 : :
3323 : : return 0;
3324 : : }
3325 : :
3326 : : static void
3327 : 0 : ice_rem_rss_cfg_post(struct ice_pf *pf, uint32_t hdr)
3328 : : {
3329 : 0 : u8 gtpu_ctx_idx = calc_gtpu_ctx_idx(hdr);
3330 : :
3331 [ # # ]: 0 : if (gtpu_ctx_idx >= ICE_HASH_GTPU_CTX_MAX)
3332 : : return;
3333 : :
3334 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_IPV4)
3335 : 0 : hash_cfg_reset(&pf->hash_ctx.gtpu4.ctx[gtpu_ctx_idx]);
3336 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_IPV6)
3337 : 0 : hash_cfg_reset(&pf->hash_ctx.gtpu6.ctx[gtpu_ctx_idx]);
3338 : : }
3339 : :
3340 : : int
3341 : 0 : ice_rem_rss_cfg_wrap(struct ice_pf *pf, uint16_t vsi_id,
3342 : : struct ice_rss_hash_cfg *cfg)
3343 : : {
3344 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3345 : : int ret;
3346 : :
3347 : 0 : ret = ice_rem_rss_cfg(hw, vsi_id, cfg);
3348 [ # # ]: 0 : if (ret && ret != ICE_ERR_DOES_NOT_EXIST)
3349 : 0 : PMD_DRV_LOG(ERR, "remove rss cfg failed");
3350 : :
3351 : 0 : ice_rem_rss_cfg_post(pf, cfg->addl_hdrs);
3352 : :
3353 : 0 : return 0;
3354 : : }
3355 : :
3356 : : int
3357 : 0 : ice_add_rss_cfg_wrap(struct ice_pf *pf, uint16_t vsi_id,
3358 : : struct ice_rss_hash_cfg *cfg)
3359 : : {
3360 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3361 : : int ret;
3362 : :
3363 : 0 : ret = ice_add_rss_cfg_pre(pf, cfg->addl_hdrs);
3364 [ # # ]: 0 : if (ret)
3365 : 0 : PMD_DRV_LOG(ERR, "add rss cfg pre failed");
3366 : :
3367 : 0 : ret = ice_add_rss_cfg(hw, vsi_id, cfg);
3368 [ # # ]: 0 : if (ret)
3369 : 0 : PMD_DRV_LOG(ERR, "add rss cfg failed");
3370 : :
3371 : 0 : ret = ice_add_rss_cfg_post(pf, cfg);
3372 [ # # ]: 0 : if (ret)
3373 : 0 : PMD_DRV_LOG(ERR, "add rss cfg post failed");
3374 : :
3375 : 0 : return 0;
3376 : : }
3377 : :
3378 : : static void
3379 : 0 : ice_rss_hash_set(struct ice_pf *pf, uint64_t rss_hf)
3380 : : {
3381 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3382 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3383 : : struct ice_rss_hash_cfg cfg;
3384 : : int ret;
3385 : :
3386 : : #define ICE_RSS_HF_ALL ( \
3387 : : RTE_ETH_RSS_IPV4 | \
3388 : : RTE_ETH_RSS_IPV6 | \
3389 : : RTE_ETH_RSS_NONFRAG_IPV4_UDP | \
3390 : : RTE_ETH_RSS_NONFRAG_IPV6_UDP | \
3391 : : RTE_ETH_RSS_NONFRAG_IPV4_TCP | \
3392 : : RTE_ETH_RSS_NONFRAG_IPV6_TCP | \
3393 : : RTE_ETH_RSS_NONFRAG_IPV4_SCTP | \
3394 : : RTE_ETH_RSS_NONFRAG_IPV6_SCTP)
3395 : :
3396 : 0 : ret = ice_rem_vsi_rss_cfg(hw, vsi->idx);
3397 [ # # ]: 0 : if (ret)
3398 : 0 : PMD_DRV_LOG(ERR, "%s Remove rss vsi fail %d",
3399 : : __func__, ret);
3400 : :
3401 : 0 : cfg.symm = 0;
3402 : 0 : cfg.hdr_type = ICE_RSS_OUTER_HEADERS;
3403 : : /* Configure RSS for IPv4 with src/dst addr as input set */
3404 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV4) {
3405 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3406 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV4;
3407 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3408 [ # # ]: 0 : if (ret)
3409 : 0 : PMD_DRV_LOG(ERR, "%s IPV4 rss flow fail %d",
3410 : : __func__, ret);
3411 : : }
3412 : :
3413 : : /* Configure RSS for IPv6 with src/dst addr as input set */
3414 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV6) {
3415 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_IPV6 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3416 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV6;
3417 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3418 [ # # ]: 0 : if (ret)
3419 : 0 : PMD_DRV_LOG(ERR, "%s IPV6 rss flow fail %d",
3420 : : __func__, ret);
3421 : : }
3422 : :
3423 : : /* Configure RSS for udp4 with src/dst addr and port as input set */
3424 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_UDP) {
3425 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_UDP | ICE_FLOW_SEG_HDR_IPV4 |
3426 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3427 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV4;
3428 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3429 [ # # ]: 0 : if (ret)
3430 : 0 : PMD_DRV_LOG(ERR, "%s UDP_IPV4 rss flow fail %d",
3431 : : __func__, ret);
3432 : : }
3433 : :
3434 : : /* Configure RSS for udp6 with src/dst addr and port as input set */
3435 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_UDP) {
3436 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_UDP | ICE_FLOW_SEG_HDR_IPV6 |
3437 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3438 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV6;
3439 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3440 [ # # ]: 0 : if (ret)
3441 : 0 : PMD_DRV_LOG(ERR, "%s UDP_IPV6 rss flow fail %d",
3442 : : __func__, ret);
3443 : : }
3444 : :
3445 : : /* Configure RSS for tcp4 with src/dst addr and port as input set */
3446 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_TCP) {
3447 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_TCP | ICE_FLOW_SEG_HDR_IPV4 |
3448 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3449 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV4;
3450 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3451 [ # # ]: 0 : if (ret)
3452 : 0 : PMD_DRV_LOG(ERR, "%s TCP_IPV4 rss flow fail %d",
3453 : : __func__, ret);
3454 : : }
3455 : :
3456 : : /* Configure RSS for tcp6 with src/dst addr and port as input set */
3457 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_TCP) {
3458 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_TCP | ICE_FLOW_SEG_HDR_IPV6 |
3459 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3460 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV6;
3461 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3462 [ # # ]: 0 : if (ret)
3463 : 0 : PMD_DRV_LOG(ERR, "%s TCP_IPV6 rss flow fail %d",
3464 : : __func__, ret);
3465 : : }
3466 : :
3467 : : /* Configure RSS for sctp4 with src/dst addr and port as input set */
3468 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_SCTP) {
3469 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_SCTP | ICE_FLOW_SEG_HDR_IPV4 |
3470 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3471 : 0 : cfg.hash_flds = ICE_HASH_SCTP_IPV4;
3472 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3473 [ # # ]: 0 : if (ret)
3474 : 0 : PMD_DRV_LOG(ERR, "%s SCTP_IPV4 rss flow fail %d",
3475 : : __func__, ret);
3476 : : }
3477 : :
3478 : : /* Configure RSS for sctp6 with src/dst addr and port as input set */
3479 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_SCTP) {
3480 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_SCTP | ICE_FLOW_SEG_HDR_IPV6 |
3481 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3482 : 0 : cfg.hash_flds = ICE_HASH_SCTP_IPV6;
3483 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3484 [ # # ]: 0 : if (ret)
3485 : 0 : PMD_DRV_LOG(ERR, "%s SCTP_IPV6 rss flow fail %d",
3486 : : __func__, ret);
3487 : : }
3488 : :
3489 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV4) {
3490 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_IPV4 |
3491 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3492 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV4;
3493 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3494 [ # # ]: 0 : if (ret)
3495 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV4 rss flow fail %d",
3496 : : __func__, ret);
3497 : : }
3498 : :
3499 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV6) {
3500 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_IPV6 |
3501 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3502 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV6;
3503 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3504 [ # # ]: 0 : if (ret)
3505 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV6 rss flow fail %d",
3506 : : __func__, ret);
3507 : : }
3508 : :
3509 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_UDP) {
3510 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_UDP |
3511 : : ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3512 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV4;
3513 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3514 [ # # ]: 0 : if (ret)
3515 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV4_UDP rss flow fail %d",
3516 : : __func__, ret);
3517 : : }
3518 : :
3519 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_UDP) {
3520 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_UDP |
3521 : : ICE_FLOW_SEG_HDR_IPV6 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3522 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV6;
3523 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3524 [ # # ]: 0 : if (ret)
3525 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV6_UDP rss flow fail %d",
3526 : : __func__, ret);
3527 : : }
3528 : :
3529 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_TCP) {
3530 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_TCP |
3531 : : ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3532 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV4;
3533 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3534 [ # # ]: 0 : if (ret)
3535 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV4_TCP rss flow fail %d",
3536 : : __func__, ret);
3537 : : }
3538 : :
3539 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_TCP) {
3540 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_TCP |
3541 : : ICE_FLOW_SEG_HDR_IPV6 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3542 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV6;
3543 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3544 [ # # ]: 0 : if (ret)
3545 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV6_TCP rss flow fail %d",
3546 : : __func__, ret);
3547 : : }
3548 : :
3549 : 0 : pf->rss_hf = rss_hf & ICE_RSS_HF_ALL;
3550 : 0 : }
3551 : :
3552 : : static void
3553 : 0 : ice_get_default_rss_key(uint8_t *rss_key, uint32_t rss_key_size)
3554 : : {
3555 : : static struct ice_aqc_get_set_rss_keys default_key;
3556 : : static bool default_key_done;
3557 : : uint8_t *key = (uint8_t *)&default_key;
3558 : : size_t i;
3559 : :
3560 [ # # ]: 0 : if (rss_key_size > sizeof(default_key)) {
3561 : 0 : PMD_DRV_LOG(WARNING,
3562 : : "requested size %u is larger than default %zu, "
3563 : : "only %zu bytes are gotten for key",
3564 : : rss_key_size, sizeof(default_key),
3565 : : sizeof(default_key));
3566 : : }
3567 : :
3568 [ # # ]: 0 : if (!default_key_done) {
3569 : : /* Calculate the default hash key */
3570 [ # # ]: 0 : for (i = 0; i < sizeof(default_key); i++)
3571 : 0 : key[i] = (uint8_t)rte_rand();
3572 : 0 : default_key_done = true;
3573 : : }
3574 [ # # ]: 0 : rte_memcpy(rss_key, key, RTE_MIN(rss_key_size, sizeof(default_key)));
3575 : 0 : }
3576 : :
3577 : 0 : static int ice_init_rss(struct ice_pf *pf)
3578 : : {
3579 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3580 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3581 : 0 : struct rte_eth_dev_data *dev_data = pf->dev_data;
3582 : : struct ice_aq_get_set_rss_lut_params lut_params;
3583 : : struct rte_eth_rss_conf *rss_conf;
3584 : : struct ice_aqc_get_set_rss_keys key;
3585 : : uint16_t i, nb_q;
3586 : : int ret = 0;
3587 : 0 : bool is_safe_mode = pf->adapter->is_safe_mode;
3588 : : uint32_t reg;
3589 : :
3590 : : rss_conf = &dev_data->dev_conf.rx_adv_conf.rss_conf;
3591 : 0 : nb_q = dev_data->nb_rx_queues;
3592 : 0 : vsi->rss_key_size = ICE_AQC_GET_SET_RSS_KEY_DATA_RSS_KEY_SIZE +
3593 : : ICE_AQC_GET_SET_RSS_KEY_DATA_HASH_KEY_SIZE;
3594 : 0 : vsi->rss_lut_size = pf->hash_lut_size;
3595 : :
3596 [ # # ]: 0 : if (nb_q == 0) {
3597 : 0 : PMD_DRV_LOG(WARNING,
3598 : : "RSS is not supported as rx queues number is zero");
3599 : 0 : return 0;
3600 : : }
3601 : :
3602 [ # # ]: 0 : if (is_safe_mode) {
3603 : 0 : PMD_DRV_LOG(WARNING, "RSS is not supported in safe mode");
3604 : 0 : return 0;
3605 : : }
3606 : :
3607 [ # # ]: 0 : if (!vsi->rss_key) {
3608 : 0 : vsi->rss_key = rte_zmalloc(NULL,
3609 : : vsi->rss_key_size, 0);
3610 [ # # ]: 0 : if (vsi->rss_key == NULL) {
3611 : 0 : PMD_DRV_LOG(ERR, "Failed to allocate memory for rss_key");
3612 : 0 : return -ENOMEM;
3613 : : }
3614 : : }
3615 [ # # ]: 0 : if (!vsi->rss_lut) {
3616 : 0 : vsi->rss_lut = rte_zmalloc(NULL,
3617 : 0 : vsi->rss_lut_size, 0);
3618 [ # # ]: 0 : if (vsi->rss_lut == NULL) {
3619 : 0 : PMD_DRV_LOG(ERR, "Failed to allocate memory for rss_key");
3620 : 0 : rte_free(vsi->rss_key);
3621 : 0 : vsi->rss_key = NULL;
3622 : 0 : return -ENOMEM;
3623 : : }
3624 : : }
3625 : : /* configure RSS key */
3626 [ # # ]: 0 : if (!rss_conf->rss_key)
3627 : 0 : ice_get_default_rss_key(vsi->rss_key, vsi->rss_key_size);
3628 : : else
3629 : 0 : rte_memcpy(vsi->rss_key, rss_conf->rss_key,
3630 [ # # ]: 0 : RTE_MIN(rss_conf->rss_key_len,
3631 : : vsi->rss_key_size));
3632 : :
3633 [ # # ]: 0 : rte_memcpy(key.standard_rss_key, vsi->rss_key,
3634 : : ICE_AQC_GET_SET_RSS_KEY_DATA_RSS_KEY_SIZE);
3635 : : rte_memcpy(key.extended_hash_key,
3636 [ # # ]: 0 : &vsi->rss_key[ICE_AQC_GET_SET_RSS_KEY_DATA_RSS_KEY_SIZE],
3637 : : ICE_AQC_GET_SET_RSS_KEY_DATA_HASH_KEY_SIZE);
3638 : 0 : ret = ice_aq_set_rss_key(hw, vsi->idx, &key);
3639 [ # # ]: 0 : if (ret)
3640 : 0 : goto out;
3641 : :
3642 : : /* init RSS LUT table */
3643 [ # # ]: 0 : for (i = 0; i < vsi->rss_lut_size; i++)
3644 : 0 : vsi->rss_lut[i] = i % nb_q;
3645 : :
3646 : 0 : lut_params.vsi_handle = vsi->idx;
3647 : 0 : lut_params.lut_size = vsi->rss_lut_size;
3648 : 0 : lut_params.lut_type = ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_PF;
3649 : 0 : lut_params.lut = vsi->rss_lut;
3650 : 0 : lut_params.global_lut_id = 0;
3651 : 0 : ret = ice_aq_set_rss_lut(hw, &lut_params);
3652 [ # # ]: 0 : if (ret)
3653 : 0 : goto out;
3654 : :
3655 : : /* Enable registers for symmetric_toeplitz function. */
3656 : 0 : reg = ICE_READ_REG(hw, VSIQF_HASH_CTL(vsi->vsi_id));
3657 : 0 : reg = (reg & (~VSIQF_HASH_CTL_HASH_SCHEME_M)) |
3658 : : (1 << VSIQF_HASH_CTL_HASH_SCHEME_S);
3659 : 0 : ICE_WRITE_REG(hw, VSIQF_HASH_CTL(vsi->vsi_id), reg);
3660 : :
3661 : : /* RSS hash configuration */
3662 : 0 : ice_rss_hash_set(pf, rss_conf->rss_hf);
3663 : :
3664 : 0 : return 0;
3665 : 0 : out:
3666 : 0 : rte_free(vsi->rss_key);
3667 : 0 : vsi->rss_key = NULL;
3668 : 0 : rte_free(vsi->rss_lut);
3669 : 0 : vsi->rss_lut = NULL;
3670 : 0 : return -EINVAL;
3671 : : }
3672 : :
3673 : : static int
3674 : 0 : ice_dev_configure(struct rte_eth_dev *dev)
3675 : : {
3676 : 0 : struct ice_adapter *ad =
3677 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
3678 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3679 : : int ret;
3680 : :
3681 : : /* Initialize to TRUE. If any of Rx queues doesn't meet the
3682 : : * bulk allocation or vector Rx preconditions we will reset it.
3683 : : */
3684 : 0 : ad->rx_bulk_alloc_allowed = true;
3685 : 0 : ad->tx_simple_allowed = true;
3686 : :
3687 [ # # ]: 0 : if (dev->data->dev_conf.rxmode.mq_mode & RTE_ETH_MQ_RX_RSS_FLAG)
3688 : 0 : dev->data->dev_conf.rxmode.offloads |= RTE_ETH_RX_OFFLOAD_RSS_HASH;
3689 : :
3690 [ # # ]: 0 : if (dev->data->nb_rx_queues) {
3691 : 0 : ret = ice_init_rss(pf);
3692 [ # # ]: 0 : if (ret) {
3693 : 0 : PMD_DRV_LOG(ERR, "Failed to enable rss for PF");
3694 : 0 : return ret;
3695 : : }
3696 : : }
3697 : :
3698 : : return 0;
3699 : : }
3700 : :
3701 : : static void
3702 : 0 : __vsi_queues_bind_intr(struct ice_vsi *vsi, uint16_t msix_vect,
3703 : : int base_queue, int nb_queue)
3704 : : {
3705 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
3706 : : uint32_t val, val_tx;
3707 : : int rx_low_latency, i;
3708 : :
3709 : 0 : rx_low_latency = vsi->adapter->devargs.rx_low_latency;
3710 [ # # ]: 0 : for (i = 0; i < nb_queue; i++) {
3711 : : /*do actual bind*/
3712 : 0 : val = (msix_vect & QINT_RQCTL_MSIX_INDX_M) |
3713 : : (0 << QINT_RQCTL_ITR_INDX_S) | QINT_RQCTL_CAUSE_ENA_M;
3714 : : val_tx = (msix_vect & QINT_TQCTL_MSIX_INDX_M) |
3715 : : (0 << QINT_TQCTL_ITR_INDX_S) | QINT_TQCTL_CAUSE_ENA_M;
3716 : :
3717 : 0 : PMD_DRV_LOG(INFO, "queue %d is binding to vect %d",
3718 : : base_queue + i, msix_vect);
3719 : :
3720 : : /* set ITR0 value */
3721 [ # # ]: 0 : if (rx_low_latency) {
3722 : : /**
3723 : : * Empirical configuration for optimal real time
3724 : : * latency reduced interrupt throttling to 2us
3725 : : */
3726 : 0 : ICE_WRITE_REG(hw, GLINT_ITR(0, msix_vect), 0x1);
3727 : 0 : ICE_WRITE_REG(hw, QRX_ITR(base_queue + i),
3728 : : QRX_ITR_NO_EXPR_M);
3729 : : } else {
3730 : 0 : ICE_WRITE_REG(hw, GLINT_ITR(0, msix_vect), 0x2);
3731 : 0 : ICE_WRITE_REG(hw, QRX_ITR(base_queue + i), 0);
3732 : : }
3733 : :
3734 : 0 : ICE_WRITE_REG(hw, QINT_RQCTL(base_queue + i), val);
3735 : 0 : ICE_WRITE_REG(hw, QINT_TQCTL(base_queue + i), val_tx);
3736 : : }
3737 : 0 : }
3738 : :
3739 : : void
3740 : 0 : ice_vsi_queues_bind_intr(struct ice_vsi *vsi)
3741 : : {
3742 : 0 : struct rte_eth_dev *dev = &rte_eth_devices[vsi->adapter->pf.dev_data->port_id];
3743 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
3744 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
3745 : : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
3746 : 0 : uint16_t msix_vect = vsi->msix_intr;
3747 : 0 : uint16_t nb_msix = RTE_MIN(vsi->nb_msix,
3748 : : rte_intr_nb_efd_get(intr_handle));
3749 : : uint16_t queue_idx = 0;
3750 : : int record = 0;
3751 : : int i;
3752 : :
3753 : : /* clear Rx/Tx queue interrupt */
3754 [ # # ]: 0 : for (i = 0; i < vsi->nb_used_qps; i++) {
3755 : 0 : ICE_WRITE_REG(hw, QINT_TQCTL(vsi->base_queue + i), 0);
3756 : 0 : ICE_WRITE_REG(hw, QINT_RQCTL(vsi->base_queue + i), 0);
3757 : : }
3758 : :
3759 : : /* PF bind interrupt */
3760 [ # # ]: 0 : if (rte_intr_dp_is_en(intr_handle)) {
3761 : : queue_idx = 0;
3762 : : record = 1;
3763 : : }
3764 : :
3765 [ # # ]: 0 : for (i = 0; i < vsi->nb_used_qps; i++) {
3766 [ # # ]: 0 : if (nb_msix <= 1) {
3767 [ # # ]: 0 : if (!rte_intr_allow_others(intr_handle))
3768 : : msix_vect = ICE_MISC_VEC_ID;
3769 : :
3770 : : /* uio mapping all queue to one msix_vect */
3771 : 0 : __vsi_queues_bind_intr(vsi, msix_vect,
3772 : 0 : vsi->base_queue + i,
3773 : 0 : vsi->nb_used_qps - i);
3774 : :
3775 [ # # # # ]: 0 : for (; !!record && i < vsi->nb_used_qps; i++)
3776 : 0 : rte_intr_vec_list_index_set(intr_handle,
3777 : : queue_idx + i, msix_vect);
3778 : :
3779 : : break;
3780 : : }
3781 : :
3782 : : /* vfio 1:1 queue/msix_vect mapping */
3783 : 0 : __vsi_queues_bind_intr(vsi, msix_vect,
3784 : 0 : vsi->base_queue + i, 1);
3785 : :
3786 [ # # ]: 0 : if (!!record)
3787 : 0 : rte_intr_vec_list_index_set(intr_handle,
3788 : : queue_idx + i,
3789 : : msix_vect);
3790 : :
3791 : 0 : msix_vect++;
3792 : 0 : nb_msix--;
3793 : : }
3794 : 0 : }
3795 : :
3796 : : void
3797 : 0 : ice_vsi_enable_queues_intr(struct ice_vsi *vsi)
3798 : : {
3799 : 0 : struct rte_eth_dev *dev = &rte_eth_devices[vsi->adapter->pf.dev_data->port_id];
3800 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
3801 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
3802 : : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
3803 : : uint16_t msix_intr, i;
3804 : :
3805 [ # # ]: 0 : if (rte_intr_allow_others(intr_handle))
3806 [ # # ]: 0 : for (i = 0; i < vsi->nb_used_qps; i++) {
3807 : 0 : msix_intr = vsi->msix_intr + i;
3808 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr),
3809 : : GLINT_DYN_CTL_INTENA_M |
3810 : : GLINT_DYN_CTL_CLEARPBA_M |
3811 : : GLINT_DYN_CTL_ITR_INDX_M |
3812 : : GLINT_DYN_CTL_WB_ON_ITR_M);
3813 : : }
3814 : : else
3815 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0),
3816 : : GLINT_DYN_CTL_INTENA_M |
3817 : : GLINT_DYN_CTL_CLEARPBA_M |
3818 : : GLINT_DYN_CTL_ITR_INDX_M |
3819 : : GLINT_DYN_CTL_WB_ON_ITR_M);
3820 : 0 : }
3821 : :
3822 : : static int
3823 : 0 : ice_rxq_intr_setup(struct rte_eth_dev *dev)
3824 : : {
3825 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3826 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
3827 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
3828 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3829 : : uint32_t intr_vector = 0;
3830 : :
3831 : 0 : rte_intr_disable(intr_handle);
3832 : :
3833 : : /* check and configure queue intr-vector mapping */
3834 [ # # ]: 0 : if ((rte_intr_cap_multiple(intr_handle) ||
3835 [ # # ]: 0 : !RTE_ETH_DEV_SRIOV(dev).active) &&
3836 [ # # ]: 0 : dev->data->dev_conf.intr_conf.rxq != 0) {
3837 : 0 : intr_vector = dev->data->nb_rx_queues;
3838 [ # # ]: 0 : if (intr_vector > ICE_MAX_INTR_QUEUE_NUM) {
3839 : 0 : PMD_DRV_LOG(ERR, "At most %d intr queues supported",
3840 : : ICE_MAX_INTR_QUEUE_NUM);
3841 : 0 : return -ENOTSUP;
3842 : : }
3843 [ # # ]: 0 : if (rte_intr_efd_enable(intr_handle, intr_vector))
3844 : : return -1;
3845 : : }
3846 : :
3847 [ # # ]: 0 : if (rte_intr_dp_is_en(intr_handle)) {
3848 [ # # ]: 0 : if (rte_intr_vec_list_alloc(intr_handle, NULL,
3849 : 0 : dev->data->nb_rx_queues)) {
3850 : 0 : PMD_DRV_LOG(ERR,
3851 : : "Failed to allocate %d rx_queues intr_vec",
3852 : : dev->data->nb_rx_queues);
3853 : 0 : return -ENOMEM;
3854 : : }
3855 : : }
3856 : :
3857 : : /* Map queues with MSIX interrupt */
3858 : 0 : vsi->nb_used_qps = dev->data->nb_rx_queues;
3859 : 0 : ice_vsi_queues_bind_intr(vsi);
3860 : :
3861 : : /* Enable interrupts for all the queues */
3862 : 0 : ice_vsi_enable_queues_intr(vsi);
3863 : :
3864 : 0 : rte_intr_enable(intr_handle);
3865 : :
3866 : 0 : return 0;
3867 : : }
3868 : :
3869 : : static int
3870 : 0 : ice_get_link_info_safe(struct ice_pf *pf, bool ena_lse,
3871 : : struct ice_link_status *link)
3872 : : {
3873 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3874 : : int ret;
3875 : :
3876 : 0 : rte_spinlock_lock(&pf->link_lock);
3877 : :
3878 : 0 : ret = ice_aq_get_link_info(hw->port_info, ena_lse, link, NULL);
3879 : :
3880 : : rte_spinlock_unlock(&pf->link_lock);
3881 : :
3882 : 0 : return ret;
3883 : : }
3884 : :
3885 : : static void
3886 : 0 : ice_get_init_link_status(struct rte_eth_dev *dev)
3887 : : {
3888 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3889 : 0 : bool enable_lse = dev->data->dev_conf.intr_conf.lsc ? true : false;
3890 : : struct ice_link_status link_status;
3891 : : int ret;
3892 : :
3893 : 0 : ret = ice_get_link_info_safe(pf, enable_lse, &link_status);
3894 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
3895 : 0 : PMD_DRV_LOG(ERR, "Failed to get link info");
3896 : 0 : pf->init_link_up = false;
3897 : 0 : return;
3898 : : }
3899 : :
3900 [ # # ]: 0 : if (link_status.link_info & ICE_AQ_LINK_UP)
3901 : 0 : pf->init_link_up = true;
3902 : : else
3903 : 0 : pf->init_link_up = false;
3904 : : }
3905 : :
3906 : : static int
3907 : 0 : ice_pps_out_cfg(struct ice_hw *hw, int idx, int timer)
3908 : : {
3909 : : uint64_t current_time, start_time;
3910 : : uint32_t hi, lo, lo2, func, val;
3911 : :
3912 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(timer));
3913 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(timer));
3914 : 0 : lo2 = ICE_READ_REG(hw, GLTSYN_TIME_L(timer));
3915 : :
3916 [ # # ]: 0 : if (lo2 < lo) {
3917 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(timer));
3918 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(timer));
3919 : : }
3920 : :
3921 : 0 : current_time = ((uint64_t)hi << 32) | lo;
3922 : :
3923 : 0 : start_time = (current_time + NSEC_PER_SEC) /
3924 : : NSEC_PER_SEC * NSEC_PER_SEC;
3925 : 0 : start_time = start_time - PPS_OUT_DELAY_NS;
3926 : :
3927 : 0 : func = 8 + idx + timer * 4;
3928 : 0 : val = GLGEN_GPIO_CTL_PIN_DIR_M |
3929 : 0 : ((func << GLGEN_GPIO_CTL_PIN_FUNC_S) &
3930 : : GLGEN_GPIO_CTL_PIN_FUNC_M);
3931 : :
3932 : : /* Write clkout with half of period value */
3933 : 0 : ICE_WRITE_REG(hw, GLTSYN_CLKO(idx, timer), NSEC_PER_SEC / 2);
3934 : :
3935 : : /* Write TARGET time register */
3936 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_L(idx, timer), start_time & 0xffffffff);
3937 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_H(idx, timer), start_time >> 32);
3938 : :
3939 : : /* Write AUX_OUT register */
3940 : 0 : ICE_WRITE_REG(hw, GLTSYN_AUX_OUT(idx, timer),
3941 : : GLTSYN_AUX_OUT_0_OUT_ENA_M | GLTSYN_AUX_OUT_0_OUTMOD_M);
3942 : :
3943 : : /* Write GPIO CTL register */
3944 : 0 : ICE_WRITE_REG(hw, GLGEN_GPIO_CTL(idx), val);
3945 : :
3946 : 0 : return 0;
3947 : : }
3948 : :
3949 : : static int
3950 : 0 : ice_dev_start(struct rte_eth_dev *dev)
3951 : : {
3952 : 0 : struct rte_eth_dev_data *data = dev->data;
3953 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
3954 : : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3955 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3956 : : struct ice_adapter *ad =
3957 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
3958 : : uint16_t nb_rxq = 0;
3959 : : uint16_t nb_txq, i;
3960 : : uint16_t max_frame_size;
3961 : : int mask, ret;
3962 : 0 : uint8_t timer = hw->func_caps.ts_func_info.tmr_index_owned;
3963 : 0 : uint32_t pin_idx = ad->devargs.pin_idx;
3964 : : ice_declare_bitmap(pmask, ICE_PROMISC_MAX);
3965 : : ice_zero_bitmap(pmask, ICE_PROMISC_MAX);
3966 : :
3967 : : /* choose vector Tx function before starting queues */
3968 : 0 : ice_set_tx_function(dev);
3969 : :
3970 : : /* program Tx queues' context in hardware */
3971 [ # # ]: 0 : for (nb_txq = 0; nb_txq < data->nb_tx_queues; nb_txq++) {
3972 : 0 : ret = ice_tx_queue_start(dev, nb_txq);
3973 [ # # ]: 0 : if (ret) {
3974 : 0 : PMD_DRV_LOG(ERR, "fail to start Tx queue %u", nb_txq);
3975 : 0 : goto tx_err;
3976 : : }
3977 : : }
3978 : :
3979 : : /* program Rx queues' context in hardware*/
3980 [ # # ]: 0 : for (nb_rxq = 0; nb_rxq < data->nb_rx_queues; nb_rxq++) {
3981 : 0 : ret = ice_rx_queue_start(dev, nb_rxq);
3982 [ # # ]: 0 : if (ret) {
3983 : 0 : PMD_DRV_LOG(ERR, "fail to start Rx queue %u", nb_rxq);
3984 : 0 : goto rx_err;
3985 : : }
3986 : : }
3987 : :
3988 : : /* we need to choose Rx fn after queue start, when we know if we need scattered Rx */
3989 : 0 : ice_set_rx_function(dev);
3990 : :
3991 : : mask = RTE_ETH_VLAN_STRIP_MASK | RTE_ETH_VLAN_FILTER_MASK |
3992 : : RTE_ETH_VLAN_EXTEND_MASK;
3993 [ # # ]: 0 : if (ice_is_dvm_ena(hw))
3994 : : mask |= RTE_ETH_QINQ_STRIP_MASK;
3995 : :
3996 : 0 : ret = ice_vlan_offload_set(dev, mask);
3997 [ # # ]: 0 : if (ret) {
3998 : 0 : PMD_INIT_LOG(ERR, "Unable to set VLAN offload");
3999 : 0 : goto rx_err;
4000 : : }
4001 : :
4002 : : /* enable Rx interrupt and mapping Rx queue to interrupt vector */
4003 [ # # ]: 0 : if (ice_rxq_intr_setup(dev))
4004 : : return -EIO;
4005 : :
4006 : : /* Enable receiving broadcast packets and transmitting packets */
4007 : : ice_set_bit(ICE_PROMISC_BCAST_RX, pmask);
4008 : : ice_set_bit(ICE_PROMISC_BCAST_TX, pmask);
4009 : : ice_set_bit(ICE_PROMISC_UCAST_TX, pmask);
4010 : : ice_set_bit(ICE_PROMISC_MCAST_TX, pmask);
4011 : :
4012 : 0 : ret = ice_set_vsi_promisc(hw, vsi->idx, pmask, 0);
4013 [ # # ]: 0 : if (ret != ICE_SUCCESS)
4014 : 0 : PMD_DRV_LOG(INFO, "fail to set vsi broadcast");
4015 : :
4016 : 0 : ret = ice_aq_set_event_mask(hw, hw->port_info->lport,
4017 : : ((u16)(ICE_AQ_LINK_EVENT_LINK_FAULT |
4018 : : ICE_AQ_LINK_EVENT_PHY_TEMP_ALARM |
4019 : : ICE_AQ_LINK_EVENT_EXCESSIVE_ERRORS |
4020 : : ICE_AQ_LINK_EVENT_SIGNAL_DETECT |
4021 : : ICE_AQ_LINK_EVENT_AN_COMPLETED |
4022 : : ICE_AQ_LINK_EVENT_PORT_TX_SUSPENDED)),
4023 : : NULL);
4024 [ # # ]: 0 : if (ret != ICE_SUCCESS)
4025 : 0 : PMD_DRV_LOG(WARNING, "Fail to set phy mask");
4026 : :
4027 : 0 : ice_get_init_link_status(dev);
4028 : :
4029 : : ice_dev_set_link_up(dev);
4030 : :
4031 : : /* Call get_link_info aq command to enable/disable LSE */
4032 : 0 : ice_link_update(dev, 1);
4033 : :
4034 : 0 : pf->adapter_stopped = false;
4035 : :
4036 : : /* Set the max frame size to default value*/
4037 [ # # ]: 0 : max_frame_size = pf->dev_data->mtu ?
4038 : : pf->dev_data->mtu + ICE_ETH_OVERHEAD :
4039 : : ICE_FRAME_SIZE_MAX;
4040 : :
4041 : : /* Set the max frame size to HW*/
4042 : 0 : ice_aq_set_mac_cfg(hw, max_frame_size, false, NULL);
4043 : :
4044 [ # # ]: 0 : if (ad->devargs.pps_out_ena) {
4045 : 0 : ret = ice_pps_out_cfg(hw, pin_idx, timer);
4046 [ # # ]: 0 : if (ret) {
4047 : 0 : PMD_DRV_LOG(ERR, "Fail to configure 1pps out");
4048 : 0 : goto rx_err;
4049 : : }
4050 : : }
4051 : :
4052 : : return 0;
4053 : :
4054 : : /* stop the started queues if failed to start all queues */
4055 : 0 : rx_err:
4056 [ # # ]: 0 : for (i = 0; i < nb_rxq; i++)
4057 : 0 : ice_rx_queue_stop(dev, i);
4058 : 0 : tx_err:
4059 [ # # ]: 0 : for (i = 0; i < nb_txq; i++)
4060 : 0 : ice_tx_queue_stop(dev, i);
4061 : :
4062 : : return -EIO;
4063 : : }
4064 : :
4065 : : static int
4066 : 0 : ice_dev_reset(struct rte_eth_dev *dev)
4067 : : {
4068 : : int ret;
4069 : :
4070 [ # # ]: 0 : if (dev->data->sriov.active)
4071 : : return -ENOTSUP;
4072 : :
4073 : : ret = ice_dev_uninit(dev);
4074 : : if (ret) {
4075 : : PMD_INIT_LOG(ERR, "failed to uninit device, status = %d", ret);
4076 : : return -ENXIO;
4077 : : }
4078 : :
4079 : 0 : ret = ice_dev_init(dev);
4080 [ # # ]: 0 : if (ret) {
4081 : 0 : PMD_INIT_LOG(ERR, "failed to init device, status = %d", ret);
4082 : 0 : return -ENXIO;
4083 : : }
4084 : :
4085 : : return 0;
4086 : : }
4087 : :
4088 : : static int
4089 : 0 : ice_dev_info_get(struct rte_eth_dev *dev, struct rte_eth_dev_info *dev_info)
4090 : : {
4091 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4092 : : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4093 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4094 : 0 : struct rte_pci_device *pci_dev = RTE_DEV_TO_PCI(dev->device);
4095 : 0 : bool is_safe_mode = pf->adapter->is_safe_mode;
4096 : : u64 phy_type_low;
4097 : : u64 phy_type_high;
4098 : :
4099 : 0 : dev_info->min_rx_bufsize = ICE_BUF_SIZE_MIN;
4100 : 0 : dev_info->max_rx_pktlen = ICE_FRAME_SIZE_MAX;
4101 : 0 : dev_info->max_rx_queues = vsi->nb_qps;
4102 : 0 : dev_info->max_tx_queues = vsi->nb_qps;
4103 : 0 : dev_info->max_mac_addrs = vsi->max_macaddrs;
4104 : 0 : dev_info->max_vfs = pci_dev->max_vfs;
4105 : 0 : dev_info->max_mtu = dev_info->max_rx_pktlen - ICE_ETH_OVERHEAD;
4106 : 0 : dev_info->min_mtu = RTE_ETHER_MIN_MTU;
4107 : :
4108 : 0 : dev_info->rx_offload_capa =
4109 : : RTE_ETH_RX_OFFLOAD_VLAN_STRIP |
4110 : : RTE_ETH_RX_OFFLOAD_KEEP_CRC |
4111 : : RTE_ETH_RX_OFFLOAD_SCATTER |
4112 : : RTE_ETH_RX_OFFLOAD_VLAN_FILTER;
4113 : 0 : dev_info->tx_offload_capa =
4114 : : RTE_ETH_TX_OFFLOAD_VLAN_INSERT |
4115 : : RTE_ETH_TX_OFFLOAD_TCP_TSO |
4116 : : RTE_ETH_TX_OFFLOAD_MULTI_SEGS |
4117 : : RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE;
4118 : 0 : dev_info->flow_type_rss_offloads = 0;
4119 : :
4120 [ # # ]: 0 : if (!is_safe_mode) {
4121 : 0 : dev_info->rx_offload_capa |=
4122 : : RTE_ETH_RX_OFFLOAD_IPV4_CKSUM |
4123 : : RTE_ETH_RX_OFFLOAD_UDP_CKSUM |
4124 : : RTE_ETH_RX_OFFLOAD_TCP_CKSUM |
4125 : : RTE_ETH_RX_OFFLOAD_QINQ_STRIP |
4126 : : RTE_ETH_RX_OFFLOAD_OUTER_IPV4_CKSUM |
4127 : : RTE_ETH_RX_OFFLOAD_VLAN_EXTEND |
4128 : : RTE_ETH_RX_OFFLOAD_RSS_HASH |
4129 : : RTE_ETH_RX_OFFLOAD_TIMESTAMP |
4130 : : RTE_ETH_RX_OFFLOAD_BUFFER_SPLIT;
4131 : 0 : dev_info->tx_offload_capa |=
4132 : : RTE_ETH_TX_OFFLOAD_QINQ_INSERT |
4133 : : RTE_ETH_TX_OFFLOAD_IPV4_CKSUM |
4134 : : RTE_ETH_TX_OFFLOAD_UDP_CKSUM |
4135 : : RTE_ETH_TX_OFFLOAD_TCP_CKSUM |
4136 : : RTE_ETH_TX_OFFLOAD_SCTP_CKSUM |
4137 : : RTE_ETH_TX_OFFLOAD_OUTER_IPV4_CKSUM |
4138 : : RTE_ETH_TX_OFFLOAD_OUTER_UDP_CKSUM |
4139 : : RTE_ETH_TX_OFFLOAD_VXLAN_TNL_TSO |
4140 : : RTE_ETH_TX_OFFLOAD_GRE_TNL_TSO |
4141 : : RTE_ETH_TX_OFFLOAD_IPIP_TNL_TSO |
4142 : : RTE_ETH_TX_OFFLOAD_GENEVE_TNL_TSO |
4143 : : RTE_ETH_TX_OFFLOAD_SEND_ON_TIMESTAMP;
4144 : 0 : dev_info->flow_type_rss_offloads |= ICE_RSS_OFFLOAD_ALL;
4145 : : }
4146 : :
4147 : 0 : dev_info->rx_queue_offload_capa = RTE_ETH_RX_OFFLOAD_BUFFER_SPLIT;
4148 : 0 : dev_info->tx_queue_offload_capa = RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE;
4149 : :
4150 : 0 : dev_info->reta_size = pf->hash_lut_size;
4151 : 0 : dev_info->hash_key_size = (VSIQF_HKEY_MAX_INDEX + 1) * sizeof(uint32_t);
4152 : :
4153 : 0 : dev_info->default_rxconf = (struct rte_eth_rxconf) {
4154 : : .rx_thresh = {
4155 : : .pthresh = ICE_DEFAULT_RX_PTHRESH,
4156 : : .hthresh = ICE_DEFAULT_RX_HTHRESH,
4157 : : .wthresh = ICE_DEFAULT_RX_WTHRESH,
4158 : : },
4159 : : .rx_free_thresh = ICE_DEFAULT_RX_FREE_THRESH,
4160 : : .rx_drop_en = 0,
4161 : : .offloads = 0,
4162 : : };
4163 : :
4164 : 0 : dev_info->default_txconf = (struct rte_eth_txconf) {
4165 : : .tx_thresh = {
4166 : : .pthresh = ICE_DEFAULT_TX_PTHRESH,
4167 : : .hthresh = ICE_DEFAULT_TX_HTHRESH,
4168 : : .wthresh = ICE_DEFAULT_TX_WTHRESH,
4169 : : },
4170 : : .tx_free_thresh = ICE_DEFAULT_TX_FREE_THRESH,
4171 : : .tx_rs_thresh = ICE_DEFAULT_TX_RSBIT_THRESH,
4172 : : .offloads = 0,
4173 : : };
4174 : :
4175 : 0 : dev_info->rx_desc_lim = (struct rte_eth_desc_lim) {
4176 : : .nb_max = ICE_MAX_RING_DESC,
4177 : : .nb_min = ICE_MIN_RING_DESC,
4178 : : .nb_align = ICE_ALIGN_RING_DESC,
4179 : : };
4180 : :
4181 : 0 : dev_info->tx_desc_lim = (struct rte_eth_desc_lim) {
4182 : : .nb_max = ICE_MAX_RING_DESC,
4183 : : .nb_min = ICE_MIN_RING_DESC,
4184 : : .nb_align = ICE_ALIGN_RING_DESC,
4185 : : .nb_mtu_seg_max = ICE_TX_MTU_SEG_MAX,
4186 : : .nb_seg_max = ICE_MAX_RING_DESC,
4187 : : };
4188 : :
4189 : 0 : dev_info->speed_capa = RTE_ETH_LINK_SPEED_10M |
4190 : : RTE_ETH_LINK_SPEED_100M |
4191 : : RTE_ETH_LINK_SPEED_1G |
4192 : : RTE_ETH_LINK_SPEED_2_5G |
4193 : : RTE_ETH_LINK_SPEED_5G |
4194 : : RTE_ETH_LINK_SPEED_10G |
4195 : : RTE_ETH_LINK_SPEED_20G |
4196 : : RTE_ETH_LINK_SPEED_25G;
4197 : :
4198 : 0 : phy_type_low = hw->port_info->phy.phy_type_low;
4199 : 0 : phy_type_high = hw->port_info->phy.phy_type_high;
4200 : :
4201 [ # # ]: 0 : if (ICE_PHY_TYPE_SUPPORT_50G(phy_type_low))
4202 : 0 : dev_info->speed_capa |= RTE_ETH_LINK_SPEED_50G;
4203 : :
4204 [ # # # # ]: 0 : if (ICE_PHY_TYPE_SUPPORT_100G_LOW(phy_type_low) ||
4205 [ # # ]: 0 : ICE_PHY_TYPE_SUPPORT_100G_HIGH(phy_type_high))
4206 : 0 : dev_info->speed_capa |= RTE_ETH_LINK_SPEED_100G;
4207 : :
4208 [ # # ]: 0 : if (ICE_PHY_TYPE_SUPPORT_200G_HIGH(phy_type_high))
4209 : 0 : dev_info->speed_capa |= RTE_ETH_LINK_SPEED_200G;
4210 : :
4211 : 0 : dev_info->nb_rx_queues = dev->data->nb_rx_queues;
4212 : 0 : dev_info->nb_tx_queues = dev->data->nb_tx_queues;
4213 : :
4214 : 0 : dev_info->default_rxportconf.burst_size = ICE_RX_MAX_BURST;
4215 : 0 : dev_info->default_txportconf.burst_size = ICE_TX_MAX_BURST;
4216 : 0 : dev_info->default_rxportconf.nb_queues = 1;
4217 : 0 : dev_info->default_txportconf.nb_queues = 1;
4218 : 0 : dev_info->default_rxportconf.ring_size = ICE_BUF_SIZE_MIN;
4219 : 0 : dev_info->default_txportconf.ring_size = ICE_BUF_SIZE_MIN;
4220 : :
4221 : 0 : dev_info->rx_seg_capa.max_nseg = ICE_RX_MAX_NSEG;
4222 : 0 : dev_info->rx_seg_capa.multi_pools = 1;
4223 : 0 : dev_info->rx_seg_capa.offset_allowed = 0;
4224 : 0 : dev_info->rx_seg_capa.offset_align_log2 = 0;
4225 : :
4226 : 0 : return 0;
4227 : : }
4228 : :
4229 : : static inline int
4230 : 0 : ice_atomic_read_link_status(struct rte_eth_dev *dev,
4231 : : struct rte_eth_link *link)
4232 : : {
4233 : : struct rte_eth_link *dst = link;
4234 : 0 : struct rte_eth_link *src = &dev->data->dev_link;
4235 : :
4236 : : /* NOTE: review for potential ordering optimization */
4237 [ # # ]: 0 : if (!rte_atomic_compare_exchange_strong_explicit((uint64_t __rte_atomic *)dst,
4238 : : (uint64_t *)dst, *(uint64_t *)src,
4239 : : rte_memory_order_seq_cst, rte_memory_order_seq_cst))
4240 : 0 : return -1;
4241 : :
4242 : : return 0;
4243 : : }
4244 : :
4245 : : static inline int
4246 : 0 : ice_atomic_write_link_status(struct rte_eth_dev *dev,
4247 : : struct rte_eth_link *link)
4248 : : {
4249 : 0 : struct rte_eth_link *dst = &dev->data->dev_link;
4250 : : struct rte_eth_link *src = link;
4251 : :
4252 : : /* NOTE: review for potential ordering optimization */
4253 [ # # ]: 0 : if (!rte_atomic_compare_exchange_strong_explicit((uint64_t __rte_atomic *)dst,
4254 : : (uint64_t *)dst, *(uint64_t *)src,
4255 : : rte_memory_order_seq_cst, rte_memory_order_seq_cst))
4256 : 0 : return -1;
4257 : :
4258 : : return 0;
4259 : : }
4260 : :
4261 : : static int
4262 : 0 : ice_link_update(struct rte_eth_dev *dev, int wait_to_complete)
4263 : : {
4264 : : #define CHECK_INTERVAL 50 /* 50ms */
4265 : : #define MAX_REPEAT_TIME 40 /* 2s (40 * 50ms) in total */
4266 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4267 : : struct ice_link_status link_status;
4268 : : struct rte_eth_link link, old;
4269 : : int status;
4270 : : unsigned int rep_cnt = MAX_REPEAT_TIME;
4271 : 0 : bool enable_lse = dev->data->dev_conf.intr_conf.lsc ? true : false;
4272 : :
4273 : : memset(&link, 0, sizeof(link));
4274 : : memset(&old, 0, sizeof(old));
4275 : : memset(&link_status, 0, sizeof(link_status));
4276 : 0 : ice_atomic_read_link_status(dev, &old);
4277 : :
4278 : : do {
4279 : : /* Get link status information from hardware */
4280 : 0 : status = ice_get_link_info_safe(pf, enable_lse, &link_status);
4281 [ # # ]: 0 : if (status != ICE_SUCCESS) {
4282 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_100M;
4283 : 0 : link.link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
4284 : 0 : PMD_DRV_LOG(ERR, "Failed to get link info");
4285 : 0 : goto out;
4286 : : }
4287 : :
4288 : 0 : link.link_status = link_status.link_info & ICE_AQ_LINK_UP;
4289 [ # # # # ]: 0 : if (!wait_to_complete || link.link_status)
4290 : : break;
4291 : :
4292 : : rte_delay_ms(CHECK_INTERVAL);
4293 [ # # ]: 0 : } while (--rep_cnt);
4294 : :
4295 [ # # ]: 0 : if (!link.link_status)
4296 : 0 : goto out;
4297 : :
4298 : : /* Full-duplex operation at all supported speeds */
4299 : 0 : link.link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
4300 : :
4301 : : /* Parse the link status */
4302 [ # # # # : 0 : switch (link_status.link_speed) {
# # # # #
# # # #
# ]
4303 : 0 : case ICE_AQ_LINK_SPEED_10MB:
4304 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_10M;
4305 : 0 : break;
4306 : 0 : case ICE_AQ_LINK_SPEED_100MB:
4307 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_100M;
4308 : 0 : break;
4309 : 0 : case ICE_AQ_LINK_SPEED_1000MB:
4310 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_1G;
4311 : 0 : break;
4312 : 0 : case ICE_AQ_LINK_SPEED_2500MB:
4313 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_2_5G;
4314 : 0 : break;
4315 : 0 : case ICE_AQ_LINK_SPEED_5GB:
4316 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_5G;
4317 : 0 : break;
4318 : 0 : case ICE_AQ_LINK_SPEED_10GB:
4319 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_10G;
4320 : 0 : break;
4321 : 0 : case ICE_AQ_LINK_SPEED_20GB:
4322 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_20G;
4323 : 0 : break;
4324 : 0 : case ICE_AQ_LINK_SPEED_25GB:
4325 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_25G;
4326 : 0 : break;
4327 : 0 : case ICE_AQ_LINK_SPEED_40GB:
4328 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_40G;
4329 : 0 : break;
4330 : 0 : case ICE_AQ_LINK_SPEED_50GB:
4331 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_50G;
4332 : 0 : break;
4333 : 0 : case ICE_AQ_LINK_SPEED_100GB:
4334 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_100G;
4335 : 0 : break;
4336 : 0 : case ICE_AQ_LINK_SPEED_200GB:
4337 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_200G;
4338 : 0 : break;
4339 : 0 : case ICE_AQ_LINK_SPEED_UNKNOWN:
4340 : 0 : PMD_DRV_LOG(ERR, "Unknown link speed");
4341 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_UNKNOWN;
4342 : 0 : break;
4343 : 0 : default:
4344 : 0 : PMD_DRV_LOG(ERR, "None link speed");
4345 : : link.link_speed = RTE_ETH_SPEED_NUM_NONE;
4346 : 0 : break;
4347 : : }
4348 : :
4349 : 0 : link.link_autoneg = !(dev->data->dev_conf.link_speeds &
4350 : : RTE_ETH_LINK_SPEED_FIXED);
4351 : :
4352 : 0 : out:
4353 : 0 : ice_atomic_write_link_status(dev, &link);
4354 [ # # ]: 0 : if (link.link_status == old.link_status)
4355 : 0 : return -1;
4356 : :
4357 : : return 0;
4358 : : }
4359 : :
4360 : : static inline uint16_t
4361 : 0 : ice_parse_link_speeds(uint16_t link_speeds)
4362 : : {
4363 : : uint16_t link_speed = ICE_AQ_LINK_SPEED_UNKNOWN;
4364 : :
4365 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_200G)
4366 : : link_speed |= ICE_AQ_LINK_SPEED_200GB;
4367 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_100G)
4368 : 0 : link_speed |= ICE_AQ_LINK_SPEED_100GB;
4369 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_50G)
4370 : 0 : link_speed |= ICE_AQ_LINK_SPEED_50GB;
4371 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_40G)
4372 : 0 : link_speed |= ICE_AQ_LINK_SPEED_40GB;
4373 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_25G)
4374 : 0 : link_speed |= ICE_AQ_LINK_SPEED_25GB;
4375 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_20G)
4376 : 0 : link_speed |= ICE_AQ_LINK_SPEED_20GB;
4377 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_10G)
4378 : 0 : link_speed |= ICE_AQ_LINK_SPEED_10GB;
4379 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_5G)
4380 : 0 : link_speed |= ICE_AQ_LINK_SPEED_5GB;
4381 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_2_5G)
4382 : 0 : link_speed |= ICE_AQ_LINK_SPEED_2500MB;
4383 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_1G)
4384 : 0 : link_speed |= ICE_AQ_LINK_SPEED_1000MB;
4385 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_100M)
4386 : 0 : link_speed |= ICE_AQ_LINK_SPEED_100MB;
4387 : :
4388 : 0 : return link_speed;
4389 : : }
4390 : :
4391 : : static int
4392 : 0 : ice_apply_link_speed(struct rte_eth_dev *dev)
4393 : : {
4394 : : uint16_t speed;
4395 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4396 : : struct rte_eth_conf *conf = &dev->data->dev_conf;
4397 : :
4398 [ # # ]: 0 : if (conf->link_speeds == RTE_ETH_LINK_SPEED_AUTONEG) {
4399 : 0 : conf->link_speeds = RTE_ETH_LINK_SPEED_200G |
4400 : : RTE_ETH_LINK_SPEED_100G |
4401 : : RTE_ETH_LINK_SPEED_50G |
4402 : : RTE_ETH_LINK_SPEED_40G |
4403 : : RTE_ETH_LINK_SPEED_25G |
4404 : : RTE_ETH_LINK_SPEED_20G |
4405 : : RTE_ETH_LINK_SPEED_10G |
4406 : : RTE_ETH_LINK_SPEED_5G |
4407 : : RTE_ETH_LINK_SPEED_2_5G |
4408 : : RTE_ETH_LINK_SPEED_1G |
4409 : : RTE_ETH_LINK_SPEED_100M;
4410 : : }
4411 : 0 : speed = ice_parse_link_speeds(conf->link_speeds);
4412 : :
4413 : 0 : return ice_phy_conf_link(hw, speed, true);
4414 : : }
4415 : :
4416 : : static int
4417 : 0 : ice_phy_conf_link(struct ice_hw *hw,
4418 : : u16 link_speeds_bitmap,
4419 : : bool link_up)
4420 : : {
4421 : 0 : struct ice_aqc_set_phy_cfg_data cfg = { 0 };
4422 : 0 : struct ice_port_info *pi = hw->port_info;
4423 : : struct ice_aqc_get_phy_caps_data *phy_caps;
4424 : : int err;
4425 : 0 : u64 phy_type_low = 0;
4426 : 0 : u64 phy_type_high = 0;
4427 : :
4428 : : phy_caps = (struct ice_aqc_get_phy_caps_data *)
4429 : 0 : ice_malloc(hw, sizeof(*phy_caps));
4430 [ # # ]: 0 : if (!phy_caps)
4431 : : return ICE_ERR_NO_MEMORY;
4432 : :
4433 [ # # ]: 0 : if (!pi)
4434 : : return -EIO;
4435 : :
4436 : :
4437 [ # # ]: 0 : if (ice_fw_supports_report_dflt_cfg(pi->hw))
4438 : 0 : err = ice_aq_get_phy_caps(pi, false, ICE_AQC_REPORT_DFLT_CFG,
4439 : : phy_caps, NULL);
4440 : : else
4441 : 0 : err = ice_aq_get_phy_caps(pi, false, ICE_AQC_REPORT_TOPO_CAP_MEDIA,
4442 : : phy_caps, NULL);
4443 [ # # ]: 0 : if (err)
4444 : 0 : goto done;
4445 : :
4446 : 0 : ice_update_phy_type(&phy_type_low, &phy_type_high, link_speeds_bitmap);
4447 : :
4448 [ # # ]: 0 : if (link_speeds_bitmap == ICE_LINK_SPEED_UNKNOWN) {
4449 : 0 : cfg.phy_type_low = phy_caps->phy_type_low;
4450 : 0 : cfg.phy_type_high = phy_caps->phy_type_high;
4451 [ # # ]: 0 : } else if (phy_type_low & phy_caps->phy_type_low ||
4452 [ # # ]: 0 : phy_type_high & phy_caps->phy_type_high) {
4453 : 0 : cfg.phy_type_low = phy_type_low & phy_caps->phy_type_low;
4454 : 0 : cfg.phy_type_high = phy_type_high & phy_caps->phy_type_high;
4455 : : } else {
4456 : 0 : PMD_DRV_LOG(WARNING, "Invalid speed setting, set to default!");
4457 : 0 : cfg.phy_type_low = phy_caps->phy_type_low;
4458 : 0 : cfg.phy_type_high = phy_caps->phy_type_high;
4459 : : }
4460 : :
4461 : 0 : cfg.caps = phy_caps->caps | ICE_AQ_PHY_ENA_AUTO_LINK_UPDT;
4462 : 0 : cfg.low_power_ctrl_an = phy_caps->low_power_ctrl_an;
4463 : 0 : cfg.eee_cap = phy_caps->eee_cap;
4464 : 0 : cfg.eeer_value = phy_caps->eeer_value;
4465 : 0 : cfg.link_fec_opt = phy_caps->link_fec_options;
4466 [ # # ]: 0 : if (link_up)
4467 : 0 : cfg.caps |= ICE_AQ_PHY_ENA_LINK;
4468 : : else
4469 : 0 : cfg.caps &= ~ICE_AQ_PHY_ENA_LINK;
4470 : :
4471 : 0 : err = ice_aq_set_phy_cfg(hw, pi, &cfg, NULL);
4472 : :
4473 : 0 : done:
4474 : 0 : ice_free(hw, phy_caps);
4475 : 0 : return err;
4476 : : }
4477 : :
4478 : : static int
4479 : 0 : ice_dev_set_link_up(struct rte_eth_dev *dev)
4480 : : {
4481 : 0 : return ice_apply_link_speed(dev);
4482 : : }
4483 : :
4484 : : static int
4485 : 0 : ice_dev_set_link_down(struct rte_eth_dev *dev)
4486 : : {
4487 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4488 : : uint8_t speed = ICE_LINK_SPEED_UNKNOWN;
4489 : :
4490 : 0 : return ice_phy_conf_link(hw, speed, false);
4491 : : }
4492 : :
4493 : : static int
4494 : 0 : ice_dev_led_on(struct rte_eth_dev *dev)
4495 : : {
4496 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4497 : 0 : int status = ice_aq_set_port_id_led(hw->port_info, false, NULL);
4498 : :
4499 [ # # ]: 0 : return status == ICE_SUCCESS ? 0 : -ENOTSUP;
4500 : : }
4501 : :
4502 : : static int
4503 : 0 : ice_dev_led_off(struct rte_eth_dev *dev)
4504 : : {
4505 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4506 : 0 : int status = ice_aq_set_port_id_led(hw->port_info, true, NULL);
4507 : :
4508 [ # # ]: 0 : return status == ICE_SUCCESS ? 0 : -ENOTSUP;
4509 : : }
4510 : :
4511 : : static int
4512 : 0 : ice_mtu_set(struct rte_eth_dev *dev, uint16_t mtu __rte_unused)
4513 : : {
4514 : : /* mtu setting is forbidden if port is start */
4515 [ # # ]: 0 : if (dev->data->dev_started != 0) {
4516 : 0 : PMD_DRV_LOG(ERR,
4517 : : "port %d must be stopped before configuration",
4518 : : dev->data->port_id);
4519 : 0 : return -EBUSY;
4520 : : }
4521 : :
4522 : : return 0;
4523 : : }
4524 : :
4525 : 0 : static int ice_macaddr_set(struct rte_eth_dev *dev,
4526 : : struct rte_ether_addr *mac_addr)
4527 : : {
4528 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4529 : : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4530 [ # # ]: 0 : struct ice_vsi *vsi = pf->main_vsi;
4531 : : struct ice_mac_filter *f;
4532 : : uint8_t flags = 0;
4533 : : int ret;
4534 : :
4535 : : if (!rte_is_valid_assigned_ether_addr(mac_addr)) {
4536 : 0 : PMD_DRV_LOG(ERR, "Tried to set invalid MAC address.");
4537 : 0 : return -EINVAL;
4538 : : }
4539 : :
4540 [ # # ]: 0 : TAILQ_FOREACH(f, &vsi->mac_list, next) {
4541 [ # # ]: 0 : if (rte_is_same_ether_addr(&pf->dev_addr, &f->mac_info.mac_addr))
4542 : : break;
4543 : : }
4544 : :
4545 [ # # ]: 0 : if (!f) {
4546 : 0 : PMD_DRV_LOG(ERR, "Failed to find filter for default mac");
4547 : 0 : return -EIO;
4548 : : }
4549 : :
4550 : 0 : ret = ice_remove_mac_filter(vsi, &f->mac_info.mac_addr);
4551 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
4552 : 0 : PMD_DRV_LOG(ERR, "Failed to delete mac filter");
4553 : 0 : return -EIO;
4554 : : }
4555 : 0 : ret = ice_add_mac_filter(vsi, mac_addr);
4556 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
4557 : 0 : PMD_DRV_LOG(ERR, "Failed to add mac filter");
4558 : 0 : return -EIO;
4559 : : }
4560 : : rte_ether_addr_copy(mac_addr, &pf->dev_addr);
4561 : :
4562 : : flags = ICE_AQC_MAN_MAC_UPDATE_LAA_WOL;
4563 : 0 : ret = ice_aq_manage_mac_write(hw, mac_addr->addr_bytes, flags, NULL);
4564 [ # # ]: 0 : if (ret != ICE_SUCCESS)
4565 : 0 : PMD_DRV_LOG(ERR, "Failed to set manage mac");
4566 : :
4567 : : return 0;
4568 : : }
4569 : :
4570 : : /* Add a MAC address, and update filters */
4571 : : static int
4572 : 0 : ice_macaddr_add(struct rte_eth_dev *dev,
4573 : : struct rte_ether_addr *mac_addr,
4574 : : __rte_unused uint32_t index,
4575 : : __rte_unused uint32_t pool)
4576 : : {
4577 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4578 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4579 : : int ret;
4580 : :
4581 : 0 : ret = ice_add_mac_filter(vsi, mac_addr);
4582 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
4583 : 0 : PMD_DRV_LOG(ERR, "Failed to add MAC filter");
4584 : 0 : return -EINVAL;
4585 : : }
4586 : :
4587 : : return ICE_SUCCESS;
4588 : : }
4589 : :
4590 : : /* Remove a MAC address, and update filters */
4591 : : static void
4592 : 0 : ice_macaddr_remove(struct rte_eth_dev *dev, uint32_t index)
4593 : : {
4594 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4595 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4596 : : struct rte_eth_dev_data *data = dev->data;
4597 : : struct rte_ether_addr *macaddr;
4598 : : int ret;
4599 : :
4600 : 0 : macaddr = &data->mac_addrs[index];
4601 : 0 : ret = ice_remove_mac_filter(vsi, macaddr);
4602 [ # # ]: 0 : if (ret) {
4603 : 0 : PMD_DRV_LOG(ERR, "Failed to remove MAC filter");
4604 : 0 : return;
4605 : : }
4606 : : }
4607 : :
4608 : : static int
4609 : 0 : ice_vlan_filter_set(struct rte_eth_dev *dev, uint16_t vlan_id, int on)
4610 : : {
4611 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4612 : 0 : struct ice_vlan vlan = ICE_VLAN(RTE_ETHER_TYPE_VLAN, vlan_id);
4613 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4614 : : int ret;
4615 : :
4616 : 0 : PMD_INIT_FUNC_TRACE();
4617 : :
4618 : : /**
4619 : : * Vlan 0 is the generic filter for untagged packets
4620 : : * and can't be removed or added by user.
4621 : : */
4622 [ # # ]: 0 : if (vlan_id == 0)
4623 : : return 0;
4624 : :
4625 [ # # ]: 0 : if (on) {
4626 : 0 : ret = ice_add_vlan_filter(vsi, &vlan);
4627 [ # # ]: 0 : if (ret < 0) {
4628 : 0 : PMD_DRV_LOG(ERR, "Failed to add vlan filter");
4629 : 0 : return -EINVAL;
4630 : : }
4631 : : } else {
4632 : 0 : ret = ice_remove_vlan_filter(vsi, &vlan);
4633 [ # # ]: 0 : if (ret < 0) {
4634 : 0 : PMD_DRV_LOG(ERR, "Failed to remove vlan filter");
4635 : 0 : return -EINVAL;
4636 : : }
4637 : : }
4638 : :
4639 : : return 0;
4640 : : }
4641 : :
4642 : : /* In Single VLAN Mode (SVM), single VLAN filters via ICE_SW_LKUP_VLAN are
4643 : : * based on the inner VLAN ID, so the VLAN TPID (i.e. 0x8100 or 0x888a8)
4644 : : * doesn't matter. In Double VLAN Mode (DVM), outer/single VLAN filters via
4645 : : * ICE_SW_LKUP_VLAN are based on the outer/single VLAN ID + VLAN TPID.
4646 : : *
4647 : : * For both modes add a VLAN 0 + no VLAN TPID filter to handle untagged traffic
4648 : : * when VLAN pruning is enabled. Also, this handles VLAN 0 priority tagged
4649 : : * traffic in SVM, since the VLAN TPID isn't part of filtering.
4650 : : *
4651 : : * If DVM is enabled then an explicit VLAN 0 + VLAN TPID filter needs to be
4652 : : * added to allow VLAN 0 priority tagged traffic in DVM, since the VLAN TPID is
4653 : : * part of filtering.
4654 : : */
4655 : : static int
4656 : 0 : ice_vsi_add_vlan_zero(struct ice_vsi *vsi)
4657 : : {
4658 : : struct ice_vlan vlan;
4659 : : int err;
4660 : :
4661 : 0 : vlan = ICE_VLAN(0, 0);
4662 : 0 : err = ice_add_vlan_filter(vsi, &vlan);
4663 [ # # ]: 0 : if (err) {
4664 : 0 : PMD_DRV_LOG(DEBUG, "Failed to add VLAN ID 0");
4665 : 0 : return err;
4666 : : }
4667 : :
4668 : : /* in SVM both VLAN 0 filters are identical */
4669 [ # # ]: 0 : if (!ice_is_dvm_ena(&vsi->adapter->hw))
4670 : : return 0;
4671 : :
4672 : 0 : vlan = ICE_VLAN(RTE_ETHER_TYPE_VLAN, 0);
4673 : 0 : err = ice_add_vlan_filter(vsi, &vlan);
4674 [ # # ]: 0 : if (err) {
4675 : 0 : PMD_DRV_LOG(DEBUG, "Failed to add VLAN ID 0 in double VLAN mode");
4676 : 0 : return err;
4677 : : }
4678 : :
4679 : : return 0;
4680 : : }
4681 : :
4682 : : /*
4683 : : * Delete the VLAN 0 filters in the same manner that they were added in
4684 : : * ice_vsi_add_vlan_zero.
4685 : : */
4686 : : static int
4687 : 0 : ice_vsi_del_vlan_zero(struct ice_vsi *vsi)
4688 : : {
4689 : : struct ice_vlan vlan;
4690 : : int err;
4691 : :
4692 : 0 : vlan = ICE_VLAN(0, 0);
4693 : 0 : err = ice_remove_vlan_filter(vsi, &vlan);
4694 [ # # ]: 0 : if (err) {
4695 : 0 : PMD_DRV_LOG(DEBUG, "Failed to remove VLAN ID 0");
4696 : 0 : return err;
4697 : : }
4698 : :
4699 : : /* in SVM both VLAN 0 filters are identical */
4700 [ # # ]: 0 : if (!ice_is_dvm_ena(&vsi->adapter->hw))
4701 : : return 0;
4702 : :
4703 : 0 : vlan = ICE_VLAN(RTE_ETHER_TYPE_VLAN, 0);
4704 : 0 : err = ice_remove_vlan_filter(vsi, &vlan);
4705 [ # # ]: 0 : if (err) {
4706 : 0 : PMD_DRV_LOG(DEBUG, "Failed to remove VLAN ID 0 in double VLAN mode");
4707 : 0 : return err;
4708 : : }
4709 : :
4710 : : return 0;
4711 : : }
4712 : :
4713 : : /* Configure vlan filter on or off */
4714 : : static int
4715 : 0 : ice_vsi_config_vlan_filter(struct ice_vsi *vsi, bool on)
4716 : : {
4717 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4718 : : struct ice_vsi_ctx ctxt;
4719 : : uint8_t sw_flags2;
4720 : : int ret = 0;
4721 : :
4722 : : sw_flags2 = ICE_AQ_VSI_SW_FLAG_RX_VLAN_PRUNE_ENA;
4723 : :
4724 [ # # ]: 0 : if (on)
4725 : 0 : vsi->info.sw_flags2 |= sw_flags2;
4726 : : else
4727 : 0 : vsi->info.sw_flags2 &= ~sw_flags2;
4728 : :
4729 : 0 : vsi->info.sw_id = hw->port_info->sw_id;
4730 [ # # ]: 0 : (void)rte_memcpy(&ctxt.info, &vsi->info, sizeof(vsi->info));
4731 : 0 : ctxt.info.valid_sections =
4732 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_SW_VALID |
4733 : : ICE_AQ_VSI_PROP_SECURITY_VALID);
4734 : 0 : ctxt.vsi_num = vsi->vsi_id;
4735 : :
4736 : 0 : ret = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4737 [ # # ]: 0 : if (ret) {
4738 [ # # ]: 0 : PMD_DRV_LOG(INFO, "Update VSI failed to %s vlan rx pruning",
4739 : : on ? "enable" : "disable");
4740 : 0 : return -EINVAL;
4741 : : } else {
4742 : 0 : vsi->info.valid_sections |=
4743 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_SW_VALID |
4744 : : ICE_AQ_VSI_PROP_SECURITY_VALID);
4745 : : }
4746 : :
4747 : : /* consist with other drivers, allow untagged packet when vlan filter on */
4748 [ # # ]: 0 : if (on)
4749 : 0 : ret = ice_vsi_add_vlan_zero(vsi);
4750 : : else
4751 : 0 : ret = ice_vsi_del_vlan_zero(vsi);
4752 : :
4753 : : return 0;
4754 : : }
4755 : :
4756 : : /* Manage VLAN stripping for the VSI for Rx */
4757 : : static int
4758 : 0 : ice_vsi_manage_vlan_stripping(struct ice_vsi *vsi, bool ena)
4759 : : {
4760 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4761 : : struct ice_vsi_ctx ctxt;
4762 : : int status, err = 0;
4763 : :
4764 : : /* do not allow modifying VLAN stripping when a port VLAN is configured
4765 : : * on this VSI
4766 : : */
4767 [ # # ]: 0 : if (vsi->info.port_based_inner_vlan)
4768 : : return 0;
4769 : :
4770 : : memset(&ctxt, 0, sizeof(ctxt));
4771 : :
4772 [ # # ]: 0 : if (ena)
4773 : : /* Strip VLAN tag from Rx packet and put it in the desc */
4774 : : ctxt.info.inner_vlan_flags =
4775 : : ICE_AQ_VSI_INNER_VLAN_EMODE_STR_BOTH;
4776 : : else
4777 : : /* Disable stripping. Leave tag in packet */
4778 : 0 : ctxt.info.inner_vlan_flags =
4779 : : ICE_AQ_VSI_INNER_VLAN_EMODE_NOTHING;
4780 : :
4781 : : /* Allow all packets untagged/tagged */
4782 : 0 : ctxt.info.inner_vlan_flags |= ICE_AQ_VSI_INNER_VLAN_TX_MODE_ALL;
4783 : :
4784 : 0 : ctxt.info.valid_sections = rte_cpu_to_le_16(ICE_AQ_VSI_PROP_VLAN_VALID);
4785 : :
4786 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4787 [ # # ]: 0 : if (status) {
4788 [ # # ]: 0 : PMD_DRV_LOG(ERR, "Update VSI failed to %s vlan stripping",
4789 : : ena ? "enable" : "disable");
4790 : : err = -EIO;
4791 : : } else {
4792 : 0 : vsi->info.inner_vlan_flags = ctxt.info.inner_vlan_flags;
4793 : : }
4794 : :
4795 : : return err;
4796 : : }
4797 : :
4798 : : static int
4799 : : ice_vsi_ena_inner_stripping(struct ice_vsi *vsi)
4800 : : {
4801 : 0 : return ice_vsi_manage_vlan_stripping(vsi, true);
4802 : : }
4803 : :
4804 : : static int
4805 : : ice_vsi_dis_inner_stripping(struct ice_vsi *vsi)
4806 : : {
4807 : 0 : return ice_vsi_manage_vlan_stripping(vsi, false);
4808 : : }
4809 : :
4810 : : /**
4811 : : * tpid_to_vsi_outer_vlan_type - convert from TPID to VSI context based tag_type
4812 : : * @tpid: tpid used to translate into VSI context based tag_type
4813 : : * @tag_type: output variable to hold the VSI context based tag type
4814 : : */
4815 : : static int tpid_to_vsi_outer_vlan_type(u16 tpid, u8 *tag_type)
4816 : : {
4817 [ # # # # : 0 : switch (tpid) {
# # # # ]
4818 : : case RTE_ETHER_TYPE_VLAN:
4819 : : *tag_type = ICE_AQ_VSI_OUTER_TAG_VLAN_8100;
4820 : : break;
4821 : : case RTE_ETHER_TYPE_QINQ:
4822 : : *tag_type = ICE_AQ_VSI_OUTER_TAG_STAG;
4823 : : break;
4824 : : case RTE_ETHER_TYPE_QINQ1:
4825 : : *tag_type = ICE_AQ_VSI_OUTER_TAG_VLAN_9100;
4826 : : break;
4827 : : default:
4828 : : *tag_type = 0;
4829 : : return -EINVAL;
4830 : : }
4831 : :
4832 : : return 0;
4833 : : }
4834 : :
4835 : : /**
4836 : : * ice_is_supported_port_vlan_proto - make sure the vlan_proto is supported
4837 : : * @hw: hardware structure used to check the VLAN mode
4838 : : * @vlan_proto: VLAN TPID being checked
4839 : : *
4840 : : * If the device is configured in Double VLAN Mode (DVM), it supports three
4841 : : * types: RTE_ETHER_TYPE_VLAN, RTE_ETHER_TYPE_QINQ1 and RTE_ETHER_TYPE_QINQ. If the device is
4842 : : * configured in Single VLAN Mode (SVM), then only RTE_ETHER_TYPE_VLAN is supported.
4843 : : */
4844 : : static bool
4845 : 0 : ice_is_supported_port_vlan_proto(struct ice_hw *hw, u16 vlan_proto)
4846 : : {
4847 : : bool is_supported = false;
4848 : :
4849 [ # # # # ]: 0 : switch (vlan_proto) {
4850 : 0 : case RTE_ETHER_TYPE_VLAN:
4851 : : is_supported = true;
4852 : 0 : break;
4853 : 0 : case RTE_ETHER_TYPE_QINQ:
4854 [ # # ]: 0 : if (ice_is_dvm_ena(hw))
4855 : : is_supported = true;
4856 : : break;
4857 : 0 : case RTE_ETHER_TYPE_QINQ1:
4858 [ # # ]: 0 : if (ice_is_dvm_ena(hw))
4859 : : is_supported = true;
4860 : : break;
4861 : : }
4862 : :
4863 : 0 : return is_supported;
4864 : : }
4865 : :
4866 : : /**
4867 : : * ice_vsi_ena_outer_stripping - enable outer VLAN stripping
4868 : : * @vsi: VSI to configure
4869 : : * @tpid: TPID to enable outer VLAN stripping for
4870 : : *
4871 : : * Enable outer VLAN stripping via VSI context. This function should only be
4872 : : * used if DVM is supported.
4873 : : *
4874 : : * Since the VSI context only supports a single TPID for insertion and
4875 : : * stripping, setting the TPID for stripping will affect the TPID for insertion.
4876 : : * Callers need to be aware of this limitation.
4877 : : *
4878 : : * Only modify outer VLAN stripping settings and the VLAN TPID. Outer VLAN
4879 : : * insertion settings are unmodified.
4880 : : *
4881 : : * This enables hardware to strip a VLAN tag with the specified TPID to be
4882 : : * stripped from the packet and placed in the receive descriptor.
4883 : : */
4884 : 0 : static int ice_vsi_ena_outer_stripping(struct ice_vsi *vsi, u16 tpid)
4885 : : {
4886 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4887 : : struct ice_vsi_ctx ctxt;
4888 : : int status, err = 0;
4889 : : u8 tag_type;
4890 : :
4891 : : /* do not allow modifying VLAN stripping when a port VLAN is configured
4892 : : * on this VSI
4893 : : */
4894 [ # # ]: 0 : if (vsi->info.port_based_outer_vlan)
4895 : : return 0;
4896 : :
4897 : : if (tpid_to_vsi_outer_vlan_type(tpid, &tag_type))
4898 : : return -EINVAL;
4899 : :
4900 : : memset(&ctxt, 0, sizeof(ctxt));
4901 : :
4902 : 0 : ctxt.info.valid_sections =
4903 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
4904 : : /* clear current outer VLAN strip settings */
4905 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
4906 : : ~(ICE_AQ_VSI_OUTER_VLAN_EMODE_M | ICE_AQ_VSI_OUTER_TAG_TYPE_M);
4907 : 0 : ctxt.info.outer_vlan_flags |=
4908 : : (ICE_AQ_VSI_OUTER_VLAN_EMODE_SHOW_BOTH <<
4909 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S) |
4910 : 0 : ((tag_type << ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
4911 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M);
4912 : :
4913 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4914 [ # # ]: 0 : if (status) {
4915 : 0 : PMD_DRV_LOG(ERR, "Update VSI failed to enable outer VLAN stripping");
4916 : : err = -EIO;
4917 : : } else {
4918 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
4919 : : }
4920 : :
4921 : : return err;
4922 : : }
4923 : :
4924 : : static int
4925 : 0 : ice_vsi_dis_outer_stripping(struct ice_vsi *vsi)
4926 : : {
4927 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4928 : : struct ice_vsi_ctx ctxt;
4929 : : int status, err = 0;
4930 : :
4931 [ # # ]: 0 : if (vsi->info.port_based_outer_vlan)
4932 : : return 0;
4933 : :
4934 : : memset(&ctxt, 0, sizeof(ctxt));
4935 : :
4936 : 0 : ctxt.info.valid_sections =
4937 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
4938 : : /* clear current outer VLAN strip settings */
4939 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
4940 : : ~ICE_AQ_VSI_OUTER_VLAN_EMODE_M;
4941 : 0 : ctxt.info.outer_vlan_flags |= ICE_AQ_VSI_OUTER_VLAN_EMODE_NOTHING <<
4942 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S;
4943 : :
4944 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4945 [ # # ]: 0 : if (status) {
4946 : 0 : PMD_DRV_LOG(ERR, "Update VSI failed to disable outer VLAN stripping");
4947 : : err = -EIO;
4948 : : } else {
4949 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
4950 : : }
4951 : :
4952 : : return err;
4953 : : }
4954 : :
4955 : : static int
4956 : 0 : ice_vsi_config_vlan_stripping(struct ice_vsi *vsi, bool ena)
4957 : : {
4958 : : int ret;
4959 : :
4960 [ # # ]: 0 : if (ena)
4961 : : ret = ice_vsi_ena_inner_stripping(vsi);
4962 : : else
4963 : : ret = ice_vsi_dis_inner_stripping(vsi);
4964 : :
4965 : 0 : return ret;
4966 : : }
4967 : :
4968 : : /**
4969 : : * ice_vsi_update_l2tsel - update l2tsel field for all Rx rings on this VSI
4970 : : * @vsi: VSI used to update l2tsel on
4971 : : * @l2tsel: l2tsel setting requested
4972 : : *
4973 : : * Use the l2tsel setting to update all of the Rx queue context bits for l2tsel.
4974 : : * This will modify which descriptor field the first offloaded VLAN will be
4975 : : * stripped into.
4976 : : */
4977 : 0 : static void ice_vsi_update_l2tsel(struct ice_vsi *vsi, enum ice_l2tsel l2tsel)
4978 : : {
4979 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4980 : : struct ice_pf *pf = ICE_VSI_TO_PF(vsi);
4981 : 0 : struct rte_eth_dev_data *dev_data = pf->dev_data;
4982 : : u32 l2tsel_bit;
4983 : : uint16_t i;
4984 : :
4985 [ # # ]: 0 : if (l2tsel == ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG2_2ND)
4986 : : l2tsel_bit = 0;
4987 : : else
4988 : : l2tsel_bit = BIT(ICE_L2TSEL_BIT_OFFSET);
4989 : :
4990 [ # # ]: 0 : for (i = 0; i < dev_data->nb_rx_queues; i++) {
4991 : 0 : const struct ci_rx_queue *rxq = dev_data->rx_queues[i];
4992 : : u32 qrx_context_offset;
4993 : : u32 regval;
4994 : :
4995 : 0 : qrx_context_offset = QRX_CONTEXT(ICE_L2TSEL_QRX_CONTEXT_REG_IDX, rxq->reg_idx);
4996 : :
4997 : 0 : regval = rd32(hw, qrx_context_offset);
4998 : 0 : regval &= ~BIT(ICE_L2TSEL_BIT_OFFSET);
4999 : 0 : regval |= l2tsel_bit;
5000 : 0 : wr32(hw, qrx_context_offset, regval);
5001 : : }
5002 : 0 : }
5003 : :
5004 : : /* Configure outer vlan stripping on or off in QinQ mode */
5005 : : static int
5006 : 0 : ice_vsi_config_outer_vlan_stripping(struct ice_vsi *vsi, bool on)
5007 : : {
5008 : 0 : uint16_t outer_ethertype = vsi->adapter->pf.outer_ethertype;
5009 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5010 : : int err = 0;
5011 : :
5012 [ # # ]: 0 : if (vsi->vsi_id >= ICE_MAX_NUM_VSIS) {
5013 : 0 : PMD_DRV_LOG(ERR, "VSI ID exceeds the maximum");
5014 : 0 : return -EINVAL;
5015 : : }
5016 : :
5017 [ # # ]: 0 : if (!ice_is_dvm_ena(hw)) {
5018 : 0 : PMD_DRV_LOG(ERR, "Single VLAN mode (SVM) does not support qinq");
5019 : 0 : return -EOPNOTSUPP;
5020 : : }
5021 : :
5022 [ # # ]: 0 : if (on) {
5023 : 0 : err = ice_vsi_ena_outer_stripping(vsi, outer_ethertype);
5024 [ # # ]: 0 : if (!err) {
5025 : : enum ice_l2tsel l2tsel =
5026 : : ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG2_2ND;
5027 : :
5028 : : /* PF tells the VF that the outer VLAN tag is always
5029 : : * extracted to VIRTCHNL_VLAN_TAG_LOCATION_L2TAG2_2 and
5030 : : * inner is always extracted to
5031 : : * VIRTCHNL_VLAN_TAG_LOCATION_L2TAG1. This is needed to
5032 : : * support outer stripping so the first tag always ends
5033 : : * up in L2TAG2_2ND and the second/inner tag, if
5034 : : * enabled, is extracted in L2TAG1.
5035 : : */
5036 : 0 : ice_vsi_update_l2tsel(vsi, l2tsel);
5037 : : }
5038 : : } else {
5039 : 0 : err = ice_vsi_dis_outer_stripping(vsi);
5040 [ # # ]: 0 : if (!err) {
5041 : : enum ice_l2tsel l2tsel =
5042 : : ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG1;
5043 : :
5044 : : /* PF tells the VF that the outer VLAN tag is always
5045 : : * extracted to VIRTCHNL_VLAN_TAG_LOCATION_L2TAG2_2 and
5046 : : * inner is always extracted to
5047 : : * VIRTCHNL_VLAN_TAG_LOCATION_L2TAG1. This is needed to
5048 : : * support inner stripping while outer stripping is
5049 : : * disabled so that the first and only tag is extracted
5050 : : * in L2TAG1.
5051 : : */
5052 : 0 : ice_vsi_update_l2tsel(vsi, l2tsel);
5053 : : }
5054 : : }
5055 : :
5056 : : return err;
5057 : : }
5058 : :
5059 : : static int
5060 : 0 : ice_vlan_offload_set(struct rte_eth_dev *dev, int mask)
5061 : : {
5062 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5063 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5064 : : struct rte_eth_rxmode *rxmode;
5065 : :
5066 : : rxmode = &dev->data->dev_conf.rxmode;
5067 [ # # ]: 0 : if (mask & RTE_ETH_VLAN_FILTER_MASK) {
5068 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_VLAN_FILTER)
5069 : 0 : ice_vsi_config_vlan_filter(vsi, true);
5070 : : else
5071 : 0 : ice_vsi_config_vlan_filter(vsi, false);
5072 : : }
5073 : :
5074 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5075 [ # # ]: 0 : if (!ice_is_dvm_ena(hw)) {
5076 [ # # ]: 0 : if (mask & RTE_ETH_VLAN_STRIP_MASK) {
5077 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_VLAN_STRIP)
5078 : 0 : ice_vsi_config_vlan_stripping(vsi, true);
5079 : : else
5080 : 0 : ice_vsi_config_vlan_stripping(vsi, false);
5081 : : }
5082 : :
5083 [ # # ]: 0 : if (mask & RTE_ETH_QINQ_STRIP_MASK) {
5084 : 0 : PMD_DRV_LOG(ERR, "Single VLAN mode (SVM) does not support qinq");
5085 : 0 : return -ENOTSUP;
5086 : : }
5087 : : } else {
5088 [ # # ]: 0 : if ((mask & RTE_ETH_VLAN_STRIP_MASK) |
5089 : : (mask & RTE_ETH_QINQ_STRIP_MASK)) {
5090 [ # # ]: 0 : if (rxmode->offloads & (RTE_ETH_RX_OFFLOAD_VLAN_STRIP |
5091 : : RTE_ETH_RX_OFFLOAD_QINQ_STRIP))
5092 : 0 : ice_vsi_config_outer_vlan_stripping(vsi, true);
5093 : : else
5094 : 0 : ice_vsi_config_outer_vlan_stripping(vsi, false);
5095 : : }
5096 : :
5097 [ # # ]: 0 : if (mask & RTE_ETH_QINQ_STRIP_MASK) {
5098 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_QINQ_STRIP)
5099 : 0 : ice_vsi_config_vlan_stripping(vsi, true);
5100 : : else
5101 : 0 : ice_vsi_config_vlan_stripping(vsi, false);
5102 : : }
5103 : : }
5104 : :
5105 : : return 0;
5106 : : }
5107 : :
5108 : : static int
5109 : 0 : ice_get_rss_lut(struct ice_vsi *vsi, uint8_t *lut, uint16_t lut_size)
5110 : : {
5111 : : struct ice_aq_get_set_rss_lut_params lut_params;
5112 : 0 : struct ice_pf *pf = ICE_VSI_TO_PF(vsi);
5113 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5114 : : int ret;
5115 : :
5116 [ # # ]: 0 : if (!lut)
5117 : : return -EINVAL;
5118 : :
5119 [ # # ]: 0 : if (pf->flags & ICE_FLAG_RSS_AQ_CAPABLE) {
5120 : 0 : lut_params.vsi_handle = vsi->idx;
5121 : 0 : lut_params.lut_size = lut_size;
5122 : 0 : lut_params.lut_type = ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_PF;
5123 : 0 : lut_params.lut = lut;
5124 : 0 : lut_params.global_lut_id = 0;
5125 : 0 : ret = ice_aq_get_rss_lut(hw, &lut_params);
5126 [ # # ]: 0 : if (ret) {
5127 : 0 : PMD_DRV_LOG(ERR, "Failed to get RSS lookup table");
5128 : 0 : return -EINVAL;
5129 : : }
5130 : : } else {
5131 : : uint64_t *lut_dw = (uint64_t *)lut;
5132 : 0 : uint16_t i, lut_size_dw = lut_size / 4;
5133 : :
5134 [ # # ]: 0 : for (i = 0; i < lut_size_dw; i++)
5135 : 0 : lut_dw[i] = ICE_READ_REG(hw, PFQF_HLUT(i));
5136 : : }
5137 : :
5138 : : return 0;
5139 : : }
5140 : :
5141 : : static int
5142 : 0 : ice_set_rss_lut(struct ice_vsi *vsi, uint8_t *lut, uint16_t lut_size)
5143 : : {
5144 : : struct ice_aq_get_set_rss_lut_params lut_params;
5145 : : struct ice_pf *pf;
5146 : : struct ice_hw *hw;
5147 : : int ret;
5148 : :
5149 [ # # ]: 0 : if (!vsi || !lut)
5150 : : return -EINVAL;
5151 : :
5152 : 0 : pf = ICE_VSI_TO_PF(vsi);
5153 : 0 : hw = ICE_VSI_TO_HW(vsi);
5154 : :
5155 [ # # ]: 0 : if (pf->flags & ICE_FLAG_RSS_AQ_CAPABLE) {
5156 : 0 : lut_params.vsi_handle = vsi->idx;
5157 : 0 : lut_params.lut_size = lut_size;
5158 : 0 : lut_params.lut_type = ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_PF;
5159 : 0 : lut_params.lut = lut;
5160 : 0 : lut_params.global_lut_id = 0;
5161 : 0 : ret = ice_aq_set_rss_lut(hw, &lut_params);
5162 [ # # ]: 0 : if (ret) {
5163 : 0 : PMD_DRV_LOG(ERR, "Failed to set RSS lookup table");
5164 : 0 : return -EINVAL;
5165 : : }
5166 : : } else {
5167 : : uint64_t *lut_dw = (uint64_t *)lut;
5168 : 0 : uint16_t i, lut_size_dw = lut_size / 4;
5169 : :
5170 [ # # ]: 0 : for (i = 0; i < lut_size_dw; i++)
5171 : 0 : ICE_WRITE_REG(hw, PFQF_HLUT(i), lut_dw[i]);
5172 : :
5173 : 0 : ice_flush(hw);
5174 : : }
5175 : :
5176 : : return 0;
5177 : : }
5178 : :
5179 : : static int
5180 : 0 : ice_rss_reta_update(struct rte_eth_dev *dev,
5181 : : struct rte_eth_rss_reta_entry64 *reta_conf,
5182 : : uint16_t reta_size)
5183 : : {
5184 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5185 : 0 : uint16_t i, lut_size = pf->hash_lut_size;
5186 : : uint16_t idx, shift;
5187 : : uint8_t *lut;
5188 : : int ret;
5189 : :
5190 : 0 : if (reta_size != ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_128 &&
5191 [ # # # # ]: 0 : reta_size != ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_512 &&
5192 : : reta_size != ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_2K) {
5193 : 0 : PMD_DRV_LOG(ERR,
5194 : : "The size of hash lookup table configured (%d)"
5195 : : "doesn't match the number hardware can "
5196 : : "supported (128, 512, 2048)",
5197 : : reta_size);
5198 : 0 : return -EINVAL;
5199 : : }
5200 : :
5201 : : /* It MUST use the current LUT size to get the RSS lookup table,
5202 : : * otherwise if will fail with -100 error code.
5203 : : */
5204 : 0 : lut = rte_zmalloc(NULL, RTE_MAX(reta_size, lut_size), 0);
5205 [ # # ]: 0 : if (!lut) {
5206 : 0 : PMD_DRV_LOG(ERR, "No memory can be allocated");
5207 : 0 : return -ENOMEM;
5208 : : }
5209 : 0 : ret = ice_get_rss_lut(pf->main_vsi, lut, lut_size);
5210 [ # # ]: 0 : if (ret)
5211 : 0 : goto out;
5212 : :
5213 [ # # ]: 0 : for (i = 0; i < reta_size; i++) {
5214 : 0 : idx = i / RTE_ETH_RETA_GROUP_SIZE;
5215 : 0 : shift = i % RTE_ETH_RETA_GROUP_SIZE;
5216 [ # # ]: 0 : if (reta_conf[idx].mask & (1ULL << shift))
5217 : 0 : lut[i] = reta_conf[idx].reta[shift];
5218 : : }
5219 : 0 : ret = ice_set_rss_lut(pf->main_vsi, lut, reta_size);
5220 [ # # ]: 0 : if (ret == 0 && lut_size != reta_size) {
5221 : 0 : PMD_DRV_LOG(INFO,
5222 : : "The size of hash lookup table is changed from (%d) to (%d)",
5223 : : lut_size, reta_size);
5224 : 0 : pf->hash_lut_size = reta_size;
5225 : : }
5226 : :
5227 : 0 : out:
5228 : 0 : rte_free(lut);
5229 : :
5230 : 0 : return ret;
5231 : : }
5232 : :
5233 : : static int
5234 : 0 : ice_rss_reta_query(struct rte_eth_dev *dev,
5235 : : struct rte_eth_rss_reta_entry64 *reta_conf,
5236 : : uint16_t reta_size)
5237 : : {
5238 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5239 : 0 : uint16_t i, lut_size = pf->hash_lut_size;
5240 : : uint16_t idx, shift;
5241 : : uint8_t *lut;
5242 : : int ret;
5243 : :
5244 [ # # ]: 0 : if (reta_size != lut_size) {
5245 : 0 : PMD_DRV_LOG(ERR,
5246 : : "The size of hash lookup table configured (%d)"
5247 : : "doesn't match the number hardware can "
5248 : : "supported (%d)",
5249 : : reta_size, lut_size);
5250 : 0 : return -EINVAL;
5251 : : }
5252 : :
5253 : 0 : lut = rte_zmalloc(NULL, reta_size, 0);
5254 [ # # ]: 0 : if (!lut) {
5255 : 0 : PMD_DRV_LOG(ERR, "No memory can be allocated");
5256 : 0 : return -ENOMEM;
5257 : : }
5258 : :
5259 : 0 : ret = ice_get_rss_lut(pf->main_vsi, lut, reta_size);
5260 [ # # ]: 0 : if (ret)
5261 : 0 : goto out;
5262 : :
5263 [ # # ]: 0 : for (i = 0; i < reta_size; i++) {
5264 : 0 : idx = i / RTE_ETH_RETA_GROUP_SIZE;
5265 : 0 : shift = i % RTE_ETH_RETA_GROUP_SIZE;
5266 [ # # ]: 0 : if (reta_conf[idx].mask & (1ULL << shift))
5267 : 0 : reta_conf[idx].reta[shift] = lut[i];
5268 : : }
5269 : :
5270 : 0 : out:
5271 : 0 : rte_free(lut);
5272 : :
5273 : 0 : return ret;
5274 : : }
5275 : :
5276 : : static int
5277 : 0 : ice_set_rss_key(struct ice_vsi *vsi, uint8_t *key, uint8_t key_len)
5278 : : {
5279 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5280 : : int ret = 0;
5281 : :
5282 [ # # ]: 0 : if (!key || key_len == 0) {
5283 : 0 : PMD_DRV_LOG(DEBUG, "No key to be configured");
5284 : 0 : return 0;
5285 [ # # ]: 0 : } else if (key_len != (VSIQF_HKEY_MAX_INDEX + 1) *
5286 : : sizeof(uint32_t)) {
5287 : 0 : PMD_DRV_LOG(ERR, "Invalid key length %u", key_len);
5288 : 0 : return -EINVAL;
5289 : : }
5290 : :
5291 : : struct ice_aqc_get_set_rss_keys *key_dw =
5292 : : (struct ice_aqc_get_set_rss_keys *)key;
5293 : :
5294 : 0 : ret = ice_aq_set_rss_key(hw, vsi->idx, key_dw);
5295 [ # # ]: 0 : if (ret) {
5296 : 0 : PMD_DRV_LOG(ERR, "Failed to configure RSS key via AQ");
5297 : : ret = -EINVAL;
5298 : : }
5299 : :
5300 : : return ret;
5301 : : }
5302 : :
5303 : : static int
5304 : 0 : ice_get_rss_key(struct ice_vsi *vsi, uint8_t *key, uint8_t *key_len)
5305 : : {
5306 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5307 : : int ret;
5308 : :
5309 [ # # ]: 0 : if (!key || !key_len)
5310 : : return -EINVAL;
5311 : :
5312 : 0 : ret = ice_aq_get_rss_key
5313 : 0 : (hw, vsi->idx,
5314 : : (struct ice_aqc_get_set_rss_keys *)key);
5315 [ # # ]: 0 : if (ret) {
5316 : 0 : PMD_DRV_LOG(ERR, "Failed to get RSS key via AQ");
5317 : 0 : return -EINVAL;
5318 : : }
5319 : 0 : *key_len = (VSIQF_HKEY_MAX_INDEX + 1) * sizeof(uint32_t);
5320 : :
5321 : 0 : return 0;
5322 : : }
5323 : :
5324 : : static int
5325 : 0 : ice_rss_hash_update(struct rte_eth_dev *dev,
5326 : : struct rte_eth_rss_conf *rss_conf)
5327 : : {
5328 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5329 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5330 : : int status;
5331 : :
5332 : : /* set hash key */
5333 : 0 : status = ice_set_rss_key(vsi, rss_conf->rss_key, rss_conf->rss_key_len);
5334 [ # # ]: 0 : if (status)
5335 : : return status;
5336 : :
5337 [ # # ]: 0 : if (rss_conf->rss_hf == 0)
5338 : 0 : pf->rss_hf = 0;
5339 : :
5340 : : /* RSS hash configuration */
5341 : 0 : ice_rss_hash_set(pf, rss_conf->rss_hf);
5342 : :
5343 : 0 : return 0;
5344 : : }
5345 : :
5346 : : static int
5347 : 0 : ice_rss_hash_conf_get(struct rte_eth_dev *dev,
5348 : : struct rte_eth_rss_conf *rss_conf)
5349 : : {
5350 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5351 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5352 : :
5353 : 0 : ice_get_rss_key(vsi, rss_conf->rss_key,
5354 : : &rss_conf->rss_key_len);
5355 : :
5356 : 0 : rss_conf->rss_hf = pf->rss_hf;
5357 : 0 : return 0;
5358 : : }
5359 : :
5360 : : static int
5361 : 0 : ice_promisc_enable(struct rte_eth_dev *dev)
5362 : : {
5363 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5364 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5365 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5366 : : int status, ret = 0;
5367 : : ice_declare_bitmap(pmask, ICE_PROMISC_MAX);
5368 : : ice_zero_bitmap(pmask, ICE_PROMISC_MAX);
5369 : :
5370 : : ice_set_bit(ICE_PROMISC_UCAST_RX, pmask);
5371 : : ice_set_bit(ICE_PROMISC_UCAST_TX, pmask);
5372 : : ice_set_bit(ICE_PROMISC_MCAST_RX, pmask);
5373 : : ice_set_bit(ICE_PROMISC_MCAST_TX, pmask);
5374 : :
5375 : 0 : status = ice_set_vsi_promisc(hw, vsi->idx, pmask, 0);
5376 [ # # # ]: 0 : switch (status) {
5377 : 0 : case ICE_ERR_ALREADY_EXISTS:
5378 : 0 : PMD_DRV_LOG(DEBUG, "Promisc mode has already been enabled");
5379 : : case ICE_SUCCESS:
5380 : : break;
5381 : 0 : default:
5382 : 0 : PMD_DRV_LOG(ERR, "Failed to enable promisc, err=%d", status);
5383 : : ret = -EAGAIN;
5384 : : }
5385 : :
5386 : 0 : return ret;
5387 : : }
5388 : :
5389 : : static int
5390 : 0 : ice_promisc_disable(struct rte_eth_dev *dev)
5391 : : {
5392 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5393 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5394 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5395 : : int status, ret = 0;
5396 : : ice_declare_bitmap(pmask, ICE_PROMISC_MAX);
5397 : : ice_zero_bitmap(pmask, ICE_PROMISC_MAX);
5398 : :
5399 [ # # ]: 0 : if (dev->data->all_multicast == 1) {
5400 : : ice_set_bit(ICE_PROMISC_UCAST_RX, pmask);
5401 : : ice_set_bit(ICE_PROMISC_UCAST_TX, pmask);
5402 : : } else {
5403 : : ice_set_bit(ICE_PROMISC_UCAST_RX, pmask);
5404 : : ice_set_bit(ICE_PROMISC_UCAST_TX, pmask);
5405 : : ice_set_bit(ICE_PROMISC_MCAST_RX, pmask);
5406 : : ice_set_bit(ICE_PROMISC_MCAST_TX, pmask);
5407 : : }
5408 : :
5409 : 0 : status = ice_clear_vsi_promisc(hw, vsi->idx, pmask, 0);
5410 [ # # ]: 0 : if (status != ICE_SUCCESS) {
5411 : 0 : PMD_DRV_LOG(ERR, "Failed to clear promisc, err=%d", status);
5412 : : ret = -EAGAIN;
5413 : : }
5414 : :
5415 : 0 : return ret;
5416 : : }
5417 : :
5418 : : static int
5419 : 0 : ice_allmulti_enable(struct rte_eth_dev *dev)
5420 : : {
5421 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5422 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5423 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5424 : : int status, ret = 0;
5425 : : ice_declare_bitmap(pmask, ICE_PROMISC_MAX);
5426 : : ice_zero_bitmap(pmask, ICE_PROMISC_MAX);
5427 : :
5428 : : ice_set_bit(ICE_PROMISC_MCAST_RX, pmask);
5429 : : ice_set_bit(ICE_PROMISC_MCAST_TX, pmask);
5430 : :
5431 : 0 : status = ice_set_vsi_promisc(hw, vsi->idx, pmask, 0);
5432 : :
5433 [ # # # ]: 0 : switch (status) {
5434 : 0 : case ICE_ERR_ALREADY_EXISTS:
5435 : 0 : PMD_DRV_LOG(DEBUG, "Allmulti has already been enabled");
5436 : : case ICE_SUCCESS:
5437 : : break;
5438 : 0 : default:
5439 : 0 : PMD_DRV_LOG(ERR, "Failed to enable allmulti, err=%d", status);
5440 : : ret = -EAGAIN;
5441 : : }
5442 : :
5443 : 0 : return ret;
5444 : : }
5445 : :
5446 : : static int
5447 : 0 : ice_allmulti_disable(struct rte_eth_dev *dev)
5448 : : {
5449 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5450 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5451 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5452 : : int status, ret = 0;
5453 : : ice_declare_bitmap(pmask, ICE_PROMISC_MAX);
5454 : : ice_zero_bitmap(pmask, ICE_PROMISC_MAX);
5455 : :
5456 [ # # ]: 0 : if (dev->data->promiscuous == 1)
5457 : : return 0; /* must remain in all_multicast mode */
5458 : :
5459 : : ice_set_bit(ICE_PROMISC_MCAST_RX, pmask);
5460 : : ice_set_bit(ICE_PROMISC_MCAST_TX, pmask);
5461 : :
5462 : 0 : status = ice_clear_vsi_promisc(hw, vsi->idx, pmask, 0);
5463 [ # # ]: 0 : if (status != ICE_SUCCESS) {
5464 : 0 : PMD_DRV_LOG(ERR, "Failed to clear allmulti, err=%d", status);
5465 : : ret = -EAGAIN;
5466 : : }
5467 : :
5468 : : return ret;
5469 : : }
5470 : :
5471 : 0 : static int ice_rx_queue_intr_enable(struct rte_eth_dev *dev,
5472 : : uint16_t queue_id)
5473 : : {
5474 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
5475 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
5476 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5477 : : uint32_t val;
5478 : : uint16_t msix_intr;
5479 : :
5480 : 0 : msix_intr = rte_intr_vec_list_index_get(intr_handle, queue_id);
5481 : :
5482 : : val = GLINT_DYN_CTL_INTENA_M | GLINT_DYN_CTL_CLEARPBA_M |
5483 : : GLINT_DYN_CTL_ITR_INDX_M;
5484 : : val &= ~GLINT_DYN_CTL_WB_ON_ITR_M;
5485 : :
5486 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr), val);
5487 : 0 : rte_intr_ack(pci_dev->intr_handle);
5488 : :
5489 : 0 : return 0;
5490 : : }
5491 : :
5492 : 0 : static int ice_rx_queue_intr_disable(struct rte_eth_dev *dev,
5493 : : uint16_t queue_id)
5494 : : {
5495 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
5496 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
5497 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5498 : : uint16_t msix_intr;
5499 : :
5500 : 0 : msix_intr = rte_intr_vec_list_index_get(intr_handle, queue_id);
5501 : :
5502 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr), GLINT_DYN_CTL_WB_ON_ITR_M);
5503 : :
5504 : 0 : return 0;
5505 : : }
5506 : :
5507 : : static int
5508 : 0 : ice_fw_version_get(struct rte_eth_dev *dev, char *fw_version, size_t fw_size)
5509 : : {
5510 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5511 : : u8 ver, patch;
5512 : : u16 build;
5513 : : int ret;
5514 : :
5515 : 0 : ver = hw->flash.orom.major;
5516 : 0 : patch = hw->flash.orom.patch;
5517 : 0 : build = hw->flash.orom.build;
5518 : :
5519 : 0 : ret = snprintf(fw_version, fw_size,
5520 : : "%x.%02x 0x%08x %d.%d.%d",
5521 : 0 : hw->flash.nvm.major,
5522 [ # # ]: 0 : hw->flash.nvm.minor,
5523 : : hw->flash.nvm.eetrack,
5524 : : ver, build, patch);
5525 [ # # ]: 0 : if (ret < 0)
5526 : : return -EINVAL;
5527 : :
5528 : : /* add the size of '\0' */
5529 : 0 : ret += 1;
5530 [ # # ]: 0 : if (fw_size < (size_t)ret)
5531 : : return ret;
5532 : : else
5533 : 0 : return 0;
5534 : : }
5535 : :
5536 : : static int
5537 : 0 : ice_vsi_vlan_pvid_set(struct ice_vsi *vsi, struct ice_vsi_vlan_pvid_info *info)
5538 : : {
5539 : : struct ice_hw *hw;
5540 : : struct ice_vsi_ctx ctxt;
5541 : : uint8_t vlan_flags = 0;
5542 : : int ret;
5543 : :
5544 [ # # ]: 0 : if (!vsi || !info) {
5545 : 0 : PMD_DRV_LOG(ERR, "invalid parameters");
5546 : 0 : return -EINVAL;
5547 : : }
5548 : :
5549 [ # # ]: 0 : if (info->on) {
5550 : 0 : vsi->info.port_based_inner_vlan = info->config.pvid;
5551 : : /**
5552 : : * If insert pvid is enabled, only tagged pkts are
5553 : : * allowed to be sent out.
5554 : : */
5555 : : vlan_flags = ICE_AQ_VSI_INNER_VLAN_INSERT_PVID |
5556 : : ICE_AQ_VSI_INNER_VLAN_TX_MODE_ACCEPTUNTAGGED;
5557 : : } else {
5558 : 0 : vsi->info.port_based_inner_vlan = 0;
5559 [ # # ]: 0 : if (info->config.reject.tagged == 0)
5560 : : vlan_flags |= ICE_AQ_VSI_INNER_VLAN_TX_MODE_ACCEPTTAGGED;
5561 : :
5562 [ # # ]: 0 : if (info->config.reject.untagged == 0)
5563 : 0 : vlan_flags |= ICE_AQ_VSI_INNER_VLAN_TX_MODE_ACCEPTUNTAGGED;
5564 : : }
5565 : 0 : vsi->info.inner_vlan_flags &= ~(ICE_AQ_VSI_INNER_VLAN_INSERT_PVID |
5566 : : ICE_AQ_VSI_INNER_VLAN_EMODE_M);
5567 [ # # ]: 0 : vsi->info.inner_vlan_flags |= vlan_flags;
5568 : : memset(&ctxt, 0, sizeof(ctxt));
5569 [ # # ]: 0 : rte_memcpy(&ctxt.info, &vsi->info, sizeof(vsi->info));
5570 : 0 : ctxt.info.valid_sections =
5571 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_VLAN_VALID);
5572 : 0 : ctxt.vsi_num = vsi->vsi_id;
5573 : :
5574 : 0 : hw = ICE_VSI_TO_HW(vsi);
5575 : 0 : ret = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5576 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
5577 : 0 : PMD_DRV_LOG(ERR,
5578 : : "update VSI for VLAN insert failed, err %d",
5579 : : ret);
5580 : 0 : return -EINVAL;
5581 : : }
5582 : :
5583 : 0 : vsi->info.valid_sections |=
5584 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_VLAN_VALID);
5585 : :
5586 : 0 : return ret;
5587 : : }
5588 : :
5589 : : /**
5590 : : * ice_vsi_set_outer_port_vlan - set the outer port VLAN and related settings
5591 : : * @vsi: VSI to configure
5592 : : * @vlan_info: packed u16 that contains the VLAN prio and ID
5593 : : * @tpid: TPID of the port VLAN
5594 : : *
5595 : : * Set the port VLAN prio, ID, and TPID.
5596 : : *
5597 : : * Enable VLAN pruning so the VSI doesn't receive any traffic that doesn't match
5598 : : * a VLAN prune rule. The caller should take care to add a VLAN prune rule that
5599 : : * matches the port VLAN ID and TPID.
5600 : : *
5601 : : * Tell hardware to strip outer VLAN tagged packets on receive and don't put
5602 : : * them in the receive descriptor. VSI(s) in port VLANs should not be aware of
5603 : : * the port VLAN ID or TPID they are assigned to.
5604 : : *
5605 : : * Tell hardware to prevent outer VLAN tag insertion on transmit and only allow
5606 : : * untagged outer packets from the transmit descriptor.
5607 : : *
5608 : : * Also, tell the hardware to insert the port VLAN on transmit.
5609 : : */
5610 : : static int
5611 : 0 : ice_vsi_set_outer_port_vlan(struct ice_vsi *vsi, u16 vlan_info, u16 tpid)
5612 : : {
5613 [ # # # # ]: 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5614 : : struct ice_vsi_ctx ctxt;
5615 : : int status, err = 0;
5616 : : u8 tag_type;
5617 : :
5618 : : if (tpid_to_vsi_outer_vlan_type(tpid, &tag_type))
5619 : : return -EINVAL;
5620 : :
5621 : : memset(&ctxt, 0, sizeof(ctxt));
5622 : :
5623 : 0 : ctxt.info = vsi->info;
5624 : :
5625 : 0 : ctxt.info.sw_flags2 |= ICE_AQ_VSI_SW_FLAG_RX_VLAN_PRUNE_ENA;
5626 : :
5627 : 0 : ctxt.info.port_based_outer_vlan = rte_cpu_to_le_16(vlan_info);
5628 : 0 : ctxt.info.outer_vlan_flags =
5629 : : (ICE_AQ_VSI_OUTER_VLAN_EMODE_SHOW <<
5630 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S) |
5631 : 0 : ((tag_type << ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
5632 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M) |
5633 : : ICE_AQ_VSI_OUTER_VLAN_BLOCK_TX_DESC |
5634 : : (ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ACCEPTUNTAGGED <<
5635 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) |
5636 : : ICE_AQ_VSI_OUTER_VLAN_PORT_BASED_INSERT;
5637 : 0 : ctxt.info.valid_sections =
5638 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID |
5639 : : ICE_AQ_VSI_PROP_SW_VALID);
5640 : :
5641 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5642 [ # # ]: 0 : if (status != ICE_SUCCESS) {
5643 : 0 : PMD_DRV_LOG(ERR,
5644 : : "update VSI for setting outer port based VLAN failed, err %d",
5645 : : status);
5646 : : err = -EINVAL;
5647 : : } else {
5648 : 0 : vsi->info.port_based_outer_vlan = ctxt.info.port_based_outer_vlan;
5649 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
5650 : 0 : vsi->info.sw_flags2 = ctxt.info.sw_flags2;
5651 : : }
5652 : :
5653 : : return err;
5654 : : }
5655 : :
5656 : : /**
5657 : : * ice_vsi_dis_outer_insertion - disable outer VLAN insertion
5658 : : * @vsi: VSI to configure
5659 : : * @info: vlan pvid info
5660 : : *
5661 : : * Disable outer VLAN insertion via VSI context. This function should only be
5662 : : * used if DVM is supported.
5663 : : *
5664 : : * Only modify the outer VLAN insertion settings. The VLAN TPID and outer VLAN
5665 : : * settings are unmodified.
5666 : : *
5667 : : * This tells the hardware to not allow VLAN tagged packets in the transmit
5668 : : * descriptor. This enables software offloaded VLAN insertion and disables
5669 : : * hardware offloaded VLAN insertion.
5670 : : */
5671 : 0 : static int ice_vsi_dis_outer_insertion(struct ice_vsi *vsi, struct ice_vsi_vlan_pvid_info *info)
5672 : : {
5673 [ # # ]: 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5674 : : struct ice_vsi_ctx ctxt;
5675 : : uint8_t vlan_flags = 0;
5676 : : int status, err = 0;
5677 : :
5678 : : memset(&ctxt, 0, sizeof(ctxt));
5679 : :
5680 : 0 : ctxt.info.valid_sections =
5681 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
5682 : : ctxt.info.port_based_inner_vlan = 0;
5683 : : /* clear current outer VLAN insertion settings */
5684 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
5685 : : ~(ICE_AQ_VSI_OUTER_VLAN_PORT_BASED_INSERT |
5686 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M);
5687 [ # # ]: 0 : if (info->config.reject.tagged == 0)
5688 : : vlan_flags |= ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ACCEPTTAGGED;
5689 [ # # ]: 0 : if (info->config.reject.untagged == 0)
5690 : 0 : vlan_flags |= ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ACCEPTUNTAGGED;
5691 : 0 : ctxt.info.outer_vlan_flags |=
5692 : : ICE_AQ_VSI_OUTER_VLAN_BLOCK_TX_DESC |
5693 : 0 : ((vlan_flags <<
5694 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) &
5695 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M);
5696 : :
5697 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5698 [ # # ]: 0 : if (!status) {
5699 : 0 : PMD_DRV_LOG(ERR,
5700 : : "update VSI for disabling outer VLAN insertion failed, err %d",
5701 : : status);
5702 : : err = -EINVAL;
5703 : : } else {
5704 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
5705 : 0 : vsi->info.port_based_inner_vlan = ctxt.info.port_based_inner_vlan;
5706 : : }
5707 : :
5708 : 0 : return err;
5709 : : }
5710 : :
5711 : : static int
5712 : 0 : ice_vlan_pvid_set(struct rte_eth_dev *dev, uint16_t pvid, int on)
5713 : : {
5714 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5715 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5716 [ # # ]: 0 : struct rte_eth_dev_data *data = pf->dev_data;
5717 : : struct ice_vsi_vlan_pvid_info info;
5718 : : int ret;
5719 : :
5720 : : memset(&info, 0, sizeof(info));
5721 : 0 : info.on = on;
5722 [ # # ]: 0 : if (info.on) {
5723 : 0 : info.config.pvid = pvid;
5724 : : } else {
5725 : 0 : info.config.reject.tagged =
5726 : 0 : data->dev_conf.txmode.hw_vlan_reject_tagged;
5727 : 0 : info.config.reject.untagged =
5728 : 0 : data->dev_conf.txmode.hw_vlan_reject_untagged;
5729 : : }
5730 : :
5731 [ # # ]: 0 : if (ice_is_dvm_ena(&vsi->adapter->hw)) {
5732 [ # # ]: 0 : if (on)
5733 : 0 : return ice_vsi_set_outer_port_vlan(vsi, pvid, pf->outer_ethertype);
5734 : : else
5735 : 0 : return ice_vsi_dis_outer_insertion(vsi, &info);
5736 : : }
5737 : :
5738 : 0 : ret = ice_vsi_vlan_pvid_set(vsi, &info);
5739 [ # # ]: 0 : if (ret < 0) {
5740 : 0 : PMD_DRV_LOG(ERR, "Failed to set pvid.");
5741 : 0 : return -EINVAL;
5742 : : }
5743 : :
5744 : : return 0;
5745 : : }
5746 : :
5747 : 0 : static int ice_vsi_ena_outer_insertion(struct ice_vsi *vsi, uint16_t tpid)
5748 : : {
5749 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5750 : : struct ice_vsi_ctx ctxt;
5751 : : int status, err = 0;
5752 : : u8 tag_type;
5753 : : /* do not allow modifying VLAN stripping when a port VLAN is configured
5754 : : * on this VSI
5755 : : */
5756 [ # # ]: 0 : if (vsi->info.port_based_outer_vlan)
5757 : : return 0;
5758 : :
5759 : : if (tpid_to_vsi_outer_vlan_type(tpid, &tag_type))
5760 : : return -EINVAL;
5761 : :
5762 : : memset(&ctxt, 0, sizeof(ctxt));
5763 : 0 : ctxt.info.valid_sections =
5764 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
5765 : : /* clear current outer VLAN insertion settings */
5766 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
5767 : : ~(ICE_AQ_VSI_OUTER_VLAN_PORT_BASED_INSERT |
5768 : : ICE_AQ_VSI_OUTER_VLAN_BLOCK_TX_DESC |
5769 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M |
5770 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M);
5771 : 0 : ctxt.info.outer_vlan_flags |=
5772 : : ((ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ALL <<
5773 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) &
5774 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M) |
5775 : 0 : ((tag_type << ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
5776 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M);
5777 : :
5778 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5779 [ # # ]: 0 : if (status) {
5780 : 0 : PMD_DRV_LOG(ERR, "Update VSI failed to enable outer VLAN stripping");
5781 : : err = -EIO;
5782 : : } else {
5783 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
5784 : : }
5785 : :
5786 : : return err;
5787 : : }
5788 : :
5789 : : static int
5790 : 0 : ice_vlan_tpid_set(struct rte_eth_dev *dev,
5791 : : enum rte_vlan_type vlan_type,
5792 : : uint16_t tpid)
5793 : : {
5794 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5795 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5796 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5797 : 0 : uint64_t qinq = dev->data->dev_conf.rxmode.offloads &
5798 : : RTE_ETH_RX_OFFLOAD_QINQ_STRIP;
5799 : : int err = 0;
5800 : :
5801 [ # # ]: 0 : if ((vlan_type != RTE_ETH_VLAN_TYPE_INNER &&
5802 : 0 : vlan_type != RTE_ETH_VLAN_TYPE_OUTER) ||
5803 [ # # # # ]: 0 : (!qinq && vlan_type == RTE_ETH_VLAN_TYPE_INNER) ||
5804 : 0 : !ice_is_supported_port_vlan_proto(hw, tpid)) {
5805 : 0 : PMD_DRV_LOG(ERR,
5806 : : "Unsupported vlan type.");
5807 : 0 : return -EINVAL;
5808 : : }
5809 : :
5810 : 0 : err = ice_vsi_ena_outer_insertion(vsi, tpid);
5811 [ # # ]: 0 : if (!err)
5812 : 0 : pf->outer_ethertype = tpid;
5813 : :
5814 : : return err;
5815 : : }
5816 : :
5817 : : static int
5818 : 0 : ice_get_eeprom_length(struct rte_eth_dev *dev)
5819 : : {
5820 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5821 : :
5822 : 0 : return hw->flash.flash_size;
5823 : : }
5824 : :
5825 : : static int
5826 : 0 : ice_get_eeprom(struct rte_eth_dev *dev,
5827 : : struct rte_dev_eeprom_info *eeprom)
5828 : : {
5829 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5830 : 0 : uint8_t *data = eeprom->data;
5831 : : int status;
5832 : :
5833 : 0 : eeprom->magic = hw->vendor_id | (hw->device_id << 16);
5834 : :
5835 : 0 : status = ice_acquire_nvm(hw, ICE_RES_READ);
5836 [ # # ]: 0 : if (status) {
5837 : 0 : PMD_DRV_LOG(ERR, "acquire nvm failed.");
5838 : 0 : return -EIO;
5839 : : }
5840 : :
5841 : 0 : status = ice_read_flat_nvm(hw, eeprom->offset, &eeprom->length,
5842 : : data, false);
5843 : :
5844 : 0 : ice_release_nvm(hw);
5845 : :
5846 [ # # ]: 0 : if (status) {
5847 : 0 : PMD_DRV_LOG(ERR, "EEPROM read failed.");
5848 : 0 : return -EIO;
5849 : : }
5850 : :
5851 : : return 0;
5852 : : }
5853 : :
5854 : : static int
5855 : 0 : ice_get_module_info(struct rte_eth_dev *dev,
5856 : : struct rte_eth_dev_module_info *modinfo)
5857 : : {
5858 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5859 : 0 : u8 sff8472_comp = 0;
5860 : 0 : u8 sff8472_swap = 0;
5861 : 0 : u8 sff8636_rev = 0;
5862 : 0 : u8 value = 0;
5863 : : int status;
5864 : :
5865 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR, 0x00, 0x00,
5866 : : 0, &value, 1, 0, NULL);
5867 [ # # ]: 0 : if (status)
5868 : : return -EIO;
5869 : :
5870 [ # # # ]: 0 : switch (value) {
5871 : 0 : case ICE_MODULE_TYPE_SFP:
5872 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR,
5873 : : ICE_MODULE_SFF_8472_COMP, 0x00, 0,
5874 : : &sff8472_comp, 1, 0, NULL);
5875 [ # # ]: 0 : if (status)
5876 : : return -EIO;
5877 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR,
5878 : : ICE_MODULE_SFF_8472_SWAP, 0x00, 0,
5879 : : &sff8472_swap, 1, 0, NULL);
5880 [ # # ]: 0 : if (status)
5881 : : return -EIO;
5882 : :
5883 [ # # ]: 0 : if (sff8472_swap & ICE_MODULE_SFF_ADDR_MODE) {
5884 : 0 : modinfo->type = ICE_MODULE_SFF_8079;
5885 : 0 : modinfo->eeprom_len = ICE_MODULE_SFF_8079_LEN;
5886 [ # # # # ]: 0 : } else if (sff8472_comp &&
5887 : : (sff8472_swap & ICE_MODULE_SFF_DIAG_CAPAB)) {
5888 : 0 : modinfo->type = ICE_MODULE_SFF_8472;
5889 : 0 : modinfo->eeprom_len = ICE_MODULE_SFF_8472_LEN;
5890 : : } else {
5891 : 0 : modinfo->type = ICE_MODULE_SFF_8079;
5892 : 0 : modinfo->eeprom_len = ICE_MODULE_SFF_8079_LEN;
5893 : : }
5894 : : break;
5895 : 0 : case ICE_MODULE_TYPE_QSFP_PLUS:
5896 : : case ICE_MODULE_TYPE_QSFP28:
5897 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR,
5898 : : ICE_MODULE_REVISION_ADDR, 0x00, 0,
5899 : : &sff8636_rev, 1, 0, NULL);
5900 [ # # ]: 0 : if (status)
5901 : : return -EIO;
5902 : : /* Check revision compliance */
5903 [ # # ]: 0 : if (sff8636_rev > 0x02) {
5904 : : /* Module is SFF-8636 compliant */
5905 : 0 : modinfo->type = ICE_MODULE_SFF_8636;
5906 : 0 : modinfo->eeprom_len = ICE_MODULE_QSFP_MAX_LEN;
5907 : : } else {
5908 : 0 : modinfo->type = ICE_MODULE_SFF_8436;
5909 : 0 : modinfo->eeprom_len = ICE_MODULE_QSFP_MAX_LEN;
5910 : : }
5911 : : break;
5912 : 0 : default:
5913 : 0 : PMD_DRV_LOG(WARNING, "SFF Module Type not recognized.");
5914 : 0 : return -EINVAL;
5915 : : }
5916 : : return 0;
5917 : : }
5918 : :
5919 : : static int
5920 : 0 : ice_get_module_eeprom(struct rte_eth_dev *dev,
5921 : : struct rte_dev_eeprom_info *info)
5922 : : {
5923 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5924 : : #define SFF_READ_BLOCK_SIZE 8
5925 : : #define I2C_BUSY_TRY_TIMES 4
5926 : : #define I2C_USLEEP_MIN_TIME 1500
5927 : : #define I2C_USLEEP_MAX_TIME 2500
5928 : 0 : uint8_t value[SFF_READ_BLOCK_SIZE] = {0};
5929 : : uint8_t addr = ICE_I2C_EEPROM_DEV_ADDR;
5930 : : uint8_t *data = NULL;
5931 : : bool is_sfp = false;
5932 : : uint32_t i, j;
5933 : : uint32_t offset = 0;
5934 : : uint8_t page = 0;
5935 : : int status;
5936 : :
5937 [ # # # # : 0 : if (!info || !info->length || !info->data)
# # ]
5938 : : return -EINVAL;
5939 : :
5940 : 0 : status = ice_aq_sff_eeprom(hw, 0, addr, offset, page, 0, value, 1, 0,
5941 : : NULL);
5942 [ # # ]: 0 : if (status)
5943 : : return -EIO;
5944 : :
5945 [ # # ]: 0 : if (value[0] == ICE_MODULE_TYPE_SFP)
5946 : : is_sfp = true;
5947 : :
5948 : 0 : data = info->data;
5949 : 0 : memset(data, 0, info->length);
5950 [ # # ]: 0 : for (i = 0; i < info->length; i += SFF_READ_BLOCK_SIZE) {
5951 : 0 : offset = i + info->offset;
5952 : : page = 0;
5953 : :
5954 : : /* Check if we need to access the other memory page */
5955 [ # # ]: 0 : if (is_sfp) {
5956 [ # # ]: 0 : if (offset >= ICE_MODULE_SFF_8079_LEN) {
5957 : 0 : offset -= ICE_MODULE_SFF_8079_LEN;
5958 : : addr = ICE_I2C_EEPROM_DEV_ADDR2;
5959 : : }
5960 : : } else {
5961 [ # # ]: 0 : while (offset >= ICE_MODULE_SFF_8436_LEN) {
5962 : : /* Compute memory page number and offset. */
5963 : 0 : offset -= ICE_MODULE_SFF_8436_LEN / 2;
5964 : 0 : page++;
5965 : : }
5966 : : }
5967 : :
5968 : : /* Bit 2 of eeprom address 0x02 declares upper
5969 : : * pages are disabled on QSFP modules.
5970 : : * SFP modules only ever use page 0.
5971 : : */
5972 [ # # # # ]: 0 : if (page == 0 || !(data[0x2] & 0x4)) {
5973 : : /* If i2c bus is busy due to slow page change or
5974 : : * link management access, call can fail.
5975 : : * This is normal. So we retry this a few times.
5976 : : */
5977 [ # # ]: 0 : for (j = 0; j < I2C_BUSY_TRY_TIMES; j++) {
5978 : 0 : status = ice_aq_sff_eeprom(hw, 0, addr, offset,
5979 : 0 : page, !is_sfp, value,
5980 : : SFF_READ_BLOCK_SIZE,
5981 : : 0, NULL);
5982 : 0 : PMD_DRV_LOG(DEBUG, "SFF %02X %02X %02X %X = "
5983 : : "%02X%02X%02X%02X."
5984 : : "%02X%02X%02X%02X (%X)",
5985 : : addr, offset, page, is_sfp,
5986 : : value[0], value[1],
5987 : : value[2], value[3],
5988 : : value[4], value[5],
5989 : : value[6], value[7],
5990 : : status);
5991 [ # # ]: 0 : if (status) {
5992 : 0 : usleep_range(I2C_USLEEP_MIN_TIME,
5993 : : I2C_USLEEP_MAX_TIME);
5994 : : memset(value, 0, SFF_READ_BLOCK_SIZE);
5995 : : continue;
5996 : : }
5997 : : break;
5998 : : }
5999 : :
6000 : : /* Make sure we have enough room for the new block */
6001 [ # # ]: 0 : if ((i + SFF_READ_BLOCK_SIZE) <= info->length)
6002 : 0 : memcpy(data + i, value, SFF_READ_BLOCK_SIZE);
6003 : : }
6004 : : }
6005 : :
6006 : : return 0;
6007 : : }
6008 : :
6009 : : static void
6010 : : ice_stat_update_32(struct ice_hw *hw,
6011 : : uint32_t reg,
6012 : : bool offset_loaded,
6013 : : uint64_t *offset,
6014 : : uint64_t *stat)
6015 : : {
6016 : : uint64_t new_data;
6017 : :
6018 : 0 : new_data = (uint64_t)ICE_READ_REG(hw, reg);
6019 [ # # # # : 0 : if (!offset_loaded)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # ]
6020 : 0 : *offset = new_data;
6021 : :
6022 [ # # # # : 0 : if (new_data >= *offset)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # ]
6023 : 0 : *stat = (uint64_t)(new_data - *offset);
6024 : : else
6025 : 0 : *stat = (uint64_t)((new_data +
6026 : : ((uint64_t)1 << ICE_32_BIT_WIDTH))
6027 : : - *offset);
6028 : : }
6029 : :
6030 : : static void
6031 : : ice_stat_update_40(struct ice_hw *hw,
6032 : : uint32_t hireg,
6033 : : uint32_t loreg,
6034 : : bool offset_loaded,
6035 : : uint64_t *offset,
6036 : : uint64_t *stat)
6037 : : {
6038 : : uint64_t new_data;
6039 : :
6040 : 0 : new_data = (uint64_t)ICE_READ_REG(hw, loreg);
6041 : 0 : new_data |= (uint64_t)(ICE_READ_REG(hw, hireg) & ICE_8_BIT_MASK) <<
6042 : : ICE_32_BIT_WIDTH;
6043 : :
6044 [ # # # # : 0 : if (!offset_loaded)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# ]
6045 : 0 : *offset = new_data;
6046 : :
6047 [ # # # # : 0 : if (new_data >= *offset)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# ]
6048 : 0 : *stat = new_data - *offset;
6049 : : else
6050 : 0 : *stat = (uint64_t)((new_data +
6051 : : ((uint64_t)1 << ICE_40_BIT_WIDTH)) -
6052 : : *offset);
6053 : :
6054 : 0 : *stat &= ICE_40_BIT_MASK;
6055 : : }
6056 : :
6057 : : /**
6058 : : * There are various counters that are bubbled up in uint64 values but do not make use of all
6059 : : * 64 bits, most commonly using only 32 or 40 bits. This function handles the "overflow" when
6060 : : * these counters hit their 32 or 40 bit limit to enlarge that limitation to 64 bits.
6061 : :
6062 : : * @offset_loaded: refers to whether this function has been called before and old_value is known to
6063 : : * have a value, i.e. its possible that value has overflowed past its original limitation
6064 : : * @value_bit_limitation: refers to the number of bits the given value uses before overflowing
6065 : : * @value: is the current value with its original limitation (i.e. 32 or 40 bits)
6066 : : * @old_value: is expected to be the previous value of the given value with the overflow accounted
6067 : : * for (i.e. the full 64 bit previous value)
6068 : : *
6069 : : * This function will appropriately update both value and old_value, accounting for overflow
6070 : : */
6071 : : static void
6072 : : ice_handle_overflow(bool offset_loaded,
6073 : : uint8_t value_bit_limitation,
6074 : : uint64_t *value,
6075 : : uint64_t *old_value)
6076 : : {
6077 : : uint64_t low_bit_mask = RTE_LEN2MASK(value_bit_limitation, uint64_t);
6078 : : uint64_t high_bit_mask = ~low_bit_mask;
6079 : :
6080 : 0 : if (offset_loaded) {
6081 [ # # # # : 0 : if ((*old_value & low_bit_mask) > *value)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # ]
6082 : 0 : *value += (uint64_t)1 << value_bit_limitation;
6083 : 0 : *value += *old_value & high_bit_mask;
6084 : : }
6085 [ # # # # : 0 : *old_value = *value;
# # # # #
# # # # #
# # # # #
# # # # #
# # ]
6086 : : }
6087 : :
6088 : : /* Get all the statistics of a VSI */
6089 : : static void
6090 : 0 : ice_update_vsi_stats(struct ice_vsi *vsi)
6091 : : {
6092 : : struct ice_eth_stats *oes = &vsi->eth_stats_offset;
6093 : : struct ice_eth_stats *nes = &vsi->eth_stats;
6094 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
6095 : 0 : int idx = rte_le_to_cpu_16(vsi->vsi_id);
6096 : :
6097 : 0 : ice_stat_update_40(hw, GLV_GORCH(idx), GLV_GORCL(idx),
6098 : 0 : vsi->offset_loaded, &oes->rx_bytes,
6099 : : &nes->rx_bytes);
6100 : 0 : ice_stat_update_40(hw, GLV_UPRCH(idx), GLV_UPRCL(idx),
6101 : 0 : vsi->offset_loaded, &oes->rx_unicast,
6102 : : &nes->rx_unicast);
6103 : 0 : ice_stat_update_40(hw, GLV_MPRCH(idx), GLV_MPRCL(idx),
6104 : 0 : vsi->offset_loaded, &oes->rx_multicast,
6105 : : &nes->rx_multicast);
6106 : 0 : ice_stat_update_40(hw, GLV_BPRCH(idx), GLV_BPRCL(idx),
6107 : 0 : vsi->offset_loaded, &oes->rx_broadcast,
6108 : : &nes->rx_broadcast);
6109 : :
6110 [ # # ]: 0 : ice_handle_overflow(vsi->offset_loaded, ICE_40_BIT_WIDTH,
6111 : : &nes->rx_unicast, &vsi->old_get_stats_fields.rx_unicast);
6112 : : ice_handle_overflow(vsi->offset_loaded, ICE_40_BIT_WIDTH,
6113 : : &nes->rx_multicast, &vsi->old_get_stats_fields.rx_multicast);
6114 : : ice_handle_overflow(vsi->offset_loaded, ICE_40_BIT_WIDTH,
6115 : : &nes->rx_broadcast, &vsi->old_get_stats_fields.rx_broadcast);
6116 : : ice_handle_overflow(vsi->offset_loaded, ICE_40_BIT_WIDTH,
6117 : : &nes->rx_bytes, &vsi->old_get_stats_fields.rx_bytes);
6118 : :
6119 : : /* exclude CRC bytes */
6120 : 0 : nes->rx_bytes -= (nes->rx_unicast + nes->rx_multicast +
6121 : 0 : nes->rx_broadcast) * RTE_ETHER_CRC_LEN;
6122 : :
6123 : 0 : ice_stat_update_32(hw, GLV_RDPC(idx), vsi->offset_loaded,
6124 : : &oes->rx_discards, &nes->rx_discards);
6125 : : /* GLV_REPC not supported */
6126 : : /* GLV_RMPC not supported */
6127 : 0 : ice_stat_update_32(hw, GLSWID_RUPP(idx), vsi->offset_loaded,
6128 : : &oes->rx_unknown_protocol,
6129 : : &nes->rx_unknown_protocol);
6130 : 0 : ice_stat_update_40(hw, GLV_GOTCH(idx), GLV_GOTCL(idx),
6131 : 0 : vsi->offset_loaded, &oes->tx_bytes,
6132 : : &nes->tx_bytes);
6133 : 0 : ice_stat_update_40(hw, GLV_UPTCH(idx), GLV_UPTCL(idx),
6134 : 0 : vsi->offset_loaded, &oes->tx_unicast,
6135 : : &nes->tx_unicast);
6136 : 0 : ice_stat_update_40(hw, GLV_MPTCH(idx), GLV_MPTCL(idx),
6137 : 0 : vsi->offset_loaded, &oes->tx_multicast,
6138 : : &nes->tx_multicast);
6139 : 0 : ice_stat_update_40(hw, GLV_BPTCH(idx), GLV_BPTCL(idx),
6140 : 0 : vsi->offset_loaded, &oes->tx_broadcast,
6141 : : &nes->tx_broadcast);
6142 : : /* GLV_TDPC not supported */
6143 : 0 : ice_stat_update_32(hw, GLV_TEPC(idx), vsi->offset_loaded,
6144 : : &oes->tx_errors, &nes->tx_errors);
6145 : :
6146 [ # # ]: 0 : ice_handle_overflow(vsi->offset_loaded, ICE_32_BIT_WIDTH,
6147 : : &nes->rx_discards, &vsi->old_get_stats_fields.rx_discards);
6148 : : ice_handle_overflow(vsi->offset_loaded, ICE_32_BIT_WIDTH,
6149 : : &nes->tx_errors, &vsi->old_get_stats_fields.tx_errors);
6150 : : ice_handle_overflow(vsi->offset_loaded, ICE_40_BIT_WIDTH,
6151 : : &nes->tx_bytes, &vsi->old_get_stats_fields.tx_bytes);
6152 : :
6153 : 0 : vsi->offset_loaded = true;
6154 : :
6155 : 0 : PMD_DRV_LOG(DEBUG, "************** VSI[%u] stats start **************",
6156 : : vsi->vsi_id);
6157 : 0 : PMD_DRV_LOG(DEBUG, "rx_bytes: %"PRIu64"", nes->rx_bytes);
6158 : 0 : PMD_DRV_LOG(DEBUG, "rx_unicast: %"PRIu64"", nes->rx_unicast);
6159 : 0 : PMD_DRV_LOG(DEBUG, "rx_multicast: %"PRIu64"", nes->rx_multicast);
6160 : 0 : PMD_DRV_LOG(DEBUG, "rx_broadcast: %"PRIu64"", nes->rx_broadcast);
6161 : 0 : PMD_DRV_LOG(DEBUG, "rx_discards: %"PRIu64"", nes->rx_discards);
6162 : 0 : PMD_DRV_LOG(DEBUG, "rx_unknown_protocol: %"PRIu64"",
6163 : : nes->rx_unknown_protocol);
6164 : 0 : PMD_DRV_LOG(DEBUG, "tx_bytes: %"PRIu64"", nes->tx_bytes);
6165 : 0 : PMD_DRV_LOG(DEBUG, "tx_unicast: %"PRIu64"", nes->tx_unicast);
6166 : 0 : PMD_DRV_LOG(DEBUG, "tx_multicast: %"PRIu64"", nes->tx_multicast);
6167 : 0 : PMD_DRV_LOG(DEBUG, "tx_broadcast: %"PRIu64"", nes->tx_broadcast);
6168 : 0 : PMD_DRV_LOG(DEBUG, "tx_discards: %"PRIu64"", nes->tx_discards);
6169 : 0 : PMD_DRV_LOG(DEBUG, "tx_errors: %"PRIu64"", nes->tx_errors);
6170 : 0 : PMD_DRV_LOG(DEBUG, "************** VSI[%u] stats end ****************",
6171 : : vsi->vsi_id);
6172 : 0 : }
6173 : :
6174 : : static void
6175 : 0 : ice_read_stats_registers(struct ice_pf *pf, struct ice_hw *hw)
6176 : : {
6177 : : struct ice_hw_port_stats *ns = &pf->stats; /* new stats */
6178 : : struct ice_hw_port_stats *os = &pf->stats_offset; /* old stats */
6179 : :
6180 : : /* Get statistics of struct ice_eth_stats */
6181 : 0 : ice_stat_update_40(hw, GLPRT_GORCH(hw->port_info->lport),
6182 : 0 : GLPRT_GORCL(hw->port_info->lport),
6183 : 0 : pf->offset_loaded, &os->eth.rx_bytes,
6184 : : &ns->eth.rx_bytes);
6185 : 0 : ice_stat_update_40(hw, GLPRT_UPRCH(hw->port_info->lport),
6186 : 0 : GLPRT_UPRCL(hw->port_info->lport),
6187 : 0 : pf->offset_loaded, &os->eth.rx_unicast,
6188 : : &ns->eth.rx_unicast);
6189 : 0 : ice_stat_update_40(hw, GLPRT_MPRCH(hw->port_info->lport),
6190 : 0 : GLPRT_MPRCL(hw->port_info->lport),
6191 : 0 : pf->offset_loaded, &os->eth.rx_multicast,
6192 : : &ns->eth.rx_multicast);
6193 : 0 : ice_stat_update_40(hw, GLPRT_BPRCH(hw->port_info->lport),
6194 : 0 : GLPRT_BPRCL(hw->port_info->lport),
6195 : 0 : pf->offset_loaded, &os->eth.rx_broadcast,
6196 : : &ns->eth.rx_broadcast);
6197 : : ice_stat_update_32(hw, PRTRPB_RDPC,
6198 : 0 : pf->offset_loaded, &os->eth.rx_discards,
6199 : : &ns->eth.rx_discards);
6200 : :
6201 [ # # ]: 0 : ice_handle_overflow(pf->offset_loaded, ICE_40_BIT_WIDTH,
6202 : : &ns->eth.rx_bytes, &pf->old_get_stats_fields.rx_bytes);
6203 : : ice_handle_overflow(pf->offset_loaded, ICE_32_BIT_WIDTH,
6204 : : &ns->eth.rx_discards, &pf->old_get_stats_fields.rx_discards);
6205 : :
6206 : : /* Workaround: CRC size should not be included in byte statistics,
6207 : : * so subtract RTE_ETHER_CRC_LEN from the byte counter for each rx
6208 : : * packet.
6209 : : */
6210 : 0 : ns->eth.rx_bytes -= (ns->eth.rx_unicast + ns->eth.rx_multicast +
6211 : 0 : ns->eth.rx_broadcast) * RTE_ETHER_CRC_LEN;
6212 : :
6213 : : /* GLPRT_REPC not supported */
6214 : : /* GLPRT_RMPC not supported */
6215 : 0 : ice_stat_update_32(hw, GLSWID_RUPP(hw->port_info->lport),
6216 : : pf->offset_loaded,
6217 : : &os->eth.rx_unknown_protocol,
6218 : : &ns->eth.rx_unknown_protocol);
6219 : 0 : ice_stat_update_40(hw, GLPRT_GOTCH(hw->port_info->lport),
6220 : 0 : GLPRT_GOTCL(hw->port_info->lport),
6221 : 0 : pf->offset_loaded, &os->eth.tx_bytes,
6222 : : &ns->eth.tx_bytes);
6223 : 0 : ice_stat_update_40(hw, GLPRT_UPTCH(hw->port_info->lport),
6224 : 0 : GLPRT_UPTCL(hw->port_info->lport),
6225 : 0 : pf->offset_loaded, &os->eth.tx_unicast,
6226 : : &ns->eth.tx_unicast);
6227 : 0 : ice_stat_update_40(hw, GLPRT_MPTCH(hw->port_info->lport),
6228 : 0 : GLPRT_MPTCL(hw->port_info->lport),
6229 : 0 : pf->offset_loaded, &os->eth.tx_multicast,
6230 : : &ns->eth.tx_multicast);
6231 : 0 : ice_stat_update_40(hw, GLPRT_BPTCH(hw->port_info->lport),
6232 : 0 : GLPRT_BPTCL(hw->port_info->lport),
6233 : 0 : pf->offset_loaded, &os->eth.tx_broadcast,
6234 : : &ns->eth.tx_broadcast);
6235 : :
6236 [ # # ]: 0 : ice_handle_overflow(pf->offset_loaded, ICE_40_BIT_WIDTH,
6237 : : &ns->eth.tx_bytes, &pf->old_get_stats_fields.tx_bytes);
6238 : : ice_handle_overflow(pf->offset_loaded, ICE_40_BIT_WIDTH,
6239 : : &ns->eth.tx_unicast, &pf->old_get_stats_fields.tx_unicast);
6240 : : ice_handle_overflow(pf->offset_loaded, ICE_40_BIT_WIDTH,
6241 : : &ns->eth.tx_multicast, &pf->old_get_stats_fields.tx_multicast);
6242 : : ice_handle_overflow(pf->offset_loaded, ICE_40_BIT_WIDTH,
6243 : : &ns->eth.tx_broadcast, &pf->old_get_stats_fields.tx_broadcast);
6244 : :
6245 : 0 : ns->eth.tx_bytes -= (ns->eth.tx_unicast + ns->eth.tx_multicast +
6246 : 0 : ns->eth.tx_broadcast) * RTE_ETHER_CRC_LEN;
6247 : :
6248 : : /* GLPRT_TEPC not supported */
6249 : :
6250 : : /* additional port specific stats */
6251 : 0 : ice_stat_update_32(hw, GLPRT_TDOLD(hw->port_info->lport),
6252 : : pf->offset_loaded, &os->tx_dropped_link_down,
6253 : : &ns->tx_dropped_link_down);
6254 : 0 : ice_stat_update_32(hw, GLPRT_CRCERRS(hw->port_info->lport),
6255 : 0 : pf->offset_loaded, &os->crc_errors,
6256 : : &ns->crc_errors);
6257 : 0 : ice_stat_update_32(hw, GLPRT_ILLERRC(hw->port_info->lport),
6258 : 0 : pf->offset_loaded, &os->illegal_bytes,
6259 : : &ns->illegal_bytes);
6260 : : /* GLPRT_ERRBC not supported */
6261 : 0 : ice_stat_update_32(hw, GLPRT_MLFC(hw->port_info->lport),
6262 : 0 : pf->offset_loaded, &os->mac_local_faults,
6263 : : &ns->mac_local_faults);
6264 : 0 : ice_stat_update_32(hw, GLPRT_MRFC(hw->port_info->lport),
6265 : 0 : pf->offset_loaded, &os->mac_remote_faults,
6266 : : &ns->mac_remote_faults);
6267 : :
6268 : 0 : ice_stat_update_32(hw, GLPRT_RLEC(hw->port_info->lport),
6269 : 0 : pf->offset_loaded, &os->rx_len_errors,
6270 : : &ns->rx_len_errors);
6271 : :
6272 : 0 : ice_stat_update_32(hw, GLPRT_LXONRXC(hw->port_info->lport),
6273 : 0 : pf->offset_loaded, &os->link_xon_rx,
6274 : : &ns->link_xon_rx);
6275 : 0 : ice_stat_update_32(hw, GLPRT_LXOFFRXC(hw->port_info->lport),
6276 : 0 : pf->offset_loaded, &os->link_xoff_rx,
6277 : : &ns->link_xoff_rx);
6278 : 0 : ice_stat_update_32(hw, GLPRT_LXONTXC(hw->port_info->lport),
6279 : 0 : pf->offset_loaded, &os->link_xon_tx,
6280 : : &ns->link_xon_tx);
6281 : 0 : ice_stat_update_32(hw, GLPRT_LXOFFTXC(hw->port_info->lport),
6282 : 0 : pf->offset_loaded, &os->link_xoff_tx,
6283 : : &ns->link_xoff_tx);
6284 : 0 : ice_stat_update_40(hw, GLPRT_PRC64H(hw->port_info->lport),
6285 : 0 : GLPRT_PRC64L(hw->port_info->lport),
6286 : 0 : pf->offset_loaded, &os->rx_size_64,
6287 : : &ns->rx_size_64);
6288 : 0 : ice_stat_update_40(hw, GLPRT_PRC127H(hw->port_info->lport),
6289 : 0 : GLPRT_PRC127L(hw->port_info->lport),
6290 : 0 : pf->offset_loaded, &os->rx_size_127,
6291 : : &ns->rx_size_127);
6292 : 0 : ice_stat_update_40(hw, GLPRT_PRC255H(hw->port_info->lport),
6293 : 0 : GLPRT_PRC255L(hw->port_info->lport),
6294 : 0 : pf->offset_loaded, &os->rx_size_255,
6295 : : &ns->rx_size_255);
6296 : 0 : ice_stat_update_40(hw, GLPRT_PRC511H(hw->port_info->lport),
6297 : 0 : GLPRT_PRC511L(hw->port_info->lport),
6298 : 0 : pf->offset_loaded, &os->rx_size_511,
6299 : : &ns->rx_size_511);
6300 : 0 : ice_stat_update_40(hw, GLPRT_PRC1023H(hw->port_info->lport),
6301 : 0 : GLPRT_PRC1023L(hw->port_info->lport),
6302 : 0 : pf->offset_loaded, &os->rx_size_1023,
6303 : : &ns->rx_size_1023);
6304 : 0 : ice_stat_update_40(hw, GLPRT_PRC1522H(hw->port_info->lport),
6305 : 0 : GLPRT_PRC1522L(hw->port_info->lport),
6306 : 0 : pf->offset_loaded, &os->rx_size_1522,
6307 : : &ns->rx_size_1522);
6308 : 0 : ice_stat_update_40(hw, GLPRT_PRC9522H(hw->port_info->lport),
6309 : 0 : GLPRT_PRC9522L(hw->port_info->lport),
6310 : 0 : pf->offset_loaded, &os->rx_size_big,
6311 : : &ns->rx_size_big);
6312 : 0 : ice_stat_update_32(hw, GLPRT_RUC(hw->port_info->lport),
6313 : 0 : pf->offset_loaded, &os->rx_undersize,
6314 : : &ns->rx_undersize);
6315 : 0 : ice_stat_update_32(hw, GLPRT_RFC(hw->port_info->lport),
6316 : 0 : pf->offset_loaded, &os->rx_fragments,
6317 : : &ns->rx_fragments);
6318 : 0 : ice_stat_update_32(hw, GLPRT_ROC(hw->port_info->lport),
6319 : 0 : pf->offset_loaded, &os->rx_oversize,
6320 : : &ns->rx_oversize);
6321 : 0 : ice_stat_update_32(hw, GLPRT_RJC(hw->port_info->lport),
6322 : 0 : pf->offset_loaded, &os->rx_jabber,
6323 : : &ns->rx_jabber);
6324 : 0 : ice_stat_update_40(hw, GLPRT_PTC64H(hw->port_info->lport),
6325 : 0 : GLPRT_PTC64L(hw->port_info->lport),
6326 : 0 : pf->offset_loaded, &os->tx_size_64,
6327 : : &ns->tx_size_64);
6328 : 0 : ice_stat_update_40(hw, GLPRT_PTC127H(hw->port_info->lport),
6329 : 0 : GLPRT_PTC127L(hw->port_info->lport),
6330 : 0 : pf->offset_loaded, &os->tx_size_127,
6331 : : &ns->tx_size_127);
6332 : 0 : ice_stat_update_40(hw, GLPRT_PTC255H(hw->port_info->lport),
6333 : 0 : GLPRT_PTC255L(hw->port_info->lport),
6334 : 0 : pf->offset_loaded, &os->tx_size_255,
6335 : : &ns->tx_size_255);
6336 : 0 : ice_stat_update_40(hw, GLPRT_PTC511H(hw->port_info->lport),
6337 : 0 : GLPRT_PTC511L(hw->port_info->lport),
6338 : 0 : pf->offset_loaded, &os->tx_size_511,
6339 : : &ns->tx_size_511);
6340 : 0 : ice_stat_update_40(hw, GLPRT_PTC1023H(hw->port_info->lport),
6341 : 0 : GLPRT_PTC1023L(hw->port_info->lport),
6342 : 0 : pf->offset_loaded, &os->tx_size_1023,
6343 : : &ns->tx_size_1023);
6344 : 0 : ice_stat_update_40(hw, GLPRT_PTC1522H(hw->port_info->lport),
6345 : 0 : GLPRT_PTC1522L(hw->port_info->lport),
6346 : 0 : pf->offset_loaded, &os->tx_size_1522,
6347 : : &ns->tx_size_1522);
6348 : 0 : ice_stat_update_40(hw, GLPRT_PTC9522H(hw->port_info->lport),
6349 : 0 : GLPRT_PTC9522L(hw->port_info->lport),
6350 : 0 : pf->offset_loaded, &os->tx_size_big,
6351 : : &ns->tx_size_big);
6352 : :
6353 [ # # ]: 0 : ice_handle_overflow(pf->offset_loaded, ICE_32_BIT_WIDTH,
6354 : : &ns->crc_errors, &pf->old_get_stats_fields.crc_errors);
6355 : : ice_handle_overflow(pf->offset_loaded, ICE_32_BIT_WIDTH,
6356 : : &ns->rx_undersize, &pf->old_get_stats_fields.rx_undersize);
6357 : : ice_handle_overflow(pf->offset_loaded, ICE_32_BIT_WIDTH,
6358 : : &ns->rx_fragments, &pf->old_get_stats_fields.rx_fragments);
6359 : : ice_handle_overflow(pf->offset_loaded, ICE_32_BIT_WIDTH,
6360 : : &ns->rx_oversize, &pf->old_get_stats_fields.rx_oversize);
6361 : : ice_handle_overflow(pf->offset_loaded, ICE_32_BIT_WIDTH,
6362 : : &ns->rx_jabber, &pf->old_get_stats_fields.rx_jabber);
6363 : :
6364 : : /* GLPRT_MSPDC not supported */
6365 : : /* GLPRT_XEC not supported */
6366 : :
6367 : 0 : pf->offset_loaded = true;
6368 : :
6369 [ # # ]: 0 : if (pf->main_vsi)
6370 : 0 : ice_update_vsi_stats(pf->main_vsi);
6371 : 0 : }
6372 : :
6373 : : /* Get all statistics of a port */
6374 : : static int
6375 : 0 : ice_stats_get(struct rte_eth_dev *dev, struct rte_eth_stats *stats)
6376 : : {
6377 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
6378 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6379 : : struct ice_hw_port_stats *ns = &pf->stats; /* new stats */
6380 : :
6381 : : /* call read registers - updates values, now write them to struct */
6382 : 0 : ice_read_stats_registers(pf, hw);
6383 : :
6384 : 0 : stats->ipackets = pf->main_vsi->eth_stats.rx_unicast +
6385 : 0 : pf->main_vsi->eth_stats.rx_multicast +
6386 : 0 : pf->main_vsi->eth_stats.rx_broadcast -
6387 : 0 : pf->main_vsi->eth_stats.rx_discards;
6388 : 0 : stats->opackets = ns->eth.tx_unicast +
6389 : 0 : ns->eth.tx_multicast +
6390 : 0 : ns->eth.tx_broadcast;
6391 : 0 : stats->ibytes = pf->main_vsi->eth_stats.rx_bytes;
6392 : 0 : stats->obytes = ns->eth.tx_bytes;
6393 : 0 : stats->oerrors = ns->eth.tx_errors +
6394 : 0 : pf->main_vsi->eth_stats.tx_errors;
6395 : :
6396 : : /* Rx Errors */
6397 : 0 : stats->imissed = ns->eth.rx_discards +
6398 : : pf->main_vsi->eth_stats.rx_discards;
6399 : 0 : stats->ierrors = ns->crc_errors +
6400 : 0 : ns->rx_undersize +
6401 : 0 : ns->rx_oversize + ns->rx_fragments + ns->rx_jabber;
6402 : :
6403 : 0 : PMD_DRV_LOG(DEBUG, "*************** PF stats start *****************");
6404 : 0 : PMD_DRV_LOG(DEBUG, "rx_bytes: %"PRIu64"", ns->eth.rx_bytes);
6405 : 0 : PMD_DRV_LOG(DEBUG, "rx_unicast: %"PRIu64"", ns->eth.rx_unicast);
6406 : 0 : PMD_DRV_LOG(DEBUG, "rx_multicast:%"PRIu64"", ns->eth.rx_multicast);
6407 : 0 : PMD_DRV_LOG(DEBUG, "rx_broadcast:%"PRIu64"", ns->eth.rx_broadcast);
6408 : 0 : PMD_DRV_LOG(DEBUG, "rx_discards:%"PRIu64"", ns->eth.rx_discards);
6409 : 0 : PMD_DRV_LOG(DEBUG, "vsi rx_discards:%"PRIu64"",
6410 : : pf->main_vsi->eth_stats.rx_discards);
6411 : 0 : PMD_DRV_LOG(DEBUG, "rx_unknown_protocol: %"PRIu64"",
6412 : : ns->eth.rx_unknown_protocol);
6413 : 0 : PMD_DRV_LOG(DEBUG, "tx_bytes: %"PRIu64"", ns->eth.tx_bytes);
6414 : 0 : PMD_DRV_LOG(DEBUG, "tx_unicast: %"PRIu64"", ns->eth.tx_unicast);
6415 : 0 : PMD_DRV_LOG(DEBUG, "tx_multicast:%"PRIu64"", ns->eth.tx_multicast);
6416 : 0 : PMD_DRV_LOG(DEBUG, "tx_broadcast:%"PRIu64"", ns->eth.tx_broadcast);
6417 : 0 : PMD_DRV_LOG(DEBUG, "tx_discards:%"PRIu64"", ns->eth.tx_discards);
6418 : 0 : PMD_DRV_LOG(DEBUG, "vsi tx_discards:%"PRIu64"",
6419 : : pf->main_vsi->eth_stats.tx_discards);
6420 : 0 : PMD_DRV_LOG(DEBUG, "tx_errors: %"PRIu64"", ns->eth.tx_errors);
6421 : :
6422 : 0 : PMD_DRV_LOG(DEBUG, "tx_dropped_link_down: %"PRIu64"",
6423 : : ns->tx_dropped_link_down);
6424 : 0 : PMD_DRV_LOG(DEBUG, "crc_errors: %"PRIu64"", ns->crc_errors);
6425 : 0 : PMD_DRV_LOG(DEBUG, "illegal_bytes: %"PRIu64"",
6426 : : ns->illegal_bytes);
6427 : 0 : PMD_DRV_LOG(DEBUG, "error_bytes: %"PRIu64"", ns->error_bytes);
6428 : 0 : PMD_DRV_LOG(DEBUG, "mac_local_faults: %"PRIu64"",
6429 : : ns->mac_local_faults);
6430 : 0 : PMD_DRV_LOG(DEBUG, "mac_remote_faults: %"PRIu64"",
6431 : : ns->mac_remote_faults);
6432 : 0 : PMD_DRV_LOG(DEBUG, "link_xon_rx: %"PRIu64"", ns->link_xon_rx);
6433 : 0 : PMD_DRV_LOG(DEBUG, "link_xoff_rx: %"PRIu64"", ns->link_xoff_rx);
6434 : 0 : PMD_DRV_LOG(DEBUG, "link_xon_tx: %"PRIu64"", ns->link_xon_tx);
6435 : 0 : PMD_DRV_LOG(DEBUG, "link_xoff_tx: %"PRIu64"", ns->link_xoff_tx);
6436 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_64: %"PRIu64"", ns->rx_size_64);
6437 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_127: %"PRIu64"", ns->rx_size_127);
6438 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_255: %"PRIu64"", ns->rx_size_255);
6439 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_511: %"PRIu64"", ns->rx_size_511);
6440 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_1023: %"PRIu64"", ns->rx_size_1023);
6441 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_1522: %"PRIu64"", ns->rx_size_1522);
6442 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_big: %"PRIu64"", ns->rx_size_big);
6443 : 0 : PMD_DRV_LOG(DEBUG, "rx_undersize: %"PRIu64"", ns->rx_undersize);
6444 : 0 : PMD_DRV_LOG(DEBUG, "rx_fragments: %"PRIu64"", ns->rx_fragments);
6445 : 0 : PMD_DRV_LOG(DEBUG, "rx_oversize: %"PRIu64"", ns->rx_oversize);
6446 : 0 : PMD_DRV_LOG(DEBUG, "rx_jabber: %"PRIu64"", ns->rx_jabber);
6447 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_64: %"PRIu64"", ns->tx_size_64);
6448 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_127: %"PRIu64"", ns->tx_size_127);
6449 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_255: %"PRIu64"", ns->tx_size_255);
6450 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_511: %"PRIu64"", ns->tx_size_511);
6451 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_1023: %"PRIu64"", ns->tx_size_1023);
6452 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_1522: %"PRIu64"", ns->tx_size_1522);
6453 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_big: %"PRIu64"", ns->tx_size_big);
6454 : 0 : PMD_DRV_LOG(DEBUG, "rx_len_errors: %"PRIu64"", ns->rx_len_errors);
6455 : 0 : PMD_DRV_LOG(DEBUG, "************* PF stats end ****************");
6456 : 0 : return 0;
6457 : : }
6458 : :
6459 : : /* Reset the statistics */
6460 : : static int
6461 : 0 : ice_stats_reset(struct rte_eth_dev *dev)
6462 : : {
6463 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
6464 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6465 : :
6466 : : /* Mark PF and VSI stats to update the offset, aka "reset" */
6467 : 0 : pf->offset_loaded = false;
6468 [ # # ]: 0 : if (pf->main_vsi)
6469 : 0 : pf->main_vsi->offset_loaded = false;
6470 : :
6471 : : /* read the stats, reading current register values into offset */
6472 : 0 : ice_read_stats_registers(pf, hw);
6473 : :
6474 : 0 : memset(&pf->mbuf_stats, 0, sizeof(struct ice_mbuf_stats));
6475 : :
6476 : 0 : return 0;
6477 : : }
6478 : :
6479 : : static uint32_t
6480 : : ice_xstats_calc_num(void)
6481 : : {
6482 : : uint32_t num;
6483 : :
6484 : : num = ICE_NB_ETH_XSTATS + ICE_NB_MBUF_XSTATS + ICE_NB_HW_PORT_XSTATS;
6485 : :
6486 : : return num;
6487 : : }
6488 : :
6489 : : static void
6490 : : ice_update_mbuf_stats(struct rte_eth_dev *ethdev,
6491 : : struct ice_mbuf_stats *mbuf_stats)
6492 : : {
6493 : : uint16_t idx;
6494 : : struct ci_tx_queue *txq;
6495 : :
6496 [ # # ]: 0 : for (idx = 0; idx < ethdev->data->nb_tx_queues; idx++) {
6497 : 0 : txq = ethdev->data->tx_queues[idx];
6498 : 0 : mbuf_stats->tx_pkt_errors += txq->mbuf_errors;
6499 : : }
6500 : : }
6501 : :
6502 : : static int
6503 : 0 : ice_xstats_get(struct rte_eth_dev *dev, struct rte_eth_xstat *xstats,
6504 : : unsigned int n)
6505 : : {
6506 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
6507 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6508 : : struct ice_adapter *adapter =
6509 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6510 : : struct ice_mbuf_stats mbuf_stats = {0};
6511 : : unsigned int i;
6512 : : unsigned int count;
6513 : 0 : struct ice_hw_port_stats *hw_stats = &pf->stats;
6514 : :
6515 : : count = ice_xstats_calc_num();
6516 [ # # ]: 0 : if (n < count)
6517 : : return count;
6518 : :
6519 : 0 : ice_read_stats_registers(pf, hw);
6520 : :
6521 [ # # ]: 0 : if (!xstats)
6522 : : return 0;
6523 : :
6524 : : count = 0;
6525 : :
6526 [ # # ]: 0 : if (adapter->devargs.mbuf_check)
6527 : : ice_update_mbuf_stats(dev, &mbuf_stats);
6528 : :
6529 : : /* Get stats from ice_eth_stats struct */
6530 [ # # ]: 0 : for (i = 0; i < ICE_NB_ETH_XSTATS; i++) {
6531 : 0 : xstats[count].value =
6532 : 0 : *(uint64_t *)((char *)&hw_stats->eth +
6533 : 0 : ice_stats_strings[i].offset);
6534 : 0 : xstats[count].id = count;
6535 : 0 : count++;
6536 : : }
6537 : :
6538 : : /* Get stats from ice_mbuf_stats struct */
6539 [ # # ]: 0 : for (i = 0; i < ICE_NB_MBUF_XSTATS; i++) {
6540 : 0 : xstats[count].value =
6541 : : *(uint64_t *)((char *)&mbuf_stats + ice_mbuf_strings[i].offset);
6542 : 0 : xstats[count].id = count;
6543 : 0 : count++;
6544 : : }
6545 : :
6546 : : /* Get individual stats from ice_hw_port struct */
6547 [ # # ]: 0 : for (i = 0; i < ICE_NB_HW_PORT_XSTATS; i++) {
6548 : 0 : xstats[count].value =
6549 : 0 : *(uint64_t *)((char *)hw_stats +
6550 : 0 : ice_hw_port_strings[i].offset);
6551 : 0 : xstats[count].id = count;
6552 : 0 : count++;
6553 : : }
6554 : :
6555 : 0 : return count;
6556 : : }
6557 : :
6558 : 0 : static int ice_xstats_get_names(__rte_unused struct rte_eth_dev *dev,
6559 : : struct rte_eth_xstat_name *xstats_names,
6560 : : __rte_unused unsigned int limit)
6561 : : {
6562 : : unsigned int count = 0;
6563 : : unsigned int i;
6564 : :
6565 [ # # ]: 0 : if (!xstats_names)
6566 : : return ice_xstats_calc_num();
6567 : :
6568 : : /* Note: limit checked in rte_eth_xstats_names() */
6569 : :
6570 : : /* Get stats from ice_eth_stats struct */
6571 [ # # ]: 0 : for (i = 0; i < ICE_NB_ETH_XSTATS; i++) {
6572 : 0 : strlcpy(xstats_names[count].name, ice_stats_strings[i].name,
6573 : : sizeof(xstats_names[count].name));
6574 : 0 : count++;
6575 : : }
6576 : :
6577 : : /* Get stats from ice_mbuf_stats struct */
6578 [ # # ]: 0 : for (i = 0; i < ICE_NB_MBUF_XSTATS; i++) {
6579 : 0 : strlcpy(xstats_names[count].name, ice_mbuf_strings[i].name,
6580 : : sizeof(xstats_names[count].name));
6581 : 0 : count++;
6582 : : }
6583 : :
6584 : : /* Get individual stats from ice_hw_port struct */
6585 [ # # ]: 0 : for (i = 0; i < ICE_NB_HW_PORT_XSTATS; i++) {
6586 : 0 : strlcpy(xstats_names[count].name, ice_hw_port_strings[i].name,
6587 : : sizeof(xstats_names[count].name));
6588 : 0 : count++;
6589 : : }
6590 : :
6591 : 0 : return count;
6592 : : }
6593 : :
6594 : : static int
6595 : 0 : ice_dev_flow_ops_get(struct rte_eth_dev *dev,
6596 : : const struct rte_flow_ops **ops)
6597 : : {
6598 [ # # ]: 0 : if (!dev)
6599 : : return -EINVAL;
6600 : :
6601 : 0 : *ops = &ice_flow_ops;
6602 : 0 : return 0;
6603 : : }
6604 : :
6605 : : /* Add UDP tunneling port */
6606 : : static int
6607 : 0 : ice_dev_udp_tunnel_port_add(struct rte_eth_dev *dev,
6608 : : struct rte_eth_udp_tunnel *udp_tunnel)
6609 : : {
6610 : : int ret = 0;
6611 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6612 : : struct ice_adapter *ad =
6613 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6614 : :
6615 [ # # ]: 0 : if (udp_tunnel == NULL)
6616 : : return -EINVAL;
6617 : :
6618 [ # # ]: 0 : switch (udp_tunnel->prot_type) {
6619 : 0 : case RTE_ETH_TUNNEL_TYPE_VXLAN:
6620 : 0 : ret = ice_create_tunnel(hw, TNL_VXLAN, udp_tunnel->udp_port);
6621 [ # # # # ]: 0 : if (!ret && ad->psr != NULL)
6622 : 0 : ice_parser_vxlan_tunnel_set(ad->psr,
6623 : 0 : udp_tunnel->udp_port, true);
6624 : : break;
6625 : 0 : default:
6626 : 0 : PMD_DRV_LOG(ERR, "Invalid tunnel type");
6627 : : ret = -EINVAL;
6628 : 0 : break;
6629 : : }
6630 : :
6631 : : return ret;
6632 : : }
6633 : :
6634 : : /* Delete UDP tunneling port */
6635 : : static int
6636 : 0 : ice_dev_udp_tunnel_port_del(struct rte_eth_dev *dev,
6637 : : struct rte_eth_udp_tunnel *udp_tunnel)
6638 : : {
6639 : : int ret = 0;
6640 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6641 : : struct ice_adapter *ad =
6642 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6643 : :
6644 [ # # ]: 0 : if (udp_tunnel == NULL)
6645 : : return -EINVAL;
6646 : :
6647 [ # # ]: 0 : switch (udp_tunnel->prot_type) {
6648 : 0 : case RTE_ETH_TUNNEL_TYPE_VXLAN:
6649 : 0 : ret = ice_destroy_tunnel(hw, udp_tunnel->udp_port, 0);
6650 [ # # # # ]: 0 : if (!ret && ad->psr != NULL)
6651 : 0 : ice_parser_vxlan_tunnel_set(ad->psr,
6652 : 0 : udp_tunnel->udp_port, false);
6653 : : break;
6654 : 0 : default:
6655 : 0 : PMD_DRV_LOG(ERR, "Invalid tunnel type");
6656 : : ret = -EINVAL;
6657 : 0 : break;
6658 : : }
6659 : :
6660 : : return ret;
6661 : : }
6662 : :
6663 : : /**
6664 : : * ice_ptp_write_init - Set PHC time to provided value
6665 : : * @hw: Hardware private structure
6666 : : *
6667 : : * Set the PHC time to CLOCK_REALTIME
6668 : : */
6669 : 0 : static int ice_ptp_write_init(struct ice_hw *hw)
6670 : : {
6671 : : uint64_t ns;
6672 : : struct timespec sys_time;
6673 : 0 : clock_gettime(CLOCK_REALTIME, &sys_time);
6674 : : ns = rte_timespec_to_ns(&sys_time);
6675 : :
6676 : 0 : return ice_ptp_init_time(hw, ns, true);
6677 : : }
6678 : :
6679 : : static int
6680 : 0 : ice_timesync_enable(struct rte_eth_dev *dev)
6681 : : {
6682 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6683 : : struct ice_adapter *ad =
6684 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6685 : : int ret;
6686 : :
6687 [ # # # # ]: 0 : if (dev->data->dev_started && !(dev->data->dev_conf.rxmode.offloads &
6688 : : RTE_ETH_RX_OFFLOAD_TIMESTAMP)) {
6689 : 0 : PMD_DRV_LOG(ERR, "Rx timestamp offload not configured");
6690 : 0 : return -1;
6691 : : }
6692 : :
6693 [ # # ]: 0 : if (hw->func_caps.ts_func_info.src_tmr_owned) {
6694 : 0 : ret = ice_ptp_init_phc(hw);
6695 [ # # ]: 0 : if (ret) {
6696 : 0 : PMD_DRV_LOG(ERR, "Failed to initialize PHC");
6697 : 0 : return -1;
6698 : : }
6699 : :
6700 : 0 : ret = ice_ptp_write_incval(hw, ICE_PTP_NOMINAL_INCVAL_E810, true);
6701 [ # # ]: 0 : if (ret) {
6702 : 0 : PMD_DRV_LOG(ERR,
6703 : : "Failed to write PHC increment time value");
6704 : 0 : return -1;
6705 : : }
6706 : : }
6707 : :
6708 [ # # ]: 0 : if (!ice_ptp_lock(hw)) {
6709 [ # # ]: 0 : ice_debug(hw, ICE_DBG_PTP, "Failed to acquire PTP semaphore");
6710 : 0 : return ICE_ERR_NOT_READY;
6711 : : }
6712 : :
6713 : 0 : ret = ice_ptp_write_init(hw);
6714 : 0 : ice_ptp_unlock(hw);
6715 [ # # ]: 0 : if (ret)
6716 : 0 : PMD_INIT_LOG(ERR, "Failed to set current system time to PHC timer");
6717 : :
6718 : 0 : ad->ptp_ena = 1;
6719 : :
6720 : 0 : return 0;
6721 : : }
6722 : :
6723 : : static int
6724 : 0 : ice_timesync_read_rx_timestamp(struct rte_eth_dev *dev,
6725 : : struct timespec *timestamp, uint32_t flags)
6726 : : {
6727 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6728 : : struct ice_adapter *ad =
6729 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6730 : : struct ci_rx_queue *rxq;
6731 : : uint32_t ts_high;
6732 : : uint64_t ts_ns;
6733 : :
6734 : 0 : rxq = dev->data->rx_queues[flags];
6735 : :
6736 : 0 : ts_high = rxq->time_high;
6737 : 0 : ts_ns = ice_tstamp_convert_32b_64b(hw, ad, 1, ts_high);
6738 : 0 : *timestamp = rte_ns_to_timespec(ts_ns);
6739 : :
6740 : 0 : return 0;
6741 : : }
6742 : :
6743 : : static int
6744 : 0 : ice_timesync_read_tx_timestamp(struct rte_eth_dev *dev,
6745 : : struct timespec *timestamp)
6746 : : {
6747 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6748 : : struct ice_adapter *ad =
6749 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6750 : 0 : uint64_t ts_ns, tstamp, tstamp_ready = 0;
6751 : : uint64_t end_time;
6752 : : const uint64_t mask = 0xFFFFFFFF;
6753 : : int ret;
6754 : :
6755 : : /* Set the end time with a delay of 10 microseconds */
6756 : 0 : end_time = rte_get_timer_cycles() + (rte_get_timer_hz() / 100000);
6757 : :
6758 : : do {
6759 : 0 : ret = ice_get_phy_tx_tstamp_ready(hw, ad->ptp_tx_block, &tstamp_ready);
6760 [ # # ]: 0 : if (ret) {
6761 : 0 : PMD_DRV_LOG(ERR, "Failed to get phy ready for timestamp");
6762 : 0 : return -1;
6763 : : }
6764 : :
6765 [ # # # # ]: 0 : if ((tstamp_ready & BIT_ULL(0)) == 0 && rte_get_timer_cycles() > end_time) {
6766 : 0 : PMD_DRV_LOG(ERR, "Timeout to get phy ready for timestamp");
6767 : 0 : return -1;
6768 : : }
6769 [ # # ]: 0 : } while ((tstamp_ready & BIT_ULL(0)) == 0);
6770 : :
6771 : 0 : ret = ice_read_phy_tstamp(hw, ad->ptp_tx_block, ad->ptp_tx_index, &tstamp);
6772 [ # # # # ]: 0 : if (ret || tstamp == 0) {
6773 : 0 : PMD_DRV_LOG(ERR, "Failed to read phy timestamp");
6774 : 0 : return -1;
6775 : : }
6776 : :
6777 : 0 : ts_ns = ice_tstamp_convert_32b_64b(hw, ad, 1, (tstamp >> 8) & mask);
6778 : 0 : *timestamp = rte_ns_to_timespec(ts_ns);
6779 : :
6780 : 0 : return 0;
6781 : : }
6782 : :
6783 : : static int
6784 : 0 : ice_timesync_adjust_time(struct rte_eth_dev *dev, int64_t delta)
6785 : : {
6786 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6787 : 0 : uint8_t tmr_idx = hw->func_caps.ts_func_info.tmr_index_assoc;
6788 : : uint32_t lo, lo2, hi;
6789 : : uint64_t time, ns;
6790 : : int ret;
6791 : :
6792 [ # # ]: 0 : if (delta > INT32_MAX || delta < INT32_MIN) {
6793 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6794 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(tmr_idx));
6795 : 0 : lo2 = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6796 : :
6797 [ # # ]: 0 : if (lo2 < lo) {
6798 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6799 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(tmr_idx));
6800 : : }
6801 : :
6802 : 0 : time = ((uint64_t)hi << 32) | lo;
6803 : 0 : ns = time + delta;
6804 : :
6805 : 0 : wr32(hw, GLTSYN_SHTIME_L(tmr_idx), ICE_LO_DWORD(ns));
6806 : 0 : wr32(hw, GLTSYN_SHTIME_H(tmr_idx), ICE_HI_DWORD(ns));
6807 : 0 : wr32(hw, GLTSYN_SHTIME_0(tmr_idx), 0);
6808 : :
6809 : 0 : ret = ice_ptp_init_time(hw, ns, true);
6810 [ # # ]: 0 : if (ret) {
6811 : 0 : PMD_DRV_LOG(ERR, "PTP init time failed, err %d", ret);
6812 : 0 : return -1;
6813 : : }
6814 : : return 0;
6815 : : }
6816 : :
6817 : 0 : ret = ice_ptp_adj_clock(hw, delta, true);
6818 [ # # ]: 0 : if (ret) {
6819 : 0 : PMD_DRV_LOG(ERR, "PTP adj clock failed, err %d", ret);
6820 : 0 : return -1;
6821 : : }
6822 : :
6823 : : return 0;
6824 : : }
6825 : :
6826 : : static int
6827 : 0 : ice_timesync_adjust_freq(struct rte_eth_dev *dev, int64_t ppm)
6828 : : {
6829 [ # # # # ]: 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6830 : : int64_t incval, diff = 0;
6831 : : bool negative = false;
6832 : : uint64_t div, rem;
6833 : : uint64_t divisor = 1000000ULL << 16;
6834 : : int shift;
6835 : : int ret;
6836 : :
6837 : 0 : incval = ice_get_base_incval(hw, ICE_SRC_TMR_MODE_NANOSECONDS);
6838 : :
6839 [ # # ]: 0 : if (ppm < 0) {
6840 : : negative = true;
6841 : 0 : ppm = -ppm;
6842 : : }
6843 : :
6844 : : /* can incval * ppm overflow ? */
6845 [ # # ]: 0 : if (log2(incval) + log2(ppm) > 62) {
6846 : 0 : rem = ppm % divisor;
6847 : 0 : div = ppm / divisor;
6848 : 0 : diff = div * incval;
6849 : 0 : ppm = rem;
6850 : :
6851 : 0 : shift = log2(incval) + log2(ppm) - 62;
6852 [ # # ]: 0 : if (shift > 0) {
6853 : : /* drop precision */
6854 : 0 : ppm >>= shift;
6855 : 0 : divisor >>= shift;
6856 : : }
6857 : : }
6858 : :
6859 [ # # ]: 0 : if (divisor)
6860 : 0 : diff = diff + incval * ppm / divisor;
6861 : :
6862 [ # # ]: 0 : if (negative)
6863 : 0 : incval -= diff;
6864 : : else
6865 : 0 : incval += diff;
6866 : :
6867 : 0 : ret = ice_ptp_write_incval_locked(hw, incval, true);
6868 [ # # ]: 0 : if (ret) {
6869 : 0 : PMD_DRV_LOG(ERR, "PTP failed to set incval, err %d", ret);
6870 : 0 : return -1;
6871 : : }
6872 : : return 0;
6873 : : }
6874 : :
6875 : : static int
6876 : 0 : ice_timesync_write_time(struct rte_eth_dev *dev, const struct timespec *ts)
6877 : : {
6878 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6879 : : uint64_t ns;
6880 : : int ret;
6881 : :
6882 : : ns = rte_timespec_to_ns(ts);
6883 : 0 : ret = ice_ptp_init_time(hw, ns, true);
6884 [ # # ]: 0 : if (ret) {
6885 : 0 : PMD_DRV_LOG(ERR, "PTP init time failed, err %d", ret);
6886 : 0 : return -1;
6887 : : }
6888 : :
6889 : : return 0;
6890 : : }
6891 : :
6892 : : static int
6893 : 0 : ice_timesync_read_time(struct rte_eth_dev *dev, struct timespec *ts)
6894 : : {
6895 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6896 : 0 : uint8_t tmr_idx = hw->func_caps.ts_func_info.tmr_index_assoc;
6897 : : uint32_t hi, lo, lo2;
6898 : : uint64_t time;
6899 : :
6900 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6901 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(tmr_idx));
6902 : 0 : lo2 = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6903 : :
6904 [ # # ]: 0 : if (lo2 < lo) {
6905 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6906 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(tmr_idx));
6907 : : }
6908 : :
6909 [ # # ]: 0 : time = ((uint64_t)hi << 32) | lo;
6910 : 0 : *ts = rte_ns_to_timespec(time);
6911 : :
6912 : 0 : return 0;
6913 : : }
6914 : :
6915 : : static int
6916 : 0 : ice_timesync_disable(struct rte_eth_dev *dev)
6917 : : {
6918 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6919 : : struct ice_adapter *ad =
6920 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6921 : 0 : uint8_t tmr_idx = hw->func_caps.ts_func_info.tmr_index_assoc;
6922 : : uint64_t val;
6923 : : uint8_t lport;
6924 : :
6925 : 0 : lport = hw->port_info->lport;
6926 : :
6927 : 0 : ice_clear_phy_tstamp(hw, lport, 0);
6928 : :
6929 : 0 : val = ICE_READ_REG(hw, GLTSYN_ENA(tmr_idx));
6930 : 0 : val &= ~GLTSYN_ENA_TSYN_ENA_M;
6931 : 0 : ICE_WRITE_REG(hw, GLTSYN_ENA(tmr_idx), val);
6932 : :
6933 : 0 : ICE_WRITE_REG(hw, GLTSYN_INCVAL_L(tmr_idx), 0);
6934 : 0 : ICE_WRITE_REG(hw, GLTSYN_INCVAL_H(tmr_idx), 0);
6935 : :
6936 : 0 : ad->ptp_ena = 0;
6937 : :
6938 : 0 : return 0;
6939 : : }
6940 : :
6941 : : static int
6942 : 0 : ice_read_clock(__rte_unused struct rte_eth_dev *dev, uint64_t *clock)
6943 : : {
6944 : : struct timespec system_time;
6945 : :
6946 : : #ifdef RTE_EXEC_ENV_LINUX
6947 : 0 : clock_gettime(CLOCK_MONOTONIC_RAW, &system_time);
6948 : : #else
6949 : : clock_gettime(CLOCK_MONOTONIC, &system_time);
6950 : : #endif
6951 : 0 : *clock = system_time.tv_sec * NSEC_PER_SEC + system_time.tv_nsec;
6952 : :
6953 : 0 : return 0;
6954 : : }
6955 : :
6956 : : static const uint32_t *
6957 : 0 : ice_buffer_split_supported_hdr_ptypes_get(struct rte_eth_dev *dev __rte_unused,
6958 : : size_t *no_of_elements)
6959 : : {
6960 : : /* Buffer split protocol header capability. */
6961 : : static const uint32_t ptypes[] = {
6962 : : /* Non tunneled */
6963 : : RTE_PTYPE_L2_ETHER,
6964 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN,
6965 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_L4_UDP,
6966 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_L4_TCP,
6967 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_L4_SCTP,
6968 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN,
6969 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_L4_UDP,
6970 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_L4_TCP,
6971 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_L4_SCTP,
6972 : :
6973 : : /* Tunneled */
6974 : : RTE_PTYPE_TUNNEL_GRENAT,
6975 : :
6976 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER,
6977 : :
6978 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6979 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN,
6980 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6981 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN,
6982 : :
6983 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6984 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_UDP,
6985 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6986 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_TCP,
6987 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6988 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_SCTP,
6989 : :
6990 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6991 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_UDP,
6992 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6993 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_TCP,
6994 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6995 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_SCTP,
6996 : :
6997 : : };
6998 : :
6999 : 0 : *no_of_elements = RTE_DIM(ptypes);
7000 : 0 : return ptypes;
7001 : : }
7002 : :
7003 : : static unsigned int
7004 : 0 : ice_fec_get_capa_num(struct ice_aqc_get_phy_caps_data *pcaps,
7005 : : struct rte_eth_fec_capa *speed_fec_capa)
7006 : : {
7007 : : unsigned int num = 0;
7008 : 0 : int auto_fec = (pcaps->caps & ICE_AQC_PHY_EN_AUTO_FEC) ?
7009 : 0 : RTE_ETH_FEC_MODE_CAPA_MASK(AUTO) : 0;
7010 : 0 : int link_nofec = (pcaps->link_fec_options & ICE_AQC_PHY_FEC_DIS) ?
7011 : 0 : RTE_ETH_FEC_MODE_CAPA_MASK(NOFEC) : 0;
7012 : :
7013 [ # # ]: 0 : if (pcaps->eee_cap & ICE_AQC_PHY_EEE_EN_100BASE_TX) {
7014 [ # # ]: 0 : if (speed_fec_capa) {
7015 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_100M;
7016 : 0 : speed_fec_capa[num].capa = RTE_ETH_FEC_MODE_CAPA_MASK(NOFEC);
7017 : : }
7018 : : num++;
7019 : : }
7020 : :
7021 [ # # ]: 0 : if (pcaps->eee_cap & (ICE_AQC_PHY_EEE_EN_1000BASE_T |
7022 : : ICE_AQC_PHY_EEE_EN_1000BASE_KX)) {
7023 [ # # ]: 0 : if (speed_fec_capa) {
7024 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_1G;
7025 : 0 : speed_fec_capa[num].capa = RTE_ETH_FEC_MODE_CAPA_MASK(NOFEC);
7026 : : }
7027 : 0 : num++;
7028 : : }
7029 : :
7030 [ # # ]: 0 : if (pcaps->eee_cap & (ICE_AQC_PHY_EEE_EN_10GBASE_T |
7031 : : ICE_AQC_PHY_EEE_EN_10GBASE_KR)) {
7032 [ # # ]: 0 : if (speed_fec_capa) {
7033 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_10G;
7034 : 0 : speed_fec_capa[num].capa = auto_fec | link_nofec;
7035 : :
7036 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_10G_KR_40G_KR4_EN)
7037 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
7038 : : }
7039 : 0 : num++;
7040 : : }
7041 : :
7042 [ # # ]: 0 : if (pcaps->eee_cap & ICE_AQC_PHY_EEE_EN_25GBASE_KR) {
7043 [ # # ]: 0 : if (speed_fec_capa) {
7044 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_25G;
7045 : 0 : speed_fec_capa[num].capa = auto_fec | link_nofec;
7046 : :
7047 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN)
7048 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
7049 : :
7050 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN)
7051 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(RS);
7052 : : }
7053 : 0 : num++;
7054 : : }
7055 : :
7056 [ # # ]: 0 : if (pcaps->eee_cap & ICE_AQC_PHY_EEE_EN_40GBASE_KR4) {
7057 [ # # ]: 0 : if (speed_fec_capa) {
7058 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_40G;
7059 : 0 : speed_fec_capa[num].capa = auto_fec | link_nofec;
7060 : :
7061 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_10G_KR_40G_KR4_EN)
7062 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
7063 : : }
7064 : 0 : num++;
7065 : : }
7066 : :
7067 [ # # ]: 0 : if (pcaps->eee_cap & (ICE_AQC_PHY_EEE_EN_50GBASE_KR2 |
7068 : : ICE_AQC_PHY_EEE_EN_50GBASE_KR_PAM4)) {
7069 [ # # ]: 0 : if (speed_fec_capa) {
7070 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_50G;
7071 : 0 : speed_fec_capa[num].capa = auto_fec | link_nofec;
7072 : :
7073 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN)
7074 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
7075 : :
7076 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN)
7077 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(RS);
7078 : : }
7079 : 0 : num++;
7080 : : }
7081 : :
7082 [ # # ]: 0 : if (pcaps->eee_cap & (ICE_AQC_PHY_EEE_EN_100GBASE_KR4 |
7083 : : ICE_AQC_PHY_EEE_EN_100GBASE_KR2_PAM4)) {
7084 [ # # ]: 0 : if (speed_fec_capa) {
7085 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_100G;
7086 : 0 : speed_fec_capa[num].capa = auto_fec | link_nofec;
7087 : :
7088 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN)
7089 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
7090 : :
7091 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN)
7092 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(RS);
7093 : : }
7094 : 0 : num++;
7095 : : }
7096 : :
7097 : 0 : return num;
7098 : : }
7099 : :
7100 : : static int
7101 : 0 : ice_fec_get_capability(struct rte_eth_dev *dev, struct rte_eth_fec_capa *speed_fec_capa,
7102 : : unsigned int num)
7103 : : {
7104 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
7105 : 0 : struct ice_aqc_get_phy_caps_data pcaps = {0};
7106 : : unsigned int capa_num;
7107 : : int ret;
7108 : :
7109 : 0 : ret = ice_aq_get_phy_caps(hw->port_info, false, ICE_AQC_REPORT_TOPO_CAP_MEDIA,
7110 : : &pcaps, NULL);
7111 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
7112 : 0 : PMD_DRV_LOG(ERR, "Failed to get capability information: %d",
7113 : : ret);
7114 : 0 : return -ENOTSUP;
7115 : : }
7116 : :
7117 : : /* first time to get capa_num */
7118 : 0 : capa_num = ice_fec_get_capa_num(&pcaps, NULL);
7119 [ # # ]: 0 : if (!speed_fec_capa || num < capa_num)
7120 : 0 : return capa_num;
7121 : :
7122 : 0 : return ice_fec_get_capa_num(&pcaps, speed_fec_capa);
7123 : : }
7124 : :
7125 : : static int
7126 : 0 : ice_fec_get(struct rte_eth_dev *dev, uint32_t *fec_capa)
7127 : : {
7128 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
7129 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
7130 : 0 : bool enable_lse = dev->data->dev_conf.intr_conf.lsc ? true : false;
7131 : : bool link_up;
7132 : : u32 temp_fec_capa = RTE_ETH_FEC_MODE_CAPA_MASK(NOFEC);
7133 : 0 : struct ice_link_status link_status = {0};
7134 : 0 : struct ice_aqc_get_phy_caps_data pcaps = {0};
7135 : 0 : struct ice_port_info *pi = hw->port_info;
7136 : : u8 fec_config;
7137 : : int ret;
7138 : :
7139 [ # # ]: 0 : if (!pi)
7140 : : return -ENOTSUP;
7141 : :
7142 : 0 : ret = ice_get_link_info_safe(pf, enable_lse, &link_status);
7143 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
7144 : 0 : PMD_DRV_LOG(ERR, "Failed to get link information: %d",
7145 : : ret);
7146 : 0 : return -ENOTSUP;
7147 : : }
7148 : :
7149 : 0 : link_up = link_status.link_info & ICE_AQ_LINK_UP;
7150 : :
7151 : 0 : ret = ice_aq_get_phy_caps(pi, false, ICE_AQC_REPORT_TOPO_CAP_MEDIA,
7152 : : &pcaps, NULL);
7153 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
7154 : 0 : PMD_DRV_LOG(ERR, "Failed to get capability information: %d",
7155 : : ret);
7156 : 0 : return -ENOTSUP;
7157 : : }
7158 : :
7159 : : /* Get current FEC mode from port info */
7160 [ # # ]: 0 : if (link_up) {
7161 [ # # # ]: 0 : switch (link_status.fec_info) {
7162 : 0 : case ICE_AQ_LINK_25G_KR_FEC_EN:
7163 : 0 : *fec_capa = RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
7164 : 0 : break;
7165 : 0 : case ICE_AQ_LINK_25G_RS_528_FEC_EN:
7166 : : /* fall-through */
7167 : : case ICE_AQ_LINK_25G_RS_544_FEC_EN:
7168 : 0 : *fec_capa = RTE_ETH_FEC_MODE_CAPA_MASK(RS);
7169 : 0 : break;
7170 : 0 : default:
7171 : 0 : *fec_capa = RTE_ETH_FEC_MODE_CAPA_MASK(NOFEC);
7172 : 0 : break;
7173 : : }
7174 : 0 : return 0;
7175 : : }
7176 : :
7177 [ # # ]: 0 : if (pcaps.caps & ICE_AQC_PHY_EN_AUTO_FEC) {
7178 : 0 : *fec_capa = RTE_ETH_FEC_MODE_CAPA_MASK(AUTO);
7179 : 0 : return 0;
7180 : : }
7181 : :
7182 : 0 : fec_config = pcaps.link_fec_options & ICE_AQC_PHY_FEC_MASK;
7183 : :
7184 [ # # ]: 0 : if (fec_config & (ICE_AQC_PHY_FEC_10G_KR_40G_KR4_EN |
7185 : : ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN |
7186 : : ICE_AQC_PHY_FEC_10G_KR_40G_KR4_REQ |
7187 : : ICE_AQC_PHY_FEC_25G_KR_REQ))
7188 : : temp_fec_capa |= RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
7189 : :
7190 [ # # ]: 0 : if (fec_config & (ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN |
7191 : : ICE_AQC_PHY_FEC_25G_RS_528_REQ |
7192 : : ICE_AQC_PHY_FEC_25G_RS_544_REQ))
7193 : 0 : temp_fec_capa |= RTE_ETH_FEC_MODE_CAPA_MASK(RS);
7194 : :
7195 : 0 : *fec_capa = temp_fec_capa;
7196 : 0 : return 0;
7197 : : }
7198 : :
7199 : : static int
7200 : 0 : ice_fec_set(struct rte_eth_dev *dev, uint32_t fec_capa)
7201 : : {
7202 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
7203 : 0 : struct ice_port_info *pi = hw->port_info;
7204 : : struct ice_aqc_set_phy_cfg_data cfg = { 0 };
7205 : : bool fec_auto = false, fec_kr = false, fec_rs = false;
7206 : :
7207 [ # # ]: 0 : if (!pi)
7208 : : return -ENOTSUP;
7209 : :
7210 [ # # ]: 0 : if (fec_capa & ~(RTE_ETH_FEC_MODE_CAPA_MASK(AUTO) |
7211 : : RTE_ETH_FEC_MODE_CAPA_MASK(BASER) |
7212 : : RTE_ETH_FEC_MODE_CAPA_MASK(RS)))
7213 : : return -EINVAL;
7214 : : /* Copy the current user PHY configuration. The current user PHY
7215 : : * configuration is initialized during probe from PHY capabilities
7216 : : * software mode, and updated on set PHY configuration.
7217 : : */
7218 [ # # ]: 0 : memcpy(&cfg, &pi->phy.curr_user_phy_cfg, sizeof(cfg));
7219 : :
7220 [ # # ]: 0 : if (fec_capa & RTE_ETH_FEC_MODE_CAPA_MASK(AUTO))
7221 : : fec_auto = true;
7222 : :
7223 [ # # ]: 0 : if (fec_capa & RTE_ETH_FEC_MODE_CAPA_MASK(BASER))
7224 : : fec_kr = true;
7225 : :
7226 [ # # ]: 0 : if (fec_capa & RTE_ETH_FEC_MODE_CAPA_MASK(RS))
7227 : : fec_rs = true;
7228 : :
7229 [ # # ]: 0 : if (fec_auto) {
7230 [ # # ]: 0 : if (fec_kr || fec_rs) {
7231 [ # # ]: 0 : if (fec_rs) {
7232 : 0 : cfg.link_fec_opt = ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN |
7233 : : ICE_AQC_PHY_FEC_25G_RS_528_REQ |
7234 : : ICE_AQC_PHY_FEC_25G_RS_544_REQ;
7235 : : }
7236 [ # # ]: 0 : if (fec_kr) {
7237 : 0 : cfg.link_fec_opt |= ICE_AQC_PHY_FEC_10G_KR_40G_KR4_EN |
7238 : : ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN |
7239 : : ICE_AQC_PHY_FEC_10G_KR_40G_KR4_REQ |
7240 : : ICE_AQC_PHY_FEC_25G_KR_REQ;
7241 : : }
7242 : : } else {
7243 : 0 : cfg.link_fec_opt = ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN |
7244 : : ICE_AQC_PHY_FEC_25G_RS_528_REQ |
7245 : : ICE_AQC_PHY_FEC_25G_RS_544_REQ |
7246 : : ICE_AQC_PHY_FEC_10G_KR_40G_KR4_EN |
7247 : : ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN |
7248 : : ICE_AQC_PHY_FEC_10G_KR_40G_KR4_REQ |
7249 : : ICE_AQC_PHY_FEC_25G_KR_REQ;
7250 : : }
7251 : : } else {
7252 [ # # ]: 0 : if (fec_kr ^ fec_rs) {
7253 [ # # ]: 0 : if (fec_rs) {
7254 : 0 : cfg.link_fec_opt = ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN |
7255 : : ICE_AQC_PHY_FEC_25G_RS_528_REQ |
7256 : : ICE_AQC_PHY_FEC_25G_RS_544_REQ;
7257 : : } else {
7258 : 0 : cfg.link_fec_opt = ICE_AQC_PHY_FEC_10G_KR_40G_KR4_EN |
7259 : : ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN |
7260 : : ICE_AQC_PHY_FEC_10G_KR_40G_KR4_REQ |
7261 : : ICE_AQC_PHY_FEC_25G_KR_REQ;
7262 : : }
7263 : : } else {
7264 : : return -EINVAL;
7265 : : }
7266 : : }
7267 : :
7268 : : /* Recovery of accidentally rewritten bit */
7269 [ # # ]: 0 : if (pi->phy.curr_user_phy_cfg.link_fec_opt &
7270 : : ICE_AQC_PHY_FEC_DIS)
7271 : 0 : cfg.link_fec_opt |= ICE_AQC_PHY_FEC_DIS;
7272 : :
7273 : : /* Proceed only if requesting different FEC mode */
7274 [ # # ]: 0 : if (pi->phy.curr_user_phy_cfg.link_fec_opt == cfg.link_fec_opt)
7275 : : return 0;
7276 : :
7277 : 0 : cfg.caps |= ICE_AQ_PHY_ENA_AUTO_LINK_UPDT;
7278 : :
7279 [ # # ]: 0 : if (ice_aq_set_phy_cfg(pi->hw, pi, &cfg, NULL))
7280 : 0 : return -EAGAIN;
7281 : :
7282 : : return 0;
7283 : : }
7284 : :
7285 : : static int
7286 : 0 : ice_pci_probe(struct rte_pci_driver *pci_drv __rte_unused,
7287 : : struct rte_pci_device *pci_dev)
7288 : : {
7289 : 0 : return rte_eth_dev_pci_generic_probe(pci_dev,
7290 : : sizeof(struct ice_adapter),
7291 : : ice_dev_init);
7292 : : }
7293 : :
7294 : : static int
7295 : 0 : ice_pci_remove(struct rte_pci_device *pci_dev)
7296 : : {
7297 : 0 : return rte_eth_dev_pci_generic_remove(pci_dev, ice_dev_uninit);
7298 : : }
7299 : :
7300 : : static struct rte_pci_driver rte_ice_pmd = {
7301 : : .id_table = pci_id_ice_map,
7302 : : .drv_flags = RTE_PCI_DRV_NEED_MAPPING | RTE_PCI_DRV_INTR_LSC,
7303 : : .probe = ice_pci_probe,
7304 : : .remove = ice_pci_remove,
7305 : : };
7306 : :
7307 : : /**
7308 : : * Driver initialization routine.
7309 : : * Invoked once at EAL init time.
7310 : : * Register itself as the [Poll Mode] Driver of PCI devices.
7311 : : */
7312 : 253 : RTE_PMD_REGISTER_PCI(net_ice, rte_ice_pmd);
7313 : : RTE_PMD_REGISTER_PCI_TABLE(net_ice, pci_id_ice_map);
7314 : : RTE_PMD_REGISTER_KMOD_DEP(net_ice, "* igb_uio | uio_pci_generic | vfio-pci");
7315 : : RTE_PMD_REGISTER_PARAM_STRING(net_ice,
7316 : : ICE_HW_DEBUG_MASK_ARG "=0xXXX"
7317 : : ICE_PROTO_XTR_ARG "=[queue:]<vlan|ipv4|ipv6|ipv6_flow|tcp|ip_offset>"
7318 : : ICE_SAFE_MODE_SUPPORT_ARG "=<0|1>"
7319 : : ICE_DEFAULT_MAC_DISABLE "=<0|1>"
7320 : : ICE_DDP_FILENAME_ARG "=</path/to/file>"
7321 : : ICE_DDP_LOAD_SCHED_ARG "=<0|1>"
7322 : : ICE_TM_LEVELS_ARG "=<N>"
7323 : : ICE_RX_LOW_LATENCY_ARG "=<0|1>");
7324 : :
7325 [ - + ]: 253 : RTE_LOG_REGISTER_SUFFIX(ice_logtype_init, init, NOTICE);
7326 [ - + ]: 253 : RTE_LOG_REGISTER_SUFFIX(ice_logtype_driver, driver, NOTICE);
7327 : : #ifdef RTE_ETHDEV_DEBUG_RX
7328 : : RTE_LOG_REGISTER_SUFFIX(ice_logtype_rx, rx, DEBUG);
7329 : : #endif
7330 : : #ifdef RTE_ETHDEV_DEBUG_TX
7331 : : RTE_LOG_REGISTER_SUFFIX(ice_logtype_tx, tx, DEBUG);
7332 : : #endif
7333 : :
7334 : 0 : bool is_ice_supported(struct rte_eth_dev *dev)
7335 : : {
7336 : 0 : return !strcmp(dev->device->driver->name, rte_ice_pmd.driver.name);
7337 : : }
|
