Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(c) 2017 Cavium, Inc
3 : : */
4 : :
5 : : #include "test_perf_common.h"
6 : :
7 : : /* See http://doc.dpdk.org/guides/tools/testeventdev.html for test details */
8 : :
9 : : static inline int
10 : 0 : atq_nb_event_queues(struct evt_options *opt)
11 : : {
12 : : /* nb_queues = number of producers */
13 : 0 : return opt->prod_type == EVT_PROD_TYPE_ETH_RX_ADPTR ?
14 : 0 : rte_eth_dev_count_avail() : evt_nr_active_lcores(opt->plcores);
15 : : }
16 : :
17 : : static __rte_always_inline void
18 : : atq_fwd_event(struct rte_event *const ev, uint8_t *const sched_type_list,
19 : : const uint8_t nb_stages)
20 : : {
21 : 0 : ev->sub_event_type++;
22 : 0 : ev->sched_type = sched_type_list[ev->sub_event_type % nb_stages];
23 : 0 : ev->op = RTE_EVENT_OP_FORWARD;
24 : 0 : ev->event_type = RTE_EVENT_TYPE_CPU;
25 : 0 : }
26 : :
27 : : static __rte_always_inline void
28 : : atq_fwd_event_vector(struct rte_event *const ev, uint8_t *const sched_type_list,
29 : : const uint8_t nb_stages)
30 : : {
31 : 0 : ev->sub_event_type++;
32 : 0 : ev->sched_type = sched_type_list[ev->sub_event_type % nb_stages];
33 : 0 : ev->op = RTE_EVENT_OP_FORWARD;
34 : 0 : ev->event_type = RTE_EVENT_TYPE_CPU_VECTOR;
35 : 0 : }
36 : :
37 : : static int
38 : 0 : perf_atq_worker(void *arg, const int enable_fwd_latency)
39 : : {
40 : : uint16_t enq = 0, deq = 0;
41 : : struct rte_event ev;
42 : 0 : PERF_WORKER_INIT;
43 : :
44 : : RTE_SET_USED(pe);
45 : 0 : while (t->done == false) {
46 : 0 : deq = rte_event_dequeue_burst(dev, port, &ev, 1, 0);
47 : :
48 : 0 : if (!deq) {
49 : : rte_pause();
50 : 0 : continue;
51 : : }
52 : :
53 : 0 : if ((prod_type == EVT_PROD_TYPE_EVENT_CRYPTO_ADPTR) &&
54 : 0 : (ev.event_type == RTE_EVENT_TYPE_CRYPTODEV)) {
55 : 0 : if (perf_handle_crypto_ev(&ev))
56 : 0 : continue;
57 : : }
58 : :
59 : 0 : stage = ev.sub_event_type % nb_stages;
60 : 0 : if (enable_fwd_latency && !prod_timer_type && stage == 0)
61 : : /* first stage in pipeline, mark ts to compute fwd latency */
62 : : perf_mark_fwd_latency(prod_type, &ev);
63 : :
64 : : /* last stage in pipeline */
65 : 0 : if (unlikely(stage == laststage)) {
66 : 0 : if (enable_fwd_latency)
67 : : cnt = perf_process_last_stage_latency(pool, prod_type,
68 : : &ev, w, bufs, sz, cnt);
69 : : else
70 : : cnt = perf_process_last_stage(pool, prod_type, &ev, w,
71 : : bufs, sz, cnt);
72 : : } else {
73 : : atq_fwd_event(&ev, sched_type_list, nb_stages);
74 : : do {
75 : : enq = rte_event_enqueue_burst(dev, port, &ev,
76 : : 1);
77 : 0 : } while (!enq && !t->done);
78 : : }
79 : : }
80 : :
81 : 0 : perf_worker_cleanup(pool, dev, port, &ev, enq, deq);
82 : :
83 : 0 : return 0;
84 : : }
85 : :
86 : : static int
87 : 0 : perf_atq_worker_burst(void *arg, const int enable_fwd_latency)
88 : : {
89 : : /* +1 to avoid prefetch out of array check */
90 : : struct rte_event ev[BURST_SIZE + 1];
91 : : uint16_t enq = 0, nb_rx = 0;
92 : 0 : PERF_WORKER_INIT;
93 : : uint16_t i;
94 : :
95 : : RTE_SET_USED(pe);
96 : 0 : while (t->done == false) {
97 : 0 : nb_rx = rte_event_dequeue_burst(dev, port, ev, BURST_SIZE, 0);
98 : :
99 : 0 : if (!nb_rx) {
100 : : rte_pause();
101 : 0 : continue;
102 : : }
103 : :
104 : 0 : for (i = 0; i < nb_rx; i++) {
105 : 0 : if ((prod_type == EVT_PROD_TYPE_EVENT_CRYPTO_ADPTR) &&
106 : 0 : (ev[i].event_type == RTE_EVENT_TYPE_CRYPTODEV)) {
107 : 0 : if (perf_handle_crypto_ev(&ev[i]))
108 : 0 : continue;
109 : : }
110 : :
111 : 0 : stage = ev[i].sub_event_type % nb_stages;
112 : 0 : if (enable_fwd_latency && !prod_timer_type && stage == 0) {
113 : 0 : rte_prefetch0(ev[i+1].event_ptr);
114 : : /* first stage in pipeline.
115 : : * mark time stamp to compute fwd latency
116 : : */
117 : : perf_mark_fwd_latency(prod_type, &ev[i]);
118 : : }
119 : : /* last stage in pipeline */
120 : 0 : if (unlikely(stage == laststage)) {
121 : 0 : if (enable_fwd_latency)
122 : : cnt = perf_process_last_stage_latency(pool,
123 : : prod_type, &ev[i], w, bufs, sz, cnt);
124 : : else
125 : : cnt = perf_process_last_stage(pool, prod_type,
126 : : &ev[i], w, bufs, sz, cnt);
127 : :
128 : 0 : ev[i].op = RTE_EVENT_OP_RELEASE;
129 : : } else {
130 : : atq_fwd_event(&ev[i], sched_type_list,
131 : : nb_stages);
132 : : }
133 : : }
134 : :
135 : 0 : enq = rte_event_enqueue_burst(dev, port, ev, nb_rx);
136 : 0 : while ((enq < nb_rx) && !t->done) {
137 : 0 : enq += rte_event_enqueue_burst(dev, port,
138 : 0 : ev + enq, nb_rx - enq);
139 : : }
140 : : }
141 : :
142 : 0 : perf_worker_cleanup(pool, dev, port, ev, enq, nb_rx);
143 : :
144 : 0 : return 0;
145 : : }
146 : :
147 : : static int
148 : 0 : perf_atq_worker_crypto_vector(void *arg, const int enable_fwd_latency)
149 : : {
150 : : uint16_t enq = 0, deq = 0;
151 : : struct rte_event ev;
152 : 0 : PERF_WORKER_INIT;
153 : :
154 : : RTE_SET_USED(sz);
155 : : RTE_SET_USED(cnt);
156 : : RTE_SET_USED(prod_type);
157 : :
158 : 0 : while (t->done == false) {
159 : 0 : deq = rte_event_dequeue_burst(dev, port, &ev, 1, 0);
160 : :
161 : 0 : if (!deq)
162 : 0 : continue;
163 : :
164 : 0 : if (perf_handle_crypto_vector_ev(&ev, &pe, enable_fwd_latency))
165 : 0 : continue;
166 : :
167 : 0 : stage = ev.sub_event_type % nb_stages;
168 : : /* First q in pipeline, mark timestamp to compute fwd latency */
169 : 0 : if (enable_fwd_latency && !prod_timer_type && stage == 0)
170 : 0 : pe->timestamp = rte_get_timer_cycles();
171 : :
172 : : /* Last stage in pipeline */
173 : 0 : if (unlikely(stage == laststage)) {
174 : 0 : perf_process_crypto_vector_last_stage(pool, t->ca_op_pool, &ev, w,
175 : : enable_fwd_latency);
176 : : } else {
177 : : atq_fwd_event_vector(&ev, sched_type_list, nb_stages);
178 : : do {
179 : : enq = rte_event_enqueue_burst(dev, port, &ev, 1);
180 : 0 : } while (!enq && !t->done);
181 : : }
182 : : }
183 : :
184 : 0 : perf_worker_cleanup(pool, dev, port, &ev, enq, deq);
185 : :
186 : 0 : return 0;
187 : : }
188 : :
189 : : static int
190 : 0 : perf_atq_worker_vector(void *arg, const int enable_fwd_latency)
191 : : {
192 : : uint16_t enq = 0, deq = 0;
193 : : struct rte_event ev;
194 : 0 : PERF_WORKER_INIT;
195 : :
196 : : RTE_SET_USED(sz);
197 : : RTE_SET_USED(pe);
198 : : RTE_SET_USED(cnt);
199 : : RTE_SET_USED(prod_type);
200 : : RTE_SET_USED(prod_timer_type);
201 : :
202 : 0 : while (t->done == false) {
203 : 0 : deq = rte_event_dequeue_burst(dev, port, &ev, 1, 0);
204 : 0 : if (!deq)
205 : 0 : continue;
206 : :
207 : 0 : if (ev.event_type != RTE_EVENT_TYPE_CPU_VECTOR) {
208 : 0 : w->processed_pkts++;
209 : 0 : continue;
210 : : }
211 : :
212 : 0 : stage = ev.sub_event_type % nb_stages;
213 : 0 : if (enable_fwd_latency && stage == 0)
214 : : /* first stage in pipeline, mark ts to compute fwd latency */
215 : 0 : ev.vec->u64s[0] = rte_get_timer_cycles();
216 : :
217 : : /* Last stage in pipeline */
218 : 0 : if (unlikely(stage == laststage)) {
219 : 0 : w->processed_vecs++;
220 : 0 : if (enable_fwd_latency)
221 : 0 : w->latency += rte_get_timer_cycles() - ev.vec->u64s[0];
222 : :
223 : 0 : rte_mempool_put(pool, ev.event_ptr);
224 : : } else {
225 : : atq_fwd_event_vector(&ev, sched_type_list, nb_stages);
226 : : do {
227 : : enq = rte_event_enqueue_burst(dev, port, &ev, 1);
228 : 0 : } while (!enq && !t->done);
229 : : }
230 : : }
231 : 0 : perf_worker_cleanup(pool, dev, port, &ev, enq, deq);
232 : :
233 : 0 : return 0;
234 : : }
235 : :
236 : : static int
237 : 0 : worker_wrapper(void *arg)
238 : : {
239 : : struct worker_data *w = arg;
240 : 0 : struct evt_options *opt = w->t->opt;
241 : :
242 : 0 : const bool burst = evt_has_burst_mode(w->dev_id);
243 : 0 : const int fwd_latency = opt->fwd_latency;
244 : :
245 : : /* allow compiler to optimize */
246 : 0 : if (opt->ena_vector && opt->prod_type == EVT_PROD_TYPE_EVENT_CRYPTO_ADPTR)
247 : 0 : return perf_atq_worker_crypto_vector(arg, fwd_latency);
248 : 0 : else if (opt->prod_type == EVT_PROD_TYPE_EVENT_VECTOR_ADPTR)
249 : 0 : return perf_atq_worker_vector(arg, fwd_latency);
250 : 0 : else if (!burst && !fwd_latency)
251 : 0 : return perf_atq_worker(arg, 0);
252 : 0 : else if (!burst && fwd_latency)
253 : 0 : return perf_atq_worker(arg, 1);
254 : 0 : else if (burst && !fwd_latency)
255 : 0 : return perf_atq_worker_burst(arg, 0);
256 : 0 : else if (burst && fwd_latency)
257 : 0 : return perf_atq_worker_burst(arg, 1);
258 : :
259 : 0 : rte_panic("invalid worker\n");
260 : : }
261 : :
262 : : static int
263 : 0 : perf_atq_launch_lcores(struct evt_test *test, struct evt_options *opt)
264 : : {
265 : 0 : return perf_launch_lcores(test, opt, worker_wrapper);
266 : : }
267 : :
268 : : static int
269 : 0 : perf_atq_eventdev_setup(struct evt_test *test, struct evt_options *opt)
270 : : {
271 : : int ret;
272 : : uint8_t queue;
273 : : uint8_t nb_queues;
274 : : uint8_t nb_ports;
275 : : uint16_t prod;
276 : : struct rte_event_dev_info dev_info;
277 : : struct test_perf *t = evt_test_priv(test);
278 : :
279 : 0 : nb_ports = evt_nr_active_lcores(opt->wlcores);
280 : 0 : nb_ports += (opt->prod_type == EVT_PROD_TYPE_ETH_RX_ADPTR ||
281 : 0 : opt->prod_type == EVT_PROD_TYPE_EVENT_TIMER_ADPTR) ? 0 :
282 : 0 : evt_nr_active_lcores(opt->plcores);
283 : :
284 : 0 : nb_queues = atq_nb_event_queues(opt);
285 : :
286 : 0 : ret = rte_event_dev_info_get(opt->dev_id, &dev_info);
287 : 0 : if (ret) {
288 : 0 : evt_err("failed to get eventdev info %d", opt->dev_id);
289 : 0 : return ret;
290 : : }
291 : :
292 : 0 : ret = evt_configure_eventdev(opt, nb_queues, nb_ports);
293 : 0 : if (ret) {
294 : 0 : evt_err("failed to configure eventdev %d", opt->dev_id);
295 : 0 : return ret;
296 : : }
297 : :
298 : 0 : struct rte_event_queue_conf q_conf = {
299 : : .priority = RTE_EVENT_DEV_PRIORITY_NORMAL,
300 : : .event_queue_cfg = RTE_EVENT_QUEUE_CFG_ALL_TYPES,
301 : 0 : .nb_atomic_flows = opt->nb_flows,
302 : : .nb_atomic_order_sequences = opt->nb_flows,
303 : : };
304 : : /* queue configurations */
305 : 0 : for (queue = 0; queue < nb_queues; queue++) {
306 : 0 : ret = rte_event_queue_setup(opt->dev_id, queue, &q_conf);
307 : 0 : if (ret) {
308 : 0 : evt_err("failed to setup queue=%d", queue);
309 : 0 : return ret;
310 : : }
311 : : }
312 : :
313 : 0 : if (opt->wkr_deq_dep > dev_info.max_event_port_dequeue_depth)
314 : 0 : opt->wkr_deq_dep = dev_info.max_event_port_dequeue_depth;
315 : :
316 : : /* port configuration */
317 : 0 : const struct rte_event_port_conf p_conf = {
318 : 0 : .dequeue_depth = opt->wkr_deq_dep,
319 : : .enqueue_depth = dev_info.max_event_port_dequeue_depth,
320 : 0 : .new_event_threshold = dev_info.max_num_events,
321 : : };
322 : :
323 : 0 : ret = perf_event_dev_port_setup(test, opt, 1 /* stride */, nb_queues,
324 : : &p_conf);
325 : 0 : if (ret)
326 : : return ret;
327 : :
328 : 0 : if (!evt_has_distributed_sched(opt->dev_id)) {
329 : : uint32_t service_id;
330 : 0 : rte_event_dev_service_id_get(opt->dev_id, &service_id);
331 : 0 : ret = evt_service_setup(service_id);
332 : 0 : if (ret) {
333 : 0 : evt_err("No service lcore found to run event dev.");
334 : 0 : return ret;
335 : : }
336 : : }
337 : :
338 : 0 : ret = rte_event_dev_start(opt->dev_id);
339 : 0 : if (ret) {
340 : 0 : evt_err("failed to start eventdev %d", opt->dev_id);
341 : 0 : return ret;
342 : : }
343 : :
344 : 0 : if (opt->prod_type == EVT_PROD_TYPE_ETH_RX_ADPTR) {
345 : 0 : RTE_ETH_FOREACH_DEV(prod) {
346 : 0 : ret = rte_eth_dev_start(prod);
347 : 0 : if (ret) {
348 : 0 : evt_err("Ethernet dev [%d] failed to start. Using synthetic producer",
349 : : prod);
350 : 0 : return ret;
351 : : }
352 : :
353 : 0 : ret = rte_event_eth_rx_adapter_start(prod);
354 : 0 : if (ret) {
355 : 0 : evt_err("Rx adapter[%d] start failed", prod);
356 : 0 : return ret;
357 : : }
358 : : printf("%s: Port[%d] using Rx adapter[%d] started\n",
359 : : __func__, prod, prod);
360 : : }
361 : 0 : } else if (opt->prod_type == EVT_PROD_TYPE_EVENT_TIMER_ADPTR) {
362 : 0 : for (prod = 0; prod < opt->nb_timer_adptrs; prod++) {
363 : 0 : ret = rte_event_timer_adapter_start(
364 : 0 : t->timer_adptr[prod]);
365 : 0 : if (ret) {
366 : 0 : evt_err("failed to Start event timer adapter %d"
367 : : , prod);
368 : 0 : return ret;
369 : : }
370 : : }
371 : 0 : } else if (opt->prod_type == EVT_PROD_TYPE_EVENT_CRYPTO_ADPTR) {
372 : : uint8_t cdev_id, cdev_count;
373 : :
374 : 0 : cdev_count = rte_cryptodev_count();
375 : 0 : for (cdev_id = 0; cdev_id < cdev_count; cdev_id++) {
376 : 0 : ret = rte_cryptodev_start(cdev_id);
377 : 0 : if (ret) {
378 : 0 : evt_err("Failed to start cryptodev %u",
379 : : cdev_id);
380 : 0 : return ret;
381 : : }
382 : : }
383 : 0 : } else if (opt->prod_type == EVT_PROD_TYPE_EVENT_DMA_ADPTR) {
384 : : uint8_t dma_dev_id = 0, dma_dev_count;
385 : :
386 : 0 : dma_dev_count = rte_dma_count_avail();
387 : 0 : if (dma_dev_count == 0) {
388 : 0 : evt_err("No dma devices available\n");
389 : 0 : return -ENODEV;
390 : : }
391 : :
392 : 0 : ret = rte_dma_start(dma_dev_id);
393 : 0 : if (ret) {
394 : 0 : evt_err("Failed to start dmadev %u", dma_dev_id);
395 : 0 : return ret;
396 : : }
397 : : }
398 : :
399 : : return 0;
400 : : }
401 : :
402 : : static void
403 : 0 : perf_atq_opt_dump(struct evt_options *opt)
404 : : {
405 : 0 : perf_opt_dump(opt, atq_nb_event_queues(opt));
406 : 0 : }
407 : :
408 : : static int
409 : 0 : perf_atq_opt_check(struct evt_options *opt)
410 : : {
411 : 0 : return perf_opt_check(opt, atq_nb_event_queues(opt));
412 : : }
413 : :
414 : : static bool
415 : 0 : perf_atq_capability_check(struct evt_options *opt)
416 : : {
417 : : struct rte_event_dev_info dev_info;
418 : :
419 : 0 : rte_event_dev_info_get(opt->dev_id, &dev_info);
420 : 0 : if (dev_info.max_event_queues < atq_nb_event_queues(opt) ||
421 : 0 : dev_info.max_event_ports < perf_nb_event_ports(opt)) {
422 : 0 : evt_err("not enough eventdev queues=%d/%d or ports=%d/%d",
423 : : atq_nb_event_queues(opt), dev_info.max_event_queues,
424 : : perf_nb_event_ports(opt), dev_info.max_event_ports);
425 : : }
426 : 0 : if (!evt_has_all_types_queue(opt->dev_id))
427 : 0 : return false;
428 : :
429 : : return true;
430 : : }
431 : :
432 : : static const struct evt_test_ops perf_atq = {
433 : : .cap_check = perf_atq_capability_check,
434 : : .opt_check = perf_atq_opt_check,
435 : : .opt_dump = perf_atq_opt_dump,
436 : : .test_setup = perf_test_setup,
437 : : .ethdev_setup = perf_ethdev_setup,
438 : : .cryptodev_setup = perf_cryptodev_setup,
439 : : .dmadev_setup = perf_dmadev_setup,
440 : : .ethdev_rx_stop = perf_ethdev_rx_stop,
441 : : .mempool_setup = perf_mempool_setup,
442 : : .eventdev_setup = perf_atq_eventdev_setup,
443 : : .launch_lcores = perf_atq_launch_lcores,
444 : : .eventdev_destroy = perf_eventdev_destroy,
445 : : .mempool_destroy = perf_mempool_destroy,
446 : : .ethdev_destroy = perf_ethdev_destroy,
447 : : .cryptodev_destroy = perf_cryptodev_destroy,
448 : : .dmadev_destroy = perf_dmadev_destroy,
449 : : .test_result = perf_test_result,
450 : : .test_destroy = perf_test_destroy,
451 : : };
452 : :
453 : 0 : EVT_TEST_REGISTER(perf_atq);
|
