Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright (c) 2022 NVIDIA Corporation & Affiliates
3 : : */
4 : :
5 : : #include <rte_bitops.h>
6 : :
7 : : #include "mlx5dr_internal.h"
8 : :
9 : : #define GTP_PDU_SC 0x85
10 : : #define BAD_PORT 0xBAD
11 : : #define BAD_SQN 0xBAD
12 : : #define ETH_TYPE_IPV4_VXLAN 0x0800
13 : : #define ETH_TYPE_IPV6_VXLAN 0x86DD
14 : : #define UDP_VXLAN_PORT 4789
15 : : #define UDP_VXLAN_GPE_PORT 4790
16 : : #define UDP_GTPU_PORT 2152
17 : : #define UDP_PORT_MPLS 6635
18 : : #define UDP_GENEVE_PORT 6081
19 : : #define UDP_ROCEV2_PORT 4791
20 : : #define DR_FLOW_LAYER_TUNNEL_NO_MPLS (MLX5_FLOW_LAYER_TUNNEL & ~MLX5_FLOW_LAYER_MPLS)
21 : : #define NVGRE_PORT 0x6558
22 : : #define NVGRE_C_RSVD0_VER 0x2000
23 : : #define NVGRE_C_RSVD0_VER_MASK 0xB000
24 : :
25 : : #define STE_NO_VLAN 0x0
26 : : #define STE_SVLAN 0x1
27 : : #define STE_CVLAN 0x2
28 : : #define STE_NO_L3 0x0
29 : : #define STE_IPV4 0x1
30 : : #define STE_IPV6 0x2
31 : : #define STE_NO_L4 0x0
32 : : #define STE_TCP 0x1
33 : : #define STE_UDP 0x2
34 : : #define STE_ICMP 0x3
35 : : #define STE_NO_TUN 0x0
36 : : #define STE_ESP 0x3
37 : :
38 : : #define MLX5DR_DEFINER_QUOTA_BLOCK 0
39 : : #define MLX5DR_DEFINER_QUOTA_PASS 2
40 : : #define MLX5DR_DEFINER_MAX_ROW_LOG 32
41 : : #define MLX5DR_DEFINER_HL_OPT_MAX 2
42 : :
43 : : /* Setter function based on bit offset and mask, for 32bit DW*/
44 : : #define _DR_SET_32(p, v, byte_off, bit_off, mask) \
45 : : do { \
46 : : u32 _v = v; \
47 : : *((rte_be32_t *)(p) + ((byte_off) / 4)) = \
48 : : rte_cpu_to_be_32((rte_be_to_cpu_32(*((u32 *)(p) + \
49 : : ((byte_off) / 4))) & \
50 : : (~((mask) << (bit_off)))) | \
51 : : (((_v) & (mask)) << \
52 : : (bit_off))); \
53 : : } while (0)
54 : :
55 : : /* Getter function based on bit offset and mask, for 32bit DW*/
56 : : #define DR_GET_32(p, byte_off, bit_off, mask) \
57 : : ((rte_be_to_cpu_32(*((const rte_be32_t *)(p) + ((byte_off) / 4))) >> (bit_off)) & (mask))
58 : :
59 : : /* Setter function based on bit offset and mask */
60 : : #define DR_SET(p, v, byte_off, bit_off, mask) \
61 : : do { \
62 : : if (unlikely((bit_off) < 0)) { \
63 : : u32 _bit_off = -1 * (bit_off); \
64 : : u32 second_dw_mask = (mask) & ((1 << _bit_off) - 1); \
65 : : _DR_SET_32(p, (v) >> _bit_off, byte_off, 0, (mask) >> _bit_off); \
66 : : _DR_SET_32(p, (v) & second_dw_mask, (byte_off) + DW_SIZE, \
67 : : (bit_off) % BITS_IN_DW, second_dw_mask); \
68 : : } else { \
69 : : _DR_SET_32(p, v, byte_off, (bit_off), (mask)); \
70 : : } \
71 : : } while (0)
72 : :
73 : : /* Setter function based on byte offset to directly set FULL BE32 value */
74 : : #define DR_SET_BE32(p, v, byte_off, bit_off, mask) \
75 : : (*((rte_be32_t *)((uint8_t *)(p) + (byte_off))) = (v))
76 : :
77 : : /* Setter function based on byte offset to directly set FULL BE32 value from ptr */
78 : : #define DR_SET_BE32P(p, v_ptr, byte_off, bit_off, mask) \
79 : : memcpy((uint8_t *)(p) + (byte_off), v_ptr, 4)
80 : :
81 : : /* Setter function based on byte offset to directly set FULL BE16 value */
82 : : #define DR_SET_BE16(p, v, byte_off, bit_off, mask) \
83 : : (*((rte_be16_t *)((uint8_t *)(p) + (byte_off))) = (v))
84 : :
85 : : /* Setter function based on byte offset to directly set FULL BE16 value from ptr */
86 : : #define DR_SET_BE16P(p, v_ptr, byte_off, bit_off, mask) \
87 : : memcpy((uint8_t *)(p) + (byte_off), v_ptr, 2)
88 : :
89 : : #define DR_CALC_FNAME(field, inner) \
90 : : ((inner) ? MLX5DR_DEFINER_FNAME_##field##_I : \
91 : : MLX5DR_DEFINER_FNAME_##field##_O)
92 : :
93 : : #define DR_CALC_SET_HDR(fc, hdr, field) \
94 : : do { \
95 : : (fc)->bit_mask = __mlx5_mask(definer_hl, hdr.field); \
96 : : (fc)->bit_off = __mlx5_dw_bit_off(definer_hl, hdr.field); \
97 : : (fc)->byte_off = MLX5_BYTE_OFF(definer_hl, hdr.field); \
98 : : } while (0)
99 : :
100 : : /* Helper to calculate data used by DR_SET */
101 : : #define DR_CALC_SET(fc, hdr, field, is_inner) \
102 : : do { \
103 : : if (is_inner) { \
104 : : DR_CALC_SET_HDR(fc, hdr##_inner, field); \
105 : : } else { \
106 : : DR_CALC_SET_HDR(fc, hdr##_outer, field); \
107 : : } \
108 : : } while (0)
109 : :
110 : : #define DR_GET(typ, p, fld) \
111 : : ((rte_be_to_cpu_32(*((const rte_be32_t *)(p) + \
112 : : __mlx5_dw_off(typ, fld))) >> __mlx5_dw_bit_off(typ, fld)) & \
113 : : __mlx5_mask(typ, fld))
114 : :
115 : : /* Each row (i) indicates a different matcher size, and each column (j)
116 : : * represents {DW5, DW4, DW3, DW2, DW1, DW0}.
117 : : * For values 0,..,2^i, and j (DW) 0,..,5: mlx5dr_optimal_dist_dw[i][j] is 1 if the
118 : : * number of different hash results on these values equals 2^i, meaning this
119 : : * DW hash distribution is complete.
120 : : */
121 : : int mlx5dr_optimal_dist_dw[MLX5DR_DEFINER_MAX_ROW_LOG][DW_SELECTORS_MATCH] = {
122 : : {1, 1, 1, 1, 1, 1}, {0, 1, 1, 0, 1, 0}, {0, 1, 1, 0, 1, 0},
123 : : {1, 0, 1, 0, 1, 0}, {0, 0, 0, 1, 1, 0}, {0, 1, 1, 0, 1, 0},
124 : : {0, 0, 0, 0, 1, 0}, {0, 1, 1, 0, 1, 0}, {0, 0, 0, 0, 0, 0},
125 : : {1, 0, 1, 0, 0, 0}, {0, 0, 0, 0, 0, 0}, {0, 1, 0, 1, 0, 0},
126 : : {1, 0, 0, 0, 0, 0}, {0, 0, 1, 0, 0, 1}, {1, 1, 1, 0, 0, 0},
127 : : {1, 1, 1, 0, 1, 0}, {0, 0, 1, 1, 0, 0}, {0, 1, 1, 0, 0, 1},
128 : : {0, 0, 1, 0, 0, 1}, {0, 0, 1, 0, 0, 0}, {1, 0, 1, 1, 0, 0},
129 : : {1, 0, 1, 0, 0, 1}, {0, 0, 1, 1, 0, 1}, {1, 1, 1, 0, 0, 0},
130 : : {0, 1, 0, 1, 0, 1}, {0, 0, 0, 0, 0, 1}, {0, 0, 0, 1, 1, 1},
131 : : {0, 0, 1, 0, 0, 1}, {1, 1, 0, 1, 1, 0}, {0, 0, 0, 0, 1, 0},
132 : : {0, 0, 0, 1, 1, 0}};
133 : :
134 : : struct mlx5dr_definer_sel_ctrl {
135 : : uint8_t allowed_full_dw; /* Full DW selectors cover all offsets */
136 : : uint8_t allowed_lim_dw; /* Limited DW selectors cover offset < 64 */
137 : : uint8_t allowed_bytes; /* Bytes selectors, up to offset 255 */
138 : : uint8_t used_full_dw;
139 : : uint8_t used_lim_dw;
140 : : uint8_t used_bytes;
141 : : uint8_t full_dw_selector[DW_SELECTORS];
142 : : uint8_t lim_dw_selector[DW_SELECTORS_LIMITED];
143 : : uint8_t byte_selector[BYTE_SELECTORS];
144 : : };
145 : :
146 : : struct mlx5dr_definer_conv_data {
147 : : struct mlx5dr_context *ctx;
148 : : struct mlx5dr_definer_fc *fc;
149 : : uint8_t relaxed;
150 : : uint8_t tunnel;
151 : : uint8_t mpls_idx;
152 : : uint8_t geneve_opt_ok_idx;
153 : : uint8_t geneve_opt_data_idx;
154 : : enum rte_flow_item_type last_item;
155 : : enum mlx5dr_table_type table_type;
156 : : };
157 : :
158 : : /* Xmacro used to create generic item setter from items */
159 : : #define LIST_OF_FIELDS_INFO \
160 : : X(SET_BE16, eth_type, v->hdr.ether_type, rte_flow_item_eth) \
161 : : X(SET_BE32P, eth_smac_47_16, &v->hdr.src_addr.addr_bytes[0], rte_flow_item_eth) \
162 : : X(SET_BE16P, eth_smac_15_0, &v->hdr.src_addr.addr_bytes[4], rte_flow_item_eth) \
163 : : X(SET_BE32P, eth_dmac_47_16, &v->hdr.dst_addr.addr_bytes[0], rte_flow_item_eth) \
164 : : X(SET_BE16P, eth_dmac_15_0, &v->hdr.dst_addr.addr_bytes[4], rte_flow_item_eth) \
165 : : X(SET_BE16, tci, v->hdr.vlan_tci, rte_flow_item_vlan) \
166 : : X(SET, ipv4_ihl, v->ihl, rte_ipv4_hdr) \
167 : : X(SET, ipv4_tos, v->type_of_service, rte_ipv4_hdr) \
168 : : X(SET, ipv4_time_to_live, v->time_to_live, rte_ipv4_hdr) \
169 : : X(SET_BE32, ipv4_dst_addr, v->dst_addr, rte_ipv4_hdr) \
170 : : X(SET_BE32, ipv4_src_addr, v->src_addr, rte_ipv4_hdr) \
171 : : X(SET, ipv4_next_proto, v->next_proto_id, rte_ipv4_hdr) \
172 : : X(SET, ipv4_version, STE_IPV4, rte_ipv4_hdr) \
173 : : X(SET_BE16, ipv4_frag, v->fragment_offset, rte_ipv4_hdr) \
174 : : X(SET_BE16, ipv4_len, v->total_length, rte_ipv4_hdr) \
175 : : X(SET_BE16, ipv4_identification, v->packet_id, rte_ipv4_hdr) \
176 : : X(SET, ip_fragmented, !!v->fragment_offset, rte_ipv4_hdr) \
177 : : X(SET_BE16, ipv6_payload_len, v->hdr.payload_len, rte_flow_item_ipv6) \
178 : : X(SET, ipv6_proto, v->hdr.proto, rte_flow_item_ipv6) \
179 : : X(SET, ipv6_frag_proto, v->hdr.next_header, rte_flow_item_ipv6_frag_ext) \
180 : : X(SET, ipv6_routing_hdr, IPPROTO_ROUTING, rte_flow_item_ipv6) \
181 : : X(SET, ipv6_hop_limits, v->hdr.hop_limits, rte_flow_item_ipv6) \
182 : : X(SET_BE32P, ipv6_src_addr_127_96, &v->hdr.src_addr.a[0], rte_flow_item_ipv6) \
183 : : X(SET_BE32P, ipv6_src_addr_95_64, &v->hdr.src_addr.a[4], rte_flow_item_ipv6) \
184 : : X(SET_BE32P, ipv6_src_addr_63_32, &v->hdr.src_addr.a[8], rte_flow_item_ipv6) \
185 : : X(SET_BE32P, ipv6_src_addr_31_0, &v->hdr.src_addr.a[12], rte_flow_item_ipv6) \
186 : : X(SET_BE32P, ipv6_dst_addr_127_96, &v->hdr.dst_addr.a[0], rte_flow_item_ipv6) \
187 : : X(SET_BE32P, ipv6_dst_addr_95_64, &v->hdr.dst_addr.a[4], rte_flow_item_ipv6) \
188 : : X(SET_BE32P, ipv6_dst_addr_63_32, &v->hdr.dst_addr.a[8], rte_flow_item_ipv6) \
189 : : X(SET_BE32P, ipv6_dst_addr_31_0, &v->hdr.dst_addr.a[12], rte_flow_item_ipv6) \
190 : : X(SET, ipv6_version, STE_IPV6, rte_flow_item_ipv6) \
191 : : X(SET, ipv6_frag, v->has_frag_ext, rte_flow_item_ipv6) \
192 : : X(SET, icmp_protocol, STE_ICMP, rte_flow_item_icmp) \
193 : : X(SET, udp_protocol, STE_UDP, rte_flow_item_udp) \
194 : : X(SET_BE16, udp_src_port, v->hdr.src_port, rte_flow_item_udp) \
195 : : X(SET_BE16, udp_dst_port, v->hdr.dst_port, rte_flow_item_udp) \
196 : : X(SET, tcp_flags, v->hdr.tcp_flags, rte_flow_item_tcp) \
197 : : X(SET, tcp_protocol, STE_TCP, rte_flow_item_tcp) \
198 : : X(SET_BE16, tcp_src_port, v->hdr.src_port, rte_flow_item_tcp) \
199 : : X(SET_BE16, tcp_dst_port, v->hdr.dst_port, rte_flow_item_tcp) \
200 : : X(SET, gtp_udp_port, UDP_GTPU_PORT, rte_flow_item_gtp) \
201 : : X(SET_BE32, gtp_teid, v->hdr.teid, rte_flow_item_gtp) \
202 : : X(SET, gtp_msg_type, v->hdr.msg_type, rte_flow_item_gtp) \
203 : : X(SET, gtp_flags, v->hdr.gtp_hdr_info, rte_flow_item_gtp) \
204 : : X(SET, gtp_next_ext_hdr, GTP_PDU_SC, rte_flow_item_gtp_psc) \
205 : : X(SET, gtp_ext_hdr_pdu, v->hdr.type, rte_flow_item_gtp_psc) \
206 : : X(SET, gtp_ext_hdr_qfi, v->hdr.qfi, rte_flow_item_gtp_psc) \
207 : : X(SET_BE32, vxlan_vx_flags, v->hdr.vx_flags, rte_flow_item_vxlan) \
208 : : X(SET_BE32, vxlan_vx_vni, v->hdr.vx_vni, rte_flow_item_vxlan) \
209 : : X(SET, vxlan_udp_port, UDP_VXLAN_PORT, rte_flow_item_vxlan) \
210 : : X(SET, vxlan_gpe_udp_port, UDP_VXLAN_GPE_PORT, rte_flow_item_vxlan_gpe) \
211 : : X(SET, vxlan_gpe_flags, v->flags, rte_flow_item_vxlan_gpe) \
212 : : X(SET, vxlan_gpe_protocol, v->protocol, rte_flow_item_vxlan_gpe) \
213 : : X(SET, vxlan_gpe_rsvd1, v->rsvd1, rte_flow_item_vxlan_gpe) \
214 : : X(SET, mpls_udp_port, UDP_PORT_MPLS, rte_flow_item_mpls) \
215 : : X(SET, source_qp, v->queue, mlx5_rte_flow_item_sq) \
216 : : X(SET, tag, v->data, rte_flow_item_tag) \
217 : : X(SET, metadata, v->data, rte_flow_item_meta) \
218 : : X(SET_BE16, geneve_protocol, v->protocol, rte_flow_item_geneve) \
219 : : X(SET, geneve_udp_port, UDP_GENEVE_PORT, rte_flow_item_geneve) \
220 : : X(SET_BE16, geneve_ctrl, v->ver_opt_len_o_c_rsvd0, rte_flow_item_geneve) \
221 : : X(SET_BE16, gre_c_ver, v->c_rsvd0_ver, rte_flow_item_gre) \
222 : : X(SET_BE16, gre_protocol_type, v->protocol, rte_flow_item_gre) \
223 : : X(SET, ipv4_protocol_gre, IPPROTO_GRE, rte_flow_item_gre) \
224 : : X(SET_BE32, gre_opt_key, v->key.key, rte_flow_item_gre_opt) \
225 : : X(SET_BE32, gre_opt_seq, v->sequence.sequence, rte_flow_item_gre_opt) \
226 : : X(SET_BE16, gre_opt_checksum, v->checksum_rsvd.checksum, rte_flow_item_gre_opt) \
227 : : X(SET, nvgre_def_c_rsvd0_ver, NVGRE_C_RSVD0_VER, rte_flow_item_nvgre) \
228 : : X(SET, nvgre_def_c_rsvd0_ver_mask, NVGRE_C_RSVD0_VER_MASK, rte_flow_item_nvgre) \
229 : : X(SET, nvgre_def_protocol, NVGRE_PORT, rte_flow_item_nvgre) \
230 : : X(SET_BE16, nvgre_c_rsvd0_ver, v->c_k_s_rsvd0_ver, rte_flow_item_nvgre) \
231 : : X(SET_BE16, nvgre_protocol, v->protocol, rte_flow_item_nvgre) \
232 : : X(SET_BE32P, nvgre_dw1, &v->tni[0], rte_flow_item_nvgre) \
233 : : X(SET, meter_color, rte_col_2_mlx5_col(v->color), rte_flow_item_meter_color) \
234 : : X(SET_BE32, ipsec_spi, v->hdr.spi, rte_flow_item_esp) \
235 : : X(SET_BE32, ipsec_sequence_number, v->hdr.seq, rte_flow_item_esp) \
236 : : X(SET, ib_l4_udp_port, UDP_ROCEV2_PORT, rte_flow_item_ib_bth) \
237 : : X(SET, ib_l4_opcode, v->hdr.opcode, rte_flow_item_ib_bth) \
238 : : X(SET, random_number, v->value, rte_flow_item_random) \
239 : : X(SET, ib_l4_bth_a, v->hdr.a, rte_flow_item_ib_bth) \
240 : : X(SET, cvlan, STE_CVLAN, rte_flow_item_vlan) \
241 : : X(SET_BE16, inner_type, v->inner_type, rte_flow_item_vlan) \
242 : :
243 : : /* Item set function format */
244 : : #define X(set_type, func_name, value, item_type) \
245 : : static void mlx5dr_definer_##func_name##_set( \
246 : : struct mlx5dr_definer_fc *fc, \
247 : : const void *item_spec, \
248 : : uint8_t *tag) \
249 : : { \
250 : : __rte_unused const struct item_type *v = item_spec; \
251 : : DR_##set_type(tag, value, fc->byte_off, fc->bit_off, fc->bit_mask); \
252 : : }
253 [ # # # # : 0 : LIST_OF_FIELDS_INFO
# # # # #
# # # #
# ]
254 : : #undef X
255 : :
256 : : static void
257 : 0 : mlx5dr_definer_ones_set(struct mlx5dr_definer_fc *fc,
258 : : __rte_unused const void *item_spec,
259 : : __rte_unused uint8_t *tag)
260 : : {
261 [ # # # # : 0 : DR_SET(tag, -1, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
262 : 0 : }
263 : :
264 : : static void
265 : 0 : mlx5dr_definer_eth_first_vlan_q_set(struct mlx5dr_definer_fc *fc,
266 : : const void *item_spec,
267 : : uint8_t *tag)
268 : : {
269 : : const struct rte_flow_item_eth *v = item_spec;
270 : : uint8_t vlan_type;
271 : :
272 : 0 : vlan_type = v->has_vlan ? STE_CVLAN : STE_NO_VLAN;
273 : :
274 [ # # # # : 0 : DR_SET(tag, vlan_type, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
275 : 0 : }
276 : :
277 : : static void
278 : 0 : mlx5dr_definer_first_vlan_q_set(struct mlx5dr_definer_fc *fc,
279 : : const void *item_spec,
280 : : uint8_t *tag)
281 : : {
282 : : const struct rte_flow_item_vlan *v = item_spec;
283 : : uint8_t vlan_type;
284 : :
285 [ # # ]: 0 : vlan_type = v->has_more_vlan ? STE_SVLAN : STE_CVLAN;
286 : :
287 [ # # # # : 0 : DR_SET(tag, vlan_type, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
288 : 0 : }
289 : :
290 : : static void
291 : 0 : mlx5dr_definer_conntrack_mask(struct mlx5dr_definer_fc *fc,
292 : : const void *item_spec,
293 : : uint8_t *tag)
294 : : {
295 : : const struct rte_flow_item_conntrack *m = item_spec;
296 : : uint32_t reg_mask = 0;
297 : :
298 [ # # ]: 0 : if (m->flags & (RTE_FLOW_CONNTRACK_PKT_STATE_VALID |
299 : : RTE_FLOW_CONNTRACK_PKT_STATE_INVALID |
300 : : RTE_FLOW_CONNTRACK_PKT_STATE_DISABLED))
301 : : reg_mask |= (MLX5_CT_SYNDROME_VALID | MLX5_CT_SYNDROME_INVALID |
302 : : MLX5_CT_SYNDROME_TRAP);
303 : :
304 [ # # ]: 0 : if (m->flags & RTE_FLOW_CONNTRACK_PKT_STATE_CHANGED)
305 : 0 : reg_mask |= MLX5_CT_SYNDROME_STATE_CHANGE;
306 : :
307 [ # # ]: 0 : if (m->flags & RTE_FLOW_CONNTRACK_PKT_STATE_BAD)
308 : 0 : reg_mask |= MLX5_CT_SYNDROME_BAD_PACKET;
309 : :
310 [ # # # # : 0 : DR_SET(tag, reg_mask, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
311 : 0 : }
312 : :
313 : : static void
314 : 0 : mlx5dr_definer_conntrack_tag(struct mlx5dr_definer_fc *fc,
315 : : const void *item_spec,
316 : : uint8_t *tag)
317 : : {
318 : : const struct rte_flow_item_conntrack *v = item_spec;
319 : : uint32_t reg_value = 0;
320 : :
321 : : /* The conflict should be checked in the validation. */
322 : 0 : if (v->flags & RTE_FLOW_CONNTRACK_PKT_STATE_VALID)
323 : : reg_value |= MLX5_CT_SYNDROME_VALID;
324 : :
325 [ # # ]: 0 : if (v->flags & RTE_FLOW_CONNTRACK_PKT_STATE_CHANGED)
326 : : reg_value |= MLX5_CT_SYNDROME_STATE_CHANGE;
327 : :
328 [ # # ]: 0 : if (v->flags & RTE_FLOW_CONNTRACK_PKT_STATE_INVALID)
329 : 0 : reg_value |= MLX5_CT_SYNDROME_INVALID;
330 : :
331 [ # # ]: 0 : if (v->flags & RTE_FLOW_CONNTRACK_PKT_STATE_DISABLED)
332 : 0 : reg_value |= MLX5_CT_SYNDROME_TRAP;
333 : :
334 [ # # ]: 0 : if (v->flags & RTE_FLOW_CONNTRACK_PKT_STATE_BAD)
335 : 0 : reg_value |= MLX5_CT_SYNDROME_BAD_PACKET;
336 : :
337 [ # # # # : 0 : DR_SET(tag, reg_value, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
338 : 0 : }
339 : :
340 : : static void
341 : 0 : mlx5dr_definer_ptype_l2_set(struct mlx5dr_definer_fc *fc,
342 : : const void *item_spec,
343 : : uint8_t *tag)
344 : : {
345 : 0 : bool inner = (fc->fname == MLX5DR_DEFINER_FNAME_PTYPE_L2_I);
346 : : const struct rte_flow_item_ptype *v = item_spec;
347 : 0 : uint32_t packet_type = v->packet_type &
348 [ # # ]: 0 : (inner ? RTE_PTYPE_INNER_L2_MASK : RTE_PTYPE_L2_MASK);
349 : : uint8_t l2_type = STE_NO_VLAN;
350 : :
351 [ # # # # ]: 0 : if (packet_type == (inner ? RTE_PTYPE_INNER_L2_ETHER : RTE_PTYPE_L2_ETHER))
352 : : l2_type = STE_NO_VLAN;
353 [ # # # # ]: 0 : else if (packet_type == (inner ? RTE_PTYPE_INNER_L2_ETHER_VLAN : RTE_PTYPE_L2_ETHER_VLAN))
354 : : l2_type = STE_CVLAN;
355 [ # # # # ]: 0 : else if (packet_type == (inner ? RTE_PTYPE_INNER_L2_ETHER_QINQ : RTE_PTYPE_L2_ETHER_QINQ))
356 : : l2_type = STE_SVLAN;
357 : :
358 [ # # # # : 0 : DR_SET(tag, l2_type, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
359 : 0 : }
360 : :
361 : : static void
362 : 0 : mlx5dr_definer_ptype_l3_set(struct mlx5dr_definer_fc *fc,
363 : : const void *item_spec,
364 : : uint8_t *tag)
365 : : {
366 : 0 : bool inner = (fc->fname == MLX5DR_DEFINER_FNAME_PTYPE_L3_I);
367 : : const struct rte_flow_item_ptype *v = item_spec;
368 : 0 : uint32_t packet_type = v->packet_type &
369 [ # # ]: 0 : (inner ? RTE_PTYPE_INNER_L3_MASK : RTE_PTYPE_L3_MASK);
370 : : uint8_t l3_type = STE_NO_L3;
371 : :
372 [ # # # # ]: 0 : if (packet_type == (inner ? RTE_PTYPE_INNER_L3_IPV4 : RTE_PTYPE_L3_IPV4))
373 : : l3_type = STE_IPV4;
374 [ # # # # ]: 0 : else if (packet_type == (inner ? RTE_PTYPE_INNER_L3_IPV6 : RTE_PTYPE_L3_IPV6))
375 : : l3_type = STE_IPV6;
376 : :
377 [ # # # # : 0 : DR_SET(tag, l3_type, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
378 : 0 : }
379 : :
380 : : static void
381 : 0 : mlx5dr_definer_ptype_l4_set(struct mlx5dr_definer_fc *fc,
382 : : const void *item_spec,
383 : : uint8_t *tag)
384 : : {
385 : 0 : bool inner = (fc->fname == MLX5DR_DEFINER_FNAME_PTYPE_L4_I);
386 : : const struct rte_flow_item_ptype *v = item_spec;
387 : 0 : uint32_t packet_type = v->packet_type &
388 [ # # ]: 0 : (inner ? RTE_PTYPE_INNER_L4_MASK : RTE_PTYPE_L4_MASK);
389 : : uint8_t l4_type = STE_NO_L4;
390 : :
391 [ # # # # ]: 0 : if (packet_type == (inner ? RTE_PTYPE_INNER_L4_TCP : RTE_PTYPE_L4_TCP))
392 : : l4_type = STE_TCP;
393 [ # # # # ]: 0 : else if (packet_type == (inner ? RTE_PTYPE_INNER_L4_UDP : RTE_PTYPE_L4_UDP))
394 : : l4_type = STE_UDP;
395 [ # # # # ]: 0 : else if (packet_type == (inner ? RTE_PTYPE_INNER_L4_ESP : RTE_PTYPE_L4_ESP))
396 : : l4_type = STE_ESP;
397 : :
398 [ # # # # : 0 : DR_SET(tag, l4_type, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
399 : 0 : }
400 : :
401 : : static void
402 : 0 : mlx5dr_definer_ptype_l4_ext_set(struct mlx5dr_definer_fc *fc,
403 : : const void *item_spec,
404 : : uint8_t *tag)
405 : : {
406 : 0 : bool inner = (fc->fname == MLX5DR_DEFINER_FNAME_PTYPE_L4_EXT_I);
407 : : const struct rte_flow_item_ptype *v = item_spec;
408 : 0 : uint32_t packet_type = v->packet_type &
409 [ # # ]: 0 : (inner ? RTE_PTYPE_INNER_L4_MASK : RTE_PTYPE_L4_MASK);
410 : : uint8_t l4_type = STE_NO_L4;
411 : :
412 [ # # # # ]: 0 : if (packet_type == (inner ? RTE_PTYPE_INNER_L4_TCP : RTE_PTYPE_L4_TCP))
413 : : l4_type = STE_TCP;
414 [ # # # # ]: 0 : else if (packet_type == (inner ? RTE_PTYPE_INNER_L4_UDP : RTE_PTYPE_L4_UDP))
415 : : l4_type = STE_UDP;
416 [ # # # # ]: 0 : else if (packet_type == (inner ? RTE_PTYPE_INNER_L4_ICMP : RTE_PTYPE_L4_ICMP))
417 : : l4_type = STE_ICMP;
418 : : else if (packet_type == RTE_PTYPE_TUNNEL_ESP)
419 : : l4_type = STE_ESP;
420 : :
421 [ # # # # : 0 : DR_SET(tag, l4_type, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
422 : 0 : }
423 : :
424 : : static void
425 : 0 : mlx5dr_definer_ptype_tunnel_set(struct mlx5dr_definer_fc *fc,
426 : : const void *item_spec,
427 : : uint8_t *tag)
428 : : {
429 : : const struct rte_flow_item_ptype *v = item_spec;
430 : 0 : uint32_t packet_type = v->packet_type & RTE_PTYPE_TUNNEL_MASK;
431 : : uint8_t tun_type = STE_NO_TUN;
432 : :
433 [ # # ]: 0 : if (packet_type == RTE_PTYPE_TUNNEL_ESP)
434 : : tun_type = STE_ESP;
435 : :
436 [ # # # # : 0 : DR_SET(tag, tun_type, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
437 : 0 : }
438 : :
439 : : static void
440 : 0 : mlx5dr_definer_ptype_frag_set(struct mlx5dr_definer_fc *fc,
441 : : const void *item_spec,
442 : : uint8_t *tag)
443 : : {
444 : 0 : bool inner = (fc->fname == MLX5DR_DEFINER_FNAME_PTYPE_FRAG_I);
445 : : const struct rte_flow_item_ptype *v = item_spec;
446 : 0 : uint32_t packet_type = v->packet_type &
447 [ # # ]: 0 : (inner ? RTE_PTYPE_INNER_L4_FRAG : RTE_PTYPE_L4_FRAG);
448 : :
449 [ # # # # : 0 : DR_SET(tag, !!packet_type, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
450 : 0 : }
451 : :
452 : : static void
453 : 0 : mlx5dr_definer_compare_base_value_set(const void *item_spec,
454 : : uint8_t *tag)
455 : : {
456 : : uint32_t *ctrl = &(((uint32_t *)tag)[MLX5DR_DEFINER_COMPARE_STE_ARGUMENT_1]);
457 : : uint32_t *base = &(((uint32_t *)tag)[MLX5DR_DEFINER_COMPARE_STE_BASE_0]);
458 : : const struct rte_flow_item_compare *v = item_spec;
459 : : const struct rte_flow_field_data *a = &v->a;
460 : : const struct rte_flow_field_data *b = &v->b;
461 : : const uint32_t *value;
462 : :
463 : : value = (const uint32_t *)&b->value[0];
464 : :
465 [ # # # # ]: 0 : switch (a->field) {
466 : 0 : case RTE_FLOW_FIELD_RANDOM:
467 : 0 : *base = htobe32(*value << 16);
468 : 0 : break;
469 : 0 : case RTE_FLOW_FIELD_TAG:
470 : : case RTE_FLOW_FIELD_META:
471 : 0 : *base = htobe32(*value);
472 : 0 : break;
473 : 0 : case RTE_FLOW_FIELD_ESP_SEQ_NUM:
474 : 0 : *base = *value;
475 : 0 : break;
476 : : default:
477 : : break;
478 : : }
479 : :
480 [ # # ]: 0 : MLX5_SET(ste_match_4dw_range_ctrl_dw, ctrl, base0, 1);
481 : 0 : }
482 : :
483 : : static void
484 [ # # ]: 0 : mlx5dr_definer_compare_op_translate(enum rte_flow_item_compare_op op,
485 : : uint8_t *tag)
486 : : {
487 : : uint32_t *ctrl = &(((uint32_t *)tag)[MLX5DR_DEFINER_COMPARE_STE_ARGUMENT_1]);
488 : : uint8_t operator = 0;
489 : : uint8_t inverse = 0;
490 : :
491 : : switch (op) {
492 : : case RTE_FLOW_ITEM_COMPARE_EQ:
493 : : operator = 2;
494 : : break;
495 : : case RTE_FLOW_ITEM_COMPARE_NE:
496 : : operator = 2;
497 : : inverse = 1;
498 : : break;
499 : : case RTE_FLOW_ITEM_COMPARE_LT:
500 : : inverse = 1;
501 : : break;
502 : : case RTE_FLOW_ITEM_COMPARE_LE:
503 : : operator = 1;
504 : : break;
505 : : case RTE_FLOW_ITEM_COMPARE_GT:
506 : : operator = 1;
507 : : inverse = 1;
508 : : break;
509 : : case RTE_FLOW_ITEM_COMPARE_GE:
510 : : break;
511 : 0 : default:
512 : 0 : DR_LOG(ERR, "Invalid operation type %d", op);
513 : 0 : assert(false);
514 : : }
515 : :
516 [ # # ]: 0 : MLX5_SET(ste_match_4dw_range_ctrl_dw, ctrl, inverse0, inverse);
517 [ # # ]: 0 : MLX5_SET(ste_match_4dw_range_ctrl_dw, ctrl, operator0, operator);
518 : 0 : }
519 : :
520 : : static void
521 : : mlx5dr_definer_compare_arg_set(const void *item_spec,
522 : : uint8_t *tag)
523 : : {
524 : : const struct rte_flow_item_compare *v = item_spec;
525 : 0 : enum rte_flow_item_compare_op op = v->operation;
526 : :
527 : 0 : mlx5dr_definer_compare_op_translate(op, tag);
528 : : }
529 : :
530 : : static void
531 : 0 : mlx5dr_definer_compare_set(struct mlx5dr_definer_fc *fc,
532 : : const void *item_spec,
533 : : uint8_t *tag)
534 : : {
535 [ # # ]: 0 : if (fc->compare_idx == MLX5DR_DEFINER_COMPARE_ARGUMENT_0) {
536 : : mlx5dr_definer_compare_arg_set(item_spec, tag);
537 [ # # ]: 0 : if (fc->compare_set_base)
538 : 0 : mlx5dr_definer_compare_base_value_set(item_spec, tag);
539 : : }
540 : 0 : }
541 : :
542 : : static void
543 : 0 : mlx5dr_definer_integrity_set(struct mlx5dr_definer_fc *fc,
544 : : const void *item_spec,
545 : : uint8_t *tag)
546 : : {
547 : 0 : bool inner = (fc->fname == MLX5DR_DEFINER_FNAME_INTEGRITY_I);
548 : : const struct rte_flow_item_integrity *v = item_spec;
549 [ # # ]: 0 : uint32_t ok1_bits = DR_GET_32(tag, fc->byte_off, fc->bit_off, fc->bit_mask);
550 : :
551 [ # # ]: 0 : if (v->l3_ok)
552 [ # # ]: 0 : ok1_bits |= inner ? BIT(MLX5DR_DEFINER_OKS1_SECOND_L3_OK) :
553 : : BIT(MLX5DR_DEFINER_OKS1_FIRST_L3_OK);
554 : :
555 [ # # ]: 0 : if (v->ipv4_csum_ok)
556 [ # # ]: 0 : ok1_bits |= inner ? BIT(MLX5DR_DEFINER_OKS1_SECOND_IPV4_CSUM_OK) :
557 : : BIT(MLX5DR_DEFINER_OKS1_FIRST_IPV4_CSUM_OK);
558 : :
559 [ # # ]: 0 : if (v->l4_ok)
560 [ # # ]: 0 : ok1_bits |= inner ? BIT(MLX5DR_DEFINER_OKS1_SECOND_L4_OK) |
561 : : BIT(MLX5DR_DEFINER_OKS1_SECOND_L4_CSUM_OK) :
562 : : BIT(MLX5DR_DEFINER_OKS1_FIRST_L4_OK) |
563 : : BIT(MLX5DR_DEFINER_OKS1_FIRST_L4_CSUM_OK);
564 : :
565 [ # # ]: 0 : if (v->l4_csum_ok)
566 [ # # ]: 0 : ok1_bits |= inner ? BIT(MLX5DR_DEFINER_OKS1_SECOND_L4_CSUM_OK) :
567 : : BIT(MLX5DR_DEFINER_OKS1_FIRST_L4_CSUM_OK);
568 : :
569 [ # # # # : 0 : DR_SET(tag, ok1_bits, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
570 : 0 : }
571 : :
572 : : static void
573 : 0 : mlx5dr_definer_ipv6_routing_ext_set(struct mlx5dr_definer_fc *fc,
574 : : const void *item,
575 : : uint8_t *tag)
576 : : {
577 : : const struct rte_flow_item_ipv6_routing_ext *v = item;
578 : : uint32_t val;
579 : :
580 : 0 : val = v->hdr.next_hdr << __mlx5_dw_bit_off(header_ipv6_routing_ext, next_hdr);
581 : 0 : val |= v->hdr.type << __mlx5_dw_bit_off(header_ipv6_routing_ext, type);
582 : 0 : val |= v->hdr.segments_left <<
583 : : __mlx5_dw_bit_off(header_ipv6_routing_ext, segments_left);
584 [ # # ]: 0 : DR_SET(tag, val, fc->byte_off, 0, fc->bit_mask);
585 : 0 : }
586 : :
587 : : static void
588 : 0 : mlx5dr_definer_ecpri_common_set(struct mlx5dr_definer_fc *fc,
589 : : const void *item,
590 : : uint8_t *tag)
591 : : {
592 : : const struct rte_flow_item_ecpri *ec = item;
593 : : uint32_t val;
594 : :
595 : 0 : val = ec->hdr.common.u32;
596 : :
597 : 0 : DR_SET_BE32(tag, val, fc->byte_off, 0, fc->bit_mask);
598 : 0 : }
599 : :
600 : : static void
601 : 0 : mlx5dr_definer_ecpri_body_set(struct mlx5dr_definer_fc *fc,
602 : : const void *item,
603 : : uint8_t *tag)
604 : : {
605 : : const struct rte_flow_item_ecpri *ec = item;
606 : : uint32_t val, idx;
607 : :
608 : :
609 : 0 : idx = fc->fname - MLX5DR_DEFINER_FNAME_FLEX_PARSER_0;
610 : : /* The 1st DW is used for common field, indeed, there are only 2 DWs. */
611 : 0 : val = ec->hdr.dummy[idx - 1];
612 : :
613 : 0 : DR_SET_BE32(tag, val, fc->byte_off, 0, fc->bit_mask);
614 : 0 : }
615 : :
616 : : static void
617 : 0 : mlx5dr_definer_flex_parser_set(struct mlx5dr_definer_fc *fc,
618 : : const void *item,
619 : : uint8_t *tag, bool is_inner)
620 : : {
621 : : const struct rte_flow_item_flex *flex = item;
622 : : uint32_t byte_off, val, idx;
623 : : int ret;
624 : :
625 : 0 : val = 0;
626 : : byte_off = MLX5_BYTE_OFF(definer_hl, flex_parser.flex_parser_0);
627 : 0 : idx = fc->fname - MLX5DR_DEFINER_FNAME_FLEX_PARSER_0;
628 : 0 : byte_off -= idx * sizeof(uint32_t);
629 : 0 : ret = mlx5_flex_get_parser_value_per_byte_off(flex, flex->handle, byte_off,
630 : : is_inner, &val);
631 [ # # # # ]: 0 : if (ret == -1 || !val)
632 : 0 : return;
633 : :
634 [ # # ]: 0 : DR_SET(tag, val, fc->byte_off, 0, fc->bit_mask);
635 : : }
636 : :
637 : : static void
638 : 0 : mlx5dr_definer_flex_parser_inner_set(struct mlx5dr_definer_fc *fc,
639 : : const void *item,
640 : : uint8_t *tag)
641 : : {
642 : 0 : mlx5dr_definer_flex_parser_set(fc, item, tag, true);
643 : 0 : }
644 : :
645 : : static void
646 : 0 : mlx5dr_definer_flex_parser_outer_set(struct mlx5dr_definer_fc *fc,
647 : : const void *item,
648 : : uint8_t *tag)
649 : : {
650 : 0 : mlx5dr_definer_flex_parser_set(fc, item, tag, false);
651 : 0 : }
652 : :
653 : : static void
654 : 0 : mlx5dr_definer_gre_key_set(struct mlx5dr_definer_fc *fc,
655 : : const void *item_spec,
656 : : uint8_t *tag)
657 : : {
658 : : const rte_be32_t *v = item_spec;
659 : :
660 : 0 : DR_SET_BE32(tag, *v, fc->byte_off, fc->bit_off, fc->bit_mask);
661 : 0 : }
662 : :
663 : : static void
664 : 0 : mlx5dr_definer_ipv6_tos_set(struct mlx5dr_definer_fc *fc,
665 : : const void *item_spec,
666 : : uint8_t *tag)
667 : : {
668 : : const struct rte_flow_item_ipv6 *v = item_spec;
669 [ # # ]: 0 : uint8_t tos = DR_GET(header_ipv6_vtc, &v->hdr.vtc_flow, tos);
670 : :
671 [ # # # # : 0 : DR_SET(tag, tos, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
672 : 0 : }
673 : :
674 : : static void
675 : 0 : mlx5dr_definer_icmp_dw1_set(struct mlx5dr_definer_fc *fc,
676 : : const void *item_spec,
677 : : uint8_t *tag)
678 : : {
679 : : const struct rte_flow_item_icmp *v = item_spec;
680 : : rte_be32_t icmp_dw1;
681 : :
682 : 0 : icmp_dw1 = (v->hdr.icmp_type << __mlx5_dw_bit_off(header_icmp, type)) |
683 : 0 : (v->hdr.icmp_code << __mlx5_dw_bit_off(header_icmp, code)) |
684 [ # # ]: 0 : (rte_be_to_cpu_16(v->hdr.icmp_cksum) << __mlx5_dw_bit_off(header_icmp, cksum));
685 : :
686 [ # # # # : 0 : DR_SET(tag, icmp_dw1, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
687 : 0 : }
688 : :
689 : : static void
690 : 0 : mlx5dr_definer_icmp_dw2_set(struct mlx5dr_definer_fc *fc,
691 : : const void *item_spec,
692 : : uint8_t *tag)
693 : : {
694 : : const struct rte_flow_item_icmp *v = item_spec;
695 : : rte_be32_t icmp_dw2;
696 : :
697 [ # # ]: 0 : icmp_dw2 = (rte_be_to_cpu_16(v->hdr.icmp_ident) << __mlx5_dw_bit_off(header_icmp, ident)) |
698 [ # # ]: 0 : (rte_be_to_cpu_16(v->hdr.icmp_seq_nb) << __mlx5_dw_bit_off(header_icmp, seq_nb));
699 : :
700 [ # # # # : 0 : DR_SET(tag, icmp_dw2, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
701 : 0 : }
702 : :
703 : : static void
704 : 0 : mlx5dr_definer_icmp6_dw1_set(struct mlx5dr_definer_fc *fc,
705 : : const void *item_spec,
706 : : uint8_t *tag)
707 : : {
708 : : const struct rte_flow_item_icmp6 *v = item_spec;
709 : : rte_be32_t icmp_dw1;
710 : :
711 : 0 : icmp_dw1 = (v->type << __mlx5_dw_bit_off(header_icmp, type)) |
712 : 0 : (v->code << __mlx5_dw_bit_off(header_icmp, code)) |
713 [ # # ]: 0 : (rte_be_to_cpu_16(v->checksum) << __mlx5_dw_bit_off(header_icmp, cksum));
714 : :
715 [ # # # # : 0 : DR_SET(tag, icmp_dw1, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
716 : 0 : }
717 : :
718 : : static void
719 : 0 : mlx5dr_definer_icmp6_echo_dw1_mask_set(struct mlx5dr_definer_fc *fc,
720 : : __rte_unused const void *item_spec,
721 : : uint8_t *tag)
722 : : {
723 : 0 : const struct rte_flow_item_icmp6 spec = {0xFF, 0xFF, 0x0};
724 : 0 : mlx5dr_definer_icmp6_dw1_set(fc, &spec, tag);
725 : 0 : }
726 : :
727 : : static void
728 : 0 : mlx5dr_definer_icmp6_echo_request_dw1_set(struct mlx5dr_definer_fc *fc,
729 : : __rte_unused const void *item_spec,
730 : : uint8_t *tag)
731 : : {
732 : 0 : const struct rte_flow_item_icmp6 spec = {RTE_ICMP6_ECHO_REQUEST, 0, 0};
733 : 0 : mlx5dr_definer_icmp6_dw1_set(fc, &spec, tag);
734 : 0 : }
735 : :
736 : : static void
737 : 0 : mlx5dr_definer_icmp6_echo_reply_dw1_set(struct mlx5dr_definer_fc *fc,
738 : : __rte_unused const void *item_spec,
739 : : uint8_t *tag)
740 : : {
741 : 0 : const struct rte_flow_item_icmp6 spec = {RTE_ICMP6_ECHO_REPLY, 0, 0};
742 : 0 : mlx5dr_definer_icmp6_dw1_set(fc, &spec, tag);
743 : 0 : }
744 : :
745 : : static void
746 : 0 : mlx5dr_definer_icmp6_echo_dw2_set(struct mlx5dr_definer_fc *fc,
747 : : const void *item_spec,
748 : : uint8_t *tag)
749 : : {
750 : : const struct rte_flow_item_icmp6_echo *v = item_spec;
751 : : rte_be32_t dw2;
752 : :
753 [ # # ]: 0 : dw2 = (rte_be_to_cpu_16(v->hdr.identifier) << __mlx5_dw_bit_off(header_icmp, ident)) |
754 [ # # ]: 0 : (rte_be_to_cpu_16(v->hdr.sequence) << __mlx5_dw_bit_off(header_icmp, seq_nb));
755 : :
756 [ # # # # : 0 : DR_SET(tag, dw2, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
757 : 0 : }
758 : :
759 : : static void
760 : 0 : mlx5dr_definer_ipv6_flow_label_set(struct mlx5dr_definer_fc *fc,
761 : : const void *item_spec,
762 : : uint8_t *tag)
763 : : {
764 : : const struct rte_flow_item_ipv6 *v = item_spec;
765 [ # # ]: 0 : uint32_t flow_label = DR_GET(header_ipv6_vtc, &v->hdr.vtc_flow, flow_label);
766 : :
767 [ # # # # : 0 : DR_SET(tag, flow_label, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
768 : 0 : }
769 : :
770 : : static void
771 : 0 : mlx5dr_definer_vport_set(struct mlx5dr_definer_fc *fc,
772 : : const void *item_spec,
773 : : uint8_t *tag)
774 : : {
775 : : const struct rte_flow_item_ethdev *v = item_spec;
776 : : const struct flow_hw_port_info *port_info = NULL;
777 : : uint32_t regc_value;
778 : :
779 [ # # ]: 0 : if (v)
780 [ # # ]: 0 : port_info = flow_hw_conv_port_id(fc->dr_ctx, v->port_id);
781 [ # # ]: 0 : if (unlikely(!port_info))
782 : : regc_value = BAD_PORT;
783 : : else
784 : 0 : regc_value = port_info->regc_value >> fc->bit_off;
785 : :
786 : : /* Bit offset is set to 0 to since regc value is 32bit */
787 [ # # # # : 0 : DR_SET(tag, regc_value, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
788 : 0 : }
789 : :
790 : : static struct mlx5dr_definer_fc *
791 : 0 : mlx5dr_definer_get_mpls_fc(struct mlx5dr_definer_conv_data *cd, bool inner)
792 : : {
793 : 0 : uint8_t mpls_idx = cd->mpls_idx;
794 : : struct mlx5dr_definer_fc *fc;
795 : :
796 [ # # # # : 0 : switch (mpls_idx) {
# # ]
797 : 0 : case 0:
798 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(MPLS0, inner)];
799 : 0 : DR_CALC_SET_HDR(fc, mpls_inner, mpls0_label);
800 : 0 : break;
801 : 0 : case 1:
802 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(MPLS1, inner)];
803 : 0 : DR_CALC_SET_HDR(fc, mpls_inner, mpls1_label);
804 : 0 : break;
805 : 0 : case 2:
806 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(MPLS2, inner)];
807 : 0 : DR_CALC_SET_HDR(fc, mpls_inner, mpls2_label);
808 : 0 : break;
809 : 0 : case 3:
810 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(MPLS3, inner)];
811 : 0 : DR_CALC_SET_HDR(fc, mpls_inner, mpls3_label);
812 : 0 : break;
813 : 0 : case 4:
814 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(MPLS4, inner)];
815 : 0 : DR_CALC_SET_HDR(fc, mpls_inner, mpls4_label);
816 : 0 : break;
817 : 0 : default:
818 : 0 : rte_errno = ENOTSUP;
819 : 0 : DR_LOG(ERR, "MPLS index %d is not supported", mpls_idx);
820 : 0 : return NULL;
821 : : }
822 : :
823 : : return fc;
824 : : }
825 : :
826 : : static struct mlx5dr_definer_fc *
827 : 0 : mlx5dr_definer_get_mpls_oks_fc(struct mlx5dr_definer_conv_data *cd, bool inner)
828 : : {
829 : 0 : uint8_t mpls_idx = cd->mpls_idx;
830 : : struct mlx5dr_definer_fc *fc;
831 : :
832 [ # # # # : 0 : switch (mpls_idx) {
# # ]
833 : 0 : case 0:
834 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(OKS2_MPLS0, inner)];
835 : 0 : DR_CALC_SET_HDR(fc, oks2, second_mpls0_qualifier);
836 : 0 : break;
837 : 0 : case 1:
838 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(OKS2_MPLS1, inner)];
839 : 0 : DR_CALC_SET_HDR(fc, oks2, second_mpls1_qualifier);
840 : 0 : break;
841 : 0 : case 2:
842 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(OKS2_MPLS2, inner)];
843 : 0 : DR_CALC_SET_HDR(fc, oks2, second_mpls2_qualifier);
844 : 0 : break;
845 : 0 : case 3:
846 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(OKS2_MPLS3, inner)];
847 : 0 : DR_CALC_SET_HDR(fc, oks2, second_mpls3_qualifier);
848 : 0 : break;
849 : 0 : case 4:
850 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(OKS2_MPLS4, inner)];
851 : 0 : DR_CALC_SET_HDR(fc, oks2, second_mpls4_qualifier);
852 : 0 : break;
853 : 0 : default:
854 : 0 : rte_errno = ENOTSUP;
855 : 0 : DR_LOG(ERR, "MPLS index %d is not supported", mpls_idx);
856 : 0 : return NULL;
857 : : }
858 : :
859 : : return fc;
860 : : }
861 : :
862 : : static void
863 : 0 : mlx5dr_definer_mpls_label_set(struct mlx5dr_definer_fc *fc,
864 : : const void *item_spec,
865 : : uint8_t *tag)
866 : : {
867 : : const struct rte_flow_item_mpls *v = item_spec;
868 : :
869 : 0 : memcpy(tag + fc->byte_off, v->label_tc_s, sizeof(v->label_tc_s));
870 : 0 : memcpy(tag + fc->byte_off + sizeof(v->label_tc_s), &v->ttl, sizeof(v->ttl));
871 : 0 : }
872 : :
873 : : static void
874 : 0 : mlx5dr_definer_geneve_vni_set(struct mlx5dr_definer_fc *fc,
875 : : const void *item_spec,
876 : : uint8_t *tag)
877 : : {
878 : : const struct rte_flow_item_geneve *v = item_spec;
879 : :
880 : 0 : memcpy(tag + fc->byte_off, v->vni, sizeof(v->vni));
881 : 0 : }
882 : :
883 : : static void
884 : 0 : mlx5dr_definer_geneve_opt_ctrl_set(struct mlx5dr_definer_fc *fc,
885 : : const void *item_spec,
886 : : uint8_t *tag)
887 : : {
888 : : const struct rte_flow_item_geneve_opt *v = item_spec;
889 : : uint32_t dw0 = 0;
890 : :
891 : 0 : dw0 |= v->option_type << __mlx5_dw_bit_off(header_geneve_opt, type);
892 [ # # ]: 0 : dw0 |= rte_cpu_to_be_16(v->option_class) << __mlx5_dw_bit_off(header_geneve_opt, class);
893 [ # # # # : 0 : DR_SET(tag, dw0, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
894 : 0 : }
895 : :
896 : : static void
897 : 0 : mlx5dr_definer_geneve_opt_data_set(struct mlx5dr_definer_fc *fc,
898 : : const void *item_spec,
899 : : uint8_t *tag)
900 : : {
901 : : const struct rte_flow_item_geneve_opt *v = item_spec;
902 : :
903 : 0 : DR_SET_BE32(tag, v->data[fc->extra_data], fc->byte_off, fc->bit_off, fc->bit_mask);
904 : 0 : }
905 : :
906 : : static void
907 : 0 : mlx5dr_definer_ib_l4_qp_set(struct mlx5dr_definer_fc *fc,
908 : : const void *item_spec,
909 : : uint8_t *tag)
910 : : {
911 : : const struct rte_flow_item_ib_bth *v = item_spec;
912 : :
913 : 0 : memcpy(tag + fc->byte_off, &v->hdr.dst_qp, sizeof(v->hdr.dst_qp));
914 : 0 : }
915 : :
916 : : static void
917 : 0 : mlx5dr_definer_vxlan_gpe_vni_set(struct mlx5dr_definer_fc *fc,
918 : : const void *item_spec,
919 : : uint8_t *tag)
920 : : {
921 : : const struct rte_flow_item_vxlan_gpe *v = item_spec;
922 : :
923 : 0 : memcpy(tag + fc->byte_off, v->vni, sizeof(v->vni));
924 : 0 : }
925 : :
926 : : static void
927 : 0 : mlx5dr_definer_vxlan_gpe_rsvd0_set(struct mlx5dr_definer_fc *fc,
928 : : const void *item_spec,
929 : : uint8_t *tag)
930 : : {
931 : : const struct rte_flow_item_vxlan_gpe *v = item_spec;
932 : : uint16_t rsvd0;
933 : :
934 : 0 : rsvd0 = (v->rsvd0[0] << 8 | v->rsvd0[1]);
935 [ # # # # : 0 : DR_SET(tag, rsvd0, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
936 : 0 : }
937 : :
938 : : static void
939 : 0 : mlx5dr_definer_tx_queue_set(struct mlx5dr_definer_fc *fc,
940 : : const void *item_spec,
941 : : uint8_t *tag)
942 : : {
943 : : const struct rte_flow_item_tx_queue *v = item_spec;
944 : : uint32_t sqn = 0;
945 : : int ret;
946 : :
947 [ # # ]: 0 : ret = flow_hw_conv_sqn(fc->extra_data, v->tx_queue, &sqn);
948 [ # # ]: 0 : if (unlikely(ret))
949 : : sqn = BAD_SQN;
950 : :
951 [ # # # # : 0 : DR_SET(tag, sqn, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
952 : 0 : }
953 : :
954 : : static int
955 : 0 : mlx5dr_definer_conv_item_eth(struct mlx5dr_definer_conv_data *cd,
956 : : struct rte_flow_item *item,
957 : : int item_idx)
958 : : {
959 : 0 : const struct rte_flow_item_eth *m = item->mask;
960 : 0 : uint8_t empty_mac[RTE_ETHER_ADDR_LEN] = {0};
961 : : struct mlx5dr_definer_fc *fc;
962 : 0 : bool inner = cd->tunnel;
963 : :
964 [ # # ]: 0 : if (!m)
965 : : return 0;
966 : :
967 [ # # ]: 0 : if (m->reserved) {
968 : 0 : rte_errno = ENOTSUP;
969 : 0 : return rte_errno;
970 : : }
971 : :
972 [ # # ]: 0 : if (m->hdr.ether_type) {
973 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(ETH_TYPE, inner)];
974 : 0 : fc->item_idx = item_idx;
975 : 0 : fc->tag_set = &mlx5dr_definer_eth_type_set;
976 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l3_ethertype, inner);
977 : : }
978 : :
979 : : /* Check SMAC 47_16 */
980 [ # # ]: 0 : if (memcmp(m->hdr.src_addr.addr_bytes, empty_mac, 4)) {
981 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(ETH_SMAC_48_16, inner)];
982 : 0 : fc->item_idx = item_idx;
983 : 0 : fc->tag_set = &mlx5dr_definer_eth_smac_47_16_set;
984 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2_src, smac_47_16, inner);
985 : : }
986 : :
987 : : /* Check SMAC 15_0 */
988 [ # # ]: 0 : if (memcmp(m->hdr.src_addr.addr_bytes + 4, empty_mac + 4, 2)) {
989 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(ETH_SMAC_15_0, inner)];
990 : 0 : fc->item_idx = item_idx;
991 : 0 : fc->tag_set = &mlx5dr_definer_eth_smac_15_0_set;
992 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2_src, smac_15_0, inner);
993 : : }
994 : :
995 : : /* Check DMAC 47_16 */
996 [ # # ]: 0 : if (memcmp(m->hdr.dst_addr.addr_bytes, empty_mac, 4)) {
997 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(ETH_DMAC_48_16, inner)];
998 : 0 : fc->item_idx = item_idx;
999 : 0 : fc->tag_set = &mlx5dr_definer_eth_dmac_47_16_set;
1000 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, dmac_47_16, inner);
1001 : : }
1002 : :
1003 : : /* Check DMAC 15_0 */
1004 [ # # ]: 0 : if (memcmp(m->hdr.dst_addr.addr_bytes + 4, empty_mac + 4, 2)) {
1005 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(ETH_DMAC_15_0, inner)];
1006 : 0 : fc->item_idx = item_idx;
1007 : 0 : fc->tag_set = &mlx5dr_definer_eth_dmac_15_0_set;
1008 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, dmac_15_0, inner);
1009 : : }
1010 : :
1011 [ # # ]: 0 : if (m->has_vlan) {
1012 : : /* Mark packet as tagged (CVLAN) */
1013 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(VLAN_TYPE, inner)];
1014 : 0 : fc->item_idx = item_idx;
1015 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1016 : 0 : fc->tag_set = &mlx5dr_definer_eth_first_vlan_q_set;
1017 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, first_vlan_qualifier, inner);
1018 : : }
1019 : :
1020 : : return 0;
1021 : : }
1022 : :
1023 : : static int
1024 : 0 : mlx5dr_definer_conv_item_vlan(struct mlx5dr_definer_conv_data *cd,
1025 : : struct rte_flow_item *item,
1026 : : int item_idx)
1027 : : {
1028 : 0 : const struct rte_flow_item_vlan *m = item->mask;
1029 : : struct mlx5dr_definer_fc *fc;
1030 : 0 : bool inner = cd->tunnel;
1031 : :
1032 [ # # ]: 0 : if (!cd->relaxed) {
1033 : : /* Mark packet as tagged (CVLAN) */
1034 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(VLAN_TYPE, inner)];
1035 : 0 : fc->item_idx = item_idx;
1036 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1037 : 0 : fc->tag_set = &mlx5dr_definer_cvlan_set;
1038 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, first_vlan_qualifier, inner);
1039 : : }
1040 : :
1041 [ # # ]: 0 : if (!m)
1042 : : return 0;
1043 : :
1044 [ # # ]: 0 : if (m->reserved) {
1045 : 0 : rte_errno = ENOTSUP;
1046 : 0 : return rte_errno;
1047 : : }
1048 : :
1049 [ # # ]: 0 : if (m->has_more_vlan) {
1050 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(VLAN_TYPE, inner)];
1051 : 0 : fc->item_idx = item_idx;
1052 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1053 : 0 : fc->tag_set = &mlx5dr_definer_first_vlan_q_set;
1054 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, first_vlan_qualifier, inner);
1055 : : }
1056 : :
1057 [ # # ]: 0 : if (m->hdr.vlan_tci) {
1058 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(VLAN_TCI, inner)];
1059 : 0 : fc->item_idx = item_idx;
1060 : 0 : fc->tag_set = &mlx5dr_definer_tci_set;
1061 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, tci, inner);
1062 : : }
1063 : :
1064 [ # # ]: 0 : if (m->hdr.eth_proto) {
1065 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(ETH_TYPE, inner)];
1066 : 0 : fc->item_idx = item_idx;
1067 : 0 : fc->tag_set = &mlx5dr_definer_inner_type_set;
1068 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l3_ethertype, inner);
1069 : : }
1070 : :
1071 : : return 0;
1072 : : }
1073 : :
1074 : : static int
1075 : 0 : mlx5dr_definer_conv_item_ipv4(struct mlx5dr_definer_conv_data *cd,
1076 : : struct rte_flow_item *item,
1077 : : int item_idx)
1078 : : {
1079 : 0 : const struct rte_ipv4_hdr *m = item->mask;
1080 : 0 : const struct rte_ipv4_hdr *l = item->last;
1081 : : struct mlx5dr_definer_fc *fc;
1082 : 0 : bool inner = cd->tunnel;
1083 : :
1084 [ # # ]: 0 : if (!cd->relaxed) {
1085 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_VERSION, inner)];
1086 : 0 : fc->item_idx = item_idx;
1087 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_version_set;
1088 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1089 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l3_type, inner);
1090 : :
1091 : : /* Overwrite - Unset ethertype if present */
1092 [ # # ]: 0 : memset(&cd->fc[DR_CALC_FNAME(ETH_TYPE, inner)], 0, sizeof(*fc));
1093 : : }
1094 : :
1095 [ # # ]: 0 : if (!m)
1096 : : return 0;
1097 : :
1098 [ # # # # ]: 0 : if (m->hdr_checksum ||
1099 [ # # # # ]: 0 : (l && (l->next_proto_id || l->type_of_service))) {
1100 : 0 : rte_errno = ENOTSUP;
1101 : 0 : return rte_errno;
1102 : : }
1103 : :
1104 [ # # ]: 0 : if (m->version) {
1105 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_VERSION, inner)];
1106 : 0 : fc->item_idx = item_idx;
1107 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_version_set;
1108 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1109 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l3_type, inner);
1110 : : }
1111 : :
1112 [ # # ]: 0 : if (m->fragment_offset) {
1113 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_FRAG, inner)];
1114 : 0 : fc->item_idx = item_idx;
1115 [ # # # # ]: 0 : if (rte_be_to_cpu_16(m->fragment_offset) == 0x3fff) {
1116 : 0 : fc->tag_set = &mlx5dr_definer_ip_fragmented_set;
1117 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, ip_fragmented, inner);
1118 : : } else {
1119 [ # # # # ]: 0 : fc->is_range = l && l->fragment_offset;
1120 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_frag_set;
1121 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, ipv4_frag, inner);
1122 : : }
1123 : : }
1124 : :
1125 [ # # ]: 0 : if (m->next_proto_id) {
1126 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
1127 : 0 : fc->item_idx = item_idx;
1128 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_next_proto_set;
1129 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, protocol_next_header, inner);
1130 : : }
1131 : :
1132 [ # # ]: 0 : if (m->packet_id) {
1133 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_ID, inner)];
1134 : 0 : fc->item_idx = item_idx;
1135 [ # # # # ]: 0 : fc->is_range = l && l->packet_id;
1136 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_identification_set;
1137 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, identification, inner);
1138 : : }
1139 : :
1140 [ # # ]: 0 : if (m->total_length) {
1141 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_LEN, inner)];
1142 : 0 : fc->item_idx = item_idx;
1143 [ # # # # ]: 0 : fc->is_range = l && l->total_length;
1144 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_len_set;
1145 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, ipv4_total_length, inner);
1146 : : }
1147 : :
1148 [ # # ]: 0 : if (m->dst_addr) {
1149 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV4_DST, inner)];
1150 : 0 : fc->item_idx = item_idx;
1151 [ # # # # ]: 0 : fc->is_range = l && l->dst_addr;
1152 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_dst_addr_set;
1153 [ # # ]: 0 : DR_CALC_SET(fc, ipv4_src_dest, destination_address, inner);
1154 : : }
1155 : :
1156 [ # # ]: 0 : if (m->src_addr) {
1157 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV4_SRC, inner)];
1158 : 0 : fc->item_idx = item_idx;
1159 [ # # # # ]: 0 : fc->is_range = l && l->src_addr;
1160 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_src_addr_set;
1161 [ # # ]: 0 : DR_CALC_SET(fc, ipv4_src_dest, source_address, inner);
1162 : : }
1163 : :
1164 [ # # ]: 0 : if (m->ihl) {
1165 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV4_IHL, inner)];
1166 : 0 : fc->item_idx = item_idx;
1167 [ # # # # ]: 0 : fc->is_range = l && l->ihl;
1168 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_ihl_set;
1169 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, ihl, inner);
1170 : : }
1171 : :
1172 [ # # ]: 0 : if (m->time_to_live) {
1173 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_TTL, inner)];
1174 : 0 : fc->item_idx = item_idx;
1175 [ # # # # ]: 0 : fc->is_range = l && l->time_to_live;
1176 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_time_to_live_set;
1177 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, time_to_live_hop_limit, inner);
1178 : : }
1179 : :
1180 [ # # ]: 0 : if (m->type_of_service) {
1181 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_TOS, inner)];
1182 : 0 : fc->item_idx = item_idx;
1183 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_tos_set;
1184 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, tos, inner);
1185 : : }
1186 : :
1187 : : return 0;
1188 : : }
1189 : :
1190 : : static int
1191 : 0 : mlx5dr_definer_conv_item_ipv6(struct mlx5dr_definer_conv_data *cd,
1192 : : struct rte_flow_item *item,
1193 : : int item_idx)
1194 : : {
1195 : 0 : const struct rte_flow_item_ipv6 *m = item->mask;
1196 : 0 : const struct rte_flow_item_ipv6 *l = item->last;
1197 : : struct mlx5dr_definer_fc *fc;
1198 : 0 : bool inner = cd->tunnel;
1199 : :
1200 [ # # ]: 0 : if (!cd->relaxed) {
1201 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_VERSION, inner)];
1202 : 0 : fc->item_idx = item_idx;
1203 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_version_set;
1204 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1205 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l3_type, inner);
1206 : :
1207 : : /* Overwrite - Unset ethertype if present */
1208 [ # # ]: 0 : memset(&cd->fc[DR_CALC_FNAME(ETH_TYPE, inner)], 0, sizeof(*fc));
1209 : : }
1210 : :
1211 [ # # ]: 0 : if (!m)
1212 : : return 0;
1213 : :
1214 : 0 : if (m->has_hop_ext || m->has_route_ext || m->has_auth_ext ||
1215 : : m->has_esp_ext || m->has_dest_ext || m->has_mobil_ext ||
1216 [ # # # # ]: 0 : m->has_hip_ext || m->has_shim6_ext ||
1217 [ # # # # : 0 : (l && (l->has_frag_ext || l->hdr.vtc_flow || l->hdr.proto ||
# # # # ]
1218 [ # # ]: 0 : !is_mem_zero(l->hdr.src_addr.a, 16) ||
1219 : 0 : !is_mem_zero(l->hdr.dst_addr.a, 16)))) {
1220 : 0 : rte_errno = ENOTSUP;
1221 : 0 : return rte_errno;
1222 : : }
1223 : :
1224 [ # # ]: 0 : if (m->has_frag_ext) {
1225 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_FRAG, inner)];
1226 : 0 : fc->item_idx = item_idx;
1227 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_frag_set;
1228 [ # # ]: 0 : DR_CALC_SET(fc, eth_l4, ip_fragmented, inner);
1229 : : }
1230 : :
1231 [ # # # # ]: 0 : if (DR_GET(header_ipv6_vtc, &m->hdr.vtc_flow, version)) {
1232 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_VERSION, inner)];
1233 : 0 : fc->item_idx = item_idx;
1234 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_version_set;
1235 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1236 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l3_type, inner);
1237 : : }
1238 : :
1239 [ # # # # ]: 0 : if (DR_GET(header_ipv6_vtc, &m->hdr.vtc_flow, tos)) {
1240 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_TOS, inner)];
1241 : 0 : fc->item_idx = item_idx;
1242 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_tos_set;
1243 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, tos, inner);
1244 : : }
1245 : :
1246 [ # # # # ]: 0 : if (DR_GET(header_ipv6_vtc, &m->hdr.vtc_flow, flow_label)) {
1247 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_FLOW_LABEL, inner)];
1248 : 0 : fc->item_idx = item_idx;
1249 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_flow_label_set;
1250 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, flow_label, inner);
1251 : : }
1252 : :
1253 [ # # ]: 0 : if (m->hdr.payload_len) {
1254 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_LEN, inner)];
1255 : 0 : fc->item_idx = item_idx;
1256 [ # # # # ]: 0 : fc->is_range = l && l->hdr.payload_len;
1257 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_payload_len_set;
1258 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, ipv6_payload_length, inner);
1259 : : }
1260 : :
1261 [ # # ]: 0 : if (m->hdr.proto) {
1262 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
1263 : 0 : fc->item_idx = item_idx;
1264 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_proto_set;
1265 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, protocol_next_header, inner);
1266 : : }
1267 : :
1268 [ # # ]: 0 : if (m->hdr.hop_limits) {
1269 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_TTL, inner)];
1270 : 0 : fc->item_idx = item_idx;
1271 [ # # # # ]: 0 : fc->is_range = l && l->hdr.hop_limits;
1272 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_hop_limits_set;
1273 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, time_to_live_hop_limit, inner);
1274 : : }
1275 : :
1276 [ # # ]: 0 : if (!is_mem_zero(m->hdr.src_addr.a, 4)) {
1277 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_SRC_127_96, inner)];
1278 : 0 : fc->item_idx = item_idx;
1279 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_src_addr_127_96_set;
1280 [ # # ]: 0 : DR_CALC_SET(fc, ipv6_src, ipv6_address_127_96, inner);
1281 : : }
1282 : :
1283 [ # # ]: 0 : if (!is_mem_zero(m->hdr.src_addr.a + 4, 4)) {
1284 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_SRC_95_64, inner)];
1285 : 0 : fc->item_idx = item_idx;
1286 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_src_addr_95_64_set;
1287 [ # # ]: 0 : DR_CALC_SET(fc, ipv6_src, ipv6_address_95_64, inner);
1288 : : }
1289 : :
1290 [ # # ]: 0 : if (!is_mem_zero(m->hdr.src_addr.a + 8, 4)) {
1291 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_SRC_63_32, inner)];
1292 : 0 : fc->item_idx = item_idx;
1293 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_src_addr_63_32_set;
1294 [ # # ]: 0 : DR_CALC_SET(fc, ipv6_src, ipv6_address_63_32, inner);
1295 : : }
1296 : :
1297 [ # # ]: 0 : if (!is_mem_zero(m->hdr.src_addr.a + 12, 4)) {
1298 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_SRC_31_0, inner)];
1299 : 0 : fc->item_idx = item_idx;
1300 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_src_addr_31_0_set;
1301 [ # # ]: 0 : DR_CALC_SET(fc, ipv6_src, ipv6_address_31_0, inner);
1302 : : }
1303 : :
1304 [ # # ]: 0 : if (!is_mem_zero(m->hdr.dst_addr.a, 4)) {
1305 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_DST_127_96, inner)];
1306 : 0 : fc->item_idx = item_idx;
1307 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_dst_addr_127_96_set;
1308 [ # # ]: 0 : DR_CALC_SET(fc, ipv6_dst, ipv6_address_127_96, inner);
1309 : : }
1310 : :
1311 [ # # ]: 0 : if (!is_mem_zero(m->hdr.dst_addr.a + 4, 4)) {
1312 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_DST_95_64, inner)];
1313 : 0 : fc->item_idx = item_idx;
1314 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_dst_addr_95_64_set;
1315 [ # # ]: 0 : DR_CALC_SET(fc, ipv6_dst, ipv6_address_95_64, inner);
1316 : : }
1317 : :
1318 [ # # ]: 0 : if (!is_mem_zero(m->hdr.dst_addr.a + 8, 4)) {
1319 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_DST_63_32, inner)];
1320 : 0 : fc->item_idx = item_idx;
1321 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_dst_addr_63_32_set;
1322 [ # # ]: 0 : DR_CALC_SET(fc, ipv6_dst, ipv6_address_63_32, inner);
1323 : : }
1324 : :
1325 [ # # ]: 0 : if (!is_mem_zero(m->hdr.dst_addr.a + 12, 4)) {
1326 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_DST_31_0, inner)];
1327 : 0 : fc->item_idx = item_idx;
1328 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_dst_addr_31_0_set;
1329 [ # # ]: 0 : DR_CALC_SET(fc, ipv6_dst, ipv6_address_31_0, inner);
1330 : : }
1331 : :
1332 : : return 0;
1333 : : }
1334 : :
1335 : : static int
1336 : 0 : mlx5dr_definer_conv_item_udp(struct mlx5dr_definer_conv_data *cd,
1337 : : struct rte_flow_item *item,
1338 : : int item_idx)
1339 : : {
1340 : 0 : const struct rte_flow_item_udp *m = item->mask;
1341 : 0 : const struct rte_flow_item_udp *l = item->last;
1342 : : struct mlx5dr_definer_fc *fc;
1343 : 0 : bool inner = cd->tunnel;
1344 : :
1345 : : /* Set match on L4 type UDP */
1346 [ # # ]: 0 : if (!cd->relaxed) {
1347 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
1348 [ # # ]: 0 : if (!fc->not_overwrite) {
1349 : 0 : fc->item_idx = item_idx;
1350 : 0 : fc->tag_set = &mlx5dr_definer_udp_protocol_set;
1351 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1352 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, inner);
1353 : : }
1354 : : }
1355 : :
1356 [ # # ]: 0 : if (!m)
1357 : : return 0;
1358 : :
1359 [ # # # # ]: 0 : if (m->hdr.dgram_cksum || m->hdr.dgram_len) {
1360 : 0 : rte_errno = ENOTSUP;
1361 : 0 : return rte_errno;
1362 : : }
1363 : :
1364 [ # # ]: 0 : if (m->hdr.src_port) {
1365 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(L4_SPORT, inner)];
1366 : 0 : fc->item_idx = item_idx;
1367 [ # # # # ]: 0 : fc->is_range = l && l->hdr.src_port;
1368 : 0 : fc->tag_set = &mlx5dr_definer_udp_src_port_set;
1369 [ # # ]: 0 : DR_CALC_SET(fc, eth_l4, source_port, inner);
1370 : : }
1371 : :
1372 [ # # ]: 0 : if (m->hdr.dst_port) {
1373 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(L4_DPORT, inner)];
1374 : 0 : fc->item_idx = item_idx;
1375 [ # # # # ]: 0 : fc->is_range = l && l->hdr.dst_port;
1376 : 0 : fc->tag_set = &mlx5dr_definer_udp_dst_port_set;
1377 [ # # ]: 0 : DR_CALC_SET(fc, eth_l4, destination_port, inner);
1378 : : }
1379 : :
1380 : : return 0;
1381 : : }
1382 : :
1383 : : static int
1384 : 0 : mlx5dr_definer_conv_item_tcp(struct mlx5dr_definer_conv_data *cd,
1385 : : struct rte_flow_item *item,
1386 : : int item_idx)
1387 : : {
1388 : 0 : const struct rte_flow_item_tcp *m = item->mask;
1389 : 0 : const struct rte_flow_item_tcp *l = item->last;
1390 : : struct mlx5dr_definer_fc *fc;
1391 : 0 : bool inner = cd->tunnel;
1392 : :
1393 : : /* Overwrite match on L4 type TCP */
1394 [ # # ]: 0 : if (!cd->relaxed) {
1395 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
1396 [ # # ]: 0 : if (!fc->not_overwrite) {
1397 : 0 : fc->item_idx = item_idx;
1398 : 0 : fc->tag_set = &mlx5dr_definer_tcp_protocol_set;
1399 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1400 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, inner);
1401 : : }
1402 : : }
1403 : :
1404 [ # # ]: 0 : if (!m)
1405 : : return 0;
1406 : :
1407 [ # # # # : 0 : if (m->hdr.sent_seq || m->hdr.recv_ack || m->hdr.data_off ||
# # ]
1408 [ # # # # : 0 : m->hdr.rx_win || m->hdr.cksum || m->hdr.tcp_urp) {
# # ]
1409 : 0 : rte_errno = ENOTSUP;
1410 : 0 : return rte_errno;
1411 : : }
1412 : :
1413 [ # # ]: 0 : if (m->hdr.tcp_flags) {
1414 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(TCP_FLAGS, inner)];
1415 : 0 : fc->item_idx = item_idx;
1416 [ # # # # ]: 0 : fc->is_range = l && l->hdr.tcp_flags;
1417 : 0 : fc->tag_set = &mlx5dr_definer_tcp_flags_set;
1418 [ # # ]: 0 : DR_CALC_SET(fc, eth_l4, tcp_flags, inner);
1419 : : }
1420 : :
1421 [ # # ]: 0 : if (m->hdr.src_port) {
1422 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(L4_SPORT, inner)];
1423 : 0 : fc->item_idx = item_idx;
1424 [ # # # # ]: 0 : fc->is_range = l && l->hdr.src_port;
1425 : 0 : fc->tag_set = &mlx5dr_definer_tcp_src_port_set;
1426 [ # # ]: 0 : DR_CALC_SET(fc, eth_l4, source_port, inner);
1427 : : }
1428 : :
1429 [ # # ]: 0 : if (m->hdr.dst_port) {
1430 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(L4_DPORT, inner)];
1431 : 0 : fc->item_idx = item_idx;
1432 [ # # # # ]: 0 : fc->is_range = l && l->hdr.dst_port;
1433 : 0 : fc->tag_set = &mlx5dr_definer_tcp_dst_port_set;
1434 [ # # ]: 0 : DR_CALC_SET(fc, eth_l4, destination_port, inner);
1435 : : }
1436 : :
1437 : : return 0;
1438 : : }
1439 : :
1440 : : static int
1441 : 0 : mlx5dr_definer_conv_item_gtp(struct mlx5dr_definer_conv_data *cd,
1442 : : struct rte_flow_item *item,
1443 : : int item_idx)
1444 : : {
1445 : 0 : struct mlx5dr_cmd_query_caps *caps = cd->ctx->caps;
1446 : 0 : const struct rte_flow_item_gtp *m = item->mask;
1447 : : struct mlx5dr_definer_fc *fc;
1448 : :
1449 [ # # ]: 0 : if (cd->tunnel) {
1450 : 0 : DR_LOG(ERR, "Inner GTPU item not supported");
1451 : 0 : rte_errno = ENOTSUP;
1452 : 0 : return rte_errno;
1453 : : }
1454 : :
1455 : : /* Overwrite GTPU dest port if not present */
1456 : 0 : fc = &cd->fc[DR_CALC_FNAME(L4_DPORT, false)];
1457 [ # # # # ]: 0 : if (!fc->tag_set && !cd->relaxed) {
1458 : 0 : fc->item_idx = item_idx;
1459 : 0 : fc->tag_set = &mlx5dr_definer_gtp_udp_port_set;
1460 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1461 : 0 : DR_CALC_SET(fc, eth_l4, destination_port, false);
1462 : : }
1463 : :
1464 [ # # ]: 0 : if (!m)
1465 : : return 0;
1466 : :
1467 [ # # ]: 0 : if (m->msg_len) {
1468 : 0 : rte_errno = ENOTSUP;
1469 : 0 : return rte_errno;
1470 : : }
1471 : :
1472 [ # # ]: 0 : if (m->hdr.teid) {
1473 [ # # ]: 0 : if (!(caps->flex_protocols & MLX5_HCA_FLEX_GTPU_TEID_ENABLED)) {
1474 : 0 : rte_errno = ENOTSUP;
1475 : 0 : return rte_errno;
1476 : : }
1477 : : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GTP_TEID];
1478 : 0 : fc->item_idx = item_idx;
1479 : 0 : fc->tag_set = &mlx5dr_definer_gtp_teid_set;
1480 : 0 : fc->bit_mask = __mlx5_mask(header_gtp, teid);
1481 : 0 : fc->byte_off = caps->format_select_gtpu_dw_1 * DW_SIZE;
1482 : : }
1483 : :
1484 [ # # ]: 0 : if (m->hdr.gtp_hdr_info) {
1485 [ # # ]: 0 : if (!(caps->flex_protocols & MLX5_HCA_FLEX_GTPU_DW_0_ENABLED)) {
1486 : 0 : rte_errno = ENOTSUP;
1487 : 0 : return rte_errno;
1488 : : }
1489 : : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GTP_FLAGS];
1490 : 0 : fc->item_idx = item_idx;
1491 : 0 : fc->tag_set = &mlx5dr_definer_gtp_flags_set;
1492 : 0 : fc->bit_mask = __mlx5_mask(header_gtp, v_pt_rsv_flags);
1493 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gtp, v_pt_rsv_flags);
1494 : 0 : fc->byte_off = caps->format_select_gtpu_dw_0 * DW_SIZE;
1495 : : }
1496 : :
1497 : :
1498 [ # # ]: 0 : if (m->hdr.msg_type) {
1499 [ # # ]: 0 : if (!(caps->flex_protocols & MLX5_HCA_FLEX_GTPU_DW_0_ENABLED)) {
1500 : 0 : rte_errno = ENOTSUP;
1501 : 0 : return rte_errno;
1502 : : }
1503 : : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GTP_MSG_TYPE];
1504 : 0 : fc->item_idx = item_idx;
1505 : 0 : fc->tag_set = &mlx5dr_definer_gtp_msg_type_set;
1506 : 0 : fc->bit_mask = __mlx5_mask(header_gtp, msg_type);
1507 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gtp, msg_type);
1508 : 0 : fc->byte_off = caps->format_select_gtpu_dw_0 * DW_SIZE;
1509 : : }
1510 : :
1511 : : return 0;
1512 : : }
1513 : :
1514 : : static int
1515 : 0 : mlx5dr_definer_conv_item_gtp_psc(struct mlx5dr_definer_conv_data *cd,
1516 : : struct rte_flow_item *item,
1517 : : int item_idx)
1518 : : {
1519 : 0 : struct mlx5dr_cmd_query_caps *caps = cd->ctx->caps;
1520 : 0 : const struct rte_flow_item_gtp_psc *m = item->mask;
1521 : : struct mlx5dr_definer_fc *fc;
1522 : :
1523 : : /* Overwrite GTP extension flag to be 1 */
1524 [ # # ]: 0 : if (!cd->relaxed) {
1525 [ # # ]: 0 : if (!(caps->flex_protocols & MLX5_HCA_FLEX_GTPU_DW_0_ENABLED)) {
1526 : 0 : rte_errno = ENOTSUP;
1527 : 0 : return rte_errno;
1528 : : }
1529 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GTP_EXT_FLAG];
1530 : 0 : fc->item_idx = item_idx;
1531 : 0 : fc->tag_set = &mlx5dr_definer_ones_set;
1532 : 0 : fc->bit_mask = __mlx5_mask(header_gtp, ext_hdr_flag);
1533 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gtp, ext_hdr_flag);
1534 : 0 : fc->byte_off = caps->format_select_gtpu_dw_0 * DW_SIZE;
1535 : : }
1536 : :
1537 : : /* Overwrite next extension header type */
1538 [ # # ]: 0 : if (!cd->relaxed) {
1539 [ # # ]: 0 : if (!(caps->flex_protocols & MLX5_HCA_FLEX_GTPU_DW_2_ENABLED)) {
1540 : 0 : rte_errno = ENOTSUP;
1541 : 0 : return rte_errno;
1542 : : }
1543 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GTP_NEXT_EXT_HDR];
1544 : 0 : fc->item_idx = item_idx;
1545 : 0 : fc->tag_set = &mlx5dr_definer_gtp_next_ext_hdr_set;
1546 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1547 : 0 : fc->bit_mask = __mlx5_mask(header_opt_gtp, next_ext_hdr_type);
1548 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_opt_gtp, next_ext_hdr_type);
1549 : 0 : fc->byte_off = caps->format_select_gtpu_dw_2 * DW_SIZE;
1550 : : }
1551 : :
1552 [ # # ]: 0 : if (!m)
1553 : : return 0;
1554 : :
1555 [ # # ]: 0 : if (m->hdr.type) {
1556 [ # # ]: 0 : if (!(caps->flex_protocols & MLX5_HCA_FLEX_GTPU_FIRST_EXT_DW_0_ENABLED)) {
1557 : 0 : rte_errno = ENOTSUP;
1558 : 0 : return rte_errno;
1559 : : }
1560 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GTP_EXT_HDR_PDU];
1561 : 0 : fc->item_idx = item_idx;
1562 : 0 : fc->tag_set = &mlx5dr_definer_gtp_ext_hdr_pdu_set;
1563 : 0 : fc->bit_mask = __mlx5_mask(header_gtp_psc, pdu_type);
1564 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gtp_psc, pdu_type);
1565 : 0 : fc->byte_off = caps->format_select_gtpu_ext_dw_0 * DW_SIZE;
1566 : : }
1567 : :
1568 [ # # ]: 0 : if (m->hdr.qfi) {
1569 [ # # ]: 0 : if (!(caps->flex_protocols & MLX5_HCA_FLEX_GTPU_FIRST_EXT_DW_0_ENABLED)) {
1570 : 0 : rte_errno = ENOTSUP;
1571 : 0 : return rte_errno;
1572 : : }
1573 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GTP_EXT_HDR_QFI];
1574 : 0 : fc->item_idx = item_idx;
1575 : 0 : fc->tag_set = &mlx5dr_definer_gtp_ext_hdr_qfi_set;
1576 : 0 : fc->bit_mask = __mlx5_mask(header_gtp_psc, qfi);
1577 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gtp_psc, qfi);
1578 : 0 : fc->byte_off = caps->format_select_gtpu_ext_dw_0 * DW_SIZE;
1579 : : }
1580 : :
1581 : : return 0;
1582 : : }
1583 : :
1584 : : static int
1585 : 0 : mlx5dr_definer_conv_item_port(struct mlx5dr_definer_conv_data *cd,
1586 : : struct rte_flow_item *item,
1587 : : int item_idx)
1588 : : {
1589 : 0 : struct mlx5dr_cmd_query_caps *caps = cd->ctx->caps;
1590 [ # # ]: 0 : uint16_t port_id = item->mask ?
1591 : : ((const struct rte_flow_item_ethdev *)(item->mask))->port_id : 0;
1592 : : struct mlx5dr_definer_fc *fc;
1593 : :
1594 [ # # ]: 0 : if (port_id) {
1595 [ # # ]: 0 : if (!caps->wire_regc_mask) {
1596 : 0 : DR_LOG(ERR, "Port ID item not supported, missing wire REGC mask");
1597 : 0 : rte_errno = ENOTSUP;
1598 : 0 : return rte_errno;
1599 : : }
1600 : :
1601 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_VPORT_REG_C_0];
1602 : 0 : fc->item_idx = item_idx;
1603 : 0 : fc->tag_set = &mlx5dr_definer_vport_set;
1604 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1605 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_0);
1606 : 0 : fc->bit_off = rte_ctz32(caps->wire_regc_mask);
1607 : 0 : fc->bit_mask = caps->wire_regc_mask >> fc->bit_off;
1608 : 0 : fc->dr_ctx = cd->ctx;
1609 : : }
1610 : :
1611 : : return 0;
1612 : : }
1613 : :
1614 : : static int
1615 : 0 : mlx5dr_definer_conv_item_vxlan(struct mlx5dr_definer_conv_data *cd,
1616 : : struct rte_flow_item *item,
1617 : : int item_idx)
1618 : : {
1619 : 0 : const struct rte_flow_item_vxlan *m = item->mask;
1620 : : struct mlx5dr_definer_fc *fc;
1621 : 0 : bool inner = cd->tunnel;
1622 : :
1623 [ # # ]: 0 : if (inner) {
1624 : 0 : DR_LOG(ERR, "Inner VXLAN item not supported");
1625 : 0 : rte_errno = ENOTSUP;
1626 : 0 : return rte_errno;
1627 : : }
1628 : :
1629 : : /* In order to match on VXLAN we must match on ip_protocol and l4_dport */
1630 [ # # ]: 0 : if (!cd->relaxed) {
1631 : 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
1632 [ # # ]: 0 : if (!fc->tag_set) {
1633 : 0 : fc->item_idx = item_idx;
1634 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1635 : 0 : fc->tag_set = &mlx5dr_definer_udp_protocol_set;
1636 : 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, inner);
1637 : : }
1638 : :
1639 : 0 : fc = &cd->fc[DR_CALC_FNAME(L4_DPORT, inner)];
1640 [ # # ]: 0 : if (!fc->tag_set) {
1641 : 0 : fc->item_idx = item_idx;
1642 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1643 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_udp_port_set;
1644 : 0 : DR_CALC_SET(fc, eth_l4, destination_port, inner);
1645 : : }
1646 : : }
1647 : :
1648 [ # # ]: 0 : if (!m)
1649 : : return 0;
1650 : :
1651 [ # # ]: 0 : if (m->hdr.vx_flags) {
1652 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_VXLAN_DW0];
1653 : 0 : fc->item_idx = item_idx;
1654 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_vx_flags_set;
1655 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
1656 : : }
1657 : :
1658 [ # # ]: 0 : if (m->hdr.vx_vni) {
1659 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_VXLAN_DW1];
1660 : 0 : fc->item_idx = item_idx;
1661 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_vx_vni_set;
1662 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_1);
1663 : : }
1664 : :
1665 : : return 0;
1666 : : }
1667 : :
1668 : : static int
1669 : 0 : mlx5dr_definer_conv_item_mpls(struct mlx5dr_definer_conv_data *cd,
1670 : : struct rte_flow_item *item,
1671 : : int item_idx)
1672 : : {
1673 : 0 : const struct rte_flow_item_mpls *m = item->mask;
1674 : : struct mlx5dr_definer_fc *fc;
1675 : : bool is_udp;
1676 : :
1677 : : /* If no protocol is set - assume MPLSoUDP */
1678 [ # # ]: 0 : if (!cd->relaxed) {
1679 : : /* In order to match on MPLS we must match on ip_protocol and l4_dport. */
1680 : 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, false)];
1681 [ # # ]: 0 : if (!fc->tag_set) {
1682 : 0 : fc->item_idx = item_idx;
1683 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1684 : 0 : fc->tag_set = &mlx5dr_definer_udp_protocol_set;
1685 : 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, false);
1686 : : }
1687 : 0 : is_udp = (fc->tag_set == &mlx5dr_definer_udp_protocol_set);
1688 : :
1689 [ # # ]: 0 : if (is_udp) {
1690 : : /* Set UDP dest port to MPLS. */
1691 : : fc = &cd->fc[DR_CALC_FNAME(L4_DPORT, false)];
1692 [ # # ]: 0 : if (!fc->tag_set) {
1693 : 0 : fc->item_idx = item_idx;
1694 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1695 : 0 : fc->tag_set = &mlx5dr_definer_mpls_udp_port_set;
1696 : 0 : DR_CALC_SET(fc, eth_l4, destination_port, false);
1697 : : }
1698 : : }
1699 : : }
1700 : :
1701 [ # # # # : 0 : if (m && (!is_mem_zero(m->label_tc_s, 3) || m->ttl)) {
# # ]
1702 : : /* According to HW MPLSoUDP is handled as inner */
1703 : 0 : fc = mlx5dr_definer_get_mpls_fc(cd, true);
1704 [ # # ]: 0 : if (!fc)
1705 : 0 : return rte_errno;
1706 : :
1707 : 0 : fc->item_idx = item_idx;
1708 : 0 : fc->tag_set = &mlx5dr_definer_mpls_label_set;
1709 : : } else { /* Mask relevant oks2 bit, indicates MPLS label exists.
1710 : : * According to HW MPLSoUDP is handled as inner
1711 : : */
1712 : 0 : fc = mlx5dr_definer_get_mpls_oks_fc(cd, true);
1713 [ # # ]: 0 : if (!fc)
1714 : 0 : return rte_errno;
1715 : :
1716 : 0 : fc->item_idx = item_idx;
1717 : 0 : fc->tag_set = mlx5dr_definer_ones_set;
1718 : : }
1719 : :
1720 : : return 0;
1721 : : }
1722 : :
1723 : : static struct mlx5dr_definer_fc *
1724 : 0 : mlx5dr_definer_get_register_fc(struct mlx5dr_definer_conv_data *cd, int reg)
1725 : : {
1726 : : struct mlx5dr_definer_fc *fc;
1727 : :
1728 [ # # # # : 0 : switch (reg) {
# # # # #
# # # # #
# ]
1729 : 0 : case REG_C_0:
1730 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_0];
1731 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_0);
1732 : 0 : break;
1733 : 0 : case REG_C_1:
1734 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_1];
1735 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_1);
1736 : 0 : break;
1737 : 0 : case REG_C_2:
1738 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_2];
1739 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_2);
1740 : 0 : break;
1741 : 0 : case REG_C_3:
1742 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_3];
1743 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_3);
1744 : 0 : break;
1745 : 0 : case REG_C_4:
1746 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_4];
1747 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_4);
1748 : 0 : break;
1749 : 0 : case REG_C_5:
1750 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_5];
1751 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_5);
1752 : 0 : break;
1753 : 0 : case REG_C_6:
1754 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_6];
1755 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_6);
1756 : 0 : break;
1757 : 0 : case REG_C_7:
1758 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_7];
1759 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_7);
1760 : 0 : break;
1761 : 0 : case REG_C_8:
1762 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_8];
1763 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_8);
1764 : 0 : break;
1765 : 0 : case REG_C_9:
1766 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_9];
1767 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_9);
1768 : 0 : break;
1769 : 0 : case REG_C_10:
1770 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_10];
1771 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_10);
1772 : 0 : break;
1773 : 0 : case REG_C_11:
1774 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_11];
1775 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_11);
1776 : 0 : break;
1777 : 0 : case REG_A:
1778 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_A];
1779 : 0 : DR_CALC_SET_HDR(fc, metadata, general_purpose);
1780 : 0 : break;
1781 : 0 : case REG_B:
1782 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_B];
1783 : 0 : DR_CALC_SET_HDR(fc, metadata, metadata_to_cqe);
1784 : 0 : break;
1785 : 0 : default:
1786 : 0 : rte_errno = ENOTSUP;
1787 : 0 : return NULL;
1788 : : }
1789 : :
1790 : : return fc;
1791 : : }
1792 : :
1793 : : static int
1794 : 0 : mlx5dr_definer_conv_item_tag(struct mlx5dr_definer_conv_data *cd,
1795 : : struct rte_flow_item *item,
1796 : : int item_idx)
1797 : : {
1798 : 0 : const struct rte_flow_item_tag *m = item->mask;
1799 : 0 : const struct rte_flow_item_tag *v = item->spec;
1800 : 0 : const struct rte_flow_item_tag *l = item->last;
1801 : : struct mlx5dr_definer_fc *fc;
1802 : : int reg;
1803 : :
1804 [ # # ]: 0 : if (!m || !v)
1805 : : return 0;
1806 : :
1807 [ # # ]: 0 : if (item->type == RTE_FLOW_ITEM_TYPE_TAG)
1808 : 0 : reg = flow_hw_get_reg_id_from_ctx(cd->ctx,
1809 : : RTE_FLOW_ITEM_TYPE_TAG,
1810 : : cd->table_type,
1811 : 0 : v->index);
1812 : : else
1813 : 0 : reg = (int)v->index;
1814 : :
1815 [ # # ]: 0 : if (reg <= 0) {
1816 : 0 : DR_LOG(ERR, "Invalid register for item tag");
1817 : 0 : rte_errno = EINVAL;
1818 : 0 : return rte_errno;
1819 : : }
1820 : :
1821 : 0 : fc = mlx5dr_definer_get_register_fc(cd, reg);
1822 [ # # ]: 0 : if (!fc)
1823 : 0 : return rte_errno;
1824 : :
1825 : 0 : fc->item_idx = item_idx;
1826 [ # # # # ]: 0 : fc->is_range = l && l->index;
1827 : 0 : fc->tag_set = &mlx5dr_definer_tag_set;
1828 : :
1829 : 0 : return 0;
1830 : : }
1831 : :
1832 : : static void
1833 : 0 : mlx5dr_definer_quota_set(struct mlx5dr_definer_fc *fc,
1834 : : const void *item_data, uint8_t *tag)
1835 : : {
1836 : : /**
1837 : : * MLX5 PMD implements QUOTA with Meter object.
1838 : : * PMD Quota action translation implicitly increments
1839 : : * Meter register value after HW assigns it.
1840 : : * Meter register values are:
1841 : : * HW QUOTA(HW+1) QUOTA state
1842 : : * RED 0 1 (01b) BLOCK
1843 : : * YELLOW 1 2 (10b) PASS
1844 : : * GREEN 2 3 (11b) PASS
1845 : : *
1846 : : * Quota item checks Meter register bit 1 value to determine state:
1847 : : * SPEC MASK
1848 : : * PASS 2 (10b) 2 (10b)
1849 : : * BLOCK 0 (00b) 2 (10b)
1850 : : *
1851 : : * item_data is NULL when template quota item is non-masked:
1852 : : * .. / quota / ..
1853 : : */
1854 : :
1855 : : const struct rte_flow_item_quota *quota = item_data;
1856 : : uint32_t val;
1857 : :
1858 [ # # # # ]: 0 : if (quota && quota->state == RTE_FLOW_QUOTA_STATE_BLOCK)
1859 : : val = MLX5DR_DEFINER_QUOTA_BLOCK;
1860 : : else
1861 : : val = MLX5DR_DEFINER_QUOTA_PASS;
1862 : :
1863 [ # # # # : 0 : DR_SET(tag, val, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
1864 : 0 : }
1865 : :
1866 : : static int
1867 : 0 : mlx5dr_definer_conv_item_quota(struct mlx5dr_definer_conv_data *cd,
1868 : : __rte_unused struct rte_flow_item *item,
1869 : : int item_idx)
1870 : : {
1871 : 0 : int mtr_reg = flow_hw_get_reg_id_from_ctx(cd->ctx,
1872 : : RTE_FLOW_ITEM_TYPE_METER_COLOR,
1873 : : cd->table_type, 0);
1874 : : struct mlx5dr_definer_fc *fc;
1875 : :
1876 [ # # ]: 0 : if (mtr_reg < 0) {
1877 : 0 : rte_errno = EINVAL;
1878 : 0 : return rte_errno;
1879 : : }
1880 : :
1881 : 0 : fc = mlx5dr_definer_get_register_fc(cd, mtr_reg);
1882 [ # # ]: 0 : if (!fc)
1883 : 0 : return rte_errno;
1884 : :
1885 : 0 : fc->tag_set = &mlx5dr_definer_quota_set;
1886 : 0 : fc->item_idx = item_idx;
1887 : 0 : return 0;
1888 : : }
1889 : :
1890 : : static int
1891 : 0 : mlx5dr_definer_conv_item_metadata(struct mlx5dr_definer_conv_data *cd,
1892 : : struct rte_flow_item *item,
1893 : : int item_idx)
1894 : : {
1895 : 0 : const struct rte_flow_item_meta *m = item->mask;
1896 : 0 : const struct rte_flow_item_meta *l = item->last;
1897 : : struct mlx5dr_definer_fc *fc;
1898 : : int reg;
1899 : :
1900 [ # # ]: 0 : if (!m)
1901 : : return 0;
1902 : :
1903 : 0 : reg = flow_hw_get_reg_id_from_ctx(cd->ctx, RTE_FLOW_ITEM_TYPE_META,
1904 : : cd->table_type, -1);
1905 : : if (reg <= 0) {
1906 : 0 : DR_LOG(ERR, "Invalid register for item metadata");
1907 : 0 : rte_errno = EINVAL;
1908 : 0 : return rte_errno;
1909 : : }
1910 : :
1911 : 0 : fc = mlx5dr_definer_get_register_fc(cd, reg);
1912 [ # # ]: 0 : if (!fc)
1913 : 0 : return rte_errno;
1914 : :
1915 : 0 : fc->item_idx = item_idx;
1916 [ # # # # ]: 0 : fc->is_range = l && l->data;
1917 : 0 : fc->tag_set = &mlx5dr_definer_metadata_set;
1918 : :
1919 : 0 : return 0;
1920 : : }
1921 : :
1922 : : static int
1923 : 0 : mlx5dr_definer_conv_item_tx_queue(struct mlx5dr_definer_conv_data *cd,
1924 : : struct rte_flow_item *item,
1925 : : int item_idx)
1926 : : {
1927 : 0 : const struct rte_flow_item_tx_queue *m = item->mask;
1928 : : struct mlx5dr_definer_fc *fc;
1929 : :
1930 [ # # ]: 0 : if (!m)
1931 : : return 0;
1932 : :
1933 [ # # ]: 0 : if (m->tx_queue) {
1934 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_SOURCE_QP];
1935 : 0 : fc->item_idx = item_idx;
1936 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1937 : 0 : fc->tag_set = &mlx5dr_definer_tx_queue_set;
1938 : : /* User extra_data to save DPDK port_id. */
1939 : 0 : fc->extra_data = flow_hw_get_port_id(cd->ctx);
1940 [ # # ]: 0 : if (fc->extra_data == UINT16_MAX) {
1941 : 0 : DR_LOG(ERR, "Invalid port for item tx_queue");
1942 : 0 : rte_errno = EINVAL;
1943 : 0 : return rte_errno;
1944 : : }
1945 : 0 : DR_CALC_SET_HDR(fc, source_qp_gvmi, source_qp);
1946 : : }
1947 : :
1948 : : return 0;
1949 : : }
1950 : :
1951 : : static int
1952 : : mlx5dr_definer_conv_item_sq(struct mlx5dr_definer_conv_data *cd,
1953 : : struct rte_flow_item *item,
1954 : : int item_idx)
1955 : : {
1956 : 0 : const struct mlx5_rte_flow_item_sq *m = item->mask;
1957 : : struct mlx5dr_definer_fc *fc;
1958 : :
1959 [ # # ]: 0 : if (!m)
1960 : : return 0;
1961 : :
1962 [ # # ]: 0 : if (m->queue) {
1963 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_SOURCE_QP];
1964 : 0 : fc->item_idx = item_idx;
1965 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1966 : 0 : fc->tag_set = &mlx5dr_definer_source_qp_set;
1967 : 0 : DR_CALC_SET_HDR(fc, source_qp_gvmi, source_qp);
1968 : : }
1969 : :
1970 : : return 0;
1971 : : }
1972 : :
1973 : : static int
1974 : 0 : mlx5dr_definer_conv_item_gre(struct mlx5dr_definer_conv_data *cd,
1975 : : struct rte_flow_item *item,
1976 : : int item_idx)
1977 : : {
1978 : 0 : const struct rte_flow_item_gre *m = item->mask;
1979 : : struct mlx5dr_definer_fc *fc;
1980 : 0 : bool inner = cd->tunnel;
1981 : :
1982 [ # # ]: 0 : if (inner) {
1983 : 0 : DR_LOG(ERR, "Inner GRE item not supported");
1984 : 0 : rte_errno = ENOTSUP;
1985 : 0 : return rte_errno;
1986 : : }
1987 : :
1988 [ # # ]: 0 : if (!cd->relaxed) {
1989 : 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
1990 : 0 : fc->item_idx = item_idx;
1991 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1992 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_protocol_gre_set;
1993 : 0 : DR_CALC_SET(fc, eth_l3, protocol_next_header, inner);
1994 : : }
1995 : :
1996 [ # # ]: 0 : if (!m)
1997 : : return 0;
1998 : :
1999 [ # # ]: 0 : if (m->c_rsvd0_ver) {
2000 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GRE_C_VER];
2001 : 0 : fc->item_idx = item_idx;
2002 : 0 : fc->tag_set = &mlx5dr_definer_gre_c_ver_set;
2003 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2004 : 0 : fc->bit_mask = __mlx5_mask(header_gre, c_rsvd0_ver);
2005 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gre, c_rsvd0_ver);
2006 : : }
2007 : :
2008 [ # # ]: 0 : if (m->protocol) {
2009 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GRE_PROTOCOL];
2010 : 0 : fc->item_idx = item_idx;
2011 : 0 : fc->tag_set = &mlx5dr_definer_gre_protocol_type_set;
2012 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2013 : 0 : fc->byte_off += MLX5_BYTE_OFF(header_gre, gre_protocol);
2014 : 0 : fc->bit_mask = __mlx5_mask(header_gre, gre_protocol);
2015 : : fc->bit_off = __mlx5_dw_bit_off(header_gre, gre_protocol);
2016 : : }
2017 : :
2018 : : return 0;
2019 : : }
2020 : :
2021 : : static int
2022 : 0 : mlx5dr_definer_conv_item_gre_opt(struct mlx5dr_definer_conv_data *cd,
2023 : : struct rte_flow_item *item,
2024 : : int item_idx)
2025 : : {
2026 : 0 : const struct rte_flow_item_gre_opt *m = item->mask;
2027 : : struct mlx5dr_definer_fc *fc;
2028 : :
2029 [ # # ]: 0 : if (!cd->relaxed) {
2030 : 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, false)];
2031 [ # # ]: 0 : if (!fc->tag_set) {
2032 : 0 : fc->item_idx = item_idx;
2033 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2034 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_protocol_gre_set;
2035 : 0 : DR_CALC_SET(fc, eth_l3, protocol_next_header, false);
2036 : : }
2037 : : }
2038 : :
2039 [ # # ]: 0 : if (!m)
2040 : : return 0;
2041 : :
2042 [ # # ]: 0 : if (m->checksum_rsvd.checksum) {
2043 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GRE_OPT_CHECKSUM];
2044 : 0 : fc->item_idx = item_idx;
2045 : 0 : fc->tag_set = &mlx5dr_definer_gre_opt_checksum_set;
2046 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_1);
2047 : : }
2048 : :
2049 [ # # ]: 0 : if (m->key.key) {
2050 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GRE_OPT_KEY];
2051 : 0 : fc->item_idx = item_idx;
2052 : 0 : fc->tag_set = &mlx5dr_definer_gre_opt_key_set;
2053 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_2);
2054 : : }
2055 : :
2056 [ # # ]: 0 : if (m->sequence.sequence) {
2057 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GRE_OPT_SEQ];
2058 : 0 : fc->item_idx = item_idx;
2059 : 0 : fc->tag_set = &mlx5dr_definer_gre_opt_seq_set;
2060 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_3);
2061 : : }
2062 : :
2063 : : return 0;
2064 : : }
2065 : :
2066 : : static int
2067 : 0 : mlx5dr_definer_conv_item_gre_key(struct mlx5dr_definer_conv_data *cd,
2068 : : struct rte_flow_item *item,
2069 : : int item_idx)
2070 : : {
2071 : 0 : const rte_be32_t *m = item->mask;
2072 : : struct mlx5dr_definer_fc *fc;
2073 : :
2074 [ # # ]: 0 : if (!cd->relaxed) {
2075 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GRE_KEY_PRESENT];
2076 : 0 : fc->item_idx = item_idx;
2077 : 0 : fc->tag_set = &mlx5dr_definer_ones_set;
2078 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2079 : 0 : fc->bit_mask = __mlx5_mask(header_gre, gre_k_present);
2080 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gre, gre_k_present);
2081 : :
2082 : : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, false)];
2083 [ # # ]: 0 : if (!fc->tag_set) {
2084 : 0 : fc->item_idx = item_idx;
2085 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2086 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_protocol_gre_set;
2087 : 0 : DR_CALC_SET(fc, eth_l3, protocol_next_header, false);
2088 : : }
2089 : : }
2090 : :
2091 [ # # ]: 0 : if (!m)
2092 : : return 0;
2093 : :
2094 [ # # ]: 0 : if (*m) {
2095 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GRE_OPT_KEY];
2096 : 0 : fc->item_idx = item_idx;
2097 : 0 : fc->tag_set = &mlx5dr_definer_gre_key_set;
2098 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_2);
2099 : : }
2100 : :
2101 : : return 0;
2102 : : }
2103 : :
2104 : : static int
2105 : 0 : mlx5dr_definer_conv_item_nvgre(struct mlx5dr_definer_conv_data *cd,
2106 : : struct rte_flow_item *item,
2107 : : int item_idx)
2108 : : {
2109 : 0 : const struct rte_flow_item_nvgre *m = item->mask;
2110 : : struct mlx5dr_definer_fc *fc;
2111 : 0 : bool inner = cd->tunnel;
2112 : :
2113 [ # # ]: 0 : if (inner) {
2114 : 0 : DR_LOG(ERR, "Inner gre item not supported");
2115 : 0 : rte_errno = ENOTSUP;
2116 : 0 : return rte_errno;
2117 : : }
2118 : :
2119 [ # # ]: 0 : if (!cd->relaxed) {
2120 : 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
2121 [ # # ]: 0 : if (!fc->tag_set) {
2122 : : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
2123 : 0 : fc->item_idx = item_idx;
2124 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2125 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_protocol_gre_set;
2126 : 0 : DR_CALC_SET(fc, eth_l3, protocol_next_header, inner);
2127 : : }
2128 : :
2129 : : fc = &cd->fc[MLX5DR_DEFINER_FNAME_NVGRE_C_K_S];
2130 : 0 : fc->item_idx = item_idx;
2131 : 0 : fc->tag_set = &mlx5dr_definer_nvgre_def_c_rsvd0_ver_set;
2132 : 0 : fc->tag_mask_set = &mlx5dr_definer_nvgre_def_c_rsvd0_ver_mask_set;
2133 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2134 : 0 : fc->bit_mask = __mlx5_mask(header_gre, c_rsvd0_ver);
2135 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gre, c_rsvd0_ver);
2136 : :
2137 : : fc = &cd->fc[MLX5DR_DEFINER_FNAME_NVGRE_PROTOCOL];
2138 : 0 : fc->item_idx = item_idx;
2139 : 0 : fc->tag_set = &mlx5dr_definer_nvgre_def_protocol_set;
2140 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2141 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2142 : 0 : fc->byte_off += MLX5_BYTE_OFF(header_gre, gre_protocol);
2143 : 0 : fc->bit_mask = __mlx5_mask(header_gre, gre_protocol);
2144 : : fc->bit_off = __mlx5_dw_bit_off(header_gre, gre_protocol);
2145 : : }
2146 : :
2147 [ # # ]: 0 : if (!m)
2148 : : return 0;
2149 : :
2150 [ # # ]: 0 : if (m->c_k_s_rsvd0_ver) {
2151 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_NVGRE_C_K_S];
2152 : 0 : fc->item_idx = item_idx;
2153 : 0 : fc->tag_set = &mlx5dr_definer_nvgre_c_rsvd0_ver_set;
2154 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2155 : 0 : fc->bit_mask = __mlx5_mask(header_gre, c_rsvd0_ver);
2156 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gre, c_rsvd0_ver);
2157 : : }
2158 : :
2159 [ # # ]: 0 : if (m->protocol) {
2160 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_NVGRE_PROTOCOL];
2161 : 0 : fc->item_idx = item_idx;
2162 : 0 : fc->tag_set = &mlx5dr_definer_nvgre_protocol_set;
2163 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2164 : 0 : fc->byte_off += MLX5_BYTE_OFF(header_gre, gre_protocol);
2165 : 0 : fc->bit_mask = __mlx5_mask(header_gre, gre_protocol);
2166 : : fc->bit_off = __mlx5_dw_bit_off(header_gre, gre_protocol);
2167 : : }
2168 : :
2169 [ # # ]: 0 : if (!is_mem_zero(m->tni, 4)) {
2170 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_NVGRE_DW1];
2171 : 0 : fc->item_idx = item_idx;
2172 : 0 : fc->tag_set = &mlx5dr_definer_nvgre_dw1_set;
2173 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_2);
2174 : : }
2175 : : return 0;
2176 : : }
2177 : :
2178 : : static int
2179 : 0 : mlx5dr_definer_conv_item_ptype(struct mlx5dr_definer_conv_data *cd,
2180 : : struct rte_flow_item *item,
2181 : : int item_idx)
2182 : : {
2183 : 0 : const struct rte_flow_item_ptype *m = item->mask;
2184 : : struct mlx5dr_definer_fc *fc;
2185 : :
2186 [ # # ]: 0 : if (!m)
2187 : : return 0;
2188 : :
2189 [ # # ]: 0 : if (!(m->packet_type &
2190 : : (RTE_PTYPE_L2_MASK | RTE_PTYPE_L3_MASK | RTE_PTYPE_L4_MASK | RTE_PTYPE_TUNNEL_MASK |
2191 : : RTE_PTYPE_INNER_L2_MASK | RTE_PTYPE_INNER_L3_MASK | RTE_PTYPE_INNER_L4_MASK))) {
2192 : 0 : rte_errno = ENOTSUP;
2193 : 0 : return rte_errno;
2194 : : }
2195 : :
2196 [ # # ]: 0 : if (m->packet_type & RTE_PTYPE_L2_MASK) {
2197 : 0 : fc = &cd->fc[DR_CALC_FNAME(PTYPE_L2, false)];
2198 : 0 : fc->item_idx = item_idx;
2199 : 0 : fc->tag_set = &mlx5dr_definer_ptype_l2_set;
2200 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2201 : 0 : DR_CALC_SET(fc, eth_l2, first_vlan_qualifier, false);
2202 : : }
2203 : :
2204 [ # # ]: 0 : if (m->packet_type & RTE_PTYPE_INNER_L2_MASK) {
2205 : 0 : fc = &cd->fc[DR_CALC_FNAME(PTYPE_L2, true)];
2206 : 0 : fc->item_idx = item_idx;
2207 : 0 : fc->tag_set = &mlx5dr_definer_ptype_l2_set;
2208 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2209 : 0 : DR_CALC_SET(fc, eth_l2, first_vlan_qualifier, true);
2210 : : }
2211 : :
2212 [ # # ]: 0 : if (m->packet_type & RTE_PTYPE_L3_MASK) {
2213 : 0 : fc = &cd->fc[DR_CALC_FNAME(PTYPE_L3, false)];
2214 : 0 : fc->item_idx = item_idx;
2215 : 0 : fc->tag_set = &mlx5dr_definer_ptype_l3_set;
2216 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2217 : 0 : DR_CALC_SET(fc, eth_l2, l3_type, false);
2218 : : }
2219 : :
2220 [ # # ]: 0 : if (m->packet_type & RTE_PTYPE_INNER_L3_MASK) {
2221 : 0 : fc = &cd->fc[DR_CALC_FNAME(PTYPE_L3, true)];
2222 : 0 : fc->item_idx = item_idx;
2223 : 0 : fc->tag_set = &mlx5dr_definer_ptype_l3_set;
2224 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2225 : 0 : DR_CALC_SET(fc, eth_l2, l3_type, true);
2226 : : }
2227 : :
2228 [ # # ]: 0 : if (m->packet_type & RTE_PTYPE_L4_MASK) {
2229 : : /*
2230 : : * Fragmented IP (Internet Protocol) packet type.
2231 : : * Cannot be combined with Layer 4 Types (TCP/UDP).
2232 : : * The exact value must be specified in the mask.
2233 : : */
2234 [ # # ]: 0 : if ((m->packet_type & RTE_PTYPE_L4_MASK) == RTE_PTYPE_L4_FRAG) {
2235 : 0 : fc = &cd->fc[DR_CALC_FNAME(PTYPE_FRAG, false)];
2236 : 0 : fc->item_idx = item_idx;
2237 : 0 : fc->tag_set = &mlx5dr_definer_ptype_frag_set;
2238 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2239 : 0 : DR_CALC_SET(fc, eth_l2, ip_fragmented, false);
2240 : : } else {
2241 : 0 : fc = &cd->fc[DR_CALC_FNAME(PTYPE_L4, false)];
2242 : 0 : fc->item_idx = item_idx;
2243 : 0 : fc->tag_set = &mlx5dr_definer_ptype_l4_set;
2244 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2245 : 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, false);
2246 : :
2247 : : fc = &cd->fc[DR_CALC_FNAME(PTYPE_L4_EXT, false)];
2248 : 0 : fc->item_idx = item_idx;
2249 : 0 : fc->tag_set = &mlx5dr_definer_ptype_l4_ext_set;
2250 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2251 : 0 : DR_CALC_SET(fc, eth_l2, l4_type, false);
2252 : : }
2253 : : }
2254 : :
2255 [ # # ]: 0 : if (m->packet_type & RTE_PTYPE_INNER_L4_MASK) {
2256 [ # # ]: 0 : if ((m->packet_type & RTE_PTYPE_INNER_L4_MASK) == RTE_PTYPE_INNER_L4_FRAG) {
2257 : 0 : fc = &cd->fc[DR_CALC_FNAME(PTYPE_FRAG, true)];
2258 : 0 : fc->item_idx = item_idx;
2259 : 0 : fc->tag_set = &mlx5dr_definer_ptype_frag_set;
2260 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2261 : 0 : DR_CALC_SET(fc, eth_l2, ip_fragmented, true);
2262 : : } else {
2263 : 0 : fc = &cd->fc[DR_CALC_FNAME(PTYPE_L4, true)];
2264 : 0 : fc->item_idx = item_idx;
2265 : 0 : fc->tag_set = &mlx5dr_definer_ptype_l4_set;
2266 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2267 : 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, true);
2268 : :
2269 : : fc = &cd->fc[DR_CALC_FNAME(PTYPE_L4_EXT, true)];
2270 : 0 : fc->item_idx = item_idx;
2271 : 0 : fc->tag_set = &mlx5dr_definer_ptype_l4_ext_set;
2272 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2273 : 0 : DR_CALC_SET(fc, eth_l2, l4_type, true);
2274 : : }
2275 : : }
2276 : :
2277 [ # # ]: 0 : if (m->packet_type & RTE_PTYPE_TUNNEL_MASK) {
2278 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_PTYPE_TUNNEL];
2279 : 0 : fc->item_idx = item_idx;
2280 : 0 : fc->tag_set = &mlx5dr_definer_ptype_tunnel_set;
2281 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2282 : 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, false);
2283 : : }
2284 : :
2285 : : return 0;
2286 : : }
2287 : :
2288 : : static int
2289 : 0 : mlx5dr_definer_conv_item_integrity(struct mlx5dr_definer_conv_data *cd,
2290 : : struct rte_flow_item *item,
2291 : : int item_idx)
2292 : : {
2293 : 0 : const struct rte_flow_item_integrity *m = item->mask;
2294 : : struct mlx5dr_definer_fc *fc;
2295 : :
2296 [ # # ]: 0 : if (!m)
2297 : : return 0;
2298 : :
2299 [ # # ]: 0 : if (m->packet_ok || m->l2_ok || m->l2_crc_ok || m->l3_len_ok) {
2300 : 0 : rte_errno = ENOTSUP;
2301 : 0 : return rte_errno;
2302 : : }
2303 : :
2304 [ # # ]: 0 : if (m->l3_ok || m->ipv4_csum_ok || m->l4_ok || m->l4_csum_ok) {
2305 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(INTEGRITY, m->level)];
2306 : 0 : fc->item_idx = item_idx;
2307 : 0 : fc->tag_set = &mlx5dr_definer_integrity_set;
2308 : 0 : DR_CALC_SET_HDR(fc, oks1, oks1_bits);
2309 : : }
2310 : :
2311 : : return 0;
2312 : : }
2313 : :
2314 : : static int
2315 : 0 : mlx5dr_definer_conv_item_conntrack(struct mlx5dr_definer_conv_data *cd,
2316 : : struct rte_flow_item *item,
2317 : : int item_idx)
2318 : : {
2319 : 0 : const struct rte_flow_item_conntrack *m = item->mask;
2320 : : struct mlx5dr_definer_fc *fc;
2321 : : int reg;
2322 : :
2323 [ # # ]: 0 : if (!m)
2324 : : return 0;
2325 : :
2326 : 0 : reg = flow_hw_get_reg_id_from_ctx(cd->ctx,
2327 : : RTE_FLOW_ITEM_TYPE_CONNTRACK,
2328 : : cd->table_type, -1);
2329 [ # # ]: 0 : if (reg <= 0) {
2330 : 0 : DR_LOG(ERR, "Invalid register for item conntrack");
2331 : 0 : rte_errno = EINVAL;
2332 : 0 : return rte_errno;
2333 : : }
2334 : :
2335 : 0 : fc = mlx5dr_definer_get_register_fc(cd, reg);
2336 [ # # ]: 0 : if (!fc)
2337 : 0 : return rte_errno;
2338 : :
2339 : 0 : fc->item_idx = item_idx;
2340 : 0 : fc->tag_mask_set = &mlx5dr_definer_conntrack_mask;
2341 : 0 : fc->tag_set = &mlx5dr_definer_conntrack_tag;
2342 : :
2343 : 0 : return 0;
2344 : : }
2345 : :
2346 : : static int
2347 : 0 : mlx5dr_definer_conv_item_icmp(struct mlx5dr_definer_conv_data *cd,
2348 : : struct rte_flow_item *item,
2349 : : int item_idx)
2350 : : {
2351 : 0 : const struct rte_flow_item_icmp *m = item->mask;
2352 : : struct mlx5dr_definer_fc *fc;
2353 : 0 : bool inner = cd->tunnel;
2354 : :
2355 : : /* Overwrite match on L4 type ICMP */
2356 [ # # ]: 0 : if (!cd->relaxed) {
2357 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
2358 : 0 : fc->item_idx = item_idx;
2359 : 0 : fc->tag_set = &mlx5dr_definer_icmp_protocol_set;
2360 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2361 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l4_type, inner);
2362 : : }
2363 : :
2364 [ # # ]: 0 : if (!m)
2365 : : return 0;
2366 : :
2367 [ # # # # : 0 : if (m->hdr.icmp_type || m->hdr.icmp_code || m->hdr.icmp_cksum) {
# # ]
2368 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_ICMP_DW1];
2369 : 0 : fc->item_idx = item_idx;
2370 : 0 : fc->tag_set = &mlx5dr_definer_icmp_dw1_set;
2371 : 0 : DR_CALC_SET_HDR(fc, tcp_icmp, icmp_dw1);
2372 : : }
2373 : :
2374 [ # # # # ]: 0 : if (m->hdr.icmp_ident || m->hdr.icmp_seq_nb) {
2375 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_ICMP_DW2];
2376 : 0 : fc->item_idx = item_idx;
2377 : 0 : fc->tag_set = &mlx5dr_definer_icmp_dw2_set;
2378 : 0 : DR_CALC_SET_HDR(fc, tcp_icmp, icmp_dw2);
2379 : : }
2380 : :
2381 : : return 0;
2382 : : }
2383 : :
2384 : : static int
2385 : 0 : mlx5dr_definer_conv_item_icmp6(struct mlx5dr_definer_conv_data *cd,
2386 : : struct rte_flow_item *item,
2387 : : int item_idx)
2388 : : {
2389 : 0 : const struct rte_flow_item_icmp6 *m = item->mask;
2390 : : struct mlx5dr_definer_fc *fc;
2391 : 0 : bool inner = cd->tunnel;
2392 : :
2393 : : /* Overwrite match on L4 type ICMP6 */
2394 [ # # ]: 0 : if (!cd->relaxed) {
2395 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
2396 : 0 : fc->item_idx = item_idx;
2397 : 0 : fc->tag_set = &mlx5dr_definer_icmp_protocol_set;
2398 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2399 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l4_type, inner);
2400 : : }
2401 : :
2402 [ # # ]: 0 : if (!m)
2403 : : return 0;
2404 : :
2405 [ # # # # ]: 0 : if (m->type || m->code || m->checksum) {
2406 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_ICMP_DW1];
2407 : 0 : fc->item_idx = item_idx;
2408 : 0 : fc->tag_set = &mlx5dr_definer_icmp6_dw1_set;
2409 : 0 : DR_CALC_SET_HDR(fc, tcp_icmp, icmp_dw1);
2410 : : }
2411 : :
2412 : : return 0;
2413 : : }
2414 : :
2415 : : static int
2416 : 0 : mlx5dr_definer_conv_item_icmp6_echo(struct mlx5dr_definer_conv_data *cd,
2417 : : struct rte_flow_item *item,
2418 : : int item_idx)
2419 : : {
2420 : 0 : const struct rte_flow_item_icmp6_echo *m = item->mask;
2421 : : struct mlx5dr_definer_fc *fc;
2422 : 0 : bool inner = cd->tunnel;
2423 : :
2424 [ # # ]: 0 : if (!cd->relaxed) {
2425 : : /* Overwrite match on L4 type ICMP6 */
2426 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
2427 : 0 : fc->item_idx = item_idx;
2428 : 0 : fc->tag_set = &mlx5dr_definer_icmp_protocol_set;
2429 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2430 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l4_type, inner);
2431 : :
2432 : : /* Set fixed type and code for icmp6 echo request/reply */
2433 : : fc = &cd->fc[MLX5DR_DEFINER_FNAME_ICMP_DW1];
2434 : 0 : fc->item_idx = item_idx;
2435 : 0 : fc->tag_mask_set = &mlx5dr_definer_icmp6_echo_dw1_mask_set;
2436 [ # # ]: 0 : if (item->type == RTE_FLOW_ITEM_TYPE_ICMP6_ECHO_REQUEST)
2437 : 0 : fc->tag_set = &mlx5dr_definer_icmp6_echo_request_dw1_set;
2438 : : else /* RTE_FLOW_ITEM_TYPE_ICMP6_ECHO_REPLY */
2439 : 0 : fc->tag_set = &mlx5dr_definer_icmp6_echo_reply_dw1_set;
2440 : 0 : DR_CALC_SET_HDR(fc, tcp_icmp, icmp_dw1);
2441 : : }
2442 : :
2443 [ # # ]: 0 : if (!m)
2444 : : return 0;
2445 : :
2446 : : /* Set identifier & sequence into icmp_dw2 */
2447 [ # # # # ]: 0 : if (m->hdr.identifier || m->hdr.sequence) {
2448 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_ICMP_DW2];
2449 : 0 : fc->item_idx = item_idx;
2450 : 0 : fc->tag_set = &mlx5dr_definer_icmp6_echo_dw2_set;
2451 : 0 : DR_CALC_SET_HDR(fc, tcp_icmp, icmp_dw2);
2452 : : }
2453 : :
2454 : : return 0;
2455 : : }
2456 : :
2457 : : static int
2458 : 0 : mlx5dr_definer_conv_item_meter_color(struct mlx5dr_definer_conv_data *cd,
2459 : : struct rte_flow_item *item,
2460 : : int item_idx)
2461 : : {
2462 : 0 : const struct rte_flow_item_meter_color *m = item->mask;
2463 : : struct mlx5dr_definer_fc *fc;
2464 : : int reg;
2465 : :
2466 [ # # ]: 0 : if (!m)
2467 : : return 0;
2468 : :
2469 : 0 : reg = flow_hw_get_reg_id_from_ctx(cd->ctx,
2470 : : RTE_FLOW_ITEM_TYPE_METER_COLOR,
2471 : : cd->table_type, 0);
2472 : : MLX5_ASSERT(reg > 0);
2473 : :
2474 : 0 : fc = mlx5dr_definer_get_register_fc(cd, reg);
2475 [ # # ]: 0 : if (!fc)
2476 : 0 : return rte_errno;
2477 : :
2478 : 0 : fc->item_idx = item_idx;
2479 : 0 : fc->tag_set = &mlx5dr_definer_meter_color_set;
2480 : 0 : return 0;
2481 : : }
2482 : :
2483 : : static struct mlx5dr_definer_fc *
2484 : : mlx5dr_definer_get_flex_parser_fc(struct mlx5dr_definer_conv_data *cd, uint32_t byte_off)
2485 : : {
2486 : : uint32_t byte_off_fp7 = MLX5_BYTE_OFF(definer_hl, flex_parser.flex_parser_7);
2487 : : uint32_t byte_off_fp0 = MLX5_BYTE_OFF(definer_hl, flex_parser.flex_parser_0);
2488 : : enum mlx5dr_definer_fname fname = MLX5DR_DEFINER_FNAME_FLEX_PARSER_0;
2489 : : struct mlx5dr_definer_fc *fc;
2490 : : uint32_t idx;
2491 : :
2492 : 0 : if (byte_off < byte_off_fp7 || byte_off > byte_off_fp0) {
2493 : 0 : rte_errno = EINVAL;
2494 : : return NULL;
2495 : : }
2496 : 0 : idx = (byte_off_fp0 - byte_off) / (sizeof(uint32_t));
2497 : 0 : fname += (enum mlx5dr_definer_fname)idx;
2498 : 0 : fc = &cd->fc[fname];
2499 : 0 : fc->byte_off = byte_off;
2500 : 0 : fc->bit_mask = UINT32_MAX;
2501 : : return fc;
2502 : : }
2503 : :
2504 : : static int
2505 : 0 : mlx5dr_definer_conv_item_ipv6_routing_ext(struct mlx5dr_definer_conv_data *cd,
2506 : : struct rte_flow_item *item,
2507 : : int item_idx)
2508 : : {
2509 : 0 : const struct rte_flow_item_ipv6_routing_ext *m = item->mask;
2510 : : struct mlx5dr_definer_fc *fc;
2511 : 0 : bool inner = cd->tunnel;
2512 : : uint32_t byte_off;
2513 : :
2514 [ # # ]: 0 : if (!cd->relaxed) {
2515 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_VERSION, inner)];
2516 : 0 : fc->item_idx = item_idx;
2517 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_version_set;
2518 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2519 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l3_type, inner);
2520 : :
2521 : : /* Overwrite - Unset ethertype if present */
2522 [ # # # # ]: 0 : memset(&cd->fc[DR_CALC_FNAME(ETH_TYPE, inner)], 0, sizeof(*fc));
2523 : :
2524 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
2525 [ # # ]: 0 : if (!fc->tag_set) {
2526 : 0 : fc->item_idx = item_idx;
2527 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_routing_hdr_set;
2528 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2529 : 0 : fc->not_overwrite = 1;
2530 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, protocol_next_header, inner);
2531 : : }
2532 : : } else {
2533 : 0 : rte_errno = ENOTSUP;
2534 : 0 : return rte_errno;
2535 : : }
2536 : :
2537 [ # # ]: 0 : if (!m)
2538 : : return 0;
2539 : :
2540 [ # # # # ]: 0 : if (m->hdr.hdr_len || m->hdr.flags) {
2541 : 0 : rte_errno = ENOTSUP;
2542 : 0 : return rte_errno;
2543 : : }
2544 : :
2545 [ # # # # ]: 0 : if (m->hdr.next_hdr || m->hdr.type || m->hdr.segments_left) {
2546 [ # # ]: 0 : byte_off = flow_hw_get_srh_flex_parser_byte_off_from_ctx(cd->ctx);
2547 : : fc = mlx5dr_definer_get_flex_parser_fc(cd, byte_off);
2548 : : if (!fc)
2549 : 0 : return rte_errno;
2550 : :
2551 : 0 : fc->item_idx = item_idx;
2552 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_routing_ext_set;
2553 : : }
2554 : : return 0;
2555 : : }
2556 : :
2557 : : static int
2558 : 0 : mlx5dr_definer_conv_item_ipv6_frag_ext(struct mlx5dr_definer_conv_data *cd,
2559 : : struct rte_flow_item *item,
2560 : : int item_idx)
2561 : : {
2562 : 0 : const struct rte_flow_item_ipv6_frag_ext *m = item->mask;
2563 : : struct mlx5dr_definer_fc *fc;
2564 : 0 : bool inner = cd->tunnel;
2565 : :
2566 [ # # ]: 0 : if (!cd->relaxed) {
2567 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_VERSION, inner)];
2568 : 0 : fc->item_idx = item_idx;
2569 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_version_set;
2570 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2571 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l3_type, inner);
2572 : :
2573 : : /* Overwrite - Unset ethertype if present */
2574 [ # # # # ]: 0 : memset(&cd->fc[DR_CALC_FNAME(ETH_TYPE, inner)], 0, sizeof(*fc));
2575 : :
2576 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_FRAG, inner)];
2577 [ # # ]: 0 : if (!fc->tag_set) {
2578 : 0 : fc->item_idx = item_idx;
2579 : 0 : fc->tag_set = &mlx5dr_definer_ones_set;
2580 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2581 [ # # ]: 0 : DR_CALC_SET(fc, eth_l4, ip_fragmented, inner);
2582 : : }
2583 : : }
2584 : :
2585 [ # # ]: 0 : if (!m)
2586 : : return 0;
2587 : :
2588 [ # # # # : 0 : if (m->hdr.frag_data || m->hdr.id || m->hdr.reserved) {
# # ]
2589 : 0 : rte_errno = ENOTSUP;
2590 : 0 : return rte_errno;
2591 : : }
2592 : :
2593 [ # # ]: 0 : if (m->hdr.next_header) {
2594 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
2595 : 0 : fc->item_idx = item_idx;
2596 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_frag_proto_set;
2597 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, protocol_next_header, inner);
2598 : : }
2599 : : return 0;
2600 : : }
2601 : :
2602 : : static int
2603 : 0 : mlx5dr_definer_conv_item_random(struct mlx5dr_definer_conv_data *cd,
2604 : : struct rte_flow_item *item,
2605 : : int item_idx)
2606 : : {
2607 : 0 : const struct rte_flow_item_random *m = item->mask;
2608 : 0 : const struct rte_flow_item_random *l = item->last;
2609 : : struct mlx5dr_definer_fc *fc;
2610 : :
2611 [ # # ]: 0 : if (!m)
2612 : : return 0;
2613 : :
2614 [ # # ]: 0 : if (m->value != (m->value & UINT16_MAX)) {
2615 : 0 : DR_LOG(ERR, "Random value is 16 bits only");
2616 : 0 : rte_errno = EINVAL;
2617 : 0 : return rte_errno;
2618 : : }
2619 : :
2620 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_RANDOM_NUM];
2621 : 0 : fc->item_idx = item_idx;
2622 : 0 : fc->tag_set = &mlx5dr_definer_random_number_set;
2623 [ # # # # ]: 0 : fc->is_range = l && l->value;
2624 : 0 : DR_CALC_SET_HDR(fc, random_number, random_number);
2625 : :
2626 : 0 : return 0;
2627 : : }
2628 : :
2629 : : static uint32_t
2630 : 0 : mlx5dr_definer_get_ecpri_parser_byte_off_from_ctx(void *dr_ctx, uint32_t *byte_off)
2631 : : {
2632 : : uint32_t base_off = MLX5_BYTE_OFF(definer_hl, flex_parser.flex_parser_0);
2633 : : struct mlx5_ecpri_parser_profile *ecp;
2634 : : uint32_t i;
2635 : :
2636 : 0 : ecp = flow_hw_get_ecpri_parser_profile(dr_ctx);
2637 [ # # ]: 0 : if (!ecp)
2638 : : return UINT32_MAX;
2639 [ # # ]: 0 : for (i = 0; i < ecp->num; i++)
2640 : 0 : byte_off[i] = base_off - ecp->ids[i] * sizeof(uint32_t);
2641 : : return i;
2642 : : }
2643 : :
2644 : : static int
2645 : 0 : mlx5dr_definer_conv_item_ecpri(struct mlx5dr_definer_conv_data *cd,
2646 : : struct rte_flow_item *item,
2647 : : int item_idx)
2648 : : {
2649 : : const struct rte_flow_item_ecpri *m;
2650 : 0 : uint32_t i, mask, byte_off[8] = {0};
2651 : : struct mlx5dr_definer_fc *fc;
2652 : : uint32_t num_dws;
2653 : :
2654 : 0 : num_dws = mlx5dr_definer_get_ecpri_parser_byte_off_from_ctx(cd->ctx, byte_off);
2655 [ # # ]: 0 : if (num_dws == UINT32_MAX) {
2656 : 0 : DR_LOG(ERR, "failed to get eCPRI samples %d", -rte_errno);
2657 : 0 : return rte_errno;
2658 : : }
2659 : :
2660 : 0 : m = item->mask;
2661 [ # # ]: 0 : if (!m)
2662 : : return 0;
2663 : :
2664 [ # # ]: 0 : for (i = 0; i < num_dws; i++) {
2665 [ # # ]: 0 : mask = i == 0 ? m->hdr.common.u32 : m->hdr.dummy[i - 1];
2666 [ # # ]: 0 : if (!mask)
2667 : 0 : continue;
2668 : : mask = htobe32(mask);
2669 [ # # ]: 0 : fc = mlx5dr_definer_get_flex_parser_fc(cd, byte_off[i]);
2670 : : if (!fc)
2671 : 0 : return rte_errno;
2672 : :
2673 : 0 : fc->item_idx = item_idx;
2674 [ # # ]: 0 : fc->tag_set = i == 0 ? &mlx5dr_definer_ecpri_common_set :
2675 : : &mlx5dr_definer_ecpri_body_set;
2676 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2677 : 0 : fc->bit_mask = mask;
2678 : : }
2679 : : return 0;
2680 : : }
2681 : :
2682 : : static int
2683 : 0 : mlx5dr_definer_conv_item_geneve(struct mlx5dr_definer_conv_data *cd,
2684 : : struct rte_flow_item *item,
2685 : : int item_idx)
2686 : : {
2687 : 0 : const struct rte_flow_item_geneve *m = item->mask;
2688 : : struct mlx5dr_definer_fc *fc;
2689 : 0 : bool inner = cd->tunnel;
2690 : :
2691 [ # # ]: 0 : if (inner) {
2692 : 0 : DR_LOG(ERR, "Inner GENEVE item not supported");
2693 : 0 : rte_errno = ENOTSUP;
2694 : 0 : return rte_errno;
2695 : : }
2696 : :
2697 : : /* In order to match on Geneve we must match on ip_protocol and l4_dport */
2698 [ # # ]: 0 : if (!cd->relaxed) {
2699 : 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
2700 [ # # ]: 0 : if (!fc->tag_set) {
2701 : 0 : fc->item_idx = item_idx;
2702 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2703 : 0 : fc->tag_set = &mlx5dr_definer_udp_protocol_set;
2704 : 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, inner);
2705 : : }
2706 : :
2707 : 0 : fc = &cd->fc[DR_CALC_FNAME(L4_DPORT, inner)];
2708 [ # # ]: 0 : if (!fc->tag_set) {
2709 : 0 : fc->item_idx = item_idx;
2710 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2711 : 0 : fc->tag_set = &mlx5dr_definer_geneve_udp_port_set;
2712 : 0 : DR_CALC_SET(fc, eth_l4, destination_port, inner);
2713 : : }
2714 : : }
2715 : :
2716 [ # # ]: 0 : if (!m)
2717 : : return 0;
2718 : :
2719 [ # # ]: 0 : if (m->rsvd1) {
2720 : 0 : rte_errno = ENOTSUP;
2721 : 0 : return rte_errno;
2722 : : }
2723 : :
2724 [ # # ]: 0 : if (m->ver_opt_len_o_c_rsvd0) {
2725 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GENEVE_CTRL];
2726 : 0 : fc->item_idx = item_idx;
2727 : 0 : fc->tag_set = &mlx5dr_definer_geneve_ctrl_set;
2728 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2729 : 0 : fc->bit_mask = __mlx5_mask(header_geneve, ver_opt_len_o_c_rsvd);
2730 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_geneve, ver_opt_len_o_c_rsvd);
2731 : : }
2732 : :
2733 [ # # ]: 0 : if (m->protocol) {
2734 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GENEVE_PROTO];
2735 : 0 : fc->item_idx = item_idx;
2736 : 0 : fc->tag_set = &mlx5dr_definer_geneve_protocol_set;
2737 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2738 : 0 : fc->byte_off += MLX5_BYTE_OFF(header_geneve, protocol_type);
2739 : 0 : fc->bit_mask = __mlx5_mask(header_geneve, protocol_type);
2740 : : fc->bit_off = __mlx5_dw_bit_off(header_geneve, protocol_type);
2741 : : }
2742 : :
2743 [ # # ]: 0 : if (!is_mem_zero(m->vni, 3)) {
2744 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GENEVE_VNI];
2745 : 0 : fc->item_idx = item_idx;
2746 : 0 : fc->tag_set = &mlx5dr_definer_geneve_vni_set;
2747 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_1);
2748 : 0 : fc->bit_mask = __mlx5_mask(header_geneve, vni);
2749 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_geneve, vni);
2750 : : }
2751 : :
2752 : : return 0;
2753 : : }
2754 : :
2755 : : static int
2756 : 0 : mlx5dr_definer_conv_item_geneve_opt(struct mlx5dr_definer_conv_data *cd,
2757 : : struct rte_flow_item *item,
2758 : : int item_idx)
2759 : : {
2760 : 0 : const struct rte_flow_item_geneve_opt *m = item->mask;
2761 : 0 : const struct rte_flow_item_geneve_opt *v = item->spec;
2762 : : struct mlx5_hl_data *hl_ok_bit, *hl_dws;
2763 : : struct mlx5dr_definer_fc *fc;
2764 : : uint8_t num_of_dws, i;
2765 : : bool ok_bit_on_class;
2766 : : int ret;
2767 : :
2768 [ # # # # : 0 : if (!m || !(m->option_class || m->option_type || m->data))
# # ]
2769 : : return 0;
2770 : :
2771 [ # # # # ]: 0 : if (!v || m->option_type != 0xff) {
2772 : 0 : DR_LOG(ERR, "Cannot match geneve opt without valid opt type");
2773 : 0 : goto out_not_supp;
2774 : : }
2775 : :
2776 : 0 : ret = mlx5_get_geneve_hl_data(cd->ctx,
2777 : 0 : v->option_type,
2778 : 0 : v->option_class,
2779 : : &hl_ok_bit,
2780 : : &num_of_dws,
2781 : : &hl_dws,
2782 : : &ok_bit_on_class);
2783 [ # # ]: 0 : if (ret) {
2784 : 0 : DR_LOG(ERR, "Geneve opt type and class %d not supported", v->option_type);
2785 : 0 : goto out_not_supp;
2786 : : }
2787 : :
2788 [ # # # # ]: 0 : if (ok_bit_on_class && m->option_class != RTE_BE16(UINT16_MAX)) {
2789 : 0 : DR_LOG(ERR, "Geneve option class has invalid mask");
2790 : 0 : goto out_not_supp;
2791 : : }
2792 : :
2793 [ # # # # ]: 0 : if (!ok_bit_on_class && m->option_class) {
2794 : : /* DW0 is used, we will match type, class */
2795 [ # # # # ]: 0 : if (!num_of_dws || hl_dws[0].dw_mask != UINT32_MAX) {
2796 : 0 : DR_LOG(ERR, "Geneve opt type %d DW0 not supported", v->option_type);
2797 : 0 : goto out_not_supp;
2798 : : }
2799 : :
2800 [ # # ]: 0 : if (MLX5DR_DEFINER_FNAME_GENEVE_OPT_DW_0 + cd->geneve_opt_data_idx >
2801 : : MLX5DR_DEFINER_FNAME_GENEVE_OPT_DW_7) {
2802 : 0 : DR_LOG(ERR, "Max match geneve opt DWs reached");
2803 : 0 : goto out_not_supp;
2804 : : }
2805 : :
2806 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GENEVE_OPT_DW_0 + cd->geneve_opt_data_idx++];
2807 : 0 : fc->item_idx = item_idx;
2808 : 0 : fc->tag_set = &mlx5dr_definer_geneve_opt_ctrl_set;
2809 : 0 : fc->byte_off = hl_dws[0].dw_offset * DW_SIZE;
2810 : 0 : fc->bit_mask = UINT32_MAX;
2811 : : } else {
2812 : : /* DW0 is not used, we must verify geneve opt type exists in packet */
2813 [ # # ]: 0 : if (!hl_ok_bit->dw_mask) {
2814 : 0 : DR_LOG(ERR, "Geneve opt OK bits not supported");
2815 : 0 : goto out_not_supp;
2816 : : }
2817 : :
2818 [ # # ]: 0 : if (MLX5DR_DEFINER_FNAME_GENEVE_OPT_OK_0 + cd->geneve_opt_ok_idx >
2819 : : MLX5DR_DEFINER_FNAME_GENEVE_OPT_OK_7) {
2820 : 0 : DR_LOG(ERR, "Max match geneve opt reached");
2821 : 0 : goto out_not_supp;
2822 : : }
2823 : :
2824 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GENEVE_OPT_OK_0 + cd->geneve_opt_ok_idx++];
2825 : 0 : fc->item_idx = item_idx;
2826 : 0 : fc->tag_set = &mlx5dr_definer_ones_set;
2827 : 0 : fc->byte_off = hl_ok_bit->dw_offset * DW_SIZE +
2828 : 0 : rte_clz32(hl_ok_bit->dw_mask) / 8;
2829 : 0 : fc->bit_off = rte_ctz32(hl_ok_bit->dw_mask);
2830 : 0 : fc->bit_mask = 0x1;
2831 : : }
2832 : :
2833 [ # # ]: 0 : for (i = 1; i < num_of_dws; i++) {
2834 : : /* Process each valid geneve option data DW1..N */
2835 [ # # ]: 0 : if (!m->data[i - 1])
2836 : 0 : continue;
2837 : :
2838 [ # # ]: 0 : if (hl_dws[i].dw_mask != UINT32_MAX) {
2839 : 0 : DR_LOG(ERR, "Matching Geneve opt data[%d] not supported", i - 1);
2840 : 0 : goto out_not_supp;
2841 : : }
2842 : :
2843 [ # # ]: 0 : if (MLX5DR_DEFINER_FNAME_GENEVE_OPT_DW_0 + cd->geneve_opt_data_idx >
2844 : : MLX5DR_DEFINER_FNAME_GENEVE_OPT_DW_7) {
2845 : 0 : DR_LOG(ERR, "Max match geneve options DWs reached");
2846 : 0 : goto out_not_supp;
2847 : : }
2848 : :
2849 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GENEVE_OPT_DW_0 + cd->geneve_opt_data_idx++];
2850 : 0 : fc->item_idx = item_idx;
2851 : 0 : fc->tag_set = &mlx5dr_definer_geneve_opt_data_set;
2852 : 0 : fc->byte_off = hl_dws[i].dw_offset * DW_SIZE;
2853 : 0 : fc->bit_mask = m->data[i - 1];
2854 : : /* Use extra_data for data[] set offset */
2855 : 0 : fc->extra_data = i - 1;
2856 : : }
2857 : :
2858 : : return 0;
2859 : :
2860 : 0 : out_not_supp:
2861 : 0 : rte_errno = ENOTSUP;
2862 : 0 : return rte_errno;
2863 : : }
2864 : :
2865 : : static int
2866 : 0 : mlx5dr_definer_mt_set_fc(struct mlx5dr_match_template *mt,
2867 : : struct mlx5dr_definer_fc *fc,
2868 : : uint8_t *hl)
2869 : : {
2870 : : uint32_t fc_sz = 0, fcr_sz = 0;
2871 : : int i;
2872 : :
2873 [ # # ]: 0 : for (i = 0; i < MLX5DR_DEFINER_FNAME_MAX; i++)
2874 [ # # ]: 0 : if (fc[i].tag_set)
2875 [ # # ]: 0 : fc[i].is_range ? fcr_sz++ : fc_sz++;
2876 : :
2877 : 0 : mt->fc = simple_calloc(fc_sz + fcr_sz, sizeof(*mt->fc));
2878 [ # # ]: 0 : if (!mt->fc) {
2879 : 0 : rte_errno = ENOMEM;
2880 : 0 : return rte_errno;
2881 : : }
2882 : :
2883 : 0 : mt->fcr = mt->fc + fc_sz;
2884 : :
2885 [ # # ]: 0 : for (i = 0; i < MLX5DR_DEFINER_FNAME_MAX; i++) {
2886 [ # # ]: 0 : if (!fc[i].tag_set)
2887 : 0 : continue;
2888 : :
2889 : 0 : fc[i].fname = i;
2890 : :
2891 [ # # ]: 0 : if (fc[i].is_range) {
2892 : 0 : memcpy(&mt->fcr[mt->fcr_sz++], &fc[i], sizeof(*mt->fcr));
2893 : : } else {
2894 [ # # ]: 0 : memcpy(&mt->fc[mt->fc_sz++], &fc[i], sizeof(*mt->fc));
2895 [ # # # # : 0 : DR_SET(hl, -1, fc[i].byte_off, fc[i].bit_off, fc[i].bit_mask);
# # # # ]
2896 : : }
2897 : : }
2898 : :
2899 : : return 0;
2900 : : }
2901 : :
2902 : : static int
2903 : 0 : mlx5dr_definer_check_item_range_supp(struct rte_flow_item *item)
2904 : : {
2905 [ # # ]: 0 : if (!item->last)
2906 : : return 0;
2907 : :
2908 [ # # ]: 0 : switch ((int)item->type) {
2909 : : case RTE_FLOW_ITEM_TYPE_IPV4:
2910 : : case RTE_FLOW_ITEM_TYPE_IPV6:
2911 : : case RTE_FLOW_ITEM_TYPE_UDP:
2912 : : case RTE_FLOW_ITEM_TYPE_TCP:
2913 : : case RTE_FLOW_ITEM_TYPE_TAG:
2914 : : case RTE_FLOW_ITEM_TYPE_META:
2915 : : case MLX5_RTE_FLOW_ITEM_TYPE_TAG:
2916 : : case RTE_FLOW_ITEM_TYPE_RANDOM:
2917 : : return 0;
2918 : 0 : default:
2919 : 0 : DR_LOG(ERR, "Range not supported over item type %d", item->type);
2920 : 0 : rte_errno = ENOTSUP;
2921 : 0 : return rte_errno;
2922 : : }
2923 : : }
2924 : :
2925 : : static int
2926 : 0 : mlx5dr_definer_conv_item_esp(struct mlx5dr_definer_conv_data *cd,
2927 : : struct rte_flow_item *item,
2928 : : int item_idx)
2929 : : {
2930 : 0 : const struct rte_flow_item_esp *m = item->mask;
2931 : : struct mlx5dr_definer_fc *fc;
2932 : :
2933 [ # # ]: 0 : if (!m)
2934 : : return 0;
2935 [ # # ]: 0 : if (m->hdr.spi) {
2936 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_ESP_SPI];
2937 : 0 : fc->item_idx = item_idx;
2938 : 0 : fc->tag_set = &mlx5dr_definer_ipsec_spi_set;
2939 : 0 : DR_CALC_SET_HDR(fc, ipsec, spi);
2940 : : }
2941 [ # # ]: 0 : if (m->hdr.seq) {
2942 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_ESP_SEQUENCE_NUMBER];
2943 : 0 : fc->item_idx = item_idx;
2944 : 0 : fc->tag_set = &mlx5dr_definer_ipsec_sequence_number_set;
2945 : 0 : DR_CALC_SET_HDR(fc, ipsec, sequence_number);
2946 : : }
2947 : : return 0;
2948 : : }
2949 : :
2950 : : static void mlx5dr_definer_set_conv_tunnel(enum rte_flow_item_type cur_type,
2951 : : uint64_t item_flags,
2952 : : struct mlx5dr_definer_conv_data *cd)
2953 : : {
2954 : : /* Already tunnel nothing to change */
2955 [ # # ]: 0 : if (cd->tunnel)
2956 : : return;
2957 : :
2958 : : /* We can have more than one MPLS label at each level (inner/outer), so
2959 : : * consider tunnel only when it is already under tunnel or if we moved to the
2960 : : * second MPLS level.
2961 : : */
2962 [ # # ]: 0 : if (cur_type != RTE_FLOW_ITEM_TYPE_MPLS)
2963 : 0 : cd->tunnel = !!(item_flags & MLX5_FLOW_LAYER_TUNNEL);
2964 : : else
2965 : 0 : cd->tunnel = !!(item_flags & DR_FLOW_LAYER_TUNNEL_NO_MPLS);
2966 : : }
2967 : :
2968 : : static int
2969 : 0 : mlx5dr_definer_conv_item_flex_parser(struct mlx5dr_definer_conv_data *cd,
2970 : : struct rte_flow_item *item,
2971 : : int item_idx)
2972 : : {
2973 : : uint32_t base_off = MLX5_BYTE_OFF(definer_hl, flex_parser.flex_parser_0);
2974 : : const struct rte_flow_item_flex *v, *m;
2975 : : enum mlx5dr_definer_fname fname;
2976 : : struct mlx5dr_definer_fc *fc;
2977 : : uint32_t i, mask, byte_off;
2978 : 0 : bool is_inner = cd->tunnel;
2979 : : int ret;
2980 : :
2981 : 0 : m = item->mask;
2982 : 0 : v = item->spec;
2983 : 0 : mask = 0;
2984 [ # # ]: 0 : for (i = 0; i < MLX5_GRAPH_NODE_SAMPLE_NUM; i++) {
2985 : 0 : byte_off = base_off - i * sizeof(uint32_t);
2986 : 0 : ret = mlx5_flex_get_parser_value_per_byte_off(m, v->handle, byte_off,
2987 : : is_inner, &mask);
2988 [ # # ]: 0 : if (ret == -1) {
2989 : 0 : rte_errno = EINVAL;
2990 : 0 : return rte_errno;
2991 : : }
2992 : :
2993 [ # # ]: 0 : if (!mask)
2994 : 0 : continue;
2995 : :
2996 : : fname = MLX5DR_DEFINER_FNAME_FLEX_PARSER_0;
2997 : 0 : fname += (enum mlx5dr_definer_fname)i;
2998 : 0 : fc = &cd->fc[fname];
2999 : 0 : fc->byte_off = byte_off;
3000 : 0 : fc->item_idx = item_idx;
3001 [ # # ]: 0 : fc->tag_set = cd->tunnel ? &mlx5dr_definer_flex_parser_inner_set :
3002 : : &mlx5dr_definer_flex_parser_outer_set;
3003 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
3004 : 0 : fc->bit_mask = mask;
3005 : : }
3006 : : return 0;
3007 : : }
3008 : :
3009 : : static int
3010 : 0 : mlx5dr_definer_conv_item_ib_l4(struct mlx5dr_definer_conv_data *cd,
3011 : : struct rte_flow_item *item,
3012 : : int item_idx)
3013 : : {
3014 : 0 : const struct rte_flow_item_ib_bth *m = item->mask;
3015 : : struct mlx5dr_definer_fc *fc;
3016 : 0 : bool inner = cd->tunnel;
3017 : :
3018 : : /* In order to match on RoCEv2(layer4 ib), we must match
3019 : : * on ip_protocol and l4_dport.
3020 : : */
3021 [ # # ]: 0 : if (!cd->relaxed) {
3022 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
3023 [ # # ]: 0 : if (!fc->tag_set) {
3024 : 0 : fc->item_idx = item_idx;
3025 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
3026 : 0 : fc->tag_set = &mlx5dr_definer_udp_protocol_set;
3027 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, inner);
3028 : : }
3029 : :
3030 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(L4_DPORT, inner)];
3031 [ # # ]: 0 : if (!fc->tag_set) {
3032 : 0 : fc->item_idx = item_idx;
3033 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
3034 : 0 : fc->tag_set = &mlx5dr_definer_ib_l4_udp_port_set;
3035 [ # # ]: 0 : DR_CALC_SET(fc, eth_l4, destination_port, inner);
3036 : : }
3037 : : }
3038 : :
3039 [ # # ]: 0 : if (!m)
3040 : : return 0;
3041 : :
3042 [ # # ]: 0 : if (m->hdr.se || m->hdr.m || m->hdr.padcnt || m->hdr.tver ||
3043 [ # # # # : 0 : m->hdr.pkey || m->hdr.f || m->hdr.b || m->hdr.rsvd0 ||
# # ]
3044 [ # # ]: 0 : m->hdr.rsvd1 || !is_mem_zero(m->hdr.psn, 3)) {
3045 : 0 : rte_errno = ENOTSUP;
3046 : 0 : return rte_errno;
3047 : : }
3048 : :
3049 [ # # ]: 0 : if (m->hdr.opcode) {
3050 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_IB_L4_OPCODE];
3051 : 0 : fc->item_idx = item_idx;
3052 : 0 : fc->tag_set = &mlx5dr_definer_ib_l4_opcode_set;
3053 : 0 : DR_CALC_SET_HDR(fc, ib_l4, opcode);
3054 : : }
3055 : :
3056 [ # # ]: 0 : if (!is_mem_zero(m->hdr.dst_qp, 3)) {
3057 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_IB_L4_QPN];
3058 : 0 : fc->item_idx = item_idx;
3059 : 0 : fc->tag_set = &mlx5dr_definer_ib_l4_qp_set;
3060 : 0 : DR_CALC_SET_HDR(fc, ib_l4, qp);
3061 : : }
3062 : :
3063 [ # # ]: 0 : if (m->hdr.a) {
3064 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_IB_L4_A];
3065 : 0 : fc->item_idx = item_idx;
3066 : 0 : fc->tag_set = &mlx5dr_definer_ib_l4_bth_a_set;
3067 : 0 : DR_CALC_SET_HDR(fc, ib_l4, ackreq);
3068 : : }
3069 : :
3070 : : return 0;
3071 : : }
3072 : :
3073 : : static int
3074 : 0 : mlx5dr_definer_conv_item_vxlan_gpe(struct mlx5dr_definer_conv_data *cd,
3075 : : struct rte_flow_item *item,
3076 : : int item_idx)
3077 : : {
3078 : 0 : const struct rte_flow_item_vxlan_gpe *m = item->mask;
3079 : : struct mlx5dr_definer_fc *fc;
3080 : 0 : bool inner = cd->tunnel;
3081 : :
3082 [ # # ]: 0 : if (inner) {
3083 : 0 : DR_LOG(ERR, "Inner VXLAN GPE item not supported");
3084 : 0 : rte_errno = ENOTSUP;
3085 : 0 : return rte_errno;
3086 : : }
3087 : :
3088 : : /* In order to match on VXLAN GPE we must match on ip_protocol and l4_dport */
3089 [ # # ]: 0 : if (!cd->relaxed) {
3090 : 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
3091 [ # # ]: 0 : if (!fc->tag_set) {
3092 : 0 : fc->item_idx = item_idx;
3093 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
3094 : 0 : fc->tag_set = &mlx5dr_definer_udp_protocol_set;
3095 : 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, inner);
3096 : : }
3097 : :
3098 : 0 : fc = &cd->fc[DR_CALC_FNAME(L4_DPORT, inner)];
3099 [ # # ]: 0 : if (!fc->tag_set) {
3100 : 0 : fc->item_idx = item_idx;
3101 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
3102 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_gpe_udp_port_set;
3103 : 0 : DR_CALC_SET(fc, eth_l4, destination_port, inner);
3104 : : }
3105 : : }
3106 : :
3107 [ # # ]: 0 : if (!m)
3108 : : return 0;
3109 : :
3110 [ # # ]: 0 : if (m->flags) {
3111 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_VXLAN_GPE_FLAGS];
3112 : 0 : fc->item_idx = item_idx;
3113 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_gpe_flags_set;
3114 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
3115 : 0 : fc->bit_mask = __mlx5_mask(header_vxlan_gpe, flags);
3116 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_vxlan_gpe, flags);
3117 : : }
3118 : :
3119 [ # # ]: 0 : if (!is_mem_zero(m->rsvd0, 2)) {
3120 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_VXLAN_GPE_RSVD0];
3121 : 0 : fc->item_idx = item_idx;
3122 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_gpe_rsvd0_set;
3123 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
3124 : 0 : fc->bit_mask = __mlx5_mask(header_vxlan_gpe, rsvd0);
3125 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_vxlan_gpe, rsvd0);
3126 : : }
3127 : :
3128 [ # # ]: 0 : if (m->protocol) {
3129 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_VXLAN_GPE_PROTO];
3130 : 0 : fc->item_idx = item_idx;
3131 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_gpe_protocol_set;
3132 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
3133 : 0 : fc->byte_off += MLX5_BYTE_OFF(header_vxlan_gpe, protocol);
3134 : 0 : fc->bit_mask = __mlx5_mask(header_vxlan_gpe, protocol);
3135 : : fc->bit_off = __mlx5_dw_bit_off(header_vxlan_gpe, protocol);
3136 : : }
3137 : :
3138 [ # # ]: 0 : if (!is_mem_zero(m->vni, 3)) {
3139 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_VXLAN_GPE_VNI];
3140 : 0 : fc->item_idx = item_idx;
3141 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_gpe_vni_set;
3142 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_1);
3143 : 0 : fc->bit_mask = __mlx5_mask(header_vxlan_gpe, vni);
3144 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_vxlan_gpe, vni);
3145 : : }
3146 : :
3147 [ # # ]: 0 : if (m->rsvd1) {
3148 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_VXLAN_GPE_RSVD1];
3149 : 0 : fc->item_idx = item_idx;
3150 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_gpe_rsvd1_set;
3151 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_1);
3152 : 0 : fc->bit_mask = __mlx5_mask(header_vxlan_gpe, rsvd1);
3153 : : fc->bit_off = __mlx5_dw_bit_off(header_vxlan_gpe, rsvd1);
3154 : : }
3155 : :
3156 : : return 0;
3157 : : }
3158 : :
3159 : : static int
3160 : 0 : mlx5dr_definer_conv_item_compare_field(const struct rte_flow_field_data *f,
3161 : : const struct rte_flow_field_data *other_f,
3162 : : struct mlx5dr_definer_conv_data *cd,
3163 : : int item_idx,
3164 : : enum mlx5dr_definer_compare_dw_selectors dw_offset)
3165 : : {
3166 : : struct mlx5dr_definer_fc *fc = NULL;
3167 : : int reg;
3168 : :
3169 [ # # ]: 0 : if (f->offset) {
3170 : 0 : DR_LOG(ERR, "field offset %u is not supported, only offset zero supported",
3171 : : f->offset);
3172 : 0 : goto err_notsup;
3173 : : }
3174 : :
3175 [ # # # # : 0 : switch (f->field) {
# # ]
3176 : 0 : case RTE_FLOW_FIELD_META:
3177 : 0 : reg = flow_hw_get_reg_id_from_ctx(cd->ctx,
3178 : : RTE_FLOW_ITEM_TYPE_META,
3179 : : cd->table_type, -1);
3180 : : if (reg <= 0) {
3181 : 0 : DR_LOG(ERR, "Invalid register for compare metadata field");
3182 : 0 : rte_errno = EINVAL;
3183 : 0 : return rte_errno;
3184 : : }
3185 : :
3186 : 0 : fc = mlx5dr_definer_get_register_fc(cd, reg);
3187 [ # # ]: 0 : if (!fc)
3188 : 0 : return rte_errno;
3189 : :
3190 : 0 : fc->item_idx = item_idx;
3191 : 0 : fc->tag_set = &mlx5dr_definer_compare_set;
3192 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
3193 : 0 : fc->compare_idx = dw_offset;
3194 : 0 : break;
3195 : 0 : case RTE_FLOW_FIELD_TAG:
3196 : 0 : reg = flow_hw_get_reg_id_from_ctx(cd->ctx,
3197 : : RTE_FLOW_ITEM_TYPE_TAG,
3198 : : cd->table_type,
3199 : 0 : f->tag_index);
3200 [ # # ]: 0 : if (reg <= 0) {
3201 : 0 : DR_LOG(ERR, "Invalid register for compare tag field");
3202 : 0 : rte_errno = EINVAL;
3203 : 0 : return rte_errno;
3204 : : }
3205 : :
3206 : 0 : fc = mlx5dr_definer_get_register_fc(cd, reg);
3207 [ # # ]: 0 : if (!fc)
3208 : 0 : return rte_errno;
3209 : :
3210 : 0 : fc->item_idx = item_idx;
3211 : 0 : fc->tag_set = &mlx5dr_definer_compare_set;
3212 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
3213 : 0 : fc->compare_idx = dw_offset;
3214 : 0 : break;
3215 : 0 : case RTE_FLOW_FIELD_VALUE:
3216 [ # # ]: 0 : if (dw_offset == MLX5DR_DEFINER_COMPARE_ARGUMENT_0) {
3217 : 0 : DR_LOG(ERR, "Argument field does not support immediate value");
3218 : 0 : goto err_notsup;
3219 : : }
3220 : : break;
3221 : 0 : case RTE_FLOW_FIELD_RANDOM:
3222 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_RANDOM_NUM];
3223 : 0 : fc->item_idx = item_idx;
3224 : 0 : fc->tag_set = &mlx5dr_definer_compare_set;
3225 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
3226 : 0 : fc->compare_idx = dw_offset;
3227 : 0 : DR_CALC_SET_HDR(fc, random_number, random_number);
3228 : 0 : break;
3229 : 0 : case RTE_FLOW_FIELD_ESP_SEQ_NUM:
3230 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_ESP_SEQUENCE_NUMBER];
3231 : 0 : fc->item_idx = item_idx;
3232 : 0 : fc->tag_set = &mlx5dr_definer_compare_set;
3233 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
3234 : 0 : fc->compare_idx = dw_offset;
3235 : 0 : DR_CALC_SET_HDR(fc, ipsec, sequence_number);
3236 : 0 : break;
3237 : 0 : default:
3238 : 0 : DR_LOG(ERR, "%u field is not supported", f->field);
3239 : 0 : goto err_notsup;
3240 : : }
3241 : :
3242 [ # # # # ]: 0 : if (fc && other_f && other_f->field == RTE_FLOW_FIELD_VALUE)
3243 : 0 : fc->compare_set_base = true;
3244 : :
3245 : : return 0;
3246 : :
3247 : 0 : err_notsup:
3248 : 0 : rte_errno = ENOTSUP;
3249 : 0 : return rte_errno;
3250 : : }
3251 : :
3252 : : static int
3253 : 0 : mlx5dr_definer_conv_item_compare(struct mlx5dr_definer_conv_data *cd,
3254 : : struct rte_flow_item *item,
3255 : : int item_idx)
3256 : : {
3257 : 0 : const struct rte_flow_item_compare *m = item->mask;
3258 : 0 : const struct rte_flow_field_data *a = &m->a;
3259 : 0 : const struct rte_flow_field_data *b = &m->b;
3260 : : int ret;
3261 : :
3262 [ # # ]: 0 : if (m->width != 0xffffffff) {
3263 : 0 : DR_LOG(ERR, "compare item width of 0x%x is not supported, only full DW supported",
3264 : : m->width);
3265 : 0 : rte_errno = ENOTSUP;
3266 : 0 : return rte_errno;
3267 : : }
3268 : :
3269 : 0 : ret = mlx5dr_definer_conv_item_compare_field(a, b, cd, item_idx,
3270 : : MLX5DR_DEFINER_COMPARE_ARGUMENT_0);
3271 [ # # ]: 0 : if (ret)
3272 : : return ret;
3273 : :
3274 : 0 : ret = mlx5dr_definer_conv_item_compare_field(b, NULL, cd, item_idx,
3275 : : MLX5DR_DEFINER_COMPARE_BASE_0);
3276 [ # # ]: 0 : if (ret)
3277 : 0 : return ret;
3278 : :
3279 : : return 0;
3280 : : }
3281 : :
3282 : : static int
3283 : 0 : mlx5dr_definer_conv_items_to_hl(struct mlx5dr_context *ctx,
3284 : : struct mlx5dr_match_template *mt,
3285 : : uint8_t *hl,
3286 : : struct mlx5dr_matcher *matcher)
3287 : : {
3288 : 0 : struct mlx5dr_definer_fc fc[MLX5DR_DEFINER_FNAME_MAX] = {{0}};
3289 : 0 : struct mlx5dr_definer_conv_data cd = {0};
3290 : 0 : struct rte_flow_item *items = mt->items;
3291 : : uint64_t item_flags = 0;
3292 : : int i, ret;
3293 : :
3294 : 0 : cd.fc = fc;
3295 : 0 : cd.ctx = ctx;
3296 : 0 : cd.relaxed = mt->flags & MLX5DR_MATCH_TEMPLATE_FLAG_RELAXED_MATCH;
3297 : 0 : cd.table_type = matcher->tbl->type;
3298 : :
3299 : : /* Collect all RTE fields to the field array and set header layout */
3300 [ # # ]: 0 : for (i = 0; items->type != RTE_FLOW_ITEM_TYPE_END; i++, items++) {
3301 : : mlx5dr_definer_set_conv_tunnel(items->type, item_flags, &cd);
3302 : :
3303 : 0 : ret = mlx5dr_definer_check_item_range_supp(items);
3304 [ # # ]: 0 : if (ret)
3305 : 0 : return ret;
3306 : :
3307 [ # # ]: 0 : if (mlx5dr_matcher_is_compare(matcher)) {
3308 : 0 : DR_LOG(ERR, "Compare matcher not supported for more than one item");
3309 : 0 : goto not_supp;
3310 : : }
3311 : :
3312 [ # # # # : 0 : switch ((int)items->type) {
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # ]
3313 : 0 : case RTE_FLOW_ITEM_TYPE_ETH:
3314 : 0 : ret = mlx5dr_definer_conv_item_eth(&cd, items, i);
3315 [ # # ]: 0 : item_flags |= cd.tunnel ? MLX5_FLOW_LAYER_INNER_L2 :
3316 : : MLX5_FLOW_LAYER_OUTER_L2;
3317 : 0 : break;
3318 : 0 : case RTE_FLOW_ITEM_TYPE_VLAN:
3319 : 0 : ret = mlx5dr_definer_conv_item_vlan(&cd, items, i);
3320 : 0 : item_flags |= cd.tunnel ?
3321 [ # # ]: 0 : (MLX5_FLOW_LAYER_INNER_VLAN | MLX5_FLOW_LAYER_INNER_L2) :
3322 : : (MLX5_FLOW_LAYER_OUTER_VLAN | MLX5_FLOW_LAYER_OUTER_L2);
3323 : 0 : break;
3324 : 0 : case RTE_FLOW_ITEM_TYPE_IPV4:
3325 : 0 : ret = mlx5dr_definer_conv_item_ipv4(&cd, items, i);
3326 [ # # ]: 0 : item_flags |= cd.tunnel ? MLX5_FLOW_LAYER_INNER_L3_IPV4 :
3327 : : MLX5_FLOW_LAYER_OUTER_L3_IPV4;
3328 : 0 : break;
3329 : 0 : case RTE_FLOW_ITEM_TYPE_IPV6:
3330 : 0 : ret = mlx5dr_definer_conv_item_ipv6(&cd, items, i);
3331 [ # # ]: 0 : item_flags |= cd.tunnel ? MLX5_FLOW_LAYER_INNER_L3_IPV6 :
3332 : : MLX5_FLOW_LAYER_OUTER_L3_IPV6;
3333 : 0 : break;
3334 : 0 : case RTE_FLOW_ITEM_TYPE_IPV6_FRAG_EXT:
3335 : 0 : ret = mlx5dr_definer_conv_item_ipv6_frag_ext(&cd, items, i);
3336 [ # # ]: 0 : item_flags |= cd.tunnel ? MLX5_FLOW_LAYER_INNER_L3_IPV6_FRAG_EXT :
3337 : : MLX5_FLOW_LAYER_OUTER_L3_IPV6_FRAG_EXT;
3338 : 0 : break;
3339 : 0 : case RTE_FLOW_ITEM_TYPE_UDP:
3340 : 0 : ret = mlx5dr_definer_conv_item_udp(&cd, items, i);
3341 [ # # ]: 0 : item_flags |= cd.tunnel ? MLX5_FLOW_LAYER_INNER_L4_UDP :
3342 : : MLX5_FLOW_LAYER_OUTER_L4_UDP;
3343 : 0 : break;
3344 : 0 : case RTE_FLOW_ITEM_TYPE_TCP:
3345 : 0 : ret = mlx5dr_definer_conv_item_tcp(&cd, items, i);
3346 [ # # ]: 0 : item_flags |= cd.tunnel ? MLX5_FLOW_LAYER_INNER_L4_TCP :
3347 : : MLX5_FLOW_LAYER_OUTER_L4_TCP;
3348 : 0 : break;
3349 : 0 : case RTE_FLOW_ITEM_TYPE_GTP:
3350 : 0 : ret = mlx5dr_definer_conv_item_gtp(&cd, items, i);
3351 : 0 : item_flags |= MLX5_FLOW_LAYER_GTP;
3352 : 0 : break;
3353 : 0 : case RTE_FLOW_ITEM_TYPE_GTP_PSC:
3354 : 0 : ret = mlx5dr_definer_conv_item_gtp_psc(&cd, items, i);
3355 : 0 : item_flags |= MLX5_FLOW_LAYER_GTP_PSC;
3356 : 0 : break;
3357 : 0 : case RTE_FLOW_ITEM_TYPE_REPRESENTED_PORT:
3358 : 0 : ret = mlx5dr_definer_conv_item_port(&cd, items, i);
3359 : 0 : item_flags |= MLX5_FLOW_ITEM_REPRESENTED_PORT;
3360 : 0 : mt->vport_item_id = i;
3361 : 0 : break;
3362 : 0 : case RTE_FLOW_ITEM_TYPE_VXLAN:
3363 : 0 : ret = mlx5dr_definer_conv_item_vxlan(&cd, items, i);
3364 : 0 : item_flags |= MLX5_FLOW_LAYER_VXLAN;
3365 : 0 : break;
3366 : 0 : case RTE_FLOW_ITEM_TYPE_TX_QUEUE:
3367 : 0 : ret = mlx5dr_definer_conv_item_tx_queue(&cd, items, i);
3368 : 0 : item_flags |= MLX5_FLOW_ITEM_SQ;
3369 : 0 : break;
3370 : : case MLX5_RTE_FLOW_ITEM_TYPE_SQ:
3371 : : ret = mlx5dr_definer_conv_item_sq(&cd, items, i);
3372 : 0 : item_flags |= MLX5_FLOW_ITEM_SQ;
3373 : 0 : break;
3374 : 0 : case RTE_FLOW_ITEM_TYPE_TAG:
3375 : : case MLX5_RTE_FLOW_ITEM_TYPE_TAG:
3376 : 0 : ret = mlx5dr_definer_conv_item_tag(&cd, items, i);
3377 : 0 : item_flags |= MLX5_FLOW_ITEM_TAG;
3378 : 0 : break;
3379 : 0 : case RTE_FLOW_ITEM_TYPE_META:
3380 : 0 : ret = mlx5dr_definer_conv_item_metadata(&cd, items, i);
3381 : 0 : item_flags |= MLX5_FLOW_ITEM_METADATA;
3382 : 0 : break;
3383 : 0 : case RTE_FLOW_ITEM_TYPE_GRE:
3384 : 0 : ret = mlx5dr_definer_conv_item_gre(&cd, items, i);
3385 : 0 : item_flags |= MLX5_FLOW_LAYER_GRE;
3386 : 0 : break;
3387 : 0 : case RTE_FLOW_ITEM_TYPE_GRE_OPTION:
3388 : 0 : ret = mlx5dr_definer_conv_item_gre_opt(&cd, items, i);
3389 : 0 : item_flags |= MLX5_FLOW_LAYER_GRE;
3390 : 0 : break;
3391 : 0 : case RTE_FLOW_ITEM_TYPE_GRE_KEY:
3392 : 0 : ret = mlx5dr_definer_conv_item_gre_key(&cd, items, i);
3393 : 0 : item_flags |= MLX5_FLOW_LAYER_GRE_KEY;
3394 : 0 : break;
3395 : 0 : case RTE_FLOW_ITEM_TYPE_INTEGRITY:
3396 : 0 : ret = mlx5dr_definer_conv_item_integrity(&cd, items, i);
3397 : 0 : item_flags |= MLX5_FLOW_ITEM_INTEGRITY;
3398 : 0 : break;
3399 : 0 : case RTE_FLOW_ITEM_TYPE_CONNTRACK:
3400 : 0 : ret = mlx5dr_definer_conv_item_conntrack(&cd, items, i);
3401 : 0 : break;
3402 : 0 : case RTE_FLOW_ITEM_TYPE_ICMP:
3403 : 0 : ret = mlx5dr_definer_conv_item_icmp(&cd, items, i);
3404 : 0 : item_flags |= MLX5_FLOW_LAYER_ICMP;
3405 : 0 : break;
3406 : 0 : case RTE_FLOW_ITEM_TYPE_ICMP6:
3407 : 0 : ret = mlx5dr_definer_conv_item_icmp6(&cd, items, i);
3408 : 0 : item_flags |= MLX5_FLOW_LAYER_ICMP6;
3409 : 0 : break;
3410 : 0 : case RTE_FLOW_ITEM_TYPE_ICMP6_ECHO_REQUEST:
3411 : : case RTE_FLOW_ITEM_TYPE_ICMP6_ECHO_REPLY:
3412 : 0 : ret = mlx5dr_definer_conv_item_icmp6_echo(&cd, items, i);
3413 : 0 : item_flags |= MLX5_FLOW_LAYER_ICMP6;
3414 : 0 : break;
3415 : 0 : case RTE_FLOW_ITEM_TYPE_METER_COLOR:
3416 : 0 : ret = mlx5dr_definer_conv_item_meter_color(&cd, items, i);
3417 : 0 : item_flags |= MLX5_FLOW_ITEM_METER_COLOR;
3418 : 0 : break;
3419 : 0 : case RTE_FLOW_ITEM_TYPE_QUOTA:
3420 : 0 : ret = mlx5dr_definer_conv_item_quota(&cd, items, i);
3421 : 0 : item_flags |= MLX5_FLOW_ITEM_QUOTA;
3422 : 0 : break;
3423 : 0 : case RTE_FLOW_ITEM_TYPE_IPV6_ROUTING_EXT:
3424 : 0 : ret = mlx5dr_definer_conv_item_ipv6_routing_ext(&cd, items, i);
3425 [ # # ]: 0 : item_flags |= cd.tunnel ? MLX5_FLOW_ITEM_INNER_IPV6_ROUTING_EXT :
3426 : : MLX5_FLOW_ITEM_OUTER_IPV6_ROUTING_EXT;
3427 : 0 : break;
3428 : 0 : case RTE_FLOW_ITEM_TYPE_ESP:
3429 : 0 : ret = mlx5dr_definer_conv_item_esp(&cd, items, i);
3430 : 0 : item_flags |= MLX5_FLOW_ITEM_ESP;
3431 : 0 : break;
3432 : 0 : case RTE_FLOW_ITEM_TYPE_FLEX:
3433 : 0 : ret = mlx5dr_definer_conv_item_flex_parser(&cd, items, i);
3434 [ # # ]: 0 : if (ret == 0) {
3435 : 0 : enum rte_flow_item_flex_tunnel_mode tunnel_mode =
3436 : : FLEX_TUNNEL_MODE_SINGLE;
3437 : :
3438 : 0 : ret = mlx5_flex_get_tunnel_mode(items, &tunnel_mode);
3439 [ # # ]: 0 : if (tunnel_mode == FLEX_TUNNEL_MODE_TUNNEL)
3440 : 0 : item_flags |= MLX5_FLOW_ITEM_FLEX_TUNNEL;
3441 : : else
3442 [ # # ]: 0 : item_flags |= cd.tunnel ? MLX5_FLOW_ITEM_INNER_FLEX :
3443 : : MLX5_FLOW_ITEM_OUTER_FLEX;
3444 : : }
3445 : : break;
3446 : 0 : case RTE_FLOW_ITEM_TYPE_ECPRI:
3447 : 0 : ret = mlx5dr_definer_conv_item_ecpri(&cd, items, i);
3448 : 0 : item_flags |= MLX5_FLOW_LAYER_ECPRI;
3449 : 0 : break;
3450 : 0 : case RTE_FLOW_ITEM_TYPE_MPLS:
3451 : 0 : ret = mlx5dr_definer_conv_item_mpls(&cd, items, i);
3452 : 0 : item_flags |= MLX5_FLOW_LAYER_MPLS;
3453 : 0 : cd.mpls_idx++;
3454 : 0 : break;
3455 : 0 : case RTE_FLOW_ITEM_TYPE_GENEVE:
3456 : 0 : ret = mlx5dr_definer_conv_item_geneve(&cd, items, i);
3457 : 0 : item_flags |= MLX5_FLOW_LAYER_GENEVE;
3458 : 0 : break;
3459 : 0 : case RTE_FLOW_ITEM_TYPE_GENEVE_OPT:
3460 : 0 : ret = mlx5dr_definer_conv_item_geneve_opt(&cd, items, i);
3461 : 0 : item_flags |= MLX5_FLOW_LAYER_GENEVE_OPT;
3462 : 0 : break;
3463 : 0 : case RTE_FLOW_ITEM_TYPE_IB_BTH:
3464 : 0 : ret = mlx5dr_definer_conv_item_ib_l4(&cd, items, i);
3465 : 0 : item_flags |= MLX5_FLOW_ITEM_IB_BTH;
3466 : 0 : break;
3467 : 0 : case RTE_FLOW_ITEM_TYPE_PTYPE:
3468 : 0 : ret = mlx5dr_definer_conv_item_ptype(&cd, items, i);
3469 : 0 : item_flags |= MLX5_FLOW_ITEM_PTYPE;
3470 : 0 : break;
3471 : 0 : case RTE_FLOW_ITEM_TYPE_RANDOM:
3472 : 0 : ret = mlx5dr_definer_conv_item_random(&cd, items, i);
3473 : 0 : item_flags |= MLX5_FLOW_ITEM_RANDOM;
3474 : 0 : break;
3475 : 0 : case RTE_FLOW_ITEM_TYPE_VXLAN_GPE:
3476 : 0 : ret = mlx5dr_definer_conv_item_vxlan_gpe(&cd, items, i);
3477 : 0 : item_flags |= MLX5_FLOW_LAYER_VXLAN_GPE;
3478 : 0 : break;
3479 : 0 : case RTE_FLOW_ITEM_TYPE_COMPARE:
3480 [ # # ]: 0 : if (i) {
3481 : 0 : DR_LOG(ERR, "Compare matcher not supported for more than one item");
3482 : 0 : goto not_supp;
3483 : : }
3484 : 0 : ret = mlx5dr_definer_conv_item_compare(&cd, items, i);
3485 : 0 : item_flags |= MLX5_FLOW_ITEM_COMPARE;
3486 : 0 : matcher->flags |= MLX5DR_MATCHER_FLAGS_COMPARE;
3487 : 0 : break;
3488 : 0 : case RTE_FLOW_ITEM_TYPE_NSH:
3489 : 0 : item_flags |= MLX5_FLOW_ITEM_NSH;
3490 : 0 : break;
3491 : : case RTE_FLOW_ITEM_TYPE_VOID:
3492 : : break;
3493 : 0 : case RTE_FLOW_ITEM_TYPE_NVGRE:
3494 : 0 : ret = mlx5dr_definer_conv_item_nvgre(&cd, items, i);
3495 : 0 : item_flags |= MLX5_FLOW_LAYER_NVGRE;
3496 : 0 : break;
3497 : 0 : default:
3498 : 0 : DR_LOG(ERR, "Unsupported item type %d", items->type);
3499 : 0 : goto not_supp;
3500 : : }
3501 : :
3502 : 0 : cd.last_item = items->type;
3503 : :
3504 [ # # ]: 0 : if (ret) {
3505 : 0 : DR_LOG(ERR, "Failed processing item type: %d", items->type);
3506 : 0 : return ret;
3507 : : }
3508 : : }
3509 : :
3510 : 0 : mt->item_flags = item_flags;
3511 : :
3512 : : /* Fill in headers layout and allocate fc & fcr array on mt */
3513 : 0 : ret = mlx5dr_definer_mt_set_fc(mt, fc, hl);
3514 [ # # ]: 0 : if (ret) {
3515 : 0 : DR_LOG(ERR, "Failed to set field copy to match template");
3516 : 0 : return ret;
3517 : : }
3518 : :
3519 : : return 0;
3520 : :
3521 : 0 : not_supp:
3522 : 0 : rte_errno = ENOTSUP;
3523 : 0 : return rte_errno;
3524 : : }
3525 : :
3526 : : static int
3527 [ # # ]: 0 : mlx5dr_definer_find_byte_in_tag(struct mlx5dr_definer *definer,
3528 : : uint32_t hl_byte_off,
3529 : : uint32_t *tag_byte_off)
3530 : : {
3531 : : uint8_t byte_offset;
3532 : : int i, dw_to_scan;
3533 : :
3534 : : /* Avoid accessing unused DW selectors */
3535 : : dw_to_scan = mlx5dr_definer_is_jumbo(definer) ?
3536 [ # # ]: 0 : DW_SELECTORS : DW_SELECTORS_MATCH;
3537 : :
3538 : : /* Add offset since each DW covers multiple BYTEs */
3539 : 0 : byte_offset = hl_byte_off % DW_SIZE;
3540 [ # # ]: 0 : for (i = 0; i < dw_to_scan; i++) {
3541 [ # # ]: 0 : if (definer->dw_selector[i] == hl_byte_off / DW_SIZE) {
3542 : 0 : *tag_byte_off = byte_offset + DW_SIZE * (DW_SELECTORS - i - 1);
3543 : 0 : return 0;
3544 : : }
3545 : : }
3546 : :
3547 : : /* Add offset to skip DWs in definer */
3548 : : byte_offset = DW_SIZE * DW_SELECTORS;
3549 : : /* Iterate in reverse since the code uses bytes from 7 -> 0 */
3550 [ # # ]: 0 : for (i = BYTE_SELECTORS; i-- > 0 ;) {
3551 [ # # ]: 0 : if (definer->byte_selector[i] == hl_byte_off) {
3552 : 0 : *tag_byte_off = byte_offset + (BYTE_SELECTORS - i - 1);
3553 : 0 : return 0;
3554 : : }
3555 : : }
3556 : :
3557 : : /* The hl byte offset must be part of the definer */
3558 : 0 : DR_LOG(INFO, "Failed to map to definer, HL byte [%d] not found", byte_offset);
3559 : 0 : rte_errno = EINVAL;
3560 : 0 : return rte_errno;
3561 : : }
3562 : :
3563 : : static int
3564 : 0 : mlx5dr_definer_fc_bind(struct mlx5dr_definer *definer,
3565 : : struct mlx5dr_definer_fc *fc,
3566 : : uint32_t fc_sz)
3567 : : {
3568 : 0 : uint32_t tag_offset = 0;
3569 : : int ret, byte_diff;
3570 : : uint32_t i;
3571 : :
3572 [ # # ]: 0 : for (i = 0; i < fc_sz; i++) {
3573 : : /* Map header layout byte offset to byte offset in tag */
3574 : 0 : ret = mlx5dr_definer_find_byte_in_tag(definer, fc->byte_off, &tag_offset);
3575 [ # # ]: 0 : if (ret)
3576 : 0 : return ret;
3577 : :
3578 : : /* Move setter based on the location in the definer */
3579 : 0 : byte_diff = fc->byte_off % DW_SIZE - tag_offset % DW_SIZE;
3580 : 0 : fc->bit_off = fc->bit_off + byte_diff * BITS_IN_BYTE;
3581 : :
3582 : : /* Update offset in headers layout to offset in tag */
3583 : 0 : fc->byte_off = tag_offset;
3584 : 0 : fc++;
3585 : : }
3586 : :
3587 : : return 0;
3588 : : }
3589 : :
3590 : : static bool
3591 : 0 : mlx5dr_definer_best_hl_fit_recu(struct mlx5dr_definer_sel_ctrl *ctrl,
3592 : : uint32_t cur_dw,
3593 : : uint32_t *data)
3594 : : {
3595 : : uint8_t bytes_set;
3596 : : int byte_idx;
3597 : : bool ret;
3598 : : int i;
3599 : :
3600 : : /* Reached end, nothing left to do */
3601 [ # # ]: 0 : if (cur_dw == MLX5_ST_SZ_DW(definer_hl))
3602 : : return true;
3603 : :
3604 : : /* No data set, can skip to next DW */
3605 [ # # ]: 0 : while (!*data) {
3606 : 0 : cur_dw++;
3607 : 0 : data++;
3608 : :
3609 : : /* Reached end, nothing left to do */
3610 [ # # ]: 0 : if (cur_dw == MLX5_ST_SZ_DW(definer_hl))
3611 : : return true;
3612 : : }
3613 : :
3614 : : /* Used all DW selectors and Byte selectors, no possible solution */
3615 [ # # ]: 0 : if (ctrl->allowed_full_dw == ctrl->used_full_dw &&
3616 [ # # ]: 0 : ctrl->allowed_lim_dw == ctrl->used_lim_dw &&
3617 [ # # ]: 0 : ctrl->allowed_bytes == ctrl->used_bytes)
3618 : : return false;
3619 : :
3620 : : /* Try to use limited DW selectors */
3621 [ # # # # ]: 0 : if (ctrl->allowed_lim_dw > ctrl->used_lim_dw && cur_dw < 64) {
3622 : 0 : ctrl->lim_dw_selector[ctrl->used_lim_dw++] = cur_dw;
3623 : :
3624 : 0 : ret = mlx5dr_definer_best_hl_fit_recu(ctrl, cur_dw + 1, data + 1);
3625 [ # # ]: 0 : if (ret)
3626 : : return ret;
3627 : :
3628 : 0 : ctrl->lim_dw_selector[--ctrl->used_lim_dw] = 0;
3629 : : }
3630 : :
3631 : : /* Try to use DW selectors */
3632 [ # # ]: 0 : if (ctrl->allowed_full_dw > ctrl->used_full_dw) {
3633 : 0 : ctrl->full_dw_selector[ctrl->used_full_dw++] = cur_dw;
3634 : :
3635 : 0 : ret = mlx5dr_definer_best_hl_fit_recu(ctrl, cur_dw + 1, data + 1);
3636 [ # # ]: 0 : if (ret)
3637 : : return ret;
3638 : :
3639 : 0 : ctrl->full_dw_selector[--ctrl->used_full_dw] = 0;
3640 : : }
3641 : :
3642 : : /* No byte selector for offset bigger than 255 */
3643 [ # # ]: 0 : if (cur_dw * DW_SIZE > 255)
3644 : : return false;
3645 : :
3646 : 0 : bytes_set = !!(0x000000ff & *data) +
3647 : 0 : !!(0x0000ff00 & *data) +
3648 : 0 : !!(0x00ff0000 & *data) +
3649 : 0 : !!(0xff000000 & *data);
3650 : :
3651 : : /* Check if there are enough byte selectors left */
3652 [ # # ]: 0 : if (bytes_set + ctrl->used_bytes > ctrl->allowed_bytes)
3653 : : return false;
3654 : :
3655 : : /* Try to use Byte selectors */
3656 [ # # ]: 0 : for (i = 0; i < DW_SIZE; i++)
3657 [ # # # # ]: 0 : if ((0xff000000 >> (i * BITS_IN_BYTE)) & rte_be_to_cpu_32(*data)) {
3658 : : /* Use byte selectors high to low */
3659 : 0 : byte_idx = ctrl->allowed_bytes - ctrl->used_bytes - 1;
3660 : 0 : ctrl->byte_selector[byte_idx] = cur_dw * DW_SIZE + i;
3661 : 0 : ctrl->used_bytes++;
3662 : : }
3663 : :
3664 : 0 : ret = mlx5dr_definer_best_hl_fit_recu(ctrl, cur_dw + 1, data + 1);
3665 [ # # ]: 0 : if (ret)
3666 : : return ret;
3667 : :
3668 [ # # ]: 0 : for (i = 0; i < DW_SIZE; i++)
3669 [ # # # # ]: 0 : if ((0xff << (i * BITS_IN_BYTE)) & rte_be_to_cpu_32(*data)) {
3670 : 0 : ctrl->used_bytes--;
3671 : 0 : byte_idx = ctrl->allowed_bytes - ctrl->used_bytes - 1;
3672 : 0 : ctrl->byte_selector[byte_idx] = 0;
3673 : : }
3674 : :
3675 : : return false;
3676 : : }
3677 : :
3678 : : static void
3679 : 0 : mlx5dr_definer_copy_sel_ctrl(struct mlx5dr_definer_sel_ctrl *ctrl,
3680 : : struct mlx5dr_definer *definer)
3681 : : {
3682 : 0 : memcpy(definer->byte_selector, ctrl->byte_selector, ctrl->allowed_bytes);
3683 : 0 : memcpy(definer->dw_selector, ctrl->full_dw_selector, ctrl->allowed_full_dw);
3684 : 0 : memcpy(definer->dw_selector + ctrl->allowed_full_dw,
3685 : 0 : ctrl->lim_dw_selector, ctrl->allowed_lim_dw);
3686 : 0 : }
3687 : :
3688 : : static int
3689 : 0 : mlx5dr_definer_find_best_range_fit(struct mlx5dr_definer *definer,
3690 : : struct mlx5dr_matcher *matcher)
3691 : : {
3692 : 0 : uint8_t tag_byte_offset[MLX5DR_DEFINER_FNAME_MAX] = {0};
3693 : 0 : uint8_t field_select[MLX5DR_DEFINER_FNAME_MAX] = {0};
3694 : 0 : struct mlx5dr_definer_sel_ctrl ctrl = {0};
3695 : : uint32_t byte_offset, algn_byte_off;
3696 : : struct mlx5dr_definer_fc *fcr;
3697 : : bool require_dw;
3698 : : int idx, i, j;
3699 : :
3700 : : /* Try to create a range definer */
3701 : 0 : ctrl.allowed_full_dw = DW_SELECTORS_RANGE;
3702 : 0 : ctrl.allowed_bytes = BYTE_SELECTORS_RANGE;
3703 : :
3704 : : /* Multiple fields cannot share the same DW for range match.
3705 : : * The HW doesn't recognize each field but compares the full dw.
3706 : : * For example definer DW consists of FieldA_FieldB
3707 : : * FieldA: Mask 0xFFFF range 0x1 to 0x2
3708 : : * FieldB: Mask 0xFFFF range 0x3 to 0x4
3709 : : * STE DW range will be 0x00010003 - 0x00020004
3710 : : * This will cause invalid match for FieldB if FieldA=1 and FieldB=8
3711 : : * Since 0x10003 < 0x10008 < 0x20004
3712 : : */
3713 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++) {
3714 [ # # ]: 0 : for (j = 0; j < matcher->mt[i].fcr_sz; j++) {
3715 : 0 : fcr = &matcher->mt[i].fcr[j];
3716 : :
3717 : : /* Found - Reuse previous mt binding */
3718 [ # # ]: 0 : if (field_select[fcr->fname]) {
3719 : 0 : fcr->byte_off = tag_byte_offset[fcr->fname];
3720 : 0 : continue;
3721 : : }
3722 : :
3723 : : /* Not found */
3724 : 0 : require_dw = fcr->byte_off >= (64 * DW_SIZE);
3725 [ # # # # ]: 0 : if (require_dw || ctrl.used_bytes == ctrl.allowed_bytes) {
3726 : : /* Try to cover using DW selector */
3727 [ # # ]: 0 : if (ctrl.used_full_dw == ctrl.allowed_full_dw)
3728 : 0 : goto not_supported;
3729 : :
3730 : 0 : ctrl.full_dw_selector[ctrl.used_full_dw++] =
3731 : 0 : fcr->byte_off / DW_SIZE;
3732 : :
3733 : : /* Bind DW */
3734 : 0 : idx = ctrl.used_full_dw - 1;
3735 : 0 : byte_offset = fcr->byte_off % DW_SIZE;
3736 : 0 : byte_offset += DW_SIZE * (DW_SELECTORS - idx - 1);
3737 : : } else {
3738 : : /* Try to cover using Bytes selectors */
3739 : : if (ctrl.used_bytes == ctrl.allowed_bytes)
3740 : : goto not_supported;
3741 : :
3742 : 0 : algn_byte_off = DW_SIZE * (fcr->byte_off / DW_SIZE);
3743 : 0 : ctrl.byte_selector[ctrl.used_bytes++] = algn_byte_off + 3;
3744 : 0 : ctrl.byte_selector[ctrl.used_bytes++] = algn_byte_off + 2;
3745 : 0 : ctrl.byte_selector[ctrl.used_bytes++] = algn_byte_off + 1;
3746 : 0 : ctrl.byte_selector[ctrl.used_bytes++] = algn_byte_off;
3747 : :
3748 : : /* Bind BYTE */
3749 : : byte_offset = DW_SIZE * DW_SELECTORS;
3750 : 0 : byte_offset += BYTE_SELECTORS - ctrl.used_bytes;
3751 : 0 : byte_offset += fcr->byte_off % DW_SIZE;
3752 : : }
3753 : :
3754 : 0 : fcr->byte_off = byte_offset;
3755 : 0 : tag_byte_offset[fcr->fname] = byte_offset;
3756 : 0 : field_select[fcr->fname] = 1;
3757 : : }
3758 : : }
3759 : :
3760 : 0 : mlx5dr_definer_copy_sel_ctrl(&ctrl, definer);
3761 : 0 : definer->type = MLX5DR_DEFINER_TYPE_RANGE;
3762 : :
3763 : 0 : return 0;
3764 : :
3765 : : not_supported:
3766 : 0 : DR_LOG(ERR, "Unable to find supporting range definer combination");
3767 : 0 : rte_errno = ENOTSUP;
3768 : 0 : return rte_errno;
3769 : : }
3770 : :
3771 : 0 : static void mlx5dr_definer_optimize_order(struct mlx5dr_definer *definer, int num_log)
3772 : : {
3773 : : uint8_t hl_prio[MLX5DR_DEFINER_HL_OPT_MAX];
3774 : : int dw = 0, i = 0, j;
3775 : : int *dw_flag;
3776 : : uint8_t tmp;
3777 : :
3778 : 0 : dw_flag = mlx5dr_optimal_dist_dw[num_log];
3779 : 0 : hl_prio[0] = __mlx5_dw_off(definer_hl, ipv4_src_dest_outer.source_address);
3780 : 0 : hl_prio[1] = __mlx5_dw_off(definer_hl, ipv4_src_dest_outer.destination_address);
3781 : :
3782 [ # # ]: 0 : while (i < MLX5DR_DEFINER_HL_OPT_MAX) {
3783 : : j = 0;
3784 : : /* Finding a candidate to improve its hash distribution */
3785 [ # # # # ]: 0 : while (j < DW_SELECTORS_MATCH && (hl_prio[i] != definer->dw_selector[j]))
3786 : 0 : j++;
3787 : :
3788 : : /* Finding a DW location with good hash distribution */
3789 [ # # # # ]: 0 : while (dw < DW_SELECTORS_MATCH && dw_flag[dw] == 0)
3790 : 0 : dw++;
3791 : :
3792 [ # # ]: 0 : if (dw < DW_SELECTORS_MATCH && j < DW_SELECTORS_MATCH) {
3793 : 0 : tmp = definer->dw_selector[dw];
3794 : 0 : definer->dw_selector[dw] = definer->dw_selector[j];
3795 : 0 : definer->dw_selector[j] = tmp;
3796 : 0 : dw++;
3797 : : }
3798 : 0 : i++;
3799 : : }
3800 : 0 : }
3801 : :
3802 : : static int
3803 : 0 : mlx5dr_definer_find_best_match_fit(struct mlx5dr_context *ctx,
3804 : : struct mlx5dr_definer *definer,
3805 : : uint8_t *hl)
3806 : : {
3807 : 0 : struct mlx5dr_definer_sel_ctrl ctrl = {0};
3808 : : bool found;
3809 : :
3810 : : /* Try to create a match definer */
3811 : 0 : ctrl.allowed_full_dw = DW_SELECTORS_MATCH;
3812 : : ctrl.allowed_lim_dw = 0;
3813 : 0 : ctrl.allowed_bytes = BYTE_SELECTORS;
3814 : :
3815 : 0 : found = mlx5dr_definer_best_hl_fit_recu(&ctrl, 0, (uint32_t *)hl);
3816 [ # # ]: 0 : if (found) {
3817 : 0 : mlx5dr_definer_copy_sel_ctrl(&ctrl, definer);
3818 : 0 : definer->type = MLX5DR_DEFINER_TYPE_MATCH;
3819 : 0 : return 0;
3820 : : }
3821 : :
3822 : : /* Try to create a full/limited jumbo definer */
3823 [ # # ]: 0 : ctrl.allowed_full_dw = ctx->caps->full_dw_jumbo_support ? DW_SELECTORS :
3824 : : DW_SELECTORS_MATCH;
3825 [ # # ]: 0 : ctrl.allowed_lim_dw = ctx->caps->full_dw_jumbo_support ? 0 :
3826 : : DW_SELECTORS_LIMITED;
3827 : : ctrl.allowed_bytes = BYTE_SELECTORS;
3828 : :
3829 : 0 : found = mlx5dr_definer_best_hl_fit_recu(&ctrl, 0, (uint32_t *)hl);
3830 [ # # ]: 0 : if (found) {
3831 : 0 : mlx5dr_definer_copy_sel_ctrl(&ctrl, definer);
3832 : 0 : definer->type = MLX5DR_DEFINER_TYPE_JUMBO;
3833 : 0 : return 0;
3834 : : }
3835 : :
3836 : 0 : DR_LOG(DEBUG, "Unable to find supporting match/jumbo definer combination");
3837 : 0 : rte_errno = E2BIG;
3838 : 0 : return rte_errno;
3839 : : }
3840 : :
3841 : : static void
3842 : 0 : mlx5dr_definer_create_tag_mask(struct rte_flow_item *items,
3843 : : struct mlx5dr_definer_fc *fc,
3844 : : uint32_t fc_sz,
3845 : : uint8_t *tag)
3846 : : {
3847 : : uint32_t i;
3848 : :
3849 [ # # ]: 0 : for (i = 0; i < fc_sz; i++) {
3850 [ # # ]: 0 : if (fc->tag_mask_set)
3851 : 0 : fc->tag_mask_set(fc, items[fc->item_idx].mask, tag);
3852 : : else
3853 : 0 : fc->tag_set(fc, items[fc->item_idx].mask, tag);
3854 : 0 : fc++;
3855 : : }
3856 : 0 : }
3857 : :
3858 : 0 : void mlx5dr_definer_create_tag(const struct rte_flow_item *items,
3859 : : struct mlx5dr_definer_fc *fc,
3860 : : uint32_t fc_sz,
3861 : : uint8_t *tag)
3862 : : {
3863 : : uint32_t i;
3864 : :
3865 [ # # ]: 0 : for (i = 0; i < fc_sz; i++) {
3866 : 0 : fc->tag_set(fc, items[fc->item_idx].spec, tag);
3867 : 0 : fc++;
3868 : : }
3869 : 0 : }
3870 : :
3871 : : static uint32_t mlx5dr_definer_get_range_byte_off(uint32_t match_byte_off)
3872 : : {
3873 : 0 : uint8_t curr_dw_idx = match_byte_off / DW_SIZE;
3874 : : uint8_t new_dw_idx;
3875 : :
3876 : : /* Range DW can have the following values 7,8,9,10
3877 : : * -DW7 is mapped to DW9
3878 : : * -DW8 is mapped to DW7
3879 : : * -DW9 is mapped to DW5
3880 : : * -DW10 is mapped to DW3
3881 : : * To reduce calculation the following formula is used:
3882 : : */
3883 : 0 : new_dw_idx = curr_dw_idx * (-2) + 23;
3884 : :
3885 : 0 : return new_dw_idx * DW_SIZE + match_byte_off % DW_SIZE;
3886 : : }
3887 : :
3888 : 0 : void mlx5dr_definer_create_tag_range(const struct rte_flow_item *items,
3889 : : struct mlx5dr_definer_fc *fc,
3890 : : uint32_t fc_sz,
3891 : : uint8_t *tag)
3892 : : {
3893 : : struct mlx5dr_definer_fc tmp_fc;
3894 : : uint32_t i;
3895 : :
3896 [ # # ]: 0 : for (i = 0; i < fc_sz; i++) {
3897 : 0 : tmp_fc = *fc;
3898 : : /* Set MAX value */
3899 : 0 : tmp_fc.byte_off = mlx5dr_definer_get_range_byte_off(fc->byte_off);
3900 : 0 : tmp_fc.tag_set(&tmp_fc, items[fc->item_idx].last, tag);
3901 : : /* Set MIN value */
3902 : 0 : tmp_fc.byte_off += DW_SIZE;
3903 : 0 : tmp_fc.tag_set(&tmp_fc, items[fc->item_idx].spec, tag);
3904 : 0 : fc++;
3905 : : }
3906 : 0 : }
3907 : :
3908 : 0 : int mlx5dr_definer_get_id(struct mlx5dr_definer *definer)
3909 : : {
3910 : 0 : return definer->obj->id;
3911 : : }
3912 : :
3913 : 0 : int mlx5dr_definer_compare(struct mlx5dr_definer *definer_a,
3914 : : struct mlx5dr_definer *definer_b)
3915 : : {
3916 : : int i;
3917 : :
3918 : : /* Future: Optimize by comparing selectors with valid mask only */
3919 [ # # ]: 0 : for (i = 0; i < BYTE_SELECTORS; i++)
3920 [ # # ]: 0 : if (definer_a->byte_selector[i] != definer_b->byte_selector[i])
3921 : : return 1;
3922 : :
3923 [ # # ]: 0 : for (i = 0; i < DW_SELECTORS; i++)
3924 [ # # ]: 0 : if (definer_a->dw_selector[i] != definer_b->dw_selector[i])
3925 : : return 1;
3926 : :
3927 [ # # ]: 0 : for (i = 0; i < MLX5DR_JUMBO_TAG_SZ; i++)
3928 [ # # ]: 0 : if (definer_a->mask.jumbo[i] != definer_b->mask.jumbo[i])
3929 : : return 1;
3930 : :
3931 : : return 0;
3932 : : }
3933 : :
3934 : : static int
3935 : : mlx5dr_definer_optimize_order_supported(struct mlx5dr_definer *match_definer,
3936 : : struct mlx5dr_matcher *matcher)
3937 : : {
3938 [ # # ]: 0 : return !mlx5dr_definer_is_jumbo(match_definer) &&
3939 [ # # ]: 0 : !mlx5dr_matcher_req_fw_wqe(matcher) &&
3940 [ # # # # ]: 0 : !mlx5dr_matcher_is_resizable(matcher) &&
3941 : : !mlx5dr_matcher_is_insert_by_idx(matcher);
3942 : : }
3943 : :
3944 : : static int
3945 : 0 : mlx5dr_definer_calc_layout(struct mlx5dr_matcher *matcher,
3946 : : struct mlx5dr_definer *match_definer,
3947 : : struct mlx5dr_definer *range_definer)
3948 : : {
3949 : 0 : struct mlx5dr_context *ctx = matcher->tbl->ctx;
3950 : 0 : struct mlx5dr_match_template *mt = matcher->mt;
3951 : : struct mlx5dr_definer_fc *fc;
3952 : : uint8_t *match_hl;
3953 : : int i, ret;
3954 : :
3955 : : /* Union header-layout (hl) is used for creating a single definer
3956 : : * field layout used with different bitmasks for hash and match.
3957 : : */
3958 : : match_hl = simple_calloc(1, MLX5_ST_SZ_BYTES(definer_hl));
3959 [ # # ]: 0 : if (!match_hl) {
3960 : 0 : DR_LOG(ERR, "Failed to allocate memory for header layout");
3961 : 0 : rte_errno = ENOMEM;
3962 : 0 : return rte_errno;
3963 : : }
3964 : :
3965 : : /* Convert all mt items to header layout (hl)
3966 : : * and allocate the match and range field copy array (fc & fcr).
3967 : : */
3968 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++) {
3969 : 0 : ret = mlx5dr_definer_conv_items_to_hl(ctx, &mt[i], match_hl, matcher);
3970 [ # # ]: 0 : if (ret) {
3971 : 0 : DR_LOG(ERR, "Failed to convert items to header layout");
3972 : 0 : goto free_fc;
3973 : : }
3974 : : }
3975 : :
3976 [ # # ]: 0 : if (mlx5dr_matcher_is_compare(matcher)) {
3977 : 0 : ret = mlx5dr_matcher_validate_compare_attr(matcher);
3978 [ # # ]: 0 : if (ret)
3979 : 0 : goto free_fc;
3980 : :
3981 : : /* Due some HW limitation need to fill unused
3982 : : * DW's 0-5 and byte selectors with 0xff.
3983 : : */
3984 [ # # ]: 0 : for (i = 0; i < DW_SELECTORS_MATCH; i++)
3985 : 0 : match_definer->dw_selector[i] = 0xff;
3986 : :
3987 [ # # ]: 0 : for (i = 0; i < BYTE_SELECTORS; i++)
3988 : 0 : match_definer->byte_selector[i] = 0xff;
3989 : :
3990 [ # # ]: 0 : for (i = 0; i < mt[0].fc_sz; i++) {
3991 : 0 : fc = &mt[0].fc[i];
3992 : 0 : match_definer->dw_selector[fc->compare_idx] = fc->byte_off / DW_SIZE;
3993 : : }
3994 : :
3995 : 0 : goto out;
3996 : : }
3997 : :
3998 : : /* Find the match definer layout for header layout match union */
3999 : 0 : ret = mlx5dr_definer_find_best_match_fit(ctx, match_definer, match_hl);
4000 [ # # ]: 0 : if (ret) {
4001 : 0 : DR_LOG(DEBUG, "Failed to create match definer from header layout");
4002 : 0 : goto free_fc;
4003 : : }
4004 : :
4005 : : if (mlx5dr_definer_optimize_order_supported(match_definer, matcher))
4006 : 0 : mlx5dr_definer_optimize_order(match_definer, matcher->attr.rule.num_log);
4007 : :
4008 : : /* Find the range definer layout for match templates fcrs */
4009 : 0 : ret = mlx5dr_definer_find_best_range_fit(range_definer, matcher);
4010 [ # # ]: 0 : if (ret) {
4011 : 0 : DR_LOG(ERR, "Failed to create range definer from header layout");
4012 : 0 : goto free_fc;
4013 : : }
4014 : :
4015 : 0 : out:
4016 : : simple_free(match_hl);
4017 : 0 : return 0;
4018 : :
4019 : : free_fc:
4020 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++)
4021 [ # # ]: 0 : if (mt[i].fc)
4022 : : simple_free(mt[i].fc);
4023 : :
4024 : : simple_free(match_hl);
4025 : 0 : return rte_errno;
4026 : : }
4027 : :
4028 : 0 : int mlx5dr_definer_init_cache(struct mlx5dr_definer_cache **cache)
4029 : : {
4030 : : struct mlx5dr_definer_cache *new_cache;
4031 : :
4032 : : new_cache = simple_calloc(1, sizeof(*new_cache));
4033 [ # # ]: 0 : if (!new_cache) {
4034 : 0 : rte_errno = ENOMEM;
4035 : 0 : return rte_errno;
4036 : : }
4037 : 0 : LIST_INIT(&new_cache->head);
4038 : 0 : *cache = new_cache;
4039 : :
4040 : 0 : return 0;
4041 : : }
4042 : :
4043 : 0 : void mlx5dr_definer_uninit_cache(struct mlx5dr_definer_cache *cache)
4044 : : {
4045 : : simple_free(cache);
4046 : 0 : }
4047 : :
4048 : : static struct mlx5dr_devx_obj *
4049 : 0 : mlx5dr_definer_get_obj(struct mlx5dr_context *ctx,
4050 : : struct mlx5dr_definer *definer)
4051 : : {
4052 : 0 : struct mlx5dr_definer_cache *cache = ctx->definer_cache;
4053 : 0 : struct mlx5dr_cmd_definer_create_attr def_attr = {0};
4054 : : struct mlx5dr_definer_cache_item *cached_definer;
4055 : : struct mlx5dr_devx_obj *obj;
4056 : :
4057 : : /* Search definer cache for requested definer */
4058 [ # # ]: 0 : LIST_FOREACH(cached_definer, &cache->head, next) {
4059 [ # # ]: 0 : if (mlx5dr_definer_compare(&cached_definer->definer, definer))
4060 : : continue;
4061 : :
4062 : : /* Reuse definer and set LRU (move to be first in the list) */
4063 [ # # ]: 0 : LIST_REMOVE(cached_definer, next);
4064 [ # # ]: 0 : LIST_INSERT_HEAD(&cache->head, cached_definer, next);
4065 : 0 : cached_definer->refcount++;
4066 : 0 : return cached_definer->definer.obj;
4067 : : }
4068 : :
4069 : : /* Allocate and create definer based on the bitmask tag */
4070 : 0 : def_attr.match_mask = definer->mask.jumbo;
4071 : 0 : def_attr.dw_selector = definer->dw_selector;
4072 : 0 : def_attr.byte_selector = definer->byte_selector;
4073 : :
4074 : 0 : obj = mlx5dr_cmd_definer_create(ctx->ibv_ctx, &def_attr);
4075 [ # # ]: 0 : if (!obj)
4076 : : return NULL;
4077 : :
4078 : : cached_definer = simple_calloc(1, sizeof(*cached_definer));
4079 [ # # ]: 0 : if (!cached_definer) {
4080 : 0 : rte_errno = ENOMEM;
4081 : 0 : goto free_definer_obj;
4082 : : }
4083 : :
4084 [ # # ]: 0 : memcpy(&cached_definer->definer, definer, sizeof(*definer));
4085 : 0 : cached_definer->definer.obj = obj;
4086 : 0 : cached_definer->refcount = 1;
4087 [ # # ]: 0 : LIST_INSERT_HEAD(&cache->head, cached_definer, next);
4088 : :
4089 : 0 : return obj;
4090 : :
4091 : : free_definer_obj:
4092 : 0 : mlx5dr_cmd_destroy_obj(obj);
4093 : 0 : return NULL;
4094 : : }
4095 : :
4096 : : static void
4097 : 0 : mlx5dr_definer_put_obj(struct mlx5dr_context *ctx,
4098 : : struct mlx5dr_devx_obj *obj)
4099 : : {
4100 : : struct mlx5dr_definer_cache_item *cached_definer;
4101 : :
4102 [ # # ]: 0 : LIST_FOREACH(cached_definer, &ctx->definer_cache->head, next) {
4103 [ # # ]: 0 : if (cached_definer->definer.obj != obj)
4104 : : continue;
4105 : :
4106 : : /* Object found */
4107 [ # # ]: 0 : if (--cached_definer->refcount)
4108 : : return;
4109 : :
4110 [ # # ]: 0 : LIST_REMOVE(cached_definer, next);
4111 : 0 : mlx5dr_cmd_destroy_obj(cached_definer->definer.obj);
4112 : : simple_free(cached_definer);
4113 : : return;
4114 : : }
4115 : :
4116 : : /* Programming error, object must be part of cache */
4117 : 0 : assert(false);
4118 : : }
4119 : :
4120 : : static struct mlx5dr_definer *
4121 : 0 : mlx5dr_definer_alloc(struct mlx5dr_context *ctx,
4122 : : struct mlx5dr_definer_fc *fc,
4123 : : int fc_sz,
4124 : : struct rte_flow_item *items,
4125 : : struct mlx5dr_definer *layout,
4126 : : bool bind_fc)
4127 : : {
4128 : : struct mlx5dr_definer *definer;
4129 : : int ret;
4130 : :
4131 : : definer = simple_calloc(1, sizeof(*definer));
4132 [ # # ]: 0 : if (!definer) {
4133 : 0 : DR_LOG(ERR, "Failed to allocate memory for definer");
4134 : 0 : rte_errno = ENOMEM;
4135 : 0 : return NULL;
4136 : : }
4137 : :
4138 : : memcpy(definer, layout, sizeof(*definer));
4139 : :
4140 : : /* Align field copy array based on given layout */
4141 [ # # ]: 0 : if (bind_fc) {
4142 : 0 : ret = mlx5dr_definer_fc_bind(definer, fc, fc_sz);
4143 [ # # ]: 0 : if (ret) {
4144 : 0 : DR_LOG(ERR, "Failed to bind field copy to definer");
4145 : 0 : goto free_definer;
4146 : : }
4147 : : }
4148 : :
4149 : : /* Create the tag mask used for definer creation */
4150 : 0 : mlx5dr_definer_create_tag_mask(items, fc, fc_sz, definer->mask.jumbo);
4151 : :
4152 : 0 : definer->obj = mlx5dr_definer_get_obj(ctx, definer);
4153 [ # # ]: 0 : if (!definer->obj)
4154 : 0 : goto free_definer;
4155 : :
4156 : : return definer;
4157 : :
4158 : 0 : free_definer:
4159 : : simple_free(definer);
4160 : 0 : return NULL;
4161 : : }
4162 : :
4163 : : static void
4164 : : mlx5dr_definer_free(struct mlx5dr_context *ctx,
4165 : : struct mlx5dr_definer *definer)
4166 : : {
4167 : 0 : mlx5dr_definer_put_obj(ctx, definer->obj);
4168 : : simple_free(definer);
4169 : 0 : }
4170 : :
4171 : : static int
4172 : 0 : mlx5dr_definer_matcher_match_init(struct mlx5dr_context *ctx,
4173 : : struct mlx5dr_matcher *matcher,
4174 : : struct mlx5dr_definer *match_layout)
4175 : : {
4176 : 0 : struct mlx5dr_match_template *mt = matcher->mt;
4177 : : int i;
4178 : :
4179 : : /* Create mendatory match definer */
4180 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++) {
4181 : 0 : mt[i].definer = mlx5dr_definer_alloc(ctx,
4182 : : mt[i].fc,
4183 : 0 : mt[i].fc_sz,
4184 : 0 : mt[i].items,
4185 : : match_layout,
4186 : : true);
4187 [ # # ]: 0 : if (!mt[i].definer) {
4188 : 0 : DR_LOG(ERR, "Failed to create match definer");
4189 : 0 : goto free_definers;
4190 : : }
4191 : : }
4192 : : return 0;
4193 : :
4194 : : free_definers:
4195 [ # # ]: 0 : while (i--)
4196 : 0 : mlx5dr_definer_free(ctx, mt[i].definer);
4197 : :
4198 : 0 : return rte_errno;
4199 : : }
4200 : :
4201 : : static void
4202 : 0 : mlx5dr_definer_matcher_match_uninit(struct mlx5dr_matcher *matcher)
4203 : : {
4204 : 0 : struct mlx5dr_context *ctx = matcher->tbl->ctx;
4205 : : int i;
4206 : :
4207 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++)
4208 : 0 : mlx5dr_definer_free(ctx, matcher->mt[i].definer);
4209 : 0 : }
4210 : :
4211 : : static int
4212 : 0 : mlx5dr_definer_matcher_range_init(struct mlx5dr_context *ctx,
4213 : : struct mlx5dr_matcher *matcher,
4214 : : struct mlx5dr_definer *range_layout)
4215 : : {
4216 : 0 : struct mlx5dr_match_template *mt = matcher->mt;
4217 : : int i;
4218 : :
4219 : : /* Create optional range definers */
4220 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++) {
4221 : : /* All must use range if requested */
4222 : 0 : bool is_range = !!mt[i].fcr_sz;
4223 : 0 : bool has_range = matcher->flags & MLX5DR_MATCHER_FLAGS_RANGE_DEFINER;
4224 : :
4225 [ # # # # : 0 : if (i && ((is_range && !has_range) || (!is_range && has_range))) {
# # ]
4226 : 0 : DR_LOG(ERR, "Using range and non range templates is not allowed");
4227 : 0 : rte_errno = EINVAL;
4228 : 0 : goto free_definers;
4229 : : }
4230 : :
4231 [ # # ]: 0 : if (!mt[i].fcr_sz)
4232 : 0 : continue;
4233 : :
4234 : 0 : matcher->flags |= MLX5DR_MATCHER_FLAGS_RANGE_DEFINER;
4235 : : /* Create definer without fcr binding, already binded */
4236 : 0 : mt[i].range_definer = mlx5dr_definer_alloc(ctx,
4237 : : mt[i].fcr,
4238 : : mt[i].fcr_sz,
4239 : : mt[i].items,
4240 : : range_layout,
4241 : : false);
4242 [ # # ]: 0 : if (!mt[i].range_definer) {
4243 : 0 : DR_LOG(ERR, "Failed to create match definer");
4244 : 0 : goto free_definers;
4245 : : }
4246 : : }
4247 : : return 0;
4248 : :
4249 : : free_definers:
4250 [ # # ]: 0 : while (i--)
4251 [ # # ]: 0 : if (mt[i].range_definer)
4252 : : mlx5dr_definer_free(ctx, mt[i].range_definer);
4253 : :
4254 : 0 : return rte_errno;
4255 : : }
4256 : :
4257 : : static void
4258 : 0 : mlx5dr_definer_matcher_range_uninit(struct mlx5dr_matcher *matcher)
4259 : : {
4260 : 0 : struct mlx5dr_context *ctx = matcher->tbl->ctx;
4261 : : int i;
4262 : :
4263 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++)
4264 [ # # ]: 0 : if (matcher->mt[i].range_definer)
4265 : : mlx5dr_definer_free(ctx, matcher->mt[i].range_definer);
4266 : 0 : }
4267 : :
4268 : : static int
4269 : 0 : mlx5dr_definer_matcher_hash_init(struct mlx5dr_context *ctx,
4270 : : struct mlx5dr_matcher *matcher)
4271 : : {
4272 : 0 : struct mlx5dr_cmd_definer_create_attr def_attr = {0};
4273 : 0 : struct mlx5dr_match_template *mt = matcher->mt;
4274 : 0 : struct ibv_context *ibv_ctx = ctx->ibv_ctx;
4275 : : uint8_t *bit_mask;
4276 : : int i, j;
4277 : :
4278 [ # # ]: 0 : for (i = 1; i < matcher->num_of_mt; i++)
4279 [ # # ]: 0 : if (mlx5dr_definer_compare(mt[i].definer, mt[i - 1].definer))
4280 : 0 : matcher->flags |= MLX5DR_MATCHER_FLAGS_HASH_DEFINER;
4281 : :
4282 [ # # ]: 0 : if (!(matcher->flags & MLX5DR_MATCHER_FLAGS_HASH_DEFINER))
4283 : : return 0;
4284 : :
4285 : : /* Insert by index requires all MT using the same definer */
4286 [ # # ]: 0 : if (matcher->attr.insert_mode == MLX5DR_MATCHER_INSERT_BY_INDEX) {
4287 : 0 : DR_LOG(ERR, "Insert by index not supported with MT combination");
4288 : 0 : rte_errno = EOPNOTSUPP;
4289 : 0 : return rte_errno;
4290 : : }
4291 : :
4292 : 0 : matcher->hash_definer = simple_calloc(1, sizeof(*matcher->hash_definer));
4293 [ # # ]: 0 : if (!matcher->hash_definer) {
4294 : 0 : DR_LOG(ERR, "Failed to allocate memory for hash definer");
4295 : 0 : rte_errno = ENOMEM;
4296 : 0 : return rte_errno;
4297 : : }
4298 : :
4299 : : /* Calculate intersection between all match templates bitmasks.
4300 : : * We will use mt[0] as reference and intersect it with mt[1..n].
4301 : : * From this we will get:
4302 : : * hash_definer.selectors = mt[0].selecotrs
4303 : : * hash_definer.mask = mt[0].mask & mt[0].mask & ... & mt[n].mask
4304 : : */
4305 : :
4306 : : /* Use first definer which should also contain intersection fields */
4307 : 0 : memcpy(matcher->hash_definer, mt->definer, sizeof(struct mlx5dr_definer));
4308 : :
4309 : : /* Calculate intersection between first to all match templates bitmasks */
4310 [ # # ]: 0 : for (i = 1; i < matcher->num_of_mt; i++) {
4311 : 0 : bit_mask = (uint8_t *)&mt[i].definer->mask;
4312 [ # # ]: 0 : for (j = 0; j < MLX5DR_JUMBO_TAG_SZ; j++)
4313 : 0 : ((uint8_t *)&matcher->hash_definer->mask)[j] &= bit_mask[j];
4314 : : }
4315 : :
4316 : 0 : def_attr.match_mask = matcher->hash_definer->mask.jumbo;
4317 : 0 : def_attr.dw_selector = matcher->hash_definer->dw_selector;
4318 : 0 : def_attr.byte_selector = matcher->hash_definer->byte_selector;
4319 : 0 : matcher->hash_definer->obj = mlx5dr_cmd_definer_create(ibv_ctx, &def_attr);
4320 [ # # ]: 0 : if (!matcher->hash_definer->obj) {
4321 : 0 : DR_LOG(ERR, "Failed to create hash definer");
4322 : 0 : goto free_hash_definer;
4323 : : }
4324 : :
4325 : : return 0;
4326 : :
4327 : : free_hash_definer:
4328 : 0 : simple_free(matcher->hash_definer);
4329 : 0 : return rte_errno;
4330 : : }
4331 : :
4332 : : static void
4333 : 0 : mlx5dr_definer_matcher_hash_uninit(struct mlx5dr_matcher *matcher)
4334 : : {
4335 [ # # ]: 0 : if (!matcher->hash_definer)
4336 : : return;
4337 : :
4338 : 0 : mlx5dr_cmd_destroy_obj(matcher->hash_definer->obj);
4339 : 0 : simple_free(matcher->hash_definer);
4340 : : }
4341 : :
4342 : 0 : int mlx5dr_definer_matcher_init(struct mlx5dr_context *ctx,
4343 : : struct mlx5dr_matcher *matcher)
4344 : : {
4345 : 0 : struct mlx5dr_definer match_layout = {0};
4346 : 0 : struct mlx5dr_definer range_layout = {0};
4347 : : int ret, i;
4348 : :
4349 [ # # ]: 0 : if (matcher->flags & MLX5DR_MATCHER_FLAGS_COLLISION)
4350 : : return 0;
4351 : :
4352 : 0 : ret = mlx5dr_definer_calc_layout(matcher, &match_layout, &range_layout);
4353 [ # # ]: 0 : if (ret) {
4354 : 0 : DR_LOG(DEBUG, "Failed to calculate matcher definer layout");
4355 : 0 : return ret;
4356 : : }
4357 : :
4358 : : /* Calculate definers needed for exact match */
4359 : 0 : ret = mlx5dr_definer_matcher_match_init(ctx, matcher, &match_layout);
4360 [ # # ]: 0 : if (ret) {
4361 : 0 : DR_LOG(ERR, "Failed to init match definers");
4362 : 0 : goto free_fc;
4363 : : }
4364 : :
4365 : : /* Calculate definers needed for range */
4366 : 0 : ret = mlx5dr_definer_matcher_range_init(ctx, matcher, &range_layout);
4367 [ # # ]: 0 : if (ret) {
4368 : 0 : DR_LOG(ERR, "Failed to init range definers");
4369 : 0 : goto uninit_match_definer;
4370 : : }
4371 : :
4372 : : /* Calculate partial hash definer */
4373 : 0 : ret = mlx5dr_definer_matcher_hash_init(ctx, matcher);
4374 [ # # ]: 0 : if (ret) {
4375 : 0 : DR_LOG(ERR, "Failed to init hash definer");
4376 : 0 : goto uninit_range_definer;
4377 : : }
4378 : :
4379 : : return 0;
4380 : :
4381 : : uninit_range_definer:
4382 : 0 : mlx5dr_definer_matcher_range_uninit(matcher);
4383 : 0 : uninit_match_definer:
4384 : 0 : mlx5dr_definer_matcher_match_uninit(matcher);
4385 : 0 : free_fc:
4386 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++)
4387 : 0 : simple_free(matcher->mt[i].fc);
4388 : :
4389 : : return ret;
4390 : : }
4391 : :
4392 : 0 : void mlx5dr_definer_matcher_uninit(struct mlx5dr_matcher *matcher)
4393 : : {
4394 : : int i;
4395 : :
4396 [ # # ]: 0 : if (matcher->flags & MLX5DR_MATCHER_FLAGS_COLLISION)
4397 : : return;
4398 : :
4399 : 0 : mlx5dr_definer_matcher_hash_uninit(matcher);
4400 : 0 : mlx5dr_definer_matcher_range_uninit(matcher);
4401 : 0 : mlx5dr_definer_matcher_match_uninit(matcher);
4402 : :
4403 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++)
4404 : 0 : simple_free(matcher->mt[i].fc);
4405 : : }
|
