Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(c) 2018 Intel Corporation
3 : : */
4 : :
5 : : #include <rte_string_fns.h>
6 : : #include <ethdev_pci.h>
7 : :
8 : : #include <ctype.h>
9 : : #include <fcntl.h>
10 : : #include <stdio.h>
11 : : #include <sys/types.h>
12 : : #include <sys/stat.h>
13 : : #include <unistd.h>
14 : : #include <math.h>
15 : :
16 : : #include <rte_tailq.h>
17 : : #include <rte_os_shim.h>
18 : :
19 : : #include "eal_firmware.h"
20 : :
21 : : #include "base/ice_sched.h"
22 : : #include "base/ice_flow.h"
23 : : #include "base/ice_dcb.h"
24 : : #include "base/ice_common.h"
25 : : #include "base/ice_ptp_hw.h"
26 : :
27 : : #include "ice_ethdev.h"
28 : : #include "ice_rxtx.h"
29 : : #include "ice_generic_flow.h"
30 : :
31 : : /* devargs */
32 : : #define ICE_SAFE_MODE_SUPPORT_ARG "safe-mode-support"
33 : : #define ICE_DEFAULT_MAC_DISABLE "default-mac-disable"
34 : : #define ICE_PROTO_XTR_ARG "proto_xtr"
35 : : #define ICE_FIELD_OFFS_ARG "field_offs"
36 : : #define ICE_FIELD_NAME_ARG "field_name"
37 : : #define ICE_HW_DEBUG_MASK_ARG "hw_debug_mask"
38 : : #define ICE_ONE_PPS_OUT_ARG "pps_out"
39 : : #define ICE_RX_LOW_LATENCY_ARG "rx_low_latency"
40 : : #define ICE_MBUF_CHECK_ARG "mbuf_check"
41 : : #define ICE_DDP_FILENAME_ARG "ddp_pkg_file"
42 : : #define ICE_DDP_LOAD_SCHED_ARG "ddp_load_sched_topo"
43 : : #define ICE_TM_LEVELS_ARG "tm_sched_levels"
44 : :
45 : : #define ICE_CYCLECOUNTER_MASK 0xffffffffffffffffULL
46 : :
47 : : static const char * const ice_valid_args[] = {
48 : : ICE_SAFE_MODE_SUPPORT_ARG,
49 : : ICE_PROTO_XTR_ARG,
50 : : ICE_FIELD_OFFS_ARG,
51 : : ICE_FIELD_NAME_ARG,
52 : : ICE_HW_DEBUG_MASK_ARG,
53 : : ICE_ONE_PPS_OUT_ARG,
54 : : ICE_RX_LOW_LATENCY_ARG,
55 : : ICE_DEFAULT_MAC_DISABLE,
56 : : ICE_MBUF_CHECK_ARG,
57 : : ICE_DDP_FILENAME_ARG,
58 : : ICE_DDP_LOAD_SCHED_ARG,
59 : : ICE_TM_LEVELS_ARG,
60 : : NULL
61 : : };
62 : :
63 : : #define PPS_OUT_DELAY_NS 1
64 : :
65 : : /* Maximum number of VSI */
66 : : #define ICE_MAX_NUM_VSIS (768UL)
67 : :
68 : : /* The 119 bit offset of the LAN Rx queue context is the L2TSEL control bit. */
69 : : #define ICE_L2TSEL_QRX_CONTEXT_REG_IDX 3
70 : : #define ICE_L2TSEL_BIT_OFFSET 23
71 : : enum ice_l2tsel {
72 : : ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG2_2ND,
73 : : ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG1,
74 : : };
75 : :
76 : : struct proto_xtr_ol_flag {
77 : : const struct rte_mbuf_dynflag param;
78 : : bool required;
79 : : };
80 : :
81 : : static bool ice_proto_xtr_hw_support[PROTO_XTR_MAX];
82 : :
83 : : static struct proto_xtr_ol_flag ice_proto_xtr_ol_flag_params[] = {
84 : : [PROTO_XTR_VLAN] = {
85 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_vlan" }},
86 : : [PROTO_XTR_IPV4] = {
87 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ipv4" }},
88 : : [PROTO_XTR_IPV6] = {
89 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ipv6" }},
90 : : [PROTO_XTR_IPV6_FLOW] = {
91 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ipv6_flow" }},
92 : : [PROTO_XTR_TCP] = {
93 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_tcp" }},
94 : : [PROTO_XTR_IP_OFFSET] = {
95 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ip_offset" }}
96 : : };
97 : :
98 : : #define ICE_OS_DEFAULT_PKG_NAME "ICE OS Default Package"
99 : : #define ICE_COMMS_PKG_NAME "ICE COMMS Package"
100 : : #define ICE_MAX_RES_DESC_NUM 1024
101 : :
102 : : static int ice_dev_configure(struct rte_eth_dev *dev);
103 : : static int ice_dev_start(struct rte_eth_dev *dev);
104 : : static int ice_dev_stop(struct rte_eth_dev *dev);
105 : : static int ice_dev_close(struct rte_eth_dev *dev);
106 : : static int ice_dev_reset(struct rte_eth_dev *dev);
107 : : static int ice_dev_info_get(struct rte_eth_dev *dev,
108 : : struct rte_eth_dev_info *dev_info);
109 : : static int ice_phy_conf_link(struct ice_hw *hw,
110 : : u16 force_speed,
111 : : bool link_up);
112 : : static int ice_link_update(struct rte_eth_dev *dev,
113 : : int wait_to_complete);
114 : : static int ice_dev_set_link_up(struct rte_eth_dev *dev);
115 : : static int ice_dev_set_link_down(struct rte_eth_dev *dev);
116 : : static int ice_dev_led_on(struct rte_eth_dev *dev);
117 : : static int ice_dev_led_off(struct rte_eth_dev *dev);
118 : :
119 : : static int ice_mtu_set(struct rte_eth_dev *dev, uint16_t mtu);
120 : : static int ice_vlan_offload_set(struct rte_eth_dev *dev, int mask);
121 : : static int ice_rss_reta_update(struct rte_eth_dev *dev,
122 : : struct rte_eth_rss_reta_entry64 *reta_conf,
123 : : uint16_t reta_size);
124 : : static int ice_rss_reta_query(struct rte_eth_dev *dev,
125 : : struct rte_eth_rss_reta_entry64 *reta_conf,
126 : : uint16_t reta_size);
127 : : static int ice_rss_hash_update(struct rte_eth_dev *dev,
128 : : struct rte_eth_rss_conf *rss_conf);
129 : : static int ice_rss_hash_conf_get(struct rte_eth_dev *dev,
130 : : struct rte_eth_rss_conf *rss_conf);
131 : : static int ice_promisc_enable(struct rte_eth_dev *dev);
132 : : static int ice_promisc_disable(struct rte_eth_dev *dev);
133 : : static int ice_allmulti_enable(struct rte_eth_dev *dev);
134 : : static int ice_allmulti_disable(struct rte_eth_dev *dev);
135 : : static int ice_vlan_filter_set(struct rte_eth_dev *dev,
136 : : uint16_t vlan_id,
137 : : int on);
138 : : static int ice_macaddr_set(struct rte_eth_dev *dev,
139 : : struct rte_ether_addr *mac_addr);
140 : : static int ice_macaddr_add(struct rte_eth_dev *dev,
141 : : struct rte_ether_addr *mac_addr,
142 : : __rte_unused uint32_t index,
143 : : uint32_t pool);
144 : : static void ice_macaddr_remove(struct rte_eth_dev *dev, uint32_t index);
145 : : static int ice_rx_queue_intr_enable(struct rte_eth_dev *dev,
146 : : uint16_t queue_id);
147 : : static int ice_rx_queue_intr_disable(struct rte_eth_dev *dev,
148 : : uint16_t queue_id);
149 : : static int ice_fw_version_get(struct rte_eth_dev *dev, char *fw_version,
150 : : size_t fw_size);
151 : : static int ice_vlan_pvid_set(struct rte_eth_dev *dev,
152 : : uint16_t pvid, int on);
153 : : static int ice_vlan_tpid_set(struct rte_eth_dev *dev,
154 : : enum rte_vlan_type vlan_type,
155 : : uint16_t tpid);
156 : : static int ice_get_eeprom_length(struct rte_eth_dev *dev);
157 : : static int ice_get_eeprom(struct rte_eth_dev *dev,
158 : : struct rte_dev_eeprom_info *eeprom);
159 : : static int ice_get_module_info(struct rte_eth_dev *dev,
160 : : struct rte_eth_dev_module_info *modinfo);
161 : : static int ice_get_module_eeprom(struct rte_eth_dev *dev,
162 : : struct rte_dev_eeprom_info *info);
163 : : static int ice_stats_get(struct rte_eth_dev *dev,
164 : : struct rte_eth_stats *stats);
165 : : static int ice_stats_reset(struct rte_eth_dev *dev);
166 : : static int ice_xstats_get(struct rte_eth_dev *dev,
167 : : struct rte_eth_xstat *xstats, unsigned int n);
168 : : static int ice_xstats_get_names(struct rte_eth_dev *dev,
169 : : struct rte_eth_xstat_name *xstats_names,
170 : : unsigned int limit);
171 : : static int ice_dev_flow_ops_get(struct rte_eth_dev *dev,
172 : : const struct rte_flow_ops **ops);
173 : : static int ice_dev_udp_tunnel_port_add(struct rte_eth_dev *dev,
174 : : struct rte_eth_udp_tunnel *udp_tunnel);
175 : : static int ice_dev_udp_tunnel_port_del(struct rte_eth_dev *dev,
176 : : struct rte_eth_udp_tunnel *udp_tunnel);
177 : : static int ice_timesync_enable(struct rte_eth_dev *dev);
178 : : static int ice_timesync_read_rx_timestamp(struct rte_eth_dev *dev,
179 : : struct timespec *timestamp,
180 : : uint32_t flags);
181 : : static int ice_timesync_read_tx_timestamp(struct rte_eth_dev *dev,
182 : : struct timespec *timestamp);
183 : : static int ice_timesync_adjust_time(struct rte_eth_dev *dev, int64_t delta);
184 : : static int ice_timesync_adjust_freq(struct rte_eth_dev *dev, int64_t ppm);
185 : : static int ice_timesync_read_time(struct rte_eth_dev *dev,
186 : : struct timespec *timestamp);
187 : : static int ice_timesync_write_time(struct rte_eth_dev *dev,
188 : : const struct timespec *timestamp);
189 : : static int ice_timesync_disable(struct rte_eth_dev *dev);
190 : : static int ice_fec_get_capability(struct rte_eth_dev *dev, struct rte_eth_fec_capa *speed_fec_capa,
191 : : unsigned int num);
192 : : static int ice_fec_get(struct rte_eth_dev *dev, uint32_t *fec_capa);
193 : : static int ice_fec_set(struct rte_eth_dev *dev, uint32_t fec_capa);
194 : : static const uint32_t *ice_buffer_split_supported_hdr_ptypes_get(struct rte_eth_dev *dev,
195 : : size_t *no_of_elements);
196 : :
197 : : static const struct rte_pci_id pci_id_ice_map[] = {
198 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_BACKPLANE) },
199 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_SFP) },
200 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_10G_BASE_T) },
201 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_1GBE) },
202 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_QSFP) },
203 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810C_BACKPLANE) },
204 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810C_QSFP) },
205 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810C_SFP) },
206 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810_XXV_BACKPLANE) },
207 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810_XXV_QSFP) },
208 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810_XXV_SFP) },
209 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_BACKPLANE) },
210 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_QSFP) },
211 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_SFP) },
212 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_10G_BASE_T) },
213 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_SGMII) },
214 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822_SI_DFLT) },
215 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_BACKPLANE) },
216 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_QSFP) },
217 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_SFP) },
218 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_10G_BASE_T) },
219 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_SGMII) },
220 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_BACKPLANE) },
221 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_SFP) },
222 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_10G_BASE_T) },
223 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_SGMII) },
224 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E824S) },
225 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_BACKPLANE) },
226 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_QSFP) },
227 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_SFP) },
228 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_C825X) },
229 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_SGMII) },
230 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830_BACKPLANE) },
231 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830_QSFP56) },
232 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830_SFP) },
233 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830C_BACKPLANE) },
234 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830_L_BACKPLANE) },
235 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830C_QSFP) },
236 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830_L_QSFP) },
237 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830C_SFP) },
238 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830_L_SFP) },
239 : : { .vendor_id = 0, /* sentinel */ },
240 : : };
241 : :
242 : : static int
243 : 0 : ice_tm_ops_get(struct rte_eth_dev *dev __rte_unused,
244 : : void *arg)
245 : : {
246 [ # # ]: 0 : if (!arg)
247 : : return -EINVAL;
248 : :
249 : 0 : *(const void **)arg = &ice_tm_ops;
250 : :
251 : 0 : return 0;
252 : : }
253 : :
254 : : static const struct eth_dev_ops ice_eth_dev_ops = {
255 : : .dev_configure = ice_dev_configure,
256 : : .dev_start = ice_dev_start,
257 : : .dev_stop = ice_dev_stop,
258 : : .dev_close = ice_dev_close,
259 : : .dev_reset = ice_dev_reset,
260 : : .dev_set_link_up = ice_dev_set_link_up,
261 : : .dev_set_link_down = ice_dev_set_link_down,
262 : : .dev_led_on = ice_dev_led_on,
263 : : .dev_led_off = ice_dev_led_off,
264 : : .rx_queue_start = ice_rx_queue_start,
265 : : .rx_queue_stop = ice_rx_queue_stop,
266 : : .tx_queue_start = ice_tx_queue_start,
267 : : .tx_queue_stop = ice_tx_queue_stop,
268 : : .rx_queue_setup = ice_rx_queue_setup,
269 : : .rx_queue_release = ice_dev_rx_queue_release,
270 : : .tx_queue_setup = ice_tx_queue_setup,
271 : : .tx_queue_release = ice_dev_tx_queue_release,
272 : : .dev_infos_get = ice_dev_info_get,
273 : : .dev_supported_ptypes_get = ice_dev_supported_ptypes_get,
274 : : .link_update = ice_link_update,
275 : : .mtu_set = ice_mtu_set,
276 : : .mac_addr_set = ice_macaddr_set,
277 : : .mac_addr_add = ice_macaddr_add,
278 : : .mac_addr_remove = ice_macaddr_remove,
279 : : .vlan_filter_set = ice_vlan_filter_set,
280 : : .vlan_offload_set = ice_vlan_offload_set,
281 : : .reta_update = ice_rss_reta_update,
282 : : .reta_query = ice_rss_reta_query,
283 : : .rss_hash_update = ice_rss_hash_update,
284 : : .rss_hash_conf_get = ice_rss_hash_conf_get,
285 : : .promiscuous_enable = ice_promisc_enable,
286 : : .promiscuous_disable = ice_promisc_disable,
287 : : .allmulticast_enable = ice_allmulti_enable,
288 : : .allmulticast_disable = ice_allmulti_disable,
289 : : .rx_queue_intr_enable = ice_rx_queue_intr_enable,
290 : : .rx_queue_intr_disable = ice_rx_queue_intr_disable,
291 : : .fw_version_get = ice_fw_version_get,
292 : : .vlan_pvid_set = ice_vlan_pvid_set,
293 : : .vlan_tpid_set = ice_vlan_tpid_set,
294 : : .rxq_info_get = ice_rxq_info_get,
295 : : .txq_info_get = ice_txq_info_get,
296 : : .rx_burst_mode_get = ice_rx_burst_mode_get,
297 : : .tx_burst_mode_get = ice_tx_burst_mode_get,
298 : : .get_eeprom_length = ice_get_eeprom_length,
299 : : .get_eeprom = ice_get_eeprom,
300 : : .get_module_info = ice_get_module_info,
301 : : .get_module_eeprom = ice_get_module_eeprom,
302 : : .stats_get = ice_stats_get,
303 : : .stats_reset = ice_stats_reset,
304 : : .xstats_get = ice_xstats_get,
305 : : .xstats_get_names = ice_xstats_get_names,
306 : : .xstats_reset = ice_stats_reset,
307 : : .flow_ops_get = ice_dev_flow_ops_get,
308 : : .udp_tunnel_port_add = ice_dev_udp_tunnel_port_add,
309 : : .udp_tunnel_port_del = ice_dev_udp_tunnel_port_del,
310 : : .tx_done_cleanup = ice_tx_done_cleanup,
311 : : .get_monitor_addr = ice_get_monitor_addr,
312 : : .timesync_enable = ice_timesync_enable,
313 : : .timesync_read_rx_timestamp = ice_timesync_read_rx_timestamp,
314 : : .timesync_read_tx_timestamp = ice_timesync_read_tx_timestamp,
315 : : .timesync_adjust_time = ice_timesync_adjust_time,
316 : : .timesync_adjust_freq = ice_timesync_adjust_freq,
317 : : .timesync_read_time = ice_timesync_read_time,
318 : : .timesync_write_time = ice_timesync_write_time,
319 : : .timesync_disable = ice_timesync_disable,
320 : : .tm_ops_get = ice_tm_ops_get,
321 : : .fec_get_capability = ice_fec_get_capability,
322 : : .fec_get = ice_fec_get,
323 : : .fec_set = ice_fec_set,
324 : : .buffer_split_supported_hdr_ptypes_get = ice_buffer_split_supported_hdr_ptypes_get,
325 : : };
326 : :
327 : : /* store statistics names and its offset in stats structure */
328 : : struct ice_xstats_name_off {
329 : : char name[RTE_ETH_XSTATS_NAME_SIZE];
330 : : unsigned int offset;
331 : : };
332 : :
333 : : static const struct ice_xstats_name_off ice_stats_strings[] = {
334 : : {"rx_unicast_packets", offsetof(struct ice_eth_stats, rx_unicast)},
335 : : {"rx_multicast_packets", offsetof(struct ice_eth_stats, rx_multicast)},
336 : : {"rx_broadcast_packets", offsetof(struct ice_eth_stats, rx_broadcast)},
337 : : {"rx_dropped_packets", offsetof(struct ice_eth_stats, rx_discards)},
338 : : {"rx_unknown_protocol_packets", offsetof(struct ice_eth_stats,
339 : : rx_unknown_protocol)},
340 : : {"tx_unicast_packets", offsetof(struct ice_eth_stats, tx_unicast)},
341 : : {"tx_multicast_packets", offsetof(struct ice_eth_stats, tx_multicast)},
342 : : {"tx_broadcast_packets", offsetof(struct ice_eth_stats, tx_broadcast)},
343 : : {"tx_dropped_packets", offsetof(struct ice_eth_stats, tx_discards)},
344 : : };
345 : :
346 : : #define ICE_NB_ETH_XSTATS (sizeof(ice_stats_strings) / \
347 : : sizeof(ice_stats_strings[0]))
348 : :
349 : : static const struct ice_xstats_name_off ice_mbuf_strings[] = {
350 : : {"tx_mbuf_error_packets", offsetof(struct ice_mbuf_stats, tx_pkt_errors)},
351 : : };
352 : :
353 : : #define ICE_NB_MBUF_XSTATS (sizeof(ice_mbuf_strings) / sizeof(ice_mbuf_strings[0]))
354 : :
355 : : static const struct ice_xstats_name_off ice_hw_port_strings[] = {
356 : : {"tx_link_down_dropped", offsetof(struct ice_hw_port_stats,
357 : : tx_dropped_link_down)},
358 : : {"rx_crc_errors", offsetof(struct ice_hw_port_stats, crc_errors)},
359 : : {"rx_illegal_byte_errors", offsetof(struct ice_hw_port_stats,
360 : : illegal_bytes)},
361 : : {"rx_error_bytes", offsetof(struct ice_hw_port_stats, error_bytes)},
362 : : {"mac_local_errors", offsetof(struct ice_hw_port_stats,
363 : : mac_local_faults)},
364 : : {"mac_remote_errors", offsetof(struct ice_hw_port_stats,
365 : : mac_remote_faults)},
366 : : {"rx_len_errors", offsetof(struct ice_hw_port_stats,
367 : : rx_len_errors)},
368 : : {"tx_xon_packets", offsetof(struct ice_hw_port_stats, link_xon_tx)},
369 : : {"rx_xon_packets", offsetof(struct ice_hw_port_stats, link_xon_rx)},
370 : : {"tx_xoff_packets", offsetof(struct ice_hw_port_stats, link_xoff_tx)},
371 : : {"rx_xoff_packets", offsetof(struct ice_hw_port_stats, link_xoff_rx)},
372 : : {"rx_size_64_packets", offsetof(struct ice_hw_port_stats, rx_size_64)},
373 : : {"rx_size_65_to_127_packets", offsetof(struct ice_hw_port_stats,
374 : : rx_size_127)},
375 : : {"rx_size_128_to_255_packets", offsetof(struct ice_hw_port_stats,
376 : : rx_size_255)},
377 : : {"rx_size_256_to_511_packets", offsetof(struct ice_hw_port_stats,
378 : : rx_size_511)},
379 : : {"rx_size_512_to_1023_packets", offsetof(struct ice_hw_port_stats,
380 : : rx_size_1023)},
381 : : {"rx_size_1024_to_1522_packets", offsetof(struct ice_hw_port_stats,
382 : : rx_size_1522)},
383 : : {"rx_size_1523_to_max_packets", offsetof(struct ice_hw_port_stats,
384 : : rx_size_big)},
385 : : {"rx_undersized_errors", offsetof(struct ice_hw_port_stats,
386 : : rx_undersize)},
387 : : {"rx_oversize_errors", offsetof(struct ice_hw_port_stats,
388 : : rx_oversize)},
389 : : {"rx_mac_short_pkt_dropped", offsetof(struct ice_hw_port_stats,
390 : : mac_short_pkt_dropped)},
391 : : {"rx_fragmented_errors", offsetof(struct ice_hw_port_stats,
392 : : rx_fragments)},
393 : : {"rx_jabber_errors", offsetof(struct ice_hw_port_stats, rx_jabber)},
394 : : {"tx_size_64_packets", offsetof(struct ice_hw_port_stats, tx_size_64)},
395 : : {"tx_size_65_to_127_packets", offsetof(struct ice_hw_port_stats,
396 : : tx_size_127)},
397 : : {"tx_size_128_to_255_packets", offsetof(struct ice_hw_port_stats,
398 : : tx_size_255)},
399 : : {"tx_size_256_to_511_packets", offsetof(struct ice_hw_port_stats,
400 : : tx_size_511)},
401 : : {"tx_size_512_to_1023_packets", offsetof(struct ice_hw_port_stats,
402 : : tx_size_1023)},
403 : : {"tx_size_1024_to_1522_packets", offsetof(struct ice_hw_port_stats,
404 : : tx_size_1522)},
405 : : {"tx_size_1523_to_max_packets", offsetof(struct ice_hw_port_stats,
406 : : tx_size_big)},
407 : : };
408 : :
409 : : #define ICE_NB_HW_PORT_XSTATS (sizeof(ice_hw_port_strings) / \
410 : : sizeof(ice_hw_port_strings[0]))
411 : :
412 : : static void
413 : : ice_init_controlq_parameter(struct ice_hw *hw)
414 : : {
415 : : /* fields for adminq */
416 : 0 : hw->adminq.num_rq_entries = ICE_ADMINQ_LEN;
417 : 0 : hw->adminq.num_sq_entries = ICE_ADMINQ_LEN;
418 : 0 : hw->adminq.rq_buf_size = ICE_ADMINQ_BUF_SZ;
419 : 0 : hw->adminq.sq_buf_size = ICE_ADMINQ_BUF_SZ;
420 : :
421 : : /* fields for mailboxq, DPDK used as PF host */
422 : 0 : hw->mailboxq.num_rq_entries = ICE_MAILBOXQ_LEN;
423 : 0 : hw->mailboxq.num_sq_entries = ICE_MAILBOXQ_LEN;
424 : 0 : hw->mailboxq.rq_buf_size = ICE_MAILBOXQ_BUF_SZ;
425 : 0 : hw->mailboxq.sq_buf_size = ICE_MAILBOXQ_BUF_SZ;
426 : :
427 : : /* fields for sideband queue */
428 : 0 : hw->sbq.num_rq_entries = ICE_SBQ_LEN;
429 : 0 : hw->sbq.num_sq_entries = ICE_SBQ_LEN;
430 : 0 : hw->sbq.rq_buf_size = ICE_SBQ_MAX_BUF_LEN;
431 : 0 : hw->sbq.sq_buf_size = ICE_SBQ_MAX_BUF_LEN;
432 : :
433 : : }
434 : :
435 : : static int
436 : 0 : lookup_proto_xtr_type(const char *xtr_name)
437 : : {
438 : : static struct {
439 : : const char *name;
440 : : enum proto_xtr_type type;
441 : : } xtr_type_map[] = {
442 : : { "vlan", PROTO_XTR_VLAN },
443 : : { "ipv4", PROTO_XTR_IPV4 },
444 : : { "ipv6", PROTO_XTR_IPV6 },
445 : : { "ipv6_flow", PROTO_XTR_IPV6_FLOW },
446 : : { "tcp", PROTO_XTR_TCP },
447 : : { "ip_offset", PROTO_XTR_IP_OFFSET },
448 : : };
449 : : uint32_t i;
450 : :
451 [ # # ]: 0 : for (i = 0; i < RTE_DIM(xtr_type_map); i++) {
452 [ # # ]: 0 : if (strcmp(xtr_name, xtr_type_map[i].name) == 0)
453 : 0 : return xtr_type_map[i].type;
454 : : }
455 : :
456 : : return -1;
457 : : }
458 : :
459 : : /*
460 : : * Parse elem, the elem could be single number/range or '(' ')' group
461 : : * 1) A single number elem, it's just a simple digit. e.g. 9
462 : : * 2) A single range elem, two digits with a '-' between. e.g. 2-6
463 : : * 3) A group elem, combines multiple 1) or 2) with '( )'. e.g (0,2-4,6)
464 : : * Within group elem, '-' used for a range separator;
465 : : * ',' used for a single number.
466 : : */
467 : : static int
468 : 0 : parse_queue_set(const char *input, int xtr_type, struct ice_devargs *devargs)
469 : : {
470 : : const char *str = input;
471 : 0 : char *end = NULL;
472 : : uint32_t min, max;
473 : : uint32_t idx;
474 : :
475 [ # # ]: 0 : while (isblank(*str))
476 : 0 : str++;
477 : :
478 [ # # # # ]: 0 : if (!isdigit(*str) && *str != '(')
479 : : return -1;
480 : :
481 : : /* process single number or single range of number */
482 [ # # ]: 0 : if (*str != '(') {
483 : 0 : errno = 0;
484 : 0 : idx = strtoul(str, &end, 10);
485 [ # # # # : 0 : if (errno || end == NULL || idx >= ICE_MAX_QUEUE_NUM)
# # ]
486 : : return -1;
487 : :
488 [ # # ]: 0 : while (isblank(*end))
489 : 0 : end++;
490 : :
491 : : min = idx;
492 : : max = idx;
493 : :
494 : : /* process single <number>-<number> */
495 [ # # ]: 0 : if (*end == '-') {
496 : 0 : end++;
497 [ # # ]: 0 : while (isblank(*end))
498 : 0 : end++;
499 [ # # ]: 0 : if (!isdigit(*end))
500 : : return -1;
501 : :
502 : 0 : errno = 0;
503 : 0 : idx = strtoul(end, &end, 10);
504 [ # # # # : 0 : if (errno || end == NULL || idx >= ICE_MAX_QUEUE_NUM)
# # ]
505 : : return -1;
506 : :
507 : : max = idx;
508 [ # # ]: 0 : while (isblank(*end))
509 : 0 : end++;
510 : : }
511 : :
512 [ # # ]: 0 : if (*end != ':')
513 : : return -1;
514 : :
515 : 0 : for (idx = RTE_MIN(min, max);
516 [ # # ]: 0 : idx <= RTE_MAX(min, max); idx++)
517 : 0 : devargs->proto_xtr[idx] = xtr_type;
518 : :
519 : : return 0;
520 : : }
521 : :
522 : : /* process set within bracket */
523 : 0 : str++;
524 [ # # ]: 0 : while (isblank(*str))
525 : 0 : str++;
526 [ # # ]: 0 : if (*str == '\0')
527 : : return -1;
528 : :
529 : : min = ICE_MAX_QUEUE_NUM;
530 : : do {
531 : : /* go ahead to the first digit */
532 [ # # ]: 0 : while (isblank(*str))
533 : 0 : str++;
534 [ # # ]: 0 : if (!isdigit(*str))
535 : : return -1;
536 : :
537 : : /* get the digit value */
538 : 0 : errno = 0;
539 : 0 : idx = strtoul(str, &end, 10);
540 [ # # # # : 0 : if (errno || end == NULL || idx >= ICE_MAX_QUEUE_NUM)
# # ]
541 : : return -1;
542 : :
543 : : /* go ahead to separator '-',',' and ')' */
544 [ # # ]: 0 : while (isblank(*end))
545 : 0 : end++;
546 [ # # ]: 0 : if (*end == '-') {
547 [ # # ]: 0 : if (min == ICE_MAX_QUEUE_NUM)
548 : : min = idx;
549 : : else /* avoid continuous '-' */
550 : : return -1;
551 [ # # ]: 0 : } else if (*end == ',' || *end == ')') {
552 : : max = idx;
553 [ # # ]: 0 : if (min == ICE_MAX_QUEUE_NUM)
554 : : min = idx;
555 : :
556 : 0 : for (idx = RTE_MIN(min, max);
557 [ # # ]: 0 : idx <= RTE_MAX(min, max); idx++)
558 : 0 : devargs->proto_xtr[idx] = xtr_type;
559 : :
560 : : min = ICE_MAX_QUEUE_NUM;
561 : : } else {
562 : : return -1;
563 : : }
564 : :
565 : 0 : str = end + 1;
566 [ # # ]: 0 : } while (*end != ')' && *end != '\0');
567 : :
568 : : return 0;
569 : : }
570 : :
571 : : static int
572 : 0 : parse_queue_proto_xtr(const char *queues, struct ice_devargs *devargs)
573 : : {
574 : : const char *queue_start;
575 : : uint32_t idx;
576 : : int xtr_type;
577 : : char xtr_name[32];
578 : :
579 [ # # ]: 0 : while (isblank(*queues))
580 : 0 : queues++;
581 : :
582 [ # # ]: 0 : if (*queues != '[') {
583 : 0 : xtr_type = lookup_proto_xtr_type(queues);
584 [ # # ]: 0 : if (xtr_type < 0)
585 : : return -1;
586 : :
587 : 0 : devargs->proto_xtr_dflt = xtr_type;
588 : :
589 : 0 : return 0;
590 : : }
591 : :
592 : 0 : queues++;
593 : : do {
594 [ # # ]: 0 : while (isblank(*queues))
595 : 0 : queues++;
596 [ # # ]: 0 : if (*queues == '\0')
597 : : return -1;
598 : :
599 : : queue_start = queues;
600 : :
601 : : /* go across a complete bracket */
602 [ # # ]: 0 : if (*queue_start == '(') {
603 : 0 : queues += strcspn(queues, ")");
604 [ # # ]: 0 : if (*queues != ')')
605 : : return -1;
606 : : }
607 : :
608 : : /* scan the separator ':' */
609 : 0 : queues += strcspn(queues, ":");
610 [ # # ]: 0 : if (*queues++ != ':')
611 : : return -1;
612 [ # # ]: 0 : while (isblank(*queues))
613 : 0 : queues++;
614 : :
615 : 0 : for (idx = 0; ; idx++) {
616 [ # # # # ]: 0 : if (isblank(queues[idx]) ||
617 [ # # ]: 0 : queues[idx] == ',' ||
618 [ # # ]: 0 : queues[idx] == ']' ||
619 : : queues[idx] == '\0')
620 : : break;
621 : :
622 [ # # ]: 0 : if (idx > sizeof(xtr_name) - 2)
623 : : return -1;
624 : :
625 : 0 : xtr_name[idx] = queues[idx];
626 : : }
627 : 0 : xtr_name[idx] = '\0';
628 : 0 : xtr_type = lookup_proto_xtr_type(xtr_name);
629 [ # # ]: 0 : if (xtr_type < 0)
630 : : return -1;
631 : :
632 : : queues += idx;
633 : :
634 [ # # # # : 0 : while (isblank(*queues) || *queues == ',' || *queues == ']')
# # ]
635 : 0 : queues++;
636 : :
637 [ # # ]: 0 : if (parse_queue_set(queue_start, xtr_type, devargs) < 0)
638 : : return -1;
639 [ # # ]: 0 : } while (*queues != '\0');
640 : :
641 : : return 0;
642 : : }
643 : :
644 : : static int
645 : 0 : handle_proto_xtr_arg(__rte_unused const char *key, const char *value,
646 : : void *extra_args)
647 : : {
648 : : struct ice_devargs *devargs = extra_args;
649 : :
650 [ # # ]: 0 : if (value == NULL || extra_args == NULL)
651 : : return -EINVAL;
652 : :
653 [ # # ]: 0 : if (parse_queue_proto_xtr(value, devargs) < 0) {
654 : 0 : PMD_DRV_LOG(ERR,
655 : : "The protocol extraction parameter is wrong : '%s'",
656 : : value);
657 : 0 : return -1;
658 : : }
659 : :
660 : : return 0;
661 : : }
662 : :
663 : : static int
664 : 0 : handle_field_offs_arg(__rte_unused const char *key, const char *value,
665 : : void *offs_args)
666 : : {
667 : : uint8_t *offset = offs_args;
668 : :
669 [ # # ]: 0 : if (value == NULL || offs_args == NULL)
670 : : return -EINVAL;
671 : :
672 [ # # ]: 0 : if (!isdigit(*value))
673 : : return -1;
674 : :
675 : 0 : *offset = atoi(value);
676 : :
677 : 0 : return 0;
678 : : }
679 : :
680 : : static int
681 : 0 : handle_field_name_arg(__rte_unused const char *key, const char *value,
682 : : void *name_args)
683 : : {
684 : : char *name = name_args;
685 : : int ret;
686 : :
687 [ # # ]: 0 : if (name == NULL || name_args == NULL)
688 : : return -EINVAL;
689 [ # # ]: 0 : if (isdigit(*value))
690 : : return -1;
691 : :
692 : : ret = strlcpy(name, value, RTE_MBUF_DYN_NAMESIZE);
693 [ # # ]: 0 : if (ret < 0 || ret >= RTE_MBUF_DYN_NAMESIZE) {
694 : 0 : PMD_DRV_LOG(ERR,
695 : : "The protocol extraction field name too long : '%s'",
696 : : name);
697 : 0 : return -1;
698 : : }
699 : : return 0;
700 : : }
701 : :
702 : : static int
703 : 0 : handle_ddp_filename_arg(__rte_unused const char *key, const char *value, void *name_args)
704 : : {
705 : : const char **filename = name_args;
706 [ # # ]: 0 : if (strlen(value) >= ICE_MAX_PKG_FILENAME_SIZE) {
707 : 0 : PMD_DRV_LOG(ERR, "The DDP package filename is too long : '%s'", value);
708 : 0 : return -1;
709 : : }
710 : 0 : *filename = strdup(value);
711 : 0 : return 0;
712 : : }
713 : :
714 : : static void
715 : 0 : ice_check_proto_xtr_support(struct ice_hw *hw)
716 : : {
717 : : #define FLX_REG(val, fld, idx) \
718 : : (((val) & GLFLXP_RXDID_FLX_WRD_##idx##_##fld##_M) >> \
719 : : GLFLXP_RXDID_FLX_WRD_##idx##_##fld##_S)
720 : : static struct {
721 : : uint32_t rxdid;
722 : : uint8_t opcode;
723 : : uint8_t protid_0;
724 : : uint8_t protid_1;
725 : : } xtr_sets[] = {
726 : : [PROTO_XTR_VLAN] = { ICE_RXDID_COMMS_AUX_VLAN,
727 : : ICE_RX_OPC_EXTRACT,
728 : : ICE_PROT_EVLAN_O, ICE_PROT_VLAN_O},
729 : : [PROTO_XTR_IPV4] = { ICE_RXDID_COMMS_AUX_IPV4,
730 : : ICE_RX_OPC_EXTRACT,
731 : : ICE_PROT_IPV4_OF_OR_S,
732 : : ICE_PROT_IPV4_OF_OR_S },
733 : : [PROTO_XTR_IPV6] = { ICE_RXDID_COMMS_AUX_IPV6,
734 : : ICE_RX_OPC_EXTRACT,
735 : : ICE_PROT_IPV6_OF_OR_S,
736 : : ICE_PROT_IPV6_OF_OR_S },
737 : : [PROTO_XTR_IPV6_FLOW] = { ICE_RXDID_COMMS_AUX_IPV6_FLOW,
738 : : ICE_RX_OPC_EXTRACT,
739 : : ICE_PROT_IPV6_OF_OR_S,
740 : : ICE_PROT_IPV6_OF_OR_S },
741 : : [PROTO_XTR_TCP] = { ICE_RXDID_COMMS_AUX_TCP,
742 : : ICE_RX_OPC_EXTRACT,
743 : : ICE_PROT_TCP_IL, ICE_PROT_ID_INVAL },
744 : : [PROTO_XTR_IP_OFFSET] = { ICE_RXDID_COMMS_AUX_IP_OFFSET,
745 : : ICE_RX_OPC_PROTID,
746 : : ICE_PROT_IPV4_OF_OR_S,
747 : : ICE_PROT_IPV6_OF_OR_S },
748 : : };
749 : : uint32_t i;
750 : :
751 [ # # ]: 0 : for (i = 0; i < RTE_DIM(xtr_sets); i++) {
752 : 0 : uint32_t rxdid = xtr_sets[i].rxdid;
753 : : uint32_t v;
754 : :
755 [ # # ]: 0 : if (xtr_sets[i].protid_0 != ICE_PROT_ID_INVAL) {
756 : 0 : v = ICE_READ_REG(hw, GLFLXP_RXDID_FLX_WRD_4(rxdid));
757 : :
758 [ # # ]: 0 : if (FLX_REG(v, PROT_MDID, 4) == xtr_sets[i].protid_0 &&
759 [ # # ]: 0 : FLX_REG(v, RXDID_OPCODE, 4) == xtr_sets[i].opcode)
760 : 0 : ice_proto_xtr_hw_support[i] = true;
761 : : }
762 : :
763 [ # # ]: 0 : if (xtr_sets[i].protid_1 != ICE_PROT_ID_INVAL) {
764 : 0 : v = ICE_READ_REG(hw, GLFLXP_RXDID_FLX_WRD_5(rxdid));
765 : :
766 [ # # ]: 0 : if (FLX_REG(v, PROT_MDID, 5) == xtr_sets[i].protid_1 &&
767 [ # # ]: 0 : FLX_REG(v, RXDID_OPCODE, 5) == xtr_sets[i].opcode)
768 : 0 : ice_proto_xtr_hw_support[i] = true;
769 : : }
770 : : }
771 : 0 : }
772 : :
773 : : static int
774 : 0 : ice_res_pool_init(struct ice_res_pool_info *pool, uint32_t base,
775 : : uint32_t num)
776 : : {
777 : : struct pool_entry *entry;
778 : :
779 [ # # ]: 0 : if (!pool || !num)
780 : : return -EINVAL;
781 : :
782 : 0 : entry = rte_zmalloc(NULL, sizeof(*entry), 0);
783 [ # # ]: 0 : if (!entry) {
784 : 0 : PMD_INIT_LOG(ERR,
785 : : "Failed to allocate memory for resource pool");
786 : 0 : return -ENOMEM;
787 : : }
788 : :
789 : : /* queue heap initialize */
790 : 0 : pool->num_free = num;
791 : 0 : pool->num_alloc = 0;
792 : 0 : pool->base = base;
793 : 0 : LIST_INIT(&pool->alloc_list);
794 : : LIST_INIT(&pool->free_list);
795 : :
796 : : /* Initialize element */
797 : 0 : entry->base = 0;
798 : 0 : entry->len = num;
799 : :
800 : 0 : LIST_INSERT_HEAD(&pool->free_list, entry, next);
801 : 0 : return 0;
802 : : }
803 : :
804 : : static int
805 : 0 : ice_res_pool_alloc(struct ice_res_pool_info *pool,
806 : : uint16_t num)
807 : : {
808 : : struct pool_entry *entry, *valid_entry;
809 : :
810 [ # # ]: 0 : if (!pool || !num) {
811 : 0 : PMD_INIT_LOG(ERR, "Invalid parameter");
812 : 0 : return -EINVAL;
813 : : }
814 : :
815 [ # # ]: 0 : if (pool->num_free < num) {
816 : 0 : PMD_INIT_LOG(ERR, "No resource. ask:%u, available:%u",
817 : : num, pool->num_free);
818 : 0 : return -ENOMEM;
819 : : }
820 : :
821 : : valid_entry = NULL;
822 : : /* Lookup in free list and find most fit one */
823 [ # # ]: 0 : LIST_FOREACH(entry, &pool->free_list, next) {
824 [ # # ]: 0 : if (entry->len >= num) {
825 : : /* Find best one */
826 [ # # ]: 0 : if (entry->len == num) {
827 : : valid_entry = entry;
828 : : break;
829 : : }
830 [ # # ]: 0 : if (!valid_entry ||
831 [ # # ]: 0 : valid_entry->len > entry->len)
832 : : valid_entry = entry;
833 : : }
834 : : }
835 : :
836 : : /* Not find one to satisfy the request, return */
837 [ # # ]: 0 : if (!valid_entry) {
838 : 0 : PMD_INIT_LOG(ERR, "No valid entry found");
839 : 0 : return -ENOMEM;
840 : : }
841 : : /**
842 : : * The entry have equal queue number as requested,
843 : : * remove it from alloc_list.
844 : : */
845 [ # # ]: 0 : if (valid_entry->len == num) {
846 [ # # ]: 0 : LIST_REMOVE(valid_entry, next);
847 : : } else {
848 : : /**
849 : : * The entry have more numbers than requested,
850 : : * create a new entry for alloc_list and minus its
851 : : * queue base and number in free_list.
852 : : */
853 : 0 : entry = rte_zmalloc(NULL, sizeof(*entry), 0);
854 [ # # ]: 0 : if (!entry) {
855 : 0 : PMD_INIT_LOG(ERR,
856 : : "Failed to allocate memory for "
857 : : "resource pool");
858 : 0 : return -ENOMEM;
859 : : }
860 : 0 : entry->base = valid_entry->base;
861 : 0 : entry->len = num;
862 : 0 : valid_entry->base += num;
863 : 0 : valid_entry->len -= num;
864 : : valid_entry = entry;
865 : : }
866 : :
867 : : /* Insert it into alloc list, not sorted */
868 [ # # ]: 0 : LIST_INSERT_HEAD(&pool->alloc_list, valid_entry, next);
869 : :
870 : 0 : pool->num_free -= valid_entry->len;
871 : 0 : pool->num_alloc += valid_entry->len;
872 : :
873 : 0 : return valid_entry->base + pool->base;
874 : : }
875 : :
876 : : static void
877 : 0 : ice_res_pool_destroy(struct ice_res_pool_info *pool)
878 : : {
879 : : struct pool_entry *entry, *next_entry;
880 : :
881 [ # # ]: 0 : if (!pool)
882 : : return;
883 : :
884 : 0 : for (entry = LIST_FIRST(&pool->alloc_list);
885 [ # # ]: 0 : entry && (next_entry = LIST_NEXT(entry, next), 1);
886 : : entry = next_entry) {
887 [ # # ]: 0 : LIST_REMOVE(entry, next);
888 : 0 : rte_free(entry);
889 : : }
890 : :
891 : 0 : for (entry = LIST_FIRST(&pool->free_list);
892 [ # # ]: 0 : entry && (next_entry = LIST_NEXT(entry, next), 1);
893 : : entry = next_entry) {
894 [ # # ]: 0 : LIST_REMOVE(entry, next);
895 : 0 : rte_free(entry);
896 : : }
897 : :
898 : 0 : pool->num_free = 0;
899 : 0 : pool->num_alloc = 0;
900 : 0 : pool->base = 0;
901 : 0 : LIST_INIT(&pool->alloc_list);
902 : 0 : LIST_INIT(&pool->free_list);
903 : : }
904 : :
905 : : static void
906 : : ice_vsi_config_default_rss(struct ice_aqc_vsi_props *info)
907 : : {
908 : : /* Set VSI LUT selection */
909 : : info->q_opt_rss = ICE_AQ_VSI_Q_OPT_RSS_LUT_VSI &
910 : : ICE_AQ_VSI_Q_OPT_RSS_LUT_M;
911 : : /* Set Hash scheme */
912 : : info->q_opt_rss |= ICE_AQ_VSI_Q_OPT_RSS_TPLZ &
913 : : ICE_AQ_VSI_Q_OPT_RSS_HASH_M;
914 : : /* enable TC */
915 : 0 : info->q_opt_tc = ICE_AQ_VSI_Q_OPT_TC_OVR_M;
916 : : }
917 : :
918 : : static int
919 : 0 : ice_vsi_config_tc_queue_mapping(struct ice_hw *hw, struct ice_vsi *vsi,
920 : : struct ice_aqc_vsi_props *info,
921 : : uint8_t enabled_tcmap)
922 : : {
923 : : uint16_t fls, qp_idx;
924 : :
925 : : /* default tc 0 now. Multi-TC supporting need to be done later.
926 : : * Configure TC and queue mapping parameters, for enabled TC,
927 : : * allocate qpnum_per_tc queues to this traffic.
928 : : */
929 [ # # ]: 0 : if (enabled_tcmap != 0x01) {
930 : 0 : PMD_INIT_LOG(ERR, "only TC0 is supported");
931 : 0 : return -ENOTSUP;
932 : : }
933 : :
934 : : /* vector 0 is reserved and 1 vector for ctrl vsi */
935 [ # # ]: 0 : if (vsi->adapter->hw.func_caps.common_cap.num_msix_vectors < 2) {
936 : 0 : vsi->nb_qps = 0;
937 : : } else {
938 : 0 : vsi->nb_qps = RTE_MIN
939 : : ((uint16_t)vsi->adapter->hw.func_caps.common_cap.num_msix_vectors - 2,
940 : : RTE_MIN(vsi->nb_qps, ICE_MAX_Q_PER_TC));
941 : :
942 : : /* cap max QPs to what the HW reports as num-children for each layer.
943 : : * Multiply num_children for each layer from the entry_point layer to
944 : : * the qgroup, or second-last layer.
945 : : * Avoid any potential overflow by using uint32_t type and breaking loop
946 : : * once we have a number greater than the already configured max.
947 : : */
948 : : uint32_t max_sched_vsi_nodes = 1;
949 [ # # ]: 0 : for (uint8_t i = hw->sw_entry_point_layer; i < hw->num_tx_sched_layers - 1; i++) {
950 : 0 : max_sched_vsi_nodes *= hw->max_children[i];
951 [ # # ]: 0 : if (max_sched_vsi_nodes >= vsi->nb_qps)
952 : : break;
953 : : }
954 : 0 : vsi->nb_qps = RTE_MIN(vsi->nb_qps, max_sched_vsi_nodes);
955 : : }
956 : :
957 : : /* nb_qps(hex) -> fls */
958 : : /* 0000 -> 0 */
959 : : /* 0001 -> 0 */
960 : : /* 0002 -> 1 */
961 : : /* 0003 ~ 0004 -> 2 */
962 : : /* 0005 ~ 0008 -> 3 */
963 : : /* 0009 ~ 0010 -> 4 */
964 : : /* 0011 ~ 0020 -> 5 */
965 : : /* 0021 ~ 0040 -> 6 */
966 : : /* 0041 ~ 0080 -> 7 */
967 : : /* 0081 ~ 0100 -> 8 */
968 [ # # # # ]: 0 : fls = (vsi->nb_qps == 0) ? 0 : rte_fls_u32(vsi->nb_qps - 1);
969 : :
970 : : qp_idx = 0;
971 : : /* Set tc and queue mapping with VSI */
972 : 0 : info->tc_mapping[0] = rte_cpu_to_le_16((qp_idx <<
973 : : ICE_AQ_VSI_TC_Q_OFFSET_S) |
974 : : (fls << ICE_AQ_VSI_TC_Q_NUM_S));
975 : :
976 : : /* Associate queue number with VSI */
977 : 0 : info->mapping_flags |= rte_cpu_to_le_16(ICE_AQ_VSI_Q_MAP_CONTIG);
978 : 0 : info->q_mapping[0] = rte_cpu_to_le_16(vsi->base_queue);
979 : 0 : info->q_mapping[1] = rte_cpu_to_le_16(vsi->nb_qps);
980 : 0 : info->valid_sections |=
981 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_RXQ_MAP_VALID);
982 : : /* Set the info.ingress_table and info.egress_table
983 : : * for UP translate table. Now just set it to 1:1 map by default
984 : : * -- 0b 111 110 101 100 011 010 001 000 == 0xFAC688
985 : : */
986 : : #define ICE_TC_QUEUE_TABLE_DFLT 0x00FAC688
987 : 0 : info->ingress_table = rte_cpu_to_le_32(ICE_TC_QUEUE_TABLE_DFLT);
988 : 0 : info->egress_table = rte_cpu_to_le_32(ICE_TC_QUEUE_TABLE_DFLT);
989 : 0 : info->outer_up_table = rte_cpu_to_le_32(ICE_TC_QUEUE_TABLE_DFLT);
990 : 0 : return 0;
991 : : }
992 : :
993 : : static int
994 : 0 : ice_init_mac_address(struct rte_eth_dev *dev)
995 : : {
996 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
997 : 0 : struct ice_adapter *ad = (struct ice_adapter *)hw->back;
998 : :
999 [ # # ]: 0 : if (!rte_is_unicast_ether_addr
1000 [ # # ]: 0 : ((struct rte_ether_addr *)hw->port_info[0].mac.lan_addr)) {
1001 : 0 : PMD_INIT_LOG(ERR, "Invalid MAC address");
1002 : 0 : return -EINVAL;
1003 : : }
1004 : :
1005 : : rte_ether_addr_copy(
1006 : : (struct rte_ether_addr *)hw->port_info[0].mac.lan_addr,
1007 : : (struct rte_ether_addr *)hw->port_info[0].mac.perm_addr);
1008 : :
1009 : 0 : dev->data->mac_addrs =
1010 : 0 : rte_zmalloc(NULL, sizeof(struct rte_ether_addr) * ICE_NUM_MACADDR_MAX, 0);
1011 [ # # ]: 0 : if (!dev->data->mac_addrs) {
1012 : 0 : PMD_INIT_LOG(ERR,
1013 : : "Failed to allocate memory to store mac address");
1014 : 0 : return -ENOMEM;
1015 : : }
1016 : : /* store it to dev data */
1017 [ # # ]: 0 : if (ad->devargs.default_mac_disable != 1)
1018 : 0 : rte_ether_addr_copy((struct rte_ether_addr *)hw->port_info[0].mac.perm_addr,
1019 : : &dev->data->mac_addrs[0]);
1020 : : return 0;
1021 : : }
1022 : :
1023 : : /* Find out specific MAC filter */
1024 : : static struct ice_mac_filter *
1025 : : ice_find_mac_filter(struct ice_vsi *vsi, struct rte_ether_addr *macaddr)
1026 : : {
1027 : : struct ice_mac_filter *f;
1028 : :
1029 [ # # # # ]: 0 : TAILQ_FOREACH(f, &vsi->mac_list, next) {
1030 [ # # # # ]: 0 : if (rte_is_same_ether_addr(macaddr, &f->mac_info.mac_addr))
1031 : : return f;
1032 : : }
1033 : :
1034 : : return NULL;
1035 : : }
1036 : :
1037 : : static int
1038 : 0 : ice_add_mac_filter(struct ice_vsi *vsi, struct rte_ether_addr *mac_addr)
1039 : : {
1040 : : struct ice_fltr_list_entry *m_list_itr = NULL;
1041 : : struct ice_mac_filter *f;
1042 : : struct LIST_HEAD_TYPE list_head;
1043 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
1044 : 0 : struct ice_adapter *ad = (struct ice_adapter *)hw->back;
1045 : : int ret = 0;
1046 : :
1047 [ # # # # ]: 0 : if (ad->devargs.default_mac_disable == 1 && rte_is_same_ether_addr(mac_addr,
1048 [ # # ]: 0 : (struct rte_ether_addr *)hw->port_info[0].mac.perm_addr)) {
1049 : 0 : PMD_DRV_LOG(ERR, "This Default MAC filter is disabled.");
1050 : 0 : return 0;
1051 : : }
1052 : : /* If it's added and configured, return */
1053 : : f = ice_find_mac_filter(vsi, mac_addr);
1054 [ # # ]: 0 : if (f) {
1055 : 0 : PMD_DRV_LOG(INFO, "This MAC filter already exists.");
1056 : 0 : return 0;
1057 : : }
1058 : :
1059 : 0 : INIT_LIST_HEAD(&list_head);
1060 : :
1061 : : m_list_itr = (struct ice_fltr_list_entry *)
1062 : 0 : ice_malloc(hw, sizeof(*m_list_itr));
1063 [ # # ]: 0 : if (!m_list_itr) {
1064 : : ret = -ENOMEM;
1065 : 0 : goto DONE;
1066 : : }
1067 [ # # ]: 0 : ice_memcpy(m_list_itr->fltr_info.l_data.mac.mac_addr,
1068 : : mac_addr, ETH_ALEN, ICE_NONDMA_TO_NONDMA);
1069 : 0 : m_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1070 : 0 : m_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1071 : 0 : m_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_MAC;
1072 : 0 : m_list_itr->fltr_info.flag = ICE_FLTR_TX;
1073 : 0 : m_list_itr->fltr_info.vsi_handle = vsi->idx;
1074 : :
1075 [ # # ]: 0 : LIST_ADD(&m_list_itr->list_entry, &list_head);
1076 : :
1077 : : /* Add the mac */
1078 : 0 : ret = ice_add_mac(hw, &list_head);
1079 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1080 : 0 : PMD_DRV_LOG(ERR, "Failed to add MAC filter");
1081 : : ret = -EINVAL;
1082 : 0 : goto DONE;
1083 : : }
1084 : : /* Add the mac addr into mac list */
1085 : 0 : f = rte_zmalloc(NULL, sizeof(*f), 0);
1086 [ # # ]: 0 : if (!f) {
1087 : 0 : PMD_DRV_LOG(ERR, "failed to allocate memory");
1088 : : ret = -ENOMEM;
1089 : 0 : goto DONE;
1090 : : }
1091 : : rte_ether_addr_copy(mac_addr, &f->mac_info.mac_addr);
1092 : 0 : TAILQ_INSERT_TAIL(&vsi->mac_list, f, next);
1093 : 0 : vsi->mac_num++;
1094 : :
1095 : : ret = 0;
1096 : :
1097 : 0 : DONE:
1098 : 0 : rte_free(m_list_itr);
1099 : 0 : return ret;
1100 : : }
1101 : :
1102 : : static int
1103 : 0 : ice_remove_mac_filter(struct ice_vsi *vsi, struct rte_ether_addr *mac_addr)
1104 : : {
1105 : : struct ice_fltr_list_entry *m_list_itr = NULL;
1106 : : struct ice_mac_filter *f;
1107 : : struct LIST_HEAD_TYPE list_head;
1108 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
1109 : : int ret = 0;
1110 : :
1111 : : /* Can't find it, return an error */
1112 : : f = ice_find_mac_filter(vsi, mac_addr);
1113 [ # # ]: 0 : if (!f)
1114 : : return -EINVAL;
1115 : :
1116 : 0 : INIT_LIST_HEAD(&list_head);
1117 : :
1118 : : m_list_itr = (struct ice_fltr_list_entry *)
1119 : 0 : ice_malloc(hw, sizeof(*m_list_itr));
1120 [ # # ]: 0 : if (!m_list_itr) {
1121 : : ret = -ENOMEM;
1122 : 0 : goto DONE;
1123 : : }
1124 [ # # ]: 0 : ice_memcpy(m_list_itr->fltr_info.l_data.mac.mac_addr,
1125 : : mac_addr, ETH_ALEN, ICE_NONDMA_TO_NONDMA);
1126 : 0 : m_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1127 : 0 : m_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1128 : 0 : m_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_MAC;
1129 : 0 : m_list_itr->fltr_info.flag = ICE_FLTR_TX;
1130 : 0 : m_list_itr->fltr_info.vsi_handle = vsi->idx;
1131 : :
1132 [ # # ]: 0 : LIST_ADD(&m_list_itr->list_entry, &list_head);
1133 : :
1134 : : /* remove the mac filter */
1135 : 0 : ret = ice_remove_mac(hw, &list_head);
1136 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1137 : 0 : PMD_DRV_LOG(ERR, "Failed to remove MAC filter");
1138 : : ret = -EINVAL;
1139 : 0 : goto DONE;
1140 : : }
1141 : :
1142 : : /* Remove the mac addr from mac list */
1143 [ # # ]: 0 : TAILQ_REMOVE(&vsi->mac_list, f, next);
1144 : 0 : rte_free(f);
1145 : 0 : vsi->mac_num--;
1146 : :
1147 : : ret = 0;
1148 : 0 : DONE:
1149 : 0 : rte_free(m_list_itr);
1150 : 0 : return ret;
1151 : : }
1152 : :
1153 : : /* Find out specific VLAN filter */
1154 : : static struct ice_vlan_filter *
1155 : : ice_find_vlan_filter(struct ice_vsi *vsi, struct ice_vlan *vlan)
1156 : : {
1157 : : struct ice_vlan_filter *f;
1158 : :
1159 [ # # # # ]: 0 : TAILQ_FOREACH(f, &vsi->vlan_list, next) {
1160 [ # # # # ]: 0 : if (vlan->tpid == f->vlan_info.vlan.tpid &&
1161 [ # # # # ]: 0 : vlan->vid == f->vlan_info.vlan.vid)
1162 : : return f;
1163 : : }
1164 : :
1165 : : return NULL;
1166 : : }
1167 : :
1168 : : static int
1169 : 0 : ice_add_vlan_filter(struct ice_vsi *vsi, struct ice_vlan *vlan)
1170 : : {
1171 : : struct ice_fltr_list_entry *v_list_itr = NULL;
1172 : : struct ice_vlan_filter *f;
1173 : : struct LIST_HEAD_TYPE list_head;
1174 : : struct ice_hw *hw;
1175 : : int ret = 0;
1176 : :
1177 [ # # # # ]: 0 : if (!vsi || vlan->vid > RTE_ETHER_MAX_VLAN_ID)
1178 : : return -EINVAL;
1179 : :
1180 : 0 : hw = ICE_VSI_TO_HW(vsi);
1181 : :
1182 : : /* If it's added and configured, return. */
1183 : : f = ice_find_vlan_filter(vsi, vlan);
1184 [ # # ]: 0 : if (f) {
1185 : 0 : PMD_DRV_LOG(INFO, "This VLAN filter already exists.");
1186 : 0 : return 0;
1187 : : }
1188 : :
1189 [ # # ]: 0 : if (!vsi->vlan_anti_spoof_on && !vsi->vlan_filter_on)
1190 : : return 0;
1191 : :
1192 : 0 : INIT_LIST_HEAD(&list_head);
1193 : :
1194 : : v_list_itr = (struct ice_fltr_list_entry *)
1195 : 0 : ice_malloc(hw, sizeof(*v_list_itr));
1196 [ # # ]: 0 : if (!v_list_itr) {
1197 : : ret = -ENOMEM;
1198 : 0 : goto DONE;
1199 : : }
1200 : 0 : v_list_itr->fltr_info.l_data.vlan.vlan_id = vlan->vid;
1201 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid = vlan->tpid;
1202 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid_valid = true;
1203 : 0 : v_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1204 : 0 : v_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1205 : 0 : v_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_VLAN;
1206 : 0 : v_list_itr->fltr_info.flag = ICE_FLTR_TX;
1207 : 0 : v_list_itr->fltr_info.vsi_handle = vsi->idx;
1208 : :
1209 [ # # ]: 0 : LIST_ADD(&v_list_itr->list_entry, &list_head);
1210 : :
1211 : : /* Add the vlan */
1212 : 0 : ret = ice_add_vlan(hw, &list_head);
1213 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1214 : 0 : PMD_DRV_LOG(ERR, "Failed to add VLAN filter");
1215 : : ret = -EINVAL;
1216 : 0 : goto DONE;
1217 : : }
1218 : :
1219 : : /* Add vlan into vlan list */
1220 : 0 : f = rte_zmalloc(NULL, sizeof(*f), 0);
1221 [ # # ]: 0 : if (!f) {
1222 : 0 : PMD_DRV_LOG(ERR, "failed to allocate memory");
1223 : : ret = -ENOMEM;
1224 : 0 : goto DONE;
1225 : : }
1226 : 0 : f->vlan_info.vlan.tpid = vlan->tpid;
1227 : 0 : f->vlan_info.vlan.vid = vlan->vid;
1228 : 0 : TAILQ_INSERT_TAIL(&vsi->vlan_list, f, next);
1229 : 0 : vsi->vlan_num++;
1230 : :
1231 : : ret = 0;
1232 : :
1233 : 0 : DONE:
1234 : 0 : rte_free(v_list_itr);
1235 : 0 : return ret;
1236 : : }
1237 : :
1238 : : static int
1239 : 0 : ice_remove_vlan_filter(struct ice_vsi *vsi, struct ice_vlan *vlan)
1240 : : {
1241 : : struct ice_fltr_list_entry *v_list_itr = NULL;
1242 : : struct ice_vlan_filter *f;
1243 : : struct LIST_HEAD_TYPE list_head;
1244 : : struct ice_hw *hw;
1245 : : int ret = 0;
1246 : :
1247 [ # # # # ]: 0 : if (!vsi || vlan->vid > RTE_ETHER_MAX_VLAN_ID)
1248 : : return -EINVAL;
1249 : :
1250 : 0 : hw = ICE_VSI_TO_HW(vsi);
1251 : :
1252 : : /* Can't find it, return an error */
1253 : : f = ice_find_vlan_filter(vsi, vlan);
1254 [ # # ]: 0 : if (!f)
1255 : : return -EINVAL;
1256 : :
1257 : 0 : INIT_LIST_HEAD(&list_head);
1258 : :
1259 : : v_list_itr = (struct ice_fltr_list_entry *)
1260 : 0 : ice_malloc(hw, sizeof(*v_list_itr));
1261 [ # # ]: 0 : if (!v_list_itr) {
1262 : : ret = -ENOMEM;
1263 : 0 : goto DONE;
1264 : : }
1265 : :
1266 : 0 : v_list_itr->fltr_info.l_data.vlan.vlan_id = vlan->vid;
1267 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid = vlan->tpid;
1268 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid_valid = true;
1269 : 0 : v_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1270 : 0 : v_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1271 : 0 : v_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_VLAN;
1272 : 0 : v_list_itr->fltr_info.flag = ICE_FLTR_TX;
1273 : 0 : v_list_itr->fltr_info.vsi_handle = vsi->idx;
1274 : :
1275 [ # # ]: 0 : LIST_ADD(&v_list_itr->list_entry, &list_head);
1276 : :
1277 : : /* remove the vlan filter */
1278 : 0 : ret = ice_remove_vlan(hw, &list_head);
1279 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1280 : 0 : PMD_DRV_LOG(ERR, "Failed to remove VLAN filter");
1281 : : ret = -EINVAL;
1282 : 0 : goto DONE;
1283 : : }
1284 : :
1285 : : /* Remove the vlan id from vlan list */
1286 [ # # ]: 0 : TAILQ_REMOVE(&vsi->vlan_list, f, next);
1287 : 0 : rte_free(f);
1288 : 0 : vsi->vlan_num--;
1289 : :
1290 : : ret = 0;
1291 : 0 : DONE:
1292 : 0 : rte_free(v_list_itr);
1293 : 0 : return ret;
1294 : : }
1295 : :
1296 : : static int
1297 : 0 : ice_remove_all_mac_vlan_filters(struct ice_vsi *vsi)
1298 : : {
1299 : : struct ice_mac_filter *m_f;
1300 : : struct ice_vlan_filter *v_f;
1301 : : void *temp;
1302 : : int ret = 0;
1303 : :
1304 [ # # # # ]: 0 : if (!vsi || !vsi->mac_num)
1305 : : return -EINVAL;
1306 : :
1307 [ # # ]: 0 : RTE_TAILQ_FOREACH_SAFE(m_f, &vsi->mac_list, next, temp) {
1308 : 0 : ret = ice_remove_mac_filter(vsi, &m_f->mac_info.mac_addr);
1309 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1310 : : ret = -EINVAL;
1311 : 0 : goto DONE;
1312 : : }
1313 : : }
1314 : :
1315 [ # # ]: 0 : if (vsi->vlan_num == 0)
1316 : : return 0;
1317 : :
1318 [ # # ]: 0 : RTE_TAILQ_FOREACH_SAFE(v_f, &vsi->vlan_list, next, temp) {
1319 : 0 : ret = ice_remove_vlan_filter(vsi, &v_f->vlan_info.vlan);
1320 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1321 : : ret = -EINVAL;
1322 : 0 : goto DONE;
1323 : : }
1324 : : }
1325 : :
1326 : 0 : DONE:
1327 : : return ret;
1328 : : }
1329 : :
1330 : : /* Enable IRQ0 */
1331 : : static void
1332 : : ice_pf_enable_irq0(struct ice_hw *hw)
1333 : : {
1334 : : /* reset the registers */
1335 : 0 : ICE_WRITE_REG(hw, PFINT_OICR_ENA, 0);
1336 : 0 : ICE_READ_REG(hw, PFINT_OICR);
1337 : :
1338 : : #ifdef ICE_LSE_SPT
1339 : : ICE_WRITE_REG(hw, PFINT_OICR_ENA,
1340 : : (uint32_t)(PFINT_OICR_ENA_INT_ENA_M &
1341 : : (~PFINT_OICR_LINK_STAT_CHANGE_M)));
1342 : :
1343 : : ICE_WRITE_REG(hw, PFINT_OICR_CTL,
1344 : : (0 & PFINT_OICR_CTL_MSIX_INDX_M) |
1345 : : ((0 << PFINT_OICR_CTL_ITR_INDX_S) &
1346 : : PFINT_OICR_CTL_ITR_INDX_M) |
1347 : : PFINT_OICR_CTL_CAUSE_ENA_M);
1348 : :
1349 : : ICE_WRITE_REG(hw, PFINT_FW_CTL,
1350 : : (0 & PFINT_FW_CTL_MSIX_INDX_M) |
1351 : : ((0 << PFINT_FW_CTL_ITR_INDX_S) &
1352 : : PFINT_FW_CTL_ITR_INDX_M) |
1353 : : PFINT_FW_CTL_CAUSE_ENA_M);
1354 : : #else
1355 : 0 : ICE_WRITE_REG(hw, PFINT_OICR_ENA, PFINT_OICR_ENA_INT_ENA_M);
1356 : : #endif
1357 : :
1358 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0),
1359 : : GLINT_DYN_CTL_INTENA_M |
1360 : : GLINT_DYN_CTL_CLEARPBA_M |
1361 : : GLINT_DYN_CTL_ITR_INDX_M);
1362 : :
1363 : 0 : ice_flush(hw);
1364 : : }
1365 : :
1366 : : /* Disable IRQ0 */
1367 : : static void
1368 : : ice_pf_disable_irq0(struct ice_hw *hw)
1369 : : {
1370 : : /* Disable all interrupt types */
1371 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0), GLINT_DYN_CTL_WB_ON_ITR_M);
1372 : 0 : ice_flush(hw);
1373 : : }
1374 : :
1375 : : #ifdef ICE_LSE_SPT
1376 : : static void
1377 : : ice_handle_aq_msg(struct rte_eth_dev *dev)
1378 : : {
1379 : : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1380 : : struct ice_ctl_q_info *cq = &hw->adminq;
1381 : : struct ice_rq_event_info event;
1382 : : uint16_t pending, opcode;
1383 : : int ret;
1384 : :
1385 : : event.buf_len = ICE_AQ_MAX_BUF_LEN;
1386 : : event.msg_buf = rte_zmalloc(NULL, event.buf_len, 0);
1387 : : if (!event.msg_buf) {
1388 : : PMD_DRV_LOG(ERR, "Failed to allocate mem");
1389 : : return;
1390 : : }
1391 : :
1392 : : pending = 1;
1393 : : while (pending) {
1394 : : ret = ice_clean_rq_elem(hw, cq, &event, &pending);
1395 : :
1396 : : if (ret != ICE_SUCCESS) {
1397 : : PMD_DRV_LOG(INFO,
1398 : : "Failed to read msg from AdminQ, "
1399 : : "adminq_err: %u",
1400 : : hw->adminq.sq_last_status);
1401 : : break;
1402 : : }
1403 : : opcode = rte_le_to_cpu_16(event.desc.opcode);
1404 : :
1405 : : switch (opcode) {
1406 : : case ice_aqc_opc_get_link_status:
1407 : : ret = ice_link_update(dev, 0);
1408 : : if (!ret)
1409 : : rte_eth_dev_callback_process
1410 : : (dev, RTE_ETH_EVENT_INTR_LSC, NULL);
1411 : : break;
1412 : : default:
1413 : : PMD_DRV_LOG(DEBUG, "Request %u is not supported yet",
1414 : : opcode);
1415 : : break;
1416 : : }
1417 : : }
1418 : : rte_free(event.msg_buf);
1419 : : }
1420 : : #endif
1421 : :
1422 : : /**
1423 : : * Interrupt handler triggered by NIC for handling
1424 : : * specific interrupt.
1425 : : *
1426 : : * @param handle
1427 : : * Pointer to interrupt handle.
1428 : : * @param param
1429 : : * The address of parameter (struct rte_eth_dev *) registered before.
1430 : : *
1431 : : * @return
1432 : : * void
1433 : : */
1434 : : static void
1435 : 0 : ice_interrupt_handler(void *param)
1436 : : {
1437 : : struct rte_eth_dev *dev = (struct rte_eth_dev *)param;
1438 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1439 : : uint32_t oicr;
1440 : : uint32_t reg;
1441 : : uint8_t pf_num;
1442 : : uint8_t event;
1443 : : uint16_t queue;
1444 : : int ret;
1445 : : #ifdef ICE_LSE_SPT
1446 : : uint32_t int_fw_ctl;
1447 : : #endif
1448 : :
1449 : : /* Disable interrupt */
1450 : : ice_pf_disable_irq0(hw);
1451 : :
1452 : : /* read out interrupt causes */
1453 : 0 : oicr = ICE_READ_REG(hw, PFINT_OICR);
1454 : : #ifdef ICE_LSE_SPT
1455 : : int_fw_ctl = ICE_READ_REG(hw, PFINT_FW_CTL);
1456 : : #endif
1457 : :
1458 : : /* No interrupt event indicated */
1459 [ # # ]: 0 : if (!(oicr & PFINT_OICR_INTEVENT_M)) {
1460 : 0 : PMD_DRV_LOG(INFO, "No interrupt event");
1461 : 0 : goto done;
1462 : : }
1463 : :
1464 : : #ifdef ICE_LSE_SPT
1465 : : if (int_fw_ctl & PFINT_FW_CTL_INTEVENT_M) {
1466 : : PMD_DRV_LOG(INFO, "FW_CTL: link state change event");
1467 : : ice_handle_aq_msg(dev);
1468 : : }
1469 : : #else
1470 [ # # ]: 0 : if (oicr & PFINT_OICR_LINK_STAT_CHANGE_M) {
1471 : 0 : PMD_DRV_LOG(INFO, "OICR: link state change event");
1472 : 0 : ret = ice_link_update(dev, 0);
1473 [ # # ]: 0 : if (!ret)
1474 : 0 : rte_eth_dev_callback_process
1475 : : (dev, RTE_ETH_EVENT_INTR_LSC, NULL);
1476 : : }
1477 : : #endif
1478 : :
1479 [ # # ]: 0 : if (oicr & PFINT_OICR_MAL_DETECT_M) {
1480 : 0 : PMD_DRV_LOG(WARNING, "OICR: MDD event");
1481 : 0 : reg = ICE_READ_REG(hw, GL_MDET_TX_PQM);
1482 [ # # ]: 0 : if (reg & GL_MDET_TX_PQM_VALID_M) {
1483 : 0 : pf_num = (reg & GL_MDET_TX_PQM_PF_NUM_M) >>
1484 : : GL_MDET_TX_PQM_PF_NUM_S;
1485 : 0 : event = (reg & GL_MDET_TX_PQM_MAL_TYPE_M) >>
1486 : : GL_MDET_TX_PQM_MAL_TYPE_S;
1487 : 0 : queue = (reg & GL_MDET_TX_PQM_QNUM_M) >>
1488 : : GL_MDET_TX_PQM_QNUM_S;
1489 : :
1490 : 0 : PMD_DRV_LOG(WARNING, "Malicious Driver Detection event "
1491 : : "%d by PQM on TX queue %d PF# %d",
1492 : : event, queue, pf_num);
1493 : : }
1494 : :
1495 : 0 : reg = ICE_READ_REG(hw, GL_MDET_TX_TCLAN);
1496 [ # # ]: 0 : if (reg & GL_MDET_TX_TCLAN_VALID_M) {
1497 : 0 : pf_num = (reg & GL_MDET_TX_TCLAN_PF_NUM_M) >>
1498 : : GL_MDET_TX_TCLAN_PF_NUM_S;
1499 : 0 : event = (reg & GL_MDET_TX_TCLAN_MAL_TYPE_M) >>
1500 : : GL_MDET_TX_TCLAN_MAL_TYPE_S;
1501 : 0 : queue = (reg & GL_MDET_TX_TCLAN_QNUM_M) >>
1502 : : GL_MDET_TX_TCLAN_QNUM_S;
1503 : :
1504 : 0 : PMD_DRV_LOG(WARNING, "Malicious Driver Detection event "
1505 : : "%d by TCLAN on TX queue %d PF# %d",
1506 : : event, queue, pf_num);
1507 : : }
1508 : :
1509 : 0 : reg = ICE_READ_REG(hw, GL_MDET_TX_TDPU);
1510 [ # # ]: 0 : if (reg & GL_MDET_TX_TDPU_VALID_M) {
1511 : 0 : pf_num = (reg & GL_MDET_TX_TDPU_PF_NUM_M) >>
1512 : : GL_MDET_TX_TDPU_PF_NUM_S;
1513 : 0 : event = (reg & GL_MDET_TX_TDPU_MAL_TYPE_M) >>
1514 : : GL_MDET_TX_TDPU_MAL_TYPE_S;
1515 : 0 : queue = (reg & GL_MDET_TX_TDPU_QNUM_M) >>
1516 : : GL_MDET_TX_TDPU_QNUM_S;
1517 : :
1518 : 0 : PMD_DRV_LOG(WARNING, "Malicious Driver Detection event "
1519 : : "%d by TDPU on TX queue %d PF# %d",
1520 : : event, queue, pf_num);
1521 : : }
1522 : : }
1523 : 0 : done:
1524 : : /* Enable interrupt */
1525 : : ice_pf_enable_irq0(hw);
1526 : 0 : rte_intr_ack(dev->intr_handle);
1527 : 0 : }
1528 : :
1529 : : static void
1530 : 0 : ice_init_proto_xtr(struct rte_eth_dev *dev)
1531 : : {
1532 : 0 : struct ice_adapter *ad =
1533 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
1534 : : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
1535 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1536 : : const struct proto_xtr_ol_flag *ol_flag;
1537 : : bool proto_xtr_enable = false;
1538 : : int offset, field_offs;
1539 : : uint16_t i;
1540 : :
1541 : 0 : pf->proto_xtr = rte_zmalloc(NULL, pf->lan_nb_qps, 0);
1542 [ # # ]: 0 : if (unlikely(pf->proto_xtr == NULL)) {
1543 : 0 : PMD_DRV_LOG(ERR, "No memory for setting up protocol extraction table");
1544 : 0 : return;
1545 : : }
1546 : :
1547 [ # # ]: 0 : for (i = 0; i < pf->lan_nb_qps; i++) {
1548 [ # # ]: 0 : pf->proto_xtr[i] = ad->devargs.proto_xtr[i] != PROTO_XTR_NONE ?
1549 : : ad->devargs.proto_xtr[i] :
1550 : : ad->devargs.proto_xtr_dflt;
1551 : :
1552 [ # # ]: 0 : if (pf->proto_xtr[i] != PROTO_XTR_NONE) {
1553 : : uint8_t type = pf->proto_xtr[i];
1554 : :
1555 : 0 : ice_proto_xtr_ol_flag_params[type].required = true;
1556 : : proto_xtr_enable = true;
1557 : : }
1558 : : }
1559 : :
1560 [ # # ]: 0 : if (likely(!proto_xtr_enable)) {
1561 : 0 : ad->devargs.xtr_field_offs = -1;
1562 : 0 : return;
1563 : : }
1564 : :
1565 : 0 : ice_check_proto_xtr_support(hw);
1566 : :
1567 : : /*check mbuf dynfield*/
1568 : 0 : field_offs = rte_mbuf_dynfield_lookup(ad->devargs.xtr_field_name, NULL);
1569 [ # # ]: 0 : if (ad->devargs.xtr_field_offs == field_offs) {
1570 : 0 : PMD_DRV_LOG(DEBUG,
1571 : : "Protocol extraction metadata offset in mbuf is : %d",
1572 : : ad->devargs.xtr_field_offs);
1573 : : } else {
1574 : 0 : PMD_DRV_LOG(ERR, "Invalid field offset or name, no match dynfield, [%d],[%s]",
1575 : : ad->devargs.xtr_field_offs, ad->devargs.xtr_field_name);
1576 : 0 : ad->devargs.xtr_field_offs = -1;
1577 : 0 : return;
1578 : : }
1579 : :
1580 : 0 : PMD_DRV_LOG(DEBUG,
1581 : : "Protocol extraction metadata offset in mbuf is : %d",
1582 : : ad->devargs.xtr_field_offs);
1583 : :
1584 [ # # ]: 0 : for (i = 0; i < RTE_DIM(ice_proto_xtr_ol_flag_params); i++) {
1585 : 0 : ol_flag = &ice_proto_xtr_ol_flag_params[i];
1586 : :
1587 : 0 : ad->devargs.xtr_flag_offs[i] = 0xff;
1588 : :
1589 [ # # ]: 0 : if (!ol_flag->required)
1590 : 0 : continue;
1591 : :
1592 [ # # ]: 0 : if (!ice_proto_xtr_hw_support[i]) {
1593 : 0 : PMD_DRV_LOG(ERR,
1594 : : "Protocol extraction type %u is not supported in hardware",
1595 : : i);
1596 : 0 : ad->devargs.xtr_field_offs = -1;
1597 : 0 : break;
1598 : : }
1599 : :
1600 : 0 : offset = rte_mbuf_dynflag_register(&ol_flag->param);
1601 [ # # ]: 0 : if (unlikely(offset == -1)) {
1602 : 0 : PMD_DRV_LOG(ERR,
1603 : : "Protocol extraction offload '%s' failed to register with error %d",
1604 : : ol_flag->param.name, -rte_errno);
1605 : :
1606 : 0 : ad->devargs.xtr_field_offs = -1;
1607 : 0 : break;
1608 : : }
1609 : :
1610 : 0 : PMD_DRV_LOG(DEBUG,
1611 : : "Protocol extraction offload '%s' offset in mbuf is : %d",
1612 : : ol_flag->param.name, offset);
1613 : :
1614 : 0 : ad->devargs.xtr_flag_offs[i] = offset;
1615 : : }
1616 : : }
1617 : :
1618 : : /* Initialize SW parameters of PF */
1619 : : static int
1620 : 0 : ice_pf_sw_init(struct rte_eth_dev *dev)
1621 : : {
1622 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
1623 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1624 : :
1625 : 0 : pf->lan_nb_qp_max =
1626 : 0 : (uint16_t)RTE_MIN(hw->func_caps.common_cap.num_txq,
1627 : : hw->func_caps.common_cap.num_rxq);
1628 : :
1629 : 0 : pf->lan_nb_qps = pf->lan_nb_qp_max;
1630 : :
1631 : 0 : ice_init_proto_xtr(dev);
1632 : :
1633 [ # # ]: 0 : if (hw->func_caps.fd_fltr_guar > 0 ||
1634 [ # # ]: 0 : hw->func_caps.fd_fltr_best_effort > 0) {
1635 : 0 : pf->flags |= ICE_FLAG_FDIR;
1636 : 0 : pf->fdir_nb_qps = ICE_DEFAULT_QP_NUM_FDIR;
1637 : 0 : pf->lan_nb_qps = pf->lan_nb_qp_max - pf->fdir_nb_qps;
1638 : : } else {
1639 : 0 : pf->fdir_nb_qps = 0;
1640 : : }
1641 : 0 : pf->fdir_qp_offset = 0;
1642 : :
1643 : 0 : return 0;
1644 : : }
1645 : :
1646 : : struct ice_vsi *
1647 : 0 : ice_setup_vsi(struct ice_pf *pf, enum ice_vsi_type type)
1648 : : {
1649 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1650 : : struct ice_vsi *vsi = NULL;
1651 : : struct ice_vsi_ctx vsi_ctx;
1652 : : int ret;
1653 : 0 : struct rte_ether_addr broadcast = {
1654 : : .addr_bytes = {0xff, 0xff, 0xff, 0xff, 0xff, 0xff} };
1655 : : struct rte_ether_addr mac_addr;
1656 : 0 : uint16_t max_txqs[ICE_MAX_TRAFFIC_CLASS] = { 0 };
1657 : : uint8_t tc_bitmap = 0x1;
1658 : : uint16_t cfg;
1659 : :
1660 : : /* hw->num_lports = 1 in NIC mode */
1661 : 0 : vsi = rte_zmalloc(NULL, sizeof(struct ice_vsi), 0);
1662 [ # # ]: 0 : if (!vsi)
1663 : : return NULL;
1664 : :
1665 : 0 : vsi->idx = pf->next_vsi_idx;
1666 : 0 : pf->next_vsi_idx++;
1667 : 0 : vsi->type = type;
1668 : 0 : vsi->adapter = ICE_PF_TO_ADAPTER(pf);
1669 : 0 : vsi->max_macaddrs = ICE_NUM_MACADDR_MAX;
1670 : 0 : vsi->vlan_anti_spoof_on = 0;
1671 : 0 : vsi->vlan_filter_on = 1;
1672 : 0 : TAILQ_INIT(&vsi->mac_list);
1673 : 0 : TAILQ_INIT(&vsi->vlan_list);
1674 : :
1675 : : /* Be sync with RTE_ETH_RSS_RETA_SIZE_x maximum value definition */
1676 : 0 : pf->hash_lut_size = hw->func_caps.common_cap.rss_table_size >
1677 : 0 : RTE_ETH_RSS_RETA_SIZE_512 ? RTE_ETH_RSS_RETA_SIZE_512 :
1678 : : hw->func_caps.common_cap.rss_table_size;
1679 : 0 : pf->flags |= ICE_FLAG_RSS_AQ_CAPABLE;
1680 : :
1681 : : /* Defines the type of outer tag expected */
1682 [ # # # ]: 0 : pf->outer_ethertype = RTE_ETHER_TYPE_VLAN;
1683 : :
1684 : : memset(&vsi_ctx, 0, sizeof(vsi_ctx));
1685 [ # # # ]: 0 : switch (type) {
1686 : 0 : case ICE_VSI_PF:
1687 : 0 : vsi->nb_qps = pf->lan_nb_qps;
1688 : 0 : vsi->base_queue = 1;
1689 : : ice_vsi_config_default_rss(&vsi_ctx.info);
1690 : 0 : vsi_ctx.alloc_from_pool = true;
1691 : 0 : vsi_ctx.flags = ICE_AQ_VSI_TYPE_PF;
1692 : : /* switch_id is queried by get_switch_config aq, which is done
1693 : : * by ice_init_hw
1694 : : */
1695 : 0 : vsi_ctx.info.sw_id = hw->port_info->sw_id;
1696 : : vsi_ctx.info.sw_flags = ICE_AQ_VSI_SW_FLAG_LOCAL_LB;
1697 : 0 : vsi_ctx.info.sw_flags |= ICE_AQ_VSI_SW_FLAG_SRC_PRUNE;
1698 : : cfg = ICE_AQ_VSI_PROP_SW_VALID;
1699 : 0 : vsi_ctx.info.valid_sections |= rte_cpu_to_le_16(cfg);
1700 : 0 : vsi_ctx.info.sw_flags2 = ICE_AQ_VSI_SW_FLAG_LAN_ENA;
1701 : : /* Allow all untagged or tagged packets */
1702 : : vsi_ctx.info.inner_vlan_flags = ICE_AQ_VSI_INNER_VLAN_TX_MODE_ALL;
1703 : 0 : vsi_ctx.info.inner_vlan_flags |= ICE_AQ_VSI_INNER_VLAN_EMODE_NOTHING;
1704 : 0 : vsi_ctx.info.q_opt_rss = ICE_AQ_VSI_Q_OPT_RSS_LUT_PF |
1705 : : ICE_AQ_VSI_Q_OPT_RSS_TPLZ;
1706 [ # # ]: 0 : if (ice_is_dvm_ena(hw)) {
1707 : : vsi_ctx.info.outer_vlan_flags =
1708 : : (ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ALL <<
1709 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) &
1710 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M;
1711 : : vsi_ctx.info.outer_vlan_flags |=
1712 : : (ICE_AQ_VSI_OUTER_TAG_VLAN_8100 <<
1713 : : ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
1714 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M;
1715 : 0 : vsi_ctx.info.outer_vlan_flags |=
1716 : : (ICE_AQ_VSI_OUTER_VLAN_EMODE_NOTHING <<
1717 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S);
1718 : : }
1719 : :
1720 : : /* FDIR */
1721 : : cfg = ICE_AQ_VSI_PROP_SECURITY_VALID |
1722 : : ICE_AQ_VSI_PROP_FLOW_DIR_VALID;
1723 : 0 : vsi_ctx.info.valid_sections |= rte_cpu_to_le_16(cfg);
1724 : : cfg = ICE_AQ_VSI_FD_ENABLE;
1725 : 0 : vsi_ctx.info.fd_options = rte_cpu_to_le_16(cfg);
1726 : 0 : vsi_ctx.info.max_fd_fltr_dedicated =
1727 : 0 : rte_cpu_to_le_16(hw->func_caps.fd_fltr_guar);
1728 : 0 : vsi_ctx.info.max_fd_fltr_shared =
1729 : 0 : rte_cpu_to_le_16(hw->func_caps.fd_fltr_best_effort);
1730 : :
1731 : : /* Enable VLAN/UP trip */
1732 : 0 : ret = ice_vsi_config_tc_queue_mapping(hw, vsi,
1733 : : &vsi_ctx.info,
1734 : : ICE_DEFAULT_TCMAP);
1735 [ # # ]: 0 : if (ret) {
1736 : 0 : PMD_INIT_LOG(ERR,
1737 : : "tc queue mapping with vsi failed, "
1738 : : "err = %d",
1739 : : ret);
1740 : 0 : goto fail_mem;
1741 : : }
1742 : :
1743 : : break;
1744 : 0 : case ICE_VSI_CTRL:
1745 : 0 : vsi->nb_qps = pf->fdir_nb_qps;
1746 : 0 : vsi->base_queue = ICE_FDIR_QUEUE_ID;
1747 : 0 : vsi_ctx.alloc_from_pool = true;
1748 : 0 : vsi_ctx.flags = ICE_AQ_VSI_TYPE_PF;
1749 : :
1750 : : cfg = ICE_AQ_VSI_PROP_FLOW_DIR_VALID;
1751 : 0 : vsi_ctx.info.valid_sections |= rte_cpu_to_le_16(cfg);
1752 : : cfg = ICE_AQ_VSI_FD_PROG_ENABLE;
1753 : 0 : vsi_ctx.info.fd_options = rte_cpu_to_le_16(cfg);
1754 : 0 : vsi_ctx.info.sw_id = hw->port_info->sw_id;
1755 : 0 : vsi_ctx.info.sw_flags2 = ICE_AQ_VSI_SW_FLAG_LAN_ENA;
1756 : 0 : ret = ice_vsi_config_tc_queue_mapping(hw, vsi,
1757 : : &vsi_ctx.info,
1758 : : ICE_DEFAULT_TCMAP);
1759 [ # # ]: 0 : if (ret) {
1760 : 0 : PMD_INIT_LOG(ERR,
1761 : : "tc queue mapping with vsi failed, "
1762 : : "err = %d",
1763 : : ret);
1764 : 0 : goto fail_mem;
1765 : : }
1766 : : break;
1767 : 0 : default:
1768 : : /* for other types of VSI */
1769 : 0 : PMD_INIT_LOG(ERR, "other types of VSI not supported");
1770 : 0 : goto fail_mem;
1771 : : }
1772 : :
1773 : : /* VF has MSIX interrupt in VF range, don't allocate here */
1774 [ # # ]: 0 : if (type == ICE_VSI_PF) {
1775 : 0 : ret = ice_res_pool_alloc(&pf->msix_pool,
1776 : 0 : RTE_MIN(vsi->nb_qps,
1777 : : RTE_MAX_RXTX_INTR_VEC_ID));
1778 [ # # ]: 0 : if (ret < 0) {
1779 : 0 : PMD_INIT_LOG(ERR, "VSI MAIN %d get heap failed %d",
1780 : : vsi->vsi_id, ret);
1781 : : }
1782 : 0 : vsi->msix_intr = ret;
1783 : 0 : vsi->nb_msix = RTE_MIN(vsi->nb_qps, RTE_MAX_RXTX_INTR_VEC_ID);
1784 : : } else if (type == ICE_VSI_CTRL) {
1785 : 0 : ret = ice_res_pool_alloc(&pf->msix_pool, 1);
1786 [ # # ]: 0 : if (ret < 0) {
1787 : 0 : PMD_DRV_LOG(ERR, "VSI %d get heap failed %d",
1788 : : vsi->vsi_id, ret);
1789 : : }
1790 : 0 : vsi->msix_intr = ret;
1791 : 0 : vsi->nb_msix = 1;
1792 : : } else {
1793 : : vsi->msix_intr = 0;
1794 : : vsi->nb_msix = 0;
1795 : : }
1796 : 0 : ret = ice_add_vsi(hw, vsi->idx, &vsi_ctx, NULL);
1797 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1798 : 0 : PMD_INIT_LOG(ERR, "add vsi failed, err = %d", ret);
1799 : 0 : goto fail_mem;
1800 : : }
1801 : : /* store vsi information is SW structure */
1802 : 0 : vsi->vsi_id = vsi_ctx.vsi_num;
1803 : 0 : vsi->info = vsi_ctx.info;
1804 : 0 : pf->vsis_allocated = vsi_ctx.vsis_allocd;
1805 : 0 : pf->vsis_unallocated = vsi_ctx.vsis_unallocated;
1806 : :
1807 [ # # ]: 0 : if (type == ICE_VSI_PF) {
1808 : : /* MAC configuration */
1809 : : rte_ether_addr_copy((struct rte_ether_addr *)
1810 : 0 : hw->port_info->mac.perm_addr,
1811 : : &pf->dev_addr);
1812 : :
1813 : : rte_ether_addr_copy(&pf->dev_addr, &mac_addr);
1814 : 0 : ret = ice_add_mac_filter(vsi, &mac_addr);
1815 [ # # ]: 0 : if (ret != ICE_SUCCESS)
1816 : 0 : PMD_INIT_LOG(ERR, "Failed to add dflt MAC filter");
1817 : :
1818 : : rte_ether_addr_copy(&broadcast, &mac_addr);
1819 : 0 : ret = ice_add_mac_filter(vsi, &mac_addr);
1820 [ # # ]: 0 : if (ret != ICE_SUCCESS)
1821 : 0 : PMD_INIT_LOG(ERR, "Failed to add MAC filter");
1822 : : }
1823 : :
1824 : : /* At the beginning, only TC0. */
1825 : : /* What we need here is the maximum number of the TX queues.
1826 : : * Currently vsi->nb_qps means it.
1827 : : * Correct it if any change.
1828 : : */
1829 : 0 : max_txqs[0] = vsi->nb_qps;
1830 : 0 : ret = ice_cfg_vsi_lan(hw->port_info, vsi->idx,
1831 : : tc_bitmap, max_txqs);
1832 [ # # ]: 0 : if (ret != ICE_SUCCESS)
1833 : 0 : PMD_INIT_LOG(ERR, "Failed to config vsi sched");
1834 : :
1835 : : return vsi;
1836 : 0 : fail_mem:
1837 : 0 : rte_free(vsi);
1838 : 0 : pf->next_vsi_idx--;
1839 : 0 : return NULL;
1840 : : }
1841 : :
1842 : : static int
1843 : 0 : ice_send_driver_ver(struct ice_hw *hw)
1844 : : {
1845 : : struct ice_driver_ver dv;
1846 : :
1847 : : /* we don't have driver version use 0 for dummy */
1848 : 0 : dv.major_ver = 0;
1849 : 0 : dv.minor_ver = 0;
1850 : 0 : dv.build_ver = 0;
1851 : 0 : dv.subbuild_ver = 0;
1852 : : strncpy((char *)dv.driver_string, "dpdk", sizeof(dv.driver_string));
1853 : :
1854 : 0 : return ice_aq_send_driver_ver(hw, &dv, NULL);
1855 : : }
1856 : :
1857 : : static int
1858 : 0 : ice_pf_setup(struct ice_pf *pf)
1859 : : {
1860 : 0 : struct ice_adapter *ad = ICE_PF_TO_ADAPTER(pf);
1861 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1862 : : struct ice_vsi *vsi;
1863 : : uint16_t unused;
1864 : :
1865 : : /* Clear all stats counters */
1866 : 0 : pf->offset_loaded = false;
1867 : 0 : memset(&pf->stats, 0, sizeof(struct ice_hw_port_stats));
1868 : 0 : memset(&pf->stats_offset, 0, sizeof(struct ice_hw_port_stats));
1869 : 0 : memset(&pf->internal_stats, 0, sizeof(struct ice_eth_stats));
1870 : 0 : memset(&pf->internal_stats_offset, 0, sizeof(struct ice_eth_stats));
1871 : :
1872 : : /* force guaranteed filter pool for PF */
1873 : 0 : ice_alloc_fd_guar_item(hw, &unused,
1874 : 0 : hw->func_caps.fd_fltr_guar);
1875 : : /* force shared filter pool for PF */
1876 : 0 : ice_alloc_fd_shrd_item(hw, &unused,
1877 : 0 : hw->func_caps.fd_fltr_best_effort);
1878 : :
1879 : 0 : vsi = ice_setup_vsi(pf, ICE_VSI_PF);
1880 [ # # ]: 0 : if (!vsi) {
1881 : 0 : PMD_INIT_LOG(ERR, "Failed to add vsi for PF");
1882 : 0 : return -EINVAL;
1883 : : }
1884 : :
1885 : : /* set the number of hidden Tx scheduler layers. If no devargs parameter to
1886 : : * set the number of exposed levels, the default is to expose all levels,
1887 : : * except the TC layer.
1888 : : *
1889 : : * If the number of exposed levels is set, we check that it's not greater
1890 : : * than the HW can provide (in which case we do nothing except log a warning),
1891 : : * and then set the hidden layers to be the total number of levels minus the
1892 : : * requested visible number.
1893 : : */
1894 : 0 : pf->tm_conf.hidden_layers = hw->port_info->has_tc;
1895 [ # # ]: 0 : if (ad->devargs.tm_exposed_levels != 0) {
1896 : 0 : const uint8_t avail_layers = hw->num_tx_sched_layers - hw->port_info->has_tc;
1897 : : const uint8_t req_layers = ad->devargs.tm_exposed_levels;
1898 [ # # ]: 0 : if (req_layers > avail_layers) {
1899 : 0 : PMD_INIT_LOG(WARNING, "The number of TM scheduler exposed levels exceeds the number of supported levels (%u)",
1900 : : avail_layers);
1901 : 0 : PMD_INIT_LOG(WARNING, "Setting scheduler layers to %u", avail_layers);
1902 : : } else {
1903 : 0 : pf->tm_conf.hidden_layers = hw->num_tx_sched_layers - req_layers;
1904 : : }
1905 : : }
1906 : :
1907 : 0 : pf->main_vsi = vsi;
1908 : : rte_spinlock_init(&pf->link_lock);
1909 : :
1910 : 0 : return 0;
1911 : : }
1912 : :
1913 : : static enum ice_pkg_type
1914 : 0 : ice_load_pkg_type(struct ice_hw *hw)
1915 : : {
1916 : : enum ice_pkg_type package_type;
1917 : :
1918 : : /* store the activated package type (OS default or Comms) */
1919 [ # # ]: 0 : if (!strncmp((char *)hw->active_pkg_name, ICE_OS_DEFAULT_PKG_NAME,
1920 : : ICE_PKG_NAME_SIZE))
1921 : : package_type = ICE_PKG_TYPE_OS_DEFAULT;
1922 [ # # ]: 0 : else if (!strncmp((char *)hw->active_pkg_name, ICE_COMMS_PKG_NAME,
1923 : : ICE_PKG_NAME_SIZE))
1924 : : package_type = ICE_PKG_TYPE_COMMS;
1925 : : else
1926 : : package_type = ICE_PKG_TYPE_UNKNOWN;
1927 : :
1928 [ # # ]: 0 : PMD_INIT_LOG(NOTICE, "Active package is: %d.%d.%d.%d, %s (%s VLAN mode)",
1929 : : hw->active_pkg_ver.major, hw->active_pkg_ver.minor,
1930 : : hw->active_pkg_ver.update, hw->active_pkg_ver.draft,
1931 : : hw->active_pkg_name,
1932 : : ice_is_dvm_ena(hw) ? "double" : "single");
1933 : :
1934 : 0 : return package_type;
1935 : : }
1936 : :
1937 : 0 : static int ice_read_customized_path(char *pkg_file, uint16_t buff_len)
1938 : : {
1939 : : int fp, n;
1940 : :
1941 : : fp = open(ICE_PKG_FILE_CUSTOMIZED_PATH, O_RDONLY);
1942 [ # # ]: 0 : if (fp < 0) {
1943 : 0 : PMD_INIT_LOG(INFO, "Failed to read CUSTOMIZED_PATH");
1944 : 0 : return -EIO;
1945 : : }
1946 : :
1947 [ # # ]: 0 : n = read(fp, pkg_file, buff_len - 1);
1948 [ # # ]: 0 : if (n > 0) {
1949 [ # # ]: 0 : if (pkg_file[n - 1] == '\n')
1950 : 0 : n--;
1951 : 0 : pkg_file[n] = '\0';
1952 : : }
1953 : :
1954 : 0 : close(fp);
1955 : 0 : return n;
1956 : : }
1957 : :
1958 : 0 : int ice_load_pkg(struct ice_adapter *adapter, bool use_dsn, uint64_t dsn)
1959 : : {
1960 : 0 : struct ice_hw *hw = &adapter->hw;
1961 : : char pkg_file[ICE_MAX_PKG_FILENAME_SIZE];
1962 : : char customized_path[ICE_MAX_PKG_FILENAME_SIZE];
1963 : : char opt_ddp_filename[ICE_MAX_PKG_FILENAME_SIZE];
1964 : : void *buf;
1965 : : size_t bufsz;
1966 : : int err;
1967 : :
1968 : : /* first read any explicitly referenced DDP file*/
1969 [ # # ]: 0 : if (adapter->devargs.ddp_filename != NULL) {
1970 : : strlcpy(pkg_file, adapter->devargs.ddp_filename, sizeof(pkg_file));
1971 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0) {
1972 : 0 : goto load_fw;
1973 : : } else {
1974 : 0 : PMD_INIT_LOG(ERR, "Cannot load DDP file: %s", pkg_file);
1975 : 0 : return -1;
1976 : : }
1977 : : }
1978 : :
1979 : : memset(opt_ddp_filename, 0, ICE_MAX_PKG_FILENAME_SIZE);
1980 : : snprintf(opt_ddp_filename, ICE_MAX_PKG_FILENAME_SIZE,
1981 : : "ice-%016" PRIx64 ".pkg", dsn);
1982 : :
1983 [ # # ]: 0 : if (ice_read_customized_path(customized_path, ICE_MAX_PKG_FILENAME_SIZE) > 0) {
1984 [ # # ]: 0 : if (use_dsn) {
1985 : : snprintf(pkg_file, RTE_DIM(pkg_file), "%s/%s",
1986 : : customized_path, opt_ddp_filename);
1987 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
1988 : 0 : goto load_fw;
1989 : : }
1990 : : snprintf(pkg_file, RTE_DIM(pkg_file), "%s/%s", customized_path, "ice.pkg");
1991 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
1992 : 0 : goto load_fw;
1993 : : }
1994 : :
1995 [ # # ]: 0 : if (!use_dsn)
1996 : 0 : goto no_dsn;
1997 : :
1998 : : strncpy(pkg_file, ICE_PKG_FILE_SEARCH_PATH_UPDATES,
1999 : : ICE_MAX_PKG_FILENAME_SIZE);
2000 : : strcat(pkg_file, opt_ddp_filename);
2001 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
2002 : 0 : goto load_fw;
2003 : :
2004 : : strncpy(pkg_file, ICE_PKG_FILE_SEARCH_PATH_DEFAULT,
2005 : : ICE_MAX_PKG_FILENAME_SIZE);
2006 : : strcat(pkg_file, opt_ddp_filename);
2007 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
2008 : 0 : goto load_fw;
2009 : :
2010 : 0 : no_dsn:
2011 : : strncpy(pkg_file, ICE_PKG_FILE_UPDATES, ICE_MAX_PKG_FILENAME_SIZE);
2012 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
2013 : 0 : goto load_fw;
2014 : :
2015 : : strncpy(pkg_file, ICE_PKG_FILE_DEFAULT, ICE_MAX_PKG_FILENAME_SIZE);
2016 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) < 0) {
2017 : 0 : PMD_INIT_LOG(ERR, "failed to search file path");
2018 : 0 : return -1;
2019 : : }
2020 : :
2021 : 0 : load_fw:
2022 : 0 : PMD_INIT_LOG(DEBUG, "DDP package name: %s", pkg_file);
2023 : :
2024 : 0 : err = ice_copy_and_init_pkg(hw, buf, bufsz, adapter->devargs.ddp_load_sched);
2025 [ # # ]: 0 : if (!ice_is_init_pkg_successful(err)) {
2026 : 0 : PMD_INIT_LOG(ERR, "Failed to load DDP package: %d", err);
2027 : 0 : free(buf);
2028 : 0 : return -1;
2029 : : }
2030 : :
2031 : : /* store the loaded pkg type info */
2032 : 0 : adapter->active_pkg_type = ice_load_pkg_type(hw);
2033 : :
2034 : 0 : free(buf);
2035 : 0 : return 0;
2036 : : }
2037 : :
2038 : : static void
2039 : 0 : ice_base_queue_get(struct ice_pf *pf)
2040 : : {
2041 : : uint32_t reg;
2042 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
2043 : :
2044 : 0 : reg = ICE_READ_REG(hw, PFLAN_RX_QALLOC);
2045 [ # # ]: 0 : if (reg & PFLAN_RX_QALLOC_VALID_M) {
2046 : 0 : pf->base_queue = reg & PFLAN_RX_QALLOC_FIRSTQ_M;
2047 : : } else {
2048 : 0 : PMD_INIT_LOG(WARNING, "Failed to get Rx base queue"
2049 : : " index");
2050 : : }
2051 : 0 : }
2052 : :
2053 : : static int
2054 : 0 : parse_bool(const char *key, const char *value, void *args)
2055 : : {
2056 : : int *i = args;
2057 : :
2058 [ # # # # ]: 0 : if (value == NULL || value[0] == '\0') {
2059 : 0 : PMD_DRV_LOG(WARNING, "key:\"%s\", requires a value, which must be 0 or 1", key);
2060 : 0 : return -1;
2061 : : }
2062 [ # # # # ]: 0 : if (value[1] != '\0' || (value[0] != '0' && value[0] != '1')) {
2063 : 0 : PMD_DRV_LOG(WARNING, "invalid value:\"%s\" for key:\"%s\", value must be 0 or 1",
2064 : : value, key);
2065 : 0 : return -1;
2066 : : }
2067 : :
2068 : 0 : *i = (value[0] == '1');
2069 : 0 : return 0;
2070 : : }
2071 : :
2072 : : static int
2073 : 0 : parse_u64(const char *key, const char *value, void *args)
2074 : : {
2075 : : u64 *num = (u64 *)args;
2076 : : u64 tmp;
2077 : :
2078 : 0 : errno = 0;
2079 : 0 : tmp = strtoull(value, NULL, 16);
2080 [ # # ]: 0 : if (errno) {
2081 : 0 : PMD_DRV_LOG(WARNING, "%s: \"%s\" is not a valid u64",
2082 : : key, value);
2083 : 0 : return -1;
2084 : : }
2085 : :
2086 : 0 : *num = tmp;
2087 : :
2088 : 0 : return 0;
2089 : : }
2090 : :
2091 : : static int
2092 : 0 : parse_tx_sched_levels(const char *key, const char *value, void *args)
2093 : : {
2094 : : uint8_t *num = args;
2095 : : long tmp;
2096 : : char *endptr;
2097 : :
2098 : 0 : errno = 0;
2099 : 0 : tmp = strtol(value, &endptr, 0);
2100 : : /* the value needs two stage validation, since the actual number of available
2101 : : * levels is not known at this point. Initially just validate that it is in
2102 : : * the correct range, between 3 and 8. Later validation will check that the
2103 : : * available layers on a particular port is higher than the value specified here.
2104 : : */
2105 [ # # # # ]: 0 : if (errno || *endptr != '\0' ||
2106 [ # # ]: 0 : tmp < (ICE_VSI_LAYER_OFFSET - 1) || tmp >= ICE_TM_MAX_LAYERS) {
2107 : 0 : PMD_DRV_LOG(WARNING, "%s: Invalid value \"%s\", should be in range [%d, %d]",
2108 : : key, value, ICE_VSI_LAYER_OFFSET - 1, ICE_TM_MAX_LAYERS - 1);
2109 : 0 : return -1;
2110 : : }
2111 : :
2112 : 0 : *num = tmp;
2113 : :
2114 : 0 : return 0;
2115 : : }
2116 : :
2117 : : static int
2118 : : lookup_pps_type(const char *pps_name)
2119 : : {
2120 : : static struct {
2121 : : const char *name;
2122 : : enum pps_type type;
2123 : : } pps_type_map[] = {
2124 : : { "pin", PPS_PIN },
2125 : : };
2126 : :
2127 : : uint32_t i;
2128 : :
2129 : : for (i = 0; i < RTE_DIM(pps_type_map); i++) {
2130 : 0 : if (strcmp(pps_name, pps_type_map[i].name) == 0)
2131 : 0 : return pps_type_map[i].type;
2132 : : }
2133 : :
2134 : : return -1;
2135 : : }
2136 : :
2137 : : static int
2138 : 0 : parse_pin_set(const char *input, int pps_type, struct ice_devargs *devargs)
2139 : : {
2140 : : const char *str = input;
2141 : 0 : char *end = NULL;
2142 : : uint32_t idx;
2143 : :
2144 [ # # ]: 0 : while (isblank(*str))
2145 : 0 : str++;
2146 : :
2147 [ # # ]: 0 : if (!isdigit(*str))
2148 : : return -1;
2149 : :
2150 [ # # ]: 0 : if (pps_type == PPS_PIN) {
2151 : 0 : idx = strtoul(str, &end, 10);
2152 [ # # # # ]: 0 : if (end == NULL || idx >= ICE_MAX_PIN_NUM)
2153 : : return -1;
2154 [ # # ]: 0 : while (isblank(*end))
2155 : 0 : end++;
2156 [ # # ]: 0 : if (*end != ']')
2157 : : return -1;
2158 : :
2159 : 0 : devargs->pin_idx = idx;
2160 : 0 : devargs->pps_out_ena = 1;
2161 : :
2162 : 0 : return 0;
2163 : : }
2164 : :
2165 : : return -1;
2166 : : }
2167 : :
2168 : : static int
2169 : 0 : parse_pps_out_parameter(const char *pins, struct ice_devargs *devargs)
2170 : : {
2171 : : const char *pin_start;
2172 : : uint32_t idx;
2173 : : int pps_type;
2174 : : char pps_name[32];
2175 : :
2176 [ # # ]: 0 : while (isblank(*pins))
2177 : 0 : pins++;
2178 : :
2179 : 0 : pins++;
2180 [ # # ]: 0 : while (isblank(*pins))
2181 : 0 : pins++;
2182 [ # # ]: 0 : if (*pins == '\0')
2183 : : return -1;
2184 : :
2185 : 0 : for (idx = 0; ; idx++) {
2186 [ # # # # ]: 0 : if (isblank(pins[idx]) ||
2187 [ # # ]: 0 : pins[idx] == ':' ||
2188 : : pins[idx] == '\0')
2189 : : break;
2190 : :
2191 : 0 : pps_name[idx] = pins[idx];
2192 : : }
2193 [ # # ]: 0 : pps_name[idx] = '\0';
2194 : : pps_type = lookup_pps_type(pps_name);
2195 [ # # ]: 0 : if (pps_type < 0)
2196 : : return -1;
2197 : :
2198 : : pins += idx;
2199 : :
2200 : 0 : pins += strcspn(pins, ":");
2201 [ # # ]: 0 : if (*pins++ != ':')
2202 : : return -1;
2203 [ # # ]: 0 : while (isblank(*pins))
2204 : 0 : pins++;
2205 : :
2206 : : pin_start = pins;
2207 : :
2208 : : while (isblank(*pins))
2209 : : pins++;
2210 : :
2211 [ # # ]: 0 : if (parse_pin_set(pin_start, pps_type, devargs) < 0)
2212 : 0 : return -1;
2213 : :
2214 : : return 0;
2215 : : }
2216 : :
2217 : : static int
2218 : 0 : handle_pps_out_arg(__rte_unused const char *key, const char *value,
2219 : : void *extra_args)
2220 : : {
2221 : : struct ice_devargs *devargs = extra_args;
2222 : :
2223 [ # # ]: 0 : if (value == NULL || extra_args == NULL)
2224 : : return -EINVAL;
2225 : :
2226 [ # # ]: 0 : if (parse_pps_out_parameter(value, devargs) < 0) {
2227 : 0 : PMD_DRV_LOG(ERR,
2228 : : "The GPIO pin parameter is wrong : '%s'",
2229 : : value);
2230 : 0 : return -1;
2231 : : }
2232 : :
2233 : : return 0;
2234 : : }
2235 : :
2236 : : static int
2237 : 0 : ice_parse_mbuf_check(__rte_unused const char *key, const char *value, void *args)
2238 : : {
2239 : : char *cur;
2240 : : char *tmp;
2241 : : int str_len;
2242 : : int valid_len;
2243 : :
2244 : : int ret = 0;
2245 : : uint64_t *mc_flags = args;
2246 : 0 : char *str2 = strdup(value);
2247 [ # # ]: 0 : if (str2 == NULL)
2248 : : return -1;
2249 : :
2250 : 0 : str_len = strlen(str2);
2251 [ # # ]: 0 : if (str_len == 0) {
2252 : : ret = -1;
2253 : 0 : goto err_end;
2254 : : }
2255 : :
2256 : : /* Try stripping the outer square brackets of the parameter string. */
2257 : : str_len = strlen(str2);
2258 [ # # # # ]: 0 : if (str2[0] == '[' && str2[str_len - 1] == ']') {
2259 [ # # ]: 0 : if (str_len < 3) {
2260 : : ret = -1;
2261 : 0 : goto err_end;
2262 : : }
2263 : 0 : valid_len = str_len - 2;
2264 : 0 : memmove(str2, str2 + 1, valid_len);
2265 : 0 : memset(str2 + valid_len, '\0', 2);
2266 : : }
2267 : :
2268 : 0 : cur = strtok_r(str2, ",", &tmp);
2269 [ # # ]: 0 : while (cur != NULL) {
2270 [ # # ]: 0 : if (!strcmp(cur, "mbuf"))
2271 : 0 : *mc_flags |= ICE_MBUF_CHECK_F_TX_MBUF;
2272 [ # # ]: 0 : else if (!strcmp(cur, "size"))
2273 : 0 : *mc_flags |= ICE_MBUF_CHECK_F_TX_SIZE;
2274 [ # # ]: 0 : else if (!strcmp(cur, "segment"))
2275 : 0 : *mc_flags |= ICE_MBUF_CHECK_F_TX_SEGMENT;
2276 [ # # ]: 0 : else if (!strcmp(cur, "offload"))
2277 : 0 : *mc_flags |= ICE_MBUF_CHECK_F_TX_OFFLOAD;
2278 : : else
2279 : 0 : PMD_DRV_LOG(ERR, "Unsupported diagnostic type: %s", cur);
2280 : 0 : cur = strtok_r(NULL, ",", &tmp);
2281 : : }
2282 : :
2283 : 0 : err_end:
2284 : 0 : free(str2);
2285 : 0 : return ret;
2286 : : }
2287 : :
2288 : 0 : static int ice_parse_devargs(struct rte_eth_dev *dev)
2289 : : {
2290 : 0 : struct ice_adapter *ad =
2291 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2292 : 0 : struct rte_devargs *devargs = dev->device->devargs;
2293 : : struct rte_kvargs *kvlist;
2294 : : int ret;
2295 : :
2296 [ # # ]: 0 : if (devargs == NULL)
2297 : : return 0;
2298 : :
2299 : 0 : kvlist = rte_kvargs_parse(devargs->args, ice_valid_args);
2300 [ # # ]: 0 : if (kvlist == NULL) {
2301 : 0 : PMD_INIT_LOG(ERR, "Invalid kvargs key");
2302 : 0 : return -EINVAL;
2303 : : }
2304 : :
2305 : 0 : ad->devargs.proto_xtr_dflt = PROTO_XTR_NONE;
2306 : 0 : memset(ad->devargs.proto_xtr, PROTO_XTR_NONE,
2307 : : sizeof(ad->devargs.proto_xtr));
2308 : :
2309 : 0 : ret = rte_kvargs_process(kvlist, ICE_PROTO_XTR_ARG,
2310 : 0 : &handle_proto_xtr_arg, &ad->devargs);
2311 [ # # ]: 0 : if (ret)
2312 : 0 : goto bail;
2313 : :
2314 : 0 : ret = rte_kvargs_process(kvlist, ICE_FIELD_OFFS_ARG,
2315 : 0 : &handle_field_offs_arg, &ad->devargs.xtr_field_offs);
2316 [ # # ]: 0 : if (ret)
2317 : 0 : goto bail;
2318 : :
2319 : 0 : ret = rte_kvargs_process(kvlist, ICE_FIELD_NAME_ARG,
2320 : 0 : &handle_field_name_arg, &ad->devargs.xtr_field_name);
2321 [ # # ]: 0 : if (ret)
2322 : 0 : goto bail;
2323 : :
2324 : 0 : ret = rte_kvargs_process(kvlist, ICE_SAFE_MODE_SUPPORT_ARG,
2325 : 0 : &parse_bool, &ad->devargs.safe_mode_support);
2326 [ # # ]: 0 : if (ret)
2327 : 0 : goto bail;
2328 : :
2329 : 0 : ret = rte_kvargs_process(kvlist, ICE_DEFAULT_MAC_DISABLE,
2330 : 0 : &parse_bool, &ad->devargs.default_mac_disable);
2331 [ # # ]: 0 : if (ret)
2332 : 0 : goto bail;
2333 : :
2334 : 0 : ret = rte_kvargs_process(kvlist, ICE_HW_DEBUG_MASK_ARG,
2335 : 0 : &parse_u64, &ad->hw.debug_mask);
2336 [ # # ]: 0 : if (ret)
2337 : 0 : goto bail;
2338 : :
2339 : 0 : ret = rte_kvargs_process(kvlist, ICE_ONE_PPS_OUT_ARG,
2340 : : &handle_pps_out_arg, &ad->devargs);
2341 [ # # ]: 0 : if (ret)
2342 : 0 : goto bail;
2343 : :
2344 : 0 : ret = rte_kvargs_process(kvlist, ICE_MBUF_CHECK_ARG,
2345 : 0 : &ice_parse_mbuf_check, &ad->devargs.mbuf_check);
2346 [ # # ]: 0 : if (ret)
2347 : 0 : goto bail;
2348 : :
2349 : 0 : ret = rte_kvargs_process(kvlist, ICE_RX_LOW_LATENCY_ARG,
2350 : 0 : &parse_bool, &ad->devargs.rx_low_latency);
2351 [ # # ]: 0 : if (ret)
2352 : 0 : goto bail;
2353 : :
2354 : 0 : ret = rte_kvargs_process(kvlist, ICE_DDP_FILENAME_ARG,
2355 : 0 : &handle_ddp_filename_arg, &ad->devargs.ddp_filename);
2356 [ # # ]: 0 : if (ret)
2357 : 0 : goto bail;
2358 : :
2359 : 0 : ret = rte_kvargs_process(kvlist, ICE_DDP_LOAD_SCHED_ARG,
2360 : 0 : &parse_bool, &ad->devargs.ddp_load_sched);
2361 [ # # ]: 0 : if (ret)
2362 : 0 : goto bail;
2363 : :
2364 : 0 : ret = rte_kvargs_process(kvlist, ICE_TM_LEVELS_ARG,
2365 : 0 : &parse_tx_sched_levels, &ad->devargs.tm_exposed_levels);
2366 [ # # ]: 0 : if (ret)
2367 : 0 : goto bail;
2368 : :
2369 : 0 : bail:
2370 : 0 : rte_kvargs_free(kvlist);
2371 : 0 : return ret;
2372 : : }
2373 : :
2374 : : static int
2375 : 0 : ice_get_hw_res(struct ice_hw *hw, uint16_t res_type,
2376 : : uint16_t num, uint16_t desc_id,
2377 : : uint16_t *prof_buf, uint16_t *num_prof)
2378 : : {
2379 : : struct ice_aqc_res_elem *resp_buf;
2380 : : int ret;
2381 : : uint16_t buf_len;
2382 : : bool res_shared = 1;
2383 : : struct ice_aq_desc aq_desc;
2384 : : struct ice_sq_cd *cd = NULL;
2385 : : struct ice_aqc_get_allocd_res_desc *cmd =
2386 : : &aq_desc.params.get_res_desc;
2387 : :
2388 : 0 : buf_len = sizeof(*resp_buf) * num;
2389 : 0 : resp_buf = ice_malloc(hw, buf_len);
2390 [ # # ]: 0 : if (!resp_buf)
2391 : : return -ENOMEM;
2392 : :
2393 : 0 : ice_fill_dflt_direct_cmd_desc(&aq_desc,
2394 : : ice_aqc_opc_get_allocd_res_desc);
2395 : :
2396 : 0 : cmd->ops.cmd.res = CPU_TO_LE16(((res_type << ICE_AQC_RES_TYPE_S) &
2397 : : ICE_AQC_RES_TYPE_M) | (res_shared ?
2398 : : ICE_AQC_RES_TYPE_FLAG_SHARED : 0));
2399 : 0 : cmd->ops.cmd.first_desc = CPU_TO_LE16(desc_id);
2400 : :
2401 : 0 : ret = ice_aq_send_cmd(hw, &aq_desc, resp_buf, buf_len, cd);
2402 [ # # ]: 0 : if (!ret)
2403 : 0 : *num_prof = LE16_TO_CPU(cmd->ops.resp.num_desc);
2404 : : else
2405 : 0 : goto exit;
2406 : :
2407 [ # # ]: 0 : ice_memcpy(prof_buf, resp_buf, sizeof(*resp_buf) *
2408 : : (*num_prof), ICE_NONDMA_TO_NONDMA);
2409 : :
2410 : 0 : exit:
2411 : 0 : rte_free(resp_buf);
2412 : 0 : return ret;
2413 : : }
2414 : : static int
2415 : 0 : ice_cleanup_resource(struct ice_hw *hw, uint16_t res_type)
2416 : : {
2417 : : int ret;
2418 : : uint16_t prof_id;
2419 : : uint16_t prof_buf[ICE_MAX_RES_DESC_NUM];
2420 : : uint16_t first_desc = 1;
2421 : 0 : uint16_t num_prof = 0;
2422 : :
2423 : 0 : ret = ice_get_hw_res(hw, res_type, ICE_MAX_RES_DESC_NUM,
2424 : : first_desc, prof_buf, &num_prof);
2425 [ # # ]: 0 : if (ret) {
2426 : 0 : PMD_INIT_LOG(ERR, "Failed to get fxp resource");
2427 : 0 : return ret;
2428 : : }
2429 : :
2430 [ # # ]: 0 : for (prof_id = 0; prof_id < num_prof; prof_id++) {
2431 : 0 : ret = ice_free_hw_res(hw, res_type, 1, &prof_buf[prof_id]);
2432 [ # # ]: 0 : if (ret) {
2433 : 0 : PMD_INIT_LOG(ERR, "Failed to free fxp resource");
2434 : 0 : return ret;
2435 : : }
2436 : : }
2437 : : return 0;
2438 : : }
2439 : :
2440 : : static int
2441 : 0 : ice_reset_fxp_resource(struct ice_hw *hw)
2442 : : {
2443 : : int ret;
2444 : :
2445 : 0 : ret = ice_cleanup_resource(hw, ICE_AQC_RES_TYPE_FD_PROF_BLDR_PROFID);
2446 [ # # ]: 0 : if (ret) {
2447 : 0 : PMD_INIT_LOG(ERR, "Failed to clearup fdir resource");
2448 : 0 : return ret;
2449 : : }
2450 : :
2451 : 0 : ret = ice_cleanup_resource(hw, ICE_AQC_RES_TYPE_HASH_PROF_BLDR_PROFID);
2452 [ # # ]: 0 : if (ret) {
2453 : 0 : PMD_INIT_LOG(ERR, "Failed to clearup rss resource");
2454 : 0 : return ret;
2455 : : }
2456 : :
2457 : : return 0;
2458 : : }
2459 : :
2460 : : static void
2461 : : ice_rss_ctx_init(struct ice_pf *pf)
2462 : : {
2463 : 0 : memset(&pf->hash_ctx, 0, sizeof(pf->hash_ctx));
2464 : : }
2465 : :
2466 : : static uint64_t
2467 : : ice_get_supported_rxdid(struct ice_hw *hw)
2468 : : {
2469 : : uint64_t supported_rxdid = 0; /* bitmap for supported RXDID */
2470 : : uint32_t regval;
2471 : : int i;
2472 : :
2473 : : supported_rxdid |= RTE_BIT64(ICE_RXDID_LEGACY_1);
2474 : :
2475 [ # # ]: 0 : for (i = ICE_RXDID_FLEX_NIC; i < ICE_FLEX_DESC_RXDID_MAX_NUM; i++) {
2476 : 0 : regval = ICE_READ_REG(hw, GLFLXP_RXDID_FLAGS(i, 0));
2477 : 0 : if ((regval >> GLFLXP_RXDID_FLAGS_FLEXIFLAG_4N_S)
2478 [ # # ]: 0 : & GLFLXP_RXDID_FLAGS_FLEXIFLAG_4N_M)
2479 : 0 : supported_rxdid |= RTE_BIT64(i);
2480 : : }
2481 : : return supported_rxdid;
2482 : : }
2483 : :
2484 : 0 : static void ice_ptp_init_info(struct rte_eth_dev *dev)
2485 : : {
2486 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2487 : : struct ice_adapter *ad =
2488 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2489 : :
2490 [ # # # # ]: 0 : switch (hw->phy_model) {
2491 : 0 : case ICE_PHY_ETH56G:
2492 : 0 : ad->ptp_tx_block = hw->pf_id;
2493 : 0 : ad->ptp_tx_index = 0;
2494 : 0 : break;
2495 : 0 : case ICE_PHY_E810:
2496 : : case ICE_PHY_E830:
2497 : 0 : ad->ptp_tx_block = hw->port_info->lport;
2498 : 0 : ad->ptp_tx_index = 0;
2499 : 0 : break;
2500 : 0 : case ICE_PHY_E822:
2501 : 0 : ad->ptp_tx_block = hw->pf_id / ICE_PORTS_PER_QUAD;
2502 : 0 : ad->ptp_tx_index = (hw->pf_id % ICE_PORTS_PER_QUAD) *
2503 : : ICE_PORTS_PER_PHY_E822 * ICE_QUADS_PER_PHY_E822;
2504 : 0 : break;
2505 : 0 : default:
2506 : 0 : PMD_DRV_LOG(WARNING, "Unsupported PHY model");
2507 : 0 : break;
2508 : : }
2509 : 0 : }
2510 : :
2511 : : static int
2512 : 0 : ice_dev_init(struct rte_eth_dev *dev)
2513 : : {
2514 : : struct rte_pci_device *pci_dev;
2515 : : struct rte_intr_handle *intr_handle;
2516 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2517 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
2518 : : struct ice_adapter *ad =
2519 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2520 : : struct ice_vsi *vsi;
2521 : : int ret;
2522 : : #ifndef RTE_EXEC_ENV_WINDOWS
2523 : : off_t pos;
2524 : : uint32_t dsn_low, dsn_high;
2525 : : uint64_t dsn;
2526 : : bool use_dsn;
2527 : : #endif
2528 : :
2529 : 0 : dev->dev_ops = &ice_eth_dev_ops;
2530 : 0 : dev->rx_queue_count = ice_rx_queue_count;
2531 : 0 : dev->rx_descriptor_status = ice_rx_descriptor_status;
2532 : 0 : dev->tx_descriptor_status = ice_tx_descriptor_status;
2533 : 0 : dev->rx_pkt_burst = ice_recv_pkts;
2534 : 0 : dev->tx_pkt_burst = ice_xmit_pkts;
2535 : 0 : dev->tx_pkt_prepare = ice_prep_pkts;
2536 : :
2537 : : /* for secondary processes, we don't initialise any further as primary
2538 : : * has already done this work.
2539 : : */
2540 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY) {
2541 : 0 : ice_set_rx_function(dev);
2542 : 0 : ice_set_tx_function(dev);
2543 : 0 : return 0;
2544 : : }
2545 : :
2546 : 0 : dev->data->dev_flags |= RTE_ETH_DEV_AUTOFILL_QUEUE_XSTATS;
2547 : :
2548 : 0 : ice_set_default_ptype_table(dev);
2549 : 0 : pci_dev = RTE_DEV_TO_PCI(dev->device);
2550 : 0 : intr_handle = pci_dev->intr_handle;
2551 : :
2552 : 0 : pf->adapter = ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2553 : 0 : pf->dev_data = dev->data;
2554 : 0 : hw->back = pf->adapter;
2555 : 0 : hw->hw_addr = (uint8_t *)pci_dev->mem_resource[0].addr;
2556 : 0 : hw->vendor_id = pci_dev->id.vendor_id;
2557 : 0 : hw->device_id = pci_dev->id.device_id;
2558 : 0 : hw->subsystem_vendor_id = pci_dev->id.subsystem_vendor_id;
2559 : 0 : hw->subsystem_device_id = pci_dev->id.subsystem_device_id;
2560 : 0 : hw->bus.device = pci_dev->addr.devid;
2561 : 0 : hw->bus.func = pci_dev->addr.function;
2562 : :
2563 : 0 : ret = ice_parse_devargs(dev);
2564 [ # # ]: 0 : if (ret) {
2565 : 0 : PMD_INIT_LOG(ERR, "Failed to parse devargs");
2566 : 0 : return -EINVAL;
2567 : : }
2568 : :
2569 : : ice_init_controlq_parameter(hw);
2570 : :
2571 : 0 : ret = ice_init_hw(hw);
2572 [ # # ]: 0 : if (ret) {
2573 : 0 : PMD_INIT_LOG(ERR, "Failed to initialize HW");
2574 : 0 : return -EINVAL;
2575 : : }
2576 : :
2577 : : #ifndef RTE_EXEC_ENV_WINDOWS
2578 : : use_dsn = false;
2579 : : dsn = 0;
2580 : 0 : pos = rte_pci_find_ext_capability(pci_dev, RTE_PCI_EXT_CAP_ID_DSN);
2581 [ # # ]: 0 : if (pos) {
2582 [ # # # # ]: 0 : if (rte_pci_read_config(pci_dev, &dsn_low, 4, pos + 4) < 0 ||
2583 : 0 : rte_pci_read_config(pci_dev, &dsn_high, 4, pos + 8) < 0) {
2584 : 0 : PMD_INIT_LOG(ERR, "Failed to read pci config space");
2585 : : } else {
2586 : : use_dsn = true;
2587 : 0 : dsn = (uint64_t)dsn_high << 32 | dsn_low;
2588 : : }
2589 : : } else {
2590 : 0 : PMD_INIT_LOG(ERR, "Failed to read device serial number");
2591 : : }
2592 : :
2593 : 0 : ret = ice_load_pkg(pf->adapter, use_dsn, dsn);
2594 [ # # ]: 0 : if (ret == 0) {
2595 : 0 : ret = ice_init_hw_tbls(hw);
2596 [ # # ]: 0 : if (ret) {
2597 : 0 : PMD_INIT_LOG(ERR, "ice_init_hw_tbls failed: %d", ret);
2598 : 0 : rte_free(hw->pkg_copy);
2599 : : }
2600 : : }
2601 : :
2602 [ # # ]: 0 : if (ret) {
2603 [ # # ]: 0 : if (ad->devargs.safe_mode_support == 0) {
2604 : 0 : PMD_INIT_LOG(ERR, "Failed to load the DDP package,"
2605 : : "Use safe-mode-support=1 to enter Safe Mode");
2606 : 0 : goto err_init_fw;
2607 : : }
2608 : :
2609 : 0 : PMD_INIT_LOG(WARNING, "Failed to load the DDP package,"
2610 : : "Entering Safe Mode");
2611 : 0 : ad->is_safe_mode = 1;
2612 : : }
2613 : : #endif
2614 : :
2615 : 0 : PMD_INIT_LOG(INFO, "FW %d.%d.%05d API %d.%d",
2616 : : hw->fw_maj_ver, hw->fw_min_ver, hw->fw_build,
2617 : : hw->api_maj_ver, hw->api_min_ver);
2618 : :
2619 : 0 : ice_pf_sw_init(dev);
2620 : 0 : ret = ice_init_mac_address(dev);
2621 [ # # ]: 0 : if (ret) {
2622 : 0 : PMD_INIT_LOG(ERR, "Failed to initialize mac address");
2623 : 0 : goto err_init_mac;
2624 : : }
2625 : :
2626 : 0 : ret = ice_res_pool_init(&pf->msix_pool, 1,
2627 : 0 : hw->func_caps.common_cap.num_msix_vectors - 1);
2628 [ # # ]: 0 : if (ret) {
2629 : 0 : PMD_INIT_LOG(ERR, "Failed to init MSIX pool");
2630 : 0 : goto err_msix_pool_init;
2631 : : }
2632 : :
2633 : 0 : ret = ice_pf_setup(pf);
2634 [ # # ]: 0 : if (ret) {
2635 : 0 : PMD_INIT_LOG(ERR, "Failed to setup PF");
2636 : 0 : goto err_pf_setup;
2637 : : }
2638 : :
2639 : 0 : ret = ice_send_driver_ver(hw);
2640 [ # # ]: 0 : if (ret) {
2641 : 0 : PMD_INIT_LOG(ERR, "Failed to send driver version");
2642 : 0 : goto err_pf_setup;
2643 : : }
2644 : :
2645 : 0 : vsi = pf->main_vsi;
2646 : :
2647 : 0 : ret = ice_aq_stop_lldp(hw, true, false, NULL);
2648 [ # # ]: 0 : if (ret != ICE_SUCCESS)
2649 : 0 : PMD_INIT_LOG(DEBUG, "lldp has already stopped");
2650 : 0 : ret = ice_init_dcb(hw, true);
2651 [ # # ]: 0 : if (ret != ICE_SUCCESS)
2652 : 0 : PMD_INIT_LOG(DEBUG, "Failed to init DCB");
2653 : : /* Forward LLDP packets to default VSI */
2654 : 0 : ret = ice_lldp_fltr_add_remove(hw, vsi->vsi_id, true);
2655 [ # # ]: 0 : if (ret != ICE_SUCCESS)
2656 : 0 : PMD_INIT_LOG(DEBUG, "Failed to cfg lldp");
2657 : : /* register callback func to eal lib */
2658 : 0 : rte_intr_callback_register(intr_handle,
2659 : : ice_interrupt_handler, dev);
2660 : :
2661 : : ice_pf_enable_irq0(hw);
2662 : :
2663 : : /* enable uio intr after callback register */
2664 : 0 : rte_intr_enable(intr_handle);
2665 : :
2666 : : /* get base queue pairs index in the device */
2667 : 0 : ice_base_queue_get(pf);
2668 : :
2669 : : /* Initialize RSS context for gtpu_eh */
2670 : : ice_rss_ctx_init(pf);
2671 : :
2672 : : /* Initialize TM configuration */
2673 : 0 : ice_tm_conf_init(dev);
2674 : :
2675 : : /* Initialize PHY model */
2676 : 0 : ice_ptp_init_phy_model(hw);
2677 : :
2678 : : /* Initialize PTP info */
2679 : 0 : ice_ptp_init_info(dev);
2680 : :
2681 [ # # ]: 0 : if (hw->phy_model == ICE_PHY_E822) {
2682 : 0 : ret = ice_start_phy_timer_e822(hw, hw->pf_id, true);
2683 [ # # ]: 0 : if (ret)
2684 : 0 : PMD_INIT_LOG(ERR, "Failed to start phy timer");
2685 : : }
2686 : :
2687 [ # # ]: 0 : if (!ad->is_safe_mode) {
2688 : 0 : ret = ice_flow_init(ad);
2689 [ # # ]: 0 : if (ret) {
2690 : 0 : PMD_INIT_LOG(ERR, "Failed to initialize flow");
2691 : 0 : goto err_flow_init;
2692 : : }
2693 : : }
2694 : :
2695 : 0 : ret = ice_reset_fxp_resource(hw);
2696 [ # # ]: 0 : if (ret) {
2697 : 0 : PMD_INIT_LOG(ERR, "Failed to reset fxp resource");
2698 : 0 : goto err_flow_init;
2699 : : }
2700 : :
2701 : 0 : pf->supported_rxdid = ice_get_supported_rxdid(hw);
2702 : :
2703 : : /* reset all stats of the device, including pf and main vsi */
2704 : 0 : ice_stats_reset(dev);
2705 : :
2706 : 0 : return 0;
2707 : :
2708 : 0 : err_flow_init:
2709 : 0 : ice_flow_uninit(ad);
2710 : 0 : rte_intr_disable(intr_handle);
2711 : : ice_pf_disable_irq0(hw);
2712 : 0 : rte_intr_callback_unregister(intr_handle,
2713 : : ice_interrupt_handler, dev);
2714 : 0 : err_pf_setup:
2715 : 0 : ice_res_pool_destroy(&pf->msix_pool);
2716 : 0 : err_msix_pool_init:
2717 : 0 : rte_free(dev->data->mac_addrs);
2718 : 0 : dev->data->mac_addrs = NULL;
2719 : 0 : err_init_mac:
2720 : 0 : rte_free(pf->proto_xtr);
2721 : : #ifndef RTE_EXEC_ENV_WINDOWS
2722 : 0 : err_init_fw:
2723 : : #endif
2724 : 0 : ice_deinit_hw(hw);
2725 : :
2726 : 0 : return ret;
2727 : : }
2728 : :
2729 : : int
2730 : 0 : ice_release_vsi(struct ice_vsi *vsi)
2731 : : {
2732 : : struct ice_hw *hw;
2733 : : struct ice_vsi_ctx vsi_ctx;
2734 : : int ret, error = 0;
2735 : :
2736 [ # # ]: 0 : if (!vsi)
2737 : : return error;
2738 : :
2739 : 0 : hw = ICE_VSI_TO_HW(vsi);
2740 : :
2741 : 0 : ice_remove_all_mac_vlan_filters(vsi);
2742 : :
2743 : : memset(&vsi_ctx, 0, sizeof(vsi_ctx));
2744 : :
2745 : 0 : vsi_ctx.vsi_num = vsi->vsi_id;
2746 : 0 : vsi_ctx.info = vsi->info;
2747 : 0 : ret = ice_free_vsi(hw, vsi->idx, &vsi_ctx, false, NULL);
2748 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
2749 : 0 : PMD_INIT_LOG(ERR, "Failed to free vsi by aq, %u", vsi->vsi_id);
2750 : : error = -1;
2751 : : }
2752 : :
2753 : 0 : rte_free(vsi->rss_lut);
2754 : 0 : rte_free(vsi->rss_key);
2755 : 0 : rte_free(vsi);
2756 : 0 : return error;
2757 : : }
2758 : :
2759 : : void
2760 : 0 : ice_vsi_disable_queues_intr(struct ice_vsi *vsi)
2761 : : {
2762 : 0 : struct rte_eth_dev *dev = &rte_eth_devices[vsi->adapter->pf.dev_data->port_id];
2763 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
2764 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
2765 : : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
2766 : : uint16_t msix_intr, i;
2767 : :
2768 : : /* disable interrupt and also clear all the exist config */
2769 [ # # ]: 0 : for (i = 0; i < vsi->nb_qps; i++) {
2770 : 0 : ICE_WRITE_REG(hw, QINT_TQCTL(vsi->base_queue + i), 0);
2771 : 0 : ICE_WRITE_REG(hw, QINT_RQCTL(vsi->base_queue + i), 0);
2772 : : rte_wmb();
2773 : : }
2774 : :
2775 [ # # ]: 0 : if (rte_intr_allow_others(intr_handle))
2776 : : /* vfio-pci */
2777 [ # # ]: 0 : for (i = 0; i < vsi->nb_msix; i++) {
2778 : 0 : msix_intr = vsi->msix_intr + i;
2779 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr),
2780 : : GLINT_DYN_CTL_WB_ON_ITR_M);
2781 : : }
2782 : : else
2783 : : /* igb_uio */
2784 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0), GLINT_DYN_CTL_WB_ON_ITR_M);
2785 : 0 : }
2786 : :
2787 : : static int
2788 : 0 : ice_dev_stop(struct rte_eth_dev *dev)
2789 : : {
2790 : 0 : struct rte_eth_dev_data *data = dev->data;
2791 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
2792 : 0 : struct ice_vsi *main_vsi = pf->main_vsi;
2793 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
2794 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
2795 : : uint16_t i;
2796 : :
2797 : : /* avoid stopping again */
2798 [ # # ]: 0 : if (pf->adapter_stopped)
2799 : : return 0;
2800 : :
2801 : : /* stop and clear all Rx queues */
2802 [ # # ]: 0 : for (i = 0; i < data->nb_rx_queues; i++)
2803 : 0 : ice_rx_queue_stop(dev, i);
2804 : :
2805 : : /* stop and clear all Tx queues */
2806 [ # # ]: 0 : for (i = 0; i < data->nb_tx_queues; i++)
2807 : 0 : ice_tx_queue_stop(dev, i);
2808 : :
2809 : : /* disable all queue interrupts */
2810 : 0 : ice_vsi_disable_queues_intr(main_vsi);
2811 : :
2812 [ # # ]: 0 : if (pf->init_link_up)
2813 : : ice_dev_set_link_up(dev);
2814 : : else
2815 : : ice_dev_set_link_down(dev);
2816 : :
2817 : : /* Clean datapath event and queue/vec mapping */
2818 : 0 : rte_intr_efd_disable(intr_handle);
2819 : 0 : rte_intr_vec_list_free(intr_handle);
2820 : :
2821 : 0 : pf->adapter_stopped = true;
2822 : 0 : dev->data->dev_started = 0;
2823 : :
2824 : 0 : return 0;
2825 : : }
2826 : :
2827 : : static int
2828 : 0 : ice_dev_close(struct rte_eth_dev *dev)
2829 : : {
2830 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
2831 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2832 : 0 : struct rte_pci_device *pci_dev = RTE_ETH_DEV_TO_PCI(dev);
2833 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
2834 : : struct ice_adapter *ad =
2835 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2836 : : int ret;
2837 : : uint32_t val;
2838 : 0 : uint8_t timer = hw->func_caps.ts_func_info.tmr_index_owned;
2839 : 0 : uint32_t pin_idx = ad->devargs.pin_idx;
2840 : :
2841 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY)
2842 : : return 0;
2843 : :
2844 : : /* Since stop will make link down, then the link event will be
2845 : : * triggered, disable the irq firstly.
2846 : : */
2847 : : ice_pf_disable_irq0(hw);
2848 : :
2849 : : /* Unregister callback func from eal lib, use sync version to
2850 : : * make sure all active interrupt callbacks is done, then it's
2851 : : * safe to free all resources.
2852 : : */
2853 : 0 : rte_intr_callback_unregister_sync(intr_handle,
2854 : : ice_interrupt_handler, dev);
2855 : :
2856 : 0 : ret = ice_dev_stop(dev);
2857 : :
2858 [ # # ]: 0 : if (!ad->is_safe_mode)
2859 : 0 : ice_flow_uninit(ad);
2860 : :
2861 : : /* release all queue resource */
2862 : 0 : ice_free_queues(dev);
2863 : :
2864 : 0 : ice_res_pool_destroy(&pf->msix_pool);
2865 : 0 : ice_release_vsi(pf->main_vsi);
2866 : 0 : ice_sched_cleanup_all(hw);
2867 : 0 : ice_free_hw_tbls(hw);
2868 : 0 : rte_free(hw->port_info);
2869 : 0 : hw->port_info = NULL;
2870 : 0 : free((void *)(uintptr_t)ad->devargs.ddp_filename);
2871 : 0 : ad->devargs.ddp_filename = NULL;
2872 : 0 : ice_shutdown_all_ctrlq(hw, true);
2873 : 0 : rte_free(pf->proto_xtr);
2874 : 0 : pf->proto_xtr = NULL;
2875 : :
2876 : : /* Uninit TM configuration */
2877 : 0 : ice_tm_conf_uninit(dev);
2878 : :
2879 [ # # ]: 0 : if (ad->devargs.pps_out_ena) {
2880 : 0 : ICE_WRITE_REG(hw, GLTSYN_AUX_OUT(pin_idx, timer), 0);
2881 : 0 : ICE_WRITE_REG(hw, GLTSYN_CLKO(pin_idx, timer), 0);
2882 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_L(pin_idx, timer), 0);
2883 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_H(pin_idx, timer), 0);
2884 : :
2885 : : val = GLGEN_GPIO_CTL_PIN_DIR_M;
2886 : 0 : ICE_WRITE_REG(hw, GLGEN_GPIO_CTL(pin_idx), val);
2887 : : }
2888 : :
2889 : : /* disable uio intr before callback unregister */
2890 : 0 : rte_intr_disable(intr_handle);
2891 : :
2892 : 0 : return ret;
2893 : : }
2894 : :
2895 : : static int
2896 : 0 : ice_dev_uninit(struct rte_eth_dev *dev)
2897 : : {
2898 : 0 : ice_dev_close(dev);
2899 : :
2900 : 0 : return 0;
2901 : : }
2902 : :
2903 : : static bool
2904 : : is_hash_cfg_valid(struct ice_rss_hash_cfg *cfg)
2905 : : {
2906 [ # # # # ]: 0 : return (cfg->hash_flds != 0 && cfg->addl_hdrs != 0) ? true : false;
2907 : : }
2908 : :
2909 : : static void
2910 : : hash_cfg_reset(struct ice_rss_hash_cfg *cfg)
2911 : : {
2912 : 0 : cfg->hash_flds = 0;
2913 : 0 : cfg->addl_hdrs = 0;
2914 : 0 : cfg->symm = 0;
2915 : 0 : cfg->hdr_type = ICE_RSS_OUTER_HEADERS;
2916 : 0 : }
2917 : :
2918 : : static int
2919 : 0 : ice_hash_moveout(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
2920 : : {
2921 : : int status;
2922 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
2923 [ # # ]: 0 : struct ice_vsi *vsi = pf->main_vsi;
2924 : :
2925 [ # # ]: 0 : if (!is_hash_cfg_valid(cfg))
2926 : : return -ENOENT;
2927 : :
2928 : 0 : status = ice_rem_rss_cfg(hw, vsi->idx, cfg);
2929 [ # # ]: 0 : if (status && status != ICE_ERR_DOES_NOT_EXIST) {
2930 : 0 : PMD_DRV_LOG(ERR,
2931 : : "ice_rem_rss_cfg failed for VSI:%d, error:%d",
2932 : : vsi->idx, status);
2933 : 0 : return -EBUSY;
2934 : : }
2935 : :
2936 : : return 0;
2937 : : }
2938 : :
2939 : : static int
2940 : 0 : ice_hash_moveback(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
2941 : : {
2942 : : int status;
2943 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
2944 [ # # ]: 0 : struct ice_vsi *vsi = pf->main_vsi;
2945 : :
2946 [ # # ]: 0 : if (!is_hash_cfg_valid(cfg))
2947 : : return -ENOENT;
2948 : :
2949 : 0 : status = ice_add_rss_cfg(hw, vsi->idx, cfg);
2950 [ # # ]: 0 : if (status) {
2951 : 0 : PMD_DRV_LOG(ERR,
2952 : : "ice_add_rss_cfg failed for VSI:%d, error:%d",
2953 : : vsi->idx, status);
2954 : 0 : return -EBUSY;
2955 : : }
2956 : :
2957 : : return 0;
2958 : : }
2959 : :
2960 : : static int
2961 : : ice_hash_remove(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
2962 : : {
2963 : : int ret;
2964 : :
2965 : 0 : ret = ice_hash_moveout(pf, cfg);
2966 [ # # # # : 0 : if (ret && (ret != -ENOENT))
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # ]
2967 : : return ret;
2968 : :
2969 : : hash_cfg_reset(cfg);
2970 : :
2971 : 0 : return 0;
2972 : : }
2973 : :
2974 : : static int
2975 : 0 : ice_add_rss_cfg_pre_gtpu(struct ice_pf *pf, struct ice_hash_gtpu_ctx *ctx,
2976 : : u8 ctx_idx)
2977 : : {
2978 : : int ret;
2979 : :
2980 [ # # # # : 0 : switch (ctx_idx) {
# # # # ]
2981 : 0 : case ICE_HASH_GTPU_CTX_EH_IP:
2982 : 0 : ret = ice_hash_remove(pf,
2983 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
2984 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2985 : : return ret;
2986 : :
2987 : 0 : ret = ice_hash_remove(pf,
2988 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
2989 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2990 : : return ret;
2991 : :
2992 : 0 : ret = ice_hash_remove(pf,
2993 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
2994 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2995 : : return ret;
2996 : :
2997 : 0 : ret = ice_hash_remove(pf,
2998 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
2999 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3000 : : return ret;
3001 : :
3002 : 0 : ret = ice_hash_remove(pf,
3003 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
3004 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3005 : : return ret;
3006 : :
3007 : 0 : ret = ice_hash_remove(pf,
3008 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
3009 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3010 : : return ret;
3011 : :
3012 : 0 : ret = ice_hash_remove(pf,
3013 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
3014 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3015 : : return ret;
3016 : :
3017 : 0 : ret = ice_hash_remove(pf,
3018 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
3019 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3020 : 0 : return ret;
3021 : :
3022 : : break;
3023 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_UDP:
3024 : 0 : ret = ice_hash_remove(pf,
3025 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
3026 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3027 : : return ret;
3028 : :
3029 : 0 : ret = ice_hash_remove(pf,
3030 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
3031 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3032 : : return ret;
3033 : :
3034 : 0 : ret = ice_hash_moveout(pf,
3035 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
3036 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3037 : : return ret;
3038 : :
3039 : 0 : ret = ice_hash_moveout(pf,
3040 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
3041 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3042 : : return ret;
3043 : :
3044 : 0 : ret = ice_hash_moveout(pf,
3045 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
3046 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3047 : : return ret;
3048 : :
3049 : 0 : ret = ice_hash_moveout(pf,
3050 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
3051 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3052 : 0 : return ret;
3053 : :
3054 : : break;
3055 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_TCP:
3056 : 0 : ret = ice_hash_remove(pf,
3057 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
3058 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3059 : : return ret;
3060 : :
3061 : 0 : ret = ice_hash_remove(pf,
3062 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
3063 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3064 : : return ret;
3065 : :
3066 : 0 : ret = ice_hash_moveout(pf,
3067 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
3068 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3069 : : return ret;
3070 : :
3071 : 0 : ret = ice_hash_moveout(pf,
3072 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
3073 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3074 : : return ret;
3075 : :
3076 : 0 : ret = ice_hash_moveout(pf,
3077 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
3078 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3079 : : return ret;
3080 : :
3081 : 0 : ret = ice_hash_moveout(pf,
3082 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
3083 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3084 : 0 : return ret;
3085 : :
3086 : : break;
3087 : 0 : case ICE_HASH_GTPU_CTX_UP_IP:
3088 : 0 : ret = ice_hash_remove(pf,
3089 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
3090 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3091 : : return ret;
3092 : :
3093 : 0 : ret = ice_hash_remove(pf,
3094 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
3095 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3096 : : return ret;
3097 : :
3098 : 0 : ret = ice_hash_moveout(pf,
3099 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
3100 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3101 : : return ret;
3102 : :
3103 : 0 : ret = ice_hash_moveout(pf,
3104 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
3105 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3106 : : return ret;
3107 : :
3108 : 0 : ret = ice_hash_moveout(pf,
3109 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
3110 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3111 : 0 : return ret;
3112 : :
3113 : : break;
3114 : 0 : case ICE_HASH_GTPU_CTX_UP_IP_UDP:
3115 : : case ICE_HASH_GTPU_CTX_UP_IP_TCP:
3116 : 0 : ret = ice_hash_moveout(pf,
3117 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
3118 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3119 : : return ret;
3120 : :
3121 : 0 : ret = ice_hash_moveout(pf,
3122 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
3123 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3124 : : return ret;
3125 : :
3126 : 0 : ret = ice_hash_moveout(pf,
3127 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
3128 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3129 : 0 : return ret;
3130 : :
3131 : : break;
3132 : 0 : case ICE_HASH_GTPU_CTX_DW_IP:
3133 : 0 : ret = ice_hash_remove(pf,
3134 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
3135 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3136 : : return ret;
3137 : :
3138 : 0 : ret = ice_hash_remove(pf,
3139 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
3140 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3141 : : return ret;
3142 : :
3143 : 0 : ret = ice_hash_moveout(pf,
3144 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
3145 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3146 : : return ret;
3147 : :
3148 : 0 : ret = ice_hash_moveout(pf,
3149 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
3150 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3151 : : return ret;
3152 : :
3153 : 0 : ret = ice_hash_moveout(pf,
3154 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
3155 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3156 : 0 : return ret;
3157 : :
3158 : : break;
3159 : 0 : case ICE_HASH_GTPU_CTX_DW_IP_UDP:
3160 : : case ICE_HASH_GTPU_CTX_DW_IP_TCP:
3161 : 0 : ret = ice_hash_moveout(pf,
3162 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
3163 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3164 : : return ret;
3165 : :
3166 : 0 : ret = ice_hash_moveout(pf,
3167 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
3168 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3169 : : return ret;
3170 : :
3171 : 0 : ret = ice_hash_moveout(pf,
3172 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
3173 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3174 : 0 : return ret;
3175 : :
3176 : : break;
3177 : : default:
3178 : : break;
3179 : : }
3180 : :
3181 : : return 0;
3182 : : }
3183 : :
3184 : 0 : static u8 calc_gtpu_ctx_idx(uint32_t hdr)
3185 : : {
3186 : : u8 eh_idx, ip_idx;
3187 : :
3188 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_GTPU_EH)
3189 : : eh_idx = 0;
3190 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_GTPU_UP)
3191 : : eh_idx = 1;
3192 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_GTPU_DWN)
3193 : : eh_idx = 2;
3194 : : else
3195 : : return ICE_HASH_GTPU_CTX_MAX;
3196 : :
3197 : : ip_idx = 0;
3198 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_UDP)
3199 : : ip_idx = 1;
3200 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_TCP)
3201 : : ip_idx = 2;
3202 : :
3203 [ # # ]: 0 : if (hdr & (ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV6))
3204 : 0 : return eh_idx * 3 + ip_idx;
3205 : : else
3206 : : return ICE_HASH_GTPU_CTX_MAX;
3207 : : }
3208 : :
3209 : : static int
3210 : 0 : ice_add_rss_cfg_pre(struct ice_pf *pf, uint32_t hdr)
3211 : : {
3212 : 0 : u8 gtpu_ctx_idx = calc_gtpu_ctx_idx(hdr);
3213 : :
3214 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_IPV4)
3215 : 0 : return ice_add_rss_cfg_pre_gtpu(pf, &pf->hash_ctx.gtpu4,
3216 : : gtpu_ctx_idx);
3217 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_IPV6)
3218 : 0 : return ice_add_rss_cfg_pre_gtpu(pf, &pf->hash_ctx.gtpu6,
3219 : : gtpu_ctx_idx);
3220 : :
3221 : : return 0;
3222 : : }
3223 : :
3224 : : static int
3225 : 0 : ice_add_rss_cfg_post_gtpu(struct ice_pf *pf, struct ice_hash_gtpu_ctx *ctx,
3226 : : u8 ctx_idx, struct ice_rss_hash_cfg *cfg)
3227 : : {
3228 : : int ret;
3229 : :
3230 [ # # ]: 0 : if (ctx_idx < ICE_HASH_GTPU_CTX_MAX)
3231 : 0 : ctx->ctx[ctx_idx] = *cfg;
3232 : :
3233 [ # # # # ]: 0 : switch (ctx_idx) {
3234 : : case ICE_HASH_GTPU_CTX_EH_IP:
3235 : : break;
3236 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_UDP:
3237 : 0 : ret = ice_hash_moveback(pf,
3238 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
3239 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3240 : : return ret;
3241 : :
3242 : 0 : ret = ice_hash_moveback(pf,
3243 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
3244 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3245 : : return ret;
3246 : :
3247 : 0 : ret = ice_hash_moveback(pf,
3248 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
3249 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3250 : : return ret;
3251 : :
3252 : 0 : ret = ice_hash_moveback(pf,
3253 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
3254 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3255 : 0 : return ret;
3256 : :
3257 : : break;
3258 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_TCP:
3259 : 0 : ret = ice_hash_moveback(pf,
3260 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
3261 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3262 : : return ret;
3263 : :
3264 : 0 : ret = ice_hash_moveback(pf,
3265 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
3266 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3267 : : return ret;
3268 : :
3269 : 0 : ret = ice_hash_moveback(pf,
3270 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
3271 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3272 : : return ret;
3273 : :
3274 : 0 : ret = ice_hash_moveback(pf,
3275 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
3276 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3277 : 0 : return ret;
3278 : :
3279 : : break;
3280 : 0 : case ICE_HASH_GTPU_CTX_UP_IP:
3281 : : case ICE_HASH_GTPU_CTX_UP_IP_UDP:
3282 : : case ICE_HASH_GTPU_CTX_UP_IP_TCP:
3283 : : case ICE_HASH_GTPU_CTX_DW_IP:
3284 : : case ICE_HASH_GTPU_CTX_DW_IP_UDP:
3285 : : case ICE_HASH_GTPU_CTX_DW_IP_TCP:
3286 : 0 : ret = ice_hash_moveback(pf,
3287 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
3288 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3289 : : return ret;
3290 : :
3291 : 0 : ret = ice_hash_moveback(pf,
3292 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
3293 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3294 : : return ret;
3295 : :
3296 : 0 : ret = ice_hash_moveback(pf,
3297 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
3298 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3299 : 0 : return ret;
3300 : :
3301 : : break;
3302 : : default:
3303 : : break;
3304 : : }
3305 : :
3306 : : return 0;
3307 : : }
3308 : :
3309 : : static int
3310 : 0 : ice_add_rss_cfg_post(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
3311 : : {
3312 : 0 : u8 gtpu_ctx_idx = calc_gtpu_ctx_idx(cfg->addl_hdrs);
3313 : :
3314 [ # # ]: 0 : if (cfg->addl_hdrs & ICE_FLOW_SEG_HDR_IPV4)
3315 : 0 : return ice_add_rss_cfg_post_gtpu(pf, &pf->hash_ctx.gtpu4,
3316 : : gtpu_ctx_idx, cfg);
3317 [ # # ]: 0 : else if (cfg->addl_hdrs & ICE_FLOW_SEG_HDR_IPV6)
3318 : 0 : return ice_add_rss_cfg_post_gtpu(pf, &pf->hash_ctx.gtpu6,
3319 : : gtpu_ctx_idx, cfg);
3320 : :
3321 : : return 0;
3322 : : }
3323 : :
3324 : : static void
3325 : 0 : ice_rem_rss_cfg_post(struct ice_pf *pf, uint32_t hdr)
3326 : : {
3327 : 0 : u8 gtpu_ctx_idx = calc_gtpu_ctx_idx(hdr);
3328 : :
3329 [ # # ]: 0 : if (gtpu_ctx_idx >= ICE_HASH_GTPU_CTX_MAX)
3330 : : return;
3331 : :
3332 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_IPV4)
3333 : 0 : hash_cfg_reset(&pf->hash_ctx.gtpu4.ctx[gtpu_ctx_idx]);
3334 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_IPV6)
3335 : 0 : hash_cfg_reset(&pf->hash_ctx.gtpu6.ctx[gtpu_ctx_idx]);
3336 : : }
3337 : :
3338 : : int
3339 : 0 : ice_rem_rss_cfg_wrap(struct ice_pf *pf, uint16_t vsi_id,
3340 : : struct ice_rss_hash_cfg *cfg)
3341 : : {
3342 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3343 : : int ret;
3344 : :
3345 : 0 : ret = ice_rem_rss_cfg(hw, vsi_id, cfg);
3346 [ # # ]: 0 : if (ret && ret != ICE_ERR_DOES_NOT_EXIST)
3347 : 0 : PMD_DRV_LOG(ERR, "remove rss cfg failed");
3348 : :
3349 : 0 : ice_rem_rss_cfg_post(pf, cfg->addl_hdrs);
3350 : :
3351 : 0 : return 0;
3352 : : }
3353 : :
3354 : : int
3355 : 0 : ice_add_rss_cfg_wrap(struct ice_pf *pf, uint16_t vsi_id,
3356 : : struct ice_rss_hash_cfg *cfg)
3357 : : {
3358 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3359 : : int ret;
3360 : :
3361 : 0 : ret = ice_add_rss_cfg_pre(pf, cfg->addl_hdrs);
3362 [ # # ]: 0 : if (ret)
3363 : 0 : PMD_DRV_LOG(ERR, "add rss cfg pre failed");
3364 : :
3365 : 0 : ret = ice_add_rss_cfg(hw, vsi_id, cfg);
3366 [ # # ]: 0 : if (ret)
3367 : 0 : PMD_DRV_LOG(ERR, "add rss cfg failed");
3368 : :
3369 : 0 : ret = ice_add_rss_cfg_post(pf, cfg);
3370 [ # # ]: 0 : if (ret)
3371 : 0 : PMD_DRV_LOG(ERR, "add rss cfg post failed");
3372 : :
3373 : 0 : return 0;
3374 : : }
3375 : :
3376 : : static void
3377 : 0 : ice_rss_hash_set(struct ice_pf *pf, uint64_t rss_hf)
3378 : : {
3379 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3380 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3381 : : struct ice_rss_hash_cfg cfg;
3382 : : int ret;
3383 : :
3384 : : #define ICE_RSS_HF_ALL ( \
3385 : : RTE_ETH_RSS_IPV4 | \
3386 : : RTE_ETH_RSS_IPV6 | \
3387 : : RTE_ETH_RSS_NONFRAG_IPV4_UDP | \
3388 : : RTE_ETH_RSS_NONFRAG_IPV6_UDP | \
3389 : : RTE_ETH_RSS_NONFRAG_IPV4_TCP | \
3390 : : RTE_ETH_RSS_NONFRAG_IPV6_TCP | \
3391 : : RTE_ETH_RSS_NONFRAG_IPV4_SCTP | \
3392 : : RTE_ETH_RSS_NONFRAG_IPV6_SCTP)
3393 : :
3394 : 0 : ret = ice_rem_vsi_rss_cfg(hw, vsi->idx);
3395 [ # # ]: 0 : if (ret)
3396 : 0 : PMD_DRV_LOG(ERR, "%s Remove rss vsi fail %d",
3397 : : __func__, ret);
3398 : :
3399 : 0 : cfg.symm = 0;
3400 : 0 : cfg.hdr_type = ICE_RSS_OUTER_HEADERS;
3401 : : /* Configure RSS for IPv4 with src/dst addr as input set */
3402 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV4) {
3403 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3404 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV4;
3405 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3406 [ # # ]: 0 : if (ret)
3407 : 0 : PMD_DRV_LOG(ERR, "%s IPV4 rss flow fail %d",
3408 : : __func__, ret);
3409 : : }
3410 : :
3411 : : /* Configure RSS for IPv6 with src/dst addr as input set */
3412 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV6) {
3413 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_IPV6 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3414 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV6;
3415 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3416 [ # # ]: 0 : if (ret)
3417 : 0 : PMD_DRV_LOG(ERR, "%s IPV6 rss flow fail %d",
3418 : : __func__, ret);
3419 : : }
3420 : :
3421 : : /* Configure RSS for udp4 with src/dst addr and port as input set */
3422 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_UDP) {
3423 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_UDP | ICE_FLOW_SEG_HDR_IPV4 |
3424 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3425 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV4;
3426 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3427 [ # # ]: 0 : if (ret)
3428 : 0 : PMD_DRV_LOG(ERR, "%s UDP_IPV4 rss flow fail %d",
3429 : : __func__, ret);
3430 : : }
3431 : :
3432 : : /* Configure RSS for udp6 with src/dst addr and port as input set */
3433 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_UDP) {
3434 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_UDP | ICE_FLOW_SEG_HDR_IPV6 |
3435 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3436 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV6;
3437 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3438 [ # # ]: 0 : if (ret)
3439 : 0 : PMD_DRV_LOG(ERR, "%s UDP_IPV6 rss flow fail %d",
3440 : : __func__, ret);
3441 : : }
3442 : :
3443 : : /* Configure RSS for tcp4 with src/dst addr and port as input set */
3444 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_TCP) {
3445 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_TCP | ICE_FLOW_SEG_HDR_IPV4 |
3446 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3447 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV4;
3448 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3449 [ # # ]: 0 : if (ret)
3450 : 0 : PMD_DRV_LOG(ERR, "%s TCP_IPV4 rss flow fail %d",
3451 : : __func__, ret);
3452 : : }
3453 : :
3454 : : /* Configure RSS for tcp6 with src/dst addr and port as input set */
3455 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_TCP) {
3456 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_TCP | ICE_FLOW_SEG_HDR_IPV6 |
3457 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3458 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV6;
3459 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3460 [ # # ]: 0 : if (ret)
3461 : 0 : PMD_DRV_LOG(ERR, "%s TCP_IPV6 rss flow fail %d",
3462 : : __func__, ret);
3463 : : }
3464 : :
3465 : : /* Configure RSS for sctp4 with src/dst addr and port as input set */
3466 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_SCTP) {
3467 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_SCTP | ICE_FLOW_SEG_HDR_IPV4 |
3468 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3469 : 0 : cfg.hash_flds = ICE_HASH_SCTP_IPV4;
3470 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3471 [ # # ]: 0 : if (ret)
3472 : 0 : PMD_DRV_LOG(ERR, "%s SCTP_IPV4 rss flow fail %d",
3473 : : __func__, ret);
3474 : : }
3475 : :
3476 : : /* Configure RSS for sctp6 with src/dst addr and port as input set */
3477 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_SCTP) {
3478 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_SCTP | ICE_FLOW_SEG_HDR_IPV6 |
3479 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3480 : 0 : cfg.hash_flds = ICE_HASH_SCTP_IPV6;
3481 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3482 [ # # ]: 0 : if (ret)
3483 : 0 : PMD_DRV_LOG(ERR, "%s SCTP_IPV6 rss flow fail %d",
3484 : : __func__, ret);
3485 : : }
3486 : :
3487 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV4) {
3488 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_IPV4 |
3489 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3490 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV4;
3491 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3492 [ # # ]: 0 : if (ret)
3493 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV4 rss flow fail %d",
3494 : : __func__, ret);
3495 : : }
3496 : :
3497 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV6) {
3498 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_IPV6 |
3499 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3500 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV6;
3501 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3502 [ # # ]: 0 : if (ret)
3503 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV6 rss flow fail %d",
3504 : : __func__, ret);
3505 : : }
3506 : :
3507 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_UDP) {
3508 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_UDP |
3509 : : ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3510 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV4;
3511 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3512 [ # # ]: 0 : if (ret)
3513 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV4_UDP rss flow fail %d",
3514 : : __func__, ret);
3515 : : }
3516 : :
3517 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_UDP) {
3518 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_UDP |
3519 : : ICE_FLOW_SEG_HDR_IPV6 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3520 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV6;
3521 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3522 [ # # ]: 0 : if (ret)
3523 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV6_UDP rss flow fail %d",
3524 : : __func__, ret);
3525 : : }
3526 : :
3527 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_TCP) {
3528 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_TCP |
3529 : : ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3530 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV4;
3531 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3532 [ # # ]: 0 : if (ret)
3533 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV4_TCP rss flow fail %d",
3534 : : __func__, ret);
3535 : : }
3536 : :
3537 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_TCP) {
3538 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_TCP |
3539 : : ICE_FLOW_SEG_HDR_IPV6 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3540 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV6;
3541 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3542 [ # # ]: 0 : if (ret)
3543 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV6_TCP rss flow fail %d",
3544 : : __func__, ret);
3545 : : }
3546 : :
3547 : 0 : pf->rss_hf = rss_hf & ICE_RSS_HF_ALL;
3548 : 0 : }
3549 : :
3550 : : static void
3551 : 0 : ice_get_default_rss_key(uint8_t *rss_key, uint32_t rss_key_size)
3552 : : {
3553 : : static struct ice_aqc_get_set_rss_keys default_key;
3554 : : static bool default_key_done;
3555 : : uint8_t *key = (uint8_t *)&default_key;
3556 : : size_t i;
3557 : :
3558 [ # # ]: 0 : if (rss_key_size > sizeof(default_key)) {
3559 : 0 : PMD_DRV_LOG(WARNING,
3560 : : "requested size %u is larger than default %zu, "
3561 : : "only %zu bytes are gotten for key",
3562 : : rss_key_size, sizeof(default_key),
3563 : : sizeof(default_key));
3564 : : }
3565 : :
3566 [ # # ]: 0 : if (!default_key_done) {
3567 : : /* Calculate the default hash key */
3568 [ # # ]: 0 : for (i = 0; i < sizeof(default_key); i++)
3569 : 0 : key[i] = (uint8_t)rte_rand();
3570 : 0 : default_key_done = true;
3571 : : }
3572 [ # # ]: 0 : rte_memcpy(rss_key, key, RTE_MIN(rss_key_size, sizeof(default_key)));
3573 : 0 : }
3574 : :
3575 : 0 : static int ice_init_rss(struct ice_pf *pf)
3576 : : {
3577 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3578 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3579 : 0 : struct rte_eth_dev_data *dev_data = pf->dev_data;
3580 : : struct ice_aq_get_set_rss_lut_params lut_params;
3581 : : struct rte_eth_rss_conf *rss_conf;
3582 : : struct ice_aqc_get_set_rss_keys key;
3583 : : uint16_t i, nb_q;
3584 : : int ret = 0;
3585 : 0 : bool is_safe_mode = pf->adapter->is_safe_mode;
3586 : : uint32_t reg;
3587 : :
3588 : : rss_conf = &dev_data->dev_conf.rx_adv_conf.rss_conf;
3589 : 0 : nb_q = dev_data->nb_rx_queues;
3590 : 0 : vsi->rss_key_size = ICE_AQC_GET_SET_RSS_KEY_DATA_RSS_KEY_SIZE +
3591 : : ICE_AQC_GET_SET_RSS_KEY_DATA_HASH_KEY_SIZE;
3592 : 0 : vsi->rss_lut_size = pf->hash_lut_size;
3593 : :
3594 [ # # ]: 0 : if (nb_q == 0) {
3595 : 0 : PMD_DRV_LOG(WARNING,
3596 : : "RSS is not supported as rx queues number is zero");
3597 : 0 : return 0;
3598 : : }
3599 : :
3600 [ # # ]: 0 : if (is_safe_mode) {
3601 : 0 : PMD_DRV_LOG(WARNING, "RSS is not supported in safe mode");
3602 : 0 : return 0;
3603 : : }
3604 : :
3605 [ # # ]: 0 : if (!vsi->rss_key) {
3606 : 0 : vsi->rss_key = rte_zmalloc(NULL,
3607 : : vsi->rss_key_size, 0);
3608 [ # # ]: 0 : if (vsi->rss_key == NULL) {
3609 : 0 : PMD_DRV_LOG(ERR, "Failed to allocate memory for rss_key");
3610 : 0 : return -ENOMEM;
3611 : : }
3612 : : }
3613 [ # # ]: 0 : if (!vsi->rss_lut) {
3614 : 0 : vsi->rss_lut = rte_zmalloc(NULL,
3615 : 0 : vsi->rss_lut_size, 0);
3616 [ # # ]: 0 : if (vsi->rss_lut == NULL) {
3617 : 0 : PMD_DRV_LOG(ERR, "Failed to allocate memory for rss_key");
3618 : 0 : rte_free(vsi->rss_key);
3619 : 0 : vsi->rss_key = NULL;
3620 : 0 : return -ENOMEM;
3621 : : }
3622 : : }
3623 : : /* configure RSS key */
3624 [ # # ]: 0 : if (!rss_conf->rss_key)
3625 : 0 : ice_get_default_rss_key(vsi->rss_key, vsi->rss_key_size);
3626 : : else
3627 : 0 : rte_memcpy(vsi->rss_key, rss_conf->rss_key,
3628 [ # # ]: 0 : RTE_MIN(rss_conf->rss_key_len,
3629 : : vsi->rss_key_size));
3630 : :
3631 [ # # ]: 0 : rte_memcpy(key.standard_rss_key, vsi->rss_key,
3632 : : ICE_AQC_GET_SET_RSS_KEY_DATA_RSS_KEY_SIZE);
3633 : : rte_memcpy(key.extended_hash_key,
3634 [ # # ]: 0 : &vsi->rss_key[ICE_AQC_GET_SET_RSS_KEY_DATA_RSS_KEY_SIZE],
3635 : : ICE_AQC_GET_SET_RSS_KEY_DATA_HASH_KEY_SIZE);
3636 : 0 : ret = ice_aq_set_rss_key(hw, vsi->idx, &key);
3637 [ # # ]: 0 : if (ret)
3638 : 0 : goto out;
3639 : :
3640 : : /* init RSS LUT table */
3641 [ # # ]: 0 : for (i = 0; i < vsi->rss_lut_size; i++)
3642 : 0 : vsi->rss_lut[i] = i % nb_q;
3643 : :
3644 : 0 : lut_params.vsi_handle = vsi->idx;
3645 : 0 : lut_params.lut_size = vsi->rss_lut_size;
3646 : 0 : lut_params.lut_type = ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_PF;
3647 : 0 : lut_params.lut = vsi->rss_lut;
3648 : 0 : lut_params.global_lut_id = 0;
3649 : 0 : ret = ice_aq_set_rss_lut(hw, &lut_params);
3650 [ # # ]: 0 : if (ret)
3651 : 0 : goto out;
3652 : :
3653 : : /* Enable registers for symmetric_toeplitz function. */
3654 : 0 : reg = ICE_READ_REG(hw, VSIQF_HASH_CTL(vsi->vsi_id));
3655 : 0 : reg = (reg & (~VSIQF_HASH_CTL_HASH_SCHEME_M)) |
3656 : : (1 << VSIQF_HASH_CTL_HASH_SCHEME_S);
3657 : 0 : ICE_WRITE_REG(hw, VSIQF_HASH_CTL(vsi->vsi_id), reg);
3658 : :
3659 : : /* RSS hash configuration */
3660 : 0 : ice_rss_hash_set(pf, rss_conf->rss_hf);
3661 : :
3662 : 0 : return 0;
3663 : 0 : out:
3664 : 0 : rte_free(vsi->rss_key);
3665 : 0 : vsi->rss_key = NULL;
3666 : 0 : rte_free(vsi->rss_lut);
3667 : 0 : vsi->rss_lut = NULL;
3668 : 0 : return -EINVAL;
3669 : : }
3670 : :
3671 : : static int
3672 : 0 : ice_dev_configure(struct rte_eth_dev *dev)
3673 : : {
3674 : 0 : struct ice_adapter *ad =
3675 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
3676 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3677 : : int ret;
3678 : :
3679 : : /* Initialize to TRUE. If any of Rx queues doesn't meet the
3680 : : * bulk allocation or vector Rx preconditions we will reset it.
3681 : : */
3682 : 0 : ad->rx_bulk_alloc_allowed = true;
3683 : 0 : ad->tx_simple_allowed = true;
3684 : :
3685 [ # # ]: 0 : if (dev->data->dev_conf.rxmode.mq_mode & RTE_ETH_MQ_RX_RSS_FLAG)
3686 : 0 : dev->data->dev_conf.rxmode.offloads |= RTE_ETH_RX_OFFLOAD_RSS_HASH;
3687 : :
3688 [ # # ]: 0 : if (dev->data->nb_rx_queues) {
3689 : 0 : ret = ice_init_rss(pf);
3690 [ # # ]: 0 : if (ret) {
3691 : 0 : PMD_DRV_LOG(ERR, "Failed to enable rss for PF");
3692 : 0 : return ret;
3693 : : }
3694 : : }
3695 : :
3696 : : return 0;
3697 : : }
3698 : :
3699 : : static void
3700 : 0 : __vsi_queues_bind_intr(struct ice_vsi *vsi, uint16_t msix_vect,
3701 : : int base_queue, int nb_queue)
3702 : : {
3703 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
3704 : : uint32_t val, val_tx;
3705 : : int rx_low_latency, i;
3706 : :
3707 : 0 : rx_low_latency = vsi->adapter->devargs.rx_low_latency;
3708 [ # # ]: 0 : for (i = 0; i < nb_queue; i++) {
3709 : : /*do actual bind*/
3710 : 0 : val = (msix_vect & QINT_RQCTL_MSIX_INDX_M) |
3711 : : (0 << QINT_RQCTL_ITR_INDX_S) | QINT_RQCTL_CAUSE_ENA_M;
3712 : : val_tx = (msix_vect & QINT_TQCTL_MSIX_INDX_M) |
3713 : : (0 << QINT_TQCTL_ITR_INDX_S) | QINT_TQCTL_CAUSE_ENA_M;
3714 : :
3715 : 0 : PMD_DRV_LOG(INFO, "queue %d is binding to vect %d",
3716 : : base_queue + i, msix_vect);
3717 : :
3718 : : /* set ITR0 value */
3719 [ # # ]: 0 : if (rx_low_latency) {
3720 : : /**
3721 : : * Empirical configuration for optimal real time
3722 : : * latency reduced interrupt throttling to 2us
3723 : : */
3724 : 0 : ICE_WRITE_REG(hw, GLINT_ITR(0, msix_vect), 0x1);
3725 : 0 : ICE_WRITE_REG(hw, QRX_ITR(base_queue + i),
3726 : : QRX_ITR_NO_EXPR_M);
3727 : : } else {
3728 : 0 : ICE_WRITE_REG(hw, GLINT_ITR(0, msix_vect), 0x2);
3729 : 0 : ICE_WRITE_REG(hw, QRX_ITR(base_queue + i), 0);
3730 : : }
3731 : :
3732 : 0 : ICE_WRITE_REG(hw, QINT_RQCTL(base_queue + i), val);
3733 : 0 : ICE_WRITE_REG(hw, QINT_TQCTL(base_queue + i), val_tx);
3734 : : }
3735 : 0 : }
3736 : :
3737 : : void
3738 : 0 : ice_vsi_queues_bind_intr(struct ice_vsi *vsi)
3739 : : {
3740 : 0 : struct rte_eth_dev *dev = &rte_eth_devices[vsi->adapter->pf.dev_data->port_id];
3741 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
3742 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
3743 : : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
3744 : 0 : uint16_t msix_vect = vsi->msix_intr;
3745 : 0 : uint16_t nb_msix = RTE_MIN(vsi->nb_msix,
3746 : : rte_intr_nb_efd_get(intr_handle));
3747 : : uint16_t queue_idx = 0;
3748 : : int record = 0;
3749 : : int i;
3750 : :
3751 : : /* clear Rx/Tx queue interrupt */
3752 [ # # ]: 0 : for (i = 0; i < vsi->nb_used_qps; i++) {
3753 : 0 : ICE_WRITE_REG(hw, QINT_TQCTL(vsi->base_queue + i), 0);
3754 : 0 : ICE_WRITE_REG(hw, QINT_RQCTL(vsi->base_queue + i), 0);
3755 : : }
3756 : :
3757 : : /* PF bind interrupt */
3758 [ # # ]: 0 : if (rte_intr_dp_is_en(intr_handle)) {
3759 : : queue_idx = 0;
3760 : : record = 1;
3761 : : }
3762 : :
3763 [ # # ]: 0 : for (i = 0; i < vsi->nb_used_qps; i++) {
3764 [ # # ]: 0 : if (nb_msix <= 1) {
3765 [ # # ]: 0 : if (!rte_intr_allow_others(intr_handle))
3766 : : msix_vect = ICE_MISC_VEC_ID;
3767 : :
3768 : : /* uio mapping all queue to one msix_vect */
3769 : 0 : __vsi_queues_bind_intr(vsi, msix_vect,
3770 : 0 : vsi->base_queue + i,
3771 : 0 : vsi->nb_used_qps - i);
3772 : :
3773 [ # # # # ]: 0 : for (; !!record && i < vsi->nb_used_qps; i++)
3774 : 0 : rte_intr_vec_list_index_set(intr_handle,
3775 : : queue_idx + i, msix_vect);
3776 : :
3777 : : break;
3778 : : }
3779 : :
3780 : : /* vfio 1:1 queue/msix_vect mapping */
3781 : 0 : __vsi_queues_bind_intr(vsi, msix_vect,
3782 : 0 : vsi->base_queue + i, 1);
3783 : :
3784 [ # # ]: 0 : if (!!record)
3785 : 0 : rte_intr_vec_list_index_set(intr_handle,
3786 : : queue_idx + i,
3787 : : msix_vect);
3788 : :
3789 : 0 : msix_vect++;
3790 : 0 : nb_msix--;
3791 : : }
3792 : 0 : }
3793 : :
3794 : : void
3795 : 0 : ice_vsi_enable_queues_intr(struct ice_vsi *vsi)
3796 : : {
3797 : 0 : struct rte_eth_dev *dev = &rte_eth_devices[vsi->adapter->pf.dev_data->port_id];
3798 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
3799 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
3800 : : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
3801 : : uint16_t msix_intr, i;
3802 : :
3803 [ # # ]: 0 : if (rte_intr_allow_others(intr_handle))
3804 [ # # ]: 0 : for (i = 0; i < vsi->nb_used_qps; i++) {
3805 : 0 : msix_intr = vsi->msix_intr + i;
3806 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr),
3807 : : GLINT_DYN_CTL_INTENA_M |
3808 : : GLINT_DYN_CTL_CLEARPBA_M |
3809 : : GLINT_DYN_CTL_ITR_INDX_M |
3810 : : GLINT_DYN_CTL_WB_ON_ITR_M);
3811 : : }
3812 : : else
3813 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0),
3814 : : GLINT_DYN_CTL_INTENA_M |
3815 : : GLINT_DYN_CTL_CLEARPBA_M |
3816 : : GLINT_DYN_CTL_ITR_INDX_M |
3817 : : GLINT_DYN_CTL_WB_ON_ITR_M);
3818 : 0 : }
3819 : :
3820 : : static int
3821 : 0 : ice_rxq_intr_setup(struct rte_eth_dev *dev)
3822 : : {
3823 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3824 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
3825 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
3826 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3827 : : uint32_t intr_vector = 0;
3828 : :
3829 : 0 : rte_intr_disable(intr_handle);
3830 : :
3831 : : /* check and configure queue intr-vector mapping */
3832 [ # # ]: 0 : if ((rte_intr_cap_multiple(intr_handle) ||
3833 [ # # ]: 0 : !RTE_ETH_DEV_SRIOV(dev).active) &&
3834 [ # # ]: 0 : dev->data->dev_conf.intr_conf.rxq != 0) {
3835 : 0 : intr_vector = dev->data->nb_rx_queues;
3836 [ # # ]: 0 : if (intr_vector > ICE_MAX_INTR_QUEUE_NUM) {
3837 : 0 : PMD_DRV_LOG(ERR, "At most %d intr queues supported",
3838 : : ICE_MAX_INTR_QUEUE_NUM);
3839 : 0 : return -ENOTSUP;
3840 : : }
3841 [ # # ]: 0 : if (rte_intr_efd_enable(intr_handle, intr_vector))
3842 : : return -1;
3843 : : }
3844 : :
3845 [ # # ]: 0 : if (rte_intr_dp_is_en(intr_handle)) {
3846 [ # # ]: 0 : if (rte_intr_vec_list_alloc(intr_handle, NULL,
3847 : 0 : dev->data->nb_rx_queues)) {
3848 : 0 : PMD_DRV_LOG(ERR,
3849 : : "Failed to allocate %d rx_queues intr_vec",
3850 : : dev->data->nb_rx_queues);
3851 : 0 : return -ENOMEM;
3852 : : }
3853 : : }
3854 : :
3855 : : /* Map queues with MSIX interrupt */
3856 : 0 : vsi->nb_used_qps = dev->data->nb_rx_queues;
3857 : 0 : ice_vsi_queues_bind_intr(vsi);
3858 : :
3859 : : /* Enable interrupts for all the queues */
3860 : 0 : ice_vsi_enable_queues_intr(vsi);
3861 : :
3862 : 0 : rte_intr_enable(intr_handle);
3863 : :
3864 : 0 : return 0;
3865 : : }
3866 : :
3867 : : static int
3868 : 0 : ice_get_link_info_safe(struct ice_pf *pf, bool ena_lse,
3869 : : struct ice_link_status *link)
3870 : : {
3871 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3872 : : int ret;
3873 : :
3874 : 0 : rte_spinlock_lock(&pf->link_lock);
3875 : :
3876 : 0 : ret = ice_aq_get_link_info(hw->port_info, ena_lse, link, NULL);
3877 : :
3878 : : rte_spinlock_unlock(&pf->link_lock);
3879 : :
3880 : 0 : return ret;
3881 : : }
3882 : :
3883 : : static void
3884 : 0 : ice_get_init_link_status(struct rte_eth_dev *dev)
3885 : : {
3886 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3887 : 0 : bool enable_lse = dev->data->dev_conf.intr_conf.lsc ? true : false;
3888 : : struct ice_link_status link_status;
3889 : : int ret;
3890 : :
3891 : 0 : ret = ice_get_link_info_safe(pf, enable_lse, &link_status);
3892 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
3893 : 0 : PMD_DRV_LOG(ERR, "Failed to get link info");
3894 : 0 : pf->init_link_up = false;
3895 : 0 : return;
3896 : : }
3897 : :
3898 [ # # ]: 0 : if (link_status.link_info & ICE_AQ_LINK_UP)
3899 : 0 : pf->init_link_up = true;
3900 : : else
3901 : 0 : pf->init_link_up = false;
3902 : : }
3903 : :
3904 : : static int
3905 : 0 : ice_pps_out_cfg(struct ice_hw *hw, int idx, int timer)
3906 : : {
3907 : : uint64_t current_time, start_time;
3908 : : uint32_t hi, lo, lo2, func, val;
3909 : :
3910 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(timer));
3911 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(timer));
3912 : 0 : lo2 = ICE_READ_REG(hw, GLTSYN_TIME_L(timer));
3913 : :
3914 [ # # ]: 0 : if (lo2 < lo) {
3915 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(timer));
3916 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(timer));
3917 : : }
3918 : :
3919 : 0 : current_time = ((uint64_t)hi << 32) | lo;
3920 : :
3921 : 0 : start_time = (current_time + NSEC_PER_SEC) /
3922 : : NSEC_PER_SEC * NSEC_PER_SEC;
3923 : 0 : start_time = start_time - PPS_OUT_DELAY_NS;
3924 : :
3925 : 0 : func = 8 + idx + timer * 4;
3926 : 0 : val = GLGEN_GPIO_CTL_PIN_DIR_M |
3927 : 0 : ((func << GLGEN_GPIO_CTL_PIN_FUNC_S) &
3928 : : GLGEN_GPIO_CTL_PIN_FUNC_M);
3929 : :
3930 : : /* Write clkout with half of period value */
3931 : 0 : ICE_WRITE_REG(hw, GLTSYN_CLKO(idx, timer), NSEC_PER_SEC / 2);
3932 : :
3933 : : /* Write TARGET time register */
3934 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_L(idx, timer), start_time & 0xffffffff);
3935 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_H(idx, timer), start_time >> 32);
3936 : :
3937 : : /* Write AUX_OUT register */
3938 : 0 : ICE_WRITE_REG(hw, GLTSYN_AUX_OUT(idx, timer),
3939 : : GLTSYN_AUX_OUT_0_OUT_ENA_M | GLTSYN_AUX_OUT_0_OUTMOD_M);
3940 : :
3941 : : /* Write GPIO CTL register */
3942 : 0 : ICE_WRITE_REG(hw, GLGEN_GPIO_CTL(idx), val);
3943 : :
3944 : 0 : return 0;
3945 : : }
3946 : :
3947 : : static int
3948 : 0 : ice_dev_start(struct rte_eth_dev *dev)
3949 : : {
3950 : 0 : struct rte_eth_dev_data *data = dev->data;
3951 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
3952 : : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3953 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3954 : : struct ice_adapter *ad =
3955 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
3956 : : uint16_t nb_rxq = 0;
3957 : : uint16_t nb_txq, i;
3958 : : uint16_t max_frame_size;
3959 : : int mask, ret;
3960 : 0 : uint8_t timer = hw->func_caps.ts_func_info.tmr_index_owned;
3961 : 0 : uint32_t pin_idx = ad->devargs.pin_idx;
3962 : : ice_declare_bitmap(pmask, ICE_PROMISC_MAX);
3963 : : ice_zero_bitmap(pmask, ICE_PROMISC_MAX);
3964 : :
3965 : : /* choose vector Tx function before starting queues */
3966 : 0 : ice_set_tx_function(dev);
3967 : :
3968 : : /* program Tx queues' context in hardware */
3969 [ # # ]: 0 : for (nb_txq = 0; nb_txq < data->nb_tx_queues; nb_txq++) {
3970 : 0 : ret = ice_tx_queue_start(dev, nb_txq);
3971 [ # # ]: 0 : if (ret) {
3972 : 0 : PMD_DRV_LOG(ERR, "fail to start Tx queue %u", nb_txq);
3973 : 0 : goto tx_err;
3974 : : }
3975 : : }
3976 : :
3977 : : /* program Rx queues' context in hardware*/
3978 [ # # ]: 0 : for (nb_rxq = 0; nb_rxq < data->nb_rx_queues; nb_rxq++) {
3979 : 0 : ret = ice_rx_queue_start(dev, nb_rxq);
3980 [ # # ]: 0 : if (ret) {
3981 : 0 : PMD_DRV_LOG(ERR, "fail to start Rx queue %u", nb_rxq);
3982 : 0 : goto rx_err;
3983 : : }
3984 : : }
3985 : :
3986 : : /* we need to choose Rx fn after queue start, when we know if we need scattered Rx */
3987 : 0 : ice_set_rx_function(dev);
3988 : :
3989 : : mask = RTE_ETH_VLAN_STRIP_MASK | RTE_ETH_VLAN_FILTER_MASK |
3990 : : RTE_ETH_VLAN_EXTEND_MASK;
3991 [ # # ]: 0 : if (ice_is_dvm_ena(hw))
3992 : : mask |= RTE_ETH_QINQ_STRIP_MASK;
3993 : :
3994 : 0 : ret = ice_vlan_offload_set(dev, mask);
3995 [ # # ]: 0 : if (ret) {
3996 : 0 : PMD_INIT_LOG(ERR, "Unable to set VLAN offload");
3997 : 0 : goto rx_err;
3998 : : }
3999 : :
4000 : : /* enable Rx interrupt and mapping Rx queue to interrupt vector */
4001 [ # # ]: 0 : if (ice_rxq_intr_setup(dev))
4002 : : return -EIO;
4003 : :
4004 : : /* Enable receiving broadcast packets and transmitting packets */
4005 : : ice_set_bit(ICE_PROMISC_BCAST_RX, pmask);
4006 : : ice_set_bit(ICE_PROMISC_BCAST_TX, pmask);
4007 : : ice_set_bit(ICE_PROMISC_UCAST_TX, pmask);
4008 : : ice_set_bit(ICE_PROMISC_MCAST_TX, pmask);
4009 : :
4010 : 0 : ret = ice_set_vsi_promisc(hw, vsi->idx, pmask, 0);
4011 [ # # ]: 0 : if (ret != ICE_SUCCESS)
4012 : 0 : PMD_DRV_LOG(INFO, "fail to set vsi broadcast");
4013 : :
4014 : 0 : ret = ice_aq_set_event_mask(hw, hw->port_info->lport,
4015 : : ((u16)(ICE_AQ_LINK_EVENT_LINK_FAULT |
4016 : : ICE_AQ_LINK_EVENT_PHY_TEMP_ALARM |
4017 : : ICE_AQ_LINK_EVENT_EXCESSIVE_ERRORS |
4018 : : ICE_AQ_LINK_EVENT_SIGNAL_DETECT |
4019 : : ICE_AQ_LINK_EVENT_AN_COMPLETED |
4020 : : ICE_AQ_LINK_EVENT_PORT_TX_SUSPENDED)),
4021 : : NULL);
4022 [ # # ]: 0 : if (ret != ICE_SUCCESS)
4023 : 0 : PMD_DRV_LOG(WARNING, "Fail to set phy mask");
4024 : :
4025 : 0 : ice_get_init_link_status(dev);
4026 : :
4027 : : ice_dev_set_link_up(dev);
4028 : :
4029 : : /* Call get_link_info aq command to enable/disable LSE */
4030 : 0 : ice_link_update(dev, 1);
4031 : :
4032 : 0 : pf->adapter_stopped = false;
4033 : :
4034 : : /* Set the max frame size to default value*/
4035 [ # # ]: 0 : max_frame_size = pf->dev_data->mtu ?
4036 : : pf->dev_data->mtu + ICE_ETH_OVERHEAD :
4037 : : ICE_FRAME_SIZE_MAX;
4038 : :
4039 : : /* Set the max frame size to HW*/
4040 : 0 : ice_aq_set_mac_cfg(hw, max_frame_size, false, NULL);
4041 : :
4042 [ # # ]: 0 : if (ad->devargs.pps_out_ena) {
4043 : 0 : ret = ice_pps_out_cfg(hw, pin_idx, timer);
4044 [ # # ]: 0 : if (ret) {
4045 : 0 : PMD_DRV_LOG(ERR, "Fail to configure 1pps out");
4046 : 0 : goto rx_err;
4047 : : }
4048 : : }
4049 : :
4050 : : return 0;
4051 : :
4052 : : /* stop the started queues if failed to start all queues */
4053 : 0 : rx_err:
4054 [ # # ]: 0 : for (i = 0; i < nb_rxq; i++)
4055 : 0 : ice_rx_queue_stop(dev, i);
4056 : 0 : tx_err:
4057 [ # # ]: 0 : for (i = 0; i < nb_txq; i++)
4058 : 0 : ice_tx_queue_stop(dev, i);
4059 : :
4060 : : return -EIO;
4061 : : }
4062 : :
4063 : : static int
4064 : 0 : ice_dev_reset(struct rte_eth_dev *dev)
4065 : : {
4066 : : int ret;
4067 : :
4068 [ # # ]: 0 : if (dev->data->sriov.active)
4069 : : return -ENOTSUP;
4070 : :
4071 : : ret = ice_dev_uninit(dev);
4072 : : if (ret) {
4073 : : PMD_INIT_LOG(ERR, "failed to uninit device, status = %d", ret);
4074 : : return -ENXIO;
4075 : : }
4076 : :
4077 : 0 : ret = ice_dev_init(dev);
4078 [ # # ]: 0 : if (ret) {
4079 : 0 : PMD_INIT_LOG(ERR, "failed to init device, status = %d", ret);
4080 : 0 : return -ENXIO;
4081 : : }
4082 : :
4083 : : return 0;
4084 : : }
4085 : :
4086 : : static int
4087 : 0 : ice_dev_info_get(struct rte_eth_dev *dev, struct rte_eth_dev_info *dev_info)
4088 : : {
4089 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4090 : : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4091 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4092 : 0 : struct rte_pci_device *pci_dev = RTE_DEV_TO_PCI(dev->device);
4093 : 0 : bool is_safe_mode = pf->adapter->is_safe_mode;
4094 : : u64 phy_type_low;
4095 : : u64 phy_type_high;
4096 : :
4097 : 0 : dev_info->min_rx_bufsize = ICE_BUF_SIZE_MIN;
4098 : 0 : dev_info->max_rx_pktlen = ICE_FRAME_SIZE_MAX;
4099 : 0 : dev_info->max_rx_queues = vsi->nb_qps;
4100 : 0 : dev_info->max_tx_queues = vsi->nb_qps;
4101 : 0 : dev_info->max_mac_addrs = vsi->max_macaddrs;
4102 : 0 : dev_info->max_vfs = pci_dev->max_vfs;
4103 : 0 : dev_info->max_mtu = dev_info->max_rx_pktlen - ICE_ETH_OVERHEAD;
4104 : 0 : dev_info->min_mtu = RTE_ETHER_MIN_MTU;
4105 : :
4106 : 0 : dev_info->rx_offload_capa =
4107 : : RTE_ETH_RX_OFFLOAD_VLAN_STRIP |
4108 : : RTE_ETH_RX_OFFLOAD_KEEP_CRC |
4109 : : RTE_ETH_RX_OFFLOAD_SCATTER |
4110 : : RTE_ETH_RX_OFFLOAD_VLAN_FILTER;
4111 : 0 : dev_info->tx_offload_capa =
4112 : : RTE_ETH_TX_OFFLOAD_VLAN_INSERT |
4113 : : RTE_ETH_TX_OFFLOAD_TCP_TSO |
4114 : : RTE_ETH_TX_OFFLOAD_MULTI_SEGS |
4115 : : RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE;
4116 : 0 : dev_info->flow_type_rss_offloads = 0;
4117 : :
4118 [ # # ]: 0 : if (!is_safe_mode) {
4119 : 0 : dev_info->rx_offload_capa |=
4120 : : RTE_ETH_RX_OFFLOAD_IPV4_CKSUM |
4121 : : RTE_ETH_RX_OFFLOAD_UDP_CKSUM |
4122 : : RTE_ETH_RX_OFFLOAD_TCP_CKSUM |
4123 : : RTE_ETH_RX_OFFLOAD_QINQ_STRIP |
4124 : : RTE_ETH_RX_OFFLOAD_OUTER_IPV4_CKSUM |
4125 : : RTE_ETH_RX_OFFLOAD_VLAN_EXTEND |
4126 : : RTE_ETH_RX_OFFLOAD_RSS_HASH |
4127 : : RTE_ETH_RX_OFFLOAD_TIMESTAMP |
4128 : : RTE_ETH_RX_OFFLOAD_BUFFER_SPLIT;
4129 : 0 : dev_info->tx_offload_capa |=
4130 : : RTE_ETH_TX_OFFLOAD_QINQ_INSERT |
4131 : : RTE_ETH_TX_OFFLOAD_IPV4_CKSUM |
4132 : : RTE_ETH_TX_OFFLOAD_UDP_CKSUM |
4133 : : RTE_ETH_TX_OFFLOAD_TCP_CKSUM |
4134 : : RTE_ETH_TX_OFFLOAD_SCTP_CKSUM |
4135 : : RTE_ETH_TX_OFFLOAD_OUTER_IPV4_CKSUM |
4136 : : RTE_ETH_TX_OFFLOAD_OUTER_UDP_CKSUM |
4137 : : RTE_ETH_TX_OFFLOAD_VXLAN_TNL_TSO |
4138 : : RTE_ETH_TX_OFFLOAD_GRE_TNL_TSO |
4139 : : RTE_ETH_TX_OFFLOAD_IPIP_TNL_TSO |
4140 : : RTE_ETH_TX_OFFLOAD_GENEVE_TNL_TSO;
4141 : 0 : dev_info->flow_type_rss_offloads |= ICE_RSS_OFFLOAD_ALL;
4142 : : }
4143 : :
4144 : 0 : dev_info->rx_queue_offload_capa = RTE_ETH_RX_OFFLOAD_BUFFER_SPLIT;
4145 : 0 : dev_info->tx_queue_offload_capa = RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE;
4146 : :
4147 : 0 : dev_info->reta_size = pf->hash_lut_size;
4148 : 0 : dev_info->hash_key_size = (VSIQF_HKEY_MAX_INDEX + 1) * sizeof(uint32_t);
4149 : :
4150 : 0 : dev_info->default_rxconf = (struct rte_eth_rxconf) {
4151 : : .rx_thresh = {
4152 : : .pthresh = ICE_DEFAULT_RX_PTHRESH,
4153 : : .hthresh = ICE_DEFAULT_RX_HTHRESH,
4154 : : .wthresh = ICE_DEFAULT_RX_WTHRESH,
4155 : : },
4156 : : .rx_free_thresh = ICE_DEFAULT_RX_FREE_THRESH,
4157 : : .rx_drop_en = 0,
4158 : : .offloads = 0,
4159 : : };
4160 : :
4161 : 0 : dev_info->default_txconf = (struct rte_eth_txconf) {
4162 : : .tx_thresh = {
4163 : : .pthresh = ICE_DEFAULT_TX_PTHRESH,
4164 : : .hthresh = ICE_DEFAULT_TX_HTHRESH,
4165 : : .wthresh = ICE_DEFAULT_TX_WTHRESH,
4166 : : },
4167 : : .tx_free_thresh = ICE_DEFAULT_TX_FREE_THRESH,
4168 : : .tx_rs_thresh = ICE_DEFAULT_TX_RSBIT_THRESH,
4169 : : .offloads = 0,
4170 : : };
4171 : :
4172 : 0 : dev_info->rx_desc_lim = (struct rte_eth_desc_lim) {
4173 : : .nb_max = ICE_MAX_RING_DESC,
4174 : : .nb_min = ICE_MIN_RING_DESC,
4175 : : .nb_align = ICE_ALIGN_RING_DESC,
4176 : : };
4177 : :
4178 : 0 : dev_info->tx_desc_lim = (struct rte_eth_desc_lim) {
4179 : : .nb_max = ICE_MAX_RING_DESC,
4180 : : .nb_min = ICE_MIN_RING_DESC,
4181 : : .nb_align = ICE_ALIGN_RING_DESC,
4182 : : .nb_mtu_seg_max = ICE_TX_MTU_SEG_MAX,
4183 : : .nb_seg_max = ICE_MAX_RING_DESC,
4184 : : };
4185 : :
4186 : 0 : dev_info->speed_capa = RTE_ETH_LINK_SPEED_10M |
4187 : : RTE_ETH_LINK_SPEED_100M |
4188 : : RTE_ETH_LINK_SPEED_1G |
4189 : : RTE_ETH_LINK_SPEED_2_5G |
4190 : : RTE_ETH_LINK_SPEED_5G |
4191 : : RTE_ETH_LINK_SPEED_10G |
4192 : : RTE_ETH_LINK_SPEED_20G |
4193 : : RTE_ETH_LINK_SPEED_25G;
4194 : :
4195 : 0 : phy_type_low = hw->port_info->phy.phy_type_low;
4196 : 0 : phy_type_high = hw->port_info->phy.phy_type_high;
4197 : :
4198 [ # # ]: 0 : if (ICE_PHY_TYPE_SUPPORT_50G(phy_type_low))
4199 : 0 : dev_info->speed_capa |= RTE_ETH_LINK_SPEED_50G;
4200 : :
4201 [ # # # # ]: 0 : if (ICE_PHY_TYPE_SUPPORT_100G_LOW(phy_type_low) ||
4202 [ # # ]: 0 : ICE_PHY_TYPE_SUPPORT_100G_HIGH(phy_type_high))
4203 : 0 : dev_info->speed_capa |= RTE_ETH_LINK_SPEED_100G;
4204 : :
4205 [ # # ]: 0 : if (ICE_PHY_TYPE_SUPPORT_200G_HIGH(phy_type_high))
4206 : 0 : dev_info->speed_capa |= RTE_ETH_LINK_SPEED_200G;
4207 : :
4208 : 0 : dev_info->nb_rx_queues = dev->data->nb_rx_queues;
4209 : 0 : dev_info->nb_tx_queues = dev->data->nb_tx_queues;
4210 : :
4211 : 0 : dev_info->default_rxportconf.burst_size = ICE_RX_MAX_BURST;
4212 : 0 : dev_info->default_txportconf.burst_size = ICE_TX_MAX_BURST;
4213 : 0 : dev_info->default_rxportconf.nb_queues = 1;
4214 : 0 : dev_info->default_txportconf.nb_queues = 1;
4215 : 0 : dev_info->default_rxportconf.ring_size = ICE_BUF_SIZE_MIN;
4216 : 0 : dev_info->default_txportconf.ring_size = ICE_BUF_SIZE_MIN;
4217 : :
4218 : 0 : dev_info->rx_seg_capa.max_nseg = ICE_RX_MAX_NSEG;
4219 : 0 : dev_info->rx_seg_capa.multi_pools = 1;
4220 : 0 : dev_info->rx_seg_capa.offset_allowed = 0;
4221 : 0 : dev_info->rx_seg_capa.offset_align_log2 = 0;
4222 : :
4223 : 0 : return 0;
4224 : : }
4225 : :
4226 : : static inline int
4227 : 0 : ice_atomic_read_link_status(struct rte_eth_dev *dev,
4228 : : struct rte_eth_link *link)
4229 : : {
4230 : : struct rte_eth_link *dst = link;
4231 : 0 : struct rte_eth_link *src = &dev->data->dev_link;
4232 : :
4233 : : /* NOTE: review for potential ordering optimization */
4234 [ # # ]: 0 : if (!rte_atomic_compare_exchange_strong_explicit((uint64_t __rte_atomic *)dst,
4235 : : (uint64_t *)dst, *(uint64_t *)src,
4236 : : rte_memory_order_seq_cst, rte_memory_order_seq_cst))
4237 : 0 : return -1;
4238 : :
4239 : : return 0;
4240 : : }
4241 : :
4242 : : static inline int
4243 : 0 : ice_atomic_write_link_status(struct rte_eth_dev *dev,
4244 : : struct rte_eth_link *link)
4245 : : {
4246 : 0 : struct rte_eth_link *dst = &dev->data->dev_link;
4247 : : struct rte_eth_link *src = link;
4248 : :
4249 : : /* NOTE: review for potential ordering optimization */
4250 [ # # ]: 0 : if (!rte_atomic_compare_exchange_strong_explicit((uint64_t __rte_atomic *)dst,
4251 : : (uint64_t *)dst, *(uint64_t *)src,
4252 : : rte_memory_order_seq_cst, rte_memory_order_seq_cst))
4253 : 0 : return -1;
4254 : :
4255 : : return 0;
4256 : : }
4257 : :
4258 : : static int
4259 : 0 : ice_link_update(struct rte_eth_dev *dev, int wait_to_complete)
4260 : : {
4261 : : #define CHECK_INTERVAL 50 /* 50ms */
4262 : : #define MAX_REPEAT_TIME 40 /* 2s (40 * 50ms) in total */
4263 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4264 : : struct ice_link_status link_status;
4265 : : struct rte_eth_link link, old;
4266 : : int status;
4267 : : unsigned int rep_cnt = MAX_REPEAT_TIME;
4268 : 0 : bool enable_lse = dev->data->dev_conf.intr_conf.lsc ? true : false;
4269 : :
4270 : : memset(&link, 0, sizeof(link));
4271 : : memset(&old, 0, sizeof(old));
4272 : : memset(&link_status, 0, sizeof(link_status));
4273 : 0 : ice_atomic_read_link_status(dev, &old);
4274 : :
4275 : : do {
4276 : : /* Get link status information from hardware */
4277 : 0 : status = ice_get_link_info_safe(pf, enable_lse, &link_status);
4278 [ # # ]: 0 : if (status != ICE_SUCCESS) {
4279 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_100M;
4280 : 0 : link.link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
4281 : 0 : PMD_DRV_LOG(ERR, "Failed to get link info");
4282 : 0 : goto out;
4283 : : }
4284 : :
4285 : 0 : link.link_status = link_status.link_info & ICE_AQ_LINK_UP;
4286 [ # # # # ]: 0 : if (!wait_to_complete || link.link_status)
4287 : : break;
4288 : :
4289 : : rte_delay_ms(CHECK_INTERVAL);
4290 [ # # ]: 0 : } while (--rep_cnt);
4291 : :
4292 [ # # ]: 0 : if (!link.link_status)
4293 : 0 : goto out;
4294 : :
4295 : : /* Full-duplex operation at all supported speeds */
4296 : 0 : link.link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
4297 : :
4298 : : /* Parse the link status */
4299 [ # # # # : 0 : switch (link_status.link_speed) {
# # # # #
# # # #
# ]
4300 : 0 : case ICE_AQ_LINK_SPEED_10MB:
4301 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_10M;
4302 : 0 : break;
4303 : 0 : case ICE_AQ_LINK_SPEED_100MB:
4304 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_100M;
4305 : 0 : break;
4306 : 0 : case ICE_AQ_LINK_SPEED_1000MB:
4307 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_1G;
4308 : 0 : break;
4309 : 0 : case ICE_AQ_LINK_SPEED_2500MB:
4310 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_2_5G;
4311 : 0 : break;
4312 : 0 : case ICE_AQ_LINK_SPEED_5GB:
4313 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_5G;
4314 : 0 : break;
4315 : 0 : case ICE_AQ_LINK_SPEED_10GB:
4316 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_10G;
4317 : 0 : break;
4318 : 0 : case ICE_AQ_LINK_SPEED_20GB:
4319 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_20G;
4320 : 0 : break;
4321 : 0 : case ICE_AQ_LINK_SPEED_25GB:
4322 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_25G;
4323 : 0 : break;
4324 : 0 : case ICE_AQ_LINK_SPEED_40GB:
4325 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_40G;
4326 : 0 : break;
4327 : 0 : case ICE_AQ_LINK_SPEED_50GB:
4328 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_50G;
4329 : 0 : break;
4330 : 0 : case ICE_AQ_LINK_SPEED_100GB:
4331 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_100G;
4332 : 0 : break;
4333 : 0 : case ICE_AQ_LINK_SPEED_200GB:
4334 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_200G;
4335 : 0 : break;
4336 : 0 : case ICE_AQ_LINK_SPEED_UNKNOWN:
4337 : 0 : PMD_DRV_LOG(ERR, "Unknown link speed");
4338 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_UNKNOWN;
4339 : 0 : break;
4340 : 0 : default:
4341 : 0 : PMD_DRV_LOG(ERR, "None link speed");
4342 : : link.link_speed = RTE_ETH_SPEED_NUM_NONE;
4343 : 0 : break;
4344 : : }
4345 : :
4346 : 0 : link.link_autoneg = !(dev->data->dev_conf.link_speeds &
4347 : : RTE_ETH_LINK_SPEED_FIXED);
4348 : :
4349 : 0 : out:
4350 : 0 : ice_atomic_write_link_status(dev, &link);
4351 [ # # ]: 0 : if (link.link_status == old.link_status)
4352 : 0 : return -1;
4353 : :
4354 : : return 0;
4355 : : }
4356 : :
4357 : : static inline uint16_t
4358 : 0 : ice_parse_link_speeds(uint16_t link_speeds)
4359 : : {
4360 : : uint16_t link_speed = ICE_AQ_LINK_SPEED_UNKNOWN;
4361 : :
4362 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_200G)
4363 : : link_speed |= ICE_AQ_LINK_SPEED_200GB;
4364 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_100G)
4365 : 0 : link_speed |= ICE_AQ_LINK_SPEED_100GB;
4366 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_50G)
4367 : 0 : link_speed |= ICE_AQ_LINK_SPEED_50GB;
4368 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_40G)
4369 : 0 : link_speed |= ICE_AQ_LINK_SPEED_40GB;
4370 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_25G)
4371 : 0 : link_speed |= ICE_AQ_LINK_SPEED_25GB;
4372 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_20G)
4373 : 0 : link_speed |= ICE_AQ_LINK_SPEED_20GB;
4374 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_10G)
4375 : 0 : link_speed |= ICE_AQ_LINK_SPEED_10GB;
4376 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_5G)
4377 : 0 : link_speed |= ICE_AQ_LINK_SPEED_5GB;
4378 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_2_5G)
4379 : 0 : link_speed |= ICE_AQ_LINK_SPEED_2500MB;
4380 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_1G)
4381 : 0 : link_speed |= ICE_AQ_LINK_SPEED_1000MB;
4382 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_100M)
4383 : 0 : link_speed |= ICE_AQ_LINK_SPEED_100MB;
4384 : :
4385 : 0 : return link_speed;
4386 : : }
4387 : :
4388 : : static int
4389 : 0 : ice_apply_link_speed(struct rte_eth_dev *dev)
4390 : : {
4391 : : uint16_t speed;
4392 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4393 : : struct rte_eth_conf *conf = &dev->data->dev_conf;
4394 : :
4395 [ # # ]: 0 : if (conf->link_speeds == RTE_ETH_LINK_SPEED_AUTONEG) {
4396 : 0 : conf->link_speeds = RTE_ETH_LINK_SPEED_200G |
4397 : : RTE_ETH_LINK_SPEED_100G |
4398 : : RTE_ETH_LINK_SPEED_50G |
4399 : : RTE_ETH_LINK_SPEED_40G |
4400 : : RTE_ETH_LINK_SPEED_25G |
4401 : : RTE_ETH_LINK_SPEED_20G |
4402 : : RTE_ETH_LINK_SPEED_10G |
4403 : : RTE_ETH_LINK_SPEED_5G |
4404 : : RTE_ETH_LINK_SPEED_2_5G |
4405 : : RTE_ETH_LINK_SPEED_1G |
4406 : : RTE_ETH_LINK_SPEED_100M;
4407 : : }
4408 : 0 : speed = ice_parse_link_speeds(conf->link_speeds);
4409 : :
4410 : 0 : return ice_phy_conf_link(hw, speed, true);
4411 : : }
4412 : :
4413 : : static int
4414 : 0 : ice_phy_conf_link(struct ice_hw *hw,
4415 : : u16 link_speeds_bitmap,
4416 : : bool link_up)
4417 : : {
4418 : 0 : struct ice_aqc_set_phy_cfg_data cfg = { 0 };
4419 : 0 : struct ice_port_info *pi = hw->port_info;
4420 : : struct ice_aqc_get_phy_caps_data *phy_caps;
4421 : : int err;
4422 : 0 : u64 phy_type_low = 0;
4423 : 0 : u64 phy_type_high = 0;
4424 : :
4425 : : phy_caps = (struct ice_aqc_get_phy_caps_data *)
4426 : 0 : ice_malloc(hw, sizeof(*phy_caps));
4427 [ # # ]: 0 : if (!phy_caps)
4428 : : return ICE_ERR_NO_MEMORY;
4429 : :
4430 [ # # ]: 0 : if (!pi)
4431 : : return -EIO;
4432 : :
4433 : :
4434 [ # # ]: 0 : if (ice_fw_supports_report_dflt_cfg(pi->hw))
4435 : 0 : err = ice_aq_get_phy_caps(pi, false, ICE_AQC_REPORT_DFLT_CFG,
4436 : : phy_caps, NULL);
4437 : : else
4438 : 0 : err = ice_aq_get_phy_caps(pi, false, ICE_AQC_REPORT_TOPO_CAP_MEDIA,
4439 : : phy_caps, NULL);
4440 [ # # ]: 0 : if (err)
4441 : 0 : goto done;
4442 : :
4443 : 0 : ice_update_phy_type(&phy_type_low, &phy_type_high, link_speeds_bitmap);
4444 : :
4445 [ # # ]: 0 : if (link_speeds_bitmap == ICE_LINK_SPEED_UNKNOWN) {
4446 : 0 : cfg.phy_type_low = phy_caps->phy_type_low;
4447 : 0 : cfg.phy_type_high = phy_caps->phy_type_high;
4448 [ # # ]: 0 : } else if (phy_type_low & phy_caps->phy_type_low ||
4449 [ # # ]: 0 : phy_type_high & phy_caps->phy_type_high) {
4450 : 0 : cfg.phy_type_low = phy_type_low & phy_caps->phy_type_low;
4451 : 0 : cfg.phy_type_high = phy_type_high & phy_caps->phy_type_high;
4452 : : } else {
4453 : 0 : PMD_DRV_LOG(WARNING, "Invalid speed setting, set to default!");
4454 : 0 : cfg.phy_type_low = phy_caps->phy_type_low;
4455 : 0 : cfg.phy_type_high = phy_caps->phy_type_high;
4456 : : }
4457 : :
4458 : 0 : cfg.caps = phy_caps->caps | ICE_AQ_PHY_ENA_AUTO_LINK_UPDT;
4459 : 0 : cfg.low_power_ctrl_an = phy_caps->low_power_ctrl_an;
4460 : 0 : cfg.eee_cap = phy_caps->eee_cap;
4461 : 0 : cfg.eeer_value = phy_caps->eeer_value;
4462 : 0 : cfg.link_fec_opt = phy_caps->link_fec_options;
4463 [ # # ]: 0 : if (link_up)
4464 : 0 : cfg.caps |= ICE_AQ_PHY_ENA_LINK;
4465 : : else
4466 : 0 : cfg.caps &= ~ICE_AQ_PHY_ENA_LINK;
4467 : :
4468 : 0 : err = ice_aq_set_phy_cfg(hw, pi, &cfg, NULL);
4469 : :
4470 : 0 : done:
4471 : 0 : ice_free(hw, phy_caps);
4472 : 0 : return err;
4473 : : }
4474 : :
4475 : : static int
4476 : 0 : ice_dev_set_link_up(struct rte_eth_dev *dev)
4477 : : {
4478 : 0 : return ice_apply_link_speed(dev);
4479 : : }
4480 : :
4481 : : static int
4482 : 0 : ice_dev_set_link_down(struct rte_eth_dev *dev)
4483 : : {
4484 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4485 : : uint8_t speed = ICE_LINK_SPEED_UNKNOWN;
4486 : :
4487 : 0 : return ice_phy_conf_link(hw, speed, false);
4488 : : }
4489 : :
4490 : : static int
4491 : 0 : ice_dev_led_on(struct rte_eth_dev *dev)
4492 : : {
4493 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4494 : 0 : int status = ice_aq_set_port_id_led(hw->port_info, false, NULL);
4495 : :
4496 [ # # ]: 0 : return status == ICE_SUCCESS ? 0 : -ENOTSUP;
4497 : : }
4498 : :
4499 : : static int
4500 : 0 : ice_dev_led_off(struct rte_eth_dev *dev)
4501 : : {
4502 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4503 : 0 : int status = ice_aq_set_port_id_led(hw->port_info, true, NULL);
4504 : :
4505 [ # # ]: 0 : return status == ICE_SUCCESS ? 0 : -ENOTSUP;
4506 : : }
4507 : :
4508 : : static int
4509 : 0 : ice_mtu_set(struct rte_eth_dev *dev, uint16_t mtu __rte_unused)
4510 : : {
4511 : : /* mtu setting is forbidden if port is start */
4512 [ # # ]: 0 : if (dev->data->dev_started != 0) {
4513 : 0 : PMD_DRV_LOG(ERR,
4514 : : "port %d must be stopped before configuration",
4515 : : dev->data->port_id);
4516 : 0 : return -EBUSY;
4517 : : }
4518 : :
4519 : : return 0;
4520 : : }
4521 : :
4522 : 0 : static int ice_macaddr_set(struct rte_eth_dev *dev,
4523 : : struct rte_ether_addr *mac_addr)
4524 : : {
4525 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4526 : : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4527 [ # # ]: 0 : struct ice_vsi *vsi = pf->main_vsi;
4528 : : struct ice_mac_filter *f;
4529 : : uint8_t flags = 0;
4530 : : int ret;
4531 : :
4532 : : if (!rte_is_valid_assigned_ether_addr(mac_addr)) {
4533 : 0 : PMD_DRV_LOG(ERR, "Tried to set invalid MAC address.");
4534 : 0 : return -EINVAL;
4535 : : }
4536 : :
4537 [ # # ]: 0 : TAILQ_FOREACH(f, &vsi->mac_list, next) {
4538 [ # # ]: 0 : if (rte_is_same_ether_addr(&pf->dev_addr, &f->mac_info.mac_addr))
4539 : : break;
4540 : : }
4541 : :
4542 [ # # ]: 0 : if (!f) {
4543 : 0 : PMD_DRV_LOG(ERR, "Failed to find filter for default mac");
4544 : 0 : return -EIO;
4545 : : }
4546 : :
4547 : 0 : ret = ice_remove_mac_filter(vsi, &f->mac_info.mac_addr);
4548 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
4549 : 0 : PMD_DRV_LOG(ERR, "Failed to delete mac filter");
4550 : 0 : return -EIO;
4551 : : }
4552 : 0 : ret = ice_add_mac_filter(vsi, mac_addr);
4553 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
4554 : 0 : PMD_DRV_LOG(ERR, "Failed to add mac filter");
4555 : 0 : return -EIO;
4556 : : }
4557 : : rte_ether_addr_copy(mac_addr, &pf->dev_addr);
4558 : :
4559 : : flags = ICE_AQC_MAN_MAC_UPDATE_LAA_WOL;
4560 : 0 : ret = ice_aq_manage_mac_write(hw, mac_addr->addr_bytes, flags, NULL);
4561 [ # # ]: 0 : if (ret != ICE_SUCCESS)
4562 : 0 : PMD_DRV_LOG(ERR, "Failed to set manage mac");
4563 : :
4564 : : return 0;
4565 : : }
4566 : :
4567 : : /* Add a MAC address, and update filters */
4568 : : static int
4569 : 0 : ice_macaddr_add(struct rte_eth_dev *dev,
4570 : : struct rte_ether_addr *mac_addr,
4571 : : __rte_unused uint32_t index,
4572 : : __rte_unused uint32_t pool)
4573 : : {
4574 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4575 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4576 : : int ret;
4577 : :
4578 : 0 : ret = ice_add_mac_filter(vsi, mac_addr);
4579 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
4580 : 0 : PMD_DRV_LOG(ERR, "Failed to add MAC filter");
4581 : 0 : return -EINVAL;
4582 : : }
4583 : :
4584 : : return ICE_SUCCESS;
4585 : : }
4586 : :
4587 : : /* Remove a MAC address, and update filters */
4588 : : static void
4589 : 0 : ice_macaddr_remove(struct rte_eth_dev *dev, uint32_t index)
4590 : : {
4591 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4592 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4593 : : struct rte_eth_dev_data *data = dev->data;
4594 : : struct rte_ether_addr *macaddr;
4595 : : int ret;
4596 : :
4597 : 0 : macaddr = &data->mac_addrs[index];
4598 : 0 : ret = ice_remove_mac_filter(vsi, macaddr);
4599 [ # # ]: 0 : if (ret) {
4600 : 0 : PMD_DRV_LOG(ERR, "Failed to remove MAC filter");
4601 : 0 : return;
4602 : : }
4603 : : }
4604 : :
4605 : : static int
4606 : 0 : ice_vlan_filter_set(struct rte_eth_dev *dev, uint16_t vlan_id, int on)
4607 : : {
4608 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4609 : 0 : struct ice_vlan vlan = ICE_VLAN(RTE_ETHER_TYPE_VLAN, vlan_id);
4610 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4611 : : int ret;
4612 : :
4613 : 0 : PMD_INIT_FUNC_TRACE();
4614 : :
4615 : : /**
4616 : : * Vlan 0 is the generic filter for untagged packets
4617 : : * and can't be removed or added by user.
4618 : : */
4619 [ # # ]: 0 : if (vlan_id == 0)
4620 : : return 0;
4621 : :
4622 [ # # ]: 0 : if (on) {
4623 : 0 : ret = ice_add_vlan_filter(vsi, &vlan);
4624 [ # # ]: 0 : if (ret < 0) {
4625 : 0 : PMD_DRV_LOG(ERR, "Failed to add vlan filter");
4626 : 0 : return -EINVAL;
4627 : : }
4628 : : } else {
4629 : 0 : ret = ice_remove_vlan_filter(vsi, &vlan);
4630 [ # # ]: 0 : if (ret < 0) {
4631 : 0 : PMD_DRV_LOG(ERR, "Failed to remove vlan filter");
4632 : 0 : return -EINVAL;
4633 : : }
4634 : : }
4635 : :
4636 : : return 0;
4637 : : }
4638 : :
4639 : : /* In Single VLAN Mode (SVM), single VLAN filters via ICE_SW_LKUP_VLAN are
4640 : : * based on the inner VLAN ID, so the VLAN TPID (i.e. 0x8100 or 0x888a8)
4641 : : * doesn't matter. In Double VLAN Mode (DVM), outer/single VLAN filters via
4642 : : * ICE_SW_LKUP_VLAN are based on the outer/single VLAN ID + VLAN TPID.
4643 : : *
4644 : : * For both modes add a VLAN 0 + no VLAN TPID filter to handle untagged traffic
4645 : : * when VLAN pruning is enabled. Also, this handles VLAN 0 priority tagged
4646 : : * traffic in SVM, since the VLAN TPID isn't part of filtering.
4647 : : *
4648 : : * If DVM is enabled then an explicit VLAN 0 + VLAN TPID filter needs to be
4649 : : * added to allow VLAN 0 priority tagged traffic in DVM, since the VLAN TPID is
4650 : : * part of filtering.
4651 : : */
4652 : : static int
4653 : 0 : ice_vsi_add_vlan_zero(struct ice_vsi *vsi)
4654 : : {
4655 : : struct ice_vlan vlan;
4656 : : int err;
4657 : :
4658 : 0 : vlan = ICE_VLAN(0, 0);
4659 : 0 : err = ice_add_vlan_filter(vsi, &vlan);
4660 [ # # ]: 0 : if (err) {
4661 : 0 : PMD_DRV_LOG(DEBUG, "Failed to add VLAN ID 0");
4662 : 0 : return err;
4663 : : }
4664 : :
4665 : : /* in SVM both VLAN 0 filters are identical */
4666 [ # # ]: 0 : if (!ice_is_dvm_ena(&vsi->adapter->hw))
4667 : : return 0;
4668 : :
4669 : 0 : vlan = ICE_VLAN(RTE_ETHER_TYPE_VLAN, 0);
4670 : 0 : err = ice_add_vlan_filter(vsi, &vlan);
4671 [ # # ]: 0 : if (err) {
4672 : 0 : PMD_DRV_LOG(DEBUG, "Failed to add VLAN ID 0 in double VLAN mode");
4673 : 0 : return err;
4674 : : }
4675 : :
4676 : : return 0;
4677 : : }
4678 : :
4679 : : /*
4680 : : * Delete the VLAN 0 filters in the same manner that they were added in
4681 : : * ice_vsi_add_vlan_zero.
4682 : : */
4683 : : static int
4684 : 0 : ice_vsi_del_vlan_zero(struct ice_vsi *vsi)
4685 : : {
4686 : : struct ice_vlan vlan;
4687 : : int err;
4688 : :
4689 : 0 : vlan = ICE_VLAN(0, 0);
4690 : 0 : err = ice_remove_vlan_filter(vsi, &vlan);
4691 [ # # ]: 0 : if (err) {
4692 : 0 : PMD_DRV_LOG(DEBUG, "Failed to remove VLAN ID 0");
4693 : 0 : return err;
4694 : : }
4695 : :
4696 : : /* in SVM both VLAN 0 filters are identical */
4697 [ # # ]: 0 : if (!ice_is_dvm_ena(&vsi->adapter->hw))
4698 : : return 0;
4699 : :
4700 : 0 : vlan = ICE_VLAN(RTE_ETHER_TYPE_VLAN, 0);
4701 : 0 : err = ice_remove_vlan_filter(vsi, &vlan);
4702 [ # # ]: 0 : if (err) {
4703 : 0 : PMD_DRV_LOG(DEBUG, "Failed to remove VLAN ID 0 in double VLAN mode");
4704 : 0 : return err;
4705 : : }
4706 : :
4707 : : return 0;
4708 : : }
4709 : :
4710 : : /* Configure vlan filter on or off */
4711 : : static int
4712 : 0 : ice_vsi_config_vlan_filter(struct ice_vsi *vsi, bool on)
4713 : : {
4714 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4715 : : struct ice_vsi_ctx ctxt;
4716 : : uint8_t sw_flags2;
4717 : : int ret = 0;
4718 : :
4719 : : sw_flags2 = ICE_AQ_VSI_SW_FLAG_RX_VLAN_PRUNE_ENA;
4720 : :
4721 [ # # ]: 0 : if (on)
4722 : 0 : vsi->info.sw_flags2 |= sw_flags2;
4723 : : else
4724 : 0 : vsi->info.sw_flags2 &= ~sw_flags2;
4725 : :
4726 : 0 : vsi->info.sw_id = hw->port_info->sw_id;
4727 [ # # ]: 0 : (void)rte_memcpy(&ctxt.info, &vsi->info, sizeof(vsi->info));
4728 : 0 : ctxt.info.valid_sections =
4729 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_SW_VALID |
4730 : : ICE_AQ_VSI_PROP_SECURITY_VALID);
4731 : 0 : ctxt.vsi_num = vsi->vsi_id;
4732 : :
4733 : 0 : ret = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4734 [ # # ]: 0 : if (ret) {
4735 [ # # ]: 0 : PMD_DRV_LOG(INFO, "Update VSI failed to %s vlan rx pruning",
4736 : : on ? "enable" : "disable");
4737 : 0 : return -EINVAL;
4738 : : } else {
4739 : 0 : vsi->info.valid_sections |=
4740 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_SW_VALID |
4741 : : ICE_AQ_VSI_PROP_SECURITY_VALID);
4742 : : }
4743 : :
4744 : : /* consist with other drivers, allow untagged packet when vlan filter on */
4745 [ # # ]: 0 : if (on)
4746 : 0 : ret = ice_vsi_add_vlan_zero(vsi);
4747 : : else
4748 : 0 : ret = ice_vsi_del_vlan_zero(vsi);
4749 : :
4750 : : return 0;
4751 : : }
4752 : :
4753 : : /* Manage VLAN stripping for the VSI for Rx */
4754 : : static int
4755 : 0 : ice_vsi_manage_vlan_stripping(struct ice_vsi *vsi, bool ena)
4756 : : {
4757 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4758 : : struct ice_vsi_ctx ctxt;
4759 : : int status, err = 0;
4760 : :
4761 : : /* do not allow modifying VLAN stripping when a port VLAN is configured
4762 : : * on this VSI
4763 : : */
4764 [ # # ]: 0 : if (vsi->info.port_based_inner_vlan)
4765 : : return 0;
4766 : :
4767 : : memset(&ctxt, 0, sizeof(ctxt));
4768 : :
4769 [ # # ]: 0 : if (ena)
4770 : : /* Strip VLAN tag from Rx packet and put it in the desc */
4771 : : ctxt.info.inner_vlan_flags =
4772 : : ICE_AQ_VSI_INNER_VLAN_EMODE_STR_BOTH;
4773 : : else
4774 : : /* Disable stripping. Leave tag in packet */
4775 : 0 : ctxt.info.inner_vlan_flags =
4776 : : ICE_AQ_VSI_INNER_VLAN_EMODE_NOTHING;
4777 : :
4778 : : /* Allow all packets untagged/tagged */
4779 : 0 : ctxt.info.inner_vlan_flags |= ICE_AQ_VSI_INNER_VLAN_TX_MODE_ALL;
4780 : :
4781 : 0 : ctxt.info.valid_sections = rte_cpu_to_le_16(ICE_AQ_VSI_PROP_VLAN_VALID);
4782 : :
4783 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4784 [ # # ]: 0 : if (status) {
4785 [ # # ]: 0 : PMD_DRV_LOG(ERR, "Update VSI failed to %s vlan stripping",
4786 : : ena ? "enable" : "disable");
4787 : : err = -EIO;
4788 : : } else {
4789 : 0 : vsi->info.inner_vlan_flags = ctxt.info.inner_vlan_flags;
4790 : : }
4791 : :
4792 : : return err;
4793 : : }
4794 : :
4795 : : static int
4796 : : ice_vsi_ena_inner_stripping(struct ice_vsi *vsi)
4797 : : {
4798 : 0 : return ice_vsi_manage_vlan_stripping(vsi, true);
4799 : : }
4800 : :
4801 : : static int
4802 : : ice_vsi_dis_inner_stripping(struct ice_vsi *vsi)
4803 : : {
4804 : 0 : return ice_vsi_manage_vlan_stripping(vsi, false);
4805 : : }
4806 : :
4807 : : /**
4808 : : * tpid_to_vsi_outer_vlan_type - convert from TPID to VSI context based tag_type
4809 : : * @tpid: tpid used to translate into VSI context based tag_type
4810 : : * @tag_type: output variable to hold the VSI context based tag type
4811 : : */
4812 : : static int tpid_to_vsi_outer_vlan_type(u16 tpid, u8 *tag_type)
4813 : : {
4814 [ # # # # : 0 : switch (tpid) {
# # # # ]
4815 : : case RTE_ETHER_TYPE_VLAN:
4816 : : *tag_type = ICE_AQ_VSI_OUTER_TAG_VLAN_8100;
4817 : : break;
4818 : : case RTE_ETHER_TYPE_QINQ:
4819 : : *tag_type = ICE_AQ_VSI_OUTER_TAG_STAG;
4820 : : break;
4821 : : case RTE_ETHER_TYPE_QINQ1:
4822 : : *tag_type = ICE_AQ_VSI_OUTER_TAG_VLAN_9100;
4823 : : break;
4824 : : default:
4825 : : *tag_type = 0;
4826 : : return -EINVAL;
4827 : : }
4828 : :
4829 : : return 0;
4830 : : }
4831 : :
4832 : : /**
4833 : : * ice_is_supported_port_vlan_proto - make sure the vlan_proto is supported
4834 : : * @hw: hardware structure used to check the VLAN mode
4835 : : * @vlan_proto: VLAN TPID being checked
4836 : : *
4837 : : * If the device is configured in Double VLAN Mode (DVM), it supports three
4838 : : * types: RTE_ETHER_TYPE_VLAN, RTE_ETHER_TYPE_QINQ1 and RTE_ETHER_TYPE_QINQ. If the device is
4839 : : * configured in Single VLAN Mode (SVM), then only RTE_ETHER_TYPE_VLAN is supported.
4840 : : */
4841 : : static bool
4842 : 0 : ice_is_supported_port_vlan_proto(struct ice_hw *hw, u16 vlan_proto)
4843 : : {
4844 : : bool is_supported = false;
4845 : :
4846 [ # # # # ]: 0 : switch (vlan_proto) {
4847 : 0 : case RTE_ETHER_TYPE_VLAN:
4848 : : is_supported = true;
4849 : 0 : break;
4850 : 0 : case RTE_ETHER_TYPE_QINQ:
4851 [ # # ]: 0 : if (ice_is_dvm_ena(hw))
4852 : : is_supported = true;
4853 : : break;
4854 : 0 : case RTE_ETHER_TYPE_QINQ1:
4855 [ # # ]: 0 : if (ice_is_dvm_ena(hw))
4856 : : is_supported = true;
4857 : : break;
4858 : : }
4859 : :
4860 : 0 : return is_supported;
4861 : : }
4862 : :
4863 : : /**
4864 : : * ice_vsi_ena_outer_stripping - enable outer VLAN stripping
4865 : : * @vsi: VSI to configure
4866 : : * @tpid: TPID to enable outer VLAN stripping for
4867 : : *
4868 : : * Enable outer VLAN stripping via VSI context. This function should only be
4869 : : * used if DVM is supported.
4870 : : *
4871 : : * Since the VSI context only supports a single TPID for insertion and
4872 : : * stripping, setting the TPID for stripping will affect the TPID for insertion.
4873 : : * Callers need to be aware of this limitation.
4874 : : *
4875 : : * Only modify outer VLAN stripping settings and the VLAN TPID. Outer VLAN
4876 : : * insertion settings are unmodified.
4877 : : *
4878 : : * This enables hardware to strip a VLAN tag with the specified TPID to be
4879 : : * stripped from the packet and placed in the receive descriptor.
4880 : : */
4881 : 0 : static int ice_vsi_ena_outer_stripping(struct ice_vsi *vsi, u16 tpid)
4882 : : {
4883 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4884 : : struct ice_vsi_ctx ctxt;
4885 : : int status, err = 0;
4886 : : u8 tag_type;
4887 : :
4888 : : /* do not allow modifying VLAN stripping when a port VLAN is configured
4889 : : * on this VSI
4890 : : */
4891 [ # # ]: 0 : if (vsi->info.port_based_outer_vlan)
4892 : : return 0;
4893 : :
4894 : : if (tpid_to_vsi_outer_vlan_type(tpid, &tag_type))
4895 : : return -EINVAL;
4896 : :
4897 : : memset(&ctxt, 0, sizeof(ctxt));
4898 : :
4899 : 0 : ctxt.info.valid_sections =
4900 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
4901 : : /* clear current outer VLAN strip settings */
4902 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
4903 : : ~(ICE_AQ_VSI_OUTER_VLAN_EMODE_M | ICE_AQ_VSI_OUTER_TAG_TYPE_M);
4904 : 0 : ctxt.info.outer_vlan_flags |=
4905 : : (ICE_AQ_VSI_OUTER_VLAN_EMODE_SHOW_BOTH <<
4906 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S) |
4907 : 0 : ((tag_type << ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
4908 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M);
4909 : :
4910 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4911 [ # # ]: 0 : if (status) {
4912 : 0 : PMD_DRV_LOG(ERR, "Update VSI failed to enable outer VLAN stripping");
4913 : : err = -EIO;
4914 : : } else {
4915 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
4916 : : }
4917 : :
4918 : : return err;
4919 : : }
4920 : :
4921 : : static int
4922 : 0 : ice_vsi_dis_outer_stripping(struct ice_vsi *vsi)
4923 : : {
4924 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4925 : : struct ice_vsi_ctx ctxt;
4926 : : int status, err = 0;
4927 : :
4928 [ # # ]: 0 : if (vsi->info.port_based_outer_vlan)
4929 : : return 0;
4930 : :
4931 : : memset(&ctxt, 0, sizeof(ctxt));
4932 : :
4933 : 0 : ctxt.info.valid_sections =
4934 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
4935 : : /* clear current outer VLAN strip settings */
4936 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
4937 : : ~ICE_AQ_VSI_OUTER_VLAN_EMODE_M;
4938 : 0 : ctxt.info.outer_vlan_flags |= ICE_AQ_VSI_OUTER_VLAN_EMODE_NOTHING <<
4939 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S;
4940 : :
4941 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4942 [ # # ]: 0 : if (status) {
4943 : 0 : PMD_DRV_LOG(ERR, "Update VSI failed to disable outer VLAN stripping");
4944 : : err = -EIO;
4945 : : } else {
4946 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
4947 : : }
4948 : :
4949 : : return err;
4950 : : }
4951 : :
4952 : : static int
4953 : 0 : ice_vsi_config_vlan_stripping(struct ice_vsi *vsi, bool ena)
4954 : : {
4955 : : int ret;
4956 : :
4957 [ # # ]: 0 : if (ena)
4958 : : ret = ice_vsi_ena_inner_stripping(vsi);
4959 : : else
4960 : : ret = ice_vsi_dis_inner_stripping(vsi);
4961 : :
4962 : 0 : return ret;
4963 : : }
4964 : :
4965 : : /**
4966 : : * ice_vsi_update_l2tsel - update l2tsel field for all Rx rings on this VSI
4967 : : * @vsi: VSI used to update l2tsel on
4968 : : * @l2tsel: l2tsel setting requested
4969 : : *
4970 : : * Use the l2tsel setting to update all of the Rx queue context bits for l2tsel.
4971 : : * This will modify which descriptor field the first offloaded VLAN will be
4972 : : * stripped into.
4973 : : */
4974 : 0 : static void ice_vsi_update_l2tsel(struct ice_vsi *vsi, enum ice_l2tsel l2tsel)
4975 : : {
4976 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4977 : : struct ice_pf *pf = ICE_VSI_TO_PF(vsi);
4978 : 0 : struct rte_eth_dev_data *dev_data = pf->dev_data;
4979 : : u32 l2tsel_bit;
4980 : : uint16_t i;
4981 : :
4982 [ # # ]: 0 : if (l2tsel == ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG2_2ND)
4983 : : l2tsel_bit = 0;
4984 : : else
4985 : : l2tsel_bit = BIT(ICE_L2TSEL_BIT_OFFSET);
4986 : :
4987 [ # # ]: 0 : for (i = 0; i < dev_data->nb_rx_queues; i++) {
4988 : : u32 qrx_context_offset;
4989 : : u32 regval;
4990 : :
4991 : : qrx_context_offset =
4992 : 0 : QRX_CONTEXT(ICE_L2TSEL_QRX_CONTEXT_REG_IDX, i);
4993 : :
4994 : 0 : regval = rd32(hw, qrx_context_offset);
4995 : 0 : regval &= ~BIT(ICE_L2TSEL_BIT_OFFSET);
4996 : 0 : regval |= l2tsel_bit;
4997 : 0 : wr32(hw, qrx_context_offset, regval);
4998 : : }
4999 : 0 : }
5000 : :
5001 : : /* Configure outer vlan stripping on or off in QinQ mode */
5002 : : static int
5003 : 0 : ice_vsi_config_outer_vlan_stripping(struct ice_vsi *vsi, bool on)
5004 : : {
5005 : 0 : uint16_t outer_ethertype = vsi->adapter->pf.outer_ethertype;
5006 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5007 : : int err = 0;
5008 : :
5009 [ # # ]: 0 : if (vsi->vsi_id >= ICE_MAX_NUM_VSIS) {
5010 : 0 : PMD_DRV_LOG(ERR, "VSI ID exceeds the maximum");
5011 : 0 : return -EINVAL;
5012 : : }
5013 : :
5014 [ # # ]: 0 : if (!ice_is_dvm_ena(hw)) {
5015 : 0 : PMD_DRV_LOG(ERR, "Single VLAN mode (SVM) does not support qinq");
5016 : 0 : return -EOPNOTSUPP;
5017 : : }
5018 : :
5019 [ # # ]: 0 : if (on) {
5020 : 0 : err = ice_vsi_ena_outer_stripping(vsi, outer_ethertype);
5021 [ # # ]: 0 : if (!err) {
5022 : : enum ice_l2tsel l2tsel =
5023 : : ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG2_2ND;
5024 : :
5025 : : /* PF tells the VF that the outer VLAN tag is always
5026 : : * extracted to VIRTCHNL_VLAN_TAG_LOCATION_L2TAG2_2 and
5027 : : * inner is always extracted to
5028 : : * VIRTCHNL_VLAN_TAG_LOCATION_L2TAG1. This is needed to
5029 : : * support outer stripping so the first tag always ends
5030 : : * up in L2TAG2_2ND and the second/inner tag, if
5031 : : * enabled, is extracted in L2TAG1.
5032 : : */
5033 : 0 : ice_vsi_update_l2tsel(vsi, l2tsel);
5034 : : }
5035 : : } else {
5036 : 0 : err = ice_vsi_dis_outer_stripping(vsi);
5037 [ # # ]: 0 : if (!err) {
5038 : : enum ice_l2tsel l2tsel =
5039 : : ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG1;
5040 : :
5041 : : /* PF tells the VF that the outer VLAN tag is always
5042 : : * extracted to VIRTCHNL_VLAN_TAG_LOCATION_L2TAG2_2 and
5043 : : * inner is always extracted to
5044 : : * VIRTCHNL_VLAN_TAG_LOCATION_L2TAG1. This is needed to
5045 : : * support inner stripping while outer stripping is
5046 : : * disabled so that the first and only tag is extracted
5047 : : * in L2TAG1.
5048 : : */
5049 : 0 : ice_vsi_update_l2tsel(vsi, l2tsel);
5050 : : }
5051 : : }
5052 : :
5053 : : return err;
5054 : : }
5055 : :
5056 : : static int
5057 : 0 : ice_vlan_offload_set(struct rte_eth_dev *dev, int mask)
5058 : : {
5059 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5060 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5061 : : struct rte_eth_rxmode *rxmode;
5062 : :
5063 : : rxmode = &dev->data->dev_conf.rxmode;
5064 [ # # ]: 0 : if (mask & RTE_ETH_VLAN_FILTER_MASK) {
5065 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_VLAN_FILTER)
5066 : 0 : ice_vsi_config_vlan_filter(vsi, true);
5067 : : else
5068 : 0 : ice_vsi_config_vlan_filter(vsi, false);
5069 : : }
5070 : :
5071 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5072 [ # # ]: 0 : if (!ice_is_dvm_ena(hw)) {
5073 [ # # ]: 0 : if (mask & RTE_ETH_VLAN_STRIP_MASK) {
5074 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_VLAN_STRIP)
5075 : 0 : ice_vsi_config_vlan_stripping(vsi, true);
5076 : : else
5077 : 0 : ice_vsi_config_vlan_stripping(vsi, false);
5078 : : }
5079 : :
5080 [ # # ]: 0 : if (mask & RTE_ETH_QINQ_STRIP_MASK) {
5081 : 0 : PMD_DRV_LOG(ERR, "Single VLAN mode (SVM) does not support qinq");
5082 : 0 : return -ENOTSUP;
5083 : : }
5084 : : } else {
5085 [ # # ]: 0 : if ((mask & RTE_ETH_VLAN_STRIP_MASK) |
5086 : : (mask & RTE_ETH_QINQ_STRIP_MASK)) {
5087 [ # # ]: 0 : if (rxmode->offloads & (RTE_ETH_RX_OFFLOAD_VLAN_STRIP |
5088 : : RTE_ETH_RX_OFFLOAD_QINQ_STRIP))
5089 : 0 : ice_vsi_config_outer_vlan_stripping(vsi, true);
5090 : : else
5091 : 0 : ice_vsi_config_outer_vlan_stripping(vsi, false);
5092 : : }
5093 : :
5094 [ # # ]: 0 : if (mask & RTE_ETH_QINQ_STRIP_MASK) {
5095 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_QINQ_STRIP)
5096 : 0 : ice_vsi_config_vlan_stripping(vsi, true);
5097 : : else
5098 : 0 : ice_vsi_config_vlan_stripping(vsi, false);
5099 : : }
5100 : : }
5101 : :
5102 : : return 0;
5103 : : }
5104 : :
5105 : : static int
5106 : 0 : ice_get_rss_lut(struct ice_vsi *vsi, uint8_t *lut, uint16_t lut_size)
5107 : : {
5108 : : struct ice_aq_get_set_rss_lut_params lut_params;
5109 : 0 : struct ice_pf *pf = ICE_VSI_TO_PF(vsi);
5110 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5111 : : int ret;
5112 : :
5113 [ # # ]: 0 : if (!lut)
5114 : : return -EINVAL;
5115 : :
5116 [ # # ]: 0 : if (pf->flags & ICE_FLAG_RSS_AQ_CAPABLE) {
5117 : 0 : lut_params.vsi_handle = vsi->idx;
5118 : 0 : lut_params.lut_size = lut_size;
5119 : 0 : lut_params.lut_type = ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_PF;
5120 : 0 : lut_params.lut = lut;
5121 : 0 : lut_params.global_lut_id = 0;
5122 : 0 : ret = ice_aq_get_rss_lut(hw, &lut_params);
5123 [ # # ]: 0 : if (ret) {
5124 : 0 : PMD_DRV_LOG(ERR, "Failed to get RSS lookup table");
5125 : 0 : return -EINVAL;
5126 : : }
5127 : : } else {
5128 : : uint64_t *lut_dw = (uint64_t *)lut;
5129 : 0 : uint16_t i, lut_size_dw = lut_size / 4;
5130 : :
5131 [ # # ]: 0 : for (i = 0; i < lut_size_dw; i++)
5132 : 0 : lut_dw[i] = ICE_READ_REG(hw, PFQF_HLUT(i));
5133 : : }
5134 : :
5135 : : return 0;
5136 : : }
5137 : :
5138 : : static int
5139 : 0 : ice_set_rss_lut(struct ice_vsi *vsi, uint8_t *lut, uint16_t lut_size)
5140 : : {
5141 : : struct ice_aq_get_set_rss_lut_params lut_params;
5142 : : struct ice_pf *pf;
5143 : : struct ice_hw *hw;
5144 : : int ret;
5145 : :
5146 [ # # ]: 0 : if (!vsi || !lut)
5147 : : return -EINVAL;
5148 : :
5149 : 0 : pf = ICE_VSI_TO_PF(vsi);
5150 : 0 : hw = ICE_VSI_TO_HW(vsi);
5151 : :
5152 [ # # ]: 0 : if (pf->flags & ICE_FLAG_RSS_AQ_CAPABLE) {
5153 : 0 : lut_params.vsi_handle = vsi->idx;
5154 : 0 : lut_params.lut_size = lut_size;
5155 : 0 : lut_params.lut_type = ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_PF;
5156 : 0 : lut_params.lut = lut;
5157 : 0 : lut_params.global_lut_id = 0;
5158 : 0 : ret = ice_aq_set_rss_lut(hw, &lut_params);
5159 [ # # ]: 0 : if (ret) {
5160 : 0 : PMD_DRV_LOG(ERR, "Failed to set RSS lookup table");
5161 : 0 : return -EINVAL;
5162 : : }
5163 : : } else {
5164 : : uint64_t *lut_dw = (uint64_t *)lut;
5165 : 0 : uint16_t i, lut_size_dw = lut_size / 4;
5166 : :
5167 [ # # ]: 0 : for (i = 0; i < lut_size_dw; i++)
5168 : 0 : ICE_WRITE_REG(hw, PFQF_HLUT(i), lut_dw[i]);
5169 : :
5170 : 0 : ice_flush(hw);
5171 : : }
5172 : :
5173 : : return 0;
5174 : : }
5175 : :
5176 : : static int
5177 : 0 : ice_rss_reta_update(struct rte_eth_dev *dev,
5178 : : struct rte_eth_rss_reta_entry64 *reta_conf,
5179 : : uint16_t reta_size)
5180 : : {
5181 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5182 : 0 : uint16_t i, lut_size = pf->hash_lut_size;
5183 : : uint16_t idx, shift;
5184 : : uint8_t *lut;
5185 : : int ret;
5186 : :
5187 : 0 : if (reta_size != ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_128 &&
5188 [ # # # # ]: 0 : reta_size != ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_512 &&
5189 : : reta_size != ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_2K) {
5190 : 0 : PMD_DRV_LOG(ERR,
5191 : : "The size of hash lookup table configured (%d)"
5192 : : "doesn't match the number hardware can "
5193 : : "supported (128, 512, 2048)",
5194 : : reta_size);
5195 : 0 : return -EINVAL;
5196 : : }
5197 : :
5198 : : /* It MUST use the current LUT size to get the RSS lookup table,
5199 : : * otherwise if will fail with -100 error code.
5200 : : */
5201 : 0 : lut = rte_zmalloc(NULL, RTE_MAX(reta_size, lut_size), 0);
5202 [ # # ]: 0 : if (!lut) {
5203 : 0 : PMD_DRV_LOG(ERR, "No memory can be allocated");
5204 : 0 : return -ENOMEM;
5205 : : }
5206 : 0 : ret = ice_get_rss_lut(pf->main_vsi, lut, lut_size);
5207 [ # # ]: 0 : if (ret)
5208 : 0 : goto out;
5209 : :
5210 [ # # ]: 0 : for (i = 0; i < reta_size; i++) {
5211 : 0 : idx = i / RTE_ETH_RETA_GROUP_SIZE;
5212 : 0 : shift = i % RTE_ETH_RETA_GROUP_SIZE;
5213 [ # # ]: 0 : if (reta_conf[idx].mask & (1ULL << shift))
5214 : 0 : lut[i] = reta_conf[idx].reta[shift];
5215 : : }
5216 : 0 : ret = ice_set_rss_lut(pf->main_vsi, lut, reta_size);
5217 [ # # ]: 0 : if (ret == 0 && lut_size != reta_size) {
5218 : 0 : PMD_DRV_LOG(INFO,
5219 : : "The size of hash lookup table is changed from (%d) to (%d)",
5220 : : lut_size, reta_size);
5221 : 0 : pf->hash_lut_size = reta_size;
5222 : : }
5223 : :
5224 : 0 : out:
5225 : 0 : rte_free(lut);
5226 : :
5227 : 0 : return ret;
5228 : : }
5229 : :
5230 : : static int
5231 : 0 : ice_rss_reta_query(struct rte_eth_dev *dev,
5232 : : struct rte_eth_rss_reta_entry64 *reta_conf,
5233 : : uint16_t reta_size)
5234 : : {
5235 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5236 : 0 : uint16_t i, lut_size = pf->hash_lut_size;
5237 : : uint16_t idx, shift;
5238 : : uint8_t *lut;
5239 : : int ret;
5240 : :
5241 [ # # ]: 0 : if (reta_size != lut_size) {
5242 : 0 : PMD_DRV_LOG(ERR,
5243 : : "The size of hash lookup table configured (%d)"
5244 : : "doesn't match the number hardware can "
5245 : : "supported (%d)",
5246 : : reta_size, lut_size);
5247 : 0 : return -EINVAL;
5248 : : }
5249 : :
5250 : 0 : lut = rte_zmalloc(NULL, reta_size, 0);
5251 [ # # ]: 0 : if (!lut) {
5252 : 0 : PMD_DRV_LOG(ERR, "No memory can be allocated");
5253 : 0 : return -ENOMEM;
5254 : : }
5255 : :
5256 : 0 : ret = ice_get_rss_lut(pf->main_vsi, lut, reta_size);
5257 [ # # ]: 0 : if (ret)
5258 : 0 : goto out;
5259 : :
5260 [ # # ]: 0 : for (i = 0; i < reta_size; i++) {
5261 : 0 : idx = i / RTE_ETH_RETA_GROUP_SIZE;
5262 : 0 : shift = i % RTE_ETH_RETA_GROUP_SIZE;
5263 [ # # ]: 0 : if (reta_conf[idx].mask & (1ULL << shift))
5264 : 0 : reta_conf[idx].reta[shift] = lut[i];
5265 : : }
5266 : :
5267 : 0 : out:
5268 : 0 : rte_free(lut);
5269 : :
5270 : 0 : return ret;
5271 : : }
5272 : :
5273 : : static int
5274 : 0 : ice_set_rss_key(struct ice_vsi *vsi, uint8_t *key, uint8_t key_len)
5275 : : {
5276 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5277 : : int ret = 0;
5278 : :
5279 [ # # ]: 0 : if (!key || key_len == 0) {
5280 : 0 : PMD_DRV_LOG(DEBUG, "No key to be configured");
5281 : 0 : return 0;
5282 [ # # ]: 0 : } else if (key_len != (VSIQF_HKEY_MAX_INDEX + 1) *
5283 : : sizeof(uint32_t)) {
5284 : 0 : PMD_DRV_LOG(ERR, "Invalid key length %u", key_len);
5285 : 0 : return -EINVAL;
5286 : : }
5287 : :
5288 : : struct ice_aqc_get_set_rss_keys *key_dw =
5289 : : (struct ice_aqc_get_set_rss_keys *)key;
5290 : :
5291 : 0 : ret = ice_aq_set_rss_key(hw, vsi->idx, key_dw);
5292 [ # # ]: 0 : if (ret) {
5293 : 0 : PMD_DRV_LOG(ERR, "Failed to configure RSS key via AQ");
5294 : : ret = -EINVAL;
5295 : : }
5296 : :
5297 : : return ret;
5298 : : }
5299 : :
5300 : : static int
5301 : 0 : ice_get_rss_key(struct ice_vsi *vsi, uint8_t *key, uint8_t *key_len)
5302 : : {
5303 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5304 : : int ret;
5305 : :
5306 [ # # ]: 0 : if (!key || !key_len)
5307 : : return -EINVAL;
5308 : :
5309 : 0 : ret = ice_aq_get_rss_key
5310 : 0 : (hw, vsi->idx,
5311 : : (struct ice_aqc_get_set_rss_keys *)key);
5312 [ # # ]: 0 : if (ret) {
5313 : 0 : PMD_DRV_LOG(ERR, "Failed to get RSS key via AQ");
5314 : 0 : return -EINVAL;
5315 : : }
5316 : 0 : *key_len = (VSIQF_HKEY_MAX_INDEX + 1) * sizeof(uint32_t);
5317 : :
5318 : 0 : return 0;
5319 : : }
5320 : :
5321 : : static int
5322 : 0 : ice_rss_hash_update(struct rte_eth_dev *dev,
5323 : : struct rte_eth_rss_conf *rss_conf)
5324 : : {
5325 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5326 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5327 : : int status;
5328 : :
5329 : : /* set hash key */
5330 : 0 : status = ice_set_rss_key(vsi, rss_conf->rss_key, rss_conf->rss_key_len);
5331 [ # # ]: 0 : if (status)
5332 : : return status;
5333 : :
5334 [ # # ]: 0 : if (rss_conf->rss_hf == 0)
5335 : 0 : pf->rss_hf = 0;
5336 : :
5337 : : /* RSS hash configuration */
5338 : 0 : ice_rss_hash_set(pf, rss_conf->rss_hf);
5339 : :
5340 : 0 : return 0;
5341 : : }
5342 : :
5343 : : static int
5344 : 0 : ice_rss_hash_conf_get(struct rte_eth_dev *dev,
5345 : : struct rte_eth_rss_conf *rss_conf)
5346 : : {
5347 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5348 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5349 : :
5350 : 0 : ice_get_rss_key(vsi, rss_conf->rss_key,
5351 : : &rss_conf->rss_key_len);
5352 : :
5353 : 0 : rss_conf->rss_hf = pf->rss_hf;
5354 : 0 : return 0;
5355 : : }
5356 : :
5357 : : static int
5358 : 0 : ice_promisc_enable(struct rte_eth_dev *dev)
5359 : : {
5360 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5361 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5362 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5363 : : int status, ret = 0;
5364 : : ice_declare_bitmap(pmask, ICE_PROMISC_MAX);
5365 : : ice_zero_bitmap(pmask, ICE_PROMISC_MAX);
5366 : :
5367 : : ice_set_bit(ICE_PROMISC_UCAST_RX, pmask);
5368 : : ice_set_bit(ICE_PROMISC_UCAST_TX, pmask);
5369 : : ice_set_bit(ICE_PROMISC_MCAST_RX, pmask);
5370 : : ice_set_bit(ICE_PROMISC_MCAST_TX, pmask);
5371 : :
5372 : 0 : status = ice_set_vsi_promisc(hw, vsi->idx, pmask, 0);
5373 [ # # # ]: 0 : switch (status) {
5374 : 0 : case ICE_ERR_ALREADY_EXISTS:
5375 : 0 : PMD_DRV_LOG(DEBUG, "Promisc mode has already been enabled");
5376 : : case ICE_SUCCESS:
5377 : : break;
5378 : 0 : default:
5379 : 0 : PMD_DRV_LOG(ERR, "Failed to enable promisc, err=%d", status);
5380 : : ret = -EAGAIN;
5381 : : }
5382 : :
5383 : 0 : return ret;
5384 : : }
5385 : :
5386 : : static int
5387 : 0 : ice_promisc_disable(struct rte_eth_dev *dev)
5388 : : {
5389 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5390 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5391 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5392 : : int status, ret = 0;
5393 : : ice_declare_bitmap(pmask, ICE_PROMISC_MAX);
5394 : : ice_zero_bitmap(pmask, ICE_PROMISC_MAX);
5395 : :
5396 [ # # ]: 0 : if (dev->data->all_multicast == 1) {
5397 : : ice_set_bit(ICE_PROMISC_UCAST_RX, pmask);
5398 : : ice_set_bit(ICE_PROMISC_UCAST_TX, pmask);
5399 : : } else {
5400 : : ice_set_bit(ICE_PROMISC_UCAST_RX, pmask);
5401 : : ice_set_bit(ICE_PROMISC_UCAST_TX, pmask);
5402 : : ice_set_bit(ICE_PROMISC_MCAST_RX, pmask);
5403 : : ice_set_bit(ICE_PROMISC_MCAST_TX, pmask);
5404 : : }
5405 : :
5406 : 0 : status = ice_clear_vsi_promisc(hw, vsi->idx, pmask, 0);
5407 [ # # ]: 0 : if (status != ICE_SUCCESS) {
5408 : 0 : PMD_DRV_LOG(ERR, "Failed to clear promisc, err=%d", status);
5409 : : ret = -EAGAIN;
5410 : : }
5411 : :
5412 : 0 : return ret;
5413 : : }
5414 : :
5415 : : static int
5416 : 0 : ice_allmulti_enable(struct rte_eth_dev *dev)
5417 : : {
5418 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5419 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5420 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5421 : : int status, ret = 0;
5422 : : ice_declare_bitmap(pmask, ICE_PROMISC_MAX);
5423 : : ice_zero_bitmap(pmask, ICE_PROMISC_MAX);
5424 : :
5425 : : ice_set_bit(ICE_PROMISC_MCAST_RX, pmask);
5426 : : ice_set_bit(ICE_PROMISC_MCAST_TX, pmask);
5427 : :
5428 : 0 : status = ice_set_vsi_promisc(hw, vsi->idx, pmask, 0);
5429 : :
5430 [ # # # ]: 0 : switch (status) {
5431 : 0 : case ICE_ERR_ALREADY_EXISTS:
5432 : 0 : PMD_DRV_LOG(DEBUG, "Allmulti has already been enabled");
5433 : : case ICE_SUCCESS:
5434 : : break;
5435 : 0 : default:
5436 : 0 : PMD_DRV_LOG(ERR, "Failed to enable allmulti, err=%d", status);
5437 : : ret = -EAGAIN;
5438 : : }
5439 : :
5440 : 0 : return ret;
5441 : : }
5442 : :
5443 : : static int
5444 : 0 : ice_allmulti_disable(struct rte_eth_dev *dev)
5445 : : {
5446 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5447 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5448 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5449 : : int status, ret = 0;
5450 : : ice_declare_bitmap(pmask, ICE_PROMISC_MAX);
5451 : : ice_zero_bitmap(pmask, ICE_PROMISC_MAX);
5452 : :
5453 [ # # ]: 0 : if (dev->data->promiscuous == 1)
5454 : : return 0; /* must remain in all_multicast mode */
5455 : :
5456 : : ice_set_bit(ICE_PROMISC_MCAST_RX, pmask);
5457 : : ice_set_bit(ICE_PROMISC_MCAST_TX, pmask);
5458 : :
5459 : 0 : status = ice_clear_vsi_promisc(hw, vsi->idx, pmask, 0);
5460 [ # # ]: 0 : if (status != ICE_SUCCESS) {
5461 : 0 : PMD_DRV_LOG(ERR, "Failed to clear allmulti, err=%d", status);
5462 : : ret = -EAGAIN;
5463 : : }
5464 : :
5465 : : return ret;
5466 : : }
5467 : :
5468 : 0 : static int ice_rx_queue_intr_enable(struct rte_eth_dev *dev,
5469 : : uint16_t queue_id)
5470 : : {
5471 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
5472 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
5473 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5474 : : uint32_t val;
5475 : : uint16_t msix_intr;
5476 : :
5477 : 0 : msix_intr = rte_intr_vec_list_index_get(intr_handle, queue_id);
5478 : :
5479 : : val = GLINT_DYN_CTL_INTENA_M | GLINT_DYN_CTL_CLEARPBA_M |
5480 : : GLINT_DYN_CTL_ITR_INDX_M;
5481 : : val &= ~GLINT_DYN_CTL_WB_ON_ITR_M;
5482 : :
5483 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr), val);
5484 : 0 : rte_intr_ack(pci_dev->intr_handle);
5485 : :
5486 : 0 : return 0;
5487 : : }
5488 : :
5489 : 0 : static int ice_rx_queue_intr_disable(struct rte_eth_dev *dev,
5490 : : uint16_t queue_id)
5491 : : {
5492 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
5493 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
5494 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5495 : : uint16_t msix_intr;
5496 : :
5497 : 0 : msix_intr = rte_intr_vec_list_index_get(intr_handle, queue_id);
5498 : :
5499 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr), GLINT_DYN_CTL_WB_ON_ITR_M);
5500 : :
5501 : 0 : return 0;
5502 : : }
5503 : :
5504 : : static int
5505 : 0 : ice_fw_version_get(struct rte_eth_dev *dev, char *fw_version, size_t fw_size)
5506 : : {
5507 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5508 : : u8 ver, patch;
5509 : : u16 build;
5510 : : int ret;
5511 : :
5512 : 0 : ver = hw->flash.orom.major;
5513 : 0 : patch = hw->flash.orom.patch;
5514 : 0 : build = hw->flash.orom.build;
5515 : :
5516 : 0 : ret = snprintf(fw_version, fw_size,
5517 : : "%x.%02x 0x%08x %d.%d.%d",
5518 : 0 : hw->flash.nvm.major,
5519 [ # # ]: 0 : hw->flash.nvm.minor,
5520 : : hw->flash.nvm.eetrack,
5521 : : ver, build, patch);
5522 [ # # ]: 0 : if (ret < 0)
5523 : : return -EINVAL;
5524 : :
5525 : : /* add the size of '\0' */
5526 : 0 : ret += 1;
5527 [ # # ]: 0 : if (fw_size < (size_t)ret)
5528 : : return ret;
5529 : : else
5530 : 0 : return 0;
5531 : : }
5532 : :
5533 : : static int
5534 : 0 : ice_vsi_vlan_pvid_set(struct ice_vsi *vsi, struct ice_vsi_vlan_pvid_info *info)
5535 : : {
5536 : : struct ice_hw *hw;
5537 : : struct ice_vsi_ctx ctxt;
5538 : : uint8_t vlan_flags = 0;
5539 : : int ret;
5540 : :
5541 [ # # ]: 0 : if (!vsi || !info) {
5542 : 0 : PMD_DRV_LOG(ERR, "invalid parameters");
5543 : 0 : return -EINVAL;
5544 : : }
5545 : :
5546 [ # # ]: 0 : if (info->on) {
5547 : 0 : vsi->info.port_based_inner_vlan = info->config.pvid;
5548 : : /**
5549 : : * If insert pvid is enabled, only tagged pkts are
5550 : : * allowed to be sent out.
5551 : : */
5552 : : vlan_flags = ICE_AQ_VSI_INNER_VLAN_INSERT_PVID |
5553 : : ICE_AQ_VSI_INNER_VLAN_TX_MODE_ACCEPTUNTAGGED;
5554 : : } else {
5555 : 0 : vsi->info.port_based_inner_vlan = 0;
5556 [ # # ]: 0 : if (info->config.reject.tagged == 0)
5557 : : vlan_flags |= ICE_AQ_VSI_INNER_VLAN_TX_MODE_ACCEPTTAGGED;
5558 : :
5559 [ # # ]: 0 : if (info->config.reject.untagged == 0)
5560 : 0 : vlan_flags |= ICE_AQ_VSI_INNER_VLAN_TX_MODE_ACCEPTUNTAGGED;
5561 : : }
5562 : 0 : vsi->info.inner_vlan_flags &= ~(ICE_AQ_VSI_INNER_VLAN_INSERT_PVID |
5563 : : ICE_AQ_VSI_INNER_VLAN_EMODE_M);
5564 [ # # ]: 0 : vsi->info.inner_vlan_flags |= vlan_flags;
5565 : : memset(&ctxt, 0, sizeof(ctxt));
5566 [ # # ]: 0 : rte_memcpy(&ctxt.info, &vsi->info, sizeof(vsi->info));
5567 : 0 : ctxt.info.valid_sections =
5568 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_VLAN_VALID);
5569 : 0 : ctxt.vsi_num = vsi->vsi_id;
5570 : :
5571 : 0 : hw = ICE_VSI_TO_HW(vsi);
5572 : 0 : ret = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5573 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
5574 : 0 : PMD_DRV_LOG(ERR,
5575 : : "update VSI for VLAN insert failed, err %d",
5576 : : ret);
5577 : 0 : return -EINVAL;
5578 : : }
5579 : :
5580 : 0 : vsi->info.valid_sections |=
5581 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_VLAN_VALID);
5582 : :
5583 : 0 : return ret;
5584 : : }
5585 : :
5586 : : /**
5587 : : * ice_vsi_set_outer_port_vlan - set the outer port VLAN and related settings
5588 : : * @vsi: VSI to configure
5589 : : * @vlan_info: packed u16 that contains the VLAN prio and ID
5590 : : * @tpid: TPID of the port VLAN
5591 : : *
5592 : : * Set the port VLAN prio, ID, and TPID.
5593 : : *
5594 : : * Enable VLAN pruning so the VSI doesn't receive any traffic that doesn't match
5595 : : * a VLAN prune rule. The caller should take care to add a VLAN prune rule that
5596 : : * matches the port VLAN ID and TPID.
5597 : : *
5598 : : * Tell hardware to strip outer VLAN tagged packets on receive and don't put
5599 : : * them in the receive descriptor. VSI(s) in port VLANs should not be aware of
5600 : : * the port VLAN ID or TPID they are assigned to.
5601 : : *
5602 : : * Tell hardware to prevent outer VLAN tag insertion on transmit and only allow
5603 : : * untagged outer packets from the transmit descriptor.
5604 : : *
5605 : : * Also, tell the hardware to insert the port VLAN on transmit.
5606 : : */
5607 : : static int
5608 : 0 : ice_vsi_set_outer_port_vlan(struct ice_vsi *vsi, u16 vlan_info, u16 tpid)
5609 : : {
5610 [ # # # # ]: 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5611 : : struct ice_vsi_ctx ctxt;
5612 : : int status, err = 0;
5613 : : u8 tag_type;
5614 : :
5615 : : if (tpid_to_vsi_outer_vlan_type(tpid, &tag_type))
5616 : : return -EINVAL;
5617 : :
5618 : : memset(&ctxt, 0, sizeof(ctxt));
5619 : :
5620 : 0 : ctxt.info = vsi->info;
5621 : :
5622 : 0 : ctxt.info.sw_flags2 |= ICE_AQ_VSI_SW_FLAG_RX_VLAN_PRUNE_ENA;
5623 : :
5624 : 0 : ctxt.info.port_based_outer_vlan = rte_cpu_to_le_16(vlan_info);
5625 : 0 : ctxt.info.outer_vlan_flags =
5626 : : (ICE_AQ_VSI_OUTER_VLAN_EMODE_SHOW <<
5627 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S) |
5628 : 0 : ((tag_type << ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
5629 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M) |
5630 : : ICE_AQ_VSI_OUTER_VLAN_BLOCK_TX_DESC |
5631 : : (ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ACCEPTUNTAGGED <<
5632 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) |
5633 : : ICE_AQ_VSI_OUTER_VLAN_PORT_BASED_INSERT;
5634 : 0 : ctxt.info.valid_sections =
5635 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID |
5636 : : ICE_AQ_VSI_PROP_SW_VALID);
5637 : :
5638 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5639 [ # # ]: 0 : if (status != ICE_SUCCESS) {
5640 : 0 : PMD_DRV_LOG(ERR,
5641 : : "update VSI for setting outer port based VLAN failed, err %d",
5642 : : status);
5643 : : err = -EINVAL;
5644 : : } else {
5645 : 0 : vsi->info.port_based_outer_vlan = ctxt.info.port_based_outer_vlan;
5646 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
5647 : 0 : vsi->info.sw_flags2 = ctxt.info.sw_flags2;
5648 : : }
5649 : :
5650 : : return err;
5651 : : }
5652 : :
5653 : : /**
5654 : : * ice_vsi_dis_outer_insertion - disable outer VLAN insertion
5655 : : * @vsi: VSI to configure
5656 : : * @info: vlan pvid info
5657 : : *
5658 : : * Disable outer VLAN insertion via VSI context. This function should only be
5659 : : * used if DVM is supported.
5660 : : *
5661 : : * Only modify the outer VLAN insertion settings. The VLAN TPID and outer VLAN
5662 : : * settings are unmodified.
5663 : : *
5664 : : * This tells the hardware to not allow VLAN tagged packets in the transmit
5665 : : * descriptor. This enables software offloaded VLAN insertion and disables
5666 : : * hardware offloaded VLAN insertion.
5667 : : */
5668 : 0 : static int ice_vsi_dis_outer_insertion(struct ice_vsi *vsi, struct ice_vsi_vlan_pvid_info *info)
5669 : : {
5670 [ # # ]: 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5671 : : struct ice_vsi_ctx ctxt;
5672 : : uint8_t vlan_flags = 0;
5673 : : int status, err = 0;
5674 : :
5675 : : memset(&ctxt, 0, sizeof(ctxt));
5676 : :
5677 : 0 : ctxt.info.valid_sections =
5678 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
5679 : : ctxt.info.port_based_inner_vlan = 0;
5680 : : /* clear current outer VLAN insertion settings */
5681 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
5682 : : ~(ICE_AQ_VSI_OUTER_VLAN_PORT_BASED_INSERT |
5683 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M);
5684 [ # # ]: 0 : if (info->config.reject.tagged == 0)
5685 : : vlan_flags |= ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ACCEPTTAGGED;
5686 [ # # ]: 0 : if (info->config.reject.untagged == 0)
5687 : 0 : vlan_flags |= ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ACCEPTUNTAGGED;
5688 : 0 : ctxt.info.outer_vlan_flags |=
5689 : : ICE_AQ_VSI_OUTER_VLAN_BLOCK_TX_DESC |
5690 : 0 : ((vlan_flags <<
5691 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) &
5692 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M);
5693 : :
5694 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5695 [ # # ]: 0 : if (!status) {
5696 : 0 : PMD_DRV_LOG(ERR,
5697 : : "update VSI for disabling outer VLAN insertion failed, err %d",
5698 : : status);
5699 : : err = -EINVAL;
5700 : : } else {
5701 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
5702 : 0 : vsi->info.port_based_inner_vlan = ctxt.info.port_based_inner_vlan;
5703 : : }
5704 : :
5705 : 0 : return err;
5706 : : }
5707 : :
5708 : : static int
5709 : 0 : ice_vlan_pvid_set(struct rte_eth_dev *dev, uint16_t pvid, int on)
5710 : : {
5711 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5712 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5713 [ # # ]: 0 : struct rte_eth_dev_data *data = pf->dev_data;
5714 : : struct ice_vsi_vlan_pvid_info info;
5715 : : int ret;
5716 : :
5717 : : memset(&info, 0, sizeof(info));
5718 : 0 : info.on = on;
5719 [ # # ]: 0 : if (info.on) {
5720 : 0 : info.config.pvid = pvid;
5721 : : } else {
5722 : 0 : info.config.reject.tagged =
5723 : 0 : data->dev_conf.txmode.hw_vlan_reject_tagged;
5724 : 0 : info.config.reject.untagged =
5725 : 0 : data->dev_conf.txmode.hw_vlan_reject_untagged;
5726 : : }
5727 : :
5728 [ # # ]: 0 : if (ice_is_dvm_ena(&vsi->adapter->hw)) {
5729 [ # # ]: 0 : if (on)
5730 : 0 : return ice_vsi_set_outer_port_vlan(vsi, pvid, pf->outer_ethertype);
5731 : : else
5732 : 0 : return ice_vsi_dis_outer_insertion(vsi, &info);
5733 : : }
5734 : :
5735 : 0 : ret = ice_vsi_vlan_pvid_set(vsi, &info);
5736 [ # # ]: 0 : if (ret < 0) {
5737 : 0 : PMD_DRV_LOG(ERR, "Failed to set pvid.");
5738 : 0 : return -EINVAL;
5739 : : }
5740 : :
5741 : : return 0;
5742 : : }
5743 : :
5744 : 0 : static int ice_vsi_ena_outer_insertion(struct ice_vsi *vsi, uint16_t tpid)
5745 : : {
5746 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5747 : : struct ice_vsi_ctx ctxt;
5748 : : int status, err = 0;
5749 : : u8 tag_type;
5750 : : /* do not allow modifying VLAN stripping when a port VLAN is configured
5751 : : * on this VSI
5752 : : */
5753 [ # # ]: 0 : if (vsi->info.port_based_outer_vlan)
5754 : : return 0;
5755 : :
5756 : : if (tpid_to_vsi_outer_vlan_type(tpid, &tag_type))
5757 : : return -EINVAL;
5758 : :
5759 : : memset(&ctxt, 0, sizeof(ctxt));
5760 : 0 : ctxt.info.valid_sections =
5761 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
5762 : : /* clear current outer VLAN insertion settings */
5763 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
5764 : : ~(ICE_AQ_VSI_OUTER_VLAN_PORT_BASED_INSERT |
5765 : : ICE_AQ_VSI_OUTER_VLAN_BLOCK_TX_DESC |
5766 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M |
5767 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M);
5768 : 0 : ctxt.info.outer_vlan_flags |=
5769 : : ((ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ALL <<
5770 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) &
5771 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M) |
5772 : 0 : ((tag_type << ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
5773 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M);
5774 : :
5775 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5776 [ # # ]: 0 : if (status) {
5777 : 0 : PMD_DRV_LOG(ERR, "Update VSI failed to enable outer VLAN stripping");
5778 : : err = -EIO;
5779 : : } else {
5780 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
5781 : : }
5782 : :
5783 : : return err;
5784 : : }
5785 : :
5786 : : static int
5787 : 0 : ice_vlan_tpid_set(struct rte_eth_dev *dev,
5788 : : enum rte_vlan_type vlan_type,
5789 : : uint16_t tpid)
5790 : : {
5791 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5792 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5793 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5794 : 0 : uint64_t qinq = dev->data->dev_conf.rxmode.offloads &
5795 : : RTE_ETH_RX_OFFLOAD_QINQ_STRIP;
5796 : : int err = 0;
5797 : :
5798 [ # # ]: 0 : if ((vlan_type != RTE_ETH_VLAN_TYPE_INNER &&
5799 : 0 : vlan_type != RTE_ETH_VLAN_TYPE_OUTER) ||
5800 [ # # # # ]: 0 : (!qinq && vlan_type == RTE_ETH_VLAN_TYPE_INNER) ||
5801 : 0 : !ice_is_supported_port_vlan_proto(hw, tpid)) {
5802 : 0 : PMD_DRV_LOG(ERR,
5803 : : "Unsupported vlan type.");
5804 : 0 : return -EINVAL;
5805 : : }
5806 : :
5807 : 0 : err = ice_vsi_ena_outer_insertion(vsi, tpid);
5808 [ # # ]: 0 : if (!err)
5809 : 0 : pf->outer_ethertype = tpid;
5810 : :
5811 : : return err;
5812 : : }
5813 : :
5814 : : static int
5815 : 0 : ice_get_eeprom_length(struct rte_eth_dev *dev)
5816 : : {
5817 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5818 : :
5819 : 0 : return hw->flash.flash_size;
5820 : : }
5821 : :
5822 : : static int
5823 : 0 : ice_get_eeprom(struct rte_eth_dev *dev,
5824 : : struct rte_dev_eeprom_info *eeprom)
5825 : : {
5826 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5827 : 0 : uint8_t *data = eeprom->data;
5828 : : int status;
5829 : :
5830 : 0 : eeprom->magic = hw->vendor_id | (hw->device_id << 16);
5831 : :
5832 : 0 : status = ice_acquire_nvm(hw, ICE_RES_READ);
5833 [ # # ]: 0 : if (status) {
5834 : 0 : PMD_DRV_LOG(ERR, "acquire nvm failed.");
5835 : 0 : return -EIO;
5836 : : }
5837 : :
5838 : 0 : status = ice_read_flat_nvm(hw, eeprom->offset, &eeprom->length,
5839 : : data, false);
5840 : :
5841 : 0 : ice_release_nvm(hw);
5842 : :
5843 [ # # ]: 0 : if (status) {
5844 : 0 : PMD_DRV_LOG(ERR, "EEPROM read failed.");
5845 : 0 : return -EIO;
5846 : : }
5847 : :
5848 : : return 0;
5849 : : }
5850 : :
5851 : : static int
5852 : 0 : ice_get_module_info(struct rte_eth_dev *dev,
5853 : : struct rte_eth_dev_module_info *modinfo)
5854 : : {
5855 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5856 : 0 : u8 sff8472_comp = 0;
5857 : 0 : u8 sff8472_swap = 0;
5858 : 0 : u8 sff8636_rev = 0;
5859 : 0 : u8 value = 0;
5860 : : int status;
5861 : :
5862 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR, 0x00, 0x00,
5863 : : 0, &value, 1, 0, NULL);
5864 [ # # ]: 0 : if (status)
5865 : : return -EIO;
5866 : :
5867 [ # # # ]: 0 : switch (value) {
5868 : 0 : case ICE_MODULE_TYPE_SFP:
5869 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR,
5870 : : ICE_MODULE_SFF_8472_COMP, 0x00, 0,
5871 : : &sff8472_comp, 1, 0, NULL);
5872 [ # # ]: 0 : if (status)
5873 : : return -EIO;
5874 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR,
5875 : : ICE_MODULE_SFF_8472_SWAP, 0x00, 0,
5876 : : &sff8472_swap, 1, 0, NULL);
5877 [ # # ]: 0 : if (status)
5878 : : return -EIO;
5879 : :
5880 [ # # ]: 0 : if (sff8472_swap & ICE_MODULE_SFF_ADDR_MODE) {
5881 : 0 : modinfo->type = ICE_MODULE_SFF_8079;
5882 : 0 : modinfo->eeprom_len = ICE_MODULE_SFF_8079_LEN;
5883 [ # # # # ]: 0 : } else if (sff8472_comp &&
5884 : : (sff8472_swap & ICE_MODULE_SFF_DIAG_CAPAB)) {
5885 : 0 : modinfo->type = ICE_MODULE_SFF_8472;
5886 : 0 : modinfo->eeprom_len = ICE_MODULE_SFF_8472_LEN;
5887 : : } else {
5888 : 0 : modinfo->type = ICE_MODULE_SFF_8079;
5889 : 0 : modinfo->eeprom_len = ICE_MODULE_SFF_8079_LEN;
5890 : : }
5891 : : break;
5892 : 0 : case ICE_MODULE_TYPE_QSFP_PLUS:
5893 : : case ICE_MODULE_TYPE_QSFP28:
5894 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR,
5895 : : ICE_MODULE_REVISION_ADDR, 0x00, 0,
5896 : : &sff8636_rev, 1, 0, NULL);
5897 [ # # ]: 0 : if (status)
5898 : : return -EIO;
5899 : : /* Check revision compliance */
5900 [ # # ]: 0 : if (sff8636_rev > 0x02) {
5901 : : /* Module is SFF-8636 compliant */
5902 : 0 : modinfo->type = ICE_MODULE_SFF_8636;
5903 : 0 : modinfo->eeprom_len = ICE_MODULE_QSFP_MAX_LEN;
5904 : : } else {
5905 : 0 : modinfo->type = ICE_MODULE_SFF_8436;
5906 : 0 : modinfo->eeprom_len = ICE_MODULE_QSFP_MAX_LEN;
5907 : : }
5908 : : break;
5909 : 0 : default:
5910 : 0 : PMD_DRV_LOG(WARNING, "SFF Module Type not recognized.");
5911 : 0 : return -EINVAL;
5912 : : }
5913 : : return 0;
5914 : : }
5915 : :
5916 : : static int
5917 : 0 : ice_get_module_eeprom(struct rte_eth_dev *dev,
5918 : : struct rte_dev_eeprom_info *info)
5919 : : {
5920 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5921 : : #define SFF_READ_BLOCK_SIZE 8
5922 : : #define I2C_BUSY_TRY_TIMES 4
5923 : : #define I2C_USLEEP_MIN_TIME 1500
5924 : : #define I2C_USLEEP_MAX_TIME 2500
5925 : 0 : uint8_t value[SFF_READ_BLOCK_SIZE] = {0};
5926 : : uint8_t addr = ICE_I2C_EEPROM_DEV_ADDR;
5927 : : uint8_t *data = NULL;
5928 : : bool is_sfp = false;
5929 : : uint32_t i, j;
5930 : : uint32_t offset = 0;
5931 : : uint8_t page = 0;
5932 : : int status;
5933 : :
5934 [ # # # # : 0 : if (!info || !info->length || !info->data)
# # ]
5935 : : return -EINVAL;
5936 : :
5937 : 0 : status = ice_aq_sff_eeprom(hw, 0, addr, offset, page, 0, value, 1, 0,
5938 : : NULL);
5939 [ # # ]: 0 : if (status)
5940 : : return -EIO;
5941 : :
5942 [ # # ]: 0 : if (value[0] == ICE_MODULE_TYPE_SFP)
5943 : : is_sfp = true;
5944 : :
5945 : 0 : data = info->data;
5946 : 0 : memset(data, 0, info->length);
5947 [ # # ]: 0 : for (i = 0; i < info->length; i += SFF_READ_BLOCK_SIZE) {
5948 : 0 : offset = i + info->offset;
5949 : : page = 0;
5950 : :
5951 : : /* Check if we need to access the other memory page */
5952 [ # # ]: 0 : if (is_sfp) {
5953 [ # # ]: 0 : if (offset >= ICE_MODULE_SFF_8079_LEN) {
5954 : 0 : offset -= ICE_MODULE_SFF_8079_LEN;
5955 : : addr = ICE_I2C_EEPROM_DEV_ADDR2;
5956 : : }
5957 : : } else {
5958 [ # # ]: 0 : while (offset >= ICE_MODULE_SFF_8436_LEN) {
5959 : : /* Compute memory page number and offset. */
5960 : 0 : offset -= ICE_MODULE_SFF_8436_LEN / 2;
5961 : 0 : page++;
5962 : : }
5963 : : }
5964 : :
5965 : : /* Bit 2 of eeprom address 0x02 declares upper
5966 : : * pages are disabled on QSFP modules.
5967 : : * SFP modules only ever use page 0.
5968 : : */
5969 [ # # # # ]: 0 : if (page == 0 || !(data[0x2] & 0x4)) {
5970 : : /* If i2c bus is busy due to slow page change or
5971 : : * link management access, call can fail.
5972 : : * This is normal. So we retry this a few times.
5973 : : */
5974 [ # # ]: 0 : for (j = 0; j < I2C_BUSY_TRY_TIMES; j++) {
5975 : 0 : status = ice_aq_sff_eeprom(hw, 0, addr, offset,
5976 : 0 : page, !is_sfp, value,
5977 : : SFF_READ_BLOCK_SIZE,
5978 : : 0, NULL);
5979 : 0 : PMD_DRV_LOG(DEBUG, "SFF %02X %02X %02X %X = "
5980 : : "%02X%02X%02X%02X."
5981 : : "%02X%02X%02X%02X (%X)",
5982 : : addr, offset, page, is_sfp,
5983 : : value[0], value[1],
5984 : : value[2], value[3],
5985 : : value[4], value[5],
5986 : : value[6], value[7],
5987 : : status);
5988 [ # # ]: 0 : if (status) {
5989 : 0 : usleep_range(I2C_USLEEP_MIN_TIME,
5990 : : I2C_USLEEP_MAX_TIME);
5991 : : memset(value, 0, SFF_READ_BLOCK_SIZE);
5992 : : continue;
5993 : : }
5994 : : break;
5995 : : }
5996 : :
5997 : : /* Make sure we have enough room for the new block */
5998 [ # # ]: 0 : if ((i + SFF_READ_BLOCK_SIZE) <= info->length)
5999 : 0 : memcpy(data + i, value, SFF_READ_BLOCK_SIZE);
6000 : : }
6001 : : }
6002 : :
6003 : : return 0;
6004 : : }
6005 : :
6006 : : static void
6007 : : ice_stat_update_32(struct ice_hw *hw,
6008 : : uint32_t reg,
6009 : : bool offset_loaded,
6010 : : uint64_t *offset,
6011 : : uint64_t *stat)
6012 : : {
6013 : : uint64_t new_data;
6014 : :
6015 : 0 : new_data = (uint64_t)ICE_READ_REG(hw, reg);
6016 [ # # # # : 0 : if (!offset_loaded)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # ]
6017 : 0 : *offset = new_data;
6018 : :
6019 [ # # # # : 0 : if (new_data >= *offset)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # ]
6020 : 0 : *stat = (uint64_t)(new_data - *offset);
6021 : : else
6022 : 0 : *stat = (uint64_t)((new_data +
6023 : : ((uint64_t)1 << ICE_32_BIT_WIDTH))
6024 : : - *offset);
6025 : : }
6026 : :
6027 : : static void
6028 : : ice_stat_update_40(struct ice_hw *hw,
6029 : : uint32_t hireg,
6030 : : uint32_t loreg,
6031 : : bool offset_loaded,
6032 : : uint64_t *offset,
6033 : : uint64_t *stat)
6034 : : {
6035 : : uint64_t new_data;
6036 : :
6037 : 0 : new_data = (uint64_t)ICE_READ_REG(hw, loreg);
6038 : 0 : new_data |= (uint64_t)(ICE_READ_REG(hw, hireg) & ICE_8_BIT_MASK) <<
6039 : : ICE_32_BIT_WIDTH;
6040 : :
6041 [ # # # # : 0 : if (!offset_loaded)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# ]
6042 : 0 : *offset = new_data;
6043 : :
6044 [ # # # # : 0 : if (new_data >= *offset)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# ]
6045 : 0 : *stat = new_data - *offset;
6046 : : else
6047 : 0 : *stat = (uint64_t)((new_data +
6048 : : ((uint64_t)1 << ICE_40_BIT_WIDTH)) -
6049 : : *offset);
6050 : :
6051 : 0 : *stat &= ICE_40_BIT_MASK;
6052 : : }
6053 : :
6054 : : /**
6055 : : * There are various counters that are bubbled up in uint64 values but do not make use of all
6056 : : * 64 bits, most commonly using only 32 or 40 bits. This function handles the "overflow" when
6057 : : * these counters hit their 32 or 40 bit limit to enlarge that limitation to 64 bits.
6058 : :
6059 : : * @offset_loaded: refers to whether this function has been called before and old_value is known to
6060 : : * have a value, i.e. its possible that value has overflowed past its original limitation
6061 : : * @value_bit_limitation: refers to the number of bits the given value uses before overflowing
6062 : : * @value: is the current value with its original limitation (i.e. 32 or 40 bits)
6063 : : * @old_value: is expected to be the previous value of the given value with the overflow accounted
6064 : : * for (i.e. the full 64 bit previous value)
6065 : : *
6066 : : * This function will appropriately update both value and old_value, accounting for overflow
6067 : : */
6068 : : static void
6069 : : ice_handle_overflow(bool offset_loaded,
6070 : : uint8_t value_bit_limitation,
6071 : : uint64_t *value,
6072 : : uint64_t *old_value)
6073 : : {
6074 : : uint64_t low_bit_mask = RTE_LEN2MASK(value_bit_limitation, uint64_t);
6075 : : uint64_t high_bit_mask = ~low_bit_mask;
6076 : :
6077 : 0 : if (offset_loaded) {
6078 [ # # # # : 0 : if ((*old_value & low_bit_mask) > *value)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # ]
6079 : 0 : *value += (uint64_t)1 << value_bit_limitation;
6080 : 0 : *value += *old_value & high_bit_mask;
6081 : : }
6082 [ # # # # : 0 : *old_value = *value;
# # # # #
# # # # #
# # # # #
# # # # #
# # ]
6083 : : }
6084 : :
6085 : : /* Get all the statistics of a VSI */
6086 : : static void
6087 : 0 : ice_update_vsi_stats(struct ice_vsi *vsi)
6088 : : {
6089 : : struct ice_eth_stats *oes = &vsi->eth_stats_offset;
6090 : : struct ice_eth_stats *nes = &vsi->eth_stats;
6091 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
6092 : 0 : int idx = rte_le_to_cpu_16(vsi->vsi_id);
6093 : :
6094 : 0 : ice_stat_update_40(hw, GLV_GORCH(idx), GLV_GORCL(idx),
6095 : 0 : vsi->offset_loaded, &oes->rx_bytes,
6096 : : &nes->rx_bytes);
6097 : 0 : ice_stat_update_40(hw, GLV_UPRCH(idx), GLV_UPRCL(idx),
6098 : 0 : vsi->offset_loaded, &oes->rx_unicast,
6099 : : &nes->rx_unicast);
6100 : 0 : ice_stat_update_40(hw, GLV_MPRCH(idx), GLV_MPRCL(idx),
6101 : 0 : vsi->offset_loaded, &oes->rx_multicast,
6102 : : &nes->rx_multicast);
6103 : 0 : ice_stat_update_40(hw, GLV_BPRCH(idx), GLV_BPRCL(idx),
6104 : 0 : vsi->offset_loaded, &oes->rx_broadcast,
6105 : : &nes->rx_broadcast);
6106 : :
6107 [ # # ]: 0 : ice_handle_overflow(vsi->offset_loaded, ICE_40_BIT_WIDTH,
6108 : : &nes->rx_unicast, &vsi->old_get_stats_fields.rx_unicast);
6109 : : ice_handle_overflow(vsi->offset_loaded, ICE_40_BIT_WIDTH,
6110 : : &nes->rx_multicast, &vsi->old_get_stats_fields.rx_multicast);
6111 : : ice_handle_overflow(vsi->offset_loaded, ICE_40_BIT_WIDTH,
6112 : : &nes->rx_broadcast, &vsi->old_get_stats_fields.rx_broadcast);
6113 : : ice_handle_overflow(vsi->offset_loaded, ICE_40_BIT_WIDTH,
6114 : : &nes->rx_bytes, &vsi->old_get_stats_fields.rx_bytes);
6115 : :
6116 : : /* exclude CRC bytes */
6117 : 0 : nes->rx_bytes -= (nes->rx_unicast + nes->rx_multicast +
6118 : 0 : nes->rx_broadcast) * RTE_ETHER_CRC_LEN;
6119 : :
6120 : 0 : ice_stat_update_32(hw, GLV_RDPC(idx), vsi->offset_loaded,
6121 : : &oes->rx_discards, &nes->rx_discards);
6122 : : /* GLV_REPC not supported */
6123 : : /* GLV_RMPC not supported */
6124 : 0 : ice_stat_update_32(hw, GLSWID_RUPP(idx), vsi->offset_loaded,
6125 : : &oes->rx_unknown_protocol,
6126 : : &nes->rx_unknown_protocol);
6127 : 0 : ice_stat_update_40(hw, GLV_GOTCH(idx), GLV_GOTCL(idx),
6128 : 0 : vsi->offset_loaded, &oes->tx_bytes,
6129 : : &nes->tx_bytes);
6130 : 0 : ice_stat_update_40(hw, GLV_UPTCH(idx), GLV_UPTCL(idx),
6131 : 0 : vsi->offset_loaded, &oes->tx_unicast,
6132 : : &nes->tx_unicast);
6133 : 0 : ice_stat_update_40(hw, GLV_MPTCH(idx), GLV_MPTCL(idx),
6134 : 0 : vsi->offset_loaded, &oes->tx_multicast,
6135 : : &nes->tx_multicast);
6136 : 0 : ice_stat_update_40(hw, GLV_BPTCH(idx), GLV_BPTCL(idx),
6137 : 0 : vsi->offset_loaded, &oes->tx_broadcast,
6138 : : &nes->tx_broadcast);
6139 : : /* GLV_TDPC not supported */
6140 : 0 : ice_stat_update_32(hw, GLV_TEPC(idx), vsi->offset_loaded,
6141 : : &oes->tx_errors, &nes->tx_errors);
6142 : :
6143 [ # # ]: 0 : ice_handle_overflow(vsi->offset_loaded, ICE_32_BIT_WIDTH,
6144 : : &nes->rx_discards, &vsi->old_get_stats_fields.rx_discards);
6145 : : ice_handle_overflow(vsi->offset_loaded, ICE_32_BIT_WIDTH,
6146 : : &nes->tx_errors, &vsi->old_get_stats_fields.tx_errors);
6147 : : ice_handle_overflow(vsi->offset_loaded, ICE_40_BIT_WIDTH,
6148 : : &nes->tx_bytes, &vsi->old_get_stats_fields.tx_bytes);
6149 : :
6150 : 0 : vsi->offset_loaded = true;
6151 : :
6152 : 0 : PMD_DRV_LOG(DEBUG, "************** VSI[%u] stats start **************",
6153 : : vsi->vsi_id);
6154 : 0 : PMD_DRV_LOG(DEBUG, "rx_bytes: %"PRIu64"", nes->rx_bytes);
6155 : 0 : PMD_DRV_LOG(DEBUG, "rx_unicast: %"PRIu64"", nes->rx_unicast);
6156 : 0 : PMD_DRV_LOG(DEBUG, "rx_multicast: %"PRIu64"", nes->rx_multicast);
6157 : 0 : PMD_DRV_LOG(DEBUG, "rx_broadcast: %"PRIu64"", nes->rx_broadcast);
6158 : 0 : PMD_DRV_LOG(DEBUG, "rx_discards: %"PRIu64"", nes->rx_discards);
6159 : 0 : PMD_DRV_LOG(DEBUG, "rx_unknown_protocol: %"PRIu64"",
6160 : : nes->rx_unknown_protocol);
6161 : 0 : PMD_DRV_LOG(DEBUG, "tx_bytes: %"PRIu64"", nes->tx_bytes);
6162 : 0 : PMD_DRV_LOG(DEBUG, "tx_unicast: %"PRIu64"", nes->tx_unicast);
6163 : 0 : PMD_DRV_LOG(DEBUG, "tx_multicast: %"PRIu64"", nes->tx_multicast);
6164 : 0 : PMD_DRV_LOG(DEBUG, "tx_broadcast: %"PRIu64"", nes->tx_broadcast);
6165 : 0 : PMD_DRV_LOG(DEBUG, "tx_discards: %"PRIu64"", nes->tx_discards);
6166 : 0 : PMD_DRV_LOG(DEBUG, "tx_errors: %"PRIu64"", nes->tx_errors);
6167 : 0 : PMD_DRV_LOG(DEBUG, "************** VSI[%u] stats end ****************",
6168 : : vsi->vsi_id);
6169 : 0 : }
6170 : :
6171 : : static void
6172 : 0 : ice_read_stats_registers(struct ice_pf *pf, struct ice_hw *hw)
6173 : : {
6174 : : struct ice_hw_port_stats *ns = &pf->stats; /* new stats */
6175 : : struct ice_hw_port_stats *os = &pf->stats_offset; /* old stats */
6176 : :
6177 : : /* Get statistics of struct ice_eth_stats */
6178 : 0 : ice_stat_update_40(hw, GLPRT_GORCH(hw->port_info->lport),
6179 : 0 : GLPRT_GORCL(hw->port_info->lport),
6180 : 0 : pf->offset_loaded, &os->eth.rx_bytes,
6181 : : &ns->eth.rx_bytes);
6182 : 0 : ice_stat_update_40(hw, GLPRT_UPRCH(hw->port_info->lport),
6183 : 0 : GLPRT_UPRCL(hw->port_info->lport),
6184 : 0 : pf->offset_loaded, &os->eth.rx_unicast,
6185 : : &ns->eth.rx_unicast);
6186 : 0 : ice_stat_update_40(hw, GLPRT_MPRCH(hw->port_info->lport),
6187 : 0 : GLPRT_MPRCL(hw->port_info->lport),
6188 : 0 : pf->offset_loaded, &os->eth.rx_multicast,
6189 : : &ns->eth.rx_multicast);
6190 : 0 : ice_stat_update_40(hw, GLPRT_BPRCH(hw->port_info->lport),
6191 : 0 : GLPRT_BPRCL(hw->port_info->lport),
6192 : 0 : pf->offset_loaded, &os->eth.rx_broadcast,
6193 : : &ns->eth.rx_broadcast);
6194 : : ice_stat_update_32(hw, PRTRPB_RDPC,
6195 : 0 : pf->offset_loaded, &os->eth.rx_discards,
6196 : : &ns->eth.rx_discards);
6197 : :
6198 [ # # ]: 0 : ice_handle_overflow(pf->offset_loaded, ICE_40_BIT_WIDTH,
6199 : : &ns->eth.rx_bytes, &pf->old_get_stats_fields.rx_bytes);
6200 : : ice_handle_overflow(pf->offset_loaded, ICE_32_BIT_WIDTH,
6201 : : &ns->eth.rx_discards, &pf->old_get_stats_fields.rx_discards);
6202 : :
6203 : : /* Workaround: CRC size should not be included in byte statistics,
6204 : : * so subtract RTE_ETHER_CRC_LEN from the byte counter for each rx
6205 : : * packet.
6206 : : */
6207 : 0 : ns->eth.rx_bytes -= (ns->eth.rx_unicast + ns->eth.rx_multicast +
6208 : 0 : ns->eth.rx_broadcast) * RTE_ETHER_CRC_LEN;
6209 : :
6210 : : /* GLPRT_REPC not supported */
6211 : : /* GLPRT_RMPC not supported */
6212 : 0 : ice_stat_update_32(hw, GLSWID_RUPP(hw->port_info->lport),
6213 : : pf->offset_loaded,
6214 : : &os->eth.rx_unknown_protocol,
6215 : : &ns->eth.rx_unknown_protocol);
6216 : 0 : ice_stat_update_40(hw, GLPRT_GOTCH(hw->port_info->lport),
6217 : 0 : GLPRT_GOTCL(hw->port_info->lport),
6218 : 0 : pf->offset_loaded, &os->eth.tx_bytes,
6219 : : &ns->eth.tx_bytes);
6220 : 0 : ice_stat_update_40(hw, GLPRT_UPTCH(hw->port_info->lport),
6221 : 0 : GLPRT_UPTCL(hw->port_info->lport),
6222 : 0 : pf->offset_loaded, &os->eth.tx_unicast,
6223 : : &ns->eth.tx_unicast);
6224 : 0 : ice_stat_update_40(hw, GLPRT_MPTCH(hw->port_info->lport),
6225 : 0 : GLPRT_MPTCL(hw->port_info->lport),
6226 : 0 : pf->offset_loaded, &os->eth.tx_multicast,
6227 : : &ns->eth.tx_multicast);
6228 : 0 : ice_stat_update_40(hw, GLPRT_BPTCH(hw->port_info->lport),
6229 : 0 : GLPRT_BPTCL(hw->port_info->lport),
6230 : 0 : pf->offset_loaded, &os->eth.tx_broadcast,
6231 : : &ns->eth.tx_broadcast);
6232 : :
6233 [ # # ]: 0 : ice_handle_overflow(pf->offset_loaded, ICE_40_BIT_WIDTH,
6234 : : &ns->eth.tx_bytes, &pf->old_get_stats_fields.tx_bytes);
6235 : : ice_handle_overflow(pf->offset_loaded, ICE_40_BIT_WIDTH,
6236 : : &ns->eth.tx_unicast, &pf->old_get_stats_fields.tx_unicast);
6237 : : ice_handle_overflow(pf->offset_loaded, ICE_40_BIT_WIDTH,
6238 : : &ns->eth.tx_multicast, &pf->old_get_stats_fields.tx_multicast);
6239 : : ice_handle_overflow(pf->offset_loaded, ICE_40_BIT_WIDTH,
6240 : : &ns->eth.tx_broadcast, &pf->old_get_stats_fields.tx_broadcast);
6241 : :
6242 : 0 : ns->eth.tx_bytes -= (ns->eth.tx_unicast + ns->eth.tx_multicast +
6243 : 0 : ns->eth.tx_broadcast) * RTE_ETHER_CRC_LEN;
6244 : :
6245 : : /* GLPRT_TEPC not supported */
6246 : :
6247 : : /* additional port specific stats */
6248 : 0 : ice_stat_update_32(hw, GLPRT_TDOLD(hw->port_info->lport),
6249 : : pf->offset_loaded, &os->tx_dropped_link_down,
6250 : : &ns->tx_dropped_link_down);
6251 : 0 : ice_stat_update_32(hw, GLPRT_CRCERRS(hw->port_info->lport),
6252 : 0 : pf->offset_loaded, &os->crc_errors,
6253 : : &ns->crc_errors);
6254 : 0 : ice_stat_update_32(hw, GLPRT_ILLERRC(hw->port_info->lport),
6255 : 0 : pf->offset_loaded, &os->illegal_bytes,
6256 : : &ns->illegal_bytes);
6257 : : /* GLPRT_ERRBC not supported */
6258 : 0 : ice_stat_update_32(hw, GLPRT_MLFC(hw->port_info->lport),
6259 : 0 : pf->offset_loaded, &os->mac_local_faults,
6260 : : &ns->mac_local_faults);
6261 : 0 : ice_stat_update_32(hw, GLPRT_MRFC(hw->port_info->lport),
6262 : 0 : pf->offset_loaded, &os->mac_remote_faults,
6263 : : &ns->mac_remote_faults);
6264 : :
6265 : 0 : ice_stat_update_32(hw, GLPRT_RLEC(hw->port_info->lport),
6266 : 0 : pf->offset_loaded, &os->rx_len_errors,
6267 : : &ns->rx_len_errors);
6268 : :
6269 : 0 : ice_stat_update_32(hw, GLPRT_LXONRXC(hw->port_info->lport),
6270 : 0 : pf->offset_loaded, &os->link_xon_rx,
6271 : : &ns->link_xon_rx);
6272 : 0 : ice_stat_update_32(hw, GLPRT_LXOFFRXC(hw->port_info->lport),
6273 : 0 : pf->offset_loaded, &os->link_xoff_rx,
6274 : : &ns->link_xoff_rx);
6275 : 0 : ice_stat_update_32(hw, GLPRT_LXONTXC(hw->port_info->lport),
6276 : 0 : pf->offset_loaded, &os->link_xon_tx,
6277 : : &ns->link_xon_tx);
6278 : 0 : ice_stat_update_32(hw, GLPRT_LXOFFTXC(hw->port_info->lport),
6279 : 0 : pf->offset_loaded, &os->link_xoff_tx,
6280 : : &ns->link_xoff_tx);
6281 : 0 : ice_stat_update_40(hw, GLPRT_PRC64H(hw->port_info->lport),
6282 : 0 : GLPRT_PRC64L(hw->port_info->lport),
6283 : 0 : pf->offset_loaded, &os->rx_size_64,
6284 : : &ns->rx_size_64);
6285 : 0 : ice_stat_update_40(hw, GLPRT_PRC127H(hw->port_info->lport),
6286 : 0 : GLPRT_PRC127L(hw->port_info->lport),
6287 : 0 : pf->offset_loaded, &os->rx_size_127,
6288 : : &ns->rx_size_127);
6289 : 0 : ice_stat_update_40(hw, GLPRT_PRC255H(hw->port_info->lport),
6290 : 0 : GLPRT_PRC255L(hw->port_info->lport),
6291 : 0 : pf->offset_loaded, &os->rx_size_255,
6292 : : &ns->rx_size_255);
6293 : 0 : ice_stat_update_40(hw, GLPRT_PRC511H(hw->port_info->lport),
6294 : 0 : GLPRT_PRC511L(hw->port_info->lport),
6295 : 0 : pf->offset_loaded, &os->rx_size_511,
6296 : : &ns->rx_size_511);
6297 : 0 : ice_stat_update_40(hw, GLPRT_PRC1023H(hw->port_info->lport),
6298 : 0 : GLPRT_PRC1023L(hw->port_info->lport),
6299 : 0 : pf->offset_loaded, &os->rx_size_1023,
6300 : : &ns->rx_size_1023);
6301 : 0 : ice_stat_update_40(hw, GLPRT_PRC1522H(hw->port_info->lport),
6302 : 0 : GLPRT_PRC1522L(hw->port_info->lport),
6303 : 0 : pf->offset_loaded, &os->rx_size_1522,
6304 : : &ns->rx_size_1522);
6305 : 0 : ice_stat_update_40(hw, GLPRT_PRC9522H(hw->port_info->lport),
6306 : 0 : GLPRT_PRC9522L(hw->port_info->lport),
6307 : 0 : pf->offset_loaded, &os->rx_size_big,
6308 : : &ns->rx_size_big);
6309 : 0 : ice_stat_update_32(hw, GLPRT_RUC(hw->port_info->lport),
6310 : 0 : pf->offset_loaded, &os->rx_undersize,
6311 : : &ns->rx_undersize);
6312 : 0 : ice_stat_update_32(hw, GLPRT_RFC(hw->port_info->lport),
6313 : 0 : pf->offset_loaded, &os->rx_fragments,
6314 : : &ns->rx_fragments);
6315 : 0 : ice_stat_update_32(hw, GLPRT_ROC(hw->port_info->lport),
6316 : 0 : pf->offset_loaded, &os->rx_oversize,
6317 : : &ns->rx_oversize);
6318 : 0 : ice_stat_update_32(hw, GLPRT_RJC(hw->port_info->lport),
6319 : 0 : pf->offset_loaded, &os->rx_jabber,
6320 : : &ns->rx_jabber);
6321 : 0 : ice_stat_update_40(hw, GLPRT_PTC64H(hw->port_info->lport),
6322 : 0 : GLPRT_PTC64L(hw->port_info->lport),
6323 : 0 : pf->offset_loaded, &os->tx_size_64,
6324 : : &ns->tx_size_64);
6325 : 0 : ice_stat_update_40(hw, GLPRT_PTC127H(hw->port_info->lport),
6326 : 0 : GLPRT_PTC127L(hw->port_info->lport),
6327 : 0 : pf->offset_loaded, &os->tx_size_127,
6328 : : &ns->tx_size_127);
6329 : 0 : ice_stat_update_40(hw, GLPRT_PTC255H(hw->port_info->lport),
6330 : 0 : GLPRT_PTC255L(hw->port_info->lport),
6331 : 0 : pf->offset_loaded, &os->tx_size_255,
6332 : : &ns->tx_size_255);
6333 : 0 : ice_stat_update_40(hw, GLPRT_PTC511H(hw->port_info->lport),
6334 : 0 : GLPRT_PTC511L(hw->port_info->lport),
6335 : 0 : pf->offset_loaded, &os->tx_size_511,
6336 : : &ns->tx_size_511);
6337 : 0 : ice_stat_update_40(hw, GLPRT_PTC1023H(hw->port_info->lport),
6338 : 0 : GLPRT_PTC1023L(hw->port_info->lport),
6339 : 0 : pf->offset_loaded, &os->tx_size_1023,
6340 : : &ns->tx_size_1023);
6341 : 0 : ice_stat_update_40(hw, GLPRT_PTC1522H(hw->port_info->lport),
6342 : 0 : GLPRT_PTC1522L(hw->port_info->lport),
6343 : 0 : pf->offset_loaded, &os->tx_size_1522,
6344 : : &ns->tx_size_1522);
6345 : 0 : ice_stat_update_40(hw, GLPRT_PTC9522H(hw->port_info->lport),
6346 : 0 : GLPRT_PTC9522L(hw->port_info->lport),
6347 : 0 : pf->offset_loaded, &os->tx_size_big,
6348 : : &ns->tx_size_big);
6349 : :
6350 [ # # ]: 0 : ice_handle_overflow(pf->offset_loaded, ICE_32_BIT_WIDTH,
6351 : : &ns->crc_errors, &pf->old_get_stats_fields.crc_errors);
6352 : : ice_handle_overflow(pf->offset_loaded, ICE_32_BIT_WIDTH,
6353 : : &ns->rx_undersize, &pf->old_get_stats_fields.rx_undersize);
6354 : : ice_handle_overflow(pf->offset_loaded, ICE_32_BIT_WIDTH,
6355 : : &ns->rx_fragments, &pf->old_get_stats_fields.rx_fragments);
6356 : : ice_handle_overflow(pf->offset_loaded, ICE_32_BIT_WIDTH,
6357 : : &ns->rx_oversize, &pf->old_get_stats_fields.rx_oversize);
6358 : : ice_handle_overflow(pf->offset_loaded, ICE_32_BIT_WIDTH,
6359 : : &ns->rx_jabber, &pf->old_get_stats_fields.rx_jabber);
6360 : :
6361 : : /* GLPRT_MSPDC not supported */
6362 : : /* GLPRT_XEC not supported */
6363 : :
6364 : 0 : pf->offset_loaded = true;
6365 : :
6366 [ # # ]: 0 : if (pf->main_vsi)
6367 : 0 : ice_update_vsi_stats(pf->main_vsi);
6368 : 0 : }
6369 : :
6370 : : /* Get all statistics of a port */
6371 : : static int
6372 : 0 : ice_stats_get(struct rte_eth_dev *dev, struct rte_eth_stats *stats)
6373 : : {
6374 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
6375 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6376 : : struct ice_hw_port_stats *ns = &pf->stats; /* new stats */
6377 : :
6378 : : /* call read registers - updates values, now write them to struct */
6379 : 0 : ice_read_stats_registers(pf, hw);
6380 : :
6381 : 0 : stats->ipackets = pf->main_vsi->eth_stats.rx_unicast +
6382 : 0 : pf->main_vsi->eth_stats.rx_multicast +
6383 : 0 : pf->main_vsi->eth_stats.rx_broadcast -
6384 : 0 : pf->main_vsi->eth_stats.rx_discards;
6385 : 0 : stats->opackets = ns->eth.tx_unicast +
6386 : 0 : ns->eth.tx_multicast +
6387 : 0 : ns->eth.tx_broadcast;
6388 : 0 : stats->ibytes = pf->main_vsi->eth_stats.rx_bytes;
6389 : 0 : stats->obytes = ns->eth.tx_bytes;
6390 : 0 : stats->oerrors = ns->eth.tx_errors +
6391 : 0 : pf->main_vsi->eth_stats.tx_errors;
6392 : :
6393 : : /* Rx Errors */
6394 : 0 : stats->imissed = ns->eth.rx_discards +
6395 : : pf->main_vsi->eth_stats.rx_discards;
6396 : 0 : stats->ierrors = ns->crc_errors +
6397 : 0 : ns->rx_undersize +
6398 : 0 : ns->rx_oversize + ns->rx_fragments + ns->rx_jabber;
6399 : :
6400 : 0 : PMD_DRV_LOG(DEBUG, "*************** PF stats start *****************");
6401 : 0 : PMD_DRV_LOG(DEBUG, "rx_bytes: %"PRIu64"", ns->eth.rx_bytes);
6402 : 0 : PMD_DRV_LOG(DEBUG, "rx_unicast: %"PRIu64"", ns->eth.rx_unicast);
6403 : 0 : PMD_DRV_LOG(DEBUG, "rx_multicast:%"PRIu64"", ns->eth.rx_multicast);
6404 : 0 : PMD_DRV_LOG(DEBUG, "rx_broadcast:%"PRIu64"", ns->eth.rx_broadcast);
6405 : 0 : PMD_DRV_LOG(DEBUG, "rx_discards:%"PRIu64"", ns->eth.rx_discards);
6406 : 0 : PMD_DRV_LOG(DEBUG, "vsi rx_discards:%"PRIu64"",
6407 : : pf->main_vsi->eth_stats.rx_discards);
6408 : 0 : PMD_DRV_LOG(DEBUG, "rx_unknown_protocol: %"PRIu64"",
6409 : : ns->eth.rx_unknown_protocol);
6410 : 0 : PMD_DRV_LOG(DEBUG, "tx_bytes: %"PRIu64"", ns->eth.tx_bytes);
6411 : 0 : PMD_DRV_LOG(DEBUG, "tx_unicast: %"PRIu64"", ns->eth.tx_unicast);
6412 : 0 : PMD_DRV_LOG(DEBUG, "tx_multicast:%"PRIu64"", ns->eth.tx_multicast);
6413 : 0 : PMD_DRV_LOG(DEBUG, "tx_broadcast:%"PRIu64"", ns->eth.tx_broadcast);
6414 : 0 : PMD_DRV_LOG(DEBUG, "tx_discards:%"PRIu64"", ns->eth.tx_discards);
6415 : 0 : PMD_DRV_LOG(DEBUG, "vsi tx_discards:%"PRIu64"",
6416 : : pf->main_vsi->eth_stats.tx_discards);
6417 : 0 : PMD_DRV_LOG(DEBUG, "tx_errors: %"PRIu64"", ns->eth.tx_errors);
6418 : :
6419 : 0 : PMD_DRV_LOG(DEBUG, "tx_dropped_link_down: %"PRIu64"",
6420 : : ns->tx_dropped_link_down);
6421 : 0 : PMD_DRV_LOG(DEBUG, "crc_errors: %"PRIu64"", ns->crc_errors);
6422 : 0 : PMD_DRV_LOG(DEBUG, "illegal_bytes: %"PRIu64"",
6423 : : ns->illegal_bytes);
6424 : 0 : PMD_DRV_LOG(DEBUG, "error_bytes: %"PRIu64"", ns->error_bytes);
6425 : 0 : PMD_DRV_LOG(DEBUG, "mac_local_faults: %"PRIu64"",
6426 : : ns->mac_local_faults);
6427 : 0 : PMD_DRV_LOG(DEBUG, "mac_remote_faults: %"PRIu64"",
6428 : : ns->mac_remote_faults);
6429 : 0 : PMD_DRV_LOG(DEBUG, "link_xon_rx: %"PRIu64"", ns->link_xon_rx);
6430 : 0 : PMD_DRV_LOG(DEBUG, "link_xoff_rx: %"PRIu64"", ns->link_xoff_rx);
6431 : 0 : PMD_DRV_LOG(DEBUG, "link_xon_tx: %"PRIu64"", ns->link_xon_tx);
6432 : 0 : PMD_DRV_LOG(DEBUG, "link_xoff_tx: %"PRIu64"", ns->link_xoff_tx);
6433 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_64: %"PRIu64"", ns->rx_size_64);
6434 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_127: %"PRIu64"", ns->rx_size_127);
6435 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_255: %"PRIu64"", ns->rx_size_255);
6436 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_511: %"PRIu64"", ns->rx_size_511);
6437 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_1023: %"PRIu64"", ns->rx_size_1023);
6438 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_1522: %"PRIu64"", ns->rx_size_1522);
6439 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_big: %"PRIu64"", ns->rx_size_big);
6440 : 0 : PMD_DRV_LOG(DEBUG, "rx_undersize: %"PRIu64"", ns->rx_undersize);
6441 : 0 : PMD_DRV_LOG(DEBUG, "rx_fragments: %"PRIu64"", ns->rx_fragments);
6442 : 0 : PMD_DRV_LOG(DEBUG, "rx_oversize: %"PRIu64"", ns->rx_oversize);
6443 : 0 : PMD_DRV_LOG(DEBUG, "rx_jabber: %"PRIu64"", ns->rx_jabber);
6444 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_64: %"PRIu64"", ns->tx_size_64);
6445 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_127: %"PRIu64"", ns->tx_size_127);
6446 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_255: %"PRIu64"", ns->tx_size_255);
6447 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_511: %"PRIu64"", ns->tx_size_511);
6448 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_1023: %"PRIu64"", ns->tx_size_1023);
6449 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_1522: %"PRIu64"", ns->tx_size_1522);
6450 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_big: %"PRIu64"", ns->tx_size_big);
6451 : 0 : PMD_DRV_LOG(DEBUG, "rx_len_errors: %"PRIu64"", ns->rx_len_errors);
6452 : 0 : PMD_DRV_LOG(DEBUG, "************* PF stats end ****************");
6453 : 0 : return 0;
6454 : : }
6455 : :
6456 : : /* Reset the statistics */
6457 : : static int
6458 : 0 : ice_stats_reset(struct rte_eth_dev *dev)
6459 : : {
6460 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
6461 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6462 : :
6463 : : /* Mark PF and VSI stats to update the offset, aka "reset" */
6464 : 0 : pf->offset_loaded = false;
6465 [ # # ]: 0 : if (pf->main_vsi)
6466 : 0 : pf->main_vsi->offset_loaded = false;
6467 : :
6468 : : /* read the stats, reading current register values into offset */
6469 : 0 : ice_read_stats_registers(pf, hw);
6470 : :
6471 : 0 : memset(&pf->mbuf_stats, 0, sizeof(struct ice_mbuf_stats));
6472 : :
6473 : 0 : return 0;
6474 : : }
6475 : :
6476 : : static uint32_t
6477 : : ice_xstats_calc_num(void)
6478 : : {
6479 : : uint32_t num;
6480 : :
6481 : : num = ICE_NB_ETH_XSTATS + ICE_NB_MBUF_XSTATS + ICE_NB_HW_PORT_XSTATS;
6482 : :
6483 : : return num;
6484 : : }
6485 : :
6486 : : static void
6487 : : ice_update_mbuf_stats(struct rte_eth_dev *ethdev,
6488 : : struct ice_mbuf_stats *mbuf_stats)
6489 : : {
6490 : : uint16_t idx;
6491 : : struct ci_tx_queue *txq;
6492 : :
6493 [ # # ]: 0 : for (idx = 0; idx < ethdev->data->nb_tx_queues; idx++) {
6494 : 0 : txq = ethdev->data->tx_queues[idx];
6495 : 0 : mbuf_stats->tx_pkt_errors += txq->mbuf_errors;
6496 : : }
6497 : : }
6498 : :
6499 : : static int
6500 : 0 : ice_xstats_get(struct rte_eth_dev *dev, struct rte_eth_xstat *xstats,
6501 : : unsigned int n)
6502 : : {
6503 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
6504 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6505 : : struct ice_adapter *adapter =
6506 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6507 : : struct ice_mbuf_stats mbuf_stats = {0};
6508 : : unsigned int i;
6509 : : unsigned int count;
6510 : 0 : struct ice_hw_port_stats *hw_stats = &pf->stats;
6511 : :
6512 : : count = ice_xstats_calc_num();
6513 [ # # ]: 0 : if (n < count)
6514 : : return count;
6515 : :
6516 : 0 : ice_read_stats_registers(pf, hw);
6517 : :
6518 [ # # ]: 0 : if (!xstats)
6519 : : return 0;
6520 : :
6521 : : count = 0;
6522 : :
6523 [ # # ]: 0 : if (adapter->devargs.mbuf_check)
6524 : : ice_update_mbuf_stats(dev, &mbuf_stats);
6525 : :
6526 : : /* Get stats from ice_eth_stats struct */
6527 [ # # ]: 0 : for (i = 0; i < ICE_NB_ETH_XSTATS; i++) {
6528 : 0 : xstats[count].value =
6529 : 0 : *(uint64_t *)((char *)&hw_stats->eth +
6530 : 0 : ice_stats_strings[i].offset);
6531 : 0 : xstats[count].id = count;
6532 : 0 : count++;
6533 : : }
6534 : :
6535 : : /* Get stats from ice_mbuf_stats struct */
6536 [ # # ]: 0 : for (i = 0; i < ICE_NB_MBUF_XSTATS; i++) {
6537 : 0 : xstats[count].value =
6538 : : *(uint64_t *)((char *)&mbuf_stats + ice_mbuf_strings[i].offset);
6539 : 0 : xstats[count].id = count;
6540 : 0 : count++;
6541 : : }
6542 : :
6543 : : /* Get individual stats from ice_hw_port struct */
6544 [ # # ]: 0 : for (i = 0; i < ICE_NB_HW_PORT_XSTATS; i++) {
6545 : 0 : xstats[count].value =
6546 : 0 : *(uint64_t *)((char *)hw_stats +
6547 : 0 : ice_hw_port_strings[i].offset);
6548 : 0 : xstats[count].id = count;
6549 : 0 : count++;
6550 : : }
6551 : :
6552 : 0 : return count;
6553 : : }
6554 : :
6555 : 0 : static int ice_xstats_get_names(__rte_unused struct rte_eth_dev *dev,
6556 : : struct rte_eth_xstat_name *xstats_names,
6557 : : __rte_unused unsigned int limit)
6558 : : {
6559 : : unsigned int count = 0;
6560 : : unsigned int i;
6561 : :
6562 [ # # ]: 0 : if (!xstats_names)
6563 : : return ice_xstats_calc_num();
6564 : :
6565 : : /* Note: limit checked in rte_eth_xstats_names() */
6566 : :
6567 : : /* Get stats from ice_eth_stats struct */
6568 [ # # ]: 0 : for (i = 0; i < ICE_NB_ETH_XSTATS; i++) {
6569 : 0 : strlcpy(xstats_names[count].name, ice_stats_strings[i].name,
6570 : : sizeof(xstats_names[count].name));
6571 : 0 : count++;
6572 : : }
6573 : :
6574 : : /* Get stats from ice_mbuf_stats struct */
6575 [ # # ]: 0 : for (i = 0; i < ICE_NB_MBUF_XSTATS; i++) {
6576 : 0 : strlcpy(xstats_names[count].name, ice_mbuf_strings[i].name,
6577 : : sizeof(xstats_names[count].name));
6578 : 0 : count++;
6579 : : }
6580 : :
6581 : : /* Get individual stats from ice_hw_port struct */
6582 [ # # ]: 0 : for (i = 0; i < ICE_NB_HW_PORT_XSTATS; i++) {
6583 : 0 : strlcpy(xstats_names[count].name, ice_hw_port_strings[i].name,
6584 : : sizeof(xstats_names[count].name));
6585 : 0 : count++;
6586 : : }
6587 : :
6588 : 0 : return count;
6589 : : }
6590 : :
6591 : : static int
6592 : 0 : ice_dev_flow_ops_get(struct rte_eth_dev *dev,
6593 : : const struct rte_flow_ops **ops)
6594 : : {
6595 [ # # ]: 0 : if (!dev)
6596 : : return -EINVAL;
6597 : :
6598 : 0 : *ops = &ice_flow_ops;
6599 : 0 : return 0;
6600 : : }
6601 : :
6602 : : /* Add UDP tunneling port */
6603 : : static int
6604 : 0 : ice_dev_udp_tunnel_port_add(struct rte_eth_dev *dev,
6605 : : struct rte_eth_udp_tunnel *udp_tunnel)
6606 : : {
6607 : : int ret = 0;
6608 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6609 : : struct ice_adapter *ad =
6610 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6611 : :
6612 [ # # ]: 0 : if (udp_tunnel == NULL)
6613 : : return -EINVAL;
6614 : :
6615 [ # # ]: 0 : switch (udp_tunnel->prot_type) {
6616 : 0 : case RTE_ETH_TUNNEL_TYPE_VXLAN:
6617 : 0 : ret = ice_create_tunnel(hw, TNL_VXLAN, udp_tunnel->udp_port);
6618 [ # # # # ]: 0 : if (!ret && ad->psr != NULL)
6619 : 0 : ice_parser_vxlan_tunnel_set(ad->psr,
6620 : 0 : udp_tunnel->udp_port, true);
6621 : : break;
6622 : 0 : default:
6623 : 0 : PMD_DRV_LOG(ERR, "Invalid tunnel type");
6624 : : ret = -EINVAL;
6625 : 0 : break;
6626 : : }
6627 : :
6628 : : return ret;
6629 : : }
6630 : :
6631 : : /* Delete UDP tunneling port */
6632 : : static int
6633 : 0 : ice_dev_udp_tunnel_port_del(struct rte_eth_dev *dev,
6634 : : struct rte_eth_udp_tunnel *udp_tunnel)
6635 : : {
6636 : : int ret = 0;
6637 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6638 : : struct ice_adapter *ad =
6639 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6640 : :
6641 [ # # ]: 0 : if (udp_tunnel == NULL)
6642 : : return -EINVAL;
6643 : :
6644 [ # # ]: 0 : switch (udp_tunnel->prot_type) {
6645 : 0 : case RTE_ETH_TUNNEL_TYPE_VXLAN:
6646 : 0 : ret = ice_destroy_tunnel(hw, udp_tunnel->udp_port, 0);
6647 [ # # # # ]: 0 : if (!ret && ad->psr != NULL)
6648 : 0 : ice_parser_vxlan_tunnel_set(ad->psr,
6649 : 0 : udp_tunnel->udp_port, false);
6650 : : break;
6651 : 0 : default:
6652 : 0 : PMD_DRV_LOG(ERR, "Invalid tunnel type");
6653 : : ret = -EINVAL;
6654 : 0 : break;
6655 : : }
6656 : :
6657 : : return ret;
6658 : : }
6659 : :
6660 : : /**
6661 : : * ice_ptp_write_init - Set PHC time to provided value
6662 : : * @hw: Hardware private structure
6663 : : *
6664 : : * Set the PHC time to CLOCK_REALTIME
6665 : : */
6666 : 0 : static int ice_ptp_write_init(struct ice_hw *hw)
6667 : : {
6668 : : uint64_t ns;
6669 : : struct timespec sys_time;
6670 : 0 : clock_gettime(CLOCK_REALTIME, &sys_time);
6671 : : ns = rte_timespec_to_ns(&sys_time);
6672 : :
6673 : 0 : return ice_ptp_init_time(hw, ns, true);
6674 : : }
6675 : :
6676 : : static int
6677 : 0 : ice_timesync_enable(struct rte_eth_dev *dev)
6678 : : {
6679 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6680 : : struct ice_adapter *ad =
6681 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6682 : : int ret;
6683 : :
6684 [ # # # # ]: 0 : if (dev->data->dev_started && !(dev->data->dev_conf.rxmode.offloads &
6685 : : RTE_ETH_RX_OFFLOAD_TIMESTAMP)) {
6686 : 0 : PMD_DRV_LOG(ERR, "Rx timestamp offload not configured");
6687 : 0 : return -1;
6688 : : }
6689 : :
6690 [ # # ]: 0 : if (hw->func_caps.ts_func_info.src_tmr_owned) {
6691 : 0 : ret = ice_ptp_init_phc(hw);
6692 [ # # ]: 0 : if (ret) {
6693 : 0 : PMD_DRV_LOG(ERR, "Failed to initialize PHC");
6694 : 0 : return -1;
6695 : : }
6696 : :
6697 : 0 : ret = ice_ptp_write_incval(hw, ICE_PTP_NOMINAL_INCVAL_E810, true);
6698 [ # # ]: 0 : if (ret) {
6699 : 0 : PMD_DRV_LOG(ERR,
6700 : : "Failed to write PHC increment time value");
6701 : 0 : return -1;
6702 : : }
6703 : : }
6704 : :
6705 [ # # ]: 0 : if (!ice_ptp_lock(hw)) {
6706 [ # # ]: 0 : ice_debug(hw, ICE_DBG_PTP, "Failed to acquire PTP semaphore");
6707 : 0 : return ICE_ERR_NOT_READY;
6708 : : }
6709 : :
6710 : 0 : ret = ice_ptp_write_init(hw);
6711 : 0 : ice_ptp_unlock(hw);
6712 [ # # ]: 0 : if (ret)
6713 : 0 : PMD_INIT_LOG(ERR, "Failed to set current system time to PHC timer");
6714 : :
6715 : 0 : ad->ptp_ena = 1;
6716 : :
6717 : 0 : return 0;
6718 : : }
6719 : :
6720 : : static int
6721 : 0 : ice_timesync_read_rx_timestamp(struct rte_eth_dev *dev,
6722 : : struct timespec *timestamp, uint32_t flags)
6723 : : {
6724 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6725 : : struct ice_adapter *ad =
6726 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6727 : : struct ice_rx_queue *rxq;
6728 : : uint32_t ts_high;
6729 : : uint64_t ts_ns;
6730 : :
6731 : 0 : rxq = dev->data->rx_queues[flags];
6732 : :
6733 : 0 : ts_high = rxq->time_high;
6734 : 0 : ts_ns = ice_tstamp_convert_32b_64b(hw, ad, 1, ts_high);
6735 : 0 : *timestamp = rte_ns_to_timespec(ts_ns);
6736 : :
6737 : 0 : return 0;
6738 : : }
6739 : :
6740 : : static int
6741 : 0 : ice_timesync_read_tx_timestamp(struct rte_eth_dev *dev,
6742 : : struct timespec *timestamp)
6743 : : {
6744 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6745 : : struct ice_adapter *ad =
6746 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6747 : 0 : uint64_t ts_ns, tstamp, tstamp_ready = 0;
6748 : : uint64_t end_time;
6749 : : const uint64_t mask = 0xFFFFFFFF;
6750 : : int ret;
6751 : :
6752 : : /* Set the end time with a delay of 10 microseconds */
6753 : 0 : end_time = rte_get_timer_cycles() + (rte_get_timer_hz() / 100000);
6754 : :
6755 : : do {
6756 : 0 : ret = ice_get_phy_tx_tstamp_ready(hw, ad->ptp_tx_block, &tstamp_ready);
6757 [ # # ]: 0 : if (ret) {
6758 : 0 : PMD_DRV_LOG(ERR, "Failed to get phy ready for timestamp");
6759 : 0 : return -1;
6760 : : }
6761 : :
6762 [ # # # # ]: 0 : if ((tstamp_ready & BIT_ULL(0)) == 0 && rte_get_timer_cycles() > end_time) {
6763 : 0 : PMD_DRV_LOG(ERR, "Timeout to get phy ready for timestamp");
6764 : 0 : return -1;
6765 : : }
6766 [ # # ]: 0 : } while ((tstamp_ready & BIT_ULL(0)) == 0);
6767 : :
6768 : 0 : ret = ice_read_phy_tstamp(hw, ad->ptp_tx_block, ad->ptp_tx_index, &tstamp);
6769 [ # # # # ]: 0 : if (ret || tstamp == 0) {
6770 : 0 : PMD_DRV_LOG(ERR, "Failed to read phy timestamp");
6771 : 0 : return -1;
6772 : : }
6773 : :
6774 : 0 : ts_ns = ice_tstamp_convert_32b_64b(hw, ad, 1, (tstamp >> 8) & mask);
6775 : 0 : *timestamp = rte_ns_to_timespec(ts_ns);
6776 : :
6777 : 0 : return 0;
6778 : : }
6779 : :
6780 : : static int
6781 : 0 : ice_timesync_adjust_time(struct rte_eth_dev *dev, int64_t delta)
6782 : : {
6783 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6784 : 0 : uint8_t tmr_idx = hw->func_caps.ts_func_info.tmr_index_assoc;
6785 : : uint32_t lo, lo2, hi;
6786 : : uint64_t time, ns;
6787 : : int ret;
6788 : :
6789 [ # # ]: 0 : if (delta > INT32_MAX || delta < INT32_MIN) {
6790 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6791 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(tmr_idx));
6792 : 0 : lo2 = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6793 : :
6794 [ # # ]: 0 : if (lo2 < lo) {
6795 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6796 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(tmr_idx));
6797 : : }
6798 : :
6799 : 0 : time = ((uint64_t)hi << 32) | lo;
6800 : 0 : ns = time + delta;
6801 : :
6802 : 0 : wr32(hw, GLTSYN_SHTIME_L(tmr_idx), ICE_LO_DWORD(ns));
6803 : 0 : wr32(hw, GLTSYN_SHTIME_H(tmr_idx), ICE_HI_DWORD(ns));
6804 : 0 : wr32(hw, GLTSYN_SHTIME_0(tmr_idx), 0);
6805 : :
6806 : 0 : ret = ice_ptp_init_time(hw, ns, true);
6807 [ # # ]: 0 : if (ret) {
6808 : 0 : PMD_DRV_LOG(ERR, "PTP init time failed, err %d", ret);
6809 : 0 : return -1;
6810 : : }
6811 : : return 0;
6812 : : }
6813 : :
6814 : 0 : ret = ice_ptp_adj_clock(hw, delta, true);
6815 [ # # ]: 0 : if (ret) {
6816 : 0 : PMD_DRV_LOG(ERR, "PTP adj clock failed, err %d", ret);
6817 : 0 : return -1;
6818 : : }
6819 : :
6820 : : return 0;
6821 : : }
6822 : :
6823 : : static int
6824 : 0 : ice_timesync_adjust_freq(struct rte_eth_dev *dev, int64_t ppm)
6825 : : {
6826 [ # # # # ]: 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6827 : : int64_t incval, diff = 0;
6828 : : bool negative = false;
6829 : : uint64_t div, rem;
6830 : : uint64_t divisor = 1000000ULL << 16;
6831 : : int shift;
6832 : : int ret;
6833 : :
6834 : 0 : incval = ice_get_base_incval(hw, ICE_SRC_TMR_MODE_NANOSECONDS);
6835 : :
6836 [ # # ]: 0 : if (ppm < 0) {
6837 : : negative = true;
6838 : 0 : ppm = -ppm;
6839 : : }
6840 : :
6841 : : /* can incval * ppm overflow ? */
6842 [ # # ]: 0 : if (log2(incval) + log2(ppm) > 62) {
6843 : 0 : rem = ppm % divisor;
6844 : 0 : div = ppm / divisor;
6845 : 0 : diff = div * incval;
6846 : 0 : ppm = rem;
6847 : :
6848 : 0 : shift = log2(incval) + log2(ppm) - 62;
6849 [ # # ]: 0 : if (shift > 0) {
6850 : : /* drop precision */
6851 : 0 : ppm >>= shift;
6852 : 0 : divisor >>= shift;
6853 : : }
6854 : : }
6855 : :
6856 [ # # ]: 0 : if (divisor)
6857 : 0 : diff = diff + incval * ppm / divisor;
6858 : :
6859 [ # # ]: 0 : if (negative)
6860 : 0 : incval -= diff;
6861 : : else
6862 : 0 : incval += diff;
6863 : :
6864 : 0 : ret = ice_ptp_write_incval_locked(hw, incval, true);
6865 [ # # ]: 0 : if (ret) {
6866 : 0 : PMD_DRV_LOG(ERR, "PTP failed to set incval, err %d", ret);
6867 : 0 : return -1;
6868 : : }
6869 : : return 0;
6870 : : }
6871 : :
6872 : : static int
6873 : 0 : ice_timesync_write_time(struct rte_eth_dev *dev, const struct timespec *ts)
6874 : : {
6875 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6876 : : uint64_t ns;
6877 : : int ret;
6878 : :
6879 : : ns = rte_timespec_to_ns(ts);
6880 : 0 : ret = ice_ptp_init_time(hw, ns, true);
6881 [ # # ]: 0 : if (ret) {
6882 : 0 : PMD_DRV_LOG(ERR, "PTP init time failed, err %d", ret);
6883 : 0 : return -1;
6884 : : }
6885 : :
6886 : : return 0;
6887 : : }
6888 : :
6889 : : static int
6890 : 0 : ice_timesync_read_time(struct rte_eth_dev *dev, struct timespec *ts)
6891 : : {
6892 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6893 : 0 : uint8_t tmr_idx = hw->func_caps.ts_func_info.tmr_index_assoc;
6894 : : uint32_t hi, lo, lo2;
6895 : : uint64_t time;
6896 : :
6897 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6898 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(tmr_idx));
6899 : 0 : lo2 = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6900 : :
6901 [ # # ]: 0 : if (lo2 < lo) {
6902 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6903 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(tmr_idx));
6904 : : }
6905 : :
6906 [ # # ]: 0 : time = ((uint64_t)hi << 32) | lo;
6907 : 0 : *ts = rte_ns_to_timespec(time);
6908 : :
6909 : 0 : return 0;
6910 : : }
6911 : :
6912 : : static int
6913 : 0 : ice_timesync_disable(struct rte_eth_dev *dev)
6914 : : {
6915 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6916 : : struct ice_adapter *ad =
6917 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6918 : 0 : uint8_t tmr_idx = hw->func_caps.ts_func_info.tmr_index_assoc;
6919 : : uint64_t val;
6920 : : uint8_t lport;
6921 : :
6922 : 0 : lport = hw->port_info->lport;
6923 : :
6924 : 0 : ice_clear_phy_tstamp(hw, lport, 0);
6925 : :
6926 : 0 : val = ICE_READ_REG(hw, GLTSYN_ENA(tmr_idx));
6927 : 0 : val &= ~GLTSYN_ENA_TSYN_ENA_M;
6928 : 0 : ICE_WRITE_REG(hw, GLTSYN_ENA(tmr_idx), val);
6929 : :
6930 : 0 : ICE_WRITE_REG(hw, GLTSYN_INCVAL_L(tmr_idx), 0);
6931 : 0 : ICE_WRITE_REG(hw, GLTSYN_INCVAL_H(tmr_idx), 0);
6932 : :
6933 : 0 : ad->ptp_ena = 0;
6934 : :
6935 : 0 : return 0;
6936 : : }
6937 : :
6938 : : static const uint32_t *
6939 : 0 : ice_buffer_split_supported_hdr_ptypes_get(struct rte_eth_dev *dev __rte_unused,
6940 : : size_t *no_of_elements)
6941 : : {
6942 : : /* Buffer split protocol header capability. */
6943 : : static const uint32_t ptypes[] = {
6944 : : /* Non tunneled */
6945 : : RTE_PTYPE_L2_ETHER,
6946 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN,
6947 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_L4_UDP,
6948 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_L4_TCP,
6949 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_L4_SCTP,
6950 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN,
6951 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_L4_UDP,
6952 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_L4_TCP,
6953 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_L4_SCTP,
6954 : :
6955 : : /* Tunneled */
6956 : : RTE_PTYPE_TUNNEL_GRENAT,
6957 : :
6958 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER,
6959 : :
6960 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6961 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN,
6962 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6963 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN,
6964 : :
6965 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6966 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_UDP,
6967 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6968 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_TCP,
6969 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6970 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_SCTP,
6971 : :
6972 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6973 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_UDP,
6974 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6975 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_TCP,
6976 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6977 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_SCTP,
6978 : :
6979 : : };
6980 : :
6981 : 0 : *no_of_elements = RTE_DIM(ptypes);
6982 : 0 : return ptypes;
6983 : : }
6984 : :
6985 : : static unsigned int
6986 : 0 : ice_fec_get_capa_num(struct ice_aqc_get_phy_caps_data *pcaps,
6987 : : struct rte_eth_fec_capa *speed_fec_capa)
6988 : : {
6989 : : unsigned int num = 0;
6990 : 0 : int auto_fec = (pcaps->caps & ICE_AQC_PHY_EN_AUTO_FEC) ?
6991 : 0 : RTE_ETH_FEC_MODE_CAPA_MASK(AUTO) : 0;
6992 : 0 : int link_nofec = (pcaps->link_fec_options & ICE_AQC_PHY_FEC_DIS) ?
6993 : 0 : RTE_ETH_FEC_MODE_CAPA_MASK(NOFEC) : 0;
6994 : :
6995 [ # # ]: 0 : if (pcaps->eee_cap & ICE_AQC_PHY_EEE_EN_100BASE_TX) {
6996 [ # # ]: 0 : if (speed_fec_capa) {
6997 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_100M;
6998 : 0 : speed_fec_capa[num].capa = RTE_ETH_FEC_MODE_CAPA_MASK(NOFEC);
6999 : : }
7000 : : num++;
7001 : : }
7002 : :
7003 [ # # ]: 0 : if (pcaps->eee_cap & (ICE_AQC_PHY_EEE_EN_1000BASE_T |
7004 : : ICE_AQC_PHY_EEE_EN_1000BASE_KX)) {
7005 [ # # ]: 0 : if (speed_fec_capa) {
7006 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_1G;
7007 : 0 : speed_fec_capa[num].capa = RTE_ETH_FEC_MODE_CAPA_MASK(NOFEC);
7008 : : }
7009 : 0 : num++;
7010 : : }
7011 : :
7012 [ # # ]: 0 : if (pcaps->eee_cap & (ICE_AQC_PHY_EEE_EN_10GBASE_T |
7013 : : ICE_AQC_PHY_EEE_EN_10GBASE_KR)) {
7014 [ # # ]: 0 : if (speed_fec_capa) {
7015 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_10G;
7016 : 0 : speed_fec_capa[num].capa = auto_fec | link_nofec;
7017 : :
7018 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_10G_KR_40G_KR4_EN)
7019 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
7020 : : }
7021 : 0 : num++;
7022 : : }
7023 : :
7024 [ # # ]: 0 : if (pcaps->eee_cap & ICE_AQC_PHY_EEE_EN_25GBASE_KR) {
7025 [ # # ]: 0 : if (speed_fec_capa) {
7026 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_25G;
7027 : 0 : speed_fec_capa[num].capa = auto_fec | link_nofec;
7028 : :
7029 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN)
7030 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
7031 : :
7032 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN)
7033 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(RS);
7034 : : }
7035 : 0 : num++;
7036 : : }
7037 : :
7038 [ # # ]: 0 : if (pcaps->eee_cap & ICE_AQC_PHY_EEE_EN_40GBASE_KR4) {
7039 [ # # ]: 0 : if (speed_fec_capa) {
7040 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_40G;
7041 : 0 : speed_fec_capa[num].capa = auto_fec | link_nofec;
7042 : :
7043 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_10G_KR_40G_KR4_EN)
7044 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
7045 : : }
7046 : 0 : num++;
7047 : : }
7048 : :
7049 [ # # ]: 0 : if (pcaps->eee_cap & (ICE_AQC_PHY_EEE_EN_50GBASE_KR2 |
7050 : : ICE_AQC_PHY_EEE_EN_50GBASE_KR_PAM4)) {
7051 [ # # ]: 0 : if (speed_fec_capa) {
7052 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_50G;
7053 : 0 : speed_fec_capa[num].capa = auto_fec | link_nofec;
7054 : :
7055 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN)
7056 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
7057 : :
7058 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN)
7059 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(RS);
7060 : : }
7061 : 0 : num++;
7062 : : }
7063 : :
7064 [ # # ]: 0 : if (pcaps->eee_cap & (ICE_AQC_PHY_EEE_EN_100GBASE_KR4 |
7065 : : ICE_AQC_PHY_EEE_EN_100GBASE_KR2_PAM4)) {
7066 [ # # ]: 0 : if (speed_fec_capa) {
7067 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_100G;
7068 : 0 : speed_fec_capa[num].capa = auto_fec | link_nofec;
7069 : :
7070 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN)
7071 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
7072 : :
7073 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN)
7074 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(RS);
7075 : : }
7076 : 0 : num++;
7077 : : }
7078 : :
7079 : 0 : return num;
7080 : : }
7081 : :
7082 : : static int
7083 : 0 : ice_fec_get_capability(struct rte_eth_dev *dev, struct rte_eth_fec_capa *speed_fec_capa,
7084 : : unsigned int num)
7085 : : {
7086 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
7087 : 0 : struct ice_aqc_get_phy_caps_data pcaps = {0};
7088 : : unsigned int capa_num;
7089 : : int ret;
7090 : :
7091 : 0 : ret = ice_aq_get_phy_caps(hw->port_info, false, ICE_AQC_REPORT_TOPO_CAP_MEDIA,
7092 : : &pcaps, NULL);
7093 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
7094 : 0 : PMD_DRV_LOG(ERR, "Failed to get capability information: %d",
7095 : : ret);
7096 : 0 : return -ENOTSUP;
7097 : : }
7098 : :
7099 : : /* first time to get capa_num */
7100 : 0 : capa_num = ice_fec_get_capa_num(&pcaps, NULL);
7101 [ # # ]: 0 : if (!speed_fec_capa || num < capa_num)
7102 : 0 : return capa_num;
7103 : :
7104 : 0 : return ice_fec_get_capa_num(&pcaps, speed_fec_capa);
7105 : : }
7106 : :
7107 : : static int
7108 : 0 : ice_fec_get(struct rte_eth_dev *dev, uint32_t *fec_capa)
7109 : : {
7110 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
7111 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
7112 : 0 : bool enable_lse = dev->data->dev_conf.intr_conf.lsc ? true : false;
7113 : : bool link_up;
7114 : : u32 temp_fec_capa = RTE_ETH_FEC_MODE_CAPA_MASK(NOFEC);
7115 : 0 : struct ice_link_status link_status = {0};
7116 : 0 : struct ice_aqc_get_phy_caps_data pcaps = {0};
7117 : 0 : struct ice_port_info *pi = hw->port_info;
7118 : : u8 fec_config;
7119 : : int ret;
7120 : :
7121 [ # # ]: 0 : if (!pi)
7122 : : return -ENOTSUP;
7123 : :
7124 : 0 : ret = ice_get_link_info_safe(pf, enable_lse, &link_status);
7125 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
7126 : 0 : PMD_DRV_LOG(ERR, "Failed to get link information: %d",
7127 : : ret);
7128 : 0 : return -ENOTSUP;
7129 : : }
7130 : :
7131 : 0 : link_up = link_status.link_info & ICE_AQ_LINK_UP;
7132 : :
7133 : 0 : ret = ice_aq_get_phy_caps(pi, false, ICE_AQC_REPORT_TOPO_CAP_MEDIA,
7134 : : &pcaps, NULL);
7135 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
7136 : 0 : PMD_DRV_LOG(ERR, "Failed to get capability information: %d",
7137 : : ret);
7138 : 0 : return -ENOTSUP;
7139 : : }
7140 : :
7141 : : /* Get current FEC mode from port info */
7142 [ # # ]: 0 : if (link_up) {
7143 [ # # # ]: 0 : switch (link_status.fec_info) {
7144 : 0 : case ICE_AQ_LINK_25G_KR_FEC_EN:
7145 : 0 : *fec_capa = RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
7146 : 0 : break;
7147 : 0 : case ICE_AQ_LINK_25G_RS_528_FEC_EN:
7148 : : /* fall-through */
7149 : : case ICE_AQ_LINK_25G_RS_544_FEC_EN:
7150 : 0 : *fec_capa = RTE_ETH_FEC_MODE_CAPA_MASK(RS);
7151 : 0 : break;
7152 : 0 : default:
7153 : 0 : *fec_capa = RTE_ETH_FEC_MODE_CAPA_MASK(NOFEC);
7154 : 0 : break;
7155 : : }
7156 : 0 : return 0;
7157 : : }
7158 : :
7159 [ # # ]: 0 : if (pcaps.caps & ICE_AQC_PHY_EN_AUTO_FEC) {
7160 : 0 : *fec_capa = RTE_ETH_FEC_MODE_CAPA_MASK(AUTO);
7161 : 0 : return 0;
7162 : : }
7163 : :
7164 : 0 : fec_config = pcaps.link_fec_options & ICE_AQC_PHY_FEC_MASK;
7165 : :
7166 [ # # ]: 0 : if (fec_config & (ICE_AQC_PHY_FEC_10G_KR_40G_KR4_EN |
7167 : : ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN |
7168 : : ICE_AQC_PHY_FEC_10G_KR_40G_KR4_REQ |
7169 : : ICE_AQC_PHY_FEC_25G_KR_REQ))
7170 : : temp_fec_capa |= RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
7171 : :
7172 [ # # ]: 0 : if (fec_config & (ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN |
7173 : : ICE_AQC_PHY_FEC_25G_RS_528_REQ |
7174 : : ICE_AQC_PHY_FEC_25G_RS_544_REQ))
7175 : 0 : temp_fec_capa |= RTE_ETH_FEC_MODE_CAPA_MASK(RS);
7176 : :
7177 : 0 : *fec_capa = temp_fec_capa;
7178 : 0 : return 0;
7179 : : }
7180 : :
7181 : : static int
7182 : 0 : ice_fec_set(struct rte_eth_dev *dev, uint32_t fec_capa)
7183 : : {
7184 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
7185 : 0 : struct ice_port_info *pi = hw->port_info;
7186 : : struct ice_aqc_set_phy_cfg_data cfg = { 0 };
7187 : : bool fec_auto = false, fec_kr = false, fec_rs = false;
7188 : :
7189 [ # # ]: 0 : if (!pi)
7190 : : return -ENOTSUP;
7191 : :
7192 [ # # ]: 0 : if (fec_capa & ~(RTE_ETH_FEC_MODE_CAPA_MASK(AUTO) |
7193 : : RTE_ETH_FEC_MODE_CAPA_MASK(BASER) |
7194 : : RTE_ETH_FEC_MODE_CAPA_MASK(RS)))
7195 : : return -EINVAL;
7196 : : /* Copy the current user PHY configuration. The current user PHY
7197 : : * configuration is initialized during probe from PHY capabilities
7198 : : * software mode, and updated on set PHY configuration.
7199 : : */
7200 [ # # ]: 0 : memcpy(&cfg, &pi->phy.curr_user_phy_cfg, sizeof(cfg));
7201 : :
7202 [ # # ]: 0 : if (fec_capa & RTE_ETH_FEC_MODE_CAPA_MASK(AUTO))
7203 : : fec_auto = true;
7204 : :
7205 [ # # ]: 0 : if (fec_capa & RTE_ETH_FEC_MODE_CAPA_MASK(BASER))
7206 : : fec_kr = true;
7207 : :
7208 [ # # ]: 0 : if (fec_capa & RTE_ETH_FEC_MODE_CAPA_MASK(RS))
7209 : : fec_rs = true;
7210 : :
7211 [ # # ]: 0 : if (fec_auto) {
7212 [ # # ]: 0 : if (fec_kr || fec_rs) {
7213 [ # # ]: 0 : if (fec_rs) {
7214 : 0 : cfg.link_fec_opt = ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN |
7215 : : ICE_AQC_PHY_FEC_25G_RS_528_REQ |
7216 : : ICE_AQC_PHY_FEC_25G_RS_544_REQ;
7217 : : }
7218 [ # # ]: 0 : if (fec_kr) {
7219 : 0 : cfg.link_fec_opt |= ICE_AQC_PHY_FEC_10G_KR_40G_KR4_EN |
7220 : : ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN |
7221 : : ICE_AQC_PHY_FEC_10G_KR_40G_KR4_REQ |
7222 : : ICE_AQC_PHY_FEC_25G_KR_REQ;
7223 : : }
7224 : : } else {
7225 : 0 : cfg.link_fec_opt = ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN |
7226 : : ICE_AQC_PHY_FEC_25G_RS_528_REQ |
7227 : : ICE_AQC_PHY_FEC_25G_RS_544_REQ |
7228 : : ICE_AQC_PHY_FEC_10G_KR_40G_KR4_EN |
7229 : : ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN |
7230 : : ICE_AQC_PHY_FEC_10G_KR_40G_KR4_REQ |
7231 : : ICE_AQC_PHY_FEC_25G_KR_REQ;
7232 : : }
7233 : : } else {
7234 [ # # ]: 0 : if (fec_kr ^ fec_rs) {
7235 [ # # ]: 0 : if (fec_rs) {
7236 : 0 : cfg.link_fec_opt = ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN |
7237 : : ICE_AQC_PHY_FEC_25G_RS_528_REQ |
7238 : : ICE_AQC_PHY_FEC_25G_RS_544_REQ;
7239 : : } else {
7240 : 0 : cfg.link_fec_opt = ICE_AQC_PHY_FEC_10G_KR_40G_KR4_EN |
7241 : : ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN |
7242 : : ICE_AQC_PHY_FEC_10G_KR_40G_KR4_REQ |
7243 : : ICE_AQC_PHY_FEC_25G_KR_REQ;
7244 : : }
7245 : : } else {
7246 : : return -EINVAL;
7247 : : }
7248 : : }
7249 : :
7250 : : /* Recovery of accidentally rewritten bit */
7251 [ # # ]: 0 : if (pi->phy.curr_user_phy_cfg.link_fec_opt &
7252 : : ICE_AQC_PHY_FEC_DIS)
7253 : 0 : cfg.link_fec_opt |= ICE_AQC_PHY_FEC_DIS;
7254 : :
7255 : : /* Proceed only if requesting different FEC mode */
7256 [ # # ]: 0 : if (pi->phy.curr_user_phy_cfg.link_fec_opt == cfg.link_fec_opt)
7257 : : return 0;
7258 : :
7259 : 0 : cfg.caps |= ICE_AQ_PHY_ENA_AUTO_LINK_UPDT;
7260 : :
7261 [ # # ]: 0 : if (ice_aq_set_phy_cfg(pi->hw, pi, &cfg, NULL))
7262 : 0 : return -EAGAIN;
7263 : :
7264 : : return 0;
7265 : : }
7266 : :
7267 : : static int
7268 : 0 : ice_pci_probe(struct rte_pci_driver *pci_drv __rte_unused,
7269 : : struct rte_pci_device *pci_dev)
7270 : : {
7271 : 0 : return rte_eth_dev_pci_generic_probe(pci_dev,
7272 : : sizeof(struct ice_adapter),
7273 : : ice_dev_init);
7274 : : }
7275 : :
7276 : : static int
7277 : 0 : ice_pci_remove(struct rte_pci_device *pci_dev)
7278 : : {
7279 : 0 : return rte_eth_dev_pci_generic_remove(pci_dev, ice_dev_uninit);
7280 : : }
7281 : :
7282 : : static struct rte_pci_driver rte_ice_pmd = {
7283 : : .id_table = pci_id_ice_map,
7284 : : .drv_flags = RTE_PCI_DRV_NEED_MAPPING | RTE_PCI_DRV_INTR_LSC,
7285 : : .probe = ice_pci_probe,
7286 : : .remove = ice_pci_remove,
7287 : : };
7288 : :
7289 : : /**
7290 : : * Driver initialization routine.
7291 : : * Invoked once at EAL init time.
7292 : : * Register itself as the [Poll Mode] Driver of PCI devices.
7293 : : */
7294 : 252 : RTE_PMD_REGISTER_PCI(net_ice, rte_ice_pmd);
7295 : : RTE_PMD_REGISTER_PCI_TABLE(net_ice, pci_id_ice_map);
7296 : : RTE_PMD_REGISTER_KMOD_DEP(net_ice, "* igb_uio | uio_pci_generic | vfio-pci");
7297 : : RTE_PMD_REGISTER_PARAM_STRING(net_ice,
7298 : : ICE_HW_DEBUG_MASK_ARG "=0xXXX"
7299 : : ICE_PROTO_XTR_ARG "=[queue:]<vlan|ipv4|ipv6|ipv6_flow|tcp|ip_offset>"
7300 : : ICE_SAFE_MODE_SUPPORT_ARG "=<0|1>"
7301 : : ICE_DEFAULT_MAC_DISABLE "=<0|1>"
7302 : : ICE_DDP_FILENAME_ARG "=</path/to/file>"
7303 : : ICE_DDP_LOAD_SCHED_ARG "=<0|1>"
7304 : : ICE_TM_LEVELS_ARG "=<N>"
7305 : : ICE_RX_LOW_LATENCY_ARG "=<0|1>");
7306 : :
7307 [ - + ]: 252 : RTE_LOG_REGISTER_SUFFIX(ice_logtype_init, init, NOTICE);
7308 [ - + ]: 252 : RTE_LOG_REGISTER_SUFFIX(ice_logtype_driver, driver, NOTICE);
7309 : : #ifdef RTE_ETHDEV_DEBUG_RX
7310 : : RTE_LOG_REGISTER_SUFFIX(ice_logtype_rx, rx, DEBUG);
7311 : : #endif
7312 : : #ifdef RTE_ETHDEV_DEBUG_TX
7313 : : RTE_LOG_REGISTER_SUFFIX(ice_logtype_tx, tx, DEBUG);
7314 : : #endif
7315 : :
7316 : 0 : bool is_ice_supported(struct rte_eth_dev *dev)
7317 : : {
7318 : 0 : return !strcmp(dev->device->driver->name, rte_ice_pmd.driver.name);
7319 : : }
|
