Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright 2020 Mellanox Technologies, Ltd
3 : : */
4 : :
5 : : #include <stdint.h>
6 : : #include <rte_malloc.h>
7 : : #include <mlx5_malloc.h>
8 : : #include <rte_ring.h>
9 : : #include <mlx5_devx_cmds.h>
10 : : #include <rte_cycles.h>
11 : : #include <rte_eal_paging.h>
12 : : #include <rte_thread.h>
13 : :
14 : : #if defined(HAVE_IBV_FLOW_DV_SUPPORT) || !defined(HAVE_INFINIBAND_VERBS_H)
15 : :
16 : : #include "mlx5_utils.h"
17 : : #include "mlx5_hws_cnt.h"
18 : :
19 : : #define HWS_CNT_CACHE_SZ_DEFAULT 511
20 : : #define HWS_CNT_CACHE_PRELOAD_DEFAULT 254
21 : : #define HWS_CNT_CACHE_FETCH_DEFAULT 254
22 : : #define HWS_CNT_CACHE_THRESHOLD_DEFAULT 254
23 : : #define HWS_CNT_ALLOC_FACTOR_DEFAULT 20
24 : :
25 : : static void
26 [ # # ]: 0 : __hws_cnt_id_load(struct mlx5_hws_cnt_pool *cpool)
27 : : {
28 : : uint32_t cnt_num = mlx5_hws_cnt_pool_get_size(cpool);
29 : : uint32_t iidx;
30 : :
31 : : /*
32 : : * Counter ID order is important for tracking the max number of in used
33 : : * counter for querying, which means counter internal index order must
34 : : * be from zero to the number user configured, i.e: 0 - 8000000.
35 : : * Need to load counter ID in this order into the cache firstly,
36 : : * and then the global free list.
37 : : * In the end, user fetch the counter from minimal to the maximum.
38 : : */
39 [ # # ]: 0 : for (iidx = 0; iidx < cnt_num; iidx++) {
40 : 0 : cnt_id_t cnt_id = mlx5_hws_cnt_id_gen(cpool, iidx);
41 : :
42 [ # # # # : 0 : rte_ring_enqueue_elem(cpool->free_list, &cnt_id,
# ]
43 : : sizeof(cnt_id));
44 : : }
45 : 0 : }
46 : :
47 : : static void
48 : 0 : __mlx5_hws_cnt_svc(struct mlx5_dev_ctx_shared *sh,
49 : : struct mlx5_hws_cnt_pool *cpool)
50 : : {
51 : 0 : struct rte_ring *reset_list = cpool->wait_reset_list;
52 : 0 : struct rte_ring *reuse_list = cpool->reuse_list;
53 : : uint32_t reset_cnt_num;
54 : : struct rte_ring_zc_data zcdr = {0};
55 : : struct rte_ring_zc_data zcdu = {0};
56 : : uint32_t ret __rte_unused;
57 : :
58 : : reset_cnt_num = rte_ring_count(reset_list);
59 : 0 : cpool->query_gen++;
60 : 0 : mlx5_aso_cnt_query(sh, cpool);
61 : : zcdr.n1 = 0;
62 : : zcdu.n1 = 0;
63 : : ret = rte_ring_enqueue_zc_burst_elem_start(reuse_list,
64 : : sizeof(cnt_id_t),
65 : : reset_cnt_num, &zcdu,
66 : : NULL);
67 : : MLX5_ASSERT(ret == reset_cnt_num);
68 : : ret = rte_ring_dequeue_zc_burst_elem_start(reset_list,
69 : : sizeof(cnt_id_t),
70 : : reset_cnt_num, &zcdr,
71 : : NULL);
72 : : MLX5_ASSERT(ret == reset_cnt_num);
73 : : __hws_cnt_r2rcpy(&zcdu, &zcdr, reset_cnt_num);
74 : : rte_ring_dequeue_zc_elem_finish(reset_list, reset_cnt_num);
75 : : rte_ring_enqueue_zc_elem_finish(reuse_list, reset_cnt_num);
76 : :
77 [ # # ]: 0 : if (rte_log_can_log(mlx5_logtype, RTE_LOG_DEBUG)) {
78 : : reset_cnt_num = rte_ring_count(reset_list);
79 : 0 : DRV_LOG(DEBUG, "ibdev %s cpool %p wait_reset_cnt=%" PRIu32,
80 : : sh->ibdev_name, (void *)cpool, reset_cnt_num);
81 : : }
82 : 0 : }
83 : :
84 : : /**
85 : : * Release AGE parameter.
86 : : *
87 : : * @param priv
88 : : * Pointer to the port private data structure.
89 : : * @param own_cnt_index
90 : : * Counter ID to created only for this AGE to release.
91 : : * Zero means there is no such counter.
92 : : * @param age_ipool
93 : : * Pointer to AGE parameter indexed pool.
94 : : * @param idx
95 : : * Index of AGE parameter in the indexed pool.
96 : : */
97 : : static void
98 : 0 : mlx5_hws_age_param_free(struct mlx5_priv *priv, cnt_id_t own_cnt_index,
99 : : struct mlx5_indexed_pool *age_ipool, uint32_t idx)
100 : : {
101 [ # # ]: 0 : if (own_cnt_index) {
102 [ # # ]: 0 : struct mlx5_hws_cnt_pool *cpool = priv->hws_cpool;
103 : :
104 : : MLX5_ASSERT(mlx5_hws_cnt_is_shared(cpool, own_cnt_index));
105 : : mlx5_hws_cnt_shared_put(cpool, &own_cnt_index);
106 : : }
107 : 0 : mlx5_ipool_free(age_ipool, idx);
108 : 0 : }
109 : :
110 : : /**
111 : : * Check and callback event for new aged flow in the HWS counter pool.
112 : : *
113 : : * @param[in] priv
114 : : * Pointer to port private object.
115 : : * @param[in] cpool
116 : : * Pointer to current counter pool.
117 : : */
118 : : static void
119 : 0 : mlx5_hws_aging_check(struct mlx5_priv *priv, struct mlx5_hws_cnt_pool *cpool)
120 : : {
121 : 0 : struct mlx5_age_info *age_info = GET_PORT_AGE_INFO(priv);
122 : 0 : struct flow_counter_stats *stats = cpool->raw_mng->raw;
123 : : struct mlx5_hws_age_param *param;
124 : : struct rte_ring *r;
125 : 0 : const uint64_t curr_time = MLX5_CURR_TIME_SEC;
126 [ # # ]: 0 : const uint32_t time_delta = curr_time - cpool->time_of_last_age_check;
127 : : uint32_t nb_alloc_cnts = mlx5_hws_cnt_pool_get_size(cpool);
128 : : uint16_t expected1 = HWS_AGE_CANDIDATE;
129 : : uint16_t expected2 = HWS_AGE_CANDIDATE_INSIDE_RING;
130 : : uint32_t i;
131 : :
132 : 0 : cpool->time_of_last_age_check = curr_time;
133 [ # # ]: 0 : for (i = 0; i < nb_alloc_cnts; ++i) {
134 : 0 : uint32_t age_idx = cpool->pool[i].age_idx;
135 : : uint64_t hits;
136 : :
137 [ # # # # ]: 0 : if (!cpool->pool[i].in_used || age_idx == 0)
138 : 0 : continue;
139 : 0 : param = mlx5_ipool_get(age_info->ages_ipool, age_idx);
140 [ # # ]: 0 : if (unlikely(param == NULL)) {
141 : : /*
142 : : * When AGE which used indirect counter it is user
143 : : * responsibility not using this indirect counter
144 : : * without this AGE.
145 : : * If this counter is used after the AGE was freed, the
146 : : * AGE index is invalid and using it here will cause a
147 : : * segmentation fault.
148 : : */
149 : 0 : DRV_LOG(WARNING,
150 : : "Counter %u is lost his AGE, it is unused.", i);
151 : 0 : continue;
152 : : }
153 [ # # ]: 0 : if (param->timeout == 0)
154 : 0 : continue;
155 [ # # # ]: 0 : switch (rte_atomic_load_explicit(¶m->state, rte_memory_order_relaxed)) {
156 : 0 : case HWS_AGE_AGED_OUT_NOT_REPORTED:
157 : : case HWS_AGE_AGED_OUT_REPORTED:
158 : : /* Already aged-out, no action is needed. */
159 : 0 : continue;
160 : : case HWS_AGE_CANDIDATE:
161 : : case HWS_AGE_CANDIDATE_INSIDE_RING:
162 : : /* This AGE candidate to be aged-out, go to checking. */
163 : : break;
164 : 0 : case HWS_AGE_FREE:
165 : : /*
166 : : * AGE parameter with state "FREE" couldn't be pointed
167 : : * by any counter since counter is destroyed first.
168 : : * Fall-through.
169 : : */
170 : : default:
171 : : MLX5_ASSERT(0);
172 : 0 : continue;
173 : : }
174 [ # # ]: 0 : hits = rte_be_to_cpu_64(stats[i].hits);
175 [ # # ]: 0 : if (param->nb_cnts == 1) {
176 [ # # ]: 0 : if (hits != param->accumulator_last_hits) {
177 : 0 : rte_atomic_store_explicit(¶m->sec_since_last_hit, 0,
178 : : rte_memory_order_relaxed);
179 : 0 : param->accumulator_last_hits = hits;
180 : 0 : continue;
181 : : }
182 : : } else {
183 : 0 : param->accumulator_hits += hits;
184 : 0 : param->accumulator_cnt++;
185 [ # # ]: 0 : if (param->accumulator_cnt < param->nb_cnts)
186 : 0 : continue;
187 : 0 : param->accumulator_cnt = 0;
188 [ # # ]: 0 : if (param->accumulator_last_hits !=
189 : : param->accumulator_hits) {
190 : 0 : rte_atomic_store_explicit(¶m->sec_since_last_hit,
191 : : 0, rte_memory_order_relaxed);
192 : 0 : param->accumulator_last_hits =
193 : 0 : param->accumulator_hits;
194 : 0 : param->accumulator_hits = 0;
195 : 0 : continue;
196 : : }
197 : 0 : param->accumulator_hits = 0;
198 : : }
199 : 0 : if (rte_atomic_fetch_add_explicit(¶m->sec_since_last_hit, time_delta,
200 : 0 : rte_memory_order_relaxed) + time_delta <=
201 [ # # ]: 0 : rte_atomic_load_explicit(¶m->timeout, rte_memory_order_relaxed))
202 : 0 : continue;
203 : : /* Prepare the relevant ring for this AGE parameter */
204 [ # # ]: 0 : if (priv->hws_strict_queue)
205 : 0 : r = age_info->hw_q_age->aged_lists[param->queue_id];
206 : : else
207 : 0 : r = age_info->hw_age.aged_list;
208 : : /* Changing the state atomically and insert it into the ring. */
209 [ # # ]: 0 : if (rte_atomic_compare_exchange_strong_explicit(¶m->state, &expected1,
210 : : HWS_AGE_AGED_OUT_NOT_REPORTED,
211 : : rte_memory_order_relaxed,
212 : : rte_memory_order_relaxed)) {
213 : : int ret = rte_ring_enqueue_burst_elem(r, &age_idx,
214 : : sizeof(uint32_t),
215 : : 1, NULL);
216 : :
217 : : /*
218 : : * The ring doesn't have enough room for this entry,
219 : : * it replace back the state for the next second.
220 : : *
221 : : * FIXME: if until next sec it get traffic, we are going
222 : : * to lose this "aged out", will be fixed later
223 : : * when optimise it to fill ring in bulks.
224 : : */
225 : : expected2 = HWS_AGE_AGED_OUT_NOT_REPORTED;
226 [ # # # # ]: 0 : if (ret == 0 &&
227 : 0 : !rte_atomic_compare_exchange_strong_explicit(¶m->state,
228 : : &expected2, expected1,
229 : : rte_memory_order_relaxed,
230 [ # # ]: 0 : rte_memory_order_relaxed) &&
231 : : expected2 == HWS_AGE_FREE)
232 : 0 : mlx5_hws_age_param_free(priv,
233 : : param->own_cnt_index,
234 : : age_info->ages_ipool,
235 : : age_idx);
236 : : /* The event is irrelevant in strict queue mode. */
237 [ # # ]: 0 : if (!priv->hws_strict_queue)
238 : 0 : MLX5_AGE_SET(age_info, MLX5_AGE_EVENT_NEW);
239 : : } else {
240 : 0 : rte_atomic_compare_exchange_strong_explicit(¶m->state, &expected2,
241 : : HWS_AGE_AGED_OUT_NOT_REPORTED,
242 : : rte_memory_order_relaxed,
243 : : rte_memory_order_relaxed);
244 : : }
245 : : }
246 : : /* The event is irrelevant in strict queue mode. */
247 [ # # ]: 0 : if (!priv->hws_strict_queue)
248 : 0 : mlx5_age_event_prepare(priv->sh);
249 : 0 : }
250 : :
251 : : static void
252 : 0 : mlx5_hws_cnt_raw_data_free(struct mlx5_dev_ctx_shared *sh,
253 : : struct mlx5_hws_cnt_raw_data_mng *mng)
254 : : {
255 [ # # ]: 0 : if (mng == NULL)
256 : : return;
257 : 0 : sh->cdev->mr_scache.dereg_mr_cb(&mng->mr);
258 : 0 : mlx5_free(mng->raw);
259 : 0 : mlx5_free(mng);
260 : : }
261 : :
262 : : __rte_unused
263 : : static struct mlx5_hws_cnt_raw_data_mng *
264 : 0 : mlx5_hws_cnt_raw_data_alloc(struct mlx5_dev_ctx_shared *sh, uint32_t n,
265 : : struct rte_flow_error *error)
266 : : {
267 : : struct mlx5_hws_cnt_raw_data_mng *mng = NULL;
268 : : int ret;
269 : 0 : size_t sz = n * sizeof(struct flow_counter_stats);
270 : 0 : size_t pgsz = rte_mem_page_size();
271 : :
272 : : MLX5_ASSERT(pgsz > 0);
273 : 0 : mng = mlx5_malloc(MLX5_MEM_ANY | MLX5_MEM_ZERO, sizeof(*mng), 0,
274 : : SOCKET_ID_ANY);
275 [ # # ]: 0 : if (mng == NULL) {
276 : 0 : rte_flow_error_set(error, ENOMEM,
277 : : RTE_FLOW_ERROR_TYPE_UNSPECIFIED,
278 : : NULL, "failed to allocate counters memory manager");
279 : 0 : goto error;
280 : : }
281 : 0 : mng->raw = mlx5_malloc(MLX5_MEM_ANY | MLX5_MEM_ZERO, sz, pgsz,
282 : : SOCKET_ID_ANY);
283 [ # # ]: 0 : if (mng->raw == NULL) {
284 : 0 : rte_flow_error_set(error, ENOMEM,
285 : : RTE_FLOW_ERROR_TYPE_UNSPECIFIED,
286 : : NULL, "failed to allocate raw counters memory");
287 : 0 : goto error;
288 : : }
289 : 0 : ret = sh->cdev->mr_scache.reg_mr_cb(sh->cdev->pd, mng->raw, sz,
290 : : &mng->mr);
291 [ # # ]: 0 : if (ret) {
292 : 0 : rte_flow_error_set(error, errno,
293 : : RTE_FLOW_ERROR_TYPE_UNSPECIFIED,
294 : : NULL, "failed to register counters memory region");
295 : 0 : goto error;
296 : : }
297 : : return mng;
298 : 0 : error:
299 : 0 : mlx5_hws_cnt_raw_data_free(sh, mng);
300 : 0 : return NULL;
301 : : }
302 : :
303 : : static uint32_t
304 : 0 : mlx5_hws_cnt_svc(void *opaque)
305 : : {
306 : : struct mlx5_dev_ctx_shared *sh =
307 : : (struct mlx5_dev_ctx_shared *)opaque;
308 : 0 : uint64_t interval =
309 : 0 : (uint64_t)sh->cnt_svc->query_interval * (US_PER_S / MS_PER_S);
310 : : struct mlx5_hws_cnt_pool *hws_cpool;
311 : : uint64_t start_cycle, query_cycle = 0;
312 : : uint64_t query_us;
313 : : uint64_t sleep_us;
314 : :
315 [ # # ]: 0 : while (sh->cnt_svc->svc_running != 0) {
316 [ # # ]: 0 : if (rte_spinlock_trylock(&sh->cpool_lock) == 0)
317 : 0 : continue;
318 : : start_cycle = rte_rdtsc();
319 : : /* 200ms for 16M counters. */
320 [ # # ]: 0 : LIST_FOREACH(hws_cpool, &sh->hws_cpool_list, next) {
321 : 0 : struct mlx5_priv *opriv = hws_cpool->priv;
322 : :
323 : 0 : __mlx5_hws_cnt_svc(sh, hws_cpool);
324 [ # # ]: 0 : if (opriv->hws_age_req)
325 : 0 : mlx5_hws_aging_check(opriv, hws_cpool);
326 : : }
327 : 0 : query_cycle = rte_rdtsc() - start_cycle;
328 : : rte_spinlock_unlock(&sh->cpool_lock);
329 : 0 : query_us = query_cycle / (rte_get_timer_hz() / US_PER_S);
330 : 0 : sleep_us = interval - query_us;
331 [ # # ]: 0 : DRV_LOG(DEBUG, "ibdev %s counter service thread: "
332 : : "interval_us=%" PRIu64 " query_us=%" PRIu64 " "
333 : : "sleep_us=%" PRIu64,
334 : : sh->ibdev_name, interval, query_us,
335 : : interval > query_us ? sleep_us : 0);
336 [ # # ]: 0 : if (interval > query_us)
337 : 0 : rte_delay_us_sleep(sleep_us);
338 : : }
339 : 0 : return 0;
340 : : }
341 : :
342 : : static void
343 : 0 : mlx5_hws_cnt_pool_deinit(struct mlx5_hws_cnt_pool * const cntp)
344 : : {
345 : : uint32_t qidx = 0;
346 [ # # ]: 0 : if (cntp == NULL)
347 : : return;
348 : 0 : rte_ring_free(cntp->free_list);
349 : 0 : rte_ring_free(cntp->wait_reset_list);
350 : 0 : rte_ring_free(cntp->reuse_list);
351 [ # # ]: 0 : if (cntp->cache) {
352 [ # # ]: 0 : for (qidx = 0; qidx < cntp->cache->q_num; qidx++)
353 : 0 : rte_ring_free(cntp->cache->qcache[qidx]);
354 : : }
355 : 0 : mlx5_free(cntp->cache);
356 : 0 : mlx5_free(cntp->raw_mng);
357 : 0 : mlx5_free(cntp->pool);
358 : 0 : mlx5_free(cntp);
359 : : }
360 : :
361 : : static bool
362 : : mlx5_hws_cnt_should_enable_cache(const struct mlx5_hws_cnt_pool_cfg *pcfg,
363 : : const struct mlx5_hws_cache_param *ccfg)
364 : : {
365 : : /*
366 : : * Enable cache if and only if there are enough counters requested
367 : : * to populate all of the caches.
368 : : */
369 : 0 : return pcfg->request_num >= ccfg->q_num * ccfg->size;
370 : : }
371 : :
372 : : static struct mlx5_hws_cnt_pool_caches *
373 : 0 : mlx5_hws_cnt_cache_init(const struct mlx5_hws_cnt_pool_cfg *pcfg,
374 : : const struct mlx5_hws_cache_param *ccfg)
375 : : {
376 : : struct mlx5_hws_cnt_pool_caches *cache;
377 : : char mz_name[RTE_MEMZONE_NAMESIZE];
378 : : uint32_t qidx;
379 : :
380 : : /* If counter pool is big enough, setup the counter pool cache. */
381 : 0 : cache = mlx5_malloc(MLX5_MEM_ANY | MLX5_MEM_ZERO,
382 : 0 : sizeof(*cache) +
383 : : sizeof(((struct mlx5_hws_cnt_pool_caches *)0)->qcache[0])
384 : 0 : * ccfg->q_num, 0, SOCKET_ID_ANY);
385 [ # # ]: 0 : if (cache == NULL)
386 : : return NULL;
387 : : /* Store the necessary cache parameters. */
388 : 0 : cache->fetch_sz = ccfg->fetch_sz;
389 : 0 : cache->preload_sz = ccfg->preload_sz;
390 : 0 : cache->threshold = ccfg->threshold;
391 : 0 : cache->q_num = ccfg->q_num;
392 [ # # ]: 0 : for (qidx = 0; qidx < ccfg->q_num; qidx++) {
393 : 0 : snprintf(mz_name, sizeof(mz_name), "%s_qc/%x", pcfg->name, qidx);
394 : 0 : cache->qcache[qidx] = rte_ring_create(mz_name, ccfg->size,
395 : : SOCKET_ID_ANY,
396 : : RING_F_SP_ENQ | RING_F_SC_DEQ |
397 : : RING_F_EXACT_SZ);
398 [ # # ]: 0 : if (cache->qcache[qidx] == NULL)
399 : 0 : goto error;
400 : : }
401 : : return cache;
402 : :
403 : : error:
404 [ # # ]: 0 : while (qidx--)
405 : 0 : rte_ring_free(cache->qcache[qidx]);
406 : 0 : mlx5_free(cache);
407 : 0 : return NULL;
408 : : }
409 : :
410 : : static struct mlx5_hws_cnt_pool *
411 : 0 : mlx5_hws_cnt_pool_init(struct mlx5_dev_ctx_shared *sh,
412 : : const struct mlx5_hws_cnt_pool_cfg *pcfg,
413 : : const struct mlx5_hws_cache_param *ccfg,
414 : : struct rte_flow_error *error)
415 : : {
416 : : char mz_name[RTE_MEMZONE_NAMESIZE];
417 : : struct mlx5_hws_cnt_pool *cntp;
418 : : uint64_t cnt_num = 0;
419 : :
420 : : MLX5_ASSERT(pcfg);
421 : : MLX5_ASSERT(ccfg);
422 : 0 : cntp = mlx5_malloc(MLX5_MEM_ANY | MLX5_MEM_ZERO, sizeof(*cntp), 0,
423 : : SOCKET_ID_ANY);
424 [ # # ]: 0 : if (cntp == NULL) {
425 : 0 : rte_flow_error_set(error, ENOMEM,
426 : : RTE_FLOW_ERROR_TYPE_UNSPECIFIED, NULL,
427 : : "failed to allocate counter pool context");
428 : 0 : return NULL;
429 : : }
430 : :
431 : 0 : cntp->cfg = *pcfg;
432 [ # # ]: 0 : if (cntp->cfg.host_cpool)
433 : : return cntp;
434 [ # # ]: 0 : if (pcfg->request_num > sh->hws_max_nb_counters) {
435 : 0 : DRV_LOG(ERR, "Counter number %u "
436 : : "is greater than the maximum supported (%u).",
437 : : pcfg->request_num, sh->hws_max_nb_counters);
438 : 0 : rte_flow_error_set(error, EINVAL,
439 : : RTE_FLOW_ERROR_TYPE_UNSPECIFIED, NULL,
440 : : "requested counters number exceeds supported capacity");
441 : 0 : goto error;
442 : : }
443 : 0 : cnt_num = pcfg->request_num * (100 + pcfg->alloc_factor) / 100;
444 : : if (cnt_num > UINT32_MAX) {
445 : : DRV_LOG(ERR, "counter number %"PRIu64" is out of 32bit range",
446 : : cnt_num);
447 : : rte_flow_error_set(error, EINVAL,
448 : : RTE_FLOW_ERROR_TYPE_UNSPECIFIED, NULL,
449 : : "counters number must fit in 32 bits");
450 : : goto error;
451 : : }
452 : : /*
453 : : * When counter request number is supported, but the factor takes it
454 : : * out of size, the factor is reduced.
455 : : */
456 : 0 : cnt_num = RTE_MIN((uint32_t)cnt_num, sh->hws_max_nb_counters);
457 : 0 : cntp->pool = mlx5_malloc(MLX5_MEM_ANY | MLX5_MEM_ZERO,
458 : : sizeof(struct mlx5_hws_cnt) * cnt_num,
459 : : 0, SOCKET_ID_ANY);
460 [ # # ]: 0 : if (cntp->pool == NULL) {
461 : 0 : rte_flow_error_set(error, ENOMEM,
462 : : RTE_FLOW_ERROR_TYPE_UNSPECIFIED, NULL,
463 : : "failed to allocate counter pool context");
464 : 0 : goto error;
465 : : }
466 : 0 : snprintf(mz_name, sizeof(mz_name), "%s_F_RING", pcfg->name);
467 : 0 : cntp->free_list = rte_ring_create_elem(mz_name, sizeof(cnt_id_t),
468 : : (uint32_t)cnt_num, SOCKET_ID_ANY,
469 : : RING_F_MP_HTS_ENQ | RING_F_MC_HTS_DEQ |
470 : : RING_F_EXACT_SZ);
471 [ # # ]: 0 : if (cntp->free_list == NULL) {
472 : 0 : rte_flow_error_set(error, ENOMEM,
473 : : RTE_FLOW_ERROR_TYPE_UNSPECIFIED, NULL,
474 : : "failed to allocate free counters ring");
475 : 0 : goto error;
476 : : }
477 : 0 : snprintf(mz_name, sizeof(mz_name), "%s_R_RING", pcfg->name);
478 : 0 : cntp->wait_reset_list = rte_ring_create_elem(mz_name, sizeof(cnt_id_t),
479 : : (uint32_t)cnt_num, SOCKET_ID_ANY,
480 : : RING_F_MP_HTS_ENQ | RING_F_SC_DEQ | RING_F_EXACT_SZ);
481 [ # # ]: 0 : if (cntp->wait_reset_list == NULL) {
482 : 0 : rte_flow_error_set(error, ENOMEM,
483 : : RTE_FLOW_ERROR_TYPE_UNSPECIFIED, NULL,
484 : : "failed to allocate counters wait reset ring");
485 : 0 : goto error;
486 : : }
487 : 0 : snprintf(mz_name, sizeof(mz_name), "%s_U_RING", pcfg->name);
488 : 0 : cntp->reuse_list = rte_ring_create_elem(mz_name, sizeof(cnt_id_t),
489 : : (uint32_t)cnt_num, SOCKET_ID_ANY,
490 : : RING_F_MP_HTS_ENQ | RING_F_MC_HTS_DEQ | RING_F_EXACT_SZ);
491 [ # # ]: 0 : if (cntp->reuse_list == NULL) {
492 : 0 : rte_flow_error_set(error, ENOMEM,
493 : : RTE_FLOW_ERROR_TYPE_UNSPECIFIED, NULL,
494 : : "failed to allocate counters reuse ring");
495 : 0 : goto error;
496 : : }
497 : : /* Allocate counter cache only if needed. */
498 [ # # ]: 0 : if (mlx5_hws_cnt_should_enable_cache(pcfg, ccfg)) {
499 : 0 : cntp->cache = mlx5_hws_cnt_cache_init(pcfg, ccfg);
500 [ # # ]: 0 : if (cntp->cache == NULL) {
501 : 0 : rte_flow_error_set(error, ENOMEM,
502 : : RTE_FLOW_ERROR_TYPE_UNSPECIFIED, NULL,
503 : : "failed to allocate counters cache");
504 : 0 : goto error;
505 : : }
506 : : }
507 : : /* Initialize the time for aging-out calculation. */
508 : 0 : cntp->time_of_last_age_check = MLX5_CURR_TIME_SEC;
509 : 0 : return cntp;
510 : 0 : error:
511 : 0 : mlx5_hws_cnt_pool_deinit(cntp);
512 : 0 : return NULL;
513 : : }
514 : :
515 : : int
516 : 0 : mlx5_hws_cnt_service_thread_create(struct mlx5_dev_ctx_shared *sh)
517 : : {
518 : : char name[RTE_THREAD_INTERNAL_NAME_SIZE];
519 : : rte_thread_attr_t attr;
520 : : int ret;
521 : 0 : uint32_t service_core = sh->cnt_svc->service_core;
522 : :
523 : 0 : ret = rte_thread_attr_init(&attr);
524 [ # # ]: 0 : if (ret != 0)
525 : 0 : goto error;
526 [ # # ]: 0 : CPU_SET(service_core, &attr.cpuset);
527 : 0 : sh->cnt_svc->svc_running = 1;
528 : 0 : ret = rte_thread_create(&sh->cnt_svc->service_thread,
529 : : &attr, mlx5_hws_cnt_svc, sh);
530 [ # # ]: 0 : if (ret != 0)
531 : 0 : goto error;
532 : : snprintf(name, sizeof(name), "mlx5-cn%d", service_core);
533 : 0 : rte_thread_set_prefixed_name(sh->cnt_svc->service_thread, name);
534 : :
535 : 0 : return 0;
536 : 0 : error:
537 : 0 : DRV_LOG(ERR, "Failed to create HW steering's counter service thread.");
538 : 0 : return ret;
539 : : }
540 : :
541 : : void
542 : 0 : mlx5_hws_cnt_service_thread_destroy(struct mlx5_dev_ctx_shared *sh)
543 : : {
544 [ # # ]: 0 : if (sh->cnt_svc->service_thread.opaque_id == 0)
545 : : return;
546 : 0 : sh->cnt_svc->svc_running = 0;
547 : 0 : rte_thread_join(sh->cnt_svc->service_thread, NULL);
548 : 0 : sh->cnt_svc->service_thread.opaque_id = 0;
549 : : }
550 : :
551 : : static int
552 : 0 : mlx5_hws_cnt_pool_dcs_alloc(struct mlx5_dev_ctx_shared *sh,
553 : : struct mlx5_hws_cnt_pool *cpool,
554 : : struct rte_flow_error *error)
555 : : {
556 : 0 : struct mlx5_hca_attr *hca_attr = &sh->cdev->config.hca_attr;
557 [ # # ]: 0 : uint32_t max_log_bulk_sz = sh->hws_max_log_bulk_sz;
558 : : uint32_t log_bulk_sz;
559 : : uint32_t idx, alloc_candidate, alloced = 0;
560 : : unsigned int cnt_num = mlx5_hws_cnt_pool_get_size(cpool);
561 : 0 : struct mlx5_devx_counter_attr attr = {0};
562 : : struct mlx5_devx_obj *dcs;
563 : :
564 : : MLX5_ASSERT(cpool->cfg.host_cpool == NULL);
565 [ # # ]: 0 : if (hca_attr->flow_counter_bulk_log_max_alloc == 0)
566 : 0 : return rte_flow_error_set(error, ENOTSUP,
567 : : RTE_FLOW_ERROR_TYPE_UNSPECIFIED,
568 : : NULL, "FW doesn't support bulk log max alloc");
569 [ # # ]: 0 : cnt_num = RTE_ALIGN_CEIL(cnt_num, 4); /* minimal 4 counter in bulk. */
570 : 0 : log_bulk_sz = RTE_MIN(max_log_bulk_sz, rte_log2_u32(cnt_num));
571 : 0 : attr.pd = sh->cdev->pdn;
572 : 0 : attr.pd_valid = 1;
573 : 0 : attr.bulk_log_max_alloc = 1;
574 : 0 : attr.flow_counter_bulk_log_size = log_bulk_sz;
575 : : idx = 0;
576 : 0 : dcs = mlx5_devx_cmd_flow_counter_alloc_general(sh->cdev->ctx, &attr);
577 [ # # ]: 0 : if (dcs == NULL) {
578 : 0 : rte_flow_error_set(error, rte_errno,
579 : : RTE_FLOW_ERROR_TYPE_UNSPECIFIED,
580 : : NULL, "FW failed to allocate counters");
581 : 0 : goto error;
582 : : }
583 : 0 : cpool->dcs_mng.dcs[idx].obj = dcs;
584 : 0 : cpool->dcs_mng.dcs[idx].batch_sz = (1 << log_bulk_sz);
585 : 0 : cpool->dcs_mng.batch_total++;
586 : : idx++;
587 : 0 : cpool->dcs_mng.dcs[0].iidx = 0;
588 : : alloced = cpool->dcs_mng.dcs[0].batch_sz;
589 [ # # ]: 0 : if (cnt_num > cpool->dcs_mng.dcs[0].batch_sz) {
590 [ # # ]: 0 : while (idx < MLX5_HWS_CNT_DCS_NUM) {
591 : 0 : attr.flow_counter_bulk_log_size = --max_log_bulk_sz;
592 : 0 : alloc_candidate = RTE_BIT32(max_log_bulk_sz);
593 [ # # ]: 0 : if (alloced + alloc_candidate > sh->hws_max_nb_counters)
594 : 0 : continue;
595 : 0 : dcs = mlx5_devx_cmd_flow_counter_alloc_general
596 : 0 : (sh->cdev->ctx, &attr);
597 [ # # ]: 0 : if (dcs == NULL) {
598 : 0 : rte_flow_error_set(error, rte_errno,
599 : : RTE_FLOW_ERROR_TYPE_UNSPECIFIED,
600 : : NULL, "FW failed to allocate counters");
601 : 0 : goto error;
602 : : }
603 : 0 : cpool->dcs_mng.dcs[idx].obj = dcs;
604 : 0 : cpool->dcs_mng.dcs[idx].batch_sz = alloc_candidate;
605 : 0 : cpool->dcs_mng.dcs[idx].iidx = alloced;
606 : : alloced += cpool->dcs_mng.dcs[idx].batch_sz;
607 : 0 : cpool->dcs_mng.batch_total++;
608 [ # # ]: 0 : if (alloced >= cnt_num)
609 : : break;
610 : 0 : idx++;
611 : : }
612 : : }
613 : : return 0;
614 : 0 : error:
615 : 0 : DRV_LOG(DEBUG,
616 : : "Cannot alloc device counter, allocated[%" PRIu32 "] request[%" PRIu32 "]",
617 : : alloced, cnt_num);
618 [ # # ]: 0 : for (idx = 0; idx < cpool->dcs_mng.batch_total; idx++) {
619 : 0 : mlx5_devx_cmd_destroy(cpool->dcs_mng.dcs[idx].obj);
620 : 0 : cpool->dcs_mng.dcs[idx].obj = NULL;
621 : 0 : cpool->dcs_mng.dcs[idx].batch_sz = 0;
622 : 0 : cpool->dcs_mng.dcs[idx].iidx = 0;
623 : : }
624 : 0 : cpool->dcs_mng.batch_total = 0;
625 : 0 : return -1;
626 : : }
627 : :
628 : : static void
629 : 0 : mlx5_hws_cnt_pool_dcs_free(struct mlx5_dev_ctx_shared *sh,
630 : : struct mlx5_hws_cnt_pool *cpool)
631 : : {
632 : : uint32_t idx;
633 : :
634 [ # # ]: 0 : if (cpool == NULL)
635 : : return;
636 [ # # ]: 0 : for (idx = 0; idx < MLX5_HWS_CNT_DCS_NUM; idx++)
637 : 0 : mlx5_devx_cmd_destroy(cpool->dcs_mng.dcs[idx].obj);
638 [ # # ]: 0 : if (cpool->raw_mng) {
639 : 0 : mlx5_hws_cnt_raw_data_free(sh, cpool->raw_mng);
640 : 0 : cpool->raw_mng = NULL;
641 : : }
642 : : }
643 : :
644 : : static void
645 : 0 : mlx5_hws_cnt_pool_action_destroy(struct mlx5_hws_cnt_pool *cpool)
646 : : {
647 : : uint32_t idx;
648 : :
649 [ # # ]: 0 : for (idx = 0; idx < cpool->dcs_mng.batch_total; idx++) {
650 : : struct mlx5_hws_cnt_dcs *dcs = &cpool->dcs_mng.dcs[idx];
651 : :
652 [ # # ]: 0 : if (dcs->dr_action != NULL) {
653 : 0 : mlx5dr_action_destroy(dcs->dr_action);
654 : 0 : dcs->dr_action = NULL;
655 : : }
656 : : }
657 : 0 : }
658 : :
659 : : static int
660 [ # # ]: 0 : mlx5_hws_cnt_pool_action_create(struct mlx5_priv *priv,
661 : : struct mlx5_hws_cnt_pool *cpool)
662 : : {
663 : : struct mlx5_hws_cnt_pool *hpool = mlx5_hws_cnt_host_pool(cpool);
664 : : uint32_t idx;
665 : : int ret = 0;
666 : : uint32_t flags;
667 : :
668 : : flags = MLX5DR_ACTION_FLAG_HWS_RX | MLX5DR_ACTION_FLAG_HWS_TX;
669 [ # # # # ]: 0 : if (priv->sh->config.dv_esw_en && priv->master) {
670 : 0 : flags |= (is_unified_fdb(priv) ?
671 : : (MLX5DR_ACTION_FLAG_HWS_FDB_RX |
672 : : MLX5DR_ACTION_FLAG_HWS_FDB_TX |
673 [ # # ]: 0 : MLX5DR_ACTION_FLAG_HWS_FDB_UNIFIED) :
674 : : MLX5DR_ACTION_FLAG_HWS_FDB);
675 : : }
676 [ # # ]: 0 : for (idx = 0; idx < hpool->dcs_mng.batch_total; idx++) {
677 : : struct mlx5_hws_cnt_dcs *hdcs = &hpool->dcs_mng.dcs[idx];
678 : : struct mlx5_hws_cnt_dcs *dcs = &cpool->dcs_mng.dcs[idx];
679 : :
680 : 0 : dcs->dr_action = mlx5dr_action_create_counter(priv->dr_ctx,
681 : 0 : (struct mlx5dr_devx_obj *)hdcs->obj,
682 : : flags);
683 [ # # ]: 0 : if (dcs->dr_action == NULL) {
684 : 0 : mlx5_hws_cnt_pool_action_destroy(cpool);
685 : : ret = -ENOSYS;
686 : 0 : break;
687 : : }
688 : : }
689 : 0 : return ret;
690 : : }
691 : :
692 : : int
693 : 0 : mlx5_hws_cnt_pool_create(struct rte_eth_dev *dev,
694 : : uint32_t nb_counters, uint16_t nb_queue,
695 : : struct mlx5_hws_cnt_pool *chost,
696 : : struct rte_flow_error *error)
697 : : {
698 : : struct mlx5_hws_cnt_pool *cpool = NULL;
699 : 0 : struct mlx5_priv *priv = dev->data->dev_private;
700 : 0 : struct mlx5_hws_cache_param cparam = {0};
701 : 0 : struct mlx5_hws_cnt_pool_cfg pcfg = {0};
702 : : char *mp_name;
703 : : int ret = 0;
704 : : size_t sz;
705 : :
706 : 0 : mp_name = mlx5_malloc(MLX5_MEM_ZERO, RTE_MEMZONE_NAMESIZE, 0, SOCKET_ID_ANY);
707 [ # # ]: 0 : if (mp_name == NULL)
708 : 0 : goto error;
709 [ # # ]: 0 : snprintf(mp_name, RTE_MEMZONE_NAMESIZE, "MLX5_HWS_CNT_P_%x", dev->data->port_id);
710 : 0 : pcfg.name = mp_name;
711 : 0 : pcfg.request_num = nb_counters;
712 : 0 : pcfg.alloc_factor = HWS_CNT_ALLOC_FACTOR_DEFAULT;
713 [ # # ]: 0 : if (chost) {
714 : 0 : pcfg.host_cpool = chost;
715 : 0 : cpool = mlx5_hws_cnt_pool_init(priv->sh, &pcfg, &cparam, error);
716 [ # # ]: 0 : if (cpool == NULL)
717 : 0 : goto error;
718 : 0 : ret = mlx5_hws_cnt_pool_action_create(priv, cpool);
719 [ # # ]: 0 : if (ret != 0) {
720 : 0 : rte_flow_error_set(error, -ret,
721 : : RTE_FLOW_ERROR_TYPE_UNSPECIFIED,
722 : : NULL, "failed to allocate counter actions on guest port");
723 : 0 : goto error;
724 : : }
725 : 0 : goto success;
726 : : }
727 : : /* init cnt service if not. */
728 [ # # ]: 0 : if (priv->sh->cnt_svc == NULL) {
729 : 0 : ret = mlx5_hws_cnt_svc_init(priv->sh, error);
730 [ # # ]: 0 : if (ret)
731 : 0 : goto error;
732 : : }
733 : 0 : cparam.fetch_sz = HWS_CNT_CACHE_FETCH_DEFAULT;
734 : 0 : cparam.preload_sz = HWS_CNT_CACHE_PRELOAD_DEFAULT;
735 : 0 : cparam.q_num = nb_queue;
736 : 0 : cparam.threshold = HWS_CNT_CACHE_THRESHOLD_DEFAULT;
737 : 0 : cparam.size = HWS_CNT_CACHE_SZ_DEFAULT;
738 : 0 : cpool = mlx5_hws_cnt_pool_init(priv->sh, &pcfg, &cparam, error);
739 [ # # ]: 0 : if (cpool == NULL)
740 : 0 : goto error;
741 : 0 : ret = mlx5_hws_cnt_pool_dcs_alloc(priv->sh, cpool, error);
742 [ # # ]: 0 : if (ret != 0)
743 : 0 : goto error;
744 : 0 : sz = RTE_ALIGN_CEIL(mlx5_hws_cnt_pool_get_size(cpool), 4);
745 : 0 : cpool->raw_mng = mlx5_hws_cnt_raw_data_alloc(priv->sh, sz, error);
746 [ # # ]: 0 : if (cpool->raw_mng == NULL)
747 : 0 : goto error;
748 : 0 : __hws_cnt_id_load(cpool);
749 : : /*
750 : : * Bump query gen right after pool create so the
751 : : * pre-loaded counters can be used directly
752 : : * because they already have init value no need
753 : : * to wait for query.
754 : : */
755 : 0 : cpool->query_gen = 1;
756 : 0 : ret = mlx5_hws_cnt_pool_action_create(priv, cpool);
757 [ # # ]: 0 : if (ret != 0) {
758 : 0 : rte_flow_error_set(error, -ret,
759 : : RTE_FLOW_ERROR_TYPE_UNSPECIFIED,
760 : : NULL, "failed to allocate counter actions");
761 : 0 : goto error;
762 : : }
763 : 0 : priv->sh->cnt_svc->refcnt++;
764 : 0 : cpool->priv = priv;
765 : 0 : rte_spinlock_lock(&priv->sh->cpool_lock);
766 [ # # ]: 0 : LIST_INSERT_HEAD(&priv->sh->hws_cpool_list, cpool, next);
767 : 0 : rte_spinlock_unlock(&priv->sh->cpool_lock);
768 : 0 : success:
769 : 0 : priv->hws_cpool = cpool;
770 : 0 : return 0;
771 : 0 : error:
772 : : MLX5_ASSERT(ret);
773 : 0 : mlx5_hws_cnt_pool_destroy(priv->sh, cpool);
774 : 0 : priv->hws_cpool = NULL;
775 : 0 : mlx5_free(mp_name);
776 : 0 : return ret;
777 : : }
778 : :
779 : : void
780 : 0 : mlx5_hws_cnt_pool_destroy(struct mlx5_dev_ctx_shared *sh,
781 : : struct mlx5_hws_cnt_pool *cpool)
782 : : {
783 [ # # ]: 0 : if (cpool == NULL)
784 : : return;
785 : : /*
786 : : * 16M counter consumes 200ms to finish the query.
787 : : * Maybe blocked for at most 200ms here.
788 : : */
789 : 0 : rte_spinlock_lock(&sh->cpool_lock);
790 : : /* Try to remove cpool before it was added to list caused segfault. */
791 [ # # # # ]: 0 : if (!LIST_EMPTY(&sh->hws_cpool_list) && cpool->next.le_prev)
792 [ # # ]: 0 : LIST_REMOVE(cpool, next);
793 : : rte_spinlock_unlock(&sh->cpool_lock);
794 [ # # ]: 0 : if (cpool->cfg.host_cpool == NULL) {
795 [ # # ]: 0 : if (--sh->cnt_svc->refcnt == 0)
796 : 0 : mlx5_hws_cnt_svc_deinit(sh);
797 : : }
798 : 0 : mlx5_hws_cnt_pool_action_destroy(cpool);
799 [ # # ]: 0 : if (cpool->cfg.host_cpool == NULL) {
800 : 0 : mlx5_hws_cnt_pool_dcs_free(sh, cpool);
801 : 0 : mlx5_hws_cnt_raw_data_free(sh, cpool->raw_mng);
802 : : }
803 : 0 : mlx5_free((void *)cpool->cfg.name);
804 : 0 : mlx5_hws_cnt_pool_deinit(cpool);
805 : : }
806 : :
807 : : int
808 : 0 : mlx5_hws_cnt_svc_init(struct mlx5_dev_ctx_shared *sh,
809 : : struct rte_flow_error *error)
810 : : {
811 : : int ret;
812 : :
813 : 0 : sh->cnt_svc = mlx5_malloc(MLX5_MEM_ANY | MLX5_MEM_ZERO,
814 : : sizeof(*sh->cnt_svc), 0, SOCKET_ID_ANY);
815 [ # # ]: 0 : if (sh->cnt_svc == NULL)
816 : 0 : goto err;
817 : 0 : sh->cnt_svc->query_interval = sh->config.cnt_svc.cycle_time;
818 : 0 : sh->cnt_svc->service_core = sh->config.cnt_svc.service_core;
819 : 0 : ret = mlx5_aso_cnt_queue_init(sh);
820 [ # # ]: 0 : if (ret != 0) {
821 : 0 : mlx5_free(sh->cnt_svc);
822 : 0 : sh->cnt_svc = NULL;
823 : 0 : goto err;
824 : : }
825 : 0 : ret = mlx5_hws_cnt_service_thread_create(sh);
826 [ # # ]: 0 : if (ret != 0) {
827 : 0 : mlx5_aso_cnt_queue_uninit(sh);
828 : 0 : mlx5_free(sh->cnt_svc);
829 : 0 : sh->cnt_svc = NULL;
830 : : }
831 : : return 0;
832 : 0 : err:
833 : 0 : return rte_flow_error_set(error, ENOMEM,
834 : : RTE_FLOW_ERROR_TYPE_UNSPECIFIED,
835 : : NULL, "failed to init counters service");
836 : :
837 : : }
838 : :
839 : : void
840 : 0 : mlx5_hws_cnt_svc_deinit(struct mlx5_dev_ctx_shared *sh)
841 : : {
842 [ # # ]: 0 : if (sh->cnt_svc == NULL)
843 : : return;
844 : 0 : mlx5_hws_cnt_service_thread_destroy(sh);
845 : 0 : mlx5_aso_cnt_queue_uninit(sh);
846 : 0 : mlx5_free(sh->cnt_svc);
847 : 0 : sh->cnt_svc = NULL;
848 : : }
849 : :
850 : : /**
851 : : * Destroy AGE action.
852 : : *
853 : : * @param priv
854 : : * Pointer to the port private data structure.
855 : : * @param idx
856 : : * Index of AGE parameter.
857 : : * @param error
858 : : * Pointer to error structure.
859 : : *
860 : : * @return
861 : : * 0 on success, a negative errno value otherwise and rte_errno is set.
862 : : */
863 : : int
864 : 0 : mlx5_hws_age_action_destroy(struct mlx5_priv *priv, uint32_t idx,
865 : : struct rte_flow_error *error)
866 : : {
867 : 0 : struct mlx5_age_info *age_info = GET_PORT_AGE_INFO(priv);
868 : 0 : struct mlx5_indexed_pool *ipool = age_info->ages_ipool;
869 : 0 : struct mlx5_hws_age_param *param = mlx5_ipool_get(ipool, idx);
870 : :
871 [ # # ]: 0 : if (param == NULL)
872 : 0 : return rte_flow_error_set(error, EINVAL,
873 : : RTE_FLOW_ERROR_TYPE_UNSPECIFIED, NULL,
874 : : "invalid AGE parameter index");
875 [ # # # ]: 0 : switch (rte_atomic_exchange_explicit(¶m->state, HWS_AGE_FREE,
876 : : rte_memory_order_relaxed)) {
877 : 0 : case HWS_AGE_CANDIDATE:
878 : : case HWS_AGE_AGED_OUT_REPORTED:
879 : 0 : mlx5_hws_age_param_free(priv, param->own_cnt_index, ipool, idx);
880 : 0 : break;
881 : : case HWS_AGE_AGED_OUT_NOT_REPORTED:
882 : : case HWS_AGE_CANDIDATE_INSIDE_RING:
883 : : /*
884 : : * In both cases AGE is inside the ring. Change the state here
885 : : * and destroy it later when it is taken out of ring.
886 : : */
887 : : break;
888 : 0 : case HWS_AGE_FREE:
889 : : /*
890 : : * If index is valid and state is FREE, it says this AGE has
891 : : * been freed for the user but not for the PMD since it is
892 : : * inside the ring.
893 : : */
894 : 0 : return rte_flow_error_set(error, EINVAL,
895 : : RTE_FLOW_ERROR_TYPE_UNSPECIFIED, NULL,
896 : : "this AGE has already been released");
897 : : default:
898 : : MLX5_ASSERT(0);
899 : : break;
900 : : }
901 : : return 0;
902 : : }
903 : :
904 : : /**
905 : : * Create AGE action parameter.
906 : : *
907 : : * @param[in] priv
908 : : * Pointer to the port private data structure.
909 : : * @param[in] queue_id
910 : : * Which HWS queue to be used.
911 : : * @param[in] shared
912 : : * Whether it indirect AGE action.
913 : : * @param[in] flow_idx
914 : : * Flow index from indexed pool.
915 : : * For indirect AGE action it doesn't affect.
916 : : * @param[in] age
917 : : * Pointer to the aging action configuration.
918 : : * @param[out] error
919 : : * Pointer to error structure.
920 : : *
921 : : * @return
922 : : * Index to AGE action parameter on success, 0 otherwise.
923 : : */
924 : : uint32_t
925 : 0 : mlx5_hws_age_action_create(struct mlx5_priv *priv, uint32_t queue_id,
926 : : bool shared, const struct rte_flow_action_age *age,
927 : : uint32_t flow_idx, struct rte_flow_error *error)
928 : : {
929 : 0 : struct mlx5_age_info *age_info = GET_PORT_AGE_INFO(priv);
930 : 0 : struct mlx5_indexed_pool *ipool = age_info->ages_ipool;
931 : : struct mlx5_hws_age_param *param;
932 : : uint32_t age_idx;
933 : :
934 : 0 : param = mlx5_ipool_malloc(ipool, &age_idx);
935 [ # # ]: 0 : if (param == NULL) {
936 : 0 : rte_flow_error_set(error, ENOMEM,
937 : : RTE_FLOW_ERROR_TYPE_UNSPECIFIED, NULL,
938 : : "cannot allocate AGE parameter");
939 : 0 : return 0;
940 : : }
941 : : MLX5_ASSERT(rte_atomic_load_explicit(¶m->state,
942 : : rte_memory_order_relaxed) == HWS_AGE_FREE);
943 [ # # ]: 0 : if (shared) {
944 : 0 : param->nb_cnts = 0;
945 : 0 : param->accumulator_hits = 0;
946 : 0 : param->accumulator_cnt = 0;
947 : 0 : flow_idx = age_idx;
948 : : } else {
949 : 0 : param->nb_cnts = 1;
950 : : }
951 [ # # ]: 0 : param->context = age->context ? age->context :
952 : 0 : (void *)(uintptr_t)flow_idx;
953 : 0 : param->timeout = age->timeout;
954 : 0 : param->queue_id = queue_id;
955 : 0 : param->accumulator_last_hits = 0;
956 : 0 : param->own_cnt_index = 0;
957 : 0 : param->sec_since_last_hit = 0;
958 : 0 : param->state = HWS_AGE_CANDIDATE;
959 : 0 : return age_idx;
960 : : }
961 : :
962 : : /**
963 : : * Update indirect AGE action parameter.
964 : : *
965 : : * @param[in] priv
966 : : * Pointer to the port private data structure.
967 : : * @param[in] idx
968 : : * Index of AGE parameter.
969 : : * @param[in] update
970 : : * Update value.
971 : : * @param[out] error
972 : : * Pointer to error structure.
973 : : *
974 : : * @return
975 : : * 0 on success, a negative errno value otherwise and rte_errno is set.
976 : : */
977 : : int
978 : 0 : mlx5_hws_age_action_update(struct mlx5_priv *priv, uint32_t idx,
979 : : const void *update, struct rte_flow_error *error)
980 : : {
981 : : const struct rte_flow_update_age *update_ade = update;
982 : 0 : struct mlx5_age_info *age_info = GET_PORT_AGE_INFO(priv);
983 : 0 : struct mlx5_indexed_pool *ipool = age_info->ages_ipool;
984 : 0 : struct mlx5_hws_age_param *param = mlx5_ipool_get(ipool, idx);
985 : : bool sec_since_last_hit_reset = false;
986 : : bool state_update = false;
987 : :
988 [ # # ]: 0 : if (param == NULL)
989 : 0 : return rte_flow_error_set(error, EINVAL,
990 : : RTE_FLOW_ERROR_TYPE_UNSPECIFIED, NULL,
991 : : "invalid AGE parameter index");
992 [ # # ]: 0 : if (update_ade->timeout_valid) {
993 : 0 : uint32_t old_timeout = rte_atomic_exchange_explicit(¶m->timeout,
994 : : update_ade->timeout,
995 : : rte_memory_order_relaxed);
996 : :
997 [ # # ]: 0 : if (old_timeout == 0)
998 : : sec_since_last_hit_reset = true;
999 [ # # ]: 0 : else if (old_timeout < update_ade->timeout ||
1000 [ # # ]: 0 : update_ade->timeout == 0)
1001 : : /*
1002 : : * When timeout is increased, aged-out flows might be
1003 : : * active again and state should be updated accordingly.
1004 : : * When new timeout is 0, we update the state for not
1005 : : * reporting aged-out stopped.
1006 : : */
1007 : : state_update = true;
1008 : : }
1009 [ # # ]: 0 : if (update_ade->touch) {
1010 : : sec_since_last_hit_reset = true;
1011 : : state_update = true;
1012 : : }
1013 [ # # ]: 0 : if (sec_since_last_hit_reset)
1014 : 0 : rte_atomic_store_explicit(¶m->sec_since_last_hit, 0,
1015 : : rte_memory_order_relaxed);
1016 [ # # ]: 0 : if (state_update) {
1017 : : uint16_t expected = HWS_AGE_AGED_OUT_NOT_REPORTED;
1018 : :
1019 : : /*
1020 : : * Change states of aged-out flows to active:
1021 : : * - AGED_OUT_NOT_REPORTED -> CANDIDATE_INSIDE_RING
1022 : : * - AGED_OUT_REPORTED -> CANDIDATE
1023 : : */
1024 [ # # ]: 0 : if (!rte_atomic_compare_exchange_strong_explicit(¶m->state, &expected,
1025 : : HWS_AGE_CANDIDATE_INSIDE_RING,
1026 : : rte_memory_order_relaxed,
1027 [ # # ]: 0 : rte_memory_order_relaxed) &&
1028 : : expected == HWS_AGE_AGED_OUT_REPORTED)
1029 : 0 : rte_atomic_store_explicit(¶m->state, HWS_AGE_CANDIDATE,
1030 : : rte_memory_order_relaxed);
1031 : : }
1032 : : return 0;
1033 : : }
1034 : :
1035 : : /**
1036 : : * Get the AGE context if the aged-out index is still valid.
1037 : : *
1038 : : * @param priv
1039 : : * Pointer to the port private data structure.
1040 : : * @param idx
1041 : : * Index of AGE parameter.
1042 : : *
1043 : : * @return
1044 : : * AGE context if the index is still aged-out, NULL otherwise.
1045 : : */
1046 : : void *
1047 : 0 : mlx5_hws_age_context_get(struct mlx5_priv *priv, uint32_t idx)
1048 : : {
1049 : 0 : struct mlx5_age_info *age_info = GET_PORT_AGE_INFO(priv);
1050 : 0 : struct mlx5_indexed_pool *ipool = age_info->ages_ipool;
1051 : 0 : struct mlx5_hws_age_param *param = mlx5_ipool_get(ipool, idx);
1052 : : uint16_t expected = HWS_AGE_AGED_OUT_NOT_REPORTED;
1053 : :
1054 : : MLX5_ASSERT(param != NULL);
1055 [ # # ]: 0 : if (rte_atomic_compare_exchange_strong_explicit(¶m->state, &expected,
1056 : : HWS_AGE_AGED_OUT_REPORTED,
1057 : : rte_memory_order_relaxed, rte_memory_order_relaxed))
1058 : 0 : return param->context;
1059 [ # # # ]: 0 : switch (expected) {
1060 : 0 : case HWS_AGE_FREE:
1061 : : /*
1062 : : * This AGE couldn't have been destroyed since it was inside
1063 : : * the ring. Its state has updated, and now it is actually
1064 : : * destroyed.
1065 : : */
1066 : 0 : mlx5_hws_age_param_free(priv, param->own_cnt_index, ipool, idx);
1067 : 0 : break;
1068 : 0 : case HWS_AGE_CANDIDATE_INSIDE_RING:
1069 : 0 : rte_atomic_store_explicit(¶m->state, HWS_AGE_CANDIDATE,
1070 : : rte_memory_order_relaxed);
1071 : 0 : break;
1072 : : case HWS_AGE_CANDIDATE:
1073 : : /*
1074 : : * Only BG thread pushes to ring and it never pushes this state.
1075 : : * When AGE inside the ring becomes candidate, it has a special
1076 : : * state called HWS_AGE_CANDIDATE_INSIDE_RING.
1077 : : * Fall-through.
1078 : : */
1079 : : case HWS_AGE_AGED_OUT_REPORTED:
1080 : : /*
1081 : : * Only this thread (doing query) may write this state, and it
1082 : : * happens only after the query thread takes it out of the ring.
1083 : : * Fall-through.
1084 : : */
1085 : : case HWS_AGE_AGED_OUT_NOT_REPORTED:
1086 : : /*
1087 : : * In this case the compare return true and function return
1088 : : * the context immediately.
1089 : : * Fall-through.
1090 : : */
1091 : : default:
1092 : : MLX5_ASSERT(0);
1093 : : break;
1094 : : }
1095 : : return NULL;
1096 : : }
1097 : :
1098 : : #ifdef RTE_ARCH_64
1099 : : #define MLX5_HWS_AGED_OUT_RING_SIZE_MAX UINT32_MAX
1100 : : #else
1101 : : #define MLX5_HWS_AGED_OUT_RING_SIZE_MAX RTE_BIT32(8)
1102 : : #endif
1103 : :
1104 : : /**
1105 : : * Get the size of aged out ring list for each queue.
1106 : : *
1107 : : * The size is one percent of nb_counters divided by nb_queues.
1108 : : * The ring size must be power of 2, so it align up to power of 2.
1109 : : * In 32 bit systems, the size is limited by 256.
1110 : : *
1111 : : * This function is called when RTE_FLOW_PORT_FLAG_STRICT_QUEUE is on.
1112 : : *
1113 : : * @param nb_counters
1114 : : * Final number of allocated counter in the pool.
1115 : : * @param nb_queues
1116 : : * Number of HWS queues in this port.
1117 : : *
1118 : : * @return
1119 : : * Size of aged out ring per queue.
1120 : : */
1121 : : static __rte_always_inline uint32_t
1122 : : mlx5_hws_aged_out_q_ring_size_get(uint32_t nb_counters, uint32_t nb_queues)
1123 : : {
1124 : 0 : uint32_t size = rte_align32pow2((nb_counters / 100) / nb_queues);
1125 : : uint32_t max_size = MLX5_HWS_AGED_OUT_RING_SIZE_MAX;
1126 : :
1127 : : return RTE_MIN(size, max_size);
1128 : : }
1129 : :
1130 : : /**
1131 : : * Get the size of the aged out ring list.
1132 : : *
1133 : : * The size is one percent of nb_counters.
1134 : : * The ring size must be power of 2, so it align up to power of 2.
1135 : : * In 32 bit systems, the size is limited by 256.
1136 : : *
1137 : : * This function is called when RTE_FLOW_PORT_FLAG_STRICT_QUEUE is off.
1138 : : *
1139 : : * @param nb_counters
1140 : : * Final number of allocated counter in the pool.
1141 : : *
1142 : : * @return
1143 : : * Size of the aged out ring list.
1144 : : */
1145 : : static __rte_always_inline uint32_t
1146 : : mlx5_hws_aged_out_ring_size_get(uint32_t nb_counters)
1147 : : {
1148 : 0 : uint32_t size = rte_align32pow2(nb_counters / 100);
1149 : : uint32_t max_size = MLX5_HWS_AGED_OUT_RING_SIZE_MAX;
1150 : :
1151 : : return RTE_MIN(size, max_size);
1152 : : }
1153 : :
1154 : : /**
1155 : : * Initialize the shared aging list information per port.
1156 : : *
1157 : : * @param dev
1158 : : * Pointer to the rte_eth_dev structure.
1159 : : * @param nb_queues
1160 : : * Number of HWS queues.
1161 : : * @param strict_queue
1162 : : * Indicator whether is strict_queue mode.
1163 : : * @param ring_size
1164 : : * Size of aged-out ring for creation.
1165 : : *
1166 : : * @return
1167 : : * 0 on success, a negative errno value otherwise and rte_errno is set.
1168 : : */
1169 : : static int
1170 : 0 : mlx5_hws_age_info_init(struct rte_eth_dev *dev, uint16_t nb_queues,
1171 : : bool strict_queue, uint32_t ring_size)
1172 : : {
1173 : 0 : struct mlx5_priv *priv = dev->data->dev_private;
1174 : 0 : struct mlx5_age_info *age_info = GET_PORT_AGE_INFO(priv);
1175 : : uint32_t flags = RING_F_SP_ENQ | RING_F_SC_DEQ | RING_F_EXACT_SZ;
1176 : : char mz_name[RTE_MEMZONE_NAMESIZE];
1177 : : struct rte_ring *r = NULL;
1178 : : uint32_t qidx;
1179 : :
1180 : 0 : age_info->flags = 0;
1181 [ # # ]: 0 : if (strict_queue) {
1182 : 0 : size_t size = sizeof(*age_info->hw_q_age) +
1183 : : sizeof(struct rte_ring *) * nb_queues;
1184 : :
1185 : 0 : age_info->hw_q_age = mlx5_malloc(MLX5_MEM_ANY | MLX5_MEM_ZERO,
1186 : : size, 0, SOCKET_ID_ANY);
1187 [ # # ]: 0 : if (age_info->hw_q_age == NULL)
1188 : : return -ENOMEM;
1189 [ # # ]: 0 : for (qidx = 0; qidx < nb_queues; ++qidx) {
1190 : 0 : snprintf(mz_name, sizeof(mz_name),
1191 : : "port_%u_queue_%u_aged_out_ring",
1192 : 0 : dev->data->port_id, qidx);
1193 : 0 : r = rte_ring_create(mz_name, ring_size, SOCKET_ID_ANY,
1194 : : flags);
1195 [ # # ]: 0 : if (r == NULL) {
1196 : 0 : DRV_LOG(ERR, "\"%s\" creation failed: %s",
1197 : : mz_name, rte_strerror(rte_errno));
1198 : 0 : goto error;
1199 : : }
1200 : 0 : age_info->hw_q_age->aged_lists[qidx] = r;
1201 : 0 : DRV_LOG(DEBUG,
1202 : : "\"%s\" is successfully created (size=%u).",
1203 : : mz_name, ring_size);
1204 : : }
1205 : 0 : age_info->hw_q_age->nb_rings = nb_queues;
1206 : : } else {
1207 : 0 : snprintf(mz_name, sizeof(mz_name), "port_%u_aged_out_ring",
1208 : 0 : dev->data->port_id);
1209 : 0 : r = rte_ring_create(mz_name, ring_size, SOCKET_ID_ANY, flags);
1210 [ # # ]: 0 : if (r == NULL) {
1211 : 0 : DRV_LOG(ERR, "\"%s\" creation failed: %s", mz_name,
1212 : : rte_strerror(rte_errno));
1213 : 0 : return -rte_errno;
1214 : : }
1215 : 0 : age_info->hw_age.aged_list = r;
1216 : 0 : DRV_LOG(DEBUG, "\"%s\" is successfully created (size=%u).",
1217 : : mz_name, ring_size);
1218 : : /* In non "strict_queue" mode, initialize the event. */
1219 : 0 : MLX5_AGE_SET(age_info, MLX5_AGE_TRIGGER);
1220 : : }
1221 : : return 0;
1222 : : error:
1223 : : MLX5_ASSERT(strict_queue);
1224 [ # # ]: 0 : while (qidx--)
1225 : 0 : rte_ring_free(age_info->hw_q_age->aged_lists[qidx]);
1226 : 0 : mlx5_free(age_info->hw_q_age);
1227 : 0 : return -1;
1228 : : }
1229 : :
1230 : : /**
1231 : : * Cleanup aged-out ring before destroying.
1232 : : *
1233 : : * @param priv
1234 : : * Pointer to port private object.
1235 : : * @param r
1236 : : * Pointer to aged-out ring object.
1237 : : */
1238 : : static void
1239 : 0 : mlx5_hws_aged_out_ring_cleanup(struct mlx5_priv *priv, struct rte_ring *r)
1240 : : {
1241 : 0 : int ring_size = rte_ring_count(r);
1242 : :
1243 [ # # ]: 0 : while (ring_size > 0) {
1244 [ # # # # : 0 : uint32_t age_idx = 0;
# ]
1245 : :
1246 : : if (rte_ring_dequeue_elem(r, &age_idx, sizeof(uint32_t)) < 0)
1247 : : break;
1248 : : /* get the AGE context if the aged-out index is still valid. */
1249 : 0 : mlx5_hws_age_context_get(priv, age_idx);
1250 : 0 : ring_size--;
1251 : : }
1252 : 0 : rte_ring_free(r);
1253 : 0 : }
1254 : :
1255 : : /**
1256 : : * Destroy the shared aging list information per port.
1257 : : *
1258 : : * @param priv
1259 : : * Pointer to port private object.
1260 : : */
1261 : : static void
1262 : 0 : mlx5_hws_age_info_destroy(struct mlx5_priv *priv)
1263 : : {
1264 : 0 : struct mlx5_age_info *age_info = GET_PORT_AGE_INFO(priv);
1265 : 0 : uint16_t nb_queues = age_info->hw_q_age->nb_rings;
1266 : : struct rte_ring *r;
1267 : :
1268 [ # # ]: 0 : if (priv->hws_strict_queue) {
1269 : : uint32_t qidx;
1270 : :
1271 [ # # ]: 0 : for (qidx = 0; qidx < nb_queues; ++qidx) {
1272 : 0 : r = age_info->hw_q_age->aged_lists[qidx];
1273 : 0 : mlx5_hws_aged_out_ring_cleanup(priv, r);
1274 : : }
1275 : 0 : mlx5_free(age_info->hw_q_age);
1276 : : } else {
1277 : : r = age_info->hw_age.aged_list;
1278 : 0 : mlx5_hws_aged_out_ring_cleanup(priv, r);
1279 : : }
1280 : 0 : }
1281 : :
1282 : : /**
1283 : : * Initialize the aging mechanism per port.
1284 : : *
1285 : : * @param dev
1286 : : * Pointer to the rte_eth_dev structure.
1287 : : * @param attr
1288 : : * Port configuration attributes.
1289 : : * @param nb_queues
1290 : : * Number of HWS queues.
1291 : : *
1292 : : * @return
1293 : : * 0 on success, a negative errno value otherwise and rte_errno is set.
1294 : : */
1295 : : int
1296 : 0 : mlx5_hws_age_pool_init(struct rte_eth_dev *dev,
1297 : : uint32_t nb_aging_objects,
1298 : : uint16_t nb_queues,
1299 : : bool strict_queue)
1300 : : {
1301 : 0 : struct mlx5_priv *priv = dev->data->dev_private;
1302 : 0 : struct mlx5_age_info *age_info = GET_PORT_AGE_INFO(priv);
1303 : 0 : struct mlx5_indexed_pool_config cfg = {
1304 : : .size =
1305 : : RTE_CACHE_LINE_ROUNDUP(sizeof(struct mlx5_hws_age_param)),
1306 : : .trunk_size = 1 << 12,
1307 : : .per_core_cache = 1 << 13,
1308 : : .need_lock = 1,
1309 : 0 : .release_mem_en = !!priv->sh->config.reclaim_mode,
1310 : : .malloc = mlx5_malloc,
1311 : : .free = mlx5_free,
1312 : : .type = "mlx5_hws_age_pool",
1313 : : };
1314 : : uint32_t nb_alloc_cnts;
1315 : : uint32_t rsize;
1316 : : uint32_t nb_ages_updated;
1317 : : int ret;
1318 : :
1319 : : MLX5_ASSERT(priv->hws_cpool);
1320 [ # # ]: 0 : nb_alloc_cnts = mlx5_hws_cnt_pool_get_size(priv->hws_cpool);
1321 [ # # ]: 0 : if (strict_queue) {
1322 : 0 : rsize = mlx5_hws_aged_out_q_ring_size_get(nb_alloc_cnts,
1323 : : nb_queues);
1324 : 0 : nb_ages_updated = rsize * nb_queues + nb_aging_objects;
1325 : : } else {
1326 : : rsize = mlx5_hws_aged_out_ring_size_get(nb_alloc_cnts);
1327 : 0 : nb_ages_updated = rsize + nb_aging_objects;
1328 : : }
1329 : 0 : ret = mlx5_hws_age_info_init(dev, nb_queues, strict_queue, rsize);
1330 [ # # ]: 0 : if (ret < 0)
1331 : : return ret;
1332 : 0 : cfg.max_idx = rte_align32pow2(nb_ages_updated);
1333 [ # # ]: 0 : if (cfg.max_idx <= cfg.trunk_size) {
1334 : 0 : cfg.per_core_cache = 0;
1335 : 0 : cfg.trunk_size = cfg.max_idx;
1336 [ # # ]: 0 : } else if (cfg.max_idx <= MLX5_HW_IPOOL_SIZE_THRESHOLD) {
1337 : 0 : cfg.per_core_cache = MLX5_HW_IPOOL_CACHE_MIN;
1338 : : }
1339 : 0 : age_info->ages_ipool = mlx5_ipool_create(&cfg);
1340 [ # # ]: 0 : if (age_info->ages_ipool == NULL) {
1341 : 0 : mlx5_hws_age_info_destroy(priv);
1342 : 0 : rte_errno = ENOMEM;
1343 : 0 : return -rte_errno;
1344 : : }
1345 : 0 : priv->hws_age_req = 1;
1346 : 0 : return 0;
1347 : : }
1348 : :
1349 : : /**
1350 : : * Cleanup all aging resources per port.
1351 : : *
1352 : : * @param priv
1353 : : * Pointer to port private object.
1354 : : */
1355 : : void
1356 : 0 : mlx5_hws_age_pool_destroy(struct mlx5_priv *priv)
1357 : : {
1358 : 0 : struct mlx5_age_info *age_info = GET_PORT_AGE_INFO(priv);
1359 : :
1360 : 0 : rte_spinlock_lock(&priv->sh->cpool_lock);
1361 : : MLX5_ASSERT(priv->hws_age_req);
1362 : 0 : mlx5_hws_age_info_destroy(priv);
1363 : 0 : mlx5_ipool_destroy(age_info->ages_ipool);
1364 : 0 : age_info->ages_ipool = NULL;
1365 : 0 : priv->hws_age_req = 0;
1366 : 0 : rte_spinlock_unlock(&priv->sh->cpool_lock);
1367 : 0 : }
1368 : :
1369 : : #endif
|
