Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright (c) 2022 NVIDIA Corporation & Affiliates
3 : : */
4 : :
5 : : #include <rte_bitops.h>
6 : :
7 : : #include "mlx5dr_internal.h"
8 : :
9 : : #define GTP_PDU_SC 0x85
10 : : #define BAD_PORT 0xBAD
11 : : #define BAD_SQN 0xBAD
12 : : #define ETH_TYPE_IPV4_VXLAN 0x0800
13 : : #define ETH_TYPE_IPV6_VXLAN 0x86DD
14 : : #define UDP_VXLAN_PORT 4789
15 : : #define UDP_VXLAN_GPE_PORT 4790
16 : : #define UDP_GTPU_PORT 2152
17 : : #define UDP_PORT_MPLS 6635
18 : : #define UDP_GENEVE_PORT 6081
19 : : #define UDP_ROCEV2_PORT 4791
20 : : #define DR_FLOW_LAYER_TUNNEL_NO_MPLS (MLX5_FLOW_LAYER_TUNNEL & ~MLX5_FLOW_LAYER_MPLS)
21 : : #define NVGRE_PORT 0x6558
22 : : #define NVGRE_C_RSVD0_VER 0x2000
23 : : #define NVGRE_C_RSVD0_VER_MASK 0xB000
24 : :
25 : : #define STE_NO_VLAN 0x0
26 : : #define STE_SVLAN 0x1
27 : : #define STE_CVLAN 0x2
28 : : #define STE_NO_L3 0x0
29 : : #define STE_IPV4 0x1
30 : : #define STE_IPV6 0x2
31 : : #define STE_NO_L4 0x0
32 : : #define STE_TCP 0x1
33 : : #define STE_UDP 0x2
34 : : #define STE_ICMP 0x3
35 : : #define STE_NO_TUN 0x0
36 : : #define STE_ESP 0x3
37 : :
38 : : #define MLX5DR_DEFINER_QUOTA_BLOCK 0
39 : : #define MLX5DR_DEFINER_QUOTA_PASS 2
40 : : #define MLX5DR_DEFINER_MAX_ROW_LOG 32
41 : : #define MLX5DR_DEFINER_HL_OPT_MAX 2
42 : :
43 : : /* Setter function based on bit offset and mask, for 32bit DW*/
44 : : #define _DR_SET_32(p, v, byte_off, bit_off, mask) \
45 : : do { \
46 : : u32 _v = v; \
47 : : *((rte_be32_t *)(p) + ((byte_off) / 4)) = \
48 : : rte_cpu_to_be_32((rte_be_to_cpu_32(*((u32 *)(p) + \
49 : : ((byte_off) / 4))) & \
50 : : (~((mask) << (bit_off)))) | \
51 : : (((_v) & (mask)) << \
52 : : (bit_off))); \
53 : : } while (0)
54 : :
55 : : /* Getter function based on bit offset and mask, for 32bit DW*/
56 : : #define DR_GET_32(p, byte_off, bit_off, mask) \
57 : : ((rte_be_to_cpu_32(*((const rte_be32_t *)(p) + ((byte_off) / 4))) >> (bit_off)) & (mask))
58 : :
59 : : /* Setter function based on bit offset and mask */
60 : : #define DR_SET(p, v, byte_off, bit_off, mask) \
61 : : do { \
62 : : if (unlikely((bit_off) < 0)) { \
63 : : u32 _bit_off = -1 * (bit_off); \
64 : : u32 second_dw_mask = (mask) & ((1 << _bit_off) - 1); \
65 : : _DR_SET_32(p, (v) >> _bit_off, byte_off, 0, (mask) >> _bit_off); \
66 : : _DR_SET_32(p, (v) & second_dw_mask, (byte_off) + DW_SIZE, \
67 : : (bit_off) % BITS_IN_DW, second_dw_mask); \
68 : : } else { \
69 : : _DR_SET_32(p, v, byte_off, (bit_off), (mask)); \
70 : : } \
71 : : } while (0)
72 : :
73 : : /* Setter function based on byte offset to directly set FULL BE32 value */
74 : : #define DR_SET_BE32(p, v, byte_off, bit_off, mask) \
75 : : (*((rte_be32_t *)((uint8_t *)(p) + (byte_off))) = (v))
76 : :
77 : : /* Setter function based on byte offset to directly set FULL BE32 value from ptr */
78 : : #define DR_SET_BE32P(p, v_ptr, byte_off, bit_off, mask) \
79 : : memcpy((uint8_t *)(p) + (byte_off), v_ptr, 4)
80 : :
81 : : /* Setter function based on byte offset to directly set FULL BE16 value */
82 : : #define DR_SET_BE16(p, v, byte_off, bit_off, mask) \
83 : : (*((rte_be16_t *)((uint8_t *)(p) + (byte_off))) = (v))
84 : :
85 : : /* Setter function based on byte offset to directly set FULL BE16 value from ptr */
86 : : #define DR_SET_BE16P(p, v_ptr, byte_off, bit_off, mask) \
87 : : memcpy((uint8_t *)(p) + (byte_off), v_ptr, 2)
88 : :
89 : : #define DR_CALC_FNAME(field, inner) \
90 : : ((inner) ? MLX5DR_DEFINER_FNAME_##field##_I : \
91 : : MLX5DR_DEFINER_FNAME_##field##_O)
92 : :
93 : : #define DR_CALC_SET_HDR(fc, hdr, field) \
94 : : do { \
95 : : (fc)->bit_mask = __mlx5_mask(definer_hl, hdr.field); \
96 : : (fc)->bit_off = __mlx5_dw_bit_off(definer_hl, hdr.field); \
97 : : (fc)->byte_off = MLX5_BYTE_OFF(definer_hl, hdr.field); \
98 : : } while (0)
99 : :
100 : : /* Helper to calculate data used by DR_SET */
101 : : #define DR_CALC_SET(fc, hdr, field, is_inner) \
102 : : do { \
103 : : if (is_inner) { \
104 : : DR_CALC_SET_HDR(fc, hdr##_inner, field); \
105 : : } else { \
106 : : DR_CALC_SET_HDR(fc, hdr##_outer, field); \
107 : : } \
108 : : } while (0)
109 : :
110 : : #define DR_GET(typ, p, fld) \
111 : : ((rte_be_to_cpu_32(*((const rte_be32_t *)(p) + \
112 : : __mlx5_dw_off(typ, fld))) >> __mlx5_dw_bit_off(typ, fld)) & \
113 : : __mlx5_mask(typ, fld))
114 : :
115 : : /* Each row (i) indicates a different matcher size, and each column (j)
116 : : * represents {DW5, DW4, DW3, DW2, DW1, DW0}.
117 : : * For values 0,..,2^i, and j (DW) 0,..,5: mlx5dr_optimal_dist_dw[i][j] is 1 if the
118 : : * number of different hash results on these values equals 2^i, meaning this
119 : : * DW hash distribution is complete.
120 : : */
121 : : int mlx5dr_optimal_dist_dw[MLX5DR_DEFINER_MAX_ROW_LOG][DW_SELECTORS_MATCH] = {
122 : : {1, 1, 1, 1, 1, 1}, {0, 1, 1, 0, 1, 0}, {0, 1, 1, 0, 1, 0},
123 : : {1, 0, 1, 0, 1, 0}, {0, 0, 0, 1, 1, 0}, {0, 1, 1, 0, 1, 0},
124 : : {0, 0, 0, 0, 1, 0}, {0, 1, 1, 0, 1, 0}, {0, 0, 0, 0, 0, 0},
125 : : {1, 0, 1, 0, 0, 0}, {0, 0, 0, 0, 0, 0}, {0, 1, 0, 1, 0, 0},
126 : : {1, 0, 0, 0, 0, 0}, {0, 0, 1, 0, 0, 1}, {1, 1, 1, 0, 0, 0},
127 : : {1, 1, 1, 0, 1, 0}, {0, 0, 1, 1, 0, 0}, {0, 1, 1, 0, 0, 1},
128 : : {0, 0, 1, 0, 0, 1}, {0, 0, 1, 0, 0, 0}, {1, 0, 1, 1, 0, 0},
129 : : {1, 0, 1, 0, 0, 1}, {0, 0, 1, 1, 0, 1}, {1, 1, 1, 0, 0, 0},
130 : : {0, 1, 0, 1, 0, 1}, {0, 0, 0, 0, 0, 1}, {0, 0, 0, 1, 1, 1},
131 : : {0, 0, 1, 0, 0, 1}, {1, 1, 0, 1, 1, 0}, {0, 0, 0, 0, 1, 0},
132 : : {0, 0, 0, 1, 1, 0}};
133 : :
134 : : struct mlx5dr_definer_sel_ctrl {
135 : : uint8_t allowed_full_dw; /* Full DW selectors cover all offsets */
136 : : uint8_t allowed_lim_dw; /* Limited DW selectors cover offset < 64 */
137 : : uint8_t allowed_bytes; /* Bytes selectors, up to offset 255 */
138 : : uint8_t used_full_dw;
139 : : uint8_t used_lim_dw;
140 : : uint8_t used_bytes;
141 : : uint8_t full_dw_selector[DW_SELECTORS];
142 : : uint8_t lim_dw_selector[DW_SELECTORS_LIMITED];
143 : : uint8_t byte_selector[BYTE_SELECTORS];
144 : : };
145 : :
146 : : struct mlx5dr_definer_conv_data {
147 : : struct mlx5dr_context *ctx;
148 : : struct mlx5dr_definer_fc *fc;
149 : : uint8_t relaxed;
150 : : uint8_t tunnel;
151 : : uint8_t mpls_idx;
152 : : uint8_t geneve_opt_ok_idx;
153 : : uint8_t geneve_opt_data_idx;
154 : : enum rte_flow_item_type last_item;
155 : : enum mlx5dr_table_type table_type;
156 : : };
157 : :
158 : : /* Xmacro used to create generic item setter from items */
159 : : #define LIST_OF_FIELDS_INFO \
160 : : X(SET_BE16, eth_type, v->hdr.ether_type, rte_flow_item_eth) \
161 : : X(SET_BE32P, eth_smac_47_16, &v->hdr.src_addr.addr_bytes[0], rte_flow_item_eth) \
162 : : X(SET_BE16P, eth_smac_15_0, &v->hdr.src_addr.addr_bytes[4], rte_flow_item_eth) \
163 : : X(SET_BE32P, eth_dmac_47_16, &v->hdr.dst_addr.addr_bytes[0], rte_flow_item_eth) \
164 : : X(SET_BE16P, eth_dmac_15_0, &v->hdr.dst_addr.addr_bytes[4], rte_flow_item_eth) \
165 : : X(SET_BE16, tci, v->hdr.vlan_tci, rte_flow_item_vlan) \
166 : : X(SET, ipv4_ihl, v->ihl, rte_ipv4_hdr) \
167 : : X(SET, ipv4_tos, v->type_of_service, rte_ipv4_hdr) \
168 : : X(SET, ipv4_time_to_live, v->time_to_live, rte_ipv4_hdr) \
169 : : X(SET_BE32, ipv4_dst_addr, v->dst_addr, rte_ipv4_hdr) \
170 : : X(SET_BE32, ipv4_src_addr, v->src_addr, rte_ipv4_hdr) \
171 : : X(SET, ipv4_next_proto, v->next_proto_id, rte_ipv4_hdr) \
172 : : X(SET, ipv4_version, STE_IPV4, rte_ipv4_hdr) \
173 : : X(SET_BE16, ipv4_frag, v->fragment_offset, rte_ipv4_hdr) \
174 : : X(SET_BE16, ipv4_len, v->total_length, rte_ipv4_hdr) \
175 : : X(SET_BE16, ipv4_identification, v->packet_id, rte_ipv4_hdr) \
176 : : X(SET, ip_fragmented, !!v->fragment_offset, rte_ipv4_hdr) \
177 : : X(SET_BE16, ipv6_payload_len, v->hdr.payload_len, rte_flow_item_ipv6) \
178 : : X(SET, ipv6_proto, v->hdr.proto, rte_flow_item_ipv6) \
179 : : X(SET, ipv6_routing_hdr, IPPROTO_ROUTING, rte_flow_item_ipv6) \
180 : : X(SET, ipv6_hop_limits, v->hdr.hop_limits, rte_flow_item_ipv6) \
181 : : X(SET_BE32P, ipv6_src_addr_127_96, &v->hdr.src_addr.a[0], rte_flow_item_ipv6) \
182 : : X(SET_BE32P, ipv6_src_addr_95_64, &v->hdr.src_addr.a[4], rte_flow_item_ipv6) \
183 : : X(SET_BE32P, ipv6_src_addr_63_32, &v->hdr.src_addr.a[8], rte_flow_item_ipv6) \
184 : : X(SET_BE32P, ipv6_src_addr_31_0, &v->hdr.src_addr.a[12], rte_flow_item_ipv6) \
185 : : X(SET_BE32P, ipv6_dst_addr_127_96, &v->hdr.dst_addr.a[0], rte_flow_item_ipv6) \
186 : : X(SET_BE32P, ipv6_dst_addr_95_64, &v->hdr.dst_addr.a[4], rte_flow_item_ipv6) \
187 : : X(SET_BE32P, ipv6_dst_addr_63_32, &v->hdr.dst_addr.a[8], rte_flow_item_ipv6) \
188 : : X(SET_BE32P, ipv6_dst_addr_31_0, &v->hdr.dst_addr.a[12], rte_flow_item_ipv6) \
189 : : X(SET, ipv6_version, STE_IPV6, rte_flow_item_ipv6) \
190 : : X(SET, ipv6_frag, v->has_frag_ext, rte_flow_item_ipv6) \
191 : : X(SET, icmp_protocol, STE_ICMP, rte_flow_item_icmp) \
192 : : X(SET, udp_protocol, STE_UDP, rte_flow_item_udp) \
193 : : X(SET_BE16, udp_src_port, v->hdr.src_port, rte_flow_item_udp) \
194 : : X(SET_BE16, udp_dst_port, v->hdr.dst_port, rte_flow_item_udp) \
195 : : X(SET, tcp_flags, v->hdr.tcp_flags, rte_flow_item_tcp) \
196 : : X(SET, tcp_protocol, STE_TCP, rte_flow_item_tcp) \
197 : : X(SET_BE16, tcp_src_port, v->hdr.src_port, rte_flow_item_tcp) \
198 : : X(SET_BE16, tcp_dst_port, v->hdr.dst_port, rte_flow_item_tcp) \
199 : : X(SET, gtp_udp_port, UDP_GTPU_PORT, rte_flow_item_gtp) \
200 : : X(SET_BE32, gtp_teid, v->hdr.teid, rte_flow_item_gtp) \
201 : : X(SET, gtp_msg_type, v->hdr.msg_type, rte_flow_item_gtp) \
202 : : X(SET, gtp_flags, v->hdr.gtp_hdr_info, rte_flow_item_gtp) \
203 : : X(SET, gtp_next_ext_hdr, GTP_PDU_SC, rte_flow_item_gtp_psc) \
204 : : X(SET, gtp_ext_hdr_pdu, v->hdr.type, rte_flow_item_gtp_psc) \
205 : : X(SET, gtp_ext_hdr_qfi, v->hdr.qfi, rte_flow_item_gtp_psc) \
206 : : X(SET_BE32, vxlan_vx_flags, v->hdr.vx_flags, rte_flow_item_vxlan) \
207 : : X(SET_BE32, vxlan_vx_vni, v->hdr.vx_vni, rte_flow_item_vxlan) \
208 : : X(SET, vxlan_udp_port, UDP_VXLAN_PORT, rte_flow_item_vxlan) \
209 : : X(SET, vxlan_gpe_udp_port, UDP_VXLAN_GPE_PORT, rte_flow_item_vxlan_gpe) \
210 : : X(SET, vxlan_gpe_flags, v->flags, rte_flow_item_vxlan_gpe) \
211 : : X(SET, vxlan_gpe_protocol, v->protocol, rte_flow_item_vxlan_gpe) \
212 : : X(SET, vxlan_gpe_rsvd1, v->rsvd1, rte_flow_item_vxlan_gpe) \
213 : : X(SET, mpls_udp_port, UDP_PORT_MPLS, rte_flow_item_mpls) \
214 : : X(SET, source_qp, v->queue, mlx5_rte_flow_item_sq) \
215 : : X(SET, tag, v->data, rte_flow_item_tag) \
216 : : X(SET, metadata, v->data, rte_flow_item_meta) \
217 : : X(SET_BE16, geneve_protocol, v->protocol, rte_flow_item_geneve) \
218 : : X(SET, geneve_udp_port, UDP_GENEVE_PORT, rte_flow_item_geneve) \
219 : : X(SET_BE16, geneve_ctrl, v->ver_opt_len_o_c_rsvd0, rte_flow_item_geneve) \
220 : : X(SET_BE16, gre_c_ver, v->c_rsvd0_ver, rte_flow_item_gre) \
221 : : X(SET_BE16, gre_protocol_type, v->protocol, rte_flow_item_gre) \
222 : : X(SET, ipv4_protocol_gre, IPPROTO_GRE, rte_flow_item_gre) \
223 : : X(SET_BE32, gre_opt_key, v->key.key, rte_flow_item_gre_opt) \
224 : : X(SET_BE32, gre_opt_seq, v->sequence.sequence, rte_flow_item_gre_opt) \
225 : : X(SET_BE16, gre_opt_checksum, v->checksum_rsvd.checksum, rte_flow_item_gre_opt) \
226 : : X(SET, nvgre_def_c_rsvd0_ver, NVGRE_C_RSVD0_VER, rte_flow_item_nvgre) \
227 : : X(SET, nvgre_def_c_rsvd0_ver_mask, NVGRE_C_RSVD0_VER_MASK, rte_flow_item_nvgre) \
228 : : X(SET, nvgre_def_protocol, NVGRE_PORT, rte_flow_item_nvgre) \
229 : : X(SET_BE16, nvgre_c_rsvd0_ver, v->c_k_s_rsvd0_ver, rte_flow_item_nvgre) \
230 : : X(SET_BE16, nvgre_protocol, v->protocol, rte_flow_item_nvgre) \
231 : : X(SET_BE32P, nvgre_dw1, &v->tni[0], rte_flow_item_nvgre) \
232 : : X(SET, meter_color, rte_col_2_mlx5_col(v->color), rte_flow_item_meter_color) \
233 : : X(SET_BE32, ipsec_spi, v->hdr.spi, rte_flow_item_esp) \
234 : : X(SET_BE32, ipsec_sequence_number, v->hdr.seq, rte_flow_item_esp) \
235 : : X(SET, ib_l4_udp_port, UDP_ROCEV2_PORT, rte_flow_item_ib_bth) \
236 : : X(SET, ib_l4_opcode, v->hdr.opcode, rte_flow_item_ib_bth) \
237 : : X(SET, random_number, v->value, rte_flow_item_random) \
238 : : X(SET, ib_l4_bth_a, v->hdr.a, rte_flow_item_ib_bth) \
239 : : X(SET, cvlan, STE_CVLAN, rte_flow_item_vlan) \
240 : : X(SET_BE16, inner_type, v->inner_type, rte_flow_item_vlan) \
241 : :
242 : : /* Item set function format */
243 : : #define X(set_type, func_name, value, item_type) \
244 : : static void mlx5dr_definer_##func_name##_set( \
245 : : struct mlx5dr_definer_fc *fc, \
246 : : const void *item_spec, \
247 : : uint8_t *tag) \
248 : : { \
249 : : __rte_unused const struct item_type *v = item_spec; \
250 : : DR_##set_type(tag, value, fc->byte_off, fc->bit_off, fc->bit_mask); \
251 : : }
252 [ # # # # : 0 : LIST_OF_FIELDS_INFO
# # # # #
# # # #
# ]
253 : : #undef X
254 : :
255 : : static void
256 : 0 : mlx5dr_definer_ones_set(struct mlx5dr_definer_fc *fc,
257 : : __rte_unused const void *item_spec,
258 : : __rte_unused uint8_t *tag)
259 : : {
260 [ # # # # : 0 : DR_SET(tag, -1, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
261 : 0 : }
262 : :
263 : : static void
264 : 0 : mlx5dr_definer_eth_first_vlan_q_set(struct mlx5dr_definer_fc *fc,
265 : : const void *item_spec,
266 : : uint8_t *tag)
267 : : {
268 : : const struct rte_flow_item_eth *v = item_spec;
269 : : uint8_t vlan_type;
270 : :
271 : 0 : vlan_type = v->has_vlan ? STE_CVLAN : STE_NO_VLAN;
272 : :
273 [ # # # # : 0 : DR_SET(tag, vlan_type, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
274 : 0 : }
275 : :
276 : : static void
277 : 0 : mlx5dr_definer_first_vlan_q_set(struct mlx5dr_definer_fc *fc,
278 : : const void *item_spec,
279 : : uint8_t *tag)
280 : : {
281 : : const struct rte_flow_item_vlan *v = item_spec;
282 : : uint8_t vlan_type;
283 : :
284 [ # # ]: 0 : vlan_type = v->has_more_vlan ? STE_SVLAN : STE_CVLAN;
285 : :
286 [ # # # # : 0 : DR_SET(tag, vlan_type, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
287 : 0 : }
288 : :
289 : : static void
290 : 0 : mlx5dr_definer_conntrack_mask(struct mlx5dr_definer_fc *fc,
291 : : const void *item_spec,
292 : : uint8_t *tag)
293 : : {
294 : : const struct rte_flow_item_conntrack *m = item_spec;
295 : : uint32_t reg_mask = 0;
296 : :
297 [ # # ]: 0 : if (m->flags & (RTE_FLOW_CONNTRACK_PKT_STATE_VALID |
298 : : RTE_FLOW_CONNTRACK_PKT_STATE_INVALID |
299 : : RTE_FLOW_CONNTRACK_PKT_STATE_DISABLED))
300 : : reg_mask |= (MLX5_CT_SYNDROME_VALID | MLX5_CT_SYNDROME_INVALID |
301 : : MLX5_CT_SYNDROME_TRAP);
302 : :
303 [ # # ]: 0 : if (m->flags & RTE_FLOW_CONNTRACK_PKT_STATE_CHANGED)
304 : 0 : reg_mask |= MLX5_CT_SYNDROME_STATE_CHANGE;
305 : :
306 [ # # ]: 0 : if (m->flags & RTE_FLOW_CONNTRACK_PKT_STATE_BAD)
307 : 0 : reg_mask |= MLX5_CT_SYNDROME_BAD_PACKET;
308 : :
309 [ # # # # : 0 : DR_SET(tag, reg_mask, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
310 : 0 : }
311 : :
312 : : static void
313 : 0 : mlx5dr_definer_conntrack_tag(struct mlx5dr_definer_fc *fc,
314 : : const void *item_spec,
315 : : uint8_t *tag)
316 : : {
317 : : const struct rte_flow_item_conntrack *v = item_spec;
318 : : uint32_t reg_value = 0;
319 : :
320 : : /* The conflict should be checked in the validation. */
321 : 0 : if (v->flags & RTE_FLOW_CONNTRACK_PKT_STATE_VALID)
322 : : reg_value |= MLX5_CT_SYNDROME_VALID;
323 : :
324 [ # # ]: 0 : if (v->flags & RTE_FLOW_CONNTRACK_PKT_STATE_CHANGED)
325 : : reg_value |= MLX5_CT_SYNDROME_STATE_CHANGE;
326 : :
327 [ # # ]: 0 : if (v->flags & RTE_FLOW_CONNTRACK_PKT_STATE_INVALID)
328 : 0 : reg_value |= MLX5_CT_SYNDROME_INVALID;
329 : :
330 [ # # ]: 0 : if (v->flags & RTE_FLOW_CONNTRACK_PKT_STATE_DISABLED)
331 : 0 : reg_value |= MLX5_CT_SYNDROME_TRAP;
332 : :
333 [ # # ]: 0 : if (v->flags & RTE_FLOW_CONNTRACK_PKT_STATE_BAD)
334 : 0 : reg_value |= MLX5_CT_SYNDROME_BAD_PACKET;
335 : :
336 [ # # # # : 0 : DR_SET(tag, reg_value, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
337 : 0 : }
338 : :
339 : : static void
340 : 0 : mlx5dr_definer_ptype_l2_set(struct mlx5dr_definer_fc *fc,
341 : : const void *item_spec,
342 : : uint8_t *tag)
343 : : {
344 : 0 : bool inner = (fc->fname == MLX5DR_DEFINER_FNAME_PTYPE_L2_I);
345 : : const struct rte_flow_item_ptype *v = item_spec;
346 : 0 : uint32_t packet_type = v->packet_type &
347 [ # # ]: 0 : (inner ? RTE_PTYPE_INNER_L2_MASK : RTE_PTYPE_L2_MASK);
348 : : uint8_t l2_type = STE_NO_VLAN;
349 : :
350 [ # # # # ]: 0 : if (packet_type == (inner ? RTE_PTYPE_INNER_L2_ETHER : RTE_PTYPE_L2_ETHER))
351 : : l2_type = STE_NO_VLAN;
352 [ # # # # ]: 0 : else if (packet_type == (inner ? RTE_PTYPE_INNER_L2_ETHER_VLAN : RTE_PTYPE_L2_ETHER_VLAN))
353 : : l2_type = STE_CVLAN;
354 [ # # # # ]: 0 : else if (packet_type == (inner ? RTE_PTYPE_INNER_L2_ETHER_QINQ : RTE_PTYPE_L2_ETHER_QINQ))
355 : : l2_type = STE_SVLAN;
356 : :
357 [ # # # # : 0 : DR_SET(tag, l2_type, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
358 : 0 : }
359 : :
360 : : static void
361 : 0 : mlx5dr_definer_ptype_l3_set(struct mlx5dr_definer_fc *fc,
362 : : const void *item_spec,
363 : : uint8_t *tag)
364 : : {
365 : 0 : bool inner = (fc->fname == MLX5DR_DEFINER_FNAME_PTYPE_L3_I);
366 : : const struct rte_flow_item_ptype *v = item_spec;
367 : 0 : uint32_t packet_type = v->packet_type &
368 [ # # ]: 0 : (inner ? RTE_PTYPE_INNER_L3_MASK : RTE_PTYPE_L3_MASK);
369 : : uint8_t l3_type = STE_NO_L3;
370 : :
371 [ # # # # ]: 0 : if (packet_type == (inner ? RTE_PTYPE_INNER_L3_IPV4 : RTE_PTYPE_L3_IPV4))
372 : : l3_type = STE_IPV4;
373 [ # # # # ]: 0 : else if (packet_type == (inner ? RTE_PTYPE_INNER_L3_IPV6 : RTE_PTYPE_L3_IPV6))
374 : : l3_type = STE_IPV6;
375 : :
376 [ # # # # : 0 : DR_SET(tag, l3_type, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
377 : 0 : }
378 : :
379 : : static void
380 : 0 : mlx5dr_definer_ptype_l4_set(struct mlx5dr_definer_fc *fc,
381 : : const void *item_spec,
382 : : uint8_t *tag)
383 : : {
384 : 0 : bool inner = (fc->fname == MLX5DR_DEFINER_FNAME_PTYPE_L4_I);
385 : : const struct rte_flow_item_ptype *v = item_spec;
386 : 0 : uint32_t packet_type = v->packet_type &
387 [ # # ]: 0 : (inner ? RTE_PTYPE_INNER_L4_MASK : RTE_PTYPE_L4_MASK);
388 : : uint8_t l4_type = STE_NO_L4;
389 : :
390 [ # # # # ]: 0 : if (packet_type == (inner ? RTE_PTYPE_INNER_L4_TCP : RTE_PTYPE_L4_TCP))
391 : : l4_type = STE_TCP;
392 [ # # # # ]: 0 : else if (packet_type == (inner ? RTE_PTYPE_INNER_L4_UDP : RTE_PTYPE_L4_UDP))
393 : : l4_type = STE_UDP;
394 [ # # # # ]: 0 : else if (packet_type == (inner ? RTE_PTYPE_INNER_L4_ESP : RTE_PTYPE_L4_ESP))
395 : : l4_type = STE_ESP;
396 : :
397 [ # # # # : 0 : DR_SET(tag, l4_type, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
398 : 0 : }
399 : :
400 : : static void
401 : 0 : mlx5dr_definer_ptype_l4_ext_set(struct mlx5dr_definer_fc *fc,
402 : : const void *item_spec,
403 : : uint8_t *tag)
404 : : {
405 : 0 : bool inner = (fc->fname == MLX5DR_DEFINER_FNAME_PTYPE_L4_EXT_I);
406 : : const struct rte_flow_item_ptype *v = item_spec;
407 : 0 : uint32_t packet_type = v->packet_type &
408 [ # # ]: 0 : (inner ? RTE_PTYPE_INNER_L4_MASK : RTE_PTYPE_L4_MASK);
409 : : uint8_t l4_type = STE_NO_L4;
410 : :
411 [ # # # # ]: 0 : if (packet_type == (inner ? RTE_PTYPE_INNER_L4_TCP : RTE_PTYPE_L4_TCP))
412 : : l4_type = STE_TCP;
413 [ # # # # ]: 0 : else if (packet_type == (inner ? RTE_PTYPE_INNER_L4_UDP : RTE_PTYPE_L4_UDP))
414 : : l4_type = STE_UDP;
415 [ # # # # ]: 0 : else if (packet_type == (inner ? RTE_PTYPE_INNER_L4_ICMP : RTE_PTYPE_L4_ICMP))
416 : : l4_type = STE_ICMP;
417 : : else if (packet_type == RTE_PTYPE_TUNNEL_ESP)
418 : : l4_type = STE_ESP;
419 : :
420 [ # # # # : 0 : DR_SET(tag, l4_type, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
421 : 0 : }
422 : :
423 : : static void
424 : 0 : mlx5dr_definer_ptype_tunnel_set(struct mlx5dr_definer_fc *fc,
425 : : const void *item_spec,
426 : : uint8_t *tag)
427 : : {
428 : : const struct rte_flow_item_ptype *v = item_spec;
429 : 0 : uint32_t packet_type = v->packet_type & RTE_PTYPE_TUNNEL_MASK;
430 : : uint8_t tun_type = STE_NO_TUN;
431 : :
432 [ # # ]: 0 : if (packet_type == RTE_PTYPE_TUNNEL_ESP)
433 : : tun_type = STE_ESP;
434 : :
435 [ # # # # : 0 : DR_SET(tag, tun_type, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
436 : 0 : }
437 : :
438 : : static void
439 : 0 : mlx5dr_definer_ptype_frag_set(struct mlx5dr_definer_fc *fc,
440 : : const void *item_spec,
441 : : uint8_t *tag)
442 : : {
443 : 0 : bool inner = (fc->fname == MLX5DR_DEFINER_FNAME_PTYPE_FRAG_I);
444 : : const struct rte_flow_item_ptype *v = item_spec;
445 : 0 : uint32_t packet_type = v->packet_type &
446 [ # # ]: 0 : (inner ? RTE_PTYPE_INNER_L4_FRAG : RTE_PTYPE_L4_FRAG);
447 : :
448 [ # # # # : 0 : DR_SET(tag, !!packet_type, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
449 : 0 : }
450 : :
451 : : static void
452 : 0 : mlx5dr_definer_compare_base_value_set(const void *item_spec,
453 : : uint8_t *tag)
454 : : {
455 : : uint32_t *ctrl = &(((uint32_t *)tag)[MLX5DR_DEFINER_COMPARE_STE_ARGUMENT_1]);
456 : : uint32_t *base = &(((uint32_t *)tag)[MLX5DR_DEFINER_COMPARE_STE_BASE_0]);
457 : : const struct rte_flow_item_compare *v = item_spec;
458 : : const struct rte_flow_field_data *a = &v->a;
459 : : const struct rte_flow_field_data *b = &v->b;
460 : : const uint32_t *value;
461 : :
462 : : value = (const uint32_t *)&b->value[0];
463 : :
464 [ # # # # ]: 0 : switch (a->field) {
465 : 0 : case RTE_FLOW_FIELD_RANDOM:
466 : 0 : *base = htobe32(*value << 16);
467 : 0 : break;
468 : 0 : case RTE_FLOW_FIELD_TAG:
469 : : case RTE_FLOW_FIELD_META:
470 : 0 : *base = htobe32(*value);
471 : 0 : break;
472 : 0 : case RTE_FLOW_FIELD_ESP_SEQ_NUM:
473 : 0 : *base = *value;
474 : 0 : break;
475 : : default:
476 : : break;
477 : : }
478 : :
479 [ # # ]: 0 : MLX5_SET(ste_match_4dw_range_ctrl_dw, ctrl, base0, 1);
480 : 0 : }
481 : :
482 : : static void
483 [ # # ]: 0 : mlx5dr_definer_compare_op_translate(enum rte_flow_item_compare_op op,
484 : : uint8_t *tag)
485 : : {
486 : : uint32_t *ctrl = &(((uint32_t *)tag)[MLX5DR_DEFINER_COMPARE_STE_ARGUMENT_1]);
487 : : uint8_t operator = 0;
488 : : uint8_t inverse = 0;
489 : :
490 : : switch (op) {
491 : : case RTE_FLOW_ITEM_COMPARE_EQ:
492 : : operator = 2;
493 : : break;
494 : : case RTE_FLOW_ITEM_COMPARE_NE:
495 : : operator = 2;
496 : : inverse = 1;
497 : : break;
498 : : case RTE_FLOW_ITEM_COMPARE_LT:
499 : : inverse = 1;
500 : : break;
501 : : case RTE_FLOW_ITEM_COMPARE_LE:
502 : : operator = 1;
503 : : break;
504 : : case RTE_FLOW_ITEM_COMPARE_GT:
505 : : operator = 1;
506 : : inverse = 1;
507 : : break;
508 : : case RTE_FLOW_ITEM_COMPARE_GE:
509 : : break;
510 : 0 : default:
511 : 0 : DR_LOG(ERR, "Invalid operation type %d", op);
512 : 0 : assert(false);
513 : : }
514 : :
515 [ # # ]: 0 : MLX5_SET(ste_match_4dw_range_ctrl_dw, ctrl, inverse0, inverse);
516 [ # # ]: 0 : MLX5_SET(ste_match_4dw_range_ctrl_dw, ctrl, operator0, operator);
517 : 0 : }
518 : :
519 : : static void
520 : : mlx5dr_definer_compare_arg_set(const void *item_spec,
521 : : uint8_t *tag)
522 : : {
523 : : const struct rte_flow_item_compare *v = item_spec;
524 : 0 : enum rte_flow_item_compare_op op = v->operation;
525 : :
526 : 0 : mlx5dr_definer_compare_op_translate(op, tag);
527 : : }
528 : :
529 : : static void
530 : 0 : mlx5dr_definer_compare_set(struct mlx5dr_definer_fc *fc,
531 : : const void *item_spec,
532 : : uint8_t *tag)
533 : : {
534 [ # # ]: 0 : if (fc->compare_idx == MLX5DR_DEFINER_COMPARE_ARGUMENT_0) {
535 : : mlx5dr_definer_compare_arg_set(item_spec, tag);
536 [ # # ]: 0 : if (fc->compare_set_base)
537 : 0 : mlx5dr_definer_compare_base_value_set(item_spec, tag);
538 : : }
539 : 0 : }
540 : :
541 : : static void
542 : 0 : mlx5dr_definer_integrity_set(struct mlx5dr_definer_fc *fc,
543 : : const void *item_spec,
544 : : uint8_t *tag)
545 : : {
546 : 0 : bool inner = (fc->fname == MLX5DR_DEFINER_FNAME_INTEGRITY_I);
547 : : const struct rte_flow_item_integrity *v = item_spec;
548 [ # # ]: 0 : uint32_t ok1_bits = DR_GET_32(tag, fc->byte_off, fc->bit_off, fc->bit_mask);
549 : :
550 [ # # ]: 0 : if (v->l3_ok)
551 [ # # ]: 0 : ok1_bits |= inner ? BIT(MLX5DR_DEFINER_OKS1_SECOND_L3_OK) :
552 : : BIT(MLX5DR_DEFINER_OKS1_FIRST_L3_OK);
553 : :
554 [ # # ]: 0 : if (v->ipv4_csum_ok)
555 [ # # ]: 0 : ok1_bits |= inner ? BIT(MLX5DR_DEFINER_OKS1_SECOND_IPV4_CSUM_OK) :
556 : : BIT(MLX5DR_DEFINER_OKS1_FIRST_IPV4_CSUM_OK);
557 : :
558 [ # # ]: 0 : if (v->l4_ok)
559 [ # # ]: 0 : ok1_bits |= inner ? BIT(MLX5DR_DEFINER_OKS1_SECOND_L4_OK) |
560 : : BIT(MLX5DR_DEFINER_OKS1_SECOND_L4_CSUM_OK) :
561 : : BIT(MLX5DR_DEFINER_OKS1_FIRST_L4_OK) |
562 : : BIT(MLX5DR_DEFINER_OKS1_FIRST_L4_CSUM_OK);
563 : :
564 [ # # ]: 0 : if (v->l4_csum_ok)
565 [ # # ]: 0 : ok1_bits |= inner ? BIT(MLX5DR_DEFINER_OKS1_SECOND_L4_CSUM_OK) :
566 : : BIT(MLX5DR_DEFINER_OKS1_FIRST_L4_CSUM_OK);
567 : :
568 [ # # # # : 0 : DR_SET(tag, ok1_bits, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
569 : 0 : }
570 : :
571 : : static void
572 : 0 : mlx5dr_definer_ipv6_routing_ext_set(struct mlx5dr_definer_fc *fc,
573 : : const void *item,
574 : : uint8_t *tag)
575 : : {
576 : : const struct rte_flow_item_ipv6_routing_ext *v = item;
577 : : uint32_t val;
578 : :
579 : 0 : val = v->hdr.next_hdr << __mlx5_dw_bit_off(header_ipv6_routing_ext, next_hdr);
580 : 0 : val |= v->hdr.type << __mlx5_dw_bit_off(header_ipv6_routing_ext, type);
581 : 0 : val |= v->hdr.segments_left <<
582 : : __mlx5_dw_bit_off(header_ipv6_routing_ext, segments_left);
583 [ # # ]: 0 : DR_SET(tag, val, fc->byte_off, 0, fc->bit_mask);
584 : 0 : }
585 : :
586 : : static void
587 : 0 : mlx5dr_definer_ecpri_common_set(struct mlx5dr_definer_fc *fc,
588 : : const void *item,
589 : : uint8_t *tag)
590 : : {
591 : : const struct rte_flow_item_ecpri *ec = item;
592 : : uint32_t val;
593 : :
594 : 0 : val = ec->hdr.common.u32;
595 : :
596 : 0 : DR_SET_BE32(tag, val, fc->byte_off, 0, fc->bit_mask);
597 : 0 : }
598 : :
599 : : static void
600 : 0 : mlx5dr_definer_ecpri_body_set(struct mlx5dr_definer_fc *fc,
601 : : const void *item,
602 : : uint8_t *tag)
603 : : {
604 : : const struct rte_flow_item_ecpri *ec = item;
605 : : uint32_t val, idx;
606 : :
607 : :
608 : 0 : idx = fc->fname - MLX5DR_DEFINER_FNAME_FLEX_PARSER_0;
609 : : /* The 1st DW is used for common field, indeed, there are only 2 DWs. */
610 : 0 : val = ec->hdr.dummy[idx - 1];
611 : :
612 : 0 : DR_SET_BE32(tag, val, fc->byte_off, 0, fc->bit_mask);
613 : 0 : }
614 : :
615 : : static void
616 : 0 : mlx5dr_definer_flex_parser_set(struct mlx5dr_definer_fc *fc,
617 : : const void *item,
618 : : uint8_t *tag, bool is_inner)
619 : : {
620 : : const struct rte_flow_item_flex *flex = item;
621 : : uint32_t byte_off, val, idx;
622 : : int ret;
623 : :
624 : 0 : val = 0;
625 : : byte_off = MLX5_BYTE_OFF(definer_hl, flex_parser.flex_parser_0);
626 : 0 : idx = fc->fname - MLX5DR_DEFINER_FNAME_FLEX_PARSER_0;
627 : 0 : byte_off -= idx * sizeof(uint32_t);
628 : 0 : ret = mlx5_flex_get_parser_value_per_byte_off(flex, flex->handle, byte_off,
629 : : is_inner, &val);
630 [ # # # # ]: 0 : if (ret == -1 || !val)
631 : 0 : return;
632 : :
633 [ # # ]: 0 : DR_SET(tag, val, fc->byte_off, 0, fc->bit_mask);
634 : : }
635 : :
636 : : static void
637 : 0 : mlx5dr_definer_flex_parser_inner_set(struct mlx5dr_definer_fc *fc,
638 : : const void *item,
639 : : uint8_t *tag)
640 : : {
641 : 0 : mlx5dr_definer_flex_parser_set(fc, item, tag, true);
642 : 0 : }
643 : :
644 : : static void
645 : 0 : mlx5dr_definer_flex_parser_outer_set(struct mlx5dr_definer_fc *fc,
646 : : const void *item,
647 : : uint8_t *tag)
648 : : {
649 : 0 : mlx5dr_definer_flex_parser_set(fc, item, tag, false);
650 : 0 : }
651 : :
652 : : static void
653 : 0 : mlx5dr_definer_gre_key_set(struct mlx5dr_definer_fc *fc,
654 : : const void *item_spec,
655 : : uint8_t *tag)
656 : : {
657 : : const rte_be32_t *v = item_spec;
658 : :
659 : 0 : DR_SET_BE32(tag, *v, fc->byte_off, fc->bit_off, fc->bit_mask);
660 : 0 : }
661 : :
662 : : static void
663 : 0 : mlx5dr_definer_ipv6_tos_set(struct mlx5dr_definer_fc *fc,
664 : : const void *item_spec,
665 : : uint8_t *tag)
666 : : {
667 : : const struct rte_flow_item_ipv6 *v = item_spec;
668 [ # # ]: 0 : uint8_t tos = DR_GET(header_ipv6_vtc, &v->hdr.vtc_flow, tos);
669 : :
670 [ # # # # : 0 : DR_SET(tag, tos, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
671 : 0 : }
672 : :
673 : : static void
674 : 0 : mlx5dr_definer_icmp_dw1_set(struct mlx5dr_definer_fc *fc,
675 : : const void *item_spec,
676 : : uint8_t *tag)
677 : : {
678 : : const struct rte_flow_item_icmp *v = item_spec;
679 : : rte_be32_t icmp_dw1;
680 : :
681 : 0 : icmp_dw1 = (v->hdr.icmp_type << __mlx5_dw_bit_off(header_icmp, type)) |
682 : 0 : (v->hdr.icmp_code << __mlx5_dw_bit_off(header_icmp, code)) |
683 [ # # ]: 0 : (rte_be_to_cpu_16(v->hdr.icmp_cksum) << __mlx5_dw_bit_off(header_icmp, cksum));
684 : :
685 [ # # # # : 0 : DR_SET(tag, icmp_dw1, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
686 : 0 : }
687 : :
688 : : static void
689 : 0 : mlx5dr_definer_icmp_dw2_set(struct mlx5dr_definer_fc *fc,
690 : : const void *item_spec,
691 : : uint8_t *tag)
692 : : {
693 : : const struct rte_flow_item_icmp *v = item_spec;
694 : : rte_be32_t icmp_dw2;
695 : :
696 [ # # ]: 0 : icmp_dw2 = (rte_be_to_cpu_16(v->hdr.icmp_ident) << __mlx5_dw_bit_off(header_icmp, ident)) |
697 [ # # ]: 0 : (rte_be_to_cpu_16(v->hdr.icmp_seq_nb) << __mlx5_dw_bit_off(header_icmp, seq_nb));
698 : :
699 [ # # # # : 0 : DR_SET(tag, icmp_dw2, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
700 : 0 : }
701 : :
702 : : static void
703 : 0 : mlx5dr_definer_icmp6_dw1_set(struct mlx5dr_definer_fc *fc,
704 : : const void *item_spec,
705 : : uint8_t *tag)
706 : : {
707 : : const struct rte_flow_item_icmp6 *v = item_spec;
708 : : rte_be32_t icmp_dw1;
709 : :
710 : 0 : icmp_dw1 = (v->type << __mlx5_dw_bit_off(header_icmp, type)) |
711 : 0 : (v->code << __mlx5_dw_bit_off(header_icmp, code)) |
712 [ # # ]: 0 : (rte_be_to_cpu_16(v->checksum) << __mlx5_dw_bit_off(header_icmp, cksum));
713 : :
714 [ # # # # : 0 : DR_SET(tag, icmp_dw1, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
715 : 0 : }
716 : :
717 : : static void
718 : 0 : mlx5dr_definer_icmp6_echo_dw1_mask_set(struct mlx5dr_definer_fc *fc,
719 : : __rte_unused const void *item_spec,
720 : : uint8_t *tag)
721 : : {
722 : 0 : const struct rte_flow_item_icmp6 spec = {0xFF, 0xFF, 0x0};
723 : 0 : mlx5dr_definer_icmp6_dw1_set(fc, &spec, tag);
724 : 0 : }
725 : :
726 : : static void
727 : 0 : mlx5dr_definer_icmp6_echo_request_dw1_set(struct mlx5dr_definer_fc *fc,
728 : : __rte_unused const void *item_spec,
729 : : uint8_t *tag)
730 : : {
731 : 0 : const struct rte_flow_item_icmp6 spec = {RTE_ICMP6_ECHO_REQUEST, 0, 0};
732 : 0 : mlx5dr_definer_icmp6_dw1_set(fc, &spec, tag);
733 : 0 : }
734 : :
735 : : static void
736 : 0 : mlx5dr_definer_icmp6_echo_reply_dw1_set(struct mlx5dr_definer_fc *fc,
737 : : __rte_unused const void *item_spec,
738 : : uint8_t *tag)
739 : : {
740 : 0 : const struct rte_flow_item_icmp6 spec = {RTE_ICMP6_ECHO_REPLY, 0, 0};
741 : 0 : mlx5dr_definer_icmp6_dw1_set(fc, &spec, tag);
742 : 0 : }
743 : :
744 : : static void
745 : 0 : mlx5dr_definer_icmp6_echo_dw2_set(struct mlx5dr_definer_fc *fc,
746 : : const void *item_spec,
747 : : uint8_t *tag)
748 : : {
749 : : const struct rte_flow_item_icmp6_echo *v = item_spec;
750 : : rte_be32_t dw2;
751 : :
752 [ # # ]: 0 : dw2 = (rte_be_to_cpu_16(v->hdr.identifier) << __mlx5_dw_bit_off(header_icmp, ident)) |
753 [ # # ]: 0 : (rte_be_to_cpu_16(v->hdr.sequence) << __mlx5_dw_bit_off(header_icmp, seq_nb));
754 : :
755 [ # # # # : 0 : DR_SET(tag, dw2, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
756 : 0 : }
757 : :
758 : : static void
759 : 0 : mlx5dr_definer_ipv6_flow_label_set(struct mlx5dr_definer_fc *fc,
760 : : const void *item_spec,
761 : : uint8_t *tag)
762 : : {
763 : : const struct rte_flow_item_ipv6 *v = item_spec;
764 [ # # ]: 0 : uint32_t flow_label = DR_GET(header_ipv6_vtc, &v->hdr.vtc_flow, flow_label);
765 : :
766 [ # # # # : 0 : DR_SET(tag, flow_label, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
767 : 0 : }
768 : :
769 : : static void
770 : 0 : mlx5dr_definer_vport_set(struct mlx5dr_definer_fc *fc,
771 : : const void *item_spec,
772 : : uint8_t *tag)
773 : : {
774 : : const struct rte_flow_item_ethdev *v = item_spec;
775 : : const struct flow_hw_port_info *port_info = NULL;
776 : : uint32_t regc_value;
777 : :
778 [ # # ]: 0 : if (v)
779 [ # # ]: 0 : port_info = flow_hw_conv_port_id(fc->dr_ctx, v->port_id);
780 [ # # ]: 0 : if (unlikely(!port_info))
781 : : regc_value = BAD_PORT;
782 : : else
783 : 0 : regc_value = port_info->regc_value >> fc->bit_off;
784 : :
785 : : /* Bit offset is set to 0 to since regc value is 32bit */
786 [ # # # # : 0 : DR_SET(tag, regc_value, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
787 : 0 : }
788 : :
789 : : static struct mlx5dr_definer_fc *
790 : 0 : mlx5dr_definer_get_mpls_fc(struct mlx5dr_definer_conv_data *cd, bool inner)
791 : : {
792 : 0 : uint8_t mpls_idx = cd->mpls_idx;
793 : : struct mlx5dr_definer_fc *fc;
794 : :
795 [ # # # # : 0 : switch (mpls_idx) {
# # ]
796 : 0 : case 0:
797 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(MPLS0, inner)];
798 : 0 : DR_CALC_SET_HDR(fc, mpls_inner, mpls0_label);
799 : 0 : break;
800 : 0 : case 1:
801 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(MPLS1, inner)];
802 : 0 : DR_CALC_SET_HDR(fc, mpls_inner, mpls1_label);
803 : 0 : break;
804 : 0 : case 2:
805 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(MPLS2, inner)];
806 : 0 : DR_CALC_SET_HDR(fc, mpls_inner, mpls2_label);
807 : 0 : break;
808 : 0 : case 3:
809 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(MPLS3, inner)];
810 : 0 : DR_CALC_SET_HDR(fc, mpls_inner, mpls3_label);
811 : 0 : break;
812 : 0 : case 4:
813 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(MPLS4, inner)];
814 : 0 : DR_CALC_SET_HDR(fc, mpls_inner, mpls4_label);
815 : 0 : break;
816 : 0 : default:
817 : 0 : rte_errno = ENOTSUP;
818 : 0 : DR_LOG(ERR, "MPLS index %d is not supported", mpls_idx);
819 : 0 : return NULL;
820 : : }
821 : :
822 : : return fc;
823 : : }
824 : :
825 : : static struct mlx5dr_definer_fc *
826 : 0 : mlx5dr_definer_get_mpls_oks_fc(struct mlx5dr_definer_conv_data *cd, bool inner)
827 : : {
828 : 0 : uint8_t mpls_idx = cd->mpls_idx;
829 : : struct mlx5dr_definer_fc *fc;
830 : :
831 [ # # # # : 0 : switch (mpls_idx) {
# # ]
832 : 0 : case 0:
833 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(OKS2_MPLS0, inner)];
834 : 0 : DR_CALC_SET_HDR(fc, oks2, second_mpls0_qualifier);
835 : 0 : break;
836 : 0 : case 1:
837 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(OKS2_MPLS1, inner)];
838 : 0 : DR_CALC_SET_HDR(fc, oks2, second_mpls1_qualifier);
839 : 0 : break;
840 : 0 : case 2:
841 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(OKS2_MPLS2, inner)];
842 : 0 : DR_CALC_SET_HDR(fc, oks2, second_mpls2_qualifier);
843 : 0 : break;
844 : 0 : case 3:
845 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(OKS2_MPLS3, inner)];
846 : 0 : DR_CALC_SET_HDR(fc, oks2, second_mpls3_qualifier);
847 : 0 : break;
848 : 0 : case 4:
849 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(OKS2_MPLS4, inner)];
850 : 0 : DR_CALC_SET_HDR(fc, oks2, second_mpls4_qualifier);
851 : 0 : break;
852 : 0 : default:
853 : 0 : rte_errno = ENOTSUP;
854 : 0 : DR_LOG(ERR, "MPLS index %d is not supported", mpls_idx);
855 : 0 : return NULL;
856 : : }
857 : :
858 : : return fc;
859 : : }
860 : :
861 : : static void
862 : 0 : mlx5dr_definer_mpls_label_set(struct mlx5dr_definer_fc *fc,
863 : : const void *item_spec,
864 : : uint8_t *tag)
865 : : {
866 : : const struct rte_flow_item_mpls *v = item_spec;
867 : :
868 : 0 : memcpy(tag + fc->byte_off, v->label_tc_s, sizeof(v->label_tc_s));
869 : 0 : memcpy(tag + fc->byte_off + sizeof(v->label_tc_s), &v->ttl, sizeof(v->ttl));
870 : 0 : }
871 : :
872 : : static void
873 : 0 : mlx5dr_definer_geneve_vni_set(struct mlx5dr_definer_fc *fc,
874 : : const void *item_spec,
875 : : uint8_t *tag)
876 : : {
877 : : const struct rte_flow_item_geneve *v = item_spec;
878 : :
879 : 0 : memcpy(tag + fc->byte_off, v->vni, sizeof(v->vni));
880 : 0 : }
881 : :
882 : : static void
883 : 0 : mlx5dr_definer_geneve_opt_ctrl_set(struct mlx5dr_definer_fc *fc,
884 : : const void *item_spec,
885 : : uint8_t *tag)
886 : : {
887 : : const struct rte_flow_item_geneve_opt *v = item_spec;
888 : : uint32_t dw0 = 0;
889 : :
890 : 0 : dw0 |= v->option_type << __mlx5_dw_bit_off(header_geneve_opt, type);
891 [ # # ]: 0 : dw0 |= rte_cpu_to_be_16(v->option_class) << __mlx5_dw_bit_off(header_geneve_opt, class);
892 [ # # # # : 0 : DR_SET(tag, dw0, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
893 : 0 : }
894 : :
895 : : static void
896 : 0 : mlx5dr_definer_geneve_opt_data_set(struct mlx5dr_definer_fc *fc,
897 : : const void *item_spec,
898 : : uint8_t *tag)
899 : : {
900 : : const struct rte_flow_item_geneve_opt *v = item_spec;
901 : :
902 : 0 : DR_SET_BE32(tag, v->data[fc->extra_data], fc->byte_off, fc->bit_off, fc->bit_mask);
903 : 0 : }
904 : :
905 : : static void
906 : 0 : mlx5dr_definer_ib_l4_qp_set(struct mlx5dr_definer_fc *fc,
907 : : const void *item_spec,
908 : : uint8_t *tag)
909 : : {
910 : : const struct rte_flow_item_ib_bth *v = item_spec;
911 : :
912 : 0 : memcpy(tag + fc->byte_off, &v->hdr.dst_qp, sizeof(v->hdr.dst_qp));
913 : 0 : }
914 : :
915 : : static void
916 : 0 : mlx5dr_definer_vxlan_gpe_vni_set(struct mlx5dr_definer_fc *fc,
917 : : const void *item_spec,
918 : : uint8_t *tag)
919 : : {
920 : : const struct rte_flow_item_vxlan_gpe *v = item_spec;
921 : :
922 : 0 : memcpy(tag + fc->byte_off, v->vni, sizeof(v->vni));
923 : 0 : }
924 : :
925 : : static void
926 : 0 : mlx5dr_definer_vxlan_gpe_rsvd0_set(struct mlx5dr_definer_fc *fc,
927 : : const void *item_spec,
928 : : uint8_t *tag)
929 : : {
930 : : const struct rte_flow_item_vxlan_gpe *v = item_spec;
931 : : uint16_t rsvd0;
932 : :
933 : 0 : rsvd0 = (v->rsvd0[0] << 8 | v->rsvd0[1]);
934 [ # # # # : 0 : DR_SET(tag, rsvd0, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
935 : 0 : }
936 : :
937 : : static void
938 : 0 : mlx5dr_definer_tx_queue_set(struct mlx5dr_definer_fc *fc,
939 : : const void *item_spec,
940 : : uint8_t *tag)
941 : : {
942 : : const struct rte_flow_item_tx_queue *v = item_spec;
943 : : uint32_t sqn = 0;
944 : : int ret;
945 : :
946 [ # # ]: 0 : ret = flow_hw_conv_sqn(fc->extra_data, v->tx_queue, &sqn);
947 [ # # ]: 0 : if (unlikely(ret))
948 : : sqn = BAD_SQN;
949 : :
950 [ # # # # : 0 : DR_SET(tag, sqn, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
951 : 0 : }
952 : :
953 : : static int
954 : 0 : mlx5dr_definer_conv_item_eth(struct mlx5dr_definer_conv_data *cd,
955 : : struct rte_flow_item *item,
956 : : int item_idx)
957 : : {
958 : 0 : const struct rte_flow_item_eth *m = item->mask;
959 : 0 : uint8_t empty_mac[RTE_ETHER_ADDR_LEN] = {0};
960 : : struct mlx5dr_definer_fc *fc;
961 : 0 : bool inner = cd->tunnel;
962 : :
963 [ # # ]: 0 : if (!m)
964 : : return 0;
965 : :
966 [ # # ]: 0 : if (m->reserved) {
967 : 0 : rte_errno = ENOTSUP;
968 : 0 : return rte_errno;
969 : : }
970 : :
971 [ # # ]: 0 : if (m->hdr.ether_type) {
972 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(ETH_TYPE, inner)];
973 : 0 : fc->item_idx = item_idx;
974 : 0 : fc->tag_set = &mlx5dr_definer_eth_type_set;
975 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l3_ethertype, inner);
976 : : }
977 : :
978 : : /* Check SMAC 47_16 */
979 [ # # ]: 0 : if (memcmp(m->hdr.src_addr.addr_bytes, empty_mac, 4)) {
980 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(ETH_SMAC_48_16, inner)];
981 : 0 : fc->item_idx = item_idx;
982 : 0 : fc->tag_set = &mlx5dr_definer_eth_smac_47_16_set;
983 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2_src, smac_47_16, inner);
984 : : }
985 : :
986 : : /* Check SMAC 15_0 */
987 [ # # ]: 0 : if (memcmp(m->hdr.src_addr.addr_bytes + 4, empty_mac + 4, 2)) {
988 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(ETH_SMAC_15_0, inner)];
989 : 0 : fc->item_idx = item_idx;
990 : 0 : fc->tag_set = &mlx5dr_definer_eth_smac_15_0_set;
991 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2_src, smac_15_0, inner);
992 : : }
993 : :
994 : : /* Check DMAC 47_16 */
995 [ # # ]: 0 : if (memcmp(m->hdr.dst_addr.addr_bytes, empty_mac, 4)) {
996 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(ETH_DMAC_48_16, inner)];
997 : 0 : fc->item_idx = item_idx;
998 : 0 : fc->tag_set = &mlx5dr_definer_eth_dmac_47_16_set;
999 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, dmac_47_16, inner);
1000 : : }
1001 : :
1002 : : /* Check DMAC 15_0 */
1003 [ # # ]: 0 : if (memcmp(m->hdr.dst_addr.addr_bytes + 4, empty_mac + 4, 2)) {
1004 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(ETH_DMAC_15_0, inner)];
1005 : 0 : fc->item_idx = item_idx;
1006 : 0 : fc->tag_set = &mlx5dr_definer_eth_dmac_15_0_set;
1007 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, dmac_15_0, inner);
1008 : : }
1009 : :
1010 [ # # ]: 0 : if (m->has_vlan) {
1011 : : /* Mark packet as tagged (CVLAN) */
1012 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(VLAN_TYPE, inner)];
1013 : 0 : fc->item_idx = item_idx;
1014 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1015 : 0 : fc->tag_set = &mlx5dr_definer_eth_first_vlan_q_set;
1016 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, first_vlan_qualifier, inner);
1017 : : }
1018 : :
1019 : : return 0;
1020 : : }
1021 : :
1022 : : static int
1023 : 0 : mlx5dr_definer_conv_item_vlan(struct mlx5dr_definer_conv_data *cd,
1024 : : struct rte_flow_item *item,
1025 : : int item_idx)
1026 : : {
1027 : 0 : const struct rte_flow_item_vlan *m = item->mask;
1028 : : struct mlx5dr_definer_fc *fc;
1029 : 0 : bool inner = cd->tunnel;
1030 : :
1031 [ # # ]: 0 : if (!cd->relaxed) {
1032 : : /* Mark packet as tagged (CVLAN) */
1033 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(VLAN_TYPE, inner)];
1034 : 0 : fc->item_idx = item_idx;
1035 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1036 : 0 : fc->tag_set = &mlx5dr_definer_cvlan_set;
1037 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, first_vlan_qualifier, inner);
1038 : : }
1039 : :
1040 [ # # ]: 0 : if (!m)
1041 : : return 0;
1042 : :
1043 [ # # ]: 0 : if (m->reserved) {
1044 : 0 : rte_errno = ENOTSUP;
1045 : 0 : return rte_errno;
1046 : : }
1047 : :
1048 [ # # ]: 0 : if (m->has_more_vlan) {
1049 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(VLAN_TYPE, inner)];
1050 : 0 : fc->item_idx = item_idx;
1051 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1052 : 0 : fc->tag_set = &mlx5dr_definer_first_vlan_q_set;
1053 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, first_vlan_qualifier, inner);
1054 : : }
1055 : :
1056 [ # # ]: 0 : if (m->hdr.vlan_tci) {
1057 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(VLAN_TCI, inner)];
1058 : 0 : fc->item_idx = item_idx;
1059 : 0 : fc->tag_set = &mlx5dr_definer_tci_set;
1060 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, tci, inner);
1061 : : }
1062 : :
1063 [ # # ]: 0 : if (m->hdr.eth_proto) {
1064 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(ETH_TYPE, inner)];
1065 : 0 : fc->item_idx = item_idx;
1066 : 0 : fc->tag_set = &mlx5dr_definer_inner_type_set;
1067 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l3_ethertype, inner);
1068 : : }
1069 : :
1070 : : return 0;
1071 : : }
1072 : :
1073 : : static int
1074 : 0 : mlx5dr_definer_conv_item_ipv4(struct mlx5dr_definer_conv_data *cd,
1075 : : struct rte_flow_item *item,
1076 : : int item_idx)
1077 : : {
1078 : 0 : const struct rte_ipv4_hdr *m = item->mask;
1079 : 0 : const struct rte_ipv4_hdr *l = item->last;
1080 : : struct mlx5dr_definer_fc *fc;
1081 : 0 : bool inner = cd->tunnel;
1082 : :
1083 [ # # ]: 0 : if (!cd->relaxed) {
1084 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_VERSION, inner)];
1085 : 0 : fc->item_idx = item_idx;
1086 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_version_set;
1087 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1088 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l3_type, inner);
1089 : :
1090 : : /* Overwrite - Unset ethertype if present */
1091 [ # # ]: 0 : memset(&cd->fc[DR_CALC_FNAME(ETH_TYPE, inner)], 0, sizeof(*fc));
1092 : : }
1093 : :
1094 [ # # ]: 0 : if (!m)
1095 : : return 0;
1096 : :
1097 [ # # # # ]: 0 : if (m->hdr_checksum ||
1098 [ # # # # ]: 0 : (l && (l->next_proto_id || l->type_of_service))) {
1099 : 0 : rte_errno = ENOTSUP;
1100 : 0 : return rte_errno;
1101 : : }
1102 : :
1103 [ # # ]: 0 : if (m->version) {
1104 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_VERSION, inner)];
1105 : 0 : fc->item_idx = item_idx;
1106 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_version_set;
1107 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1108 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l3_type, inner);
1109 : : }
1110 : :
1111 [ # # ]: 0 : if (m->fragment_offset) {
1112 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_FRAG, inner)];
1113 : 0 : fc->item_idx = item_idx;
1114 [ # # # # ]: 0 : if (rte_be_to_cpu_16(m->fragment_offset) == 0x3fff) {
1115 : 0 : fc->tag_set = &mlx5dr_definer_ip_fragmented_set;
1116 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, ip_fragmented, inner);
1117 : : } else {
1118 [ # # # # ]: 0 : fc->is_range = l && l->fragment_offset;
1119 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_frag_set;
1120 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, ipv4_frag, inner);
1121 : : }
1122 : : }
1123 : :
1124 [ # # ]: 0 : if (m->next_proto_id) {
1125 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
1126 : 0 : fc->item_idx = item_idx;
1127 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_next_proto_set;
1128 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, protocol_next_header, inner);
1129 : : }
1130 : :
1131 [ # # ]: 0 : if (m->packet_id) {
1132 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_ID, inner)];
1133 : 0 : fc->item_idx = item_idx;
1134 [ # # # # ]: 0 : fc->is_range = l && l->packet_id;
1135 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_identification_set;
1136 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, identification, inner);
1137 : : }
1138 : :
1139 [ # # ]: 0 : if (m->total_length) {
1140 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_LEN, inner)];
1141 : 0 : fc->item_idx = item_idx;
1142 [ # # # # ]: 0 : fc->is_range = l && l->total_length;
1143 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_len_set;
1144 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, ipv4_total_length, inner);
1145 : : }
1146 : :
1147 [ # # ]: 0 : if (m->dst_addr) {
1148 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV4_DST, inner)];
1149 : 0 : fc->item_idx = item_idx;
1150 [ # # # # ]: 0 : fc->is_range = l && l->dst_addr;
1151 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_dst_addr_set;
1152 [ # # ]: 0 : DR_CALC_SET(fc, ipv4_src_dest, destination_address, inner);
1153 : : }
1154 : :
1155 [ # # ]: 0 : if (m->src_addr) {
1156 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV4_SRC, inner)];
1157 : 0 : fc->item_idx = item_idx;
1158 [ # # # # ]: 0 : fc->is_range = l && l->src_addr;
1159 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_src_addr_set;
1160 [ # # ]: 0 : DR_CALC_SET(fc, ipv4_src_dest, source_address, inner);
1161 : : }
1162 : :
1163 [ # # ]: 0 : if (m->ihl) {
1164 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV4_IHL, inner)];
1165 : 0 : fc->item_idx = item_idx;
1166 [ # # # # ]: 0 : fc->is_range = l && l->ihl;
1167 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_ihl_set;
1168 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, ihl, inner);
1169 : : }
1170 : :
1171 [ # # ]: 0 : if (m->time_to_live) {
1172 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_TTL, inner)];
1173 : 0 : fc->item_idx = item_idx;
1174 [ # # # # ]: 0 : fc->is_range = l && l->time_to_live;
1175 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_time_to_live_set;
1176 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, time_to_live_hop_limit, inner);
1177 : : }
1178 : :
1179 [ # # ]: 0 : if (m->type_of_service) {
1180 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_TOS, inner)];
1181 : 0 : fc->item_idx = item_idx;
1182 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_tos_set;
1183 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, tos, inner);
1184 : : }
1185 : :
1186 : : return 0;
1187 : : }
1188 : :
1189 : : static int
1190 : 0 : mlx5dr_definer_conv_item_ipv6(struct mlx5dr_definer_conv_data *cd,
1191 : : struct rte_flow_item *item,
1192 : : int item_idx)
1193 : : {
1194 : 0 : const struct rte_flow_item_ipv6 *m = item->mask;
1195 : 0 : const struct rte_flow_item_ipv6 *l = item->last;
1196 : : struct mlx5dr_definer_fc *fc;
1197 : 0 : bool inner = cd->tunnel;
1198 : :
1199 [ # # ]: 0 : if (!cd->relaxed) {
1200 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_VERSION, inner)];
1201 : 0 : fc->item_idx = item_idx;
1202 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_version_set;
1203 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1204 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l3_type, inner);
1205 : :
1206 : : /* Overwrite - Unset ethertype if present */
1207 [ # # ]: 0 : memset(&cd->fc[DR_CALC_FNAME(ETH_TYPE, inner)], 0, sizeof(*fc));
1208 : : }
1209 : :
1210 [ # # ]: 0 : if (!m)
1211 : : return 0;
1212 : :
1213 : 0 : if (m->has_hop_ext || m->has_route_ext || m->has_auth_ext ||
1214 : : m->has_esp_ext || m->has_dest_ext || m->has_mobil_ext ||
1215 [ # # # # ]: 0 : m->has_hip_ext || m->has_shim6_ext ||
1216 [ # # # # : 0 : (l && (l->has_frag_ext || l->hdr.vtc_flow || l->hdr.proto ||
# # # # ]
1217 [ # # ]: 0 : !is_mem_zero(l->hdr.src_addr.a, 16) ||
1218 : 0 : !is_mem_zero(l->hdr.dst_addr.a, 16)))) {
1219 : 0 : rte_errno = ENOTSUP;
1220 : 0 : return rte_errno;
1221 : : }
1222 : :
1223 [ # # ]: 0 : if (m->has_frag_ext) {
1224 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_FRAG, inner)];
1225 : 0 : fc->item_idx = item_idx;
1226 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_frag_set;
1227 [ # # ]: 0 : DR_CALC_SET(fc, eth_l4, ip_fragmented, inner);
1228 : : }
1229 : :
1230 [ # # # # ]: 0 : if (DR_GET(header_ipv6_vtc, &m->hdr.vtc_flow, version)) {
1231 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_VERSION, inner)];
1232 : 0 : fc->item_idx = item_idx;
1233 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_version_set;
1234 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1235 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l3_type, inner);
1236 : : }
1237 : :
1238 [ # # # # ]: 0 : if (DR_GET(header_ipv6_vtc, &m->hdr.vtc_flow, tos)) {
1239 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_TOS, inner)];
1240 : 0 : fc->item_idx = item_idx;
1241 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_tos_set;
1242 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, tos, inner);
1243 : : }
1244 : :
1245 [ # # # # ]: 0 : if (DR_GET(header_ipv6_vtc, &m->hdr.vtc_flow, flow_label)) {
1246 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_FLOW_LABEL, inner)];
1247 : 0 : fc->item_idx = item_idx;
1248 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_flow_label_set;
1249 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, flow_label, inner);
1250 : : }
1251 : :
1252 [ # # ]: 0 : if (m->hdr.payload_len) {
1253 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_LEN, inner)];
1254 : 0 : fc->item_idx = item_idx;
1255 [ # # # # ]: 0 : fc->is_range = l && l->hdr.payload_len;
1256 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_payload_len_set;
1257 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, ipv6_payload_length, inner);
1258 : : }
1259 : :
1260 [ # # ]: 0 : if (m->hdr.proto) {
1261 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
1262 : 0 : fc->item_idx = item_idx;
1263 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_proto_set;
1264 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, protocol_next_header, inner);
1265 : : }
1266 : :
1267 [ # # ]: 0 : if (m->hdr.hop_limits) {
1268 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_TTL, inner)];
1269 : 0 : fc->item_idx = item_idx;
1270 [ # # # # ]: 0 : fc->is_range = l && l->hdr.hop_limits;
1271 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_hop_limits_set;
1272 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, time_to_live_hop_limit, inner);
1273 : : }
1274 : :
1275 [ # # ]: 0 : if (!is_mem_zero(m->hdr.src_addr.a, 4)) {
1276 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_SRC_127_96, inner)];
1277 : 0 : fc->item_idx = item_idx;
1278 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_src_addr_127_96_set;
1279 [ # # ]: 0 : DR_CALC_SET(fc, ipv6_src, ipv6_address_127_96, inner);
1280 : : }
1281 : :
1282 [ # # ]: 0 : if (!is_mem_zero(m->hdr.src_addr.a + 4, 4)) {
1283 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_SRC_95_64, inner)];
1284 : 0 : fc->item_idx = item_idx;
1285 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_src_addr_95_64_set;
1286 [ # # ]: 0 : DR_CALC_SET(fc, ipv6_src, ipv6_address_95_64, inner);
1287 : : }
1288 : :
1289 [ # # ]: 0 : if (!is_mem_zero(m->hdr.src_addr.a + 8, 4)) {
1290 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_SRC_63_32, inner)];
1291 : 0 : fc->item_idx = item_idx;
1292 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_src_addr_63_32_set;
1293 [ # # ]: 0 : DR_CALC_SET(fc, ipv6_src, ipv6_address_63_32, inner);
1294 : : }
1295 : :
1296 [ # # ]: 0 : if (!is_mem_zero(m->hdr.src_addr.a + 12, 4)) {
1297 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_SRC_31_0, inner)];
1298 : 0 : fc->item_idx = item_idx;
1299 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_src_addr_31_0_set;
1300 [ # # ]: 0 : DR_CALC_SET(fc, ipv6_src, ipv6_address_31_0, inner);
1301 : : }
1302 : :
1303 [ # # ]: 0 : if (!is_mem_zero(m->hdr.dst_addr.a, 4)) {
1304 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_DST_127_96, inner)];
1305 : 0 : fc->item_idx = item_idx;
1306 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_dst_addr_127_96_set;
1307 [ # # ]: 0 : DR_CALC_SET(fc, ipv6_dst, ipv6_address_127_96, inner);
1308 : : }
1309 : :
1310 [ # # ]: 0 : if (!is_mem_zero(m->hdr.dst_addr.a + 4, 4)) {
1311 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_DST_95_64, inner)];
1312 : 0 : fc->item_idx = item_idx;
1313 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_dst_addr_95_64_set;
1314 [ # # ]: 0 : DR_CALC_SET(fc, ipv6_dst, ipv6_address_95_64, inner);
1315 : : }
1316 : :
1317 [ # # ]: 0 : if (!is_mem_zero(m->hdr.dst_addr.a + 8, 4)) {
1318 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_DST_63_32, inner)];
1319 : 0 : fc->item_idx = item_idx;
1320 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_dst_addr_63_32_set;
1321 [ # # ]: 0 : DR_CALC_SET(fc, ipv6_dst, ipv6_address_63_32, inner);
1322 : : }
1323 : :
1324 [ # # ]: 0 : if (!is_mem_zero(m->hdr.dst_addr.a + 12, 4)) {
1325 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IPV6_DST_31_0, inner)];
1326 : 0 : fc->item_idx = item_idx;
1327 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_dst_addr_31_0_set;
1328 [ # # ]: 0 : DR_CALC_SET(fc, ipv6_dst, ipv6_address_31_0, inner);
1329 : : }
1330 : :
1331 : : return 0;
1332 : : }
1333 : :
1334 : : static int
1335 : 0 : mlx5dr_definer_conv_item_udp(struct mlx5dr_definer_conv_data *cd,
1336 : : struct rte_flow_item *item,
1337 : : int item_idx)
1338 : : {
1339 : 0 : const struct rte_flow_item_udp *m = item->mask;
1340 : 0 : const struct rte_flow_item_udp *l = item->last;
1341 : : struct mlx5dr_definer_fc *fc;
1342 : 0 : bool inner = cd->tunnel;
1343 : :
1344 : : /* Set match on L4 type UDP */
1345 [ # # ]: 0 : if (!cd->relaxed) {
1346 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
1347 [ # # ]: 0 : if (!fc->not_overwrite) {
1348 : 0 : fc->item_idx = item_idx;
1349 : 0 : fc->tag_set = &mlx5dr_definer_udp_protocol_set;
1350 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1351 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, inner);
1352 : : }
1353 : : }
1354 : :
1355 [ # # ]: 0 : if (!m)
1356 : : return 0;
1357 : :
1358 [ # # # # ]: 0 : if (m->hdr.dgram_cksum || m->hdr.dgram_len) {
1359 : 0 : rte_errno = ENOTSUP;
1360 : 0 : return rte_errno;
1361 : : }
1362 : :
1363 [ # # ]: 0 : if (m->hdr.src_port) {
1364 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(L4_SPORT, inner)];
1365 : 0 : fc->item_idx = item_idx;
1366 [ # # # # ]: 0 : fc->is_range = l && l->hdr.src_port;
1367 : 0 : fc->tag_set = &mlx5dr_definer_udp_src_port_set;
1368 [ # # ]: 0 : DR_CALC_SET(fc, eth_l4, source_port, inner);
1369 : : }
1370 : :
1371 [ # # ]: 0 : if (m->hdr.dst_port) {
1372 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(L4_DPORT, inner)];
1373 : 0 : fc->item_idx = item_idx;
1374 [ # # # # ]: 0 : fc->is_range = l && l->hdr.dst_port;
1375 : 0 : fc->tag_set = &mlx5dr_definer_udp_dst_port_set;
1376 [ # # ]: 0 : DR_CALC_SET(fc, eth_l4, destination_port, inner);
1377 : : }
1378 : :
1379 : : return 0;
1380 : : }
1381 : :
1382 : : static int
1383 : 0 : mlx5dr_definer_conv_item_tcp(struct mlx5dr_definer_conv_data *cd,
1384 : : struct rte_flow_item *item,
1385 : : int item_idx)
1386 : : {
1387 : 0 : const struct rte_flow_item_tcp *m = item->mask;
1388 : 0 : const struct rte_flow_item_tcp *l = item->last;
1389 : : struct mlx5dr_definer_fc *fc;
1390 : 0 : bool inner = cd->tunnel;
1391 : :
1392 : : /* Overwrite match on L4 type TCP */
1393 [ # # ]: 0 : if (!cd->relaxed) {
1394 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
1395 [ # # ]: 0 : if (!fc->not_overwrite) {
1396 : 0 : fc->item_idx = item_idx;
1397 : 0 : fc->tag_set = &mlx5dr_definer_tcp_protocol_set;
1398 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1399 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, inner);
1400 : : }
1401 : : }
1402 : :
1403 [ # # ]: 0 : if (!m)
1404 : : return 0;
1405 : :
1406 [ # # # # : 0 : if (m->hdr.sent_seq || m->hdr.recv_ack || m->hdr.data_off ||
# # ]
1407 [ # # # # : 0 : m->hdr.rx_win || m->hdr.cksum || m->hdr.tcp_urp) {
# # ]
1408 : 0 : rte_errno = ENOTSUP;
1409 : 0 : return rte_errno;
1410 : : }
1411 : :
1412 [ # # ]: 0 : if (m->hdr.tcp_flags) {
1413 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(TCP_FLAGS, inner)];
1414 : 0 : fc->item_idx = item_idx;
1415 [ # # # # ]: 0 : fc->is_range = l && l->hdr.tcp_flags;
1416 : 0 : fc->tag_set = &mlx5dr_definer_tcp_flags_set;
1417 [ # # ]: 0 : DR_CALC_SET(fc, eth_l4, tcp_flags, inner);
1418 : : }
1419 : :
1420 [ # # ]: 0 : if (m->hdr.src_port) {
1421 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(L4_SPORT, inner)];
1422 : 0 : fc->item_idx = item_idx;
1423 [ # # # # ]: 0 : fc->is_range = l && l->hdr.src_port;
1424 : 0 : fc->tag_set = &mlx5dr_definer_tcp_src_port_set;
1425 [ # # ]: 0 : DR_CALC_SET(fc, eth_l4, source_port, inner);
1426 : : }
1427 : :
1428 [ # # ]: 0 : if (m->hdr.dst_port) {
1429 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(L4_DPORT, inner)];
1430 : 0 : fc->item_idx = item_idx;
1431 [ # # # # ]: 0 : fc->is_range = l && l->hdr.dst_port;
1432 : 0 : fc->tag_set = &mlx5dr_definer_tcp_dst_port_set;
1433 [ # # ]: 0 : DR_CALC_SET(fc, eth_l4, destination_port, inner);
1434 : : }
1435 : :
1436 : : return 0;
1437 : : }
1438 : :
1439 : : static int
1440 : 0 : mlx5dr_definer_conv_item_gtp(struct mlx5dr_definer_conv_data *cd,
1441 : : struct rte_flow_item *item,
1442 : : int item_idx)
1443 : : {
1444 : 0 : struct mlx5dr_cmd_query_caps *caps = cd->ctx->caps;
1445 : 0 : const struct rte_flow_item_gtp *m = item->mask;
1446 : : struct mlx5dr_definer_fc *fc;
1447 : :
1448 [ # # ]: 0 : if (cd->tunnel) {
1449 : 0 : DR_LOG(ERR, "Inner GTPU item not supported");
1450 : 0 : rte_errno = ENOTSUP;
1451 : 0 : return rte_errno;
1452 : : }
1453 : :
1454 : : /* Overwrite GTPU dest port if not present */
1455 : 0 : fc = &cd->fc[DR_CALC_FNAME(L4_DPORT, false)];
1456 [ # # # # ]: 0 : if (!fc->tag_set && !cd->relaxed) {
1457 : 0 : fc->item_idx = item_idx;
1458 : 0 : fc->tag_set = &mlx5dr_definer_gtp_udp_port_set;
1459 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1460 : 0 : DR_CALC_SET(fc, eth_l4, destination_port, false);
1461 : : }
1462 : :
1463 [ # # ]: 0 : if (!m)
1464 : : return 0;
1465 : :
1466 [ # # ]: 0 : if (m->msg_len) {
1467 : 0 : rte_errno = ENOTSUP;
1468 : 0 : return rte_errno;
1469 : : }
1470 : :
1471 [ # # ]: 0 : if (m->hdr.teid) {
1472 [ # # ]: 0 : if (!(caps->flex_protocols & MLX5_HCA_FLEX_GTPU_TEID_ENABLED)) {
1473 : 0 : rte_errno = ENOTSUP;
1474 : 0 : return rte_errno;
1475 : : }
1476 : : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GTP_TEID];
1477 : 0 : fc->item_idx = item_idx;
1478 : 0 : fc->tag_set = &mlx5dr_definer_gtp_teid_set;
1479 : 0 : fc->bit_mask = __mlx5_mask(header_gtp, teid);
1480 : 0 : fc->byte_off = caps->format_select_gtpu_dw_1 * DW_SIZE;
1481 : : }
1482 : :
1483 [ # # ]: 0 : if (m->hdr.gtp_hdr_info) {
1484 [ # # ]: 0 : if (!(caps->flex_protocols & MLX5_HCA_FLEX_GTPU_DW_0_ENABLED)) {
1485 : 0 : rte_errno = ENOTSUP;
1486 : 0 : return rte_errno;
1487 : : }
1488 : : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GTP_FLAGS];
1489 : 0 : fc->item_idx = item_idx;
1490 : 0 : fc->tag_set = &mlx5dr_definer_gtp_flags_set;
1491 : 0 : fc->bit_mask = __mlx5_mask(header_gtp, v_pt_rsv_flags);
1492 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gtp, v_pt_rsv_flags);
1493 : 0 : fc->byte_off = caps->format_select_gtpu_dw_0 * DW_SIZE;
1494 : : }
1495 : :
1496 : :
1497 [ # # ]: 0 : if (m->hdr.msg_type) {
1498 [ # # ]: 0 : if (!(caps->flex_protocols & MLX5_HCA_FLEX_GTPU_DW_0_ENABLED)) {
1499 : 0 : rte_errno = ENOTSUP;
1500 : 0 : return rte_errno;
1501 : : }
1502 : : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GTP_MSG_TYPE];
1503 : 0 : fc->item_idx = item_idx;
1504 : 0 : fc->tag_set = &mlx5dr_definer_gtp_msg_type_set;
1505 : 0 : fc->bit_mask = __mlx5_mask(header_gtp, msg_type);
1506 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gtp, msg_type);
1507 : 0 : fc->byte_off = caps->format_select_gtpu_dw_0 * DW_SIZE;
1508 : : }
1509 : :
1510 : : return 0;
1511 : : }
1512 : :
1513 : : static int
1514 : 0 : mlx5dr_definer_conv_item_gtp_psc(struct mlx5dr_definer_conv_data *cd,
1515 : : struct rte_flow_item *item,
1516 : : int item_idx)
1517 : : {
1518 : 0 : struct mlx5dr_cmd_query_caps *caps = cd->ctx->caps;
1519 : 0 : const struct rte_flow_item_gtp_psc *m = item->mask;
1520 : : struct mlx5dr_definer_fc *fc;
1521 : :
1522 : : /* Overwrite GTP extension flag to be 1 */
1523 [ # # ]: 0 : if (!cd->relaxed) {
1524 [ # # ]: 0 : if (!(caps->flex_protocols & MLX5_HCA_FLEX_GTPU_DW_0_ENABLED)) {
1525 : 0 : rte_errno = ENOTSUP;
1526 : 0 : return rte_errno;
1527 : : }
1528 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GTP_EXT_FLAG];
1529 : 0 : fc->item_idx = item_idx;
1530 : 0 : fc->tag_set = &mlx5dr_definer_ones_set;
1531 : 0 : fc->bit_mask = __mlx5_mask(header_gtp, ext_hdr_flag);
1532 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gtp, ext_hdr_flag);
1533 : 0 : fc->byte_off = caps->format_select_gtpu_dw_0 * DW_SIZE;
1534 : : }
1535 : :
1536 : : /* Overwrite next extension header type */
1537 [ # # ]: 0 : if (!cd->relaxed) {
1538 [ # # ]: 0 : if (!(caps->flex_protocols & MLX5_HCA_FLEX_GTPU_DW_2_ENABLED)) {
1539 : 0 : rte_errno = ENOTSUP;
1540 : 0 : return rte_errno;
1541 : : }
1542 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GTP_NEXT_EXT_HDR];
1543 : 0 : fc->item_idx = item_idx;
1544 : 0 : fc->tag_set = &mlx5dr_definer_gtp_next_ext_hdr_set;
1545 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1546 : 0 : fc->bit_mask = __mlx5_mask(header_opt_gtp, next_ext_hdr_type);
1547 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_opt_gtp, next_ext_hdr_type);
1548 : 0 : fc->byte_off = caps->format_select_gtpu_dw_2 * DW_SIZE;
1549 : : }
1550 : :
1551 [ # # ]: 0 : if (!m)
1552 : : return 0;
1553 : :
1554 [ # # ]: 0 : if (m->hdr.type) {
1555 [ # # ]: 0 : if (!(caps->flex_protocols & MLX5_HCA_FLEX_GTPU_FIRST_EXT_DW_0_ENABLED)) {
1556 : 0 : rte_errno = ENOTSUP;
1557 : 0 : return rte_errno;
1558 : : }
1559 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GTP_EXT_HDR_PDU];
1560 : 0 : fc->item_idx = item_idx;
1561 : 0 : fc->tag_set = &mlx5dr_definer_gtp_ext_hdr_pdu_set;
1562 : 0 : fc->bit_mask = __mlx5_mask(header_gtp_psc, pdu_type);
1563 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gtp_psc, pdu_type);
1564 : 0 : fc->byte_off = caps->format_select_gtpu_ext_dw_0 * DW_SIZE;
1565 : : }
1566 : :
1567 [ # # ]: 0 : if (m->hdr.qfi) {
1568 [ # # ]: 0 : if (!(caps->flex_protocols & MLX5_HCA_FLEX_GTPU_FIRST_EXT_DW_0_ENABLED)) {
1569 : 0 : rte_errno = ENOTSUP;
1570 : 0 : return rte_errno;
1571 : : }
1572 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GTP_EXT_HDR_QFI];
1573 : 0 : fc->item_idx = item_idx;
1574 : 0 : fc->tag_set = &mlx5dr_definer_gtp_ext_hdr_qfi_set;
1575 : 0 : fc->bit_mask = __mlx5_mask(header_gtp_psc, qfi);
1576 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gtp_psc, qfi);
1577 : 0 : fc->byte_off = caps->format_select_gtpu_ext_dw_0 * DW_SIZE;
1578 : : }
1579 : :
1580 : : return 0;
1581 : : }
1582 : :
1583 : : static int
1584 : 0 : mlx5dr_definer_conv_item_port(struct mlx5dr_definer_conv_data *cd,
1585 : : struct rte_flow_item *item,
1586 : : int item_idx)
1587 : : {
1588 : 0 : struct mlx5dr_cmd_query_caps *caps = cd->ctx->caps;
1589 [ # # ]: 0 : uint16_t port_id = item->mask ?
1590 : : ((const struct rte_flow_item_ethdev *)(item->mask))->port_id : 0;
1591 : : struct mlx5dr_definer_fc *fc;
1592 : :
1593 [ # # ]: 0 : if (port_id) {
1594 [ # # ]: 0 : if (!caps->wire_regc_mask) {
1595 : 0 : DR_LOG(ERR, "Port ID item not supported, missing wire REGC mask");
1596 : 0 : rte_errno = ENOTSUP;
1597 : 0 : return rte_errno;
1598 : : }
1599 : :
1600 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_VPORT_REG_C_0];
1601 : 0 : fc->item_idx = item_idx;
1602 : 0 : fc->tag_set = &mlx5dr_definer_vport_set;
1603 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1604 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_0);
1605 : 0 : fc->bit_off = rte_ctz32(caps->wire_regc_mask);
1606 : 0 : fc->bit_mask = caps->wire_regc_mask >> fc->bit_off;
1607 : 0 : fc->dr_ctx = cd->ctx;
1608 : : }
1609 : :
1610 : : return 0;
1611 : : }
1612 : :
1613 : : static int
1614 : 0 : mlx5dr_definer_conv_item_vxlan(struct mlx5dr_definer_conv_data *cd,
1615 : : struct rte_flow_item *item,
1616 : : int item_idx)
1617 : : {
1618 : 0 : const struct rte_flow_item_vxlan *m = item->mask;
1619 : : struct mlx5dr_definer_fc *fc;
1620 : 0 : bool inner = cd->tunnel;
1621 : :
1622 [ # # ]: 0 : if (inner) {
1623 : 0 : DR_LOG(ERR, "Inner VXLAN item not supported");
1624 : 0 : rte_errno = ENOTSUP;
1625 : 0 : return rte_errno;
1626 : : }
1627 : :
1628 : : /* In order to match on VXLAN we must match on ip_protocol and l4_dport */
1629 [ # # ]: 0 : if (!cd->relaxed) {
1630 : 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
1631 [ # # ]: 0 : if (!fc->tag_set) {
1632 : 0 : fc->item_idx = item_idx;
1633 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1634 : 0 : fc->tag_set = &mlx5dr_definer_udp_protocol_set;
1635 : 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, inner);
1636 : : }
1637 : :
1638 : 0 : fc = &cd->fc[DR_CALC_FNAME(L4_DPORT, inner)];
1639 [ # # ]: 0 : if (!fc->tag_set) {
1640 : 0 : fc->item_idx = item_idx;
1641 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1642 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_udp_port_set;
1643 : 0 : DR_CALC_SET(fc, eth_l4, destination_port, inner);
1644 : : }
1645 : : }
1646 : :
1647 [ # # ]: 0 : if (!m)
1648 : : return 0;
1649 : :
1650 [ # # ]: 0 : if (m->hdr.vx_flags) {
1651 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_VXLAN_DW0];
1652 : 0 : fc->item_idx = item_idx;
1653 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_vx_flags_set;
1654 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
1655 : : }
1656 : :
1657 [ # # ]: 0 : if (m->hdr.vx_vni) {
1658 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_VXLAN_DW1];
1659 : 0 : fc->item_idx = item_idx;
1660 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_vx_vni_set;
1661 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_1);
1662 : : }
1663 : :
1664 : : return 0;
1665 : : }
1666 : :
1667 : : static int
1668 : 0 : mlx5dr_definer_conv_item_mpls(struct mlx5dr_definer_conv_data *cd,
1669 : : struct rte_flow_item *item,
1670 : : int item_idx)
1671 : : {
1672 : 0 : const struct rte_flow_item_mpls *m = item->mask;
1673 : : struct mlx5dr_definer_fc *fc;
1674 : : bool is_udp;
1675 : :
1676 : : /* If no protocol is set - assume MPLSoUDP */
1677 [ # # ]: 0 : if (!cd->relaxed) {
1678 : : /* In order to match on MPLS we must match on ip_protocol and l4_dport. */
1679 : 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, false)];
1680 [ # # ]: 0 : if (!fc->tag_set) {
1681 : 0 : fc->item_idx = item_idx;
1682 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1683 : 0 : fc->tag_set = &mlx5dr_definer_udp_protocol_set;
1684 : 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, false);
1685 : : }
1686 : 0 : is_udp = (fc->tag_set == &mlx5dr_definer_udp_protocol_set);
1687 : :
1688 [ # # ]: 0 : if (is_udp) {
1689 : : /* Set UDP dest port to MPLS. */
1690 : : fc = &cd->fc[DR_CALC_FNAME(L4_DPORT, false)];
1691 [ # # ]: 0 : if (!fc->tag_set) {
1692 : 0 : fc->item_idx = item_idx;
1693 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1694 : 0 : fc->tag_set = &mlx5dr_definer_mpls_udp_port_set;
1695 : 0 : DR_CALC_SET(fc, eth_l4, destination_port, false);
1696 : : }
1697 : : }
1698 : : }
1699 : :
1700 [ # # # # : 0 : if (m && (!is_mem_zero(m->label_tc_s, 3) || m->ttl)) {
# # ]
1701 : : /* According to HW MPLSoUDP is handled as inner */
1702 : 0 : fc = mlx5dr_definer_get_mpls_fc(cd, true);
1703 [ # # ]: 0 : if (!fc)
1704 : 0 : return rte_errno;
1705 : :
1706 : 0 : fc->item_idx = item_idx;
1707 : 0 : fc->tag_set = &mlx5dr_definer_mpls_label_set;
1708 : : } else { /* Mask relevant oks2 bit, indicates MPLS label exists.
1709 : : * According to HW MPLSoUDP is handled as inner
1710 : : */
1711 : 0 : fc = mlx5dr_definer_get_mpls_oks_fc(cd, true);
1712 [ # # ]: 0 : if (!fc)
1713 : 0 : return rte_errno;
1714 : :
1715 : 0 : fc->item_idx = item_idx;
1716 : 0 : fc->tag_set = mlx5dr_definer_ones_set;
1717 : : }
1718 : :
1719 : : return 0;
1720 : : }
1721 : :
1722 : : static struct mlx5dr_definer_fc *
1723 : 0 : mlx5dr_definer_get_register_fc(struct mlx5dr_definer_conv_data *cd, int reg)
1724 : : {
1725 : : struct mlx5dr_definer_fc *fc;
1726 : :
1727 [ # # # # : 0 : switch (reg) {
# # # # #
# # # # #
# ]
1728 : 0 : case REG_C_0:
1729 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_0];
1730 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_0);
1731 : 0 : break;
1732 : 0 : case REG_C_1:
1733 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_1];
1734 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_1);
1735 : 0 : break;
1736 : 0 : case REG_C_2:
1737 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_2];
1738 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_2);
1739 : 0 : break;
1740 : 0 : case REG_C_3:
1741 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_3];
1742 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_3);
1743 : 0 : break;
1744 : 0 : case REG_C_4:
1745 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_4];
1746 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_4);
1747 : 0 : break;
1748 : 0 : case REG_C_5:
1749 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_5];
1750 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_5);
1751 : 0 : break;
1752 : 0 : case REG_C_6:
1753 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_6];
1754 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_6);
1755 : 0 : break;
1756 : 0 : case REG_C_7:
1757 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_7];
1758 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_7);
1759 : 0 : break;
1760 : 0 : case REG_C_8:
1761 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_8];
1762 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_8);
1763 : 0 : break;
1764 : 0 : case REG_C_9:
1765 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_9];
1766 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_9);
1767 : 0 : break;
1768 : 0 : case REG_C_10:
1769 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_10];
1770 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_10);
1771 : 0 : break;
1772 : 0 : case REG_C_11:
1773 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_11];
1774 : 0 : DR_CALC_SET_HDR(fc, registers, register_c_11);
1775 : 0 : break;
1776 : 0 : case REG_A:
1777 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_A];
1778 : 0 : DR_CALC_SET_HDR(fc, metadata, general_purpose);
1779 : 0 : break;
1780 : 0 : case REG_B:
1781 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_REG_B];
1782 : 0 : DR_CALC_SET_HDR(fc, metadata, metadata_to_cqe);
1783 : 0 : break;
1784 : 0 : default:
1785 : 0 : rte_errno = ENOTSUP;
1786 : 0 : return NULL;
1787 : : }
1788 : :
1789 : : return fc;
1790 : : }
1791 : :
1792 : : static int
1793 : 0 : mlx5dr_definer_conv_item_tag(struct mlx5dr_definer_conv_data *cd,
1794 : : struct rte_flow_item *item,
1795 : : int item_idx)
1796 : : {
1797 : 0 : const struct rte_flow_item_tag *m = item->mask;
1798 : 0 : const struct rte_flow_item_tag *v = item->spec;
1799 : 0 : const struct rte_flow_item_tag *l = item->last;
1800 : : struct mlx5dr_definer_fc *fc;
1801 : : int reg;
1802 : :
1803 [ # # ]: 0 : if (!m || !v)
1804 : : return 0;
1805 : :
1806 [ # # ]: 0 : if (item->type == RTE_FLOW_ITEM_TYPE_TAG)
1807 : 0 : reg = flow_hw_get_reg_id_from_ctx(cd->ctx,
1808 : : RTE_FLOW_ITEM_TYPE_TAG,
1809 : : cd->table_type,
1810 : 0 : v->index);
1811 : : else
1812 : 0 : reg = (int)v->index;
1813 : :
1814 [ # # ]: 0 : if (reg <= 0) {
1815 : 0 : DR_LOG(ERR, "Invalid register for item tag");
1816 : 0 : rte_errno = EINVAL;
1817 : 0 : return rte_errno;
1818 : : }
1819 : :
1820 : 0 : fc = mlx5dr_definer_get_register_fc(cd, reg);
1821 [ # # ]: 0 : if (!fc)
1822 : 0 : return rte_errno;
1823 : :
1824 : 0 : fc->item_idx = item_idx;
1825 [ # # # # ]: 0 : fc->is_range = l && l->index;
1826 : 0 : fc->tag_set = &mlx5dr_definer_tag_set;
1827 : :
1828 : 0 : return 0;
1829 : : }
1830 : :
1831 : : static void
1832 : 0 : mlx5dr_definer_quota_set(struct mlx5dr_definer_fc *fc,
1833 : : const void *item_data, uint8_t *tag)
1834 : : {
1835 : : /**
1836 : : * MLX5 PMD implements QUOTA with Meter object.
1837 : : * PMD Quota action translation implicitly increments
1838 : : * Meter register value after HW assigns it.
1839 : : * Meter register values are:
1840 : : * HW QUOTA(HW+1) QUOTA state
1841 : : * RED 0 1 (01b) BLOCK
1842 : : * YELLOW 1 2 (10b) PASS
1843 : : * GREEN 2 3 (11b) PASS
1844 : : *
1845 : : * Quota item checks Meter register bit 1 value to determine state:
1846 : : * SPEC MASK
1847 : : * PASS 2 (10b) 2 (10b)
1848 : : * BLOCK 0 (00b) 2 (10b)
1849 : : *
1850 : : * item_data is NULL when template quota item is non-masked:
1851 : : * .. / quota / ..
1852 : : */
1853 : :
1854 : : const struct rte_flow_item_quota *quota = item_data;
1855 : : uint32_t val;
1856 : :
1857 [ # # # # ]: 0 : if (quota && quota->state == RTE_FLOW_QUOTA_STATE_BLOCK)
1858 : : val = MLX5DR_DEFINER_QUOTA_BLOCK;
1859 : : else
1860 : : val = MLX5DR_DEFINER_QUOTA_PASS;
1861 : :
1862 [ # # # # : 0 : DR_SET(tag, val, fc->byte_off, fc->bit_off, fc->bit_mask);
# # # # ]
1863 : 0 : }
1864 : :
1865 : : static int
1866 : 0 : mlx5dr_definer_conv_item_quota(struct mlx5dr_definer_conv_data *cd,
1867 : : __rte_unused struct rte_flow_item *item,
1868 : : int item_idx)
1869 : : {
1870 : 0 : int mtr_reg = flow_hw_get_reg_id_from_ctx(cd->ctx,
1871 : : RTE_FLOW_ITEM_TYPE_METER_COLOR,
1872 : : cd->table_type, 0);
1873 : : struct mlx5dr_definer_fc *fc;
1874 : :
1875 [ # # ]: 0 : if (mtr_reg < 0) {
1876 : 0 : rte_errno = EINVAL;
1877 : 0 : return rte_errno;
1878 : : }
1879 : :
1880 : 0 : fc = mlx5dr_definer_get_register_fc(cd, mtr_reg);
1881 [ # # ]: 0 : if (!fc)
1882 : 0 : return rte_errno;
1883 : :
1884 : 0 : fc->tag_set = &mlx5dr_definer_quota_set;
1885 : 0 : fc->item_idx = item_idx;
1886 : 0 : return 0;
1887 : : }
1888 : :
1889 : : static int
1890 : 0 : mlx5dr_definer_conv_item_metadata(struct mlx5dr_definer_conv_data *cd,
1891 : : struct rte_flow_item *item,
1892 : : int item_idx)
1893 : : {
1894 : 0 : const struct rte_flow_item_meta *m = item->mask;
1895 : 0 : const struct rte_flow_item_meta *l = item->last;
1896 : : struct mlx5dr_definer_fc *fc;
1897 : : int reg;
1898 : :
1899 [ # # ]: 0 : if (!m)
1900 : : return 0;
1901 : :
1902 : 0 : reg = flow_hw_get_reg_id_from_ctx(cd->ctx, RTE_FLOW_ITEM_TYPE_META,
1903 : : cd->table_type, -1);
1904 : : if (reg <= 0) {
1905 : 0 : DR_LOG(ERR, "Invalid register for item metadata");
1906 : 0 : rte_errno = EINVAL;
1907 : 0 : return rte_errno;
1908 : : }
1909 : :
1910 : 0 : fc = mlx5dr_definer_get_register_fc(cd, reg);
1911 [ # # ]: 0 : if (!fc)
1912 : 0 : return rte_errno;
1913 : :
1914 : 0 : fc->item_idx = item_idx;
1915 [ # # # # ]: 0 : fc->is_range = l && l->data;
1916 : 0 : fc->tag_set = &mlx5dr_definer_metadata_set;
1917 : :
1918 : 0 : return 0;
1919 : : }
1920 : :
1921 : : static int
1922 : 0 : mlx5dr_definer_conv_item_tx_queue(struct mlx5dr_definer_conv_data *cd,
1923 : : struct rte_flow_item *item,
1924 : : int item_idx)
1925 : : {
1926 : 0 : const struct rte_flow_item_tx_queue *m = item->mask;
1927 : : struct mlx5dr_definer_fc *fc;
1928 : :
1929 [ # # ]: 0 : if (!m)
1930 : : return 0;
1931 : :
1932 [ # # ]: 0 : if (m->tx_queue) {
1933 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_SOURCE_QP];
1934 : 0 : fc->item_idx = item_idx;
1935 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1936 : 0 : fc->tag_set = &mlx5dr_definer_tx_queue_set;
1937 : : /* User extra_data to save DPDK port_id. */
1938 : 0 : fc->extra_data = flow_hw_get_port_id(cd->ctx);
1939 [ # # ]: 0 : if (fc->extra_data == UINT16_MAX) {
1940 : 0 : DR_LOG(ERR, "Invalid port for item tx_queue");
1941 : 0 : rte_errno = EINVAL;
1942 : 0 : return rte_errno;
1943 : : }
1944 : 0 : DR_CALC_SET_HDR(fc, source_qp_gvmi, source_qp);
1945 : : }
1946 : :
1947 : : return 0;
1948 : : }
1949 : :
1950 : : static int
1951 : : mlx5dr_definer_conv_item_sq(struct mlx5dr_definer_conv_data *cd,
1952 : : struct rte_flow_item *item,
1953 : : int item_idx)
1954 : : {
1955 : 0 : const struct mlx5_rte_flow_item_sq *m = item->mask;
1956 : : struct mlx5dr_definer_fc *fc;
1957 : :
1958 [ # # ]: 0 : if (!m)
1959 : : return 0;
1960 : :
1961 [ # # ]: 0 : if (m->queue) {
1962 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_SOURCE_QP];
1963 : 0 : fc->item_idx = item_idx;
1964 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1965 : 0 : fc->tag_set = &mlx5dr_definer_source_qp_set;
1966 : 0 : DR_CALC_SET_HDR(fc, source_qp_gvmi, source_qp);
1967 : : }
1968 : :
1969 : : return 0;
1970 : : }
1971 : :
1972 : : static int
1973 : 0 : mlx5dr_definer_conv_item_gre(struct mlx5dr_definer_conv_data *cd,
1974 : : struct rte_flow_item *item,
1975 : : int item_idx)
1976 : : {
1977 : 0 : const struct rte_flow_item_gre *m = item->mask;
1978 : : struct mlx5dr_definer_fc *fc;
1979 : 0 : bool inner = cd->tunnel;
1980 : :
1981 [ # # ]: 0 : if (inner) {
1982 : 0 : DR_LOG(ERR, "Inner GRE item not supported");
1983 : 0 : rte_errno = ENOTSUP;
1984 : 0 : return rte_errno;
1985 : : }
1986 : :
1987 [ # # ]: 0 : if (!cd->relaxed) {
1988 : 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
1989 : 0 : fc->item_idx = item_idx;
1990 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
1991 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_protocol_gre_set;
1992 : 0 : DR_CALC_SET(fc, eth_l3, protocol_next_header, inner);
1993 : : }
1994 : :
1995 [ # # ]: 0 : if (!m)
1996 : : return 0;
1997 : :
1998 [ # # ]: 0 : if (m->c_rsvd0_ver) {
1999 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GRE_C_VER];
2000 : 0 : fc->item_idx = item_idx;
2001 : 0 : fc->tag_set = &mlx5dr_definer_gre_c_ver_set;
2002 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2003 : 0 : fc->bit_mask = __mlx5_mask(header_gre, c_rsvd0_ver);
2004 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gre, c_rsvd0_ver);
2005 : : }
2006 : :
2007 [ # # ]: 0 : if (m->protocol) {
2008 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GRE_PROTOCOL];
2009 : 0 : fc->item_idx = item_idx;
2010 : 0 : fc->tag_set = &mlx5dr_definer_gre_protocol_type_set;
2011 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2012 : 0 : fc->byte_off += MLX5_BYTE_OFF(header_gre, gre_protocol);
2013 : 0 : fc->bit_mask = __mlx5_mask(header_gre, gre_protocol);
2014 : : fc->bit_off = __mlx5_dw_bit_off(header_gre, gre_protocol);
2015 : : }
2016 : :
2017 : : return 0;
2018 : : }
2019 : :
2020 : : static int
2021 : 0 : mlx5dr_definer_conv_item_gre_opt(struct mlx5dr_definer_conv_data *cd,
2022 : : struct rte_flow_item *item,
2023 : : int item_idx)
2024 : : {
2025 : 0 : const struct rte_flow_item_gre_opt *m = item->mask;
2026 : : struct mlx5dr_definer_fc *fc;
2027 : :
2028 [ # # ]: 0 : if (!cd->relaxed) {
2029 : 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, false)];
2030 [ # # ]: 0 : if (!fc->tag_set) {
2031 : 0 : fc->item_idx = item_idx;
2032 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2033 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_protocol_gre_set;
2034 : 0 : DR_CALC_SET(fc, eth_l3, protocol_next_header, false);
2035 : : }
2036 : : }
2037 : :
2038 [ # # ]: 0 : if (!m)
2039 : : return 0;
2040 : :
2041 [ # # ]: 0 : if (m->checksum_rsvd.checksum) {
2042 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GRE_OPT_CHECKSUM];
2043 : 0 : fc->item_idx = item_idx;
2044 : 0 : fc->tag_set = &mlx5dr_definer_gre_opt_checksum_set;
2045 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_1);
2046 : : }
2047 : :
2048 [ # # ]: 0 : if (m->key.key) {
2049 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GRE_OPT_KEY];
2050 : 0 : fc->item_idx = item_idx;
2051 : 0 : fc->tag_set = &mlx5dr_definer_gre_opt_key_set;
2052 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_2);
2053 : : }
2054 : :
2055 [ # # ]: 0 : if (m->sequence.sequence) {
2056 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GRE_OPT_SEQ];
2057 : 0 : fc->item_idx = item_idx;
2058 : 0 : fc->tag_set = &mlx5dr_definer_gre_opt_seq_set;
2059 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_3);
2060 : : }
2061 : :
2062 : : return 0;
2063 : : }
2064 : :
2065 : : static int
2066 : 0 : mlx5dr_definer_conv_item_gre_key(struct mlx5dr_definer_conv_data *cd,
2067 : : struct rte_flow_item *item,
2068 : : int item_idx)
2069 : : {
2070 : 0 : const rte_be32_t *m = item->mask;
2071 : : struct mlx5dr_definer_fc *fc;
2072 : :
2073 [ # # ]: 0 : if (!cd->relaxed) {
2074 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GRE_KEY_PRESENT];
2075 : 0 : fc->item_idx = item_idx;
2076 : 0 : fc->tag_set = &mlx5dr_definer_ones_set;
2077 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2078 : 0 : fc->bit_mask = __mlx5_mask(header_gre, gre_k_present);
2079 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gre, gre_k_present);
2080 : :
2081 : : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, false)];
2082 [ # # ]: 0 : if (!fc->tag_set) {
2083 : 0 : fc->item_idx = item_idx;
2084 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2085 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_protocol_gre_set;
2086 : 0 : DR_CALC_SET(fc, eth_l3, protocol_next_header, false);
2087 : : }
2088 : : }
2089 : :
2090 [ # # ]: 0 : if (!m)
2091 : : return 0;
2092 : :
2093 [ # # ]: 0 : if (*m) {
2094 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GRE_OPT_KEY];
2095 : 0 : fc->item_idx = item_idx;
2096 : 0 : fc->tag_set = &mlx5dr_definer_gre_key_set;
2097 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_2);
2098 : : }
2099 : :
2100 : : return 0;
2101 : : }
2102 : :
2103 : : static int
2104 : 0 : mlx5dr_definer_conv_item_nvgre(struct mlx5dr_definer_conv_data *cd,
2105 : : struct rte_flow_item *item,
2106 : : int item_idx)
2107 : : {
2108 : 0 : const struct rte_flow_item_nvgre *m = item->mask;
2109 : : struct mlx5dr_definer_fc *fc;
2110 : 0 : bool inner = cd->tunnel;
2111 : :
2112 [ # # ]: 0 : if (inner) {
2113 : 0 : DR_LOG(ERR, "Inner gre item not supported");
2114 : 0 : rte_errno = ENOTSUP;
2115 : 0 : return rte_errno;
2116 : : }
2117 : :
2118 [ # # ]: 0 : if (!cd->relaxed) {
2119 : 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
2120 [ # # ]: 0 : if (!fc->tag_set) {
2121 : : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
2122 : 0 : fc->item_idx = item_idx;
2123 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2124 : 0 : fc->tag_set = &mlx5dr_definer_ipv4_protocol_gre_set;
2125 : 0 : DR_CALC_SET(fc, eth_l3, protocol_next_header, inner);
2126 : : }
2127 : :
2128 : : fc = &cd->fc[MLX5DR_DEFINER_FNAME_NVGRE_C_K_S];
2129 : 0 : fc->item_idx = item_idx;
2130 : 0 : fc->tag_set = &mlx5dr_definer_nvgre_def_c_rsvd0_ver_set;
2131 : 0 : fc->tag_mask_set = &mlx5dr_definer_nvgre_def_c_rsvd0_ver_mask_set;
2132 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2133 : 0 : fc->bit_mask = __mlx5_mask(header_gre, c_rsvd0_ver);
2134 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gre, c_rsvd0_ver);
2135 : :
2136 : : fc = &cd->fc[MLX5DR_DEFINER_FNAME_NVGRE_PROTOCOL];
2137 : 0 : fc->item_idx = item_idx;
2138 : 0 : fc->tag_set = &mlx5dr_definer_nvgre_def_protocol_set;
2139 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2140 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2141 : 0 : fc->byte_off += MLX5_BYTE_OFF(header_gre, gre_protocol);
2142 : 0 : fc->bit_mask = __mlx5_mask(header_gre, gre_protocol);
2143 : : fc->bit_off = __mlx5_dw_bit_off(header_gre, gre_protocol);
2144 : : }
2145 : :
2146 [ # # ]: 0 : if (!m)
2147 : : return 0;
2148 : :
2149 [ # # ]: 0 : if (m->c_k_s_rsvd0_ver) {
2150 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_NVGRE_C_K_S];
2151 : 0 : fc->item_idx = item_idx;
2152 : 0 : fc->tag_set = &mlx5dr_definer_nvgre_c_rsvd0_ver_set;
2153 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2154 : 0 : fc->bit_mask = __mlx5_mask(header_gre, c_rsvd0_ver);
2155 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_gre, c_rsvd0_ver);
2156 : : }
2157 : :
2158 [ # # ]: 0 : if (m->protocol) {
2159 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_NVGRE_PROTOCOL];
2160 : 0 : fc->item_idx = item_idx;
2161 : 0 : fc->tag_set = &mlx5dr_definer_nvgre_protocol_set;
2162 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2163 : 0 : fc->byte_off += MLX5_BYTE_OFF(header_gre, gre_protocol);
2164 : 0 : fc->bit_mask = __mlx5_mask(header_gre, gre_protocol);
2165 : : fc->bit_off = __mlx5_dw_bit_off(header_gre, gre_protocol);
2166 : : }
2167 : :
2168 [ # # ]: 0 : if (!is_mem_zero(m->tni, 4)) {
2169 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_NVGRE_DW1];
2170 : 0 : fc->item_idx = item_idx;
2171 : 0 : fc->tag_set = &mlx5dr_definer_nvgre_dw1_set;
2172 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_2);
2173 : : }
2174 : : return 0;
2175 : : }
2176 : :
2177 : : static int
2178 : 0 : mlx5dr_definer_conv_item_ptype(struct mlx5dr_definer_conv_data *cd,
2179 : : struct rte_flow_item *item,
2180 : : int item_idx)
2181 : : {
2182 : 0 : const struct rte_flow_item_ptype *m = item->mask;
2183 : : struct mlx5dr_definer_fc *fc;
2184 : :
2185 [ # # ]: 0 : if (!m)
2186 : : return 0;
2187 : :
2188 [ # # ]: 0 : if (!(m->packet_type &
2189 : : (RTE_PTYPE_L2_MASK | RTE_PTYPE_L3_MASK | RTE_PTYPE_L4_MASK | RTE_PTYPE_TUNNEL_MASK |
2190 : : RTE_PTYPE_INNER_L2_MASK | RTE_PTYPE_INNER_L3_MASK | RTE_PTYPE_INNER_L4_MASK))) {
2191 : 0 : rte_errno = ENOTSUP;
2192 : 0 : return rte_errno;
2193 : : }
2194 : :
2195 [ # # ]: 0 : if (m->packet_type & RTE_PTYPE_L2_MASK) {
2196 : 0 : fc = &cd->fc[DR_CALC_FNAME(PTYPE_L2, false)];
2197 : 0 : fc->item_idx = item_idx;
2198 : 0 : fc->tag_set = &mlx5dr_definer_ptype_l2_set;
2199 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2200 : 0 : DR_CALC_SET(fc, eth_l2, first_vlan_qualifier, false);
2201 : : }
2202 : :
2203 [ # # ]: 0 : if (m->packet_type & RTE_PTYPE_INNER_L2_MASK) {
2204 : 0 : fc = &cd->fc[DR_CALC_FNAME(PTYPE_L2, true)];
2205 : 0 : fc->item_idx = item_idx;
2206 : 0 : fc->tag_set = &mlx5dr_definer_ptype_l2_set;
2207 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2208 : 0 : DR_CALC_SET(fc, eth_l2, first_vlan_qualifier, true);
2209 : : }
2210 : :
2211 [ # # ]: 0 : if (m->packet_type & RTE_PTYPE_L3_MASK) {
2212 : 0 : fc = &cd->fc[DR_CALC_FNAME(PTYPE_L3, false)];
2213 : 0 : fc->item_idx = item_idx;
2214 : 0 : fc->tag_set = &mlx5dr_definer_ptype_l3_set;
2215 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2216 : 0 : DR_CALC_SET(fc, eth_l2, l3_type, false);
2217 : : }
2218 : :
2219 [ # # ]: 0 : if (m->packet_type & RTE_PTYPE_INNER_L3_MASK) {
2220 : 0 : fc = &cd->fc[DR_CALC_FNAME(PTYPE_L3, true)];
2221 : 0 : fc->item_idx = item_idx;
2222 : 0 : fc->tag_set = &mlx5dr_definer_ptype_l3_set;
2223 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2224 : 0 : DR_CALC_SET(fc, eth_l2, l3_type, true);
2225 : : }
2226 : :
2227 [ # # ]: 0 : if (m->packet_type & RTE_PTYPE_L4_MASK) {
2228 : : /*
2229 : : * Fragmented IP (Internet Protocol) packet type.
2230 : : * Cannot be combined with Layer 4 Types (TCP/UDP).
2231 : : * The exact value must be specified in the mask.
2232 : : */
2233 [ # # ]: 0 : if ((m->packet_type & RTE_PTYPE_L4_MASK) == RTE_PTYPE_L4_FRAG) {
2234 : 0 : fc = &cd->fc[DR_CALC_FNAME(PTYPE_FRAG, false)];
2235 : 0 : fc->item_idx = item_idx;
2236 : 0 : fc->tag_set = &mlx5dr_definer_ptype_frag_set;
2237 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2238 : 0 : DR_CALC_SET(fc, eth_l2, ip_fragmented, false);
2239 : : } else {
2240 : 0 : fc = &cd->fc[DR_CALC_FNAME(PTYPE_L4, false)];
2241 : 0 : fc->item_idx = item_idx;
2242 : 0 : fc->tag_set = &mlx5dr_definer_ptype_l4_set;
2243 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2244 : 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, false);
2245 : :
2246 : : fc = &cd->fc[DR_CALC_FNAME(PTYPE_L4_EXT, false)];
2247 : 0 : fc->item_idx = item_idx;
2248 : 0 : fc->tag_set = &mlx5dr_definer_ptype_l4_ext_set;
2249 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2250 : 0 : DR_CALC_SET(fc, eth_l2, l4_type, false);
2251 : : }
2252 : : }
2253 : :
2254 [ # # ]: 0 : if (m->packet_type & RTE_PTYPE_INNER_L4_MASK) {
2255 [ # # ]: 0 : if ((m->packet_type & RTE_PTYPE_INNER_L4_MASK) == RTE_PTYPE_INNER_L4_FRAG) {
2256 : 0 : fc = &cd->fc[DR_CALC_FNAME(PTYPE_FRAG, true)];
2257 : 0 : fc->item_idx = item_idx;
2258 : 0 : fc->tag_set = &mlx5dr_definer_ptype_frag_set;
2259 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2260 : 0 : DR_CALC_SET(fc, eth_l2, ip_fragmented, true);
2261 : : } else {
2262 : 0 : fc = &cd->fc[DR_CALC_FNAME(PTYPE_L4, true)];
2263 : 0 : fc->item_idx = item_idx;
2264 : 0 : fc->tag_set = &mlx5dr_definer_ptype_l4_set;
2265 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2266 : 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, true);
2267 : :
2268 : : fc = &cd->fc[DR_CALC_FNAME(PTYPE_L4_EXT, true)];
2269 : 0 : fc->item_idx = item_idx;
2270 : 0 : fc->tag_set = &mlx5dr_definer_ptype_l4_ext_set;
2271 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2272 : 0 : DR_CALC_SET(fc, eth_l2, l4_type, true);
2273 : : }
2274 : : }
2275 : :
2276 [ # # ]: 0 : if (m->packet_type & RTE_PTYPE_TUNNEL_MASK) {
2277 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_PTYPE_TUNNEL];
2278 : 0 : fc->item_idx = item_idx;
2279 : 0 : fc->tag_set = &mlx5dr_definer_ptype_tunnel_set;
2280 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2281 : 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, false);
2282 : : }
2283 : :
2284 : : return 0;
2285 : : }
2286 : :
2287 : : static int
2288 : 0 : mlx5dr_definer_conv_item_integrity(struct mlx5dr_definer_conv_data *cd,
2289 : : struct rte_flow_item *item,
2290 : : int item_idx)
2291 : : {
2292 : 0 : const struct rte_flow_item_integrity *m = item->mask;
2293 : : struct mlx5dr_definer_fc *fc;
2294 : :
2295 [ # # ]: 0 : if (!m)
2296 : : return 0;
2297 : :
2298 [ # # ]: 0 : if (m->packet_ok || m->l2_ok || m->l2_crc_ok || m->l3_len_ok) {
2299 : 0 : rte_errno = ENOTSUP;
2300 : 0 : return rte_errno;
2301 : : }
2302 : :
2303 [ # # ]: 0 : if (m->l3_ok || m->ipv4_csum_ok || m->l4_ok || m->l4_csum_ok) {
2304 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(INTEGRITY, m->level)];
2305 : 0 : fc->item_idx = item_idx;
2306 : 0 : fc->tag_set = &mlx5dr_definer_integrity_set;
2307 : 0 : DR_CALC_SET_HDR(fc, oks1, oks1_bits);
2308 : : }
2309 : :
2310 : : return 0;
2311 : : }
2312 : :
2313 : : static int
2314 : 0 : mlx5dr_definer_conv_item_conntrack(struct mlx5dr_definer_conv_data *cd,
2315 : : struct rte_flow_item *item,
2316 : : int item_idx)
2317 : : {
2318 : 0 : const struct rte_flow_item_conntrack *m = item->mask;
2319 : : struct mlx5dr_definer_fc *fc;
2320 : : int reg;
2321 : :
2322 [ # # ]: 0 : if (!m)
2323 : : return 0;
2324 : :
2325 : 0 : reg = flow_hw_get_reg_id_from_ctx(cd->ctx,
2326 : : RTE_FLOW_ITEM_TYPE_CONNTRACK,
2327 : : cd->table_type, -1);
2328 [ # # ]: 0 : if (reg <= 0) {
2329 : 0 : DR_LOG(ERR, "Invalid register for item conntrack");
2330 : 0 : rte_errno = EINVAL;
2331 : 0 : return rte_errno;
2332 : : }
2333 : :
2334 : 0 : fc = mlx5dr_definer_get_register_fc(cd, reg);
2335 [ # # ]: 0 : if (!fc)
2336 : 0 : return rte_errno;
2337 : :
2338 : 0 : fc->item_idx = item_idx;
2339 : 0 : fc->tag_mask_set = &mlx5dr_definer_conntrack_mask;
2340 : 0 : fc->tag_set = &mlx5dr_definer_conntrack_tag;
2341 : :
2342 : 0 : return 0;
2343 : : }
2344 : :
2345 : : static int
2346 : 0 : mlx5dr_definer_conv_item_icmp(struct mlx5dr_definer_conv_data *cd,
2347 : : struct rte_flow_item *item,
2348 : : int item_idx)
2349 : : {
2350 : 0 : const struct rte_flow_item_icmp *m = item->mask;
2351 : : struct mlx5dr_definer_fc *fc;
2352 : 0 : bool inner = cd->tunnel;
2353 : :
2354 : : /* Overwrite match on L4 type ICMP */
2355 [ # # ]: 0 : if (!cd->relaxed) {
2356 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
2357 : 0 : fc->item_idx = item_idx;
2358 : 0 : fc->tag_set = &mlx5dr_definer_icmp_protocol_set;
2359 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2360 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l4_type, inner);
2361 : : }
2362 : :
2363 [ # # ]: 0 : if (!m)
2364 : : return 0;
2365 : :
2366 [ # # # # : 0 : if (m->hdr.icmp_type || m->hdr.icmp_code || m->hdr.icmp_cksum) {
# # ]
2367 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_ICMP_DW1];
2368 : 0 : fc->item_idx = item_idx;
2369 : 0 : fc->tag_set = &mlx5dr_definer_icmp_dw1_set;
2370 : 0 : DR_CALC_SET_HDR(fc, tcp_icmp, icmp_dw1);
2371 : : }
2372 : :
2373 [ # # # # ]: 0 : if (m->hdr.icmp_ident || m->hdr.icmp_seq_nb) {
2374 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_ICMP_DW2];
2375 : 0 : fc->item_idx = item_idx;
2376 : 0 : fc->tag_set = &mlx5dr_definer_icmp_dw2_set;
2377 : 0 : DR_CALC_SET_HDR(fc, tcp_icmp, icmp_dw2);
2378 : : }
2379 : :
2380 : : return 0;
2381 : : }
2382 : :
2383 : : static int
2384 : 0 : mlx5dr_definer_conv_item_icmp6(struct mlx5dr_definer_conv_data *cd,
2385 : : struct rte_flow_item *item,
2386 : : int item_idx)
2387 : : {
2388 : 0 : const struct rte_flow_item_icmp6 *m = item->mask;
2389 : : struct mlx5dr_definer_fc *fc;
2390 : 0 : bool inner = cd->tunnel;
2391 : :
2392 : : /* Overwrite match on L4 type ICMP6 */
2393 [ # # ]: 0 : if (!cd->relaxed) {
2394 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
2395 : 0 : fc->item_idx = item_idx;
2396 : 0 : fc->tag_set = &mlx5dr_definer_icmp_protocol_set;
2397 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2398 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l4_type, inner);
2399 : : }
2400 : :
2401 [ # # ]: 0 : if (!m)
2402 : : return 0;
2403 : :
2404 [ # # # # ]: 0 : if (m->type || m->code || m->checksum) {
2405 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_ICMP_DW1];
2406 : 0 : fc->item_idx = item_idx;
2407 : 0 : fc->tag_set = &mlx5dr_definer_icmp6_dw1_set;
2408 : 0 : DR_CALC_SET_HDR(fc, tcp_icmp, icmp_dw1);
2409 : : }
2410 : :
2411 : : return 0;
2412 : : }
2413 : :
2414 : : static int
2415 : 0 : mlx5dr_definer_conv_item_icmp6_echo(struct mlx5dr_definer_conv_data *cd,
2416 : : struct rte_flow_item *item,
2417 : : int item_idx)
2418 : : {
2419 : 0 : const struct rte_flow_item_icmp6_echo *m = item->mask;
2420 : : struct mlx5dr_definer_fc *fc;
2421 : 0 : bool inner = cd->tunnel;
2422 : :
2423 [ # # ]: 0 : if (!cd->relaxed) {
2424 : : /* Overwrite match on L4 type ICMP6 */
2425 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
2426 : 0 : fc->item_idx = item_idx;
2427 : 0 : fc->tag_set = &mlx5dr_definer_icmp_protocol_set;
2428 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2429 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l4_type, inner);
2430 : :
2431 : : /* Set fixed type and code for icmp6 echo request/reply */
2432 : : fc = &cd->fc[MLX5DR_DEFINER_FNAME_ICMP_DW1];
2433 : 0 : fc->item_idx = item_idx;
2434 : 0 : fc->tag_mask_set = &mlx5dr_definer_icmp6_echo_dw1_mask_set;
2435 [ # # ]: 0 : if (item->type == RTE_FLOW_ITEM_TYPE_ICMP6_ECHO_REQUEST)
2436 : 0 : fc->tag_set = &mlx5dr_definer_icmp6_echo_request_dw1_set;
2437 : : else /* RTE_FLOW_ITEM_TYPE_ICMP6_ECHO_REPLY */
2438 : 0 : fc->tag_set = &mlx5dr_definer_icmp6_echo_reply_dw1_set;
2439 : 0 : DR_CALC_SET_HDR(fc, tcp_icmp, icmp_dw1);
2440 : : }
2441 : :
2442 [ # # ]: 0 : if (!m)
2443 : : return 0;
2444 : :
2445 : : /* Set identifier & sequence into icmp_dw2 */
2446 [ # # # # ]: 0 : if (m->hdr.identifier || m->hdr.sequence) {
2447 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_ICMP_DW2];
2448 : 0 : fc->item_idx = item_idx;
2449 : 0 : fc->tag_set = &mlx5dr_definer_icmp6_echo_dw2_set;
2450 : 0 : DR_CALC_SET_HDR(fc, tcp_icmp, icmp_dw2);
2451 : : }
2452 : :
2453 : : return 0;
2454 : : }
2455 : :
2456 : : static int
2457 : 0 : mlx5dr_definer_conv_item_meter_color(struct mlx5dr_definer_conv_data *cd,
2458 : : struct rte_flow_item *item,
2459 : : int item_idx)
2460 : : {
2461 : 0 : const struct rte_flow_item_meter_color *m = item->mask;
2462 : : struct mlx5dr_definer_fc *fc;
2463 : : int reg;
2464 : :
2465 [ # # ]: 0 : if (!m)
2466 : : return 0;
2467 : :
2468 : 0 : reg = flow_hw_get_reg_id_from_ctx(cd->ctx,
2469 : : RTE_FLOW_ITEM_TYPE_METER_COLOR,
2470 : : cd->table_type, 0);
2471 : : MLX5_ASSERT(reg > 0);
2472 : :
2473 : 0 : fc = mlx5dr_definer_get_register_fc(cd, reg);
2474 [ # # ]: 0 : if (!fc)
2475 : 0 : return rte_errno;
2476 : :
2477 : 0 : fc->item_idx = item_idx;
2478 : 0 : fc->tag_set = &mlx5dr_definer_meter_color_set;
2479 : 0 : return 0;
2480 : : }
2481 : :
2482 : : static struct mlx5dr_definer_fc *
2483 : : mlx5dr_definer_get_flex_parser_fc(struct mlx5dr_definer_conv_data *cd, uint32_t byte_off)
2484 : : {
2485 : : uint32_t byte_off_fp7 = MLX5_BYTE_OFF(definer_hl, flex_parser.flex_parser_7);
2486 : : uint32_t byte_off_fp0 = MLX5_BYTE_OFF(definer_hl, flex_parser.flex_parser_0);
2487 : : enum mlx5dr_definer_fname fname = MLX5DR_DEFINER_FNAME_FLEX_PARSER_0;
2488 : : struct mlx5dr_definer_fc *fc;
2489 : : uint32_t idx;
2490 : :
2491 : 0 : if (byte_off < byte_off_fp7 || byte_off > byte_off_fp0) {
2492 : 0 : rte_errno = EINVAL;
2493 : : return NULL;
2494 : : }
2495 : 0 : idx = (byte_off_fp0 - byte_off) / (sizeof(uint32_t));
2496 : 0 : fname += (enum mlx5dr_definer_fname)idx;
2497 : 0 : fc = &cd->fc[fname];
2498 : 0 : fc->byte_off = byte_off;
2499 : 0 : fc->bit_mask = UINT32_MAX;
2500 : : return fc;
2501 : : }
2502 : :
2503 : : static int
2504 : 0 : mlx5dr_definer_conv_item_ipv6_routing_ext(struct mlx5dr_definer_conv_data *cd,
2505 : : struct rte_flow_item *item,
2506 : : int item_idx)
2507 : : {
2508 : 0 : const struct rte_flow_item_ipv6_routing_ext *m = item->mask;
2509 : : struct mlx5dr_definer_fc *fc;
2510 : 0 : bool inner = cd->tunnel;
2511 : : uint32_t byte_off;
2512 : :
2513 [ # # ]: 0 : if (!cd->relaxed) {
2514 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_VERSION, inner)];
2515 : 0 : fc->item_idx = item_idx;
2516 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_version_set;
2517 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2518 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l3_type, inner);
2519 : :
2520 : : /* Overwrite - Unset ethertype if present */
2521 [ # # # # ]: 0 : memset(&cd->fc[DR_CALC_FNAME(ETH_TYPE, inner)], 0, sizeof(*fc));
2522 : :
2523 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
2524 [ # # ]: 0 : if (!fc->tag_set) {
2525 : 0 : fc->item_idx = item_idx;
2526 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_routing_hdr_set;
2527 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2528 : 0 : fc->not_overwrite = 1;
2529 [ # # ]: 0 : DR_CALC_SET(fc, eth_l3, protocol_next_header, inner);
2530 : : }
2531 : : } else {
2532 : 0 : rte_errno = ENOTSUP;
2533 : 0 : return rte_errno;
2534 : : }
2535 : :
2536 [ # # ]: 0 : if (!m)
2537 : : return 0;
2538 : :
2539 [ # # # # ]: 0 : if (m->hdr.hdr_len || m->hdr.flags) {
2540 : 0 : rte_errno = ENOTSUP;
2541 : 0 : return rte_errno;
2542 : : }
2543 : :
2544 [ # # # # ]: 0 : if (m->hdr.next_hdr || m->hdr.type || m->hdr.segments_left) {
2545 [ # # ]: 0 : byte_off = flow_hw_get_srh_flex_parser_byte_off_from_ctx(cd->ctx);
2546 : : fc = mlx5dr_definer_get_flex_parser_fc(cd, byte_off);
2547 : : if (!fc)
2548 : 0 : return rte_errno;
2549 : :
2550 : 0 : fc->item_idx = item_idx;
2551 : 0 : fc->tag_set = &mlx5dr_definer_ipv6_routing_ext_set;
2552 : : }
2553 : : return 0;
2554 : : }
2555 : :
2556 : : static int
2557 : 0 : mlx5dr_definer_conv_item_random(struct mlx5dr_definer_conv_data *cd,
2558 : : struct rte_flow_item *item,
2559 : : int item_idx)
2560 : : {
2561 : 0 : const struct rte_flow_item_random *m = item->mask;
2562 : 0 : const struct rte_flow_item_random *l = item->last;
2563 : : struct mlx5dr_definer_fc *fc;
2564 : :
2565 [ # # ]: 0 : if (!m)
2566 : : return 0;
2567 : :
2568 [ # # ]: 0 : if (m->value != (m->value & UINT16_MAX)) {
2569 : 0 : DR_LOG(ERR, "Random value is 16 bits only");
2570 : 0 : rte_errno = EINVAL;
2571 : 0 : return rte_errno;
2572 : : }
2573 : :
2574 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_RANDOM_NUM];
2575 : 0 : fc->item_idx = item_idx;
2576 : 0 : fc->tag_set = &mlx5dr_definer_random_number_set;
2577 [ # # # # ]: 0 : fc->is_range = l && l->value;
2578 : 0 : DR_CALC_SET_HDR(fc, random_number, random_number);
2579 : :
2580 : 0 : return 0;
2581 : : }
2582 : :
2583 : : static uint32_t
2584 : 0 : mlx5dr_definer_get_ecpri_parser_byte_off_from_ctx(void *dr_ctx, uint32_t *byte_off)
2585 : : {
2586 : : uint32_t base_off = MLX5_BYTE_OFF(definer_hl, flex_parser.flex_parser_0);
2587 : : struct mlx5_ecpri_parser_profile *ecp;
2588 : : uint32_t i;
2589 : :
2590 : 0 : ecp = flow_hw_get_ecpri_parser_profile(dr_ctx);
2591 [ # # ]: 0 : if (!ecp)
2592 : : return UINT32_MAX;
2593 [ # # ]: 0 : for (i = 0; i < ecp->num; i++)
2594 : 0 : byte_off[i] = base_off - ecp->ids[i] * sizeof(uint32_t);
2595 : : return i;
2596 : : }
2597 : :
2598 : : static int
2599 : 0 : mlx5dr_definer_conv_item_ecpri(struct mlx5dr_definer_conv_data *cd,
2600 : : struct rte_flow_item *item,
2601 : : int item_idx)
2602 : : {
2603 : : const struct rte_flow_item_ecpri *m;
2604 : 0 : uint32_t i, mask, byte_off[8] = {0};
2605 : : struct mlx5dr_definer_fc *fc;
2606 : : uint32_t num_dws;
2607 : :
2608 : 0 : num_dws = mlx5dr_definer_get_ecpri_parser_byte_off_from_ctx(cd->ctx, byte_off);
2609 [ # # ]: 0 : if (num_dws == UINT32_MAX) {
2610 : 0 : DR_LOG(ERR, "failed to get eCPRI samples %d", -rte_errno);
2611 : 0 : return rte_errno;
2612 : : }
2613 : :
2614 : 0 : m = item->mask;
2615 [ # # ]: 0 : if (!m)
2616 : : return 0;
2617 : :
2618 [ # # ]: 0 : for (i = 0; i < num_dws; i++) {
2619 [ # # ]: 0 : mask = i == 0 ? m->hdr.common.u32 : m->hdr.dummy[i - 1];
2620 [ # # ]: 0 : if (!mask)
2621 : 0 : continue;
2622 : : mask = htobe32(mask);
2623 [ # # ]: 0 : fc = mlx5dr_definer_get_flex_parser_fc(cd, byte_off[i]);
2624 : : if (!fc)
2625 : 0 : return rte_errno;
2626 : :
2627 : 0 : fc->item_idx = item_idx;
2628 [ # # ]: 0 : fc->tag_set = i == 0 ? &mlx5dr_definer_ecpri_common_set :
2629 : : &mlx5dr_definer_ecpri_body_set;
2630 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2631 : 0 : fc->bit_mask = mask;
2632 : : }
2633 : : return 0;
2634 : : }
2635 : :
2636 : : static int
2637 : 0 : mlx5dr_definer_conv_item_geneve(struct mlx5dr_definer_conv_data *cd,
2638 : : struct rte_flow_item *item,
2639 : : int item_idx)
2640 : : {
2641 : 0 : const struct rte_flow_item_geneve *m = item->mask;
2642 : : struct mlx5dr_definer_fc *fc;
2643 : 0 : bool inner = cd->tunnel;
2644 : :
2645 [ # # ]: 0 : if (inner) {
2646 : 0 : DR_LOG(ERR, "Inner GENEVE item not supported");
2647 : 0 : rte_errno = ENOTSUP;
2648 : 0 : return rte_errno;
2649 : : }
2650 : :
2651 : : /* In order to match on Geneve we must match on ip_protocol and l4_dport */
2652 [ # # ]: 0 : if (!cd->relaxed) {
2653 : 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
2654 [ # # ]: 0 : if (!fc->tag_set) {
2655 : 0 : fc->item_idx = item_idx;
2656 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2657 : 0 : fc->tag_set = &mlx5dr_definer_udp_protocol_set;
2658 : 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, inner);
2659 : : }
2660 : :
2661 : 0 : fc = &cd->fc[DR_CALC_FNAME(L4_DPORT, inner)];
2662 [ # # ]: 0 : if (!fc->tag_set) {
2663 : 0 : fc->item_idx = item_idx;
2664 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2665 : 0 : fc->tag_set = &mlx5dr_definer_geneve_udp_port_set;
2666 : 0 : DR_CALC_SET(fc, eth_l4, destination_port, inner);
2667 : : }
2668 : : }
2669 : :
2670 [ # # ]: 0 : if (!m)
2671 : : return 0;
2672 : :
2673 [ # # ]: 0 : if (m->rsvd1) {
2674 : 0 : rte_errno = ENOTSUP;
2675 : 0 : return rte_errno;
2676 : : }
2677 : :
2678 [ # # ]: 0 : if (m->ver_opt_len_o_c_rsvd0) {
2679 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GENEVE_CTRL];
2680 : 0 : fc->item_idx = item_idx;
2681 : 0 : fc->tag_set = &mlx5dr_definer_geneve_ctrl_set;
2682 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2683 : 0 : fc->bit_mask = __mlx5_mask(header_geneve, ver_opt_len_o_c_rsvd);
2684 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_geneve, ver_opt_len_o_c_rsvd);
2685 : : }
2686 : :
2687 [ # # ]: 0 : if (m->protocol) {
2688 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GENEVE_PROTO];
2689 : 0 : fc->item_idx = item_idx;
2690 : 0 : fc->tag_set = &mlx5dr_definer_geneve_protocol_set;
2691 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
2692 : 0 : fc->byte_off += MLX5_BYTE_OFF(header_geneve, protocol_type);
2693 : 0 : fc->bit_mask = __mlx5_mask(header_geneve, protocol_type);
2694 : : fc->bit_off = __mlx5_dw_bit_off(header_geneve, protocol_type);
2695 : : }
2696 : :
2697 [ # # ]: 0 : if (!is_mem_zero(m->vni, 3)) {
2698 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GENEVE_VNI];
2699 : 0 : fc->item_idx = item_idx;
2700 : 0 : fc->tag_set = &mlx5dr_definer_geneve_vni_set;
2701 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_1);
2702 : 0 : fc->bit_mask = __mlx5_mask(header_geneve, vni);
2703 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_geneve, vni);
2704 : : }
2705 : :
2706 : : return 0;
2707 : : }
2708 : :
2709 : : static int
2710 : 0 : mlx5dr_definer_conv_item_geneve_opt(struct mlx5dr_definer_conv_data *cd,
2711 : : struct rte_flow_item *item,
2712 : : int item_idx)
2713 : : {
2714 : 0 : const struct rte_flow_item_geneve_opt *m = item->mask;
2715 : 0 : const struct rte_flow_item_geneve_opt *v = item->spec;
2716 : : struct mlx5_hl_data *hl_ok_bit, *hl_dws;
2717 : : struct mlx5dr_definer_fc *fc;
2718 : : uint8_t num_of_dws, i;
2719 : : bool ok_bit_on_class;
2720 : : int ret;
2721 : :
2722 [ # # # # : 0 : if (!m || !(m->option_class || m->option_type || m->data))
# # ]
2723 : : return 0;
2724 : :
2725 [ # # # # ]: 0 : if (!v || m->option_type != 0xff) {
2726 : 0 : DR_LOG(ERR, "Cannot match geneve opt without valid opt type");
2727 : 0 : goto out_not_supp;
2728 : : }
2729 : :
2730 : 0 : ret = mlx5_get_geneve_hl_data(cd->ctx,
2731 : 0 : v->option_type,
2732 : 0 : v->option_class,
2733 : : &hl_ok_bit,
2734 : : &num_of_dws,
2735 : : &hl_dws,
2736 : : &ok_bit_on_class);
2737 [ # # ]: 0 : if (ret) {
2738 : 0 : DR_LOG(ERR, "Geneve opt type and class %d not supported", v->option_type);
2739 : 0 : goto out_not_supp;
2740 : : }
2741 : :
2742 [ # # # # ]: 0 : if (ok_bit_on_class && m->option_class != RTE_BE16(UINT16_MAX)) {
2743 : 0 : DR_LOG(ERR, "Geneve option class has invalid mask");
2744 : 0 : goto out_not_supp;
2745 : : }
2746 : :
2747 [ # # # # ]: 0 : if (!ok_bit_on_class && m->option_class) {
2748 : : /* DW0 is used, we will match type, class */
2749 [ # # # # ]: 0 : if (!num_of_dws || hl_dws[0].dw_mask != UINT32_MAX) {
2750 : 0 : DR_LOG(ERR, "Geneve opt type %d DW0 not supported", v->option_type);
2751 : 0 : goto out_not_supp;
2752 : : }
2753 : :
2754 [ # # ]: 0 : if (MLX5DR_DEFINER_FNAME_GENEVE_OPT_DW_0 + cd->geneve_opt_data_idx >
2755 : : MLX5DR_DEFINER_FNAME_GENEVE_OPT_DW_7) {
2756 : 0 : DR_LOG(ERR, "Max match geneve opt DWs reached");
2757 : 0 : goto out_not_supp;
2758 : : }
2759 : :
2760 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GENEVE_OPT_DW_0 + cd->geneve_opt_data_idx++];
2761 : 0 : fc->item_idx = item_idx;
2762 : 0 : fc->tag_set = &mlx5dr_definer_geneve_opt_ctrl_set;
2763 : 0 : fc->byte_off = hl_dws[0].dw_offset * DW_SIZE;
2764 : 0 : fc->bit_mask = UINT32_MAX;
2765 : : } else {
2766 : : /* DW0 is not used, we must verify geneve opt type exists in packet */
2767 [ # # ]: 0 : if (!hl_ok_bit->dw_mask) {
2768 : 0 : DR_LOG(ERR, "Geneve opt OK bits not supported");
2769 : 0 : goto out_not_supp;
2770 : : }
2771 : :
2772 [ # # ]: 0 : if (MLX5DR_DEFINER_FNAME_GENEVE_OPT_OK_0 + cd->geneve_opt_ok_idx >
2773 : : MLX5DR_DEFINER_FNAME_GENEVE_OPT_OK_7) {
2774 : 0 : DR_LOG(ERR, "Max match geneve opt reached");
2775 : 0 : goto out_not_supp;
2776 : : }
2777 : :
2778 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GENEVE_OPT_OK_0 + cd->geneve_opt_ok_idx++];
2779 : 0 : fc->item_idx = item_idx;
2780 : 0 : fc->tag_set = &mlx5dr_definer_ones_set;
2781 : 0 : fc->byte_off = hl_ok_bit->dw_offset * DW_SIZE +
2782 : 0 : rte_clz32(hl_ok_bit->dw_mask) / 8;
2783 : 0 : fc->bit_off = rte_ctz32(hl_ok_bit->dw_mask);
2784 : 0 : fc->bit_mask = 0x1;
2785 : : }
2786 : :
2787 [ # # ]: 0 : for (i = 1; i < num_of_dws; i++) {
2788 : : /* Process each valid geneve option data DW1..N */
2789 [ # # ]: 0 : if (!m->data[i - 1])
2790 : 0 : continue;
2791 : :
2792 [ # # ]: 0 : if (hl_dws[i].dw_mask != UINT32_MAX) {
2793 : 0 : DR_LOG(ERR, "Matching Geneve opt data[%d] not supported", i - 1);
2794 : 0 : goto out_not_supp;
2795 : : }
2796 : :
2797 [ # # ]: 0 : if (MLX5DR_DEFINER_FNAME_GENEVE_OPT_DW_0 + cd->geneve_opt_data_idx >
2798 : : MLX5DR_DEFINER_FNAME_GENEVE_OPT_DW_7) {
2799 : 0 : DR_LOG(ERR, "Max match geneve options DWs reached");
2800 : 0 : goto out_not_supp;
2801 : : }
2802 : :
2803 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_GENEVE_OPT_DW_0 + cd->geneve_opt_data_idx++];
2804 : 0 : fc->item_idx = item_idx;
2805 : 0 : fc->tag_set = &mlx5dr_definer_geneve_opt_data_set;
2806 : 0 : fc->byte_off = hl_dws[i].dw_offset * DW_SIZE;
2807 : 0 : fc->bit_mask = m->data[i - 1];
2808 : : /* Use extra_data for data[] set offset */
2809 : 0 : fc->extra_data = i - 1;
2810 : : }
2811 : :
2812 : : return 0;
2813 : :
2814 : 0 : out_not_supp:
2815 : 0 : rte_errno = ENOTSUP;
2816 : 0 : return rte_errno;
2817 : : }
2818 : :
2819 : : static int
2820 : 0 : mlx5dr_definer_mt_set_fc(struct mlx5dr_match_template *mt,
2821 : : struct mlx5dr_definer_fc *fc,
2822 : : uint8_t *hl)
2823 : : {
2824 : : uint32_t fc_sz = 0, fcr_sz = 0;
2825 : : int i;
2826 : :
2827 [ # # ]: 0 : for (i = 0; i < MLX5DR_DEFINER_FNAME_MAX; i++)
2828 [ # # ]: 0 : if (fc[i].tag_set)
2829 [ # # ]: 0 : fc[i].is_range ? fcr_sz++ : fc_sz++;
2830 : :
2831 : 0 : mt->fc = simple_calloc(fc_sz + fcr_sz, sizeof(*mt->fc));
2832 [ # # ]: 0 : if (!mt->fc) {
2833 : 0 : rte_errno = ENOMEM;
2834 : 0 : return rte_errno;
2835 : : }
2836 : :
2837 : 0 : mt->fcr = mt->fc + fc_sz;
2838 : :
2839 [ # # ]: 0 : for (i = 0; i < MLX5DR_DEFINER_FNAME_MAX; i++) {
2840 [ # # ]: 0 : if (!fc[i].tag_set)
2841 : 0 : continue;
2842 : :
2843 : 0 : fc[i].fname = i;
2844 : :
2845 [ # # ]: 0 : if (fc[i].is_range) {
2846 : 0 : memcpy(&mt->fcr[mt->fcr_sz++], &fc[i], sizeof(*mt->fcr));
2847 : : } else {
2848 [ # # ]: 0 : memcpy(&mt->fc[mt->fc_sz++], &fc[i], sizeof(*mt->fc));
2849 [ # # # # : 0 : DR_SET(hl, -1, fc[i].byte_off, fc[i].bit_off, fc[i].bit_mask);
# # # # ]
2850 : : }
2851 : : }
2852 : :
2853 : : return 0;
2854 : : }
2855 : :
2856 : : static int
2857 : 0 : mlx5dr_definer_check_item_range_supp(struct rte_flow_item *item)
2858 : : {
2859 [ # # ]: 0 : if (!item->last)
2860 : : return 0;
2861 : :
2862 [ # # ]: 0 : switch ((int)item->type) {
2863 : : case RTE_FLOW_ITEM_TYPE_IPV4:
2864 : : case RTE_FLOW_ITEM_TYPE_IPV6:
2865 : : case RTE_FLOW_ITEM_TYPE_UDP:
2866 : : case RTE_FLOW_ITEM_TYPE_TCP:
2867 : : case RTE_FLOW_ITEM_TYPE_TAG:
2868 : : case RTE_FLOW_ITEM_TYPE_META:
2869 : : case MLX5_RTE_FLOW_ITEM_TYPE_TAG:
2870 : : case RTE_FLOW_ITEM_TYPE_RANDOM:
2871 : : return 0;
2872 : 0 : default:
2873 : 0 : DR_LOG(ERR, "Range not supported over item type %d", item->type);
2874 : 0 : rte_errno = ENOTSUP;
2875 : 0 : return rte_errno;
2876 : : }
2877 : : }
2878 : :
2879 : : static int
2880 : 0 : mlx5dr_definer_conv_item_esp(struct mlx5dr_definer_conv_data *cd,
2881 : : struct rte_flow_item *item,
2882 : : int item_idx)
2883 : : {
2884 : 0 : const struct rte_flow_item_esp *m = item->mask;
2885 : : struct mlx5dr_definer_fc *fc;
2886 : :
2887 [ # # ]: 0 : if (!m)
2888 : : return 0;
2889 [ # # ]: 0 : if (m->hdr.spi) {
2890 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_ESP_SPI];
2891 : 0 : fc->item_idx = item_idx;
2892 : 0 : fc->tag_set = &mlx5dr_definer_ipsec_spi_set;
2893 : 0 : DR_CALC_SET_HDR(fc, ipsec, spi);
2894 : : }
2895 [ # # ]: 0 : if (m->hdr.seq) {
2896 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_ESP_SEQUENCE_NUMBER];
2897 : 0 : fc->item_idx = item_idx;
2898 : 0 : fc->tag_set = &mlx5dr_definer_ipsec_sequence_number_set;
2899 : 0 : DR_CALC_SET_HDR(fc, ipsec, sequence_number);
2900 : : }
2901 : : return 0;
2902 : : }
2903 : :
2904 : : static void mlx5dr_definer_set_conv_tunnel(enum rte_flow_item_type cur_type,
2905 : : uint64_t item_flags,
2906 : : struct mlx5dr_definer_conv_data *cd)
2907 : : {
2908 : : /* Already tunnel nothing to change */
2909 [ # # ]: 0 : if (cd->tunnel)
2910 : : return;
2911 : :
2912 : : /* We can have more than one MPLS label at each level (inner/outer), so
2913 : : * consider tunnel only when it is already under tunnel or if we moved to the
2914 : : * second MPLS level.
2915 : : */
2916 [ # # ]: 0 : if (cur_type != RTE_FLOW_ITEM_TYPE_MPLS)
2917 : 0 : cd->tunnel = !!(item_flags & MLX5_FLOW_LAYER_TUNNEL);
2918 : : else
2919 : 0 : cd->tunnel = !!(item_flags & DR_FLOW_LAYER_TUNNEL_NO_MPLS);
2920 : : }
2921 : :
2922 : : static int
2923 : 0 : mlx5dr_definer_conv_item_flex_parser(struct mlx5dr_definer_conv_data *cd,
2924 : : struct rte_flow_item *item,
2925 : : int item_idx)
2926 : : {
2927 : : uint32_t base_off = MLX5_BYTE_OFF(definer_hl, flex_parser.flex_parser_0);
2928 : : const struct rte_flow_item_flex *v, *m;
2929 : : enum mlx5dr_definer_fname fname;
2930 : : struct mlx5dr_definer_fc *fc;
2931 : : uint32_t i, mask, byte_off;
2932 : 0 : bool is_inner = cd->tunnel;
2933 : : int ret;
2934 : :
2935 : 0 : m = item->mask;
2936 : 0 : v = item->spec;
2937 : 0 : mask = 0;
2938 [ # # ]: 0 : for (i = 0; i < MLX5_GRAPH_NODE_SAMPLE_NUM; i++) {
2939 : 0 : byte_off = base_off - i * sizeof(uint32_t);
2940 : 0 : ret = mlx5_flex_get_parser_value_per_byte_off(m, v->handle, byte_off,
2941 : : is_inner, &mask);
2942 [ # # ]: 0 : if (ret == -1) {
2943 : 0 : rte_errno = EINVAL;
2944 : 0 : return rte_errno;
2945 : : }
2946 : :
2947 [ # # ]: 0 : if (!mask)
2948 : 0 : continue;
2949 : :
2950 : : fname = MLX5DR_DEFINER_FNAME_FLEX_PARSER_0;
2951 : 0 : fname += (enum mlx5dr_definer_fname)i;
2952 : 0 : fc = &cd->fc[fname];
2953 : 0 : fc->byte_off = byte_off;
2954 : 0 : fc->item_idx = item_idx;
2955 [ # # ]: 0 : fc->tag_set = cd->tunnel ? &mlx5dr_definer_flex_parser_inner_set :
2956 : : &mlx5dr_definer_flex_parser_outer_set;
2957 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2958 : 0 : fc->bit_mask = mask;
2959 : : }
2960 : : return 0;
2961 : : }
2962 : :
2963 : : static int
2964 : 0 : mlx5dr_definer_conv_item_ib_l4(struct mlx5dr_definer_conv_data *cd,
2965 : : struct rte_flow_item *item,
2966 : : int item_idx)
2967 : : {
2968 : 0 : const struct rte_flow_item_ib_bth *m = item->mask;
2969 : : struct mlx5dr_definer_fc *fc;
2970 : 0 : bool inner = cd->tunnel;
2971 : :
2972 : : /* In order to match on RoCEv2(layer4 ib), we must match
2973 : : * on ip_protocol and l4_dport.
2974 : : */
2975 [ # # ]: 0 : if (!cd->relaxed) {
2976 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
2977 [ # # ]: 0 : if (!fc->tag_set) {
2978 : 0 : fc->item_idx = item_idx;
2979 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2980 : 0 : fc->tag_set = &mlx5dr_definer_udp_protocol_set;
2981 [ # # ]: 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, inner);
2982 : : }
2983 : :
2984 [ # # ]: 0 : fc = &cd->fc[DR_CALC_FNAME(L4_DPORT, inner)];
2985 [ # # ]: 0 : if (!fc->tag_set) {
2986 : 0 : fc->item_idx = item_idx;
2987 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
2988 : 0 : fc->tag_set = &mlx5dr_definer_ib_l4_udp_port_set;
2989 [ # # ]: 0 : DR_CALC_SET(fc, eth_l4, destination_port, inner);
2990 : : }
2991 : : }
2992 : :
2993 [ # # ]: 0 : if (!m)
2994 : : return 0;
2995 : :
2996 [ # # ]: 0 : if (m->hdr.se || m->hdr.m || m->hdr.padcnt || m->hdr.tver ||
2997 [ # # # # : 0 : m->hdr.pkey || m->hdr.f || m->hdr.b || m->hdr.rsvd0 ||
# # ]
2998 [ # # ]: 0 : m->hdr.rsvd1 || !is_mem_zero(m->hdr.psn, 3)) {
2999 : 0 : rte_errno = ENOTSUP;
3000 : 0 : return rte_errno;
3001 : : }
3002 : :
3003 [ # # ]: 0 : if (m->hdr.opcode) {
3004 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_IB_L4_OPCODE];
3005 : 0 : fc->item_idx = item_idx;
3006 : 0 : fc->tag_set = &mlx5dr_definer_ib_l4_opcode_set;
3007 : 0 : DR_CALC_SET_HDR(fc, ib_l4, opcode);
3008 : : }
3009 : :
3010 [ # # ]: 0 : if (!is_mem_zero(m->hdr.dst_qp, 3)) {
3011 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_IB_L4_QPN];
3012 : 0 : fc->item_idx = item_idx;
3013 : 0 : fc->tag_set = &mlx5dr_definer_ib_l4_qp_set;
3014 : 0 : DR_CALC_SET_HDR(fc, ib_l4, qp);
3015 : : }
3016 : :
3017 [ # # ]: 0 : if (m->hdr.a) {
3018 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_IB_L4_A];
3019 : 0 : fc->item_idx = item_idx;
3020 : 0 : fc->tag_set = &mlx5dr_definer_ib_l4_bth_a_set;
3021 : 0 : DR_CALC_SET_HDR(fc, ib_l4, ackreq);
3022 : : }
3023 : :
3024 : : return 0;
3025 : : }
3026 : :
3027 : : static int
3028 : 0 : mlx5dr_definer_conv_item_vxlan_gpe(struct mlx5dr_definer_conv_data *cd,
3029 : : struct rte_flow_item *item,
3030 : : int item_idx)
3031 : : {
3032 : 0 : const struct rte_flow_item_vxlan_gpe *m = item->mask;
3033 : : struct mlx5dr_definer_fc *fc;
3034 : 0 : bool inner = cd->tunnel;
3035 : :
3036 [ # # ]: 0 : if (inner) {
3037 : 0 : DR_LOG(ERR, "Inner VXLAN GPE item not supported");
3038 : 0 : rte_errno = ENOTSUP;
3039 : 0 : return rte_errno;
3040 : : }
3041 : :
3042 : : /* In order to match on VXLAN GPE we must match on ip_protocol and l4_dport */
3043 [ # # ]: 0 : if (!cd->relaxed) {
3044 : 0 : fc = &cd->fc[DR_CALC_FNAME(IP_PROTOCOL, inner)];
3045 [ # # ]: 0 : if (!fc->tag_set) {
3046 : 0 : fc->item_idx = item_idx;
3047 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
3048 : 0 : fc->tag_set = &mlx5dr_definer_udp_protocol_set;
3049 : 0 : DR_CALC_SET(fc, eth_l2, l4_type_bwc, inner);
3050 : : }
3051 : :
3052 : 0 : fc = &cd->fc[DR_CALC_FNAME(L4_DPORT, inner)];
3053 [ # # ]: 0 : if (!fc->tag_set) {
3054 : 0 : fc->item_idx = item_idx;
3055 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
3056 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_gpe_udp_port_set;
3057 : 0 : DR_CALC_SET(fc, eth_l4, destination_port, inner);
3058 : : }
3059 : : }
3060 : :
3061 [ # # ]: 0 : if (!m)
3062 : : return 0;
3063 : :
3064 [ # # ]: 0 : if (m->flags) {
3065 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_VXLAN_GPE_FLAGS];
3066 : 0 : fc->item_idx = item_idx;
3067 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_gpe_flags_set;
3068 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
3069 : 0 : fc->bit_mask = __mlx5_mask(header_vxlan_gpe, flags);
3070 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_vxlan_gpe, flags);
3071 : : }
3072 : :
3073 [ # # ]: 0 : if (!is_mem_zero(m->rsvd0, 2)) {
3074 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_VXLAN_GPE_RSVD0];
3075 : 0 : fc->item_idx = item_idx;
3076 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_gpe_rsvd0_set;
3077 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
3078 : 0 : fc->bit_mask = __mlx5_mask(header_vxlan_gpe, rsvd0);
3079 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_vxlan_gpe, rsvd0);
3080 : : }
3081 : :
3082 [ # # ]: 0 : if (m->protocol) {
3083 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_VXLAN_GPE_PROTO];
3084 : 0 : fc->item_idx = item_idx;
3085 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_gpe_protocol_set;
3086 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_0);
3087 : 0 : fc->byte_off += MLX5_BYTE_OFF(header_vxlan_gpe, protocol);
3088 : 0 : fc->bit_mask = __mlx5_mask(header_vxlan_gpe, protocol);
3089 : : fc->bit_off = __mlx5_dw_bit_off(header_vxlan_gpe, protocol);
3090 : : }
3091 : :
3092 [ # # ]: 0 : if (!is_mem_zero(m->vni, 3)) {
3093 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_VXLAN_GPE_VNI];
3094 : 0 : fc->item_idx = item_idx;
3095 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_gpe_vni_set;
3096 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_1);
3097 : 0 : fc->bit_mask = __mlx5_mask(header_vxlan_gpe, vni);
3098 : 0 : fc->bit_off = __mlx5_dw_bit_off(header_vxlan_gpe, vni);
3099 : : }
3100 : :
3101 [ # # ]: 0 : if (m->rsvd1) {
3102 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_VXLAN_GPE_RSVD1];
3103 : 0 : fc->item_idx = item_idx;
3104 : 0 : fc->tag_set = &mlx5dr_definer_vxlan_gpe_rsvd1_set;
3105 : 0 : DR_CALC_SET_HDR(fc, tunnel_header, tunnel_header_1);
3106 : 0 : fc->bit_mask = __mlx5_mask(header_vxlan_gpe, rsvd1);
3107 : : fc->bit_off = __mlx5_dw_bit_off(header_vxlan_gpe, rsvd1);
3108 : : }
3109 : :
3110 : : return 0;
3111 : : }
3112 : :
3113 : : static int
3114 : 0 : mlx5dr_definer_conv_item_compare_field(const struct rte_flow_field_data *f,
3115 : : const struct rte_flow_field_data *other_f,
3116 : : struct mlx5dr_definer_conv_data *cd,
3117 : : int item_idx,
3118 : : enum mlx5dr_definer_compare_dw_selectors dw_offset)
3119 : : {
3120 : : struct mlx5dr_definer_fc *fc = NULL;
3121 : : int reg;
3122 : :
3123 [ # # ]: 0 : if (f->offset) {
3124 : 0 : DR_LOG(ERR, "field offset %u is not supported, only offset zero supported",
3125 : : f->offset);
3126 : 0 : goto err_notsup;
3127 : : }
3128 : :
3129 [ # # # # : 0 : switch (f->field) {
# # ]
3130 : 0 : case RTE_FLOW_FIELD_META:
3131 : 0 : reg = flow_hw_get_reg_id_from_ctx(cd->ctx,
3132 : : RTE_FLOW_ITEM_TYPE_META,
3133 : : cd->table_type, -1);
3134 : : if (reg <= 0) {
3135 : 0 : DR_LOG(ERR, "Invalid register for compare metadata field");
3136 : 0 : rte_errno = EINVAL;
3137 : 0 : return rte_errno;
3138 : : }
3139 : :
3140 : 0 : fc = mlx5dr_definer_get_register_fc(cd, reg);
3141 [ # # ]: 0 : if (!fc)
3142 : 0 : return rte_errno;
3143 : :
3144 : 0 : fc->item_idx = item_idx;
3145 : 0 : fc->tag_set = &mlx5dr_definer_compare_set;
3146 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
3147 : 0 : fc->compare_idx = dw_offset;
3148 : 0 : break;
3149 : 0 : case RTE_FLOW_FIELD_TAG:
3150 : 0 : reg = flow_hw_get_reg_id_from_ctx(cd->ctx,
3151 : : RTE_FLOW_ITEM_TYPE_TAG,
3152 : : cd->table_type,
3153 : 0 : f->tag_index);
3154 [ # # ]: 0 : if (reg <= 0) {
3155 : 0 : DR_LOG(ERR, "Invalid register for compare tag field");
3156 : 0 : rte_errno = EINVAL;
3157 : 0 : return rte_errno;
3158 : : }
3159 : :
3160 : 0 : fc = mlx5dr_definer_get_register_fc(cd, reg);
3161 [ # # ]: 0 : if (!fc)
3162 : 0 : return rte_errno;
3163 : :
3164 : 0 : fc->item_idx = item_idx;
3165 : 0 : fc->tag_set = &mlx5dr_definer_compare_set;
3166 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
3167 : 0 : fc->compare_idx = dw_offset;
3168 : 0 : break;
3169 : 0 : case RTE_FLOW_FIELD_VALUE:
3170 [ # # ]: 0 : if (dw_offset == MLX5DR_DEFINER_COMPARE_ARGUMENT_0) {
3171 : 0 : DR_LOG(ERR, "Argument field does not support immediate value");
3172 : 0 : goto err_notsup;
3173 : : }
3174 : : break;
3175 : 0 : case RTE_FLOW_FIELD_RANDOM:
3176 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_RANDOM_NUM];
3177 : 0 : fc->item_idx = item_idx;
3178 : 0 : fc->tag_set = &mlx5dr_definer_compare_set;
3179 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
3180 : 0 : fc->compare_idx = dw_offset;
3181 : 0 : DR_CALC_SET_HDR(fc, random_number, random_number);
3182 : 0 : break;
3183 : 0 : case RTE_FLOW_FIELD_ESP_SEQ_NUM:
3184 : 0 : fc = &cd->fc[MLX5DR_DEFINER_FNAME_ESP_SEQUENCE_NUMBER];
3185 : 0 : fc->item_idx = item_idx;
3186 : 0 : fc->tag_set = &mlx5dr_definer_compare_set;
3187 : 0 : fc->tag_mask_set = &mlx5dr_definer_ones_set;
3188 : 0 : fc->compare_idx = dw_offset;
3189 : 0 : DR_CALC_SET_HDR(fc, ipsec, sequence_number);
3190 : 0 : break;
3191 : 0 : default:
3192 : 0 : DR_LOG(ERR, "%u field is not supported", f->field);
3193 : 0 : goto err_notsup;
3194 : : }
3195 : :
3196 [ # # # # ]: 0 : if (fc && other_f && other_f->field == RTE_FLOW_FIELD_VALUE)
3197 : 0 : fc->compare_set_base = true;
3198 : :
3199 : : return 0;
3200 : :
3201 : 0 : err_notsup:
3202 : 0 : rte_errno = ENOTSUP;
3203 : 0 : return rte_errno;
3204 : : }
3205 : :
3206 : : static int
3207 : 0 : mlx5dr_definer_conv_item_compare(struct mlx5dr_definer_conv_data *cd,
3208 : : struct rte_flow_item *item,
3209 : : int item_idx)
3210 : : {
3211 : 0 : const struct rte_flow_item_compare *m = item->mask;
3212 : 0 : const struct rte_flow_field_data *a = &m->a;
3213 : 0 : const struct rte_flow_field_data *b = &m->b;
3214 : : int ret;
3215 : :
3216 [ # # ]: 0 : if (m->width != 0xffffffff) {
3217 : 0 : DR_LOG(ERR, "compare item width of 0x%x is not supported, only full DW supported",
3218 : : m->width);
3219 : 0 : rte_errno = ENOTSUP;
3220 : 0 : return rte_errno;
3221 : : }
3222 : :
3223 : 0 : ret = mlx5dr_definer_conv_item_compare_field(a, b, cd, item_idx,
3224 : : MLX5DR_DEFINER_COMPARE_ARGUMENT_0);
3225 [ # # ]: 0 : if (ret)
3226 : : return ret;
3227 : :
3228 : 0 : ret = mlx5dr_definer_conv_item_compare_field(b, NULL, cd, item_idx,
3229 : : MLX5DR_DEFINER_COMPARE_BASE_0);
3230 [ # # ]: 0 : if (ret)
3231 : 0 : return ret;
3232 : :
3233 : : return 0;
3234 : : }
3235 : :
3236 : : static int
3237 : 0 : mlx5dr_definer_conv_items_to_hl(struct mlx5dr_context *ctx,
3238 : : struct mlx5dr_match_template *mt,
3239 : : uint8_t *hl,
3240 : : struct mlx5dr_matcher *matcher)
3241 : : {
3242 : 0 : struct mlx5dr_definer_fc fc[MLX5DR_DEFINER_FNAME_MAX] = {{0}};
3243 : 0 : struct mlx5dr_definer_conv_data cd = {0};
3244 : 0 : struct rte_flow_item *items = mt->items;
3245 : : uint64_t item_flags = 0;
3246 : : int i, ret;
3247 : :
3248 : 0 : cd.fc = fc;
3249 : 0 : cd.ctx = ctx;
3250 : 0 : cd.relaxed = mt->flags & MLX5DR_MATCH_TEMPLATE_FLAG_RELAXED_MATCH;
3251 : 0 : cd.table_type = matcher->tbl->type;
3252 : :
3253 : : /* Collect all RTE fields to the field array and set header layout */
3254 [ # # ]: 0 : for (i = 0; items->type != RTE_FLOW_ITEM_TYPE_END; i++, items++) {
3255 : : mlx5dr_definer_set_conv_tunnel(items->type, item_flags, &cd);
3256 : :
3257 : 0 : ret = mlx5dr_definer_check_item_range_supp(items);
3258 [ # # ]: 0 : if (ret)
3259 : 0 : return ret;
3260 : :
3261 [ # # ]: 0 : if (mlx5dr_matcher_is_compare(matcher)) {
3262 : 0 : DR_LOG(ERR, "Compare matcher not supported for more than one item");
3263 : 0 : goto not_supp;
3264 : : }
3265 : :
3266 [ # # # # : 0 : switch ((int)items->type) {
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# ]
3267 : 0 : case RTE_FLOW_ITEM_TYPE_ETH:
3268 : 0 : ret = mlx5dr_definer_conv_item_eth(&cd, items, i);
3269 [ # # ]: 0 : item_flags |= cd.tunnel ? MLX5_FLOW_LAYER_INNER_L2 :
3270 : : MLX5_FLOW_LAYER_OUTER_L2;
3271 : 0 : break;
3272 : 0 : case RTE_FLOW_ITEM_TYPE_VLAN:
3273 : 0 : ret = mlx5dr_definer_conv_item_vlan(&cd, items, i);
3274 : 0 : item_flags |= cd.tunnel ?
3275 [ # # ]: 0 : (MLX5_FLOW_LAYER_INNER_VLAN | MLX5_FLOW_LAYER_INNER_L2) :
3276 : : (MLX5_FLOW_LAYER_OUTER_VLAN | MLX5_FLOW_LAYER_OUTER_L2);
3277 : 0 : break;
3278 : 0 : case RTE_FLOW_ITEM_TYPE_IPV4:
3279 : 0 : ret = mlx5dr_definer_conv_item_ipv4(&cd, items, i);
3280 [ # # ]: 0 : item_flags |= cd.tunnel ? MLX5_FLOW_LAYER_INNER_L3_IPV4 :
3281 : : MLX5_FLOW_LAYER_OUTER_L3_IPV4;
3282 : 0 : break;
3283 : 0 : case RTE_FLOW_ITEM_TYPE_IPV6:
3284 : 0 : ret = mlx5dr_definer_conv_item_ipv6(&cd, items, i);
3285 [ # # ]: 0 : item_flags |= cd.tunnel ? MLX5_FLOW_LAYER_INNER_L3_IPV6 :
3286 : : MLX5_FLOW_LAYER_OUTER_L3_IPV6;
3287 : 0 : break;
3288 : 0 : case RTE_FLOW_ITEM_TYPE_UDP:
3289 : 0 : ret = mlx5dr_definer_conv_item_udp(&cd, items, i);
3290 [ # # ]: 0 : item_flags |= cd.tunnel ? MLX5_FLOW_LAYER_INNER_L4_UDP :
3291 : : MLX5_FLOW_LAYER_OUTER_L4_UDP;
3292 : 0 : break;
3293 : 0 : case RTE_FLOW_ITEM_TYPE_TCP:
3294 : 0 : ret = mlx5dr_definer_conv_item_tcp(&cd, items, i);
3295 [ # # ]: 0 : item_flags |= cd.tunnel ? MLX5_FLOW_LAYER_INNER_L4_TCP :
3296 : : MLX5_FLOW_LAYER_OUTER_L4_TCP;
3297 : 0 : break;
3298 : 0 : case RTE_FLOW_ITEM_TYPE_GTP:
3299 : 0 : ret = mlx5dr_definer_conv_item_gtp(&cd, items, i);
3300 : 0 : item_flags |= MLX5_FLOW_LAYER_GTP;
3301 : 0 : break;
3302 : 0 : case RTE_FLOW_ITEM_TYPE_GTP_PSC:
3303 : 0 : ret = mlx5dr_definer_conv_item_gtp_psc(&cd, items, i);
3304 : 0 : item_flags |= MLX5_FLOW_LAYER_GTP_PSC;
3305 : 0 : break;
3306 : 0 : case RTE_FLOW_ITEM_TYPE_REPRESENTED_PORT:
3307 : 0 : ret = mlx5dr_definer_conv_item_port(&cd, items, i);
3308 : 0 : item_flags |= MLX5_FLOW_ITEM_REPRESENTED_PORT;
3309 : 0 : mt->vport_item_id = i;
3310 : 0 : break;
3311 : 0 : case RTE_FLOW_ITEM_TYPE_VXLAN:
3312 : 0 : ret = mlx5dr_definer_conv_item_vxlan(&cd, items, i);
3313 : 0 : item_flags |= MLX5_FLOW_LAYER_VXLAN;
3314 : 0 : break;
3315 : 0 : case RTE_FLOW_ITEM_TYPE_TX_QUEUE:
3316 : 0 : ret = mlx5dr_definer_conv_item_tx_queue(&cd, items, i);
3317 : 0 : item_flags |= MLX5_FLOW_ITEM_SQ;
3318 : 0 : break;
3319 : : case MLX5_RTE_FLOW_ITEM_TYPE_SQ:
3320 : : ret = mlx5dr_definer_conv_item_sq(&cd, items, i);
3321 : 0 : item_flags |= MLX5_FLOW_ITEM_SQ;
3322 : 0 : break;
3323 : 0 : case RTE_FLOW_ITEM_TYPE_TAG:
3324 : : case MLX5_RTE_FLOW_ITEM_TYPE_TAG:
3325 : 0 : ret = mlx5dr_definer_conv_item_tag(&cd, items, i);
3326 : 0 : item_flags |= MLX5_FLOW_ITEM_TAG;
3327 : 0 : break;
3328 : 0 : case RTE_FLOW_ITEM_TYPE_META:
3329 : 0 : ret = mlx5dr_definer_conv_item_metadata(&cd, items, i);
3330 : 0 : item_flags |= MLX5_FLOW_ITEM_METADATA;
3331 : 0 : break;
3332 : 0 : case RTE_FLOW_ITEM_TYPE_GRE:
3333 : 0 : ret = mlx5dr_definer_conv_item_gre(&cd, items, i);
3334 : 0 : item_flags |= MLX5_FLOW_LAYER_GRE;
3335 : 0 : break;
3336 : 0 : case RTE_FLOW_ITEM_TYPE_GRE_OPTION:
3337 : 0 : ret = mlx5dr_definer_conv_item_gre_opt(&cd, items, i);
3338 : 0 : item_flags |= MLX5_FLOW_LAYER_GRE;
3339 : 0 : break;
3340 : 0 : case RTE_FLOW_ITEM_TYPE_GRE_KEY:
3341 : 0 : ret = mlx5dr_definer_conv_item_gre_key(&cd, items, i);
3342 : 0 : item_flags |= MLX5_FLOW_LAYER_GRE_KEY;
3343 : 0 : break;
3344 : 0 : case RTE_FLOW_ITEM_TYPE_INTEGRITY:
3345 : 0 : ret = mlx5dr_definer_conv_item_integrity(&cd, items, i);
3346 : 0 : item_flags |= MLX5_FLOW_ITEM_INTEGRITY;
3347 : 0 : break;
3348 : 0 : case RTE_FLOW_ITEM_TYPE_CONNTRACK:
3349 : 0 : ret = mlx5dr_definer_conv_item_conntrack(&cd, items, i);
3350 : 0 : break;
3351 : 0 : case RTE_FLOW_ITEM_TYPE_ICMP:
3352 : 0 : ret = mlx5dr_definer_conv_item_icmp(&cd, items, i);
3353 : 0 : item_flags |= MLX5_FLOW_LAYER_ICMP;
3354 : 0 : break;
3355 : 0 : case RTE_FLOW_ITEM_TYPE_ICMP6:
3356 : 0 : ret = mlx5dr_definer_conv_item_icmp6(&cd, items, i);
3357 : 0 : item_flags |= MLX5_FLOW_LAYER_ICMP6;
3358 : 0 : break;
3359 : 0 : case RTE_FLOW_ITEM_TYPE_ICMP6_ECHO_REQUEST:
3360 : : case RTE_FLOW_ITEM_TYPE_ICMP6_ECHO_REPLY:
3361 : 0 : ret = mlx5dr_definer_conv_item_icmp6_echo(&cd, items, i);
3362 : 0 : item_flags |= MLX5_FLOW_LAYER_ICMP6;
3363 : 0 : break;
3364 : 0 : case RTE_FLOW_ITEM_TYPE_METER_COLOR:
3365 : 0 : ret = mlx5dr_definer_conv_item_meter_color(&cd, items, i);
3366 : 0 : item_flags |= MLX5_FLOW_ITEM_METER_COLOR;
3367 : 0 : break;
3368 : 0 : case RTE_FLOW_ITEM_TYPE_QUOTA:
3369 : 0 : ret = mlx5dr_definer_conv_item_quota(&cd, items, i);
3370 : 0 : item_flags |= MLX5_FLOW_ITEM_QUOTA;
3371 : 0 : break;
3372 : 0 : case RTE_FLOW_ITEM_TYPE_IPV6_ROUTING_EXT:
3373 : 0 : ret = mlx5dr_definer_conv_item_ipv6_routing_ext(&cd, items, i);
3374 [ # # ]: 0 : item_flags |= cd.tunnel ? MLX5_FLOW_ITEM_INNER_IPV6_ROUTING_EXT :
3375 : : MLX5_FLOW_ITEM_OUTER_IPV6_ROUTING_EXT;
3376 : 0 : break;
3377 : 0 : case RTE_FLOW_ITEM_TYPE_ESP:
3378 : 0 : ret = mlx5dr_definer_conv_item_esp(&cd, items, i);
3379 : 0 : item_flags |= MLX5_FLOW_ITEM_ESP;
3380 : 0 : break;
3381 : 0 : case RTE_FLOW_ITEM_TYPE_FLEX:
3382 : 0 : ret = mlx5dr_definer_conv_item_flex_parser(&cd, items, i);
3383 [ # # ]: 0 : if (ret == 0) {
3384 : 0 : enum rte_flow_item_flex_tunnel_mode tunnel_mode =
3385 : : FLEX_TUNNEL_MODE_SINGLE;
3386 : :
3387 : 0 : ret = mlx5_flex_get_tunnel_mode(items, &tunnel_mode);
3388 [ # # ]: 0 : if (tunnel_mode == FLEX_TUNNEL_MODE_TUNNEL)
3389 : 0 : item_flags |= MLX5_FLOW_ITEM_FLEX_TUNNEL;
3390 : : else
3391 [ # # ]: 0 : item_flags |= cd.tunnel ? MLX5_FLOW_ITEM_INNER_FLEX :
3392 : : MLX5_FLOW_ITEM_OUTER_FLEX;
3393 : : }
3394 : : break;
3395 : 0 : case RTE_FLOW_ITEM_TYPE_ECPRI:
3396 : 0 : ret = mlx5dr_definer_conv_item_ecpri(&cd, items, i);
3397 : 0 : item_flags |= MLX5_FLOW_LAYER_ECPRI;
3398 : 0 : break;
3399 : 0 : case RTE_FLOW_ITEM_TYPE_MPLS:
3400 : 0 : ret = mlx5dr_definer_conv_item_mpls(&cd, items, i);
3401 : 0 : item_flags |= MLX5_FLOW_LAYER_MPLS;
3402 : 0 : cd.mpls_idx++;
3403 : 0 : break;
3404 : 0 : case RTE_FLOW_ITEM_TYPE_GENEVE:
3405 : 0 : ret = mlx5dr_definer_conv_item_geneve(&cd, items, i);
3406 : 0 : item_flags |= MLX5_FLOW_LAYER_GENEVE;
3407 : 0 : break;
3408 : 0 : case RTE_FLOW_ITEM_TYPE_GENEVE_OPT:
3409 : 0 : ret = mlx5dr_definer_conv_item_geneve_opt(&cd, items, i);
3410 : 0 : item_flags |= MLX5_FLOW_LAYER_GENEVE_OPT;
3411 : 0 : break;
3412 : 0 : case RTE_FLOW_ITEM_TYPE_IB_BTH:
3413 : 0 : ret = mlx5dr_definer_conv_item_ib_l4(&cd, items, i);
3414 : 0 : item_flags |= MLX5_FLOW_ITEM_IB_BTH;
3415 : 0 : break;
3416 : 0 : case RTE_FLOW_ITEM_TYPE_PTYPE:
3417 : 0 : ret = mlx5dr_definer_conv_item_ptype(&cd, items, i);
3418 : 0 : item_flags |= MLX5_FLOW_ITEM_PTYPE;
3419 : 0 : break;
3420 : 0 : case RTE_FLOW_ITEM_TYPE_RANDOM:
3421 : 0 : ret = mlx5dr_definer_conv_item_random(&cd, items, i);
3422 : 0 : item_flags |= MLX5_FLOW_ITEM_RANDOM;
3423 : 0 : break;
3424 : 0 : case RTE_FLOW_ITEM_TYPE_VXLAN_GPE:
3425 : 0 : ret = mlx5dr_definer_conv_item_vxlan_gpe(&cd, items, i);
3426 : 0 : item_flags |= MLX5_FLOW_LAYER_VXLAN_GPE;
3427 : 0 : break;
3428 : 0 : case RTE_FLOW_ITEM_TYPE_COMPARE:
3429 [ # # ]: 0 : if (i) {
3430 : 0 : DR_LOG(ERR, "Compare matcher not supported for more than one item");
3431 : 0 : goto not_supp;
3432 : : }
3433 : 0 : ret = mlx5dr_definer_conv_item_compare(&cd, items, i);
3434 : 0 : item_flags |= MLX5_FLOW_ITEM_COMPARE;
3435 : 0 : matcher->flags |= MLX5DR_MATCHER_FLAGS_COMPARE;
3436 : 0 : break;
3437 : 0 : case RTE_FLOW_ITEM_TYPE_NSH:
3438 : 0 : item_flags |= MLX5_FLOW_ITEM_NSH;
3439 : 0 : break;
3440 : : case RTE_FLOW_ITEM_TYPE_VOID:
3441 : : break;
3442 : 0 : case RTE_FLOW_ITEM_TYPE_NVGRE:
3443 : 0 : ret = mlx5dr_definer_conv_item_nvgre(&cd, items, i);
3444 : 0 : item_flags |= MLX5_FLOW_LAYER_NVGRE;
3445 : 0 : break;
3446 : 0 : default:
3447 : 0 : DR_LOG(ERR, "Unsupported item type %d", items->type);
3448 : 0 : goto not_supp;
3449 : : }
3450 : :
3451 : 0 : cd.last_item = items->type;
3452 : :
3453 [ # # ]: 0 : if (ret) {
3454 : 0 : DR_LOG(ERR, "Failed processing item type: %d", items->type);
3455 : 0 : return ret;
3456 : : }
3457 : : }
3458 : :
3459 : 0 : mt->item_flags = item_flags;
3460 : :
3461 : : /* Fill in headers layout and allocate fc & fcr array on mt */
3462 : 0 : ret = mlx5dr_definer_mt_set_fc(mt, fc, hl);
3463 [ # # ]: 0 : if (ret) {
3464 : 0 : DR_LOG(ERR, "Failed to set field copy to match template");
3465 : 0 : return ret;
3466 : : }
3467 : :
3468 : : return 0;
3469 : :
3470 : 0 : not_supp:
3471 : 0 : rte_errno = ENOTSUP;
3472 : 0 : return rte_errno;
3473 : : }
3474 : :
3475 : : static int
3476 [ # # ]: 0 : mlx5dr_definer_find_byte_in_tag(struct mlx5dr_definer *definer,
3477 : : uint32_t hl_byte_off,
3478 : : uint32_t *tag_byte_off)
3479 : : {
3480 : : uint8_t byte_offset;
3481 : : int i, dw_to_scan;
3482 : :
3483 : : /* Avoid accessing unused DW selectors */
3484 : : dw_to_scan = mlx5dr_definer_is_jumbo(definer) ?
3485 [ # # ]: 0 : DW_SELECTORS : DW_SELECTORS_MATCH;
3486 : :
3487 : : /* Add offset since each DW covers multiple BYTEs */
3488 : 0 : byte_offset = hl_byte_off % DW_SIZE;
3489 [ # # ]: 0 : for (i = 0; i < dw_to_scan; i++) {
3490 [ # # ]: 0 : if (definer->dw_selector[i] == hl_byte_off / DW_SIZE) {
3491 : 0 : *tag_byte_off = byte_offset + DW_SIZE * (DW_SELECTORS - i - 1);
3492 : 0 : return 0;
3493 : : }
3494 : : }
3495 : :
3496 : : /* Add offset to skip DWs in definer */
3497 : : byte_offset = DW_SIZE * DW_SELECTORS;
3498 : : /* Iterate in reverse since the code uses bytes from 7 -> 0 */
3499 [ # # ]: 0 : for (i = BYTE_SELECTORS; i-- > 0 ;) {
3500 [ # # ]: 0 : if (definer->byte_selector[i] == hl_byte_off) {
3501 : 0 : *tag_byte_off = byte_offset + (BYTE_SELECTORS - i - 1);
3502 : 0 : return 0;
3503 : : }
3504 : : }
3505 : :
3506 : : /* The hl byte offset must be part of the definer */
3507 : 0 : DR_LOG(INFO, "Failed to map to definer, HL byte [%d] not found", byte_offset);
3508 : 0 : rte_errno = EINVAL;
3509 : 0 : return rte_errno;
3510 : : }
3511 : :
3512 : : static int
3513 : 0 : mlx5dr_definer_fc_bind(struct mlx5dr_definer *definer,
3514 : : struct mlx5dr_definer_fc *fc,
3515 : : uint32_t fc_sz)
3516 : : {
3517 : 0 : uint32_t tag_offset = 0;
3518 : : int ret, byte_diff;
3519 : : uint32_t i;
3520 : :
3521 [ # # ]: 0 : for (i = 0; i < fc_sz; i++) {
3522 : : /* Map header layout byte offset to byte offset in tag */
3523 : 0 : ret = mlx5dr_definer_find_byte_in_tag(definer, fc->byte_off, &tag_offset);
3524 [ # # ]: 0 : if (ret)
3525 : 0 : return ret;
3526 : :
3527 : : /* Move setter based on the location in the definer */
3528 : 0 : byte_diff = fc->byte_off % DW_SIZE - tag_offset % DW_SIZE;
3529 : 0 : fc->bit_off = fc->bit_off + byte_diff * BITS_IN_BYTE;
3530 : :
3531 : : /* Update offset in headers layout to offset in tag */
3532 : 0 : fc->byte_off = tag_offset;
3533 : 0 : fc++;
3534 : : }
3535 : :
3536 : : return 0;
3537 : : }
3538 : :
3539 : : static bool
3540 : 0 : mlx5dr_definer_best_hl_fit_recu(struct mlx5dr_definer_sel_ctrl *ctrl,
3541 : : uint32_t cur_dw,
3542 : : uint32_t *data)
3543 : : {
3544 : : uint8_t bytes_set;
3545 : : int byte_idx;
3546 : : bool ret;
3547 : : int i;
3548 : :
3549 : : /* Reached end, nothing left to do */
3550 [ # # ]: 0 : if (cur_dw == MLX5_ST_SZ_DW(definer_hl))
3551 : : return true;
3552 : :
3553 : : /* No data set, can skip to next DW */
3554 [ # # ]: 0 : while (!*data) {
3555 : 0 : cur_dw++;
3556 : 0 : data++;
3557 : :
3558 : : /* Reached end, nothing left to do */
3559 [ # # ]: 0 : if (cur_dw == MLX5_ST_SZ_DW(definer_hl))
3560 : : return true;
3561 : : }
3562 : :
3563 : : /* Used all DW selectors and Byte selectors, no possible solution */
3564 [ # # ]: 0 : if (ctrl->allowed_full_dw == ctrl->used_full_dw &&
3565 [ # # ]: 0 : ctrl->allowed_lim_dw == ctrl->used_lim_dw &&
3566 [ # # ]: 0 : ctrl->allowed_bytes == ctrl->used_bytes)
3567 : : return false;
3568 : :
3569 : : /* Try to use limited DW selectors */
3570 [ # # # # ]: 0 : if (ctrl->allowed_lim_dw > ctrl->used_lim_dw && cur_dw < 64) {
3571 : 0 : ctrl->lim_dw_selector[ctrl->used_lim_dw++] = cur_dw;
3572 : :
3573 : 0 : ret = mlx5dr_definer_best_hl_fit_recu(ctrl, cur_dw + 1, data + 1);
3574 [ # # ]: 0 : if (ret)
3575 : : return ret;
3576 : :
3577 : 0 : ctrl->lim_dw_selector[--ctrl->used_lim_dw] = 0;
3578 : : }
3579 : :
3580 : : /* Try to use DW selectors */
3581 [ # # ]: 0 : if (ctrl->allowed_full_dw > ctrl->used_full_dw) {
3582 : 0 : ctrl->full_dw_selector[ctrl->used_full_dw++] = cur_dw;
3583 : :
3584 : 0 : ret = mlx5dr_definer_best_hl_fit_recu(ctrl, cur_dw + 1, data + 1);
3585 [ # # ]: 0 : if (ret)
3586 : : return ret;
3587 : :
3588 : 0 : ctrl->full_dw_selector[--ctrl->used_full_dw] = 0;
3589 : : }
3590 : :
3591 : : /* No byte selector for offset bigger than 255 */
3592 [ # # ]: 0 : if (cur_dw * DW_SIZE > 255)
3593 : : return false;
3594 : :
3595 : 0 : bytes_set = !!(0x000000ff & *data) +
3596 : 0 : !!(0x0000ff00 & *data) +
3597 : 0 : !!(0x00ff0000 & *data) +
3598 : 0 : !!(0xff000000 & *data);
3599 : :
3600 : : /* Check if there are enough byte selectors left */
3601 [ # # ]: 0 : if (bytes_set + ctrl->used_bytes > ctrl->allowed_bytes)
3602 : : return false;
3603 : :
3604 : : /* Try to use Byte selectors */
3605 [ # # ]: 0 : for (i = 0; i < DW_SIZE; i++)
3606 [ # # # # ]: 0 : if ((0xff000000 >> (i * BITS_IN_BYTE)) & rte_be_to_cpu_32(*data)) {
3607 : : /* Use byte selectors high to low */
3608 : 0 : byte_idx = ctrl->allowed_bytes - ctrl->used_bytes - 1;
3609 : 0 : ctrl->byte_selector[byte_idx] = cur_dw * DW_SIZE + i;
3610 : 0 : ctrl->used_bytes++;
3611 : : }
3612 : :
3613 : 0 : ret = mlx5dr_definer_best_hl_fit_recu(ctrl, cur_dw + 1, data + 1);
3614 [ # # ]: 0 : if (ret)
3615 : : return ret;
3616 : :
3617 [ # # ]: 0 : for (i = 0; i < DW_SIZE; i++)
3618 [ # # # # ]: 0 : if ((0xff << (i * BITS_IN_BYTE)) & rte_be_to_cpu_32(*data)) {
3619 : 0 : ctrl->used_bytes--;
3620 : 0 : byte_idx = ctrl->allowed_bytes - ctrl->used_bytes - 1;
3621 : 0 : ctrl->byte_selector[byte_idx] = 0;
3622 : : }
3623 : :
3624 : : return false;
3625 : : }
3626 : :
3627 : : static void
3628 : 0 : mlx5dr_definer_copy_sel_ctrl(struct mlx5dr_definer_sel_ctrl *ctrl,
3629 : : struct mlx5dr_definer *definer)
3630 : : {
3631 : 0 : memcpy(definer->byte_selector, ctrl->byte_selector, ctrl->allowed_bytes);
3632 : 0 : memcpy(definer->dw_selector, ctrl->full_dw_selector, ctrl->allowed_full_dw);
3633 : 0 : memcpy(definer->dw_selector + ctrl->allowed_full_dw,
3634 : 0 : ctrl->lim_dw_selector, ctrl->allowed_lim_dw);
3635 : 0 : }
3636 : :
3637 : : static int
3638 : 0 : mlx5dr_definer_find_best_range_fit(struct mlx5dr_definer *definer,
3639 : : struct mlx5dr_matcher *matcher)
3640 : : {
3641 : 0 : uint8_t tag_byte_offset[MLX5DR_DEFINER_FNAME_MAX] = {0};
3642 : 0 : uint8_t field_select[MLX5DR_DEFINER_FNAME_MAX] = {0};
3643 : 0 : struct mlx5dr_definer_sel_ctrl ctrl = {0};
3644 : : uint32_t byte_offset, algn_byte_off;
3645 : : struct mlx5dr_definer_fc *fcr;
3646 : : bool require_dw;
3647 : : int idx, i, j;
3648 : :
3649 : : /* Try to create a range definer */
3650 : 0 : ctrl.allowed_full_dw = DW_SELECTORS_RANGE;
3651 : 0 : ctrl.allowed_bytes = BYTE_SELECTORS_RANGE;
3652 : :
3653 : : /* Multiple fields cannot share the same DW for range match.
3654 : : * The HW doesn't recognize each field but compares the full dw.
3655 : : * For example definer DW consists of FieldA_FieldB
3656 : : * FieldA: Mask 0xFFFF range 0x1 to 0x2
3657 : : * FieldB: Mask 0xFFFF range 0x3 to 0x4
3658 : : * STE DW range will be 0x00010003 - 0x00020004
3659 : : * This will cause invalid match for FieldB if FieldA=1 and FieldB=8
3660 : : * Since 0x10003 < 0x10008 < 0x20004
3661 : : */
3662 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++) {
3663 [ # # ]: 0 : for (j = 0; j < matcher->mt[i].fcr_sz; j++) {
3664 : 0 : fcr = &matcher->mt[i].fcr[j];
3665 : :
3666 : : /* Found - Reuse previous mt binding */
3667 [ # # ]: 0 : if (field_select[fcr->fname]) {
3668 : 0 : fcr->byte_off = tag_byte_offset[fcr->fname];
3669 : 0 : continue;
3670 : : }
3671 : :
3672 : : /* Not found */
3673 : 0 : require_dw = fcr->byte_off >= (64 * DW_SIZE);
3674 [ # # # # ]: 0 : if (require_dw || ctrl.used_bytes == ctrl.allowed_bytes) {
3675 : : /* Try to cover using DW selector */
3676 [ # # ]: 0 : if (ctrl.used_full_dw == ctrl.allowed_full_dw)
3677 : 0 : goto not_supported;
3678 : :
3679 : 0 : ctrl.full_dw_selector[ctrl.used_full_dw++] =
3680 : 0 : fcr->byte_off / DW_SIZE;
3681 : :
3682 : : /* Bind DW */
3683 : 0 : idx = ctrl.used_full_dw - 1;
3684 : 0 : byte_offset = fcr->byte_off % DW_SIZE;
3685 : 0 : byte_offset += DW_SIZE * (DW_SELECTORS - idx - 1);
3686 : : } else {
3687 : : /* Try to cover using Bytes selectors */
3688 : : if (ctrl.used_bytes == ctrl.allowed_bytes)
3689 : : goto not_supported;
3690 : :
3691 : 0 : algn_byte_off = DW_SIZE * (fcr->byte_off / DW_SIZE);
3692 : 0 : ctrl.byte_selector[ctrl.used_bytes++] = algn_byte_off + 3;
3693 : 0 : ctrl.byte_selector[ctrl.used_bytes++] = algn_byte_off + 2;
3694 : 0 : ctrl.byte_selector[ctrl.used_bytes++] = algn_byte_off + 1;
3695 : 0 : ctrl.byte_selector[ctrl.used_bytes++] = algn_byte_off;
3696 : :
3697 : : /* Bind BYTE */
3698 : : byte_offset = DW_SIZE * DW_SELECTORS;
3699 : 0 : byte_offset += BYTE_SELECTORS - ctrl.used_bytes;
3700 : 0 : byte_offset += fcr->byte_off % DW_SIZE;
3701 : : }
3702 : :
3703 : 0 : fcr->byte_off = byte_offset;
3704 : 0 : tag_byte_offset[fcr->fname] = byte_offset;
3705 : 0 : field_select[fcr->fname] = 1;
3706 : : }
3707 : : }
3708 : :
3709 : 0 : mlx5dr_definer_copy_sel_ctrl(&ctrl, definer);
3710 : 0 : definer->type = MLX5DR_DEFINER_TYPE_RANGE;
3711 : :
3712 : 0 : return 0;
3713 : :
3714 : : not_supported:
3715 : 0 : DR_LOG(ERR, "Unable to find supporting range definer combination");
3716 : 0 : rte_errno = ENOTSUP;
3717 : 0 : return rte_errno;
3718 : : }
3719 : :
3720 : 0 : static void mlx5dr_definer_optimize_order(struct mlx5dr_definer *definer, int num_log)
3721 : : {
3722 : : uint8_t hl_prio[MLX5DR_DEFINER_HL_OPT_MAX];
3723 : : int dw = 0, i = 0, j;
3724 : : int *dw_flag;
3725 : : uint8_t tmp;
3726 : :
3727 : 0 : dw_flag = mlx5dr_optimal_dist_dw[num_log];
3728 : 0 : hl_prio[0] = __mlx5_dw_off(definer_hl, ipv4_src_dest_outer.source_address);
3729 : 0 : hl_prio[1] = __mlx5_dw_off(definer_hl, ipv4_src_dest_outer.destination_address);
3730 : :
3731 [ # # ]: 0 : while (i < MLX5DR_DEFINER_HL_OPT_MAX) {
3732 : : j = 0;
3733 : : /* Finding a candidate to improve its hash distribution */
3734 [ # # # # ]: 0 : while (j < DW_SELECTORS_MATCH && (hl_prio[i] != definer->dw_selector[j]))
3735 : 0 : j++;
3736 : :
3737 : : /* Finding a DW location with good hash distribution */
3738 [ # # # # ]: 0 : while (dw < DW_SELECTORS_MATCH && dw_flag[dw] == 0)
3739 : 0 : dw++;
3740 : :
3741 [ # # ]: 0 : if (dw < DW_SELECTORS_MATCH && j < DW_SELECTORS_MATCH) {
3742 : 0 : tmp = definer->dw_selector[dw];
3743 : 0 : definer->dw_selector[dw] = definer->dw_selector[j];
3744 : 0 : definer->dw_selector[j] = tmp;
3745 : 0 : dw++;
3746 : : }
3747 : 0 : i++;
3748 : : }
3749 : 0 : }
3750 : :
3751 : : static int
3752 : 0 : mlx5dr_definer_find_best_match_fit(struct mlx5dr_context *ctx,
3753 : : struct mlx5dr_definer *definer,
3754 : : uint8_t *hl)
3755 : : {
3756 : 0 : struct mlx5dr_definer_sel_ctrl ctrl = {0};
3757 : : bool found;
3758 : :
3759 : : /* Try to create a match definer */
3760 : 0 : ctrl.allowed_full_dw = DW_SELECTORS_MATCH;
3761 : : ctrl.allowed_lim_dw = 0;
3762 : 0 : ctrl.allowed_bytes = BYTE_SELECTORS;
3763 : :
3764 : 0 : found = mlx5dr_definer_best_hl_fit_recu(&ctrl, 0, (uint32_t *)hl);
3765 [ # # ]: 0 : if (found) {
3766 : 0 : mlx5dr_definer_copy_sel_ctrl(&ctrl, definer);
3767 : 0 : definer->type = MLX5DR_DEFINER_TYPE_MATCH;
3768 : 0 : return 0;
3769 : : }
3770 : :
3771 : : /* Try to create a full/limited jumbo definer */
3772 [ # # ]: 0 : ctrl.allowed_full_dw = ctx->caps->full_dw_jumbo_support ? DW_SELECTORS :
3773 : : DW_SELECTORS_MATCH;
3774 [ # # ]: 0 : ctrl.allowed_lim_dw = ctx->caps->full_dw_jumbo_support ? 0 :
3775 : : DW_SELECTORS_LIMITED;
3776 : : ctrl.allowed_bytes = BYTE_SELECTORS;
3777 : :
3778 : 0 : found = mlx5dr_definer_best_hl_fit_recu(&ctrl, 0, (uint32_t *)hl);
3779 [ # # ]: 0 : if (found) {
3780 : 0 : mlx5dr_definer_copy_sel_ctrl(&ctrl, definer);
3781 : 0 : definer->type = MLX5DR_DEFINER_TYPE_JUMBO;
3782 : 0 : return 0;
3783 : : }
3784 : :
3785 : 0 : DR_LOG(DEBUG, "Unable to find supporting match/jumbo definer combination");
3786 : 0 : rte_errno = E2BIG;
3787 : 0 : return rte_errno;
3788 : : }
3789 : :
3790 : : static void
3791 : 0 : mlx5dr_definer_create_tag_mask(struct rte_flow_item *items,
3792 : : struct mlx5dr_definer_fc *fc,
3793 : : uint32_t fc_sz,
3794 : : uint8_t *tag)
3795 : : {
3796 : : uint32_t i;
3797 : :
3798 [ # # ]: 0 : for (i = 0; i < fc_sz; i++) {
3799 [ # # ]: 0 : if (fc->tag_mask_set)
3800 : 0 : fc->tag_mask_set(fc, items[fc->item_idx].mask, tag);
3801 : : else
3802 : 0 : fc->tag_set(fc, items[fc->item_idx].mask, tag);
3803 : 0 : fc++;
3804 : : }
3805 : 0 : }
3806 : :
3807 : 0 : void mlx5dr_definer_create_tag(const struct rte_flow_item *items,
3808 : : struct mlx5dr_definer_fc *fc,
3809 : : uint32_t fc_sz,
3810 : : uint8_t *tag)
3811 : : {
3812 : : uint32_t i;
3813 : :
3814 [ # # ]: 0 : for (i = 0; i < fc_sz; i++) {
3815 : 0 : fc->tag_set(fc, items[fc->item_idx].spec, tag);
3816 : 0 : fc++;
3817 : : }
3818 : 0 : }
3819 : :
3820 : : static uint32_t mlx5dr_definer_get_range_byte_off(uint32_t match_byte_off)
3821 : : {
3822 : 0 : uint8_t curr_dw_idx = match_byte_off / DW_SIZE;
3823 : : uint8_t new_dw_idx;
3824 : :
3825 : : /* Range DW can have the following values 7,8,9,10
3826 : : * -DW7 is mapped to DW9
3827 : : * -DW8 is mapped to DW7
3828 : : * -DW9 is mapped to DW5
3829 : : * -DW10 is mapped to DW3
3830 : : * To reduce calculation the following formula is used:
3831 : : */
3832 : 0 : new_dw_idx = curr_dw_idx * (-2) + 23;
3833 : :
3834 : 0 : return new_dw_idx * DW_SIZE + match_byte_off % DW_SIZE;
3835 : : }
3836 : :
3837 : 0 : void mlx5dr_definer_create_tag_range(const struct rte_flow_item *items,
3838 : : struct mlx5dr_definer_fc *fc,
3839 : : uint32_t fc_sz,
3840 : : uint8_t *tag)
3841 : : {
3842 : : struct mlx5dr_definer_fc tmp_fc;
3843 : : uint32_t i;
3844 : :
3845 [ # # ]: 0 : for (i = 0; i < fc_sz; i++) {
3846 : 0 : tmp_fc = *fc;
3847 : : /* Set MAX value */
3848 : 0 : tmp_fc.byte_off = mlx5dr_definer_get_range_byte_off(fc->byte_off);
3849 : 0 : tmp_fc.tag_set(&tmp_fc, items[fc->item_idx].last, tag);
3850 : : /* Set MIN value */
3851 : 0 : tmp_fc.byte_off += DW_SIZE;
3852 : 0 : tmp_fc.tag_set(&tmp_fc, items[fc->item_idx].spec, tag);
3853 : 0 : fc++;
3854 : : }
3855 : 0 : }
3856 : :
3857 : 0 : int mlx5dr_definer_get_id(struct mlx5dr_definer *definer)
3858 : : {
3859 : 0 : return definer->obj->id;
3860 : : }
3861 : :
3862 : 0 : int mlx5dr_definer_compare(struct mlx5dr_definer *definer_a,
3863 : : struct mlx5dr_definer *definer_b)
3864 : : {
3865 : : int i;
3866 : :
3867 : : /* Future: Optimize by comparing selectors with valid mask only */
3868 [ # # ]: 0 : for (i = 0; i < BYTE_SELECTORS; i++)
3869 [ # # ]: 0 : if (definer_a->byte_selector[i] != definer_b->byte_selector[i])
3870 : : return 1;
3871 : :
3872 [ # # ]: 0 : for (i = 0; i < DW_SELECTORS; i++)
3873 [ # # ]: 0 : if (definer_a->dw_selector[i] != definer_b->dw_selector[i])
3874 : : return 1;
3875 : :
3876 [ # # ]: 0 : for (i = 0; i < MLX5DR_JUMBO_TAG_SZ; i++)
3877 [ # # ]: 0 : if (definer_a->mask.jumbo[i] != definer_b->mask.jumbo[i])
3878 : : return 1;
3879 : :
3880 : : return 0;
3881 : : }
3882 : :
3883 : : static int
3884 : : mlx5dr_definer_optimize_order_supported(struct mlx5dr_definer *match_definer,
3885 : : struct mlx5dr_matcher *matcher)
3886 : : {
3887 [ # # ]: 0 : return !mlx5dr_definer_is_jumbo(match_definer) &&
3888 [ # # ]: 0 : !mlx5dr_matcher_req_fw_wqe(matcher) &&
3889 [ # # # # ]: 0 : !mlx5dr_matcher_is_resizable(matcher) &&
3890 : : !mlx5dr_matcher_is_insert_by_idx(matcher);
3891 : : }
3892 : :
3893 : : static int
3894 : 0 : mlx5dr_definer_calc_layout(struct mlx5dr_matcher *matcher,
3895 : : struct mlx5dr_definer *match_definer,
3896 : : struct mlx5dr_definer *range_definer)
3897 : : {
3898 : 0 : struct mlx5dr_context *ctx = matcher->tbl->ctx;
3899 : 0 : struct mlx5dr_match_template *mt = matcher->mt;
3900 : : struct mlx5dr_definer_fc *fc;
3901 : : uint8_t *match_hl;
3902 : : int i, ret;
3903 : :
3904 : : /* Union header-layout (hl) is used for creating a single definer
3905 : : * field layout used with different bitmasks for hash and match.
3906 : : */
3907 : : match_hl = simple_calloc(1, MLX5_ST_SZ_BYTES(definer_hl));
3908 [ # # ]: 0 : if (!match_hl) {
3909 : 0 : DR_LOG(ERR, "Failed to allocate memory for header layout");
3910 : 0 : rte_errno = ENOMEM;
3911 : 0 : return rte_errno;
3912 : : }
3913 : :
3914 : : /* Convert all mt items to header layout (hl)
3915 : : * and allocate the match and range field copy array (fc & fcr).
3916 : : */
3917 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++) {
3918 : 0 : ret = mlx5dr_definer_conv_items_to_hl(ctx, &mt[i], match_hl, matcher);
3919 [ # # ]: 0 : if (ret) {
3920 : 0 : DR_LOG(ERR, "Failed to convert items to header layout");
3921 : 0 : goto free_fc;
3922 : : }
3923 : : }
3924 : :
3925 [ # # ]: 0 : if (mlx5dr_matcher_is_compare(matcher)) {
3926 : 0 : ret = mlx5dr_matcher_validate_compare_attr(matcher);
3927 [ # # ]: 0 : if (ret)
3928 : 0 : goto free_fc;
3929 : :
3930 : : /* Due some HW limitation need to fill unused
3931 : : * DW's 0-5 and byte selectors with 0xff.
3932 : : */
3933 [ # # ]: 0 : for (i = 0; i < DW_SELECTORS_MATCH; i++)
3934 : 0 : match_definer->dw_selector[i] = 0xff;
3935 : :
3936 [ # # ]: 0 : for (i = 0; i < BYTE_SELECTORS; i++)
3937 : 0 : match_definer->byte_selector[i] = 0xff;
3938 : :
3939 [ # # ]: 0 : for (i = 0; i < mt[0].fc_sz; i++) {
3940 : 0 : fc = &mt[0].fc[i];
3941 : 0 : match_definer->dw_selector[fc->compare_idx] = fc->byte_off / DW_SIZE;
3942 : : }
3943 : :
3944 : 0 : goto out;
3945 : : }
3946 : :
3947 : : /* Find the match definer layout for header layout match union */
3948 : 0 : ret = mlx5dr_definer_find_best_match_fit(ctx, match_definer, match_hl);
3949 [ # # ]: 0 : if (ret) {
3950 : 0 : DR_LOG(DEBUG, "Failed to create match definer from header layout");
3951 : 0 : goto free_fc;
3952 : : }
3953 : :
3954 : : if (mlx5dr_definer_optimize_order_supported(match_definer, matcher))
3955 : 0 : mlx5dr_definer_optimize_order(match_definer, matcher->attr.rule.num_log);
3956 : :
3957 : : /* Find the range definer layout for match templates fcrs */
3958 : 0 : ret = mlx5dr_definer_find_best_range_fit(range_definer, matcher);
3959 [ # # ]: 0 : if (ret) {
3960 : 0 : DR_LOG(ERR, "Failed to create range definer from header layout");
3961 : 0 : goto free_fc;
3962 : : }
3963 : :
3964 : 0 : out:
3965 : : simple_free(match_hl);
3966 : 0 : return 0;
3967 : :
3968 : : free_fc:
3969 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++)
3970 [ # # ]: 0 : if (mt[i].fc)
3971 : : simple_free(mt[i].fc);
3972 : :
3973 : : simple_free(match_hl);
3974 : 0 : return rte_errno;
3975 : : }
3976 : :
3977 : 0 : int mlx5dr_definer_init_cache(struct mlx5dr_definer_cache **cache)
3978 : : {
3979 : : struct mlx5dr_definer_cache *new_cache;
3980 : :
3981 : : new_cache = simple_calloc(1, sizeof(*new_cache));
3982 [ # # ]: 0 : if (!new_cache) {
3983 : 0 : rte_errno = ENOMEM;
3984 : 0 : return rte_errno;
3985 : : }
3986 : 0 : LIST_INIT(&new_cache->head);
3987 : 0 : *cache = new_cache;
3988 : :
3989 : 0 : return 0;
3990 : : }
3991 : :
3992 : 0 : void mlx5dr_definer_uninit_cache(struct mlx5dr_definer_cache *cache)
3993 : : {
3994 : : simple_free(cache);
3995 : 0 : }
3996 : :
3997 : : static struct mlx5dr_devx_obj *
3998 : 0 : mlx5dr_definer_get_obj(struct mlx5dr_context *ctx,
3999 : : struct mlx5dr_definer *definer)
4000 : : {
4001 : 0 : struct mlx5dr_definer_cache *cache = ctx->definer_cache;
4002 : 0 : struct mlx5dr_cmd_definer_create_attr def_attr = {0};
4003 : : struct mlx5dr_definer_cache_item *cached_definer;
4004 : : struct mlx5dr_devx_obj *obj;
4005 : :
4006 : : /* Search definer cache for requested definer */
4007 [ # # ]: 0 : LIST_FOREACH(cached_definer, &cache->head, next) {
4008 [ # # ]: 0 : if (mlx5dr_definer_compare(&cached_definer->definer, definer))
4009 : : continue;
4010 : :
4011 : : /* Reuse definer and set LRU (move to be first in the list) */
4012 [ # # ]: 0 : LIST_REMOVE(cached_definer, next);
4013 [ # # ]: 0 : LIST_INSERT_HEAD(&cache->head, cached_definer, next);
4014 : 0 : cached_definer->refcount++;
4015 : 0 : return cached_definer->definer.obj;
4016 : : }
4017 : :
4018 : : /* Allocate and create definer based on the bitmask tag */
4019 : 0 : def_attr.match_mask = definer->mask.jumbo;
4020 : 0 : def_attr.dw_selector = definer->dw_selector;
4021 : 0 : def_attr.byte_selector = definer->byte_selector;
4022 : :
4023 : 0 : obj = mlx5dr_cmd_definer_create(ctx->ibv_ctx, &def_attr);
4024 [ # # ]: 0 : if (!obj)
4025 : : return NULL;
4026 : :
4027 : : cached_definer = simple_calloc(1, sizeof(*cached_definer));
4028 [ # # ]: 0 : if (!cached_definer) {
4029 : 0 : rte_errno = ENOMEM;
4030 : 0 : goto free_definer_obj;
4031 : : }
4032 : :
4033 [ # # ]: 0 : memcpy(&cached_definer->definer, definer, sizeof(*definer));
4034 : 0 : cached_definer->definer.obj = obj;
4035 : 0 : cached_definer->refcount = 1;
4036 [ # # ]: 0 : LIST_INSERT_HEAD(&cache->head, cached_definer, next);
4037 : :
4038 : 0 : return obj;
4039 : :
4040 : : free_definer_obj:
4041 : 0 : mlx5dr_cmd_destroy_obj(obj);
4042 : 0 : return NULL;
4043 : : }
4044 : :
4045 : : static void
4046 : 0 : mlx5dr_definer_put_obj(struct mlx5dr_context *ctx,
4047 : : struct mlx5dr_devx_obj *obj)
4048 : : {
4049 : : struct mlx5dr_definer_cache_item *cached_definer;
4050 : :
4051 [ # # ]: 0 : LIST_FOREACH(cached_definer, &ctx->definer_cache->head, next) {
4052 [ # # ]: 0 : if (cached_definer->definer.obj != obj)
4053 : : continue;
4054 : :
4055 : : /* Object found */
4056 [ # # ]: 0 : if (--cached_definer->refcount)
4057 : : return;
4058 : :
4059 [ # # ]: 0 : LIST_REMOVE(cached_definer, next);
4060 : 0 : mlx5dr_cmd_destroy_obj(cached_definer->definer.obj);
4061 : : simple_free(cached_definer);
4062 : : return;
4063 : : }
4064 : :
4065 : : /* Programming error, object must be part of cache */
4066 : 0 : assert(false);
4067 : : }
4068 : :
4069 : : static struct mlx5dr_definer *
4070 : 0 : mlx5dr_definer_alloc(struct mlx5dr_context *ctx,
4071 : : struct mlx5dr_definer_fc *fc,
4072 : : int fc_sz,
4073 : : struct rte_flow_item *items,
4074 : : struct mlx5dr_definer *layout,
4075 : : bool bind_fc)
4076 : : {
4077 : : struct mlx5dr_definer *definer;
4078 : : int ret;
4079 : :
4080 : : definer = simple_calloc(1, sizeof(*definer));
4081 [ # # ]: 0 : if (!definer) {
4082 : 0 : DR_LOG(ERR, "Failed to allocate memory for definer");
4083 : 0 : rte_errno = ENOMEM;
4084 : 0 : return NULL;
4085 : : }
4086 : :
4087 : : memcpy(definer, layout, sizeof(*definer));
4088 : :
4089 : : /* Align field copy array based on given layout */
4090 [ # # ]: 0 : if (bind_fc) {
4091 : 0 : ret = mlx5dr_definer_fc_bind(definer, fc, fc_sz);
4092 [ # # ]: 0 : if (ret) {
4093 : 0 : DR_LOG(ERR, "Failed to bind field copy to definer");
4094 : 0 : goto free_definer;
4095 : : }
4096 : : }
4097 : :
4098 : : /* Create the tag mask used for definer creation */
4099 : 0 : mlx5dr_definer_create_tag_mask(items, fc, fc_sz, definer->mask.jumbo);
4100 : :
4101 : 0 : definer->obj = mlx5dr_definer_get_obj(ctx, definer);
4102 [ # # ]: 0 : if (!definer->obj)
4103 : 0 : goto free_definer;
4104 : :
4105 : : return definer;
4106 : :
4107 : 0 : free_definer:
4108 : : simple_free(definer);
4109 : 0 : return NULL;
4110 : : }
4111 : :
4112 : : static void
4113 : : mlx5dr_definer_free(struct mlx5dr_context *ctx,
4114 : : struct mlx5dr_definer *definer)
4115 : : {
4116 : 0 : mlx5dr_definer_put_obj(ctx, definer->obj);
4117 : : simple_free(definer);
4118 : 0 : }
4119 : :
4120 : : static int
4121 : 0 : mlx5dr_definer_matcher_match_init(struct mlx5dr_context *ctx,
4122 : : struct mlx5dr_matcher *matcher,
4123 : : struct mlx5dr_definer *match_layout)
4124 : : {
4125 : 0 : struct mlx5dr_match_template *mt = matcher->mt;
4126 : : int i;
4127 : :
4128 : : /* Create mendatory match definer */
4129 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++) {
4130 : 0 : mt[i].definer = mlx5dr_definer_alloc(ctx,
4131 : : mt[i].fc,
4132 : 0 : mt[i].fc_sz,
4133 : 0 : mt[i].items,
4134 : : match_layout,
4135 : : true);
4136 [ # # ]: 0 : if (!mt[i].definer) {
4137 : 0 : DR_LOG(ERR, "Failed to create match definer");
4138 : 0 : goto free_definers;
4139 : : }
4140 : : }
4141 : : return 0;
4142 : :
4143 : : free_definers:
4144 [ # # ]: 0 : while (i--)
4145 : 0 : mlx5dr_definer_free(ctx, mt[i].definer);
4146 : :
4147 : 0 : return rte_errno;
4148 : : }
4149 : :
4150 : : static void
4151 : 0 : mlx5dr_definer_matcher_match_uninit(struct mlx5dr_matcher *matcher)
4152 : : {
4153 : 0 : struct mlx5dr_context *ctx = matcher->tbl->ctx;
4154 : : int i;
4155 : :
4156 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++)
4157 : 0 : mlx5dr_definer_free(ctx, matcher->mt[i].definer);
4158 : 0 : }
4159 : :
4160 : : static int
4161 : 0 : mlx5dr_definer_matcher_range_init(struct mlx5dr_context *ctx,
4162 : : struct mlx5dr_matcher *matcher,
4163 : : struct mlx5dr_definer *range_layout)
4164 : : {
4165 : 0 : struct mlx5dr_match_template *mt = matcher->mt;
4166 : : int i;
4167 : :
4168 : : /* Create optional range definers */
4169 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++) {
4170 : : /* All must use range if requested */
4171 : 0 : bool is_range = !!mt[i].fcr_sz;
4172 : 0 : bool has_range = matcher->flags & MLX5DR_MATCHER_FLAGS_RANGE_DEFINER;
4173 : :
4174 [ # # # # : 0 : if (i && ((is_range && !has_range) || (!is_range && has_range))) {
# # ]
4175 : 0 : DR_LOG(ERR, "Using range and non range templates is not allowed");
4176 : 0 : rte_errno = EINVAL;
4177 : 0 : goto free_definers;
4178 : : }
4179 : :
4180 [ # # ]: 0 : if (!mt[i].fcr_sz)
4181 : 0 : continue;
4182 : :
4183 : 0 : matcher->flags |= MLX5DR_MATCHER_FLAGS_RANGE_DEFINER;
4184 : : /* Create definer without fcr binding, already binded */
4185 : 0 : mt[i].range_definer = mlx5dr_definer_alloc(ctx,
4186 : : mt[i].fcr,
4187 : : mt[i].fcr_sz,
4188 : : mt[i].items,
4189 : : range_layout,
4190 : : false);
4191 [ # # ]: 0 : if (!mt[i].range_definer) {
4192 : 0 : DR_LOG(ERR, "Failed to create match definer");
4193 : 0 : goto free_definers;
4194 : : }
4195 : : }
4196 : : return 0;
4197 : :
4198 : : free_definers:
4199 [ # # ]: 0 : while (i--)
4200 [ # # ]: 0 : if (mt[i].range_definer)
4201 : : mlx5dr_definer_free(ctx, mt[i].range_definer);
4202 : :
4203 : 0 : return rte_errno;
4204 : : }
4205 : :
4206 : : static void
4207 : 0 : mlx5dr_definer_matcher_range_uninit(struct mlx5dr_matcher *matcher)
4208 : : {
4209 : 0 : struct mlx5dr_context *ctx = matcher->tbl->ctx;
4210 : : int i;
4211 : :
4212 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++)
4213 [ # # ]: 0 : if (matcher->mt[i].range_definer)
4214 : : mlx5dr_definer_free(ctx, matcher->mt[i].range_definer);
4215 : 0 : }
4216 : :
4217 : : static int
4218 : 0 : mlx5dr_definer_matcher_hash_init(struct mlx5dr_context *ctx,
4219 : : struct mlx5dr_matcher *matcher)
4220 : : {
4221 : 0 : struct mlx5dr_cmd_definer_create_attr def_attr = {0};
4222 : 0 : struct mlx5dr_match_template *mt = matcher->mt;
4223 : 0 : struct ibv_context *ibv_ctx = ctx->ibv_ctx;
4224 : : uint8_t *bit_mask;
4225 : : int i, j;
4226 : :
4227 [ # # ]: 0 : for (i = 1; i < matcher->num_of_mt; i++)
4228 [ # # ]: 0 : if (mlx5dr_definer_compare(mt[i].definer, mt[i - 1].definer))
4229 : 0 : matcher->flags |= MLX5DR_MATCHER_FLAGS_HASH_DEFINER;
4230 : :
4231 [ # # ]: 0 : if (!(matcher->flags & MLX5DR_MATCHER_FLAGS_HASH_DEFINER))
4232 : : return 0;
4233 : :
4234 : : /* Insert by index requires all MT using the same definer */
4235 [ # # ]: 0 : if (matcher->attr.insert_mode == MLX5DR_MATCHER_INSERT_BY_INDEX) {
4236 : 0 : DR_LOG(ERR, "Insert by index not supported with MT combination");
4237 : 0 : rte_errno = EOPNOTSUPP;
4238 : 0 : return rte_errno;
4239 : : }
4240 : :
4241 : 0 : matcher->hash_definer = simple_calloc(1, sizeof(*matcher->hash_definer));
4242 [ # # ]: 0 : if (!matcher->hash_definer) {
4243 : 0 : DR_LOG(ERR, "Failed to allocate memory for hash definer");
4244 : 0 : rte_errno = ENOMEM;
4245 : 0 : return rte_errno;
4246 : : }
4247 : :
4248 : : /* Calculate intersection between all match templates bitmasks.
4249 : : * We will use mt[0] as reference and intersect it with mt[1..n].
4250 : : * From this we will get:
4251 : : * hash_definer.selectors = mt[0].selecotrs
4252 : : * hash_definer.mask = mt[0].mask & mt[0].mask & ... & mt[n].mask
4253 : : */
4254 : :
4255 : : /* Use first definer which should also contain intersection fields */
4256 : 0 : memcpy(matcher->hash_definer, mt->definer, sizeof(struct mlx5dr_definer));
4257 : :
4258 : : /* Calculate intersection between first to all match templates bitmasks */
4259 [ # # ]: 0 : for (i = 1; i < matcher->num_of_mt; i++) {
4260 : 0 : bit_mask = (uint8_t *)&mt[i].definer->mask;
4261 [ # # ]: 0 : for (j = 0; j < MLX5DR_JUMBO_TAG_SZ; j++)
4262 : 0 : ((uint8_t *)&matcher->hash_definer->mask)[j] &= bit_mask[j];
4263 : : }
4264 : :
4265 : 0 : def_attr.match_mask = matcher->hash_definer->mask.jumbo;
4266 : 0 : def_attr.dw_selector = matcher->hash_definer->dw_selector;
4267 : 0 : def_attr.byte_selector = matcher->hash_definer->byte_selector;
4268 : 0 : matcher->hash_definer->obj = mlx5dr_cmd_definer_create(ibv_ctx, &def_attr);
4269 [ # # ]: 0 : if (!matcher->hash_definer->obj) {
4270 : 0 : DR_LOG(ERR, "Failed to create hash definer");
4271 : 0 : goto free_hash_definer;
4272 : : }
4273 : :
4274 : : return 0;
4275 : :
4276 : : free_hash_definer:
4277 : 0 : simple_free(matcher->hash_definer);
4278 : 0 : return rte_errno;
4279 : : }
4280 : :
4281 : : static void
4282 : 0 : mlx5dr_definer_matcher_hash_uninit(struct mlx5dr_matcher *matcher)
4283 : : {
4284 [ # # ]: 0 : if (!matcher->hash_definer)
4285 : : return;
4286 : :
4287 : 0 : mlx5dr_cmd_destroy_obj(matcher->hash_definer->obj);
4288 : 0 : simple_free(matcher->hash_definer);
4289 : : }
4290 : :
4291 : 0 : int mlx5dr_definer_matcher_init(struct mlx5dr_context *ctx,
4292 : : struct mlx5dr_matcher *matcher)
4293 : : {
4294 : 0 : struct mlx5dr_definer match_layout = {0};
4295 : 0 : struct mlx5dr_definer range_layout = {0};
4296 : : int ret, i;
4297 : :
4298 [ # # ]: 0 : if (matcher->flags & MLX5DR_MATCHER_FLAGS_COLLISION)
4299 : : return 0;
4300 : :
4301 : 0 : ret = mlx5dr_definer_calc_layout(matcher, &match_layout, &range_layout);
4302 [ # # ]: 0 : if (ret) {
4303 : 0 : DR_LOG(DEBUG, "Failed to calculate matcher definer layout");
4304 : 0 : return ret;
4305 : : }
4306 : :
4307 : : /* Calculate definers needed for exact match */
4308 : 0 : ret = mlx5dr_definer_matcher_match_init(ctx, matcher, &match_layout);
4309 [ # # ]: 0 : if (ret) {
4310 : 0 : DR_LOG(ERR, "Failed to init match definers");
4311 : 0 : goto free_fc;
4312 : : }
4313 : :
4314 : : /* Calculate definers needed for range */
4315 : 0 : ret = mlx5dr_definer_matcher_range_init(ctx, matcher, &range_layout);
4316 [ # # ]: 0 : if (ret) {
4317 : 0 : DR_LOG(ERR, "Failed to init range definers");
4318 : 0 : goto uninit_match_definer;
4319 : : }
4320 : :
4321 : : /* Calculate partial hash definer */
4322 : 0 : ret = mlx5dr_definer_matcher_hash_init(ctx, matcher);
4323 [ # # ]: 0 : if (ret) {
4324 : 0 : DR_LOG(ERR, "Failed to init hash definer");
4325 : 0 : goto uninit_range_definer;
4326 : : }
4327 : :
4328 : : return 0;
4329 : :
4330 : : uninit_range_definer:
4331 : 0 : mlx5dr_definer_matcher_range_uninit(matcher);
4332 : 0 : uninit_match_definer:
4333 : 0 : mlx5dr_definer_matcher_match_uninit(matcher);
4334 : 0 : free_fc:
4335 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++)
4336 : 0 : simple_free(matcher->mt[i].fc);
4337 : :
4338 : : return ret;
4339 : : }
4340 : :
4341 : 0 : void mlx5dr_definer_matcher_uninit(struct mlx5dr_matcher *matcher)
4342 : : {
4343 : : int i;
4344 : :
4345 [ # # ]: 0 : if (matcher->flags & MLX5DR_MATCHER_FLAGS_COLLISION)
4346 : : return;
4347 : :
4348 : 0 : mlx5dr_definer_matcher_hash_uninit(matcher);
4349 : 0 : mlx5dr_definer_matcher_range_uninit(matcher);
4350 : 0 : mlx5dr_definer_matcher_match_uninit(matcher);
4351 : :
4352 [ # # ]: 0 : for (i = 0; i < matcher->num_of_mt; i++)
4353 : 0 : simple_free(matcher->mt[i].fc);
4354 : : }
|
