Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright (c) 2015-2020 Amazon.com, Inc. or its affiliates.
3 : : * All rights reserved.
4 : : */
5 : :
6 : : #include <rte_alarm.h>
7 : : #include <rte_string_fns.h>
8 : : #include <rte_errno.h>
9 : : #include <rte_version.h>
10 : : #include <rte_net.h>
11 : : #include <rte_kvargs.h>
12 : :
13 : : #include "ena_ethdev.h"
14 : : #include "ena_logs.h"
15 : : #include "ena_platform.h"
16 : : #include "ena_com.h"
17 : : #include "ena_eth_com.h"
18 : :
19 : : #include <ena_common_defs.h>
20 : : #include <ena_regs_defs.h>
21 : : #include <ena_admin_defs.h>
22 : : #include <ena_eth_io_defs.h>
23 : :
24 : : #define DRV_MODULE_VER_MAJOR 2
25 : : #define DRV_MODULE_VER_MINOR 12
26 : : #define DRV_MODULE_VER_SUBMINOR 0
27 : :
28 : : #define __MERGE_64B_H_L(h, l) (((uint64_t)h << 32) | l)
29 : :
30 : : #define GET_L4_HDR_LEN(mbuf) \
31 : : ((rte_pktmbuf_mtod_offset(mbuf, struct rte_tcp_hdr *, \
32 : : mbuf->l3_len + mbuf->l2_len)->data_off) >> 4)
33 : :
34 : : #define ETH_GSTRING_LEN 32
35 : :
36 : : #define ARRAY_SIZE(x) RTE_DIM(x)
37 : :
38 : : #define ENA_MIN_RING_DESC 128
39 : :
40 : : #define USEC_PER_MSEC 1000UL
41 : :
42 : : #define BITS_PER_BYTE 8
43 : :
44 : : #define BITS_PER_TYPE(type) (sizeof(type) * BITS_PER_BYTE)
45 : :
46 : : #define DECIMAL_BASE 10
47 : :
48 : : #define MAX_WIDE_LLQ_DEPTH_UNSUPPORTED 0
49 : :
50 : : /*
51 : : * We should try to keep ENA_CLEANUP_BUF_THRESH lower than
52 : : * RTE_MEMPOOL_CACHE_MAX_SIZE, so we can fit this in mempool local cache.
53 : : */
54 : : #define ENA_CLEANUP_BUF_THRESH 256
55 : :
56 : : struct ena_stats {
57 : : char name[ETH_GSTRING_LEN];
58 : : int stat_offset;
59 : : };
60 : :
61 : : #define ENA_STAT_ENTRY(stat, stat_type) { \
62 : : .name = #stat, \
63 : : .stat_offset = offsetof(struct ena_stats_##stat_type, stat) \
64 : : }
65 : :
66 : : #define ENA_STAT_RX_ENTRY(stat) \
67 : : ENA_STAT_ENTRY(stat, rx)
68 : :
69 : : #define ENA_STAT_TX_ENTRY(stat) \
70 : : ENA_STAT_ENTRY(stat, tx)
71 : :
72 : : #define ENA_STAT_METRICS_ENTRY(stat) \
73 : : ENA_STAT_ENTRY(stat, metrics)
74 : :
75 : : #define ENA_STAT_GLOBAL_ENTRY(stat) \
76 : : ENA_STAT_ENTRY(stat, dev)
77 : :
78 : : #define ENA_STAT_ENA_SRD_ENTRY(stat) \
79 : : ENA_STAT_ENTRY(stat, srd)
80 : :
81 : : /* Device arguments */
82 : :
83 : : /* llq_policy Controls whether to disable LLQ, use device recommended
84 : : * header policy or overriding the device recommendation.
85 : : * 0 - Disable LLQ. Use with extreme caution as it leads to a huge
86 : : * performance degradation on AWS instances built with Nitro v4 onwards.
87 : : * 1 - Accept device recommended LLQ policy (Default).
88 : : * Device can recommend normal or large LLQ policy.
89 : : * 2 - Enforce normal LLQ policy.
90 : : * 3 - Enforce large LLQ policy.
91 : : * Required for packets with header that exceed 96 bytes on
92 : : * AWS instances built with Nitro v2 and Nitro v1.
93 : : */
94 : : #define ENA_DEVARG_LLQ_POLICY "llq_policy"
95 : :
96 : : /* Timeout in seconds after which a single uncompleted Tx packet should be
97 : : * considered as a missing.
98 : : */
99 : : #define ENA_DEVARG_MISS_TXC_TO "miss_txc_to"
100 : :
101 : : /*
102 : : * Controls the period of time (in milliseconds) between two consecutive inspections of
103 : : * the control queues when the driver is in poll mode and not using interrupts.
104 : : * By default, this value is zero, indicating that the driver will not be in poll mode and will
105 : : * use interrupts. A non-zero value for this argument is mandatory when using uio_pci_generic
106 : : * driver.
107 : : */
108 : : #define ENA_DEVARG_CONTROL_PATH_POLL_INTERVAL "control_path_poll_interval"
109 : :
110 : : /*
111 : : * Each rte_memzone should have unique name.
112 : : * To satisfy it, count number of allocation and add it to name.
113 : : */
114 : : rte_atomic64_t ena_alloc_cnt;
115 : :
116 : : static const struct ena_stats ena_stats_global_strings[] = {
117 : : ENA_STAT_GLOBAL_ENTRY(wd_expired),
118 : : ENA_STAT_GLOBAL_ENTRY(dev_start),
119 : : ENA_STAT_GLOBAL_ENTRY(dev_stop),
120 : : ENA_STAT_GLOBAL_ENTRY(tx_drops),
121 : : };
122 : :
123 : : /*
124 : : * The legacy metrics (also known as eni stats) consisted of 5 stats, while the reworked
125 : : * metrics (also known as customer metrics) support an additional stat.
126 : : */
127 : : static struct ena_stats ena_stats_metrics_strings[] = {
128 : : ENA_STAT_METRICS_ENTRY(bw_in_allowance_exceeded),
129 : : ENA_STAT_METRICS_ENTRY(bw_out_allowance_exceeded),
130 : : ENA_STAT_METRICS_ENTRY(pps_allowance_exceeded),
131 : : ENA_STAT_METRICS_ENTRY(conntrack_allowance_exceeded),
132 : : ENA_STAT_METRICS_ENTRY(linklocal_allowance_exceeded),
133 : : ENA_STAT_METRICS_ENTRY(conntrack_allowance_available),
134 : : };
135 : :
136 : : static const struct ena_stats ena_stats_srd_strings[] = {
137 : : ENA_STAT_ENA_SRD_ENTRY(ena_srd_mode),
138 : : ENA_STAT_ENA_SRD_ENTRY(ena_srd_tx_pkts),
139 : : ENA_STAT_ENA_SRD_ENTRY(ena_srd_eligible_tx_pkts),
140 : : ENA_STAT_ENA_SRD_ENTRY(ena_srd_rx_pkts),
141 : : ENA_STAT_ENA_SRD_ENTRY(ena_srd_resource_utilization),
142 : : };
143 : :
144 : : static const struct ena_stats ena_stats_tx_strings[] = {
145 : : ENA_STAT_TX_ENTRY(cnt),
146 : : ENA_STAT_TX_ENTRY(bytes),
147 : : ENA_STAT_TX_ENTRY(prepare_ctx_err),
148 : : ENA_STAT_TX_ENTRY(tx_poll),
149 : : ENA_STAT_TX_ENTRY(doorbells),
150 : : ENA_STAT_TX_ENTRY(bad_req_id),
151 : : ENA_STAT_TX_ENTRY(available_desc),
152 : : ENA_STAT_TX_ENTRY(missed_tx),
153 : : };
154 : :
155 : : static const struct ena_stats ena_stats_rx_strings[] = {
156 : : ENA_STAT_RX_ENTRY(cnt),
157 : : ENA_STAT_RX_ENTRY(bytes),
158 : : ENA_STAT_RX_ENTRY(refill_partial),
159 : : ENA_STAT_RX_ENTRY(l3_csum_bad),
160 : : ENA_STAT_RX_ENTRY(l4_csum_bad),
161 : : ENA_STAT_RX_ENTRY(l4_csum_good),
162 : : ENA_STAT_RX_ENTRY(mbuf_alloc_fail),
163 : : ENA_STAT_RX_ENTRY(bad_desc_num),
164 : : ENA_STAT_RX_ENTRY(bad_req_id),
165 : : ENA_STAT_RX_ENTRY(bad_desc),
166 : : ENA_STAT_RX_ENTRY(unknown_error),
167 : : };
168 : :
169 : : #define ENA_STATS_ARRAY_GLOBAL ARRAY_SIZE(ena_stats_global_strings)
170 : : #define ENA_STATS_ARRAY_METRICS ARRAY_SIZE(ena_stats_metrics_strings)
171 : : #define ENA_STATS_ARRAY_METRICS_LEGACY (ENA_STATS_ARRAY_METRICS - 1)
172 : : #define ENA_STATS_ARRAY_ENA_SRD ARRAY_SIZE(ena_stats_srd_strings)
173 : : #define ENA_STATS_ARRAY_TX ARRAY_SIZE(ena_stats_tx_strings)
174 : : #define ENA_STATS_ARRAY_RX ARRAY_SIZE(ena_stats_rx_strings)
175 : :
176 : : #define QUEUE_OFFLOADS (RTE_ETH_TX_OFFLOAD_TCP_CKSUM |\
177 : : RTE_ETH_TX_OFFLOAD_UDP_CKSUM |\
178 : : RTE_ETH_TX_OFFLOAD_IPV4_CKSUM |\
179 : : RTE_ETH_TX_OFFLOAD_TCP_TSO)
180 : : #define MBUF_OFFLOADS (RTE_MBUF_F_TX_L4_MASK |\
181 : : RTE_MBUF_F_TX_IP_CKSUM |\
182 : : RTE_MBUF_F_TX_TCP_SEG)
183 : :
184 : : /** Vendor ID used by Amazon devices */
185 : : #define PCI_VENDOR_ID_AMAZON 0x1D0F
186 : : /** Amazon devices */
187 : : #define PCI_DEVICE_ID_ENA_VF 0xEC20
188 : : #define PCI_DEVICE_ID_ENA_VF_RSERV0 0xEC21
189 : :
190 : : #define ENA_TX_OFFLOAD_MASK (RTE_MBUF_F_TX_L4_MASK | \
191 : : RTE_MBUF_F_TX_IPV6 | \
192 : : RTE_MBUF_F_TX_IPV4 | \
193 : : RTE_MBUF_F_TX_IP_CKSUM | \
194 : : RTE_MBUF_F_TX_TCP_SEG)
195 : :
196 : : #define ENA_TX_OFFLOAD_NOTSUP_MASK \
197 : : (RTE_MBUF_F_TX_OFFLOAD_MASK ^ ENA_TX_OFFLOAD_MASK)
198 : :
199 : : /** HW specific offloads capabilities. */
200 : : /* IPv4 checksum offload. */
201 : : #define ENA_L3_IPV4_CSUM 0x0001
202 : : /* TCP/UDP checksum offload for IPv4 packets. */
203 : : #define ENA_L4_IPV4_CSUM 0x0002
204 : : /* TCP/UDP checksum offload for IPv4 packets with pseudo header checksum. */
205 : : #define ENA_L4_IPV4_CSUM_PARTIAL 0x0004
206 : : /* TCP/UDP checksum offload for IPv6 packets. */
207 : : #define ENA_L4_IPV6_CSUM 0x0008
208 : : /* TCP/UDP checksum offload for IPv6 packets with pseudo header checksum. */
209 : : #define ENA_L4_IPV6_CSUM_PARTIAL 0x0010
210 : : /* TSO support for IPv4 packets. */
211 : : #define ENA_IPV4_TSO 0x0020
212 : :
213 : : /* Device supports setting RSS hash. */
214 : : #define ENA_RX_RSS_HASH 0x0040
215 : :
216 : : static const struct rte_pci_id pci_id_ena_map[] = {
217 : : { RTE_PCI_DEVICE(PCI_VENDOR_ID_AMAZON, PCI_DEVICE_ID_ENA_VF) },
218 : : { RTE_PCI_DEVICE(PCI_VENDOR_ID_AMAZON, PCI_DEVICE_ID_ENA_VF_RSERV0) },
219 : : { .device_id = 0 },
220 : : };
221 : :
222 : : static struct ena_aenq_handlers aenq_handlers;
223 : :
224 : : static int ena_device_init(struct ena_adapter *adapter,
225 : : struct rte_pci_device *pdev,
226 : : struct ena_com_dev_get_features_ctx *get_feat_ctx);
227 : : static int ena_dev_configure(struct rte_eth_dev *dev);
228 : : static void ena_tx_map_mbuf(struct ena_ring *tx_ring,
229 : : struct ena_tx_buffer *tx_info,
230 : : struct rte_mbuf *mbuf,
231 : : void **push_header,
232 : : uint16_t *header_len);
233 : : static int ena_xmit_mbuf(struct ena_ring *tx_ring, struct rte_mbuf *mbuf);
234 : : static int ena_tx_cleanup(void *txp, uint32_t free_pkt_cnt);
235 : : static uint16_t eth_ena_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
236 : : uint16_t nb_pkts);
237 : : static uint16_t eth_ena_prep_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
238 : : uint16_t nb_pkts);
239 : : static int ena_tx_queue_setup(struct rte_eth_dev *dev, uint16_t queue_idx,
240 : : uint16_t nb_desc, unsigned int socket_id,
241 : : const struct rte_eth_txconf *tx_conf);
242 : : static int ena_rx_queue_setup(struct rte_eth_dev *dev, uint16_t queue_idx,
243 : : uint16_t nb_desc, unsigned int socket_id,
244 : : const struct rte_eth_rxconf *rx_conf,
245 : : struct rte_mempool *mp);
246 : : static inline void ena_init_rx_mbuf(struct rte_mbuf *mbuf, uint16_t len);
247 : : static struct rte_mbuf *ena_rx_mbuf(struct ena_ring *rx_ring,
248 : : struct ena_com_rx_buf_info *ena_bufs,
249 : : uint32_t descs,
250 : : uint16_t *next_to_clean,
251 : : uint8_t offset);
252 : : static uint16_t eth_ena_recv_pkts(void *rx_queue,
253 : : struct rte_mbuf **rx_pkts, uint16_t nb_pkts);
254 : : static int ena_add_single_rx_desc(struct ena_com_io_sq *io_sq,
255 : : struct rte_mbuf *mbuf, uint16_t id);
256 : : static int ena_populate_rx_queue(struct ena_ring *rxq, unsigned int count);
257 : : static void ena_init_rings(struct ena_adapter *adapter,
258 : : bool disable_meta_caching);
259 : : static int ena_mtu_set(struct rte_eth_dev *dev, uint16_t mtu);
260 : : static int ena_start(struct rte_eth_dev *dev);
261 : : static int ena_stop(struct rte_eth_dev *dev);
262 : : static int ena_close(struct rte_eth_dev *dev);
263 : : static int ena_dev_reset(struct rte_eth_dev *dev);
264 : : static int ena_stats_get(struct rte_eth_dev *dev, struct rte_eth_stats *stats);
265 : : static void ena_rx_queue_release_all(struct rte_eth_dev *dev);
266 : : static void ena_tx_queue_release_all(struct rte_eth_dev *dev);
267 : : static void ena_rx_queue_release(struct rte_eth_dev *dev, uint16_t qid);
268 : : static void ena_tx_queue_release(struct rte_eth_dev *dev, uint16_t qid);
269 : : static void ena_rx_queue_release_bufs(struct ena_ring *ring);
270 : : static void ena_tx_queue_release_bufs(struct ena_ring *ring);
271 : : static int ena_link_update(struct rte_eth_dev *dev,
272 : : int wait_to_complete);
273 : : static int ena_create_io_queue(struct rte_eth_dev *dev, struct ena_ring *ring);
274 : : static void ena_queue_stop(struct ena_ring *ring);
275 : : static void ena_queue_stop_all(struct rte_eth_dev *dev,
276 : : enum ena_ring_type ring_type);
277 : : static int ena_queue_start(struct rte_eth_dev *dev, struct ena_ring *ring);
278 : : static int ena_queue_start_all(struct rte_eth_dev *dev,
279 : : enum ena_ring_type ring_type);
280 : : static void ena_stats_restart(struct rte_eth_dev *dev);
281 : : static uint64_t ena_get_rx_port_offloads(struct ena_adapter *adapter);
282 : : static uint64_t ena_get_tx_port_offloads(struct ena_adapter *adapter);
283 : : static uint64_t ena_get_rx_queue_offloads(struct ena_adapter *adapter);
284 : : static uint64_t ena_get_tx_queue_offloads(struct ena_adapter *adapter);
285 : : static int ena_infos_get(struct rte_eth_dev *dev,
286 : : struct rte_eth_dev_info *dev_info);
287 : : static void ena_control_path_handler(void *cb_arg);
288 : : static void ena_control_path_poll_handler(void *cb_arg);
289 : : static void ena_timer_wd_callback(struct rte_timer *timer, void *arg);
290 : : static int eth_ena_dev_init(struct rte_eth_dev *eth_dev);
291 : : static int eth_ena_dev_uninit(struct rte_eth_dev *eth_dev);
292 : : static int ena_xstats_get_names(struct rte_eth_dev *dev,
293 : : struct rte_eth_xstat_name *xstats_names,
294 : : unsigned int n);
295 : : static int ena_xstats_get_names_by_id(struct rte_eth_dev *dev,
296 : : const uint64_t *ids,
297 : : struct rte_eth_xstat_name *xstats_names,
298 : : unsigned int size);
299 : : static int ena_xstats_get(struct rte_eth_dev *dev,
300 : : struct rte_eth_xstat *stats,
301 : : unsigned int n);
302 : : static int ena_xstats_get_by_id(struct rte_eth_dev *dev,
303 : : const uint64_t *ids,
304 : : uint64_t *values,
305 : : unsigned int n);
306 : : static int ena_process_llq_policy_devarg(const char *key,
307 : : const char *value,
308 : : void *opaque);
309 : : static int ena_parse_devargs(struct ena_adapter *adapter,
310 : : struct rte_devargs *devargs);
311 : : static void ena_copy_customer_metrics(struct ena_adapter *adapter,
312 : : uint64_t *buf,
313 : : size_t buf_size);
314 : : static void ena_copy_ena_srd_info(struct ena_adapter *adapter,
315 : : struct ena_stats_srd *srd_info);
316 : : static int ena_setup_rx_intr(struct rte_eth_dev *dev);
317 : : static int ena_rx_queue_intr_enable(struct rte_eth_dev *dev,
318 : : uint16_t queue_id);
319 : : static int ena_rx_queue_intr_disable(struct rte_eth_dev *dev,
320 : : uint16_t queue_id);
321 : : static int ena_configure_aenq(struct ena_adapter *adapter);
322 : : static int ena_mp_primary_handle(const struct rte_mp_msg *mp_msg,
323 : : const void *peer);
324 : : static bool ena_use_large_llq_hdr(struct ena_adapter *adapter, uint8_t recommended_entry_size);
325 : :
326 : : static const struct eth_dev_ops ena_dev_ops = {
327 : : .dev_configure = ena_dev_configure,
328 : : .dev_infos_get = ena_infos_get,
329 : : .rx_queue_setup = ena_rx_queue_setup,
330 : : .tx_queue_setup = ena_tx_queue_setup,
331 : : .dev_start = ena_start,
332 : : .dev_stop = ena_stop,
333 : : .link_update = ena_link_update,
334 : : .stats_get = ena_stats_get,
335 : : .xstats_get_names = ena_xstats_get_names,
336 : : .xstats_get_names_by_id = ena_xstats_get_names_by_id,
337 : : .xstats_get = ena_xstats_get,
338 : : .xstats_get_by_id = ena_xstats_get_by_id,
339 : : .mtu_set = ena_mtu_set,
340 : : .rx_queue_release = ena_rx_queue_release,
341 : : .tx_queue_release = ena_tx_queue_release,
342 : : .dev_close = ena_close,
343 : : .dev_reset = ena_dev_reset,
344 : : .reta_update = ena_rss_reta_update,
345 : : .reta_query = ena_rss_reta_query,
346 : : .rx_queue_intr_enable = ena_rx_queue_intr_enable,
347 : : .rx_queue_intr_disable = ena_rx_queue_intr_disable,
348 : : .rss_hash_update = ena_rss_hash_update,
349 : : .rss_hash_conf_get = ena_rss_hash_conf_get,
350 : : .tx_done_cleanup = ena_tx_cleanup,
351 : : };
352 : :
353 : : /*********************************************************************
354 : : * Multi-Process communication bits
355 : : *********************************************************************/
356 : : /* rte_mp IPC message name */
357 : : #define ENA_MP_NAME "net_ena_mp"
358 : : /* Request timeout in seconds */
359 : : #define ENA_MP_REQ_TMO 5
360 : :
361 : : /** Proxy request type */
362 : : enum ena_mp_req {
363 : : ENA_MP_DEV_STATS_GET,
364 : : ENA_MP_ENI_STATS_GET,
365 : : ENA_MP_MTU_SET,
366 : : ENA_MP_IND_TBL_GET,
367 : : ENA_MP_IND_TBL_SET,
368 : : ENA_MP_CUSTOMER_METRICS_GET,
369 : : ENA_MP_SRD_STATS_GET,
370 : : };
371 : :
372 : : /** Proxy message body. Shared between requests and responses. */
373 : : struct ena_mp_body {
374 : : /* Message type */
375 : : enum ena_mp_req type;
376 : : int port_id;
377 : : /* Processing result. Set in replies. 0 if message succeeded, negative
378 : : * error code otherwise.
379 : : */
380 : : int result;
381 : : union {
382 : : int mtu; /* For ENA_MP_MTU_SET */
383 : : } args;
384 : : };
385 : :
386 : : /**
387 : : * Initialize IPC message.
388 : : *
389 : : * @param[out] msg
390 : : * Pointer to the message to initialize.
391 : : * @param[in] type
392 : : * Message type.
393 : : * @param[in] port_id
394 : : * Port ID of target device.
395 : : *
396 : : */
397 : : static void
398 : 0 : mp_msg_init(struct rte_mp_msg *msg, enum ena_mp_req type, int port_id)
399 : : {
400 : : struct ena_mp_body *body = (struct ena_mp_body *)&msg->param;
401 : :
402 : : memset(msg, 0, sizeof(*msg));
403 : 0 : strlcpy(msg->name, ENA_MP_NAME, sizeof(msg->name));
404 : 0 : msg->len_param = sizeof(*body);
405 : 0 : body->type = type;
406 : 0 : body->port_id = port_id;
407 : 0 : }
408 : :
409 : : /*********************************************************************
410 : : * Multi-Process communication PMD API
411 : : *********************************************************************/
412 : : /**
413 : : * Define proxy request descriptor
414 : : *
415 : : * Used to define all structures and functions required for proxying a given
416 : : * function to the primary process including the code to perform to prepare the
417 : : * request and process the response.
418 : : *
419 : : * @param[in] f
420 : : * Name of the function to proxy
421 : : * @param[in] t
422 : : * Message type to use
423 : : * @param[in] prep
424 : : * Body of a function to prepare the request in form of a statement
425 : : * expression. It is passed all the original function arguments along with two
426 : : * extra ones:
427 : : * - struct ena_adapter *adapter - PMD data of the device calling the proxy.
428 : : * - struct ena_mp_body *req - body of a request to prepare.
429 : : * @param[in] proc
430 : : * Body of a function to process the response in form of a statement
431 : : * expression. It is passed all the original function arguments along with two
432 : : * extra ones:
433 : : * - struct ena_adapter *adapter - PMD data of the device calling the proxy.
434 : : * - struct ena_mp_body *rsp - body of a response to process.
435 : : * @param ...
436 : : * Proxied function's arguments
437 : : *
438 : : * @note Inside prep and proc any parameters which aren't used should be marked
439 : : * as such (with ENA_TOUCH or __rte_unused).
440 : : */
441 : : #define ENA_PROXY_DESC(f, t, prep, proc, ...) \
442 : : static const enum ena_mp_req mp_type_ ## f = t; \
443 : : static const char *mp_name_ ## f = #t; \
444 : : static void mp_prep_ ## f(struct ena_adapter *adapter, \
445 : : struct ena_mp_body *req, \
446 : : __VA_ARGS__) \
447 : : { \
448 : : prep; \
449 : : } \
450 : : static void mp_proc_ ## f(struct ena_adapter *adapter, \
451 : : struct ena_mp_body *rsp, \
452 : : __VA_ARGS__) \
453 : : { \
454 : : proc; \
455 : : }
456 : :
457 : : /**
458 : : * Proxy wrapper for calling primary functions in a secondary process.
459 : : *
460 : : * Depending on whether called in primary or secondary process, calls the
461 : : * @p func directly or proxies the call to the primary process via rte_mp IPC.
462 : : * This macro requires a proxy request descriptor to be defined for @p func
463 : : * using ENA_PROXY_DESC() macro.
464 : : *
465 : : * @param[in/out] a
466 : : * Device PMD data. Used for sending the message and sharing message results
467 : : * between primary and secondary.
468 : : * @param[in] f
469 : : * Function to proxy.
470 : : * @param ...
471 : : * Arguments of @p func.
472 : : *
473 : : * @return
474 : : * - 0: Processing succeeded and response handler was called.
475 : : * - -EPERM: IPC is unavailable on this platform. This means only primary
476 : : * process may call the proxied function.
477 : : * - -EIO: IPC returned error on request send. Inspect rte_errno detailed
478 : : * error code.
479 : : * - Negative error code from the proxied function.
480 : : *
481 : : * @note This mechanism is geared towards control-path tasks. Avoid calling it
482 : : * in fast-path unless unbound delays are allowed. This is due to the IPC
483 : : * mechanism itself (socket based).
484 : : * @note Due to IPC parameter size limitations the proxy logic shares call
485 : : * results through the struct ena_adapter shared memory. This makes the
486 : : * proxy mechanism strictly single-threaded. Therefore be sure to make all
487 : : * calls to the same proxied function under the same lock.
488 : : */
489 : : #define ENA_PROXY(a, f, ...) \
490 : : __extension__ ({ \
491 : : struct ena_adapter *_a = (a); \
492 : : struct timespec ts = { .tv_sec = ENA_MP_REQ_TMO }; \
493 : : struct ena_mp_body *req, *rsp; \
494 : : struct rte_mp_reply mp_rep; \
495 : : struct rte_mp_msg mp_req; \
496 : : int ret; \
497 : : \
498 : : if (rte_eal_process_type() == RTE_PROC_PRIMARY) { \
499 : : ret = f(__VA_ARGS__); \
500 : : } else { \
501 : : /* Prepare and send request */ \
502 : : req = (struct ena_mp_body *)&mp_req.param; \
503 : : mp_msg_init(&mp_req, mp_type_ ## f, _a->edev_data->port_id); \
504 : : mp_prep_ ## f(_a, req, ## __VA_ARGS__); \
505 : : \
506 : : ret = rte_mp_request_sync(&mp_req, &mp_rep, &ts); \
507 : : if (likely(!ret)) { \
508 : : RTE_ASSERT(mp_rep.nb_received == 1); \
509 : : rsp = (struct ena_mp_body *)&mp_rep.msgs[0].param; \
510 : : ret = rsp->result; \
511 : : if (ret == 0) { \
512 : : mp_proc_##f(_a, rsp, ## __VA_ARGS__); \
513 : : } else { \
514 : : PMD_DRV_LOG_LINE(ERR, \
515 : : "%s returned error: %d", \
516 : : mp_name_ ## f, rsp->result);\
517 : : } \
518 : : free(mp_rep.msgs); \
519 : : } else if (rte_errno == ENOTSUP) { \
520 : : PMD_DRV_LOG_LINE(ERR, \
521 : : "No IPC, can't proxy to primary");\
522 : : ret = -rte_errno; \
523 : : } else { \
524 : : PMD_DRV_LOG_LINE(ERR, "Request %s failed: %s", \
525 : : mp_name_ ## f, \
526 : : rte_strerror(rte_errno)); \
527 : : ret = -EIO; \
528 : : } \
529 : : } \
530 : : ret; \
531 : : })
532 : :
533 : : /*********************************************************************
534 : : * Multi-Process communication request descriptors
535 : : *********************************************************************/
536 : :
537 [ # # ]: 0 : ENA_PROXY_DESC(ena_com_get_dev_basic_stats, ENA_MP_DEV_STATS_GET,
538 : : __extension__ ({
539 : : ENA_TOUCH(adapter);
540 : : ENA_TOUCH(req);
541 : : ENA_TOUCH(ena_dev);
542 : : ENA_TOUCH(stats);
543 : : }),
544 : : __extension__ ({
545 : : ENA_TOUCH(rsp);
546 : : ENA_TOUCH(ena_dev);
547 : : if (stats != &adapter->basic_stats)
548 : : rte_memcpy(stats, &adapter->basic_stats, sizeof(*stats));
549 : : }),
550 : : struct ena_com_dev *ena_dev, struct ena_admin_basic_stats *stats);
551 : :
552 [ # # ]: 0 : ENA_PROXY_DESC(ena_com_get_eni_stats, ENA_MP_ENI_STATS_GET,
553 : : __extension__ ({
554 : : ENA_TOUCH(adapter);
555 : : ENA_TOUCH(req);
556 : : ENA_TOUCH(ena_dev);
557 : : ENA_TOUCH(stats);
558 : : }),
559 : : __extension__ ({
560 : : ENA_TOUCH(rsp);
561 : : ENA_TOUCH(ena_dev);
562 : : if (stats != (struct ena_admin_eni_stats *)adapter->metrics_stats)
563 : : rte_memcpy(stats, adapter->metrics_stats, sizeof(*stats));
564 : : }),
565 : : struct ena_com_dev *ena_dev, struct ena_admin_eni_stats *stats);
566 : :
567 : 0 : ENA_PROXY_DESC(ena_com_set_dev_mtu, ENA_MP_MTU_SET,
568 : : __extension__ ({
569 : : ENA_TOUCH(adapter);
570 : : ENA_TOUCH(ena_dev);
571 : : req->args.mtu = mtu;
572 : : }),
573 : : __extension__ ({
574 : : ENA_TOUCH(adapter);
575 : : ENA_TOUCH(rsp);
576 : : ENA_TOUCH(ena_dev);
577 : : ENA_TOUCH(mtu);
578 : : }),
579 : : struct ena_com_dev *ena_dev, int mtu);
580 : :
581 : : ENA_PROXY_DESC(ena_com_indirect_table_set, ENA_MP_IND_TBL_SET,
582 : : __extension__ ({
583 : : ENA_TOUCH(adapter);
584 : : ENA_TOUCH(req);
585 : : ENA_TOUCH(ena_dev);
586 : : }),
587 : : __extension__ ({
588 : : ENA_TOUCH(adapter);
589 : : ENA_TOUCH(rsp);
590 : : ENA_TOUCH(ena_dev);
591 : : }),
592 : : struct ena_com_dev *ena_dev);
593 : :
594 [ # # # # ]: 0 : ENA_PROXY_DESC(ena_com_indirect_table_get, ENA_MP_IND_TBL_GET,
595 : : __extension__ ({
596 : : ENA_TOUCH(adapter);
597 : : ENA_TOUCH(req);
598 : : ENA_TOUCH(ena_dev);
599 : : ENA_TOUCH(ind_tbl);
600 : : }),
601 : : __extension__ ({
602 : : ENA_TOUCH(rsp);
603 : : ENA_TOUCH(ena_dev);
604 : : if (ind_tbl != adapter->indirect_table)
605 : : rte_memcpy(ind_tbl, adapter->indirect_table,
606 : : sizeof(u32) * adapter->indirect_table_size);
607 : : }),
608 : : struct ena_com_dev *ena_dev, u32 *ind_tbl);
609 : :
610 [ # # ]: 0 : ENA_PROXY_DESC(ena_com_get_customer_metrics, ENA_MP_CUSTOMER_METRICS_GET,
611 : : __extension__ ({
612 : : ENA_TOUCH(adapter);
613 : : ENA_TOUCH(req);
614 : : ENA_TOUCH(ena_dev);
615 : : ENA_TOUCH(buf);
616 : : ENA_TOUCH(buf_size);
617 : : }),
618 : : __extension__ ({
619 : : ENA_TOUCH(rsp);
620 : : ENA_TOUCH(ena_dev);
621 : : if (buf != (char *)adapter->metrics_stats)
622 : : rte_memcpy(buf, adapter->metrics_stats, buf_size);
623 : : }),
624 : : struct ena_com_dev *ena_dev, char *buf, size_t buf_size);
625 : :
626 [ # # ]: 0 : ENA_PROXY_DESC(ena_com_get_ena_srd_info, ENA_MP_SRD_STATS_GET,
627 : : __extension__ ({
628 : : ENA_TOUCH(adapter);
629 : : ENA_TOUCH(req);
630 : : ENA_TOUCH(ena_dev);
631 : : ENA_TOUCH(info);
632 : : }),
633 : : __extension__ ({
634 : : ENA_TOUCH(rsp);
635 : : ENA_TOUCH(ena_dev);
636 : : if ((struct ena_stats_srd *)info != &adapter->srd_stats)
637 : : rte_memcpy((struct ena_stats_srd *)info,
638 : : &adapter->srd_stats,
639 : : sizeof(struct ena_stats_srd));
640 : : }),
641 : : struct ena_com_dev *ena_dev, struct ena_admin_ena_srd_info *info);
642 : :
643 : : static inline void ena_trigger_reset(struct ena_adapter *adapter,
644 : : enum ena_regs_reset_reason_types reason)
645 : : {
646 [ # # # # : 0 : if (likely(!adapter->trigger_reset)) {
# # ]
647 : 0 : adapter->reset_reason = reason;
648 : 0 : adapter->trigger_reset = true;
649 : : }
650 : : }
651 : :
652 : 0 : static inline void ena_rx_mbuf_prepare(struct ena_ring *rx_ring,
653 : : struct rte_mbuf *mbuf,
654 : : struct ena_com_rx_ctx *ena_rx_ctx)
655 : : {
656 : : struct ena_stats_rx *rx_stats = &rx_ring->rx_stats;
657 : : uint64_t ol_flags = 0;
658 : : uint32_t packet_type = 0;
659 : :
660 [ # # # ]: 0 : switch (ena_rx_ctx->l3_proto) {
661 : 0 : case ENA_ETH_IO_L3_PROTO_IPV4:
662 : : packet_type |= RTE_PTYPE_L3_IPV4;
663 [ # # ]: 0 : if (unlikely(ena_rx_ctx->l3_csum_err)) {
664 : 0 : ++rx_stats->l3_csum_bad;
665 : : ol_flags |= RTE_MBUF_F_RX_IP_CKSUM_BAD;
666 : : } else {
667 : : ol_flags |= RTE_MBUF_F_RX_IP_CKSUM_GOOD;
668 : : }
669 : : break;
670 : 0 : case ENA_ETH_IO_L3_PROTO_IPV6:
671 : : packet_type |= RTE_PTYPE_L3_IPV6;
672 : 0 : break;
673 : : default:
674 : : break;
675 : : }
676 : :
677 [ # # # ]: 0 : switch (ena_rx_ctx->l4_proto) {
678 : 0 : case ENA_ETH_IO_L4_PROTO_TCP:
679 : 0 : packet_type |= RTE_PTYPE_L4_TCP;
680 : 0 : break;
681 : 0 : case ENA_ETH_IO_L4_PROTO_UDP:
682 : 0 : packet_type |= RTE_PTYPE_L4_UDP;
683 : 0 : break;
684 : : default:
685 : : break;
686 : : }
687 : :
688 : : /* L4 csum is relevant only for TCP/UDP packets */
689 [ # # # # ]: 0 : if ((packet_type & (RTE_PTYPE_L4_TCP | RTE_PTYPE_L4_UDP)) && !ena_rx_ctx->frag) {
690 [ # # ]: 0 : if (ena_rx_ctx->l4_csum_checked) {
691 [ # # ]: 0 : if (likely(!ena_rx_ctx->l4_csum_err)) {
692 : 0 : ++rx_stats->l4_csum_good;
693 : 0 : ol_flags |= RTE_MBUF_F_RX_L4_CKSUM_GOOD;
694 : : } else {
695 : 0 : ++rx_stats->l4_csum_bad;
696 : 0 : ol_flags |= RTE_MBUF_F_RX_L4_CKSUM_BAD;
697 : : }
698 : : } else {
699 : : ol_flags |= RTE_MBUF_F_RX_L4_CKSUM_UNKNOWN;
700 : : }
701 : :
702 [ # # ]: 0 : if (rx_ring->offloads & RTE_ETH_RX_OFFLOAD_RSS_HASH) {
703 : 0 : ol_flags |= RTE_MBUF_F_RX_RSS_HASH;
704 : 0 : mbuf->hash.rss = ena_rx_ctx->hash;
705 : : }
706 : : } else {
707 : : ol_flags |= RTE_MBUF_F_RX_L4_CKSUM_UNKNOWN;
708 : : }
709 : :
710 : 0 : mbuf->ol_flags = ol_flags;
711 : 0 : mbuf->packet_type = packet_type;
712 : 0 : }
713 : :
714 : 0 : static inline void ena_tx_mbuf_prepare(struct rte_mbuf *mbuf,
715 : : struct ena_com_tx_ctx *ena_tx_ctx,
716 : : uint64_t queue_offloads,
717 : : bool disable_meta_caching)
718 : : {
719 : 0 : struct ena_com_tx_meta *ena_meta = &ena_tx_ctx->ena_meta;
720 : :
721 [ # # ]: 0 : if ((mbuf->ol_flags & MBUF_OFFLOADS) &&
722 [ # # ]: 0 : (queue_offloads & QUEUE_OFFLOADS)) {
723 : : /* check if TSO is required */
724 [ # # ]: 0 : if ((mbuf->ol_flags & RTE_MBUF_F_TX_TCP_SEG) &&
725 [ # # ]: 0 : (queue_offloads & RTE_ETH_TX_OFFLOAD_TCP_TSO)) {
726 : 0 : ena_tx_ctx->tso_enable = true;
727 : :
728 : 0 : ena_meta->l4_hdr_len = GET_L4_HDR_LEN(mbuf);
729 : : }
730 : :
731 : : /* check if L3 checksum is needed */
732 [ # # ]: 0 : if ((mbuf->ol_flags & RTE_MBUF_F_TX_IP_CKSUM) &&
733 [ # # ]: 0 : (queue_offloads & RTE_ETH_TX_OFFLOAD_IPV4_CKSUM))
734 : 0 : ena_tx_ctx->l3_csum_enable = true;
735 : :
736 [ # # ]: 0 : if (mbuf->ol_flags & RTE_MBUF_F_TX_IPV6) {
737 : 0 : ena_tx_ctx->l3_proto = ENA_ETH_IO_L3_PROTO_IPV6;
738 : : /* For the IPv6 packets, DF always needs to be true. */
739 : 0 : ena_tx_ctx->df = 1;
740 : : } else {
741 : 0 : ena_tx_ctx->l3_proto = ENA_ETH_IO_L3_PROTO_IPV4;
742 : :
743 : : /* set don't fragment (DF) flag */
744 [ # # ]: 0 : if (mbuf->packet_type &
745 : : (RTE_PTYPE_L4_NONFRAG
746 : : | RTE_PTYPE_INNER_L4_NONFRAG))
747 : 0 : ena_tx_ctx->df = 1;
748 : : }
749 : :
750 : : /* check if L4 checksum is needed */
751 [ # # ]: 0 : if (((mbuf->ol_flags & RTE_MBUF_F_TX_L4_MASK) == RTE_MBUF_F_TX_TCP_CKSUM) &&
752 [ # # ]: 0 : (queue_offloads & RTE_ETH_TX_OFFLOAD_TCP_CKSUM)) {
753 : 0 : ena_tx_ctx->l4_proto = ENA_ETH_IO_L4_PROTO_TCP;
754 : 0 : ena_tx_ctx->l4_csum_enable = true;
755 [ # # ]: 0 : } else if (((mbuf->ol_flags & RTE_MBUF_F_TX_L4_MASK) ==
756 : 0 : RTE_MBUF_F_TX_UDP_CKSUM) &&
757 [ # # ]: 0 : (queue_offloads & RTE_ETH_TX_OFFLOAD_UDP_CKSUM)) {
758 : 0 : ena_tx_ctx->l4_proto = ENA_ETH_IO_L4_PROTO_UDP;
759 : 0 : ena_tx_ctx->l4_csum_enable = true;
760 : : } else {
761 : 0 : ena_tx_ctx->l4_proto = ENA_ETH_IO_L4_PROTO_UNKNOWN;
762 : 0 : ena_tx_ctx->l4_csum_enable = false;
763 : : }
764 : :
765 : 0 : ena_meta->mss = mbuf->tso_segsz;
766 : 0 : ena_meta->l3_hdr_len = mbuf->l3_len;
767 : 0 : ena_meta->l3_hdr_offset = mbuf->l2_len;
768 : :
769 : 0 : ena_tx_ctx->meta_valid = true;
770 [ # # ]: 0 : } else if (disable_meta_caching) {
771 : : memset(ena_meta, 0, sizeof(*ena_meta));
772 : 0 : ena_tx_ctx->meta_valid = true;
773 : : } else {
774 : 0 : ena_tx_ctx->meta_valid = false;
775 : : }
776 : 0 : }
777 : :
778 : : static int validate_tx_req_id(struct ena_ring *tx_ring, u16 req_id)
779 : : {
780 : : struct ena_tx_buffer *tx_info = NULL;
781 : :
782 : 0 : if (likely(req_id < tx_ring->ring_size)) {
783 : 0 : tx_info = &tx_ring->tx_buffer_info[req_id];
784 [ # # ]: 0 : if (likely(tx_info->mbuf))
785 : : return 0;
786 : : }
787 : :
788 : : if (tx_info)
789 : : PMD_TX_LOG_LINE(ERR, "tx_info doesn't have valid mbuf. queue %d:%d req_id %u",
790 : : tx_ring->port_id, tx_ring->id, req_id);
791 : : else
792 : : PMD_TX_LOG_LINE(ERR, "Invalid req_id: %hu in queue %d:%d",
793 : : req_id, tx_ring->port_id, tx_ring->id);
794 : :
795 : : /* Trigger device reset */
796 : 0 : ++tx_ring->tx_stats.bad_req_id;
797 [ # # ]: 0 : ena_trigger_reset(tx_ring->adapter, ENA_REGS_RESET_INV_TX_REQ_ID);
798 : : return -EFAULT;
799 : : }
800 : :
801 : 0 : static void ena_config_host_info(struct ena_com_dev *ena_dev)
802 : : {
803 : : struct ena_admin_host_info *host_info;
804 : : int rc;
805 : :
806 : : /* Allocate only the host info */
807 : 0 : rc = ena_com_allocate_host_info(ena_dev);
808 [ # # ]: 0 : if (rc) {
809 : 0 : PMD_DRV_LOG_LINE(ERR, "Cannot allocate host info");
810 : 0 : return;
811 : : }
812 : :
813 : 0 : host_info = ena_dev->host_attr.host_info;
814 : :
815 : 0 : host_info->os_type = ENA_ADMIN_OS_DPDK;
816 : 0 : host_info->kernel_ver = RTE_VERSION;
817 : 0 : strlcpy((char *)host_info->kernel_ver_str, rte_version(),
818 : : sizeof(host_info->kernel_ver_str));
819 : 0 : host_info->os_dist = RTE_VERSION;
820 : 0 : strlcpy((char *)host_info->os_dist_str, rte_version(),
821 : : sizeof(host_info->os_dist_str));
822 : 0 : host_info->driver_version =
823 : : (DRV_MODULE_VER_MAJOR) |
824 : : (DRV_MODULE_VER_MINOR << ENA_ADMIN_HOST_INFO_MINOR_SHIFT) |
825 : : (DRV_MODULE_VER_SUBMINOR <<
826 : : ENA_ADMIN_HOST_INFO_SUB_MINOR_SHIFT);
827 : 0 : host_info->num_cpus = rte_lcore_count();
828 : :
829 : 0 : host_info->driver_supported_features =
830 : : ENA_ADMIN_HOST_INFO_RX_OFFSET_MASK |
831 : : ENA_ADMIN_HOST_INFO_RSS_CONFIGURABLE_FUNCTION_KEY_MASK;
832 : :
833 : 0 : rc = ena_com_set_host_attributes(ena_dev);
834 [ # # ]: 0 : if (rc) {
835 [ # # ]: 0 : if (rc == ENA_COM_UNSUPPORTED)
836 : 0 : PMD_DRV_LOG_LINE(WARNING, "Cannot set host attributes");
837 : : else
838 : 0 : PMD_DRV_LOG_LINE(ERR, "Cannot set host attributes");
839 : :
840 : 0 : goto err;
841 : : }
842 : :
843 : : return;
844 : :
845 : : err:
846 : 0 : ena_com_delete_host_info(ena_dev);
847 : : }
848 : :
849 : : /* This function calculates the number of xstats based on the current config */
850 : : static unsigned int ena_xstats_calc_num(struct rte_eth_dev_data *data)
851 : : {
852 : 0 : struct ena_adapter *adapter = data->dev_private;
853 : :
854 : : return ENA_STATS_ARRAY_GLOBAL +
855 : 0 : adapter->metrics_num +
856 : : ENA_STATS_ARRAY_ENA_SRD +
857 : 0 : (data->nb_tx_queues * ENA_STATS_ARRAY_TX) +
858 : 0 : (data->nb_rx_queues * ENA_STATS_ARRAY_RX);
859 : : }
860 : :
861 : 0 : static void ena_config_debug_area(struct ena_adapter *adapter)
862 : : {
863 : : u32 debug_area_size;
864 : : int rc, ss_count;
865 : :
866 : 0 : ss_count = ena_xstats_calc_num(adapter->edev_data);
867 : :
868 : : /* allocate 32 bytes for each string and 64bit for the value */
869 : 0 : debug_area_size = ss_count * ETH_GSTRING_LEN + sizeof(u64) * ss_count;
870 : :
871 : 0 : rc = ena_com_allocate_debug_area(&adapter->ena_dev, debug_area_size);
872 [ # # ]: 0 : if (rc) {
873 : 0 : PMD_DRV_LOG_LINE(ERR, "Cannot allocate debug area");
874 : 0 : return;
875 : : }
876 : :
877 : 0 : rc = ena_com_set_host_attributes(&adapter->ena_dev);
878 [ # # ]: 0 : if (rc) {
879 [ # # ]: 0 : if (rc == ENA_COM_UNSUPPORTED)
880 : 0 : PMD_DRV_LOG_LINE(WARNING, "Cannot set host attributes");
881 : : else
882 : 0 : PMD_DRV_LOG_LINE(ERR, "Cannot set host attributes");
883 : :
884 : 0 : goto err;
885 : : }
886 : :
887 : : return;
888 : : err:
889 : 0 : ena_com_delete_debug_area(&adapter->ena_dev);
890 : : }
891 : :
892 : : static inline void ena_indirect_table_release(struct ena_adapter *adapter)
893 : : {
894 [ # # ]: 0 : if (likely(adapter->indirect_table)) {
895 : 0 : rte_free(adapter->indirect_table);
896 : 0 : adapter->indirect_table = NULL;
897 : : }
898 : : }
899 : 0 : static int ena_close(struct rte_eth_dev *dev)
900 : : {
901 : 0 : struct rte_pci_device *pci_dev = RTE_ETH_DEV_TO_PCI(dev);
902 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
903 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
904 : 0 : struct ena_com_dev *ena_dev = &adapter->ena_dev;
905 : : int ret = 0;
906 : : int rc;
907 : :
908 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY)
909 : : return 0;
910 : :
911 [ # # ]: 0 : if (adapter->state == ENA_ADAPTER_STATE_CLOSED)
912 : : return 0;
913 : :
914 [ # # ]: 0 : if (adapter->state == ENA_ADAPTER_STATE_RUNNING)
915 : 0 : ret = ena_stop(dev);
916 : 0 : adapter->state = ENA_ADAPTER_STATE_CLOSED;
917 : :
918 [ # # ]: 0 : if (!adapter->control_path_poll_interval) {
919 : 0 : rte_intr_disable(intr_handle);
920 : 0 : rc = rte_intr_callback_unregister_sync(intr_handle, ena_control_path_handler, dev);
921 [ # # ]: 0 : if (unlikely(rc != 0))
922 : 0 : PMD_INIT_LOG_LINE(ERR, "Failed to unregister interrupt handler");
923 : : } else {
924 : 0 : rte_eal_alarm_cancel(ena_control_path_poll_handler, dev);
925 : : }
926 : :
927 : : ena_rx_queue_release_all(dev);
928 : : ena_tx_queue_release_all(dev);
929 : :
930 : : ena_indirect_table_release(adapter);
931 : 0 : rte_free(adapter->drv_stats);
932 : 0 : adapter->drv_stats = NULL;
933 : :
934 : 0 : ena_com_set_admin_running_state(ena_dev, false);
935 : :
936 : 0 : ena_com_rss_destroy(ena_dev);
937 : :
938 : 0 : ena_com_delete_debug_area(ena_dev);
939 : 0 : ena_com_delete_host_info(ena_dev);
940 : :
941 : 0 : ena_com_abort_admin_commands(ena_dev);
942 : 0 : ena_com_wait_for_abort_completion(ena_dev);
943 : 0 : ena_com_admin_destroy(ena_dev);
944 : 0 : ena_com_mmio_reg_read_request_destroy(ena_dev);
945 : 0 : ena_com_delete_customer_metrics_buffer(ena_dev);
946 : :
947 : : /*
948 : : * MAC is not allocated dynamically. Setting NULL should prevent from
949 : : * release of the resource in the rte_eth_dev_release_port().
950 : : */
951 : 0 : dev->data->mac_addrs = NULL;
952 : :
953 : 0 : return ret;
954 : : }
955 : :
956 : : static int
957 : 0 : ena_dev_reset(struct rte_eth_dev *dev)
958 : : {
959 : : int rc = 0;
960 : :
961 : : /* Cannot release memory in secondary process */
962 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY) {
963 : 0 : PMD_DRV_LOG_LINE(WARNING, "dev_reset not supported in secondary.");
964 : 0 : return -EPERM;
965 : : }
966 : :
967 : : rc = eth_ena_dev_uninit(dev);
968 : : if (rc) {
969 : : PMD_INIT_LOG_LINE(CRIT, "Failed to un-initialize device");
970 : : return rc;
971 : : }
972 : :
973 : 0 : rc = eth_ena_dev_init(dev);
974 [ # # ]: 0 : if (rc)
975 : 0 : PMD_INIT_LOG_LINE(CRIT, "Cannot initialize device");
976 : :
977 : : return rc;
978 : : }
979 : :
980 : : static void ena_rx_queue_release_all(struct rte_eth_dev *dev)
981 : : {
982 : 0 : int nb_queues = dev->data->nb_rx_queues;
983 : : int i;
984 : :
985 [ # # ]: 0 : for (i = 0; i < nb_queues; i++)
986 : 0 : ena_rx_queue_release(dev, i);
987 : : }
988 : :
989 : : static void ena_tx_queue_release_all(struct rte_eth_dev *dev)
990 : : {
991 : 0 : int nb_queues = dev->data->nb_tx_queues;
992 : : int i;
993 : :
994 [ # # ]: 0 : for (i = 0; i < nb_queues; i++)
995 : 0 : ena_tx_queue_release(dev, i);
996 : : }
997 : :
998 : 0 : static void ena_rx_queue_release(struct rte_eth_dev *dev, uint16_t qid)
999 : : {
1000 : 0 : struct ena_ring *ring = dev->data->rx_queues[qid];
1001 : :
1002 : : /* Free ring resources */
1003 : 0 : rte_free(ring->rx_buffer_info);
1004 : 0 : ring->rx_buffer_info = NULL;
1005 : :
1006 : 0 : rte_free(ring->rx_refill_buffer);
1007 : 0 : ring->rx_refill_buffer = NULL;
1008 : :
1009 : 0 : rte_free(ring->empty_rx_reqs);
1010 : 0 : ring->empty_rx_reqs = NULL;
1011 : :
1012 : 0 : ring->configured = 0;
1013 : :
1014 : 0 : PMD_DRV_LOG_LINE(NOTICE, "Rx queue %d:%d released",
1015 : : ring->port_id, ring->id);
1016 : 0 : }
1017 : :
1018 : 0 : static void ena_tx_queue_release(struct rte_eth_dev *dev, uint16_t qid)
1019 : : {
1020 : 0 : struct ena_ring *ring = dev->data->tx_queues[qid];
1021 : :
1022 : : /* Free ring resources */
1023 : 0 : rte_free(ring->push_buf_intermediate_buf);
1024 : :
1025 : 0 : rte_free(ring->tx_buffer_info);
1026 : :
1027 : 0 : rte_free(ring->empty_tx_reqs);
1028 : :
1029 : 0 : ring->empty_tx_reqs = NULL;
1030 : 0 : ring->tx_buffer_info = NULL;
1031 : 0 : ring->push_buf_intermediate_buf = NULL;
1032 : :
1033 : 0 : ring->configured = 0;
1034 : :
1035 : 0 : PMD_DRV_LOG_LINE(NOTICE, "Tx queue %d:%d released",
1036 : : ring->port_id, ring->id);
1037 : 0 : }
1038 : :
1039 : 0 : static void ena_rx_queue_release_bufs(struct ena_ring *ring)
1040 : : {
1041 : : unsigned int i;
1042 : :
1043 [ # # ]: 0 : for (i = 0; i < ring->ring_size; ++i) {
1044 : 0 : struct ena_rx_buffer *rx_info = &ring->rx_buffer_info[i];
1045 [ # # ]: 0 : if (rx_info->mbuf) {
1046 : : rte_mbuf_raw_free(rx_info->mbuf);
1047 : 0 : rx_info->mbuf = NULL;
1048 : : }
1049 : : }
1050 : 0 : }
1051 : :
1052 : 0 : static void ena_tx_queue_release_bufs(struct ena_ring *ring)
1053 : : {
1054 : : unsigned int i;
1055 : :
1056 [ # # ]: 0 : for (i = 0; i < ring->ring_size; ++i) {
1057 : 0 : struct ena_tx_buffer *tx_buf = &ring->tx_buffer_info[i];
1058 : :
1059 [ # # ]: 0 : if (tx_buf->mbuf) {
1060 : 0 : rte_pktmbuf_free(tx_buf->mbuf);
1061 : 0 : tx_buf->mbuf = NULL;
1062 : : }
1063 : : }
1064 : 0 : }
1065 : :
1066 : 0 : static int ena_link_update(struct rte_eth_dev *dev,
1067 : : __rte_unused int wait_to_complete)
1068 : : {
1069 : 0 : struct rte_eth_link *link = &dev->data->dev_link;
1070 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
1071 : :
1072 : 0 : link->link_status = adapter->link_status ? RTE_ETH_LINK_UP : RTE_ETH_LINK_DOWN;
1073 : 0 : link->link_speed = RTE_ETH_SPEED_NUM_NONE;
1074 : 0 : link->link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
1075 : :
1076 : 0 : return 0;
1077 : : }
1078 : :
1079 : 0 : static int ena_queue_start_all(struct rte_eth_dev *dev,
1080 : : enum ena_ring_type ring_type)
1081 : : {
1082 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
1083 : : struct ena_ring *queues = NULL;
1084 : : int nb_queues;
1085 : : int i = 0;
1086 : : int rc = 0;
1087 : :
1088 [ # # ]: 0 : if (ring_type == ENA_RING_TYPE_RX) {
1089 : 0 : queues = adapter->rx_ring;
1090 : 0 : nb_queues = dev->data->nb_rx_queues;
1091 : : } else {
1092 : 0 : queues = adapter->tx_ring;
1093 : 0 : nb_queues = dev->data->nb_tx_queues;
1094 : : }
1095 [ # # ]: 0 : for (i = 0; i < nb_queues; i++) {
1096 [ # # ]: 0 : if (queues[i].configured) {
1097 [ # # ]: 0 : if (ring_type == ENA_RING_TYPE_RX) {
1098 [ # # ]: 0 : ena_assert_msg(
1099 : : dev->data->rx_queues[i] == &queues[i],
1100 : : "Inconsistent state of Rx queues\n");
1101 : : } else {
1102 [ # # ]: 0 : ena_assert_msg(
1103 : : dev->data->tx_queues[i] == &queues[i],
1104 : : "Inconsistent state of Tx queues\n");
1105 : : }
1106 : :
1107 : 0 : rc = ena_queue_start(dev, &queues[i]);
1108 : :
1109 [ # # ]: 0 : if (rc) {
1110 : 0 : PMD_INIT_LOG_LINE(ERR,
1111 : : "Failed to start queue[%d] of type(%d)",
1112 : : i, ring_type);
1113 : 0 : goto err;
1114 : : }
1115 : : }
1116 : : }
1117 : :
1118 : : return 0;
1119 : :
1120 : : err:
1121 [ # # ]: 0 : while (i--)
1122 [ # # ]: 0 : if (queues[i].configured)
1123 : 0 : ena_queue_stop(&queues[i]);
1124 : :
1125 : : return rc;
1126 : : }
1127 : :
1128 : : static int
1129 : 0 : ena_calc_io_queue_size(struct ena_calc_queue_size_ctx *ctx,
1130 : : bool use_large_llq_hdr)
1131 : : {
1132 : 0 : struct ena_admin_feature_llq_desc *dev = &ctx->get_feat_ctx->llq;
1133 : 0 : struct ena_com_dev *ena_dev = ctx->ena_dev;
1134 : : uint32_t max_tx_queue_size;
1135 : : uint32_t max_rx_queue_size;
1136 : :
1137 [ # # ]: 0 : if (ena_dev->supported_features & BIT(ENA_ADMIN_MAX_QUEUES_EXT)) {
1138 : : struct ena_admin_queue_ext_feature_fields *max_queue_ext =
1139 : : &ctx->get_feat_ctx->max_queue_ext.max_queue_ext;
1140 : 0 : max_rx_queue_size = RTE_MIN(max_queue_ext->max_rx_cq_depth,
1141 : : max_queue_ext->max_rx_sq_depth);
1142 : 0 : max_tx_queue_size = max_queue_ext->max_tx_cq_depth;
1143 : :
1144 [ # # ]: 0 : if (ena_dev->tx_mem_queue_type ==
1145 : : ENA_ADMIN_PLACEMENT_POLICY_DEV) {
1146 : 0 : max_tx_queue_size = RTE_MIN(max_tx_queue_size,
1147 : : dev->max_llq_depth);
1148 : : } else {
1149 : 0 : max_tx_queue_size = RTE_MIN(max_tx_queue_size,
1150 : : max_queue_ext->max_tx_sq_depth);
1151 : : }
1152 : :
1153 : 0 : ctx->max_rx_sgl_size = RTE_MIN(ENA_PKT_MAX_BUFS,
1154 : : max_queue_ext->max_per_packet_rx_descs);
1155 : 0 : ctx->max_tx_sgl_size = RTE_MIN(ENA_PKT_MAX_BUFS,
1156 : : max_queue_ext->max_per_packet_tx_descs);
1157 : : } else {
1158 : : struct ena_admin_queue_feature_desc *max_queues =
1159 : : &ctx->get_feat_ctx->max_queues;
1160 : 0 : max_rx_queue_size = RTE_MIN(max_queues->max_cq_depth,
1161 : : max_queues->max_sq_depth);
1162 : : max_tx_queue_size = max_queues->max_cq_depth;
1163 : :
1164 [ # # ]: 0 : if (ena_dev->tx_mem_queue_type ==
1165 : : ENA_ADMIN_PLACEMENT_POLICY_DEV) {
1166 : 0 : max_tx_queue_size = RTE_MIN(max_tx_queue_size,
1167 : : dev->max_llq_depth);
1168 : : } else {
1169 : : max_tx_queue_size = RTE_MIN(max_tx_queue_size,
1170 : : max_queues->max_sq_depth);
1171 : : }
1172 : :
1173 : 0 : ctx->max_rx_sgl_size = RTE_MIN(ENA_PKT_MAX_BUFS,
1174 : : max_queues->max_packet_rx_descs);
1175 : 0 : ctx->max_tx_sgl_size = RTE_MIN(ENA_PKT_MAX_BUFS,
1176 : : max_queues->max_packet_tx_descs);
1177 : : }
1178 : :
1179 : : /* Round down to the nearest power of 2 */
1180 : : max_rx_queue_size = rte_align32prevpow2(max_rx_queue_size);
1181 : : max_tx_queue_size = rte_align32prevpow2(max_tx_queue_size);
1182 : :
1183 [ # # # # ]: 0 : if (ena_dev->tx_mem_queue_type == ENA_ADMIN_PLACEMENT_POLICY_DEV && use_large_llq_hdr) {
1184 : : /* intersection between driver configuration and device capabilities */
1185 [ # # ]: 0 : if (dev->entry_size_ctrl_supported & ENA_ADMIN_LIST_ENTRY_SIZE_256B) {
1186 [ # # ]: 0 : if (dev->max_wide_llq_depth == MAX_WIDE_LLQ_DEPTH_UNSUPPORTED) {
1187 : : /* Devices that do not support the double-sized ENA memory BAR will
1188 : : * report max_wide_llq_depth as 0. In such case, driver halves the
1189 : : * queue depth when working in large llq policy.
1190 : : */
1191 : 0 : max_tx_queue_size >>= 1;
1192 : 0 : PMD_INIT_LOG_LINE(INFO,
1193 : : "large LLQ policy requires limiting Tx queue size to %u entries",
1194 : : max_tx_queue_size);
1195 : 0 : } else if (dev->max_wide_llq_depth < max_tx_queue_size) {
1196 : : /* In case the queue depth that the driver calculated exceeds
1197 : : * the maximal value that the device allows, it will be limited
1198 : : * to that maximal value
1199 : : */
1200 : : max_tx_queue_size = dev->max_wide_llq_depth;
1201 : : }
1202 : : } else {
1203 : 0 : PMD_INIT_LOG_LINE(INFO,
1204 : : "Forcing large LLQ headers failed since device lacks this support");
1205 : : }
1206 : : }
1207 : :
1208 [ # # ]: 0 : if (unlikely(max_rx_queue_size == 0 || max_tx_queue_size == 0)) {
1209 : 0 : PMD_INIT_LOG_LINE(ERR, "Invalid queue size");
1210 : 0 : return -EFAULT;
1211 : : }
1212 : :
1213 : 0 : ctx->max_tx_queue_size = max_tx_queue_size;
1214 : 0 : ctx->max_rx_queue_size = max_rx_queue_size;
1215 : :
1216 : 0 : PMD_DRV_LOG_LINE(INFO, "tx queue size %u", max_tx_queue_size);
1217 : 0 : return 0;
1218 : : }
1219 : :
1220 : : static void ena_stats_restart(struct rte_eth_dev *dev)
1221 : : {
1222 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
1223 : :
1224 : 0 : rte_atomic64_init(&adapter->drv_stats->ierrors);
1225 : : rte_atomic64_init(&adapter->drv_stats->oerrors);
1226 : : rte_atomic64_init(&adapter->drv_stats->rx_nombuf);
1227 : 0 : adapter->drv_stats->rx_drops = 0;
1228 : : }
1229 : :
1230 : 0 : static int ena_stats_get(struct rte_eth_dev *dev,
1231 : : struct rte_eth_stats *stats)
1232 : : {
1233 : : struct ena_admin_basic_stats ena_stats;
1234 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
1235 : 0 : struct ena_com_dev *ena_dev = &adapter->ena_dev;
1236 : : int rc;
1237 : : int i;
1238 : : int max_rings_stats;
1239 : :
1240 : : memset(&ena_stats, 0, sizeof(ena_stats));
1241 : :
1242 : 0 : rte_spinlock_lock(&adapter->admin_lock);
1243 [ # # # # : 0 : rc = ENA_PROXY(adapter, ena_com_get_dev_basic_stats, ena_dev,
# # # # ]
1244 : : &ena_stats);
1245 : : rte_spinlock_unlock(&adapter->admin_lock);
1246 [ # # ]: 0 : if (unlikely(rc)) {
1247 : 0 : PMD_DRV_LOG_LINE(ERR, "Could not retrieve statistics from ENA");
1248 : 0 : return rc;
1249 : : }
1250 : :
1251 : : /* Set of basic statistics from ENA */
1252 : 0 : stats->ipackets = __MERGE_64B_H_L(ena_stats.rx_pkts_high,
1253 : : ena_stats.rx_pkts_low);
1254 : 0 : stats->opackets = __MERGE_64B_H_L(ena_stats.tx_pkts_high,
1255 : : ena_stats.tx_pkts_low);
1256 : 0 : stats->ibytes = __MERGE_64B_H_L(ena_stats.rx_bytes_high,
1257 : : ena_stats.rx_bytes_low);
1258 : 0 : stats->obytes = __MERGE_64B_H_L(ena_stats.tx_bytes_high,
1259 : : ena_stats.tx_bytes_low);
1260 : :
1261 : : /* Driver related stats */
1262 : 0 : stats->imissed = adapter->drv_stats->rx_drops;
1263 : 0 : stats->ierrors = rte_atomic64_read(&adapter->drv_stats->ierrors);
1264 : 0 : stats->oerrors = rte_atomic64_read(&adapter->drv_stats->oerrors);
1265 : 0 : stats->rx_nombuf = rte_atomic64_read(&adapter->drv_stats->rx_nombuf);
1266 : :
1267 : 0 : max_rings_stats = RTE_MIN(dev->data->nb_rx_queues,
1268 : : RTE_ETHDEV_QUEUE_STAT_CNTRS);
1269 [ # # ]: 0 : for (i = 0; i < max_rings_stats; ++i) {
1270 : : struct ena_stats_rx *rx_stats = &adapter->rx_ring[i].rx_stats;
1271 : :
1272 : 0 : stats->q_ibytes[i] = rx_stats->bytes;
1273 : 0 : stats->q_ipackets[i] = rx_stats->cnt;
1274 : 0 : stats->q_errors[i] = rx_stats->bad_desc_num +
1275 : 0 : rx_stats->bad_req_id +
1276 : 0 : rx_stats->bad_desc +
1277 : 0 : rx_stats->unknown_error;
1278 : : }
1279 : :
1280 : 0 : max_rings_stats = RTE_MIN(dev->data->nb_tx_queues,
1281 : : RTE_ETHDEV_QUEUE_STAT_CNTRS);
1282 [ # # ]: 0 : for (i = 0; i < max_rings_stats; ++i) {
1283 : : struct ena_stats_tx *tx_stats = &adapter->tx_ring[i].tx_stats;
1284 : :
1285 : 0 : stats->q_obytes[i] = tx_stats->bytes;
1286 : 0 : stats->q_opackets[i] = tx_stats->cnt;
1287 : : }
1288 : :
1289 : : return 0;
1290 : : }
1291 : :
1292 : 0 : static int ena_mtu_set(struct rte_eth_dev *dev, uint16_t mtu)
1293 : : {
1294 : : struct ena_adapter *adapter;
1295 : : struct ena_com_dev *ena_dev;
1296 : : int rc = 0;
1297 : :
1298 [ # # ]: 0 : ena_assert_msg(dev->data != NULL, "Uninitialized device\n");
1299 [ # # ]: 0 : ena_assert_msg(dev->data->dev_private != NULL, "Uninitialized device\n");
1300 : : adapter = dev->data->dev_private;
1301 : :
1302 : 0 : ena_dev = &adapter->ena_dev;
1303 : : ena_assert_msg(ena_dev != NULL, "Uninitialized device\n");
1304 : :
1305 [ # # # # : 0 : rc = ENA_PROXY(adapter, ena_com_set_dev_mtu, ena_dev, mtu);
# # # # ]
1306 [ # # ]: 0 : if (rc)
1307 : 0 : PMD_DRV_LOG_LINE(ERR, "Could not set MTU: %d", mtu);
1308 : : else
1309 : 0 : PMD_DRV_LOG_LINE(NOTICE, "MTU set to: %d", mtu);
1310 : :
1311 : 0 : return rc;
1312 : : }
1313 : :
1314 : 0 : static int ena_start(struct rte_eth_dev *dev)
1315 : : {
1316 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
1317 : : uint64_t ticks;
1318 : : int rc = 0;
1319 : : uint16_t i;
1320 : :
1321 : : /* Cannot allocate memory in secondary process */
1322 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY) {
1323 : 0 : PMD_DRV_LOG_LINE(WARNING, "dev_start not supported in secondary.");
1324 : 0 : return -EPERM;
1325 : : }
1326 : :
1327 : 0 : rc = ena_setup_rx_intr(dev);
1328 [ # # ]: 0 : if (rc)
1329 : : return rc;
1330 : :
1331 : 0 : rc = ena_queue_start_all(dev, ENA_RING_TYPE_RX);
1332 [ # # ]: 0 : if (rc)
1333 : : return rc;
1334 : :
1335 : 0 : rc = ena_queue_start_all(dev, ENA_RING_TYPE_TX);
1336 [ # # ]: 0 : if (rc)
1337 : 0 : goto err_start_tx;
1338 : :
1339 [ # # ]: 0 : if (adapter->edev_data->dev_conf.rxmode.mq_mode & RTE_ETH_MQ_RX_RSS_FLAG) {
1340 : 0 : rc = ena_rss_configure(adapter);
1341 [ # # ]: 0 : if (rc)
1342 : 0 : goto err_rss_init;
1343 : : }
1344 : :
1345 : : ena_stats_restart(dev);
1346 : :
1347 : 0 : adapter->timestamp_wd = rte_get_timer_cycles();
1348 : 0 : adapter->keep_alive_timeout = ENA_DEVICE_KALIVE_TIMEOUT;
1349 : :
1350 : : ticks = rte_get_timer_hz();
1351 : 0 : rte_timer_reset(&adapter->timer_wd, ticks, PERIODICAL, rte_lcore_id(),
1352 : : ena_timer_wd_callback, dev);
1353 : :
1354 : 0 : ++adapter->dev_stats.dev_start;
1355 : 0 : adapter->state = ENA_ADAPTER_STATE_RUNNING;
1356 : :
1357 [ # # ]: 0 : for (i = 0; i < dev->data->nb_rx_queues; i++)
1358 : 0 : dev->data->rx_queue_state[i] = RTE_ETH_QUEUE_STATE_STARTED;
1359 [ # # ]: 0 : for (i = 0; i < dev->data->nb_tx_queues; i++)
1360 : 0 : dev->data->tx_queue_state[i] = RTE_ETH_QUEUE_STATE_STARTED;
1361 : :
1362 : : return 0;
1363 : :
1364 : : err_rss_init:
1365 : 0 : ena_queue_stop_all(dev, ENA_RING_TYPE_TX);
1366 : 0 : err_start_tx:
1367 : 0 : ena_queue_stop_all(dev, ENA_RING_TYPE_RX);
1368 : 0 : return rc;
1369 : : }
1370 : :
1371 : 0 : static int ena_stop(struct rte_eth_dev *dev)
1372 : : {
1373 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
1374 : 0 : struct ena_com_dev *ena_dev = &adapter->ena_dev;
1375 : 0 : struct rte_pci_device *pci_dev = RTE_ETH_DEV_TO_PCI(dev);
1376 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
1377 : : uint16_t i;
1378 : : int rc;
1379 : :
1380 : : /* Cannot free memory in secondary process */
1381 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY) {
1382 : 0 : PMD_DRV_LOG_LINE(WARNING, "dev_stop not supported in secondary.");
1383 : 0 : return -EPERM;
1384 : : }
1385 : :
1386 : 0 : rte_timer_stop_sync(&adapter->timer_wd);
1387 : 0 : ena_queue_stop_all(dev, ENA_RING_TYPE_TX);
1388 : 0 : ena_queue_stop_all(dev, ENA_RING_TYPE_RX);
1389 : :
1390 [ # # ]: 0 : if (adapter->trigger_reset) {
1391 : 0 : rc = ena_com_dev_reset(ena_dev, adapter->reset_reason);
1392 [ # # ]: 0 : if (rc)
1393 : 0 : PMD_DRV_LOG_LINE(ERR, "Device reset failed, rc: %d", rc);
1394 : : }
1395 : :
1396 : 0 : rte_intr_disable(intr_handle);
1397 : :
1398 : 0 : rte_intr_efd_disable(intr_handle);
1399 : :
1400 : : /* Cleanup vector list */
1401 : 0 : rte_intr_vec_list_free(intr_handle);
1402 : :
1403 : 0 : rte_intr_enable(intr_handle);
1404 : :
1405 : 0 : ++adapter->dev_stats.dev_stop;
1406 : 0 : adapter->state = ENA_ADAPTER_STATE_STOPPED;
1407 : 0 : dev->data->dev_started = 0;
1408 : :
1409 [ # # ]: 0 : for (i = 0; i < dev->data->nb_rx_queues; i++)
1410 : 0 : dev->data->rx_queue_state[i] = RTE_ETH_QUEUE_STATE_STOPPED;
1411 [ # # ]: 0 : for (i = 0; i < dev->data->nb_tx_queues; i++)
1412 : 0 : dev->data->tx_queue_state[i] = RTE_ETH_QUEUE_STATE_STOPPED;
1413 : :
1414 : : return 0;
1415 : : }
1416 : :
1417 : 0 : static int ena_create_io_queue(struct rte_eth_dev *dev, struct ena_ring *ring)
1418 : : {
1419 : 0 : struct ena_adapter *adapter = ring->adapter;
1420 : 0 : struct ena_com_dev *ena_dev = &adapter->ena_dev;
1421 : 0 : struct rte_pci_device *pci_dev = RTE_ETH_DEV_TO_PCI(dev);
1422 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
1423 : 0 : struct ena_com_create_io_ctx ctx =
1424 : : { ENA_ADMIN_PLACEMENT_POLICY_HOST,
1425 : : 0, 0, 0, 0, 0 };
1426 : : uint16_t ena_qid;
1427 : : unsigned int i;
1428 : : int rc;
1429 : :
1430 : 0 : ctx.msix_vector = -1;
1431 [ # # ]: 0 : if (ring->type == ENA_RING_TYPE_TX) {
1432 : 0 : ena_qid = ENA_IO_TXQ_IDX(ring->id);
1433 : : ctx.direction = ENA_COM_IO_QUEUE_DIRECTION_TX;
1434 : 0 : ctx.mem_queue_type = ena_dev->tx_mem_queue_type;
1435 [ # # ]: 0 : for (i = 0; i < ring->ring_size; i++)
1436 : 0 : ring->empty_tx_reqs[i] = i;
1437 : : } else {
1438 : 0 : ena_qid = ENA_IO_RXQ_IDX(ring->id);
1439 : 0 : ctx.direction = ENA_COM_IO_QUEUE_DIRECTION_RX;
1440 [ # # ]: 0 : if (rte_intr_dp_is_en(intr_handle))
1441 : 0 : ctx.msix_vector =
1442 : 0 : rte_intr_vec_list_index_get(intr_handle,
1443 : 0 : ring->id);
1444 : :
1445 [ # # ]: 0 : for (i = 0; i < ring->ring_size; i++)
1446 : 0 : ring->empty_rx_reqs[i] = i;
1447 : : }
1448 : 0 : ctx.queue_size = ring->ring_size;
1449 : 0 : ctx.qid = ena_qid;
1450 : 0 : ctx.numa_node = ring->numa_socket_id;
1451 : :
1452 : 0 : rc = ena_com_create_io_queue(ena_dev, &ctx);
1453 [ # # ]: 0 : if (rc) {
1454 : 0 : PMD_DRV_LOG_LINE(ERR,
1455 : : "Failed to create IO queue[%d] (qid:%d), rc: %d",
1456 : : ring->id, ena_qid, rc);
1457 : 0 : return rc;
1458 : : }
1459 : :
1460 : 0 : rc = ena_com_get_io_handlers(ena_dev, ena_qid,
1461 : : &ring->ena_com_io_sq,
1462 : : &ring->ena_com_io_cq);
1463 [ # # ]: 0 : if (rc) {
1464 : 0 : PMD_DRV_LOG_LINE(ERR,
1465 : : "Failed to get IO queue[%d] handlers, rc: %d",
1466 : : ring->id, rc);
1467 : 0 : ena_com_destroy_io_queue(ena_dev, ena_qid);
1468 : 0 : return rc;
1469 : : }
1470 : :
1471 [ # # ]: 0 : if (ring->type == ENA_RING_TYPE_TX)
1472 [ # # ]: 0 : ena_com_update_numa_node(ring->ena_com_io_cq, ctx.numa_node);
1473 : :
1474 : : /* Start with Rx interrupts being masked. */
1475 [ # # # # ]: 0 : if (ring->type == ENA_RING_TYPE_RX && rte_intr_dp_is_en(intr_handle))
1476 : 0 : ena_rx_queue_intr_disable(dev, ring->id);
1477 : :
1478 : : return 0;
1479 : : }
1480 : :
1481 : 0 : static void ena_queue_stop(struct ena_ring *ring)
1482 : : {
1483 : 0 : struct ena_com_dev *ena_dev = &ring->adapter->ena_dev;
1484 : :
1485 [ # # ]: 0 : if (ring->type == ENA_RING_TYPE_RX) {
1486 : 0 : ena_com_destroy_io_queue(ena_dev, ENA_IO_RXQ_IDX(ring->id));
1487 : 0 : ena_rx_queue_release_bufs(ring);
1488 : : } else {
1489 : 0 : ena_com_destroy_io_queue(ena_dev, ENA_IO_TXQ_IDX(ring->id));
1490 : 0 : ena_tx_queue_release_bufs(ring);
1491 : : }
1492 : 0 : }
1493 : :
1494 : 0 : static void ena_queue_stop_all(struct rte_eth_dev *dev,
1495 : : enum ena_ring_type ring_type)
1496 : : {
1497 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
1498 : : struct ena_ring *queues = NULL;
1499 : : uint16_t nb_queues, i;
1500 : :
1501 [ # # ]: 0 : if (ring_type == ENA_RING_TYPE_RX) {
1502 : 0 : queues = adapter->rx_ring;
1503 : 0 : nb_queues = dev->data->nb_rx_queues;
1504 : : } else {
1505 : 0 : queues = adapter->tx_ring;
1506 : 0 : nb_queues = dev->data->nb_tx_queues;
1507 : : }
1508 : :
1509 [ # # ]: 0 : for (i = 0; i < nb_queues; ++i)
1510 [ # # ]: 0 : if (queues[i].configured)
1511 : 0 : ena_queue_stop(&queues[i]);
1512 : 0 : }
1513 : :
1514 : 0 : static int ena_queue_start(struct rte_eth_dev *dev, struct ena_ring *ring)
1515 : : {
1516 : : int rc, bufs_num;
1517 : :
1518 [ # # ]: 0 : ena_assert_msg(ring->configured == 1,
1519 : : "Trying to start unconfigured queue\n");
1520 : :
1521 : 0 : rc = ena_create_io_queue(dev, ring);
1522 [ # # ]: 0 : if (rc) {
1523 : 0 : PMD_INIT_LOG_LINE(ERR, "Failed to create IO queue");
1524 : 0 : return rc;
1525 : : }
1526 : :
1527 : 0 : ring->next_to_clean = 0;
1528 : 0 : ring->next_to_use = 0;
1529 : :
1530 [ # # ]: 0 : if (ring->type == ENA_RING_TYPE_TX) {
1531 : 0 : ring->tx_stats.available_desc =
1532 : 0 : ena_com_free_q_entries(ring->ena_com_io_sq);
1533 : 0 : return 0;
1534 : : }
1535 : :
1536 : 0 : bufs_num = ring->ring_size - 1;
1537 : 0 : rc = ena_populate_rx_queue(ring, bufs_num);
1538 [ # # ]: 0 : if (rc != bufs_num) {
1539 : 0 : ena_com_destroy_io_queue(&ring->adapter->ena_dev,
1540 : 0 : ENA_IO_RXQ_IDX(ring->id));
1541 : 0 : PMD_INIT_LOG_LINE(ERR, "Failed to populate Rx ring");
1542 : 0 : return ENA_COM_FAULT;
1543 : : }
1544 : : /* Flush per-core RX buffers pools cache as they can be used on other
1545 : : * cores as well.
1546 : : */
1547 [ # # ]: 0 : rte_mempool_cache_flush(NULL, ring->mb_pool);
1548 : :
1549 : : return 0;
1550 : : }
1551 : :
1552 : 0 : static int ena_tx_queue_setup(struct rte_eth_dev *dev,
1553 : : uint16_t queue_idx,
1554 : : uint16_t nb_desc,
1555 : : unsigned int socket_id,
1556 : : const struct rte_eth_txconf *tx_conf)
1557 : : {
1558 : : struct ena_ring *txq = NULL;
1559 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
1560 : : unsigned int i;
1561 : : uint16_t dyn_thresh;
1562 : :
1563 : 0 : txq = &adapter->tx_ring[queue_idx];
1564 : :
1565 [ # # ]: 0 : if (txq->configured) {
1566 : 0 : PMD_DRV_LOG_LINE(CRIT,
1567 : : "API violation. Queue[%d] is already configured",
1568 : : queue_idx);
1569 : 0 : return ENA_COM_FAULT;
1570 : : }
1571 : :
1572 [ # # ]: 0 : if (!rte_is_power_of_2(nb_desc)) {
1573 : 0 : PMD_DRV_LOG_LINE(ERR,
1574 : : "Unsupported size of Tx queue: %d is not a power of 2.",
1575 : : nb_desc);
1576 : 0 : return -EINVAL;
1577 : : }
1578 : :
1579 [ # # ]: 0 : if (nb_desc > adapter->max_tx_ring_size) {
1580 : 0 : PMD_DRV_LOG_LINE(ERR,
1581 : : "Unsupported size of Tx queue (max size: %d)",
1582 : : adapter->max_tx_ring_size);
1583 : 0 : return -EINVAL;
1584 : : }
1585 : :
1586 : 0 : txq->port_id = dev->data->port_id;
1587 : 0 : txq->next_to_clean = 0;
1588 : 0 : txq->next_to_use = 0;
1589 : 0 : txq->ring_size = nb_desc;
1590 : 0 : txq->size_mask = nb_desc - 1;
1591 : 0 : txq->numa_socket_id = socket_id;
1592 : 0 : txq->pkts_without_db = false;
1593 : 0 : txq->last_cleanup_ticks = 0;
1594 : :
1595 : 0 : txq->tx_buffer_info = rte_zmalloc_socket("txq->tx_buffer_info",
1596 : 0 : sizeof(struct ena_tx_buffer) * txq->ring_size,
1597 : : RTE_CACHE_LINE_SIZE,
1598 : : socket_id);
1599 [ # # ]: 0 : if (!txq->tx_buffer_info) {
1600 : 0 : PMD_DRV_LOG_LINE(ERR,
1601 : : "Failed to allocate memory for Tx buffer info");
1602 : 0 : return -ENOMEM;
1603 : : }
1604 : :
1605 : 0 : txq->empty_tx_reqs = rte_zmalloc_socket("txq->empty_tx_reqs",
1606 : 0 : sizeof(uint16_t) * txq->ring_size,
1607 : : RTE_CACHE_LINE_SIZE,
1608 : : socket_id);
1609 [ # # ]: 0 : if (!txq->empty_tx_reqs) {
1610 : 0 : PMD_DRV_LOG_LINE(ERR,
1611 : : "Failed to allocate memory for empty Tx requests");
1612 : 0 : rte_free(txq->tx_buffer_info);
1613 : 0 : return -ENOMEM;
1614 : : }
1615 : :
1616 : 0 : txq->push_buf_intermediate_buf =
1617 : 0 : rte_zmalloc_socket("txq->push_buf_intermediate_buf",
1618 : 0 : txq->tx_max_header_size,
1619 : : RTE_CACHE_LINE_SIZE,
1620 : : socket_id);
1621 [ # # ]: 0 : if (!txq->push_buf_intermediate_buf) {
1622 : 0 : PMD_DRV_LOG_LINE(ERR, "Failed to alloc push buffer for LLQ");
1623 : 0 : rte_free(txq->tx_buffer_info);
1624 : 0 : rte_free(txq->empty_tx_reqs);
1625 : 0 : return -ENOMEM;
1626 : : }
1627 : :
1628 [ # # ]: 0 : for (i = 0; i < txq->ring_size; i++)
1629 : 0 : txq->empty_tx_reqs[i] = i;
1630 : :
1631 : 0 : txq->offloads = tx_conf->offloads | dev->data->dev_conf.txmode.offloads;
1632 : :
1633 : : /* Check if caller provided the Tx cleanup threshold value. */
1634 [ # # ]: 0 : if (tx_conf->tx_free_thresh != 0) {
1635 : 0 : txq->tx_free_thresh = tx_conf->tx_free_thresh;
1636 : : } else {
1637 : 0 : dyn_thresh = txq->ring_size -
1638 : 0 : txq->ring_size / ENA_REFILL_THRESH_DIVIDER;
1639 : 0 : txq->tx_free_thresh = RTE_MAX(dyn_thresh,
1640 : : txq->ring_size - ENA_REFILL_THRESH_PACKET);
1641 : : }
1642 : :
1643 : 0 : txq->missing_tx_completion_threshold =
1644 : 0 : RTE_MIN(txq->ring_size / 2, ENA_DEFAULT_MISSING_COMP);
1645 : :
1646 : : /* Store pointer to this queue in upper layer */
1647 : 0 : txq->configured = 1;
1648 : 0 : dev->data->tx_queues[queue_idx] = txq;
1649 : :
1650 : 0 : return 0;
1651 : : }
1652 : :
1653 : 0 : static int ena_rx_queue_setup(struct rte_eth_dev *dev,
1654 : : uint16_t queue_idx,
1655 : : uint16_t nb_desc,
1656 : : unsigned int socket_id,
1657 : : const struct rte_eth_rxconf *rx_conf,
1658 : : struct rte_mempool *mp)
1659 : : {
1660 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
1661 : : struct ena_ring *rxq = NULL;
1662 : : size_t buffer_size;
1663 : : int i;
1664 : : uint16_t dyn_thresh;
1665 : :
1666 : 0 : rxq = &adapter->rx_ring[queue_idx];
1667 [ # # ]: 0 : if (rxq->configured) {
1668 : 0 : PMD_DRV_LOG_LINE(CRIT,
1669 : : "API violation. Queue[%d] is already configured",
1670 : : queue_idx);
1671 : 0 : return ENA_COM_FAULT;
1672 : : }
1673 : :
1674 [ # # ]: 0 : if (!rte_is_power_of_2(nb_desc)) {
1675 : 0 : PMD_DRV_LOG_LINE(ERR,
1676 : : "Unsupported size of Rx queue: %d is not a power of 2.",
1677 : : nb_desc);
1678 : 0 : return -EINVAL;
1679 : : }
1680 : :
1681 [ # # ]: 0 : if (nb_desc > adapter->max_rx_ring_size) {
1682 : 0 : PMD_DRV_LOG_LINE(ERR,
1683 : : "Unsupported size of Rx queue (max size: %d)",
1684 : : adapter->max_rx_ring_size);
1685 : 0 : return -EINVAL;
1686 : : }
1687 : :
1688 : : /* ENA isn't supporting buffers smaller than 1400 bytes */
1689 : 0 : buffer_size = rte_pktmbuf_data_room_size(mp) - RTE_PKTMBUF_HEADROOM;
1690 [ # # ]: 0 : if (buffer_size < ENA_RX_BUF_MIN_SIZE) {
1691 : 0 : PMD_DRV_LOG_LINE(ERR,
1692 : : "Unsupported size of Rx buffer: %zu (min size: %d)",
1693 : : buffer_size, ENA_RX_BUF_MIN_SIZE);
1694 : 0 : return -EINVAL;
1695 : : }
1696 : :
1697 : 0 : rxq->port_id = dev->data->port_id;
1698 : 0 : rxq->next_to_clean = 0;
1699 : 0 : rxq->next_to_use = 0;
1700 : 0 : rxq->ring_size = nb_desc;
1701 : 0 : rxq->size_mask = nb_desc - 1;
1702 : 0 : rxq->numa_socket_id = socket_id;
1703 : 0 : rxq->mb_pool = mp;
1704 : :
1705 : 0 : rxq->rx_buffer_info = rte_zmalloc_socket("rxq->buffer_info",
1706 : : sizeof(struct ena_rx_buffer) * nb_desc,
1707 : : RTE_CACHE_LINE_SIZE,
1708 : : socket_id);
1709 [ # # ]: 0 : if (!rxq->rx_buffer_info) {
1710 : 0 : PMD_DRV_LOG_LINE(ERR,
1711 : : "Failed to allocate memory for Rx buffer info");
1712 : 0 : return -ENOMEM;
1713 : : }
1714 : :
1715 : 0 : rxq->rx_refill_buffer = rte_zmalloc_socket("rxq->rx_refill_buffer",
1716 : : sizeof(struct rte_mbuf *) * nb_desc,
1717 : : RTE_CACHE_LINE_SIZE,
1718 : : socket_id);
1719 [ # # ]: 0 : if (!rxq->rx_refill_buffer) {
1720 : 0 : PMD_DRV_LOG_LINE(ERR,
1721 : : "Failed to allocate memory for Rx refill buffer");
1722 : 0 : rte_free(rxq->rx_buffer_info);
1723 : 0 : rxq->rx_buffer_info = NULL;
1724 : 0 : return -ENOMEM;
1725 : : }
1726 : :
1727 : 0 : rxq->empty_rx_reqs = rte_zmalloc_socket("rxq->empty_rx_reqs",
1728 : : sizeof(uint16_t) * nb_desc,
1729 : : RTE_CACHE_LINE_SIZE,
1730 : : socket_id);
1731 [ # # ]: 0 : if (!rxq->empty_rx_reqs) {
1732 : 0 : PMD_DRV_LOG_LINE(ERR,
1733 : : "Failed to allocate memory for empty Rx requests");
1734 : 0 : rte_free(rxq->rx_buffer_info);
1735 : 0 : rxq->rx_buffer_info = NULL;
1736 : 0 : rte_free(rxq->rx_refill_buffer);
1737 : 0 : rxq->rx_refill_buffer = NULL;
1738 : 0 : return -ENOMEM;
1739 : : }
1740 : :
1741 [ # # ]: 0 : for (i = 0; i < nb_desc; i++)
1742 : 0 : rxq->empty_rx_reqs[i] = i;
1743 : :
1744 : 0 : rxq->offloads = rx_conf->offloads | dev->data->dev_conf.rxmode.offloads;
1745 : :
1746 [ # # ]: 0 : if (rx_conf->rx_free_thresh != 0) {
1747 : 0 : rxq->rx_free_thresh = rx_conf->rx_free_thresh;
1748 : : } else {
1749 : 0 : dyn_thresh = rxq->ring_size / ENA_REFILL_THRESH_DIVIDER;
1750 : 0 : rxq->rx_free_thresh = RTE_MIN(dyn_thresh,
1751 : : (uint16_t)(ENA_REFILL_THRESH_PACKET));
1752 : : }
1753 : :
1754 : : /* Store pointer to this queue in upper layer */
1755 : 0 : rxq->configured = 1;
1756 : 0 : dev->data->rx_queues[queue_idx] = rxq;
1757 : :
1758 : 0 : return 0;
1759 : : }
1760 : :
1761 : : static int ena_add_single_rx_desc(struct ena_com_io_sq *io_sq,
1762 : : struct rte_mbuf *mbuf, uint16_t id)
1763 : : {
1764 : : struct ena_com_buf ebuf;
1765 : : int rc;
1766 : :
1767 : : /* prepare physical address for DMA transaction */
1768 : 0 : ebuf.paddr = mbuf->buf_iova + RTE_PKTMBUF_HEADROOM;
1769 : 0 : ebuf.len = mbuf->buf_len - RTE_PKTMBUF_HEADROOM;
1770 : :
1771 : : /* pass resource to device */
1772 : 0 : rc = ena_com_add_single_rx_desc(io_sq, &ebuf, id);
1773 : : if (unlikely(rc != 0))
1774 : : PMD_RX_LOG_LINE(WARNING, "Failed adding Rx desc");
1775 : :
1776 : : return rc;
1777 : : }
1778 : :
1779 : 0 : static int ena_populate_rx_queue(struct ena_ring *rxq, unsigned int count)
1780 : : {
1781 : : unsigned int i;
1782 : : int rc;
1783 : 0 : uint16_t next_to_use = rxq->next_to_use;
1784 : : uint16_t req_id;
1785 : : #ifdef RTE_ETHDEV_DEBUG_RX
1786 : : uint16_t in_use;
1787 : : #endif
1788 : 0 : struct rte_mbuf **mbufs = rxq->rx_refill_buffer;
1789 : :
1790 [ # # ]: 0 : if (unlikely(!count))
1791 : : return 0;
1792 : :
1793 : : #ifdef RTE_ETHDEV_DEBUG_RX
1794 : : in_use = rxq->ring_size - 1 -
1795 : : ena_com_free_q_entries(rxq->ena_com_io_sq);
1796 : : if (unlikely((in_use + count) >= rxq->ring_size))
1797 : : PMD_RX_LOG_LINE(ERR, "Bad Rx ring state");
1798 : : #endif
1799 : :
1800 : : /* get resources for incoming packets */
1801 : 0 : rc = rte_pktmbuf_alloc_bulk(rxq->mb_pool, mbufs, count);
1802 [ # # ]: 0 : if (unlikely(rc < 0)) {
1803 : 0 : rte_atomic64_inc(&rxq->adapter->drv_stats->rx_nombuf);
1804 : 0 : ++rxq->rx_stats.mbuf_alloc_fail;
1805 : : PMD_RX_LOG_LINE(DEBUG, "There are not enough free buffers");
1806 : 0 : return 0;
1807 : : }
1808 : :
1809 [ # # ]: 0 : for (i = 0; i < count; i++) {
1810 : 0 : struct rte_mbuf *mbuf = mbufs[i];
1811 : : struct ena_rx_buffer *rx_info;
1812 : :
1813 [ # # ]: 0 : if (likely((i + 4) < count))
1814 : 0 : rte_prefetch0(mbufs[i + 4]);
1815 : :
1816 : 0 : req_id = rxq->empty_rx_reqs[next_to_use];
1817 : 0 : rx_info = &rxq->rx_buffer_info[req_id];
1818 : :
1819 : 0 : rc = ena_add_single_rx_desc(rxq->ena_com_io_sq, mbuf, req_id);
1820 [ # # ]: 0 : if (unlikely(rc != 0))
1821 : : break;
1822 : :
1823 : 0 : rx_info->mbuf = mbuf;
1824 : 0 : next_to_use = ENA_IDX_NEXT_MASKED(next_to_use, rxq->size_mask);
1825 : : }
1826 : :
1827 [ # # ]: 0 : if (unlikely(i < count)) {
1828 : : PMD_RX_LOG_LINE(WARNING,
1829 : : "Refilled Rx queue[%d] with only %d/%d buffers",
1830 : : rxq->id, i, count);
1831 : 0 : rte_pktmbuf_free_bulk(&mbufs[i], count - i);
1832 : 0 : ++rxq->rx_stats.refill_partial;
1833 : : }
1834 : :
1835 : : /* When we submitted free resources to device... */
1836 [ # # ]: 0 : if (likely(i > 0)) {
1837 : : /* ...let HW know that it can fill buffers with data. */
1838 : 0 : ena_com_write_sq_doorbell(rxq->ena_com_io_sq);
1839 : :
1840 : 0 : rxq->next_to_use = next_to_use;
1841 : : }
1842 : :
1843 : 0 : return i;
1844 : : }
1845 : :
1846 [ # # ]: 0 : static size_t ena_get_metrics_entries(struct ena_adapter *adapter)
1847 : : {
1848 : : struct ena_com_dev *ena_dev = &adapter->ena_dev;
1849 : : size_t metrics_num = 0;
1850 : :
1851 [ # # ]: 0 : if (ena_com_get_cap(ena_dev, ENA_ADMIN_CUSTOMER_METRICS))
1852 : : metrics_num = ENA_STATS_ARRAY_METRICS;
1853 [ # # ]: 0 : else if (ena_com_get_cap(ena_dev, ENA_ADMIN_ENI_STATS))
1854 : : metrics_num = ENA_STATS_ARRAY_METRICS_LEGACY;
1855 : 0 : PMD_DRV_LOG_LINE(NOTICE, "0x%x customer metrics are supported", (unsigned int)metrics_num);
1856 : : if (metrics_num > ENA_MAX_CUSTOMER_METRICS) {
1857 : : PMD_DRV_LOG_LINE(NOTICE, "Not enough space for the requested customer metrics");
1858 : : metrics_num = ENA_MAX_CUSTOMER_METRICS;
1859 : : }
1860 : 0 : return metrics_num;
1861 : : }
1862 : :
1863 : 0 : static int ena_device_init(struct ena_adapter *adapter,
1864 : : struct rte_pci_device *pdev,
1865 : : struct ena_com_dev_get_features_ctx *get_feat_ctx)
1866 : : {
1867 : 0 : struct ena_com_dev *ena_dev = &adapter->ena_dev;
1868 : : uint32_t aenq_groups;
1869 : : int rc;
1870 : : bool readless_supported;
1871 : :
1872 : : /* Initialize mmio registers */
1873 : 0 : rc = ena_com_mmio_reg_read_request_init(ena_dev);
1874 [ # # ]: 0 : if (rc) {
1875 : 0 : PMD_DRV_LOG_LINE(ERR, "Failed to init MMIO read less");
1876 : 0 : return rc;
1877 : : }
1878 : :
1879 : : /* The PCIe configuration space revision id indicate if mmio reg
1880 : : * read is disabled.
1881 : : */
1882 : 0 : readless_supported = !(pdev->id.class_id & ENA_MMIO_DISABLE_REG_READ);
1883 : 0 : ena_com_set_mmio_read_mode(ena_dev, readless_supported);
1884 : :
1885 : : /* reset device */
1886 : 0 : rc = ena_com_dev_reset(ena_dev, ENA_REGS_RESET_NORMAL);
1887 [ # # ]: 0 : if (rc) {
1888 : 0 : PMD_DRV_LOG_LINE(ERR, "Cannot reset device");
1889 : 0 : goto err_mmio_read_less;
1890 : : }
1891 : :
1892 : : /* check FW version */
1893 : 0 : rc = ena_com_validate_version(ena_dev);
1894 [ # # ]: 0 : if (rc) {
1895 : 0 : PMD_DRV_LOG_LINE(ERR, "Device version is too low");
1896 : 0 : goto err_mmio_read_less;
1897 : : }
1898 : :
1899 : 0 : ena_dev->dma_addr_bits = ena_com_get_dma_width(ena_dev);
1900 : :
1901 : : /* ENA device administration layer init */
1902 : 0 : rc = ena_com_admin_init(ena_dev, &aenq_handlers);
1903 [ # # ]: 0 : if (rc) {
1904 : 0 : PMD_DRV_LOG_LINE(ERR,
1905 : : "Cannot initialize ENA admin queue");
1906 : 0 : goto err_mmio_read_less;
1907 : : }
1908 : :
1909 : : /* To enable the msix interrupts the driver needs to know the number
1910 : : * of queues. So the driver uses polling mode to retrieve this
1911 : : * information.
1912 : : */
1913 : 0 : ena_com_set_admin_polling_mode(ena_dev, true);
1914 : :
1915 : 0 : ena_config_host_info(ena_dev);
1916 : :
1917 : : /* Get Device Attributes and features */
1918 : 0 : rc = ena_com_get_dev_attr_feat(ena_dev, get_feat_ctx);
1919 [ # # ]: 0 : if (rc) {
1920 : 0 : PMD_DRV_LOG_LINE(ERR,
1921 : : "Cannot get attribute for ENA device, rc: %d", rc);
1922 : 0 : goto err_admin_init;
1923 : : }
1924 : :
1925 : : aenq_groups = BIT(ENA_ADMIN_LINK_CHANGE) |
1926 : : BIT(ENA_ADMIN_KEEP_ALIVE) |
1927 : : BIT(ENA_ADMIN_CONF_NOTIFICATIONS);
1928 : :
1929 : 0 : aenq_groups &= get_feat_ctx->aenq.supported_groups;
1930 : :
1931 : 0 : adapter->all_aenq_groups = aenq_groups;
1932 : : /* The actual supported number of metrics is negotiated with the device at runtime */
1933 : 0 : adapter->metrics_num = ena_get_metrics_entries(adapter);
1934 : :
1935 : 0 : return 0;
1936 : :
1937 : : err_admin_init:
1938 : 0 : ena_com_admin_destroy(ena_dev);
1939 : :
1940 : 0 : err_mmio_read_less:
1941 : 0 : ena_com_mmio_reg_read_request_destroy(ena_dev);
1942 : :
1943 : 0 : return rc;
1944 : : }
1945 : :
1946 : 0 : static void ena_control_path_handler(void *cb_arg)
1947 : : {
1948 : : struct rte_eth_dev *dev = cb_arg;
1949 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
1950 : 0 : struct ena_com_dev *ena_dev = &adapter->ena_dev;
1951 : :
1952 [ # # ]: 0 : if (likely(adapter->state != ENA_ADAPTER_STATE_CLOSED)) {
1953 : 0 : ena_com_admin_q_comp_intr_handler(ena_dev);
1954 : 0 : ena_com_aenq_intr_handler(ena_dev, dev);
1955 : : }
1956 : 0 : }
1957 : :
1958 : 0 : static void ena_control_path_poll_handler(void *cb_arg)
1959 : : {
1960 : : struct rte_eth_dev *dev = cb_arg;
1961 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
1962 : : int rc;
1963 : :
1964 [ # # ]: 0 : if (likely(adapter->state != ENA_ADAPTER_STATE_CLOSED)) {
1965 : 0 : ena_control_path_handler(cb_arg);
1966 : 0 : rc = rte_eal_alarm_set(adapter->control_path_poll_interval,
1967 : : ena_control_path_poll_handler, cb_arg);
1968 [ # # ]: 0 : if (unlikely(rc != 0)) {
1969 : 0 : PMD_DRV_LOG_LINE(ERR, "Failed to retrigger control path alarm");
1970 : : ena_trigger_reset(adapter, ENA_REGS_RESET_GENERIC);
1971 : : }
1972 : : }
1973 : 0 : }
1974 : :
1975 : 0 : static void check_for_missing_keep_alive(struct ena_adapter *adapter)
1976 : : {
1977 [ # # ]: 0 : if (!(adapter->active_aenq_groups & BIT(ENA_ADMIN_KEEP_ALIVE)))
1978 : : return;
1979 : :
1980 [ # # ]: 0 : if (adapter->keep_alive_timeout == ENA_HW_HINTS_NO_TIMEOUT)
1981 : : return;
1982 : :
1983 [ # # ]: 0 : if (unlikely((rte_get_timer_cycles() - adapter->timestamp_wd) >=
1984 : : adapter->keep_alive_timeout)) {
1985 : 0 : PMD_DRV_LOG_LINE(ERR, "Keep alive timeout");
1986 : : ena_trigger_reset(adapter, ENA_REGS_RESET_KEEP_ALIVE_TO);
1987 : 0 : ++adapter->dev_stats.wd_expired;
1988 : : }
1989 : : }
1990 : :
1991 : : /* Check if admin queue is enabled */
1992 : 0 : static void check_for_admin_com_state(struct ena_adapter *adapter)
1993 : : {
1994 [ # # ]: 0 : if (unlikely(!ena_com_get_admin_running_state(&adapter->ena_dev))) {
1995 : 0 : PMD_DRV_LOG_LINE(ERR, "ENA admin queue is not in running state");
1996 : : ena_trigger_reset(adapter, ENA_REGS_RESET_ADMIN_TO);
1997 : : }
1998 : 0 : }
1999 : :
2000 : 0 : static int check_for_tx_completion_in_queue(struct ena_adapter *adapter,
2001 : : struct ena_ring *tx_ring)
2002 : : {
2003 : : struct ena_tx_buffer *tx_buf;
2004 : : uint64_t timestamp;
2005 : : uint64_t completion_delay;
2006 : : uint32_t missed_tx = 0;
2007 : : unsigned int i;
2008 : : int rc = 0;
2009 : :
2010 [ # # ]: 0 : for (i = 0; i < tx_ring->ring_size; ++i) {
2011 : 0 : tx_buf = &tx_ring->tx_buffer_info[i];
2012 : 0 : timestamp = tx_buf->timestamp;
2013 : :
2014 [ # # ]: 0 : if (timestamp == 0)
2015 : 0 : continue;
2016 : :
2017 : 0 : completion_delay = rte_get_timer_cycles() - timestamp;
2018 [ # # ]: 0 : if (completion_delay > adapter->missing_tx_completion_to) {
2019 [ # # ]: 0 : if (unlikely(!tx_buf->print_once)) {
2020 : : PMD_TX_LOG_LINE(WARNING,
2021 : : "Found a Tx that wasn't completed on time, qid %d, index %d. "
2022 : : "Missing Tx outstanding for %" PRIu64 " msecs.",
2023 : : tx_ring->id, i, completion_delay /
2024 : : rte_get_timer_hz() * 1000);
2025 : 0 : tx_buf->print_once = true;
2026 : : }
2027 : 0 : ++missed_tx;
2028 : : }
2029 : : }
2030 : :
2031 [ # # ]: 0 : if (unlikely(missed_tx > tx_ring->missing_tx_completion_threshold)) {
2032 : 0 : PMD_DRV_LOG_LINE(ERR,
2033 : : "The number of lost Tx completions is above the threshold (%d > %d). "
2034 : : "Trigger the device reset.",
2035 : : missed_tx,
2036 : : tx_ring->missing_tx_completion_threshold);
2037 : 0 : adapter->reset_reason = ENA_REGS_RESET_MISS_TX_CMPL;
2038 : 0 : adapter->trigger_reset = true;
2039 : : rc = -EIO;
2040 : : }
2041 : :
2042 : 0 : tx_ring->tx_stats.missed_tx += missed_tx;
2043 : :
2044 : 0 : return rc;
2045 : : }
2046 : :
2047 : 0 : static void check_for_tx_completions(struct ena_adapter *adapter)
2048 : : {
2049 : : struct ena_ring *tx_ring;
2050 : : uint64_t tx_cleanup_delay;
2051 : : size_t qid;
2052 : : int budget;
2053 : 0 : uint16_t nb_tx_queues = adapter->edev_data->nb_tx_queues;
2054 : :
2055 [ # # ]: 0 : if (adapter->missing_tx_completion_to == ENA_HW_HINTS_NO_TIMEOUT)
2056 : : return;
2057 : :
2058 : : nb_tx_queues = adapter->edev_data->nb_tx_queues;
2059 : 0 : budget = adapter->missing_tx_completion_budget;
2060 : :
2061 : 0 : qid = adapter->last_tx_comp_qid;
2062 [ # # ]: 0 : while (budget-- > 0) {
2063 : 0 : tx_ring = &adapter->tx_ring[qid];
2064 : :
2065 : : /* Tx cleanup is called only by the burst function and can be
2066 : : * called dynamically by the application. Also cleanup is
2067 : : * limited by the threshold. To avoid false detection of the
2068 : : * missing HW Tx completion, get the delay since last cleanup
2069 : : * function was called.
2070 : : */
2071 : 0 : tx_cleanup_delay = rte_get_timer_cycles() -
2072 : 0 : tx_ring->last_cleanup_ticks;
2073 [ # # ]: 0 : if (tx_cleanup_delay < adapter->tx_cleanup_stall_delay)
2074 : 0 : check_for_tx_completion_in_queue(adapter, tx_ring);
2075 : 0 : qid = (qid + 1) % nb_tx_queues;
2076 : : }
2077 : :
2078 : 0 : adapter->last_tx_comp_qid = qid;
2079 : : }
2080 : :
2081 : 0 : static void ena_timer_wd_callback(__rte_unused struct rte_timer *timer,
2082 : : void *arg)
2083 : : {
2084 : : struct rte_eth_dev *dev = arg;
2085 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
2086 : :
2087 [ # # ]: 0 : if (unlikely(adapter->trigger_reset))
2088 : : return;
2089 : :
2090 : 0 : check_for_missing_keep_alive(adapter);
2091 : 0 : check_for_admin_com_state(adapter);
2092 : 0 : check_for_tx_completions(adapter);
2093 : :
2094 [ # # ]: 0 : if (unlikely(adapter->trigger_reset)) {
2095 : 0 : PMD_DRV_LOG_LINE(ERR, "Trigger reset is on");
2096 : 0 : rte_eth_dev_callback_process(dev, RTE_ETH_EVENT_INTR_RESET,
2097 : : NULL);
2098 : : }
2099 : : }
2100 : :
2101 : : static inline void
2102 : : set_default_llq_configurations(struct ena_llq_configurations *llq_config,
2103 : : struct ena_admin_feature_llq_desc *llq,
2104 : : bool use_large_llq_hdr)
2105 : : {
2106 : 0 : llq_config->llq_header_location = ENA_ADMIN_INLINE_HEADER;
2107 : 0 : llq_config->llq_stride_ctrl = ENA_ADMIN_MULTIPLE_DESCS_PER_ENTRY;
2108 : 0 : llq_config->llq_num_decs_before_header =
2109 : : ENA_ADMIN_LLQ_NUM_DESCS_BEFORE_HEADER_2;
2110 : :
2111 : 0 : if (use_large_llq_hdr &&
2112 [ # # ]: 0 : (llq->entry_size_ctrl_supported & ENA_ADMIN_LIST_ENTRY_SIZE_256B)) {
2113 : 0 : llq_config->llq_ring_entry_size =
2114 : : ENA_ADMIN_LIST_ENTRY_SIZE_256B;
2115 : 0 : llq_config->llq_ring_entry_size_value = 256;
2116 : : } else {
2117 : 0 : llq_config->llq_ring_entry_size =
2118 : : ENA_ADMIN_LIST_ENTRY_SIZE_128B;
2119 : 0 : llq_config->llq_ring_entry_size_value = 128;
2120 : : }
2121 : : }
2122 : :
2123 : : static int
2124 : 0 : ena_set_queues_placement_policy(struct ena_adapter *adapter,
2125 : : struct ena_com_dev *ena_dev,
2126 : : struct ena_admin_feature_llq_desc *llq,
2127 : : struct ena_llq_configurations *llq_default_configurations)
2128 : : {
2129 : : int rc;
2130 : : u32 llq_feature_mask;
2131 : :
2132 [ # # ]: 0 : if (adapter->llq_header_policy == ENA_LLQ_POLICY_DISABLED) {
2133 : 0 : PMD_DRV_LOG_LINE(WARNING,
2134 : : "NOTE: LLQ has been disabled as per user's request. "
2135 : : "This may lead to a huge performance degradation!");
2136 : 0 : ena_dev->tx_mem_queue_type = ENA_ADMIN_PLACEMENT_POLICY_HOST;
2137 : 0 : return 0;
2138 : : }
2139 : :
2140 : : llq_feature_mask = 1 << ENA_ADMIN_LLQ;
2141 [ # # ]: 0 : if (!(ena_dev->supported_features & llq_feature_mask)) {
2142 : 0 : PMD_DRV_LOG_LINE(INFO,
2143 : : "LLQ is not supported. Fallback to host mode policy.");
2144 : 0 : ena_dev->tx_mem_queue_type = ENA_ADMIN_PLACEMENT_POLICY_HOST;
2145 : 0 : return 0;
2146 : : }
2147 : :
2148 [ # # ]: 0 : if (adapter->dev_mem_base == NULL) {
2149 : 0 : PMD_DRV_LOG_LINE(ERR,
2150 : : "LLQ is advertised as supported, but device doesn't expose mem bar");
2151 : 0 : ena_dev->tx_mem_queue_type = ENA_ADMIN_PLACEMENT_POLICY_HOST;
2152 : 0 : return 0;
2153 : : }
2154 : :
2155 : 0 : rc = ena_com_config_dev_mode(ena_dev, llq, llq_default_configurations);
2156 [ # # ]: 0 : if (unlikely(rc)) {
2157 : 0 : PMD_INIT_LOG_LINE(WARNING,
2158 : : "Failed to config dev mode. Fallback to host mode policy.");
2159 : 0 : ena_dev->tx_mem_queue_type = ENA_ADMIN_PLACEMENT_POLICY_HOST;
2160 : 0 : return 0;
2161 : : }
2162 : :
2163 : : /* Nothing to config, exit */
2164 [ # # ]: 0 : if (ena_dev->tx_mem_queue_type == ENA_ADMIN_PLACEMENT_POLICY_HOST)
2165 : : return 0;
2166 : :
2167 : 0 : ena_dev->mem_bar = adapter->dev_mem_base;
2168 : :
2169 : 0 : return 0;
2170 : : }
2171 : :
2172 : 0 : static uint32_t ena_calc_max_io_queue_num(struct ena_com_dev *ena_dev,
2173 : : struct ena_com_dev_get_features_ctx *get_feat_ctx)
2174 : : {
2175 : : uint32_t io_tx_sq_num, io_tx_cq_num, io_rx_num, max_num_io_queues;
2176 : :
2177 : : /* Regular queues capabilities */
2178 [ # # ]: 0 : if (ena_dev->supported_features & BIT(ENA_ADMIN_MAX_QUEUES_EXT)) {
2179 : : struct ena_admin_queue_ext_feature_fields *max_queue_ext =
2180 : : &get_feat_ctx->max_queue_ext.max_queue_ext;
2181 : 0 : io_rx_num = RTE_MIN(max_queue_ext->max_rx_sq_num,
2182 : : max_queue_ext->max_rx_cq_num);
2183 : 0 : io_tx_sq_num = max_queue_ext->max_tx_sq_num;
2184 : 0 : io_tx_cq_num = max_queue_ext->max_tx_cq_num;
2185 : : } else {
2186 : : struct ena_admin_queue_feature_desc *max_queues =
2187 : : &get_feat_ctx->max_queues;
2188 : 0 : io_tx_sq_num = max_queues->max_sq_num;
2189 : 0 : io_tx_cq_num = max_queues->max_cq_num;
2190 : 0 : io_rx_num = RTE_MIN(io_tx_sq_num, io_tx_cq_num);
2191 : : }
2192 : :
2193 : : /* In case of LLQ use the llq number in the get feature cmd */
2194 [ # # ]: 0 : if (ena_dev->tx_mem_queue_type == ENA_ADMIN_PLACEMENT_POLICY_DEV)
2195 : 0 : io_tx_sq_num = get_feat_ctx->llq.max_llq_num;
2196 : :
2197 : 0 : max_num_io_queues = RTE_MIN(ENA_MAX_NUM_IO_QUEUES, io_rx_num);
2198 : 0 : max_num_io_queues = RTE_MIN(max_num_io_queues, io_tx_sq_num);
2199 : 0 : max_num_io_queues = RTE_MIN(max_num_io_queues, io_tx_cq_num);
2200 : :
2201 [ # # ]: 0 : if (unlikely(max_num_io_queues == 0)) {
2202 : 0 : PMD_DRV_LOG_LINE(ERR, "Number of IO queues cannot not be 0");
2203 : 0 : return -EFAULT;
2204 : : }
2205 : :
2206 : : return max_num_io_queues;
2207 : : }
2208 : :
2209 : : static void
2210 : 0 : ena_set_offloads(struct ena_offloads *offloads,
2211 : : struct ena_admin_feature_offload_desc *offload_desc)
2212 : : {
2213 [ # # ]: 0 : if (offload_desc->tx & ENA_ADMIN_FEATURE_OFFLOAD_DESC_TSO_IPV4_MASK)
2214 : 0 : offloads->tx_offloads |= ENA_IPV4_TSO;
2215 : :
2216 : : /* Tx IPv4 checksum offloads */
2217 [ # # ]: 0 : if (offload_desc->tx &
2218 : : ENA_ADMIN_FEATURE_OFFLOAD_DESC_TX_L3_CSUM_IPV4_MASK)
2219 : 0 : offloads->tx_offloads |= ENA_L3_IPV4_CSUM;
2220 [ # # ]: 0 : if (offload_desc->tx &
2221 : : ENA_ADMIN_FEATURE_OFFLOAD_DESC_TX_L4_IPV4_CSUM_FULL_MASK)
2222 : 0 : offloads->tx_offloads |= ENA_L4_IPV4_CSUM;
2223 [ # # ]: 0 : if (offload_desc->tx &
2224 : : ENA_ADMIN_FEATURE_OFFLOAD_DESC_TX_L4_IPV4_CSUM_PART_MASK)
2225 : 0 : offloads->tx_offloads |= ENA_L4_IPV4_CSUM_PARTIAL;
2226 : :
2227 : : /* Tx IPv6 checksum offloads */
2228 [ # # ]: 0 : if (offload_desc->tx &
2229 : : ENA_ADMIN_FEATURE_OFFLOAD_DESC_TX_L4_IPV6_CSUM_FULL_MASK)
2230 : 0 : offloads->tx_offloads |= ENA_L4_IPV6_CSUM;
2231 [ # # ]: 0 : if (offload_desc->tx &
2232 : : ENA_ADMIN_FEATURE_OFFLOAD_DESC_TX_L4_IPV6_CSUM_PART_MASK)
2233 : 0 : offloads->tx_offloads |= ENA_L4_IPV6_CSUM_PARTIAL;
2234 : :
2235 : : /* Rx IPv4 checksum offloads */
2236 [ # # ]: 0 : if (offload_desc->rx_supported &
2237 : : ENA_ADMIN_FEATURE_OFFLOAD_DESC_RX_L3_CSUM_IPV4_MASK)
2238 : 0 : offloads->rx_offloads |= ENA_L3_IPV4_CSUM;
2239 [ # # ]: 0 : if (offload_desc->rx_supported &
2240 : : ENA_ADMIN_FEATURE_OFFLOAD_DESC_RX_L4_IPV4_CSUM_MASK)
2241 : 0 : offloads->rx_offloads |= ENA_L4_IPV4_CSUM;
2242 : :
2243 : : /* Rx IPv6 checksum offloads */
2244 [ # # ]: 0 : if (offload_desc->rx_supported &
2245 : : ENA_ADMIN_FEATURE_OFFLOAD_DESC_RX_L4_IPV6_CSUM_MASK)
2246 : 0 : offloads->rx_offloads |= ENA_L4_IPV6_CSUM;
2247 : :
2248 [ # # ]: 0 : if (offload_desc->rx_supported &
2249 : : ENA_ADMIN_FEATURE_OFFLOAD_DESC_RX_HASH_MASK)
2250 : 0 : offloads->rx_offloads |= ENA_RX_RSS_HASH;
2251 : 0 : }
2252 : :
2253 : 0 : static int ena_init_once(void)
2254 : : {
2255 : : static bool init_done;
2256 : :
2257 [ # # ]: 0 : if (init_done)
2258 : : return 0;
2259 : :
2260 [ # # ]: 0 : if (rte_eal_process_type() == RTE_PROC_PRIMARY) {
2261 : : /* Init timer subsystem for the ENA timer service. */
2262 : 0 : rte_timer_subsystem_init();
2263 : : /* Register handler for requests from secondary processes. */
2264 : 0 : rte_mp_action_register(ENA_MP_NAME, ena_mp_primary_handle);
2265 : : }
2266 : :
2267 : 0 : init_done = true;
2268 : 0 : return 0;
2269 : : }
2270 : :
2271 : 0 : static int eth_ena_dev_init(struct rte_eth_dev *eth_dev)
2272 : : {
2273 : 0 : struct ena_calc_queue_size_ctx calc_queue_ctx = { 0 };
2274 : : struct rte_pci_device *pci_dev;
2275 : : struct rte_intr_handle *intr_handle;
2276 : 0 : struct ena_adapter *adapter = eth_dev->data->dev_private;
2277 : 0 : struct ena_com_dev *ena_dev = &adapter->ena_dev;
2278 : : struct ena_com_dev_get_features_ctx get_feat_ctx;
2279 : : struct ena_llq_configurations llq_config;
2280 : : const char *queue_type_str;
2281 : : uint32_t max_num_io_queues;
2282 : : int rc;
2283 : : static int adapters_found;
2284 : : bool disable_meta_caching;
2285 : : size_t indirect_table_size;
2286 : :
2287 : 0 : eth_dev->dev_ops = &ena_dev_ops;
2288 : 0 : eth_dev->rx_pkt_burst = ð_ena_recv_pkts;
2289 : 0 : eth_dev->tx_pkt_burst = ð_ena_xmit_pkts;
2290 : 0 : eth_dev->tx_pkt_prepare = ð_ena_prep_pkts;
2291 : :
2292 : 0 : rc = ena_init_once();
2293 [ # # ]: 0 : if (rc != 0)
2294 : : return rc;
2295 : :
2296 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY)
2297 : : return 0;
2298 : :
2299 : 0 : eth_dev->data->dev_flags |= RTE_ETH_DEV_AUTOFILL_QUEUE_XSTATS;
2300 : :
2301 : : memset(adapter, 0, sizeof(struct ena_adapter));
2302 : : ena_dev = &adapter->ena_dev;
2303 : :
2304 : 0 : adapter->edev_data = eth_dev->data;
2305 : :
2306 : 0 : pci_dev = RTE_ETH_DEV_TO_PCI(eth_dev);
2307 : :
2308 : 0 : PMD_INIT_LOG_LINE(INFO, "Initializing " PCI_PRI_FMT,
2309 : : pci_dev->addr.domain,
2310 : : pci_dev->addr.bus,
2311 : : pci_dev->addr.devid,
2312 : : pci_dev->addr.function);
2313 : :
2314 : 0 : intr_handle = pci_dev->intr_handle;
2315 : :
2316 : 0 : adapter->regs = pci_dev->mem_resource[ENA_REGS_BAR].addr;
2317 : 0 : adapter->dev_mem_base = pci_dev->mem_resource[ENA_MEM_BAR].addr;
2318 : :
2319 [ # # ]: 0 : if (!adapter->regs) {
2320 : 0 : PMD_INIT_LOG_LINE(CRIT, "Failed to access registers BAR(%d)",
2321 : : ENA_REGS_BAR);
2322 : 0 : return -ENXIO;
2323 : : }
2324 : :
2325 : 0 : ena_dev->reg_bar = adapter->regs;
2326 : : /* Pass device data as a pointer which can be passed to the IO functions
2327 : : * by the ena_com (for example - the memory allocation).
2328 : : */
2329 : 0 : ena_dev->dmadev = eth_dev->data;
2330 : :
2331 : 0 : adapter->id_number = adapters_found;
2332 : :
2333 : 0 : snprintf(adapter->name, ENA_NAME_MAX_LEN, "ena_%d",
2334 : : adapter->id_number);
2335 : :
2336 : : /* Assign default devargs values */
2337 : 0 : adapter->missing_tx_completion_to = ENA_TX_TIMEOUT;
2338 : 0 : adapter->llq_header_policy = ENA_LLQ_POLICY_RECOMMENDED;
2339 : :
2340 : : /* Get user bypass */
2341 : 0 : rc = ena_parse_devargs(adapter, pci_dev->device.devargs);
2342 [ # # ]: 0 : if (rc != 0) {
2343 : 0 : PMD_INIT_LOG_LINE(CRIT, "Failed to parse devargs");
2344 : 0 : goto err;
2345 : : }
2346 : 0 : rc = ena_com_allocate_customer_metrics_buffer(ena_dev);
2347 [ # # ]: 0 : if (rc != 0) {
2348 : 0 : PMD_INIT_LOG_LINE(CRIT, "Failed to allocate customer metrics buffer");
2349 : 0 : goto err;
2350 : : }
2351 : :
2352 : : /* device specific initialization routine */
2353 : 0 : rc = ena_device_init(adapter, pci_dev, &get_feat_ctx);
2354 [ # # ]: 0 : if (rc) {
2355 : 0 : PMD_INIT_LOG_LINE(CRIT, "Failed to init ENA device");
2356 : 0 : goto err_metrics_delete;
2357 : : }
2358 : :
2359 : : /* Check if device supports LSC */
2360 [ # # ]: 0 : if (!(adapter->all_aenq_groups & BIT(ENA_ADMIN_LINK_CHANGE)))
2361 : 0 : adapter->edev_data->dev_flags &= ~RTE_ETH_DEV_INTR_LSC;
2362 : :
2363 : 0 : bool use_large_llq_hdr = ena_use_large_llq_hdr(adapter,
2364 : 0 : get_feat_ctx.llq.entry_size_recommended);
2365 [ # # ]: 0 : set_default_llq_configurations(&llq_config, &get_feat_ctx.llq, use_large_llq_hdr);
2366 : 0 : rc = ena_set_queues_placement_policy(adapter, ena_dev,
2367 : : &get_feat_ctx.llq, &llq_config);
2368 [ # # ]: 0 : if (unlikely(rc)) {
2369 : 0 : PMD_INIT_LOG_LINE(CRIT, "Failed to set placement policy");
2370 : 0 : return rc;
2371 : : }
2372 : :
2373 [ # # ]: 0 : if (ena_dev->tx_mem_queue_type == ENA_ADMIN_PLACEMENT_POLICY_HOST) {
2374 : : queue_type_str = "Regular";
2375 : : } else {
2376 : : queue_type_str = "Low latency";
2377 : 0 : PMD_DRV_LOG_LINE(INFO, "LLQ entry size %uB", llq_config.llq_ring_entry_size_value);
2378 : : }
2379 : 0 : PMD_DRV_LOG_LINE(INFO, "Placement policy: %s", queue_type_str);
2380 : :
2381 : 0 : calc_queue_ctx.ena_dev = ena_dev;
2382 : 0 : calc_queue_ctx.get_feat_ctx = &get_feat_ctx;
2383 : :
2384 : 0 : max_num_io_queues = ena_calc_max_io_queue_num(ena_dev, &get_feat_ctx);
2385 : 0 : rc = ena_calc_io_queue_size(&calc_queue_ctx, use_large_llq_hdr);
2386 [ # # ]: 0 : if (unlikely((rc != 0) || (max_num_io_queues == 0))) {
2387 : : rc = -EFAULT;
2388 : 0 : goto err_device_destroy;
2389 : : }
2390 : :
2391 : 0 : adapter->max_tx_ring_size = calc_queue_ctx.max_tx_queue_size;
2392 : 0 : adapter->max_rx_ring_size = calc_queue_ctx.max_rx_queue_size;
2393 : 0 : adapter->max_tx_sgl_size = calc_queue_ctx.max_tx_sgl_size;
2394 : 0 : adapter->max_rx_sgl_size = calc_queue_ctx.max_rx_sgl_size;
2395 : 0 : adapter->max_num_io_queues = max_num_io_queues;
2396 : :
2397 [ # # ]: 0 : if (ena_dev->tx_mem_queue_type == ENA_ADMIN_PLACEMENT_POLICY_DEV) {
2398 : 0 : disable_meta_caching =
2399 : 0 : !!(get_feat_ctx.llq.accel_mode.u.get.supported_flags &
2400 : : BIT(ENA_ADMIN_DISABLE_META_CACHING));
2401 : : } else {
2402 : : disable_meta_caching = false;
2403 : : }
2404 : :
2405 : : /* prepare ring structures */
2406 : 0 : ena_init_rings(adapter, disable_meta_caching);
2407 : :
2408 : 0 : ena_config_debug_area(adapter);
2409 : :
2410 : : /* Set max MTU for this device */
2411 : 0 : adapter->max_mtu = get_feat_ctx.dev_attr.max_mtu;
2412 : :
2413 : 0 : ena_set_offloads(&adapter->offloads, &get_feat_ctx.offload);
2414 : :
2415 : : /* Copy MAC address and point DPDK to it */
2416 : 0 : eth_dev->data->mac_addrs = (struct rte_ether_addr *)adapter->mac_addr;
2417 : : rte_ether_addr_copy((struct rte_ether_addr *)
2418 : : get_feat_ctx.dev_attr.mac_addr,
2419 : : (struct rte_ether_addr *)adapter->mac_addr);
2420 : :
2421 : 0 : rc = ena_com_rss_init(ena_dev);
2422 [ # # ]: 0 : if (unlikely(rc != 0)) {
2423 : 0 : PMD_DRV_LOG_LINE(ERR, "Failed to initialize RSS in ENA device");
2424 : 0 : goto err_delete_debug_area;
2425 : : }
2426 : :
2427 : 0 : indirect_table_size = ena_rss_get_indirection_table_size(adapter);
2428 [ # # ]: 0 : if (indirect_table_size) {
2429 : 0 : adapter->indirect_table = rte_zmalloc("adapter RSS indirection table",
2430 : : sizeof(u32) * indirect_table_size,
2431 : : RTE_CACHE_LINE_SIZE);
2432 [ # # ]: 0 : if (!adapter->indirect_table) {
2433 : 0 : PMD_DRV_LOG_LINE(ERR,
2434 : : "Failed to allocate memory for RSS indirection table");
2435 : : rc = -ENOMEM;
2436 : 0 : goto err_rss_destroy;
2437 : : }
2438 : : }
2439 : 0 : adapter->drv_stats = rte_zmalloc("adapter stats",
2440 : : sizeof(*adapter->drv_stats),
2441 : : RTE_CACHE_LINE_SIZE);
2442 [ # # ]: 0 : if (!adapter->drv_stats) {
2443 : 0 : PMD_DRV_LOG_LINE(ERR,
2444 : : "Failed to allocate memory for adapter statistics");
2445 : : rc = -ENOMEM;
2446 : 0 : goto err_indirect_table_destroy;
2447 : : }
2448 : :
2449 : : rte_spinlock_init(&adapter->admin_lock);
2450 : :
2451 [ # # ]: 0 : if (!adapter->control_path_poll_interval) {
2452 : : /* Control path interrupt mode */
2453 : 0 : rte_intr_callback_register(intr_handle, ena_control_path_handler, eth_dev);
2454 : 0 : rte_intr_enable(intr_handle);
2455 : 0 : ena_com_set_admin_polling_mode(ena_dev, false);
2456 : : } else {
2457 : : /* Control path polling mode */
2458 : 0 : rc = rte_eal_alarm_set(adapter->control_path_poll_interval,
2459 : : ena_control_path_poll_handler, eth_dev);
2460 [ # # ]: 0 : if (unlikely(rc != 0)) {
2461 : 0 : PMD_DRV_LOG_LINE(ERR, "Failed to set control path alarm");
2462 : 0 : goto err_control_path_destroy;
2463 : : }
2464 : : }
2465 : 0 : ena_com_admin_aenq_enable(ena_dev);
2466 : 0 : rte_timer_init(&adapter->timer_wd);
2467 : :
2468 : 0 : adapters_found++;
2469 : 0 : adapter->state = ENA_ADAPTER_STATE_INIT;
2470 : :
2471 : 0 : return 0;
2472 : : err_control_path_destroy:
2473 : 0 : rte_free(adapter->drv_stats);
2474 [ # # ]: 0 : err_indirect_table_destroy:
2475 : : ena_indirect_table_release(adapter);
2476 : 0 : err_rss_destroy:
2477 : 0 : ena_com_rss_destroy(ena_dev);
2478 : 0 : err_delete_debug_area:
2479 : 0 : ena_com_delete_debug_area(ena_dev);
2480 : :
2481 : 0 : err_device_destroy:
2482 : 0 : ena_com_delete_host_info(ena_dev);
2483 : 0 : ena_com_admin_destroy(ena_dev);
2484 : 0 : err_metrics_delete:
2485 : 0 : ena_com_delete_customer_metrics_buffer(ena_dev);
2486 : : err:
2487 : : return rc;
2488 : : }
2489 : :
2490 : 0 : static int eth_ena_dev_uninit(struct rte_eth_dev *eth_dev)
2491 : : {
2492 [ # # # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY)
2493 : : return 0;
2494 : :
2495 : 0 : ena_close(eth_dev);
2496 : :
2497 : 0 : return 0;
2498 : : }
2499 : :
2500 : 0 : static int ena_dev_configure(struct rte_eth_dev *dev)
2501 : : {
2502 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
2503 : : int rc;
2504 : :
2505 : 0 : adapter->state = ENA_ADAPTER_STATE_CONFIG;
2506 : :
2507 [ # # ]: 0 : if (dev->data->dev_conf.rxmode.mq_mode & RTE_ETH_MQ_RX_RSS_FLAG)
2508 : 0 : dev->data->dev_conf.rxmode.offloads |= RTE_ETH_RX_OFFLOAD_RSS_HASH;
2509 : 0 : dev->data->dev_conf.txmode.offloads |= RTE_ETH_TX_OFFLOAD_MULTI_SEGS;
2510 : :
2511 : : /* Scattered Rx cannot be turned off in the HW, so this capability must
2512 : : * be forced.
2513 : : */
2514 : 0 : dev->data->scattered_rx = 1;
2515 : :
2516 : 0 : adapter->last_tx_comp_qid = 0;
2517 : :
2518 : 0 : adapter->missing_tx_completion_budget =
2519 : 0 : RTE_MIN(ENA_MONITORED_TX_QUEUES, dev->data->nb_tx_queues);
2520 : :
2521 : : /* To avoid detection of the spurious Tx completion timeout due to
2522 : : * application not calling the Tx cleanup function, set timeout for the
2523 : : * Tx queue which should be half of the missing completion timeout for a
2524 : : * safety. If there will be a lot of missing Tx completions in the
2525 : : * queue, they will be detected sooner or later.
2526 : : */
2527 : 0 : adapter->tx_cleanup_stall_delay = adapter->missing_tx_completion_to / 2;
2528 : :
2529 : 0 : rc = ena_configure_aenq(adapter);
2530 : :
2531 : 0 : return rc;
2532 : : }
2533 : :
2534 : 0 : static void ena_init_rings(struct ena_adapter *adapter,
2535 : : bool disable_meta_caching)
2536 : : {
2537 : : size_t i;
2538 : :
2539 [ # # ]: 0 : for (i = 0; i < adapter->max_num_io_queues; i++) {
2540 : : struct ena_ring *ring = &adapter->tx_ring[i];
2541 : :
2542 : 0 : ring->configured = 0;
2543 : 0 : ring->type = ENA_RING_TYPE_TX;
2544 : 0 : ring->adapter = adapter;
2545 : 0 : ring->id = i;
2546 : 0 : ring->tx_mem_queue_type = adapter->ena_dev.tx_mem_queue_type;
2547 : 0 : ring->tx_max_header_size = adapter->ena_dev.tx_max_header_size;
2548 : 0 : ring->sgl_size = adapter->max_tx_sgl_size;
2549 : 0 : ring->disable_meta_caching = disable_meta_caching;
2550 : : }
2551 : :
2552 [ # # ]: 0 : for (i = 0; i < adapter->max_num_io_queues; i++) {
2553 : : struct ena_ring *ring = &adapter->rx_ring[i];
2554 : :
2555 : 0 : ring->configured = 0;
2556 : 0 : ring->type = ENA_RING_TYPE_RX;
2557 : 0 : ring->adapter = adapter;
2558 : 0 : ring->id = i;
2559 : 0 : ring->sgl_size = adapter->max_rx_sgl_size;
2560 : : }
2561 : 0 : }
2562 : :
2563 : : static uint64_t ena_get_rx_port_offloads(struct ena_adapter *adapter)
2564 : : {
2565 : : uint64_t port_offloads = 0;
2566 : :
2567 : 0 : if (adapter->offloads.rx_offloads & ENA_L3_IPV4_CSUM)
2568 : : port_offloads |= RTE_ETH_RX_OFFLOAD_IPV4_CKSUM;
2569 : :
2570 [ # # ]: 0 : if (adapter->offloads.rx_offloads &
2571 : : (ENA_L4_IPV4_CSUM | ENA_L4_IPV6_CSUM))
2572 : 0 : port_offloads |=
2573 : : RTE_ETH_RX_OFFLOAD_UDP_CKSUM | RTE_ETH_RX_OFFLOAD_TCP_CKSUM;
2574 : :
2575 [ # # ]: 0 : if (adapter->offloads.rx_offloads & ENA_RX_RSS_HASH)
2576 : 0 : port_offloads |= RTE_ETH_RX_OFFLOAD_RSS_HASH;
2577 : :
2578 : 0 : port_offloads |= RTE_ETH_RX_OFFLOAD_SCATTER;
2579 : :
2580 : : return port_offloads;
2581 : : }
2582 : :
2583 : : static uint64_t ena_get_tx_port_offloads(struct ena_adapter *adapter)
2584 : : {
2585 : : uint64_t port_offloads = 0;
2586 : :
2587 : 0 : if (adapter->offloads.tx_offloads & ENA_IPV4_TSO)
2588 : : port_offloads |= RTE_ETH_TX_OFFLOAD_TCP_TSO;
2589 : :
2590 [ # # ]: 0 : if (adapter->offloads.tx_offloads & ENA_L3_IPV4_CSUM)
2591 : 0 : port_offloads |= RTE_ETH_TX_OFFLOAD_IPV4_CKSUM;
2592 [ # # ]: 0 : if (adapter->offloads.tx_offloads &
2593 : : (ENA_L4_IPV4_CSUM_PARTIAL | ENA_L4_IPV4_CSUM |
2594 : : ENA_L4_IPV6_CSUM | ENA_L4_IPV6_CSUM_PARTIAL))
2595 : 0 : port_offloads |=
2596 : : RTE_ETH_TX_OFFLOAD_UDP_CKSUM | RTE_ETH_TX_OFFLOAD_TCP_CKSUM;
2597 : :
2598 : : port_offloads |= RTE_ETH_TX_OFFLOAD_MULTI_SEGS;
2599 : :
2600 : 0 : port_offloads |= RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE;
2601 : :
2602 : : return port_offloads;
2603 : : }
2604 : :
2605 : : static uint64_t ena_get_rx_queue_offloads(struct ena_adapter *adapter)
2606 : : {
2607 : : RTE_SET_USED(adapter);
2608 : :
2609 : : return 0;
2610 : : }
2611 : :
2612 : : static uint64_t ena_get_tx_queue_offloads(struct ena_adapter *adapter)
2613 : : {
2614 : : uint64_t queue_offloads = 0;
2615 : : RTE_SET_USED(adapter);
2616 : :
2617 : : queue_offloads |= RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE;
2618 : :
2619 : : return queue_offloads;
2620 : : }
2621 : :
2622 : 0 : static int ena_infos_get(struct rte_eth_dev *dev,
2623 : : struct rte_eth_dev_info *dev_info)
2624 : : {
2625 : : struct ena_adapter *adapter;
2626 : : struct ena_com_dev *ena_dev;
2627 : :
2628 [ # # ]: 0 : ena_assert_msg(dev->data != NULL, "Uninitialized device\n");
2629 [ # # ]: 0 : ena_assert_msg(dev->data->dev_private != NULL, "Uninitialized device\n");
2630 : : adapter = dev->data->dev_private;
2631 : :
2632 : : ena_dev = &adapter->ena_dev;
2633 : : ena_assert_msg(ena_dev != NULL, "Uninitialized device\n");
2634 : :
2635 [ # # ]: 0 : dev_info->speed_capa =
2636 : : RTE_ETH_LINK_SPEED_1G |
2637 : : RTE_ETH_LINK_SPEED_2_5G |
2638 : : RTE_ETH_LINK_SPEED_5G |
2639 : : RTE_ETH_LINK_SPEED_10G |
2640 : : RTE_ETH_LINK_SPEED_25G |
2641 : : RTE_ETH_LINK_SPEED_40G |
2642 : : RTE_ETH_LINK_SPEED_50G |
2643 : : RTE_ETH_LINK_SPEED_100G |
2644 : : RTE_ETH_LINK_SPEED_200G |
2645 : : RTE_ETH_LINK_SPEED_400G;
2646 : :
2647 : : /* Inform framework about available features */
2648 [ # # ]: 0 : dev_info->rx_offload_capa = ena_get_rx_port_offloads(adapter);
2649 : 0 : dev_info->tx_offload_capa = ena_get_tx_port_offloads(adapter);
2650 : 0 : dev_info->rx_queue_offload_capa = ena_get_rx_queue_offloads(adapter);
2651 : 0 : dev_info->tx_queue_offload_capa = ena_get_tx_queue_offloads(adapter);
2652 : :
2653 : 0 : dev_info->flow_type_rss_offloads = ENA_ALL_RSS_HF;
2654 : 0 : dev_info->hash_key_size = ENA_HASH_KEY_SIZE;
2655 : :
2656 : 0 : dev_info->min_rx_bufsize = ENA_MIN_FRAME_LEN;
2657 : 0 : dev_info->max_rx_pktlen = adapter->max_mtu + RTE_ETHER_HDR_LEN +
2658 : : RTE_ETHER_CRC_LEN;
2659 : 0 : dev_info->min_mtu = ENA_MIN_MTU;
2660 : 0 : dev_info->max_mtu = adapter->max_mtu;
2661 : 0 : dev_info->max_mac_addrs = 1;
2662 : :
2663 : 0 : dev_info->max_rx_queues = adapter->max_num_io_queues;
2664 : 0 : dev_info->max_tx_queues = adapter->max_num_io_queues;
2665 : 0 : dev_info->reta_size = adapter->indirect_table_size;
2666 : :
2667 : 0 : dev_info->rx_desc_lim.nb_max = adapter->max_rx_ring_size;
2668 : 0 : dev_info->rx_desc_lim.nb_min = ENA_MIN_RING_DESC;
2669 : 0 : dev_info->rx_desc_lim.nb_seg_max = RTE_MIN(ENA_PKT_MAX_BUFS,
2670 : : adapter->max_rx_sgl_size);
2671 : 0 : dev_info->rx_desc_lim.nb_mtu_seg_max = RTE_MIN(ENA_PKT_MAX_BUFS,
2672 : : adapter->max_rx_sgl_size);
2673 : :
2674 : 0 : dev_info->tx_desc_lim.nb_max = adapter->max_tx_ring_size;
2675 : 0 : dev_info->tx_desc_lim.nb_min = ENA_MIN_RING_DESC;
2676 : 0 : dev_info->tx_desc_lim.nb_seg_max = RTE_MIN(ENA_PKT_MAX_BUFS,
2677 : : adapter->max_tx_sgl_size);
2678 : 0 : dev_info->tx_desc_lim.nb_mtu_seg_max = RTE_MIN(ENA_PKT_MAX_BUFS,
2679 : : adapter->max_tx_sgl_size);
2680 : :
2681 : 0 : dev_info->default_rxportconf.ring_size = RTE_MIN(ENA_DEFAULT_RING_SIZE,
2682 : : dev_info->rx_desc_lim.nb_max);
2683 : 0 : dev_info->default_txportconf.ring_size = RTE_MIN(ENA_DEFAULT_RING_SIZE,
2684 : : dev_info->tx_desc_lim.nb_max);
2685 : :
2686 : 0 : dev_info->err_handle_mode = RTE_ETH_ERROR_HANDLE_MODE_PASSIVE;
2687 : :
2688 : 0 : return 0;
2689 : : }
2690 : :
2691 : : static inline void ena_init_rx_mbuf(struct rte_mbuf *mbuf, uint16_t len)
2692 : : {
2693 : 0 : mbuf->data_len = len;
2694 : 0 : mbuf->data_off = RTE_PKTMBUF_HEADROOM;
2695 : 0 : mbuf->refcnt = 1;
2696 : 0 : mbuf->next = NULL;
2697 : : }
2698 : :
2699 : 0 : static struct rte_mbuf *ena_rx_mbuf(struct ena_ring *rx_ring,
2700 : : struct ena_com_rx_buf_info *ena_bufs,
2701 : : uint32_t descs,
2702 : : uint16_t *next_to_clean,
2703 : : uint8_t offset)
2704 : : {
2705 : : struct rte_mbuf *mbuf;
2706 : : struct rte_mbuf *mbuf_head;
2707 : : struct ena_rx_buffer *rx_info;
2708 : : int rc;
2709 : : uint16_t ntc, len, req_id, buf = 0;
2710 : :
2711 [ # # ]: 0 : if (unlikely(descs == 0))
2712 : : return NULL;
2713 : :
2714 : 0 : ntc = *next_to_clean;
2715 : :
2716 : 0 : len = ena_bufs[buf].len;
2717 : 0 : req_id = ena_bufs[buf].req_id;
2718 : :
2719 : 0 : rx_info = &rx_ring->rx_buffer_info[req_id];
2720 : :
2721 : 0 : mbuf = rx_info->mbuf;
2722 : : RTE_ASSERT(mbuf != NULL);
2723 : :
2724 : : ena_init_rx_mbuf(mbuf, len);
2725 : :
2726 : : /* Fill the mbuf head with the data specific for 1st segment. */
2727 : : mbuf_head = mbuf;
2728 : 0 : mbuf_head->nb_segs = descs;
2729 : 0 : mbuf_head->port = rx_ring->port_id;
2730 : 0 : mbuf_head->pkt_len = len;
2731 : 0 : mbuf_head->data_off += offset;
2732 : :
2733 : 0 : rx_info->mbuf = NULL;
2734 : 0 : rx_ring->empty_rx_reqs[ntc] = req_id;
2735 : 0 : ntc = ENA_IDX_NEXT_MASKED(ntc, rx_ring->size_mask);
2736 : :
2737 [ # # ]: 0 : while (--descs) {
2738 : 0 : ++buf;
2739 : 0 : len = ena_bufs[buf].len;
2740 : 0 : req_id = ena_bufs[buf].req_id;
2741 : :
2742 : 0 : rx_info = &rx_ring->rx_buffer_info[req_id];
2743 : : RTE_ASSERT(rx_info->mbuf != NULL);
2744 : :
2745 [ # # ]: 0 : if (unlikely(len == 0)) {
2746 : : /*
2747 : : * Some devices can pass descriptor with the length 0.
2748 : : * To avoid confusion, the PMD is simply putting the
2749 : : * descriptor back, as it was never used. We'll avoid
2750 : : * mbuf allocation that way.
2751 : : */
2752 : 0 : rc = ena_add_single_rx_desc(rx_ring->ena_com_io_sq,
2753 : : rx_info->mbuf, req_id);
2754 [ # # ]: 0 : if (unlikely(rc != 0)) {
2755 : : /* Free the mbuf in case of an error. */
2756 [ # # ]: 0 : rte_mbuf_raw_free(rx_info->mbuf);
2757 : : } else {
2758 : : /*
2759 : : * If there was no error, just exit the loop as
2760 : : * 0 length descriptor is always the last one.
2761 : : */
2762 : : break;
2763 : : }
2764 : : } else {
2765 : : /* Create an mbuf chain. */
2766 : 0 : mbuf->next = rx_info->mbuf;
2767 : : mbuf = mbuf->next;
2768 : :
2769 : : ena_init_rx_mbuf(mbuf, len);
2770 : 0 : mbuf_head->pkt_len += len;
2771 : : }
2772 : :
2773 : : /*
2774 : : * Mark the descriptor as depleted and perform necessary
2775 : : * cleanup.
2776 : : * This code will execute in two cases:
2777 : : * 1. Descriptor len was greater than 0 - normal situation.
2778 : : * 2. Descriptor len was 0 and we failed to add the descriptor
2779 : : * to the device. In that situation, we should try to add
2780 : : * the mbuf again in the populate routine and mark the
2781 : : * descriptor as used up by the device.
2782 : : */
2783 : 0 : rx_info->mbuf = NULL;
2784 : 0 : rx_ring->empty_rx_reqs[ntc] = req_id;
2785 : 0 : ntc = ENA_IDX_NEXT_MASKED(ntc, rx_ring->size_mask);
2786 : : }
2787 : :
2788 : 0 : *next_to_clean = ntc;
2789 : :
2790 : 0 : return mbuf_head;
2791 : : }
2792 : :
2793 : 0 : static uint16_t eth_ena_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts,
2794 : : uint16_t nb_pkts)
2795 : : {
2796 : : struct ena_ring *rx_ring = (struct ena_ring *)(rx_queue);
2797 : : unsigned int free_queue_entries;
2798 : 0 : uint16_t next_to_clean = rx_ring->next_to_clean;
2799 : : enum ena_regs_reset_reason_types reset_reason;
2800 : : uint16_t descs_in_use;
2801 : : struct rte_mbuf *mbuf;
2802 : : uint16_t completed;
2803 : : struct ena_com_rx_ctx ena_rx_ctx;
2804 : : int i, rc = 0;
2805 : :
2806 : : #ifdef RTE_ETHDEV_DEBUG_RX
2807 : : /* Check adapter state */
2808 : : if (unlikely(rx_ring->adapter->state != ENA_ADAPTER_STATE_RUNNING)) {
2809 : : PMD_RX_LOG_LINE(ALERT,
2810 : : "Trying to receive pkts while device is NOT running");
2811 : : return 0;
2812 : : }
2813 : : #endif
2814 : :
2815 : 0 : descs_in_use = rx_ring->ring_size -
2816 : 0 : ena_com_free_q_entries(rx_ring->ena_com_io_sq) - 1;
2817 : 0 : nb_pkts = RTE_MIN(descs_in_use, nb_pkts);
2818 : :
2819 [ # # ]: 0 : for (completed = 0; completed < nb_pkts; completed++) {
2820 : 0 : ena_rx_ctx.max_bufs = rx_ring->sgl_size;
2821 : 0 : ena_rx_ctx.ena_bufs = rx_ring->ena_bufs;
2822 : 0 : ena_rx_ctx.descs = 0;
2823 : 0 : ena_rx_ctx.pkt_offset = 0;
2824 : : /* receive packet context */
2825 : 0 : rc = ena_com_rx_pkt(rx_ring->ena_com_io_cq,
2826 : : rx_ring->ena_com_io_sq,
2827 : : &ena_rx_ctx);
2828 [ # # ]: 0 : if (unlikely(rc)) {
2829 : : PMD_RX_LOG_LINE(ERR,
2830 : : "Failed to get the packet from the device, rc: %d",
2831 : : rc);
2832 [ # # # # ]: 0 : switch (rc) {
2833 : 0 : case ENA_COM_NO_SPACE:
2834 : 0 : ++rx_ring->rx_stats.bad_desc_num;
2835 : : reset_reason = ENA_REGS_RESET_TOO_MANY_RX_DESCS;
2836 : 0 : break;
2837 : 0 : case ENA_COM_FAULT:
2838 : 0 : ++rx_ring->rx_stats.bad_desc;
2839 : : reset_reason = ENA_REGS_RESET_RX_DESCRIPTOR_MALFORMED;
2840 : 0 : break;
2841 : 0 : case ENA_COM_EIO:
2842 : 0 : ++rx_ring->rx_stats.bad_req_id;
2843 : : reset_reason = ENA_REGS_RESET_INV_RX_REQ_ID;
2844 : 0 : break;
2845 : 0 : default:
2846 : 0 : ++rx_ring->rx_stats.unknown_error;
2847 : : reset_reason = ENA_REGS_RESET_DRIVER_INVALID_STATE;
2848 : 0 : break;
2849 : : }
2850 [ # # ]: 0 : ena_trigger_reset(rx_ring->adapter, reset_reason);
2851 : 0 : return 0;
2852 : : }
2853 : :
2854 : 0 : mbuf = ena_rx_mbuf(rx_ring,
2855 : : ena_rx_ctx.ena_bufs,
2856 : 0 : ena_rx_ctx.descs,
2857 : : &next_to_clean,
2858 : 0 : ena_rx_ctx.pkt_offset);
2859 [ # # ]: 0 : if (unlikely(mbuf == NULL)) {
2860 [ # # ]: 0 : for (i = 0; i < ena_rx_ctx.descs; ++i) {
2861 : 0 : rx_ring->empty_rx_reqs[next_to_clean] =
2862 : 0 : rx_ring->ena_bufs[i].req_id;
2863 : 0 : next_to_clean = ENA_IDX_NEXT_MASKED(
2864 : : next_to_clean, rx_ring->size_mask);
2865 : : }
2866 : : break;
2867 : : }
2868 : :
2869 : : /* fill mbuf attributes if any */
2870 : 0 : ena_rx_mbuf_prepare(rx_ring, mbuf, &ena_rx_ctx);
2871 : :
2872 [ # # ]: 0 : if (unlikely(mbuf->ol_flags &
2873 : : (RTE_MBUF_F_RX_IP_CKSUM_BAD | RTE_MBUF_F_RX_L4_CKSUM_BAD)))
2874 : 0 : rte_atomic64_inc(&rx_ring->adapter->drv_stats->ierrors);
2875 : :
2876 : 0 : rx_pkts[completed] = mbuf;
2877 : 0 : rx_ring->rx_stats.bytes += mbuf->pkt_len;
2878 : : }
2879 : :
2880 : 0 : rx_ring->rx_stats.cnt += completed;
2881 : 0 : rx_ring->next_to_clean = next_to_clean;
2882 : :
2883 [ # # ]: 0 : free_queue_entries = ena_com_free_q_entries(rx_ring->ena_com_io_sq);
2884 : :
2885 : : /* Burst refill to save doorbells, memory barriers, const interval */
2886 [ # # ]: 0 : if (free_queue_entries >= rx_ring->rx_free_thresh) {
2887 : 0 : ena_populate_rx_queue(rx_ring, free_queue_entries);
2888 : : }
2889 : :
2890 : : return completed;
2891 : : }
2892 : :
2893 : : static uint16_t
2894 : 0 : eth_ena_prep_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
2895 : : uint16_t nb_pkts)
2896 : : {
2897 : : int32_t ret;
2898 : : uint32_t i;
2899 : : struct rte_mbuf *m;
2900 : : struct ena_ring *tx_ring = (struct ena_ring *)(tx_queue);
2901 : 0 : struct ena_adapter *adapter = tx_ring->adapter;
2902 : : struct rte_ipv4_hdr *ip_hdr;
2903 : : uint64_t ol_flags;
2904 : : uint64_t l4_csum_flag;
2905 : : uint64_t dev_offload_capa;
2906 : : uint16_t frag_field;
2907 : : bool need_pseudo_csum;
2908 : :
2909 : 0 : dev_offload_capa = adapter->offloads.tx_offloads;
2910 [ # # ]: 0 : for (i = 0; i != nb_pkts; i++) {
2911 : 0 : m = tx_pkts[i];
2912 : 0 : ol_flags = m->ol_flags;
2913 : :
2914 : : /* Check if any offload flag was set */
2915 [ # # ]: 0 : if (ol_flags == 0)
2916 : 0 : continue;
2917 : :
2918 : 0 : l4_csum_flag = ol_flags & RTE_MBUF_F_TX_L4_MASK;
2919 : : /* SCTP checksum offload is not supported by the ENA. */
2920 [ # # # # ]: 0 : if ((ol_flags & ENA_TX_OFFLOAD_NOTSUP_MASK) ||
2921 : : l4_csum_flag == RTE_MBUF_F_TX_SCTP_CKSUM) {
2922 : : PMD_TX_LOG_LINE(DEBUG,
2923 : : "mbuf[%" PRIu32 "] has unsupported offloads flags set: 0x%" PRIu64,
2924 : : i, ol_flags);
2925 : 0 : rte_errno = ENOTSUP;
2926 : 0 : return i;
2927 : : }
2928 : :
2929 [ # # # # : 0 : if (unlikely(m->nb_segs >= tx_ring->sgl_size &&
# # # # ]
2930 : : !(tx_ring->tx_mem_queue_type == ENA_ADMIN_PLACEMENT_POLICY_DEV &&
2931 : : m->nb_segs == tx_ring->sgl_size &&
2932 : : m->data_len < tx_ring->tx_max_header_size))) {
2933 : : PMD_TX_LOG_LINE(DEBUG,
2934 : : "mbuf[%" PRIu32 "] has too many segments: %" PRIu16,
2935 : : i, m->nb_segs);
2936 : 0 : rte_errno = EINVAL;
2937 : 0 : return i;
2938 : : }
2939 : :
2940 : : #ifdef RTE_LIBRTE_ETHDEV_DEBUG
2941 : : /* Check if requested offload is also enabled for the queue */
2942 : : if ((ol_flags & RTE_MBUF_F_TX_IP_CKSUM &&
2943 : : !(tx_ring->offloads & RTE_ETH_TX_OFFLOAD_IPV4_CKSUM)) ||
2944 : : (l4_csum_flag == RTE_MBUF_F_TX_TCP_CKSUM &&
2945 : : !(tx_ring->offloads & RTE_ETH_TX_OFFLOAD_TCP_CKSUM)) ||
2946 : : (l4_csum_flag == RTE_MBUF_F_TX_UDP_CKSUM &&
2947 : : !(tx_ring->offloads & RTE_ETH_TX_OFFLOAD_UDP_CKSUM))) {
2948 : : PMD_TX_LOG_LINE(DEBUG,
2949 : : "mbuf[%" PRIu32 "]: requested offloads: %" PRIu16 " are not enabled for the queue[%u]",
2950 : : i, m->nb_segs, tx_ring->id);
2951 : : rte_errno = EINVAL;
2952 : : return i;
2953 : : }
2954 : :
2955 : : /* The caller is obligated to set l2 and l3 len if any cksum
2956 : : * offload is enabled.
2957 : : */
2958 : : if (unlikely(ol_flags & (RTE_MBUF_F_TX_IP_CKSUM | RTE_MBUF_F_TX_L4_MASK) &&
2959 : : (m->l2_len == 0 || m->l3_len == 0))) {
2960 : : PMD_TX_LOG_LINE(DEBUG,
2961 : : "mbuf[%" PRIu32 "]: l2_len or l3_len values are 0 while the offload was requested",
2962 : : i);
2963 : : rte_errno = EINVAL;
2964 : : return i;
2965 : : }
2966 : : ret = rte_validate_tx_offload(m);
2967 : : if (ret != 0) {
2968 : : rte_errno = -ret;
2969 : : return i;
2970 : : }
2971 : : #endif
2972 : :
2973 : : /* Verify HW support for requested offloads and determine if
2974 : : * pseudo header checksum is needed.
2975 : : */
2976 : : need_pseudo_csum = false;
2977 [ # # ]: 0 : if (ol_flags & RTE_MBUF_F_TX_IPV4) {
2978 [ # # # # ]: 0 : if (ol_flags & RTE_MBUF_F_TX_IP_CKSUM &&
2979 : : !(dev_offload_capa & ENA_L3_IPV4_CSUM)) {
2980 : 0 : rte_errno = ENOTSUP;
2981 : 0 : return i;
2982 : : }
2983 : :
2984 [ # # # # ]: 0 : if (ol_flags & RTE_MBUF_F_TX_TCP_SEG &&
2985 : : !(dev_offload_capa & ENA_IPV4_TSO)) {
2986 : 0 : rte_errno = ENOTSUP;
2987 : 0 : return i;
2988 : : }
2989 : :
2990 : : /* Check HW capabilities and if pseudo csum is needed
2991 : : * for L4 offloads.
2992 : : */
2993 [ # # # # ]: 0 : if (l4_csum_flag != RTE_MBUF_F_TX_L4_NO_CKSUM &&
2994 : : !(dev_offload_capa & ENA_L4_IPV4_CSUM)) {
2995 [ # # ]: 0 : if (dev_offload_capa &
2996 : : ENA_L4_IPV4_CSUM_PARTIAL) {
2997 : : need_pseudo_csum = true;
2998 : : } else {
2999 : 0 : rte_errno = ENOTSUP;
3000 : 0 : return i;
3001 : : }
3002 : : }
3003 : :
3004 : : /* Parse the DF flag */
3005 : 0 : ip_hdr = rte_pktmbuf_mtod_offset(m,
3006 : : struct rte_ipv4_hdr *, m->l2_len);
3007 [ # # ]: 0 : frag_field = rte_be_to_cpu_16(ip_hdr->fragment_offset);
3008 [ # # ]: 0 : if (frag_field & RTE_IPV4_HDR_DF_FLAG) {
3009 : 0 : m->packet_type |= RTE_PTYPE_L4_NONFRAG;
3010 [ # # ]: 0 : } else if (ol_flags & RTE_MBUF_F_TX_TCP_SEG) {
3011 : : /* In case we are supposed to TSO and have DF
3012 : : * not set (DF=0) hardware must be provided with
3013 : : * partial checksum.
3014 : : */
3015 : : need_pseudo_csum = true;
3016 : : }
3017 [ # # ]: 0 : } else if (ol_flags & RTE_MBUF_F_TX_IPV6) {
3018 : : /* There is no support for IPv6 TSO as for now. */
3019 [ # # ]: 0 : if (ol_flags & RTE_MBUF_F_TX_TCP_SEG) {
3020 : 0 : rte_errno = ENOTSUP;
3021 : 0 : return i;
3022 : : }
3023 : :
3024 : : /* Check HW capabilities and if pseudo csum is needed */
3025 [ # # # # ]: 0 : if (l4_csum_flag != RTE_MBUF_F_TX_L4_NO_CKSUM &&
3026 : : !(dev_offload_capa & ENA_L4_IPV6_CSUM)) {
3027 [ # # ]: 0 : if (dev_offload_capa &
3028 : : ENA_L4_IPV6_CSUM_PARTIAL) {
3029 : : need_pseudo_csum = true;
3030 : : } else {
3031 : 0 : rte_errno = ENOTSUP;
3032 : 0 : return i;
3033 : : }
3034 : : }
3035 : : }
3036 : :
3037 [ # # ]: 0 : if (need_pseudo_csum) {
3038 : 0 : ret = rte_net_intel_cksum_flags_prepare(m, ol_flags);
3039 [ # # ]: 0 : if (ret != 0) {
3040 : 0 : rte_errno = -ret;
3041 : 0 : return i;
3042 : : }
3043 : : }
3044 : : }
3045 : :
3046 : 0 : return i;
3047 : : }
3048 : :
3049 : 0 : static void ena_tx_map_mbuf(struct ena_ring *tx_ring,
3050 : : struct ena_tx_buffer *tx_info,
3051 : : struct rte_mbuf *mbuf,
3052 : : void **push_header,
3053 : : uint16_t *header_len)
3054 : : {
3055 : : struct ena_com_buf *ena_buf;
3056 : : uint16_t delta, seg_len, push_len;
3057 : :
3058 : : delta = 0;
3059 : 0 : seg_len = mbuf->data_len;
3060 : :
3061 : 0 : tx_info->mbuf = mbuf;
3062 : 0 : ena_buf = tx_info->bufs;
3063 : :
3064 [ # # ]: 0 : if (tx_ring->tx_mem_queue_type == ENA_ADMIN_PLACEMENT_POLICY_DEV) {
3065 : : /*
3066 : : * Tx header might be (and will be in most cases) smaller than
3067 : : * tx_max_header_size. But it's not an issue to send more data
3068 : : * to the device, than actually needed if the mbuf size is
3069 : : * greater than tx_max_header_size.
3070 : : */
3071 : 0 : push_len = RTE_MIN(mbuf->pkt_len, tx_ring->tx_max_header_size);
3072 : 0 : *header_len = push_len;
3073 : :
3074 [ # # ]: 0 : if (likely(push_len <= seg_len)) {
3075 : : /* If the push header is in the single segment, then
3076 : : * just point it to the 1st mbuf data.
3077 : : */
3078 : 0 : *push_header = rte_pktmbuf_mtod(mbuf, uint8_t *);
3079 : : } else {
3080 : : /* If the push header lays in the several segments, copy
3081 : : * it to the intermediate buffer.
3082 : : */
3083 : 0 : rte_pktmbuf_read(mbuf, 0, push_len,
3084 : 0 : tx_ring->push_buf_intermediate_buf);
3085 : 0 : *push_header = tx_ring->push_buf_intermediate_buf;
3086 : 0 : delta = push_len - seg_len;
3087 : : }
3088 : : } else {
3089 : 0 : *push_header = NULL;
3090 : 0 : *header_len = 0;
3091 : : push_len = 0;
3092 : : }
3093 : :
3094 : : /* Process first segment taking into consideration pushed header */
3095 [ # # ]: 0 : if (seg_len > push_len) {
3096 : 0 : ena_buf->paddr = mbuf->buf_iova +
3097 : 0 : mbuf->data_off +
3098 : : push_len;
3099 : 0 : ena_buf->len = seg_len - push_len;
3100 : 0 : ena_buf++;
3101 : 0 : tx_info->num_of_bufs++;
3102 : : }
3103 : :
3104 [ # # ]: 0 : while ((mbuf = mbuf->next) != NULL) {
3105 : 0 : seg_len = mbuf->data_len;
3106 : :
3107 : : /* Skip mbufs if whole data is pushed as a header */
3108 [ # # ]: 0 : if (unlikely(delta > seg_len)) {
3109 : 0 : delta -= seg_len;
3110 : 0 : continue;
3111 : : }
3112 : :
3113 : 0 : ena_buf->paddr = mbuf->buf_iova + mbuf->data_off + delta;
3114 : 0 : ena_buf->len = seg_len - delta;
3115 : 0 : ena_buf++;
3116 : 0 : tx_info->num_of_bufs++;
3117 : :
3118 : : delta = 0;
3119 : : }
3120 : 0 : }
3121 : :
3122 : 0 : static int ena_xmit_mbuf(struct ena_ring *tx_ring, struct rte_mbuf *mbuf)
3123 : : {
3124 : : struct ena_tx_buffer *tx_info;
3125 : 0 : struct ena_com_tx_ctx ena_tx_ctx = { { 0 } };
3126 : : uint16_t next_to_use;
3127 : : uint16_t header_len;
3128 : : uint16_t req_id;
3129 : : void *push_header;
3130 : : int nb_hw_desc;
3131 : : int rc;
3132 : :
3133 : : /* Checking for space for 2 additional metadata descriptors due to
3134 : : * possible header split and metadata descriptor
3135 : : */
3136 [ # # ]: 0 : if (!ena_com_sq_have_enough_space(tx_ring->ena_com_io_sq,
3137 [ # # ]: 0 : mbuf->nb_segs + 2)) {
3138 : : PMD_TX_LOG_LINE(DEBUG, "Not enough space in the tx queue");
3139 : : return ENA_COM_NO_MEM;
3140 : : }
3141 : :
3142 : 0 : next_to_use = tx_ring->next_to_use;
3143 : :
3144 : 0 : req_id = tx_ring->empty_tx_reqs[next_to_use];
3145 : 0 : tx_info = &tx_ring->tx_buffer_info[req_id];
3146 : 0 : tx_info->num_of_bufs = 0;
3147 : : RTE_ASSERT(tx_info->mbuf == NULL);
3148 : :
3149 : 0 : ena_tx_map_mbuf(tx_ring, tx_info, mbuf, &push_header, &header_len);
3150 : :
3151 : 0 : ena_tx_ctx.ena_bufs = tx_info->bufs;
3152 : 0 : ena_tx_ctx.push_header = push_header;
3153 : 0 : ena_tx_ctx.num_bufs = tx_info->num_of_bufs;
3154 : 0 : ena_tx_ctx.req_id = req_id;
3155 : 0 : ena_tx_ctx.header_len = header_len;
3156 : :
3157 : : /* Set Tx offloads flags, if applicable */
3158 : 0 : ena_tx_mbuf_prepare(mbuf, &ena_tx_ctx, tx_ring->offloads,
3159 : 0 : tx_ring->disable_meta_caching);
3160 : :
3161 [ # # ]: 0 : if (unlikely(ena_com_is_doorbell_needed(tx_ring->ena_com_io_sq,
3162 : : &ena_tx_ctx))) {
3163 : : PMD_TX_LOG_LINE(DEBUG,
3164 : : "LLQ Tx max burst size of queue %d achieved, writing doorbell to send burst",
3165 : : tx_ring->id);
3166 : : ena_com_write_sq_doorbell(tx_ring->ena_com_io_sq);
3167 : 0 : tx_ring->tx_stats.doorbells++;
3168 : 0 : tx_ring->pkts_without_db = false;
3169 : : }
3170 : :
3171 : : /* prepare the packet's descriptors to dma engine */
3172 : 0 : rc = ena_com_prepare_tx(tx_ring->ena_com_io_sq, &ena_tx_ctx,
3173 : : &nb_hw_desc);
3174 [ # # ]: 0 : if (unlikely(rc)) {
3175 : 0 : PMD_DRV_LOG_LINE(ERR, "Failed to prepare Tx buffers, rc: %d", rc);
3176 : 0 : ++tx_ring->tx_stats.prepare_ctx_err;
3177 [ # # ]: 0 : ena_trigger_reset(tx_ring->adapter,
3178 : : ENA_REGS_RESET_DRIVER_INVALID_STATE);
3179 : 0 : return rc;
3180 : : }
3181 : :
3182 : 0 : tx_info->tx_descs = nb_hw_desc;
3183 : 0 : tx_info->timestamp = rte_get_timer_cycles();
3184 : :
3185 : 0 : tx_ring->tx_stats.cnt++;
3186 : 0 : tx_ring->tx_stats.bytes += mbuf->pkt_len;
3187 : :
3188 : 0 : tx_ring->next_to_use = ENA_IDX_NEXT_MASKED(next_to_use,
3189 : : tx_ring->size_mask);
3190 : :
3191 : 0 : return 0;
3192 : : }
3193 : :
3194 : 0 : static int ena_tx_cleanup(void *txp, uint32_t free_pkt_cnt)
3195 : : {
3196 : : struct rte_mbuf *pkts_to_clean[ENA_CLEANUP_BUF_THRESH];
3197 : : struct ena_ring *tx_ring = (struct ena_ring *)txp;
3198 : : size_t mbuf_cnt = 0;
3199 : : size_t pkt_cnt = 0;
3200 : : unsigned int total_tx_descs = 0;
3201 : : unsigned int total_tx_pkts = 0;
3202 : : uint16_t cleanup_budget;
3203 : 0 : uint16_t next_to_clean = tx_ring->next_to_clean;
3204 : 0 : bool fast_free = tx_ring->offloads & RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE;
3205 : :
3206 : : /*
3207 : : * If free_pkt_cnt is equal to 0, it means that the user requested
3208 : : * full cleanup, so attempt to release all Tx descriptors
3209 : : * (ring_size - 1 -> size_mask)
3210 : : */
3211 [ # # ]: 0 : cleanup_budget = (free_pkt_cnt == 0) ? tx_ring->size_mask : free_pkt_cnt;
3212 : :
3213 [ # # ]: 0 : while (likely(total_tx_pkts < cleanup_budget)) {
3214 : : struct rte_mbuf *mbuf;
3215 : : struct ena_tx_buffer *tx_info;
3216 : : uint16_t req_id;
3217 : :
3218 [ # # ]: 0 : if (ena_com_tx_comp_req_id_get(tx_ring->ena_com_io_cq, &req_id) != 0)
3219 : : break;
3220 : :
3221 [ # # # # ]: 0 : if (unlikely(validate_tx_req_id(tx_ring, req_id) != 0))
3222 : : break;
3223 : :
3224 : : /* Get Tx info & store how many descs were processed */
3225 : 0 : tx_info = &tx_ring->tx_buffer_info[req_id];
3226 : 0 : tx_info->timestamp = 0;
3227 : :
3228 : 0 : mbuf = tx_info->mbuf;
3229 [ # # ]: 0 : if (fast_free) {
3230 : 0 : pkts_to_clean[pkt_cnt++] = mbuf;
3231 : 0 : mbuf_cnt += mbuf->nb_segs;
3232 [ # # ]: 0 : if (mbuf_cnt >= ENA_CLEANUP_BUF_THRESH) {
3233 : 0 : rte_pktmbuf_free_bulk(pkts_to_clean, pkt_cnt);
3234 : : mbuf_cnt = 0;
3235 : : pkt_cnt = 0;
3236 : : }
3237 : : } else {
3238 : 0 : rte_pktmbuf_free(mbuf);
3239 : : }
3240 : :
3241 : 0 : tx_info->mbuf = NULL;
3242 : 0 : tx_ring->empty_tx_reqs[next_to_clean] = req_id;
3243 : :
3244 : 0 : total_tx_descs += tx_info->tx_descs;
3245 : 0 : total_tx_pkts++;
3246 : :
3247 : : /* Put back descriptor to the ring for reuse */
3248 : 0 : next_to_clean = ENA_IDX_NEXT_MASKED(next_to_clean,
3249 : : tx_ring->size_mask);
3250 : : }
3251 : :
3252 [ # # ]: 0 : if (likely(total_tx_descs > 0)) {
3253 : : /* acknowledge completion of sent packets */
3254 : 0 : tx_ring->next_to_clean = next_to_clean;
3255 : 0 : ena_com_comp_ack(tx_ring->ena_com_io_sq, total_tx_descs);
3256 : : }
3257 : :
3258 [ # # ]: 0 : if (mbuf_cnt != 0)
3259 : 0 : rte_pktmbuf_free_bulk(pkts_to_clean, pkt_cnt);
3260 : :
3261 : : /* Notify completion handler that full cleanup was performed */
3262 [ # # # # ]: 0 : if (free_pkt_cnt == 0 || total_tx_pkts < cleanup_budget)
3263 : 0 : tx_ring->last_cleanup_ticks = rte_get_timer_cycles();
3264 : :
3265 : 0 : return total_tx_pkts;
3266 : : }
3267 : :
3268 : 0 : static uint16_t eth_ena_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
3269 : : uint16_t nb_pkts)
3270 : : {
3271 : : struct ena_ring *tx_ring = (struct ena_ring *)(tx_queue);
3272 : : int available_desc;
3273 : : uint16_t sent_idx = 0;
3274 : :
3275 : : #ifdef RTE_ETHDEV_DEBUG_TX
3276 : : /* Check adapter state */
3277 : : if (unlikely(tx_ring->adapter->state != ENA_ADAPTER_STATE_RUNNING)) {
3278 : : PMD_TX_LOG_LINE(ALERT,
3279 : : "Trying to xmit pkts while device is NOT running");
3280 : : return 0;
3281 : : }
3282 : : #endif
3283 : :
3284 [ # # ]: 0 : available_desc = ena_com_free_q_entries(tx_ring->ena_com_io_sq);
3285 [ # # ]: 0 : if (available_desc < tx_ring->tx_free_thresh)
3286 : 0 : ena_tx_cleanup((void *)tx_ring, 0);
3287 : :
3288 [ # # ]: 0 : for (sent_idx = 0; sent_idx < nb_pkts; sent_idx++) {
3289 [ # # ]: 0 : if (ena_xmit_mbuf(tx_ring, tx_pkts[sent_idx]))
3290 : : break;
3291 : 0 : tx_ring->pkts_without_db = true;
3292 : 0 : rte_prefetch0(tx_pkts[ENA_IDX_ADD_MASKED(sent_idx, 4,
3293 : : tx_ring->size_mask)]);
3294 : : }
3295 : :
3296 : : /* If there are ready packets to be xmitted... */
3297 [ # # ]: 0 : if (likely(tx_ring->pkts_without_db)) {
3298 : : /* ...let HW do its best :-) */
3299 : 0 : ena_com_write_sq_doorbell(tx_ring->ena_com_io_sq);
3300 : 0 : tx_ring->tx_stats.doorbells++;
3301 : 0 : tx_ring->pkts_without_db = false;
3302 : : }
3303 : :
3304 : 0 : tx_ring->tx_stats.available_desc =
3305 : 0 : ena_com_free_q_entries(tx_ring->ena_com_io_sq);
3306 : 0 : tx_ring->tx_stats.tx_poll++;
3307 : :
3308 : 0 : return sent_idx;
3309 : : }
3310 : :
3311 [ # # ]: 0 : static void ena_copy_customer_metrics(struct ena_adapter *adapter, uint64_t *buf,
3312 : : size_t num_metrics)
3313 : : {
3314 : : struct ena_com_dev *ena_dev = &adapter->ena_dev;
3315 : : int rc;
3316 : :
3317 [ # # ]: 0 : if (ena_com_get_cap(ena_dev, ENA_ADMIN_CUSTOMER_METRICS)) {
3318 [ # # ]: 0 : if (num_metrics != ENA_STATS_ARRAY_METRICS) {
3319 : 0 : PMD_DRV_LOG_LINE(ERR, "Detected discrepancy in the number of customer metrics");
3320 : 0 : return;
3321 : : }
3322 : 0 : rte_spinlock_lock(&adapter->admin_lock);
3323 [ # # # # : 0 : rc = ENA_PROXY(adapter,
# # # # ]
3324 : : ena_com_get_customer_metrics,
3325 : : &adapter->ena_dev,
3326 : : (char *)buf,
3327 : : num_metrics * sizeof(uint64_t));
3328 : : rte_spinlock_unlock(&adapter->admin_lock);
3329 [ # # ]: 0 : if (rc != 0) {
3330 : 0 : PMD_DRV_LOG_LINE(WARNING, "Failed to get customer metrics, rc: %d", rc);
3331 : 0 : return;
3332 : : }
3333 : :
3334 [ # # ]: 0 : } else if (ena_com_get_cap(ena_dev, ENA_ADMIN_ENI_STATS)) {
3335 [ # # ]: 0 : if (num_metrics != ENA_STATS_ARRAY_METRICS_LEGACY) {
3336 : 0 : PMD_DRV_LOG_LINE(ERR, "Detected discrepancy in the number of legacy metrics");
3337 : 0 : return;
3338 : : }
3339 : :
3340 : 0 : rte_spinlock_lock(&adapter->admin_lock);
3341 [ # # # # : 0 : rc = ENA_PROXY(adapter,
# # # # ]
3342 : : ena_com_get_eni_stats,
3343 : : &adapter->ena_dev,
3344 : : (struct ena_admin_eni_stats *)buf);
3345 : : rte_spinlock_unlock(&adapter->admin_lock);
3346 [ # # ]: 0 : if (rc != 0) {
3347 : 0 : PMD_DRV_LOG_LINE(WARNING,
3348 : : "Failed to get ENI metrics, rc: %d", rc);
3349 : 0 : return;
3350 : : }
3351 : : }
3352 : : }
3353 : :
3354 [ # # ]: 0 : static void ena_copy_ena_srd_info(struct ena_adapter *adapter,
3355 : : struct ena_stats_srd *srd_info)
3356 : : {
3357 : : int rc;
3358 : :
3359 [ # # ]: 0 : if (!ena_com_get_cap(&adapter->ena_dev, ENA_ADMIN_ENA_SRD_INFO))
3360 : : return;
3361 : :
3362 : 0 : rte_spinlock_lock(&adapter->admin_lock);
3363 [ # # # # : 0 : rc = ENA_PROXY(adapter,
# # # # ]
3364 : : ena_com_get_ena_srd_info,
3365 : : &adapter->ena_dev,
3366 : : (struct ena_admin_ena_srd_info *)srd_info);
3367 : : rte_spinlock_unlock(&adapter->admin_lock);
3368 [ # # ]: 0 : if (rc != ENA_COM_OK && rc != ENA_COM_UNSUPPORTED) {
3369 : 0 : PMD_DRV_LOG_LINE(WARNING,
3370 : : "Failed to get ENA express srd info, rc: %d", rc);
3371 : 0 : return;
3372 : : }
3373 : : }
3374 : :
3375 : : /**
3376 : : * DPDK callback to retrieve names of extended device statistics
3377 : : *
3378 : : * @param dev
3379 : : * Pointer to Ethernet device structure.
3380 : : * @param[out] xstats_names
3381 : : * Buffer to insert names into.
3382 : : * @param n
3383 : : * Number of names.
3384 : : *
3385 : : * @return
3386 : : * Number of xstats names.
3387 : : */
3388 : 0 : static int ena_xstats_get_names(struct rte_eth_dev *dev,
3389 : : struct rte_eth_xstat_name *xstats_names,
3390 : : unsigned int n)
3391 : : {
3392 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
3393 : : unsigned int xstats_count = ena_xstats_calc_num(dev->data);
3394 : : unsigned int stat, i, count = 0;
3395 : :
3396 [ # # ]: 0 : if (n < xstats_count || !xstats_names)
3397 : 0 : return xstats_count;
3398 : :
3399 [ # # ]: 0 : for (stat = 0; stat < ENA_STATS_ARRAY_GLOBAL; stat++, count++)
3400 : 0 : strcpy(xstats_names[count].name,
3401 : 0 : ena_stats_global_strings[stat].name);
3402 : :
3403 [ # # ]: 0 : for (stat = 0; stat < adapter->metrics_num; stat++, count++)
3404 : 0 : rte_strscpy(xstats_names[count].name,
3405 : 0 : ena_stats_metrics_strings[stat].name,
3406 : : RTE_ETH_XSTATS_NAME_SIZE);
3407 [ # # ]: 0 : for (stat = 0; stat < ENA_STATS_ARRAY_ENA_SRD; stat++, count++)
3408 : 0 : rte_strscpy(xstats_names[count].name,
3409 : 0 : ena_stats_srd_strings[stat].name,
3410 : : RTE_ETH_XSTATS_NAME_SIZE);
3411 : :
3412 [ # # ]: 0 : for (stat = 0; stat < ENA_STATS_ARRAY_RX; stat++)
3413 [ # # ]: 0 : for (i = 0; i < dev->data->nb_rx_queues; i++, count++)
3414 : 0 : snprintf(xstats_names[count].name,
3415 : : sizeof(xstats_names[count].name),
3416 : : "rx_q%d_%s", i,
3417 : 0 : ena_stats_rx_strings[stat].name);
3418 : :
3419 [ # # ]: 0 : for (stat = 0; stat < ENA_STATS_ARRAY_TX; stat++)
3420 [ # # ]: 0 : for (i = 0; i < dev->data->nb_tx_queues; i++, count++)
3421 : 0 : snprintf(xstats_names[count].name,
3422 : : sizeof(xstats_names[count].name),
3423 : : "tx_q%d_%s", i,
3424 : 0 : ena_stats_tx_strings[stat].name);
3425 : :
3426 : 0 : return xstats_count;
3427 : : }
3428 : :
3429 : : /**
3430 : : * DPDK callback to retrieve names of extended device statistics for the given
3431 : : * ids.
3432 : : *
3433 : : * @param dev
3434 : : * Pointer to Ethernet device structure.
3435 : : * @param[out] xstats_names
3436 : : * Buffer to insert names into.
3437 : : * @param ids
3438 : : * IDs array for which the names should be retrieved.
3439 : : * @param size
3440 : : * Number of ids.
3441 : : *
3442 : : * @return
3443 : : * Positive value: number of xstats names. Negative value: error code.
3444 : : */
3445 : 0 : static int ena_xstats_get_names_by_id(struct rte_eth_dev *dev,
3446 : : const uint64_t *ids,
3447 : : struct rte_eth_xstat_name *xstats_names,
3448 : : unsigned int size)
3449 : : {
3450 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
3451 : 0 : uint64_t xstats_count = ena_xstats_calc_num(dev->data);
3452 : : uint64_t id, qid;
3453 : : unsigned int i;
3454 : :
3455 [ # # ]: 0 : if (xstats_names == NULL)
3456 : 0 : return xstats_count;
3457 : :
3458 [ # # ]: 0 : for (i = 0; i < size; ++i) {
3459 : 0 : id = ids[i];
3460 [ # # ]: 0 : if (id > xstats_count) {
3461 : 0 : PMD_DRV_LOG_LINE(ERR,
3462 : : "ID value out of range: id=%" PRIu64 ", xstats_num=%" PRIu64,
3463 : : id, xstats_count);
3464 : 0 : return -EINVAL;
3465 : : }
3466 : :
3467 [ # # ]: 0 : if (id < ENA_STATS_ARRAY_GLOBAL) {
3468 : 0 : strcpy(xstats_names[i].name,
3469 : 0 : ena_stats_global_strings[id].name);
3470 : 0 : continue;
3471 : : }
3472 : :
3473 : 0 : id -= ENA_STATS_ARRAY_GLOBAL;
3474 [ # # ]: 0 : if (id < adapter->metrics_num) {
3475 : 0 : rte_strscpy(xstats_names[i].name,
3476 : 0 : ena_stats_metrics_strings[id].name,
3477 : : RTE_ETH_XSTATS_NAME_SIZE);
3478 : 0 : continue;
3479 : : }
3480 : :
3481 : 0 : id -= adapter->metrics_num;
3482 : :
3483 [ # # ]: 0 : if (id < ENA_STATS_ARRAY_ENA_SRD) {
3484 : 0 : rte_strscpy(xstats_names[i].name,
3485 : 0 : ena_stats_srd_strings[id].name,
3486 : : RTE_ETH_XSTATS_NAME_SIZE);
3487 : 0 : continue;
3488 : : }
3489 : 0 : id -= ENA_STATS_ARRAY_ENA_SRD;
3490 : :
3491 [ # # ]: 0 : if (id < ENA_STATS_ARRAY_RX) {
3492 : 0 : qid = id / dev->data->nb_rx_queues;
3493 : 0 : id %= dev->data->nb_rx_queues;
3494 : 0 : snprintf(xstats_names[i].name,
3495 : : sizeof(xstats_names[i].name),
3496 : : "rx_q%" PRIu64 "d_%s",
3497 : 0 : qid, ena_stats_rx_strings[id].name);
3498 : 0 : continue;
3499 : : }
3500 : :
3501 : 0 : id -= ENA_STATS_ARRAY_RX;
3502 : : /* Although this condition is not needed, it was added for
3503 : : * compatibility if new xstat structure would be ever added.
3504 : : */
3505 [ # # ]: 0 : if (id < ENA_STATS_ARRAY_TX) {
3506 : 0 : qid = id / dev->data->nb_tx_queues;
3507 : 0 : id %= dev->data->nb_tx_queues;
3508 : 0 : snprintf(xstats_names[i].name,
3509 : : sizeof(xstats_names[i].name),
3510 : : "tx_q%" PRIu64 "_%s",
3511 : 0 : qid, ena_stats_tx_strings[id].name);
3512 : 0 : continue;
3513 : : }
3514 : : }
3515 : :
3516 : 0 : return i;
3517 : : }
3518 : :
3519 : : /**
3520 : : * DPDK callback to get extended device statistics.
3521 : : *
3522 : : * @param dev
3523 : : * Pointer to Ethernet device structure.
3524 : : * @param[out] stats
3525 : : * Stats table output buffer.
3526 : : * @param n
3527 : : * The size of the stats table.
3528 : : *
3529 : : * @return
3530 : : * Number of xstats on success, negative on failure.
3531 : : */
3532 : 0 : static int ena_xstats_get(struct rte_eth_dev *dev,
3533 : : struct rte_eth_xstat *xstats,
3534 : : unsigned int n)
3535 : : {
3536 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
3537 : : unsigned int xstats_count = ena_xstats_calc_num(dev->data);
3538 : : unsigned int stat, i, count = 0;
3539 : : int stat_offset;
3540 : : void *stats_begin;
3541 : : uint64_t metrics_stats[ENA_MAX_CUSTOMER_METRICS];
3542 : 0 : struct ena_stats_srd srd_info = {0};
3543 : :
3544 [ # # ]: 0 : if (n < xstats_count)
3545 : 0 : return xstats_count;
3546 : :
3547 [ # # ]: 0 : if (!xstats)
3548 : : return 0;
3549 : :
3550 [ # # ]: 0 : for (stat = 0; stat < ENA_STATS_ARRAY_GLOBAL; stat++, count++) {
3551 : 0 : stat_offset = ena_stats_global_strings[stat].stat_offset;
3552 : 0 : stats_begin = &adapter->dev_stats;
3553 : :
3554 : 0 : xstats[count].id = count;
3555 : 0 : xstats[count].value = *((uint64_t *)
3556 : : ((char *)stats_begin + stat_offset));
3557 : : }
3558 : :
3559 : 0 : ena_copy_customer_metrics(adapter, metrics_stats, adapter->metrics_num);
3560 : : stats_begin = metrics_stats;
3561 [ # # ]: 0 : for (stat = 0; stat < adapter->metrics_num; stat++, count++) {
3562 : 0 : stat_offset = ena_stats_metrics_strings[stat].stat_offset;
3563 : :
3564 : 0 : xstats[count].id = count;
3565 : 0 : xstats[count].value = *((uint64_t *)
3566 : : ((char *)stats_begin + stat_offset));
3567 : : }
3568 : :
3569 : 0 : ena_copy_ena_srd_info(adapter, &srd_info);
3570 : : stats_begin = &srd_info;
3571 [ # # ]: 0 : for (stat = 0; stat < ENA_STATS_ARRAY_ENA_SRD; stat++, count++) {
3572 : 0 : stat_offset = ena_stats_srd_strings[stat].stat_offset;
3573 : 0 : xstats[count].id = count;
3574 : 0 : xstats[count].value = *((uint64_t *)
3575 : : ((char *)stats_begin + stat_offset));
3576 : : }
3577 : :
3578 [ # # ]: 0 : for (stat = 0; stat < ENA_STATS_ARRAY_RX; stat++) {
3579 [ # # ]: 0 : for (i = 0; i < dev->data->nb_rx_queues; i++, count++) {
3580 : 0 : stat_offset = ena_stats_rx_strings[stat].stat_offset;
3581 : 0 : stats_begin = &adapter->rx_ring[i].rx_stats;
3582 : :
3583 : 0 : xstats[count].id = count;
3584 : 0 : xstats[count].value = *((uint64_t *)
3585 : : ((char *)stats_begin + stat_offset));
3586 : : }
3587 : : }
3588 : :
3589 [ # # ]: 0 : for (stat = 0; stat < ENA_STATS_ARRAY_TX; stat++) {
3590 [ # # ]: 0 : for (i = 0; i < dev->data->nb_tx_queues; i++, count++) {
3591 : 0 : stat_offset = ena_stats_tx_strings[stat].stat_offset;
3592 : 0 : stats_begin = &adapter->tx_ring[i].rx_stats;
3593 : :
3594 : 0 : xstats[count].id = count;
3595 : 0 : xstats[count].value = *((uint64_t *)
3596 : : ((char *)stats_begin + stat_offset));
3597 : : }
3598 : : }
3599 : :
3600 : 0 : return count;
3601 : : }
3602 : :
3603 : 0 : static int ena_xstats_get_by_id(struct rte_eth_dev *dev,
3604 : : const uint64_t *ids,
3605 : : uint64_t *values,
3606 : : unsigned int n)
3607 : : {
3608 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
3609 : : uint64_t id;
3610 : : uint64_t rx_entries, tx_entries;
3611 : : unsigned int i;
3612 : : int qid;
3613 : : int valid = 0;
3614 : : bool were_metrics_copied = false;
3615 : : bool was_srd_info_copied = false;
3616 : : uint64_t metrics_stats[ENA_MAX_CUSTOMER_METRICS];
3617 : 0 : struct ena_stats_srd srd_info = {0};
3618 : :
3619 [ # # ]: 0 : for (i = 0; i < n; ++i) {
3620 : 0 : id = ids[i];
3621 : : /* Check if id belongs to global statistics */
3622 [ # # ]: 0 : if (id < ENA_STATS_ARRAY_GLOBAL) {
3623 : 0 : values[i] = *((uint64_t *)&adapter->dev_stats + id);
3624 : 0 : ++valid;
3625 : 0 : continue;
3626 : : }
3627 : :
3628 : : /* Check if id belongs to ENI statistics */
3629 : 0 : id -= ENA_STATS_ARRAY_GLOBAL;
3630 [ # # ]: 0 : if (id < adapter->metrics_num) {
3631 : : /* Avoid reading metrics multiple times in a single
3632 : : * function call, as it requires communication with the
3633 : : * admin queue.
3634 : : */
3635 [ # # ]: 0 : if (!were_metrics_copied) {
3636 : : were_metrics_copied = true;
3637 : 0 : ena_copy_customer_metrics(adapter,
3638 : : metrics_stats,
3639 : : adapter->metrics_num);
3640 : : }
3641 : :
3642 : 0 : values[i] = *((uint64_t *)&metrics_stats + id);
3643 : 0 : ++valid;
3644 : 0 : continue;
3645 : : }
3646 : :
3647 : : /* Check if id belongs to SRD info statistics */
3648 : 0 : id -= adapter->metrics_num;
3649 : :
3650 [ # # ]: 0 : if (id < ENA_STATS_ARRAY_ENA_SRD) {
3651 : : /*
3652 : : * Avoid reading srd info multiple times in a single
3653 : : * function call, as it requires communication with the
3654 : : * admin queue.
3655 : : */
3656 [ # # ]: 0 : if (!was_srd_info_copied) {
3657 : : was_srd_info_copied = true;
3658 : 0 : ena_copy_ena_srd_info(adapter, &srd_info);
3659 : : }
3660 : 0 : values[i] = *((uint64_t *)&adapter->srd_stats + id);
3661 : 0 : ++valid;
3662 : 0 : continue;
3663 : : }
3664 : :
3665 : : /* Check if id belongs to rx queue statistics */
3666 : 0 : id -= ENA_STATS_ARRAY_ENA_SRD;
3667 : :
3668 : 0 : rx_entries = ENA_STATS_ARRAY_RX * dev->data->nb_rx_queues;
3669 [ # # ]: 0 : if (id < rx_entries) {
3670 : 0 : qid = id % dev->data->nb_rx_queues;
3671 : 0 : id /= dev->data->nb_rx_queues;
3672 : 0 : values[i] = *((uint64_t *)
3673 : 0 : &adapter->rx_ring[qid].rx_stats + id);
3674 : 0 : ++valid;
3675 : 0 : continue;
3676 : : }
3677 : : /* Check if id belongs to rx queue statistics */
3678 : 0 : id -= rx_entries;
3679 : 0 : tx_entries = ENA_STATS_ARRAY_TX * dev->data->nb_tx_queues;
3680 [ # # ]: 0 : if (id < tx_entries) {
3681 : 0 : qid = id % dev->data->nb_tx_queues;
3682 : 0 : id /= dev->data->nb_tx_queues;
3683 : 0 : values[i] = *((uint64_t *)
3684 : 0 : &adapter->tx_ring[qid].tx_stats + id);
3685 : 0 : ++valid;
3686 : 0 : continue;
3687 : : }
3688 : : }
3689 : :
3690 : 0 : return valid;
3691 : : }
3692 : :
3693 : 0 : static int ena_process_uint_devarg(const char *key,
3694 : : const char *value,
3695 : : void *opaque)
3696 : : {
3697 : : struct ena_adapter *adapter = opaque;
3698 : : char *str_end;
3699 : : uint64_t uint64_value;
3700 : :
3701 : 0 : uint64_value = strtoull(value, &str_end, DECIMAL_BASE);
3702 [ # # ]: 0 : if (value == str_end) {
3703 : 0 : PMD_INIT_LOG_LINE(ERR,
3704 : : "Invalid value for key '%s'. Only uint values are accepted.",
3705 : : key);
3706 : 0 : return -EINVAL;
3707 : : }
3708 : :
3709 [ # # ]: 0 : if (strcmp(key, ENA_DEVARG_MISS_TXC_TO) == 0) {
3710 [ # # ]: 0 : if (uint64_value > ENA_MAX_TX_TIMEOUT_SECONDS) {
3711 : 0 : PMD_INIT_LOG_LINE(ERR,
3712 : : "Tx timeout too high: %" PRIu64 " sec. Maximum allowed: %d sec.",
3713 : : uint64_value, ENA_MAX_TX_TIMEOUT_SECONDS);
3714 : 0 : return -EINVAL;
3715 [ # # ]: 0 : } else if (uint64_value == 0) {
3716 : 0 : PMD_INIT_LOG_LINE(INFO,
3717 : : "Check for missing Tx completions has been disabled.");
3718 : 0 : adapter->missing_tx_completion_to =
3719 : : ENA_HW_HINTS_NO_TIMEOUT;
3720 : : } else {
3721 : 0 : PMD_INIT_LOG_LINE(INFO,
3722 : : "Tx packet completion timeout set to %" PRIu64 " seconds.",
3723 : : uint64_value);
3724 : 0 : adapter->missing_tx_completion_to =
3725 : 0 : uint64_value * rte_get_timer_hz();
3726 : : }
3727 [ # # ]: 0 : } else if (strcmp(key, ENA_DEVARG_CONTROL_PATH_POLL_INTERVAL) == 0) {
3728 [ # # ]: 0 : if (uint64_value > ENA_MAX_CONTROL_PATH_POLL_INTERVAL_MSEC) {
3729 : 0 : PMD_INIT_LOG_LINE(ERR,
3730 : : "Control path polling interval is too long: %" PRIu64 " msecs. "
3731 : : "Maximum allowed: %d msecs.",
3732 : : uint64_value, ENA_MAX_CONTROL_PATH_POLL_INTERVAL_MSEC);
3733 : 0 : return -EINVAL;
3734 [ # # ]: 0 : } else if (uint64_value == 0) {
3735 : 0 : PMD_INIT_LOG_LINE(INFO,
3736 : : "Control path polling interval is set to zero. Operating in "
3737 : : "interrupt mode.");
3738 : 0 : adapter->control_path_poll_interval = 0;
3739 : : } else {
3740 : 0 : PMD_INIT_LOG_LINE(INFO,
3741 : : "Control path polling interval is set to %" PRIu64 " msecs.",
3742 : : uint64_value);
3743 : 0 : adapter->control_path_poll_interval = uint64_value * USEC_PER_MSEC;
3744 : : }
3745 : : }
3746 : :
3747 : : return 0;
3748 : : }
3749 : :
3750 : 0 : static int ena_process_llq_policy_devarg(const char *key, const char *value, void *opaque)
3751 : : {
3752 : : struct ena_adapter *adapter = opaque;
3753 : : uint32_t policy;
3754 : :
3755 : 0 : policy = strtoul(value, NULL, DECIMAL_BASE);
3756 [ # # ]: 0 : if (policy < ENA_LLQ_POLICY_LAST) {
3757 : 0 : adapter->llq_header_policy = policy;
3758 : : } else {
3759 : 0 : PMD_INIT_LOG_LINE(ERR,
3760 : : "Invalid value: '%s' for key '%s'. valid [0-3]",
3761 : : value, key);
3762 : 0 : return -EINVAL;
3763 : : }
3764 : 0 : PMD_INIT_LOG_LINE(INFO,
3765 : : "LLQ policy is %u [0 - disabled, 1 - device recommended, 2 - normal, 3 - large]",
3766 : : adapter->llq_header_policy);
3767 : 0 : return 0;
3768 : : }
3769 : :
3770 : 0 : static int ena_parse_devargs(struct ena_adapter *adapter, struct rte_devargs *devargs)
3771 : : {
3772 : : static const char * const allowed_args[] = {
3773 : : ENA_DEVARG_LLQ_POLICY,
3774 : : ENA_DEVARG_MISS_TXC_TO,
3775 : : ENA_DEVARG_CONTROL_PATH_POLL_INTERVAL,
3776 : : NULL,
3777 : : };
3778 : : struct rte_kvargs *kvlist;
3779 : : int rc;
3780 : :
3781 [ # # ]: 0 : if (devargs == NULL)
3782 : : return 0;
3783 : :
3784 : 0 : kvlist = rte_kvargs_parse(devargs->args, allowed_args);
3785 [ # # ]: 0 : if (kvlist == NULL) {
3786 : 0 : PMD_INIT_LOG_LINE(ERR, "Invalid device arguments: %s",
3787 : : devargs->args);
3788 : 0 : return -EINVAL;
3789 : : }
3790 : 0 : rc = rte_kvargs_process(kvlist, ENA_DEVARG_LLQ_POLICY,
3791 : : ena_process_llq_policy_devarg, adapter);
3792 [ # # ]: 0 : if (rc != 0)
3793 : 0 : goto exit;
3794 : 0 : rc = rte_kvargs_process(kvlist, ENA_DEVARG_MISS_TXC_TO,
3795 : : ena_process_uint_devarg, adapter);
3796 [ # # ]: 0 : if (rc != 0)
3797 : 0 : goto exit;
3798 : 0 : rc = rte_kvargs_process(kvlist, ENA_DEVARG_CONTROL_PATH_POLL_INTERVAL,
3799 : : ena_process_uint_devarg, adapter);
3800 [ # # ]: 0 : if (rc != 0)
3801 : 0 : goto exit;
3802 : :
3803 : 0 : exit:
3804 : 0 : rte_kvargs_free(kvlist);
3805 : :
3806 : 0 : return rc;
3807 : : }
3808 : :
3809 : 0 : static int ena_setup_rx_intr(struct rte_eth_dev *dev)
3810 : : {
3811 : 0 : struct rte_pci_device *pci_dev = RTE_ETH_DEV_TO_PCI(dev);
3812 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
3813 : : int rc;
3814 : : uint16_t vectors_nb, i;
3815 : 0 : bool rx_intr_requested = dev->data->dev_conf.intr_conf.rxq;
3816 : :
3817 [ # # ]: 0 : if (!rx_intr_requested)
3818 : : return 0;
3819 : :
3820 [ # # ]: 0 : if (!rte_intr_cap_multiple(intr_handle)) {
3821 : 0 : PMD_DRV_LOG_LINE(ERR,
3822 : : "Rx interrupt requested, but it isn't supported by the PCI driver");
3823 : 0 : return -ENOTSUP;
3824 : : }
3825 : :
3826 : : /* Disable interrupt mapping before the configuration starts. */
3827 : 0 : rte_intr_disable(intr_handle);
3828 : :
3829 : : /* Verify if there are enough vectors available. */
3830 : 0 : vectors_nb = dev->data->nb_rx_queues;
3831 [ # # ]: 0 : if (vectors_nb > RTE_MAX_RXTX_INTR_VEC_ID) {
3832 : 0 : PMD_DRV_LOG_LINE(ERR,
3833 : : "Too many Rx interrupts requested, maximum number: %d",
3834 : : RTE_MAX_RXTX_INTR_VEC_ID);
3835 : : rc = -ENOTSUP;
3836 : 0 : goto enable_intr;
3837 : : }
3838 : :
3839 : : /* Allocate the vector list */
3840 [ # # ]: 0 : if (rte_intr_vec_list_alloc(intr_handle, "intr_vec",
3841 : : dev->data->nb_rx_queues)) {
3842 : 0 : PMD_DRV_LOG_LINE(ERR,
3843 : : "Failed to allocate interrupt vector for %d queues",
3844 : : dev->data->nb_rx_queues);
3845 : : rc = -ENOMEM;
3846 : 0 : goto enable_intr;
3847 : : }
3848 : :
3849 : 0 : rc = rte_intr_efd_enable(intr_handle, vectors_nb);
3850 [ # # ]: 0 : if (rc != 0)
3851 : 0 : goto free_intr_vec;
3852 : :
3853 [ # # ]: 0 : if (!rte_intr_allow_others(intr_handle)) {
3854 : 0 : PMD_DRV_LOG_LINE(ERR,
3855 : : "Not enough interrupts available to use both ENA Admin and Rx interrupts");
3856 : 0 : goto disable_intr_efd;
3857 : : }
3858 : :
3859 [ # # ]: 0 : for (i = 0; i < vectors_nb; ++i)
3860 [ # # ]: 0 : if (rte_intr_vec_list_index_set(intr_handle, i,
3861 : : RTE_INTR_VEC_RXTX_OFFSET + i))
3862 : 0 : goto disable_intr_efd;
3863 : :
3864 : 0 : rte_intr_enable(intr_handle);
3865 : 0 : return 0;
3866 : :
3867 : 0 : disable_intr_efd:
3868 : 0 : rte_intr_efd_disable(intr_handle);
3869 : 0 : free_intr_vec:
3870 : 0 : rte_intr_vec_list_free(intr_handle);
3871 : 0 : enable_intr:
3872 : 0 : rte_intr_enable(intr_handle);
3873 : 0 : return rc;
3874 : : }
3875 : :
3876 : : static void ena_rx_queue_intr_set(struct rte_eth_dev *dev,
3877 : : uint16_t queue_id,
3878 : : bool unmask)
3879 : : {
3880 : 0 : struct ena_adapter *adapter = dev->data->dev_private;
3881 : : struct ena_ring *rxq = &adapter->rx_ring[queue_id];
3882 : : struct ena_eth_io_intr_reg intr_reg;
3883 : :
3884 : : ena_com_update_intr_reg(&intr_reg, 0, 0, unmask, 1);
3885 : 0 : ena_com_unmask_intr(rxq->ena_com_io_cq, &intr_reg);
3886 : : }
3887 : :
3888 : 0 : static int ena_rx_queue_intr_enable(struct rte_eth_dev *dev,
3889 : : uint16_t queue_id)
3890 : : {
3891 : 0 : ena_rx_queue_intr_set(dev, queue_id, true);
3892 : :
3893 : 0 : return 0;
3894 : : }
3895 : :
3896 : 0 : static int ena_rx_queue_intr_disable(struct rte_eth_dev *dev,
3897 : : uint16_t queue_id)
3898 : : {
3899 : 0 : ena_rx_queue_intr_set(dev, queue_id, false);
3900 : :
3901 : 0 : return 0;
3902 : : }
3903 : :
3904 : 0 : static int ena_configure_aenq(struct ena_adapter *adapter)
3905 : : {
3906 : 0 : uint32_t aenq_groups = adapter->all_aenq_groups;
3907 : : int rc;
3908 : :
3909 : : /* All_aenq_groups holds all AENQ functions supported by the device and
3910 : : * the HW, so at first we need to be sure the LSC request is valid.
3911 : : */
3912 [ # # ]: 0 : if (adapter->edev_data->dev_conf.intr_conf.lsc != 0) {
3913 [ # # ]: 0 : if (!(aenq_groups & BIT(ENA_ADMIN_LINK_CHANGE))) {
3914 : 0 : PMD_DRV_LOG_LINE(ERR,
3915 : : "LSC requested, but it's not supported by the AENQ");
3916 : 0 : return -EINVAL;
3917 : : }
3918 : : } else {
3919 : : /* If LSC wasn't enabled by the app, let's enable all supported
3920 : : * AENQ procedures except the LSC.
3921 : : */
3922 : 0 : aenq_groups &= ~BIT(ENA_ADMIN_LINK_CHANGE);
3923 : : }
3924 : :
3925 : 0 : rc = ena_com_set_aenq_config(&adapter->ena_dev, aenq_groups);
3926 [ # # ]: 0 : if (rc != 0) {
3927 : 0 : PMD_DRV_LOG_LINE(ERR, "Cannot configure AENQ groups, rc=%d", rc);
3928 : 0 : return rc;
3929 : : }
3930 : :
3931 : 0 : adapter->active_aenq_groups = aenq_groups;
3932 : :
3933 : 0 : return 0;
3934 : : }
3935 : :
3936 : 0 : int ena_mp_indirect_table_set(struct ena_adapter *adapter)
3937 : : {
3938 [ # # # # : 0 : return ENA_PROXY(adapter, ena_com_indirect_table_set, &adapter->ena_dev);
# # # # ]
3939 : : }
3940 : :
3941 : 0 : int ena_mp_indirect_table_get(struct ena_adapter *adapter,
3942 : : uint32_t *indirect_table)
3943 : : {
3944 [ # # # # : 0 : return ENA_PROXY(adapter, ena_com_indirect_table_get, &adapter->ena_dev,
# # # # ]
3945 : : indirect_table);
3946 : : }
3947 : :
3948 : : /*********************************************************************
3949 : : * ena_plat_dpdk.h functions implementations
3950 : : *********************************************************************/
3951 : :
3952 : : const struct rte_memzone *
3953 : 0 : ena_mem_alloc_coherent(struct rte_eth_dev_data *data, size_t size,
3954 : : int socket_id, unsigned int alignment, void **virt_addr,
3955 : : dma_addr_t *phys_addr)
3956 : : {
3957 : : char z_name[RTE_MEMZONE_NAMESIZE];
3958 : 0 : struct ena_adapter *adapter = data->dev_private;
3959 : : const struct rte_memzone *memzone;
3960 : : int rc;
3961 : :
3962 : 0 : rc = snprintf(z_name, RTE_MEMZONE_NAMESIZE, "ena_p%d_mz%" PRIu64 "",
3963 [ # # ]: 0 : data->port_id, adapter->memzone_cnt);
3964 [ # # ]: 0 : if (rc >= RTE_MEMZONE_NAMESIZE) {
3965 : 0 : PMD_DRV_LOG_LINE(ERR,
3966 : : "Name for the ena_com memzone is too long. Port: %d, mz_num: %" PRIu64,
3967 : : data->port_id, adapter->memzone_cnt);
3968 : 0 : goto error;
3969 : : }
3970 : 0 : adapter->memzone_cnt++;
3971 : :
3972 : 0 : memzone = rte_memzone_reserve_aligned(z_name, size, socket_id,
3973 : : RTE_MEMZONE_IOVA_CONTIG, alignment);
3974 [ # # ]: 0 : if (memzone == NULL) {
3975 : 0 : PMD_DRV_LOG_LINE(ERR, "Failed to allocate ena_com memzone: %s",
3976 : : z_name);
3977 : 0 : goto error;
3978 : : }
3979 : :
3980 : 0 : memset(memzone->addr, 0, size);
3981 : 0 : *virt_addr = memzone->addr;
3982 : 0 : *phys_addr = memzone->iova;
3983 : :
3984 : 0 : return memzone;
3985 : :
3986 : 0 : error:
3987 : 0 : *virt_addr = NULL;
3988 : 0 : *phys_addr = 0;
3989 : :
3990 : 0 : return NULL;
3991 : : }
3992 : :
3993 : :
3994 : : /*********************************************************************
3995 : : * PMD configuration
3996 : : *********************************************************************/
3997 : 0 : static int eth_ena_pci_probe(struct rte_pci_driver *pci_drv __rte_unused,
3998 : : struct rte_pci_device *pci_dev)
3999 : : {
4000 : 0 : return rte_eth_dev_pci_generic_probe(pci_dev,
4001 : : sizeof(struct ena_adapter), eth_ena_dev_init);
4002 : : }
4003 : :
4004 : 0 : static int eth_ena_pci_remove(struct rte_pci_device *pci_dev)
4005 : : {
4006 : 0 : return rte_eth_dev_pci_generic_remove(pci_dev, eth_ena_dev_uninit);
4007 : : }
4008 : :
4009 : : static struct rte_pci_driver rte_ena_pmd = {
4010 : : .id_table = pci_id_ena_map,
4011 : : .drv_flags = RTE_PCI_DRV_NEED_MAPPING | RTE_PCI_DRV_INTR_LSC |
4012 : : RTE_PCI_DRV_WC_ACTIVATE,
4013 : : .probe = eth_ena_pci_probe,
4014 : : .remove = eth_ena_pci_remove,
4015 : : };
4016 : :
4017 : 252 : RTE_PMD_REGISTER_PCI(net_ena, rte_ena_pmd);
4018 : : RTE_PMD_REGISTER_PCI_TABLE(net_ena, pci_id_ena_map);
4019 : : RTE_PMD_REGISTER_KMOD_DEP(net_ena, "* igb_uio | uio_pci_generic | vfio-pci");
4020 : : RTE_PMD_REGISTER_PARAM_STRING(net_ena,
4021 : : ENA_DEVARG_LLQ_POLICY "=<0|1|2|3> "
4022 : : ENA_DEVARG_MISS_TXC_TO "=<uint>"
4023 : : ENA_DEVARG_CONTROL_PATH_POLL_INTERVAL "=<0-1000>");
4024 [ - + ]: 252 : RTE_LOG_REGISTER_SUFFIX(ena_logtype_init, init, NOTICE);
4025 [ - + ]: 252 : RTE_LOG_REGISTER_SUFFIX(ena_logtype_driver, driver, NOTICE);
4026 : : #ifdef RTE_ETHDEV_DEBUG_RX
4027 : : RTE_LOG_REGISTER_SUFFIX(ena_logtype_rx, rx, DEBUG);
4028 : : #endif
4029 : : #ifdef RTE_ETHDEV_DEBUG_TX
4030 : : RTE_LOG_REGISTER_SUFFIX(ena_logtype_tx, tx, DEBUG);
4031 : : #endif
4032 [ - + ]: 252 : RTE_LOG_REGISTER_SUFFIX(ena_logtype_com, com, WARNING);
4033 : :
4034 : : /******************************************************************************
4035 : : ******************************** AENQ Handlers *******************************
4036 : : *****************************************************************************/
4037 : 0 : static void ena_update_on_link_change(void *adapter_data,
4038 : : struct ena_admin_aenq_entry *aenq_e)
4039 : : {
4040 : : struct rte_eth_dev *eth_dev = adapter_data;
4041 : 0 : struct ena_adapter *adapter = eth_dev->data->dev_private;
4042 : : struct ena_admin_aenq_link_change_desc *aenq_link_desc;
4043 : : uint32_t status;
4044 : :
4045 : : aenq_link_desc = (struct ena_admin_aenq_link_change_desc *)aenq_e;
4046 : :
4047 : : status = get_ena_admin_aenq_link_change_desc_link_status(aenq_link_desc);
4048 : 0 : adapter->link_status = status;
4049 : :
4050 : : ena_link_update(eth_dev, 0);
4051 : 0 : rte_eth_dev_callback_process(eth_dev, RTE_ETH_EVENT_INTR_LSC, NULL);
4052 : 0 : }
4053 : :
4054 : 0 : static void ena_keep_alive(void *adapter_data,
4055 : : __rte_unused struct ena_admin_aenq_entry *aenq_e)
4056 : : {
4057 : : struct rte_eth_dev *eth_dev = adapter_data;
4058 : 0 : struct ena_adapter *adapter = eth_dev->data->dev_private;
4059 : : struct ena_admin_aenq_keep_alive_desc *desc;
4060 : : uint64_t rx_drops;
4061 : : uint64_t tx_drops;
4062 : : uint64_t rx_overruns;
4063 : :
4064 : 0 : adapter->timestamp_wd = rte_get_timer_cycles();
4065 : :
4066 : : desc = (struct ena_admin_aenq_keep_alive_desc *)aenq_e;
4067 : 0 : rx_drops = ((uint64_t)desc->rx_drops_high << 32) | desc->rx_drops_low;
4068 : 0 : tx_drops = ((uint64_t)desc->tx_drops_high << 32) | desc->tx_drops_low;
4069 : 0 : rx_overruns = ((uint64_t)desc->rx_overruns_high << 32) | desc->rx_overruns_low;
4070 : :
4071 : : /*
4072 : : * Depending on its acceleration support, the device updates a different statistic when
4073 : : * Rx packet is dropped because there are no available buffers to accommodate it.
4074 : : */
4075 : 0 : adapter->drv_stats->rx_drops = rx_drops + rx_overruns;
4076 : 0 : adapter->dev_stats.tx_drops = tx_drops;
4077 : 0 : }
4078 : :
4079 : 0 : static void ena_suboptimal_configuration(__rte_unused void *adapter_data,
4080 : : struct ena_admin_aenq_entry *aenq_e)
4081 : : {
4082 : : struct ena_admin_aenq_conf_notifications_desc *desc;
4083 : : int bit, num_bits;
4084 : :
4085 : : desc = (struct ena_admin_aenq_conf_notifications_desc *)aenq_e;
4086 : : num_bits = BITS_PER_TYPE(desc->notifications_bitmap);
4087 [ # # ]: 0 : for (bit = 0; bit < num_bits; bit++) {
4088 [ # # ]: 0 : if (desc->notifications_bitmap & RTE_BIT64(bit)) {
4089 : 0 : PMD_DRV_LOG_LINE(WARNING,
4090 : : "Sub-optimal configuration notification code: %d", bit + 1);
4091 : : }
4092 : : }
4093 : 0 : }
4094 : :
4095 : : /**
4096 : : * This handler will called for unknown event group or unimplemented handlers
4097 : : **/
4098 : 0 : static void unimplemented_aenq_handler(__rte_unused void *data,
4099 : : __rte_unused struct ena_admin_aenq_entry *aenq_e)
4100 : : {
4101 : 0 : PMD_DRV_LOG_LINE(ERR,
4102 : : "Unknown event was received or event with unimplemented handler");
4103 : 0 : }
4104 : :
4105 : : static struct ena_aenq_handlers aenq_handlers = {
4106 : : .handlers = {
4107 : : [ENA_ADMIN_LINK_CHANGE] = ena_update_on_link_change,
4108 : : [ENA_ADMIN_KEEP_ALIVE] = ena_keep_alive,
4109 : : [ENA_ADMIN_CONF_NOTIFICATIONS] = ena_suboptimal_configuration
4110 : : },
4111 : : .unimplemented_handler = unimplemented_aenq_handler
4112 : : };
4113 : :
4114 : : /*********************************************************************
4115 : : * Multi-Process communication request handling (in primary)
4116 : : *********************************************************************/
4117 : : static int
4118 : 0 : ena_mp_primary_handle(const struct rte_mp_msg *mp_msg, const void *peer)
4119 : : {
4120 : : const struct ena_mp_body *req =
4121 : : (const struct ena_mp_body *)mp_msg->param;
4122 : : struct ena_adapter *adapter;
4123 : : struct ena_com_dev *ena_dev;
4124 : : struct ena_mp_body *rsp;
4125 : : struct rte_mp_msg mp_rsp;
4126 : : struct rte_eth_dev *dev;
4127 : : int res = 0;
4128 : :
4129 : : rsp = (struct ena_mp_body *)&mp_rsp.param;
4130 : 0 : mp_msg_init(&mp_rsp, req->type, req->port_id);
4131 : :
4132 [ # # ]: 0 : if (!rte_eth_dev_is_valid_port(req->port_id)) {
4133 : 0 : rte_errno = ENODEV;
4134 : : res = -rte_errno;
4135 : 0 : PMD_DRV_LOG_LINE(ERR, "Unknown port %d in request %d",
4136 : : req->port_id, req->type);
4137 : 0 : goto end;
4138 : : }
4139 : 0 : dev = &rte_eth_devices[req->port_id];
4140 : 0 : adapter = dev->data->dev_private;
4141 : 0 : ena_dev = &adapter->ena_dev;
4142 : :
4143 [ # # # # : 0 : switch (req->type) {
# # # # ]
4144 : 0 : case ENA_MP_DEV_STATS_GET:
4145 : 0 : res = ena_com_get_dev_basic_stats(ena_dev,
4146 : : &adapter->basic_stats);
4147 : 0 : break;
4148 : 0 : case ENA_MP_ENI_STATS_GET:
4149 : 0 : res = ena_com_get_eni_stats(ena_dev,
4150 : 0 : (struct ena_admin_eni_stats *)&adapter->metrics_stats);
4151 : 0 : break;
4152 : 0 : case ENA_MP_MTU_SET:
4153 : 0 : res = ena_com_set_dev_mtu(ena_dev, req->args.mtu);
4154 : 0 : break;
4155 : 0 : case ENA_MP_IND_TBL_GET:
4156 : 0 : res = ena_com_indirect_table_get(ena_dev,
4157 : : adapter->indirect_table);
4158 : 0 : break;
4159 : 0 : case ENA_MP_IND_TBL_SET:
4160 : 0 : res = ena_com_indirect_table_set(ena_dev);
4161 : 0 : break;
4162 : 0 : case ENA_MP_CUSTOMER_METRICS_GET:
4163 : 0 : res = ena_com_get_customer_metrics(ena_dev,
4164 : 0 : (char *)adapter->metrics_stats,
4165 : 0 : adapter->metrics_num * sizeof(uint64_t));
4166 : 0 : break;
4167 : 0 : case ENA_MP_SRD_STATS_GET:
4168 : 0 : res = ena_com_get_ena_srd_info(ena_dev,
4169 : 0 : (struct ena_admin_ena_srd_info *)&adapter->srd_stats);
4170 : 0 : break;
4171 : 0 : default:
4172 : 0 : PMD_DRV_LOG_LINE(ERR, "Unknown request type %d", req->type);
4173 : : res = -EINVAL;
4174 : 0 : break;
4175 : : }
4176 : :
4177 : 0 : end:
4178 : : /* Save processing result in the reply */
4179 : 0 : rsp->result = res;
4180 : : /* Return just IPC processing status */
4181 : 0 : return rte_mp_reply(&mp_rsp, peer);
4182 : : }
4183 : :
4184 : 0 : static bool ena_use_large_llq_hdr(struct ena_adapter *adapter, uint8_t recommended_entry_size)
4185 : : {
4186 [ # # ]: 0 : if (adapter->llq_header_policy == ENA_LLQ_POLICY_LARGE) {
4187 : : return true;
4188 [ # # ]: 0 : } else if (adapter->llq_header_policy == ENA_LLQ_POLICY_RECOMMENDED) {
4189 : 0 : PMD_DRV_LOG_LINE(INFO, "Recommended device entry size policy %u",
4190 : : recommended_entry_size);
4191 [ # # ]: 0 : if (recommended_entry_size == ENA_ADMIN_LIST_ENTRY_SIZE_256B)
4192 : 0 : return true;
4193 : : }
4194 : : return false;
4195 : : }
|
