Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(c) 2018 Intel Corporation
3 : : */
4 : :
5 : : #include <rte_string_fns.h>
6 : : #include <ethdev_pci.h>
7 : :
8 : : #include <ctype.h>
9 : : #include <fcntl.h>
10 : : #include <stdio.h>
11 : : #include <sys/types.h>
12 : : #include <sys/stat.h>
13 : : #include <unistd.h>
14 : : #include <math.h>
15 : :
16 : : #include <rte_tailq.h>
17 : : #include <rte_os_shim.h>
18 : :
19 : : #include "eal_firmware.h"
20 : :
21 : : #include "base/ice_sched.h"
22 : : #include "base/ice_flow.h"
23 : : #include "base/ice_dcb.h"
24 : : #include "base/ice_common.h"
25 : : #include "base/ice_ptp_hw.h"
26 : :
27 : : #include "ice_ethdev.h"
28 : : #include "ice_rxtx.h"
29 : : #include "ice_generic_flow.h"
30 : :
31 : : /* devargs */
32 : : #define ICE_SAFE_MODE_SUPPORT_ARG "safe-mode-support"
33 : : #define ICE_DEFAULT_MAC_DISABLE "default-mac-disable"
34 : : #define ICE_PROTO_XTR_ARG "proto_xtr"
35 : : #define ICE_FIELD_OFFS_ARG "field_offs"
36 : : #define ICE_FIELD_NAME_ARG "field_name"
37 : : #define ICE_HW_DEBUG_MASK_ARG "hw_debug_mask"
38 : : #define ICE_ONE_PPS_OUT_ARG "pps_out"
39 : : #define ICE_RX_LOW_LATENCY_ARG "rx_low_latency"
40 : : #define ICE_MBUF_CHECK_ARG "mbuf_check"
41 : : #define ICE_DDP_FILENAME_ARG "ddp_pkg_file"
42 : : #define ICE_DDP_LOAD_SCHED_ARG "ddp_load_sched_topo"
43 : : #define ICE_TM_LEVELS_ARG "tm_sched_levels"
44 : :
45 : : #define ICE_CYCLECOUNTER_MASK 0xffffffffffffffffULL
46 : :
47 : : uint64_t ice_timestamp_dynflag;
48 : : int ice_timestamp_dynfield_offset = -1;
49 : :
50 : : static const char * const ice_valid_args[] = {
51 : : ICE_SAFE_MODE_SUPPORT_ARG,
52 : : ICE_PROTO_XTR_ARG,
53 : : ICE_FIELD_OFFS_ARG,
54 : : ICE_FIELD_NAME_ARG,
55 : : ICE_HW_DEBUG_MASK_ARG,
56 : : ICE_ONE_PPS_OUT_ARG,
57 : : ICE_RX_LOW_LATENCY_ARG,
58 : : ICE_DEFAULT_MAC_DISABLE,
59 : : ICE_MBUF_CHECK_ARG,
60 : : ICE_DDP_FILENAME_ARG,
61 : : ICE_DDP_LOAD_SCHED_ARG,
62 : : ICE_TM_LEVELS_ARG,
63 : : NULL
64 : : };
65 : :
66 : : #define PPS_OUT_DELAY_NS 1
67 : :
68 : : /* Maximum number of VSI */
69 : : #define ICE_MAX_NUM_VSIS (768UL)
70 : :
71 : : /* The 119 bit offset of the LAN Rx queue context is the L2TSEL control bit. */
72 : : #define ICE_L2TSEL_QRX_CONTEXT_REG_IDX 3
73 : : #define ICE_L2TSEL_BIT_OFFSET 23
74 : : enum ice_l2tsel {
75 : : ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG2_2ND,
76 : : ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG1,
77 : : };
78 : :
79 : : struct proto_xtr_ol_flag {
80 : : const struct rte_mbuf_dynflag param;
81 : : bool required;
82 : : };
83 : :
84 : : static bool ice_proto_xtr_hw_support[PROTO_XTR_MAX];
85 : :
86 : : static struct proto_xtr_ol_flag ice_proto_xtr_ol_flag_params[] = {
87 : : [PROTO_XTR_VLAN] = {
88 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_vlan" }},
89 : : [PROTO_XTR_IPV4] = {
90 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ipv4" }},
91 : : [PROTO_XTR_IPV6] = {
92 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ipv6" }},
93 : : [PROTO_XTR_IPV6_FLOW] = {
94 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ipv6_flow" }},
95 : : [PROTO_XTR_TCP] = {
96 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_tcp" }},
97 : : [PROTO_XTR_IP_OFFSET] = {
98 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ip_offset" }}
99 : : };
100 : :
101 : : #define ICE_OS_DEFAULT_PKG_NAME "ICE OS Default Package"
102 : : #define ICE_COMMS_PKG_NAME "ICE COMMS Package"
103 : : #define ICE_MAX_RES_DESC_NUM 1024
104 : :
105 : : static int ice_dev_configure(struct rte_eth_dev *dev);
106 : : static int ice_dev_start(struct rte_eth_dev *dev);
107 : : static int ice_dev_stop(struct rte_eth_dev *dev);
108 : : static int ice_dev_close(struct rte_eth_dev *dev);
109 : : static int ice_dev_reset(struct rte_eth_dev *dev);
110 : : static int ice_dev_info_get(struct rte_eth_dev *dev,
111 : : struct rte_eth_dev_info *dev_info);
112 : : static int ice_phy_conf_link(struct ice_hw *hw,
113 : : u16 force_speed,
114 : : bool link_up);
115 : : static int ice_link_update(struct rte_eth_dev *dev,
116 : : int wait_to_complete);
117 : : static int ice_dev_set_link_up(struct rte_eth_dev *dev);
118 : : static int ice_dev_set_link_down(struct rte_eth_dev *dev);
119 : : static int ice_dev_led_on(struct rte_eth_dev *dev);
120 : : static int ice_dev_led_off(struct rte_eth_dev *dev);
121 : :
122 : : static int ice_mtu_set(struct rte_eth_dev *dev, uint16_t mtu);
123 : : static int ice_vlan_offload_set(struct rte_eth_dev *dev, int mask);
124 : : static int ice_rss_reta_update(struct rte_eth_dev *dev,
125 : : struct rte_eth_rss_reta_entry64 *reta_conf,
126 : : uint16_t reta_size);
127 : : static int ice_rss_reta_query(struct rte_eth_dev *dev,
128 : : struct rte_eth_rss_reta_entry64 *reta_conf,
129 : : uint16_t reta_size);
130 : : static int ice_rss_hash_update(struct rte_eth_dev *dev,
131 : : struct rte_eth_rss_conf *rss_conf);
132 : : static int ice_rss_hash_conf_get(struct rte_eth_dev *dev,
133 : : struct rte_eth_rss_conf *rss_conf);
134 : : static int ice_promisc_enable(struct rte_eth_dev *dev);
135 : : static int ice_promisc_disable(struct rte_eth_dev *dev);
136 : : static int ice_allmulti_enable(struct rte_eth_dev *dev);
137 : : static int ice_allmulti_disable(struct rte_eth_dev *dev);
138 : : static int ice_vlan_filter_set(struct rte_eth_dev *dev,
139 : : uint16_t vlan_id,
140 : : int on);
141 : : static int ice_macaddr_set(struct rte_eth_dev *dev,
142 : : struct rte_ether_addr *mac_addr);
143 : : static int ice_macaddr_add(struct rte_eth_dev *dev,
144 : : struct rte_ether_addr *mac_addr,
145 : : __rte_unused uint32_t index,
146 : : uint32_t pool);
147 : : static void ice_macaddr_remove(struct rte_eth_dev *dev, uint32_t index);
148 : : static int ice_rx_queue_intr_enable(struct rte_eth_dev *dev,
149 : : uint16_t queue_id);
150 : : static int ice_rx_queue_intr_disable(struct rte_eth_dev *dev,
151 : : uint16_t queue_id);
152 : : static int ice_fw_version_get(struct rte_eth_dev *dev, char *fw_version,
153 : : size_t fw_size);
154 : : static int ice_vlan_pvid_set(struct rte_eth_dev *dev,
155 : : uint16_t pvid, int on);
156 : : static int ice_vlan_tpid_set(struct rte_eth_dev *dev,
157 : : enum rte_vlan_type vlan_type,
158 : : uint16_t tpid);
159 : : static int ice_get_eeprom_length(struct rte_eth_dev *dev);
160 : : static int ice_get_eeprom(struct rte_eth_dev *dev,
161 : : struct rte_dev_eeprom_info *eeprom);
162 : : static int ice_get_module_info(struct rte_eth_dev *dev,
163 : : struct rte_eth_dev_module_info *modinfo);
164 : : static int ice_get_module_eeprom(struct rte_eth_dev *dev,
165 : : struct rte_dev_eeprom_info *info);
166 : : static int ice_stats_get(struct rte_eth_dev *dev,
167 : : struct rte_eth_stats *stats);
168 : : static int ice_stats_reset(struct rte_eth_dev *dev);
169 : : static int ice_xstats_get(struct rte_eth_dev *dev,
170 : : struct rte_eth_xstat *xstats, unsigned int n);
171 : : static int ice_xstats_get_names(struct rte_eth_dev *dev,
172 : : struct rte_eth_xstat_name *xstats_names,
173 : : unsigned int limit);
174 : : static int ice_dev_flow_ops_get(struct rte_eth_dev *dev,
175 : : const struct rte_flow_ops **ops);
176 : : static int ice_dev_udp_tunnel_port_add(struct rte_eth_dev *dev,
177 : : struct rte_eth_udp_tunnel *udp_tunnel);
178 : : static int ice_dev_udp_tunnel_port_del(struct rte_eth_dev *dev,
179 : : struct rte_eth_udp_tunnel *udp_tunnel);
180 : : static int ice_timesync_enable(struct rte_eth_dev *dev);
181 : : static int ice_timesync_read_rx_timestamp(struct rte_eth_dev *dev,
182 : : struct timespec *timestamp,
183 : : uint32_t flags);
184 : : static int ice_timesync_read_tx_timestamp(struct rte_eth_dev *dev,
185 : : struct timespec *timestamp);
186 : : static int ice_timesync_adjust_time(struct rte_eth_dev *dev, int64_t delta);
187 : : static int ice_timesync_adjust_freq(struct rte_eth_dev *dev, int64_t ppm);
188 : : static int ice_timesync_read_time(struct rte_eth_dev *dev,
189 : : struct timespec *timestamp);
190 : : static int ice_timesync_write_time(struct rte_eth_dev *dev,
191 : : const struct timespec *timestamp);
192 : : static int ice_timesync_disable(struct rte_eth_dev *dev);
193 : : static int ice_fec_get_capability(struct rte_eth_dev *dev, struct rte_eth_fec_capa *speed_fec_capa,
194 : : unsigned int num);
195 : : static int ice_fec_get(struct rte_eth_dev *dev, uint32_t *fec_capa);
196 : : static int ice_fec_set(struct rte_eth_dev *dev, uint32_t fec_capa);
197 : : static const uint32_t *ice_buffer_split_supported_hdr_ptypes_get(struct rte_eth_dev *dev,
198 : : size_t *no_of_elements);
199 : :
200 : : static const struct rte_pci_id pci_id_ice_map[] = {
201 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_BACKPLANE) },
202 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_SFP) },
203 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_10G_BASE_T) },
204 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_1GBE) },
205 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_QSFP) },
206 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810C_BACKPLANE) },
207 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810C_QSFP) },
208 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810C_SFP) },
209 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810_XXV_BACKPLANE) },
210 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810_XXV_QSFP) },
211 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810_XXV_SFP) },
212 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_BACKPLANE) },
213 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_QSFP) },
214 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_SFP) },
215 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_10G_BASE_T) },
216 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_SGMII) },
217 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822_SI_DFLT) },
218 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_BACKPLANE) },
219 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_QSFP) },
220 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_SFP) },
221 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_10G_BASE_T) },
222 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_SGMII) },
223 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_BACKPLANE) },
224 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_SFP) },
225 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_10G_BASE_T) },
226 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_SGMII) },
227 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E824S) },
228 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_BACKPLANE) },
229 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_QSFP) },
230 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_SFP) },
231 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_C825X) },
232 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_SGMII) },
233 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830_BACKPLANE) },
234 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830_QSFP56) },
235 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830_SFP) },
236 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830C_BACKPLANE) },
237 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830_L_BACKPLANE) },
238 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830C_QSFP) },
239 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830_L_QSFP) },
240 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830C_SFP) },
241 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E830_L_SFP) },
242 : : { .vendor_id = 0, /* sentinel */ },
243 : : };
244 : :
245 : : static int
246 : 0 : ice_tm_ops_get(struct rte_eth_dev *dev __rte_unused,
247 : : void *arg)
248 : : {
249 [ # # ]: 0 : if (!arg)
250 : : return -EINVAL;
251 : :
252 : 0 : *(const void **)arg = &ice_tm_ops;
253 : :
254 : 0 : return 0;
255 : : }
256 : :
257 : : static const struct eth_dev_ops ice_eth_dev_ops = {
258 : : .dev_configure = ice_dev_configure,
259 : : .dev_start = ice_dev_start,
260 : : .dev_stop = ice_dev_stop,
261 : : .dev_close = ice_dev_close,
262 : : .dev_reset = ice_dev_reset,
263 : : .dev_set_link_up = ice_dev_set_link_up,
264 : : .dev_set_link_down = ice_dev_set_link_down,
265 : : .dev_led_on = ice_dev_led_on,
266 : : .dev_led_off = ice_dev_led_off,
267 : : .rx_queue_start = ice_rx_queue_start,
268 : : .rx_queue_stop = ice_rx_queue_stop,
269 : : .tx_queue_start = ice_tx_queue_start,
270 : : .tx_queue_stop = ice_tx_queue_stop,
271 : : .rx_queue_setup = ice_rx_queue_setup,
272 : : .rx_queue_release = ice_dev_rx_queue_release,
273 : : .tx_queue_setup = ice_tx_queue_setup,
274 : : .tx_queue_release = ice_dev_tx_queue_release,
275 : : .dev_infos_get = ice_dev_info_get,
276 : : .dev_supported_ptypes_get = ice_dev_supported_ptypes_get,
277 : : .link_update = ice_link_update,
278 : : .mtu_set = ice_mtu_set,
279 : : .mac_addr_set = ice_macaddr_set,
280 : : .mac_addr_add = ice_macaddr_add,
281 : : .mac_addr_remove = ice_macaddr_remove,
282 : : .vlan_filter_set = ice_vlan_filter_set,
283 : : .vlan_offload_set = ice_vlan_offload_set,
284 : : .reta_update = ice_rss_reta_update,
285 : : .reta_query = ice_rss_reta_query,
286 : : .rss_hash_update = ice_rss_hash_update,
287 : : .rss_hash_conf_get = ice_rss_hash_conf_get,
288 : : .promiscuous_enable = ice_promisc_enable,
289 : : .promiscuous_disable = ice_promisc_disable,
290 : : .allmulticast_enable = ice_allmulti_enable,
291 : : .allmulticast_disable = ice_allmulti_disable,
292 : : .rx_queue_intr_enable = ice_rx_queue_intr_enable,
293 : : .rx_queue_intr_disable = ice_rx_queue_intr_disable,
294 : : .fw_version_get = ice_fw_version_get,
295 : : .vlan_pvid_set = ice_vlan_pvid_set,
296 : : .vlan_tpid_set = ice_vlan_tpid_set,
297 : : .rxq_info_get = ice_rxq_info_get,
298 : : .txq_info_get = ice_txq_info_get,
299 : : .rx_burst_mode_get = ice_rx_burst_mode_get,
300 : : .tx_burst_mode_get = ice_tx_burst_mode_get,
301 : : .get_eeprom_length = ice_get_eeprom_length,
302 : : .get_eeprom = ice_get_eeprom,
303 : : .get_module_info = ice_get_module_info,
304 : : .get_module_eeprom = ice_get_module_eeprom,
305 : : .stats_get = ice_stats_get,
306 : : .stats_reset = ice_stats_reset,
307 : : .xstats_get = ice_xstats_get,
308 : : .xstats_get_names = ice_xstats_get_names,
309 : : .xstats_reset = ice_stats_reset,
310 : : .flow_ops_get = ice_dev_flow_ops_get,
311 : : .udp_tunnel_port_add = ice_dev_udp_tunnel_port_add,
312 : : .udp_tunnel_port_del = ice_dev_udp_tunnel_port_del,
313 : : .tx_done_cleanup = ice_tx_done_cleanup,
314 : : .get_monitor_addr = ice_get_monitor_addr,
315 : : .timesync_enable = ice_timesync_enable,
316 : : .timesync_read_rx_timestamp = ice_timesync_read_rx_timestamp,
317 : : .timesync_read_tx_timestamp = ice_timesync_read_tx_timestamp,
318 : : .timesync_adjust_time = ice_timesync_adjust_time,
319 : : .timesync_adjust_freq = ice_timesync_adjust_freq,
320 : : .timesync_read_time = ice_timesync_read_time,
321 : : .timesync_write_time = ice_timesync_write_time,
322 : : .timesync_disable = ice_timesync_disable,
323 : : .tm_ops_get = ice_tm_ops_get,
324 : : .fec_get_capability = ice_fec_get_capability,
325 : : .fec_get = ice_fec_get,
326 : : .fec_set = ice_fec_set,
327 : : .buffer_split_supported_hdr_ptypes_get = ice_buffer_split_supported_hdr_ptypes_get,
328 : : };
329 : :
330 : : /* store statistics names and its offset in stats structure */
331 : : struct ice_xstats_name_off {
332 : : char name[RTE_ETH_XSTATS_NAME_SIZE];
333 : : unsigned int offset;
334 : : };
335 : :
336 : : static const struct ice_xstats_name_off ice_stats_strings[] = {
337 : : {"rx_unicast_packets", offsetof(struct ice_eth_stats, rx_unicast)},
338 : : {"rx_multicast_packets", offsetof(struct ice_eth_stats, rx_multicast)},
339 : : {"rx_broadcast_packets", offsetof(struct ice_eth_stats, rx_broadcast)},
340 : : {"rx_dropped_packets", offsetof(struct ice_eth_stats, rx_discards)},
341 : : {"rx_unknown_protocol_packets", offsetof(struct ice_eth_stats,
342 : : rx_unknown_protocol)},
343 : : {"tx_unicast_packets", offsetof(struct ice_eth_stats, tx_unicast)},
344 : : {"tx_multicast_packets", offsetof(struct ice_eth_stats, tx_multicast)},
345 : : {"tx_broadcast_packets", offsetof(struct ice_eth_stats, tx_broadcast)},
346 : : {"tx_dropped_packets", offsetof(struct ice_eth_stats, tx_discards)},
347 : : };
348 : :
349 : : #define ICE_NB_ETH_XSTATS (sizeof(ice_stats_strings) / \
350 : : sizeof(ice_stats_strings[0]))
351 : :
352 : : static const struct ice_xstats_name_off ice_mbuf_strings[] = {
353 : : {"tx_mbuf_error_packets", offsetof(struct ice_mbuf_stats, tx_pkt_errors)},
354 : : };
355 : :
356 : : #define ICE_NB_MBUF_XSTATS (sizeof(ice_mbuf_strings) / sizeof(ice_mbuf_strings[0]))
357 : :
358 : : static const struct ice_xstats_name_off ice_hw_port_strings[] = {
359 : : {"tx_link_down_dropped", offsetof(struct ice_hw_port_stats,
360 : : tx_dropped_link_down)},
361 : : {"rx_crc_errors", offsetof(struct ice_hw_port_stats, crc_errors)},
362 : : {"rx_illegal_byte_errors", offsetof(struct ice_hw_port_stats,
363 : : illegal_bytes)},
364 : : {"rx_error_bytes", offsetof(struct ice_hw_port_stats, error_bytes)},
365 : : {"mac_local_errors", offsetof(struct ice_hw_port_stats,
366 : : mac_local_faults)},
367 : : {"mac_remote_errors", offsetof(struct ice_hw_port_stats,
368 : : mac_remote_faults)},
369 : : {"rx_len_errors", offsetof(struct ice_hw_port_stats,
370 : : rx_len_errors)},
371 : : {"tx_xon_packets", offsetof(struct ice_hw_port_stats, link_xon_tx)},
372 : : {"rx_xon_packets", offsetof(struct ice_hw_port_stats, link_xon_rx)},
373 : : {"tx_xoff_packets", offsetof(struct ice_hw_port_stats, link_xoff_tx)},
374 : : {"rx_xoff_packets", offsetof(struct ice_hw_port_stats, link_xoff_rx)},
375 : : {"rx_size_64_packets", offsetof(struct ice_hw_port_stats, rx_size_64)},
376 : : {"rx_size_65_to_127_packets", offsetof(struct ice_hw_port_stats,
377 : : rx_size_127)},
378 : : {"rx_size_128_to_255_packets", offsetof(struct ice_hw_port_stats,
379 : : rx_size_255)},
380 : : {"rx_size_256_to_511_packets", offsetof(struct ice_hw_port_stats,
381 : : rx_size_511)},
382 : : {"rx_size_512_to_1023_packets", offsetof(struct ice_hw_port_stats,
383 : : rx_size_1023)},
384 : : {"rx_size_1024_to_1522_packets", offsetof(struct ice_hw_port_stats,
385 : : rx_size_1522)},
386 : : {"rx_size_1523_to_max_packets", offsetof(struct ice_hw_port_stats,
387 : : rx_size_big)},
388 : : {"rx_undersized_errors", offsetof(struct ice_hw_port_stats,
389 : : rx_undersize)},
390 : : {"rx_oversize_errors", offsetof(struct ice_hw_port_stats,
391 : : rx_oversize)},
392 : : {"rx_mac_short_pkt_dropped", offsetof(struct ice_hw_port_stats,
393 : : mac_short_pkt_dropped)},
394 : : {"rx_fragmented_errors", offsetof(struct ice_hw_port_stats,
395 : : rx_fragments)},
396 : : {"rx_jabber_errors", offsetof(struct ice_hw_port_stats, rx_jabber)},
397 : : {"tx_size_64_packets", offsetof(struct ice_hw_port_stats, tx_size_64)},
398 : : {"tx_size_65_to_127_packets", offsetof(struct ice_hw_port_stats,
399 : : tx_size_127)},
400 : : {"tx_size_128_to_255_packets", offsetof(struct ice_hw_port_stats,
401 : : tx_size_255)},
402 : : {"tx_size_256_to_511_packets", offsetof(struct ice_hw_port_stats,
403 : : tx_size_511)},
404 : : {"tx_size_512_to_1023_packets", offsetof(struct ice_hw_port_stats,
405 : : tx_size_1023)},
406 : : {"tx_size_1024_to_1522_packets", offsetof(struct ice_hw_port_stats,
407 : : tx_size_1522)},
408 : : {"tx_size_1523_to_max_packets", offsetof(struct ice_hw_port_stats,
409 : : tx_size_big)},
410 : : };
411 : :
412 : : #define ICE_NB_HW_PORT_XSTATS (sizeof(ice_hw_port_strings) / \
413 : : sizeof(ice_hw_port_strings[0]))
414 : :
415 : : static void
416 : : ice_init_controlq_parameter(struct ice_hw *hw)
417 : : {
418 : : /* fields for adminq */
419 : 0 : hw->adminq.num_rq_entries = ICE_ADMINQ_LEN;
420 : 0 : hw->adminq.num_sq_entries = ICE_ADMINQ_LEN;
421 : 0 : hw->adminq.rq_buf_size = ICE_ADMINQ_BUF_SZ;
422 : 0 : hw->adminq.sq_buf_size = ICE_ADMINQ_BUF_SZ;
423 : :
424 : : /* fields for mailboxq, DPDK used as PF host */
425 : 0 : hw->mailboxq.num_rq_entries = ICE_MAILBOXQ_LEN;
426 : 0 : hw->mailboxq.num_sq_entries = ICE_MAILBOXQ_LEN;
427 : 0 : hw->mailboxq.rq_buf_size = ICE_MAILBOXQ_BUF_SZ;
428 : 0 : hw->mailboxq.sq_buf_size = ICE_MAILBOXQ_BUF_SZ;
429 : :
430 : : /* fields for sideband queue */
431 : 0 : hw->sbq.num_rq_entries = ICE_SBQ_LEN;
432 : 0 : hw->sbq.num_sq_entries = ICE_SBQ_LEN;
433 : 0 : hw->sbq.rq_buf_size = ICE_SBQ_MAX_BUF_LEN;
434 : 0 : hw->sbq.sq_buf_size = ICE_SBQ_MAX_BUF_LEN;
435 : :
436 : : }
437 : :
438 : : static int
439 : 0 : lookup_proto_xtr_type(const char *xtr_name)
440 : : {
441 : : static struct {
442 : : const char *name;
443 : : enum proto_xtr_type type;
444 : : } xtr_type_map[] = {
445 : : { "vlan", PROTO_XTR_VLAN },
446 : : { "ipv4", PROTO_XTR_IPV4 },
447 : : { "ipv6", PROTO_XTR_IPV6 },
448 : : { "ipv6_flow", PROTO_XTR_IPV6_FLOW },
449 : : { "tcp", PROTO_XTR_TCP },
450 : : { "ip_offset", PROTO_XTR_IP_OFFSET },
451 : : };
452 : : uint32_t i;
453 : :
454 [ # # ]: 0 : for (i = 0; i < RTE_DIM(xtr_type_map); i++) {
455 [ # # ]: 0 : if (strcmp(xtr_name, xtr_type_map[i].name) == 0)
456 : 0 : return xtr_type_map[i].type;
457 : : }
458 : :
459 : : return -1;
460 : : }
461 : :
462 : : /*
463 : : * Parse elem, the elem could be single number/range or '(' ')' group
464 : : * 1) A single number elem, it's just a simple digit. e.g. 9
465 : : * 2) A single range elem, two digits with a '-' between. e.g. 2-6
466 : : * 3) A group elem, combines multiple 1) or 2) with '( )'. e.g (0,2-4,6)
467 : : * Within group elem, '-' used for a range separator;
468 : : * ',' used for a single number.
469 : : */
470 : : static int
471 : 0 : parse_queue_set(const char *input, int xtr_type, struct ice_devargs *devargs)
472 : : {
473 : : const char *str = input;
474 : 0 : char *end = NULL;
475 : : uint32_t min, max;
476 : : uint32_t idx;
477 : :
478 [ # # ]: 0 : while (isblank(*str))
479 : 0 : str++;
480 : :
481 [ # # # # ]: 0 : if (!isdigit(*str) && *str != '(')
482 : : return -1;
483 : :
484 : : /* process single number or single range of number */
485 [ # # ]: 0 : if (*str != '(') {
486 : 0 : errno = 0;
487 : 0 : idx = strtoul(str, &end, 10);
488 [ # # # # : 0 : if (errno || end == NULL || idx >= ICE_MAX_QUEUE_NUM)
# # ]
489 : : return -1;
490 : :
491 [ # # ]: 0 : while (isblank(*end))
492 : 0 : end++;
493 : :
494 : : min = idx;
495 : : max = idx;
496 : :
497 : : /* process single <number>-<number> */
498 [ # # ]: 0 : if (*end == '-') {
499 : 0 : end++;
500 [ # # ]: 0 : while (isblank(*end))
501 : 0 : end++;
502 [ # # ]: 0 : if (!isdigit(*end))
503 : : return -1;
504 : :
505 : 0 : errno = 0;
506 : 0 : idx = strtoul(end, &end, 10);
507 [ # # # # : 0 : if (errno || end == NULL || idx >= ICE_MAX_QUEUE_NUM)
# # ]
508 : : return -1;
509 : :
510 : : max = idx;
511 [ # # ]: 0 : while (isblank(*end))
512 : 0 : end++;
513 : : }
514 : :
515 [ # # ]: 0 : if (*end != ':')
516 : : return -1;
517 : :
518 : 0 : for (idx = RTE_MIN(min, max);
519 [ # # ]: 0 : idx <= RTE_MAX(min, max); idx++)
520 : 0 : devargs->proto_xtr[idx] = xtr_type;
521 : :
522 : : return 0;
523 : : }
524 : :
525 : : /* process set within bracket */
526 : 0 : str++;
527 [ # # ]: 0 : while (isblank(*str))
528 : 0 : str++;
529 [ # # ]: 0 : if (*str == '\0')
530 : : return -1;
531 : :
532 : : min = ICE_MAX_QUEUE_NUM;
533 : : do {
534 : : /* go ahead to the first digit */
535 [ # # ]: 0 : while (isblank(*str))
536 : 0 : str++;
537 [ # # ]: 0 : if (!isdigit(*str))
538 : : return -1;
539 : :
540 : : /* get the digit value */
541 : 0 : errno = 0;
542 : 0 : idx = strtoul(str, &end, 10);
543 [ # # # # : 0 : if (errno || end == NULL || idx >= ICE_MAX_QUEUE_NUM)
# # ]
544 : : return -1;
545 : :
546 : : /* go ahead to separator '-',',' and ')' */
547 [ # # ]: 0 : while (isblank(*end))
548 : 0 : end++;
549 [ # # ]: 0 : if (*end == '-') {
550 [ # # ]: 0 : if (min == ICE_MAX_QUEUE_NUM)
551 : : min = idx;
552 : : else /* avoid continuous '-' */
553 : : return -1;
554 [ # # ]: 0 : } else if (*end == ',' || *end == ')') {
555 : : max = idx;
556 [ # # ]: 0 : if (min == ICE_MAX_QUEUE_NUM)
557 : : min = idx;
558 : :
559 : 0 : for (idx = RTE_MIN(min, max);
560 [ # # ]: 0 : idx <= RTE_MAX(min, max); idx++)
561 : 0 : devargs->proto_xtr[idx] = xtr_type;
562 : :
563 : : min = ICE_MAX_QUEUE_NUM;
564 : : } else {
565 : : return -1;
566 : : }
567 : :
568 : 0 : str = end + 1;
569 [ # # ]: 0 : } while (*end != ')' && *end != '\0');
570 : :
571 : : return 0;
572 : : }
573 : :
574 : : static int
575 : 0 : parse_queue_proto_xtr(const char *queues, struct ice_devargs *devargs)
576 : : {
577 : : const char *queue_start;
578 : : uint32_t idx;
579 : : int xtr_type;
580 : : char xtr_name[32];
581 : :
582 [ # # ]: 0 : while (isblank(*queues))
583 : 0 : queues++;
584 : :
585 [ # # ]: 0 : if (*queues != '[') {
586 : 0 : xtr_type = lookup_proto_xtr_type(queues);
587 [ # # ]: 0 : if (xtr_type < 0)
588 : : return -1;
589 : :
590 : 0 : devargs->proto_xtr_dflt = xtr_type;
591 : :
592 : 0 : return 0;
593 : : }
594 : :
595 : 0 : queues++;
596 : : do {
597 [ # # ]: 0 : while (isblank(*queues))
598 : 0 : queues++;
599 [ # # ]: 0 : if (*queues == '\0')
600 : : return -1;
601 : :
602 : : queue_start = queues;
603 : :
604 : : /* go across a complete bracket */
605 [ # # ]: 0 : if (*queue_start == '(') {
606 : 0 : queues += strcspn(queues, ")");
607 [ # # ]: 0 : if (*queues != ')')
608 : : return -1;
609 : : }
610 : :
611 : : /* scan the separator ':' */
612 : 0 : queues += strcspn(queues, ":");
613 [ # # ]: 0 : if (*queues++ != ':')
614 : : return -1;
615 [ # # ]: 0 : while (isblank(*queues))
616 : 0 : queues++;
617 : :
618 : 0 : for (idx = 0; ; idx++) {
619 [ # # # # ]: 0 : if (isblank(queues[idx]) ||
620 [ # # ]: 0 : queues[idx] == ',' ||
621 [ # # ]: 0 : queues[idx] == ']' ||
622 : : queues[idx] == '\0')
623 : : break;
624 : :
625 [ # # ]: 0 : if (idx > sizeof(xtr_name) - 2)
626 : : return -1;
627 : :
628 : 0 : xtr_name[idx] = queues[idx];
629 : : }
630 : 0 : xtr_name[idx] = '\0';
631 : 0 : xtr_type = lookup_proto_xtr_type(xtr_name);
632 [ # # ]: 0 : if (xtr_type < 0)
633 : : return -1;
634 : :
635 : : queues += idx;
636 : :
637 [ # # # # : 0 : while (isblank(*queues) || *queues == ',' || *queues == ']')
# # ]
638 : 0 : queues++;
639 : :
640 [ # # ]: 0 : if (parse_queue_set(queue_start, xtr_type, devargs) < 0)
641 : : return -1;
642 [ # # ]: 0 : } while (*queues != '\0');
643 : :
644 : : return 0;
645 : : }
646 : :
647 : : static int
648 : 0 : handle_proto_xtr_arg(__rte_unused const char *key, const char *value,
649 : : void *extra_args)
650 : : {
651 : : struct ice_devargs *devargs = extra_args;
652 : :
653 [ # # ]: 0 : if (value == NULL || extra_args == NULL)
654 : : return -EINVAL;
655 : :
656 [ # # ]: 0 : if (parse_queue_proto_xtr(value, devargs) < 0) {
657 : 0 : PMD_DRV_LOG(ERR,
658 : : "The protocol extraction parameter is wrong : '%s'",
659 : : value);
660 : 0 : return -1;
661 : : }
662 : :
663 : : return 0;
664 : : }
665 : :
666 : : static int
667 : 0 : handle_field_offs_arg(__rte_unused const char *key, const char *value,
668 : : void *offs_args)
669 : : {
670 : : uint8_t *offset = offs_args;
671 : :
672 [ # # ]: 0 : if (value == NULL || offs_args == NULL)
673 : : return -EINVAL;
674 : :
675 [ # # ]: 0 : if (!isdigit(*value))
676 : : return -1;
677 : :
678 : 0 : *offset = atoi(value);
679 : :
680 : 0 : return 0;
681 : : }
682 : :
683 : : static int
684 : 0 : handle_field_name_arg(__rte_unused const char *key, const char *value,
685 : : void *name_args)
686 : : {
687 : : char *name = name_args;
688 : : int ret;
689 : :
690 [ # # ]: 0 : if (name == NULL || name_args == NULL)
691 : : return -EINVAL;
692 [ # # ]: 0 : if (isdigit(*value))
693 : : return -1;
694 : :
695 : : ret = strlcpy(name, value, RTE_MBUF_DYN_NAMESIZE);
696 [ # # ]: 0 : if (ret < 0 || ret >= RTE_MBUF_DYN_NAMESIZE) {
697 : 0 : PMD_DRV_LOG(ERR,
698 : : "The protocol extraction field name too long : '%s'",
699 : : name);
700 : 0 : return -1;
701 : : }
702 : : return 0;
703 : : }
704 : :
705 : : static int
706 : 0 : handle_ddp_filename_arg(__rte_unused const char *key, const char *value, void *name_args)
707 : : {
708 : : const char **filename = name_args;
709 [ # # ]: 0 : if (strlen(value) >= ICE_MAX_PKG_FILENAME_SIZE) {
710 : 0 : PMD_DRV_LOG(ERR, "The DDP package filename is too long : '%s'", value);
711 : 0 : return -1;
712 : : }
713 : 0 : *filename = strdup(value);
714 : 0 : return 0;
715 : : }
716 : :
717 : : static void
718 : 0 : ice_check_proto_xtr_support(struct ice_hw *hw)
719 : : {
720 : : #define FLX_REG(val, fld, idx) \
721 : : (((val) & GLFLXP_RXDID_FLX_WRD_##idx##_##fld##_M) >> \
722 : : GLFLXP_RXDID_FLX_WRD_##idx##_##fld##_S)
723 : : static struct {
724 : : uint32_t rxdid;
725 : : uint8_t opcode;
726 : : uint8_t protid_0;
727 : : uint8_t protid_1;
728 : : } xtr_sets[] = {
729 : : [PROTO_XTR_VLAN] = { ICE_RXDID_COMMS_AUX_VLAN,
730 : : ICE_RX_OPC_EXTRACT,
731 : : ICE_PROT_EVLAN_O, ICE_PROT_VLAN_O},
732 : : [PROTO_XTR_IPV4] = { ICE_RXDID_COMMS_AUX_IPV4,
733 : : ICE_RX_OPC_EXTRACT,
734 : : ICE_PROT_IPV4_OF_OR_S,
735 : : ICE_PROT_IPV4_OF_OR_S },
736 : : [PROTO_XTR_IPV6] = { ICE_RXDID_COMMS_AUX_IPV6,
737 : : ICE_RX_OPC_EXTRACT,
738 : : ICE_PROT_IPV6_OF_OR_S,
739 : : ICE_PROT_IPV6_OF_OR_S },
740 : : [PROTO_XTR_IPV6_FLOW] = { ICE_RXDID_COMMS_AUX_IPV6_FLOW,
741 : : ICE_RX_OPC_EXTRACT,
742 : : ICE_PROT_IPV6_OF_OR_S,
743 : : ICE_PROT_IPV6_OF_OR_S },
744 : : [PROTO_XTR_TCP] = { ICE_RXDID_COMMS_AUX_TCP,
745 : : ICE_RX_OPC_EXTRACT,
746 : : ICE_PROT_TCP_IL, ICE_PROT_ID_INVAL },
747 : : [PROTO_XTR_IP_OFFSET] = { ICE_RXDID_COMMS_AUX_IP_OFFSET,
748 : : ICE_RX_OPC_PROTID,
749 : : ICE_PROT_IPV4_OF_OR_S,
750 : : ICE_PROT_IPV6_OF_OR_S },
751 : : };
752 : : uint32_t i;
753 : :
754 [ # # ]: 0 : for (i = 0; i < RTE_DIM(xtr_sets); i++) {
755 : 0 : uint32_t rxdid = xtr_sets[i].rxdid;
756 : : uint32_t v;
757 : :
758 [ # # ]: 0 : if (xtr_sets[i].protid_0 != ICE_PROT_ID_INVAL) {
759 : 0 : v = ICE_READ_REG(hw, GLFLXP_RXDID_FLX_WRD_4(rxdid));
760 : :
761 [ # # ]: 0 : if (FLX_REG(v, PROT_MDID, 4) == xtr_sets[i].protid_0 &&
762 [ # # ]: 0 : FLX_REG(v, RXDID_OPCODE, 4) == xtr_sets[i].opcode)
763 : 0 : ice_proto_xtr_hw_support[i] = true;
764 : : }
765 : :
766 [ # # ]: 0 : if (xtr_sets[i].protid_1 != ICE_PROT_ID_INVAL) {
767 : 0 : v = ICE_READ_REG(hw, GLFLXP_RXDID_FLX_WRD_5(rxdid));
768 : :
769 [ # # ]: 0 : if (FLX_REG(v, PROT_MDID, 5) == xtr_sets[i].protid_1 &&
770 [ # # ]: 0 : FLX_REG(v, RXDID_OPCODE, 5) == xtr_sets[i].opcode)
771 : 0 : ice_proto_xtr_hw_support[i] = true;
772 : : }
773 : : }
774 : 0 : }
775 : :
776 : : static int
777 : 0 : ice_res_pool_init(struct ice_res_pool_info *pool, uint32_t base,
778 : : uint32_t num)
779 : : {
780 : : struct pool_entry *entry;
781 : :
782 [ # # ]: 0 : if (!pool || !num)
783 : : return -EINVAL;
784 : :
785 : 0 : entry = rte_zmalloc(NULL, sizeof(*entry), 0);
786 [ # # ]: 0 : if (!entry) {
787 : 0 : PMD_INIT_LOG(ERR,
788 : : "Failed to allocate memory for resource pool");
789 : 0 : return -ENOMEM;
790 : : }
791 : :
792 : : /* queue heap initialize */
793 : 0 : pool->num_free = num;
794 : 0 : pool->num_alloc = 0;
795 : 0 : pool->base = base;
796 : 0 : LIST_INIT(&pool->alloc_list);
797 : : LIST_INIT(&pool->free_list);
798 : :
799 : : /* Initialize element */
800 : 0 : entry->base = 0;
801 : 0 : entry->len = num;
802 : :
803 : 0 : LIST_INSERT_HEAD(&pool->free_list, entry, next);
804 : 0 : return 0;
805 : : }
806 : :
807 : : static int
808 : 0 : ice_res_pool_alloc(struct ice_res_pool_info *pool,
809 : : uint16_t num)
810 : : {
811 : : struct pool_entry *entry, *valid_entry;
812 : :
813 [ # # ]: 0 : if (!pool || !num) {
814 : 0 : PMD_INIT_LOG(ERR, "Invalid parameter");
815 : 0 : return -EINVAL;
816 : : }
817 : :
818 [ # # ]: 0 : if (pool->num_free < num) {
819 : 0 : PMD_INIT_LOG(ERR, "No resource. ask:%u, available:%u",
820 : : num, pool->num_free);
821 : 0 : return -ENOMEM;
822 : : }
823 : :
824 : : valid_entry = NULL;
825 : : /* Lookup in free list and find most fit one */
826 [ # # ]: 0 : LIST_FOREACH(entry, &pool->free_list, next) {
827 [ # # ]: 0 : if (entry->len >= num) {
828 : : /* Find best one */
829 [ # # ]: 0 : if (entry->len == num) {
830 : : valid_entry = entry;
831 : : break;
832 : : }
833 [ # # ]: 0 : if (!valid_entry ||
834 [ # # ]: 0 : valid_entry->len > entry->len)
835 : : valid_entry = entry;
836 : : }
837 : : }
838 : :
839 : : /* Not find one to satisfy the request, return */
840 [ # # ]: 0 : if (!valid_entry) {
841 : 0 : PMD_INIT_LOG(ERR, "No valid entry found");
842 : 0 : return -ENOMEM;
843 : : }
844 : : /**
845 : : * The entry have equal queue number as requested,
846 : : * remove it from alloc_list.
847 : : */
848 [ # # ]: 0 : if (valid_entry->len == num) {
849 [ # # ]: 0 : LIST_REMOVE(valid_entry, next);
850 : : } else {
851 : : /**
852 : : * The entry have more numbers than requested,
853 : : * create a new entry for alloc_list and minus its
854 : : * queue base and number in free_list.
855 : : */
856 : 0 : entry = rte_zmalloc(NULL, sizeof(*entry), 0);
857 [ # # ]: 0 : if (!entry) {
858 : 0 : PMD_INIT_LOG(ERR,
859 : : "Failed to allocate memory for "
860 : : "resource pool");
861 : 0 : return -ENOMEM;
862 : : }
863 : 0 : entry->base = valid_entry->base;
864 : 0 : entry->len = num;
865 : 0 : valid_entry->base += num;
866 : 0 : valid_entry->len -= num;
867 : : valid_entry = entry;
868 : : }
869 : :
870 : : /* Insert it into alloc list, not sorted */
871 [ # # ]: 0 : LIST_INSERT_HEAD(&pool->alloc_list, valid_entry, next);
872 : :
873 : 0 : pool->num_free -= valid_entry->len;
874 : 0 : pool->num_alloc += valid_entry->len;
875 : :
876 : 0 : return valid_entry->base + pool->base;
877 : : }
878 : :
879 : : static void
880 : 0 : ice_res_pool_destroy(struct ice_res_pool_info *pool)
881 : : {
882 : : struct pool_entry *entry, *next_entry;
883 : :
884 [ # # ]: 0 : if (!pool)
885 : : return;
886 : :
887 : 0 : for (entry = LIST_FIRST(&pool->alloc_list);
888 [ # # ]: 0 : entry && (next_entry = LIST_NEXT(entry, next), 1);
889 : : entry = next_entry) {
890 [ # # ]: 0 : LIST_REMOVE(entry, next);
891 : 0 : rte_free(entry);
892 : : }
893 : :
894 : 0 : for (entry = LIST_FIRST(&pool->free_list);
895 [ # # ]: 0 : entry && (next_entry = LIST_NEXT(entry, next), 1);
896 : : entry = next_entry) {
897 [ # # ]: 0 : LIST_REMOVE(entry, next);
898 : 0 : rte_free(entry);
899 : : }
900 : :
901 : 0 : pool->num_free = 0;
902 : 0 : pool->num_alloc = 0;
903 : 0 : pool->base = 0;
904 : 0 : LIST_INIT(&pool->alloc_list);
905 : 0 : LIST_INIT(&pool->free_list);
906 : : }
907 : :
908 : : static void
909 : : ice_vsi_config_default_rss(struct ice_aqc_vsi_props *info)
910 : : {
911 : : /* Set VSI LUT selection */
912 : : info->q_opt_rss = ICE_AQ_VSI_Q_OPT_RSS_LUT_VSI &
913 : : ICE_AQ_VSI_Q_OPT_RSS_LUT_M;
914 : : /* Set Hash scheme */
915 : : info->q_opt_rss |= ICE_AQ_VSI_Q_OPT_RSS_TPLZ &
916 : : ICE_AQ_VSI_Q_OPT_RSS_HASH_M;
917 : : /* enable TC */
918 : 0 : info->q_opt_tc = ICE_AQ_VSI_Q_OPT_TC_OVR_M;
919 : : }
920 : :
921 : : static int
922 : 0 : ice_vsi_config_tc_queue_mapping(struct ice_hw *hw, struct ice_vsi *vsi,
923 : : struct ice_aqc_vsi_props *info,
924 : : uint8_t enabled_tcmap)
925 : : {
926 : : uint16_t fls, qp_idx;
927 : :
928 : : /* default tc 0 now. Multi-TC supporting need to be done later.
929 : : * Configure TC and queue mapping parameters, for enabled TC,
930 : : * allocate qpnum_per_tc queues to this traffic.
931 : : */
932 [ # # ]: 0 : if (enabled_tcmap != 0x01) {
933 : 0 : PMD_INIT_LOG(ERR, "only TC0 is supported");
934 : 0 : return -ENOTSUP;
935 : : }
936 : :
937 : : /* vector 0 is reserved and 1 vector for ctrl vsi */
938 [ # # ]: 0 : if (vsi->adapter->hw.func_caps.common_cap.num_msix_vectors < 2) {
939 : 0 : vsi->nb_qps = 0;
940 : : } else {
941 : 0 : vsi->nb_qps = RTE_MIN
942 : : ((uint16_t)vsi->adapter->hw.func_caps.common_cap.num_msix_vectors - 2,
943 : : RTE_MIN(vsi->nb_qps, ICE_MAX_Q_PER_TC));
944 : :
945 : : /* cap max QPs to what the HW reports as num-children for each layer.
946 : : * Multiply num_children for each layer from the entry_point layer to
947 : : * the qgroup, or second-last layer.
948 : : * Avoid any potential overflow by using uint32_t type and breaking loop
949 : : * once we have a number greater than the already configured max.
950 : : */
951 : : uint32_t max_sched_vsi_nodes = 1;
952 [ # # ]: 0 : for (uint8_t i = hw->sw_entry_point_layer; i < hw->num_tx_sched_layers - 1; i++) {
953 : 0 : max_sched_vsi_nodes *= hw->max_children[i];
954 [ # # ]: 0 : if (max_sched_vsi_nodes >= vsi->nb_qps)
955 : : break;
956 : : }
957 : 0 : vsi->nb_qps = RTE_MIN(vsi->nb_qps, max_sched_vsi_nodes);
958 : : }
959 : :
960 : : /* nb_qps(hex) -> fls */
961 : : /* 0000 -> 0 */
962 : : /* 0001 -> 0 */
963 : : /* 0002 -> 1 */
964 : : /* 0003 ~ 0004 -> 2 */
965 : : /* 0005 ~ 0008 -> 3 */
966 : : /* 0009 ~ 0010 -> 4 */
967 : : /* 0011 ~ 0020 -> 5 */
968 : : /* 0021 ~ 0040 -> 6 */
969 : : /* 0041 ~ 0080 -> 7 */
970 : : /* 0081 ~ 0100 -> 8 */
971 [ # # # # ]: 0 : fls = (vsi->nb_qps == 0) ? 0 : rte_fls_u32(vsi->nb_qps - 1);
972 : :
973 : : qp_idx = 0;
974 : : /* Set tc and queue mapping with VSI */
975 : 0 : info->tc_mapping[0] = rte_cpu_to_le_16((qp_idx <<
976 : : ICE_AQ_VSI_TC_Q_OFFSET_S) |
977 : : (fls << ICE_AQ_VSI_TC_Q_NUM_S));
978 : :
979 : : /* Associate queue number with VSI */
980 : 0 : info->mapping_flags |= rte_cpu_to_le_16(ICE_AQ_VSI_Q_MAP_CONTIG);
981 : 0 : info->q_mapping[0] = rte_cpu_to_le_16(vsi->base_queue);
982 : 0 : info->q_mapping[1] = rte_cpu_to_le_16(vsi->nb_qps);
983 : 0 : info->valid_sections |=
984 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_RXQ_MAP_VALID);
985 : : /* Set the info.ingress_table and info.egress_table
986 : : * for UP translate table. Now just set it to 1:1 map by default
987 : : * -- 0b 111 110 101 100 011 010 001 000 == 0xFAC688
988 : : */
989 : : #define ICE_TC_QUEUE_TABLE_DFLT 0x00FAC688
990 : 0 : info->ingress_table = rte_cpu_to_le_32(ICE_TC_QUEUE_TABLE_DFLT);
991 : 0 : info->egress_table = rte_cpu_to_le_32(ICE_TC_QUEUE_TABLE_DFLT);
992 : 0 : info->outer_up_table = rte_cpu_to_le_32(ICE_TC_QUEUE_TABLE_DFLT);
993 : 0 : return 0;
994 : : }
995 : :
996 : : static int
997 : 0 : ice_init_mac_address(struct rte_eth_dev *dev)
998 : : {
999 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1000 : 0 : struct ice_adapter *ad = (struct ice_adapter *)hw->back;
1001 : :
1002 [ # # ]: 0 : if (!rte_is_unicast_ether_addr
1003 [ # # ]: 0 : ((struct rte_ether_addr *)hw->port_info[0].mac.lan_addr)) {
1004 : 0 : PMD_INIT_LOG(ERR, "Invalid MAC address");
1005 : 0 : return -EINVAL;
1006 : : }
1007 : :
1008 : : rte_ether_addr_copy(
1009 : : (struct rte_ether_addr *)hw->port_info[0].mac.lan_addr,
1010 : : (struct rte_ether_addr *)hw->port_info[0].mac.perm_addr);
1011 : :
1012 : 0 : dev->data->mac_addrs =
1013 : 0 : rte_zmalloc(NULL, sizeof(struct rte_ether_addr) * ICE_NUM_MACADDR_MAX, 0);
1014 [ # # ]: 0 : if (!dev->data->mac_addrs) {
1015 : 0 : PMD_INIT_LOG(ERR,
1016 : : "Failed to allocate memory to store mac address");
1017 : 0 : return -ENOMEM;
1018 : : }
1019 : : /* store it to dev data */
1020 [ # # ]: 0 : if (ad->devargs.default_mac_disable != 1)
1021 : 0 : rte_ether_addr_copy((struct rte_ether_addr *)hw->port_info[0].mac.perm_addr,
1022 : : &dev->data->mac_addrs[0]);
1023 : : return 0;
1024 : : }
1025 : :
1026 : : /* Find out specific MAC filter */
1027 : : static struct ice_mac_filter *
1028 : : ice_find_mac_filter(struct ice_vsi *vsi, struct rte_ether_addr *macaddr)
1029 : : {
1030 : : struct ice_mac_filter *f;
1031 : :
1032 [ # # # # ]: 0 : TAILQ_FOREACH(f, &vsi->mac_list, next) {
1033 [ # # # # ]: 0 : if (rte_is_same_ether_addr(macaddr, &f->mac_info.mac_addr))
1034 : : return f;
1035 : : }
1036 : :
1037 : : return NULL;
1038 : : }
1039 : :
1040 : : static int
1041 : 0 : ice_add_mac_filter(struct ice_vsi *vsi, struct rte_ether_addr *mac_addr)
1042 : : {
1043 : : struct ice_fltr_list_entry *m_list_itr = NULL;
1044 : : struct ice_mac_filter *f;
1045 : : struct LIST_HEAD_TYPE list_head;
1046 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
1047 : 0 : struct ice_adapter *ad = (struct ice_adapter *)hw->back;
1048 : : int ret = 0;
1049 : :
1050 [ # # # # ]: 0 : if (ad->devargs.default_mac_disable == 1 && rte_is_same_ether_addr(mac_addr,
1051 [ # # ]: 0 : (struct rte_ether_addr *)hw->port_info[0].mac.perm_addr)) {
1052 : 0 : PMD_DRV_LOG(ERR, "This Default MAC filter is disabled.");
1053 : 0 : return 0;
1054 : : }
1055 : : /* If it's added and configured, return */
1056 : : f = ice_find_mac_filter(vsi, mac_addr);
1057 [ # # ]: 0 : if (f) {
1058 : 0 : PMD_DRV_LOG(INFO, "This MAC filter already exists.");
1059 : 0 : return 0;
1060 : : }
1061 : :
1062 : 0 : INIT_LIST_HEAD(&list_head);
1063 : :
1064 : : m_list_itr = (struct ice_fltr_list_entry *)
1065 : 0 : ice_malloc(hw, sizeof(*m_list_itr));
1066 [ # # ]: 0 : if (!m_list_itr) {
1067 : : ret = -ENOMEM;
1068 : 0 : goto DONE;
1069 : : }
1070 [ # # ]: 0 : ice_memcpy(m_list_itr->fltr_info.l_data.mac.mac_addr,
1071 : : mac_addr, ETH_ALEN, ICE_NONDMA_TO_NONDMA);
1072 : 0 : m_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1073 : 0 : m_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1074 : 0 : m_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_MAC;
1075 : 0 : m_list_itr->fltr_info.flag = ICE_FLTR_TX;
1076 : 0 : m_list_itr->fltr_info.vsi_handle = vsi->idx;
1077 : :
1078 [ # # ]: 0 : LIST_ADD(&m_list_itr->list_entry, &list_head);
1079 : :
1080 : : /* Add the mac */
1081 : 0 : ret = ice_add_mac(hw, &list_head);
1082 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1083 : 0 : PMD_DRV_LOG(ERR, "Failed to add MAC filter");
1084 : : ret = -EINVAL;
1085 : 0 : goto DONE;
1086 : : }
1087 : : /* Add the mac addr into mac list */
1088 : 0 : f = rte_zmalloc(NULL, sizeof(*f), 0);
1089 [ # # ]: 0 : if (!f) {
1090 : 0 : PMD_DRV_LOG(ERR, "failed to allocate memory");
1091 : : ret = -ENOMEM;
1092 : 0 : goto DONE;
1093 : : }
1094 : : rte_ether_addr_copy(mac_addr, &f->mac_info.mac_addr);
1095 : 0 : TAILQ_INSERT_TAIL(&vsi->mac_list, f, next);
1096 : 0 : vsi->mac_num++;
1097 : :
1098 : : ret = 0;
1099 : :
1100 : 0 : DONE:
1101 : 0 : rte_free(m_list_itr);
1102 : 0 : return ret;
1103 : : }
1104 : :
1105 : : static int
1106 : 0 : ice_remove_mac_filter(struct ice_vsi *vsi, struct rte_ether_addr *mac_addr)
1107 : : {
1108 : : struct ice_fltr_list_entry *m_list_itr = NULL;
1109 : : struct ice_mac_filter *f;
1110 : : struct LIST_HEAD_TYPE list_head;
1111 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
1112 : : int ret = 0;
1113 : :
1114 : : /* Can't find it, return an error */
1115 : : f = ice_find_mac_filter(vsi, mac_addr);
1116 [ # # ]: 0 : if (!f)
1117 : : return -EINVAL;
1118 : :
1119 : 0 : INIT_LIST_HEAD(&list_head);
1120 : :
1121 : : m_list_itr = (struct ice_fltr_list_entry *)
1122 : 0 : ice_malloc(hw, sizeof(*m_list_itr));
1123 [ # # ]: 0 : if (!m_list_itr) {
1124 : : ret = -ENOMEM;
1125 : 0 : goto DONE;
1126 : : }
1127 [ # # ]: 0 : ice_memcpy(m_list_itr->fltr_info.l_data.mac.mac_addr,
1128 : : mac_addr, ETH_ALEN, ICE_NONDMA_TO_NONDMA);
1129 : 0 : m_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1130 : 0 : m_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1131 : 0 : m_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_MAC;
1132 : 0 : m_list_itr->fltr_info.flag = ICE_FLTR_TX;
1133 : 0 : m_list_itr->fltr_info.vsi_handle = vsi->idx;
1134 : :
1135 [ # # ]: 0 : LIST_ADD(&m_list_itr->list_entry, &list_head);
1136 : :
1137 : : /* remove the mac filter */
1138 : 0 : ret = ice_remove_mac(hw, &list_head);
1139 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1140 : 0 : PMD_DRV_LOG(ERR, "Failed to remove MAC filter");
1141 : : ret = -EINVAL;
1142 : 0 : goto DONE;
1143 : : }
1144 : :
1145 : : /* Remove the mac addr from mac list */
1146 [ # # ]: 0 : TAILQ_REMOVE(&vsi->mac_list, f, next);
1147 : 0 : rte_free(f);
1148 : 0 : vsi->mac_num--;
1149 : :
1150 : : ret = 0;
1151 : 0 : DONE:
1152 : 0 : rte_free(m_list_itr);
1153 : 0 : return ret;
1154 : : }
1155 : :
1156 : : /* Find out specific VLAN filter */
1157 : : static struct ice_vlan_filter *
1158 : : ice_find_vlan_filter(struct ice_vsi *vsi, struct ice_vlan *vlan)
1159 : : {
1160 : : struct ice_vlan_filter *f;
1161 : :
1162 [ # # # # ]: 0 : TAILQ_FOREACH(f, &vsi->vlan_list, next) {
1163 [ # # # # ]: 0 : if (vlan->tpid == f->vlan_info.vlan.tpid &&
1164 [ # # # # ]: 0 : vlan->vid == f->vlan_info.vlan.vid)
1165 : : return f;
1166 : : }
1167 : :
1168 : : return NULL;
1169 : : }
1170 : :
1171 : : static int
1172 : 0 : ice_add_vlan_filter(struct ice_vsi *vsi, struct ice_vlan *vlan)
1173 : : {
1174 : : struct ice_fltr_list_entry *v_list_itr = NULL;
1175 : : struct ice_vlan_filter *f;
1176 : : struct LIST_HEAD_TYPE list_head;
1177 : : struct ice_hw *hw;
1178 : : int ret = 0;
1179 : :
1180 [ # # # # ]: 0 : if (!vsi || vlan->vid > RTE_ETHER_MAX_VLAN_ID)
1181 : : return -EINVAL;
1182 : :
1183 : 0 : hw = ICE_VSI_TO_HW(vsi);
1184 : :
1185 : : /* If it's added and configured, return. */
1186 : : f = ice_find_vlan_filter(vsi, vlan);
1187 [ # # ]: 0 : if (f) {
1188 : 0 : PMD_DRV_LOG(INFO, "This VLAN filter already exists.");
1189 : 0 : return 0;
1190 : : }
1191 : :
1192 [ # # ]: 0 : if (!vsi->vlan_anti_spoof_on && !vsi->vlan_filter_on)
1193 : : return 0;
1194 : :
1195 : 0 : INIT_LIST_HEAD(&list_head);
1196 : :
1197 : : v_list_itr = (struct ice_fltr_list_entry *)
1198 : 0 : ice_malloc(hw, sizeof(*v_list_itr));
1199 [ # # ]: 0 : if (!v_list_itr) {
1200 : : ret = -ENOMEM;
1201 : 0 : goto DONE;
1202 : : }
1203 : 0 : v_list_itr->fltr_info.l_data.vlan.vlan_id = vlan->vid;
1204 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid = vlan->tpid;
1205 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid_valid = true;
1206 : 0 : v_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1207 : 0 : v_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1208 : 0 : v_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_VLAN;
1209 : 0 : v_list_itr->fltr_info.flag = ICE_FLTR_TX;
1210 : 0 : v_list_itr->fltr_info.vsi_handle = vsi->idx;
1211 : :
1212 [ # # ]: 0 : LIST_ADD(&v_list_itr->list_entry, &list_head);
1213 : :
1214 : : /* Add the vlan */
1215 : 0 : ret = ice_add_vlan(hw, &list_head);
1216 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1217 : 0 : PMD_DRV_LOG(ERR, "Failed to add VLAN filter");
1218 : : ret = -EINVAL;
1219 : 0 : goto DONE;
1220 : : }
1221 : :
1222 : : /* Add vlan into vlan list */
1223 : 0 : f = rte_zmalloc(NULL, sizeof(*f), 0);
1224 [ # # ]: 0 : if (!f) {
1225 : 0 : PMD_DRV_LOG(ERR, "failed to allocate memory");
1226 : : ret = -ENOMEM;
1227 : 0 : goto DONE;
1228 : : }
1229 : 0 : f->vlan_info.vlan.tpid = vlan->tpid;
1230 : 0 : f->vlan_info.vlan.vid = vlan->vid;
1231 : 0 : TAILQ_INSERT_TAIL(&vsi->vlan_list, f, next);
1232 : 0 : vsi->vlan_num++;
1233 : :
1234 : : ret = 0;
1235 : :
1236 : 0 : DONE:
1237 : 0 : rte_free(v_list_itr);
1238 : 0 : return ret;
1239 : : }
1240 : :
1241 : : static int
1242 : 0 : ice_remove_vlan_filter(struct ice_vsi *vsi, struct ice_vlan *vlan)
1243 : : {
1244 : : struct ice_fltr_list_entry *v_list_itr = NULL;
1245 : : struct ice_vlan_filter *f;
1246 : : struct LIST_HEAD_TYPE list_head;
1247 : : struct ice_hw *hw;
1248 : : int ret = 0;
1249 : :
1250 [ # # # # ]: 0 : if (!vsi || vlan->vid > RTE_ETHER_MAX_VLAN_ID)
1251 : : return -EINVAL;
1252 : :
1253 : 0 : hw = ICE_VSI_TO_HW(vsi);
1254 : :
1255 : : /* Can't find it, return an error */
1256 : : f = ice_find_vlan_filter(vsi, vlan);
1257 [ # # ]: 0 : if (!f)
1258 : : return -EINVAL;
1259 : :
1260 : 0 : INIT_LIST_HEAD(&list_head);
1261 : :
1262 : : v_list_itr = (struct ice_fltr_list_entry *)
1263 : 0 : ice_malloc(hw, sizeof(*v_list_itr));
1264 [ # # ]: 0 : if (!v_list_itr) {
1265 : : ret = -ENOMEM;
1266 : 0 : goto DONE;
1267 : : }
1268 : :
1269 : 0 : v_list_itr->fltr_info.l_data.vlan.vlan_id = vlan->vid;
1270 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid = vlan->tpid;
1271 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid_valid = true;
1272 : 0 : v_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1273 : 0 : v_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1274 : 0 : v_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_VLAN;
1275 : 0 : v_list_itr->fltr_info.flag = ICE_FLTR_TX;
1276 : 0 : v_list_itr->fltr_info.vsi_handle = vsi->idx;
1277 : :
1278 [ # # ]: 0 : LIST_ADD(&v_list_itr->list_entry, &list_head);
1279 : :
1280 : : /* remove the vlan filter */
1281 : 0 : ret = ice_remove_vlan(hw, &list_head);
1282 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1283 : 0 : PMD_DRV_LOG(ERR, "Failed to remove VLAN filter");
1284 : : ret = -EINVAL;
1285 : 0 : goto DONE;
1286 : : }
1287 : :
1288 : : /* Remove the vlan id from vlan list */
1289 [ # # ]: 0 : TAILQ_REMOVE(&vsi->vlan_list, f, next);
1290 : 0 : rte_free(f);
1291 : 0 : vsi->vlan_num--;
1292 : :
1293 : : ret = 0;
1294 : 0 : DONE:
1295 : 0 : rte_free(v_list_itr);
1296 : 0 : return ret;
1297 : : }
1298 : :
1299 : : static int
1300 : 0 : ice_remove_all_mac_vlan_filters(struct ice_vsi *vsi)
1301 : : {
1302 : : struct ice_mac_filter *m_f;
1303 : : struct ice_vlan_filter *v_f;
1304 : : void *temp;
1305 : : int ret = 0;
1306 : :
1307 [ # # # # ]: 0 : if (!vsi || !vsi->mac_num)
1308 : : return -EINVAL;
1309 : :
1310 [ # # ]: 0 : RTE_TAILQ_FOREACH_SAFE(m_f, &vsi->mac_list, next, temp) {
1311 : 0 : ret = ice_remove_mac_filter(vsi, &m_f->mac_info.mac_addr);
1312 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1313 : : ret = -EINVAL;
1314 : 0 : goto DONE;
1315 : : }
1316 : : }
1317 : :
1318 [ # # ]: 0 : if (vsi->vlan_num == 0)
1319 : : return 0;
1320 : :
1321 [ # # ]: 0 : RTE_TAILQ_FOREACH_SAFE(v_f, &vsi->vlan_list, next, temp) {
1322 : 0 : ret = ice_remove_vlan_filter(vsi, &v_f->vlan_info.vlan);
1323 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1324 : : ret = -EINVAL;
1325 : 0 : goto DONE;
1326 : : }
1327 : : }
1328 : :
1329 : 0 : DONE:
1330 : : return ret;
1331 : : }
1332 : :
1333 : : /* Enable IRQ0 */
1334 : : static void
1335 : : ice_pf_enable_irq0(struct ice_hw *hw)
1336 : : {
1337 : : /* reset the registers */
1338 : 0 : ICE_WRITE_REG(hw, PFINT_OICR_ENA, 0);
1339 : 0 : ICE_READ_REG(hw, PFINT_OICR);
1340 : :
1341 : : #ifdef ICE_LSE_SPT
1342 : : ICE_WRITE_REG(hw, PFINT_OICR_ENA,
1343 : : (uint32_t)(PFINT_OICR_ENA_INT_ENA_M &
1344 : : (~PFINT_OICR_LINK_STAT_CHANGE_M)));
1345 : :
1346 : : ICE_WRITE_REG(hw, PFINT_OICR_CTL,
1347 : : (0 & PFINT_OICR_CTL_MSIX_INDX_M) |
1348 : : ((0 << PFINT_OICR_CTL_ITR_INDX_S) &
1349 : : PFINT_OICR_CTL_ITR_INDX_M) |
1350 : : PFINT_OICR_CTL_CAUSE_ENA_M);
1351 : :
1352 : : ICE_WRITE_REG(hw, PFINT_FW_CTL,
1353 : : (0 & PFINT_FW_CTL_MSIX_INDX_M) |
1354 : : ((0 << PFINT_FW_CTL_ITR_INDX_S) &
1355 : : PFINT_FW_CTL_ITR_INDX_M) |
1356 : : PFINT_FW_CTL_CAUSE_ENA_M);
1357 : : #else
1358 : 0 : ICE_WRITE_REG(hw, PFINT_OICR_ENA, PFINT_OICR_ENA_INT_ENA_M);
1359 : : #endif
1360 : :
1361 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0),
1362 : : GLINT_DYN_CTL_INTENA_M |
1363 : : GLINT_DYN_CTL_CLEARPBA_M |
1364 : : GLINT_DYN_CTL_ITR_INDX_M);
1365 : :
1366 : 0 : ice_flush(hw);
1367 : : }
1368 : :
1369 : : /* Disable IRQ0 */
1370 : : static void
1371 : : ice_pf_disable_irq0(struct ice_hw *hw)
1372 : : {
1373 : : /* Disable all interrupt types */
1374 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0), GLINT_DYN_CTL_WB_ON_ITR_M);
1375 : 0 : ice_flush(hw);
1376 : : }
1377 : :
1378 : : #ifdef ICE_LSE_SPT
1379 : : static void
1380 : : ice_handle_aq_msg(struct rte_eth_dev *dev)
1381 : : {
1382 : : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1383 : : struct ice_ctl_q_info *cq = &hw->adminq;
1384 : : struct ice_rq_event_info event;
1385 : : uint16_t pending, opcode;
1386 : : int ret;
1387 : :
1388 : : event.buf_len = ICE_AQ_MAX_BUF_LEN;
1389 : : event.msg_buf = rte_zmalloc(NULL, event.buf_len, 0);
1390 : : if (!event.msg_buf) {
1391 : : PMD_DRV_LOG(ERR, "Failed to allocate mem");
1392 : : return;
1393 : : }
1394 : :
1395 : : pending = 1;
1396 : : while (pending) {
1397 : : ret = ice_clean_rq_elem(hw, cq, &event, &pending);
1398 : :
1399 : : if (ret != ICE_SUCCESS) {
1400 : : PMD_DRV_LOG(INFO,
1401 : : "Failed to read msg from AdminQ, "
1402 : : "adminq_err: %u",
1403 : : hw->adminq.sq_last_status);
1404 : : break;
1405 : : }
1406 : : opcode = rte_le_to_cpu_16(event.desc.opcode);
1407 : :
1408 : : switch (opcode) {
1409 : : case ice_aqc_opc_get_link_status:
1410 : : ret = ice_link_update(dev, 0);
1411 : : if (!ret)
1412 : : rte_eth_dev_callback_process
1413 : : (dev, RTE_ETH_EVENT_INTR_LSC, NULL);
1414 : : break;
1415 : : default:
1416 : : PMD_DRV_LOG(DEBUG, "Request %u is not supported yet",
1417 : : opcode);
1418 : : break;
1419 : : }
1420 : : }
1421 : : rte_free(event.msg_buf);
1422 : : }
1423 : : #endif
1424 : :
1425 : : /**
1426 : : * Interrupt handler triggered by NIC for handling
1427 : : * specific interrupt.
1428 : : *
1429 : : * @param handle
1430 : : * Pointer to interrupt handle.
1431 : : * @param param
1432 : : * The address of parameter (struct rte_eth_dev *) registered before.
1433 : : *
1434 : : * @return
1435 : : * void
1436 : : */
1437 : : static void
1438 : 0 : ice_interrupt_handler(void *param)
1439 : : {
1440 : : struct rte_eth_dev *dev = (struct rte_eth_dev *)param;
1441 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1442 : : uint32_t oicr;
1443 : : uint32_t reg;
1444 : : uint8_t pf_num;
1445 : : uint8_t event;
1446 : : uint16_t queue;
1447 : : int ret;
1448 : : #ifdef ICE_LSE_SPT
1449 : : uint32_t int_fw_ctl;
1450 : : #endif
1451 : :
1452 : : /* Disable interrupt */
1453 : : ice_pf_disable_irq0(hw);
1454 : :
1455 : : /* read out interrupt causes */
1456 : 0 : oicr = ICE_READ_REG(hw, PFINT_OICR);
1457 : : #ifdef ICE_LSE_SPT
1458 : : int_fw_ctl = ICE_READ_REG(hw, PFINT_FW_CTL);
1459 : : #endif
1460 : :
1461 : : /* No interrupt event indicated */
1462 [ # # ]: 0 : if (!(oicr & PFINT_OICR_INTEVENT_M)) {
1463 : 0 : PMD_DRV_LOG(INFO, "No interrupt event");
1464 : 0 : goto done;
1465 : : }
1466 : :
1467 : : #ifdef ICE_LSE_SPT
1468 : : if (int_fw_ctl & PFINT_FW_CTL_INTEVENT_M) {
1469 : : PMD_DRV_LOG(INFO, "FW_CTL: link state change event");
1470 : : ice_handle_aq_msg(dev);
1471 : : }
1472 : : #else
1473 [ # # ]: 0 : if (oicr & PFINT_OICR_LINK_STAT_CHANGE_M) {
1474 : 0 : PMD_DRV_LOG(INFO, "OICR: link state change event");
1475 : 0 : ret = ice_link_update(dev, 0);
1476 [ # # ]: 0 : if (!ret)
1477 : 0 : rte_eth_dev_callback_process
1478 : : (dev, RTE_ETH_EVENT_INTR_LSC, NULL);
1479 : : }
1480 : : #endif
1481 : :
1482 [ # # ]: 0 : if (oicr & PFINT_OICR_MAL_DETECT_M) {
1483 : 0 : PMD_DRV_LOG(WARNING, "OICR: MDD event");
1484 : 0 : reg = ICE_READ_REG(hw, GL_MDET_TX_PQM);
1485 [ # # ]: 0 : if (reg & GL_MDET_TX_PQM_VALID_M) {
1486 : 0 : pf_num = (reg & GL_MDET_TX_PQM_PF_NUM_M) >>
1487 : : GL_MDET_TX_PQM_PF_NUM_S;
1488 : 0 : event = (reg & GL_MDET_TX_PQM_MAL_TYPE_M) >>
1489 : : GL_MDET_TX_PQM_MAL_TYPE_S;
1490 : 0 : queue = (reg & GL_MDET_TX_PQM_QNUM_M) >>
1491 : : GL_MDET_TX_PQM_QNUM_S;
1492 : :
1493 : 0 : PMD_DRV_LOG(WARNING, "Malicious Driver Detection event "
1494 : : "%d by PQM on TX queue %d PF# %d",
1495 : : event, queue, pf_num);
1496 : : }
1497 : :
1498 : 0 : reg = ICE_READ_REG(hw, GL_MDET_TX_TCLAN);
1499 [ # # ]: 0 : if (reg & GL_MDET_TX_TCLAN_VALID_M) {
1500 : 0 : pf_num = (reg & GL_MDET_TX_TCLAN_PF_NUM_M) >>
1501 : : GL_MDET_TX_TCLAN_PF_NUM_S;
1502 : 0 : event = (reg & GL_MDET_TX_TCLAN_MAL_TYPE_M) >>
1503 : : GL_MDET_TX_TCLAN_MAL_TYPE_S;
1504 : 0 : queue = (reg & GL_MDET_TX_TCLAN_QNUM_M) >>
1505 : : GL_MDET_TX_TCLAN_QNUM_S;
1506 : :
1507 : 0 : PMD_DRV_LOG(WARNING, "Malicious Driver Detection event "
1508 : : "%d by TCLAN on TX queue %d PF# %d",
1509 : : event, queue, pf_num);
1510 : : }
1511 : :
1512 : 0 : reg = ICE_READ_REG(hw, GL_MDET_TX_TDPU);
1513 [ # # ]: 0 : if (reg & GL_MDET_TX_TDPU_VALID_M) {
1514 : 0 : pf_num = (reg & GL_MDET_TX_TDPU_PF_NUM_M) >>
1515 : : GL_MDET_TX_TDPU_PF_NUM_S;
1516 : 0 : event = (reg & GL_MDET_TX_TDPU_MAL_TYPE_M) >>
1517 : : GL_MDET_TX_TDPU_MAL_TYPE_S;
1518 : 0 : queue = (reg & GL_MDET_TX_TDPU_QNUM_M) >>
1519 : : GL_MDET_TX_TDPU_QNUM_S;
1520 : :
1521 : 0 : PMD_DRV_LOG(WARNING, "Malicious Driver Detection event "
1522 : : "%d by TDPU on TX queue %d PF# %d",
1523 : : event, queue, pf_num);
1524 : : }
1525 : : }
1526 : 0 : done:
1527 : : /* Enable interrupt */
1528 : : ice_pf_enable_irq0(hw);
1529 : 0 : rte_intr_ack(dev->intr_handle);
1530 : 0 : }
1531 : :
1532 : : static void
1533 : 0 : ice_init_proto_xtr(struct rte_eth_dev *dev)
1534 : : {
1535 : 0 : struct ice_adapter *ad =
1536 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
1537 : : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
1538 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1539 : : const struct proto_xtr_ol_flag *ol_flag;
1540 : : bool proto_xtr_enable = false;
1541 : : int offset, field_offs;
1542 : : uint16_t i;
1543 : :
1544 : 0 : pf->proto_xtr = rte_zmalloc(NULL, pf->lan_nb_qps, 0);
1545 [ # # ]: 0 : if (unlikely(pf->proto_xtr == NULL)) {
1546 : 0 : PMD_DRV_LOG(ERR, "No memory for setting up protocol extraction table");
1547 : 0 : return;
1548 : : }
1549 : :
1550 [ # # ]: 0 : for (i = 0; i < pf->lan_nb_qps; i++) {
1551 [ # # ]: 0 : pf->proto_xtr[i] = ad->devargs.proto_xtr[i] != PROTO_XTR_NONE ?
1552 : : ad->devargs.proto_xtr[i] :
1553 : : ad->devargs.proto_xtr_dflt;
1554 : :
1555 [ # # ]: 0 : if (pf->proto_xtr[i] != PROTO_XTR_NONE) {
1556 : : uint8_t type = pf->proto_xtr[i];
1557 : :
1558 : 0 : ice_proto_xtr_ol_flag_params[type].required = true;
1559 : : proto_xtr_enable = true;
1560 : : }
1561 : : }
1562 : :
1563 [ # # ]: 0 : if (likely(!proto_xtr_enable)) {
1564 : 0 : ad->devargs.xtr_field_offs = -1;
1565 : 0 : return;
1566 : : }
1567 : :
1568 : 0 : ice_check_proto_xtr_support(hw);
1569 : :
1570 : : /*check mbuf dynfield*/
1571 : 0 : field_offs = rte_mbuf_dynfield_lookup(ad->devargs.xtr_field_name, NULL);
1572 [ # # ]: 0 : if (ad->devargs.xtr_field_offs == field_offs) {
1573 : 0 : PMD_DRV_LOG(DEBUG,
1574 : : "Protocol extraction metadata offset in mbuf is : %d",
1575 : : ad->devargs.xtr_field_offs);
1576 : : } else {
1577 : 0 : PMD_DRV_LOG(ERR, "Invalid field offset or name, no match dynfield, [%d],[%s]",
1578 : : ad->devargs.xtr_field_offs, ad->devargs.xtr_field_name);
1579 : 0 : ad->devargs.xtr_field_offs = -1;
1580 : 0 : return;
1581 : : }
1582 : :
1583 : 0 : PMD_DRV_LOG(DEBUG,
1584 : : "Protocol extraction metadata offset in mbuf is : %d",
1585 : : ad->devargs.xtr_field_offs);
1586 : :
1587 [ # # ]: 0 : for (i = 0; i < RTE_DIM(ice_proto_xtr_ol_flag_params); i++) {
1588 : 0 : ol_flag = &ice_proto_xtr_ol_flag_params[i];
1589 : :
1590 : 0 : ad->devargs.xtr_flag_offs[i] = 0xff;
1591 : :
1592 [ # # ]: 0 : if (!ol_flag->required)
1593 : 0 : continue;
1594 : :
1595 [ # # ]: 0 : if (!ice_proto_xtr_hw_support[i]) {
1596 : 0 : PMD_DRV_LOG(ERR,
1597 : : "Protocol extraction type %u is not supported in hardware",
1598 : : i);
1599 : 0 : ad->devargs.xtr_field_offs = -1;
1600 : 0 : break;
1601 : : }
1602 : :
1603 : 0 : offset = rte_mbuf_dynflag_register(&ol_flag->param);
1604 [ # # ]: 0 : if (unlikely(offset == -1)) {
1605 : 0 : PMD_DRV_LOG(ERR,
1606 : : "Protocol extraction offload '%s' failed to register with error %d",
1607 : : ol_flag->param.name, -rte_errno);
1608 : :
1609 : 0 : ad->devargs.xtr_field_offs = -1;
1610 : 0 : break;
1611 : : }
1612 : :
1613 : 0 : PMD_DRV_LOG(DEBUG,
1614 : : "Protocol extraction offload '%s' offset in mbuf is : %d",
1615 : : ol_flag->param.name, offset);
1616 : :
1617 : 0 : ad->devargs.xtr_flag_offs[i] = offset;
1618 : : }
1619 : : }
1620 : :
1621 : : /* Initialize SW parameters of PF */
1622 : : static int
1623 : 0 : ice_pf_sw_init(struct rte_eth_dev *dev)
1624 : : {
1625 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
1626 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1627 : :
1628 : 0 : pf->lan_nb_qp_max =
1629 : 0 : (uint16_t)RTE_MIN(hw->func_caps.common_cap.num_txq,
1630 : : hw->func_caps.common_cap.num_rxq);
1631 : :
1632 : 0 : pf->lan_nb_qps = pf->lan_nb_qp_max;
1633 : :
1634 : 0 : ice_init_proto_xtr(dev);
1635 : :
1636 [ # # ]: 0 : if (hw->func_caps.fd_fltr_guar > 0 ||
1637 [ # # ]: 0 : hw->func_caps.fd_fltr_best_effort > 0) {
1638 : 0 : pf->flags |= ICE_FLAG_FDIR;
1639 : 0 : pf->fdir_nb_qps = ICE_DEFAULT_QP_NUM_FDIR;
1640 : 0 : pf->lan_nb_qps = pf->lan_nb_qp_max - pf->fdir_nb_qps;
1641 : : } else {
1642 : 0 : pf->fdir_nb_qps = 0;
1643 : : }
1644 : 0 : pf->fdir_qp_offset = 0;
1645 : :
1646 : 0 : return 0;
1647 : : }
1648 : :
1649 : : struct ice_vsi *
1650 : 0 : ice_setup_vsi(struct ice_pf *pf, enum ice_vsi_type type)
1651 : : {
1652 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1653 : : struct ice_vsi *vsi = NULL;
1654 : : struct ice_vsi_ctx vsi_ctx;
1655 : : int ret;
1656 : 0 : struct rte_ether_addr broadcast = {
1657 : : .addr_bytes = {0xff, 0xff, 0xff, 0xff, 0xff, 0xff} };
1658 : : struct rte_ether_addr mac_addr;
1659 : 0 : uint16_t max_txqs[ICE_MAX_TRAFFIC_CLASS] = { 0 };
1660 : : uint8_t tc_bitmap = 0x1;
1661 : : uint16_t cfg;
1662 : :
1663 : : /* hw->num_lports = 1 in NIC mode */
1664 : 0 : vsi = rte_zmalloc(NULL, sizeof(struct ice_vsi), 0);
1665 [ # # ]: 0 : if (!vsi)
1666 : : return NULL;
1667 : :
1668 : 0 : vsi->idx = pf->next_vsi_idx;
1669 : 0 : pf->next_vsi_idx++;
1670 : 0 : vsi->type = type;
1671 : 0 : vsi->adapter = ICE_PF_TO_ADAPTER(pf);
1672 : 0 : vsi->max_macaddrs = ICE_NUM_MACADDR_MAX;
1673 : 0 : vsi->vlan_anti_spoof_on = 0;
1674 : 0 : vsi->vlan_filter_on = 1;
1675 : 0 : TAILQ_INIT(&vsi->mac_list);
1676 : 0 : TAILQ_INIT(&vsi->vlan_list);
1677 : :
1678 : : /* Be sync with RTE_ETH_RSS_RETA_SIZE_x maximum value definition */
1679 : 0 : pf->hash_lut_size = hw->func_caps.common_cap.rss_table_size >
1680 : 0 : RTE_ETH_RSS_RETA_SIZE_512 ? RTE_ETH_RSS_RETA_SIZE_512 :
1681 : : hw->func_caps.common_cap.rss_table_size;
1682 : 0 : pf->flags |= ICE_FLAG_RSS_AQ_CAPABLE;
1683 : :
1684 : : /* Defines the type of outer tag expected */
1685 [ # # # ]: 0 : pf->outer_ethertype = RTE_ETHER_TYPE_VLAN;
1686 : :
1687 : : memset(&vsi_ctx, 0, sizeof(vsi_ctx));
1688 [ # # # ]: 0 : switch (type) {
1689 : 0 : case ICE_VSI_PF:
1690 : 0 : vsi->nb_qps = pf->lan_nb_qps;
1691 : 0 : vsi->base_queue = 1;
1692 : : ice_vsi_config_default_rss(&vsi_ctx.info);
1693 : 0 : vsi_ctx.alloc_from_pool = true;
1694 : 0 : vsi_ctx.flags = ICE_AQ_VSI_TYPE_PF;
1695 : : /* switch_id is queried by get_switch_config aq, which is done
1696 : : * by ice_init_hw
1697 : : */
1698 : 0 : vsi_ctx.info.sw_id = hw->port_info->sw_id;
1699 : 0 : vsi_ctx.info.sw_flags2 = ICE_AQ_VSI_SW_FLAG_LAN_ENA;
1700 : : /* Allow all untagged or tagged packets */
1701 : : vsi_ctx.info.inner_vlan_flags = ICE_AQ_VSI_INNER_VLAN_TX_MODE_ALL;
1702 : 0 : vsi_ctx.info.inner_vlan_flags |= ICE_AQ_VSI_INNER_VLAN_EMODE_NOTHING;
1703 : 0 : vsi_ctx.info.q_opt_rss = ICE_AQ_VSI_Q_OPT_RSS_LUT_PF |
1704 : : ICE_AQ_VSI_Q_OPT_RSS_TPLZ;
1705 [ # # ]: 0 : if (ice_is_dvm_ena(hw)) {
1706 : : vsi_ctx.info.outer_vlan_flags =
1707 : : (ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ALL <<
1708 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) &
1709 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M;
1710 : : vsi_ctx.info.outer_vlan_flags |=
1711 : : (ICE_AQ_VSI_OUTER_TAG_VLAN_8100 <<
1712 : : ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
1713 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M;
1714 : 0 : vsi_ctx.info.outer_vlan_flags |=
1715 : : (ICE_AQ_VSI_OUTER_VLAN_EMODE_NOTHING <<
1716 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S);
1717 : : }
1718 : :
1719 : : /* FDIR */
1720 : : cfg = ICE_AQ_VSI_PROP_SECURITY_VALID |
1721 : : ICE_AQ_VSI_PROP_FLOW_DIR_VALID;
1722 : 0 : vsi_ctx.info.valid_sections |= rte_cpu_to_le_16(cfg);
1723 : : cfg = ICE_AQ_VSI_FD_ENABLE;
1724 : 0 : vsi_ctx.info.fd_options = rte_cpu_to_le_16(cfg);
1725 : 0 : vsi_ctx.info.max_fd_fltr_dedicated =
1726 : 0 : rte_cpu_to_le_16(hw->func_caps.fd_fltr_guar);
1727 : 0 : vsi_ctx.info.max_fd_fltr_shared =
1728 : 0 : rte_cpu_to_le_16(hw->func_caps.fd_fltr_best_effort);
1729 : :
1730 : : /* Enable VLAN/UP trip */
1731 : 0 : ret = ice_vsi_config_tc_queue_mapping(hw, vsi,
1732 : : &vsi_ctx.info,
1733 : : ICE_DEFAULT_TCMAP);
1734 [ # # ]: 0 : if (ret) {
1735 : 0 : PMD_INIT_LOG(ERR,
1736 : : "tc queue mapping with vsi failed, "
1737 : : "err = %d",
1738 : : ret);
1739 : 0 : goto fail_mem;
1740 : : }
1741 : :
1742 : : break;
1743 : 0 : case ICE_VSI_CTRL:
1744 : 0 : vsi->nb_qps = pf->fdir_nb_qps;
1745 : 0 : vsi->base_queue = ICE_FDIR_QUEUE_ID;
1746 : 0 : vsi_ctx.alloc_from_pool = true;
1747 : 0 : vsi_ctx.flags = ICE_AQ_VSI_TYPE_PF;
1748 : :
1749 : : cfg = ICE_AQ_VSI_PROP_FLOW_DIR_VALID;
1750 : 0 : vsi_ctx.info.valid_sections |= rte_cpu_to_le_16(cfg);
1751 : : cfg = ICE_AQ_VSI_FD_PROG_ENABLE;
1752 : 0 : vsi_ctx.info.fd_options = rte_cpu_to_le_16(cfg);
1753 : 0 : vsi_ctx.info.sw_id = hw->port_info->sw_id;
1754 : 0 : vsi_ctx.info.sw_flags2 = ICE_AQ_VSI_SW_FLAG_LAN_ENA;
1755 : 0 : ret = ice_vsi_config_tc_queue_mapping(hw, vsi,
1756 : : &vsi_ctx.info,
1757 : : ICE_DEFAULT_TCMAP);
1758 [ # # ]: 0 : if (ret) {
1759 : 0 : PMD_INIT_LOG(ERR,
1760 : : "tc queue mapping with vsi failed, "
1761 : : "err = %d",
1762 : : ret);
1763 : 0 : goto fail_mem;
1764 : : }
1765 : : break;
1766 : 0 : default:
1767 : : /* for other types of VSI */
1768 : 0 : PMD_INIT_LOG(ERR, "other types of VSI not supported");
1769 : 0 : goto fail_mem;
1770 : : }
1771 : :
1772 : : /* VF has MSIX interrupt in VF range, don't allocate here */
1773 [ # # ]: 0 : if (type == ICE_VSI_PF) {
1774 : 0 : ret = ice_res_pool_alloc(&pf->msix_pool,
1775 : 0 : RTE_MIN(vsi->nb_qps,
1776 : : RTE_MAX_RXTX_INTR_VEC_ID));
1777 [ # # ]: 0 : if (ret < 0) {
1778 : 0 : PMD_INIT_LOG(ERR, "VSI MAIN %d get heap failed %d",
1779 : : vsi->vsi_id, ret);
1780 : : }
1781 : 0 : vsi->msix_intr = ret;
1782 : 0 : vsi->nb_msix = RTE_MIN(vsi->nb_qps, RTE_MAX_RXTX_INTR_VEC_ID);
1783 : : } else if (type == ICE_VSI_CTRL) {
1784 : 0 : ret = ice_res_pool_alloc(&pf->msix_pool, 1);
1785 [ # # ]: 0 : if (ret < 0) {
1786 : 0 : PMD_DRV_LOG(ERR, "VSI %d get heap failed %d",
1787 : : vsi->vsi_id, ret);
1788 : : }
1789 : 0 : vsi->msix_intr = ret;
1790 : 0 : vsi->nb_msix = 1;
1791 : : } else {
1792 : : vsi->msix_intr = 0;
1793 : : vsi->nb_msix = 0;
1794 : : }
1795 : 0 : ret = ice_add_vsi(hw, vsi->idx, &vsi_ctx, NULL);
1796 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1797 : 0 : PMD_INIT_LOG(ERR, "add vsi failed, err = %d", ret);
1798 : 0 : goto fail_mem;
1799 : : }
1800 : : /* store vsi information is SW structure */
1801 : 0 : vsi->vsi_id = vsi_ctx.vsi_num;
1802 : 0 : vsi->info = vsi_ctx.info;
1803 : 0 : pf->vsis_allocated = vsi_ctx.vsis_allocd;
1804 : 0 : pf->vsis_unallocated = vsi_ctx.vsis_unallocated;
1805 : :
1806 [ # # ]: 0 : if (type == ICE_VSI_PF) {
1807 : : /* MAC configuration */
1808 : : rte_ether_addr_copy((struct rte_ether_addr *)
1809 : 0 : hw->port_info->mac.perm_addr,
1810 : : &pf->dev_addr);
1811 : :
1812 : : rte_ether_addr_copy(&pf->dev_addr, &mac_addr);
1813 : 0 : ret = ice_add_mac_filter(vsi, &mac_addr);
1814 [ # # ]: 0 : if (ret != ICE_SUCCESS)
1815 : 0 : PMD_INIT_LOG(ERR, "Failed to add dflt MAC filter");
1816 : :
1817 : : rte_ether_addr_copy(&broadcast, &mac_addr);
1818 : 0 : ret = ice_add_mac_filter(vsi, &mac_addr);
1819 [ # # ]: 0 : if (ret != ICE_SUCCESS)
1820 : 0 : PMD_INIT_LOG(ERR, "Failed to add MAC filter");
1821 : : }
1822 : :
1823 : : /* At the beginning, only TC0. */
1824 : : /* What we need here is the maximum number of the TX queues.
1825 : : * Currently vsi->nb_qps means it.
1826 : : * Correct it if any change.
1827 : : */
1828 : 0 : max_txqs[0] = vsi->nb_qps;
1829 : 0 : ret = ice_cfg_vsi_lan(hw->port_info, vsi->idx,
1830 : : tc_bitmap, max_txqs);
1831 [ # # ]: 0 : if (ret != ICE_SUCCESS)
1832 : 0 : PMD_INIT_LOG(ERR, "Failed to config vsi sched");
1833 : :
1834 : : return vsi;
1835 : 0 : fail_mem:
1836 : 0 : rte_free(vsi);
1837 : 0 : pf->next_vsi_idx--;
1838 : 0 : return NULL;
1839 : : }
1840 : :
1841 : : static int
1842 : 0 : ice_send_driver_ver(struct ice_hw *hw)
1843 : : {
1844 : : struct ice_driver_ver dv;
1845 : :
1846 : : /* we don't have driver version use 0 for dummy */
1847 : 0 : dv.major_ver = 0;
1848 : 0 : dv.minor_ver = 0;
1849 : 0 : dv.build_ver = 0;
1850 : 0 : dv.subbuild_ver = 0;
1851 : : strncpy((char *)dv.driver_string, "dpdk", sizeof(dv.driver_string));
1852 : :
1853 : 0 : return ice_aq_send_driver_ver(hw, &dv, NULL);
1854 : : }
1855 : :
1856 : : static int
1857 : 0 : ice_pf_setup(struct ice_pf *pf)
1858 : : {
1859 : 0 : struct ice_adapter *ad = ICE_PF_TO_ADAPTER(pf);
1860 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1861 : : struct ice_vsi *vsi;
1862 : : uint16_t unused;
1863 : :
1864 : : /* Clear all stats counters */
1865 : 0 : pf->offset_loaded = false;
1866 : 0 : memset(&pf->stats, 0, sizeof(struct ice_hw_port_stats));
1867 : 0 : memset(&pf->stats_offset, 0, sizeof(struct ice_hw_port_stats));
1868 : 0 : memset(&pf->internal_stats, 0, sizeof(struct ice_eth_stats));
1869 : 0 : memset(&pf->internal_stats_offset, 0, sizeof(struct ice_eth_stats));
1870 : :
1871 : : /* force guaranteed filter pool for PF */
1872 : 0 : ice_alloc_fd_guar_item(hw, &unused,
1873 : 0 : hw->func_caps.fd_fltr_guar);
1874 : : /* force shared filter pool for PF */
1875 : 0 : ice_alloc_fd_shrd_item(hw, &unused,
1876 : 0 : hw->func_caps.fd_fltr_best_effort);
1877 : :
1878 : 0 : vsi = ice_setup_vsi(pf, ICE_VSI_PF);
1879 [ # # ]: 0 : if (!vsi) {
1880 : 0 : PMD_INIT_LOG(ERR, "Failed to add vsi for PF");
1881 : 0 : return -EINVAL;
1882 : : }
1883 : :
1884 : : /* set the number of hidden Tx scheduler layers. If no devargs parameter to
1885 : : * set the number of exposed levels, the default is to expose all levels,
1886 : : * except the TC layer.
1887 : : *
1888 : : * If the number of exposed levels is set, we check that it's not greater
1889 : : * than the HW can provide (in which case we do nothing except log a warning),
1890 : : * and then set the hidden layers to be the total number of levels minus the
1891 : : * requested visible number.
1892 : : */
1893 : 0 : pf->tm_conf.hidden_layers = hw->port_info->has_tc;
1894 [ # # ]: 0 : if (ad->devargs.tm_exposed_levels != 0) {
1895 : 0 : const uint8_t avail_layers = hw->num_tx_sched_layers - hw->port_info->has_tc;
1896 : : const uint8_t req_layers = ad->devargs.tm_exposed_levels;
1897 [ # # ]: 0 : if (req_layers > avail_layers) {
1898 : 0 : PMD_INIT_LOG(WARNING, "The number of TM scheduler exposed levels exceeds the number of supported levels (%u)",
1899 : : avail_layers);
1900 : 0 : PMD_INIT_LOG(WARNING, "Setting scheduler layers to %u", avail_layers);
1901 : : } else {
1902 : 0 : pf->tm_conf.hidden_layers = hw->num_tx_sched_layers - req_layers;
1903 : : }
1904 : : }
1905 : :
1906 : 0 : pf->main_vsi = vsi;
1907 : : rte_spinlock_init(&pf->link_lock);
1908 : :
1909 : 0 : return 0;
1910 : : }
1911 : :
1912 : : static enum ice_pkg_type
1913 : 0 : ice_load_pkg_type(struct ice_hw *hw)
1914 : : {
1915 : : enum ice_pkg_type package_type;
1916 : :
1917 : : /* store the activated package type (OS default or Comms) */
1918 [ # # ]: 0 : if (!strncmp((char *)hw->active_pkg_name, ICE_OS_DEFAULT_PKG_NAME,
1919 : : ICE_PKG_NAME_SIZE))
1920 : : package_type = ICE_PKG_TYPE_OS_DEFAULT;
1921 [ # # ]: 0 : else if (!strncmp((char *)hw->active_pkg_name, ICE_COMMS_PKG_NAME,
1922 : : ICE_PKG_NAME_SIZE))
1923 : : package_type = ICE_PKG_TYPE_COMMS;
1924 : : else
1925 : : package_type = ICE_PKG_TYPE_UNKNOWN;
1926 : :
1927 [ # # ]: 0 : PMD_INIT_LOG(NOTICE, "Active package is: %d.%d.%d.%d, %s (%s VLAN mode)",
1928 : : hw->active_pkg_ver.major, hw->active_pkg_ver.minor,
1929 : : hw->active_pkg_ver.update, hw->active_pkg_ver.draft,
1930 : : hw->active_pkg_name,
1931 : : ice_is_dvm_ena(hw) ? "double" : "single");
1932 : :
1933 : 0 : return package_type;
1934 : : }
1935 : :
1936 : 0 : static int ice_read_customized_path(char *pkg_file, uint16_t buff_len)
1937 : : {
1938 : : int fp, n;
1939 : :
1940 : : fp = open(ICE_PKG_FILE_CUSTOMIZED_PATH, O_RDONLY);
1941 [ # # ]: 0 : if (fp < 0) {
1942 : 0 : PMD_INIT_LOG(INFO, "Failed to read CUSTOMIZED_PATH");
1943 : 0 : return -EIO;
1944 : : }
1945 : :
1946 [ # # ]: 0 : n = read(fp, pkg_file, buff_len - 1);
1947 [ # # ]: 0 : if (n > 0) {
1948 [ # # ]: 0 : if (pkg_file[n - 1] == '\n')
1949 : 0 : n--;
1950 : 0 : pkg_file[n] = '\0';
1951 : : }
1952 : :
1953 : 0 : close(fp);
1954 : 0 : return n;
1955 : : }
1956 : :
1957 : 0 : int ice_load_pkg(struct ice_adapter *adapter, bool use_dsn, uint64_t dsn)
1958 : : {
1959 : 0 : struct ice_hw *hw = &adapter->hw;
1960 : : char pkg_file[ICE_MAX_PKG_FILENAME_SIZE];
1961 : : char customized_path[ICE_MAX_PKG_FILENAME_SIZE];
1962 : : char opt_ddp_filename[ICE_MAX_PKG_FILENAME_SIZE];
1963 : : void *buf;
1964 : : size_t bufsz;
1965 : : int err;
1966 : :
1967 : : /* first read any explicitly referenced DDP file*/
1968 [ # # ]: 0 : if (adapter->devargs.ddp_filename != NULL) {
1969 : : strlcpy(pkg_file, adapter->devargs.ddp_filename, sizeof(pkg_file));
1970 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0) {
1971 : 0 : goto load_fw;
1972 : : } else {
1973 : 0 : PMD_INIT_LOG(ERR, "Cannot load DDP file: %s", pkg_file);
1974 : 0 : return -1;
1975 : : }
1976 : : }
1977 : :
1978 : : memset(opt_ddp_filename, 0, ICE_MAX_PKG_FILENAME_SIZE);
1979 : : snprintf(opt_ddp_filename, ICE_MAX_PKG_FILENAME_SIZE,
1980 : : "ice-%016" PRIx64 ".pkg", dsn);
1981 : :
1982 [ # # ]: 0 : if (ice_read_customized_path(customized_path, ICE_MAX_PKG_FILENAME_SIZE) > 0) {
1983 [ # # ]: 0 : if (use_dsn) {
1984 : : snprintf(pkg_file, RTE_DIM(pkg_file), "%s/%s",
1985 : : customized_path, opt_ddp_filename);
1986 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
1987 : 0 : goto load_fw;
1988 : : }
1989 : : snprintf(pkg_file, RTE_DIM(pkg_file), "%s/%s", customized_path, "ice.pkg");
1990 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
1991 : 0 : goto load_fw;
1992 : : }
1993 : :
1994 [ # # ]: 0 : if (!use_dsn)
1995 : 0 : goto no_dsn;
1996 : :
1997 : : strncpy(pkg_file, ICE_PKG_FILE_SEARCH_PATH_UPDATES,
1998 : : ICE_MAX_PKG_FILENAME_SIZE);
1999 : : strcat(pkg_file, opt_ddp_filename);
2000 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
2001 : 0 : goto load_fw;
2002 : :
2003 : : strncpy(pkg_file, ICE_PKG_FILE_SEARCH_PATH_DEFAULT,
2004 : : ICE_MAX_PKG_FILENAME_SIZE);
2005 : : strcat(pkg_file, opt_ddp_filename);
2006 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
2007 : 0 : goto load_fw;
2008 : :
2009 : 0 : no_dsn:
2010 : : strncpy(pkg_file, ICE_PKG_FILE_UPDATES, ICE_MAX_PKG_FILENAME_SIZE);
2011 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
2012 : 0 : goto load_fw;
2013 : :
2014 : : strncpy(pkg_file, ICE_PKG_FILE_DEFAULT, ICE_MAX_PKG_FILENAME_SIZE);
2015 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) < 0) {
2016 : 0 : PMD_INIT_LOG(ERR, "failed to search file path");
2017 : 0 : return -1;
2018 : : }
2019 : :
2020 : 0 : load_fw:
2021 : 0 : PMD_INIT_LOG(DEBUG, "DDP package name: %s", pkg_file);
2022 : :
2023 : 0 : err = ice_copy_and_init_pkg(hw, buf, bufsz, adapter->devargs.ddp_load_sched);
2024 [ # # ]: 0 : if (!ice_is_init_pkg_successful(err)) {
2025 : 0 : PMD_INIT_LOG(ERR, "ice_copy_and_init_hw failed: %d", err);
2026 : 0 : free(buf);
2027 : 0 : return -1;
2028 : : }
2029 : :
2030 : : /* store the loaded pkg type info */
2031 : 0 : adapter->active_pkg_type = ice_load_pkg_type(hw);
2032 : :
2033 : 0 : free(buf);
2034 : 0 : return 0;
2035 : : }
2036 : :
2037 : : static void
2038 : 0 : ice_base_queue_get(struct ice_pf *pf)
2039 : : {
2040 : : uint32_t reg;
2041 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
2042 : :
2043 : 0 : reg = ICE_READ_REG(hw, PFLAN_RX_QALLOC);
2044 [ # # ]: 0 : if (reg & PFLAN_RX_QALLOC_VALID_M) {
2045 : 0 : pf->base_queue = reg & PFLAN_RX_QALLOC_FIRSTQ_M;
2046 : : } else {
2047 : 0 : PMD_INIT_LOG(WARNING, "Failed to get Rx base queue"
2048 : : " index");
2049 : : }
2050 : 0 : }
2051 : :
2052 : : static int
2053 : 0 : parse_bool(const char *key, const char *value, void *args)
2054 : : {
2055 : : int *i = args;
2056 : :
2057 [ # # # # ]: 0 : if (value == NULL || value[0] == '\0') {
2058 : 0 : PMD_DRV_LOG(WARNING, "key:\"%s\", requires a value, which must be 0 or 1", key);
2059 : 0 : return -1;
2060 : : }
2061 [ # # # # ]: 0 : if (value[1] != '\0' || (value[0] != '0' && value[0] != '1')) {
2062 : 0 : PMD_DRV_LOG(WARNING, "invalid value:\"%s\" for key:\"%s\", value must be 0 or 1",
2063 : : value, key);
2064 : 0 : return -1;
2065 : : }
2066 : :
2067 : 0 : *i = (value[0] == '1');
2068 : 0 : return 0;
2069 : : }
2070 : :
2071 : : static int
2072 : 0 : parse_u64(const char *key, const char *value, void *args)
2073 : : {
2074 : : u64 *num = (u64 *)args;
2075 : : u64 tmp;
2076 : :
2077 : 0 : errno = 0;
2078 : 0 : tmp = strtoull(value, NULL, 16);
2079 [ # # ]: 0 : if (errno) {
2080 : 0 : PMD_DRV_LOG(WARNING, "%s: \"%s\" is not a valid u64",
2081 : : key, value);
2082 : 0 : return -1;
2083 : : }
2084 : :
2085 : 0 : *num = tmp;
2086 : :
2087 : 0 : return 0;
2088 : : }
2089 : :
2090 : : static int
2091 : 0 : parse_tx_sched_levels(const char *key, const char *value, void *args)
2092 : : {
2093 : : uint8_t *num = args;
2094 : : long tmp;
2095 : : char *endptr;
2096 : :
2097 : 0 : errno = 0;
2098 : 0 : tmp = strtol(value, &endptr, 0);
2099 : : /* the value needs two stage validation, since the actual number of available
2100 : : * levels is not known at this point. Initially just validate that it is in
2101 : : * the correct range, between 3 and 8. Later validation will check that the
2102 : : * available layers on a particular port is higher than the value specified here.
2103 : : */
2104 [ # # # # ]: 0 : if (errno || *endptr != '\0' ||
2105 [ # # ]: 0 : tmp < (ICE_VSI_LAYER_OFFSET - 1) || tmp >= ICE_TM_MAX_LAYERS) {
2106 : 0 : PMD_DRV_LOG(WARNING, "%s: Invalid value \"%s\", should be in range [%d, %d]",
2107 : : key, value, ICE_VSI_LAYER_OFFSET - 1, ICE_TM_MAX_LAYERS - 1);
2108 : 0 : return -1;
2109 : : }
2110 : :
2111 : 0 : *num = tmp;
2112 : :
2113 : 0 : return 0;
2114 : : }
2115 : :
2116 : : static int
2117 : : lookup_pps_type(const char *pps_name)
2118 : : {
2119 : : static struct {
2120 : : const char *name;
2121 : : enum pps_type type;
2122 : : } pps_type_map[] = {
2123 : : { "pin", PPS_PIN },
2124 : : };
2125 : :
2126 : : uint32_t i;
2127 : :
2128 : : for (i = 0; i < RTE_DIM(pps_type_map); i++) {
2129 : 0 : if (strcmp(pps_name, pps_type_map[i].name) == 0)
2130 : 0 : return pps_type_map[i].type;
2131 : : }
2132 : :
2133 : : return -1;
2134 : : }
2135 : :
2136 : : static int
2137 : 0 : parse_pin_set(const char *input, int pps_type, struct ice_devargs *devargs)
2138 : : {
2139 : : const char *str = input;
2140 : 0 : char *end = NULL;
2141 : : uint32_t idx;
2142 : :
2143 [ # # ]: 0 : while (isblank(*str))
2144 : 0 : str++;
2145 : :
2146 [ # # ]: 0 : if (!isdigit(*str))
2147 : : return -1;
2148 : :
2149 [ # # ]: 0 : if (pps_type == PPS_PIN) {
2150 : 0 : idx = strtoul(str, &end, 10);
2151 [ # # # # ]: 0 : if (end == NULL || idx >= ICE_MAX_PIN_NUM)
2152 : : return -1;
2153 [ # # ]: 0 : while (isblank(*end))
2154 : 0 : end++;
2155 [ # # ]: 0 : if (*end != ']')
2156 : : return -1;
2157 : :
2158 : 0 : devargs->pin_idx = idx;
2159 : 0 : devargs->pps_out_ena = 1;
2160 : :
2161 : 0 : return 0;
2162 : : }
2163 : :
2164 : : return -1;
2165 : : }
2166 : :
2167 : : static int
2168 : 0 : parse_pps_out_parameter(const char *pins, struct ice_devargs *devargs)
2169 : : {
2170 : : const char *pin_start;
2171 : : uint32_t idx;
2172 : : int pps_type;
2173 : : char pps_name[32];
2174 : :
2175 [ # # ]: 0 : while (isblank(*pins))
2176 : 0 : pins++;
2177 : :
2178 : 0 : pins++;
2179 [ # # ]: 0 : while (isblank(*pins))
2180 : 0 : pins++;
2181 [ # # ]: 0 : if (*pins == '\0')
2182 : : return -1;
2183 : :
2184 : 0 : for (idx = 0; ; idx++) {
2185 [ # # # # ]: 0 : if (isblank(pins[idx]) ||
2186 [ # # ]: 0 : pins[idx] == ':' ||
2187 : : pins[idx] == '\0')
2188 : : break;
2189 : :
2190 : 0 : pps_name[idx] = pins[idx];
2191 : : }
2192 [ # # ]: 0 : pps_name[idx] = '\0';
2193 : : pps_type = lookup_pps_type(pps_name);
2194 [ # # ]: 0 : if (pps_type < 0)
2195 : : return -1;
2196 : :
2197 : : pins += idx;
2198 : :
2199 : 0 : pins += strcspn(pins, ":");
2200 [ # # ]: 0 : if (*pins++ != ':')
2201 : : return -1;
2202 [ # # ]: 0 : while (isblank(*pins))
2203 : 0 : pins++;
2204 : :
2205 : : pin_start = pins;
2206 : :
2207 : : while (isblank(*pins))
2208 : : pins++;
2209 : :
2210 [ # # ]: 0 : if (parse_pin_set(pin_start, pps_type, devargs) < 0)
2211 : 0 : return -1;
2212 : :
2213 : : return 0;
2214 : : }
2215 : :
2216 : : static int
2217 : 0 : handle_pps_out_arg(__rte_unused const char *key, const char *value,
2218 : : void *extra_args)
2219 : : {
2220 : : struct ice_devargs *devargs = extra_args;
2221 : :
2222 [ # # ]: 0 : if (value == NULL || extra_args == NULL)
2223 : : return -EINVAL;
2224 : :
2225 [ # # ]: 0 : if (parse_pps_out_parameter(value, devargs) < 0) {
2226 : 0 : PMD_DRV_LOG(ERR,
2227 : : "The GPIO pin parameter is wrong : '%s'",
2228 : : value);
2229 : 0 : return -1;
2230 : : }
2231 : :
2232 : : return 0;
2233 : : }
2234 : :
2235 : : static int
2236 : 0 : ice_parse_mbuf_check(__rte_unused const char *key, const char *value, void *args)
2237 : : {
2238 : : char *cur;
2239 : : char *tmp;
2240 : : int str_len;
2241 : : int valid_len;
2242 : :
2243 : : int ret = 0;
2244 : : uint64_t *mc_flags = args;
2245 : 0 : char *str2 = strdup(value);
2246 [ # # ]: 0 : if (str2 == NULL)
2247 : : return -1;
2248 : :
2249 : 0 : str_len = strlen(str2);
2250 [ # # ]: 0 : if (str_len == 0) {
2251 : : ret = -1;
2252 : 0 : goto err_end;
2253 : : }
2254 : :
2255 : : /* Try stripping the outer square brackets of the parameter string. */
2256 : : str_len = strlen(str2);
2257 [ # # # # ]: 0 : if (str2[0] == '[' && str2[str_len - 1] == ']') {
2258 [ # # ]: 0 : if (str_len < 3) {
2259 : : ret = -1;
2260 : 0 : goto err_end;
2261 : : }
2262 : 0 : valid_len = str_len - 2;
2263 : 0 : memmove(str2, str2 + 1, valid_len);
2264 : 0 : memset(str2 + valid_len, '\0', 2);
2265 : : }
2266 : :
2267 : 0 : cur = strtok_r(str2, ",", &tmp);
2268 [ # # ]: 0 : while (cur != NULL) {
2269 [ # # ]: 0 : if (!strcmp(cur, "mbuf"))
2270 : 0 : *mc_flags |= ICE_MBUF_CHECK_F_TX_MBUF;
2271 [ # # ]: 0 : else if (!strcmp(cur, "size"))
2272 : 0 : *mc_flags |= ICE_MBUF_CHECK_F_TX_SIZE;
2273 [ # # ]: 0 : else if (!strcmp(cur, "segment"))
2274 : 0 : *mc_flags |= ICE_MBUF_CHECK_F_TX_SEGMENT;
2275 [ # # ]: 0 : else if (!strcmp(cur, "offload"))
2276 : 0 : *mc_flags |= ICE_MBUF_CHECK_F_TX_OFFLOAD;
2277 : : else
2278 : 0 : PMD_DRV_LOG(ERR, "Unsupported diagnostic type: %s", cur);
2279 : 0 : cur = strtok_r(NULL, ",", &tmp);
2280 : : }
2281 : :
2282 : 0 : err_end:
2283 : 0 : free(str2);
2284 : 0 : return ret;
2285 : : }
2286 : :
2287 : 0 : static int ice_parse_devargs(struct rte_eth_dev *dev)
2288 : : {
2289 : 0 : struct ice_adapter *ad =
2290 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2291 : 0 : struct rte_devargs *devargs = dev->device->devargs;
2292 : : struct rte_kvargs *kvlist;
2293 : : int ret;
2294 : :
2295 [ # # ]: 0 : if (devargs == NULL)
2296 : : return 0;
2297 : :
2298 : 0 : kvlist = rte_kvargs_parse(devargs->args, ice_valid_args);
2299 [ # # ]: 0 : if (kvlist == NULL) {
2300 : 0 : PMD_INIT_LOG(ERR, "Invalid kvargs key");
2301 : 0 : return -EINVAL;
2302 : : }
2303 : :
2304 : 0 : ad->devargs.proto_xtr_dflt = PROTO_XTR_NONE;
2305 : 0 : memset(ad->devargs.proto_xtr, PROTO_XTR_NONE,
2306 : : sizeof(ad->devargs.proto_xtr));
2307 : :
2308 : 0 : ret = rte_kvargs_process(kvlist, ICE_PROTO_XTR_ARG,
2309 : 0 : &handle_proto_xtr_arg, &ad->devargs);
2310 [ # # ]: 0 : if (ret)
2311 : 0 : goto bail;
2312 : :
2313 : 0 : ret = rte_kvargs_process(kvlist, ICE_FIELD_OFFS_ARG,
2314 : 0 : &handle_field_offs_arg, &ad->devargs.xtr_field_offs);
2315 [ # # ]: 0 : if (ret)
2316 : 0 : goto bail;
2317 : :
2318 : 0 : ret = rte_kvargs_process(kvlist, ICE_FIELD_NAME_ARG,
2319 : 0 : &handle_field_name_arg, &ad->devargs.xtr_field_name);
2320 [ # # ]: 0 : if (ret)
2321 : 0 : goto bail;
2322 : :
2323 : 0 : ret = rte_kvargs_process(kvlist, ICE_SAFE_MODE_SUPPORT_ARG,
2324 : 0 : &parse_bool, &ad->devargs.safe_mode_support);
2325 [ # # ]: 0 : if (ret)
2326 : 0 : goto bail;
2327 : :
2328 : 0 : ret = rte_kvargs_process(kvlist, ICE_DEFAULT_MAC_DISABLE,
2329 : 0 : &parse_bool, &ad->devargs.default_mac_disable);
2330 [ # # ]: 0 : if (ret)
2331 : 0 : goto bail;
2332 : :
2333 : 0 : ret = rte_kvargs_process(kvlist, ICE_HW_DEBUG_MASK_ARG,
2334 : 0 : &parse_u64, &ad->hw.debug_mask);
2335 [ # # ]: 0 : if (ret)
2336 : 0 : goto bail;
2337 : :
2338 : 0 : ret = rte_kvargs_process(kvlist, ICE_ONE_PPS_OUT_ARG,
2339 : : &handle_pps_out_arg, &ad->devargs);
2340 [ # # ]: 0 : if (ret)
2341 : 0 : goto bail;
2342 : :
2343 : 0 : ret = rte_kvargs_process(kvlist, ICE_MBUF_CHECK_ARG,
2344 : 0 : &ice_parse_mbuf_check, &ad->devargs.mbuf_check);
2345 [ # # ]: 0 : if (ret)
2346 : 0 : goto bail;
2347 : :
2348 : 0 : ret = rte_kvargs_process(kvlist, ICE_RX_LOW_LATENCY_ARG,
2349 : 0 : &parse_bool, &ad->devargs.rx_low_latency);
2350 [ # # ]: 0 : if (ret)
2351 : 0 : goto bail;
2352 : :
2353 : 0 : ret = rte_kvargs_process(kvlist, ICE_DDP_FILENAME_ARG,
2354 : 0 : &handle_ddp_filename_arg, &ad->devargs.ddp_filename);
2355 [ # # ]: 0 : if (ret)
2356 : 0 : goto bail;
2357 : :
2358 : 0 : ret = rte_kvargs_process(kvlist, ICE_DDP_LOAD_SCHED_ARG,
2359 : 0 : &parse_bool, &ad->devargs.ddp_load_sched);
2360 [ # # ]: 0 : if (ret)
2361 : 0 : goto bail;
2362 : :
2363 : 0 : ret = rte_kvargs_process(kvlist, ICE_TM_LEVELS_ARG,
2364 : 0 : &parse_tx_sched_levels, &ad->devargs.tm_exposed_levels);
2365 [ # # ]: 0 : if (ret)
2366 : 0 : goto bail;
2367 : :
2368 : 0 : bail:
2369 : 0 : rte_kvargs_free(kvlist);
2370 : 0 : return ret;
2371 : : }
2372 : :
2373 : : static int
2374 : 0 : ice_get_hw_res(struct ice_hw *hw, uint16_t res_type,
2375 : : uint16_t num, uint16_t desc_id,
2376 : : uint16_t *prof_buf, uint16_t *num_prof)
2377 : : {
2378 : : struct ice_aqc_res_elem *resp_buf;
2379 : : int ret;
2380 : : uint16_t buf_len;
2381 : : bool res_shared = 1;
2382 : : struct ice_aq_desc aq_desc;
2383 : : struct ice_sq_cd *cd = NULL;
2384 : : struct ice_aqc_get_allocd_res_desc *cmd =
2385 : : &aq_desc.params.get_res_desc;
2386 : :
2387 : 0 : buf_len = sizeof(*resp_buf) * num;
2388 : 0 : resp_buf = ice_malloc(hw, buf_len);
2389 [ # # ]: 0 : if (!resp_buf)
2390 : : return -ENOMEM;
2391 : :
2392 : 0 : ice_fill_dflt_direct_cmd_desc(&aq_desc,
2393 : : ice_aqc_opc_get_allocd_res_desc);
2394 : :
2395 : 0 : cmd->ops.cmd.res = CPU_TO_LE16(((res_type << ICE_AQC_RES_TYPE_S) &
2396 : : ICE_AQC_RES_TYPE_M) | (res_shared ?
2397 : : ICE_AQC_RES_TYPE_FLAG_SHARED : 0));
2398 : 0 : cmd->ops.cmd.first_desc = CPU_TO_LE16(desc_id);
2399 : :
2400 : 0 : ret = ice_aq_send_cmd(hw, &aq_desc, resp_buf, buf_len, cd);
2401 [ # # ]: 0 : if (!ret)
2402 : 0 : *num_prof = LE16_TO_CPU(cmd->ops.resp.num_desc);
2403 : : else
2404 : 0 : goto exit;
2405 : :
2406 [ # # ]: 0 : ice_memcpy(prof_buf, resp_buf, sizeof(*resp_buf) *
2407 : : (*num_prof), ICE_NONDMA_TO_NONDMA);
2408 : :
2409 : 0 : exit:
2410 : 0 : rte_free(resp_buf);
2411 : 0 : return ret;
2412 : : }
2413 : : static int
2414 : 0 : ice_cleanup_resource(struct ice_hw *hw, uint16_t res_type)
2415 : : {
2416 : : int ret;
2417 : : uint16_t prof_id;
2418 : : uint16_t prof_buf[ICE_MAX_RES_DESC_NUM];
2419 : : uint16_t first_desc = 1;
2420 : 0 : uint16_t num_prof = 0;
2421 : :
2422 : 0 : ret = ice_get_hw_res(hw, res_type, ICE_MAX_RES_DESC_NUM,
2423 : : first_desc, prof_buf, &num_prof);
2424 [ # # ]: 0 : if (ret) {
2425 : 0 : PMD_INIT_LOG(ERR, "Failed to get fxp resource");
2426 : 0 : return ret;
2427 : : }
2428 : :
2429 [ # # ]: 0 : for (prof_id = 0; prof_id < num_prof; prof_id++) {
2430 : 0 : ret = ice_free_hw_res(hw, res_type, 1, &prof_buf[prof_id]);
2431 [ # # ]: 0 : if (ret) {
2432 : 0 : PMD_INIT_LOG(ERR, "Failed to free fxp resource");
2433 : 0 : return ret;
2434 : : }
2435 : : }
2436 : : return 0;
2437 : : }
2438 : :
2439 : : static int
2440 : 0 : ice_reset_fxp_resource(struct ice_hw *hw)
2441 : : {
2442 : : int ret;
2443 : :
2444 : 0 : ret = ice_cleanup_resource(hw, ICE_AQC_RES_TYPE_FD_PROF_BLDR_PROFID);
2445 [ # # ]: 0 : if (ret) {
2446 : 0 : PMD_INIT_LOG(ERR, "Failed to clearup fdir resource");
2447 : 0 : return ret;
2448 : : }
2449 : :
2450 : 0 : ret = ice_cleanup_resource(hw, ICE_AQC_RES_TYPE_HASH_PROF_BLDR_PROFID);
2451 [ # # ]: 0 : if (ret) {
2452 : 0 : PMD_INIT_LOG(ERR, "Failed to clearup rss resource");
2453 : 0 : return ret;
2454 : : }
2455 : :
2456 : : return 0;
2457 : : }
2458 : :
2459 : : static void
2460 : : ice_rss_ctx_init(struct ice_pf *pf)
2461 : : {
2462 : 0 : memset(&pf->hash_ctx, 0, sizeof(pf->hash_ctx));
2463 : : }
2464 : :
2465 : : static uint64_t
2466 : : ice_get_supported_rxdid(struct ice_hw *hw)
2467 : : {
2468 : : uint64_t supported_rxdid = 0; /* bitmap for supported RXDID */
2469 : : uint32_t regval;
2470 : : int i;
2471 : :
2472 : : supported_rxdid |= RTE_BIT64(ICE_RXDID_LEGACY_1);
2473 : :
2474 [ # # ]: 0 : for (i = ICE_RXDID_FLEX_NIC; i < ICE_FLEX_DESC_RXDID_MAX_NUM; i++) {
2475 : 0 : regval = ICE_READ_REG(hw, GLFLXP_RXDID_FLAGS(i, 0));
2476 : 0 : if ((regval >> GLFLXP_RXDID_FLAGS_FLEXIFLAG_4N_S)
2477 [ # # ]: 0 : & GLFLXP_RXDID_FLAGS_FLEXIFLAG_4N_M)
2478 : 0 : supported_rxdid |= RTE_BIT64(i);
2479 : : }
2480 : : return supported_rxdid;
2481 : : }
2482 : :
2483 : 0 : static void ice_ptp_init_info(struct rte_eth_dev *dev)
2484 : : {
2485 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2486 : : struct ice_adapter *ad =
2487 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2488 : :
2489 [ # # # # ]: 0 : switch (hw->phy_model) {
2490 : 0 : case ICE_PHY_ETH56G:
2491 : 0 : ad->ptp_tx_block = hw->pf_id;
2492 : 0 : ad->ptp_tx_index = 0;
2493 : 0 : break;
2494 : 0 : case ICE_PHY_E810:
2495 : : case ICE_PHY_E830:
2496 : 0 : ad->ptp_tx_block = hw->port_info->lport;
2497 : 0 : ad->ptp_tx_index = 0;
2498 : 0 : break;
2499 : 0 : case ICE_PHY_E822:
2500 : 0 : ad->ptp_tx_block = hw->pf_id / ICE_PORTS_PER_QUAD;
2501 : 0 : ad->ptp_tx_index = (hw->pf_id % ICE_PORTS_PER_QUAD) *
2502 : : ICE_PORTS_PER_PHY_E822 * ICE_QUADS_PER_PHY_E822;
2503 : 0 : break;
2504 : 0 : default:
2505 : 0 : PMD_DRV_LOG(WARNING, "Unsupported PHY model");
2506 : 0 : break;
2507 : : }
2508 : 0 : }
2509 : :
2510 : : static int
2511 : 0 : ice_dev_init(struct rte_eth_dev *dev)
2512 : : {
2513 : : struct rte_pci_device *pci_dev;
2514 : : struct rte_intr_handle *intr_handle;
2515 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2516 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
2517 : : struct ice_adapter *ad =
2518 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2519 : : struct ice_vsi *vsi;
2520 : : int ret;
2521 : : #ifndef RTE_EXEC_ENV_WINDOWS
2522 : : off_t pos;
2523 : : uint32_t dsn_low, dsn_high;
2524 : : uint64_t dsn;
2525 : : bool use_dsn;
2526 : : #endif
2527 : :
2528 : 0 : dev->dev_ops = &ice_eth_dev_ops;
2529 : 0 : dev->rx_queue_count = ice_rx_queue_count;
2530 : 0 : dev->rx_descriptor_status = ice_rx_descriptor_status;
2531 : 0 : dev->tx_descriptor_status = ice_tx_descriptor_status;
2532 : 0 : dev->rx_pkt_burst = ice_recv_pkts;
2533 : 0 : dev->tx_pkt_burst = ice_xmit_pkts;
2534 : 0 : dev->tx_pkt_prepare = ice_prep_pkts;
2535 : :
2536 : : /* for secondary processes, we don't initialise any further as primary
2537 : : * has already done this work.
2538 : : */
2539 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY) {
2540 : 0 : ice_set_rx_function(dev);
2541 : 0 : ice_set_tx_function(dev);
2542 : 0 : return 0;
2543 : : }
2544 : :
2545 : 0 : dev->data->dev_flags |= RTE_ETH_DEV_AUTOFILL_QUEUE_XSTATS;
2546 : :
2547 : 0 : ice_set_default_ptype_table(dev);
2548 : 0 : pci_dev = RTE_DEV_TO_PCI(dev->device);
2549 : 0 : intr_handle = pci_dev->intr_handle;
2550 : :
2551 : 0 : pf->adapter = ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2552 : 0 : pf->dev_data = dev->data;
2553 : 0 : hw->back = pf->adapter;
2554 : 0 : hw->hw_addr = (uint8_t *)pci_dev->mem_resource[0].addr;
2555 : 0 : hw->vendor_id = pci_dev->id.vendor_id;
2556 : 0 : hw->device_id = pci_dev->id.device_id;
2557 : 0 : hw->subsystem_vendor_id = pci_dev->id.subsystem_vendor_id;
2558 : 0 : hw->subsystem_device_id = pci_dev->id.subsystem_device_id;
2559 : 0 : hw->bus.device = pci_dev->addr.devid;
2560 : 0 : hw->bus.func = pci_dev->addr.function;
2561 : :
2562 : 0 : ret = ice_parse_devargs(dev);
2563 [ # # ]: 0 : if (ret) {
2564 : 0 : PMD_INIT_LOG(ERR, "Failed to parse devargs");
2565 : 0 : return -EINVAL;
2566 : : }
2567 : :
2568 : : ice_init_controlq_parameter(hw);
2569 : :
2570 : 0 : ret = ice_init_hw(hw);
2571 [ # # ]: 0 : if (ret) {
2572 : 0 : PMD_INIT_LOG(ERR, "Failed to initialize HW");
2573 : 0 : return -EINVAL;
2574 : : }
2575 : :
2576 : : #ifndef RTE_EXEC_ENV_WINDOWS
2577 : : use_dsn = false;
2578 : : dsn = 0;
2579 : 0 : pos = rte_pci_find_ext_capability(pci_dev, RTE_PCI_EXT_CAP_ID_DSN);
2580 [ # # ]: 0 : if (pos) {
2581 [ # # # # ]: 0 : if (rte_pci_read_config(pci_dev, &dsn_low, 4, pos + 4) < 0 ||
2582 : 0 : rte_pci_read_config(pci_dev, &dsn_high, 4, pos + 8) < 0) {
2583 : 0 : PMD_INIT_LOG(ERR, "Failed to read pci config space");
2584 : : } else {
2585 : : use_dsn = true;
2586 : 0 : dsn = (uint64_t)dsn_high << 32 | dsn_low;
2587 : : }
2588 : : } else {
2589 : 0 : PMD_INIT_LOG(ERR, "Failed to read device serial number");
2590 : : }
2591 : :
2592 : 0 : ret = ice_load_pkg(pf->adapter, use_dsn, dsn);
2593 [ # # ]: 0 : if (ret == 0) {
2594 : 0 : ret = ice_init_hw_tbls(hw);
2595 [ # # ]: 0 : if (ret) {
2596 : 0 : PMD_INIT_LOG(ERR, "ice_init_hw_tbls failed: %d", ret);
2597 : 0 : rte_free(hw->pkg_copy);
2598 : : }
2599 : : }
2600 : :
2601 [ # # ]: 0 : if (ret) {
2602 [ # # ]: 0 : if (ad->devargs.safe_mode_support == 0) {
2603 : 0 : PMD_INIT_LOG(ERR, "Failed to load the DDP package,"
2604 : : "Use safe-mode-support=1 to enter Safe Mode");
2605 : 0 : goto err_init_fw;
2606 : : }
2607 : :
2608 : 0 : PMD_INIT_LOG(WARNING, "Failed to load the DDP package,"
2609 : : "Entering Safe Mode");
2610 : 0 : ad->is_safe_mode = 1;
2611 : : }
2612 : : #endif
2613 : :
2614 : 0 : PMD_INIT_LOG(INFO, "FW %d.%d.%05d API %d.%d",
2615 : : hw->fw_maj_ver, hw->fw_min_ver, hw->fw_build,
2616 : : hw->api_maj_ver, hw->api_min_ver);
2617 : :
2618 : 0 : ice_pf_sw_init(dev);
2619 : 0 : ret = ice_init_mac_address(dev);
2620 [ # # ]: 0 : if (ret) {
2621 : 0 : PMD_INIT_LOG(ERR, "Failed to initialize mac address");
2622 : 0 : goto err_init_mac;
2623 : : }
2624 : :
2625 : 0 : ret = ice_res_pool_init(&pf->msix_pool, 1,
2626 : 0 : hw->func_caps.common_cap.num_msix_vectors - 1);
2627 [ # # ]: 0 : if (ret) {
2628 : 0 : PMD_INIT_LOG(ERR, "Failed to init MSIX pool");
2629 : 0 : goto err_msix_pool_init;
2630 : : }
2631 : :
2632 : 0 : ret = ice_pf_setup(pf);
2633 [ # # ]: 0 : if (ret) {
2634 : 0 : PMD_INIT_LOG(ERR, "Failed to setup PF");
2635 : 0 : goto err_pf_setup;
2636 : : }
2637 : :
2638 : 0 : ret = ice_send_driver_ver(hw);
2639 [ # # ]: 0 : if (ret) {
2640 : 0 : PMD_INIT_LOG(ERR, "Failed to send driver version");
2641 : 0 : goto err_pf_setup;
2642 : : }
2643 : :
2644 : 0 : vsi = pf->main_vsi;
2645 : :
2646 : 0 : ret = ice_aq_stop_lldp(hw, true, false, NULL);
2647 [ # # ]: 0 : if (ret != ICE_SUCCESS)
2648 : 0 : PMD_INIT_LOG(DEBUG, "lldp has already stopped");
2649 : 0 : ret = ice_init_dcb(hw, true);
2650 [ # # ]: 0 : if (ret != ICE_SUCCESS)
2651 : 0 : PMD_INIT_LOG(DEBUG, "Failed to init DCB");
2652 : : /* Forward LLDP packets to default VSI */
2653 : 0 : ret = ice_lldp_fltr_add_remove(hw, vsi->vsi_id, true);
2654 [ # # ]: 0 : if (ret != ICE_SUCCESS)
2655 : 0 : PMD_INIT_LOG(DEBUG, "Failed to cfg lldp");
2656 : : /* register callback func to eal lib */
2657 : 0 : rte_intr_callback_register(intr_handle,
2658 : : ice_interrupt_handler, dev);
2659 : :
2660 : : ice_pf_enable_irq0(hw);
2661 : :
2662 : : /* enable uio intr after callback register */
2663 : 0 : rte_intr_enable(intr_handle);
2664 : :
2665 : : /* get base queue pairs index in the device */
2666 : 0 : ice_base_queue_get(pf);
2667 : :
2668 : : /* Initialize RSS context for gtpu_eh */
2669 : : ice_rss_ctx_init(pf);
2670 : :
2671 : : /* Initialize TM configuration */
2672 : 0 : ice_tm_conf_init(dev);
2673 : :
2674 : : /* Initialize PHY model */
2675 : 0 : ice_ptp_init_phy_model(hw);
2676 : :
2677 : : /* Initialize PTP info */
2678 : 0 : ice_ptp_init_info(dev);
2679 : :
2680 [ # # ]: 0 : if (hw->phy_model == ICE_PHY_E822) {
2681 : 0 : ret = ice_start_phy_timer_e822(hw, hw->pf_id, true);
2682 [ # # ]: 0 : if (ret)
2683 : 0 : PMD_INIT_LOG(ERR, "Failed to start phy timer");
2684 : : }
2685 : :
2686 [ # # ]: 0 : if (!ad->is_safe_mode) {
2687 : 0 : ret = ice_flow_init(ad);
2688 [ # # ]: 0 : if (ret) {
2689 : 0 : PMD_INIT_LOG(ERR, "Failed to initialize flow");
2690 : 0 : goto err_flow_init;
2691 : : }
2692 : : }
2693 : :
2694 : 0 : ret = ice_reset_fxp_resource(hw);
2695 [ # # ]: 0 : if (ret) {
2696 : 0 : PMD_INIT_LOG(ERR, "Failed to reset fxp resource");
2697 : 0 : goto err_flow_init;
2698 : : }
2699 : :
2700 : 0 : pf->supported_rxdid = ice_get_supported_rxdid(hw);
2701 : :
2702 : : /* reset all stats of the device, including pf and main vsi */
2703 : 0 : ice_stats_reset(dev);
2704 : :
2705 : 0 : return 0;
2706 : :
2707 : 0 : err_flow_init:
2708 : 0 : ice_flow_uninit(ad);
2709 : 0 : rte_intr_disable(intr_handle);
2710 : : ice_pf_disable_irq0(hw);
2711 : 0 : rte_intr_callback_unregister(intr_handle,
2712 : : ice_interrupt_handler, dev);
2713 : 0 : err_pf_setup:
2714 : 0 : ice_res_pool_destroy(&pf->msix_pool);
2715 : 0 : err_msix_pool_init:
2716 : 0 : rte_free(dev->data->mac_addrs);
2717 : 0 : dev->data->mac_addrs = NULL;
2718 : 0 : err_init_mac:
2719 : 0 : rte_free(pf->proto_xtr);
2720 : : #ifndef RTE_EXEC_ENV_WINDOWS
2721 : 0 : err_init_fw:
2722 : : #endif
2723 : 0 : ice_deinit_hw(hw);
2724 : :
2725 : 0 : return ret;
2726 : : }
2727 : :
2728 : : int
2729 : 0 : ice_release_vsi(struct ice_vsi *vsi)
2730 : : {
2731 : : struct ice_hw *hw;
2732 : : struct ice_vsi_ctx vsi_ctx;
2733 : : int ret, error = 0;
2734 : :
2735 [ # # ]: 0 : if (!vsi)
2736 : : return error;
2737 : :
2738 : 0 : hw = ICE_VSI_TO_HW(vsi);
2739 : :
2740 : 0 : ice_remove_all_mac_vlan_filters(vsi);
2741 : :
2742 : : memset(&vsi_ctx, 0, sizeof(vsi_ctx));
2743 : :
2744 : 0 : vsi_ctx.vsi_num = vsi->vsi_id;
2745 : 0 : vsi_ctx.info = vsi->info;
2746 : 0 : ret = ice_free_vsi(hw, vsi->idx, &vsi_ctx, false, NULL);
2747 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
2748 : 0 : PMD_INIT_LOG(ERR, "Failed to free vsi by aq, %u", vsi->vsi_id);
2749 : : error = -1;
2750 : : }
2751 : :
2752 : 0 : rte_free(vsi->rss_lut);
2753 : 0 : rte_free(vsi->rss_key);
2754 : 0 : rte_free(vsi);
2755 : 0 : return error;
2756 : : }
2757 : :
2758 : : void
2759 : 0 : ice_vsi_disable_queues_intr(struct ice_vsi *vsi)
2760 : : {
2761 : 0 : struct rte_eth_dev *dev = &rte_eth_devices[vsi->adapter->pf.dev_data->port_id];
2762 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
2763 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
2764 : : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
2765 : : uint16_t msix_intr, i;
2766 : :
2767 : : /* disable interrupt and also clear all the exist config */
2768 [ # # ]: 0 : for (i = 0; i < vsi->nb_qps; i++) {
2769 : 0 : ICE_WRITE_REG(hw, QINT_TQCTL(vsi->base_queue + i), 0);
2770 : 0 : ICE_WRITE_REG(hw, QINT_RQCTL(vsi->base_queue + i), 0);
2771 : : rte_wmb();
2772 : : }
2773 : :
2774 [ # # ]: 0 : if (rte_intr_allow_others(intr_handle))
2775 : : /* vfio-pci */
2776 [ # # ]: 0 : for (i = 0; i < vsi->nb_msix; i++) {
2777 : 0 : msix_intr = vsi->msix_intr + i;
2778 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr),
2779 : : GLINT_DYN_CTL_WB_ON_ITR_M);
2780 : : }
2781 : : else
2782 : : /* igb_uio */
2783 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0), GLINT_DYN_CTL_WB_ON_ITR_M);
2784 : 0 : }
2785 : :
2786 : : static int
2787 : 0 : ice_dev_stop(struct rte_eth_dev *dev)
2788 : : {
2789 : 0 : struct rte_eth_dev_data *data = dev->data;
2790 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
2791 : 0 : struct ice_vsi *main_vsi = pf->main_vsi;
2792 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
2793 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
2794 : : uint16_t i;
2795 : :
2796 : : /* avoid stopping again */
2797 [ # # ]: 0 : if (pf->adapter_stopped)
2798 : : return 0;
2799 : :
2800 : : /* stop and clear all Rx queues */
2801 [ # # ]: 0 : for (i = 0; i < data->nb_rx_queues; i++)
2802 : 0 : ice_rx_queue_stop(dev, i);
2803 : :
2804 : : /* stop and clear all Tx queues */
2805 [ # # ]: 0 : for (i = 0; i < data->nb_tx_queues; i++)
2806 : 0 : ice_tx_queue_stop(dev, i);
2807 : :
2808 : : /* disable all queue interrupts */
2809 : 0 : ice_vsi_disable_queues_intr(main_vsi);
2810 : :
2811 [ # # ]: 0 : if (pf->init_link_up)
2812 : : ice_dev_set_link_up(dev);
2813 : : else
2814 : : ice_dev_set_link_down(dev);
2815 : :
2816 : : /* Clean datapath event and queue/vec mapping */
2817 : 0 : rte_intr_efd_disable(intr_handle);
2818 : 0 : rte_intr_vec_list_free(intr_handle);
2819 : :
2820 : 0 : pf->adapter_stopped = true;
2821 : 0 : dev->data->dev_started = 0;
2822 : :
2823 : 0 : return 0;
2824 : : }
2825 : :
2826 : : static int
2827 : 0 : ice_dev_close(struct rte_eth_dev *dev)
2828 : : {
2829 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
2830 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2831 : 0 : struct rte_pci_device *pci_dev = RTE_ETH_DEV_TO_PCI(dev);
2832 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
2833 : : struct ice_adapter *ad =
2834 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2835 : : int ret;
2836 : : uint32_t val;
2837 : 0 : uint8_t timer = hw->func_caps.ts_func_info.tmr_index_owned;
2838 : 0 : uint32_t pin_idx = ad->devargs.pin_idx;
2839 : :
2840 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY)
2841 : : return 0;
2842 : :
2843 : : /* Since stop will make link down, then the link event will be
2844 : : * triggered, disable the irq firstly.
2845 : : */
2846 : : ice_pf_disable_irq0(hw);
2847 : :
2848 : : /* Unregister callback func from eal lib, use sync version to
2849 : : * make sure all active interrupt callbacks is done, then it's
2850 : : * safe to free all resources.
2851 : : */
2852 : 0 : rte_intr_callback_unregister_sync(intr_handle,
2853 : : ice_interrupt_handler, dev);
2854 : :
2855 : 0 : ret = ice_dev_stop(dev);
2856 : :
2857 [ # # ]: 0 : if (!ad->is_safe_mode)
2858 : 0 : ice_flow_uninit(ad);
2859 : :
2860 : : /* release all queue resource */
2861 : 0 : ice_free_queues(dev);
2862 : :
2863 : 0 : ice_res_pool_destroy(&pf->msix_pool);
2864 : 0 : ice_release_vsi(pf->main_vsi);
2865 : 0 : ice_sched_cleanup_all(hw);
2866 : 0 : ice_free_hw_tbls(hw);
2867 : 0 : rte_free(hw->port_info);
2868 : 0 : hw->port_info = NULL;
2869 : 0 : free((void *)(uintptr_t)ad->devargs.ddp_filename);
2870 : 0 : ad->devargs.ddp_filename = NULL;
2871 : 0 : ice_shutdown_all_ctrlq(hw, true);
2872 : 0 : rte_free(pf->proto_xtr);
2873 : 0 : pf->proto_xtr = NULL;
2874 : :
2875 : : /* Uninit TM configuration */
2876 : 0 : ice_tm_conf_uninit(dev);
2877 : :
2878 [ # # ]: 0 : if (ad->devargs.pps_out_ena) {
2879 : 0 : ICE_WRITE_REG(hw, GLTSYN_AUX_OUT(pin_idx, timer), 0);
2880 : 0 : ICE_WRITE_REG(hw, GLTSYN_CLKO(pin_idx, timer), 0);
2881 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_L(pin_idx, timer), 0);
2882 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_H(pin_idx, timer), 0);
2883 : :
2884 : : val = GLGEN_GPIO_CTL_PIN_DIR_M;
2885 : 0 : ICE_WRITE_REG(hw, GLGEN_GPIO_CTL(pin_idx), val);
2886 : : }
2887 : :
2888 : : /* disable uio intr before callback unregister */
2889 : 0 : rte_intr_disable(intr_handle);
2890 : :
2891 : 0 : return ret;
2892 : : }
2893 : :
2894 : : static int
2895 : 0 : ice_dev_uninit(struct rte_eth_dev *dev)
2896 : : {
2897 : 0 : ice_dev_close(dev);
2898 : :
2899 : 0 : return 0;
2900 : : }
2901 : :
2902 : : static bool
2903 : : is_hash_cfg_valid(struct ice_rss_hash_cfg *cfg)
2904 : : {
2905 [ # # # # ]: 0 : return (cfg->hash_flds != 0 && cfg->addl_hdrs != 0) ? true : false;
2906 : : }
2907 : :
2908 : : static void
2909 : : hash_cfg_reset(struct ice_rss_hash_cfg *cfg)
2910 : : {
2911 : 0 : cfg->hash_flds = 0;
2912 : 0 : cfg->addl_hdrs = 0;
2913 : 0 : cfg->symm = 0;
2914 : 0 : cfg->hdr_type = ICE_RSS_OUTER_HEADERS;
2915 : 0 : }
2916 : :
2917 : : static int
2918 : 0 : ice_hash_moveout(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
2919 : : {
2920 : : int status;
2921 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
2922 [ # # ]: 0 : struct ice_vsi *vsi = pf->main_vsi;
2923 : :
2924 [ # # ]: 0 : if (!is_hash_cfg_valid(cfg))
2925 : : return -ENOENT;
2926 : :
2927 : 0 : status = ice_rem_rss_cfg(hw, vsi->idx, cfg);
2928 [ # # ]: 0 : if (status && status != ICE_ERR_DOES_NOT_EXIST) {
2929 : 0 : PMD_DRV_LOG(ERR,
2930 : : "ice_rem_rss_cfg failed for VSI:%d, error:%d",
2931 : : vsi->idx, status);
2932 : 0 : return -EBUSY;
2933 : : }
2934 : :
2935 : : return 0;
2936 : : }
2937 : :
2938 : : static int
2939 : 0 : ice_hash_moveback(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
2940 : : {
2941 : : int status;
2942 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
2943 [ # # ]: 0 : struct ice_vsi *vsi = pf->main_vsi;
2944 : :
2945 [ # # ]: 0 : if (!is_hash_cfg_valid(cfg))
2946 : : return -ENOENT;
2947 : :
2948 : 0 : status = ice_add_rss_cfg(hw, vsi->idx, cfg);
2949 [ # # ]: 0 : if (status) {
2950 : 0 : PMD_DRV_LOG(ERR,
2951 : : "ice_add_rss_cfg failed for VSI:%d, error:%d",
2952 : : vsi->idx, status);
2953 : 0 : return -EBUSY;
2954 : : }
2955 : :
2956 : : return 0;
2957 : : }
2958 : :
2959 : : static int
2960 : : ice_hash_remove(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
2961 : : {
2962 : : int ret;
2963 : :
2964 : 0 : ret = ice_hash_moveout(pf, cfg);
2965 [ # # # # : 0 : if (ret && (ret != -ENOENT))
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # ]
2966 : : return ret;
2967 : :
2968 : : hash_cfg_reset(cfg);
2969 : :
2970 : 0 : return 0;
2971 : : }
2972 : :
2973 : : static int
2974 : 0 : ice_add_rss_cfg_pre_gtpu(struct ice_pf *pf, struct ice_hash_gtpu_ctx *ctx,
2975 : : u8 ctx_idx)
2976 : : {
2977 : : int ret;
2978 : :
2979 [ # # # # : 0 : switch (ctx_idx) {
# # # # ]
2980 : 0 : case ICE_HASH_GTPU_CTX_EH_IP:
2981 : 0 : ret = ice_hash_remove(pf,
2982 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
2983 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2984 : : return ret;
2985 : :
2986 : 0 : ret = ice_hash_remove(pf,
2987 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
2988 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2989 : : return ret;
2990 : :
2991 : 0 : ret = ice_hash_remove(pf,
2992 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
2993 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2994 : : return ret;
2995 : :
2996 : 0 : ret = ice_hash_remove(pf,
2997 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
2998 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2999 : : return ret;
3000 : :
3001 : 0 : ret = ice_hash_remove(pf,
3002 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
3003 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3004 : : return ret;
3005 : :
3006 : 0 : ret = ice_hash_remove(pf,
3007 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
3008 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3009 : : return ret;
3010 : :
3011 : 0 : ret = ice_hash_remove(pf,
3012 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
3013 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3014 : : return ret;
3015 : :
3016 : 0 : ret = ice_hash_remove(pf,
3017 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
3018 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3019 : 0 : return ret;
3020 : :
3021 : : break;
3022 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_UDP:
3023 : 0 : ret = ice_hash_remove(pf,
3024 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
3025 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3026 : : return ret;
3027 : :
3028 : 0 : ret = ice_hash_remove(pf,
3029 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
3030 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3031 : : return ret;
3032 : :
3033 : 0 : ret = ice_hash_moveout(pf,
3034 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
3035 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3036 : : return ret;
3037 : :
3038 : 0 : ret = ice_hash_moveout(pf,
3039 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
3040 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3041 : : return ret;
3042 : :
3043 : 0 : ret = ice_hash_moveout(pf,
3044 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
3045 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3046 : : return ret;
3047 : :
3048 : 0 : ret = ice_hash_moveout(pf,
3049 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
3050 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3051 : 0 : return ret;
3052 : :
3053 : : break;
3054 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_TCP:
3055 : 0 : ret = ice_hash_remove(pf,
3056 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
3057 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3058 : : return ret;
3059 : :
3060 : 0 : ret = ice_hash_remove(pf,
3061 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
3062 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3063 : : return ret;
3064 : :
3065 : 0 : ret = ice_hash_moveout(pf,
3066 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
3067 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3068 : : return ret;
3069 : :
3070 : 0 : ret = ice_hash_moveout(pf,
3071 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
3072 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3073 : : return ret;
3074 : :
3075 : 0 : ret = ice_hash_moveout(pf,
3076 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
3077 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3078 : : return ret;
3079 : :
3080 : 0 : ret = ice_hash_moveout(pf,
3081 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
3082 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3083 : 0 : return ret;
3084 : :
3085 : : break;
3086 : 0 : case ICE_HASH_GTPU_CTX_UP_IP:
3087 : 0 : ret = ice_hash_remove(pf,
3088 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
3089 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3090 : : return ret;
3091 : :
3092 : 0 : ret = ice_hash_remove(pf,
3093 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
3094 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3095 : : return ret;
3096 : :
3097 : 0 : ret = ice_hash_moveout(pf,
3098 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
3099 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3100 : : return ret;
3101 : :
3102 : 0 : ret = ice_hash_moveout(pf,
3103 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
3104 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3105 : : return ret;
3106 : :
3107 : 0 : ret = ice_hash_moveout(pf,
3108 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
3109 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3110 : 0 : return ret;
3111 : :
3112 : : break;
3113 : 0 : case ICE_HASH_GTPU_CTX_UP_IP_UDP:
3114 : : case ICE_HASH_GTPU_CTX_UP_IP_TCP:
3115 : 0 : ret = ice_hash_moveout(pf,
3116 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
3117 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3118 : : return ret;
3119 : :
3120 : 0 : ret = ice_hash_moveout(pf,
3121 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
3122 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3123 : : return ret;
3124 : :
3125 : 0 : ret = ice_hash_moveout(pf,
3126 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
3127 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3128 : 0 : return ret;
3129 : :
3130 : : break;
3131 : 0 : case ICE_HASH_GTPU_CTX_DW_IP:
3132 : 0 : ret = ice_hash_remove(pf,
3133 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
3134 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3135 : : return ret;
3136 : :
3137 : 0 : ret = ice_hash_remove(pf,
3138 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
3139 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3140 : : return ret;
3141 : :
3142 : 0 : ret = ice_hash_moveout(pf,
3143 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
3144 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3145 : : return ret;
3146 : :
3147 : 0 : ret = ice_hash_moveout(pf,
3148 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
3149 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3150 : : return ret;
3151 : :
3152 : 0 : ret = ice_hash_moveout(pf,
3153 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
3154 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3155 : 0 : return ret;
3156 : :
3157 : : break;
3158 : 0 : case ICE_HASH_GTPU_CTX_DW_IP_UDP:
3159 : : case ICE_HASH_GTPU_CTX_DW_IP_TCP:
3160 : 0 : ret = ice_hash_moveout(pf,
3161 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
3162 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3163 : : return ret;
3164 : :
3165 : 0 : ret = ice_hash_moveout(pf,
3166 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
3167 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3168 : : return ret;
3169 : :
3170 : 0 : ret = ice_hash_moveout(pf,
3171 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
3172 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3173 : 0 : return ret;
3174 : :
3175 : : break;
3176 : : default:
3177 : : break;
3178 : : }
3179 : :
3180 : : return 0;
3181 : : }
3182 : :
3183 : 0 : static u8 calc_gtpu_ctx_idx(uint32_t hdr)
3184 : : {
3185 : : u8 eh_idx, ip_idx;
3186 : :
3187 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_GTPU_EH)
3188 : : eh_idx = 0;
3189 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_GTPU_UP)
3190 : : eh_idx = 1;
3191 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_GTPU_DWN)
3192 : : eh_idx = 2;
3193 : : else
3194 : : return ICE_HASH_GTPU_CTX_MAX;
3195 : :
3196 : : ip_idx = 0;
3197 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_UDP)
3198 : : ip_idx = 1;
3199 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_TCP)
3200 : : ip_idx = 2;
3201 : :
3202 [ # # ]: 0 : if (hdr & (ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV6))
3203 : 0 : return eh_idx * 3 + ip_idx;
3204 : : else
3205 : : return ICE_HASH_GTPU_CTX_MAX;
3206 : : }
3207 : :
3208 : : static int
3209 : 0 : ice_add_rss_cfg_pre(struct ice_pf *pf, uint32_t hdr)
3210 : : {
3211 : 0 : u8 gtpu_ctx_idx = calc_gtpu_ctx_idx(hdr);
3212 : :
3213 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_IPV4)
3214 : 0 : return ice_add_rss_cfg_pre_gtpu(pf, &pf->hash_ctx.gtpu4,
3215 : : gtpu_ctx_idx);
3216 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_IPV6)
3217 : 0 : return ice_add_rss_cfg_pre_gtpu(pf, &pf->hash_ctx.gtpu6,
3218 : : gtpu_ctx_idx);
3219 : :
3220 : : return 0;
3221 : : }
3222 : :
3223 : : static int
3224 : 0 : ice_add_rss_cfg_post_gtpu(struct ice_pf *pf, struct ice_hash_gtpu_ctx *ctx,
3225 : : u8 ctx_idx, struct ice_rss_hash_cfg *cfg)
3226 : : {
3227 : : int ret;
3228 : :
3229 [ # # ]: 0 : if (ctx_idx < ICE_HASH_GTPU_CTX_MAX)
3230 : 0 : ctx->ctx[ctx_idx] = *cfg;
3231 : :
3232 [ # # # # ]: 0 : switch (ctx_idx) {
3233 : : case ICE_HASH_GTPU_CTX_EH_IP:
3234 : : break;
3235 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_UDP:
3236 : 0 : ret = ice_hash_moveback(pf,
3237 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
3238 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3239 : : return ret;
3240 : :
3241 : 0 : ret = ice_hash_moveback(pf,
3242 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
3243 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3244 : : return ret;
3245 : :
3246 : 0 : ret = ice_hash_moveback(pf,
3247 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
3248 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3249 : : return ret;
3250 : :
3251 : 0 : ret = ice_hash_moveback(pf,
3252 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
3253 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3254 : 0 : return ret;
3255 : :
3256 : : break;
3257 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_TCP:
3258 : 0 : ret = ice_hash_moveback(pf,
3259 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
3260 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3261 : : return ret;
3262 : :
3263 : 0 : ret = ice_hash_moveback(pf,
3264 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
3265 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3266 : : return ret;
3267 : :
3268 : 0 : ret = ice_hash_moveback(pf,
3269 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
3270 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3271 : : return ret;
3272 : :
3273 : 0 : ret = ice_hash_moveback(pf,
3274 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
3275 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3276 : 0 : return ret;
3277 : :
3278 : : break;
3279 : 0 : case ICE_HASH_GTPU_CTX_UP_IP:
3280 : : case ICE_HASH_GTPU_CTX_UP_IP_UDP:
3281 : : case ICE_HASH_GTPU_CTX_UP_IP_TCP:
3282 : : case ICE_HASH_GTPU_CTX_DW_IP:
3283 : : case ICE_HASH_GTPU_CTX_DW_IP_UDP:
3284 : : case ICE_HASH_GTPU_CTX_DW_IP_TCP:
3285 : 0 : ret = ice_hash_moveback(pf,
3286 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
3287 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3288 : : return ret;
3289 : :
3290 : 0 : ret = ice_hash_moveback(pf,
3291 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
3292 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3293 : : return ret;
3294 : :
3295 : 0 : ret = ice_hash_moveback(pf,
3296 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
3297 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3298 : 0 : return ret;
3299 : :
3300 : : break;
3301 : : default:
3302 : : break;
3303 : : }
3304 : :
3305 : : return 0;
3306 : : }
3307 : :
3308 : : static int
3309 : 0 : ice_add_rss_cfg_post(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
3310 : : {
3311 : 0 : u8 gtpu_ctx_idx = calc_gtpu_ctx_idx(cfg->addl_hdrs);
3312 : :
3313 [ # # ]: 0 : if (cfg->addl_hdrs & ICE_FLOW_SEG_HDR_IPV4)
3314 : 0 : return ice_add_rss_cfg_post_gtpu(pf, &pf->hash_ctx.gtpu4,
3315 : : gtpu_ctx_idx, cfg);
3316 [ # # ]: 0 : else if (cfg->addl_hdrs & ICE_FLOW_SEG_HDR_IPV6)
3317 : 0 : return ice_add_rss_cfg_post_gtpu(pf, &pf->hash_ctx.gtpu6,
3318 : : gtpu_ctx_idx, cfg);
3319 : :
3320 : : return 0;
3321 : : }
3322 : :
3323 : : static void
3324 : 0 : ice_rem_rss_cfg_post(struct ice_pf *pf, uint32_t hdr)
3325 : : {
3326 : 0 : u8 gtpu_ctx_idx = calc_gtpu_ctx_idx(hdr);
3327 : :
3328 [ # # ]: 0 : if (gtpu_ctx_idx >= ICE_HASH_GTPU_CTX_MAX)
3329 : : return;
3330 : :
3331 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_IPV4)
3332 : 0 : hash_cfg_reset(&pf->hash_ctx.gtpu4.ctx[gtpu_ctx_idx]);
3333 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_IPV6)
3334 : 0 : hash_cfg_reset(&pf->hash_ctx.gtpu6.ctx[gtpu_ctx_idx]);
3335 : : }
3336 : :
3337 : : int
3338 : 0 : ice_rem_rss_cfg_wrap(struct ice_pf *pf, uint16_t vsi_id,
3339 : : struct ice_rss_hash_cfg *cfg)
3340 : : {
3341 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3342 : : int ret;
3343 : :
3344 : 0 : ret = ice_rem_rss_cfg(hw, vsi_id, cfg);
3345 [ # # ]: 0 : if (ret && ret != ICE_ERR_DOES_NOT_EXIST)
3346 : 0 : PMD_DRV_LOG(ERR, "remove rss cfg failed");
3347 : :
3348 : 0 : ice_rem_rss_cfg_post(pf, cfg->addl_hdrs);
3349 : :
3350 : 0 : return 0;
3351 : : }
3352 : :
3353 : : int
3354 : 0 : ice_add_rss_cfg_wrap(struct ice_pf *pf, uint16_t vsi_id,
3355 : : struct ice_rss_hash_cfg *cfg)
3356 : : {
3357 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3358 : : int ret;
3359 : :
3360 : 0 : ret = ice_add_rss_cfg_pre(pf, cfg->addl_hdrs);
3361 [ # # ]: 0 : if (ret)
3362 : 0 : PMD_DRV_LOG(ERR, "add rss cfg pre failed");
3363 : :
3364 : 0 : ret = ice_add_rss_cfg(hw, vsi_id, cfg);
3365 [ # # ]: 0 : if (ret)
3366 : 0 : PMD_DRV_LOG(ERR, "add rss cfg failed");
3367 : :
3368 : 0 : ret = ice_add_rss_cfg_post(pf, cfg);
3369 [ # # ]: 0 : if (ret)
3370 : 0 : PMD_DRV_LOG(ERR, "add rss cfg post failed");
3371 : :
3372 : 0 : return 0;
3373 : : }
3374 : :
3375 : : static void
3376 : 0 : ice_rss_hash_set(struct ice_pf *pf, uint64_t rss_hf)
3377 : : {
3378 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3379 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3380 : : struct ice_rss_hash_cfg cfg;
3381 : : int ret;
3382 : :
3383 : : #define ICE_RSS_HF_ALL ( \
3384 : : RTE_ETH_RSS_IPV4 | \
3385 : : RTE_ETH_RSS_IPV6 | \
3386 : : RTE_ETH_RSS_NONFRAG_IPV4_UDP | \
3387 : : RTE_ETH_RSS_NONFRAG_IPV6_UDP | \
3388 : : RTE_ETH_RSS_NONFRAG_IPV4_TCP | \
3389 : : RTE_ETH_RSS_NONFRAG_IPV6_TCP | \
3390 : : RTE_ETH_RSS_NONFRAG_IPV4_SCTP | \
3391 : : RTE_ETH_RSS_NONFRAG_IPV6_SCTP)
3392 : :
3393 : 0 : ret = ice_rem_vsi_rss_cfg(hw, vsi->idx);
3394 [ # # ]: 0 : if (ret)
3395 : 0 : PMD_DRV_LOG(ERR, "%s Remove rss vsi fail %d",
3396 : : __func__, ret);
3397 : :
3398 : 0 : cfg.symm = 0;
3399 : 0 : cfg.hdr_type = ICE_RSS_OUTER_HEADERS;
3400 : : /* Configure RSS for IPv4 with src/dst addr as input set */
3401 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV4) {
3402 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3403 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV4;
3404 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3405 [ # # ]: 0 : if (ret)
3406 : 0 : PMD_DRV_LOG(ERR, "%s IPV4 rss flow fail %d",
3407 : : __func__, ret);
3408 : : }
3409 : :
3410 : : /* Configure RSS for IPv6 with src/dst addr as input set */
3411 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV6) {
3412 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_IPV6 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3413 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV6;
3414 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3415 [ # # ]: 0 : if (ret)
3416 : 0 : PMD_DRV_LOG(ERR, "%s IPV6 rss flow fail %d",
3417 : : __func__, ret);
3418 : : }
3419 : :
3420 : : /* Configure RSS for udp4 with src/dst addr and port as input set */
3421 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_UDP) {
3422 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_UDP | ICE_FLOW_SEG_HDR_IPV4 |
3423 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3424 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV4;
3425 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3426 [ # # ]: 0 : if (ret)
3427 : 0 : PMD_DRV_LOG(ERR, "%s UDP_IPV4 rss flow fail %d",
3428 : : __func__, ret);
3429 : : }
3430 : :
3431 : : /* Configure RSS for udp6 with src/dst addr and port as input set */
3432 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_UDP) {
3433 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_UDP | ICE_FLOW_SEG_HDR_IPV6 |
3434 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3435 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV6;
3436 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3437 [ # # ]: 0 : if (ret)
3438 : 0 : PMD_DRV_LOG(ERR, "%s UDP_IPV6 rss flow fail %d",
3439 : : __func__, ret);
3440 : : }
3441 : :
3442 : : /* Configure RSS for tcp4 with src/dst addr and port as input set */
3443 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_TCP) {
3444 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_TCP | ICE_FLOW_SEG_HDR_IPV4 |
3445 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3446 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV4;
3447 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3448 [ # # ]: 0 : if (ret)
3449 : 0 : PMD_DRV_LOG(ERR, "%s TCP_IPV4 rss flow fail %d",
3450 : : __func__, ret);
3451 : : }
3452 : :
3453 : : /* Configure RSS for tcp6 with src/dst addr and port as input set */
3454 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_TCP) {
3455 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_TCP | ICE_FLOW_SEG_HDR_IPV6 |
3456 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3457 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV6;
3458 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3459 [ # # ]: 0 : if (ret)
3460 : 0 : PMD_DRV_LOG(ERR, "%s TCP_IPV6 rss flow fail %d",
3461 : : __func__, ret);
3462 : : }
3463 : :
3464 : : /* Configure RSS for sctp4 with src/dst addr and port as input set */
3465 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_SCTP) {
3466 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_SCTP | ICE_FLOW_SEG_HDR_IPV4 |
3467 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3468 : 0 : cfg.hash_flds = ICE_HASH_SCTP_IPV4;
3469 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3470 [ # # ]: 0 : if (ret)
3471 : 0 : PMD_DRV_LOG(ERR, "%s SCTP_IPV4 rss flow fail %d",
3472 : : __func__, ret);
3473 : : }
3474 : :
3475 : : /* Configure RSS for sctp6 with src/dst addr and port as input set */
3476 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_SCTP) {
3477 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_SCTP | ICE_FLOW_SEG_HDR_IPV6 |
3478 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3479 : 0 : cfg.hash_flds = ICE_HASH_SCTP_IPV6;
3480 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3481 [ # # ]: 0 : if (ret)
3482 : 0 : PMD_DRV_LOG(ERR, "%s SCTP_IPV6 rss flow fail %d",
3483 : : __func__, ret);
3484 : : }
3485 : :
3486 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV4) {
3487 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_IPV4 |
3488 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3489 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV4;
3490 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3491 [ # # ]: 0 : if (ret)
3492 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV4 rss flow fail %d",
3493 : : __func__, ret);
3494 : : }
3495 : :
3496 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV6) {
3497 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_IPV6 |
3498 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3499 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV6;
3500 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3501 [ # # ]: 0 : if (ret)
3502 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV6 rss flow fail %d",
3503 : : __func__, ret);
3504 : : }
3505 : :
3506 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_UDP) {
3507 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_UDP |
3508 : : ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3509 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV4;
3510 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3511 [ # # ]: 0 : if (ret)
3512 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV4_UDP rss flow fail %d",
3513 : : __func__, ret);
3514 : : }
3515 : :
3516 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_UDP) {
3517 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_UDP |
3518 : : ICE_FLOW_SEG_HDR_IPV6 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3519 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV6;
3520 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3521 [ # # ]: 0 : if (ret)
3522 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV6_UDP rss flow fail %d",
3523 : : __func__, ret);
3524 : : }
3525 : :
3526 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_TCP) {
3527 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_TCP |
3528 : : ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3529 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV4;
3530 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3531 [ # # ]: 0 : if (ret)
3532 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV4_TCP rss flow fail %d",
3533 : : __func__, ret);
3534 : : }
3535 : :
3536 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_TCP) {
3537 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_TCP |
3538 : : ICE_FLOW_SEG_HDR_IPV6 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3539 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV6;
3540 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3541 [ # # ]: 0 : if (ret)
3542 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV6_TCP rss flow fail %d",
3543 : : __func__, ret);
3544 : : }
3545 : :
3546 : 0 : pf->rss_hf = rss_hf & ICE_RSS_HF_ALL;
3547 : 0 : }
3548 : :
3549 : : static void
3550 : 0 : ice_get_default_rss_key(uint8_t *rss_key, uint32_t rss_key_size)
3551 : : {
3552 : : static struct ice_aqc_get_set_rss_keys default_key;
3553 : : static bool default_key_done;
3554 : : uint8_t *key = (uint8_t *)&default_key;
3555 : : size_t i;
3556 : :
3557 [ # # ]: 0 : if (rss_key_size > sizeof(default_key)) {
3558 : 0 : PMD_DRV_LOG(WARNING,
3559 : : "requested size %u is larger than default %zu, "
3560 : : "only %zu bytes are gotten for key",
3561 : : rss_key_size, sizeof(default_key),
3562 : : sizeof(default_key));
3563 : : }
3564 : :
3565 [ # # ]: 0 : if (!default_key_done) {
3566 : : /* Calculate the default hash key */
3567 [ # # ]: 0 : for (i = 0; i < sizeof(default_key); i++)
3568 : 0 : key[i] = (uint8_t)rte_rand();
3569 : 0 : default_key_done = true;
3570 : : }
3571 [ # # ]: 0 : rte_memcpy(rss_key, key, RTE_MIN(rss_key_size, sizeof(default_key)));
3572 : 0 : }
3573 : :
3574 : 0 : static int ice_init_rss(struct ice_pf *pf)
3575 : : {
3576 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3577 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3578 : 0 : struct rte_eth_dev_data *dev_data = pf->dev_data;
3579 : : struct ice_aq_get_set_rss_lut_params lut_params;
3580 : : struct rte_eth_rss_conf *rss_conf;
3581 : : struct ice_aqc_get_set_rss_keys key;
3582 : : uint16_t i, nb_q;
3583 : : int ret = 0;
3584 : 0 : bool is_safe_mode = pf->adapter->is_safe_mode;
3585 : : uint32_t reg;
3586 : :
3587 : : rss_conf = &dev_data->dev_conf.rx_adv_conf.rss_conf;
3588 : 0 : nb_q = dev_data->nb_rx_queues;
3589 : 0 : vsi->rss_key_size = ICE_AQC_GET_SET_RSS_KEY_DATA_RSS_KEY_SIZE +
3590 : : ICE_AQC_GET_SET_RSS_KEY_DATA_HASH_KEY_SIZE;
3591 : 0 : vsi->rss_lut_size = pf->hash_lut_size;
3592 : :
3593 [ # # ]: 0 : if (nb_q == 0) {
3594 : 0 : PMD_DRV_LOG(WARNING,
3595 : : "RSS is not supported as rx queues number is zero");
3596 : 0 : return 0;
3597 : : }
3598 : :
3599 [ # # ]: 0 : if (is_safe_mode) {
3600 : 0 : PMD_DRV_LOG(WARNING, "RSS is not supported in safe mode");
3601 : 0 : return 0;
3602 : : }
3603 : :
3604 [ # # ]: 0 : if (!vsi->rss_key) {
3605 : 0 : vsi->rss_key = rte_zmalloc(NULL,
3606 : : vsi->rss_key_size, 0);
3607 [ # # ]: 0 : if (vsi->rss_key == NULL) {
3608 : 0 : PMD_DRV_LOG(ERR, "Failed to allocate memory for rss_key");
3609 : 0 : return -ENOMEM;
3610 : : }
3611 : : }
3612 [ # # ]: 0 : if (!vsi->rss_lut) {
3613 : 0 : vsi->rss_lut = rte_zmalloc(NULL,
3614 : 0 : vsi->rss_lut_size, 0);
3615 [ # # ]: 0 : if (vsi->rss_lut == NULL) {
3616 : 0 : PMD_DRV_LOG(ERR, "Failed to allocate memory for rss_key");
3617 : 0 : rte_free(vsi->rss_key);
3618 : 0 : vsi->rss_key = NULL;
3619 : 0 : return -ENOMEM;
3620 : : }
3621 : : }
3622 : : /* configure RSS key */
3623 [ # # ]: 0 : if (!rss_conf->rss_key)
3624 : 0 : ice_get_default_rss_key(vsi->rss_key, vsi->rss_key_size);
3625 : : else
3626 : 0 : rte_memcpy(vsi->rss_key, rss_conf->rss_key,
3627 [ # # ]: 0 : RTE_MIN(rss_conf->rss_key_len,
3628 : : vsi->rss_key_size));
3629 : :
3630 [ # # ]: 0 : rte_memcpy(key.standard_rss_key, vsi->rss_key,
3631 : : ICE_AQC_GET_SET_RSS_KEY_DATA_RSS_KEY_SIZE);
3632 : : rte_memcpy(key.extended_hash_key,
3633 [ # # ]: 0 : &vsi->rss_key[ICE_AQC_GET_SET_RSS_KEY_DATA_RSS_KEY_SIZE],
3634 : : ICE_AQC_GET_SET_RSS_KEY_DATA_HASH_KEY_SIZE);
3635 : 0 : ret = ice_aq_set_rss_key(hw, vsi->idx, &key);
3636 [ # # ]: 0 : if (ret)
3637 : 0 : goto out;
3638 : :
3639 : : /* init RSS LUT table */
3640 [ # # ]: 0 : for (i = 0; i < vsi->rss_lut_size; i++)
3641 : 0 : vsi->rss_lut[i] = i % nb_q;
3642 : :
3643 : 0 : lut_params.vsi_handle = vsi->idx;
3644 : 0 : lut_params.lut_size = vsi->rss_lut_size;
3645 : 0 : lut_params.lut_type = ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_PF;
3646 : 0 : lut_params.lut = vsi->rss_lut;
3647 : 0 : lut_params.global_lut_id = 0;
3648 : 0 : ret = ice_aq_set_rss_lut(hw, &lut_params);
3649 [ # # ]: 0 : if (ret)
3650 : 0 : goto out;
3651 : :
3652 : : /* Enable registers for symmetric_toeplitz function. */
3653 : 0 : reg = ICE_READ_REG(hw, VSIQF_HASH_CTL(vsi->vsi_id));
3654 : 0 : reg = (reg & (~VSIQF_HASH_CTL_HASH_SCHEME_M)) |
3655 : : (1 << VSIQF_HASH_CTL_HASH_SCHEME_S);
3656 : 0 : ICE_WRITE_REG(hw, VSIQF_HASH_CTL(vsi->vsi_id), reg);
3657 : :
3658 : : /* RSS hash configuration */
3659 : 0 : ice_rss_hash_set(pf, rss_conf->rss_hf);
3660 : :
3661 : 0 : return 0;
3662 : 0 : out:
3663 : 0 : rte_free(vsi->rss_key);
3664 : 0 : vsi->rss_key = NULL;
3665 : 0 : rte_free(vsi->rss_lut);
3666 : 0 : vsi->rss_lut = NULL;
3667 : 0 : return -EINVAL;
3668 : : }
3669 : :
3670 : : static int
3671 : 0 : ice_dev_configure(struct rte_eth_dev *dev)
3672 : : {
3673 : 0 : struct ice_adapter *ad =
3674 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
3675 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3676 : : int ret;
3677 : :
3678 : : /* Initialize to TRUE. If any of Rx queues doesn't meet the
3679 : : * bulk allocation or vector Rx preconditions we will reset it.
3680 : : */
3681 : 0 : ad->rx_bulk_alloc_allowed = true;
3682 : 0 : ad->tx_simple_allowed = true;
3683 : :
3684 [ # # ]: 0 : if (dev->data->dev_conf.rxmode.mq_mode & RTE_ETH_MQ_RX_RSS_FLAG)
3685 : 0 : dev->data->dev_conf.rxmode.offloads |= RTE_ETH_RX_OFFLOAD_RSS_HASH;
3686 : :
3687 [ # # ]: 0 : if (dev->data->nb_rx_queues) {
3688 : 0 : ret = ice_init_rss(pf);
3689 [ # # ]: 0 : if (ret) {
3690 : 0 : PMD_DRV_LOG(ERR, "Failed to enable rss for PF");
3691 : 0 : return ret;
3692 : : }
3693 : : }
3694 : :
3695 : : return 0;
3696 : : }
3697 : :
3698 : : static void
3699 : 0 : __vsi_queues_bind_intr(struct ice_vsi *vsi, uint16_t msix_vect,
3700 : : int base_queue, int nb_queue)
3701 : : {
3702 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
3703 : : uint32_t val, val_tx;
3704 : : int rx_low_latency, i;
3705 : :
3706 : 0 : rx_low_latency = vsi->adapter->devargs.rx_low_latency;
3707 [ # # ]: 0 : for (i = 0; i < nb_queue; i++) {
3708 : : /*do actual bind*/
3709 : 0 : val = (msix_vect & QINT_RQCTL_MSIX_INDX_M) |
3710 : : (0 << QINT_RQCTL_ITR_INDX_S) | QINT_RQCTL_CAUSE_ENA_M;
3711 : : val_tx = (msix_vect & QINT_TQCTL_MSIX_INDX_M) |
3712 : : (0 << QINT_TQCTL_ITR_INDX_S) | QINT_TQCTL_CAUSE_ENA_M;
3713 : :
3714 : 0 : PMD_DRV_LOG(INFO, "queue %d is binding to vect %d",
3715 : : base_queue + i, msix_vect);
3716 : :
3717 : : /* set ITR0 value */
3718 [ # # ]: 0 : if (rx_low_latency) {
3719 : : /**
3720 : : * Empirical configuration for optimal real time
3721 : : * latency reduced interrupt throttling to 2us
3722 : : */
3723 : 0 : ICE_WRITE_REG(hw, GLINT_ITR(0, msix_vect), 0x1);
3724 : 0 : ICE_WRITE_REG(hw, QRX_ITR(base_queue + i),
3725 : : QRX_ITR_NO_EXPR_M);
3726 : : } else {
3727 : 0 : ICE_WRITE_REG(hw, GLINT_ITR(0, msix_vect), 0x2);
3728 : 0 : ICE_WRITE_REG(hw, QRX_ITR(base_queue + i), 0);
3729 : : }
3730 : :
3731 : 0 : ICE_WRITE_REG(hw, QINT_RQCTL(base_queue + i), val);
3732 : 0 : ICE_WRITE_REG(hw, QINT_TQCTL(base_queue + i), val_tx);
3733 : : }
3734 : 0 : }
3735 : :
3736 : : void
3737 : 0 : ice_vsi_queues_bind_intr(struct ice_vsi *vsi)
3738 : : {
3739 : 0 : struct rte_eth_dev *dev = &rte_eth_devices[vsi->adapter->pf.dev_data->port_id];
3740 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
3741 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
3742 : : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
3743 : 0 : uint16_t msix_vect = vsi->msix_intr;
3744 : 0 : uint16_t nb_msix = RTE_MIN(vsi->nb_msix,
3745 : : rte_intr_nb_efd_get(intr_handle));
3746 : : uint16_t queue_idx = 0;
3747 : : int record = 0;
3748 : : int i;
3749 : :
3750 : : /* clear Rx/Tx queue interrupt */
3751 [ # # ]: 0 : for (i = 0; i < vsi->nb_used_qps; i++) {
3752 : 0 : ICE_WRITE_REG(hw, QINT_TQCTL(vsi->base_queue + i), 0);
3753 : 0 : ICE_WRITE_REG(hw, QINT_RQCTL(vsi->base_queue + i), 0);
3754 : : }
3755 : :
3756 : : /* PF bind interrupt */
3757 [ # # ]: 0 : if (rte_intr_dp_is_en(intr_handle)) {
3758 : : queue_idx = 0;
3759 : : record = 1;
3760 : : }
3761 : :
3762 [ # # ]: 0 : for (i = 0; i < vsi->nb_used_qps; i++) {
3763 [ # # ]: 0 : if (nb_msix <= 1) {
3764 [ # # ]: 0 : if (!rte_intr_allow_others(intr_handle))
3765 : : msix_vect = ICE_MISC_VEC_ID;
3766 : :
3767 : : /* uio mapping all queue to one msix_vect */
3768 : 0 : __vsi_queues_bind_intr(vsi, msix_vect,
3769 : 0 : vsi->base_queue + i,
3770 : 0 : vsi->nb_used_qps - i);
3771 : :
3772 [ # # # # ]: 0 : for (; !!record && i < vsi->nb_used_qps; i++)
3773 : 0 : rte_intr_vec_list_index_set(intr_handle,
3774 : : queue_idx + i, msix_vect);
3775 : :
3776 : : break;
3777 : : }
3778 : :
3779 : : /* vfio 1:1 queue/msix_vect mapping */
3780 : 0 : __vsi_queues_bind_intr(vsi, msix_vect,
3781 : 0 : vsi->base_queue + i, 1);
3782 : :
3783 [ # # ]: 0 : if (!!record)
3784 : 0 : rte_intr_vec_list_index_set(intr_handle,
3785 : : queue_idx + i,
3786 : : msix_vect);
3787 : :
3788 : 0 : msix_vect++;
3789 : 0 : nb_msix--;
3790 : : }
3791 : 0 : }
3792 : :
3793 : : void
3794 : 0 : ice_vsi_enable_queues_intr(struct ice_vsi *vsi)
3795 : : {
3796 : 0 : struct rte_eth_dev *dev = &rte_eth_devices[vsi->adapter->pf.dev_data->port_id];
3797 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
3798 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
3799 : : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
3800 : : uint16_t msix_intr, i;
3801 : :
3802 [ # # ]: 0 : if (rte_intr_allow_others(intr_handle))
3803 [ # # ]: 0 : for (i = 0; i < vsi->nb_used_qps; i++) {
3804 : 0 : msix_intr = vsi->msix_intr + i;
3805 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr),
3806 : : GLINT_DYN_CTL_INTENA_M |
3807 : : GLINT_DYN_CTL_CLEARPBA_M |
3808 : : GLINT_DYN_CTL_ITR_INDX_M |
3809 : : GLINT_DYN_CTL_WB_ON_ITR_M);
3810 : : }
3811 : : else
3812 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0),
3813 : : GLINT_DYN_CTL_INTENA_M |
3814 : : GLINT_DYN_CTL_CLEARPBA_M |
3815 : : GLINT_DYN_CTL_ITR_INDX_M |
3816 : : GLINT_DYN_CTL_WB_ON_ITR_M);
3817 : 0 : }
3818 : :
3819 : : static int
3820 : 0 : ice_rxq_intr_setup(struct rte_eth_dev *dev)
3821 : : {
3822 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3823 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
3824 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
3825 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3826 : : uint32_t intr_vector = 0;
3827 : :
3828 : 0 : rte_intr_disable(intr_handle);
3829 : :
3830 : : /* check and configure queue intr-vector mapping */
3831 [ # # ]: 0 : if ((rte_intr_cap_multiple(intr_handle) ||
3832 [ # # ]: 0 : !RTE_ETH_DEV_SRIOV(dev).active) &&
3833 [ # # ]: 0 : dev->data->dev_conf.intr_conf.rxq != 0) {
3834 : 0 : intr_vector = dev->data->nb_rx_queues;
3835 [ # # ]: 0 : if (intr_vector > ICE_MAX_INTR_QUEUE_NUM) {
3836 : 0 : PMD_DRV_LOG(ERR, "At most %d intr queues supported",
3837 : : ICE_MAX_INTR_QUEUE_NUM);
3838 : 0 : return -ENOTSUP;
3839 : : }
3840 [ # # ]: 0 : if (rte_intr_efd_enable(intr_handle, intr_vector))
3841 : : return -1;
3842 : : }
3843 : :
3844 [ # # ]: 0 : if (rte_intr_dp_is_en(intr_handle)) {
3845 [ # # ]: 0 : if (rte_intr_vec_list_alloc(intr_handle, NULL,
3846 : 0 : dev->data->nb_rx_queues)) {
3847 : 0 : PMD_DRV_LOG(ERR,
3848 : : "Failed to allocate %d rx_queues intr_vec",
3849 : : dev->data->nb_rx_queues);
3850 : 0 : return -ENOMEM;
3851 : : }
3852 : : }
3853 : :
3854 : : /* Map queues with MSIX interrupt */
3855 : 0 : vsi->nb_used_qps = dev->data->nb_rx_queues;
3856 : 0 : ice_vsi_queues_bind_intr(vsi);
3857 : :
3858 : : /* Enable interrupts for all the queues */
3859 : 0 : ice_vsi_enable_queues_intr(vsi);
3860 : :
3861 : 0 : rte_intr_enable(intr_handle);
3862 : :
3863 : 0 : return 0;
3864 : : }
3865 : :
3866 : : static int
3867 : 0 : ice_get_link_info_safe(struct ice_pf *pf, bool ena_lse,
3868 : : struct ice_link_status *link)
3869 : : {
3870 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3871 : : int ret;
3872 : :
3873 : 0 : rte_spinlock_lock(&pf->link_lock);
3874 : :
3875 : 0 : ret = ice_aq_get_link_info(hw->port_info, ena_lse, link, NULL);
3876 : :
3877 : : rte_spinlock_unlock(&pf->link_lock);
3878 : :
3879 : 0 : return ret;
3880 : : }
3881 : :
3882 : : static void
3883 : 0 : ice_get_init_link_status(struct rte_eth_dev *dev)
3884 : : {
3885 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3886 : 0 : bool enable_lse = dev->data->dev_conf.intr_conf.lsc ? true : false;
3887 : : struct ice_link_status link_status;
3888 : : int ret;
3889 : :
3890 : 0 : ret = ice_get_link_info_safe(pf, enable_lse, &link_status);
3891 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
3892 : 0 : PMD_DRV_LOG(ERR, "Failed to get link info");
3893 : 0 : pf->init_link_up = false;
3894 : 0 : return;
3895 : : }
3896 : :
3897 [ # # ]: 0 : if (link_status.link_info & ICE_AQ_LINK_UP)
3898 : 0 : pf->init_link_up = true;
3899 : : else
3900 : 0 : pf->init_link_up = false;
3901 : : }
3902 : :
3903 : : static int
3904 : 0 : ice_pps_out_cfg(struct ice_hw *hw, int idx, int timer)
3905 : : {
3906 : : uint64_t current_time, start_time;
3907 : : uint32_t hi, lo, lo2, func, val;
3908 : :
3909 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(timer));
3910 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(timer));
3911 : 0 : lo2 = ICE_READ_REG(hw, GLTSYN_TIME_L(timer));
3912 : :
3913 [ # # ]: 0 : if (lo2 < lo) {
3914 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(timer));
3915 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(timer));
3916 : : }
3917 : :
3918 : 0 : current_time = ((uint64_t)hi << 32) | lo;
3919 : :
3920 : 0 : start_time = (current_time + NSEC_PER_SEC) /
3921 : : NSEC_PER_SEC * NSEC_PER_SEC;
3922 : 0 : start_time = start_time - PPS_OUT_DELAY_NS;
3923 : :
3924 : 0 : func = 8 + idx + timer * 4;
3925 : 0 : val = GLGEN_GPIO_CTL_PIN_DIR_M |
3926 : 0 : ((func << GLGEN_GPIO_CTL_PIN_FUNC_S) &
3927 : : GLGEN_GPIO_CTL_PIN_FUNC_M);
3928 : :
3929 : : /* Write clkout with half of period value */
3930 : 0 : ICE_WRITE_REG(hw, GLTSYN_CLKO(idx, timer), NSEC_PER_SEC / 2);
3931 : :
3932 : : /* Write TARGET time register */
3933 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_L(idx, timer), start_time & 0xffffffff);
3934 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_H(idx, timer), start_time >> 32);
3935 : :
3936 : : /* Write AUX_OUT register */
3937 : 0 : ICE_WRITE_REG(hw, GLTSYN_AUX_OUT(idx, timer),
3938 : : GLTSYN_AUX_OUT_0_OUT_ENA_M | GLTSYN_AUX_OUT_0_OUTMOD_M);
3939 : :
3940 : : /* Write GPIO CTL register */
3941 : 0 : ICE_WRITE_REG(hw, GLGEN_GPIO_CTL(idx), val);
3942 : :
3943 : 0 : return 0;
3944 : : }
3945 : :
3946 : : static int
3947 : 0 : ice_dev_start(struct rte_eth_dev *dev)
3948 : : {
3949 : 0 : struct rte_eth_dev_data *data = dev->data;
3950 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
3951 : : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3952 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3953 : : struct ice_adapter *ad =
3954 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
3955 : : uint16_t nb_rxq = 0;
3956 : : uint16_t nb_txq, i;
3957 : : uint16_t max_frame_size;
3958 : : int mask, ret;
3959 : 0 : uint8_t timer = hw->func_caps.ts_func_info.tmr_index_owned;
3960 : 0 : uint32_t pin_idx = ad->devargs.pin_idx;
3961 : : ice_declare_bitmap(pmask, ICE_PROMISC_MAX);
3962 : : ice_zero_bitmap(pmask, ICE_PROMISC_MAX);
3963 : :
3964 : : /* program Tx queues' context in hardware */
3965 [ # # ]: 0 : for (nb_txq = 0; nb_txq < data->nb_tx_queues; nb_txq++) {
3966 : 0 : ret = ice_tx_queue_start(dev, nb_txq);
3967 [ # # ]: 0 : if (ret) {
3968 : 0 : PMD_DRV_LOG(ERR, "fail to start Tx queue %u", nb_txq);
3969 : 0 : goto tx_err;
3970 : : }
3971 : : }
3972 : :
3973 [ # # ]: 0 : if (dev->data->dev_conf.rxmode.offloads & RTE_ETH_RX_OFFLOAD_TIMESTAMP) {
3974 : : /* Register mbuf field and flag for Rx timestamp */
3975 : 0 : ret = rte_mbuf_dyn_rx_timestamp_register(&ice_timestamp_dynfield_offset,
3976 : : &ice_timestamp_dynflag);
3977 [ # # ]: 0 : if (ret) {
3978 : 0 : PMD_DRV_LOG(ERR, "Cannot register mbuf field/flag for timestamp");
3979 : 0 : goto tx_err;
3980 : : }
3981 : : }
3982 : :
3983 : : /* program Rx queues' context in hardware*/
3984 [ # # ]: 0 : for (nb_rxq = 0; nb_rxq < data->nb_rx_queues; nb_rxq++) {
3985 : 0 : ret = ice_rx_queue_start(dev, nb_rxq);
3986 [ # # ]: 0 : if (ret) {
3987 : 0 : PMD_DRV_LOG(ERR, "fail to start Rx queue %u", nb_rxq);
3988 : 0 : goto rx_err;
3989 : : }
3990 : : }
3991 : :
3992 : 0 : ice_set_rx_function(dev);
3993 : 0 : ice_set_tx_function(dev);
3994 : :
3995 : : mask = RTE_ETH_VLAN_STRIP_MASK | RTE_ETH_VLAN_FILTER_MASK |
3996 : : RTE_ETH_VLAN_EXTEND_MASK;
3997 [ # # ]: 0 : if (ice_is_dvm_ena(hw))
3998 : : mask |= RTE_ETH_QINQ_STRIP_MASK;
3999 : :
4000 : 0 : ret = ice_vlan_offload_set(dev, mask);
4001 [ # # ]: 0 : if (ret) {
4002 : 0 : PMD_INIT_LOG(ERR, "Unable to set VLAN offload");
4003 : 0 : goto rx_err;
4004 : : }
4005 : :
4006 : : /* enable Rx interrupt and mapping Rx queue to interrupt vector */
4007 [ # # ]: 0 : if (ice_rxq_intr_setup(dev))
4008 : : return -EIO;
4009 : :
4010 : : /* Enable receiving broadcast packets and transmitting packets */
4011 : : ice_set_bit(ICE_PROMISC_BCAST_RX, pmask);
4012 : : ice_set_bit(ICE_PROMISC_BCAST_TX, pmask);
4013 : : ice_set_bit(ICE_PROMISC_UCAST_TX, pmask);
4014 : : ice_set_bit(ICE_PROMISC_MCAST_TX, pmask);
4015 : :
4016 : 0 : ret = ice_set_vsi_promisc(hw, vsi->idx, pmask, 0);
4017 [ # # ]: 0 : if (ret != ICE_SUCCESS)
4018 : 0 : PMD_DRV_LOG(INFO, "fail to set vsi broadcast");
4019 : :
4020 : 0 : ret = ice_aq_set_event_mask(hw, hw->port_info->lport,
4021 : : ((u16)(ICE_AQ_LINK_EVENT_LINK_FAULT |
4022 : : ICE_AQ_LINK_EVENT_PHY_TEMP_ALARM |
4023 : : ICE_AQ_LINK_EVENT_EXCESSIVE_ERRORS |
4024 : : ICE_AQ_LINK_EVENT_SIGNAL_DETECT |
4025 : : ICE_AQ_LINK_EVENT_AN_COMPLETED |
4026 : : ICE_AQ_LINK_EVENT_PORT_TX_SUSPENDED)),
4027 : : NULL);
4028 [ # # ]: 0 : if (ret != ICE_SUCCESS)
4029 : 0 : PMD_DRV_LOG(WARNING, "Fail to set phy mask");
4030 : :
4031 : 0 : ice_get_init_link_status(dev);
4032 : :
4033 : : ice_dev_set_link_up(dev);
4034 : :
4035 : : /* Call get_link_info aq command to enable/disable LSE */
4036 : 0 : ice_link_update(dev, 1);
4037 : :
4038 : 0 : pf->adapter_stopped = false;
4039 : :
4040 : : /* Set the max frame size to default value*/
4041 [ # # ]: 0 : max_frame_size = pf->dev_data->mtu ?
4042 : : pf->dev_data->mtu + ICE_ETH_OVERHEAD :
4043 : : ICE_FRAME_SIZE_MAX;
4044 : :
4045 : : /* Set the max frame size to HW*/
4046 : 0 : ice_aq_set_mac_cfg(hw, max_frame_size, false, NULL);
4047 : :
4048 [ # # ]: 0 : if (ad->devargs.pps_out_ena) {
4049 : 0 : ret = ice_pps_out_cfg(hw, pin_idx, timer);
4050 [ # # ]: 0 : if (ret) {
4051 : 0 : PMD_DRV_LOG(ERR, "Fail to configure 1pps out");
4052 : 0 : goto rx_err;
4053 : : }
4054 : : }
4055 : :
4056 : : return 0;
4057 : :
4058 : : /* stop the started queues if failed to start all queues */
4059 : 0 : rx_err:
4060 [ # # ]: 0 : for (i = 0; i < nb_rxq; i++)
4061 : 0 : ice_rx_queue_stop(dev, i);
4062 : 0 : tx_err:
4063 [ # # ]: 0 : for (i = 0; i < nb_txq; i++)
4064 : 0 : ice_tx_queue_stop(dev, i);
4065 : :
4066 : : return -EIO;
4067 : : }
4068 : :
4069 : : static int
4070 : 0 : ice_dev_reset(struct rte_eth_dev *dev)
4071 : : {
4072 : : int ret;
4073 : :
4074 [ # # ]: 0 : if (dev->data->sriov.active)
4075 : : return -ENOTSUP;
4076 : :
4077 : : ret = ice_dev_uninit(dev);
4078 : : if (ret) {
4079 : : PMD_INIT_LOG(ERR, "failed to uninit device, status = %d", ret);
4080 : : return -ENXIO;
4081 : : }
4082 : :
4083 : 0 : ret = ice_dev_init(dev);
4084 [ # # ]: 0 : if (ret) {
4085 : 0 : PMD_INIT_LOG(ERR, "failed to init device, status = %d", ret);
4086 : 0 : return -ENXIO;
4087 : : }
4088 : :
4089 : : return 0;
4090 : : }
4091 : :
4092 : : static int
4093 : 0 : ice_dev_info_get(struct rte_eth_dev *dev, struct rte_eth_dev_info *dev_info)
4094 : : {
4095 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4096 : : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4097 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4098 : 0 : struct rte_pci_device *pci_dev = RTE_DEV_TO_PCI(dev->device);
4099 : 0 : bool is_safe_mode = pf->adapter->is_safe_mode;
4100 : : u64 phy_type_low;
4101 : : u64 phy_type_high;
4102 : :
4103 : 0 : dev_info->min_rx_bufsize = ICE_BUF_SIZE_MIN;
4104 : 0 : dev_info->max_rx_pktlen = ICE_FRAME_SIZE_MAX;
4105 : 0 : dev_info->max_rx_queues = vsi->nb_qps;
4106 : 0 : dev_info->max_tx_queues = vsi->nb_qps;
4107 : 0 : dev_info->max_mac_addrs = vsi->max_macaddrs;
4108 : 0 : dev_info->max_vfs = pci_dev->max_vfs;
4109 : 0 : dev_info->max_mtu = dev_info->max_rx_pktlen - ICE_ETH_OVERHEAD;
4110 : 0 : dev_info->min_mtu = RTE_ETHER_MIN_MTU;
4111 : :
4112 : 0 : dev_info->rx_offload_capa =
4113 : : RTE_ETH_RX_OFFLOAD_VLAN_STRIP |
4114 : : RTE_ETH_RX_OFFLOAD_KEEP_CRC |
4115 : : RTE_ETH_RX_OFFLOAD_SCATTER |
4116 : : RTE_ETH_RX_OFFLOAD_VLAN_FILTER;
4117 : 0 : dev_info->tx_offload_capa =
4118 : : RTE_ETH_TX_OFFLOAD_VLAN_INSERT |
4119 : : RTE_ETH_TX_OFFLOAD_TCP_TSO |
4120 : : RTE_ETH_TX_OFFLOAD_MULTI_SEGS |
4121 : : RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE;
4122 : 0 : dev_info->flow_type_rss_offloads = 0;
4123 : :
4124 [ # # ]: 0 : if (!is_safe_mode) {
4125 : 0 : dev_info->rx_offload_capa |=
4126 : : RTE_ETH_RX_OFFLOAD_IPV4_CKSUM |
4127 : : RTE_ETH_RX_OFFLOAD_UDP_CKSUM |
4128 : : RTE_ETH_RX_OFFLOAD_TCP_CKSUM |
4129 : : RTE_ETH_RX_OFFLOAD_QINQ_STRIP |
4130 : : RTE_ETH_RX_OFFLOAD_OUTER_IPV4_CKSUM |
4131 : : RTE_ETH_RX_OFFLOAD_VLAN_EXTEND |
4132 : : RTE_ETH_RX_OFFLOAD_RSS_HASH |
4133 : : RTE_ETH_RX_OFFLOAD_TIMESTAMP |
4134 : : RTE_ETH_RX_OFFLOAD_BUFFER_SPLIT;
4135 : 0 : dev_info->tx_offload_capa |=
4136 : : RTE_ETH_TX_OFFLOAD_QINQ_INSERT |
4137 : : RTE_ETH_TX_OFFLOAD_IPV4_CKSUM |
4138 : : RTE_ETH_TX_OFFLOAD_UDP_CKSUM |
4139 : : RTE_ETH_TX_OFFLOAD_TCP_CKSUM |
4140 : : RTE_ETH_TX_OFFLOAD_SCTP_CKSUM |
4141 : : RTE_ETH_TX_OFFLOAD_OUTER_IPV4_CKSUM |
4142 : : RTE_ETH_TX_OFFLOAD_OUTER_UDP_CKSUM |
4143 : : RTE_ETH_TX_OFFLOAD_VXLAN_TNL_TSO |
4144 : : RTE_ETH_TX_OFFLOAD_GRE_TNL_TSO |
4145 : : RTE_ETH_TX_OFFLOAD_IPIP_TNL_TSO |
4146 : : RTE_ETH_TX_OFFLOAD_GENEVE_TNL_TSO;
4147 : 0 : dev_info->flow_type_rss_offloads |= ICE_RSS_OFFLOAD_ALL;
4148 : : }
4149 : :
4150 : 0 : dev_info->rx_queue_offload_capa = RTE_ETH_RX_OFFLOAD_BUFFER_SPLIT;
4151 : 0 : dev_info->tx_queue_offload_capa = RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE;
4152 : :
4153 : 0 : dev_info->reta_size = pf->hash_lut_size;
4154 : 0 : dev_info->hash_key_size = (VSIQF_HKEY_MAX_INDEX + 1) * sizeof(uint32_t);
4155 : :
4156 : 0 : dev_info->default_rxconf = (struct rte_eth_rxconf) {
4157 : : .rx_thresh = {
4158 : : .pthresh = ICE_DEFAULT_RX_PTHRESH,
4159 : : .hthresh = ICE_DEFAULT_RX_HTHRESH,
4160 : : .wthresh = ICE_DEFAULT_RX_WTHRESH,
4161 : : },
4162 : : .rx_free_thresh = ICE_DEFAULT_RX_FREE_THRESH,
4163 : : .rx_drop_en = 0,
4164 : : .offloads = 0,
4165 : : };
4166 : :
4167 : 0 : dev_info->default_txconf = (struct rte_eth_txconf) {
4168 : : .tx_thresh = {
4169 : : .pthresh = ICE_DEFAULT_TX_PTHRESH,
4170 : : .hthresh = ICE_DEFAULT_TX_HTHRESH,
4171 : : .wthresh = ICE_DEFAULT_TX_WTHRESH,
4172 : : },
4173 : : .tx_free_thresh = ICE_DEFAULT_TX_FREE_THRESH,
4174 : : .tx_rs_thresh = ICE_DEFAULT_TX_RSBIT_THRESH,
4175 : : .offloads = 0,
4176 : : };
4177 : :
4178 : 0 : dev_info->rx_desc_lim = (struct rte_eth_desc_lim) {
4179 : : .nb_max = ICE_MAX_RING_DESC,
4180 : : .nb_min = ICE_MIN_RING_DESC,
4181 : : .nb_align = ICE_ALIGN_RING_DESC,
4182 : : };
4183 : :
4184 : 0 : dev_info->tx_desc_lim = (struct rte_eth_desc_lim) {
4185 : : .nb_max = ICE_MAX_RING_DESC,
4186 : : .nb_min = ICE_MIN_RING_DESC,
4187 : : .nb_align = ICE_ALIGN_RING_DESC,
4188 : : .nb_mtu_seg_max = ICE_TX_MTU_SEG_MAX,
4189 : : .nb_seg_max = ICE_MAX_RING_DESC,
4190 : : };
4191 : :
4192 : 0 : dev_info->speed_capa = RTE_ETH_LINK_SPEED_10M |
4193 : : RTE_ETH_LINK_SPEED_100M |
4194 : : RTE_ETH_LINK_SPEED_1G |
4195 : : RTE_ETH_LINK_SPEED_2_5G |
4196 : : RTE_ETH_LINK_SPEED_5G |
4197 : : RTE_ETH_LINK_SPEED_10G |
4198 : : RTE_ETH_LINK_SPEED_20G |
4199 : : RTE_ETH_LINK_SPEED_25G;
4200 : :
4201 : 0 : phy_type_low = hw->port_info->phy.phy_type_low;
4202 : 0 : phy_type_high = hw->port_info->phy.phy_type_high;
4203 : :
4204 [ # # ]: 0 : if (ICE_PHY_TYPE_SUPPORT_50G(phy_type_low))
4205 : 0 : dev_info->speed_capa |= RTE_ETH_LINK_SPEED_50G;
4206 : :
4207 [ # # # # ]: 0 : if (ICE_PHY_TYPE_SUPPORT_100G_LOW(phy_type_low) ||
4208 [ # # ]: 0 : ICE_PHY_TYPE_SUPPORT_100G_HIGH(phy_type_high))
4209 : 0 : dev_info->speed_capa |= RTE_ETH_LINK_SPEED_100G;
4210 : :
4211 [ # # ]: 0 : if (ICE_PHY_TYPE_SUPPORT_200G_HIGH(phy_type_high))
4212 : 0 : dev_info->speed_capa |= RTE_ETH_LINK_SPEED_200G;
4213 : :
4214 : 0 : dev_info->nb_rx_queues = dev->data->nb_rx_queues;
4215 : 0 : dev_info->nb_tx_queues = dev->data->nb_tx_queues;
4216 : :
4217 : 0 : dev_info->default_rxportconf.burst_size = ICE_RX_MAX_BURST;
4218 : 0 : dev_info->default_txportconf.burst_size = ICE_TX_MAX_BURST;
4219 : 0 : dev_info->default_rxportconf.nb_queues = 1;
4220 : 0 : dev_info->default_txportconf.nb_queues = 1;
4221 : 0 : dev_info->default_rxportconf.ring_size = ICE_BUF_SIZE_MIN;
4222 : 0 : dev_info->default_txportconf.ring_size = ICE_BUF_SIZE_MIN;
4223 : :
4224 : 0 : dev_info->rx_seg_capa.max_nseg = ICE_RX_MAX_NSEG;
4225 : 0 : dev_info->rx_seg_capa.multi_pools = 1;
4226 : 0 : dev_info->rx_seg_capa.offset_allowed = 0;
4227 : 0 : dev_info->rx_seg_capa.offset_align_log2 = 0;
4228 : :
4229 : 0 : return 0;
4230 : : }
4231 : :
4232 : : static inline int
4233 : 0 : ice_atomic_read_link_status(struct rte_eth_dev *dev,
4234 : : struct rte_eth_link *link)
4235 : : {
4236 : : struct rte_eth_link *dst = link;
4237 : 0 : struct rte_eth_link *src = &dev->data->dev_link;
4238 : :
4239 : : /* NOTE: review for potential ordering optimization */
4240 [ # # ]: 0 : if (!rte_atomic_compare_exchange_strong_explicit((uint64_t __rte_atomic *)dst,
4241 : : (uint64_t *)dst, *(uint64_t *)src,
4242 : : rte_memory_order_seq_cst, rte_memory_order_seq_cst))
4243 : 0 : return -1;
4244 : :
4245 : : return 0;
4246 : : }
4247 : :
4248 : : static inline int
4249 : 0 : ice_atomic_write_link_status(struct rte_eth_dev *dev,
4250 : : struct rte_eth_link *link)
4251 : : {
4252 : 0 : struct rte_eth_link *dst = &dev->data->dev_link;
4253 : : struct rte_eth_link *src = link;
4254 : :
4255 : : /* NOTE: review for potential ordering optimization */
4256 [ # # ]: 0 : if (!rte_atomic_compare_exchange_strong_explicit((uint64_t __rte_atomic *)dst,
4257 : : (uint64_t *)dst, *(uint64_t *)src,
4258 : : rte_memory_order_seq_cst, rte_memory_order_seq_cst))
4259 : 0 : return -1;
4260 : :
4261 : : return 0;
4262 : : }
4263 : :
4264 : : static int
4265 : 0 : ice_link_update(struct rte_eth_dev *dev, int wait_to_complete)
4266 : : {
4267 : : #define CHECK_INTERVAL 50 /* 50ms */
4268 : : #define MAX_REPEAT_TIME 40 /* 2s (40 * 50ms) in total */
4269 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4270 : : struct ice_link_status link_status;
4271 : : struct rte_eth_link link, old;
4272 : : int status;
4273 : : unsigned int rep_cnt = MAX_REPEAT_TIME;
4274 : 0 : bool enable_lse = dev->data->dev_conf.intr_conf.lsc ? true : false;
4275 : :
4276 : : memset(&link, 0, sizeof(link));
4277 : : memset(&old, 0, sizeof(old));
4278 : : memset(&link_status, 0, sizeof(link_status));
4279 : 0 : ice_atomic_read_link_status(dev, &old);
4280 : :
4281 : : do {
4282 : : /* Get link status information from hardware */
4283 : 0 : status = ice_get_link_info_safe(pf, enable_lse, &link_status);
4284 [ # # ]: 0 : if (status != ICE_SUCCESS) {
4285 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_100M;
4286 : 0 : link.link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
4287 : 0 : PMD_DRV_LOG(ERR, "Failed to get link info");
4288 : 0 : goto out;
4289 : : }
4290 : :
4291 : 0 : link.link_status = link_status.link_info & ICE_AQ_LINK_UP;
4292 [ # # # # ]: 0 : if (!wait_to_complete || link.link_status)
4293 : : break;
4294 : :
4295 : : rte_delay_ms(CHECK_INTERVAL);
4296 [ # # ]: 0 : } while (--rep_cnt);
4297 : :
4298 [ # # ]: 0 : if (!link.link_status)
4299 : 0 : goto out;
4300 : :
4301 : : /* Full-duplex operation at all supported speeds */
4302 : 0 : link.link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
4303 : :
4304 : : /* Parse the link status */
4305 [ # # # # : 0 : switch (link_status.link_speed) {
# # # # #
# # # #
# ]
4306 : 0 : case ICE_AQ_LINK_SPEED_10MB:
4307 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_10M;
4308 : 0 : break;
4309 : 0 : case ICE_AQ_LINK_SPEED_100MB:
4310 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_100M;
4311 : 0 : break;
4312 : 0 : case ICE_AQ_LINK_SPEED_1000MB:
4313 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_1G;
4314 : 0 : break;
4315 : 0 : case ICE_AQ_LINK_SPEED_2500MB:
4316 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_2_5G;
4317 : 0 : break;
4318 : 0 : case ICE_AQ_LINK_SPEED_5GB:
4319 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_5G;
4320 : 0 : break;
4321 : 0 : case ICE_AQ_LINK_SPEED_10GB:
4322 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_10G;
4323 : 0 : break;
4324 : 0 : case ICE_AQ_LINK_SPEED_20GB:
4325 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_20G;
4326 : 0 : break;
4327 : 0 : case ICE_AQ_LINK_SPEED_25GB:
4328 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_25G;
4329 : 0 : break;
4330 : 0 : case ICE_AQ_LINK_SPEED_40GB:
4331 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_40G;
4332 : 0 : break;
4333 : 0 : case ICE_AQ_LINK_SPEED_50GB:
4334 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_50G;
4335 : 0 : break;
4336 : 0 : case ICE_AQ_LINK_SPEED_100GB:
4337 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_100G;
4338 : 0 : break;
4339 : 0 : case ICE_AQ_LINK_SPEED_200GB:
4340 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_200G;
4341 : 0 : break;
4342 : 0 : case ICE_AQ_LINK_SPEED_UNKNOWN:
4343 : 0 : PMD_DRV_LOG(ERR, "Unknown link speed");
4344 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_UNKNOWN;
4345 : 0 : break;
4346 : 0 : default:
4347 : 0 : PMD_DRV_LOG(ERR, "None link speed");
4348 : : link.link_speed = RTE_ETH_SPEED_NUM_NONE;
4349 : 0 : break;
4350 : : }
4351 : :
4352 : 0 : link.link_autoneg = !(dev->data->dev_conf.link_speeds &
4353 : : RTE_ETH_LINK_SPEED_FIXED);
4354 : :
4355 : 0 : out:
4356 : 0 : ice_atomic_write_link_status(dev, &link);
4357 [ # # ]: 0 : if (link.link_status == old.link_status)
4358 : 0 : return -1;
4359 : :
4360 : : return 0;
4361 : : }
4362 : :
4363 : : static inline uint16_t
4364 : 0 : ice_parse_link_speeds(uint16_t link_speeds)
4365 : : {
4366 : : uint16_t link_speed = ICE_AQ_LINK_SPEED_UNKNOWN;
4367 : :
4368 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_200G)
4369 : : link_speed |= ICE_AQ_LINK_SPEED_200GB;
4370 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_100G)
4371 : 0 : link_speed |= ICE_AQ_LINK_SPEED_100GB;
4372 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_50G)
4373 : 0 : link_speed |= ICE_AQ_LINK_SPEED_50GB;
4374 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_40G)
4375 : 0 : link_speed |= ICE_AQ_LINK_SPEED_40GB;
4376 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_25G)
4377 : 0 : link_speed |= ICE_AQ_LINK_SPEED_25GB;
4378 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_20G)
4379 : 0 : link_speed |= ICE_AQ_LINK_SPEED_20GB;
4380 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_10G)
4381 : 0 : link_speed |= ICE_AQ_LINK_SPEED_10GB;
4382 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_5G)
4383 : 0 : link_speed |= ICE_AQ_LINK_SPEED_5GB;
4384 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_2_5G)
4385 : 0 : link_speed |= ICE_AQ_LINK_SPEED_2500MB;
4386 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_1G)
4387 : 0 : link_speed |= ICE_AQ_LINK_SPEED_1000MB;
4388 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_100M)
4389 : 0 : link_speed |= ICE_AQ_LINK_SPEED_100MB;
4390 : :
4391 : 0 : return link_speed;
4392 : : }
4393 : :
4394 : : static int
4395 : 0 : ice_apply_link_speed(struct rte_eth_dev *dev)
4396 : : {
4397 : : uint16_t speed;
4398 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4399 : : struct rte_eth_conf *conf = &dev->data->dev_conf;
4400 : :
4401 [ # # ]: 0 : if (conf->link_speeds == RTE_ETH_LINK_SPEED_AUTONEG) {
4402 : 0 : conf->link_speeds = RTE_ETH_LINK_SPEED_200G |
4403 : : RTE_ETH_LINK_SPEED_100G |
4404 : : RTE_ETH_LINK_SPEED_50G |
4405 : : RTE_ETH_LINK_SPEED_40G |
4406 : : RTE_ETH_LINK_SPEED_25G |
4407 : : RTE_ETH_LINK_SPEED_20G |
4408 : : RTE_ETH_LINK_SPEED_10G |
4409 : : RTE_ETH_LINK_SPEED_5G |
4410 : : RTE_ETH_LINK_SPEED_2_5G |
4411 : : RTE_ETH_LINK_SPEED_1G |
4412 : : RTE_ETH_LINK_SPEED_100M;
4413 : : }
4414 : 0 : speed = ice_parse_link_speeds(conf->link_speeds);
4415 : :
4416 : 0 : return ice_phy_conf_link(hw, speed, true);
4417 : : }
4418 : :
4419 : : static int
4420 : 0 : ice_phy_conf_link(struct ice_hw *hw,
4421 : : u16 link_speeds_bitmap,
4422 : : bool link_up)
4423 : : {
4424 : 0 : struct ice_aqc_set_phy_cfg_data cfg = { 0 };
4425 : 0 : struct ice_port_info *pi = hw->port_info;
4426 : : struct ice_aqc_get_phy_caps_data *phy_caps;
4427 : : int err;
4428 : 0 : u64 phy_type_low = 0;
4429 : 0 : u64 phy_type_high = 0;
4430 : :
4431 : : phy_caps = (struct ice_aqc_get_phy_caps_data *)
4432 : 0 : ice_malloc(hw, sizeof(*phy_caps));
4433 [ # # ]: 0 : if (!phy_caps)
4434 : : return ICE_ERR_NO_MEMORY;
4435 : :
4436 [ # # ]: 0 : if (!pi)
4437 : : return -EIO;
4438 : :
4439 : :
4440 [ # # ]: 0 : if (ice_fw_supports_report_dflt_cfg(pi->hw))
4441 : 0 : err = ice_aq_get_phy_caps(pi, false, ICE_AQC_REPORT_DFLT_CFG,
4442 : : phy_caps, NULL);
4443 : : else
4444 : 0 : err = ice_aq_get_phy_caps(pi, false, ICE_AQC_REPORT_TOPO_CAP_MEDIA,
4445 : : phy_caps, NULL);
4446 [ # # ]: 0 : if (err)
4447 : 0 : goto done;
4448 : :
4449 : 0 : ice_update_phy_type(&phy_type_low, &phy_type_high, link_speeds_bitmap);
4450 : :
4451 [ # # ]: 0 : if (link_speeds_bitmap == ICE_LINK_SPEED_UNKNOWN) {
4452 : 0 : cfg.phy_type_low = phy_caps->phy_type_low;
4453 : 0 : cfg.phy_type_high = phy_caps->phy_type_high;
4454 [ # # ]: 0 : } else if (phy_type_low & phy_caps->phy_type_low ||
4455 [ # # ]: 0 : phy_type_high & phy_caps->phy_type_high) {
4456 : 0 : cfg.phy_type_low = phy_type_low & phy_caps->phy_type_low;
4457 : 0 : cfg.phy_type_high = phy_type_high & phy_caps->phy_type_high;
4458 : : } else {
4459 : 0 : PMD_DRV_LOG(WARNING, "Invalid speed setting, set to default!");
4460 : 0 : cfg.phy_type_low = phy_caps->phy_type_low;
4461 : 0 : cfg.phy_type_high = phy_caps->phy_type_high;
4462 : : }
4463 : :
4464 : 0 : cfg.caps = phy_caps->caps | ICE_AQ_PHY_ENA_AUTO_LINK_UPDT;
4465 : 0 : cfg.low_power_ctrl_an = phy_caps->low_power_ctrl_an;
4466 : 0 : cfg.eee_cap = phy_caps->eee_cap;
4467 : 0 : cfg.eeer_value = phy_caps->eeer_value;
4468 : 0 : cfg.link_fec_opt = phy_caps->link_fec_options;
4469 [ # # ]: 0 : if (link_up)
4470 : 0 : cfg.caps |= ICE_AQ_PHY_ENA_LINK;
4471 : : else
4472 : 0 : cfg.caps &= ~ICE_AQ_PHY_ENA_LINK;
4473 : :
4474 : 0 : err = ice_aq_set_phy_cfg(hw, pi, &cfg, NULL);
4475 : :
4476 : 0 : done:
4477 : 0 : ice_free(hw, phy_caps);
4478 : 0 : return err;
4479 : : }
4480 : :
4481 : : static int
4482 : 0 : ice_dev_set_link_up(struct rte_eth_dev *dev)
4483 : : {
4484 : 0 : return ice_apply_link_speed(dev);
4485 : : }
4486 : :
4487 : : static int
4488 : 0 : ice_dev_set_link_down(struct rte_eth_dev *dev)
4489 : : {
4490 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4491 : : uint8_t speed = ICE_LINK_SPEED_UNKNOWN;
4492 : :
4493 : 0 : return ice_phy_conf_link(hw, speed, false);
4494 : : }
4495 : :
4496 : : static int
4497 : 0 : ice_dev_led_on(struct rte_eth_dev *dev)
4498 : : {
4499 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4500 : 0 : int status = ice_aq_set_port_id_led(hw->port_info, false, NULL);
4501 : :
4502 [ # # ]: 0 : return status == ICE_SUCCESS ? 0 : -ENOTSUP;
4503 : : }
4504 : :
4505 : : static int
4506 : 0 : ice_dev_led_off(struct rte_eth_dev *dev)
4507 : : {
4508 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4509 : 0 : int status = ice_aq_set_port_id_led(hw->port_info, true, NULL);
4510 : :
4511 [ # # ]: 0 : return status == ICE_SUCCESS ? 0 : -ENOTSUP;
4512 : : }
4513 : :
4514 : : static int
4515 : 0 : ice_mtu_set(struct rte_eth_dev *dev, uint16_t mtu __rte_unused)
4516 : : {
4517 : : /* mtu setting is forbidden if port is start */
4518 [ # # ]: 0 : if (dev->data->dev_started != 0) {
4519 : 0 : PMD_DRV_LOG(ERR,
4520 : : "port %d must be stopped before configuration",
4521 : : dev->data->port_id);
4522 : 0 : return -EBUSY;
4523 : : }
4524 : :
4525 : : return 0;
4526 : : }
4527 : :
4528 : 0 : static int ice_macaddr_set(struct rte_eth_dev *dev,
4529 : : struct rte_ether_addr *mac_addr)
4530 : : {
4531 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4532 : : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4533 [ # # ]: 0 : struct ice_vsi *vsi = pf->main_vsi;
4534 : : struct ice_mac_filter *f;
4535 : : uint8_t flags = 0;
4536 : : int ret;
4537 : :
4538 : : if (!rte_is_valid_assigned_ether_addr(mac_addr)) {
4539 : 0 : PMD_DRV_LOG(ERR, "Tried to set invalid MAC address.");
4540 : 0 : return -EINVAL;
4541 : : }
4542 : :
4543 [ # # ]: 0 : TAILQ_FOREACH(f, &vsi->mac_list, next) {
4544 [ # # ]: 0 : if (rte_is_same_ether_addr(&pf->dev_addr, &f->mac_info.mac_addr))
4545 : : break;
4546 : : }
4547 : :
4548 [ # # ]: 0 : if (!f) {
4549 : 0 : PMD_DRV_LOG(ERR, "Failed to find filter for default mac");
4550 : 0 : return -EIO;
4551 : : }
4552 : :
4553 : 0 : ret = ice_remove_mac_filter(vsi, &f->mac_info.mac_addr);
4554 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
4555 : 0 : PMD_DRV_LOG(ERR, "Failed to delete mac filter");
4556 : 0 : return -EIO;
4557 : : }
4558 : 0 : ret = ice_add_mac_filter(vsi, mac_addr);
4559 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
4560 : 0 : PMD_DRV_LOG(ERR, "Failed to add mac filter");
4561 : 0 : return -EIO;
4562 : : }
4563 : : rte_ether_addr_copy(mac_addr, &pf->dev_addr);
4564 : :
4565 : : flags = ICE_AQC_MAN_MAC_UPDATE_LAA_WOL;
4566 : 0 : ret = ice_aq_manage_mac_write(hw, mac_addr->addr_bytes, flags, NULL);
4567 [ # # ]: 0 : if (ret != ICE_SUCCESS)
4568 : 0 : PMD_DRV_LOG(ERR, "Failed to set manage mac");
4569 : :
4570 : : return 0;
4571 : : }
4572 : :
4573 : : /* Add a MAC address, and update filters */
4574 : : static int
4575 : 0 : ice_macaddr_add(struct rte_eth_dev *dev,
4576 : : struct rte_ether_addr *mac_addr,
4577 : : __rte_unused uint32_t index,
4578 : : __rte_unused uint32_t pool)
4579 : : {
4580 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4581 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4582 : : int ret;
4583 : :
4584 : 0 : ret = ice_add_mac_filter(vsi, mac_addr);
4585 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
4586 : 0 : PMD_DRV_LOG(ERR, "Failed to add MAC filter");
4587 : 0 : return -EINVAL;
4588 : : }
4589 : :
4590 : : return ICE_SUCCESS;
4591 : : }
4592 : :
4593 : : /* Remove a MAC address, and update filters */
4594 : : static void
4595 : 0 : ice_macaddr_remove(struct rte_eth_dev *dev, uint32_t index)
4596 : : {
4597 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4598 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4599 : : struct rte_eth_dev_data *data = dev->data;
4600 : : struct rte_ether_addr *macaddr;
4601 : : int ret;
4602 : :
4603 : 0 : macaddr = &data->mac_addrs[index];
4604 : 0 : ret = ice_remove_mac_filter(vsi, macaddr);
4605 [ # # ]: 0 : if (ret) {
4606 : 0 : PMD_DRV_LOG(ERR, "Failed to remove MAC filter");
4607 : 0 : return;
4608 : : }
4609 : : }
4610 : :
4611 : : static int
4612 : 0 : ice_vlan_filter_set(struct rte_eth_dev *dev, uint16_t vlan_id, int on)
4613 : : {
4614 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4615 : 0 : struct ice_vlan vlan = ICE_VLAN(RTE_ETHER_TYPE_VLAN, vlan_id);
4616 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4617 : : int ret;
4618 : :
4619 : 0 : PMD_INIT_FUNC_TRACE();
4620 : :
4621 : : /**
4622 : : * Vlan 0 is the generic filter for untagged packets
4623 : : * and can't be removed or added by user.
4624 : : */
4625 [ # # ]: 0 : if (vlan_id == 0)
4626 : : return 0;
4627 : :
4628 [ # # ]: 0 : if (on) {
4629 : 0 : ret = ice_add_vlan_filter(vsi, &vlan);
4630 [ # # ]: 0 : if (ret < 0) {
4631 : 0 : PMD_DRV_LOG(ERR, "Failed to add vlan filter");
4632 : 0 : return -EINVAL;
4633 : : }
4634 : : } else {
4635 : 0 : ret = ice_remove_vlan_filter(vsi, &vlan);
4636 [ # # ]: 0 : if (ret < 0) {
4637 : 0 : PMD_DRV_LOG(ERR, "Failed to remove vlan filter");
4638 : 0 : return -EINVAL;
4639 : : }
4640 : : }
4641 : :
4642 : : return 0;
4643 : : }
4644 : :
4645 : : /* In Single VLAN Mode (SVM), single VLAN filters via ICE_SW_LKUP_VLAN are
4646 : : * based on the inner VLAN ID, so the VLAN TPID (i.e. 0x8100 or 0x888a8)
4647 : : * doesn't matter. In Double VLAN Mode (DVM), outer/single VLAN filters via
4648 : : * ICE_SW_LKUP_VLAN are based on the outer/single VLAN ID + VLAN TPID.
4649 : : *
4650 : : * For both modes add a VLAN 0 + no VLAN TPID filter to handle untagged traffic
4651 : : * when VLAN pruning is enabled. Also, this handles VLAN 0 priority tagged
4652 : : * traffic in SVM, since the VLAN TPID isn't part of filtering.
4653 : : *
4654 : : * If DVM is enabled then an explicit VLAN 0 + VLAN TPID filter needs to be
4655 : : * added to allow VLAN 0 priority tagged traffic in DVM, since the VLAN TPID is
4656 : : * part of filtering.
4657 : : */
4658 : : static int
4659 : 0 : ice_vsi_add_vlan_zero(struct ice_vsi *vsi)
4660 : : {
4661 : : struct ice_vlan vlan;
4662 : : int err;
4663 : :
4664 : 0 : vlan = ICE_VLAN(0, 0);
4665 : 0 : err = ice_add_vlan_filter(vsi, &vlan);
4666 [ # # ]: 0 : if (err) {
4667 : 0 : PMD_DRV_LOG(DEBUG, "Failed to add VLAN ID 0");
4668 : 0 : return err;
4669 : : }
4670 : :
4671 : : /* in SVM both VLAN 0 filters are identical */
4672 [ # # ]: 0 : if (!ice_is_dvm_ena(&vsi->adapter->hw))
4673 : : return 0;
4674 : :
4675 : 0 : vlan = ICE_VLAN(RTE_ETHER_TYPE_VLAN, 0);
4676 : 0 : err = ice_add_vlan_filter(vsi, &vlan);
4677 [ # # ]: 0 : if (err) {
4678 : 0 : PMD_DRV_LOG(DEBUG, "Failed to add VLAN ID 0 in double VLAN mode");
4679 : 0 : return err;
4680 : : }
4681 : :
4682 : : return 0;
4683 : : }
4684 : :
4685 : : /*
4686 : : * Delete the VLAN 0 filters in the same manner that they were added in
4687 : : * ice_vsi_add_vlan_zero.
4688 : : */
4689 : : static int
4690 : 0 : ice_vsi_del_vlan_zero(struct ice_vsi *vsi)
4691 : : {
4692 : : struct ice_vlan vlan;
4693 : : int err;
4694 : :
4695 : 0 : vlan = ICE_VLAN(0, 0);
4696 : 0 : err = ice_remove_vlan_filter(vsi, &vlan);
4697 [ # # ]: 0 : if (err) {
4698 : 0 : PMD_DRV_LOG(DEBUG, "Failed to remove VLAN ID 0");
4699 : 0 : return err;
4700 : : }
4701 : :
4702 : : /* in SVM both VLAN 0 filters are identical */
4703 [ # # ]: 0 : if (!ice_is_dvm_ena(&vsi->adapter->hw))
4704 : : return 0;
4705 : :
4706 : 0 : vlan = ICE_VLAN(RTE_ETHER_TYPE_VLAN, 0);
4707 : 0 : err = ice_remove_vlan_filter(vsi, &vlan);
4708 [ # # ]: 0 : if (err) {
4709 : 0 : PMD_DRV_LOG(DEBUG, "Failed to remove VLAN ID 0 in double VLAN mode");
4710 : 0 : return err;
4711 : : }
4712 : :
4713 : : return 0;
4714 : : }
4715 : :
4716 : : /* Configure vlan filter on or off */
4717 : : static int
4718 : 0 : ice_vsi_config_vlan_filter(struct ice_vsi *vsi, bool on)
4719 : : {
4720 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4721 : : struct ice_vsi_ctx ctxt;
4722 : : uint8_t sw_flags2;
4723 : : int ret = 0;
4724 : :
4725 : : sw_flags2 = ICE_AQ_VSI_SW_FLAG_RX_VLAN_PRUNE_ENA;
4726 : :
4727 [ # # ]: 0 : if (on)
4728 : 0 : vsi->info.sw_flags2 |= sw_flags2;
4729 : : else
4730 : 0 : vsi->info.sw_flags2 &= ~sw_flags2;
4731 : :
4732 : 0 : vsi->info.sw_id = hw->port_info->sw_id;
4733 [ # # ]: 0 : (void)rte_memcpy(&ctxt.info, &vsi->info, sizeof(vsi->info));
4734 : 0 : ctxt.info.valid_sections =
4735 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_SW_VALID |
4736 : : ICE_AQ_VSI_PROP_SECURITY_VALID);
4737 : 0 : ctxt.vsi_num = vsi->vsi_id;
4738 : :
4739 : 0 : ret = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4740 [ # # ]: 0 : if (ret) {
4741 [ # # ]: 0 : PMD_DRV_LOG(INFO, "Update VSI failed to %s vlan rx pruning",
4742 : : on ? "enable" : "disable");
4743 : 0 : return -EINVAL;
4744 : : } else {
4745 : 0 : vsi->info.valid_sections |=
4746 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_SW_VALID |
4747 : : ICE_AQ_VSI_PROP_SECURITY_VALID);
4748 : : }
4749 : :
4750 : : /* consist with other drivers, allow untagged packet when vlan filter on */
4751 [ # # ]: 0 : if (on)
4752 : 0 : ret = ice_vsi_add_vlan_zero(vsi);
4753 : : else
4754 : 0 : ret = ice_vsi_del_vlan_zero(vsi);
4755 : :
4756 : : return 0;
4757 : : }
4758 : :
4759 : : /* Manage VLAN stripping for the VSI for Rx */
4760 : : static int
4761 : 0 : ice_vsi_manage_vlan_stripping(struct ice_vsi *vsi, bool ena)
4762 : : {
4763 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4764 : : struct ice_vsi_ctx ctxt;
4765 : : int status, err = 0;
4766 : :
4767 : : /* do not allow modifying VLAN stripping when a port VLAN is configured
4768 : : * on this VSI
4769 : : */
4770 [ # # ]: 0 : if (vsi->info.port_based_inner_vlan)
4771 : : return 0;
4772 : :
4773 : : memset(&ctxt, 0, sizeof(ctxt));
4774 : :
4775 [ # # ]: 0 : if (ena)
4776 : : /* Strip VLAN tag from Rx packet and put it in the desc */
4777 : : ctxt.info.inner_vlan_flags =
4778 : : ICE_AQ_VSI_INNER_VLAN_EMODE_STR_BOTH;
4779 : : else
4780 : : /* Disable stripping. Leave tag in packet */
4781 : 0 : ctxt.info.inner_vlan_flags =
4782 : : ICE_AQ_VSI_INNER_VLAN_EMODE_NOTHING;
4783 : :
4784 : : /* Allow all packets untagged/tagged */
4785 : 0 : ctxt.info.inner_vlan_flags |= ICE_AQ_VSI_INNER_VLAN_TX_MODE_ALL;
4786 : :
4787 : 0 : ctxt.info.valid_sections = rte_cpu_to_le_16(ICE_AQ_VSI_PROP_VLAN_VALID);
4788 : :
4789 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4790 [ # # ]: 0 : if (status) {
4791 [ # # ]: 0 : PMD_DRV_LOG(ERR, "Update VSI failed to %s vlan stripping",
4792 : : ena ? "enable" : "disable");
4793 : : err = -EIO;
4794 : : } else {
4795 : 0 : vsi->info.inner_vlan_flags = ctxt.info.inner_vlan_flags;
4796 : : }
4797 : :
4798 : : return err;
4799 : : }
4800 : :
4801 : : static int
4802 : : ice_vsi_ena_inner_stripping(struct ice_vsi *vsi)
4803 : : {
4804 : 0 : return ice_vsi_manage_vlan_stripping(vsi, true);
4805 : : }
4806 : :
4807 : : static int
4808 : : ice_vsi_dis_inner_stripping(struct ice_vsi *vsi)
4809 : : {
4810 : 0 : return ice_vsi_manage_vlan_stripping(vsi, false);
4811 : : }
4812 : :
4813 : : /**
4814 : : * tpid_to_vsi_outer_vlan_type - convert from TPID to VSI context based tag_type
4815 : : * @tpid: tpid used to translate into VSI context based tag_type
4816 : : * @tag_type: output variable to hold the VSI context based tag type
4817 : : */
4818 : : static int tpid_to_vsi_outer_vlan_type(u16 tpid, u8 *tag_type)
4819 : : {
4820 [ # # # # : 0 : switch (tpid) {
# # # # ]
4821 : : case RTE_ETHER_TYPE_VLAN:
4822 : : *tag_type = ICE_AQ_VSI_OUTER_TAG_VLAN_8100;
4823 : : break;
4824 : : case RTE_ETHER_TYPE_QINQ:
4825 : : *tag_type = ICE_AQ_VSI_OUTER_TAG_STAG;
4826 : : break;
4827 : : case RTE_ETHER_TYPE_QINQ1:
4828 : : *tag_type = ICE_AQ_VSI_OUTER_TAG_VLAN_9100;
4829 : : break;
4830 : : default:
4831 : : *tag_type = 0;
4832 : : return -EINVAL;
4833 : : }
4834 : :
4835 : : return 0;
4836 : : }
4837 : :
4838 : : /**
4839 : : * ice_is_supported_port_vlan_proto - make sure the vlan_proto is supported
4840 : : * @hw: hardware structure used to check the VLAN mode
4841 : : * @vlan_proto: VLAN TPID being checked
4842 : : *
4843 : : * If the device is configured in Double VLAN Mode (DVM), it supports three
4844 : : * types: RTE_ETHER_TYPE_VLAN, RTE_ETHER_TYPE_QINQ1 and RTE_ETHER_TYPE_QINQ. If the device is
4845 : : * configured in Single VLAN Mode (SVM), then only RTE_ETHER_TYPE_VLAN is supported.
4846 : : */
4847 : : static bool
4848 : 0 : ice_is_supported_port_vlan_proto(struct ice_hw *hw, u16 vlan_proto)
4849 : : {
4850 : : bool is_supported = false;
4851 : :
4852 [ # # # # ]: 0 : switch (vlan_proto) {
4853 : 0 : case RTE_ETHER_TYPE_VLAN:
4854 : : is_supported = true;
4855 : 0 : break;
4856 : 0 : case RTE_ETHER_TYPE_QINQ:
4857 [ # # ]: 0 : if (ice_is_dvm_ena(hw))
4858 : : is_supported = true;
4859 : : break;
4860 : 0 : case RTE_ETHER_TYPE_QINQ1:
4861 [ # # ]: 0 : if (ice_is_dvm_ena(hw))
4862 : : is_supported = true;
4863 : : break;
4864 : : }
4865 : :
4866 : 0 : return is_supported;
4867 : : }
4868 : :
4869 : : /**
4870 : : * ice_vsi_ena_outer_stripping - enable outer VLAN stripping
4871 : : * @vsi: VSI to configure
4872 : : * @tpid: TPID to enable outer VLAN stripping for
4873 : : *
4874 : : * Enable outer VLAN stripping via VSI context. This function should only be
4875 : : * used if DVM is supported.
4876 : : *
4877 : : * Since the VSI context only supports a single TPID for insertion and
4878 : : * stripping, setting the TPID for stripping will affect the TPID for insertion.
4879 : : * Callers need to be aware of this limitation.
4880 : : *
4881 : : * Only modify outer VLAN stripping settings and the VLAN TPID. Outer VLAN
4882 : : * insertion settings are unmodified.
4883 : : *
4884 : : * This enables hardware to strip a VLAN tag with the specified TPID to be
4885 : : * stripped from the packet and placed in the receive descriptor.
4886 : : */
4887 : 0 : static int ice_vsi_ena_outer_stripping(struct ice_vsi *vsi, u16 tpid)
4888 : : {
4889 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4890 : : struct ice_vsi_ctx ctxt;
4891 : : int status, err = 0;
4892 : : u8 tag_type;
4893 : :
4894 : : /* do not allow modifying VLAN stripping when a port VLAN is configured
4895 : : * on this VSI
4896 : : */
4897 [ # # ]: 0 : if (vsi->info.port_based_outer_vlan)
4898 : : return 0;
4899 : :
4900 : : if (tpid_to_vsi_outer_vlan_type(tpid, &tag_type))
4901 : : return -EINVAL;
4902 : :
4903 : : memset(&ctxt, 0, sizeof(ctxt));
4904 : :
4905 : 0 : ctxt.info.valid_sections =
4906 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
4907 : : /* clear current outer VLAN strip settings */
4908 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
4909 : : ~(ICE_AQ_VSI_OUTER_VLAN_EMODE_M | ICE_AQ_VSI_OUTER_TAG_TYPE_M);
4910 : 0 : ctxt.info.outer_vlan_flags |=
4911 : : (ICE_AQ_VSI_OUTER_VLAN_EMODE_SHOW_BOTH <<
4912 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S) |
4913 : 0 : ((tag_type << ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
4914 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M);
4915 : :
4916 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4917 [ # # ]: 0 : if (status) {
4918 : 0 : PMD_DRV_LOG(ERR, "Update VSI failed to enable outer VLAN stripping");
4919 : : err = -EIO;
4920 : : } else {
4921 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
4922 : : }
4923 : :
4924 : : return err;
4925 : : }
4926 : :
4927 : : static int
4928 : 0 : ice_vsi_dis_outer_stripping(struct ice_vsi *vsi)
4929 : : {
4930 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4931 : : struct ice_vsi_ctx ctxt;
4932 : : int status, err = 0;
4933 : :
4934 [ # # ]: 0 : if (vsi->info.port_based_outer_vlan)
4935 : : return 0;
4936 : :
4937 : : memset(&ctxt, 0, sizeof(ctxt));
4938 : :
4939 : 0 : ctxt.info.valid_sections =
4940 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
4941 : : /* clear current outer VLAN strip settings */
4942 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
4943 : : ~ICE_AQ_VSI_OUTER_VLAN_EMODE_M;
4944 : 0 : ctxt.info.outer_vlan_flags |= ICE_AQ_VSI_OUTER_VLAN_EMODE_NOTHING <<
4945 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S;
4946 : :
4947 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4948 [ # # ]: 0 : if (status) {
4949 : 0 : PMD_DRV_LOG(ERR, "Update VSI failed to disable outer VLAN stripping");
4950 : : err = -EIO;
4951 : : } else {
4952 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
4953 : : }
4954 : :
4955 : : return err;
4956 : : }
4957 : :
4958 : : static int
4959 : 0 : ice_vsi_config_vlan_stripping(struct ice_vsi *vsi, bool ena)
4960 : : {
4961 : : int ret;
4962 : :
4963 [ # # ]: 0 : if (ena)
4964 : : ret = ice_vsi_ena_inner_stripping(vsi);
4965 : : else
4966 : : ret = ice_vsi_dis_inner_stripping(vsi);
4967 : :
4968 : 0 : return ret;
4969 : : }
4970 : :
4971 : : /**
4972 : : * ice_vsi_update_l2tsel - update l2tsel field for all Rx rings on this VSI
4973 : : * @vsi: VSI used to update l2tsel on
4974 : : * @l2tsel: l2tsel setting requested
4975 : : *
4976 : : * Use the l2tsel setting to update all of the Rx queue context bits for l2tsel.
4977 : : * This will modify which descriptor field the first offloaded VLAN will be
4978 : : * stripped into.
4979 : : */
4980 : 0 : static void ice_vsi_update_l2tsel(struct ice_vsi *vsi, enum ice_l2tsel l2tsel)
4981 : : {
4982 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4983 : : struct ice_pf *pf = ICE_VSI_TO_PF(vsi);
4984 : 0 : struct rte_eth_dev_data *dev_data = pf->dev_data;
4985 : : u32 l2tsel_bit;
4986 : : uint16_t i;
4987 : :
4988 [ # # ]: 0 : if (l2tsel == ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG2_2ND)
4989 : : l2tsel_bit = 0;
4990 : : else
4991 : : l2tsel_bit = BIT(ICE_L2TSEL_BIT_OFFSET);
4992 : :
4993 [ # # ]: 0 : for (i = 0; i < dev_data->nb_rx_queues; i++) {
4994 : : u32 qrx_context_offset;
4995 : : u32 regval;
4996 : :
4997 : : qrx_context_offset =
4998 : 0 : QRX_CONTEXT(ICE_L2TSEL_QRX_CONTEXT_REG_IDX, i);
4999 : :
5000 : 0 : regval = rd32(hw, qrx_context_offset);
5001 : 0 : regval &= ~BIT(ICE_L2TSEL_BIT_OFFSET);
5002 : 0 : regval |= l2tsel_bit;
5003 : 0 : wr32(hw, qrx_context_offset, regval);
5004 : : }
5005 : 0 : }
5006 : :
5007 : : /* Configure outer vlan stripping on or off in QinQ mode */
5008 : : static int
5009 : 0 : ice_vsi_config_outer_vlan_stripping(struct ice_vsi *vsi, bool on)
5010 : : {
5011 : 0 : uint16_t outer_ethertype = vsi->adapter->pf.outer_ethertype;
5012 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5013 : : int err = 0;
5014 : :
5015 [ # # ]: 0 : if (vsi->vsi_id >= ICE_MAX_NUM_VSIS) {
5016 : 0 : PMD_DRV_LOG(ERR, "VSI ID exceeds the maximum");
5017 : 0 : return -EINVAL;
5018 : : }
5019 : :
5020 [ # # ]: 0 : if (!ice_is_dvm_ena(hw)) {
5021 : 0 : PMD_DRV_LOG(ERR, "Single VLAN mode (SVM) does not support qinq");
5022 : 0 : return -EOPNOTSUPP;
5023 : : }
5024 : :
5025 [ # # ]: 0 : if (on) {
5026 : 0 : err = ice_vsi_ena_outer_stripping(vsi, outer_ethertype);
5027 [ # # ]: 0 : if (!err) {
5028 : : enum ice_l2tsel l2tsel =
5029 : : ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG2_2ND;
5030 : :
5031 : : /* PF tells the VF that the outer VLAN tag is always
5032 : : * extracted to VIRTCHNL_VLAN_TAG_LOCATION_L2TAG2_2 and
5033 : : * inner is always extracted to
5034 : : * VIRTCHNL_VLAN_TAG_LOCATION_L2TAG1. This is needed to
5035 : : * support outer stripping so the first tag always ends
5036 : : * up in L2TAG2_2ND and the second/inner tag, if
5037 : : * enabled, is extracted in L2TAG1.
5038 : : */
5039 : 0 : ice_vsi_update_l2tsel(vsi, l2tsel);
5040 : : }
5041 : : } else {
5042 : 0 : err = ice_vsi_dis_outer_stripping(vsi);
5043 [ # # ]: 0 : if (!err) {
5044 : : enum ice_l2tsel l2tsel =
5045 : : ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG1;
5046 : :
5047 : : /* PF tells the VF that the outer VLAN tag is always
5048 : : * extracted to VIRTCHNL_VLAN_TAG_LOCATION_L2TAG2_2 and
5049 : : * inner is always extracted to
5050 : : * VIRTCHNL_VLAN_TAG_LOCATION_L2TAG1. This is needed to
5051 : : * support inner stripping while outer stripping is
5052 : : * disabled so that the first and only tag is extracted
5053 : : * in L2TAG1.
5054 : : */
5055 : 0 : ice_vsi_update_l2tsel(vsi, l2tsel);
5056 : : }
5057 : : }
5058 : :
5059 : : return err;
5060 : : }
5061 : :
5062 : : static int
5063 : 0 : ice_vlan_offload_set(struct rte_eth_dev *dev, int mask)
5064 : : {
5065 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5066 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5067 : : struct rte_eth_rxmode *rxmode;
5068 : :
5069 : : rxmode = &dev->data->dev_conf.rxmode;
5070 [ # # ]: 0 : if (mask & RTE_ETH_VLAN_FILTER_MASK) {
5071 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_VLAN_FILTER)
5072 : 0 : ice_vsi_config_vlan_filter(vsi, true);
5073 : : else
5074 : 0 : ice_vsi_config_vlan_filter(vsi, false);
5075 : : }
5076 : :
5077 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5078 [ # # ]: 0 : if (!ice_is_dvm_ena(hw)) {
5079 [ # # ]: 0 : if (mask & RTE_ETH_VLAN_STRIP_MASK) {
5080 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_VLAN_STRIP)
5081 : 0 : ice_vsi_config_vlan_stripping(vsi, true);
5082 : : else
5083 : 0 : ice_vsi_config_vlan_stripping(vsi, false);
5084 : : }
5085 : :
5086 [ # # ]: 0 : if (mask & RTE_ETH_QINQ_STRIP_MASK) {
5087 : 0 : PMD_DRV_LOG(ERR, "Single VLAN mode (SVM) does not support qinq");
5088 : 0 : return -ENOTSUP;
5089 : : }
5090 : : } else {
5091 [ # # ]: 0 : if ((mask & RTE_ETH_VLAN_STRIP_MASK) |
5092 : : (mask & RTE_ETH_QINQ_STRIP_MASK)) {
5093 [ # # ]: 0 : if (rxmode->offloads & (RTE_ETH_RX_OFFLOAD_VLAN_STRIP |
5094 : : RTE_ETH_RX_OFFLOAD_QINQ_STRIP))
5095 : 0 : ice_vsi_config_outer_vlan_stripping(vsi, true);
5096 : : else
5097 : 0 : ice_vsi_config_outer_vlan_stripping(vsi, false);
5098 : : }
5099 : :
5100 [ # # ]: 0 : if (mask & RTE_ETH_QINQ_STRIP_MASK) {
5101 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_QINQ_STRIP)
5102 : 0 : ice_vsi_config_vlan_stripping(vsi, true);
5103 : : else
5104 : 0 : ice_vsi_config_vlan_stripping(vsi, false);
5105 : : }
5106 : : }
5107 : :
5108 : : return 0;
5109 : : }
5110 : :
5111 : : static int
5112 : 0 : ice_get_rss_lut(struct ice_vsi *vsi, uint8_t *lut, uint16_t lut_size)
5113 : : {
5114 : : struct ice_aq_get_set_rss_lut_params lut_params;
5115 : 0 : struct ice_pf *pf = ICE_VSI_TO_PF(vsi);
5116 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5117 : : int ret;
5118 : :
5119 [ # # ]: 0 : if (!lut)
5120 : : return -EINVAL;
5121 : :
5122 [ # # ]: 0 : if (pf->flags & ICE_FLAG_RSS_AQ_CAPABLE) {
5123 : 0 : lut_params.vsi_handle = vsi->idx;
5124 : 0 : lut_params.lut_size = lut_size;
5125 : 0 : lut_params.lut_type = ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_PF;
5126 : 0 : lut_params.lut = lut;
5127 : 0 : lut_params.global_lut_id = 0;
5128 : 0 : ret = ice_aq_get_rss_lut(hw, &lut_params);
5129 [ # # ]: 0 : if (ret) {
5130 : 0 : PMD_DRV_LOG(ERR, "Failed to get RSS lookup table");
5131 : 0 : return -EINVAL;
5132 : : }
5133 : : } else {
5134 : : uint64_t *lut_dw = (uint64_t *)lut;
5135 : 0 : uint16_t i, lut_size_dw = lut_size / 4;
5136 : :
5137 [ # # ]: 0 : for (i = 0; i < lut_size_dw; i++)
5138 : 0 : lut_dw[i] = ICE_READ_REG(hw, PFQF_HLUT(i));
5139 : : }
5140 : :
5141 : : return 0;
5142 : : }
5143 : :
5144 : : static int
5145 : 0 : ice_set_rss_lut(struct ice_vsi *vsi, uint8_t *lut, uint16_t lut_size)
5146 : : {
5147 : : struct ice_aq_get_set_rss_lut_params lut_params;
5148 : : struct ice_pf *pf;
5149 : : struct ice_hw *hw;
5150 : : int ret;
5151 : :
5152 [ # # ]: 0 : if (!vsi || !lut)
5153 : : return -EINVAL;
5154 : :
5155 : 0 : pf = ICE_VSI_TO_PF(vsi);
5156 : 0 : hw = ICE_VSI_TO_HW(vsi);
5157 : :
5158 [ # # ]: 0 : if (pf->flags & ICE_FLAG_RSS_AQ_CAPABLE) {
5159 : 0 : lut_params.vsi_handle = vsi->idx;
5160 : 0 : lut_params.lut_size = lut_size;
5161 : 0 : lut_params.lut_type = ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_PF;
5162 : 0 : lut_params.lut = lut;
5163 : 0 : lut_params.global_lut_id = 0;
5164 : 0 : ret = ice_aq_set_rss_lut(hw, &lut_params);
5165 [ # # ]: 0 : if (ret) {
5166 : 0 : PMD_DRV_LOG(ERR, "Failed to set RSS lookup table");
5167 : 0 : return -EINVAL;
5168 : : }
5169 : : } else {
5170 : : uint64_t *lut_dw = (uint64_t *)lut;
5171 : 0 : uint16_t i, lut_size_dw = lut_size / 4;
5172 : :
5173 [ # # ]: 0 : for (i = 0; i < lut_size_dw; i++)
5174 : 0 : ICE_WRITE_REG(hw, PFQF_HLUT(i), lut_dw[i]);
5175 : :
5176 : 0 : ice_flush(hw);
5177 : : }
5178 : :
5179 : : return 0;
5180 : : }
5181 : :
5182 : : static int
5183 : 0 : ice_rss_reta_update(struct rte_eth_dev *dev,
5184 : : struct rte_eth_rss_reta_entry64 *reta_conf,
5185 : : uint16_t reta_size)
5186 : : {
5187 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5188 : 0 : uint16_t i, lut_size = pf->hash_lut_size;
5189 : : uint16_t idx, shift;
5190 : : uint8_t *lut;
5191 : : int ret;
5192 : :
5193 : 0 : if (reta_size != ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_128 &&
5194 [ # # # # ]: 0 : reta_size != ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_512 &&
5195 : : reta_size != ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_2K) {
5196 : 0 : PMD_DRV_LOG(ERR,
5197 : : "The size of hash lookup table configured (%d)"
5198 : : "doesn't match the number hardware can "
5199 : : "supported (128, 512, 2048)",
5200 : : reta_size);
5201 : 0 : return -EINVAL;
5202 : : }
5203 : :
5204 : : /* It MUST use the current LUT size to get the RSS lookup table,
5205 : : * otherwise if will fail with -100 error code.
5206 : : */
5207 : 0 : lut = rte_zmalloc(NULL, RTE_MAX(reta_size, lut_size), 0);
5208 [ # # ]: 0 : if (!lut) {
5209 : 0 : PMD_DRV_LOG(ERR, "No memory can be allocated");
5210 : 0 : return -ENOMEM;
5211 : : }
5212 : 0 : ret = ice_get_rss_lut(pf->main_vsi, lut, lut_size);
5213 [ # # ]: 0 : if (ret)
5214 : 0 : goto out;
5215 : :
5216 [ # # ]: 0 : for (i = 0; i < reta_size; i++) {
5217 : 0 : idx = i / RTE_ETH_RETA_GROUP_SIZE;
5218 : 0 : shift = i % RTE_ETH_RETA_GROUP_SIZE;
5219 [ # # ]: 0 : if (reta_conf[idx].mask & (1ULL << shift))
5220 : 0 : lut[i] = reta_conf[idx].reta[shift];
5221 : : }
5222 : 0 : ret = ice_set_rss_lut(pf->main_vsi, lut, reta_size);
5223 [ # # ]: 0 : if (ret == 0 && lut_size != reta_size) {
5224 : 0 : PMD_DRV_LOG(INFO,
5225 : : "The size of hash lookup table is changed from (%d) to (%d)",
5226 : : lut_size, reta_size);
5227 : 0 : pf->hash_lut_size = reta_size;
5228 : : }
5229 : :
5230 : 0 : out:
5231 : 0 : rte_free(lut);
5232 : :
5233 : 0 : return ret;
5234 : : }
5235 : :
5236 : : static int
5237 : 0 : ice_rss_reta_query(struct rte_eth_dev *dev,
5238 : : struct rte_eth_rss_reta_entry64 *reta_conf,
5239 : : uint16_t reta_size)
5240 : : {
5241 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5242 : 0 : uint16_t i, lut_size = pf->hash_lut_size;
5243 : : uint16_t idx, shift;
5244 : : uint8_t *lut;
5245 : : int ret;
5246 : :
5247 [ # # ]: 0 : if (reta_size != lut_size) {
5248 : 0 : PMD_DRV_LOG(ERR,
5249 : : "The size of hash lookup table configured (%d)"
5250 : : "doesn't match the number hardware can "
5251 : : "supported (%d)",
5252 : : reta_size, lut_size);
5253 : 0 : return -EINVAL;
5254 : : }
5255 : :
5256 : 0 : lut = rte_zmalloc(NULL, reta_size, 0);
5257 [ # # ]: 0 : if (!lut) {
5258 : 0 : PMD_DRV_LOG(ERR, "No memory can be allocated");
5259 : 0 : return -ENOMEM;
5260 : : }
5261 : :
5262 : 0 : ret = ice_get_rss_lut(pf->main_vsi, lut, reta_size);
5263 [ # # ]: 0 : if (ret)
5264 : 0 : goto out;
5265 : :
5266 [ # # ]: 0 : for (i = 0; i < reta_size; i++) {
5267 : 0 : idx = i / RTE_ETH_RETA_GROUP_SIZE;
5268 : 0 : shift = i % RTE_ETH_RETA_GROUP_SIZE;
5269 [ # # ]: 0 : if (reta_conf[idx].mask & (1ULL << shift))
5270 : 0 : reta_conf[idx].reta[shift] = lut[i];
5271 : : }
5272 : :
5273 : 0 : out:
5274 : 0 : rte_free(lut);
5275 : :
5276 : 0 : return ret;
5277 : : }
5278 : :
5279 : : static int
5280 : 0 : ice_set_rss_key(struct ice_vsi *vsi, uint8_t *key, uint8_t key_len)
5281 : : {
5282 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5283 : : int ret = 0;
5284 : :
5285 [ # # ]: 0 : if (!key || key_len == 0) {
5286 : 0 : PMD_DRV_LOG(DEBUG, "No key to be configured");
5287 : 0 : return 0;
5288 [ # # ]: 0 : } else if (key_len != (VSIQF_HKEY_MAX_INDEX + 1) *
5289 : : sizeof(uint32_t)) {
5290 : 0 : PMD_DRV_LOG(ERR, "Invalid key length %u", key_len);
5291 : 0 : return -EINVAL;
5292 : : }
5293 : :
5294 : : struct ice_aqc_get_set_rss_keys *key_dw =
5295 : : (struct ice_aqc_get_set_rss_keys *)key;
5296 : :
5297 : 0 : ret = ice_aq_set_rss_key(hw, vsi->idx, key_dw);
5298 [ # # ]: 0 : if (ret) {
5299 : 0 : PMD_DRV_LOG(ERR, "Failed to configure RSS key via AQ");
5300 : : ret = -EINVAL;
5301 : : }
5302 : :
5303 : : return ret;
5304 : : }
5305 : :
5306 : : static int
5307 : 0 : ice_get_rss_key(struct ice_vsi *vsi, uint8_t *key, uint8_t *key_len)
5308 : : {
5309 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5310 : : int ret;
5311 : :
5312 [ # # ]: 0 : if (!key || !key_len)
5313 : : return -EINVAL;
5314 : :
5315 : 0 : ret = ice_aq_get_rss_key
5316 : 0 : (hw, vsi->idx,
5317 : : (struct ice_aqc_get_set_rss_keys *)key);
5318 [ # # ]: 0 : if (ret) {
5319 : 0 : PMD_DRV_LOG(ERR, "Failed to get RSS key via AQ");
5320 : 0 : return -EINVAL;
5321 : : }
5322 : 0 : *key_len = (VSIQF_HKEY_MAX_INDEX + 1) * sizeof(uint32_t);
5323 : :
5324 : 0 : return 0;
5325 : : }
5326 : :
5327 : : static int
5328 : 0 : ice_rss_hash_update(struct rte_eth_dev *dev,
5329 : : struct rte_eth_rss_conf *rss_conf)
5330 : : {
5331 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5332 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5333 : : int status;
5334 : :
5335 : : /* set hash key */
5336 : 0 : status = ice_set_rss_key(vsi, rss_conf->rss_key, rss_conf->rss_key_len);
5337 [ # # ]: 0 : if (status)
5338 : : return status;
5339 : :
5340 [ # # ]: 0 : if (rss_conf->rss_hf == 0)
5341 : 0 : pf->rss_hf = 0;
5342 : :
5343 : : /* RSS hash configuration */
5344 : 0 : ice_rss_hash_set(pf, rss_conf->rss_hf);
5345 : :
5346 : 0 : return 0;
5347 : : }
5348 : :
5349 : : static int
5350 : 0 : ice_rss_hash_conf_get(struct rte_eth_dev *dev,
5351 : : struct rte_eth_rss_conf *rss_conf)
5352 : : {
5353 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5354 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5355 : :
5356 : 0 : ice_get_rss_key(vsi, rss_conf->rss_key,
5357 : : &rss_conf->rss_key_len);
5358 : :
5359 : 0 : rss_conf->rss_hf = pf->rss_hf;
5360 : 0 : return 0;
5361 : : }
5362 : :
5363 : : static int
5364 : 0 : ice_promisc_enable(struct rte_eth_dev *dev)
5365 : : {
5366 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5367 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5368 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5369 : : int status, ret = 0;
5370 : : ice_declare_bitmap(pmask, ICE_PROMISC_MAX);
5371 : : ice_zero_bitmap(pmask, ICE_PROMISC_MAX);
5372 : :
5373 : : ice_set_bit(ICE_PROMISC_UCAST_RX, pmask);
5374 : : ice_set_bit(ICE_PROMISC_UCAST_TX, pmask);
5375 : : ice_set_bit(ICE_PROMISC_MCAST_RX, pmask);
5376 : : ice_set_bit(ICE_PROMISC_MCAST_TX, pmask);
5377 : :
5378 : 0 : status = ice_set_vsi_promisc(hw, vsi->idx, pmask, 0);
5379 [ # # # ]: 0 : switch (status) {
5380 : 0 : case ICE_ERR_ALREADY_EXISTS:
5381 : 0 : PMD_DRV_LOG(DEBUG, "Promisc mode has already been enabled");
5382 : : case ICE_SUCCESS:
5383 : : break;
5384 : 0 : default:
5385 : 0 : PMD_DRV_LOG(ERR, "Failed to enable promisc, err=%d", status);
5386 : : ret = -EAGAIN;
5387 : : }
5388 : :
5389 : 0 : return ret;
5390 : : }
5391 : :
5392 : : static int
5393 : 0 : ice_promisc_disable(struct rte_eth_dev *dev)
5394 : : {
5395 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5396 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5397 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5398 : : int status, ret = 0;
5399 : : ice_declare_bitmap(pmask, ICE_PROMISC_MAX);
5400 : : ice_zero_bitmap(pmask, ICE_PROMISC_MAX);
5401 : :
5402 [ # # ]: 0 : if (dev->data->all_multicast == 1) {
5403 : : ice_set_bit(ICE_PROMISC_UCAST_RX, pmask);
5404 : : ice_set_bit(ICE_PROMISC_UCAST_TX, pmask);
5405 : : } else {
5406 : : ice_set_bit(ICE_PROMISC_UCAST_RX, pmask);
5407 : : ice_set_bit(ICE_PROMISC_UCAST_TX, pmask);
5408 : : ice_set_bit(ICE_PROMISC_MCAST_RX, pmask);
5409 : : ice_set_bit(ICE_PROMISC_MCAST_TX, pmask);
5410 : : }
5411 : :
5412 : 0 : status = ice_clear_vsi_promisc(hw, vsi->idx, pmask, 0);
5413 [ # # ]: 0 : if (status != ICE_SUCCESS) {
5414 : 0 : PMD_DRV_LOG(ERR, "Failed to clear promisc, err=%d", status);
5415 : : ret = -EAGAIN;
5416 : : }
5417 : :
5418 : 0 : return ret;
5419 : : }
5420 : :
5421 : : static int
5422 : 0 : ice_allmulti_enable(struct rte_eth_dev *dev)
5423 : : {
5424 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5425 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5426 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5427 : : int status, ret = 0;
5428 : : ice_declare_bitmap(pmask, ICE_PROMISC_MAX);
5429 : : ice_zero_bitmap(pmask, ICE_PROMISC_MAX);
5430 : :
5431 : : ice_set_bit(ICE_PROMISC_MCAST_RX, pmask);
5432 : : ice_set_bit(ICE_PROMISC_MCAST_TX, pmask);
5433 : :
5434 : 0 : status = ice_set_vsi_promisc(hw, vsi->idx, pmask, 0);
5435 : :
5436 [ # # # ]: 0 : switch (status) {
5437 : 0 : case ICE_ERR_ALREADY_EXISTS:
5438 : 0 : PMD_DRV_LOG(DEBUG, "Allmulti has already been enabled");
5439 : : case ICE_SUCCESS:
5440 : : break;
5441 : 0 : default:
5442 : 0 : PMD_DRV_LOG(ERR, "Failed to enable allmulti, err=%d", status);
5443 : : ret = -EAGAIN;
5444 : : }
5445 : :
5446 : 0 : return ret;
5447 : : }
5448 : :
5449 : : static int
5450 : 0 : ice_allmulti_disable(struct rte_eth_dev *dev)
5451 : : {
5452 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5453 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5454 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5455 : : int status, ret = 0;
5456 : : ice_declare_bitmap(pmask, ICE_PROMISC_MAX);
5457 : : ice_zero_bitmap(pmask, ICE_PROMISC_MAX);
5458 : :
5459 [ # # ]: 0 : if (dev->data->promiscuous == 1)
5460 : : return 0; /* must remain in all_multicast mode */
5461 : :
5462 : : ice_set_bit(ICE_PROMISC_MCAST_RX, pmask);
5463 : : ice_set_bit(ICE_PROMISC_MCAST_TX, pmask);
5464 : :
5465 : 0 : status = ice_clear_vsi_promisc(hw, vsi->idx, pmask, 0);
5466 [ # # ]: 0 : if (status != ICE_SUCCESS) {
5467 : 0 : PMD_DRV_LOG(ERR, "Failed to clear allmulti, err=%d", status);
5468 : : ret = -EAGAIN;
5469 : : }
5470 : :
5471 : : return ret;
5472 : : }
5473 : :
5474 : 0 : static int ice_rx_queue_intr_enable(struct rte_eth_dev *dev,
5475 : : uint16_t queue_id)
5476 : : {
5477 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
5478 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
5479 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5480 : : uint32_t val;
5481 : : uint16_t msix_intr;
5482 : :
5483 : 0 : msix_intr = rte_intr_vec_list_index_get(intr_handle, queue_id);
5484 : :
5485 : : val = GLINT_DYN_CTL_INTENA_M | GLINT_DYN_CTL_CLEARPBA_M |
5486 : : GLINT_DYN_CTL_ITR_INDX_M;
5487 : : val &= ~GLINT_DYN_CTL_WB_ON_ITR_M;
5488 : :
5489 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr), val);
5490 : 0 : rte_intr_ack(pci_dev->intr_handle);
5491 : :
5492 : 0 : return 0;
5493 : : }
5494 : :
5495 : 0 : static int ice_rx_queue_intr_disable(struct rte_eth_dev *dev,
5496 : : uint16_t queue_id)
5497 : : {
5498 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
5499 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
5500 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5501 : : uint16_t msix_intr;
5502 : :
5503 : 0 : msix_intr = rte_intr_vec_list_index_get(intr_handle, queue_id);
5504 : :
5505 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr), GLINT_DYN_CTL_WB_ON_ITR_M);
5506 : :
5507 : 0 : return 0;
5508 : : }
5509 : :
5510 : : static int
5511 : 0 : ice_fw_version_get(struct rte_eth_dev *dev, char *fw_version, size_t fw_size)
5512 : : {
5513 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5514 : : u8 ver, patch;
5515 : : u16 build;
5516 : : int ret;
5517 : :
5518 : 0 : ver = hw->flash.orom.major;
5519 : 0 : patch = hw->flash.orom.patch;
5520 : 0 : build = hw->flash.orom.build;
5521 : :
5522 : 0 : ret = snprintf(fw_version, fw_size,
5523 : : "%x.%02x 0x%08x %d.%d.%d",
5524 : 0 : hw->flash.nvm.major,
5525 [ # # ]: 0 : hw->flash.nvm.minor,
5526 : : hw->flash.nvm.eetrack,
5527 : : ver, build, patch);
5528 [ # # ]: 0 : if (ret < 0)
5529 : : return -EINVAL;
5530 : :
5531 : : /* add the size of '\0' */
5532 : 0 : ret += 1;
5533 [ # # ]: 0 : if (fw_size < (size_t)ret)
5534 : : return ret;
5535 : : else
5536 : 0 : return 0;
5537 : : }
5538 : :
5539 : : static int
5540 : 0 : ice_vsi_vlan_pvid_set(struct ice_vsi *vsi, struct ice_vsi_vlan_pvid_info *info)
5541 : : {
5542 : : struct ice_hw *hw;
5543 : : struct ice_vsi_ctx ctxt;
5544 : : uint8_t vlan_flags = 0;
5545 : : int ret;
5546 : :
5547 [ # # ]: 0 : if (!vsi || !info) {
5548 : 0 : PMD_DRV_LOG(ERR, "invalid parameters");
5549 : 0 : return -EINVAL;
5550 : : }
5551 : :
5552 [ # # ]: 0 : if (info->on) {
5553 : 0 : vsi->info.port_based_inner_vlan = info->config.pvid;
5554 : : /**
5555 : : * If insert pvid is enabled, only tagged pkts are
5556 : : * allowed to be sent out.
5557 : : */
5558 : : vlan_flags = ICE_AQ_VSI_INNER_VLAN_INSERT_PVID |
5559 : : ICE_AQ_VSI_INNER_VLAN_TX_MODE_ACCEPTUNTAGGED;
5560 : : } else {
5561 : 0 : vsi->info.port_based_inner_vlan = 0;
5562 [ # # ]: 0 : if (info->config.reject.tagged == 0)
5563 : : vlan_flags |= ICE_AQ_VSI_INNER_VLAN_TX_MODE_ACCEPTTAGGED;
5564 : :
5565 [ # # ]: 0 : if (info->config.reject.untagged == 0)
5566 : 0 : vlan_flags |= ICE_AQ_VSI_INNER_VLAN_TX_MODE_ACCEPTUNTAGGED;
5567 : : }
5568 : 0 : vsi->info.inner_vlan_flags &= ~(ICE_AQ_VSI_INNER_VLAN_INSERT_PVID |
5569 : : ICE_AQ_VSI_INNER_VLAN_EMODE_M);
5570 [ # # ]: 0 : vsi->info.inner_vlan_flags |= vlan_flags;
5571 : : memset(&ctxt, 0, sizeof(ctxt));
5572 [ # # ]: 0 : rte_memcpy(&ctxt.info, &vsi->info, sizeof(vsi->info));
5573 : 0 : ctxt.info.valid_sections =
5574 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_VLAN_VALID);
5575 : 0 : ctxt.vsi_num = vsi->vsi_id;
5576 : :
5577 : 0 : hw = ICE_VSI_TO_HW(vsi);
5578 : 0 : ret = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5579 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
5580 : 0 : PMD_DRV_LOG(ERR,
5581 : : "update VSI for VLAN insert failed, err %d",
5582 : : ret);
5583 : 0 : return -EINVAL;
5584 : : }
5585 : :
5586 : 0 : vsi->info.valid_sections |=
5587 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_VLAN_VALID);
5588 : :
5589 : 0 : return ret;
5590 : : }
5591 : :
5592 : : /**
5593 : : * ice_vsi_set_outer_port_vlan - set the outer port VLAN and related settings
5594 : : * @vsi: VSI to configure
5595 : : * @vlan_info: packed u16 that contains the VLAN prio and ID
5596 : : * @tpid: TPID of the port VLAN
5597 : : *
5598 : : * Set the port VLAN prio, ID, and TPID.
5599 : : *
5600 : : * Enable VLAN pruning so the VSI doesn't receive any traffic that doesn't match
5601 : : * a VLAN prune rule. The caller should take care to add a VLAN prune rule that
5602 : : * matches the port VLAN ID and TPID.
5603 : : *
5604 : : * Tell hardware to strip outer VLAN tagged packets on receive and don't put
5605 : : * them in the receive descriptor. VSI(s) in port VLANs should not be aware of
5606 : : * the port VLAN ID or TPID they are assigned to.
5607 : : *
5608 : : * Tell hardware to prevent outer VLAN tag insertion on transmit and only allow
5609 : : * untagged outer packets from the transmit descriptor.
5610 : : *
5611 : : * Also, tell the hardware to insert the port VLAN on transmit.
5612 : : */
5613 : : static int
5614 : 0 : ice_vsi_set_outer_port_vlan(struct ice_vsi *vsi, u16 vlan_info, u16 tpid)
5615 : : {
5616 [ # # # # ]: 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5617 : : struct ice_vsi_ctx ctxt;
5618 : : int status, err = 0;
5619 : : u8 tag_type;
5620 : :
5621 : : if (tpid_to_vsi_outer_vlan_type(tpid, &tag_type))
5622 : : return -EINVAL;
5623 : :
5624 : : memset(&ctxt, 0, sizeof(ctxt));
5625 : :
5626 : 0 : ctxt.info = vsi->info;
5627 : :
5628 : 0 : ctxt.info.sw_flags2 |= ICE_AQ_VSI_SW_FLAG_RX_VLAN_PRUNE_ENA;
5629 : :
5630 : 0 : ctxt.info.port_based_outer_vlan = rte_cpu_to_le_16(vlan_info);
5631 : 0 : ctxt.info.outer_vlan_flags =
5632 : : (ICE_AQ_VSI_OUTER_VLAN_EMODE_SHOW <<
5633 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S) |
5634 : 0 : ((tag_type << ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
5635 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M) |
5636 : : ICE_AQ_VSI_OUTER_VLAN_BLOCK_TX_DESC |
5637 : : (ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ACCEPTUNTAGGED <<
5638 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) |
5639 : : ICE_AQ_VSI_OUTER_VLAN_PORT_BASED_INSERT;
5640 : 0 : ctxt.info.valid_sections =
5641 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID |
5642 : : ICE_AQ_VSI_PROP_SW_VALID);
5643 : :
5644 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5645 [ # # ]: 0 : if (status != ICE_SUCCESS) {
5646 : 0 : PMD_DRV_LOG(ERR,
5647 : : "update VSI for setting outer port based VLAN failed, err %d",
5648 : : status);
5649 : : err = -EINVAL;
5650 : : } else {
5651 : 0 : vsi->info.port_based_outer_vlan = ctxt.info.port_based_outer_vlan;
5652 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
5653 : 0 : vsi->info.sw_flags2 = ctxt.info.sw_flags2;
5654 : : }
5655 : :
5656 : : return err;
5657 : : }
5658 : :
5659 : : /**
5660 : : * ice_vsi_dis_outer_insertion - disable outer VLAN insertion
5661 : : * @vsi: VSI to configure
5662 : : * @info: vlan pvid info
5663 : : *
5664 : : * Disable outer VLAN insertion via VSI context. This function should only be
5665 : : * used if DVM is supported.
5666 : : *
5667 : : * Only modify the outer VLAN insertion settings. The VLAN TPID and outer VLAN
5668 : : * settings are unmodified.
5669 : : *
5670 : : * This tells the hardware to not allow VLAN tagged packets in the transmit
5671 : : * descriptor. This enables software offloaded VLAN insertion and disables
5672 : : * hardware offloaded VLAN insertion.
5673 : : */
5674 : 0 : static int ice_vsi_dis_outer_insertion(struct ice_vsi *vsi, struct ice_vsi_vlan_pvid_info *info)
5675 : : {
5676 [ # # ]: 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5677 : : struct ice_vsi_ctx ctxt;
5678 : : uint8_t vlan_flags = 0;
5679 : : int status, err = 0;
5680 : :
5681 : : memset(&ctxt, 0, sizeof(ctxt));
5682 : :
5683 : 0 : ctxt.info.valid_sections =
5684 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
5685 : : ctxt.info.port_based_inner_vlan = 0;
5686 : : /* clear current outer VLAN insertion settings */
5687 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
5688 : : ~(ICE_AQ_VSI_OUTER_VLAN_PORT_BASED_INSERT |
5689 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M);
5690 [ # # ]: 0 : if (info->config.reject.tagged == 0)
5691 : : vlan_flags |= ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ACCEPTTAGGED;
5692 [ # # ]: 0 : if (info->config.reject.untagged == 0)
5693 : 0 : vlan_flags |= ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ACCEPTUNTAGGED;
5694 : 0 : ctxt.info.outer_vlan_flags |=
5695 : : ICE_AQ_VSI_OUTER_VLAN_BLOCK_TX_DESC |
5696 : 0 : ((vlan_flags <<
5697 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) &
5698 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M);
5699 : :
5700 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5701 [ # # ]: 0 : if (!status) {
5702 : 0 : PMD_DRV_LOG(ERR,
5703 : : "update VSI for disabling outer VLAN insertion failed, err %d",
5704 : : status);
5705 : : err = -EINVAL;
5706 : : } else {
5707 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
5708 : 0 : vsi->info.port_based_inner_vlan = ctxt.info.port_based_inner_vlan;
5709 : : }
5710 : :
5711 : 0 : return err;
5712 : : }
5713 : :
5714 : : static int
5715 : 0 : ice_vlan_pvid_set(struct rte_eth_dev *dev, uint16_t pvid, int on)
5716 : : {
5717 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5718 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5719 [ # # ]: 0 : struct rte_eth_dev_data *data = pf->dev_data;
5720 : : struct ice_vsi_vlan_pvid_info info;
5721 : : int ret;
5722 : :
5723 : : memset(&info, 0, sizeof(info));
5724 : 0 : info.on = on;
5725 [ # # ]: 0 : if (info.on) {
5726 : 0 : info.config.pvid = pvid;
5727 : : } else {
5728 : 0 : info.config.reject.tagged =
5729 : 0 : data->dev_conf.txmode.hw_vlan_reject_tagged;
5730 : 0 : info.config.reject.untagged =
5731 : 0 : data->dev_conf.txmode.hw_vlan_reject_untagged;
5732 : : }
5733 : :
5734 [ # # ]: 0 : if (ice_is_dvm_ena(&vsi->adapter->hw)) {
5735 [ # # ]: 0 : if (on)
5736 : 0 : return ice_vsi_set_outer_port_vlan(vsi, pvid, pf->outer_ethertype);
5737 : : else
5738 : 0 : return ice_vsi_dis_outer_insertion(vsi, &info);
5739 : : }
5740 : :
5741 : 0 : ret = ice_vsi_vlan_pvid_set(vsi, &info);
5742 [ # # ]: 0 : if (ret < 0) {
5743 : 0 : PMD_DRV_LOG(ERR, "Failed to set pvid.");
5744 : 0 : return -EINVAL;
5745 : : }
5746 : :
5747 : : return 0;
5748 : : }
5749 : :
5750 : 0 : static int ice_vsi_ena_outer_insertion(struct ice_vsi *vsi, uint16_t tpid)
5751 : : {
5752 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5753 : : struct ice_vsi_ctx ctxt;
5754 : : int status, err = 0;
5755 : : u8 tag_type;
5756 : : /* do not allow modifying VLAN stripping when a port VLAN is configured
5757 : : * on this VSI
5758 : : */
5759 [ # # ]: 0 : if (vsi->info.port_based_outer_vlan)
5760 : : return 0;
5761 : :
5762 : : if (tpid_to_vsi_outer_vlan_type(tpid, &tag_type))
5763 : : return -EINVAL;
5764 : :
5765 : : memset(&ctxt, 0, sizeof(ctxt));
5766 : 0 : ctxt.info.valid_sections =
5767 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
5768 : : /* clear current outer VLAN insertion settings */
5769 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
5770 : : ~(ICE_AQ_VSI_OUTER_VLAN_PORT_BASED_INSERT |
5771 : : ICE_AQ_VSI_OUTER_VLAN_BLOCK_TX_DESC |
5772 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M |
5773 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M);
5774 : 0 : ctxt.info.outer_vlan_flags |=
5775 : : ((ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ALL <<
5776 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) &
5777 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M) |
5778 : 0 : ((tag_type << ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
5779 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M);
5780 : :
5781 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5782 [ # # ]: 0 : if (status) {
5783 : 0 : PMD_DRV_LOG(ERR, "Update VSI failed to enable outer VLAN stripping");
5784 : : err = -EIO;
5785 : : } else {
5786 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
5787 : : }
5788 : :
5789 : : return err;
5790 : : }
5791 : :
5792 : : static int
5793 : 0 : ice_vlan_tpid_set(struct rte_eth_dev *dev,
5794 : : enum rte_vlan_type vlan_type,
5795 : : uint16_t tpid)
5796 : : {
5797 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5798 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5799 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5800 : 0 : uint64_t qinq = dev->data->dev_conf.rxmode.offloads &
5801 : : RTE_ETH_RX_OFFLOAD_QINQ_STRIP;
5802 : : int err = 0;
5803 : :
5804 [ # # ]: 0 : if ((vlan_type != RTE_ETH_VLAN_TYPE_INNER &&
5805 : 0 : vlan_type != RTE_ETH_VLAN_TYPE_OUTER) ||
5806 [ # # # # ]: 0 : (!qinq && vlan_type == RTE_ETH_VLAN_TYPE_INNER) ||
5807 : 0 : !ice_is_supported_port_vlan_proto(hw, tpid)) {
5808 : 0 : PMD_DRV_LOG(ERR,
5809 : : "Unsupported vlan type.");
5810 : 0 : return -EINVAL;
5811 : : }
5812 : :
5813 : 0 : err = ice_vsi_ena_outer_insertion(vsi, tpid);
5814 [ # # ]: 0 : if (!err)
5815 : 0 : pf->outer_ethertype = tpid;
5816 : :
5817 : : return err;
5818 : : }
5819 : :
5820 : : static int
5821 : 0 : ice_get_eeprom_length(struct rte_eth_dev *dev)
5822 : : {
5823 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5824 : :
5825 : 0 : return hw->flash.flash_size;
5826 : : }
5827 : :
5828 : : static int
5829 : 0 : ice_get_eeprom(struct rte_eth_dev *dev,
5830 : : struct rte_dev_eeprom_info *eeprom)
5831 : : {
5832 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5833 : 0 : uint8_t *data = eeprom->data;
5834 : : int status;
5835 : :
5836 : 0 : eeprom->magic = hw->vendor_id | (hw->device_id << 16);
5837 : :
5838 : 0 : status = ice_acquire_nvm(hw, ICE_RES_READ);
5839 [ # # ]: 0 : if (status) {
5840 : 0 : PMD_DRV_LOG(ERR, "acquire nvm failed.");
5841 : 0 : return -EIO;
5842 : : }
5843 : :
5844 : 0 : status = ice_read_flat_nvm(hw, eeprom->offset, &eeprom->length,
5845 : : data, false);
5846 : :
5847 : 0 : ice_release_nvm(hw);
5848 : :
5849 [ # # ]: 0 : if (status) {
5850 : 0 : PMD_DRV_LOG(ERR, "EEPROM read failed.");
5851 : 0 : return -EIO;
5852 : : }
5853 : :
5854 : : return 0;
5855 : : }
5856 : :
5857 : : static int
5858 : 0 : ice_get_module_info(struct rte_eth_dev *dev,
5859 : : struct rte_eth_dev_module_info *modinfo)
5860 : : {
5861 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5862 : 0 : u8 sff8472_comp = 0;
5863 : 0 : u8 sff8472_swap = 0;
5864 : 0 : u8 sff8636_rev = 0;
5865 : 0 : u8 value = 0;
5866 : : int status;
5867 : :
5868 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR, 0x00, 0x00,
5869 : : 0, &value, 1, 0, NULL);
5870 [ # # ]: 0 : if (status)
5871 : : return -EIO;
5872 : :
5873 [ # # # ]: 0 : switch (value) {
5874 : 0 : case ICE_MODULE_TYPE_SFP:
5875 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR,
5876 : : ICE_MODULE_SFF_8472_COMP, 0x00, 0,
5877 : : &sff8472_comp, 1, 0, NULL);
5878 [ # # ]: 0 : if (status)
5879 : : return -EIO;
5880 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR,
5881 : : ICE_MODULE_SFF_8472_SWAP, 0x00, 0,
5882 : : &sff8472_swap, 1, 0, NULL);
5883 [ # # ]: 0 : if (status)
5884 : : return -EIO;
5885 : :
5886 [ # # ]: 0 : if (sff8472_swap & ICE_MODULE_SFF_ADDR_MODE) {
5887 : 0 : modinfo->type = ICE_MODULE_SFF_8079;
5888 : 0 : modinfo->eeprom_len = ICE_MODULE_SFF_8079_LEN;
5889 [ # # # # ]: 0 : } else if (sff8472_comp &&
5890 : : (sff8472_swap & ICE_MODULE_SFF_DIAG_CAPAB)) {
5891 : 0 : modinfo->type = ICE_MODULE_SFF_8472;
5892 : 0 : modinfo->eeprom_len = ICE_MODULE_SFF_8472_LEN;
5893 : : } else {
5894 : 0 : modinfo->type = ICE_MODULE_SFF_8079;
5895 : 0 : modinfo->eeprom_len = ICE_MODULE_SFF_8079_LEN;
5896 : : }
5897 : : break;
5898 : 0 : case ICE_MODULE_TYPE_QSFP_PLUS:
5899 : : case ICE_MODULE_TYPE_QSFP28:
5900 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR,
5901 : : ICE_MODULE_REVISION_ADDR, 0x00, 0,
5902 : : &sff8636_rev, 1, 0, NULL);
5903 [ # # ]: 0 : if (status)
5904 : : return -EIO;
5905 : : /* Check revision compliance */
5906 [ # # ]: 0 : if (sff8636_rev > 0x02) {
5907 : : /* Module is SFF-8636 compliant */
5908 : 0 : modinfo->type = ICE_MODULE_SFF_8636;
5909 : 0 : modinfo->eeprom_len = ICE_MODULE_QSFP_MAX_LEN;
5910 : : } else {
5911 : 0 : modinfo->type = ICE_MODULE_SFF_8436;
5912 : 0 : modinfo->eeprom_len = ICE_MODULE_QSFP_MAX_LEN;
5913 : : }
5914 : : break;
5915 : 0 : default:
5916 : 0 : PMD_DRV_LOG(WARNING, "SFF Module Type not recognized.");
5917 : 0 : return -EINVAL;
5918 : : }
5919 : : return 0;
5920 : : }
5921 : :
5922 : : static int
5923 : 0 : ice_get_module_eeprom(struct rte_eth_dev *dev,
5924 : : struct rte_dev_eeprom_info *info)
5925 : : {
5926 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5927 : : #define SFF_READ_BLOCK_SIZE 8
5928 : : #define I2C_BUSY_TRY_TIMES 4
5929 : : #define I2C_USLEEP_MIN_TIME 1500
5930 : : #define I2C_USLEEP_MAX_TIME 2500
5931 : 0 : uint8_t value[SFF_READ_BLOCK_SIZE] = {0};
5932 : : uint8_t addr = ICE_I2C_EEPROM_DEV_ADDR;
5933 : : uint8_t *data = NULL;
5934 : : bool is_sfp = false;
5935 : : uint32_t i, j;
5936 : : uint32_t offset = 0;
5937 : : uint8_t page = 0;
5938 : : int status;
5939 : :
5940 [ # # # # : 0 : if (!info || !info->length || !info->data)
# # ]
5941 : : return -EINVAL;
5942 : :
5943 : 0 : status = ice_aq_sff_eeprom(hw, 0, addr, offset, page, 0, value, 1, 0,
5944 : : NULL);
5945 [ # # ]: 0 : if (status)
5946 : : return -EIO;
5947 : :
5948 [ # # ]: 0 : if (value[0] == ICE_MODULE_TYPE_SFP)
5949 : : is_sfp = true;
5950 : :
5951 : 0 : data = info->data;
5952 : 0 : memset(data, 0, info->length);
5953 [ # # ]: 0 : for (i = 0; i < info->length; i += SFF_READ_BLOCK_SIZE) {
5954 : 0 : offset = i + info->offset;
5955 : : page = 0;
5956 : :
5957 : : /* Check if we need to access the other memory page */
5958 [ # # ]: 0 : if (is_sfp) {
5959 [ # # ]: 0 : if (offset >= ICE_MODULE_SFF_8079_LEN) {
5960 : 0 : offset -= ICE_MODULE_SFF_8079_LEN;
5961 : : addr = ICE_I2C_EEPROM_DEV_ADDR2;
5962 : : }
5963 : : } else {
5964 [ # # ]: 0 : while (offset >= ICE_MODULE_SFF_8436_LEN) {
5965 : : /* Compute memory page number and offset. */
5966 : 0 : offset -= ICE_MODULE_SFF_8436_LEN / 2;
5967 : 0 : page++;
5968 : : }
5969 : : }
5970 : :
5971 : : /* Bit 2 of eeprom address 0x02 declares upper
5972 : : * pages are disabled on QSFP modules.
5973 : : * SFP modules only ever use page 0.
5974 : : */
5975 [ # # # # ]: 0 : if (page == 0 || !(data[0x2] & 0x4)) {
5976 : : /* If i2c bus is busy due to slow page change or
5977 : : * link management access, call can fail.
5978 : : * This is normal. So we retry this a few times.
5979 : : */
5980 [ # # ]: 0 : for (j = 0; j < I2C_BUSY_TRY_TIMES; j++) {
5981 : 0 : status = ice_aq_sff_eeprom(hw, 0, addr, offset,
5982 : 0 : page, !is_sfp, value,
5983 : : SFF_READ_BLOCK_SIZE,
5984 : : 0, NULL);
5985 : 0 : PMD_DRV_LOG(DEBUG, "SFF %02X %02X %02X %X = "
5986 : : "%02X%02X%02X%02X."
5987 : : "%02X%02X%02X%02X (%X)",
5988 : : addr, offset, page, is_sfp,
5989 : : value[0], value[1],
5990 : : value[2], value[3],
5991 : : value[4], value[5],
5992 : : value[6], value[7],
5993 : : status);
5994 [ # # ]: 0 : if (status) {
5995 : 0 : usleep_range(I2C_USLEEP_MIN_TIME,
5996 : : I2C_USLEEP_MAX_TIME);
5997 : : memset(value, 0, SFF_READ_BLOCK_SIZE);
5998 : : continue;
5999 : : }
6000 : : break;
6001 : : }
6002 : :
6003 : : /* Make sure we have enough room for the new block */
6004 [ # # ]: 0 : if ((i + SFF_READ_BLOCK_SIZE) <= info->length)
6005 : 0 : memcpy(data + i, value, SFF_READ_BLOCK_SIZE);
6006 : : }
6007 : : }
6008 : :
6009 : : return 0;
6010 : : }
6011 : :
6012 : : static void
6013 : : ice_stat_update_32(struct ice_hw *hw,
6014 : : uint32_t reg,
6015 : : bool offset_loaded,
6016 : : uint64_t *offset,
6017 : : uint64_t *stat)
6018 : : {
6019 : : uint64_t new_data;
6020 : :
6021 : 0 : new_data = (uint64_t)ICE_READ_REG(hw, reg);
6022 [ # # # # : 0 : if (!offset_loaded)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # ]
6023 : 0 : *offset = new_data;
6024 : :
6025 [ # # # # : 0 : if (new_data >= *offset)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # ]
6026 : 0 : *stat = (uint64_t)(new_data - *offset);
6027 : : else
6028 : 0 : *stat = (uint64_t)((new_data +
6029 : : ((uint64_t)1 << ICE_32_BIT_WIDTH))
6030 : : - *offset);
6031 : : }
6032 : :
6033 : : static void
6034 : : ice_stat_update_40(struct ice_hw *hw,
6035 : : uint32_t hireg,
6036 : : uint32_t loreg,
6037 : : bool offset_loaded,
6038 : : uint64_t *offset,
6039 : : uint64_t *stat)
6040 : : {
6041 : : uint64_t new_data;
6042 : :
6043 : 0 : new_data = (uint64_t)ICE_READ_REG(hw, loreg);
6044 : 0 : new_data |= (uint64_t)(ICE_READ_REG(hw, hireg) & ICE_8_BIT_MASK) <<
6045 : : ICE_32_BIT_WIDTH;
6046 : :
6047 [ # # # # : 0 : if (!offset_loaded)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# ]
6048 : 0 : *offset = new_data;
6049 : :
6050 [ # # # # : 0 : if (new_data >= *offset)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# ]
6051 : 0 : *stat = new_data - *offset;
6052 : : else
6053 : 0 : *stat = (uint64_t)((new_data +
6054 : : ((uint64_t)1 << ICE_40_BIT_WIDTH)) -
6055 : : *offset);
6056 : :
6057 : 0 : *stat &= ICE_40_BIT_MASK;
6058 : : }
6059 : :
6060 : : /* Get all the statistics of a VSI */
6061 : : static void
6062 : 0 : ice_update_vsi_stats(struct ice_vsi *vsi)
6063 : : {
6064 : : struct ice_eth_stats *oes = &vsi->eth_stats_offset;
6065 : : struct ice_eth_stats *nes = &vsi->eth_stats;
6066 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
6067 : 0 : int idx = rte_le_to_cpu_16(vsi->vsi_id);
6068 : :
6069 : 0 : ice_stat_update_40(hw, GLV_GORCH(idx), GLV_GORCL(idx),
6070 : 0 : vsi->offset_loaded, &oes->rx_bytes,
6071 : : &nes->rx_bytes);
6072 : 0 : ice_stat_update_40(hw, GLV_UPRCH(idx), GLV_UPRCL(idx),
6073 : 0 : vsi->offset_loaded, &oes->rx_unicast,
6074 : : &nes->rx_unicast);
6075 : 0 : ice_stat_update_40(hw, GLV_MPRCH(idx), GLV_MPRCL(idx),
6076 : 0 : vsi->offset_loaded, &oes->rx_multicast,
6077 : : &nes->rx_multicast);
6078 : 0 : ice_stat_update_40(hw, GLV_BPRCH(idx), GLV_BPRCL(idx),
6079 : 0 : vsi->offset_loaded, &oes->rx_broadcast,
6080 : : &nes->rx_broadcast);
6081 : : /* enlarge the limitation when rx_bytes overflowed */
6082 [ # # ]: 0 : if (vsi->offset_loaded) {
6083 [ # # ]: 0 : if (ICE_RXTX_BYTES_LOW(vsi->old_rx_bytes) > nes->rx_bytes)
6084 : 0 : nes->rx_bytes += (uint64_t)1 << ICE_40_BIT_WIDTH;
6085 : 0 : nes->rx_bytes += ICE_RXTX_BYTES_HIGH(vsi->old_rx_bytes);
6086 : : }
6087 : 0 : vsi->old_rx_bytes = nes->rx_bytes;
6088 : : /* exclude CRC bytes */
6089 : 0 : nes->rx_bytes -= (nes->rx_unicast + nes->rx_multicast +
6090 : 0 : nes->rx_broadcast) * RTE_ETHER_CRC_LEN;
6091 : :
6092 : 0 : ice_stat_update_32(hw, GLV_RDPC(idx), vsi->offset_loaded,
6093 : : &oes->rx_discards, &nes->rx_discards);
6094 : : /* GLV_REPC not supported */
6095 : : /* GLV_RMPC not supported */
6096 : 0 : ice_stat_update_32(hw, GLSWID_RUPP(idx), vsi->offset_loaded,
6097 : : &oes->rx_unknown_protocol,
6098 : : &nes->rx_unknown_protocol);
6099 : 0 : ice_stat_update_40(hw, GLV_GOTCH(idx), GLV_GOTCL(idx),
6100 : 0 : vsi->offset_loaded, &oes->tx_bytes,
6101 : : &nes->tx_bytes);
6102 : 0 : ice_stat_update_40(hw, GLV_UPTCH(idx), GLV_UPTCL(idx),
6103 : 0 : vsi->offset_loaded, &oes->tx_unicast,
6104 : : &nes->tx_unicast);
6105 : 0 : ice_stat_update_40(hw, GLV_MPTCH(idx), GLV_MPTCL(idx),
6106 : 0 : vsi->offset_loaded, &oes->tx_multicast,
6107 : : &nes->tx_multicast);
6108 : 0 : ice_stat_update_40(hw, GLV_BPTCH(idx), GLV_BPTCL(idx),
6109 : 0 : vsi->offset_loaded, &oes->tx_broadcast,
6110 : : &nes->tx_broadcast);
6111 : : /* GLV_TDPC not supported */
6112 : 0 : ice_stat_update_32(hw, GLV_TEPC(idx), vsi->offset_loaded,
6113 : : &oes->tx_errors, &nes->tx_errors);
6114 : : /* enlarge the limitation when tx_bytes overflowed */
6115 [ # # ]: 0 : if (vsi->offset_loaded) {
6116 [ # # ]: 0 : if (ICE_RXTX_BYTES_LOW(vsi->old_tx_bytes) > nes->tx_bytes)
6117 : 0 : nes->tx_bytes += (uint64_t)1 << ICE_40_BIT_WIDTH;
6118 : 0 : nes->tx_bytes += ICE_RXTX_BYTES_HIGH(vsi->old_tx_bytes);
6119 : : }
6120 : 0 : vsi->old_tx_bytes = nes->tx_bytes;
6121 : 0 : vsi->offset_loaded = true;
6122 : :
6123 : 0 : PMD_DRV_LOG(DEBUG, "************** VSI[%u] stats start **************",
6124 : : vsi->vsi_id);
6125 : 0 : PMD_DRV_LOG(DEBUG, "rx_bytes: %"PRIu64"", nes->rx_bytes);
6126 : 0 : PMD_DRV_LOG(DEBUG, "rx_unicast: %"PRIu64"", nes->rx_unicast);
6127 : 0 : PMD_DRV_LOG(DEBUG, "rx_multicast: %"PRIu64"", nes->rx_multicast);
6128 : 0 : PMD_DRV_LOG(DEBUG, "rx_broadcast: %"PRIu64"", nes->rx_broadcast);
6129 : 0 : PMD_DRV_LOG(DEBUG, "rx_discards: %"PRIu64"", nes->rx_discards);
6130 : 0 : PMD_DRV_LOG(DEBUG, "rx_unknown_protocol: %"PRIu64"",
6131 : : nes->rx_unknown_protocol);
6132 : 0 : PMD_DRV_LOG(DEBUG, "tx_bytes: %"PRIu64"", nes->tx_bytes);
6133 : 0 : PMD_DRV_LOG(DEBUG, "tx_unicast: %"PRIu64"", nes->tx_unicast);
6134 : 0 : PMD_DRV_LOG(DEBUG, "tx_multicast: %"PRIu64"", nes->tx_multicast);
6135 : 0 : PMD_DRV_LOG(DEBUG, "tx_broadcast: %"PRIu64"", nes->tx_broadcast);
6136 : 0 : PMD_DRV_LOG(DEBUG, "tx_discards: %"PRIu64"", nes->tx_discards);
6137 : 0 : PMD_DRV_LOG(DEBUG, "tx_errors: %"PRIu64"", nes->tx_errors);
6138 : 0 : PMD_DRV_LOG(DEBUG, "************** VSI[%u] stats end ****************",
6139 : : vsi->vsi_id);
6140 : 0 : }
6141 : :
6142 : : static void
6143 : 0 : ice_read_stats_registers(struct ice_pf *pf, struct ice_hw *hw)
6144 : : {
6145 : : struct ice_hw_port_stats *ns = &pf->stats; /* new stats */
6146 : : struct ice_hw_port_stats *os = &pf->stats_offset; /* old stats */
6147 : :
6148 : : /* Get statistics of struct ice_eth_stats */
6149 : 0 : ice_stat_update_40(hw, GLPRT_GORCH(hw->port_info->lport),
6150 : 0 : GLPRT_GORCL(hw->port_info->lport),
6151 : 0 : pf->offset_loaded, &os->eth.rx_bytes,
6152 : : &ns->eth.rx_bytes);
6153 : 0 : ice_stat_update_40(hw, GLPRT_UPRCH(hw->port_info->lport),
6154 : 0 : GLPRT_UPRCL(hw->port_info->lport),
6155 : 0 : pf->offset_loaded, &os->eth.rx_unicast,
6156 : : &ns->eth.rx_unicast);
6157 : 0 : ice_stat_update_40(hw, GLPRT_MPRCH(hw->port_info->lport),
6158 : 0 : GLPRT_MPRCL(hw->port_info->lport),
6159 : 0 : pf->offset_loaded, &os->eth.rx_multicast,
6160 : : &ns->eth.rx_multicast);
6161 : 0 : ice_stat_update_40(hw, GLPRT_BPRCH(hw->port_info->lport),
6162 : 0 : GLPRT_BPRCL(hw->port_info->lport),
6163 : 0 : pf->offset_loaded, &os->eth.rx_broadcast,
6164 : : &ns->eth.rx_broadcast);
6165 : : ice_stat_update_32(hw, PRTRPB_RDPC,
6166 : 0 : pf->offset_loaded, &os->eth.rx_discards,
6167 : : &ns->eth.rx_discards);
6168 : : /* enlarge the limitation when rx_bytes overflowed */
6169 [ # # ]: 0 : if (pf->offset_loaded) {
6170 [ # # ]: 0 : if (ICE_RXTX_BYTES_LOW(pf->old_rx_bytes) > ns->eth.rx_bytes)
6171 : 0 : ns->eth.rx_bytes += (uint64_t)1 << ICE_40_BIT_WIDTH;
6172 : 0 : ns->eth.rx_bytes += ICE_RXTX_BYTES_HIGH(pf->old_rx_bytes);
6173 : : }
6174 : 0 : pf->old_rx_bytes = ns->eth.rx_bytes;
6175 : :
6176 : : /* Workaround: CRC size should not be included in byte statistics,
6177 : : * so subtract RTE_ETHER_CRC_LEN from the byte counter for each rx
6178 : : * packet.
6179 : : */
6180 : 0 : ns->eth.rx_bytes -= (ns->eth.rx_unicast + ns->eth.rx_multicast +
6181 : 0 : ns->eth.rx_broadcast) * RTE_ETHER_CRC_LEN;
6182 : :
6183 : : /* GLPRT_REPC not supported */
6184 : : /* GLPRT_RMPC not supported */
6185 : 0 : ice_stat_update_32(hw, GLSWID_RUPP(hw->port_info->lport),
6186 : : pf->offset_loaded,
6187 : : &os->eth.rx_unknown_protocol,
6188 : : &ns->eth.rx_unknown_protocol);
6189 : 0 : ice_stat_update_40(hw, GLPRT_GOTCH(hw->port_info->lport),
6190 : 0 : GLPRT_GOTCL(hw->port_info->lport),
6191 : 0 : pf->offset_loaded, &os->eth.tx_bytes,
6192 : : &ns->eth.tx_bytes);
6193 : 0 : ice_stat_update_40(hw, GLPRT_UPTCH(hw->port_info->lport),
6194 : 0 : GLPRT_UPTCL(hw->port_info->lport),
6195 : 0 : pf->offset_loaded, &os->eth.tx_unicast,
6196 : : &ns->eth.tx_unicast);
6197 : 0 : ice_stat_update_40(hw, GLPRT_MPTCH(hw->port_info->lport),
6198 : 0 : GLPRT_MPTCL(hw->port_info->lport),
6199 : 0 : pf->offset_loaded, &os->eth.tx_multicast,
6200 : : &ns->eth.tx_multicast);
6201 : 0 : ice_stat_update_40(hw, GLPRT_BPTCH(hw->port_info->lport),
6202 : 0 : GLPRT_BPTCL(hw->port_info->lport),
6203 : 0 : pf->offset_loaded, &os->eth.tx_broadcast,
6204 : : &ns->eth.tx_broadcast);
6205 : : /* enlarge the limitation when tx_bytes overflowed */
6206 [ # # ]: 0 : if (pf->offset_loaded) {
6207 [ # # ]: 0 : if (ICE_RXTX_BYTES_LOW(pf->old_tx_bytes) > ns->eth.tx_bytes)
6208 : 0 : ns->eth.tx_bytes += (uint64_t)1 << ICE_40_BIT_WIDTH;
6209 : 0 : ns->eth.tx_bytes += ICE_RXTX_BYTES_HIGH(pf->old_tx_bytes);
6210 : : }
6211 : 0 : pf->old_tx_bytes = ns->eth.tx_bytes;
6212 : 0 : ns->eth.tx_bytes -= (ns->eth.tx_unicast + ns->eth.tx_multicast +
6213 : 0 : ns->eth.tx_broadcast) * RTE_ETHER_CRC_LEN;
6214 : :
6215 : : /* GLPRT_TEPC not supported */
6216 : :
6217 : : /* additional port specific stats */
6218 : 0 : ice_stat_update_32(hw, GLPRT_TDOLD(hw->port_info->lport),
6219 : : pf->offset_loaded, &os->tx_dropped_link_down,
6220 : : &ns->tx_dropped_link_down);
6221 : 0 : ice_stat_update_32(hw, GLPRT_CRCERRS(hw->port_info->lport),
6222 : 0 : pf->offset_loaded, &os->crc_errors,
6223 : : &ns->crc_errors);
6224 : 0 : ice_stat_update_32(hw, GLPRT_ILLERRC(hw->port_info->lport),
6225 : 0 : pf->offset_loaded, &os->illegal_bytes,
6226 : : &ns->illegal_bytes);
6227 : : /* GLPRT_ERRBC not supported */
6228 : 0 : ice_stat_update_32(hw, GLPRT_MLFC(hw->port_info->lport),
6229 : 0 : pf->offset_loaded, &os->mac_local_faults,
6230 : : &ns->mac_local_faults);
6231 : 0 : ice_stat_update_32(hw, GLPRT_MRFC(hw->port_info->lport),
6232 : 0 : pf->offset_loaded, &os->mac_remote_faults,
6233 : : &ns->mac_remote_faults);
6234 : :
6235 : 0 : ice_stat_update_32(hw, GLPRT_RLEC(hw->port_info->lport),
6236 : 0 : pf->offset_loaded, &os->rx_len_errors,
6237 : : &ns->rx_len_errors);
6238 : :
6239 : 0 : ice_stat_update_32(hw, GLPRT_LXONRXC(hw->port_info->lport),
6240 : 0 : pf->offset_loaded, &os->link_xon_rx,
6241 : : &ns->link_xon_rx);
6242 : 0 : ice_stat_update_32(hw, GLPRT_LXOFFRXC(hw->port_info->lport),
6243 : 0 : pf->offset_loaded, &os->link_xoff_rx,
6244 : : &ns->link_xoff_rx);
6245 : 0 : ice_stat_update_32(hw, GLPRT_LXONTXC(hw->port_info->lport),
6246 : 0 : pf->offset_loaded, &os->link_xon_tx,
6247 : : &ns->link_xon_tx);
6248 : 0 : ice_stat_update_32(hw, GLPRT_LXOFFTXC(hw->port_info->lport),
6249 : 0 : pf->offset_loaded, &os->link_xoff_tx,
6250 : : &ns->link_xoff_tx);
6251 : 0 : ice_stat_update_40(hw, GLPRT_PRC64H(hw->port_info->lport),
6252 : 0 : GLPRT_PRC64L(hw->port_info->lport),
6253 : 0 : pf->offset_loaded, &os->rx_size_64,
6254 : : &ns->rx_size_64);
6255 : 0 : ice_stat_update_40(hw, GLPRT_PRC127H(hw->port_info->lport),
6256 : 0 : GLPRT_PRC127L(hw->port_info->lport),
6257 : 0 : pf->offset_loaded, &os->rx_size_127,
6258 : : &ns->rx_size_127);
6259 : 0 : ice_stat_update_40(hw, GLPRT_PRC255H(hw->port_info->lport),
6260 : 0 : GLPRT_PRC255L(hw->port_info->lport),
6261 : 0 : pf->offset_loaded, &os->rx_size_255,
6262 : : &ns->rx_size_255);
6263 : 0 : ice_stat_update_40(hw, GLPRT_PRC511H(hw->port_info->lport),
6264 : 0 : GLPRT_PRC511L(hw->port_info->lport),
6265 : 0 : pf->offset_loaded, &os->rx_size_511,
6266 : : &ns->rx_size_511);
6267 : 0 : ice_stat_update_40(hw, GLPRT_PRC1023H(hw->port_info->lport),
6268 : 0 : GLPRT_PRC1023L(hw->port_info->lport),
6269 : 0 : pf->offset_loaded, &os->rx_size_1023,
6270 : : &ns->rx_size_1023);
6271 : 0 : ice_stat_update_40(hw, GLPRT_PRC1522H(hw->port_info->lport),
6272 : 0 : GLPRT_PRC1522L(hw->port_info->lport),
6273 : 0 : pf->offset_loaded, &os->rx_size_1522,
6274 : : &ns->rx_size_1522);
6275 : 0 : ice_stat_update_40(hw, GLPRT_PRC9522H(hw->port_info->lport),
6276 : 0 : GLPRT_PRC9522L(hw->port_info->lport),
6277 : 0 : pf->offset_loaded, &os->rx_size_big,
6278 : : &ns->rx_size_big);
6279 : 0 : ice_stat_update_32(hw, GLPRT_RUC(hw->port_info->lport),
6280 : 0 : pf->offset_loaded, &os->rx_undersize,
6281 : : &ns->rx_undersize);
6282 : 0 : ice_stat_update_32(hw, GLPRT_RFC(hw->port_info->lport),
6283 : 0 : pf->offset_loaded, &os->rx_fragments,
6284 : : &ns->rx_fragments);
6285 : 0 : ice_stat_update_32(hw, GLPRT_ROC(hw->port_info->lport),
6286 : 0 : pf->offset_loaded, &os->rx_oversize,
6287 : : &ns->rx_oversize);
6288 : 0 : ice_stat_update_32(hw, GLPRT_RJC(hw->port_info->lport),
6289 : 0 : pf->offset_loaded, &os->rx_jabber,
6290 : : &ns->rx_jabber);
6291 : 0 : ice_stat_update_40(hw, GLPRT_PTC64H(hw->port_info->lport),
6292 : 0 : GLPRT_PTC64L(hw->port_info->lport),
6293 : 0 : pf->offset_loaded, &os->tx_size_64,
6294 : : &ns->tx_size_64);
6295 : 0 : ice_stat_update_40(hw, GLPRT_PTC127H(hw->port_info->lport),
6296 : 0 : GLPRT_PTC127L(hw->port_info->lport),
6297 : 0 : pf->offset_loaded, &os->tx_size_127,
6298 : : &ns->tx_size_127);
6299 : 0 : ice_stat_update_40(hw, GLPRT_PTC255H(hw->port_info->lport),
6300 : 0 : GLPRT_PTC255L(hw->port_info->lport),
6301 : 0 : pf->offset_loaded, &os->tx_size_255,
6302 : : &ns->tx_size_255);
6303 : 0 : ice_stat_update_40(hw, GLPRT_PTC511H(hw->port_info->lport),
6304 : 0 : GLPRT_PTC511L(hw->port_info->lport),
6305 : 0 : pf->offset_loaded, &os->tx_size_511,
6306 : : &ns->tx_size_511);
6307 : 0 : ice_stat_update_40(hw, GLPRT_PTC1023H(hw->port_info->lport),
6308 : 0 : GLPRT_PTC1023L(hw->port_info->lport),
6309 : 0 : pf->offset_loaded, &os->tx_size_1023,
6310 : : &ns->tx_size_1023);
6311 : 0 : ice_stat_update_40(hw, GLPRT_PTC1522H(hw->port_info->lport),
6312 : 0 : GLPRT_PTC1522L(hw->port_info->lport),
6313 : 0 : pf->offset_loaded, &os->tx_size_1522,
6314 : : &ns->tx_size_1522);
6315 : 0 : ice_stat_update_40(hw, GLPRT_PTC9522H(hw->port_info->lport),
6316 : 0 : GLPRT_PTC9522L(hw->port_info->lport),
6317 : 0 : pf->offset_loaded, &os->tx_size_big,
6318 : : &ns->tx_size_big);
6319 : :
6320 : : /* GLPRT_MSPDC not supported */
6321 : : /* GLPRT_XEC not supported */
6322 : :
6323 : 0 : pf->offset_loaded = true;
6324 : :
6325 [ # # ]: 0 : if (pf->main_vsi)
6326 : 0 : ice_update_vsi_stats(pf->main_vsi);
6327 : 0 : }
6328 : :
6329 : : /* Get all statistics of a port */
6330 : : static int
6331 : 0 : ice_stats_get(struct rte_eth_dev *dev, struct rte_eth_stats *stats)
6332 : : {
6333 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
6334 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6335 : : struct ice_hw_port_stats *ns = &pf->stats; /* new stats */
6336 : :
6337 : : /* call read registers - updates values, now write them to struct */
6338 : 0 : ice_read_stats_registers(pf, hw);
6339 : :
6340 : 0 : stats->ipackets = pf->main_vsi->eth_stats.rx_unicast +
6341 : 0 : pf->main_vsi->eth_stats.rx_multicast +
6342 : 0 : pf->main_vsi->eth_stats.rx_broadcast -
6343 : 0 : pf->main_vsi->eth_stats.rx_discards;
6344 : 0 : stats->opackets = ns->eth.tx_unicast +
6345 : 0 : ns->eth.tx_multicast +
6346 : 0 : ns->eth.tx_broadcast;
6347 : 0 : stats->ibytes = pf->main_vsi->eth_stats.rx_bytes;
6348 : 0 : stats->obytes = ns->eth.tx_bytes;
6349 : 0 : stats->oerrors = ns->eth.tx_errors +
6350 : 0 : pf->main_vsi->eth_stats.tx_errors;
6351 : :
6352 : : /* Rx Errors */
6353 : 0 : stats->imissed = ns->eth.rx_discards +
6354 : : pf->main_vsi->eth_stats.rx_discards;
6355 : 0 : stats->ierrors = ns->crc_errors +
6356 : 0 : ns->rx_undersize +
6357 : 0 : ns->rx_oversize + ns->rx_fragments + ns->rx_jabber;
6358 : :
6359 : 0 : PMD_DRV_LOG(DEBUG, "*************** PF stats start *****************");
6360 : 0 : PMD_DRV_LOG(DEBUG, "rx_bytes: %"PRIu64"", ns->eth.rx_bytes);
6361 : 0 : PMD_DRV_LOG(DEBUG, "rx_unicast: %"PRIu64"", ns->eth.rx_unicast);
6362 : 0 : PMD_DRV_LOG(DEBUG, "rx_multicast:%"PRIu64"", ns->eth.rx_multicast);
6363 : 0 : PMD_DRV_LOG(DEBUG, "rx_broadcast:%"PRIu64"", ns->eth.rx_broadcast);
6364 : 0 : PMD_DRV_LOG(DEBUG, "rx_discards:%"PRIu64"", ns->eth.rx_discards);
6365 : 0 : PMD_DRV_LOG(DEBUG, "vsi rx_discards:%"PRIu64"",
6366 : : pf->main_vsi->eth_stats.rx_discards);
6367 : 0 : PMD_DRV_LOG(DEBUG, "rx_unknown_protocol: %"PRIu64"",
6368 : : ns->eth.rx_unknown_protocol);
6369 : 0 : PMD_DRV_LOG(DEBUG, "tx_bytes: %"PRIu64"", ns->eth.tx_bytes);
6370 : 0 : PMD_DRV_LOG(DEBUG, "tx_unicast: %"PRIu64"", ns->eth.tx_unicast);
6371 : 0 : PMD_DRV_LOG(DEBUG, "tx_multicast:%"PRIu64"", ns->eth.tx_multicast);
6372 : 0 : PMD_DRV_LOG(DEBUG, "tx_broadcast:%"PRIu64"", ns->eth.tx_broadcast);
6373 : 0 : PMD_DRV_LOG(DEBUG, "tx_discards:%"PRIu64"", ns->eth.tx_discards);
6374 : 0 : PMD_DRV_LOG(DEBUG, "vsi tx_discards:%"PRIu64"",
6375 : : pf->main_vsi->eth_stats.tx_discards);
6376 : 0 : PMD_DRV_LOG(DEBUG, "tx_errors: %"PRIu64"", ns->eth.tx_errors);
6377 : :
6378 : 0 : PMD_DRV_LOG(DEBUG, "tx_dropped_link_down: %"PRIu64"",
6379 : : ns->tx_dropped_link_down);
6380 : 0 : PMD_DRV_LOG(DEBUG, "crc_errors: %"PRIu64"", ns->crc_errors);
6381 : 0 : PMD_DRV_LOG(DEBUG, "illegal_bytes: %"PRIu64"",
6382 : : ns->illegal_bytes);
6383 : 0 : PMD_DRV_LOG(DEBUG, "error_bytes: %"PRIu64"", ns->error_bytes);
6384 : 0 : PMD_DRV_LOG(DEBUG, "mac_local_faults: %"PRIu64"",
6385 : : ns->mac_local_faults);
6386 : 0 : PMD_DRV_LOG(DEBUG, "mac_remote_faults: %"PRIu64"",
6387 : : ns->mac_remote_faults);
6388 : 0 : PMD_DRV_LOG(DEBUG, "link_xon_rx: %"PRIu64"", ns->link_xon_rx);
6389 : 0 : PMD_DRV_LOG(DEBUG, "link_xoff_rx: %"PRIu64"", ns->link_xoff_rx);
6390 : 0 : PMD_DRV_LOG(DEBUG, "link_xon_tx: %"PRIu64"", ns->link_xon_tx);
6391 : 0 : PMD_DRV_LOG(DEBUG, "link_xoff_tx: %"PRIu64"", ns->link_xoff_tx);
6392 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_64: %"PRIu64"", ns->rx_size_64);
6393 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_127: %"PRIu64"", ns->rx_size_127);
6394 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_255: %"PRIu64"", ns->rx_size_255);
6395 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_511: %"PRIu64"", ns->rx_size_511);
6396 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_1023: %"PRIu64"", ns->rx_size_1023);
6397 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_1522: %"PRIu64"", ns->rx_size_1522);
6398 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_big: %"PRIu64"", ns->rx_size_big);
6399 : 0 : PMD_DRV_LOG(DEBUG, "rx_undersize: %"PRIu64"", ns->rx_undersize);
6400 : 0 : PMD_DRV_LOG(DEBUG, "rx_fragments: %"PRIu64"", ns->rx_fragments);
6401 : 0 : PMD_DRV_LOG(DEBUG, "rx_oversize: %"PRIu64"", ns->rx_oversize);
6402 : 0 : PMD_DRV_LOG(DEBUG, "rx_jabber: %"PRIu64"", ns->rx_jabber);
6403 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_64: %"PRIu64"", ns->tx_size_64);
6404 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_127: %"PRIu64"", ns->tx_size_127);
6405 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_255: %"PRIu64"", ns->tx_size_255);
6406 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_511: %"PRIu64"", ns->tx_size_511);
6407 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_1023: %"PRIu64"", ns->tx_size_1023);
6408 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_1522: %"PRIu64"", ns->tx_size_1522);
6409 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_big: %"PRIu64"", ns->tx_size_big);
6410 : 0 : PMD_DRV_LOG(DEBUG, "rx_len_errors: %"PRIu64"", ns->rx_len_errors);
6411 : 0 : PMD_DRV_LOG(DEBUG, "************* PF stats end ****************");
6412 : 0 : return 0;
6413 : : }
6414 : :
6415 : : /* Reset the statistics */
6416 : : static int
6417 : 0 : ice_stats_reset(struct rte_eth_dev *dev)
6418 : : {
6419 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
6420 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6421 : :
6422 : : /* Mark PF and VSI stats to update the offset, aka "reset" */
6423 : 0 : pf->offset_loaded = false;
6424 [ # # ]: 0 : if (pf->main_vsi)
6425 : 0 : pf->main_vsi->offset_loaded = false;
6426 : :
6427 : : /* read the stats, reading current register values into offset */
6428 : 0 : ice_read_stats_registers(pf, hw);
6429 : :
6430 : 0 : memset(&pf->mbuf_stats, 0, sizeof(struct ice_mbuf_stats));
6431 : :
6432 : 0 : return 0;
6433 : : }
6434 : :
6435 : : static uint32_t
6436 : : ice_xstats_calc_num(void)
6437 : : {
6438 : : uint32_t num;
6439 : :
6440 : : num = ICE_NB_ETH_XSTATS + ICE_NB_MBUF_XSTATS + ICE_NB_HW_PORT_XSTATS;
6441 : :
6442 : : return num;
6443 : : }
6444 : :
6445 : : static void
6446 : : ice_update_mbuf_stats(struct rte_eth_dev *ethdev,
6447 : : struct ice_mbuf_stats *mbuf_stats)
6448 : : {
6449 : : uint16_t idx;
6450 : : struct ci_tx_queue *txq;
6451 : :
6452 [ # # ]: 0 : for (idx = 0; idx < ethdev->data->nb_tx_queues; idx++) {
6453 : 0 : txq = ethdev->data->tx_queues[idx];
6454 : 0 : mbuf_stats->tx_pkt_errors += txq->mbuf_errors;
6455 : : }
6456 : : }
6457 : :
6458 : : static int
6459 : 0 : ice_xstats_get(struct rte_eth_dev *dev, struct rte_eth_xstat *xstats,
6460 : : unsigned int n)
6461 : : {
6462 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
6463 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6464 : : struct ice_adapter *adapter =
6465 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6466 : : struct ice_mbuf_stats mbuf_stats = {0};
6467 : : unsigned int i;
6468 : : unsigned int count;
6469 : 0 : struct ice_hw_port_stats *hw_stats = &pf->stats;
6470 : :
6471 : : count = ice_xstats_calc_num();
6472 [ # # ]: 0 : if (n < count)
6473 : : return count;
6474 : :
6475 : 0 : ice_read_stats_registers(pf, hw);
6476 : :
6477 [ # # ]: 0 : if (!xstats)
6478 : : return 0;
6479 : :
6480 : : count = 0;
6481 : :
6482 [ # # ]: 0 : if (adapter->devargs.mbuf_check)
6483 : : ice_update_mbuf_stats(dev, &mbuf_stats);
6484 : :
6485 : : /* Get stats from ice_eth_stats struct */
6486 [ # # ]: 0 : for (i = 0; i < ICE_NB_ETH_XSTATS; i++) {
6487 : 0 : xstats[count].value =
6488 : 0 : *(uint64_t *)((char *)&hw_stats->eth +
6489 : 0 : ice_stats_strings[i].offset);
6490 : 0 : xstats[count].id = count;
6491 : 0 : count++;
6492 : : }
6493 : :
6494 : : /* Get stats from ice_mbuf_stats struct */
6495 [ # # ]: 0 : for (i = 0; i < ICE_NB_MBUF_XSTATS; i++) {
6496 : 0 : xstats[count].value =
6497 : : *(uint64_t *)((char *)&mbuf_stats + ice_mbuf_strings[i].offset);
6498 : 0 : xstats[count].id = count;
6499 : 0 : count++;
6500 : : }
6501 : :
6502 : : /* Get individual stats from ice_hw_port struct */
6503 [ # # ]: 0 : for (i = 0; i < ICE_NB_HW_PORT_XSTATS; i++) {
6504 : 0 : xstats[count].value =
6505 : 0 : *(uint64_t *)((char *)hw_stats +
6506 : 0 : ice_hw_port_strings[i].offset);
6507 : 0 : xstats[count].id = count;
6508 : 0 : count++;
6509 : : }
6510 : :
6511 : 0 : return count;
6512 : : }
6513 : :
6514 : 0 : static int ice_xstats_get_names(__rte_unused struct rte_eth_dev *dev,
6515 : : struct rte_eth_xstat_name *xstats_names,
6516 : : __rte_unused unsigned int limit)
6517 : : {
6518 : : unsigned int count = 0;
6519 : : unsigned int i;
6520 : :
6521 [ # # ]: 0 : if (!xstats_names)
6522 : : return ice_xstats_calc_num();
6523 : :
6524 : : /* Note: limit checked in rte_eth_xstats_names() */
6525 : :
6526 : : /* Get stats from ice_eth_stats struct */
6527 [ # # ]: 0 : for (i = 0; i < ICE_NB_ETH_XSTATS; i++) {
6528 : 0 : strlcpy(xstats_names[count].name, ice_stats_strings[i].name,
6529 : : sizeof(xstats_names[count].name));
6530 : 0 : count++;
6531 : : }
6532 : :
6533 : : /* Get stats from ice_mbuf_stats struct */
6534 [ # # ]: 0 : for (i = 0; i < ICE_NB_MBUF_XSTATS; i++) {
6535 : 0 : strlcpy(xstats_names[count].name, ice_mbuf_strings[i].name,
6536 : : sizeof(xstats_names[count].name));
6537 : 0 : count++;
6538 : : }
6539 : :
6540 : : /* Get individual stats from ice_hw_port struct */
6541 [ # # ]: 0 : for (i = 0; i < ICE_NB_HW_PORT_XSTATS; i++) {
6542 : 0 : strlcpy(xstats_names[count].name, ice_hw_port_strings[i].name,
6543 : : sizeof(xstats_names[count].name));
6544 : 0 : count++;
6545 : : }
6546 : :
6547 : 0 : return count;
6548 : : }
6549 : :
6550 : : static int
6551 : 0 : ice_dev_flow_ops_get(struct rte_eth_dev *dev,
6552 : : const struct rte_flow_ops **ops)
6553 : : {
6554 [ # # ]: 0 : if (!dev)
6555 : : return -EINVAL;
6556 : :
6557 : 0 : *ops = &ice_flow_ops;
6558 : 0 : return 0;
6559 : : }
6560 : :
6561 : : /* Add UDP tunneling port */
6562 : : static int
6563 : 0 : ice_dev_udp_tunnel_port_add(struct rte_eth_dev *dev,
6564 : : struct rte_eth_udp_tunnel *udp_tunnel)
6565 : : {
6566 : : int ret = 0;
6567 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6568 : : struct ice_adapter *ad =
6569 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6570 : :
6571 [ # # ]: 0 : if (udp_tunnel == NULL)
6572 : : return -EINVAL;
6573 : :
6574 [ # # ]: 0 : switch (udp_tunnel->prot_type) {
6575 : 0 : case RTE_ETH_TUNNEL_TYPE_VXLAN:
6576 : 0 : ret = ice_create_tunnel(hw, TNL_VXLAN, udp_tunnel->udp_port);
6577 [ # # # # ]: 0 : if (!ret && ad->psr != NULL)
6578 : 0 : ice_parser_vxlan_tunnel_set(ad->psr,
6579 : 0 : udp_tunnel->udp_port, true);
6580 : : break;
6581 : 0 : default:
6582 : 0 : PMD_DRV_LOG(ERR, "Invalid tunnel type");
6583 : : ret = -EINVAL;
6584 : 0 : break;
6585 : : }
6586 : :
6587 : : return ret;
6588 : : }
6589 : :
6590 : : /* Delete UDP tunneling port */
6591 : : static int
6592 : 0 : ice_dev_udp_tunnel_port_del(struct rte_eth_dev *dev,
6593 : : struct rte_eth_udp_tunnel *udp_tunnel)
6594 : : {
6595 : : int ret = 0;
6596 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6597 : : struct ice_adapter *ad =
6598 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6599 : :
6600 [ # # ]: 0 : if (udp_tunnel == NULL)
6601 : : return -EINVAL;
6602 : :
6603 [ # # ]: 0 : switch (udp_tunnel->prot_type) {
6604 : 0 : case RTE_ETH_TUNNEL_TYPE_VXLAN:
6605 : 0 : ret = ice_destroy_tunnel(hw, udp_tunnel->udp_port, 0);
6606 [ # # # # ]: 0 : if (!ret && ad->psr != NULL)
6607 : 0 : ice_parser_vxlan_tunnel_set(ad->psr,
6608 : 0 : udp_tunnel->udp_port, false);
6609 : : break;
6610 : 0 : default:
6611 : 0 : PMD_DRV_LOG(ERR, "Invalid tunnel type");
6612 : : ret = -EINVAL;
6613 : 0 : break;
6614 : : }
6615 : :
6616 : : return ret;
6617 : : }
6618 : :
6619 : : /**
6620 : : * ice_ptp_write_init - Set PHC time to provided value
6621 : : * @hw: Hardware private structure
6622 : : *
6623 : : * Set the PHC time to CLOCK_REALTIME
6624 : : */
6625 : 0 : static int ice_ptp_write_init(struct ice_hw *hw)
6626 : : {
6627 : : uint64_t ns;
6628 : : struct timespec sys_time;
6629 : 0 : clock_gettime(CLOCK_REALTIME, &sys_time);
6630 : : ns = rte_timespec_to_ns(&sys_time);
6631 : :
6632 : 0 : return ice_ptp_init_time(hw, ns, true);
6633 : : }
6634 : :
6635 : : static int
6636 : 0 : ice_timesync_enable(struct rte_eth_dev *dev)
6637 : : {
6638 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6639 : : struct ice_adapter *ad =
6640 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6641 : : int ret;
6642 : :
6643 [ # # # # ]: 0 : if (dev->data->dev_started && !(dev->data->dev_conf.rxmode.offloads &
6644 : : RTE_ETH_RX_OFFLOAD_TIMESTAMP)) {
6645 : 0 : PMD_DRV_LOG(ERR, "Rx timestamp offload not configured");
6646 : 0 : return -1;
6647 : : }
6648 : :
6649 [ # # ]: 0 : if (hw->func_caps.ts_func_info.src_tmr_owned) {
6650 : 0 : ret = ice_ptp_init_phc(hw);
6651 [ # # ]: 0 : if (ret) {
6652 : 0 : PMD_DRV_LOG(ERR, "Failed to initialize PHC");
6653 : 0 : return -1;
6654 : : }
6655 : :
6656 : 0 : ret = ice_ptp_write_incval(hw, ICE_PTP_NOMINAL_INCVAL_E810, true);
6657 [ # # ]: 0 : if (ret) {
6658 : 0 : PMD_DRV_LOG(ERR,
6659 : : "Failed to write PHC increment time value");
6660 : 0 : return -1;
6661 : : }
6662 : : }
6663 : :
6664 [ # # ]: 0 : if (!ice_ptp_lock(hw)) {
6665 [ # # ]: 0 : ice_debug(hw, ICE_DBG_PTP, "Failed to acquire PTP semaphore");
6666 : 0 : return ICE_ERR_NOT_READY;
6667 : : }
6668 : :
6669 : 0 : ret = ice_ptp_write_init(hw);
6670 : 0 : ice_ptp_unlock(hw);
6671 [ # # ]: 0 : if (ret)
6672 : 0 : PMD_INIT_LOG(ERR, "Failed to set current system time to PHC timer");
6673 : :
6674 : 0 : ad->ptp_ena = 1;
6675 : :
6676 : 0 : return 0;
6677 : : }
6678 : :
6679 : : static int
6680 : 0 : ice_timesync_read_rx_timestamp(struct rte_eth_dev *dev,
6681 : : struct timespec *timestamp, uint32_t flags)
6682 : : {
6683 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6684 : : struct ice_adapter *ad =
6685 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6686 : : struct ice_rx_queue *rxq;
6687 : : uint32_t ts_high;
6688 : : uint64_t ts_ns;
6689 : :
6690 : 0 : rxq = dev->data->rx_queues[flags];
6691 : :
6692 : 0 : ts_high = rxq->time_high;
6693 : 0 : ts_ns = ice_tstamp_convert_32b_64b(hw, ad, 1, ts_high);
6694 : 0 : *timestamp = rte_ns_to_timespec(ts_ns);
6695 : :
6696 : 0 : return 0;
6697 : : }
6698 : :
6699 : : static int
6700 : 0 : ice_timesync_read_tx_timestamp(struct rte_eth_dev *dev,
6701 : : struct timespec *timestamp)
6702 : : {
6703 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6704 : : struct ice_adapter *ad =
6705 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6706 : 0 : uint64_t ts_ns, tstamp, tstamp_ready = 0;
6707 : : uint64_t end_time;
6708 : : const uint64_t mask = 0xFFFFFFFF;
6709 : : int ret;
6710 : :
6711 : : /* Set the end time with a delay of 10 microseconds */
6712 : 0 : end_time = rte_get_timer_cycles() + (rte_get_timer_hz() / 100000);
6713 : :
6714 : : do {
6715 : 0 : ret = ice_get_phy_tx_tstamp_ready(hw, ad->ptp_tx_block, &tstamp_ready);
6716 [ # # ]: 0 : if (ret) {
6717 : 0 : PMD_DRV_LOG(ERR, "Failed to get phy ready for timestamp");
6718 : 0 : return -1;
6719 : : }
6720 : :
6721 [ # # # # ]: 0 : if ((tstamp_ready & BIT_ULL(0)) == 0 && rte_get_timer_cycles() > end_time) {
6722 : 0 : PMD_DRV_LOG(ERR, "Timeout to get phy ready for timestamp");
6723 : 0 : return -1;
6724 : : }
6725 [ # # ]: 0 : } while ((tstamp_ready & BIT_ULL(0)) == 0);
6726 : :
6727 : 0 : ret = ice_read_phy_tstamp(hw, ad->ptp_tx_block, ad->ptp_tx_index, &tstamp);
6728 [ # # # # ]: 0 : if (ret || tstamp == 0) {
6729 : 0 : PMD_DRV_LOG(ERR, "Failed to read phy timestamp");
6730 : 0 : return -1;
6731 : : }
6732 : :
6733 : 0 : ts_ns = ice_tstamp_convert_32b_64b(hw, ad, 1, (tstamp >> 8) & mask);
6734 : 0 : *timestamp = rte_ns_to_timespec(ts_ns);
6735 : :
6736 : 0 : return 0;
6737 : : }
6738 : :
6739 : : static int
6740 : 0 : ice_timesync_adjust_time(struct rte_eth_dev *dev, int64_t delta)
6741 : : {
6742 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6743 : 0 : uint8_t tmr_idx = hw->func_caps.ts_func_info.tmr_index_assoc;
6744 : : uint32_t lo, lo2, hi;
6745 : : uint64_t time, ns;
6746 : : int ret;
6747 : :
6748 [ # # ]: 0 : if (delta > INT32_MAX || delta < INT32_MIN) {
6749 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6750 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(tmr_idx));
6751 : 0 : lo2 = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6752 : :
6753 [ # # ]: 0 : if (lo2 < lo) {
6754 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6755 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(tmr_idx));
6756 : : }
6757 : :
6758 : 0 : time = ((uint64_t)hi << 32) | lo;
6759 : 0 : ns = time + delta;
6760 : :
6761 : 0 : wr32(hw, GLTSYN_SHTIME_L(tmr_idx), ICE_LO_DWORD(ns));
6762 : 0 : wr32(hw, GLTSYN_SHTIME_H(tmr_idx), ICE_HI_DWORD(ns));
6763 : 0 : wr32(hw, GLTSYN_SHTIME_0(tmr_idx), 0);
6764 : :
6765 : 0 : ret = ice_ptp_init_time(hw, ns, true);
6766 [ # # ]: 0 : if (ret) {
6767 : 0 : PMD_DRV_LOG(ERR, "PTP init time failed, err %d", ret);
6768 : 0 : return -1;
6769 : : }
6770 : : return 0;
6771 : : }
6772 : :
6773 : 0 : ret = ice_ptp_adj_clock(hw, delta, true);
6774 [ # # ]: 0 : if (ret) {
6775 : 0 : PMD_DRV_LOG(ERR, "PTP adj clock failed, err %d", ret);
6776 : 0 : return -1;
6777 : : }
6778 : :
6779 : : return 0;
6780 : : }
6781 : :
6782 : : static int
6783 : 0 : ice_timesync_adjust_freq(struct rte_eth_dev *dev, int64_t ppm)
6784 : : {
6785 [ # # # # ]: 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6786 : : int64_t incval, diff = 0;
6787 : : bool negative = false;
6788 : : uint64_t div, rem;
6789 : : uint64_t divisor = 1000000ULL << 16;
6790 : : int shift;
6791 : : int ret;
6792 : :
6793 : 0 : incval = ice_get_base_incval(hw, ICE_SRC_TMR_MODE_NANOSECONDS);
6794 : :
6795 [ # # ]: 0 : if (ppm < 0) {
6796 : : negative = true;
6797 : 0 : ppm = -ppm;
6798 : : }
6799 : :
6800 : : /* can incval * ppm overflow ? */
6801 [ # # ]: 0 : if (log2(incval) + log2(ppm) > 62) {
6802 : 0 : rem = ppm % divisor;
6803 : 0 : div = ppm / divisor;
6804 : 0 : diff = div * incval;
6805 : 0 : ppm = rem;
6806 : :
6807 : 0 : shift = log2(incval) + log2(ppm) - 62;
6808 [ # # ]: 0 : if (shift > 0) {
6809 : : /* drop precision */
6810 : 0 : ppm >>= shift;
6811 : 0 : divisor >>= shift;
6812 : : }
6813 : : }
6814 : :
6815 [ # # ]: 0 : if (divisor)
6816 : 0 : diff = diff + incval * ppm / divisor;
6817 : :
6818 [ # # ]: 0 : if (negative)
6819 : 0 : incval -= diff;
6820 : : else
6821 : 0 : incval += diff;
6822 : :
6823 : 0 : ret = ice_ptp_write_incval_locked(hw, incval, true);
6824 [ # # ]: 0 : if (ret) {
6825 : 0 : PMD_DRV_LOG(ERR, "PTP failed to set incval, err %d", ret);
6826 : 0 : return -1;
6827 : : }
6828 : : return 0;
6829 : : }
6830 : :
6831 : : static int
6832 : 0 : ice_timesync_write_time(struct rte_eth_dev *dev, const struct timespec *ts)
6833 : : {
6834 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6835 : : uint64_t ns;
6836 : : int ret;
6837 : :
6838 : : ns = rte_timespec_to_ns(ts);
6839 : 0 : ret = ice_ptp_init_time(hw, ns, true);
6840 [ # # ]: 0 : if (ret) {
6841 : 0 : PMD_DRV_LOG(ERR, "PTP init time failed, err %d", ret);
6842 : 0 : return -1;
6843 : : }
6844 : :
6845 : : return 0;
6846 : : }
6847 : :
6848 : : static int
6849 : 0 : ice_timesync_read_time(struct rte_eth_dev *dev, struct timespec *ts)
6850 : : {
6851 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6852 : 0 : uint8_t tmr_idx = hw->func_caps.ts_func_info.tmr_index_assoc;
6853 : : uint32_t hi, lo, lo2;
6854 : : uint64_t time;
6855 : :
6856 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6857 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(tmr_idx));
6858 : 0 : lo2 = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6859 : :
6860 [ # # ]: 0 : if (lo2 < lo) {
6861 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6862 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(tmr_idx));
6863 : : }
6864 : :
6865 [ # # ]: 0 : time = ((uint64_t)hi << 32) | lo;
6866 : 0 : *ts = rte_ns_to_timespec(time);
6867 : :
6868 : 0 : return 0;
6869 : : }
6870 : :
6871 : : static int
6872 : 0 : ice_timesync_disable(struct rte_eth_dev *dev)
6873 : : {
6874 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6875 : : struct ice_adapter *ad =
6876 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6877 : 0 : uint8_t tmr_idx = hw->func_caps.ts_func_info.tmr_index_assoc;
6878 : : uint64_t val;
6879 : : uint8_t lport;
6880 : :
6881 : 0 : lport = hw->port_info->lport;
6882 : :
6883 : 0 : ice_clear_phy_tstamp(hw, lport, 0);
6884 : :
6885 : 0 : val = ICE_READ_REG(hw, GLTSYN_ENA(tmr_idx));
6886 : 0 : val &= ~GLTSYN_ENA_TSYN_ENA_M;
6887 : 0 : ICE_WRITE_REG(hw, GLTSYN_ENA(tmr_idx), val);
6888 : :
6889 : 0 : ICE_WRITE_REG(hw, GLTSYN_INCVAL_L(tmr_idx), 0);
6890 : 0 : ICE_WRITE_REG(hw, GLTSYN_INCVAL_H(tmr_idx), 0);
6891 : :
6892 : 0 : ad->ptp_ena = 0;
6893 : :
6894 : 0 : return 0;
6895 : : }
6896 : :
6897 : : static const uint32_t *
6898 : 0 : ice_buffer_split_supported_hdr_ptypes_get(struct rte_eth_dev *dev __rte_unused,
6899 : : size_t *no_of_elements)
6900 : : {
6901 : : /* Buffer split protocol header capability. */
6902 : : static const uint32_t ptypes[] = {
6903 : : /* Non tunneled */
6904 : : RTE_PTYPE_L2_ETHER,
6905 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN,
6906 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_L4_UDP,
6907 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_L4_TCP,
6908 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_L4_SCTP,
6909 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN,
6910 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_L4_UDP,
6911 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_L4_TCP,
6912 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_L4_SCTP,
6913 : :
6914 : : /* Tunneled */
6915 : : RTE_PTYPE_TUNNEL_GRENAT,
6916 : :
6917 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER,
6918 : :
6919 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6920 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN,
6921 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6922 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN,
6923 : :
6924 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6925 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_UDP,
6926 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6927 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_TCP,
6928 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6929 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_SCTP,
6930 : :
6931 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6932 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_UDP,
6933 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6934 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_TCP,
6935 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6936 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_SCTP,
6937 : :
6938 : : };
6939 : :
6940 : 0 : *no_of_elements = RTE_DIM(ptypes);
6941 : 0 : return ptypes;
6942 : : }
6943 : :
6944 : : static unsigned int
6945 : 0 : ice_fec_get_capa_num(struct ice_aqc_get_phy_caps_data *pcaps,
6946 : : struct rte_eth_fec_capa *speed_fec_capa)
6947 : : {
6948 : : unsigned int num = 0;
6949 : 0 : int auto_fec = (pcaps->caps & ICE_AQC_PHY_EN_AUTO_FEC) ?
6950 : 0 : RTE_ETH_FEC_MODE_CAPA_MASK(AUTO) : 0;
6951 : 0 : int link_nofec = (pcaps->link_fec_options & ICE_AQC_PHY_FEC_DIS) ?
6952 : 0 : RTE_ETH_FEC_MODE_CAPA_MASK(NOFEC) : 0;
6953 : :
6954 [ # # ]: 0 : if (pcaps->eee_cap & ICE_AQC_PHY_EEE_EN_100BASE_TX) {
6955 [ # # ]: 0 : if (speed_fec_capa) {
6956 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_100M;
6957 : 0 : speed_fec_capa[num].capa = RTE_ETH_FEC_MODE_CAPA_MASK(NOFEC);
6958 : : }
6959 : : num++;
6960 : : }
6961 : :
6962 [ # # ]: 0 : if (pcaps->eee_cap & (ICE_AQC_PHY_EEE_EN_1000BASE_T |
6963 : : ICE_AQC_PHY_EEE_EN_1000BASE_KX)) {
6964 [ # # ]: 0 : if (speed_fec_capa) {
6965 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_1G;
6966 : 0 : speed_fec_capa[num].capa = RTE_ETH_FEC_MODE_CAPA_MASK(NOFEC);
6967 : : }
6968 : 0 : num++;
6969 : : }
6970 : :
6971 [ # # ]: 0 : if (pcaps->eee_cap & (ICE_AQC_PHY_EEE_EN_10GBASE_T |
6972 : : ICE_AQC_PHY_EEE_EN_10GBASE_KR)) {
6973 [ # # ]: 0 : if (speed_fec_capa) {
6974 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_10G;
6975 : 0 : speed_fec_capa[num].capa = auto_fec | link_nofec;
6976 : :
6977 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_10G_KR_40G_KR4_EN)
6978 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
6979 : : }
6980 : 0 : num++;
6981 : : }
6982 : :
6983 [ # # ]: 0 : if (pcaps->eee_cap & ICE_AQC_PHY_EEE_EN_25GBASE_KR) {
6984 [ # # ]: 0 : if (speed_fec_capa) {
6985 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_25G;
6986 : 0 : speed_fec_capa[num].capa = auto_fec | link_nofec;
6987 : :
6988 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN)
6989 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
6990 : :
6991 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN)
6992 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(RS);
6993 : : }
6994 : 0 : num++;
6995 : : }
6996 : :
6997 [ # # ]: 0 : if (pcaps->eee_cap & ICE_AQC_PHY_EEE_EN_40GBASE_KR4) {
6998 [ # # ]: 0 : if (speed_fec_capa) {
6999 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_40G;
7000 : 0 : speed_fec_capa[num].capa = auto_fec | link_nofec;
7001 : :
7002 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_10G_KR_40G_KR4_EN)
7003 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
7004 : : }
7005 : 0 : num++;
7006 : : }
7007 : :
7008 [ # # ]: 0 : if (pcaps->eee_cap & (ICE_AQC_PHY_EEE_EN_50GBASE_KR2 |
7009 : : ICE_AQC_PHY_EEE_EN_50GBASE_KR_PAM4)) {
7010 [ # # ]: 0 : if (speed_fec_capa) {
7011 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_50G;
7012 : 0 : speed_fec_capa[num].capa = auto_fec | link_nofec;
7013 : :
7014 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN)
7015 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
7016 : :
7017 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN)
7018 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(RS);
7019 : : }
7020 : 0 : num++;
7021 : : }
7022 : :
7023 [ # # ]: 0 : if (pcaps->eee_cap & (ICE_AQC_PHY_EEE_EN_100GBASE_KR4 |
7024 : : ICE_AQC_PHY_EEE_EN_100GBASE_KR2_PAM4)) {
7025 [ # # ]: 0 : if (speed_fec_capa) {
7026 : 0 : speed_fec_capa[num].speed = RTE_ETH_SPEED_NUM_100G;
7027 : 0 : speed_fec_capa[num].capa = auto_fec | link_nofec;
7028 : :
7029 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN)
7030 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
7031 : :
7032 [ # # ]: 0 : if (pcaps->link_fec_options & ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN)
7033 : 0 : speed_fec_capa[num].capa |= RTE_ETH_FEC_MODE_CAPA_MASK(RS);
7034 : : }
7035 : 0 : num++;
7036 : : }
7037 : :
7038 : 0 : return num;
7039 : : }
7040 : :
7041 : : static int
7042 : 0 : ice_fec_get_capability(struct rte_eth_dev *dev, struct rte_eth_fec_capa *speed_fec_capa,
7043 : : unsigned int num)
7044 : : {
7045 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
7046 : 0 : struct ice_aqc_get_phy_caps_data pcaps = {0};
7047 : : unsigned int capa_num;
7048 : : int ret;
7049 : :
7050 : 0 : ret = ice_aq_get_phy_caps(hw->port_info, false, ICE_AQC_REPORT_TOPO_CAP_MEDIA,
7051 : : &pcaps, NULL);
7052 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
7053 : 0 : PMD_DRV_LOG(ERR, "Failed to get capability information: %d",
7054 : : ret);
7055 : 0 : return -ENOTSUP;
7056 : : }
7057 : :
7058 : : /* first time to get capa_num */
7059 : 0 : capa_num = ice_fec_get_capa_num(&pcaps, NULL);
7060 [ # # ]: 0 : if (!speed_fec_capa || num < capa_num)
7061 : 0 : return capa_num;
7062 : :
7063 : 0 : return ice_fec_get_capa_num(&pcaps, speed_fec_capa);
7064 : : }
7065 : :
7066 : : static int
7067 : 0 : ice_fec_get(struct rte_eth_dev *dev, uint32_t *fec_capa)
7068 : : {
7069 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
7070 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
7071 : 0 : bool enable_lse = dev->data->dev_conf.intr_conf.lsc ? true : false;
7072 : : bool link_up;
7073 : : u32 temp_fec_capa = RTE_ETH_FEC_MODE_CAPA_MASK(NOFEC);
7074 : 0 : struct ice_link_status link_status = {0};
7075 : 0 : struct ice_aqc_get_phy_caps_data pcaps = {0};
7076 : 0 : struct ice_port_info *pi = hw->port_info;
7077 : : u8 fec_config;
7078 : : int ret;
7079 : :
7080 [ # # ]: 0 : if (!pi)
7081 : : return -ENOTSUP;
7082 : :
7083 : 0 : ret = ice_get_link_info_safe(pf, enable_lse, &link_status);
7084 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
7085 : 0 : PMD_DRV_LOG(ERR, "Failed to get link information: %d",
7086 : : ret);
7087 : 0 : return -ENOTSUP;
7088 : : }
7089 : :
7090 : 0 : link_up = link_status.link_info & ICE_AQ_LINK_UP;
7091 : :
7092 : 0 : ret = ice_aq_get_phy_caps(pi, false, ICE_AQC_REPORT_TOPO_CAP_MEDIA,
7093 : : &pcaps, NULL);
7094 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
7095 : 0 : PMD_DRV_LOG(ERR, "Failed to get capability information: %d",
7096 : : ret);
7097 : 0 : return -ENOTSUP;
7098 : : }
7099 : :
7100 : : /* Get current FEC mode from port info */
7101 [ # # ]: 0 : if (link_up) {
7102 [ # # # ]: 0 : switch (link_status.fec_info) {
7103 : 0 : case ICE_AQ_LINK_25G_KR_FEC_EN:
7104 : 0 : *fec_capa = RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
7105 : 0 : break;
7106 : 0 : case ICE_AQ_LINK_25G_RS_528_FEC_EN:
7107 : : /* fall-through */
7108 : : case ICE_AQ_LINK_25G_RS_544_FEC_EN:
7109 : 0 : *fec_capa = RTE_ETH_FEC_MODE_CAPA_MASK(RS);
7110 : 0 : break;
7111 : 0 : default:
7112 : 0 : *fec_capa = RTE_ETH_FEC_MODE_CAPA_MASK(NOFEC);
7113 : 0 : break;
7114 : : }
7115 : 0 : return 0;
7116 : : }
7117 : :
7118 [ # # ]: 0 : if (pcaps.caps & ICE_AQC_PHY_EN_AUTO_FEC) {
7119 : 0 : *fec_capa = RTE_ETH_FEC_MODE_CAPA_MASK(AUTO);
7120 : 0 : return 0;
7121 : : }
7122 : :
7123 : 0 : fec_config = pcaps.link_fec_options & ICE_AQC_PHY_FEC_MASK;
7124 : :
7125 [ # # ]: 0 : if (fec_config & (ICE_AQC_PHY_FEC_10G_KR_40G_KR4_EN |
7126 : : ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN |
7127 : : ICE_AQC_PHY_FEC_10G_KR_40G_KR4_REQ |
7128 : : ICE_AQC_PHY_FEC_25G_KR_REQ))
7129 : : temp_fec_capa |= RTE_ETH_FEC_MODE_CAPA_MASK(BASER);
7130 : :
7131 [ # # ]: 0 : if (fec_config & (ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN |
7132 : : ICE_AQC_PHY_FEC_25G_RS_528_REQ |
7133 : : ICE_AQC_PHY_FEC_25G_RS_544_REQ))
7134 : 0 : temp_fec_capa |= RTE_ETH_FEC_MODE_CAPA_MASK(RS);
7135 : :
7136 : 0 : *fec_capa = temp_fec_capa;
7137 : 0 : return 0;
7138 : : }
7139 : :
7140 : : static int
7141 : 0 : ice_fec_set(struct rte_eth_dev *dev, uint32_t fec_capa)
7142 : : {
7143 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
7144 : 0 : struct ice_port_info *pi = hw->port_info;
7145 : : struct ice_aqc_set_phy_cfg_data cfg = { 0 };
7146 : : bool fec_auto = false, fec_kr = false, fec_rs = false;
7147 : :
7148 [ # # ]: 0 : if (!pi)
7149 : : return -ENOTSUP;
7150 : :
7151 [ # # ]: 0 : if (fec_capa & ~(RTE_ETH_FEC_MODE_CAPA_MASK(AUTO) |
7152 : : RTE_ETH_FEC_MODE_CAPA_MASK(BASER) |
7153 : : RTE_ETH_FEC_MODE_CAPA_MASK(RS)))
7154 : : return -EINVAL;
7155 : : /* Copy the current user PHY configuration. The current user PHY
7156 : : * configuration is initialized during probe from PHY capabilities
7157 : : * software mode, and updated on set PHY configuration.
7158 : : */
7159 [ # # ]: 0 : memcpy(&cfg, &pi->phy.curr_user_phy_cfg, sizeof(cfg));
7160 : :
7161 [ # # ]: 0 : if (fec_capa & RTE_ETH_FEC_MODE_CAPA_MASK(AUTO))
7162 : : fec_auto = true;
7163 : :
7164 [ # # ]: 0 : if (fec_capa & RTE_ETH_FEC_MODE_CAPA_MASK(BASER))
7165 : : fec_kr = true;
7166 : :
7167 [ # # ]: 0 : if (fec_capa & RTE_ETH_FEC_MODE_CAPA_MASK(RS))
7168 : : fec_rs = true;
7169 : :
7170 [ # # ]: 0 : if (fec_auto) {
7171 [ # # ]: 0 : if (fec_kr || fec_rs) {
7172 [ # # ]: 0 : if (fec_rs) {
7173 : 0 : cfg.link_fec_opt = ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN |
7174 : : ICE_AQC_PHY_FEC_25G_RS_528_REQ |
7175 : : ICE_AQC_PHY_FEC_25G_RS_544_REQ;
7176 : : }
7177 [ # # ]: 0 : if (fec_kr) {
7178 : 0 : cfg.link_fec_opt |= ICE_AQC_PHY_FEC_10G_KR_40G_KR4_EN |
7179 : : ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN |
7180 : : ICE_AQC_PHY_FEC_10G_KR_40G_KR4_REQ |
7181 : : ICE_AQC_PHY_FEC_25G_KR_REQ;
7182 : : }
7183 : : } else {
7184 : 0 : cfg.link_fec_opt = ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN |
7185 : : ICE_AQC_PHY_FEC_25G_RS_528_REQ |
7186 : : ICE_AQC_PHY_FEC_25G_RS_544_REQ |
7187 : : ICE_AQC_PHY_FEC_10G_KR_40G_KR4_EN |
7188 : : ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN |
7189 : : ICE_AQC_PHY_FEC_10G_KR_40G_KR4_REQ |
7190 : : ICE_AQC_PHY_FEC_25G_KR_REQ;
7191 : : }
7192 : : } else {
7193 [ # # ]: 0 : if (fec_kr ^ fec_rs) {
7194 [ # # ]: 0 : if (fec_rs) {
7195 : 0 : cfg.link_fec_opt = ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN |
7196 : : ICE_AQC_PHY_FEC_25G_RS_528_REQ |
7197 : : ICE_AQC_PHY_FEC_25G_RS_544_REQ;
7198 : : } else {
7199 : 0 : cfg.link_fec_opt = ICE_AQC_PHY_FEC_10G_KR_40G_KR4_EN |
7200 : : ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN |
7201 : : ICE_AQC_PHY_FEC_10G_KR_40G_KR4_REQ |
7202 : : ICE_AQC_PHY_FEC_25G_KR_REQ;
7203 : : }
7204 : : } else {
7205 : : return -EINVAL;
7206 : : }
7207 : : }
7208 : :
7209 : : /* Recovery of accidentally rewritten bit */
7210 [ # # ]: 0 : if (pi->phy.curr_user_phy_cfg.link_fec_opt &
7211 : : ICE_AQC_PHY_FEC_DIS)
7212 : 0 : cfg.link_fec_opt |= ICE_AQC_PHY_FEC_DIS;
7213 : :
7214 : : /* Proceed only if requesting different FEC mode */
7215 [ # # ]: 0 : if (pi->phy.curr_user_phy_cfg.link_fec_opt == cfg.link_fec_opt)
7216 : : return 0;
7217 : :
7218 : 0 : cfg.caps |= ICE_AQ_PHY_ENA_AUTO_LINK_UPDT;
7219 : :
7220 [ # # ]: 0 : if (ice_aq_set_phy_cfg(pi->hw, pi, &cfg, NULL))
7221 : 0 : return -EAGAIN;
7222 : :
7223 : : return 0;
7224 : : }
7225 : :
7226 : : static int
7227 : 0 : ice_pci_probe(struct rte_pci_driver *pci_drv __rte_unused,
7228 : : struct rte_pci_device *pci_dev)
7229 : : {
7230 : 0 : return rte_eth_dev_pci_generic_probe(pci_dev,
7231 : : sizeof(struct ice_adapter),
7232 : : ice_dev_init);
7233 : : }
7234 : :
7235 : : static int
7236 : 0 : ice_pci_remove(struct rte_pci_device *pci_dev)
7237 : : {
7238 : 0 : return rte_eth_dev_pci_generic_remove(pci_dev, ice_dev_uninit);
7239 : : }
7240 : :
7241 : : static struct rte_pci_driver rte_ice_pmd = {
7242 : : .id_table = pci_id_ice_map,
7243 : : .drv_flags = RTE_PCI_DRV_NEED_MAPPING | RTE_PCI_DRV_INTR_LSC,
7244 : : .probe = ice_pci_probe,
7245 : : .remove = ice_pci_remove,
7246 : : };
7247 : :
7248 : : /**
7249 : : * Driver initialization routine.
7250 : : * Invoked once at EAL init time.
7251 : : * Register itself as the [Poll Mode] Driver of PCI devices.
7252 : : */
7253 : 252 : RTE_PMD_REGISTER_PCI(net_ice, rte_ice_pmd);
7254 : : RTE_PMD_REGISTER_PCI_TABLE(net_ice, pci_id_ice_map);
7255 : : RTE_PMD_REGISTER_KMOD_DEP(net_ice, "* igb_uio | uio_pci_generic | vfio-pci");
7256 : : RTE_PMD_REGISTER_PARAM_STRING(net_ice,
7257 : : ICE_HW_DEBUG_MASK_ARG "=0xXXX"
7258 : : ICE_PROTO_XTR_ARG "=[queue:]<vlan|ipv4|ipv6|ipv6_flow|tcp|ip_offset>"
7259 : : ICE_SAFE_MODE_SUPPORT_ARG "=<0|1>"
7260 : : ICE_DEFAULT_MAC_DISABLE "=<0|1>"
7261 : : ICE_DDP_FILENAME_ARG "=</path/to/file>"
7262 : : ICE_DDP_LOAD_SCHED_ARG "=<0|1>"
7263 : : ICE_TM_LEVELS_ARG "=<N>"
7264 : : ICE_RX_LOW_LATENCY_ARG "=<0|1>");
7265 : :
7266 [ - + ]: 252 : RTE_LOG_REGISTER_SUFFIX(ice_logtype_init, init, NOTICE);
7267 [ - + ]: 252 : RTE_LOG_REGISTER_SUFFIX(ice_logtype_driver, driver, NOTICE);
7268 : : #ifdef RTE_ETHDEV_DEBUG_RX
7269 : : RTE_LOG_REGISTER_SUFFIX(ice_logtype_rx, rx, DEBUG);
7270 : : #endif
7271 : : #ifdef RTE_ETHDEV_DEBUG_TX
7272 : : RTE_LOG_REGISTER_SUFFIX(ice_logtype_tx, tx, DEBUG);
7273 : : #endif
7274 : :
7275 : 0 : bool is_ice_supported(struct rte_eth_dev *dev)
7276 : : {
7277 : 0 : return !strcmp(dev->device->driver->name, rte_ice_pmd.driver.name);
7278 : : }
|
