Branch data Line data Source code
1 : : /* * SPDX-License-Identifier: BSD-3-Clause
2 : : *
3 : : * Copyright (c) 2016 Freescale Semiconductor, Inc. All rights reserved.
4 : : * Copyright 2016-2024 NXP
5 : : *
6 : : */
7 : :
8 : : #include <time.h>
9 : : #include <net/if.h>
10 : :
11 : : #include <rte_mbuf.h>
12 : : #include <ethdev_driver.h>
13 : : #include <rte_malloc.h>
14 : : #include <rte_memcpy.h>
15 : : #include <rte_string_fns.h>
16 : : #include <rte_cycles.h>
17 : : #include <rte_kvargs.h>
18 : : #include <dev_driver.h>
19 : : #include <bus_fslmc_driver.h>
20 : : #include <rte_flow_driver.h>
21 : : #include "rte_dpaa2_mempool.h"
22 : :
23 : : #include "dpaa2_pmd_logs.h"
24 : : #include <fslmc_vfio.h>
25 : : #include <dpaa2_hw_pvt.h>
26 : : #include <dpaa2_hw_mempool.h>
27 : : #include <dpaa2_hw_dpio.h>
28 : : #include <mc/fsl_dpmng.h>
29 : : #include "dpaa2_ethdev.h"
30 : : #include "dpaa2_sparser.h"
31 : : #include <fsl_qbman_debug.h>
32 : :
33 : : #define DRIVER_LOOPBACK_MODE "drv_loopback"
34 : : #define DRIVER_NO_PREFETCH_MODE "drv_no_prefetch"
35 : : #define DRIVER_TX_CONF "drv_tx_conf"
36 : : #define DRIVER_ERROR_QUEUE "drv_err_queue"
37 : : #define CHECK_INTERVAL 100 /* 100ms */
38 : : #define MAX_REPEAT_TIME 90 /* 9s (90 * 100ms) in total */
39 : :
40 : : /* Supported Rx offloads */
41 : : static uint64_t dev_rx_offloads_sup =
42 : : RTE_ETH_RX_OFFLOAD_CHECKSUM |
43 : : RTE_ETH_RX_OFFLOAD_SCTP_CKSUM |
44 : : RTE_ETH_RX_OFFLOAD_OUTER_IPV4_CKSUM |
45 : : RTE_ETH_RX_OFFLOAD_OUTER_UDP_CKSUM |
46 : : RTE_ETH_RX_OFFLOAD_VLAN_STRIP |
47 : : RTE_ETH_RX_OFFLOAD_VLAN_FILTER |
48 : : RTE_ETH_RX_OFFLOAD_TIMESTAMP;
49 : :
50 : : /* Rx offloads which cannot be disabled */
51 : : static uint64_t dev_rx_offloads_nodis =
52 : : RTE_ETH_RX_OFFLOAD_RSS_HASH |
53 : : RTE_ETH_RX_OFFLOAD_SCATTER;
54 : :
55 : : /* Supported Tx offloads */
56 : : static uint64_t dev_tx_offloads_sup =
57 : : RTE_ETH_TX_OFFLOAD_VLAN_INSERT |
58 : : RTE_ETH_TX_OFFLOAD_IPV4_CKSUM |
59 : : RTE_ETH_TX_OFFLOAD_UDP_CKSUM |
60 : : RTE_ETH_TX_OFFLOAD_TCP_CKSUM |
61 : : RTE_ETH_TX_OFFLOAD_SCTP_CKSUM |
62 : : RTE_ETH_TX_OFFLOAD_OUTER_IPV4_CKSUM |
63 : : RTE_ETH_TX_OFFLOAD_MT_LOCKFREE |
64 : : RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE;
65 : :
66 : : /* Tx offloads which cannot be disabled */
67 : : static uint64_t dev_tx_offloads_nodis =
68 : : RTE_ETH_TX_OFFLOAD_MULTI_SEGS;
69 : :
70 : : /* enable timestamp in mbuf */
71 : : bool dpaa2_enable_ts[RTE_MAX_ETHPORTS];
72 : : uint64_t dpaa2_timestamp_rx_dynflag;
73 : : int dpaa2_timestamp_dynfield_offset = -1;
74 : :
75 : : /* Enable error queue */
76 : : bool dpaa2_enable_err_queue;
77 : :
78 : : bool dpaa2_print_parser_result;
79 : :
80 : : #define MAX_NB_RX_DESC 11264
81 : : int total_nb_rx_desc;
82 : :
83 : : int dpaa2_valid_dev;
84 : : struct rte_mempool *dpaa2_tx_sg_pool;
85 : :
86 : : struct rte_dpaa2_xstats_name_off {
87 : : char name[RTE_ETH_XSTATS_NAME_SIZE];
88 : : uint8_t page_id; /* dpni statistics page id */
89 : : uint8_t stats_id; /* stats id in the given page */
90 : : };
91 : :
92 : : static const struct rte_dpaa2_xstats_name_off dpaa2_xstats_strings[] = {
93 : : {"ingress_multicast_frames", 0, 2},
94 : : {"ingress_multicast_bytes", 0, 3},
95 : : {"ingress_broadcast_frames", 0, 4},
96 : : {"ingress_broadcast_bytes", 0, 5},
97 : : {"egress_multicast_frames", 1, 2},
98 : : {"egress_multicast_bytes", 1, 3},
99 : : {"egress_broadcast_frames", 1, 4},
100 : : {"egress_broadcast_bytes", 1, 5},
101 : : {"ingress_filtered_frames", 2, 0},
102 : : {"ingress_discarded_frames", 2, 1},
103 : : {"ingress_nobuffer_discards", 2, 2},
104 : : {"egress_discarded_frames", 2, 3},
105 : : {"egress_confirmed_frames", 2, 4},
106 : : {"cgr_reject_frames", 4, 0},
107 : : {"cgr_reject_bytes", 4, 1},
108 : : };
109 : :
110 : : static struct rte_dpaa2_driver rte_dpaa2_pmd;
111 : : static int dpaa2_dev_link_update(struct rte_eth_dev *dev,
112 : : int wait_to_complete);
113 : : static int dpaa2_dev_set_link_up(struct rte_eth_dev *dev);
114 : : static int dpaa2_dev_set_link_down(struct rte_eth_dev *dev);
115 : : static int dpaa2_dev_mtu_set(struct rte_eth_dev *dev, uint16_t mtu);
116 : :
117 : : static int
118 : 0 : dpaa2_vlan_filter_set(struct rte_eth_dev *dev, uint16_t vlan_id, int on)
119 : : {
120 : : int ret;
121 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
122 : 0 : struct fsl_mc_io *dpni = dev->process_private;
123 : :
124 : 0 : PMD_INIT_FUNC_TRACE();
125 : :
126 [ # # ]: 0 : if (!dpni) {
127 : 0 : DPAA2_PMD_ERR("dpni is NULL");
128 : 0 : return -EINVAL;
129 : : }
130 : :
131 [ # # ]: 0 : if (on)
132 : 0 : ret = dpni_add_vlan_id(dpni, CMD_PRI_LOW, priv->token,
133 : : vlan_id, 0, 0, 0);
134 : : else
135 : 0 : ret = dpni_remove_vlan_id(dpni, CMD_PRI_LOW,
136 : 0 : priv->token, vlan_id);
137 : :
138 [ # # ]: 0 : if (ret < 0)
139 : 0 : DPAA2_PMD_ERR("ret = %d Unable to add/rem vlan %d hwid =%d",
140 : : ret, vlan_id, priv->hw_id);
141 : :
142 : : return ret;
143 : : }
144 : :
145 : : static int
146 : 0 : dpaa2_vlan_offload_set(struct rte_eth_dev *dev, int mask)
147 : : {
148 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
149 : 0 : struct fsl_mc_io *dpni = dev->process_private;
150 : : int ret = 0;
151 : :
152 : 0 : PMD_INIT_FUNC_TRACE();
153 : :
154 [ # # ]: 0 : if (mask & RTE_ETH_VLAN_FILTER_MASK) {
155 : : /* VLAN Filter not available */
156 [ # # ]: 0 : if (!priv->max_vlan_filters) {
157 : 0 : DPAA2_PMD_INFO("VLAN filter not available");
158 : 0 : return -ENOTSUP;
159 : : }
160 : :
161 [ # # ]: 0 : if (dev->data->dev_conf.rxmode.offloads &
162 : : RTE_ETH_RX_OFFLOAD_VLAN_FILTER)
163 : 0 : ret = dpni_enable_vlan_filter(dpni, CMD_PRI_LOW,
164 : 0 : priv->token, true);
165 : : else
166 : 0 : ret = dpni_enable_vlan_filter(dpni, CMD_PRI_LOW,
167 : 0 : priv->token, false);
168 [ # # ]: 0 : if (ret < 0)
169 : 0 : DPAA2_PMD_INFO("Unable to set vlan filter = %d", ret);
170 : : }
171 : :
172 : : return ret;
173 : : }
174 : :
175 : : static int
176 : 0 : dpaa2_vlan_tpid_set(struct rte_eth_dev *dev,
177 : : enum rte_vlan_type vlan_type __rte_unused,
178 : : uint16_t tpid)
179 : : {
180 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
181 : 0 : struct fsl_mc_io *dpni = dev->process_private;
182 : : int ret = -ENOTSUP;
183 : :
184 : 0 : PMD_INIT_FUNC_TRACE();
185 : :
186 : : /* nothing to be done for standard vlan tpids */
187 [ # # ]: 0 : if (tpid == 0x8100 || tpid == 0x88A8)
188 : : return 0;
189 : :
190 : 0 : ret = dpni_add_custom_tpid(dpni, CMD_PRI_LOW,
191 : 0 : priv->token, tpid);
192 [ # # ]: 0 : if (ret < 0)
193 : 0 : DPAA2_PMD_INFO("Unable to set vlan tpid = %d", ret);
194 : : /* if already configured tpids, remove them first */
195 [ # # ]: 0 : if (ret == -EBUSY) {
196 : 0 : struct dpni_custom_tpid_cfg tpid_list = {0};
197 : :
198 : 0 : ret = dpni_get_custom_tpid(dpni, CMD_PRI_LOW,
199 : 0 : priv->token, &tpid_list);
200 [ # # ]: 0 : if (ret < 0)
201 : 0 : goto fail;
202 : 0 : ret = dpni_remove_custom_tpid(dpni, CMD_PRI_LOW,
203 : 0 : priv->token, tpid_list.tpid1);
204 [ # # ]: 0 : if (ret < 0)
205 : 0 : goto fail;
206 : 0 : ret = dpni_add_custom_tpid(dpni, CMD_PRI_LOW,
207 : 0 : priv->token, tpid);
208 : : }
209 : 0 : fail:
210 : : return ret;
211 : : }
212 : :
213 : : static int
214 : 0 : dpaa2_fw_version_get(struct rte_eth_dev *dev,
215 : : char *fw_version, size_t fw_size)
216 : : {
217 : : int ret;
218 : 0 : struct fsl_mc_io *dpni = dev->process_private;
219 : 0 : struct mc_soc_version mc_plat_info = {0};
220 : 0 : struct mc_version mc_ver_info = {0};
221 : :
222 : 0 : PMD_INIT_FUNC_TRACE();
223 : :
224 [ # # ]: 0 : if (mc_get_soc_version(dpni, CMD_PRI_LOW, &mc_plat_info))
225 : 0 : DPAA2_PMD_WARN("\tmc_get_soc_version failed");
226 : :
227 [ # # ]: 0 : if (mc_get_version(dpni, CMD_PRI_LOW, &mc_ver_info))
228 : 0 : DPAA2_PMD_WARN("\tmc_get_version failed");
229 : :
230 [ # # ]: 0 : ret = snprintf(fw_version, fw_size,
231 : : "%x-%d.%d.%d",
232 : : mc_plat_info.svr,
233 : : mc_ver_info.major,
234 : : mc_ver_info.minor,
235 : : mc_ver_info.revision);
236 [ # # ]: 0 : if (ret < 0)
237 : : return -EINVAL;
238 : :
239 : 0 : ret += 1; /* add the size of '\0' */
240 [ # # ]: 0 : if (fw_size < (size_t)ret)
241 : : return ret;
242 : : else
243 : 0 : return 0;
244 : : }
245 : :
246 : : static int
247 : 0 : dpaa2_dev_info_get(struct rte_eth_dev *dev,
248 : : struct rte_eth_dev_info *dev_info)
249 : : {
250 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
251 : :
252 : 0 : PMD_INIT_FUNC_TRACE();
253 : :
254 : 0 : dev_info->max_mac_addrs = priv->max_mac_filters;
255 : 0 : dev_info->max_rx_pktlen = DPAA2_MAX_RX_PKT_LEN;
256 : 0 : dev_info->min_rx_bufsize = DPAA2_MIN_RX_BUF_SIZE;
257 : 0 : dev_info->max_rx_queues = (uint16_t)priv->nb_rx_queues;
258 : 0 : dev_info->max_tx_queues = (uint16_t)priv->nb_tx_queues;
259 : 0 : dev_info->rx_offload_capa = dev_rx_offloads_sup |
260 : : dev_rx_offloads_nodis;
261 : 0 : dev_info->tx_offload_capa = dev_tx_offloads_sup |
262 : : dev_tx_offloads_nodis;
263 : 0 : dev_info->speed_capa = RTE_ETH_LINK_SPEED_1G |
264 : : RTE_ETH_LINK_SPEED_2_5G |
265 : : RTE_ETH_LINK_SPEED_10G;
266 : 0 : dev_info->dev_capa &= ~RTE_ETH_DEV_CAPA_FLOW_RULE_KEEP;
267 : :
268 : 0 : dev_info->max_hash_mac_addrs = 0;
269 : 0 : dev_info->max_vfs = 0;
270 : 0 : dev_info->max_vmdq_pools = RTE_ETH_16_POOLS;
271 : 0 : dev_info->flow_type_rss_offloads = DPAA2_RSS_OFFLOAD_ALL;
272 : :
273 : 0 : dev_info->default_rxportconf.burst_size = dpaa2_dqrr_size;
274 : : /* same is rx size for best perf */
275 : 0 : dev_info->default_txportconf.burst_size = dpaa2_dqrr_size;
276 : :
277 : 0 : dev_info->default_rxportconf.nb_queues = 1;
278 : 0 : dev_info->default_txportconf.nb_queues = 1;
279 : 0 : dev_info->default_txportconf.ring_size = CONG_ENTER_TX_THRESHOLD;
280 : 0 : dev_info->default_rxportconf.ring_size = DPAA2_RX_DEFAULT_NBDESC;
281 : :
282 [ # # ]: 0 : if (dpaa2_svr_family == SVR_LX2160A) {
283 : 0 : dev_info->speed_capa |= RTE_ETH_LINK_SPEED_25G |
284 : : RTE_ETH_LINK_SPEED_40G |
285 : : RTE_ETH_LINK_SPEED_50G |
286 : : RTE_ETH_LINK_SPEED_100G;
287 : : }
288 : :
289 : 0 : return 0;
290 : : }
291 : :
292 : : static int
293 : 0 : dpaa2_dev_rx_burst_mode_get(struct rte_eth_dev *dev,
294 : : __rte_unused uint16_t queue_id,
295 : : struct rte_eth_burst_mode *mode)
296 : : {
297 : 0 : struct rte_eth_conf *eth_conf = &dev->data->dev_conf;
298 : : int ret = -EINVAL;
299 : : unsigned int i;
300 : : const struct burst_info {
301 : : uint64_t flags;
302 : : const char *output;
303 : 0 : } rx_offload_map[] = {
304 : : {RTE_ETH_RX_OFFLOAD_CHECKSUM, " Checksum,"},
305 : : {RTE_ETH_RX_OFFLOAD_SCTP_CKSUM, " SCTP csum,"},
306 : : {RTE_ETH_RX_OFFLOAD_OUTER_IPV4_CKSUM, " Outer IPV4 csum,"},
307 : : {RTE_ETH_RX_OFFLOAD_OUTER_UDP_CKSUM, " Outer UDP csum,"},
308 : : {RTE_ETH_RX_OFFLOAD_VLAN_STRIP, " VLAN strip,"},
309 : : {RTE_ETH_RX_OFFLOAD_VLAN_FILTER, " VLAN filter,"},
310 : : {RTE_ETH_RX_OFFLOAD_TIMESTAMP, " Timestamp,"},
311 : : {RTE_ETH_RX_OFFLOAD_RSS_HASH, " RSS,"},
312 : : {RTE_ETH_RX_OFFLOAD_SCATTER, " Scattered,"}
313 : : };
314 : :
315 : : /* Update Rx offload info */
316 [ # # ]: 0 : for (i = 0; i < RTE_DIM(rx_offload_map); i++) {
317 [ # # ]: 0 : if (eth_conf->rxmode.offloads & rx_offload_map[i].flags) {
318 : 0 : snprintf(mode->info, sizeof(mode->info), "%s",
319 : 0 : rx_offload_map[i].output);
320 : : ret = 0;
321 : 0 : break;
322 : : }
323 : : }
324 : 0 : return ret;
325 : : }
326 : :
327 : : static int
328 : 0 : dpaa2_dev_tx_burst_mode_get(struct rte_eth_dev *dev,
329 : : __rte_unused uint16_t queue_id,
330 : : struct rte_eth_burst_mode *mode)
331 : : {
332 : 0 : struct rte_eth_conf *eth_conf = &dev->data->dev_conf;
333 : : int ret = -EINVAL;
334 : : unsigned int i;
335 : : const struct burst_info {
336 : : uint64_t flags;
337 : : const char *output;
338 : 0 : } tx_offload_map[] = {
339 : : {RTE_ETH_TX_OFFLOAD_VLAN_INSERT, " VLAN Insert,"},
340 : : {RTE_ETH_TX_OFFLOAD_IPV4_CKSUM, " IPV4 csum,"},
341 : : {RTE_ETH_TX_OFFLOAD_UDP_CKSUM, " UDP csum,"},
342 : : {RTE_ETH_TX_OFFLOAD_TCP_CKSUM, " TCP csum,"},
343 : : {RTE_ETH_TX_OFFLOAD_SCTP_CKSUM, " SCTP csum,"},
344 : : {RTE_ETH_TX_OFFLOAD_OUTER_IPV4_CKSUM, " Outer IPV4 csum,"},
345 : : {RTE_ETH_TX_OFFLOAD_MT_LOCKFREE, " MT lockfree,"},
346 : : {RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE, " MBUF free disable,"},
347 : : {RTE_ETH_TX_OFFLOAD_MULTI_SEGS, " Scattered,"}
348 : : };
349 : :
350 : : /* Update Tx offload info */
351 [ # # ]: 0 : for (i = 0; i < RTE_DIM(tx_offload_map); i++) {
352 [ # # ]: 0 : if (eth_conf->txmode.offloads & tx_offload_map[i].flags) {
353 : 0 : snprintf(mode->info, sizeof(mode->info), "%s",
354 : 0 : tx_offload_map[i].output);
355 : : ret = 0;
356 : 0 : break;
357 : : }
358 : : }
359 : 0 : return ret;
360 : : }
361 : :
362 : : static int
363 : 0 : dpaa2_alloc_rx_tx_queues(struct rte_eth_dev *dev)
364 : : {
365 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
366 : : uint16_t dist_idx;
367 : : uint32_t vq_id;
368 : : uint8_t num_rxqueue_per_tc;
369 : : struct dpaa2_queue *mc_q, *mcq;
370 : : uint32_t tot_queues;
371 : : int i, ret = 0;
372 : : struct dpaa2_queue *dpaa2_q;
373 : :
374 : 0 : PMD_INIT_FUNC_TRACE();
375 : :
376 : 0 : num_rxqueue_per_tc = (priv->nb_rx_queues / priv->num_rx_tc);
377 [ # # ]: 0 : if (priv->flags & DPAA2_TX_CONF_ENABLE)
378 : 0 : tot_queues = priv->nb_rx_queues + 2 * priv->nb_tx_queues;
379 : : else
380 : 0 : tot_queues = priv->nb_rx_queues + priv->nb_tx_queues;
381 : 0 : mc_q = rte_malloc(NULL, sizeof(struct dpaa2_queue) * tot_queues,
382 : : RTE_CACHE_LINE_SIZE);
383 [ # # ]: 0 : if (!mc_q) {
384 : 0 : DPAA2_PMD_ERR("Memory allocation failed for rx/tx queues");
385 : 0 : return -ENOBUFS;
386 : : }
387 : :
388 [ # # ]: 0 : for (i = 0; i < priv->nb_rx_queues; i++) {
389 : 0 : mc_q->eth_data = dev->data;
390 : 0 : priv->rx_vq[i] = mc_q++;
391 : : dpaa2_q = priv->rx_vq[i];
392 [ # # # # : 0 : ret = dpaa2_queue_storage_alloc(dpaa2_q,
# # ]
393 : : RTE_MAX_LCORE);
394 [ # # ]: 0 : if (ret)
395 : 0 : goto fail;
396 : : }
397 : :
398 [ # # ]: 0 : if (dpaa2_enable_err_queue) {
399 : 0 : priv->rx_err_vq = rte_zmalloc("dpni_rx_err",
400 : : sizeof(struct dpaa2_queue), 0);
401 [ # # ]: 0 : if (!priv->rx_err_vq) {
402 : : ret = -ENOBUFS;
403 : 0 : goto fail;
404 : : }
405 : :
406 : : dpaa2_q = priv->rx_err_vq;
407 [ # # # # : 0 : ret = dpaa2_queue_storage_alloc(dpaa2_q,
# # ]
408 : : RTE_MAX_LCORE);
409 [ # # ]: 0 : if (ret)
410 : 0 : goto fail;
411 : : }
412 : :
413 [ # # ]: 0 : for (i = 0; i < priv->nb_tx_queues; i++) {
414 : 0 : mc_q->eth_data = dev->data;
415 : 0 : mc_q->flow_id = DPAA2_INVALID_FLOW_ID;
416 : 0 : priv->tx_vq[i] = mc_q++;
417 : : dpaa2_q = (struct dpaa2_queue *)priv->tx_vq[i];
418 : 0 : dpaa2_q->cscn = rte_malloc(NULL,
419 : : sizeof(struct qbman_result), 16);
420 [ # # ]: 0 : if (!dpaa2_q->cscn) {
421 : : ret = -ENOBUFS;
422 : 0 : goto fail_tx;
423 : : }
424 : : }
425 : :
426 [ # # ]: 0 : if (priv->flags & DPAA2_TX_CONF_ENABLE) {
427 : : /*Setup tx confirmation queues*/
428 [ # # ]: 0 : for (i = 0; i < priv->nb_tx_queues; i++) {
429 : 0 : mc_q->eth_data = dev->data;
430 : 0 : mc_q->tc_index = i;
431 : 0 : mc_q->flow_id = 0;
432 : 0 : priv->tx_conf_vq[i] = mc_q++;
433 : : dpaa2_q = priv->tx_conf_vq[i];
434 [ # # # # : 0 : ret = dpaa2_queue_storage_alloc(dpaa2_q,
# # ]
435 : : RTE_MAX_LCORE);
436 [ # # ]: 0 : if (ret)
437 : 0 : goto fail_tx_conf;
438 : : }
439 : : }
440 : :
441 : : vq_id = 0;
442 [ # # ]: 0 : for (dist_idx = 0; dist_idx < priv->nb_rx_queues; dist_idx++) {
443 : 0 : mcq = priv->rx_vq[vq_id];
444 : 0 : mcq->tc_index = dist_idx / num_rxqueue_per_tc;
445 : 0 : mcq->flow_id = dist_idx % num_rxqueue_per_tc;
446 : 0 : vq_id++;
447 : : }
448 : :
449 : : return 0;
450 : : fail_tx_conf:
451 : 0 : i -= 1;
452 [ # # ]: 0 : while (i >= 0) {
453 : 0 : dpaa2_q = priv->tx_conf_vq[i];
454 [ # # # # ]: 0 : dpaa2_queue_storage_free(dpaa2_q, RTE_MAX_LCORE);
455 : 0 : priv->tx_conf_vq[i--] = NULL;
456 : : }
457 : 0 : i = priv->nb_tx_queues;
458 : 0 : fail_tx:
459 : 0 : i -= 1;
460 [ # # ]: 0 : while (i >= 0) {
461 : 0 : dpaa2_q = priv->tx_vq[i];
462 : 0 : rte_free(dpaa2_q->cscn);
463 : 0 : priv->tx_vq[i--] = NULL;
464 : : }
465 : 0 : i = priv->nb_rx_queues;
466 : 0 : fail:
467 : 0 : i -= 1;
468 : 0 : mc_q = priv->rx_vq[0];
469 [ # # ]: 0 : while (i >= 0) {
470 : 0 : dpaa2_q = priv->rx_vq[i];
471 [ # # # # ]: 0 : dpaa2_queue_storage_free(dpaa2_q, RTE_MAX_LCORE);
472 : 0 : priv->rx_vq[i--] = NULL;
473 : : }
474 : :
475 [ # # ]: 0 : if (dpaa2_enable_err_queue) {
476 : 0 : dpaa2_q = priv->rx_err_vq;
477 [ # # # # ]: 0 : dpaa2_queue_storage_free(dpaa2_q, RTE_MAX_LCORE);
478 : : }
479 : :
480 : 0 : rte_free(mc_q);
481 : 0 : return ret;
482 : : }
483 : :
484 : : static void
485 : 0 : dpaa2_free_rx_tx_queues(struct rte_eth_dev *dev)
486 : : {
487 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
488 : : struct dpaa2_queue *dpaa2_q;
489 : : int i;
490 : :
491 : 0 : PMD_INIT_FUNC_TRACE();
492 : :
493 : : /* Queue allocation base */
494 [ # # ]: 0 : if (priv->rx_vq[0]) {
495 : : /* cleaning up queue storage */
496 [ # # ]: 0 : for (i = 0; i < priv->nb_rx_queues; i++) {
497 : 0 : dpaa2_q = priv->rx_vq[i];
498 [ # # # # ]: 0 : dpaa2_queue_storage_free(dpaa2_q,
499 : : RTE_MAX_LCORE);
500 : : }
501 : : /* cleanup tx queue cscn */
502 [ # # ]: 0 : for (i = 0; i < priv->nb_tx_queues; i++) {
503 : 0 : dpaa2_q = priv->tx_vq[i];
504 : 0 : rte_free(dpaa2_q->cscn);
505 : : }
506 [ # # ]: 0 : if (priv->flags & DPAA2_TX_CONF_ENABLE) {
507 : : /* cleanup tx conf queue storage */
508 [ # # ]: 0 : for (i = 0; i < priv->nb_tx_queues; i++) {
509 : 0 : dpaa2_q = priv->tx_conf_vq[i];
510 [ # # # # ]: 0 : dpaa2_queue_storage_free(dpaa2_q,
511 : : RTE_MAX_LCORE);
512 : : }
513 : : }
514 : : /*free memory for all queues (RX+TX) */
515 : 0 : rte_free(priv->rx_vq[0]);
516 : 0 : priv->rx_vq[0] = NULL;
517 : : }
518 : 0 : }
519 : :
520 : : static int
521 : 0 : dpaa2_eth_dev_configure(struct rte_eth_dev *dev)
522 : : {
523 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
524 : 0 : struct fsl_mc_io *dpni = dev->process_private;
525 : : struct rte_eth_conf *eth_conf = &dev->data->dev_conf;
526 : 0 : uint64_t rx_offloads = eth_conf->rxmode.offloads;
527 : 0 : uint64_t tx_offloads = eth_conf->txmode.offloads;
528 : : int rx_l3_csum_offload = false;
529 : : int rx_l4_csum_offload = false;
530 : : int tx_l3_csum_offload = false;
531 : : int tx_l4_csum_offload = false;
532 : : int ret, tc_index;
533 : : uint32_t max_rx_pktlen;
534 : : #if defined(RTE_LIBRTE_IEEE1588)
535 : : uint16_t ptp_correction_offset;
536 : : #endif
537 : :
538 : 0 : PMD_INIT_FUNC_TRACE();
539 : :
540 : : /* Rx offloads which are enabled by default */
541 [ # # ]: 0 : if (dev_rx_offloads_nodis & ~rx_offloads) {
542 : 0 : DPAA2_PMD_INFO(
543 : : "Some of rx offloads enabled by default - requested 0x%" PRIx64
544 : : " fixed are 0x%" PRIx64,
545 : : rx_offloads, dev_rx_offloads_nodis);
546 : : }
547 : :
548 : : /* Tx offloads which are enabled by default */
549 [ # # ]: 0 : if (dev_tx_offloads_nodis & ~tx_offloads) {
550 : 0 : DPAA2_PMD_INFO(
551 : : "Some of tx offloads enabled by default - requested 0x%" PRIx64
552 : : " fixed are 0x%" PRIx64,
553 : : tx_offloads, dev_tx_offloads_nodis);
554 : : }
555 : :
556 : 0 : max_rx_pktlen = eth_conf->rxmode.mtu + RTE_ETHER_HDR_LEN +
557 : : RTE_ETHER_CRC_LEN + VLAN_TAG_SIZE;
558 [ # # ]: 0 : if (max_rx_pktlen <= DPAA2_MAX_RX_PKT_LEN) {
559 : 0 : ret = dpni_set_max_frame_length(dpni, CMD_PRI_LOW,
560 : 0 : priv->token, max_rx_pktlen - RTE_ETHER_CRC_LEN);
561 [ # # ]: 0 : if (ret != 0) {
562 : 0 : DPAA2_PMD_ERR("Unable to set mtu. check config");
563 : 0 : return ret;
564 : : }
565 : 0 : DPAA2_PMD_DEBUG("MTU configured for the device: %d",
566 : : dev->data->mtu);
567 : : } else {
568 : 0 : DPAA2_PMD_ERR("Configured mtu %d and calculated max-pkt-len is %d which should be <= %d",
569 : : eth_conf->rxmode.mtu, max_rx_pktlen, DPAA2_MAX_RX_PKT_LEN);
570 : 0 : return -1;
571 : : }
572 : :
573 [ # # ]: 0 : if (eth_conf->rxmode.mq_mode == RTE_ETH_MQ_RX_RSS) {
574 [ # # ]: 0 : for (tc_index = 0; tc_index < priv->num_rx_tc; tc_index++) {
575 : 0 : ret = dpaa2_setup_flow_dist(dev,
576 : : eth_conf->rx_adv_conf.rss_conf.rss_hf,
577 : : tc_index);
578 [ # # ]: 0 : if (ret) {
579 : 0 : DPAA2_PMD_ERR(
580 : : "Unable to set flow distribution on tc%d."
581 : : "Check queue config", tc_index);
582 : 0 : return ret;
583 : : }
584 : : }
585 : : }
586 : :
587 [ # # ]: 0 : if (rx_offloads & RTE_ETH_RX_OFFLOAD_IPV4_CKSUM)
588 : : rx_l3_csum_offload = true;
589 : :
590 : 0 : if ((rx_offloads & RTE_ETH_RX_OFFLOAD_UDP_CKSUM) ||
591 [ # # ]: 0 : (rx_offloads & RTE_ETH_RX_OFFLOAD_TCP_CKSUM) ||
592 : : (rx_offloads & RTE_ETH_RX_OFFLOAD_SCTP_CKSUM))
593 : : rx_l4_csum_offload = true;
594 : :
595 : 0 : ret = dpni_set_offload(dpni, CMD_PRI_LOW, priv->token,
596 : : DPNI_OFF_RX_L3_CSUM, rx_l3_csum_offload);
597 [ # # ]: 0 : if (ret) {
598 : 0 : DPAA2_PMD_ERR("Error to set RX l3 csum:Error = %d", ret);
599 : 0 : return ret;
600 : : }
601 : :
602 : 0 : ret = dpni_set_offload(dpni, CMD_PRI_LOW, priv->token,
603 : : DPNI_OFF_RX_L4_CSUM, rx_l4_csum_offload);
604 [ # # ]: 0 : if (ret) {
605 : 0 : DPAA2_PMD_ERR("Error to get RX l4 csum:Error = %d", ret);
606 : 0 : return ret;
607 : : }
608 : :
609 : : #if !defined(RTE_LIBRTE_IEEE1588)
610 [ # # ]: 0 : if (rx_offloads & RTE_ETH_RX_OFFLOAD_TIMESTAMP)
611 : : #endif
612 : : {
613 : 0 : ret = rte_mbuf_dyn_rx_timestamp_register(
614 : : &dpaa2_timestamp_dynfield_offset,
615 : : &dpaa2_timestamp_rx_dynflag);
616 [ # # ]: 0 : if (ret != 0) {
617 : 0 : DPAA2_PMD_ERR("Error to register timestamp field/flag");
618 : 0 : return -rte_errno;
619 : : }
620 : 0 : dpaa2_enable_ts[dev->data->port_id] = true;
621 : : }
622 : :
623 : : #if defined(RTE_LIBRTE_IEEE1588)
624 : : /* By default setting ptp correction offset for Ethernet SYNC packets */
625 : : ptp_correction_offset = RTE_ETHER_HDR_LEN + 8;
626 : : rte_pmd_dpaa2_set_one_step_ts(dev->data->port_id, ptp_correction_offset, 0);
627 : : #endif
628 [ # # ]: 0 : if (tx_offloads & RTE_ETH_TX_OFFLOAD_IPV4_CKSUM)
629 : : tx_l3_csum_offload = true;
630 : :
631 : 0 : if ((tx_offloads & RTE_ETH_TX_OFFLOAD_UDP_CKSUM) ||
632 [ # # ]: 0 : (tx_offloads & RTE_ETH_TX_OFFLOAD_TCP_CKSUM) ||
633 : : (tx_offloads & RTE_ETH_TX_OFFLOAD_SCTP_CKSUM))
634 : : tx_l4_csum_offload = true;
635 : :
636 : 0 : ret = dpni_set_offload(dpni, CMD_PRI_LOW, priv->token,
637 : : DPNI_OFF_TX_L3_CSUM, tx_l3_csum_offload);
638 [ # # ]: 0 : if (ret) {
639 : 0 : DPAA2_PMD_ERR("Error to set TX l3 csum:Error = %d", ret);
640 : 0 : return ret;
641 : : }
642 : :
643 : 0 : ret = dpni_set_offload(dpni, CMD_PRI_LOW, priv->token,
644 : : DPNI_OFF_TX_L4_CSUM, tx_l4_csum_offload);
645 [ # # ]: 0 : if (ret) {
646 : 0 : DPAA2_PMD_ERR("Error to get TX l4 csum:Error = %d", ret);
647 : 0 : return ret;
648 : : }
649 : :
650 : : /* Enabling hash results in FD requires setting DPNI_FLCTYPE_HASH in
651 : : * dpni_set_offload API. Setting this FLCTYPE for DPNI sets the FD[SC]
652 : : * to 0 for LS2 in the hardware thus disabling data/annotation
653 : : * stashing. For LX2 this is fixed in hardware and thus hash result and
654 : : * parse results can be received in FD using this option.
655 : : */
656 [ # # ]: 0 : if (dpaa2_svr_family == SVR_LX2160A) {
657 : 0 : ret = dpni_set_offload(dpni, CMD_PRI_LOW, priv->token,
658 : : DPNI_FLCTYPE_HASH, true);
659 [ # # ]: 0 : if (ret) {
660 : 0 : DPAA2_PMD_ERR("Error setting FLCTYPE: Err = %d", ret);
661 : 0 : return ret;
662 : : }
663 : : }
664 : :
665 [ # # ]: 0 : if (rx_offloads & RTE_ETH_RX_OFFLOAD_VLAN_FILTER)
666 : 0 : dpaa2_vlan_offload_set(dev, RTE_ETH_VLAN_FILTER_MASK);
667 : :
668 [ # # ]: 0 : if (eth_conf->lpbk_mode) {
669 : 0 : ret = dpaa2_dev_recycle_config(dev);
670 [ # # ]: 0 : if (ret) {
671 : 0 : DPAA2_PMD_ERR("Error to configure %s to recycle port.",
672 : : dev->data->name);
673 : :
674 : 0 : return ret;
675 : : }
676 : : } else {
677 : : /** User may disable loopback mode by calling
678 : : * "dev_configure" with lpbk_mode cleared.
679 : : * No matter the port was configured recycle or not,
680 : : * recycle de-configure is called here.
681 : : * If port is not recycled, the de-configure will return directly.
682 : : */
683 : 0 : ret = dpaa2_dev_recycle_deconfig(dev);
684 [ # # ]: 0 : if (ret) {
685 : 0 : DPAA2_PMD_ERR("Error to de-configure recycle port %s.",
686 : : dev->data->name);
687 : :
688 : 0 : return ret;
689 : : }
690 : : }
691 : :
692 : 0 : dpaa2_tm_init(dev);
693 : :
694 : 0 : return 0;
695 : : }
696 : :
697 : : /* Function to setup RX flow information. It contains traffic class ID,
698 : : * flow ID, destination configuration etc.
699 : : */
700 : : static int
701 : 0 : dpaa2_dev_rx_queue_setup(struct rte_eth_dev *dev,
702 : : uint16_t rx_queue_id,
703 : : uint16_t nb_rx_desc,
704 : : unsigned int socket_id __rte_unused,
705 : : const struct rte_eth_rxconf *rx_conf,
706 : : struct rte_mempool *mb_pool)
707 : : {
708 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
709 : 0 : struct fsl_mc_io *dpni = dev->process_private;
710 : : struct dpaa2_queue *dpaa2_q;
711 : : struct dpni_queue cfg;
712 : : uint8_t options = 0;
713 : : uint8_t flow_id;
714 : : uint32_t bpid;
715 : : int i, ret;
716 : :
717 : 0 : PMD_INIT_FUNC_TRACE();
718 : :
719 : 0 : DPAA2_PMD_DEBUG("dev =%p, queue =%d, pool = %p, conf =%p",
720 : : dev, rx_queue_id, mb_pool, rx_conf);
721 : :
722 : 0 : total_nb_rx_desc += nb_rx_desc;
723 [ # # ]: 0 : if (total_nb_rx_desc > MAX_NB_RX_DESC) {
724 : 0 : DPAA2_PMD_WARN("Total nb_rx_desc exceeds %d limit. Please use Normal buffers",
725 : : MAX_NB_RX_DESC);
726 : 0 : DPAA2_PMD_WARN("To use Normal buffers, run 'export DPNI_NORMAL_BUF=1' before running dynamic_dpl.sh script");
727 : : }
728 : :
729 : : /* Rx deferred start is not supported */
730 [ # # ]: 0 : if (rx_conf->rx_deferred_start) {
731 : 0 : DPAA2_PMD_ERR("%s:Rx deferred start not supported",
732 : : dev->data->name);
733 : 0 : return -EINVAL;
734 : : }
735 : :
736 [ # # # # ]: 0 : if (!priv->bp_list || priv->bp_list->mp != mb_pool) {
737 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY) {
738 : 0 : ret = rte_dpaa2_bpid_info_init(mb_pool);
739 [ # # ]: 0 : if (ret)
740 : : return ret;
741 : : }
742 : 0 : bpid = mempool_to_bpid(mb_pool);
743 : 0 : ret = dpaa2_attach_bp_list(priv, dpni,
744 : 0 : rte_dpaa2_bpid_info[bpid].bp_list);
745 [ # # ]: 0 : if (ret)
746 : : return ret;
747 : : }
748 : 0 : dpaa2_q = priv->rx_vq[rx_queue_id];
749 : 0 : dpaa2_q->mb_pool = mb_pool; /**< mbuf pool to populate RX ring. */
750 : 0 : dpaa2_q->bp_array = rte_dpaa2_bpid_info;
751 : 0 : dpaa2_q->nb_desc = UINT16_MAX;
752 : 0 : dpaa2_q->offloads = rx_conf->offloads;
753 : :
754 : : /*Get the flow id from given VQ id*/
755 : 0 : flow_id = dpaa2_q->flow_id;
756 : : memset(&cfg, 0, sizeof(struct dpni_queue));
757 : :
758 : : options = options | DPNI_QUEUE_OPT_USER_CTX;
759 : 0 : cfg.user_context = (size_t)(dpaa2_q);
760 : :
761 : : /* check if a private cgr available. */
762 [ # # ]: 0 : for (i = 0; i < priv->max_cgs; i++) {
763 [ # # ]: 0 : if (!priv->cgid_in_use[i]) {
764 : 0 : priv->cgid_in_use[i] = 1;
765 : 0 : break;
766 : : }
767 : : }
768 : :
769 [ # # ]: 0 : if (i < priv->max_cgs) {
770 : : options |= DPNI_QUEUE_OPT_SET_CGID;
771 : 0 : cfg.cgid = i;
772 : 0 : dpaa2_q->cgid = cfg.cgid;
773 : : } else {
774 : 0 : dpaa2_q->cgid = DPAA2_INVALID_CGID;
775 : : }
776 : :
777 : : /*if ls2088 or rev2 device, enable the stashing */
778 : :
779 [ # # ]: 0 : if ((dpaa2_svr_family & 0xffff0000) != SVR_LS2080A) {
780 : 0 : options |= DPNI_QUEUE_OPT_FLC;
781 : 0 : cfg.flc.stash_control = true;
782 : : dpaa2_flc_stashing_clear_all(&cfg.flc.value);
783 [ # # ]: 0 : if (getenv("DPAA2_DATA_STASHING_OFF")) {
784 : : dpaa2_flc_stashing_set(DPAA2_FLC_DATA_STASHING, 0,
785 : : &cfg.flc.value);
786 : 0 : dpaa2_q->data_stashing_off = 1;
787 : : } else {
788 : : dpaa2_flc_stashing_set(DPAA2_FLC_DATA_STASHING, 1,
789 : : &cfg.flc.value);
790 : 0 : dpaa2_q->data_stashing_off = 0;
791 : : }
792 [ # # ]: 0 : if ((dpaa2_svr_family & 0xffff0000) != SVR_LX2160A) {
793 : : dpaa2_flc_stashing_set(DPAA2_FLC_ANNO_STASHING, 1,
794 : : &cfg.flc.value);
795 : : }
796 : : }
797 : 0 : ret = dpni_set_queue(dpni, CMD_PRI_LOW, priv->token, DPNI_QUEUE_RX,
798 : 0 : dpaa2_q->tc_index, flow_id, options, &cfg);
799 [ # # ]: 0 : if (ret) {
800 : 0 : DPAA2_PMD_ERR("Error in setting the rx flow: = %d", ret);
801 : 0 : return ret;
802 : : }
803 : :
804 [ # # ]: 0 : if (!(priv->flags & DPAA2_RX_TAILDROP_OFF)) {
805 : : struct dpni_taildrop taildrop;
806 : :
807 : 0 : taildrop.enable = 1;
808 : 0 : dpaa2_q->nb_desc = nb_rx_desc;
809 : : /* Private CGR will use tail drop length as nb_rx_desc.
810 : : * for rest cases we can use standard byte based tail drop.
811 : : * There is no HW restriction, but number of CGRs are limited,
812 : : * hence this restriction is placed.
813 : : */
814 [ # # ]: 0 : if (dpaa2_q->cgid != DPAA2_INVALID_CGID) {
815 : : /*enabling per rx queue congestion control */
816 : 0 : taildrop.threshold = nb_rx_desc;
817 : 0 : taildrop.units = DPNI_CONGESTION_UNIT_FRAMES;
818 : 0 : taildrop.oal = 0;
819 : 0 : DPAA2_PMD_DEBUG("Enabling CG Tail Drop on queue = %d",
820 : : rx_queue_id);
821 : 0 : ret = dpni_set_taildrop(dpni, CMD_PRI_LOW, priv->token,
822 : : DPNI_CP_CONGESTION_GROUP,
823 : : DPNI_QUEUE_RX,
824 : 0 : dpaa2_q->tc_index,
825 : 0 : dpaa2_q->cgid, &taildrop);
826 : : } else {
827 : : /*enabling per rx queue congestion control */
828 : 0 : taildrop.threshold = CONG_THRESHOLD_RX_BYTES_Q;
829 : 0 : taildrop.units = DPNI_CONGESTION_UNIT_BYTES;
830 : 0 : taildrop.oal = CONG_RX_OAL;
831 : 0 : DPAA2_PMD_DEBUG("Enabling Byte based Drop on queue= %d",
832 : : rx_queue_id);
833 : 0 : ret = dpni_set_taildrop(dpni, CMD_PRI_LOW, priv->token,
834 : : DPNI_CP_QUEUE, DPNI_QUEUE_RX,
835 : 0 : dpaa2_q->tc_index, flow_id,
836 : : &taildrop);
837 : : }
838 [ # # ]: 0 : if (ret) {
839 : 0 : DPAA2_PMD_ERR("Error in setting taildrop. err=(%d)",
840 : : ret);
841 : 0 : return ret;
842 : : }
843 : : } else { /* Disable tail Drop */
844 : 0 : struct dpni_taildrop taildrop = {0};
845 : 0 : DPAA2_PMD_INFO("Tail drop is disabled on queue");
846 : :
847 : 0 : taildrop.enable = 0;
848 [ # # ]: 0 : if (dpaa2_q->cgid != DPAA2_INVALID_CGID) {
849 : 0 : ret = dpni_set_taildrop(dpni, CMD_PRI_LOW, priv->token,
850 : : DPNI_CP_CONGESTION_GROUP, DPNI_QUEUE_RX,
851 : 0 : dpaa2_q->tc_index,
852 : : dpaa2_q->cgid, &taildrop);
853 : : } else {
854 : 0 : ret = dpni_set_taildrop(dpni, CMD_PRI_LOW, priv->token,
855 : : DPNI_CP_QUEUE, DPNI_QUEUE_RX,
856 : 0 : dpaa2_q->tc_index, flow_id, &taildrop);
857 : : }
858 [ # # ]: 0 : if (ret) {
859 : 0 : DPAA2_PMD_ERR("Error in setting taildrop. err=(%d)",
860 : : ret);
861 : 0 : return ret;
862 : : }
863 : : }
864 : :
865 : 0 : dev->data->rx_queues[rx_queue_id] = dpaa2_q;
866 : 0 : return 0;
867 : : }
868 : :
869 : : static int
870 : 0 : dpaa2_dev_tx_queue_setup(struct rte_eth_dev *dev,
871 : : uint16_t tx_queue_id,
872 : : uint16_t nb_tx_desc,
873 : : unsigned int socket_id __rte_unused,
874 : : const struct rte_eth_txconf *tx_conf)
875 : : {
876 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
877 : 0 : struct dpaa2_queue *dpaa2_q = priv->tx_vq[tx_queue_id];
878 : 0 : struct dpaa2_queue *dpaa2_tx_conf_q = priv->tx_conf_vq[tx_queue_id];
879 : 0 : struct fsl_mc_io *dpni = dev->process_private;
880 : : struct dpni_queue tx_conf_cfg;
881 : : struct dpni_queue tx_flow_cfg;
882 : : uint8_t options = 0, flow_id;
883 : : uint8_t ceetm_ch_idx;
884 : : uint16_t channel_id;
885 : : struct dpni_queue_id qid;
886 : : uint32_t tc_id;
887 : : int ret;
888 : : uint64_t iova;
889 : :
890 : 0 : PMD_INIT_FUNC_TRACE();
891 : :
892 : : /* Tx deferred start is not supported */
893 [ # # ]: 0 : if (tx_conf->tx_deferred_start) {
894 : 0 : DPAA2_PMD_ERR("%s:Tx deferred start not supported",
895 : : dev->data->name);
896 : 0 : return -EINVAL;
897 : : }
898 : :
899 : 0 : dpaa2_q->nb_desc = UINT16_MAX;
900 : 0 : dpaa2_q->offloads = tx_conf->offloads;
901 : :
902 : : /* Return if queue already configured */
903 [ # # ]: 0 : if (dpaa2_q->flow_id != DPAA2_INVALID_FLOW_ID) {
904 : 0 : dev->data->tx_queues[tx_queue_id] = dpaa2_q;
905 : 0 : return 0;
906 : : }
907 : :
908 : : memset(&tx_conf_cfg, 0, sizeof(struct dpni_queue));
909 : : memset(&tx_flow_cfg, 0, sizeof(struct dpni_queue));
910 : :
911 [ # # ]: 0 : if (!tx_queue_id) {
912 : : for (ceetm_ch_idx = 0;
913 [ # # ]: 0 : ceetm_ch_idx <= (priv->num_channels - 1);
914 : 0 : ceetm_ch_idx++) {
915 : : /*Set tx-conf and error configuration*/
916 [ # # ]: 0 : if (priv->flags & DPAA2_TX_CONF_ENABLE) {
917 : 0 : ret = dpni_set_tx_confirmation_mode(dpni,
918 : 0 : CMD_PRI_LOW, priv->token,
919 : : ceetm_ch_idx,
920 : : DPNI_CONF_AFFINE);
921 : : } else {
922 : 0 : ret = dpni_set_tx_confirmation_mode(dpni,
923 : 0 : CMD_PRI_LOW, priv->token,
924 : : ceetm_ch_idx,
925 : : DPNI_CONF_DISABLE);
926 : : }
927 [ # # ]: 0 : if (ret) {
928 : 0 : DPAA2_PMD_ERR("Error(%d) in tx conf setting",
929 : : ret);
930 : 0 : return ret;
931 : : }
932 : : }
933 : : }
934 : :
935 : 0 : tc_id = tx_queue_id % priv->num_tx_tc;
936 : 0 : channel_id = (uint8_t)(tx_queue_id / priv->num_tx_tc) % priv->num_channels;
937 : : flow_id = 0;
938 : :
939 : 0 : ret = dpni_set_queue(dpni, CMD_PRI_LOW, priv->token, DPNI_QUEUE_TX,
940 : 0 : ((channel_id << 8) | tc_id), flow_id, options, &tx_flow_cfg);
941 [ # # ]: 0 : if (ret) {
942 : 0 : DPAA2_PMD_ERR("Error in setting the tx flow: "
943 : : "tc_id=%d, flow=%d err=%d",
944 : : tc_id, flow_id, ret);
945 : 0 : return ret;
946 : : }
947 : :
948 : 0 : dpaa2_q->flow_id = flow_id;
949 : :
950 : 0 : dpaa2_q->tc_index = tc_id;
951 : :
952 : 0 : ret = dpni_get_queue(dpni, CMD_PRI_LOW, priv->token,
953 : 0 : DPNI_QUEUE_TX, ((channel_id << 8) | dpaa2_q->tc_index),
954 : : dpaa2_q->flow_id, &tx_flow_cfg, &qid);
955 [ # # ]: 0 : if (ret) {
956 : 0 : DPAA2_PMD_ERR("Error in getting LFQID err=%d", ret);
957 : 0 : return ret;
958 : : }
959 : 0 : dpaa2_q->fqid = qid.fqid;
960 : :
961 [ # # ]: 0 : if (!(priv->flags & DPAA2_TX_CGR_OFF)) {
962 : 0 : struct dpni_congestion_notification_cfg cong_notif_cfg = {0};
963 : :
964 : 0 : dpaa2_q->nb_desc = nb_tx_desc;
965 : :
966 : 0 : cong_notif_cfg.units = DPNI_CONGESTION_UNIT_FRAMES;
967 : 0 : cong_notif_cfg.threshold_entry = nb_tx_desc;
968 : : /* Notify that the queue is not congested when the data in
969 : : * the queue is below this threshold.(90% of value)
970 : : */
971 : 0 : cong_notif_cfg.threshold_exit = (nb_tx_desc * 9) / 10;
972 : : cong_notif_cfg.message_ctx = 0;
973 : :
974 : 0 : iova = DPAA2_VADDR_TO_IOVA_AND_CHECK(dpaa2_q->cscn,
975 : : sizeof(struct qbman_result));
976 [ # # ]: 0 : if (iova == RTE_BAD_IOVA) {
977 : 0 : DPAA2_PMD_ERR("No IOMMU map for cscn(%p)(size=%x)",
978 : : dpaa2_q->cscn, (uint32_t)sizeof(struct qbman_result));
979 : :
980 : 0 : return -ENOBUFS;
981 : : }
982 : :
983 : 0 : cong_notif_cfg.message_iova = iova;
984 : 0 : cong_notif_cfg.dest_cfg.dest_type = DPNI_DEST_NONE;
985 : 0 : cong_notif_cfg.notification_mode =
986 : : DPNI_CONG_OPT_WRITE_MEM_ON_ENTER |
987 : : DPNI_CONG_OPT_WRITE_MEM_ON_EXIT |
988 : : DPNI_CONG_OPT_COHERENT_WRITE;
989 : 0 : cong_notif_cfg.cg_point = DPNI_CP_QUEUE;
990 : :
991 : 0 : ret = dpni_set_congestion_notification(dpni,
992 : 0 : CMD_PRI_LOW, priv->token, DPNI_QUEUE_TX,
993 : : ((channel_id << 8) | tc_id), &cong_notif_cfg);
994 [ # # ]: 0 : if (ret) {
995 : 0 : DPAA2_PMD_ERR("Set TX congestion notification err=%d",
996 : : ret);
997 : 0 : return ret;
998 : : }
999 : : }
1000 : 0 : dpaa2_q->cb_eqresp_free = dpaa2_dev_free_eqresp_buf;
1001 : 0 : dev->data->tx_queues[tx_queue_id] = dpaa2_q;
1002 : :
1003 [ # # ]: 0 : if (priv->flags & DPAA2_TX_CONF_ENABLE) {
1004 : 0 : dpaa2_q->tx_conf_queue = dpaa2_tx_conf_q;
1005 : : options = options | DPNI_QUEUE_OPT_USER_CTX;
1006 : 0 : tx_conf_cfg.user_context = (size_t)(dpaa2_q);
1007 : 0 : ret = dpni_set_queue(dpni, CMD_PRI_LOW, priv->token,
1008 : : DPNI_QUEUE_TX_CONFIRM,
1009 : 0 : ((channel_id << 8) | dpaa2_tx_conf_q->tc_index),
1010 : 0 : dpaa2_tx_conf_q->flow_id,
1011 : : options, &tx_conf_cfg);
1012 [ # # ]: 0 : if (ret) {
1013 : 0 : DPAA2_PMD_ERR("Set TC[%d].TX[%d] conf flow err=%d",
1014 : : dpaa2_tx_conf_q->tc_index,
1015 : : dpaa2_tx_conf_q->flow_id, ret);
1016 : 0 : return ret;
1017 : : }
1018 : :
1019 : 0 : ret = dpni_get_queue(dpni, CMD_PRI_LOW, priv->token,
1020 : : DPNI_QUEUE_TX_CONFIRM,
1021 : 0 : ((channel_id << 8) | dpaa2_tx_conf_q->tc_index),
1022 : 0 : dpaa2_tx_conf_q->flow_id, &tx_conf_cfg, &qid);
1023 [ # # ]: 0 : if (ret) {
1024 : 0 : DPAA2_PMD_ERR("Error in getting LFQID err=%d", ret);
1025 : 0 : return ret;
1026 : : }
1027 : 0 : dpaa2_tx_conf_q->fqid = qid.fqid;
1028 : : }
1029 : : return 0;
1030 : : }
1031 : :
1032 : : static void
1033 : 0 : dpaa2_dev_rx_queue_release(struct rte_eth_dev *dev, uint16_t rx_queue_id)
1034 : : {
1035 : 0 : struct dpaa2_queue *dpaa2_q = dev->data->rx_queues[rx_queue_id];
1036 : 0 : struct dpaa2_dev_priv *priv = dpaa2_q->eth_data->dev_private;
1037 : 0 : struct fsl_mc_io *dpni = priv->eth_dev->process_private;
1038 : : uint8_t options = 0;
1039 : : int ret;
1040 : : struct dpni_queue cfg;
1041 : :
1042 : : memset(&cfg, 0, sizeof(struct dpni_queue));
1043 : 0 : PMD_INIT_FUNC_TRACE();
1044 : :
1045 : 0 : total_nb_rx_desc -= dpaa2_q->nb_desc;
1046 : :
1047 [ # # ]: 0 : if (dpaa2_q->cgid != DPAA2_INVALID_CGID) {
1048 : : options = DPNI_QUEUE_OPT_CLEAR_CGID;
1049 : 0 : cfg.cgid = dpaa2_q->cgid;
1050 : :
1051 : 0 : ret = dpni_set_queue(dpni, CMD_PRI_LOW, priv->token,
1052 : : DPNI_QUEUE_RX,
1053 : 0 : dpaa2_q->tc_index, dpaa2_q->flow_id,
1054 : : options, &cfg);
1055 [ # # ]: 0 : if (ret)
1056 : 0 : DPAA2_PMD_ERR("Unable to clear CGR from q=%u err=%d",
1057 : : dpaa2_q->fqid, ret);
1058 : 0 : priv->cgid_in_use[dpaa2_q->cgid] = 0;
1059 : 0 : dpaa2_q->cgid = DPAA2_INVALID_CGID;
1060 : : }
1061 : 0 : }
1062 : :
1063 : : static uint32_t
1064 : 0 : dpaa2_dev_rx_queue_count(void *rx_queue)
1065 : : {
1066 : : int32_t ret;
1067 : : struct dpaa2_queue *dpaa2_q;
1068 : : struct qbman_swp *swp;
1069 : : struct qbman_fq_query_np_rslt state;
1070 : : uint32_t frame_cnt = 0;
1071 : :
1072 [ # # ]: 0 : if (unlikely(!DPAA2_PER_LCORE_DPIO)) {
1073 : 0 : ret = dpaa2_affine_qbman_swp();
1074 [ # # ]: 0 : if (ret) {
1075 : 0 : DPAA2_PMD_ERR(
1076 : : "Failed to allocate IO portal, tid: %d",
1077 : : rte_gettid());
1078 : 0 : return -EINVAL;
1079 : : }
1080 : : }
1081 : 0 : swp = DPAA2_PER_LCORE_PORTAL;
1082 : :
1083 : : dpaa2_q = rx_queue;
1084 : :
1085 [ # # ]: 0 : if (qbman_fq_query_state(swp, dpaa2_q->fqid, &state) == 0) {
1086 : 0 : frame_cnt = qbman_fq_state_frame_count(&state);
1087 : : DPAA2_PMD_DP_DEBUG("RX frame count for q(%p) is %u",
1088 : : rx_queue, frame_cnt);
1089 : : }
1090 : : return frame_cnt;
1091 : : }
1092 : :
1093 : : static const uint32_t *
1094 : 0 : dpaa2_supported_ptypes_get(struct rte_eth_dev *dev, size_t *no_of_elements)
1095 : : {
1096 : : static const uint32_t ptypes[] = {
1097 : : /*todo -= add more types */
1098 : : RTE_PTYPE_L2_ETHER,
1099 : : RTE_PTYPE_L3_IPV4,
1100 : : RTE_PTYPE_L3_IPV4_EXT,
1101 : : RTE_PTYPE_L3_IPV6,
1102 : : RTE_PTYPE_L3_IPV6_EXT,
1103 : : RTE_PTYPE_L4_TCP,
1104 : : RTE_PTYPE_L4_UDP,
1105 : : RTE_PTYPE_L4_SCTP,
1106 : : RTE_PTYPE_L4_ICMP,
1107 : : };
1108 : :
1109 [ # # # # ]: 0 : if (dev->rx_pkt_burst == dpaa2_dev_prefetch_rx ||
1110 [ # # ]: 0 : dev->rx_pkt_burst == dpaa2_dev_rx ||
1111 : : dev->rx_pkt_burst == dpaa2_dev_loopback_rx) {
1112 : 0 : *no_of_elements = RTE_DIM(ptypes);
1113 : 0 : return ptypes;
1114 : : }
1115 : : return NULL;
1116 : : }
1117 : :
1118 : : /**
1119 : : * Dpaa2 link Interrupt handler
1120 : : *
1121 : : * @param param
1122 : : * The address of parameter (struct rte_eth_dev *) registered before.
1123 : : *
1124 : : * @return
1125 : : * void
1126 : : */
1127 : : static void
1128 : 0 : dpaa2_interrupt_handler(void *param)
1129 : : {
1130 : : struct rte_eth_dev *dev = param;
1131 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
1132 : 0 : struct fsl_mc_io *dpni = (struct fsl_mc_io *)dev->process_private;
1133 : : int ret;
1134 : : int irq_index = DPNI_IRQ_INDEX;
1135 : 0 : unsigned int status = 0, clear = 0;
1136 : :
1137 : 0 : PMD_INIT_FUNC_TRACE();
1138 : :
1139 [ # # ]: 0 : if (dpni == NULL) {
1140 : 0 : DPAA2_PMD_ERR("dpni is NULL");
1141 : 0 : return;
1142 : : }
1143 : :
1144 : 0 : ret = dpni_get_irq_status(dpni, CMD_PRI_LOW, priv->token,
1145 : : irq_index, &status);
1146 [ # # ]: 0 : if (unlikely(ret)) {
1147 : 0 : DPAA2_PMD_ERR("Can't get irq status (err %d)", ret);
1148 : : clear = 0xffffffff;
1149 : 0 : goto out;
1150 : : }
1151 : :
1152 [ # # ]: 0 : if (status & DPNI_IRQ_EVENT_LINK_CHANGED) {
1153 : : clear = DPNI_IRQ_EVENT_LINK_CHANGED;
1154 : 0 : dpaa2_dev_link_update(dev, 0);
1155 : : /* calling all the apps registered for link status event */
1156 : 0 : rte_eth_dev_callback_process(dev, RTE_ETH_EVENT_INTR_LSC, NULL);
1157 : : }
1158 : 0 : out:
1159 : 0 : ret = dpni_clear_irq_status(dpni, CMD_PRI_LOW, priv->token,
1160 : : irq_index, clear);
1161 [ # # ]: 0 : if (unlikely(ret))
1162 : 0 : DPAA2_PMD_ERR("Can't clear irq status (err %d)", ret);
1163 : : }
1164 : :
1165 : : static int
1166 : 0 : dpaa2_eth_setup_irqs(struct rte_eth_dev *dev, int enable)
1167 : : {
1168 : : int err = 0;
1169 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
1170 : 0 : struct fsl_mc_io *dpni = (struct fsl_mc_io *)dev->process_private;
1171 : : int irq_index = DPNI_IRQ_INDEX;
1172 : : unsigned int mask = DPNI_IRQ_EVENT_LINK_CHANGED;
1173 : :
1174 : 0 : PMD_INIT_FUNC_TRACE();
1175 : :
1176 : 0 : err = dpni_set_irq_mask(dpni, CMD_PRI_LOW, priv->token,
1177 : : irq_index, mask);
1178 [ # # ]: 0 : if (err < 0) {
1179 : 0 : DPAA2_PMD_ERR("Error: dpni_set_irq_mask():%d (%s)", err,
1180 : : strerror(-err));
1181 : 0 : return err;
1182 : : }
1183 : :
1184 : 0 : err = dpni_set_irq_enable(dpni, CMD_PRI_LOW, priv->token,
1185 : : irq_index, enable);
1186 [ # # ]: 0 : if (err < 0)
1187 : 0 : DPAA2_PMD_ERR("Error: dpni_set_irq_enable():%d (%s)", err,
1188 : : strerror(-err));
1189 : :
1190 : : return err;
1191 : : }
1192 : :
1193 : : static int
1194 : 0 : dpaa2_dev_start(struct rte_eth_dev *dev)
1195 : : {
1196 : 0 : struct rte_device *rdev = dev->device;
1197 : : struct rte_dpaa2_device *dpaa2_dev;
1198 : 0 : struct rte_eth_dev_data *data = dev->data;
1199 : 0 : struct dpaa2_dev_priv *priv = data->dev_private;
1200 : 0 : struct fsl_mc_io *dpni = (struct fsl_mc_io *)dev->process_private;
1201 : : struct dpni_queue cfg;
1202 : : struct dpni_error_cfg err_cfg;
1203 : : struct dpni_queue_id qid;
1204 : : struct dpaa2_queue *dpaa2_q;
1205 : : int ret, i;
1206 : : struct rte_intr_handle *intr_handle;
1207 : :
1208 : 0 : dpaa2_dev = container_of(rdev, struct rte_dpaa2_device, device);
1209 : 0 : intr_handle = dpaa2_dev->intr_handle;
1210 : :
1211 : 0 : PMD_INIT_FUNC_TRACE();
1212 : 0 : ret = dpni_enable(dpni, CMD_PRI_LOW, priv->token);
1213 [ # # ]: 0 : if (ret) {
1214 : 0 : DPAA2_PMD_ERR("Failure in enabling dpni %d device: err=%d",
1215 : : priv->hw_id, ret);
1216 : 0 : return ret;
1217 : : }
1218 : :
1219 : : /* Power up the phy. Needed to make the link go UP */
1220 : 0 : dpaa2_dev_set_link_up(dev);
1221 : :
1222 [ # # ]: 0 : for (i = 0; i < data->nb_rx_queues; i++) {
1223 : 0 : dpaa2_q = data->rx_queues[i];
1224 : 0 : ret = dpni_get_queue(dpni, CMD_PRI_LOW, priv->token,
1225 : 0 : DPNI_QUEUE_RX, dpaa2_q->tc_index,
1226 : 0 : dpaa2_q->flow_id, &cfg, &qid);
1227 [ # # ]: 0 : if (ret) {
1228 : 0 : DPAA2_PMD_ERR("Error in getting flow information: "
1229 : : "err=%d", ret);
1230 : 0 : return ret;
1231 : : }
1232 : 0 : dpaa2_q->fqid = qid.fqid;
1233 : : }
1234 : :
1235 [ # # ]: 0 : if (dpaa2_enable_err_queue) {
1236 : 0 : ret = dpni_get_queue(dpni, CMD_PRI_LOW, priv->token,
1237 : : DPNI_QUEUE_RX_ERR, 0, 0, &cfg, &qid);
1238 [ # # ]: 0 : if (ret) {
1239 : 0 : DPAA2_PMD_ERR("Error getting rx err flow information: err=%d",
1240 : : ret);
1241 : 0 : return ret;
1242 : : }
1243 : 0 : dpaa2_q = priv->rx_err_vq;
1244 : 0 : dpaa2_q->fqid = qid.fqid;
1245 : 0 : dpaa2_q->eth_data = dev->data;
1246 : :
1247 : 0 : err_cfg.errors = DPNI_ERROR_DISC;
1248 : 0 : err_cfg.error_action = DPNI_ERROR_ACTION_SEND_TO_ERROR_QUEUE;
1249 : : } else {
1250 : : /* checksum errors, send them to normal path
1251 : : * and set it in annotation
1252 : : */
1253 : : err_cfg.errors = DPNI_ERROR_L3CE | DPNI_ERROR_L4CE;
1254 : :
1255 : : /* if packet with parse error are not to be dropped */
1256 : 0 : err_cfg.errors |= DPNI_ERROR_PHE;
1257 : :
1258 : 0 : err_cfg.error_action = DPNI_ERROR_ACTION_CONTINUE;
1259 : : }
1260 : 0 : err_cfg.set_frame_annotation = true;
1261 : :
1262 : 0 : ret = dpni_set_errors_behavior(dpni, CMD_PRI_LOW,
1263 : 0 : priv->token, &err_cfg);
1264 [ # # ]: 0 : if (ret) {
1265 : 0 : DPAA2_PMD_ERR("Error to dpni_set_errors_behavior: code = %d",
1266 : : ret);
1267 : 0 : return ret;
1268 : : }
1269 : :
1270 : : /* if the interrupts were configured on this devices*/
1271 [ # # # # ]: 0 : if (intr_handle && rte_intr_fd_get(intr_handle) &&
1272 [ # # ]: 0 : dev->data->dev_conf.intr_conf.lsc != 0) {
1273 : : /* Registering LSC interrupt handler */
1274 : 0 : rte_intr_callback_register(intr_handle,
1275 : : dpaa2_interrupt_handler,
1276 : : (void *)dev);
1277 : :
1278 : : /* enable vfio intr/eventfd mapping
1279 : : * Interrupt index 0 is required, so we can not use
1280 : : * rte_intr_enable.
1281 : : */
1282 : 0 : rte_dpaa2_intr_enable(intr_handle, DPNI_IRQ_INDEX);
1283 : :
1284 : : /* enable dpni_irqs */
1285 : 0 : dpaa2_eth_setup_irqs(dev, 1);
1286 : : }
1287 : :
1288 : : /* Change the tx burst function if ordered queues are used */
1289 [ # # ]: 0 : if (priv->en_ordered)
1290 : 0 : dev->tx_pkt_burst = dpaa2_dev_tx_ordered;
1291 : :
1292 [ # # ]: 0 : for (i = 0; i < dev->data->nb_rx_queues; i++)
1293 : 0 : dev->data->rx_queue_state[i] = RTE_ETH_QUEUE_STATE_STARTED;
1294 [ # # ]: 0 : for (i = 0; i < dev->data->nb_tx_queues; i++)
1295 : 0 : dev->data->tx_queue_state[i] = RTE_ETH_QUEUE_STATE_STARTED;
1296 : :
1297 : : return 0;
1298 : : }
1299 : :
1300 : : /**
1301 : : * This routine disables all traffic on the adapter by issuing a
1302 : : * global reset on the MAC.
1303 : : */
1304 : : static int
1305 : 0 : dpaa2_dev_stop(struct rte_eth_dev *dev)
1306 : : {
1307 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
1308 : 0 : struct fsl_mc_io *dpni = dev->process_private;
1309 : : int ret;
1310 : : struct rte_eth_link link;
1311 : 0 : struct rte_device *rdev = dev->device;
1312 : : struct rte_intr_handle *intr_handle;
1313 : : struct rte_dpaa2_device *dpaa2_dev;
1314 : : uint16_t i;
1315 : :
1316 : 0 : dpaa2_dev = container_of(rdev, struct rte_dpaa2_device, device);
1317 : 0 : intr_handle = dpaa2_dev->intr_handle;
1318 : :
1319 : 0 : PMD_INIT_FUNC_TRACE();
1320 : :
1321 : : /* reset interrupt callback */
1322 [ # # # # ]: 0 : if (intr_handle && rte_intr_fd_get(intr_handle) &&
1323 [ # # ]: 0 : dev->data->dev_conf.intr_conf.lsc != 0) {
1324 : : /*disable dpni irqs */
1325 : 0 : dpaa2_eth_setup_irqs(dev, 0);
1326 : :
1327 : : /* disable vfio intr before callback unregister */
1328 : 0 : rte_dpaa2_intr_disable(intr_handle, DPNI_IRQ_INDEX);
1329 : :
1330 : : /* Unregistering LSC interrupt handler */
1331 : 0 : rte_intr_callback_unregister(intr_handle,
1332 : : dpaa2_interrupt_handler,
1333 : : (void *)dev);
1334 : : }
1335 : :
1336 : 0 : dpaa2_dev_set_link_down(dev);
1337 : :
1338 : 0 : ret = dpni_disable(dpni, CMD_PRI_LOW, priv->token);
1339 [ # # ]: 0 : if (ret) {
1340 : 0 : DPAA2_PMD_ERR("Failure (ret %d) in disabling dpni %d dev",
1341 : : ret, priv->hw_id);
1342 : 0 : return ret;
1343 : : }
1344 : :
1345 : : /* clear the recorded link status */
1346 : : memset(&link, 0, sizeof(link));
1347 : 0 : rte_eth_linkstatus_set(dev, &link);
1348 : :
1349 [ # # ]: 0 : for (i = 0; i < dev->data->nb_rx_queues; i++)
1350 : 0 : dev->data->rx_queue_state[i] = RTE_ETH_QUEUE_STATE_STOPPED;
1351 [ # # ]: 0 : for (i = 0; i < dev->data->nb_tx_queues; i++)
1352 : 0 : dev->data->tx_queue_state[i] = RTE_ETH_QUEUE_STATE_STOPPED;
1353 : :
1354 : : return 0;
1355 : : }
1356 : :
1357 : : static int
1358 : 0 : dpaa2_dev_close(struct rte_eth_dev *dev)
1359 : : {
1360 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
1361 : 0 : struct fsl_mc_io *dpni = dev->process_private;
1362 : : int i, ret;
1363 : : struct rte_eth_link link;
1364 : :
1365 : 0 : PMD_INIT_FUNC_TRACE();
1366 : :
1367 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY)
1368 : : return 0;
1369 : :
1370 [ # # ]: 0 : if (!dpni) {
1371 : 0 : DPAA2_PMD_WARN("Already closed or not started");
1372 : 0 : return -EINVAL;
1373 : : }
1374 : :
1375 : 0 : dpaa2_tm_deinit(dev);
1376 : 0 : dpaa2_flow_clean(dev);
1377 : : /* Clean the device first */
1378 : 0 : ret = dpni_reset(dpni, CMD_PRI_LOW, priv->token);
1379 [ # # ]: 0 : if (ret) {
1380 : 0 : DPAA2_PMD_ERR("Failure cleaning dpni device: err=%d", ret);
1381 : 0 : return ret;
1382 : : }
1383 : :
1384 : : memset(&link, 0, sizeof(link));
1385 : 0 : rte_eth_linkstatus_set(dev, &link);
1386 : :
1387 : : /* Free private queues memory */
1388 : 0 : dpaa2_free_rx_tx_queues(dev);
1389 : : /* Close the device at underlying layer*/
1390 : 0 : ret = dpni_close(dpni, CMD_PRI_LOW, priv->token);
1391 [ # # ]: 0 : if (ret) {
1392 : 0 : DPAA2_PMD_ERR("Failure closing dpni device with err code %d",
1393 : : ret);
1394 : : }
1395 : :
1396 : : /* Free the allocated memory for ethernet private data and dpni*/
1397 : 0 : priv->hw = NULL;
1398 : 0 : dev->process_private = NULL;
1399 : 0 : rte_free(dpni);
1400 : :
1401 [ # # ]: 0 : for (i = 0; i < MAX_TCS; i++)
1402 : 0 : rte_free(priv->extract.tc_extract_param[i]);
1403 : :
1404 : 0 : rte_free(priv->extract.qos_extract_param);
1405 : :
1406 : 0 : DPAA2_PMD_INFO("%s: netdev deleted", dev->data->name);
1407 : 0 : return 0;
1408 : : }
1409 : :
1410 : : static int
1411 : 0 : dpaa2_dev_promiscuous_enable(struct rte_eth_dev *dev)
1412 : : {
1413 : : int ret;
1414 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
1415 : 0 : struct fsl_mc_io *dpni = (struct fsl_mc_io *)dev->process_private;
1416 : :
1417 : 0 : PMD_INIT_FUNC_TRACE();
1418 : :
1419 [ # # ]: 0 : if (dpni == NULL) {
1420 : 0 : DPAA2_PMD_ERR("dpni is NULL");
1421 : 0 : return -ENODEV;
1422 : : }
1423 : :
1424 : 0 : ret = dpni_set_unicast_promisc(dpni, CMD_PRI_LOW, priv->token, true);
1425 [ # # ]: 0 : if (ret < 0)
1426 : 0 : DPAA2_PMD_ERR("Unable to enable U promisc mode %d", ret);
1427 : :
1428 : 0 : ret = dpni_set_multicast_promisc(dpni, CMD_PRI_LOW, priv->token, true);
1429 [ # # ]: 0 : if (ret < 0)
1430 : 0 : DPAA2_PMD_ERR("Unable to enable M promisc mode %d", ret);
1431 : :
1432 : : return ret;
1433 : : }
1434 : :
1435 : : static int
1436 : 0 : dpaa2_dev_promiscuous_disable(
1437 : : struct rte_eth_dev *dev)
1438 : : {
1439 : : int ret;
1440 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
1441 : 0 : struct fsl_mc_io *dpni = (struct fsl_mc_io *)dev->process_private;
1442 : :
1443 : 0 : PMD_INIT_FUNC_TRACE();
1444 : :
1445 [ # # ]: 0 : if (dpni == NULL) {
1446 : 0 : DPAA2_PMD_ERR("dpni is NULL");
1447 : 0 : return -ENODEV;
1448 : : }
1449 : :
1450 : 0 : ret = dpni_set_unicast_promisc(dpni, CMD_PRI_LOW, priv->token, false);
1451 [ # # ]: 0 : if (ret < 0)
1452 : 0 : DPAA2_PMD_ERR("Unable to disable U promisc mode %d", ret);
1453 : :
1454 [ # # ]: 0 : if (dev->data->all_multicast == 0) {
1455 : 0 : ret = dpni_set_multicast_promisc(dpni, CMD_PRI_LOW,
1456 : 0 : priv->token, false);
1457 [ # # ]: 0 : if (ret < 0)
1458 : 0 : DPAA2_PMD_ERR("Unable to disable M promisc mode %d",
1459 : : ret);
1460 : : }
1461 : :
1462 : : return ret;
1463 : : }
1464 : :
1465 : : static int
1466 : 0 : dpaa2_dev_allmulticast_enable(
1467 : : struct rte_eth_dev *dev)
1468 : : {
1469 : : int ret;
1470 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
1471 : 0 : struct fsl_mc_io *dpni = (struct fsl_mc_io *)dev->process_private;
1472 : :
1473 : 0 : PMD_INIT_FUNC_TRACE();
1474 : :
1475 [ # # ]: 0 : if (dpni == NULL) {
1476 : 0 : DPAA2_PMD_ERR("dpni is NULL");
1477 : 0 : return -ENODEV;
1478 : : }
1479 : :
1480 : 0 : ret = dpni_set_multicast_promisc(dpni, CMD_PRI_LOW, priv->token, true);
1481 [ # # ]: 0 : if (ret < 0)
1482 : 0 : DPAA2_PMD_ERR("Unable to enable multicast mode %d", ret);
1483 : :
1484 : : return ret;
1485 : : }
1486 : :
1487 : : static int
1488 : 0 : dpaa2_dev_allmulticast_disable(struct rte_eth_dev *dev)
1489 : : {
1490 : : int ret;
1491 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
1492 : 0 : struct fsl_mc_io *dpni = dev->process_private;
1493 : :
1494 : 0 : PMD_INIT_FUNC_TRACE();
1495 : :
1496 [ # # ]: 0 : if (dpni == NULL) {
1497 : 0 : DPAA2_PMD_ERR("dpni is NULL");
1498 : 0 : return -ENODEV;
1499 : : }
1500 : :
1501 : : /* must remain on for all promiscuous */
1502 [ # # ]: 0 : if (dev->data->promiscuous == 1)
1503 : : return 0;
1504 : :
1505 : 0 : ret = dpni_set_multicast_promisc(dpni, CMD_PRI_LOW, priv->token, false);
1506 [ # # ]: 0 : if (ret < 0)
1507 : 0 : DPAA2_PMD_ERR("Unable to disable multicast mode %d", ret);
1508 : :
1509 : : return ret;
1510 : : }
1511 : :
1512 : : static int
1513 : 0 : dpaa2_dev_mtu_set(struct rte_eth_dev *dev, uint16_t mtu)
1514 : : {
1515 : : int ret;
1516 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
1517 : 0 : struct fsl_mc_io *dpni = dev->process_private;
1518 : : uint32_t frame_size = mtu + RTE_ETHER_HDR_LEN + RTE_ETHER_CRC_LEN
1519 : 0 : + VLAN_TAG_SIZE;
1520 : :
1521 : 0 : PMD_INIT_FUNC_TRACE();
1522 : :
1523 [ # # ]: 0 : if (!dpni) {
1524 : 0 : DPAA2_PMD_ERR("dpni is NULL");
1525 : 0 : return -EINVAL;
1526 : : }
1527 : :
1528 : : /* Set the Max Rx frame length as 'mtu' +
1529 : : * Maximum Ethernet header length
1530 : : */
1531 : 0 : ret = dpni_set_max_frame_length(dpni, CMD_PRI_LOW, priv->token,
1532 : 0 : frame_size - RTE_ETHER_CRC_LEN);
1533 [ # # ]: 0 : if (ret) {
1534 : 0 : DPAA2_PMD_ERR("Setting the max frame length failed");
1535 : 0 : return ret;
1536 : : }
1537 : 0 : dev->data->mtu = mtu;
1538 : 0 : DPAA2_PMD_INFO("MTU configured for the device: %d", mtu);
1539 : 0 : return 0;
1540 : : }
1541 : :
1542 : : static int
1543 : 0 : dpaa2_dev_add_mac_addr(struct rte_eth_dev *dev,
1544 : : struct rte_ether_addr *addr,
1545 : : __rte_unused uint32_t index,
1546 : : __rte_unused uint32_t pool)
1547 : : {
1548 : : int ret;
1549 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
1550 : 0 : struct fsl_mc_io *dpni = dev->process_private;
1551 : :
1552 : 0 : PMD_INIT_FUNC_TRACE();
1553 : :
1554 [ # # ]: 0 : if (dpni == NULL) {
1555 : 0 : DPAA2_PMD_ERR("dpni is NULL");
1556 : 0 : return -EINVAL;
1557 : : }
1558 : :
1559 : 0 : ret = dpni_add_mac_addr(dpni, CMD_PRI_LOW, priv->token,
1560 : 0 : addr->addr_bytes, 0, 0, 0);
1561 [ # # ]: 0 : if (ret)
1562 : 0 : DPAA2_PMD_ERR("ERR(%d) Adding the MAC ADDR failed", ret);
1563 : : return ret;
1564 : : }
1565 : :
1566 : : static void
1567 : 0 : dpaa2_dev_remove_mac_addr(struct rte_eth_dev *dev,
1568 : : uint32_t index)
1569 : : {
1570 : : int ret;
1571 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
1572 : 0 : struct fsl_mc_io *dpni = dev->process_private;
1573 : : struct rte_eth_dev_data *data = dev->data;
1574 : : struct rte_ether_addr *macaddr;
1575 : :
1576 : 0 : PMD_INIT_FUNC_TRACE();
1577 : :
1578 : 0 : macaddr = &data->mac_addrs[index];
1579 : :
1580 [ # # ]: 0 : if (!dpni) {
1581 : 0 : DPAA2_PMD_ERR("dpni is NULL");
1582 : 0 : return;
1583 : : }
1584 : :
1585 : 0 : ret = dpni_remove_mac_addr(dpni, CMD_PRI_LOW,
1586 : 0 : priv->token, macaddr->addr_bytes);
1587 [ # # ]: 0 : if (ret)
1588 : 0 : DPAA2_PMD_ERR(
1589 : : "error: Removing the MAC ADDR failed: err = %d", ret);
1590 : : }
1591 : :
1592 : : static int
1593 : 0 : dpaa2_dev_set_mac_addr(struct rte_eth_dev *dev,
1594 : : struct rte_ether_addr *addr)
1595 : : {
1596 : : int ret;
1597 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
1598 : 0 : struct fsl_mc_io *dpni = dev->process_private;
1599 : :
1600 : 0 : PMD_INIT_FUNC_TRACE();
1601 : :
1602 [ # # ]: 0 : if (!dpni) {
1603 : 0 : DPAA2_PMD_ERR("dpni is NULL");
1604 : 0 : return -EINVAL;
1605 : : }
1606 : :
1607 : 0 : ret = dpni_set_primary_mac_addr(dpni, CMD_PRI_LOW,
1608 : 0 : priv->token, addr->addr_bytes);
1609 : :
1610 [ # # ]: 0 : if (ret)
1611 : 0 : DPAA2_PMD_ERR("ERR(%d) Setting the MAC ADDR failed", ret);
1612 : :
1613 : : return ret;
1614 : : }
1615 : :
1616 : : static int
1617 : 0 : dpaa2_dev_stats_get(struct rte_eth_dev *dev,
1618 : : struct rte_eth_stats *stats)
1619 : : {
1620 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
1621 : 0 : struct fsl_mc_io *dpni = dev->process_private;
1622 : : int32_t retcode;
1623 : : uint8_t page0 = 0, page1 = 1, page2 = 2;
1624 : : union dpni_statistics value;
1625 : : int i;
1626 : : struct dpaa2_queue *dpaa2_rxq, *dpaa2_txq;
1627 : :
1628 : : memset(&value, 0, sizeof(union dpni_statistics));
1629 : :
1630 : 0 : PMD_INIT_FUNC_TRACE();
1631 : :
1632 [ # # ]: 0 : if (!dpni) {
1633 : 0 : DPAA2_PMD_ERR("dpni is NULL");
1634 : 0 : return -EINVAL;
1635 : : }
1636 : :
1637 [ # # ]: 0 : if (!stats) {
1638 : 0 : DPAA2_PMD_ERR("stats is NULL");
1639 : 0 : return -EINVAL;
1640 : : }
1641 : :
1642 : : /*Get Counters from page_0*/
1643 : 0 : retcode = dpni_get_statistics(dpni, CMD_PRI_LOW, priv->token,
1644 : : page0, 0, &value);
1645 [ # # ]: 0 : if (retcode)
1646 : 0 : goto err;
1647 : :
1648 : 0 : stats->ipackets = value.page_0.ingress_all_frames;
1649 : 0 : stats->ibytes = value.page_0.ingress_all_bytes;
1650 : :
1651 : : /*Get Counters from page_1*/
1652 : 0 : retcode = dpni_get_statistics(dpni, CMD_PRI_LOW, priv->token,
1653 : : page1, 0, &value);
1654 [ # # ]: 0 : if (retcode)
1655 : 0 : goto err;
1656 : :
1657 : 0 : stats->opackets = value.page_1.egress_all_frames;
1658 : 0 : stats->obytes = value.page_1.egress_all_bytes;
1659 : :
1660 : : /*Get Counters from page_2*/
1661 : 0 : retcode = dpni_get_statistics(dpni, CMD_PRI_LOW, priv->token,
1662 : : page2, 0, &value);
1663 [ # # ]: 0 : if (retcode)
1664 : 0 : goto err;
1665 : :
1666 : : /* Ingress drop frame count due to configured rules */
1667 : 0 : stats->ierrors = value.page_2.ingress_filtered_frames;
1668 : : /* Ingress drop frame count due to error */
1669 : 0 : stats->ierrors += value.page_2.ingress_discarded_frames;
1670 : :
1671 : 0 : stats->oerrors = value.page_2.egress_discarded_frames;
1672 : 0 : stats->imissed = value.page_2.ingress_nobuffer_discards;
1673 : :
1674 : : /* Fill in per queue stats */
1675 [ # # ]: 0 : for (i = 0; (i < RTE_ETHDEV_QUEUE_STAT_CNTRS) &&
1676 [ # # # # ]: 0 : (i < priv->nb_rx_queues || i < priv->nb_tx_queues); ++i) {
1677 : 0 : dpaa2_rxq = priv->rx_vq[i];
1678 : 0 : dpaa2_txq = priv->tx_vq[i];
1679 [ # # ]: 0 : if (dpaa2_rxq)
1680 : 0 : stats->q_ipackets[i] = dpaa2_rxq->rx_pkts;
1681 [ # # ]: 0 : if (dpaa2_txq)
1682 : 0 : stats->q_opackets[i] = dpaa2_txq->tx_pkts;
1683 : :
1684 : : /* Byte counting is not implemented */
1685 : 0 : stats->q_ibytes[i] = 0;
1686 : 0 : stats->q_obytes[i] = 0;
1687 : : }
1688 : :
1689 : : return 0;
1690 : :
1691 : 0 : err:
1692 : 0 : DPAA2_PMD_ERR("Operation not completed:Error Code = %d", retcode);
1693 : 0 : return retcode;
1694 : : };
1695 : :
1696 : : static int
1697 : 0 : dpaa2_dev_xstats_get(struct rte_eth_dev *dev,
1698 : : struct rte_eth_xstat *xstats, unsigned int n)
1699 : : {
1700 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
1701 : 0 : struct fsl_mc_io *dpni = (struct fsl_mc_io *)dev->process_private;
1702 : : int32_t retcode;
1703 : 0 : union dpni_statistics value[5] = {};
1704 : : unsigned int i = 0, num = RTE_DIM(dpaa2_xstats_strings);
1705 : : uint8_t page_id, stats_id;
1706 : :
1707 [ # # ]: 0 : if (n < num)
1708 : : return num;
1709 : :
1710 [ # # ]: 0 : if (!xstats)
1711 : : return 0;
1712 : :
1713 : : /* Get Counters from page_0*/
1714 : 0 : retcode = dpni_get_statistics(dpni, CMD_PRI_LOW, priv->token,
1715 : : 0, 0, &value[0]);
1716 [ # # ]: 0 : if (retcode)
1717 : 0 : goto err;
1718 : :
1719 : : /* Get Counters from page_1*/
1720 : 0 : retcode = dpni_get_statistics(dpni, CMD_PRI_LOW, priv->token,
1721 : : 1, 0, &value[1]);
1722 [ # # ]: 0 : if (retcode)
1723 : 0 : goto err;
1724 : :
1725 : : /* Get Counters from page_2*/
1726 : 0 : retcode = dpni_get_statistics(dpni, CMD_PRI_LOW, priv->token,
1727 : : 2, 0, &value[2]);
1728 [ # # ]: 0 : if (retcode)
1729 : 0 : goto err;
1730 : :
1731 [ # # ]: 0 : for (i = 0; i < priv->max_cgs; i++) {
1732 [ # # ]: 0 : if (!priv->cgid_in_use[i]) {
1733 : : /* Get Counters from page_4*/
1734 : 0 : retcode = dpni_get_statistics(dpni, CMD_PRI_LOW,
1735 : 0 : priv->token,
1736 : : 4, 0, &value[4]);
1737 [ # # ]: 0 : if (retcode)
1738 : 0 : goto err;
1739 : : break;
1740 : : }
1741 : : }
1742 : :
1743 [ # # ]: 0 : for (i = 0; i < num; i++) {
1744 : 0 : xstats[i].id = i;
1745 : 0 : page_id = dpaa2_xstats_strings[i].page_id;
1746 : 0 : stats_id = dpaa2_xstats_strings[i].stats_id;
1747 : 0 : xstats[i].value = value[page_id].raw.counter[stats_id];
1748 : : }
1749 : : return i;
1750 : 0 : err:
1751 : 0 : DPAA2_PMD_ERR("Error in obtaining extended stats (%d)", retcode);
1752 : 0 : return retcode;
1753 : : }
1754 : :
1755 : : static int
1756 : 0 : dpaa2_xstats_get_names(__rte_unused struct rte_eth_dev *dev,
1757 : : struct rte_eth_xstat_name *xstats_names,
1758 : : unsigned int limit)
1759 : : {
1760 : : unsigned int i, stat_cnt = RTE_DIM(dpaa2_xstats_strings);
1761 : :
1762 [ # # ]: 0 : if (limit < stat_cnt)
1763 : : return stat_cnt;
1764 : :
1765 [ # # ]: 0 : if (xstats_names != NULL)
1766 [ # # ]: 0 : for (i = 0; i < stat_cnt; i++)
1767 : 0 : strlcpy(xstats_names[i].name,
1768 : : dpaa2_xstats_strings[i].name,
1769 : : sizeof(xstats_names[i].name));
1770 : :
1771 : : return stat_cnt;
1772 : : }
1773 : :
1774 : : static int
1775 : 0 : dpaa2_xstats_get_by_id(struct rte_eth_dev *dev, const uint64_t *ids,
1776 : : uint64_t *values, unsigned int n)
1777 : 0 : {
1778 : : unsigned int i, stat_cnt = RTE_DIM(dpaa2_xstats_strings);
1779 : 0 : uint64_t values_copy[stat_cnt];
1780 : : uint8_t page_id, stats_id;
1781 : :
1782 [ # # ]: 0 : if (!ids) {
1783 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
1784 : 0 : struct fsl_mc_io *dpni = dev->process_private;
1785 : : int32_t retcode;
1786 : 0 : union dpni_statistics value[5] = {};
1787 : :
1788 [ # # ]: 0 : if (n < stat_cnt)
1789 : : return stat_cnt;
1790 : :
1791 [ # # ]: 0 : if (!values)
1792 : : return 0;
1793 : :
1794 : : /* Get Counters from page_0*/
1795 : 0 : retcode = dpni_get_statistics(dpni, CMD_PRI_LOW, priv->token,
1796 : : 0, 0, &value[0]);
1797 [ # # ]: 0 : if (retcode)
1798 : : return 0;
1799 : :
1800 : : /* Get Counters from page_1*/
1801 : 0 : retcode = dpni_get_statistics(dpni, CMD_PRI_LOW, priv->token,
1802 : : 1, 0, &value[1]);
1803 [ # # ]: 0 : if (retcode)
1804 : : return 0;
1805 : :
1806 : : /* Get Counters from page_2*/
1807 : 0 : retcode = dpni_get_statistics(dpni, CMD_PRI_LOW, priv->token,
1808 : : 2, 0, &value[2]);
1809 [ # # ]: 0 : if (retcode)
1810 : : return 0;
1811 : :
1812 : : /* Get Counters from page_4*/
1813 : 0 : retcode = dpni_get_statistics(dpni, CMD_PRI_LOW, priv->token,
1814 : : 4, 0, &value[4]);
1815 [ # # ]: 0 : if (retcode)
1816 : : return 0;
1817 : :
1818 [ # # ]: 0 : for (i = 0; i < stat_cnt; i++) {
1819 : 0 : page_id = dpaa2_xstats_strings[i].page_id;
1820 : 0 : stats_id = dpaa2_xstats_strings[i].stats_id;
1821 : 0 : values[i] = value[page_id].raw.counter[stats_id];
1822 : : }
1823 : : return stat_cnt;
1824 : : }
1825 : :
1826 : 0 : dpaa2_xstats_get_by_id(dev, NULL, values_copy, stat_cnt);
1827 : :
1828 [ # # ]: 0 : for (i = 0; i < n; i++) {
1829 [ # # ]: 0 : if (ids[i] >= stat_cnt) {
1830 : 0 : DPAA2_PMD_ERR("xstats id value isn't valid");
1831 : 0 : return -EINVAL;
1832 : : }
1833 : 0 : values[i] = values_copy[ids[i]];
1834 : : }
1835 : 0 : return n;
1836 : : }
1837 : :
1838 : : static int
1839 : 0 : dpaa2_xstats_get_names_by_id(struct rte_eth_dev *dev,
1840 : : const uint64_t *ids,
1841 : : struct rte_eth_xstat_name *xstats_names,
1842 : : unsigned int limit)
1843 : 0 : {
1844 : : unsigned int i, stat_cnt = RTE_DIM(dpaa2_xstats_strings);
1845 : 0 : struct rte_eth_xstat_name xstats_names_copy[stat_cnt];
1846 : :
1847 [ # # ]: 0 : if (!ids)
1848 : 0 : return dpaa2_xstats_get_names(dev, xstats_names, limit);
1849 : :
1850 : 0 : dpaa2_xstats_get_names(dev, xstats_names_copy, limit);
1851 : :
1852 [ # # ]: 0 : for (i = 0; i < limit; i++) {
1853 [ # # ]: 0 : if (ids[i] >= stat_cnt) {
1854 : 0 : DPAA2_PMD_ERR("xstats id value isn't valid");
1855 : 0 : return -1;
1856 : : }
1857 : 0 : strcpy(xstats_names[i].name, xstats_names_copy[ids[i]].name);
1858 : : }
1859 : 0 : return limit;
1860 : : }
1861 : :
1862 : : static int
1863 : 0 : dpaa2_dev_stats_reset(struct rte_eth_dev *dev)
1864 : : {
1865 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
1866 : 0 : struct fsl_mc_io *dpni = dev->process_private;
1867 : : int retcode;
1868 : : int i;
1869 : : struct dpaa2_queue *dpaa2_q;
1870 : :
1871 : 0 : PMD_INIT_FUNC_TRACE();
1872 : :
1873 [ # # ]: 0 : if (!dpni) {
1874 : 0 : DPAA2_PMD_ERR("dpni is NULL");
1875 : 0 : return -EINVAL;
1876 : : }
1877 : :
1878 : 0 : retcode = dpni_reset_statistics(dpni, CMD_PRI_LOW, priv->token);
1879 [ # # ]: 0 : if (retcode)
1880 : 0 : goto error;
1881 : :
1882 : : /* Reset the per queue stats in dpaa2_queue structure */
1883 [ # # ]: 0 : for (i = 0; i < priv->nb_rx_queues; i++) {
1884 : 0 : dpaa2_q = priv->rx_vq[i];
1885 [ # # ]: 0 : if (dpaa2_q)
1886 : 0 : dpaa2_q->rx_pkts = 0;
1887 : : }
1888 : :
1889 [ # # ]: 0 : for (i = 0; i < priv->nb_tx_queues; i++) {
1890 : 0 : dpaa2_q = priv->tx_vq[i];
1891 [ # # ]: 0 : if (dpaa2_q)
1892 : 0 : dpaa2_q->tx_pkts = 0;
1893 : : }
1894 : :
1895 : : return 0;
1896 : :
1897 : : error:
1898 : 0 : DPAA2_PMD_ERR("Operation not completed:Error Code = %d", retcode);
1899 : 0 : return retcode;
1900 : : };
1901 : :
1902 : : /* return 0 means link status changed, -1 means not changed */
1903 : : static int
1904 : 0 : dpaa2_dev_link_update(struct rte_eth_dev *dev,
1905 : : int wait_to_complete)
1906 : : {
1907 : : int ret;
1908 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
1909 : 0 : struct fsl_mc_io *dpni = dev->process_private;
1910 : : struct rte_eth_link link;
1911 : 0 : struct dpni_link_state state = {0};
1912 : : uint8_t count;
1913 : :
1914 [ # # ]: 0 : if (!dpni) {
1915 : 0 : DPAA2_PMD_ERR("dpni is NULL");
1916 : 0 : return 0;
1917 : : }
1918 : :
1919 [ # # ]: 0 : for (count = 0; count <= MAX_REPEAT_TIME; count++) {
1920 : 0 : ret = dpni_get_link_state(dpni, CMD_PRI_LOW, priv->token,
1921 : : &state);
1922 [ # # ]: 0 : if (ret < 0) {
1923 : 0 : DPAA2_PMD_DEBUG("error: dpni_get_link_state %d", ret);
1924 : 0 : return ret;
1925 : : }
1926 [ # # # # ]: 0 : if (state.up == RTE_ETH_LINK_DOWN &&
1927 : : wait_to_complete)
1928 : : rte_delay_ms(CHECK_INTERVAL);
1929 : : else
1930 : : break;
1931 : : }
1932 : :
1933 : : memset(&link, 0, sizeof(struct rte_eth_link));
1934 : 0 : link.link_status = state.up;
1935 : 0 : link.link_speed = state.rate;
1936 : :
1937 [ # # ]: 0 : if (state.options & DPNI_LINK_OPT_HALF_DUPLEX)
1938 : : link.link_duplex = RTE_ETH_LINK_HALF_DUPLEX;
1939 : : else
1940 : 0 : link.link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
1941 : :
1942 : : ret = rte_eth_linkstatus_set(dev, &link);
1943 : : if (ret < 0)
1944 : 0 : DPAA2_PMD_DEBUG("No change in status");
1945 : : else
1946 [ # # ]: 0 : DPAA2_PMD_INFO("Port %d Link is %s", dev->data->port_id,
1947 : : link.link_status ? "Up" : "Down");
1948 : :
1949 : : return ret;
1950 : : }
1951 : :
1952 : : /**
1953 : : * Toggle the DPNI to enable, if not already enabled.
1954 : : * This is not strictly PHY up/down - it is more of logical toggling.
1955 : : */
1956 : : static int
1957 : 0 : dpaa2_dev_set_link_up(struct rte_eth_dev *dev)
1958 : : {
1959 : : int ret = -EINVAL;
1960 : : struct dpaa2_dev_priv *priv;
1961 : : struct fsl_mc_io *dpni;
1962 : 0 : int en = 0;
1963 : 0 : struct dpni_link_state state = {0};
1964 : :
1965 : 0 : priv = dev->data->dev_private;
1966 : 0 : dpni = dev->process_private;
1967 : :
1968 [ # # ]: 0 : if (!dpni) {
1969 : 0 : DPAA2_PMD_ERR("dpni is NULL");
1970 : 0 : return ret;
1971 : : }
1972 : :
1973 : : /* Check if DPNI is currently enabled */
1974 : 0 : ret = dpni_is_enabled(dpni, CMD_PRI_LOW, priv->token, &en);
1975 [ # # ]: 0 : if (ret) {
1976 : : /* Unable to obtain dpni status; Not continuing */
1977 : 0 : DPAA2_PMD_ERR("Interface Link UP failed (%d)", ret);
1978 : 0 : return ret;
1979 : : }
1980 : :
1981 : : /* Enable link if not already enabled */
1982 [ # # ]: 0 : if (!en) {
1983 : 0 : ret = dpni_enable(dpni, CMD_PRI_LOW, priv->token);
1984 [ # # ]: 0 : if (ret) {
1985 : 0 : DPAA2_PMD_ERR("Interface Link UP failed (%d)", ret);
1986 : 0 : return ret;
1987 : : }
1988 : : }
1989 : 0 : ret = dpni_get_link_state(dpni, CMD_PRI_LOW, priv->token, &state);
1990 [ # # ]: 0 : if (ret < 0) {
1991 : 0 : DPAA2_PMD_DEBUG("Unable to get link state (%d)", ret);
1992 : 0 : return ret;
1993 : : }
1994 : :
1995 : : /* changing tx burst function to start enqueues */
1996 : 0 : dev->tx_pkt_burst = dpaa2_dev_tx;
1997 : 0 : dev->data->dev_link.link_status = state.up;
1998 : 0 : dev->data->dev_link.link_speed = state.rate;
1999 : :
2000 [ # # ]: 0 : if (state.options & DPNI_LINK_OPT_HALF_DUPLEX)
2001 : 0 : dev->data->dev_link.link_duplex = RTE_ETH_LINK_HALF_DUPLEX;
2002 : : else
2003 : 0 : dev->data->dev_link.link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
2004 : :
2005 [ # # ]: 0 : if (state.up)
2006 : 0 : DPAA2_PMD_DEBUG("Port %d Link is Up", dev->data->port_id);
2007 : : else
2008 : 0 : DPAA2_PMD_DEBUG("Port %d Link is Down", dev->data->port_id);
2009 : : return ret;
2010 : : }
2011 : :
2012 : : /**
2013 : : * Toggle the DPNI to disable, if not already disabled.
2014 : : * This is not strictly PHY up/down - it is more of logical toggling.
2015 : : */
2016 : : static int
2017 : 0 : dpaa2_dev_set_link_down(struct rte_eth_dev *dev)
2018 : : {
2019 : : int ret = -EINVAL;
2020 : : struct dpaa2_dev_priv *priv;
2021 : : struct fsl_mc_io *dpni;
2022 : 0 : int dpni_enabled = 0;
2023 : : int retries = 10;
2024 : :
2025 : 0 : PMD_INIT_FUNC_TRACE();
2026 : :
2027 : 0 : priv = dev->data->dev_private;
2028 : 0 : dpni = dev->process_private;
2029 : :
2030 [ # # ]: 0 : if (!dpni) {
2031 : 0 : DPAA2_PMD_ERR("Device has not yet been configured");
2032 : 0 : return ret;
2033 : : }
2034 : :
2035 : : /*changing tx burst function to avoid any more enqueues */
2036 : 0 : dev->tx_pkt_burst = rte_eth_pkt_burst_dummy;
2037 : :
2038 : : /* Loop while dpni_disable() attempts to drain the egress FQs
2039 : : * and confirm them back to us.
2040 : : */
2041 : : do {
2042 : 0 : ret = dpni_disable(dpni, 0, priv->token);
2043 [ # # ]: 0 : if (ret) {
2044 : 0 : DPAA2_PMD_ERR("dpni disable failed (%d)", ret);
2045 : 0 : return ret;
2046 : : }
2047 : 0 : ret = dpni_is_enabled(dpni, 0, priv->token, &dpni_enabled);
2048 [ # # ]: 0 : if (ret) {
2049 : 0 : DPAA2_PMD_ERR("dpni enable check failed (%d)", ret);
2050 : 0 : return ret;
2051 : : }
2052 [ # # ]: 0 : if (dpni_enabled)
2053 : : /* Allow the MC some slack */
2054 : 0 : rte_delay_us(100 * 1000);
2055 [ # # # # ]: 0 : } while (dpni_enabled && --retries);
2056 : :
2057 [ # # ]: 0 : if (!retries) {
2058 : 0 : DPAA2_PMD_WARN("Retry count exceeded disabling dpni");
2059 : : /* todo- we may have to manually cleanup queues.
2060 : : */
2061 : : } else {
2062 : 0 : DPAA2_PMD_INFO("Port %d Link DOWN successful",
2063 : : dev->data->port_id);
2064 : : }
2065 : :
2066 : 0 : dev->data->dev_link.link_status = 0;
2067 : :
2068 : 0 : return ret;
2069 : : }
2070 : :
2071 : : static int
2072 : 0 : dpaa2_flow_ctrl_get(struct rte_eth_dev *dev, struct rte_eth_fc_conf *fc_conf)
2073 : : {
2074 : : int ret = -EINVAL;
2075 : : struct dpaa2_dev_priv *priv;
2076 : : struct fsl_mc_io *dpni;
2077 : 0 : struct dpni_link_cfg cfg = {0};
2078 : :
2079 : 0 : PMD_INIT_FUNC_TRACE();
2080 : :
2081 : 0 : priv = dev->data->dev_private;
2082 : 0 : dpni = dev->process_private;
2083 : :
2084 [ # # ]: 0 : if (!dpni || !fc_conf) {
2085 : 0 : DPAA2_PMD_ERR("device not configured");
2086 : 0 : return ret;
2087 : : }
2088 : :
2089 : 0 : ret = dpni_get_link_cfg(dpni, CMD_PRI_LOW, priv->token, &cfg);
2090 [ # # ]: 0 : if (ret) {
2091 : 0 : DPAA2_PMD_ERR("error: dpni_get_link_cfg %d", ret);
2092 : 0 : return ret;
2093 : : }
2094 : :
2095 : : memset(fc_conf, 0, sizeof(struct rte_eth_fc_conf));
2096 [ # # ]: 0 : if (cfg.options & DPNI_LINK_OPT_PAUSE) {
2097 : : /* DPNI_LINK_OPT_PAUSE set
2098 : : * if ASYM_PAUSE not set,
2099 : : * RX Side flow control (handle received Pause frame)
2100 : : * TX side flow control (send Pause frame)
2101 : : * if ASYM_PAUSE set,
2102 : : * RX Side flow control (handle received Pause frame)
2103 : : * No TX side flow control (send Pause frame disabled)
2104 : : */
2105 [ # # ]: 0 : if (!(cfg.options & DPNI_LINK_OPT_ASYM_PAUSE))
2106 : 0 : fc_conf->mode = RTE_ETH_FC_FULL;
2107 : : else
2108 : 0 : fc_conf->mode = RTE_ETH_FC_RX_PAUSE;
2109 : : } else {
2110 : : /* DPNI_LINK_OPT_PAUSE not set
2111 : : * if ASYM_PAUSE set,
2112 : : * TX side flow control (send Pause frame)
2113 : : * No RX side flow control (No action on pause frame rx)
2114 : : * if ASYM_PAUSE not set,
2115 : : * Flow control disabled
2116 : : */
2117 [ # # ]: 0 : if (cfg.options & DPNI_LINK_OPT_ASYM_PAUSE)
2118 : 0 : fc_conf->mode = RTE_ETH_FC_TX_PAUSE;
2119 : : else
2120 : : fc_conf->mode = RTE_ETH_FC_NONE;
2121 : : }
2122 : :
2123 : : return ret;
2124 : : }
2125 : :
2126 : : static int
2127 : 0 : dpaa2_flow_ctrl_set(struct rte_eth_dev *dev, struct rte_eth_fc_conf *fc_conf)
2128 : : {
2129 : : int ret = -EINVAL;
2130 : : struct dpaa2_dev_priv *priv;
2131 : : struct fsl_mc_io *dpni;
2132 : 0 : struct dpni_link_cfg cfg = {0};
2133 : :
2134 : 0 : PMD_INIT_FUNC_TRACE();
2135 : :
2136 : 0 : priv = dev->data->dev_private;
2137 : 0 : dpni = dev->process_private;
2138 : :
2139 [ # # ]: 0 : if (!dpni) {
2140 : 0 : DPAA2_PMD_ERR("dpni is NULL");
2141 : 0 : return ret;
2142 : : }
2143 : :
2144 : : /* It is necessary to obtain the current cfg before setting fc_conf
2145 : : * as MC would return error in case rate, autoneg or duplex values are
2146 : : * different.
2147 : : */
2148 : 0 : ret = dpni_get_link_cfg(dpni, CMD_PRI_LOW, priv->token, &cfg);
2149 [ # # ]: 0 : if (ret) {
2150 : 0 : DPAA2_PMD_ERR("Unable to get link cfg (err=%d)", ret);
2151 : 0 : return ret;
2152 : : }
2153 : :
2154 : : /* Disable link before setting configuration */
2155 : 0 : dpaa2_dev_set_link_down(dev);
2156 : :
2157 : : /* update cfg with fc_conf */
2158 [ # # # # : 0 : switch (fc_conf->mode) {
# ]
2159 : 0 : case RTE_ETH_FC_FULL:
2160 : : /* Full flow control;
2161 : : * OPT_PAUSE set, ASYM_PAUSE not set
2162 : : */
2163 : 0 : cfg.options |= DPNI_LINK_OPT_PAUSE;
2164 : 0 : cfg.options &= ~DPNI_LINK_OPT_ASYM_PAUSE;
2165 : 0 : break;
2166 : 0 : case RTE_ETH_FC_TX_PAUSE:
2167 : : /* Enable RX flow control
2168 : : * OPT_PAUSE not set;
2169 : : * ASYM_PAUSE set;
2170 : : */
2171 : 0 : cfg.options |= DPNI_LINK_OPT_ASYM_PAUSE;
2172 : 0 : cfg.options &= ~DPNI_LINK_OPT_PAUSE;
2173 : 0 : break;
2174 : 0 : case RTE_ETH_FC_RX_PAUSE:
2175 : : /* Enable TX Flow control
2176 : : * OPT_PAUSE set
2177 : : * ASYM_PAUSE set
2178 : : */
2179 : 0 : cfg.options |= DPNI_LINK_OPT_PAUSE;
2180 : 0 : cfg.options |= DPNI_LINK_OPT_ASYM_PAUSE;
2181 : 0 : break;
2182 : 0 : case RTE_ETH_FC_NONE:
2183 : : /* Disable Flow control
2184 : : * OPT_PAUSE not set
2185 : : * ASYM_PAUSE not set
2186 : : */
2187 : 0 : cfg.options &= ~DPNI_LINK_OPT_PAUSE;
2188 : 0 : cfg.options &= ~DPNI_LINK_OPT_ASYM_PAUSE;
2189 : 0 : break;
2190 : 0 : default:
2191 : 0 : DPAA2_PMD_ERR("Incorrect Flow control flag (%d)",
2192 : : fc_conf->mode);
2193 : 0 : return -EINVAL;
2194 : : }
2195 : :
2196 : 0 : ret = dpni_set_link_cfg(dpni, CMD_PRI_LOW, priv->token, &cfg);
2197 [ # # ]: 0 : if (ret)
2198 : 0 : DPAA2_PMD_ERR("Unable to set Link configuration (err=%d)",
2199 : : ret);
2200 : :
2201 : : /* Enable link */
2202 : 0 : dpaa2_dev_set_link_up(dev);
2203 : :
2204 : 0 : return ret;
2205 : : }
2206 : :
2207 : : static int
2208 : 0 : dpaa2_dev_rss_hash_update(struct rte_eth_dev *dev,
2209 : : struct rte_eth_rss_conf *rss_conf)
2210 : : {
2211 : 0 : struct rte_eth_dev_data *data = dev->data;
2212 : 0 : struct dpaa2_dev_priv *priv = data->dev_private;
2213 : : struct rte_eth_conf *eth_conf = &data->dev_conf;
2214 : : int ret, tc_index;
2215 : :
2216 : 0 : PMD_INIT_FUNC_TRACE();
2217 : :
2218 [ # # ]: 0 : if (rss_conf->rss_hf) {
2219 [ # # ]: 0 : for (tc_index = 0; tc_index < priv->num_rx_tc; tc_index++) {
2220 : 0 : ret = dpaa2_setup_flow_dist(dev, rss_conf->rss_hf,
2221 : : tc_index);
2222 [ # # ]: 0 : if (ret) {
2223 : 0 : DPAA2_PMD_ERR("Unable to set flow dist on tc%d",
2224 : : tc_index);
2225 : 0 : return ret;
2226 : : }
2227 : : }
2228 : : } else {
2229 [ # # ]: 0 : for (tc_index = 0; tc_index < priv->num_rx_tc; tc_index++) {
2230 : 0 : ret = dpaa2_remove_flow_dist(dev, tc_index);
2231 [ # # ]: 0 : if (ret) {
2232 : 0 : DPAA2_PMD_ERR(
2233 : : "Unable to remove flow dist on tc%d",
2234 : : tc_index);
2235 : 0 : return ret;
2236 : : }
2237 : : }
2238 : : }
2239 : 0 : eth_conf->rx_adv_conf.rss_conf.rss_hf = rss_conf->rss_hf;
2240 : 0 : return 0;
2241 : : }
2242 : :
2243 : : static int
2244 : 0 : dpaa2_dev_rss_hash_conf_get(struct rte_eth_dev *dev,
2245 : : struct rte_eth_rss_conf *rss_conf)
2246 : : {
2247 : 0 : struct rte_eth_dev_data *data = dev->data;
2248 : : struct rte_eth_conf *eth_conf = &data->dev_conf;
2249 : :
2250 : : /* dpaa2 does not support rss_key, so length should be 0*/
2251 : 0 : rss_conf->rss_key_len = 0;
2252 : 0 : rss_conf->rss_hf = eth_conf->rx_adv_conf.rss_conf.rss_hf;
2253 : 0 : return 0;
2254 : : }
2255 : :
2256 : 0 : int dpaa2_eth_eventq_attach(const struct rte_eth_dev *dev,
2257 : : int eth_rx_queue_id,
2258 : : struct dpaa2_dpcon_dev *dpcon,
2259 : : const struct rte_event_eth_rx_adapter_queue_conf *queue_conf)
2260 : : {
2261 : 0 : struct dpaa2_dev_priv *eth_priv = dev->data->dev_private;
2262 : 0 : struct fsl_mc_io *dpni = (struct fsl_mc_io *)dev->process_private;
2263 : 0 : struct dpaa2_queue *dpaa2_ethq = eth_priv->rx_vq[eth_rx_queue_id];
2264 : 0 : uint8_t flow_id = dpaa2_ethq->flow_id;
2265 : : struct dpni_queue cfg;
2266 : : uint8_t options, priority;
2267 : : int ret;
2268 : :
2269 [ # # ]: 0 : if (queue_conf->ev.sched_type == RTE_SCHED_TYPE_PARALLEL)
2270 : 0 : dpaa2_ethq->cb = dpaa2_dev_process_parallel_event;
2271 [ # # ]: 0 : else if (queue_conf->ev.sched_type == RTE_SCHED_TYPE_ATOMIC)
2272 : 0 : dpaa2_ethq->cb = dpaa2_dev_process_atomic_event;
2273 [ # # ]: 0 : else if (queue_conf->ev.sched_type == RTE_SCHED_TYPE_ORDERED)
2274 : 0 : dpaa2_ethq->cb = dpaa2_dev_process_ordered_event;
2275 : : else
2276 : : return -EINVAL;
2277 : :
2278 : 0 : priority = (RTE_EVENT_DEV_PRIORITY_LOWEST / queue_conf->ev.priority) *
2279 [ # # ]: 0 : (dpcon->num_priorities - 1);
2280 : :
2281 : : memset(&cfg, 0, sizeof(struct dpni_queue));
2282 : : options = DPNI_QUEUE_OPT_DEST;
2283 : 0 : cfg.destination.type = DPNI_DEST_DPCON;
2284 : 0 : cfg.destination.id = dpcon->dpcon_id;
2285 : 0 : cfg.destination.priority = priority;
2286 : :
2287 [ # # ]: 0 : if (queue_conf->ev.sched_type == RTE_SCHED_TYPE_ATOMIC) {
2288 : : options |= DPNI_QUEUE_OPT_HOLD_ACTIVE;
2289 : 0 : cfg.destination.hold_active = 1;
2290 : : }
2291 : :
2292 [ # # ]: 0 : if (queue_conf->ev.sched_type == RTE_SCHED_TYPE_ORDERED &&
2293 [ # # ]: 0 : !eth_priv->en_ordered) {
2294 : : struct opr_cfg ocfg;
2295 : :
2296 : : /* Restoration window size = 256 frames */
2297 : 0 : ocfg.oprrws = 3;
2298 : : /* Restoration window size = 512 frames for LX2 */
2299 [ # # ]: 0 : if (dpaa2_svr_family == SVR_LX2160A)
2300 : 0 : ocfg.oprrws = 4;
2301 : : /* Auto advance NESN window enabled */
2302 : 0 : ocfg.oa = 1;
2303 : : /* Late arrival window size disabled */
2304 : 0 : ocfg.olws = 0;
2305 : : /* ORL resource exhaustion advance NESN disabled */
2306 : 0 : ocfg.oeane = 0;
2307 : : /* Loose ordering enabled */
2308 : 0 : ocfg.oloe = 1;
2309 : 0 : eth_priv->en_loose_ordered = 1;
2310 : : /* Strict ordering enabled if explicitly set */
2311 [ # # ]: 0 : if (getenv("DPAA2_STRICT_ORDERING_ENABLE")) {
2312 : 0 : ocfg.oloe = 0;
2313 : 0 : eth_priv->en_loose_ordered = 0;
2314 : : }
2315 : :
2316 : 0 : ret = dpni_set_opr(dpni, CMD_PRI_LOW, eth_priv->token,
2317 : 0 : dpaa2_ethq->tc_index, flow_id,
2318 : : OPR_OPT_CREATE, &ocfg, 0);
2319 [ # # ]: 0 : if (ret) {
2320 : 0 : DPAA2_PMD_ERR("Error setting opr: ret: %d", ret);
2321 : 0 : return ret;
2322 : : }
2323 : :
2324 : 0 : eth_priv->en_ordered = 1;
2325 : : }
2326 : :
2327 : 0 : options |= DPNI_QUEUE_OPT_USER_CTX;
2328 : 0 : cfg.user_context = (size_t)(dpaa2_ethq);
2329 : :
2330 : 0 : ret = dpni_set_queue(dpni, CMD_PRI_LOW, eth_priv->token, DPNI_QUEUE_RX,
2331 : 0 : dpaa2_ethq->tc_index, flow_id, options, &cfg);
2332 [ # # ]: 0 : if (ret) {
2333 : 0 : DPAA2_PMD_ERR("Error in dpni_set_queue: ret: %d", ret);
2334 : 0 : return ret;
2335 : : }
2336 : :
2337 : 0 : memcpy(&dpaa2_ethq->ev, &queue_conf->ev, sizeof(struct rte_event));
2338 : :
2339 : 0 : return 0;
2340 : : }
2341 : :
2342 : 0 : int dpaa2_eth_eventq_detach(const struct rte_eth_dev *dev,
2343 : : int eth_rx_queue_id)
2344 : : {
2345 : 0 : struct dpaa2_dev_priv *eth_priv = dev->data->dev_private;
2346 : 0 : struct fsl_mc_io *dpni = (struct fsl_mc_io *)dev->process_private;
2347 : 0 : struct dpaa2_queue *dpaa2_ethq = eth_priv->rx_vq[eth_rx_queue_id];
2348 : 0 : uint8_t flow_id = dpaa2_ethq->flow_id;
2349 : : struct dpni_queue cfg;
2350 : : uint8_t options;
2351 : : int ret;
2352 : :
2353 : : memset(&cfg, 0, sizeof(struct dpni_queue));
2354 : : options = DPNI_QUEUE_OPT_DEST;
2355 : : cfg.destination.type = DPNI_DEST_NONE;
2356 : :
2357 : 0 : ret = dpni_set_queue(dpni, CMD_PRI_LOW, eth_priv->token, DPNI_QUEUE_RX,
2358 : 0 : dpaa2_ethq->tc_index, flow_id, options, &cfg);
2359 [ # # ]: 0 : if (ret)
2360 : 0 : DPAA2_PMD_ERR("Error in dpni_set_queue: ret: %d", ret);
2361 : :
2362 : 0 : return ret;
2363 : : }
2364 : :
2365 : : static int
2366 : 0 : dpaa2_dev_flow_ops_get(struct rte_eth_dev *dev,
2367 : : const struct rte_flow_ops **ops)
2368 : : {
2369 [ # # ]: 0 : if (!dev)
2370 : : return -ENODEV;
2371 : :
2372 : 0 : *ops = &dpaa2_flow_ops;
2373 : 0 : return 0;
2374 : : }
2375 : :
2376 : : static void
2377 : 0 : dpaa2_rxq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
2378 : : struct rte_eth_rxq_info *qinfo)
2379 : : {
2380 : : struct dpaa2_queue *rxq;
2381 : 0 : struct dpaa2_dev_priv *priv = dev->data->dev_private;
2382 : 0 : struct fsl_mc_io *dpni = dev->process_private;
2383 : : uint16_t max_frame_length;
2384 : :
2385 : 0 : rxq = dev->data->rx_queues[queue_id];
2386 : :
2387 : 0 : qinfo->mp = rxq->mb_pool;
2388 : 0 : qinfo->scattered_rx = dev->data->scattered_rx;
2389 : 0 : qinfo->nb_desc = rxq->nb_desc;
2390 [ # # ]: 0 : if (dpni_get_max_frame_length(dpni, CMD_PRI_LOW, priv->token,
2391 : : &max_frame_length) == 0)
2392 : 0 : qinfo->rx_buf_size = max_frame_length;
2393 : :
2394 : 0 : qinfo->conf.rx_free_thresh = 1;
2395 : 0 : qinfo->conf.rx_drop_en = 1;
2396 : 0 : qinfo->conf.rx_deferred_start = 0;
2397 : 0 : qinfo->conf.offloads = rxq->offloads;
2398 : 0 : }
2399 : :
2400 : : static void
2401 : 0 : dpaa2_txq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
2402 : : struct rte_eth_txq_info *qinfo)
2403 : : {
2404 : : struct dpaa2_queue *txq;
2405 : :
2406 : 0 : txq = dev->data->tx_queues[queue_id];
2407 : :
2408 : 0 : qinfo->nb_desc = txq->nb_desc;
2409 : 0 : qinfo->conf.tx_thresh.pthresh = 0;
2410 : 0 : qinfo->conf.tx_thresh.hthresh = 0;
2411 : 0 : qinfo->conf.tx_thresh.wthresh = 0;
2412 : :
2413 : 0 : qinfo->conf.tx_free_thresh = 0;
2414 : 0 : qinfo->conf.tx_rs_thresh = 0;
2415 : 0 : qinfo->conf.offloads = txq->offloads;
2416 : 0 : qinfo->conf.tx_deferred_start = 0;
2417 : 0 : }
2418 : :
2419 : : static int
2420 : 0 : dpaa2_tm_ops_get(struct rte_eth_dev *dev __rte_unused, void *ops)
2421 : : {
2422 : 0 : *(const void **)ops = &dpaa2_tm_ops;
2423 : :
2424 : 0 : return 0;
2425 : : }
2426 : :
2427 : : void
2428 : 0 : rte_pmd_dpaa2_thread_init(void)
2429 : : {
2430 : : int ret;
2431 : :
2432 [ # # ]: 0 : if (unlikely(!DPAA2_PER_LCORE_DPIO)) {
2433 : 0 : ret = dpaa2_affine_qbman_swp();
2434 [ # # ]: 0 : if (ret) {
2435 : 0 : DPAA2_PMD_ERR(
2436 : : "Failed to allocate IO portal, tid: %d",
2437 : : rte_gettid());
2438 : 0 : return;
2439 : : }
2440 : : }
2441 : : }
2442 : :
2443 : : static struct eth_dev_ops dpaa2_ethdev_ops = {
2444 : : .dev_configure = dpaa2_eth_dev_configure,
2445 : : .dev_start = dpaa2_dev_start,
2446 : : .dev_stop = dpaa2_dev_stop,
2447 : : .dev_close = dpaa2_dev_close,
2448 : : .promiscuous_enable = dpaa2_dev_promiscuous_enable,
2449 : : .promiscuous_disable = dpaa2_dev_promiscuous_disable,
2450 : : .allmulticast_enable = dpaa2_dev_allmulticast_enable,
2451 : : .allmulticast_disable = dpaa2_dev_allmulticast_disable,
2452 : : .dev_set_link_up = dpaa2_dev_set_link_up,
2453 : : .dev_set_link_down = dpaa2_dev_set_link_down,
2454 : : .link_update = dpaa2_dev_link_update,
2455 : : .stats_get = dpaa2_dev_stats_get,
2456 : : .xstats_get = dpaa2_dev_xstats_get,
2457 : : .xstats_get_by_id = dpaa2_xstats_get_by_id,
2458 : : .xstats_get_names_by_id = dpaa2_xstats_get_names_by_id,
2459 : : .xstats_get_names = dpaa2_xstats_get_names,
2460 : : .stats_reset = dpaa2_dev_stats_reset,
2461 : : .xstats_reset = dpaa2_dev_stats_reset,
2462 : : .fw_version_get = dpaa2_fw_version_get,
2463 : : .dev_infos_get = dpaa2_dev_info_get,
2464 : : .dev_supported_ptypes_get = dpaa2_supported_ptypes_get,
2465 : : .mtu_set = dpaa2_dev_mtu_set,
2466 : : .vlan_filter_set = dpaa2_vlan_filter_set,
2467 : : .vlan_offload_set = dpaa2_vlan_offload_set,
2468 : : .vlan_tpid_set = dpaa2_vlan_tpid_set,
2469 : : .rx_queue_setup = dpaa2_dev_rx_queue_setup,
2470 : : .rx_queue_release = dpaa2_dev_rx_queue_release,
2471 : : .tx_queue_setup = dpaa2_dev_tx_queue_setup,
2472 : : .rx_burst_mode_get = dpaa2_dev_rx_burst_mode_get,
2473 : : .tx_burst_mode_get = dpaa2_dev_tx_burst_mode_get,
2474 : : .flow_ctrl_get = dpaa2_flow_ctrl_get,
2475 : : .flow_ctrl_set = dpaa2_flow_ctrl_set,
2476 : : .mac_addr_add = dpaa2_dev_add_mac_addr,
2477 : : .mac_addr_remove = dpaa2_dev_remove_mac_addr,
2478 : : .mac_addr_set = dpaa2_dev_set_mac_addr,
2479 : : .rss_hash_update = dpaa2_dev_rss_hash_update,
2480 : : .rss_hash_conf_get = dpaa2_dev_rss_hash_conf_get,
2481 : : .flow_ops_get = dpaa2_dev_flow_ops_get,
2482 : : .rxq_info_get = dpaa2_rxq_info_get,
2483 : : .txq_info_get = dpaa2_txq_info_get,
2484 : : .tm_ops_get = dpaa2_tm_ops_get,
2485 : : #if defined(RTE_LIBRTE_IEEE1588)
2486 : : .timesync_enable = dpaa2_timesync_enable,
2487 : : .timesync_disable = dpaa2_timesync_disable,
2488 : : .timesync_read_time = dpaa2_timesync_read_time,
2489 : : .timesync_write_time = dpaa2_timesync_write_time,
2490 : : .timesync_adjust_time = dpaa2_timesync_adjust_time,
2491 : : .timesync_read_rx_timestamp = dpaa2_timesync_read_rx_timestamp,
2492 : : .timesync_read_tx_timestamp = dpaa2_timesync_read_tx_timestamp,
2493 : : #endif
2494 : : };
2495 : :
2496 : : /* Populate the mac address from physically available (u-boot/firmware) and/or
2497 : : * one set by higher layers like MC (restool) etc.
2498 : : * Returns the table of MAC entries (multiple entries)
2499 : : */
2500 : : static int
2501 : 0 : populate_mac_addr(struct fsl_mc_io *dpni_dev,
2502 : : struct dpaa2_dev_priv *priv, struct rte_ether_addr *mac_entry)
2503 : : {
2504 : : int ret = 0;
2505 : : struct rte_ether_addr phy_mac, prime_mac;
2506 : :
2507 : : memset(&phy_mac, 0, sizeof(struct rte_ether_addr));
2508 : : memset(&prime_mac, 0, sizeof(struct rte_ether_addr));
2509 : :
2510 : : /* Get the physical device MAC address */
2511 : 0 : ret = dpni_get_port_mac_addr(dpni_dev, CMD_PRI_LOW, priv->token,
2512 : : phy_mac.addr_bytes);
2513 [ # # ]: 0 : if (ret) {
2514 : 0 : DPAA2_PMD_ERR("DPNI get physical port MAC failed: %d", ret);
2515 : 0 : goto cleanup;
2516 : : }
2517 : :
2518 : 0 : ret = dpni_get_primary_mac_addr(dpni_dev, CMD_PRI_LOW, priv->token,
2519 : : prime_mac.addr_bytes);
2520 [ # # ]: 0 : if (ret) {
2521 : 0 : DPAA2_PMD_ERR("DPNI get Prime port MAC failed: %d", ret);
2522 : 0 : goto cleanup;
2523 : : }
2524 : :
2525 : : /* Now that both MAC have been obtained, do:
2526 : : * if not_empty_mac(phy) && phy != Prime, overwrite prime with Phy
2527 : : * and return phy
2528 : : * If empty_mac(phy), return prime.
2529 : : * if both are empty, create random MAC, set as prime and return
2530 : : */
2531 [ # # ]: 0 : if (!rte_is_zero_ether_addr(&phy_mac)) {
2532 : : /* If the addresses are not same, overwrite prime */
2533 [ # # ]: 0 : if (!rte_is_same_ether_addr(&phy_mac, &prime_mac)) {
2534 : 0 : ret = dpni_set_primary_mac_addr(dpni_dev, CMD_PRI_LOW,
2535 : 0 : priv->token,
2536 : : phy_mac.addr_bytes);
2537 [ # # ]: 0 : if (ret) {
2538 : 0 : DPAA2_PMD_ERR("Unable to set MAC Address: %d",
2539 : : ret);
2540 : 0 : goto cleanup;
2541 : : }
2542 : : memcpy(&prime_mac, &phy_mac,
2543 : : sizeof(struct rte_ether_addr));
2544 : : }
2545 [ # # ]: 0 : } else if (rte_is_zero_ether_addr(&prime_mac)) {
2546 : : /* In case phys and prime, both are zero, create random MAC */
2547 : 0 : rte_eth_random_addr(prime_mac.addr_bytes);
2548 : 0 : ret = dpni_set_primary_mac_addr(dpni_dev, CMD_PRI_LOW,
2549 : 0 : priv->token,
2550 : : prime_mac.addr_bytes);
2551 [ # # ]: 0 : if (ret) {
2552 : 0 : DPAA2_PMD_ERR("Unable to set MAC Address: %d", ret);
2553 : 0 : goto cleanup;
2554 : : }
2555 : : }
2556 : :
2557 : : /* prime_mac the final MAC address */
2558 : : memcpy(mac_entry, &prime_mac, sizeof(struct rte_ether_addr));
2559 : 0 : return 0;
2560 : :
2561 : : cleanup:
2562 : : return ret;
2563 : : }
2564 : :
2565 : : static int
2566 : 0 : check_devargs_handler(__rte_unused const char *key, const char *value,
2567 : : __rte_unused void *opaque)
2568 : : {
2569 [ # # ]: 0 : if (strcmp(value, "1"))
2570 : 0 : return -1;
2571 : :
2572 : : return 0;
2573 : : }
2574 : :
2575 : : static int
2576 : 0 : dpaa2_get_devargs(struct rte_devargs *devargs, const char *key)
2577 : : {
2578 : : struct rte_kvargs *kvlist;
2579 : :
2580 [ # # ]: 0 : if (!devargs)
2581 : : return 0;
2582 : :
2583 : 0 : kvlist = rte_kvargs_parse(devargs->args, NULL);
2584 [ # # ]: 0 : if (!kvlist)
2585 : : return 0;
2586 : :
2587 [ # # ]: 0 : if (!rte_kvargs_count(kvlist, key)) {
2588 : 0 : rte_kvargs_free(kvlist);
2589 : 0 : return 0;
2590 : : }
2591 : :
2592 [ # # ]: 0 : if (rte_kvargs_process(kvlist, key,
2593 : : check_devargs_handler, NULL) < 0) {
2594 : 0 : rte_kvargs_free(kvlist);
2595 : 0 : return 0;
2596 : : }
2597 : 0 : rte_kvargs_free(kvlist);
2598 : :
2599 : 0 : return 1;
2600 : : }
2601 : :
2602 : : static int
2603 : 0 : dpaa2_dev_init(struct rte_eth_dev *eth_dev)
2604 : : {
2605 : 0 : struct rte_device *dev = eth_dev->device;
2606 : : struct rte_dpaa2_device *dpaa2_dev;
2607 : : struct fsl_mc_io *dpni_dev;
2608 : : struct dpni_attr attr;
2609 : 0 : struct dpaa2_dev_priv *priv = eth_dev->data->dev_private;
2610 : : struct dpni_buffer_layout layout;
2611 : : int ret, hw_id, i;
2612 : :
2613 : 0 : PMD_INIT_FUNC_TRACE();
2614 : :
2615 : 0 : dpni_dev = rte_malloc(NULL, sizeof(struct fsl_mc_io), 0);
2616 [ # # ]: 0 : if (!dpni_dev) {
2617 : 0 : DPAA2_PMD_ERR("Memory allocation failed for dpni device");
2618 : 0 : return -1;
2619 : : }
2620 : 0 : dpni_dev->regs = dpaa2_get_mcp_ptr(MC_PORTAL_INDEX);
2621 : 0 : eth_dev->process_private = dpni_dev;
2622 : :
2623 : : /* For secondary processes, the primary has done all the work */
2624 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY) {
2625 : : /* In case of secondary, only burst and ops API need to be
2626 : : * plugged.
2627 : : */
2628 : 0 : eth_dev->dev_ops = &dpaa2_ethdev_ops;
2629 : 0 : eth_dev->rx_queue_count = dpaa2_dev_rx_queue_count;
2630 [ # # ]: 0 : if (dpaa2_get_devargs(dev->devargs, DRIVER_LOOPBACK_MODE))
2631 : 0 : eth_dev->rx_pkt_burst = dpaa2_dev_loopback_rx;
2632 [ # # ]: 0 : else if (dpaa2_get_devargs(dev->devargs,
2633 : : DRIVER_NO_PREFETCH_MODE))
2634 : 0 : eth_dev->rx_pkt_burst = dpaa2_dev_rx;
2635 : : else
2636 : 0 : eth_dev->rx_pkt_burst = dpaa2_dev_prefetch_rx;
2637 : 0 : eth_dev->tx_pkt_burst = dpaa2_dev_tx;
2638 : 0 : return 0;
2639 : : }
2640 : :
2641 : 0 : dpaa2_dev = container_of(dev, struct rte_dpaa2_device, device);
2642 : :
2643 : 0 : hw_id = dpaa2_dev->object_id;
2644 : 0 : ret = dpni_open(dpni_dev, CMD_PRI_LOW, hw_id, &priv->token);
2645 [ # # ]: 0 : if (ret) {
2646 : 0 : DPAA2_PMD_ERR(
2647 : : "Failure in opening dpni@%d with err code %d",
2648 : : hw_id, ret);
2649 : 0 : rte_free(dpni_dev);
2650 : 0 : return ret;
2651 : : }
2652 : :
2653 [ # # ]: 0 : if (eth_dev->data->dev_conf.lpbk_mode)
2654 : 0 : dpaa2_dev_recycle_deconfig(eth_dev);
2655 : :
2656 : : /* Clean the device first */
2657 : 0 : ret = dpni_reset(dpni_dev, CMD_PRI_LOW, priv->token);
2658 [ # # ]: 0 : if (ret) {
2659 : 0 : DPAA2_PMD_ERR("Failure cleaning dpni@%d with err code %d",
2660 : : hw_id, ret);
2661 : 0 : goto init_err;
2662 : : }
2663 : :
2664 : 0 : ret = dpni_get_attributes(dpni_dev, CMD_PRI_LOW, priv->token, &attr);
2665 [ # # ]: 0 : if (ret) {
2666 : 0 : DPAA2_PMD_ERR(
2667 : : "Failure in get dpni@%d attribute, err code %d",
2668 : : hw_id, ret);
2669 : 0 : goto init_err;
2670 : : }
2671 : :
2672 : 0 : priv->num_rx_tc = attr.num_rx_tcs;
2673 : 0 : priv->num_tx_tc = attr.num_tx_tcs;
2674 : 0 : priv->qos_entries = attr.qos_entries;
2675 : 0 : priv->fs_entries = attr.fs_entries;
2676 : 0 : priv->dist_queues = attr.num_queues;
2677 : 0 : priv->num_channels = attr.num_channels;
2678 [ # # ]: 0 : priv->channel_inuse = 0;
2679 : : rte_spinlock_init(&priv->lpbk_qp_lock);
2680 : :
2681 : : /* only if the custom CG is enabled */
2682 [ # # ]: 0 : if (attr.options & DPNI_OPT_CUSTOM_CG)
2683 : 0 : priv->max_cgs = attr.num_cgs;
2684 : : else
2685 : 0 : priv->max_cgs = 0;
2686 : :
2687 [ # # ]: 0 : for (i = 0; i < priv->max_cgs; i++)
2688 : 0 : priv->cgid_in_use[i] = 0;
2689 : :
2690 [ # # ]: 0 : for (i = 0; i < attr.num_rx_tcs; i++)
2691 : 0 : priv->nb_rx_queues += attr.num_queues;
2692 : :
2693 : 0 : priv->nb_tx_queues = attr.num_tx_tcs * attr.num_channels;
2694 : :
2695 : 0 : DPAA2_PMD_DEBUG("RX-TC= %d, rx_queues= %d, tx_queues=%d, max_cgs=%d",
2696 : : priv->num_rx_tc, priv->nb_rx_queues,
2697 : : priv->nb_tx_queues, priv->max_cgs);
2698 : :
2699 : 0 : priv->hw = dpni_dev;
2700 : 0 : priv->hw_id = hw_id;
2701 : 0 : priv->options = attr.options;
2702 : 0 : priv->max_mac_filters = attr.mac_filter_entries;
2703 : 0 : priv->max_vlan_filters = attr.vlan_filter_entries;
2704 : 0 : priv->flags = 0;
2705 : : #if defined(RTE_LIBRTE_IEEE1588)
2706 : : DPAA2_PMD_INFO("DPDK IEEE1588 is enabled");
2707 : : priv->flags |= DPAA2_TX_CONF_ENABLE;
2708 : : #endif
2709 : : /* Used with ``fslmc:dpni.1,drv_tx_conf=1`` */
2710 [ # # ]: 0 : if (dpaa2_get_devargs(dev->devargs, DRIVER_TX_CONF)) {
2711 : 0 : priv->flags |= DPAA2_TX_CONF_ENABLE;
2712 : 0 : DPAA2_PMD_INFO("TX_CONF Enabled");
2713 : : }
2714 : :
2715 [ # # ]: 0 : if (dpaa2_get_devargs(dev->devargs, DRIVER_ERROR_QUEUE)) {
2716 : 0 : dpaa2_enable_err_queue = 1;
2717 : 0 : DPAA2_PMD_INFO("Enable DMA error checks");
2718 : : }
2719 : :
2720 [ # # ]: 0 : if (getenv("DPAA2_PRINT_RX_PARSER_RESULT"))
2721 : 0 : dpaa2_print_parser_result = 1;
2722 : :
2723 : : /* Allocate memory for hardware structure for queues */
2724 : 0 : ret = dpaa2_alloc_rx_tx_queues(eth_dev);
2725 [ # # ]: 0 : if (ret) {
2726 : 0 : DPAA2_PMD_ERR("Queue allocation Failed");
2727 : 0 : goto init_err;
2728 : : }
2729 : :
2730 : : /* Allocate memory for storing MAC addresses.
2731 : : * Table of mac_filter_entries size is allocated so that RTE ether lib
2732 : : * can add MAC entries when rte_eth_dev_mac_addr_add is called.
2733 : : */
2734 : 0 : eth_dev->data->mac_addrs = rte_zmalloc("dpni",
2735 : 0 : RTE_ETHER_ADDR_LEN * attr.mac_filter_entries, 0);
2736 [ # # ]: 0 : if (eth_dev->data->mac_addrs == NULL) {
2737 : 0 : DPAA2_PMD_ERR(
2738 : : "Failed to allocate %d bytes needed to store MAC addresses",
2739 : : RTE_ETHER_ADDR_LEN * attr.mac_filter_entries);
2740 : : ret = -ENOMEM;
2741 : 0 : goto init_err;
2742 : : }
2743 : :
2744 : 0 : ret = populate_mac_addr(dpni_dev, priv, ð_dev->data->mac_addrs[0]);
2745 [ # # ]: 0 : if (ret) {
2746 : 0 : DPAA2_PMD_ERR("Unable to fetch MAC Address for device");
2747 : 0 : rte_free(eth_dev->data->mac_addrs);
2748 : 0 : eth_dev->data->mac_addrs = NULL;
2749 : 0 : goto init_err;
2750 : : }
2751 : :
2752 : : /* ... tx buffer layout ... */
2753 : : memset(&layout, 0, sizeof(struct dpni_buffer_layout));
2754 [ # # ]: 0 : if (priv->flags & DPAA2_TX_CONF_ENABLE) {
2755 : 0 : layout.options = DPNI_BUF_LAYOUT_OPT_FRAME_STATUS |
2756 : : DPNI_BUF_LAYOUT_OPT_TIMESTAMP;
2757 : 0 : layout.pass_timestamp = true;
2758 : : } else {
2759 : 0 : layout.options = DPNI_BUF_LAYOUT_OPT_FRAME_STATUS;
2760 : : }
2761 : 0 : layout.pass_frame_status = 1;
2762 : 0 : ret = dpni_set_buffer_layout(dpni_dev, CMD_PRI_LOW, priv->token,
2763 : : DPNI_QUEUE_TX, &layout);
2764 [ # # ]: 0 : if (ret) {
2765 : 0 : DPAA2_PMD_ERR("Error (%d) in setting tx buffer layout", ret);
2766 : 0 : goto init_err;
2767 : : }
2768 : :
2769 : : /* ... tx-conf and error buffer layout ... */
2770 : : memset(&layout, 0, sizeof(struct dpni_buffer_layout));
2771 [ # # ]: 0 : if (priv->flags & DPAA2_TX_CONF_ENABLE) {
2772 : 0 : layout.options = DPNI_BUF_LAYOUT_OPT_TIMESTAMP;
2773 : 0 : layout.pass_timestamp = true;
2774 : : }
2775 : 0 : layout.options |= DPNI_BUF_LAYOUT_OPT_FRAME_STATUS;
2776 : 0 : layout.pass_frame_status = 1;
2777 : 0 : ret = dpni_set_buffer_layout(dpni_dev, CMD_PRI_LOW, priv->token,
2778 : : DPNI_QUEUE_TX_CONFIRM, &layout);
2779 [ # # ]: 0 : if (ret) {
2780 : 0 : DPAA2_PMD_ERR("Error (%d) in setting tx-conf buffer layout",
2781 : : ret);
2782 : 0 : goto init_err;
2783 : : }
2784 : :
2785 : 0 : eth_dev->dev_ops = &dpaa2_ethdev_ops;
2786 : :
2787 [ # # ]: 0 : if (dpaa2_get_devargs(dev->devargs, DRIVER_LOOPBACK_MODE)) {
2788 : 0 : eth_dev->rx_pkt_burst = dpaa2_dev_loopback_rx;
2789 : 0 : DPAA2_PMD_INFO("Loopback mode");
2790 [ # # ]: 0 : } else if (dpaa2_get_devargs(dev->devargs, DRIVER_NO_PREFETCH_MODE)) {
2791 : 0 : eth_dev->rx_pkt_burst = dpaa2_dev_rx;
2792 : 0 : DPAA2_PMD_INFO("No Prefetch mode");
2793 : : } else {
2794 : 0 : eth_dev->rx_pkt_burst = dpaa2_dev_prefetch_rx;
2795 : : }
2796 : 0 : eth_dev->tx_pkt_burst = dpaa2_dev_tx;
2797 : :
2798 : : /* Init fields w.r.t. classification */
2799 : 0 : memset(&priv->extract.qos_key_extract, 0,
2800 : : sizeof(struct dpaa2_key_extract));
2801 : 0 : priv->extract.qos_extract_param = rte_malloc(NULL,
2802 : : DPAA2_EXTRACT_PARAM_MAX_SIZE,
2803 : : RTE_CACHE_LINE_SIZE);
2804 [ # # ]: 0 : if (!priv->extract.qos_extract_param) {
2805 : 0 : DPAA2_PMD_ERR("Memory alloc failed");
2806 : 0 : goto init_err;
2807 : : }
2808 : :
2809 [ # # ]: 0 : for (i = 0; i < MAX_TCS; i++) {
2810 : 0 : memset(&priv->extract.tc_key_extract[i], 0,
2811 : : sizeof(struct dpaa2_key_extract));
2812 : 0 : priv->extract.tc_extract_param[i] = rte_malloc(NULL,
2813 : : DPAA2_EXTRACT_PARAM_MAX_SIZE,
2814 : : RTE_CACHE_LINE_SIZE);
2815 [ # # ]: 0 : if (!priv->extract.tc_extract_param[i]) {
2816 : 0 : DPAA2_PMD_ERR("Memory alloc failed");
2817 : 0 : goto init_err;
2818 : : }
2819 : : }
2820 : :
2821 : 0 : ret = dpni_set_max_frame_length(dpni_dev, CMD_PRI_LOW, priv->token,
2822 : : RTE_ETHER_MAX_LEN - RTE_ETHER_CRC_LEN
2823 : : + VLAN_TAG_SIZE);
2824 [ # # ]: 0 : if (ret) {
2825 : 0 : DPAA2_PMD_ERR("Unable to set mtu. check config");
2826 : 0 : goto init_err;
2827 : : }
2828 : 0 : eth_dev->data->mtu = RTE_ETHER_MTU;
2829 : :
2830 : : /*TODO To enable soft parser support DPAA2 driver needs to integrate
2831 : : * with external entity to receive byte code for software sequence
2832 : : * and same will be offload to the H/W using MC interface.
2833 : : * Currently it is assumed that DPAA2 driver has byte code by some
2834 : : * mean and same if offloaded to H/W.
2835 : : */
2836 [ # # ]: 0 : if (getenv("DPAA2_ENABLE_SOFT_PARSER")) {
2837 : 0 : WRIOP_SS_INITIALIZER(priv);
2838 : 0 : ret = dpaa2_eth_load_wriop_soft_parser(priv, DPNI_SS_INGRESS);
2839 [ # # ]: 0 : if (ret < 0) {
2840 : 0 : DPAA2_PMD_ERR(" Error(%d) in loading softparser",
2841 : : ret);
2842 : 0 : return ret;
2843 : : }
2844 : :
2845 : 0 : ret = dpaa2_eth_enable_wriop_soft_parser(priv,
2846 : : DPNI_SS_INGRESS);
2847 [ # # ]: 0 : if (ret < 0) {
2848 : 0 : DPAA2_PMD_ERR(" Error(%d) in enabling softparser",
2849 : : ret);
2850 : 0 : return ret;
2851 : : }
2852 : : }
2853 : :
2854 : 0 : ret = dpaa2_soft_parser_loaded();
2855 [ # # ]: 0 : if (ret > 0)
2856 : 0 : DPAA2_PMD_INFO("soft parser is loaded");
2857 : 0 : DPAA2_PMD_INFO("%s: netdev created, connected to %s",
2858 : : eth_dev->data->name, dpaa2_dev->ep_name);
2859 : :
2860 : 0 : return 0;
2861 : 0 : init_err:
2862 : 0 : dpaa2_dev_close(eth_dev);
2863 : :
2864 : 0 : return ret;
2865 : : }
2866 : :
2867 : : int
2868 : 0 : rte_pmd_dpaa2_dev_is_dpaa2(uint32_t eth_id)
2869 : : {
2870 : : struct rte_eth_dev *dev;
2871 : :
2872 [ # # ]: 0 : if (eth_id >= RTE_MAX_ETHPORTS)
2873 : : return false;
2874 : :
2875 : : dev = &rte_eth_devices[eth_id];
2876 [ # # ]: 0 : if (!dev->device)
2877 : : return false;
2878 : :
2879 : 0 : return dev->device->driver == &rte_dpaa2_pmd.driver;
2880 : : }
2881 : :
2882 : : const char *
2883 : 0 : rte_pmd_dpaa2_ep_name(uint32_t eth_id)
2884 : : {
2885 : : struct rte_eth_dev *dev;
2886 : : struct dpaa2_dev_priv *priv;
2887 : :
2888 [ # # ]: 0 : if (eth_id >= RTE_MAX_ETHPORTS)
2889 : : return NULL;
2890 : :
2891 [ # # ]: 0 : if (!rte_pmd_dpaa2_dev_is_dpaa2(eth_id))
2892 : : return NULL;
2893 : :
2894 : : dev = &rte_eth_devices[eth_id];
2895 [ # # ]: 0 : if (!dev->data)
2896 : : return NULL;
2897 : :
2898 [ # # ]: 0 : if (!dev->data->dev_private)
2899 : : return NULL;
2900 : :
2901 : : priv = dev->data->dev_private;
2902 : :
2903 : 0 : return priv->ep_name;
2904 : : }
2905 : :
2906 : : #if defined(RTE_LIBRTE_IEEE1588)
2907 : : int
2908 : : rte_pmd_dpaa2_get_one_step_ts(uint16_t port_id, bool mc_query)
2909 : : {
2910 : : struct rte_eth_dev *dev = &rte_eth_devices[port_id];
2911 : : struct dpaa2_dev_priv *priv = dev->data->dev_private;
2912 : : struct fsl_mc_io *dpni = priv->eth_dev->process_private;
2913 : : struct dpni_single_step_cfg ptp_cfg;
2914 : : int err;
2915 : :
2916 : : if (!mc_query)
2917 : : return priv->ptp_correction_offset;
2918 : :
2919 : : err = dpni_get_single_step_cfg(dpni, CMD_PRI_LOW, priv->token, &ptp_cfg);
2920 : : if (err) {
2921 : : DPAA2_PMD_ERR("Failed to retrieve onestep configuration");
2922 : : return err;
2923 : : }
2924 : :
2925 : : if (!ptp_cfg.ptp_onestep_reg_base) {
2926 : : DPAA2_PMD_ERR("1588 onestep reg not available");
2927 : : return -1;
2928 : : }
2929 : :
2930 : : priv->ptp_correction_offset = ptp_cfg.offset;
2931 : :
2932 : : return priv->ptp_correction_offset;
2933 : : }
2934 : :
2935 : : int
2936 : : rte_pmd_dpaa2_set_one_step_ts(uint16_t port_id, uint16_t offset, uint8_t ch_update)
2937 : : {
2938 : : struct rte_eth_dev *dev = &rte_eth_devices[port_id];
2939 : : struct dpaa2_dev_priv *priv = dev->data->dev_private;
2940 : : struct fsl_mc_io *dpni = dev->process_private;
2941 : : struct dpni_single_step_cfg cfg;
2942 : : int err;
2943 : :
2944 : : cfg.en = 1;
2945 : : cfg.ch_update = ch_update;
2946 : : cfg.offset = offset;
2947 : : cfg.peer_delay = 0;
2948 : :
2949 : : err = dpni_set_single_step_cfg(dpni, CMD_PRI_LOW, priv->token, &cfg);
2950 : : if (err)
2951 : : return err;
2952 : :
2953 : : priv->ptp_correction_offset = offset;
2954 : :
2955 : : return 0;
2956 : : }
2957 : : #endif
2958 : :
2959 : 0 : static int dpaa2_tx_sg_pool_init(void)
2960 : : {
2961 : : char name[RTE_MEMZONE_NAMESIZE];
2962 : :
2963 [ # # ]: 0 : if (dpaa2_tx_sg_pool)
2964 : : return 0;
2965 : :
2966 : : sprintf(name, "dpaa2_mbuf_tx_sg_pool");
2967 [ # # ]: 0 : if (rte_eal_process_type() == RTE_PROC_PRIMARY) {
2968 : 0 : dpaa2_tx_sg_pool = rte_pktmbuf_pool_create(name,
2969 : : DPAA2_POOL_SIZE,
2970 : : DPAA2_POOL_CACHE_SIZE, 0,
2971 : : DPAA2_MAX_SGS * sizeof(struct qbman_sge),
2972 : 0 : rte_socket_id());
2973 [ # # ]: 0 : if (!dpaa2_tx_sg_pool) {
2974 : 0 : DPAA2_PMD_ERR("SG pool creation failed");
2975 : 0 : return -ENOMEM;
2976 : : }
2977 : : } else {
2978 : 0 : dpaa2_tx_sg_pool = rte_mempool_lookup(name);
2979 [ # # ]: 0 : if (!dpaa2_tx_sg_pool) {
2980 : 0 : DPAA2_PMD_ERR("SG pool lookup failed");
2981 : 0 : return -ENOMEM;
2982 : : }
2983 : : }
2984 : :
2985 : : return 0;
2986 : : }
2987 : :
2988 : : static int
2989 : 0 : rte_dpaa2_probe(struct rte_dpaa2_driver *dpaa2_drv,
2990 : : struct rte_dpaa2_device *dpaa2_dev)
2991 : : {
2992 : : struct rte_eth_dev *eth_dev;
2993 : : struct dpaa2_dev_priv *dev_priv;
2994 : : int diag;
2995 : :
2996 : : if ((DPAA2_MBUF_HW_ANNOTATION + DPAA2_FD_PTA_SIZE) >
2997 : : RTE_PKTMBUF_HEADROOM) {
2998 : : DPAA2_PMD_ERR("RTE_PKTMBUF_HEADROOM(%d) < DPAA2 Annotation(%d)",
2999 : : RTE_PKTMBUF_HEADROOM,
3000 : : DPAA2_MBUF_HW_ANNOTATION + DPAA2_FD_PTA_SIZE);
3001 : :
3002 : : return -EINVAL;
3003 : : }
3004 : :
3005 [ # # ]: 0 : if (rte_eal_process_type() == RTE_PROC_PRIMARY) {
3006 : 0 : eth_dev = rte_eth_dev_allocate(dpaa2_dev->device.name);
3007 [ # # ]: 0 : if (!eth_dev)
3008 : : return -ENODEV;
3009 : 0 : dev_priv = rte_zmalloc("ethdev private structure",
3010 : : sizeof(struct dpaa2_dev_priv),
3011 : : RTE_CACHE_LINE_SIZE);
3012 [ # # ]: 0 : if (dev_priv == NULL) {
3013 : 0 : DPAA2_PMD_CRIT(
3014 : : "Unable to allocate memory for private data");
3015 : 0 : rte_eth_dev_release_port(eth_dev);
3016 : 0 : return -ENOMEM;
3017 : : }
3018 : 0 : eth_dev->data->dev_private = (void *)dev_priv;
3019 : : /* Store a pointer to eth_dev in dev_private */
3020 : 0 : dev_priv->eth_dev = eth_dev;
3021 : : } else {
3022 : 0 : eth_dev = rte_eth_dev_attach_secondary(dpaa2_dev->device.name);
3023 [ # # ]: 0 : if (!eth_dev) {
3024 : 0 : DPAA2_PMD_DEBUG("returning enodev");
3025 : 0 : return -ENODEV;
3026 : : }
3027 : : }
3028 : :
3029 : 0 : eth_dev->device = &dpaa2_dev->device;
3030 : :
3031 : 0 : dpaa2_dev->eth_dev = eth_dev;
3032 : 0 : eth_dev->data->rx_mbuf_alloc_failed = 0;
3033 : :
3034 [ # # ]: 0 : if (dpaa2_drv->drv_flags & RTE_DPAA2_DRV_INTR_LSC)
3035 : 0 : eth_dev->data->dev_flags |= RTE_ETH_DEV_INTR_LSC;
3036 : :
3037 : 0 : eth_dev->data->dev_flags |= RTE_ETH_DEV_AUTOFILL_QUEUE_XSTATS;
3038 : :
3039 : : /* Invoke PMD device initialization function */
3040 : 0 : diag = dpaa2_dev_init(eth_dev);
3041 [ # # ]: 0 : if (!diag) {
3042 : 0 : diag = dpaa2_tx_sg_pool_init();
3043 [ # # ]: 0 : if (diag)
3044 : : return diag;
3045 : 0 : rte_eth_dev_probing_finish(eth_dev);
3046 : 0 : dpaa2_valid_dev++;
3047 : 0 : return 0;
3048 : : }
3049 : :
3050 : 0 : rte_eth_dev_release_port(eth_dev);
3051 : 0 : return diag;
3052 : : }
3053 : :
3054 : : static int
3055 : 0 : rte_dpaa2_remove(struct rte_dpaa2_device *dpaa2_dev)
3056 : : {
3057 : : struct rte_eth_dev *eth_dev;
3058 : : int ret;
3059 : :
3060 : 0 : eth_dev = dpaa2_dev->eth_dev;
3061 : 0 : dpaa2_dev_close(eth_dev);
3062 : 0 : dpaa2_valid_dev--;
3063 [ # # ]: 0 : if (!dpaa2_valid_dev)
3064 : 0 : rte_mempool_free(dpaa2_tx_sg_pool);
3065 : 0 : ret = rte_eth_dev_release_port(eth_dev);
3066 : :
3067 : 0 : return ret;
3068 : : }
3069 : :
3070 : : static struct rte_dpaa2_driver rte_dpaa2_pmd = {
3071 : : .drv_flags = RTE_DPAA2_DRV_INTR_LSC | RTE_DPAA2_DRV_IOVA_AS_VA,
3072 : : .drv_type = DPAA2_ETH,
3073 : : .probe = rte_dpaa2_probe,
3074 : : .remove = rte_dpaa2_remove,
3075 : : };
3076 : :
3077 : 252 : RTE_PMD_REGISTER_DPAA2(NET_DPAA2_PMD_DRIVER_NAME, rte_dpaa2_pmd);
3078 : : RTE_PMD_REGISTER_PARAM_STRING(NET_DPAA2_PMD_DRIVER_NAME,
3079 : : DRIVER_LOOPBACK_MODE "=<int> "
3080 : : DRIVER_NO_PREFETCH_MODE "=<int>"
3081 : : DRIVER_TX_CONF "=<int>"
3082 : : DRIVER_ERROR_QUEUE "=<int>");
3083 [ - + ]: 252 : RTE_LOG_REGISTER_DEFAULT(dpaa2_logtype_pmd, NOTICE);
|
