Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(C) 2021 Marvell.
3 : : */
4 : : #include "cn9k_ethdev.h"
5 : : #include "cn9k_flow.h"
6 : : #include "cn9k_rx.h"
7 : : #include "cn9k_tx.h"
8 : :
9 : : static uint16_t
10 [ # # ]: 0 : nix_rx_offload_flags(struct rte_eth_dev *eth_dev)
11 : : {
12 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
13 : : struct rte_eth_dev_data *data = eth_dev->data;
14 : : struct rte_eth_conf *conf = &data->dev_conf;
15 : : struct rte_eth_rxmode *rxmode = &conf->rxmode;
16 : : uint16_t flags = 0;
17 : :
18 [ # # ]: 0 : if (rxmode->mq_mode == RTE_ETH_MQ_RX_RSS &&
19 [ # # ]: 0 : (dev->rx_offloads & RTE_ETH_RX_OFFLOAD_RSS_HASH))
20 : : flags |= NIX_RX_OFFLOAD_RSS_F;
21 : :
22 [ # # ]: 0 : if (dev->rx_offloads &
23 : : (RTE_ETH_RX_OFFLOAD_TCP_CKSUM | RTE_ETH_RX_OFFLOAD_UDP_CKSUM))
24 : 0 : flags |= NIX_RX_OFFLOAD_CHECKSUM_F;
25 : :
26 [ # # ]: 0 : if (dev->rx_offloads &
27 : : (RTE_ETH_RX_OFFLOAD_IPV4_CKSUM | RTE_ETH_RX_OFFLOAD_OUTER_IPV4_CKSUM))
28 : 0 : flags |= NIX_RX_OFFLOAD_CHECKSUM_F;
29 : :
30 [ # # ]: 0 : if (dev->rx_offloads & RTE_ETH_RX_OFFLOAD_SCATTER)
31 : 0 : flags |= NIX_RX_MULTI_SEG_F;
32 : :
33 [ # # # # ]: 0 : if ((dev->rx_offloads & RTE_ETH_RX_OFFLOAD_TIMESTAMP) || dev->ptp_en)
34 : 0 : flags |= NIX_RX_OFFLOAD_TSTAMP_F;
35 : :
36 [ # # ]: 0 : if (!dev->ptype_disable)
37 : 0 : flags |= NIX_RX_OFFLOAD_PTYPE_F;
38 : :
39 [ # # ]: 0 : if (dev->rx_offloads & RTE_ETH_RX_OFFLOAD_SECURITY)
40 : 0 : flags |= NIX_RX_OFFLOAD_SECURITY_F;
41 : :
42 : 0 : return flags;
43 : : }
44 : :
45 : : static uint16_t
46 [ # # ]: 0 : nix_tx_offload_flags(struct rte_eth_dev *eth_dev)
47 : : {
48 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
49 : 0 : uint64_t conf = dev->tx_offloads;
50 : : struct roc_nix *nix = &dev->nix;
51 : : uint16_t flags = 0;
52 : :
53 : : /* Fastpath is dependent on these enums */
54 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_TCP_CKSUM != (1ULL << 52));
55 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_SCTP_CKSUM != (2ULL << 52));
56 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_UDP_CKSUM != (3ULL << 52));
57 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_IP_CKSUM != (1ULL << 54));
58 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_IPV4 != (1ULL << 55));
59 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_OUTER_IP_CKSUM != (1ULL << 58));
60 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_OUTER_IPV4 != (1ULL << 59));
61 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_OUTER_IPV6 != (1ULL << 60));
62 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_OUTER_UDP_CKSUM != (1ULL << 41));
63 : : RTE_BUILD_BUG_ON(RTE_MBUF_L2_LEN_BITS != 7);
64 : : RTE_BUILD_BUG_ON(RTE_MBUF_L3_LEN_BITS != 9);
65 : : RTE_BUILD_BUG_ON(RTE_MBUF_OUTL2_LEN_BITS != 7);
66 : : RTE_BUILD_BUG_ON(RTE_MBUF_OUTL3_LEN_BITS != 9);
67 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, data_off) !=
68 : : offsetof(struct rte_mbuf, buf_addr) + 16);
69 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, ol_flags) !=
70 : : offsetof(struct rte_mbuf, buf_addr) + 24);
71 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, pkt_len) !=
72 : : offsetof(struct rte_mbuf, ol_flags) + 12);
73 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, tx_offload) !=
74 : : offsetof(struct rte_mbuf, pool) + 2 * sizeof(void *));
75 : :
76 [ # # ]: 0 : if (conf & RTE_ETH_TX_OFFLOAD_VLAN_INSERT ||
77 : : conf & RTE_ETH_TX_OFFLOAD_QINQ_INSERT)
78 : : flags |= NIX_TX_OFFLOAD_VLAN_QINQ_F;
79 : :
80 [ # # ]: 0 : if (conf & RTE_ETH_TX_OFFLOAD_OUTER_IPV4_CKSUM ||
81 : : conf & RTE_ETH_TX_OFFLOAD_OUTER_UDP_CKSUM)
82 : 0 : flags |= NIX_TX_OFFLOAD_OL3_OL4_CSUM_F;
83 : :
84 : 0 : if (conf & RTE_ETH_TX_OFFLOAD_IPV4_CKSUM ||
85 : : conf & RTE_ETH_TX_OFFLOAD_TCP_CKSUM ||
86 [ # # ]: 0 : conf & RTE_ETH_TX_OFFLOAD_UDP_CKSUM || conf & RTE_ETH_TX_OFFLOAD_SCTP_CKSUM)
87 : 0 : flags |= NIX_TX_OFFLOAD_L3_L4_CSUM_F;
88 : :
89 [ # # ]: 0 : if (!(conf & RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE))
90 : 0 : flags |= NIX_TX_OFFLOAD_MBUF_NOFF_F;
91 : :
92 [ # # ]: 0 : if (conf & RTE_ETH_TX_OFFLOAD_MULTI_SEGS)
93 : 0 : flags |= NIX_TX_MULTI_SEG_F;
94 : :
95 : : /* Enable Inner checksum for TSO */
96 [ # # ]: 0 : if (conf & RTE_ETH_TX_OFFLOAD_TCP_TSO)
97 : 0 : flags |= (NIX_TX_OFFLOAD_TSO_F | NIX_TX_OFFLOAD_L3_L4_CSUM_F);
98 : :
99 : : /* Enable Inner and Outer checksum for Tunnel TSO */
100 [ # # ]: 0 : if (conf & (RTE_ETH_TX_OFFLOAD_VXLAN_TNL_TSO |
101 : : RTE_ETH_TX_OFFLOAD_GENEVE_TNL_TSO | RTE_ETH_TX_OFFLOAD_GRE_TNL_TSO))
102 : 0 : flags |= (NIX_TX_OFFLOAD_TSO_F | NIX_TX_OFFLOAD_OL3_OL4_CSUM_F |
103 : : NIX_TX_OFFLOAD_L3_L4_CSUM_F);
104 : :
105 [ # # ]: 0 : if ((dev->rx_offloads & RTE_ETH_RX_OFFLOAD_TIMESTAMP))
106 : 0 : flags |= NIX_TX_OFFLOAD_TSTAMP_F;
107 : :
108 [ # # ]: 0 : if (dev->tx_offloads & RTE_ETH_TX_OFFLOAD_SECURITY)
109 : 0 : flags |= NIX_TX_OFFLOAD_SECURITY_F;
110 : :
111 [ # # ]: 0 : if (dev->tx_mark)
112 : 0 : flags |= NIX_TX_OFFLOAD_VLAN_QINQ_F;
113 : :
114 [ # # ]: 0 : if (nix->tx_compl_ena)
115 : 0 : flags |= NIX_TX_OFFLOAD_MBUF_NOFF_F;
116 : :
117 : 0 : return flags;
118 : : }
119 : :
120 : : static int
121 [ # # ]: 0 : cn9k_nix_ptypes_set(struct rte_eth_dev *eth_dev, uint32_t ptype_mask)
122 : : {
123 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
124 : :
125 [ # # ]: 0 : if (ptype_mask) {
126 : 0 : dev->rx_offload_flags |= NIX_RX_OFFLOAD_PTYPE_F;
127 : 0 : dev->ptype_disable = 0;
128 : : } else {
129 : 0 : dev->rx_offload_flags &= ~NIX_RX_OFFLOAD_PTYPE_F;
130 : 0 : dev->ptype_disable = 1;
131 : : }
132 : :
133 : 0 : cn9k_eth_set_rx_function(eth_dev);
134 : 0 : return 0;
135 : : }
136 : :
137 : : static void
138 : : nix_form_default_desc(struct cnxk_eth_dev *dev, struct cn9k_eth_txq *txq,
139 : : uint16_t qid)
140 : : {
141 : : union nix_send_hdr_w0_u send_hdr_w0;
142 : :
143 : : /* Initialize the fields based on basic single segment packet */
144 : 0 : send_hdr_w0.u = 0;
145 : 0 : if (dev->tx_offload_flags & NIX_TX_NEED_EXT_HDR) {
146 : : /* 2(HDR) + 2(EXT_HDR) + 1(SG) + 1(IOVA) = 6/2 - 1 = 2 */
147 : 0 : send_hdr_w0.sizem1 = 2;
148 [ # # # # : 0 : if (dev->tx_offload_flags & NIX_TX_OFFLOAD_TSTAMP_F) {
# # ]
149 : : /* Default: one seg packet would have:
150 : : * 2(HDR) + 2(EXT) + 1(SG) + 1(IOVA) + 2(MEM)
151 : : * => 8/2 - 1 = 3
152 : : */
153 : 0 : send_hdr_w0.sizem1 = 3;
154 : :
155 : : /* To calculate the offset for send_mem,
156 : : * send_hdr->w0.sizem1 * 2
157 : : */
158 : 0 : txq->ts_mem = dev->tstamp.tx_tstamp_iova;
159 : : }
160 : : } else {
161 : : /* 2(HDR) + 1(SG) + 1(IOVA) = 4/2 - 1 = 1 */
162 : 0 : send_hdr_w0.sizem1 = 1;
163 : : }
164 : 0 : send_hdr_w0.sq = qid;
165 : 0 : txq->send_hdr_w0 = send_hdr_w0.u;
166 : : rte_wmb();
167 : : }
168 : :
169 : : static int
170 : 0 : cn9k_nix_tx_compl_setup(struct cnxk_eth_dev *dev,
171 : : struct cn9k_eth_txq *txq,
172 : : struct roc_nix_sq *sq, uint16_t nb_desc)
173 : : {
174 : : struct roc_nix_cq *cq;
175 : :
176 : 0 : cq = &dev->cqs[sq->cqid];
177 : 0 : txq->tx_compl.desc_base = (uintptr_t)cq->desc_base;
178 : 0 : txq->tx_compl.cq_door = cq->door;
179 : 0 : txq->tx_compl.cq_status = cq->status;
180 : 0 : txq->tx_compl.wdata = cq->wdata;
181 : 0 : txq->tx_compl.head = cq->head;
182 : 0 : txq->tx_compl.qmask = cq->qmask;
183 : : /* Total array size holding buffers is equal to
184 : : * number of entries in cq and sq
185 : : * max buffer in array = desc in cq + desc in sq
186 : : */
187 : 0 : txq->tx_compl.nb_desc_mask = (2 * rte_align32pow2(nb_desc)) - 1;
188 : 0 : txq->tx_compl.ena = true;
189 : :
190 : 0 : txq->tx_compl.ptr = (struct rte_mbuf **)plt_zmalloc(txq->tx_compl.nb_desc_mask *
191 : : sizeof(struct rte_mbuf *), 0);
192 [ # # ]: 0 : if (!txq->tx_compl.ptr)
193 : 0 : return -1;
194 : :
195 : : return 0;
196 : : }
197 : :
198 : : static void
199 : 0 : cn9k_nix_tx_queue_release(struct rte_eth_dev *eth_dev, uint16_t qid)
200 : : {
201 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
202 : : struct roc_nix *nix = &dev->nix;
203 : : struct cn9k_eth_txq *txq;
204 : :
205 : 0 : cnxk_nix_tx_queue_release(eth_dev, qid);
206 : 0 : txq = eth_dev->data->tx_queues[qid];
207 : :
208 [ # # ]: 0 : if (nix->tx_compl_ena)
209 : 0 : plt_free(txq->tx_compl.ptr);
210 : 0 : }
211 : :
212 : : static int
213 : 0 : cn9k_nix_tx_queue_setup(struct rte_eth_dev *eth_dev, uint16_t qid,
214 : : uint16_t nb_desc, unsigned int socket,
215 : : const struct rte_eth_txconf *tx_conf)
216 : : {
217 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
218 : : struct roc_nix *nix = &dev->nix;
219 : : uint64_t mark_fmt, mark_flag;
220 : : struct roc_cpt_lf *inl_lf;
221 : : struct cn9k_eth_txq *txq;
222 : : struct roc_nix_sq *sq;
223 : : uint16_t crypto_qid;
224 : : int rc;
225 : :
226 : : RTE_SET_USED(socket);
227 : :
228 : : /* Common Tx queue setup */
229 : 0 : rc = cnxk_nix_tx_queue_setup(eth_dev, qid, nb_desc,
230 : : sizeof(struct cn9k_eth_txq), tx_conf);
231 [ # # ]: 0 : if (rc)
232 : : return rc;
233 : :
234 : 0 : sq = &dev->sqs[qid];
235 : : /* Update fast path queue */
236 : 0 : txq = eth_dev->data->tx_queues[qid];
237 : 0 : txq->fc_mem = sq->fc;
238 [ # # ]: 0 : if (nix->tx_compl_ena) {
239 : 0 : rc = cn9k_nix_tx_compl_setup(dev, txq, sq, nb_desc);
240 [ # # ]: 0 : if (rc)
241 : : return rc;
242 : : }
243 : 0 : txq->lmt_addr = sq->lmt_addr;
244 : 0 : txq->io_addr = sq->io_addr;
245 : 0 : txq->nb_sqb_bufs_adj = sq->nb_sqb_bufs_adj;
246 : 0 : txq->sqes_per_sqb_log2 = sq->sqes_per_sqb_log2;
247 : :
248 : : /* Fetch CPT LF info for outbound if present */
249 [ # # ]: 0 : if (dev->outb.lf_base) {
250 : 0 : crypto_qid = qid % dev->outb.nb_crypto_qs;
251 : 0 : inl_lf = dev->outb.lf_base + crypto_qid;
252 : :
253 : 0 : txq->cpt_io_addr = inl_lf->io_addr;
254 : 0 : txq->cpt_fc = inl_lf->fc_addr;
255 : 0 : txq->cpt_desc = inl_lf->nb_desc * 0.7;
256 : 0 : txq->sa_base = (uint64_t)dev->outb.sa_base;
257 : 0 : txq->sa_base |= eth_dev->data->port_id;
258 : : PLT_STATIC_ASSERT(BIT_ULL(16) == ROC_NIX_INL_SA_BASE_ALIGN);
259 : : }
260 : :
261 : 0 : mark_fmt = roc_nix_tm_mark_format_get(&dev->nix, &mark_flag);
262 : 0 : txq->mark_flag = mark_flag & CNXK_TM_MARK_MASK;
263 [ # # ]: 0 : txq->mark_fmt = mark_fmt & CNXK_TX_MARK_FMT_MASK;
264 : :
265 : : nix_form_default_desc(dev, txq, qid);
266 : 0 : txq->lso_tun_fmt = dev->lso_tun_fmt;
267 : 0 : return 0;
268 : : }
269 : :
270 : : static int
271 [ # # ]: 0 : cn9k_nix_rx_queue_setup(struct rte_eth_dev *eth_dev, uint16_t qid,
272 : : uint16_t nb_desc, unsigned int socket,
273 : : const struct rte_eth_rxconf *rx_conf,
274 : : struct rte_mempool *mp)
275 : : {
276 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
277 : : struct cn9k_eth_rxq *rxq;
278 : : struct roc_nix_rq *rq;
279 : : struct roc_nix_cq *cq;
280 : : int rc;
281 : :
282 : : RTE_SET_USED(socket);
283 : :
284 : : /* CQ Errata needs min 4K ring */
285 [ # # ]: 0 : if (dev->cq_min_4k && nb_desc < 4096)
286 : : nb_desc = 4096;
287 : :
288 : : /* Common Rx queue setup */
289 : 0 : rc = cnxk_nix_rx_queue_setup(eth_dev, qid, nb_desc,
290 : : sizeof(struct cn9k_eth_rxq), rx_conf, mp);
291 [ # # ]: 0 : if (rc)
292 : : return rc;
293 : :
294 : : /* Do initial mtu setup for RQ0 before device start */
295 [ # # ]: 0 : if (!qid) {
296 : 0 : rc = nix_recalc_mtu(eth_dev);
297 [ # # ]: 0 : if (rc)
298 : : return rc;
299 : :
300 : : /* Update offload flags */
301 : 0 : dev->rx_offload_flags = nix_rx_offload_flags(eth_dev);
302 : 0 : dev->tx_offload_flags = nix_tx_offload_flags(eth_dev);
303 : : }
304 : :
305 : 0 : rq = &dev->rqs[qid];
306 : 0 : cq = &dev->cqs[qid];
307 : :
308 : : /* Update fast path queue */
309 : 0 : rxq = eth_dev->data->rx_queues[qid];
310 : 0 : rxq->rq = qid;
311 : 0 : rxq->desc = (uintptr_t)cq->desc_base;
312 : 0 : rxq->cq_door = cq->door;
313 : 0 : rxq->cq_status = cq->status;
314 : 0 : rxq->wdata = cq->wdata;
315 : 0 : rxq->head = cq->head;
316 : 0 : rxq->qmask = cq->qmask;
317 : 0 : rxq->tstamp = &dev->tstamp;
318 : :
319 : : /* Data offset from data to start of mbuf is first_skip */
320 : 0 : rxq->data_off = rq->first_skip;
321 : 0 : rxq->mbuf_initializer = cnxk_nix_rxq_mbuf_setup(dev);
322 : :
323 : : /* Lookup mem */
324 : 0 : rxq->lookup_mem = cnxk_nix_fastpath_lookup_mem_get();
325 : 0 : return 0;
326 : : }
327 : :
328 : : static int
329 : 0 : cn9k_nix_tx_queue_stop(struct rte_eth_dev *eth_dev, uint16_t qidx)
330 : : {
331 : 0 : struct cn9k_eth_txq *txq = eth_dev->data->tx_queues[qidx];
332 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
333 : 0 : uint16_t flags = dev->tx_offload_flags;
334 : 0 : struct roc_nix *nix = &dev->nix;
335 : 0 : uint32_t head = 0, tail = 0;
336 : : int rc;
337 : :
338 : :
339 : 0 : rc = cnxk_nix_tx_queue_stop(eth_dev, qidx);
340 [ # # ]: 0 : if (rc)
341 : : return rc;
342 : :
343 : : /* Clear fc cache pkts to trigger worker stop */
344 : 0 : txq->fc_cache_pkts = 0;
345 : :
346 [ # # # # ]: 0 : if ((flags & NIX_TX_OFFLOAD_MBUF_NOFF_F) && txq->tx_compl.ena) {
347 : 0 : struct roc_nix_sq *sq = &dev->sqs[qidx];
348 : : do {
349 : 0 : handle_tx_completion_pkts(txq, 0);
350 : : /* Check if SQ is empty */
351 : 0 : roc_nix_sq_head_tail_get(nix, sq->qid, &head, &tail);
352 [ # # ]: 0 : if (head != tail)
353 : 0 : continue;
354 : :
355 : : /* Check if completion CQ is empty */
356 : 0 : roc_nix_cq_head_tail_get(nix, sq->cqid, &head, &tail);
357 [ # # ]: 0 : } while (head != tail);
358 : : }
359 : :
360 : : return 0;
361 : : }
362 : :
363 : : static int
364 [ # # ]: 0 : cn9k_nix_configure(struct rte_eth_dev *eth_dev)
365 : : {
366 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
367 : : struct rte_eth_conf *conf = ð_dev->data->dev_conf;
368 : : struct rte_eth_txmode *txmode = &conf->txmode;
369 : : int rc;
370 : :
371 : : /* Platform specific checks */
372 [ # # # # ]: 0 : if ((roc_model_is_cn96_a0() || roc_model_is_cn95_a0()) &&
373 [ # # ]: 0 : (txmode->offloads & RTE_ETH_TX_OFFLOAD_SCTP_CKSUM) &&
374 [ # # ]: 0 : ((txmode->offloads & RTE_ETH_TX_OFFLOAD_OUTER_IPV4_CKSUM) ||
375 : : (txmode->offloads & RTE_ETH_TX_OFFLOAD_OUTER_UDP_CKSUM))) {
376 : 0 : plt_err("Outer IP and SCTP checksum unsupported");
377 : 0 : return -EINVAL;
378 : : }
379 : :
380 : : /* Common nix configure */
381 : 0 : rc = cnxk_nix_configure(eth_dev);
382 [ # # ]: 0 : if (rc)
383 : : return rc;
384 : :
385 : : /* Update offload flags */
386 : 0 : dev->rx_offload_flags = nix_rx_offload_flags(eth_dev);
387 : 0 : dev->tx_offload_flags = nix_tx_offload_flags(eth_dev);
388 : :
389 : 0 : plt_nix_dbg("Configured port%d platform specific rx_offload_flags=%x"
390 : : " tx_offload_flags=0x%x",
391 : : eth_dev->data->port_id, dev->rx_offload_flags,
392 : : dev->tx_offload_flags);
393 : 0 : return 0;
394 : : }
395 : :
396 : : /* Function to enable ptp config for VFs */
397 : : static void
398 : 0 : nix_ptp_enable_vf(struct rte_eth_dev *eth_dev)
399 : : {
400 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
401 : :
402 [ # # ]: 0 : if (nix_recalc_mtu(eth_dev))
403 : 0 : plt_err("Failed to set MTU size for ptp");
404 : :
405 : 0 : dev->rx_offload_flags |= NIX_RX_OFFLOAD_TSTAMP_F;
406 : :
407 : : /* Setting up the function pointers as per new offload flags */
408 : 0 : cn9k_eth_set_rx_function(eth_dev);
409 : 0 : cn9k_eth_set_tx_function(eth_dev);
410 : 0 : }
411 : :
412 : : static uint16_t
413 : 0 : nix_ptp_vf_burst(void *queue, struct rte_mbuf **mbufs, uint16_t pkts)
414 : : {
415 : : struct cn9k_eth_rxq *rxq = queue;
416 : : struct cnxk_eth_rxq_sp *rxq_sp;
417 : : struct rte_eth_dev *eth_dev;
418 : :
419 : : RTE_SET_USED(mbufs);
420 : : RTE_SET_USED(pkts);
421 : :
422 : : rxq_sp = cnxk_eth_rxq_to_sp(rxq);
423 : 0 : eth_dev = rxq_sp->dev->eth_dev;
424 : 0 : nix_ptp_enable_vf(eth_dev);
425 : :
426 : 0 : return 0;
427 : : }
428 : :
429 : : static int
430 : 0 : cn9k_nix_ptp_info_update_cb(struct roc_nix *nix, bool ptp_en)
431 : : {
432 : : struct cnxk_eth_dev *dev = (struct cnxk_eth_dev *)nix;
433 : : struct rte_eth_dev *eth_dev;
434 : : struct cn9k_eth_rxq *rxq;
435 : : int i, rc;
436 : :
437 [ # # ]: 0 : if (!dev)
438 : : return -EINVAL;
439 : :
440 : 0 : eth_dev = dev->eth_dev;
441 [ # # ]: 0 : if (!eth_dev)
442 : : return -EINVAL;
443 : :
444 : 0 : dev->ptp_en = ptp_en;
445 : :
446 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_rx_queues; i++) {
447 : 0 : rxq = eth_dev->data->rx_queues[i];
448 : 0 : rxq->mbuf_initializer = cnxk_nix_rxq_mbuf_setup(dev);
449 : : }
450 : :
451 [ # # # # : 0 : if (roc_nix_is_vf_or_sdp(nix) && !(roc_nix_is_sdp(nix)) &&
# # ]
452 : 0 : !(roc_nix_is_lbk(nix))) {
453 : : /* In case of VF, setting of MTU cannot be done directly in this
454 : : * function as this is running as part of MBOX request(PF->VF)
455 : : * and MTU setting also requires MBOX message to be
456 : : * sent(VF->PF)
457 : : */
458 [ # # ]: 0 : if (dev->ptp_en) {
459 : 0 : rc = rte_mbuf_dyn_rx_timestamp_register
460 : : (&dev->tstamp.tstamp_dynfield_offset,
461 : : &dev->tstamp.rx_tstamp_dynflag);
462 [ # # ]: 0 : if (rc != 0) {
463 : 0 : plt_err("Failed to register Rx timestamp field/flag");
464 : 0 : return -EINVAL;
465 : : }
466 : : }
467 : 0 : eth_dev->rx_pkt_burst = nix_ptp_vf_burst;
468 : 0 : rte_eth_fp_ops[eth_dev->data->port_id].rx_pkt_burst = eth_dev->rx_pkt_burst;
469 : : rte_mb();
470 [ # # ]: 0 : if (dev->cnxk_sso_ptp_tstamp_cb)
471 : 0 : dev->cnxk_sso_ptp_tstamp_cb(eth_dev->data->port_id,
472 : 0 : NIX_RX_OFFLOAD_TSTAMP_F, dev->ptp_en);
473 : : }
474 : :
475 : : return 0;
476 : : }
477 : :
478 : : static int
479 : 0 : cn9k_nix_timesync_enable(struct rte_eth_dev *eth_dev)
480 : : {
481 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
482 : : int i, rc;
483 : :
484 : 0 : rc = cnxk_nix_timesync_enable(eth_dev);
485 [ # # ]: 0 : if (rc)
486 : : return rc;
487 : :
488 : 0 : dev->rx_offload_flags |= NIX_RX_OFFLOAD_TSTAMP_F;
489 : 0 : dev->tx_offload_flags |= NIX_TX_OFFLOAD_TSTAMP_F;
490 : :
491 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_tx_queues; i++)
492 [ # # ]: 0 : nix_form_default_desc(dev, eth_dev->data->tx_queues[i], i);
493 : :
494 : : /* Setting up the rx[tx]_offload_flags due to change
495 : : * in rx[tx]_offloads.
496 : : */
497 : 0 : cn9k_eth_set_rx_function(eth_dev);
498 : 0 : cn9k_eth_set_tx_function(eth_dev);
499 : 0 : return 0;
500 : : }
501 : :
502 : : static int
503 : 0 : cn9k_nix_timesync_disable(struct rte_eth_dev *eth_dev)
504 : : {
505 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
506 : : int i, rc;
507 : :
508 : 0 : rc = cnxk_nix_timesync_disable(eth_dev);
509 [ # # ]: 0 : if (rc)
510 : : return rc;
511 : :
512 : 0 : dev->rx_offload_flags &= ~NIX_RX_OFFLOAD_TSTAMP_F;
513 : 0 : dev->tx_offload_flags &= ~NIX_TX_OFFLOAD_TSTAMP_F;
514 : :
515 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_tx_queues; i++)
516 [ # # ]: 0 : nix_form_default_desc(dev, eth_dev->data->tx_queues[i], i);
517 : :
518 : : /* Setting up the rx[tx]_offload_flags due to change
519 : : * in rx[tx]_offloads.
520 : : */
521 : 0 : cn9k_eth_set_rx_function(eth_dev);
522 : 0 : cn9k_eth_set_tx_function(eth_dev);
523 : 0 : return 0;
524 : : }
525 : :
526 : : static int
527 : 0 : cn9k_nix_dev_start(struct rte_eth_dev *eth_dev)
528 : : {
529 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
530 : 0 : struct roc_nix *nix = &dev->nix;
531 : : int rc;
532 : :
533 : : /* Common eth dev start */
534 : 0 : rc = cnxk_nix_dev_start(eth_dev);
535 [ # # ]: 0 : if (rc)
536 : : return rc;
537 : :
538 : : /* Update VF about data off shifted by 8 bytes if PTP already
539 : : * enabled in PF owning this VF
540 : : */
541 [ # # # # : 0 : if (dev->ptp_en && (!roc_nix_is_pf(nix) && (!roc_nix_is_sdp(nix))))
# # ]
542 : 0 : nix_ptp_enable_vf(eth_dev);
543 : :
544 : : /* Setting up the rx[tx]_offload_flags due to change
545 : : * in rx[tx]_offloads.
546 : : */
547 : 0 : dev->rx_offload_flags |= nix_rx_offload_flags(eth_dev);
548 : 0 : dev->tx_offload_flags |= nix_tx_offload_flags(eth_dev);
549 : :
550 : 0 : cn9k_eth_set_tx_function(eth_dev);
551 : 0 : cn9k_eth_set_rx_function(eth_dev);
552 : 0 : return 0;
553 : : }
554 : :
555 : : static int
556 [ # # ]: 0 : cn9k_nix_timesync_read_tx_timestamp(struct rte_eth_dev *eth_dev,
557 : : struct timespec *timestamp)
558 : : {
559 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
560 : : struct cnxk_timesync_info *tstamp = &dev->tstamp;
561 : : uint64_t ns;
562 : :
563 [ # # ]: 0 : if (*tstamp->tx_tstamp == 0)
564 : : return -EINVAL;
565 : :
566 : : ns = rte_timecounter_update(&dev->tx_tstamp_tc, *tstamp->tx_tstamp);
567 : 0 : *timestamp = rte_ns_to_timespec(ns);
568 : 0 : *tstamp->tx_tstamp = 0;
569 : : rte_wmb();
570 : :
571 : 0 : return 0;
572 : : }
573 : :
574 : : static int
575 : 0 : cn9k_nix_tm_mark_vlan_dei(struct rte_eth_dev *eth_dev, int mark_green,
576 : : int mark_yellow, int mark_red,
577 : : struct rte_tm_error *error)
578 : : {
579 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
580 : 0 : struct roc_nix *roc_nix = &dev->nix;
581 : : uint64_t mark_fmt, mark_flag;
582 : : int rc, i;
583 : :
584 : 0 : rc = cnxk_nix_tm_mark_vlan_dei(eth_dev, mark_green, mark_yellow,
585 : : mark_red, error);
586 : :
587 [ # # ]: 0 : if (rc)
588 : 0 : goto exit;
589 : :
590 : 0 : mark_fmt = roc_nix_tm_mark_format_get(roc_nix, &mark_flag);
591 [ # # ]: 0 : if (mark_flag) {
592 : 0 : dev->tx_offload_flags |= NIX_TX_OFFLOAD_VLAN_QINQ_F;
593 : 0 : dev->tx_mark = true;
594 : : } else {
595 : 0 : dev->tx_mark = false;
596 [ # # ]: 0 : if (!(dev->tx_offloads & RTE_ETH_TX_OFFLOAD_VLAN_INSERT ||
597 : : dev->tx_offloads & RTE_ETH_TX_OFFLOAD_QINQ_INSERT))
598 : 0 : dev->tx_offload_flags &= ~NIX_TX_OFFLOAD_VLAN_QINQ_F;
599 : : }
600 : :
601 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_tx_queues; i++) {
602 : 0 : struct cn9k_eth_txq *txq = eth_dev->data->tx_queues[i];
603 : :
604 : 0 : txq->mark_flag = mark_flag & CNXK_TM_MARK_MASK;
605 : 0 : txq->mark_fmt = mark_fmt & CNXK_TX_MARK_FMT_MASK;
606 : : }
607 : 0 : cn9k_eth_set_tx_function(eth_dev);
608 : 0 : exit:
609 : 0 : return rc;
610 : : }
611 : :
612 : : static int
613 : 0 : cn9k_nix_tm_mark_ip_ecn(struct rte_eth_dev *eth_dev, int mark_green,
614 : : int mark_yellow, int mark_red,
615 : : struct rte_tm_error *error)
616 : : {
617 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
618 : 0 : struct roc_nix *roc_nix = &dev->nix;
619 : : uint64_t mark_fmt, mark_flag;
620 : : int rc, i;
621 : :
622 : 0 : rc = cnxk_nix_tm_mark_ip_ecn(eth_dev, mark_green, mark_yellow, mark_red,
623 : : error);
624 [ # # ]: 0 : if (rc)
625 : 0 : goto exit;
626 : :
627 : 0 : mark_fmt = roc_nix_tm_mark_format_get(roc_nix, &mark_flag);
628 [ # # ]: 0 : if (mark_flag) {
629 : 0 : dev->tx_offload_flags |= NIX_TX_OFFLOAD_VLAN_QINQ_F;
630 : 0 : dev->tx_mark = true;
631 : : } else {
632 : 0 : dev->tx_mark = false;
633 [ # # ]: 0 : if (!(dev->tx_offloads & RTE_ETH_TX_OFFLOAD_VLAN_INSERT ||
634 : : dev->tx_offloads & RTE_ETH_TX_OFFLOAD_QINQ_INSERT))
635 : 0 : dev->tx_offload_flags &= ~NIX_TX_OFFLOAD_VLAN_QINQ_F;
636 : : }
637 : :
638 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_tx_queues; i++) {
639 : 0 : struct cn9k_eth_txq *txq = eth_dev->data->tx_queues[i];
640 : :
641 : 0 : txq->mark_flag = mark_flag & CNXK_TM_MARK_MASK;
642 : 0 : txq->mark_fmt = mark_fmt & CNXK_TX_MARK_FMT_MASK;
643 : : }
644 : 0 : cn9k_eth_set_tx_function(eth_dev);
645 : 0 : exit:
646 : 0 : return rc;
647 : : }
648 : :
649 : : static int
650 : 0 : cn9k_nix_tm_mark_ip_dscp(struct rte_eth_dev *eth_dev, int mark_green,
651 : : int mark_yellow, int mark_red,
652 : : struct rte_tm_error *error)
653 : : {
654 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
655 : 0 : struct roc_nix *roc_nix = &dev->nix;
656 : : uint64_t mark_fmt, mark_flag;
657 : : int rc, i;
658 : :
659 : 0 : rc = cnxk_nix_tm_mark_ip_dscp(eth_dev, mark_green, mark_yellow,
660 : : mark_red, error);
661 [ # # ]: 0 : if (rc)
662 : 0 : goto exit;
663 : :
664 : 0 : mark_fmt = roc_nix_tm_mark_format_get(roc_nix, &mark_flag);
665 [ # # ]: 0 : if (mark_flag) {
666 : 0 : dev->tx_offload_flags |= NIX_TX_OFFLOAD_VLAN_QINQ_F;
667 : 0 : dev->tx_mark = true;
668 : : } else {
669 : 0 : dev->tx_mark = false;
670 [ # # ]: 0 : if (!(dev->tx_offloads & RTE_ETH_TX_OFFLOAD_VLAN_INSERT ||
671 : : dev->tx_offloads & RTE_ETH_TX_OFFLOAD_QINQ_INSERT))
672 : 0 : dev->tx_offload_flags &= ~NIX_TX_OFFLOAD_VLAN_QINQ_F;
673 : : }
674 : :
675 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_tx_queues; i++) {
676 : 0 : struct cn9k_eth_txq *txq = eth_dev->data->tx_queues[i];
677 : :
678 : 0 : txq->mark_flag = mark_flag & CNXK_TM_MARK_MASK;
679 : 0 : txq->mark_fmt = mark_fmt & CNXK_TX_MARK_FMT_MASK;
680 : : }
681 : 0 : cn9k_eth_set_tx_function(eth_dev);
682 : 0 : exit:
683 : 0 : return rc;
684 : : }
685 : :
686 : : static int
687 : : cn9k_nix_rx_avail_get(struct cn9k_eth_rxq *rxq)
688 : : {
689 : : uint32_t qmask = rxq->qmask;
690 : : uint64_t reg, head, tail;
691 : : int available;
692 : :
693 : : /* Use LDADDA version to avoid reorder */
694 : : reg = roc_atomic64_add_sync(rxq->wdata, rxq->cq_status);
695 : : /* CQ_OP_STATUS operation error */
696 : : if (reg & BIT_ULL(NIX_CQ_OP_STAT_OP_ERR) ||
697 : : reg & BIT_ULL(NIX_CQ_OP_STAT_CQ_ERR))
698 : : return 0;
699 : : tail = reg & 0xFFFFF;
700 : : head = (reg >> 20) & 0xFFFFF;
701 : : if (tail < head)
702 : : available = tail - head + qmask + 1;
703 : : else
704 : : available = tail - head;
705 : :
706 : : return available;
707 : : }
708 : :
709 : : static int
710 : 0 : cn9k_rx_descriptor_dump(const struct rte_eth_dev *eth_dev, uint16_t qid,
711 : : uint16_t offset, uint16_t num, FILE *file)
712 : : {
713 : : struct cn9k_eth_rxq *rxq = eth_dev->data->rx_queues[qid];
714 : : const uint32_t qmask = rxq->qmask;
715 : : const uintptr_t desc = rxq->desc;
716 : : uint32_t head = rxq->head;
717 : : struct nix_cqe_hdr_s *cq;
718 : : uint16_t count = 0;
719 : : int available_pkts;
720 : :
721 : : available_pkts = cn9k_nix_rx_avail_get(rxq);
722 : :
723 [ # # ]: 0 : if ((offset + num - 1) >= available_pkts) {
724 : 0 : plt_err("Invalid BD num=%u", num);
725 : 0 : return -EINVAL;
726 : : }
727 : :
728 : : while (count < num) {
729 : : cq = (struct nix_cqe_hdr_s *)(desc + CQE_SZ(head) +
730 : : count + offset);
731 : : roc_nix_cqe_dump(file, cq);
732 : : count++;
733 : : head &= qmask;
734 : : }
735 : : return 0;
736 : : }
737 : :
738 : : /* Update platform specific eth dev ops */
739 : : static void
740 : 0 : nix_eth_dev_ops_override(void)
741 : : {
742 : : static int init_once;
743 : :
744 [ # # ]: 0 : if (init_once)
745 : : return;
746 : 0 : init_once = 1;
747 : :
748 : : /* Update platform specific ops */
749 : 0 : cnxk_eth_dev_ops.dev_configure = cn9k_nix_configure;
750 : 0 : cnxk_eth_dev_ops.tx_queue_setup = cn9k_nix_tx_queue_setup;
751 : 0 : cnxk_eth_dev_ops.tx_queue_release = cn9k_nix_tx_queue_release;
752 : 0 : cnxk_eth_dev_ops.rx_queue_setup = cn9k_nix_rx_queue_setup;
753 : 0 : cnxk_eth_dev_ops.tx_queue_stop = cn9k_nix_tx_queue_stop;
754 : 0 : cnxk_eth_dev_ops.dev_start = cn9k_nix_dev_start;
755 : 0 : cnxk_eth_dev_ops.dev_ptypes_set = cn9k_nix_ptypes_set;
756 : 0 : cnxk_eth_dev_ops.timesync_enable = cn9k_nix_timesync_enable;
757 : 0 : cnxk_eth_dev_ops.timesync_disable = cn9k_nix_timesync_disable;
758 : 0 : cnxk_eth_dev_ops.mtr_ops_get = NULL;
759 : 0 : cnxk_eth_dev_ops.timesync_read_tx_timestamp =
760 : : cn9k_nix_timesync_read_tx_timestamp;
761 : 0 : cnxk_eth_dev_ops.eth_rx_descriptor_dump = cn9k_rx_descriptor_dump;
762 : : }
763 : :
764 : : /* Update platform specific eth dev ops */
765 : : static void
766 : : nix_tm_ops_override(void)
767 : : {
768 : : static int init_once;
769 : :
770 [ # # ]: 0 : if (init_once)
771 : : return;
772 : 0 : init_once = 1;
773 : :
774 : : /* Update platform specific ops */
775 : 0 : cnxk_tm_ops.mark_vlan_dei = cn9k_nix_tm_mark_vlan_dei;
776 : 0 : cnxk_tm_ops.mark_ip_ecn = cn9k_nix_tm_mark_ip_ecn;
777 : 0 : cnxk_tm_ops.mark_ip_dscp = cn9k_nix_tm_mark_ip_dscp;
778 : : }
779 : :
780 : : static void
781 : : npc_flow_ops_override(void)
782 : : {
783 : : static int init_once;
784 : :
785 [ # # ]: 0 : if (init_once)
786 : : return;
787 : 0 : init_once = 1;
788 : :
789 : : /* Update platform specific ops */
790 : 0 : cnxk_flow_ops.create = cn9k_flow_create;
791 : 0 : cnxk_flow_ops.destroy = cn9k_flow_destroy;
792 : 0 : cnxk_flow_ops.info_get = cn9k_flow_info_get;
793 : : }
794 : :
795 : : static int
796 : 0 : cn9k_nix_remove(struct rte_pci_device *pci_dev)
797 : : {
798 : 0 : return cnxk_nix_remove(pci_dev);
799 : : }
800 : :
801 : : static int
802 : 0 : cn9k_nix_probe(struct rte_pci_driver *pci_drv, struct rte_pci_device *pci_dev)
803 : : {
804 : : struct rte_eth_dev *eth_dev;
805 : : struct cnxk_eth_dev *dev;
806 : : int rc;
807 : :
808 : 0 : rc = roc_plt_init();
809 [ # # ]: 0 : if (rc) {
810 : 0 : plt_err("Failed to initialize platform model, rc=%d", rc);
811 : 0 : return rc;
812 : : }
813 : :
814 : 0 : nix_eth_dev_ops_override();
815 : : nix_tm_ops_override();
816 : : npc_flow_ops_override();
817 : :
818 : 0 : cn9k_eth_sec_ops_override();
819 : :
820 : : /* Common probe */
821 : 0 : rc = cnxk_nix_probe(pci_drv, pci_dev);
822 [ # # ]: 0 : if (rc)
823 : : return rc;
824 : :
825 : : /* Find eth dev allocated */
826 : 0 : eth_dev = rte_eth_dev_allocated(pci_dev->device.name);
827 [ # # ]: 0 : if (!eth_dev) {
828 : : /* Ignore if ethdev is in mid of detach state in secondary */
829 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY)
830 : : return 0;
831 : 0 : return -ENOENT;
832 : : }
833 : :
834 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY) {
835 : : /* Setup callbacks for secondary process */
836 : 0 : cn9k_eth_set_tx_function(eth_dev);
837 : 0 : cn9k_eth_set_rx_function(eth_dev);
838 : 0 : return 0;
839 : : }
840 : :
841 : : dev = cnxk_eth_pmd_priv(eth_dev);
842 : : /* Update capabilities already set for TSO.
843 : : * TSO not supported for earlier chip revisions
844 : : */
845 [ # # # # ]: 0 : if (roc_model_is_cn96_a0() || roc_model_is_cn95_a0())
846 : 0 : dev->tx_offload_capa &= ~(RTE_ETH_TX_OFFLOAD_TCP_TSO |
847 : : RTE_ETH_TX_OFFLOAD_VXLAN_TNL_TSO |
848 : : RTE_ETH_TX_OFFLOAD_GENEVE_TNL_TSO |
849 : : RTE_ETH_TX_OFFLOAD_GRE_TNL_TSO);
850 : :
851 : : /* 50G and 100G to be supported for board version C0
852 : : * and above of CN9K.
853 : : */
854 [ # # # # ]: 0 : if (roc_model_is_cn96_a0() || roc_model_is_cn95_a0()) {
855 : 0 : dev->speed_capa &= ~(uint64_t)RTE_ETH_LINK_SPEED_50G;
856 : 0 : dev->speed_capa &= ~(uint64_t)RTE_ETH_LINK_SPEED_100G;
857 : : }
858 : :
859 : 0 : dev->hwcap = 0;
860 : 0 : dev->inb.no_inl_dev = 1;
861 : :
862 : : /* Register up msg callbacks for PTP information */
863 : 0 : roc_nix_ptp_info_cb_register(&dev->nix, cn9k_nix_ptp_info_update_cb);
864 : :
865 : : /* Update HW erratas */
866 [ # # ]: 0 : if (roc_errata_nix_has_cq_min_size_4k())
867 : 0 : dev->cq_min_4k = 1;
868 : :
869 [ # # ]: 0 : if (dev->nix.custom_sa_action) {
870 : 0 : dev->nix.custom_sa_action = 0;
871 : 0 : plt_info("WARNING: Custom SA action is enabled. It's not supported"
872 : : " on cn9k device. Disabling it");
873 : : }
874 : : return 0;
875 : : }
876 : :
877 : : static const struct rte_pci_id cn9k_pci_nix_map[] = {
878 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KA, PCI_DEVID_CNXK_RVU_PF),
879 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KB, PCI_DEVID_CNXK_RVU_PF),
880 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KC, PCI_DEVID_CNXK_RVU_PF),
881 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KD, PCI_DEVID_CNXK_RVU_PF),
882 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KE, PCI_DEVID_CNXK_RVU_PF),
883 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CNF9KA, PCI_DEVID_CNXK_RVU_PF),
884 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KA, PCI_DEVID_CNXK_RVU_VF),
885 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KB, PCI_DEVID_CNXK_RVU_VF),
886 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KC, PCI_DEVID_CNXK_RVU_VF),
887 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KD, PCI_DEVID_CNXK_RVU_VF),
888 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KE, PCI_DEVID_CNXK_RVU_VF),
889 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CNF9KA, PCI_DEVID_CNXK_RVU_VF),
890 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KA, PCI_DEVID_CNXK_RVU_AF_VF),
891 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KB, PCI_DEVID_CNXK_RVU_AF_VF),
892 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KC, PCI_DEVID_CNXK_RVU_AF_VF),
893 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KD, PCI_DEVID_CNXK_RVU_AF_VF),
894 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KE, PCI_DEVID_CNXK_RVU_AF_VF),
895 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CNF9KA, PCI_DEVID_CNXK_RVU_AF_VF),
896 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KA, PCI_DEVID_CNXK_RVU_SDP_VF),
897 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KB, PCI_DEVID_CNXK_RVU_SDP_VF),
898 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KC, PCI_DEVID_CNXK_RVU_SDP_VF),
899 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KD, PCI_DEVID_CNXK_RVU_SDP_VF),
900 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KE, PCI_DEVID_CNXK_RVU_SDP_VF),
901 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CNF9KA, PCI_DEVID_CNXK_RVU_SDP_VF),
902 : : {
903 : : .vendor_id = 0,
904 : : },
905 : : };
906 : :
907 : : static struct rte_pci_driver cn9k_pci_nix = {
908 : : .id_table = cn9k_pci_nix_map,
909 : : .drv_flags = RTE_PCI_DRV_NEED_MAPPING | RTE_PCI_DRV_NEED_IOVA_AS_VA |
910 : : RTE_PCI_DRV_INTR_LSC,
911 : : .probe = cn9k_nix_probe,
912 : : .remove = cn9k_nix_remove,
913 : : };
914 : :
915 : 252 : RTE_PMD_REGISTER_PCI(net_cn9k, cn9k_pci_nix);
916 : : RTE_PMD_REGISTER_PCI_TABLE(net_cn9k, cn9k_pci_nix_map);
917 : : RTE_PMD_REGISTER_KMOD_DEP(net_cn9k, "vfio-pci");
|
