Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(C) 2024 Marvell.
3 : : */
4 : : #include "cn20k_ethdev.h"
5 : : #include "cn20k_flow.h"
6 : : #include "cn20k_rx.h"
7 : : #include "cn20k_tx.h"
8 : :
9 : : static uint16_t
10 [ # # ]: 0 : nix_rx_offload_flags(struct rte_eth_dev *eth_dev)
11 : : {
12 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
13 : : struct rte_eth_dev_data *data = eth_dev->data;
14 : : struct rte_eth_conf *conf = &data->dev_conf;
15 : : struct rte_eth_rxmode *rxmode = &conf->rxmode;
16 : : uint16_t flags = 0;
17 : :
18 [ # # ]: 0 : if (rxmode->mq_mode == RTE_ETH_MQ_RX_RSS &&
19 [ # # ]: 0 : (dev->rx_offloads & RTE_ETH_RX_OFFLOAD_RSS_HASH))
20 : : flags |= NIX_RX_OFFLOAD_RSS_F;
21 : :
22 [ # # ]: 0 : if (dev->rx_offloads & (RTE_ETH_RX_OFFLOAD_TCP_CKSUM | RTE_ETH_RX_OFFLOAD_UDP_CKSUM))
23 : 0 : flags |= NIX_RX_OFFLOAD_CHECKSUM_F;
24 : :
25 [ # # ]: 0 : if (dev->rx_offloads &
26 : : (RTE_ETH_RX_OFFLOAD_IPV4_CKSUM | RTE_ETH_RX_OFFLOAD_OUTER_IPV4_CKSUM))
27 : 0 : flags |= NIX_RX_OFFLOAD_CHECKSUM_F;
28 : :
29 [ # # ]: 0 : if (dev->rx_offloads & RTE_ETH_RX_OFFLOAD_SCATTER)
30 : 0 : flags |= NIX_RX_MULTI_SEG_F;
31 : :
32 [ # # ]: 0 : if ((dev->rx_offloads & RTE_ETH_RX_OFFLOAD_TIMESTAMP))
33 : 0 : flags |= NIX_RX_OFFLOAD_TSTAMP_F;
34 : :
35 [ # # ]: 0 : if (!dev->ptype_disable)
36 : 0 : flags |= NIX_RX_OFFLOAD_PTYPE_F;
37 : :
38 [ # # ]: 0 : if (dev->rx_offloads & RTE_ETH_RX_OFFLOAD_SECURITY)
39 : 0 : flags |= NIX_RX_OFFLOAD_SECURITY_F;
40 : :
41 : 0 : return flags;
42 : : }
43 : :
44 : : static uint16_t
45 [ # # ]: 0 : nix_tx_offload_flags(struct rte_eth_dev *eth_dev)
46 : : {
47 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
48 : 0 : uint64_t conf = dev->tx_offloads;
49 : : struct roc_nix *nix = &dev->nix;
50 : : uint16_t flags = 0;
51 : :
52 : : /* Fastpath is dependent on these enums */
53 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_TCP_CKSUM != (1ULL << 52));
54 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_SCTP_CKSUM != (2ULL << 52));
55 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_UDP_CKSUM != (3ULL << 52));
56 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_IP_CKSUM != (1ULL << 54));
57 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_IPV4 != (1ULL << 55));
58 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_OUTER_IP_CKSUM != (1ULL << 58));
59 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_OUTER_IPV4 != (1ULL << 59));
60 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_OUTER_IPV6 != (1ULL << 60));
61 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_OUTER_UDP_CKSUM != (1ULL << 41));
62 : : RTE_BUILD_BUG_ON(RTE_MBUF_L2_LEN_BITS != 7);
63 : : RTE_BUILD_BUG_ON(RTE_MBUF_L3_LEN_BITS != 9);
64 : : RTE_BUILD_BUG_ON(RTE_MBUF_OUTL2_LEN_BITS != 7);
65 : : RTE_BUILD_BUG_ON(RTE_MBUF_OUTL3_LEN_BITS != 9);
66 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, data_off) !=
67 : : offsetof(struct rte_mbuf, buf_addr) + 16);
68 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, ol_flags) !=
69 : : offsetof(struct rte_mbuf, buf_addr) + 24);
70 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, pkt_len) !=
71 : : offsetof(struct rte_mbuf, ol_flags) + 12);
72 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, tx_offload) !=
73 : : offsetof(struct rte_mbuf, pool) + 2 * sizeof(void *));
74 : :
75 [ # # ]: 0 : if (conf & RTE_ETH_TX_OFFLOAD_VLAN_INSERT || conf & RTE_ETH_TX_OFFLOAD_QINQ_INSERT)
76 : : flags |= NIX_TX_OFFLOAD_VLAN_QINQ_F;
77 : :
78 [ # # ]: 0 : if (conf & RTE_ETH_TX_OFFLOAD_OUTER_IPV4_CKSUM || conf & RTE_ETH_TX_OFFLOAD_OUTER_UDP_CKSUM)
79 : 0 : flags |= NIX_TX_OFFLOAD_OL3_OL4_CSUM_F;
80 : :
81 : 0 : if (conf & RTE_ETH_TX_OFFLOAD_IPV4_CKSUM || conf & RTE_ETH_TX_OFFLOAD_TCP_CKSUM ||
82 [ # # ]: 0 : conf & RTE_ETH_TX_OFFLOAD_UDP_CKSUM || conf & RTE_ETH_TX_OFFLOAD_SCTP_CKSUM)
83 : 0 : flags |= NIX_TX_OFFLOAD_L3_L4_CSUM_F;
84 : :
85 [ # # ]: 0 : if (!(conf & RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE))
86 : 0 : flags |= NIX_TX_OFFLOAD_MBUF_NOFF_F;
87 : :
88 [ # # ]: 0 : if (conf & RTE_ETH_TX_OFFLOAD_MULTI_SEGS)
89 : 0 : flags |= NIX_TX_MULTI_SEG_F;
90 : :
91 : : /* Enable Inner checksum for TSO */
92 [ # # ]: 0 : if (conf & RTE_ETH_TX_OFFLOAD_TCP_TSO)
93 : 0 : flags |= (NIX_TX_OFFLOAD_TSO_F | NIX_TX_OFFLOAD_L3_L4_CSUM_F);
94 : :
95 : : /* Enable Inner and Outer checksum for Tunnel TSO */
96 [ # # ]: 0 : if (conf & (RTE_ETH_TX_OFFLOAD_VXLAN_TNL_TSO | RTE_ETH_TX_OFFLOAD_GENEVE_TNL_TSO |
97 : : RTE_ETH_TX_OFFLOAD_GRE_TNL_TSO))
98 : 0 : flags |= (NIX_TX_OFFLOAD_TSO_F | NIX_TX_OFFLOAD_OL3_OL4_CSUM_F |
99 : : NIX_TX_OFFLOAD_L3_L4_CSUM_F);
100 : :
101 [ # # ]: 0 : if ((dev->rx_offloads & RTE_ETH_RX_OFFLOAD_TIMESTAMP))
102 : 0 : flags |= NIX_TX_OFFLOAD_TSTAMP_F;
103 : :
104 [ # # ]: 0 : if (conf & RTE_ETH_TX_OFFLOAD_SECURITY)
105 : 0 : flags |= NIX_TX_OFFLOAD_SECURITY_F;
106 : :
107 [ # # ]: 0 : if (dev->tx_mark)
108 : 0 : flags |= NIX_TX_OFFLOAD_VLAN_QINQ_F;
109 : :
110 [ # # ]: 0 : if (nix->tx_compl_ena)
111 : 0 : flags |= NIX_TX_OFFLOAD_MBUF_NOFF_F;
112 : :
113 : 0 : return flags;
114 : : }
115 : :
116 : : static int
117 [ # # ]: 0 : cn20k_nix_ptypes_set(struct rte_eth_dev *eth_dev, uint32_t ptype_mask)
118 : : {
119 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
120 : :
121 [ # # ]: 0 : if (ptype_mask) {
122 : 0 : dev->rx_offload_flags |= NIX_RX_OFFLOAD_PTYPE_F;
123 : 0 : dev->ptype_disable = 0;
124 : : } else {
125 : 0 : dev->rx_offload_flags &= ~NIX_RX_OFFLOAD_PTYPE_F;
126 : 0 : dev->ptype_disable = 1;
127 : : }
128 : :
129 : 0 : cn20k_eth_set_rx_function(eth_dev);
130 : 0 : return 0;
131 : : }
132 : :
133 : : static void
134 : : nix_form_default_desc(struct cnxk_eth_dev *dev, struct cn20k_eth_txq *txq, uint16_t qid)
135 : : {
136 : : union nix_send_hdr_w0_u send_hdr_w0;
137 : :
138 : : /* Initialize the fields based on basic single segment packet */
139 : 0 : send_hdr_w0.u = 0;
140 : 0 : if (dev->tx_offload_flags & NIX_TX_NEED_EXT_HDR) {
141 : : /* 2(HDR) + 2(EXT_HDR) + 1(SG) + 1(IOVA) = 6/2 - 1 = 2 */
142 : 0 : send_hdr_w0.sizem1 = 2;
143 [ # # # # : 0 : if (dev->tx_offload_flags & NIX_TX_OFFLOAD_TSTAMP_F) {
# # ]
144 : : /* Default: one seg packet would have:
145 : : * 2(HDR) + 2(EXT) + 1(SG) + 1(IOVA) + 2(MEM)
146 : : * => 8/2 - 1 = 3
147 : : */
148 : 0 : send_hdr_w0.sizem1 = 3;
149 : :
150 : : /* To calculate the offset for send_mem,
151 : : * send_hdr->w0.sizem1 * 2
152 : : */
153 : 0 : txq->ts_mem = dev->tstamp.tx_tstamp_iova;
154 : : }
155 : : } else {
156 : : /* 2(HDR) + 1(SG) + 1(IOVA) = 4/2 - 1 = 1 */
157 : 0 : send_hdr_w0.sizem1 = 1;
158 : : }
159 : 0 : send_hdr_w0.sq = qid;
160 : 0 : txq->send_hdr_w0 = send_hdr_w0.u;
161 : : rte_wmb();
162 : : }
163 : :
164 : : static int
165 : 0 : cn20k_nix_tx_compl_setup(struct cnxk_eth_dev *dev, struct cn20k_eth_txq *txq, struct roc_nix_sq *sq,
166 : : uint16_t nb_desc)
167 : : {
168 : : struct roc_nix_cq *cq;
169 : :
170 : 0 : cq = &dev->cqs[sq->cqid];
171 : 0 : txq->tx_compl.desc_base = (uintptr_t)cq->desc_base;
172 : 0 : txq->tx_compl.cq_door = cq->door;
173 : 0 : txq->tx_compl.cq_status = cq->status;
174 : 0 : txq->tx_compl.wdata = cq->wdata;
175 : 0 : txq->tx_compl.head = cq->head;
176 : 0 : txq->tx_compl.qmask = cq->qmask;
177 : : /* Total array size holding buffers is equal to
178 : : * number of entries in cq and sq
179 : : * max buffer in array = desc in cq + desc in sq
180 : : */
181 : 0 : txq->tx_compl.nb_desc_mask = (2 * rte_align32pow2(nb_desc)) - 1;
182 : 0 : txq->tx_compl.ena = true;
183 : :
184 : 0 : txq->tx_compl.ptr = (struct rte_mbuf **)plt_zmalloc(txq->tx_compl.nb_desc_mask *
185 : : sizeof(struct rte_mbuf *), 0);
186 [ # # ]: 0 : if (!txq->tx_compl.ptr)
187 : 0 : return -1;
188 : :
189 : : return 0;
190 : : }
191 : :
192 : : static void
193 : 0 : cn20k_nix_tx_queue_release(struct rte_eth_dev *eth_dev, uint16_t qid)
194 : : {
195 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
196 : : struct roc_nix *nix = &dev->nix;
197 : : struct cn20k_eth_txq *txq;
198 : :
199 : 0 : cnxk_nix_tx_queue_release(eth_dev, qid);
200 : 0 : txq = eth_dev->data->tx_queues[qid];
201 : :
202 [ # # ]: 0 : if (nix->tx_compl_ena)
203 : 0 : plt_free(txq->tx_compl.ptr);
204 : 0 : }
205 : :
206 : : static int
207 : 0 : cn20k_nix_tx_queue_setup(struct rte_eth_dev *eth_dev, uint16_t qid, uint16_t nb_desc,
208 : : unsigned int socket, const struct rte_eth_txconf *tx_conf)
209 : : {
210 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
211 : 0 : struct roc_nix *nix = &dev->nix;
212 : : uint64_t mark_fmt, mark_flag;
213 : : struct roc_cpt_lf *inl_lf;
214 : : struct cn20k_eth_txq *txq;
215 : : struct roc_nix_sq *sq;
216 : : uint16_t crypto_qid;
217 : : int rc;
218 : :
219 : : RTE_SET_USED(socket);
220 : :
221 : : /* Common Tx queue setup */
222 : 0 : rc = cnxk_nix_tx_queue_setup(eth_dev, qid, nb_desc, sizeof(struct cn20k_eth_txq), tx_conf);
223 [ # # ]: 0 : if (rc)
224 : : return rc;
225 : :
226 : 0 : sq = &dev->sqs[qid];
227 : : /* Update fast path queue */
228 : 0 : txq = eth_dev->data->tx_queues[qid];
229 : 0 : txq->fc_mem = sq->fc;
230 [ # # ]: 0 : if (nix->tx_compl_ena) {
231 : 0 : rc = cn20k_nix_tx_compl_setup(dev, txq, sq, nb_desc);
232 [ # # ]: 0 : if (rc)
233 : : return rc;
234 : : }
235 : :
236 : : /* Set Txq flag for MT_LOCKFREE */
237 : 0 : txq->flag = !!(dev->tx_offloads & RTE_ETH_TX_OFFLOAD_MT_LOCKFREE);
238 : :
239 : : /* Store lmt base in tx queue for easy access */
240 : 0 : txq->lmt_base = nix->lmt_base;
241 : 0 : txq->io_addr = sq->io_addr;
242 : 0 : txq->nb_sqb_bufs_adj = sq->nb_sqb_bufs_adj;
243 : 0 : txq->sqes_per_sqb_log2 = sq->sqes_per_sqb_log2;
244 : :
245 : : /* Fetch CPT LF info for outbound if present */
246 [ # # ]: 0 : if (dev->outb.lf_base) {
247 : 0 : crypto_qid = qid % dev->outb.nb_crypto_qs;
248 : 0 : inl_lf = dev->outb.lf_base + crypto_qid;
249 : :
250 : 0 : txq->cpt_io_addr = inl_lf->io_addr;
251 : 0 : txq->cpt_fc = inl_lf->fc_addr;
252 : 0 : txq->cpt_fc_sw = (int32_t *)((uintptr_t)dev->outb.fc_sw_mem +
253 : 0 : crypto_qid * RTE_CACHE_LINE_SIZE);
254 : :
255 : 0 : txq->cpt_desc = inl_lf->nb_desc * 0.7;
256 : 0 : txq->sa_base = (uint64_t)dev->outb.sa_base;
257 : 0 : txq->sa_base |= (uint64_t)eth_dev->data->port_id;
258 : : PLT_STATIC_ASSERT(BIT_ULL(16) == ROC_NIX_INL_SA_BASE_ALIGN);
259 : : }
260 : :
261 : : /* Restore marking flag from roc */
262 : 0 : mark_fmt = roc_nix_tm_mark_format_get(nix, &mark_flag);
263 : 0 : txq->mark_flag = mark_flag & CNXK_TM_MARK_MASK;
264 [ # # ]: 0 : txq->mark_fmt = mark_fmt & CNXK_TX_MARK_FMT_MASK;
265 : :
266 : : nix_form_default_desc(dev, txq, qid);
267 : 0 : txq->lso_tun_fmt = dev->lso_tun_fmt;
268 : 0 : return 0;
269 : : }
270 : :
271 : : static int
272 [ # # ]: 0 : cn20k_nix_rx_queue_setup(struct rte_eth_dev *eth_dev, uint16_t qid, uint16_t nb_desc,
273 : : unsigned int socket, const struct rte_eth_rxconf *rx_conf,
274 : : struct rte_mempool *mp)
275 : : {
276 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
277 : : struct cn20k_eth_rxq *rxq;
278 : : struct roc_nix_rq *rq;
279 : : struct roc_nix_cq *cq;
280 : : int rc;
281 : :
282 : : RTE_SET_USED(socket);
283 : :
284 : : /* CQ Errata needs min 4K ring */
285 [ # # ]: 0 : if (dev->cq_min_4k && nb_desc < 4096)
286 : : nb_desc = 4096;
287 : :
288 : : /* Common Rx queue setup */
289 : 0 : rc = cnxk_nix_rx_queue_setup(eth_dev, qid, nb_desc, sizeof(struct cn20k_eth_rxq), rx_conf,
290 : : mp);
291 [ # # ]: 0 : if (rc)
292 : : return rc;
293 : :
294 : : /* Do initial mtu setup for RQ0 before device start */
295 [ # # ]: 0 : if (!qid) {
296 : 0 : rc = nix_recalc_mtu(eth_dev);
297 [ # # ]: 0 : if (rc)
298 : : return rc;
299 : :
300 : : /* Update offload flags */
301 : 0 : dev->rx_offload_flags = nix_rx_offload_flags(eth_dev);
302 : 0 : dev->tx_offload_flags = nix_tx_offload_flags(eth_dev);
303 : : }
304 : :
305 : 0 : rq = &dev->rqs[qid];
306 : 0 : cq = &dev->cqs[qid];
307 : :
308 : : /* Update fast path queue */
309 : 0 : rxq = eth_dev->data->rx_queues[qid];
310 : 0 : rxq->rq = qid;
311 : 0 : rxq->desc = (uintptr_t)cq->desc_base;
312 : 0 : rxq->cq_door = cq->door;
313 : 0 : rxq->cq_status = cq->status;
314 : 0 : rxq->wdata = cq->wdata;
315 : 0 : rxq->head = cq->head;
316 : 0 : rxq->qmask = cq->qmask;
317 : 0 : rxq->tstamp = &dev->tstamp;
318 : :
319 : : /* Data offset from data to start of mbuf is first_skip */
320 : 0 : rxq->data_off = rq->first_skip;
321 : 0 : rxq->mbuf_initializer = cnxk_nix_rxq_mbuf_setup(dev);
322 : :
323 : : /* Setup security related info */
324 [ # # ]: 0 : if (dev->rx_offload_flags & NIX_RX_OFFLOAD_SECURITY_F) {
325 : 0 : rxq->lmt_base = dev->nix.lmt_base;
326 : 0 : rxq->sa_base = roc_nix_inl_inb_sa_base_get(&dev->nix, dev->inb.inl_dev);
327 : : }
328 : :
329 : : /* Lookup mem */
330 : 0 : rxq->lookup_mem = cnxk_nix_fastpath_lookup_mem_get();
331 : 0 : return 0;
332 : : }
333 : :
334 : : static void
335 : 0 : cn20k_nix_rx_queue_meta_aura_update(struct rte_eth_dev *eth_dev)
336 : : {
337 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
338 : : struct cnxk_eth_rxq_sp *rxq_sp;
339 : : struct cn20k_eth_rxq *rxq;
340 : : struct roc_nix_rq *rq;
341 : : int i;
342 : :
343 : : /* Update Aura handle for fastpath rx queues */
344 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_rx_queues; i++) {
345 : 0 : rq = &dev->rqs[i];
346 : 0 : rxq = eth_dev->data->rx_queues[i];
347 : 0 : rxq->meta_aura = rq->meta_aura_handle;
348 : 0 : rxq->meta_pool = dev->nix.meta_mempool;
349 : : /* Assume meta packet from normal aura if meta aura is not setup
350 : : */
351 [ # # ]: 0 : if (!rxq->meta_aura) {
352 : : rxq_sp = cnxk_eth_rxq_to_sp(rxq);
353 : 0 : rxq->meta_aura = rxq_sp->qconf.mp->pool_id;
354 : 0 : rxq->meta_pool = (uintptr_t)rxq_sp->qconf.mp;
355 : : }
356 : : }
357 : : /* Store mempool in lookup mem */
358 : 0 : cnxk_nix_lookup_mem_metapool_set(dev);
359 : 0 : }
360 : :
361 : : static int
362 : 0 : cn20k_nix_tx_queue_stop(struct rte_eth_dev *eth_dev, uint16_t qidx)
363 : : {
364 : 0 : struct cn20k_eth_txq *txq = eth_dev->data->tx_queues[qidx];
365 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
366 : 0 : uint16_t flags = dev->tx_offload_flags;
367 : 0 : struct roc_nix *nix = &dev->nix;
368 : 0 : uint32_t head = 0, tail = 0;
369 : : int rc;
370 : :
371 : 0 : rc = cnxk_nix_tx_queue_stop(eth_dev, qidx);
372 [ # # ]: 0 : if (rc)
373 : : return rc;
374 : :
375 : : /* Clear fc cache pkts to trigger worker stop */
376 : 0 : txq->fc_cache_pkts = 0;
377 : :
378 [ # # # # ]: 0 : if ((flags & NIX_TX_OFFLOAD_MBUF_NOFF_F) && txq->tx_compl.ena) {
379 : 0 : struct roc_nix_sq *sq = &dev->sqs[qidx];
380 : : do {
381 : 0 : handle_tx_completion_pkts(txq, flags & NIX_TX_VWQE_F);
382 : : /* Check if SQ is empty */
383 : 0 : roc_nix_sq_head_tail_get(nix, sq->qid, &head, &tail);
384 [ # # ]: 0 : if (head != tail)
385 : 0 : continue;
386 : :
387 : : /* Check if completion CQ is empty */
388 : 0 : roc_nix_cq_head_tail_get(nix, sq->cqid, &head, &tail);
389 [ # # ]: 0 : } while (head != tail);
390 : : }
391 : :
392 : : return 0;
393 : : }
394 : :
395 : : static int
396 : 0 : cn20k_nix_configure(struct rte_eth_dev *eth_dev)
397 : : {
398 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
399 : : int rc;
400 : :
401 : : /* Common nix configure */
402 : 0 : rc = cnxk_nix_configure(eth_dev);
403 [ # # ]: 0 : if (rc)
404 : : return rc;
405 : :
406 : : /* Update offload flags */
407 : 0 : dev->rx_offload_flags = nix_rx_offload_flags(eth_dev);
408 : 0 : dev->tx_offload_flags = nix_tx_offload_flags(eth_dev);
409 : :
410 : : /* reset reassembly dynfield/flag offset */
411 : 0 : dev->reass_dynfield_off = -1;
412 : 0 : dev->reass_dynflag_bit = -1;
413 : :
414 : 0 : plt_nix_dbg("Configured port%d platform specific rx_offload_flags=%x"
415 : : " tx_offload_flags=0x%x",
416 : : eth_dev->data->port_id, dev->rx_offload_flags, dev->tx_offload_flags);
417 : 0 : return 0;
418 : : }
419 : :
420 : : /* Function to enable ptp config for VFs */
421 : : static void
422 : 0 : nix_ptp_enable_vf(struct rte_eth_dev *eth_dev)
423 : : {
424 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
425 : :
426 [ # # ]: 0 : if (nix_recalc_mtu(eth_dev))
427 : 0 : plt_err("Failed to set MTU size for ptp");
428 : :
429 : 0 : dev->rx_offload_flags |= NIX_RX_OFFLOAD_TSTAMP_F;
430 : :
431 : : /* Setting up the function pointers as per new offload flags */
432 : 0 : cn20k_eth_set_rx_function(eth_dev);
433 : 0 : cn20k_eth_set_tx_function(eth_dev);
434 : 0 : }
435 : :
436 : : static uint16_t
437 : 0 : nix_ptp_vf_burst(void *queue, struct rte_mbuf **mbufs, uint16_t pkts)
438 : : {
439 : : struct cn20k_eth_rxq *rxq = queue;
440 : : struct cnxk_eth_rxq_sp *rxq_sp;
441 : : struct rte_eth_dev *eth_dev;
442 : :
443 : : RTE_SET_USED(mbufs);
444 : : RTE_SET_USED(pkts);
445 : :
446 : : rxq_sp = cnxk_eth_rxq_to_sp(rxq);
447 : 0 : eth_dev = rxq_sp->dev->eth_dev;
448 : 0 : nix_ptp_enable_vf(eth_dev);
449 : :
450 : 0 : return 0;
451 : : }
452 : :
453 : : static int
454 : 0 : cn20k_nix_ptp_info_update_cb(struct roc_nix *nix, bool ptp_en)
455 : : {
456 : : struct cnxk_eth_dev *dev = (struct cnxk_eth_dev *)nix;
457 : : struct rte_eth_dev *eth_dev;
458 : : struct cn20k_eth_rxq *rxq;
459 : : int i;
460 : :
461 [ # # ]: 0 : if (!dev)
462 : : return -EINVAL;
463 : :
464 : 0 : eth_dev = dev->eth_dev;
465 [ # # ]: 0 : if (!eth_dev)
466 : : return -EINVAL;
467 : :
468 : 0 : dev->ptp_en = ptp_en;
469 : :
470 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_rx_queues; i++) {
471 : 0 : rxq = eth_dev->data->rx_queues[i];
472 : 0 : rxq->mbuf_initializer = cnxk_nix_rxq_mbuf_setup(dev);
473 : : }
474 : :
475 [ # # # # : 0 : if (roc_nix_is_vf_or_sdp(nix) && !(roc_nix_is_sdp(nix)) && !(roc_nix_is_lbk(nix))) {
# # ]
476 : : /* In case of VF, setting of MTU cannot be done directly in this
477 : : * function as this is running as part of MBOX request(PF->VF)
478 : : * and MTU setting also requires MBOX message to be
479 : : * sent(VF->PF)
480 : : */
481 : 0 : eth_dev->rx_pkt_burst = nix_ptp_vf_burst;
482 : : rte_mb();
483 : : }
484 : :
485 : : return 0;
486 : : }
487 : :
488 : : static int
489 : 0 : cn20k_nix_timesync_enable(struct rte_eth_dev *eth_dev)
490 : : {
491 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
492 : : int i, rc;
493 : :
494 : 0 : rc = cnxk_nix_timesync_enable(eth_dev);
495 [ # # ]: 0 : if (rc)
496 : : return rc;
497 : :
498 : 0 : dev->rx_offload_flags |= NIX_RX_OFFLOAD_TSTAMP_F;
499 : 0 : dev->tx_offload_flags |= NIX_TX_OFFLOAD_TSTAMP_F;
500 : :
501 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_tx_queues; i++)
502 [ # # ]: 0 : nix_form_default_desc(dev, eth_dev->data->tx_queues[i], i);
503 : :
504 : : /* Setting up the rx[tx]_offload_flags due to change
505 : : * in rx[tx]_offloads.
506 : : */
507 : 0 : cn20k_eth_set_rx_function(eth_dev);
508 : 0 : cn20k_eth_set_tx_function(eth_dev);
509 : 0 : return 0;
510 : : }
511 : :
512 : : static int
513 : 0 : cn20k_nix_timesync_disable(struct rte_eth_dev *eth_dev)
514 : : {
515 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
516 : : int i, rc;
517 : :
518 : 0 : rc = cnxk_nix_timesync_disable(eth_dev);
519 [ # # ]: 0 : if (rc)
520 : : return rc;
521 : :
522 : 0 : dev->rx_offload_flags &= ~NIX_RX_OFFLOAD_TSTAMP_F;
523 : 0 : dev->tx_offload_flags &= ~NIX_TX_OFFLOAD_TSTAMP_F;
524 : :
525 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_tx_queues; i++)
526 [ # # ]: 0 : nix_form_default_desc(dev, eth_dev->data->tx_queues[i], i);
527 : :
528 : : /* Setting up the rx[tx]_offload_flags due to change
529 : : * in rx[tx]_offloads.
530 : : */
531 : 0 : cn20k_eth_set_rx_function(eth_dev);
532 : 0 : cn20k_eth_set_tx_function(eth_dev);
533 : 0 : return 0;
534 : : }
535 : :
536 : : static int
537 [ # # ]: 0 : cn20k_nix_timesync_read_tx_timestamp(struct rte_eth_dev *eth_dev, struct timespec *timestamp)
538 : : {
539 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
540 : : struct cnxk_timesync_info *tstamp = &dev->tstamp;
541 : : uint64_t ns;
542 : :
543 [ # # ]: 0 : if (*tstamp->tx_tstamp == 0)
544 : : return -EINVAL;
545 : :
546 : 0 : *tstamp->tx_tstamp =
547 [ # # ]: 0 : ((*tstamp->tx_tstamp >> 32) * NSEC_PER_SEC) + (*tstamp->tx_tstamp & 0xFFFFFFFFUL);
548 : : ns = rte_timecounter_update(&dev->tx_tstamp_tc, *tstamp->tx_tstamp);
549 : 0 : *timestamp = rte_ns_to_timespec(ns);
550 : 0 : *tstamp->tx_tstamp = 0;
551 : : rte_wmb();
552 : :
553 : 0 : return 0;
554 : : }
555 : :
556 : : static int
557 : 0 : cn20k_nix_dev_start(struct rte_eth_dev *eth_dev)
558 : : {
559 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
560 : 0 : struct roc_nix *nix = &dev->nix;
561 : : int rc;
562 : :
563 : : /* Common eth dev start */
564 : 0 : rc = cnxk_nix_dev_start(eth_dev);
565 [ # # ]: 0 : if (rc)
566 : : return rc;
567 : :
568 : : /* Update VF about data off shifted by 8 bytes if PTP already
569 : : * enabled in PF owning this VF
570 : : */
571 [ # # # # : 0 : if (dev->ptp_en && (!roc_nix_is_pf(nix) && (!roc_nix_is_sdp(nix))))
# # ]
572 : 0 : nix_ptp_enable_vf(eth_dev);
573 : :
574 : : /* Setting up the rx[tx]_offload_flags due to change
575 : : * in rx[tx]_offloads.
576 : : */
577 : 0 : dev->rx_offload_flags |= nix_rx_offload_flags(eth_dev);
578 : 0 : dev->tx_offload_flags |= nix_tx_offload_flags(eth_dev);
579 : :
580 [ # # ]: 0 : if (dev->rx_offload_flags & NIX_RX_OFFLOAD_SECURITY_F)
581 : 0 : cn20k_nix_rx_queue_meta_aura_update(eth_dev);
582 : :
583 : : /* Set flags for Rx Inject feature */
584 [ # # ]: 0 : if (roc_idev_nix_rx_inject_get(nix->port_id))
585 : 0 : dev->rx_offload_flags |= NIX_RX_SEC_REASSEMBLY_F;
586 : :
587 : 0 : cn20k_eth_set_tx_function(eth_dev);
588 : 0 : cn20k_eth_set_rx_function(eth_dev);
589 : 0 : return 0;
590 : : }
591 : :
592 : : static int
593 [ # # ]: 0 : cn20k_nix_reassembly_capability_get(struct rte_eth_dev *eth_dev,
594 : : struct rte_eth_ip_reassembly_params *reassembly_capa)
595 : : {
596 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
597 : : int rc = -ENOTSUP;
598 : : RTE_SET_USED(eth_dev);
599 : :
600 [ # # ]: 0 : if (!roc_feature_nix_has_reass())
601 : : return -ENOTSUP;
602 : :
603 [ # # ]: 0 : if (dev->rx_offloads & RTE_ETH_RX_OFFLOAD_SECURITY) {
604 : 0 : reassembly_capa->timeout_ms = 60 * 1000;
605 : 0 : reassembly_capa->max_frags = 4;
606 : 0 : reassembly_capa->flags =
607 : : RTE_ETH_DEV_REASSEMBLY_F_IPV4 | RTE_ETH_DEV_REASSEMBLY_F_IPV6;
608 : : rc = 0;
609 : : }
610 : :
611 : : return rc;
612 : : }
613 : :
614 : : static int
615 : 0 : cn20k_nix_reassembly_conf_get(struct rte_eth_dev *eth_dev,
616 : : struct rte_eth_ip_reassembly_params *conf)
617 : : {
618 : : RTE_SET_USED(eth_dev);
619 : : RTE_SET_USED(conf);
620 : 0 : return -ENOTSUP;
621 : : }
622 : :
623 : : static int
624 [ # # ]: 0 : cn20k_nix_reassembly_conf_set(struct rte_eth_dev *eth_dev,
625 : : const struct rte_eth_ip_reassembly_params *conf)
626 : : {
627 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
628 : : int rc = 0;
629 : :
630 [ # # ]: 0 : if (!roc_feature_nix_has_reass())
631 : : return -ENOTSUP;
632 : :
633 [ # # ]: 0 : if (!conf->flags) {
634 : : /* Clear offload flags on disable */
635 [ # # ]: 0 : if (!dev->inb.nb_oop)
636 : 0 : dev->rx_offload_flags &= ~NIX_RX_REAS_F;
637 : 0 : dev->inb.reass_en = false;
638 : 0 : return 0;
639 : : }
640 : :
641 : 0 : rc = roc_nix_reassembly_configure(conf->timeout_ms, conf->max_frags);
642 [ # # # # ]: 0 : if (!rc && dev->rx_offloads & RTE_ETH_RX_OFFLOAD_SECURITY) {
643 : 0 : dev->rx_offload_flags |= NIX_RX_REAS_F;
644 : 0 : dev->inb.reass_en = true;
645 : : }
646 : :
647 : : return rc;
648 : : }
649 : :
650 : : static int
651 : : cn20k_nix_rx_avail_get(struct cn20k_eth_rxq *rxq)
652 : : {
653 : : uint32_t qmask = rxq->qmask;
654 : : uint64_t reg, head, tail;
655 : : int available;
656 : :
657 : : /* Use LDADDA version to avoid reorder */
658 : : reg = roc_atomic64_add_sync(rxq->wdata, rxq->cq_status);
659 : : /* CQ_OP_STATUS operation error */
660 : : if (reg & BIT_ULL(NIX_CQ_OP_STAT_OP_ERR) || reg & BIT_ULL(NIX_CQ_OP_STAT_CQ_ERR))
661 : : return 0;
662 : : tail = reg & 0xFFFFF;
663 : : head = (reg >> 20) & 0xFFFFF;
664 : : if (tail < head)
665 : : available = tail - head + qmask + 1;
666 : : else
667 : : available = tail - head;
668 : :
669 : : return available;
670 : : }
671 : :
672 : : static int
673 : 0 : cn20k_rx_descriptor_dump(const struct rte_eth_dev *eth_dev, uint16_t qid, uint16_t offset,
674 : : uint16_t num, FILE *file)
675 : : {
676 : : struct cn20k_eth_rxq *rxq = eth_dev->data->rx_queues[qid];
677 : : const uint64_t data_off = rxq->data_off;
678 : : const uint32_t qmask = rxq->qmask;
679 : : const uintptr_t desc = rxq->desc;
680 : : struct cpt_parse_hdr_s *cpth;
681 : : uint32_t head = rxq->head;
682 : : struct nix_cqe_hdr_s *cq;
683 : : uint16_t count = 0;
684 : : int available_pkts;
685 : : uint64_t cq_w1;
686 : :
687 : : available_pkts = cn20k_nix_rx_avail_get(rxq);
688 : :
689 [ # # ]: 0 : if ((offset + num - 1) >= available_pkts) {
690 : 0 : plt_err("Invalid BD num=%u", num);
691 : 0 : return -EINVAL;
692 : : }
693 : :
694 : : while (count < num) {
695 : : cq = (struct nix_cqe_hdr_s *)(desc + CQE_SZ(head) + count + offset);
696 : : cq_w1 = *((const uint64_t *)cq + 1);
697 : : if (cq_w1 & BIT(11)) {
698 : : rte_iova_t buff = *((rte_iova_t *)((uint64_t *)cq + 9));
699 : : struct rte_mbuf *mbuf = (struct rte_mbuf *)(buff - data_off);
700 : : cpth = (struct cpt_parse_hdr_s *)((uintptr_t)mbuf + (uint16_t)data_off);
701 : : roc_cpt_parse_hdr_dump(file, cpth);
702 : : } else {
703 : : roc_nix_cqe_dump(file, cq);
704 : : }
705 : :
706 : : count++;
707 : : head &= qmask;
708 : : }
709 : : return 0;
710 : : }
711 : :
712 : : static int
713 : 0 : cn20k_nix_tm_mark_vlan_dei(struct rte_eth_dev *eth_dev, int mark_green, int mark_yellow,
714 : : int mark_red, struct rte_tm_error *error)
715 : : {
716 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
717 : 0 : struct roc_nix *roc_nix = &dev->nix;
718 : : uint64_t mark_fmt, mark_flag;
719 : : int rc, i;
720 : :
721 : 0 : rc = cnxk_nix_tm_mark_vlan_dei(eth_dev, mark_green, mark_yellow, mark_red, error);
722 : :
723 [ # # ]: 0 : if (rc)
724 : 0 : goto exit;
725 : :
726 : 0 : mark_fmt = roc_nix_tm_mark_format_get(roc_nix, &mark_flag);
727 [ # # ]: 0 : if (mark_flag) {
728 : 0 : dev->tx_offload_flags |= NIX_TX_OFFLOAD_VLAN_QINQ_F;
729 : 0 : dev->tx_mark = true;
730 : : } else {
731 : 0 : dev->tx_mark = false;
732 [ # # ]: 0 : if (!(dev->tx_offloads & RTE_ETH_TX_OFFLOAD_VLAN_INSERT ||
733 : : dev->tx_offloads & RTE_ETH_TX_OFFLOAD_QINQ_INSERT))
734 : 0 : dev->tx_offload_flags &= ~NIX_TX_OFFLOAD_VLAN_QINQ_F;
735 : : }
736 : :
737 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_tx_queues; i++) {
738 : 0 : struct cn20k_eth_txq *txq = eth_dev->data->tx_queues[i];
739 : :
740 : 0 : txq->mark_flag = mark_flag & CNXK_TM_MARK_MASK;
741 : 0 : txq->mark_fmt = mark_fmt & CNXK_TX_MARK_FMT_MASK;
742 : : }
743 : 0 : cn20k_eth_set_tx_function(eth_dev);
744 : 0 : exit:
745 : 0 : return rc;
746 : : }
747 : :
748 : : static int
749 : 0 : cn20k_nix_tm_mark_ip_ecn(struct rte_eth_dev *eth_dev, int mark_green, int mark_yellow, int mark_red,
750 : : struct rte_tm_error *error)
751 : : {
752 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
753 : 0 : struct roc_nix *roc_nix = &dev->nix;
754 : : uint64_t mark_fmt, mark_flag;
755 : : int rc, i;
756 : :
757 : 0 : rc = cnxk_nix_tm_mark_ip_ecn(eth_dev, mark_green, mark_yellow, mark_red, error);
758 [ # # ]: 0 : if (rc)
759 : 0 : goto exit;
760 : :
761 : 0 : mark_fmt = roc_nix_tm_mark_format_get(roc_nix, &mark_flag);
762 [ # # ]: 0 : if (mark_flag) {
763 : 0 : dev->tx_offload_flags |= NIX_TX_OFFLOAD_VLAN_QINQ_F;
764 : 0 : dev->tx_mark = true;
765 : : } else {
766 : 0 : dev->tx_mark = false;
767 [ # # ]: 0 : if (!(dev->tx_offloads & RTE_ETH_TX_OFFLOAD_VLAN_INSERT ||
768 : : dev->tx_offloads & RTE_ETH_TX_OFFLOAD_QINQ_INSERT))
769 : 0 : dev->tx_offload_flags &= ~NIX_TX_OFFLOAD_VLAN_QINQ_F;
770 : : }
771 : :
772 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_tx_queues; i++) {
773 : 0 : struct cn20k_eth_txq *txq = eth_dev->data->tx_queues[i];
774 : :
775 : 0 : txq->mark_flag = mark_flag & CNXK_TM_MARK_MASK;
776 : 0 : txq->mark_fmt = mark_fmt & CNXK_TX_MARK_FMT_MASK;
777 : : }
778 : 0 : cn20k_eth_set_tx_function(eth_dev);
779 : 0 : exit:
780 : 0 : return rc;
781 : : }
782 : :
783 : : static int
784 : 0 : cn20k_nix_tm_mark_ip_dscp(struct rte_eth_dev *eth_dev, int mark_green, int mark_yellow,
785 : : int mark_red, struct rte_tm_error *error)
786 : : {
787 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
788 : 0 : struct roc_nix *roc_nix = &dev->nix;
789 : : uint64_t mark_fmt, mark_flag;
790 : : int rc, i;
791 : :
792 : 0 : rc = cnxk_nix_tm_mark_ip_dscp(eth_dev, mark_green, mark_yellow, mark_red, error);
793 [ # # ]: 0 : if (rc)
794 : 0 : goto exit;
795 : :
796 : 0 : mark_fmt = roc_nix_tm_mark_format_get(roc_nix, &mark_flag);
797 [ # # ]: 0 : if (mark_flag) {
798 : 0 : dev->tx_offload_flags |= NIX_TX_OFFLOAD_VLAN_QINQ_F;
799 : 0 : dev->tx_mark = true;
800 : : } else {
801 : 0 : dev->tx_mark = false;
802 [ # # ]: 0 : if (!(dev->tx_offloads & RTE_ETH_TX_OFFLOAD_VLAN_INSERT ||
803 : : dev->tx_offloads & RTE_ETH_TX_OFFLOAD_QINQ_INSERT))
804 : 0 : dev->tx_offload_flags &= ~NIX_TX_OFFLOAD_VLAN_QINQ_F;
805 : : }
806 : :
807 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_tx_queues; i++) {
808 : 0 : struct cn20k_eth_txq *txq = eth_dev->data->tx_queues[i];
809 : :
810 : 0 : txq->mark_flag = mark_flag & CNXK_TM_MARK_MASK;
811 : 0 : txq->mark_fmt = mark_fmt & CNXK_TX_MARK_FMT_MASK;
812 : : }
813 : 0 : cn20k_eth_set_tx_function(eth_dev);
814 : 0 : exit:
815 : 0 : return rc;
816 : : }
817 : :
818 : : /* Update platform specific eth dev ops */
819 : : static void
820 : 0 : nix_eth_dev_ops_override(void)
821 : : {
822 : : static int init_once;
823 : :
824 [ # # ]: 0 : if (init_once)
825 : : return;
826 : 0 : init_once = 1;
827 : :
828 : : /* Update platform specific ops */
829 : 0 : cnxk_eth_dev_ops.dev_configure = cn20k_nix_configure;
830 : 0 : cnxk_eth_dev_ops.tx_queue_setup = cn20k_nix_tx_queue_setup;
831 : 0 : cnxk_eth_dev_ops.rx_queue_setup = cn20k_nix_rx_queue_setup;
832 : 0 : cnxk_eth_dev_ops.tx_queue_release = cn20k_nix_tx_queue_release;
833 : 0 : cnxk_eth_dev_ops.tx_queue_stop = cn20k_nix_tx_queue_stop;
834 : 0 : cnxk_eth_dev_ops.dev_start = cn20k_nix_dev_start;
835 : 0 : cnxk_eth_dev_ops.dev_ptypes_set = cn20k_nix_ptypes_set;
836 : 0 : cnxk_eth_dev_ops.timesync_enable = cn20k_nix_timesync_enable;
837 : 0 : cnxk_eth_dev_ops.timesync_disable = cn20k_nix_timesync_disable;
838 : 0 : cnxk_eth_dev_ops.timesync_read_tx_timestamp = cn20k_nix_timesync_read_tx_timestamp;
839 : 0 : cnxk_eth_dev_ops.ip_reassembly_capability_get = cn20k_nix_reassembly_capability_get;
840 : 0 : cnxk_eth_dev_ops.ip_reassembly_conf_get = cn20k_nix_reassembly_conf_get;
841 : 0 : cnxk_eth_dev_ops.ip_reassembly_conf_set = cn20k_nix_reassembly_conf_set;
842 : 0 : cnxk_eth_dev_ops.eth_rx_descriptor_dump = cn20k_rx_descriptor_dump;
843 : : }
844 : :
845 : : /* Update platform specific tm ops */
846 : : static void
847 : : nix_tm_ops_override(void)
848 : : {
849 : : static int init_once;
850 : :
851 [ # # ]: 0 : if (init_once)
852 : : return;
853 : 0 : init_once = 1;
854 : :
855 : : /* Update platform specific ops */
856 : 0 : cnxk_tm_ops.mark_vlan_dei = cn20k_nix_tm_mark_vlan_dei;
857 : 0 : cnxk_tm_ops.mark_ip_ecn = cn20k_nix_tm_mark_ip_ecn;
858 : 0 : cnxk_tm_ops.mark_ip_dscp = cn20k_nix_tm_mark_ip_dscp;
859 : : }
860 : :
861 : : static void
862 : : npc_flow_ops_override(void)
863 : : {
864 : : static int init_once;
865 : :
866 [ # # ]: 0 : if (init_once)
867 : : return;
868 : 0 : init_once = 1;
869 : :
870 : : /* Update platform specific ops */
871 : 0 : cnxk_flow_ops.create = cn20k_flow_create;
872 : 0 : cnxk_flow_ops.destroy = cn20k_flow_destroy;
873 : 0 : cnxk_flow_ops.info_get = cn20k_flow_info_get;
874 : : }
875 : :
876 : : static int
877 : 0 : cn20k_nix_remove(struct rte_pci_device *pci_dev)
878 : : {
879 : 0 : return cnxk_nix_remove(pci_dev);
880 : : }
881 : :
882 : : static int
883 : 0 : cn20k_nix_probe(struct rte_pci_driver *pci_drv, struct rte_pci_device *pci_dev)
884 : : {
885 : : struct rte_eth_dev *eth_dev;
886 : : struct cnxk_eth_dev *dev;
887 : : int rc;
888 : :
889 : 0 : rc = roc_plt_init();
890 [ # # ]: 0 : if (rc) {
891 : 0 : plt_err("Failed to initialize platform model, rc=%d", rc);
892 : 0 : return rc;
893 : : }
894 : :
895 : 0 : nix_eth_dev_ops_override();
896 : : nix_tm_ops_override();
897 : : npc_flow_ops_override();
898 : :
899 : : /* Common probe */
900 : 0 : rc = cnxk_nix_probe(pci_drv, pci_dev);
901 [ # # ]: 0 : if (rc)
902 : : return rc;
903 : :
904 : : /* Find eth dev allocated */
905 : 0 : eth_dev = rte_eth_dev_allocated(pci_dev->device.name);
906 [ # # ]: 0 : if (!eth_dev) {
907 : : /* Ignore if ethdev is in mid of detach state in secondary */
908 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY)
909 : : return 0;
910 : 0 : return -ENOENT;
911 : : }
912 : :
913 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY) {
914 : : /* Setup callbacks for secondary process */
915 : 0 : cn20k_eth_set_tx_function(eth_dev);
916 : 0 : cn20k_eth_set_rx_function(eth_dev);
917 : 0 : return 0;
918 : : }
919 : :
920 : : dev = cnxk_eth_pmd_priv(eth_dev);
921 : :
922 : : /* Register up msg callbacks for PTP information */
923 : 0 : roc_nix_ptp_info_cb_register(&dev->nix, cn20k_nix_ptp_info_update_cb);
924 : :
925 : 0 : return 0;
926 : : }
927 : :
928 : : static const struct rte_pci_id cn20k_pci_nix_map[] = {
929 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN20KA, PCI_DEVID_CNXK_RVU_PF),
930 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN20KA, PCI_DEVID_CNXK_RVU_VF),
931 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN20KA, PCI_DEVID_CNXK_RVU_AF_VF),
932 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN20KA, PCI_DEVID_CNXK_RVU_SDP_VF),
933 : : {
934 : : .vendor_id = 0,
935 : : },
936 : : };
937 : :
938 : : static struct rte_pci_driver cn20k_pci_nix = {
939 : : .id_table = cn20k_pci_nix_map,
940 : : .drv_flags = RTE_PCI_DRV_NEED_MAPPING | RTE_PCI_DRV_NEED_IOVA_AS_VA | RTE_PCI_DRV_INTR_LSC,
941 : : .probe = cn20k_nix_probe,
942 : : .remove = cn20k_nix_remove,
943 : : };
944 : :
945 : 252 : RTE_PMD_REGISTER_PCI(net_cn20k, cn20k_pci_nix);
946 : : RTE_PMD_REGISTER_PCI_TABLE(net_cn20k, cn20k_pci_nix_map);
947 : : RTE_PMD_REGISTER_KMOD_DEP(net_cn20k, "vfio-pci");
|
