Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(c) 2001-2020 Intel Corporation
3 : : */
4 : :
5 : : #include "e1000_api.h"
6 : : #include "e1000_manage.h"
7 : :
8 : : /**
9 : : * e1000_calculate_checksum - Calculate checksum for buffer
10 : : * @buffer: pointer to EEPROM
11 : : * @length: size of EEPROM to calculate a checksum for
12 : : *
13 : : * Calculates the checksum for some buffer on a specified length. The
14 : : * checksum calculated is returned.
15 : : **/
16 : 0 : u8 e1000_calculate_checksum(u8 *buffer, u32 length)
17 : : {
18 : : u32 i;
19 : : u8 sum = 0;
20 : :
21 : 0 : DEBUGFUNC("e1000_calculate_checksum");
22 : :
23 [ # # ]: 0 : if (!buffer)
24 : : return 0;
25 : :
26 [ # # ]: 0 : for (i = 0; i < length; i++)
27 : 0 : sum += buffer[i];
28 : :
29 : 0 : return (u8) (0 - sum);
30 : : }
31 : :
32 : : /**
33 : : * e1000_mng_enable_host_if_generic - Checks host interface is enabled
34 : : * @hw: pointer to the HW structure
35 : : *
36 : : * Returns E1000_success upon success, else E1000_ERR_HOST_INTERFACE_COMMAND
37 : : *
38 : : * This function checks whether the HOST IF is enabled for command operation
39 : : * and also checks whether the previous command is completed. It busy waits
40 : : * in case of previous command is not completed.
41 : : **/
42 : 0 : s32 e1000_mng_enable_host_if_generic(struct e1000_hw *hw)
43 : : {
44 : : u32 hicr;
45 : : u8 i;
46 : :
47 : 0 : DEBUGFUNC("e1000_mng_enable_host_if_generic");
48 : :
49 [ # # ]: 0 : if (!hw->mac.arc_subsystem_valid) {
50 : 0 : DEBUGOUT("ARC subsystem not valid.\n");
51 : 0 : return -E1000_ERR_HOST_INTERFACE_COMMAND;
52 : : }
53 : :
54 : : /* Check that the host interface is enabled. */
55 : 0 : hicr = E1000_READ_REG(hw, E1000_HICR);
56 [ # # ]: 0 : if (!(hicr & E1000_HICR_EN)) {
57 : 0 : DEBUGOUT("E1000_HOST_EN bit disabled.\n");
58 : 0 : return -E1000_ERR_HOST_INTERFACE_COMMAND;
59 : : }
60 : : /* check the previous command is completed */
61 [ # # ]: 0 : for (i = 0; i < E1000_MNG_DHCP_COMMAND_TIMEOUT; i++) {
62 : 0 : hicr = E1000_READ_REG(hw, E1000_HICR);
63 [ # # ]: 0 : if (!(hicr & E1000_HICR_C))
64 : : break;
65 : 0 : msec_delay_irq(1);
66 : : }
67 : :
68 [ # # ]: 0 : if (i == E1000_MNG_DHCP_COMMAND_TIMEOUT) {
69 : 0 : DEBUGOUT("Previous command timeout failed .\n");
70 : 0 : return -E1000_ERR_HOST_INTERFACE_COMMAND;
71 : : }
72 : :
73 : : return E1000_SUCCESS;
74 : : }
75 : :
76 : : /**
77 : : * e1000_check_mng_mode_generic - Generic check management mode
78 : : * @hw: pointer to the HW structure
79 : : *
80 : : * Reads the firmware semaphore register and returns true (>0) if
81 : : * manageability is enabled, else false (0).
82 : : **/
83 : 0 : bool e1000_check_mng_mode_generic(struct e1000_hw *hw)
84 : : {
85 : 0 : u32 fwsm = E1000_READ_REG(hw, E1000_FWSM);
86 : :
87 : 0 : DEBUGFUNC("e1000_check_mng_mode_generic");
88 : :
89 : :
90 : 0 : return (fwsm & E1000_FWSM_MODE_MASK) ==
91 : : (E1000_MNG_IAMT_MODE << E1000_FWSM_MODE_SHIFT);
92 : : }
93 : :
94 : : /**
95 : : * e1000_enable_tx_pkt_filtering_generic - Enable packet filtering on Tx
96 : : * @hw: pointer to the HW structure
97 : : *
98 : : * Enables packet filtering on transmit packets if manageability is enabled
99 : : * and host interface is enabled.
100 : : **/
101 : 0 : bool e1000_enable_tx_pkt_filtering_generic(struct e1000_hw *hw)
102 : : {
103 : 0 : struct e1000_host_mng_dhcp_cookie *hdr = &hw->mng_cookie;
104 : : u32 *buffer = (u32 *)&hw->mng_cookie;
105 : : u32 offset;
106 : : s32 ret_val, hdr_csum, csum;
107 : : u8 i, len;
108 : :
109 : 0 : DEBUGFUNC("e1000_enable_tx_pkt_filtering_generic");
110 : :
111 : 0 : hw->mac.tx_pkt_filtering = true;
112 : :
113 : : /* No manageability, no filtering */
114 [ # # ]: 0 : if (!hw->mac.ops.check_mng_mode(hw)) {
115 : 0 : hw->mac.tx_pkt_filtering = false;
116 : 0 : return hw->mac.tx_pkt_filtering;
117 : : }
118 : :
119 : : /* If we can't read from the host interface for whatever
120 : : * reason, disable filtering.
121 : : */
122 : 0 : ret_val = e1000_mng_enable_host_if_generic(hw);
123 [ # # ]: 0 : if (ret_val != E1000_SUCCESS) {
124 : 0 : hw->mac.tx_pkt_filtering = false;
125 : 0 : return hw->mac.tx_pkt_filtering;
126 : : }
127 : :
128 : : /* Read in the header. Length and offset are in dwords. */
129 : : len = E1000_MNG_DHCP_COOKIE_LENGTH >> 2;
130 : : offset = E1000_MNG_DHCP_COOKIE_OFFSET >> 2;
131 [ # # ]: 0 : for (i = 0; i < len; i++)
132 : 0 : *(buffer + i) = E1000_READ_REG_ARRAY_DWORD(hw, E1000_HOST_IF,
133 : : offset + i);
134 : 0 : hdr_csum = hdr->checksum;
135 : 0 : hdr->checksum = 0;
136 : 0 : csum = e1000_calculate_checksum((u8 *)hdr,
137 : : E1000_MNG_DHCP_COOKIE_LENGTH);
138 : : /* If either the checksums or signature don't match, then
139 : : * the cookie area isn't considered valid, in which case we
140 : : * take the safe route of assuming Tx filtering is enabled.
141 : : */
142 [ # # # # ]: 0 : if ((hdr_csum != csum) || (hdr->signature != E1000_IAMT_SIGNATURE)) {
143 : 0 : hw->mac.tx_pkt_filtering = true;
144 : 0 : return hw->mac.tx_pkt_filtering;
145 : : }
146 : :
147 : : /* Cookie area is valid, make the final check for filtering. */
148 [ # # ]: 0 : if (!(hdr->status & E1000_MNG_DHCP_COOKIE_STATUS_PARSING))
149 : 0 : hw->mac.tx_pkt_filtering = false;
150 : :
151 : 0 : return hw->mac.tx_pkt_filtering;
152 : : }
153 : :
154 : : /**
155 : : * e1000_mng_write_cmd_header_generic - Writes manageability command header
156 : : * @hw: pointer to the HW structure
157 : : * @hdr: pointer to the host interface command header
158 : : *
159 : : * Writes the command header after does the checksum calculation.
160 : : **/
161 : 0 : s32 e1000_mng_write_cmd_header_generic(struct e1000_hw *hw,
162 : : struct e1000_host_mng_command_header *hdr)
163 : : {
164 : : u16 i, length = sizeof(struct e1000_host_mng_command_header);
165 : :
166 : 0 : DEBUGFUNC("e1000_mng_write_cmd_header_generic");
167 : :
168 : : /* Write the whole command header structure with new checksum. */
169 : :
170 : 0 : hdr->checksum = e1000_calculate_checksum((u8 *)hdr, length);
171 : :
172 : : length >>= 2;
173 : : /* Write the relevant command block into the ram area. */
174 [ # # ]: 0 : for (i = 0; i < length; i++) {
175 : 0 : E1000_WRITE_REG_ARRAY_DWORD(hw, E1000_HOST_IF, i,
176 : : *((u32 *) hdr + i));
177 : 0 : E1000_WRITE_FLUSH(hw);
178 : : }
179 : :
180 : 0 : return E1000_SUCCESS;
181 : : }
182 : :
183 : : /**
184 : : * e1000_mng_host_if_write_generic - Write to the manageability host interface
185 : : * @hw: pointer to the HW structure
186 : : * @buffer: pointer to the host interface buffer
187 : : * @length: size of the buffer
188 : : * @offset: location in the buffer to write to
189 : : * @sum: sum of the data (not checksum)
190 : : *
191 : : * This function writes the buffer content at the offset given on the host if.
192 : : * It also does alignment considerations to do the writes in most efficient
193 : : * way. Also fills up the sum of the buffer in *buffer parameter.
194 : : **/
195 : 0 : s32 e1000_mng_host_if_write_generic(struct e1000_hw *hw, u8 *buffer,
196 : : u16 length, u16 offset, u8 *sum)
197 : : {
198 : : u8 *tmp;
199 : : u8 *bufptr = buffer;
200 : 0 : u32 data = 0;
201 : : u16 remaining, i, j, prev_bytes;
202 : :
203 : 0 : DEBUGFUNC("e1000_mng_host_if_write_generic");
204 : :
205 : : /* sum = only sum of the data and it is not checksum */
206 : :
207 [ # # # # ]: 0 : if (length == 0 || offset + length > E1000_HI_MAX_MNG_DATA_LENGTH)
208 : : return -E1000_ERR_PARAM;
209 : :
210 : : tmp = (u8 *)&data;
211 : 0 : prev_bytes = offset & 0x3;
212 : 0 : offset >>= 2;
213 : :
214 [ # # ]: 0 : if (prev_bytes) {
215 : 0 : data = E1000_READ_REG_ARRAY_DWORD(hw, E1000_HOST_IF, offset);
216 [ # # ]: 0 : for (j = prev_bytes; j < sizeof(u32); j++) {
217 : 0 : *(tmp + j) = *bufptr++;
218 : 0 : *sum += *(tmp + j);
219 : : }
220 : 0 : E1000_WRITE_REG_ARRAY_DWORD(hw, E1000_HOST_IF, offset, data);
221 : 0 : length -= j - prev_bytes;
222 : 0 : offset++;
223 : : }
224 : :
225 : 0 : remaining = length & 0x3;
226 : 0 : length -= remaining;
227 : :
228 : : /* Calculate length in DWORDs */
229 : 0 : length >>= 2;
230 : :
231 : : /* The device driver writes the relevant command block into the
232 : : * ram area.
233 : : */
234 [ # # ]: 0 : for (i = 0; i < length; i++) {
235 [ # # ]: 0 : for (j = 0; j < sizeof(u32); j++) {
236 : 0 : *(tmp + j) = *bufptr++;
237 : 0 : *sum += *(tmp + j);
238 : : }
239 : :
240 : 0 : E1000_WRITE_REG_ARRAY_DWORD(hw, E1000_HOST_IF, offset + i,
241 : : data);
242 : : }
243 [ # # ]: 0 : if (remaining) {
244 [ # # ]: 0 : for (j = 0; j < sizeof(u32); j++) {
245 [ # # ]: 0 : if (j < remaining)
246 : 0 : *(tmp + j) = *bufptr++;
247 : : else
248 : 0 : *(tmp + j) = 0;
249 : :
250 : 0 : *sum += *(tmp + j);
251 : : }
252 : 0 : E1000_WRITE_REG_ARRAY_DWORD(hw, E1000_HOST_IF, offset + i,
253 : : data);
254 : : }
255 : :
256 : : return E1000_SUCCESS;
257 : : }
258 : :
259 : : /**
260 : : * e1000_mng_write_dhcp_info_generic - Writes DHCP info to host interface
261 : : * @hw: pointer to the HW structure
262 : : * @buffer: pointer to the host interface
263 : : * @length: size of the buffer
264 : : *
265 : : * Writes the DHCP information to the host interface.
266 : : **/
267 : 0 : s32 e1000_mng_write_dhcp_info_generic(struct e1000_hw *hw, u8 *buffer,
268 : : u16 length)
269 : : {
270 : : struct e1000_host_mng_command_header hdr;
271 : : s32 ret_val;
272 : : u32 hicr;
273 : :
274 : 0 : DEBUGFUNC("e1000_mng_write_dhcp_info_generic");
275 : :
276 : 0 : hdr.command_id = E1000_MNG_DHCP_TX_PAYLOAD_CMD;
277 : 0 : hdr.command_length = length;
278 : 0 : hdr.reserved1 = 0;
279 : 0 : hdr.reserved2 = 0;
280 : 0 : hdr.checksum = 0;
281 : :
282 : : /* Enable the host interface */
283 : 0 : ret_val = e1000_mng_enable_host_if_generic(hw);
284 [ # # ]: 0 : if (ret_val)
285 : : return ret_val;
286 : :
287 : : /* Populate the host interface with the contents of "buffer". */
288 : 0 : ret_val = e1000_mng_host_if_write_generic(hw, buffer, length,
289 : : sizeof(hdr), &(hdr.checksum));
290 [ # # ]: 0 : if (ret_val)
291 : : return ret_val;
292 : :
293 : : /* Write the manageability command header */
294 : 0 : ret_val = e1000_mng_write_cmd_header_generic(hw, &hdr);
295 [ # # ]: 0 : if (ret_val)
296 : : return ret_val;
297 : :
298 : : /* Tell the ARC a new command is pending. */
299 : 0 : hicr = E1000_READ_REG(hw, E1000_HICR);
300 : 0 : E1000_WRITE_REG(hw, E1000_HICR, hicr | E1000_HICR_C);
301 : :
302 : 0 : return E1000_SUCCESS;
303 : : }
304 : :
305 : : /**
306 : : * e1000_enable_mng_pass_thru - Check if management passthrough is needed
307 : : * @hw: pointer to the HW structure
308 : : *
309 : : * Verifies the hardware needs to leave interface enabled so that frames can
310 : : * be directed to and from the management interface.
311 : : **/
312 : 0 : bool e1000_enable_mng_pass_thru(struct e1000_hw *hw)
313 : : {
314 : : u32 manc;
315 : : u32 fwsm, factps;
316 : :
317 : 0 : DEBUGFUNC("e1000_enable_mng_pass_thru");
318 : :
319 [ # # ]: 0 : if (!hw->mac.asf_firmware_present)
320 : : return false;
321 : :
322 : 0 : manc = E1000_READ_REG(hw, E1000_MANC);
323 : :
324 [ # # ]: 0 : if (!(manc & E1000_MANC_RCV_TCO_EN))
325 : : return false;
326 : :
327 [ # # ]: 0 : if (hw->mac.has_fwsm) {
328 : 0 : fwsm = E1000_READ_REG(hw, E1000_FWSM);
329 : 0 : factps = E1000_READ_REG(hw, E1000_FACTPS);
330 : :
331 [ # # ]: 0 : if (!(factps & E1000_FACTPS_MNGCG) &&
332 [ # # ]: 0 : ((fwsm & E1000_FWSM_MODE_MASK) ==
333 : : (e1000_mng_mode_pt << E1000_FWSM_MODE_SHIFT)))
334 : 0 : return true;
335 [ # # ]: 0 : } else if ((hw->mac.type == e1000_82574) ||
336 : : (hw->mac.type == e1000_82583)) {
337 : : u16 data;
338 : : s32 ret_val;
339 : :
340 : 0 : factps = E1000_READ_REG(hw, E1000_FACTPS);
341 : 0 : ret_val = e1000_read_nvm(hw, NVM_INIT_CONTROL2_REG, 1, &data);
342 [ # # ]: 0 : if (ret_val)
343 : 0 : return false;
344 : :
345 [ # # ]: 0 : if (!(factps & E1000_FACTPS_MNGCG) &&
346 [ # # ]: 0 : ((data & E1000_NVM_INIT_CTRL2_MNGM) ==
347 : : (e1000_mng_mode_pt << 13)))
348 : : return true;
349 [ # # ]: 0 : } else if ((manc & E1000_MANC_SMBUS_EN) &&
350 : : !(manc & E1000_MANC_ASF_EN)) {
351 : 0 : return true;
352 : : }
353 : :
354 : : return false;
355 : : }
356 : :
357 : : /**
358 : : * e1000_host_interface_command - Writes buffer to host interface
359 : : * @hw: pointer to the HW structure
360 : : * @buffer: contains a command to write
361 : : * @length: the byte length of the buffer, must be multiple of 4 bytes
362 : : *
363 : : * Writes a buffer to the Host Interface. Upon success, returns E1000_SUCCESS
364 : : * else returns E1000_ERR_HOST_INTERFACE_COMMAND.
365 : : **/
366 : 0 : s32 e1000_host_interface_command(struct e1000_hw *hw, u8 *buffer, u32 length)
367 : : {
368 : : u32 hicr, i;
369 : :
370 : 0 : DEBUGFUNC("e1000_host_interface_command");
371 : :
372 [ # # ]: 0 : if (!(hw->mac.arc_subsystem_valid)) {
373 : 0 : DEBUGOUT("Hardware doesn't support host interface command.\n");
374 : 0 : return E1000_SUCCESS;
375 : : }
376 : :
377 [ # # ]: 0 : if (!hw->mac.asf_firmware_present) {
378 : 0 : DEBUGOUT("Firmware is not present.\n");
379 : 0 : return E1000_SUCCESS;
380 : : }
381 : :
382 [ # # # # : 0 : if (length == 0 || length & 0x3 ||
# # ]
383 : : length > E1000_HI_MAX_BLOCK_BYTE_LENGTH) {
384 : 0 : DEBUGOUT("Buffer length failure.\n");
385 : 0 : return -E1000_ERR_HOST_INTERFACE_COMMAND;
386 : : }
387 : :
388 : : /* Check that the host interface is enabled. */
389 : 0 : hicr = E1000_READ_REG(hw, E1000_HICR);
390 [ # # ]: 0 : if (!(hicr & E1000_HICR_EN)) {
391 : 0 : DEBUGOUT("E1000_HOST_EN bit disabled.\n");
392 : 0 : return -E1000_ERR_HOST_INTERFACE_COMMAND;
393 : : }
394 : :
395 : : /* Calculate length in DWORDs */
396 : 0 : length >>= 2;
397 : :
398 : : /* The device driver writes the relevant command block
399 : : * into the ram area.
400 : : */
401 [ # # ]: 0 : for (i = 0; i < length; i++)
402 : 0 : E1000_WRITE_REG_ARRAY_DWORD(hw, E1000_HOST_IF, i,
403 : : *((u32 *)buffer + i));
404 : :
405 : : /* Setting this bit tells the ARC that a new command is pending. */
406 : 0 : E1000_WRITE_REG(hw, E1000_HICR, hicr | E1000_HICR_C);
407 : :
408 [ # # ]: 0 : for (i = 0; i < E1000_HI_COMMAND_TIMEOUT; i++) {
409 : 0 : hicr = E1000_READ_REG(hw, E1000_HICR);
410 [ # # ]: 0 : if (!(hicr & E1000_HICR_C))
411 : : break;
412 : 0 : msec_delay(1);
413 : : }
414 : :
415 : : /* Check command successful completion. */
416 [ # # ]: 0 : if (i == E1000_HI_COMMAND_TIMEOUT ||
417 [ # # ]: 0 : (!(E1000_READ_REG(hw, E1000_HICR) & E1000_HICR_SV))) {
418 : 0 : DEBUGOUT("Command has failed with no status valid.\n");
419 : 0 : return -E1000_ERR_HOST_INTERFACE_COMMAND;
420 : : }
421 : :
422 [ # # ]: 0 : for (i = 0; i < length; i++)
423 : 0 : *((u32 *)buffer + i) = E1000_READ_REG_ARRAY_DWORD(hw,
424 : : E1000_HOST_IF,
425 : : i);
426 : :
427 : : return E1000_SUCCESS;
428 : : }
429 : :
430 : : /**
431 : : * e1000_load_firmware - Writes proxy FW code buffer to host interface
432 : : * and execute.
433 : : * @hw: pointer to the HW structure
434 : : * @buffer: contains a firmware to write
435 : : * @length: the byte length of the buffer, must be multiple of 4 bytes
436 : : *
437 : : * Upon success returns E1000_SUCCESS, returns E1000_ERR_CONFIG if not enabled
438 : : * in HW else returns E1000_ERR_HOST_INTERFACE_COMMAND.
439 : : **/
440 : 0 : s32 e1000_load_firmware(struct e1000_hw *hw, u8 *buffer, u32 length)
441 : : {
442 : : u32 hicr, hibba, fwsm, icr, i;
443 : :
444 : 0 : DEBUGFUNC("e1000_load_firmware");
445 : :
446 [ # # ]: 0 : if (hw->mac.type < e1000_i210) {
447 : 0 : DEBUGOUT("Hardware doesn't support loading FW by the driver\n");
448 : 0 : return -E1000_ERR_CONFIG;
449 : : }
450 : :
451 : : /* Check that the host interface is enabled. */
452 : 0 : hicr = E1000_READ_REG(hw, E1000_HICR);
453 [ # # ]: 0 : if (!(hicr & E1000_HICR_EN)) {
454 : 0 : DEBUGOUT("E1000_HOST_EN bit disabled.\n");
455 : 0 : return -E1000_ERR_CONFIG;
456 : : }
457 [ # # ]: 0 : if (!(hicr & E1000_HICR_MEMORY_BASE_EN)) {
458 : 0 : DEBUGOUT("E1000_HICR_MEMORY_BASE_EN bit disabled.\n");
459 : 0 : return -E1000_ERR_CONFIG;
460 : : }
461 : :
462 [ # # # # : 0 : if (length == 0 || length & 0x3 || length > E1000_HI_FW_MAX_LENGTH) {
# # ]
463 : 0 : DEBUGOUT("Buffer length failure.\n");
464 : 0 : return -E1000_ERR_INVALID_ARGUMENT;
465 : : }
466 : :
467 : : /* Clear notification from ROM-FW by reading ICR register */
468 : 0 : icr = E1000_READ_REG(hw, E1000_ICR_V2);
469 : :
470 : : /* Reset ROM-FW */
471 : 0 : hicr = E1000_READ_REG(hw, E1000_HICR);
472 : 0 : hicr |= E1000_HICR_FW_RESET_ENABLE;
473 : 0 : E1000_WRITE_REG(hw, E1000_HICR, hicr);
474 : 0 : hicr |= E1000_HICR_FW_RESET;
475 : 0 : E1000_WRITE_REG(hw, E1000_HICR, hicr);
476 : 0 : E1000_WRITE_FLUSH(hw);
477 : :
478 : : /* Wait till MAC notifies about its readiness after ROM-FW reset */
479 [ # # ]: 0 : for (i = 0; i < (E1000_HI_COMMAND_TIMEOUT * 2); i++) {
480 : 0 : icr = E1000_READ_REG(hw, E1000_ICR_V2);
481 [ # # ]: 0 : if (icr & E1000_ICR_MNG)
482 : : break;
483 : 0 : msec_delay(1);
484 : : }
485 : :
486 : : /* Check for timeout */
487 [ # # ]: 0 : if (i == E1000_HI_COMMAND_TIMEOUT) {
488 : 0 : DEBUGOUT("FW reset failed.\n");
489 : 0 : return -E1000_ERR_HOST_INTERFACE_COMMAND;
490 : : }
491 : :
492 : : /* Wait till MAC is ready to accept new FW code */
493 [ # # ]: 0 : for (i = 0; i < E1000_HI_COMMAND_TIMEOUT; i++) {
494 : 0 : fwsm = E1000_READ_REG(hw, E1000_FWSM);
495 [ # # ]: 0 : if ((fwsm & E1000_FWSM_FW_VALID) &&
496 [ # # ]: 0 : ((fwsm & E1000_FWSM_MODE_MASK) >> E1000_FWSM_MODE_SHIFT ==
497 : : E1000_FWSM_HI_EN_ONLY_MODE))
498 : : break;
499 : 0 : msec_delay(1);
500 : : }
501 : :
502 : : /* Check for timeout */
503 [ # # ]: 0 : if (i == E1000_HI_COMMAND_TIMEOUT) {
504 : 0 : DEBUGOUT("FW reset failed.\n");
505 : 0 : return -E1000_ERR_HOST_INTERFACE_COMMAND;
506 : : }
507 : :
508 : : /* Calculate length in DWORDs */
509 : 0 : length >>= 2;
510 : :
511 : : /* The device driver writes the relevant FW code block
512 : : * into the ram area in DWORDs via 1kB ram addressing window.
513 : : */
514 [ # # ]: 0 : for (i = 0; i < length; i++) {
515 [ # # ]: 0 : if (!(i % E1000_HI_FW_BLOCK_DWORD_LENGTH)) {
516 : : /* Point to correct 1kB ram window */
517 : 0 : hibba = E1000_HI_FW_BASE_ADDRESS +
518 : : ((E1000_HI_FW_BLOCK_DWORD_LENGTH << 2) *
519 : 0 : (i / E1000_HI_FW_BLOCK_DWORD_LENGTH));
520 : :
521 : 0 : E1000_WRITE_REG(hw, E1000_HIBBA, hibba);
522 : : }
523 : :
524 : 0 : E1000_WRITE_REG_ARRAY_DWORD(hw, E1000_HOST_IF,
525 : : i % E1000_HI_FW_BLOCK_DWORD_LENGTH,
526 : : *((u32 *)buffer + i));
527 : : }
528 : :
529 : : /* Setting this bit tells the ARC that a new FW is ready to execute. */
530 : 0 : hicr = E1000_READ_REG(hw, E1000_HICR);
531 : 0 : E1000_WRITE_REG(hw, E1000_HICR, hicr | E1000_HICR_C);
532 : :
533 [ # # ]: 0 : for (i = 0; i < E1000_HI_COMMAND_TIMEOUT; i++) {
534 : 0 : hicr = E1000_READ_REG(hw, E1000_HICR);
535 [ # # ]: 0 : if (!(hicr & E1000_HICR_C))
536 : : break;
537 : 0 : msec_delay(1);
538 : : }
539 : :
540 : : /* Check for successful FW start. */
541 [ # # ]: 0 : if (i == E1000_HI_COMMAND_TIMEOUT) {
542 : 0 : DEBUGOUT("New FW did not start within timeout period.\n");
543 : 0 : return -E1000_ERR_HOST_INTERFACE_COMMAND;
544 : : }
545 : :
546 : : return E1000_SUCCESS;
547 : : }
|
