Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(c) 2001-2020 Intel Corporation
3 : : */
4 : :
5 : : #include "i40e_diag.h"
6 : : #include "i40e_prototype.h"
7 : :
8 : : /**
9 : : * i40e_diag_set_loopback
10 : : * @hw: pointer to the hw struct
11 : : * @mode: loopback mode
12 : : *
13 : : * Set chosen loopback mode
14 : : **/
15 : 0 : enum i40e_status_code i40e_diag_set_loopback(struct i40e_hw *hw,
16 : : enum i40e_lb_mode mode)
17 : : {
18 : : enum i40e_status_code ret_code = I40E_SUCCESS;
19 : :
20 [ # # ]: 0 : if (i40e_aq_set_lb_modes(hw, mode, NULL))
21 : : ret_code = I40E_ERR_DIAG_TEST_FAILED;
22 : :
23 : 0 : return ret_code;
24 : : }
25 : :
26 : : /**
27 : : * i40e_diag_reg_pattern_test
28 : : * @hw: pointer to the hw struct
29 : : * @reg: reg to be tested
30 : : * @mask: bits to be touched
31 : : **/
32 : 0 : static enum i40e_status_code i40e_diag_reg_pattern_test(struct i40e_hw *hw,
33 : : u32 reg, u32 mask)
34 : : {
35 : 0 : const u32 patterns[] = {0x5A5A5A5A, 0xA5A5A5A5, 0x00000000, 0xFFFFFFFF};
36 : : u32 pat, val, orig_val;
37 : : int i;
38 : :
39 : 0 : orig_val = rd32(hw, reg);
40 [ # # ]: 0 : for (i = 0; i < ARRAY_SIZE(patterns); i++) {
41 : 0 : pat = patterns[i];
42 : 0 : wr32(hw, reg, (pat & mask));
43 : 0 : val = rd32(hw, reg);
44 [ # # ]: 0 : if ((val & mask) != (pat & mask)) {
45 : : return I40E_ERR_DIAG_TEST_FAILED;
46 : : }
47 : : }
48 : :
49 : 0 : wr32(hw, reg, orig_val);
50 : 0 : val = rd32(hw, reg);
51 [ # # ]: 0 : if (val != orig_val) {
52 : 0 : return I40E_ERR_DIAG_TEST_FAILED;
53 : : }
54 : :
55 : : return I40E_SUCCESS;
56 : : }
57 : :
58 : : static const struct i40e_diag_reg_test_info i40e_reg_list[] = {
59 : : /* offset mask elements stride */
60 : : {I40E_QTX_CTL(0), 0x0000FFBF, 1, I40E_QTX_CTL(1) - I40E_QTX_CTL(0)},
61 : : {I40E_PFINT_ITR0(0), 0x00000FFF, 3, I40E_PFINT_ITR0(1) - I40E_PFINT_ITR0(0)},
62 : : {I40E_PFINT_ITRN(0, 0), 0x00000FFF, 1, I40E_PFINT_ITRN(0, 1) - I40E_PFINT_ITRN(0, 0)},
63 : : {I40E_PFINT_ITRN(1, 0), 0x00000FFF, 1, I40E_PFINT_ITRN(1, 1) - I40E_PFINT_ITRN(1, 0)},
64 : : {I40E_PFINT_ITRN(2, 0), 0x00000FFF, 1, I40E_PFINT_ITRN(2, 1) - I40E_PFINT_ITRN(2, 0)},
65 : : {I40E_PFINT_STAT_CTL0, 0x0000000C, 1, 0},
66 : : {I40E_PFINT_LNKLST0, 0x00001FFF, 1, 0},
67 : : {I40E_PFINT_LNKLSTN(0), 0x000007FF, 1, I40E_PFINT_LNKLSTN(1) - I40E_PFINT_LNKLSTN(0)},
68 : : {I40E_QINT_TQCTL(0), 0x000000FF, 1, I40E_QINT_TQCTL(1) - I40E_QINT_TQCTL(0)},
69 : : {I40E_QINT_RQCTL(0), 0x000000FF, 1, I40E_QINT_RQCTL(1) - I40E_QINT_RQCTL(0)},
70 : : {I40E_PFINT_ICR0_ENA, 0xF7F20000, 1, 0},
71 : : { 0 }
72 : : };
73 : :
74 : : /**
75 : : * i40e_diag_reg_test
76 : : * @hw: pointer to the hw struct
77 : : *
78 : : * Perform registers diagnostic test
79 : : **/
80 : 0 : enum i40e_status_code i40e_diag_reg_test(struct i40e_hw *hw)
81 : : {
82 : : enum i40e_status_code ret_code = I40E_SUCCESS;
83 : : u32 reg, mask;
84 : : u32 elements;
85 : : u32 i, j;
86 : :
87 [ # # # # ]: 0 : for (i = 0; i40e_reg_list[i].offset != 0 &&
88 : 0 : ret_code == I40E_SUCCESS; i++) {
89 : :
90 : 0 : elements = i40e_reg_list[i].elements;
91 : : /* set actual reg range for dynamically allocated resources */
92 [ # # ]: 0 : if (i40e_reg_list[i].offset == I40E_QTX_CTL(0) &&
93 [ # # ]: 0 : hw->func_caps.num_tx_qp != 0)
94 : : elements = hw->func_caps.num_tx_qp;
95 [ # # ]: 0 : if ((i40e_reg_list[i].offset == I40E_PFINT_ITRN(0, 0) ||
96 [ # # ]: 0 : i40e_reg_list[i].offset == I40E_PFINT_ITRN(1, 0) ||
97 [ # # ]: 0 : i40e_reg_list[i].offset == I40E_PFINT_ITRN(2, 0) ||
98 [ # # ]: 0 : i40e_reg_list[i].offset == I40E_QINT_TQCTL(0) ||
99 : 0 : i40e_reg_list[i].offset == I40E_QINT_RQCTL(0)) &&
100 [ # # ]: 0 : hw->func_caps.num_msix_vectors != 0)
101 : 0 : elements = hw->func_caps.num_msix_vectors - 1;
102 : :
103 : : /* test register access */
104 : 0 : mask = i40e_reg_list[i].mask;
105 [ # # ]: 0 : for (j = 0; j < elements && ret_code == I40E_SUCCESS; j++) {
106 : 0 : reg = i40e_reg_list[i].offset
107 : 0 : + (j * i40e_reg_list[i].stride);
108 : 0 : ret_code = i40e_diag_reg_pattern_test(hw, reg, mask);
109 : : }
110 : : }
111 : :
112 : 0 : return ret_code;
113 : : }
114 : :
115 : : /**
116 : : * i40e_diag_eeprom_test
117 : : * @hw: pointer to the hw struct
118 : : *
119 : : * Perform EEPROM diagnostic test
120 : : **/
121 : 0 : enum i40e_status_code i40e_diag_eeprom_test(struct i40e_hw *hw)
122 : : {
123 : : enum i40e_status_code ret_code;
124 : : u16 reg_val;
125 : :
126 : : /* read NVM control word and if NVM valid, validate EEPROM checksum*/
127 : 0 : ret_code = i40e_read_nvm_word(hw, I40E_SR_NVM_CONTROL_WORD, ®_val);
128 [ # # ]: 0 : if ((ret_code == I40E_SUCCESS) &&
129 [ # # ]: 0 : ((reg_val & I40E_SR_CONTROL_WORD_1_MASK) ==
130 : : BIT(I40E_SR_CONTROL_WORD_1_SHIFT)))
131 : 0 : return i40e_validate_nvm_checksum(hw, NULL);
132 : : else
133 : : return I40E_ERR_DIAG_TEST_FAILED;
134 : : }
135 : :
136 : : /**
137 : : * i40e_diag_fw_alive_test
138 : : * @hw: pointer to the hw struct
139 : : *
140 : : * Perform FW alive diagnostic test
141 : : **/
142 : 0 : enum i40e_status_code i40e_diag_fw_alive_test(struct i40e_hw *hw)
143 : : {
144 : : UNREFERENCED_1PARAMETER(hw);
145 : 0 : return I40E_SUCCESS;
146 : : }
|
